Skip to Main content Skip to Navigation
New interface


...
tel-00163332v1  Theses
M.A. Naal. Synthèse de haut niveau pour la testabilité en-ligne
Micro et nanotechnologies/Microélectronique. Institut National Polytechnique de Grenoble - INPG, 2002. Français. ⟨NNT : ⟩
...
tel-00654121v2  Theses
Bogdan Mihai Pasca. High-performance floating-point computing on reconfigurable circuits
Other [cs.OH]. Ecole normale supérieure de lyon - ENS LYON, 2011. English. ⟨NNT : 2011ENSL0656⟩
...
tel-00847076v1  Theses
Naeem Abbas. Acceleration of a bioinformatics application using high-level synthesis
Other [cs.OH]. École normale supérieure de Cachan - ENS Cachan, 2012. English. ⟨NNT : 2012DENS0019⟩
...
tel-01886615v1  Theses
Sébastien Bilavarn. Exploration Architecturale au Niveau Comportemental - Application aux FPGAs
Architectures Matérielles [cs.AR]. Université de Bretagne Sud (Lorient Vannes), 2002. Français. ⟨NNT : ⟩
...
tel-00003009v1  Theses
J. Dushina. Vérification formelle des résultats de la synthèse de haut niveau
Autre [cs.OH]. Université Joseph-Fourier - Grenoble I, 1999. Français. ⟨NNT : ⟩
...
tel-00105917v1  Habilitation à diriger des recherches
Jean-Philippe Diguet. Exploration de l'espace de conception de SOC, de l'asservissement à la coopération
Micro et nanotechnologies/Microélectronique. Université de Bretagne Sud, 2005
...
tel-00913692v1  Theses
Antoine Morvan. Utilisation du modèle polyédrique pour la synthèse d'architectures pipelinées
Autre [cs.OH]. École normale supérieure de Cachan - ENS Cachan, 2013. Français. ⟨NNT : 2013DENS0022⟩
...
tel-01755720v1  Theses
Gaël Deest. Implementation trade-offs for FGPA accelerators
Computer Arithmetic. Université Rennes 1, 2017. English. ⟨NNT : 2017REN1S102⟩
...
tel-01096399v1  Theses
Kods Trabelsi. Métaheuristiques pour la synthèse de haut niveau
Recherche opérationnelle [cs.RO]. Université Européenne de Bretagne; Université de Bretagne-Sud, 2009. Français. ⟨NNT : ⟩
...
tel-00165436v1  Theses
Samuel Evain. μSpider Environnement de Conception de Réseau sur Puce
Micro et nanotechnologies/Microélectronique. INSA de Rennes, 2006. Français. ⟨NNT : ⟩
...
tel-00011522v1  Theses
Katell Morin-Allory. Vérification Formelle dans le Modèle Polyédrique
Réseaux et télécommunications [cs.NI]. Université Rennes 1, 2004. Français. ⟨NNT : ⟩
...
tel-00011379v1  Theses
Bertrand Le Gal. Contribution à la prise en compte des contraintes des applications TDSI dans la synthèse de haut niveau
Micro et nanotechnologies/Microélectronique. Université de Bretagne Sud, 2005. Français. ⟨NNT : ⟩
...
tel-00091710v1  Theses
Pierre Bomel. Plate-forme de prototypage rapide fondée sur la synthèse de haut niveau pour applications de radiocommunications.
Micro et nanotechnologies/Microélectronique. Université de Bretagne Sud, 2004. Français. ⟨NNT : ⟩
...
tel-00077288v1  Theses
Gwenolé Corre. Gestion des unités de mémorisation pour la synthèse d'architecture
Micro et nanotechnologies/Microélectronique. Université de Bretagne Sud, 2005. Français. ⟨NNT : ⟩
...
tel-00481923v1  Theses
Y. Oddos. Vérification semi-formelle et synthèse automatique de PSL vers VHDL
Micro et nanotechnologies/Microélectronique. Université Joseph-Fourier - Grenoble I, 2009. Français. ⟨NNT : ⟩
...
tel-00456577v1  Theses
Rosilde Corvino. Design Space Exploration for data-dominated image applications with non-affine array references
Computer Science [cs]. Université Joseph-Fourier - Grenoble I, 2009. English. ⟨NNT : ⟩