|
|
Intercepting functions for memoization
Arjun Suresh
Theses
tel-01410539v2
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Améliorer la performance séquentielle à l’ère des processeurs massivement multicœurs
Nathanaël Prémillieu
Theses
tel-00916589v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Blocs nuls dans la hiérarchie mémoire
Julien Dusser
Réseaux et télécommunications [cs.NI]. Université Rennes 1, 2010. Français. ⟨NNT : ⟩
Theses
tel-00557080v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Certified Compilation and Worst-Case Execution Time Estimation
André Oliveira Maroneze
Theses
tel-01064869v2
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Behavioral Application-dependent superscolor core modeling
Ricardo Andrés Velásquez Vélez
Theses
tel-00942289v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Infrastructures and Compilation Strategies for the Performance of Computing Systems
Erven Rohou
Other [cs.OH]. Université de Rennes 1, 2015
Habilitation à diriger des recherches
tel-01237164v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Throughput Oriented Analytical Models for Performance Estimation on Programmable Accelerators
Junjie Lai
Hardware Architecture [cs.AR]. Université de Rennes I, 2013. English. ⟨NNT : ⟩
Theses
tel-00908579v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Exploiting heterogeneous manycores on sequential code
Bharath Narasimha Swamy
Computer Science [cs]. UNIVERSITE DE RENNES 1, 2015. English. ⟨NNT : ⟩
Theses
tel-01126807v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
De la nécessité d'une vision holistique du code pour l'analyse statique et la correction automatique des Applications Web
Christophe Levointurier
Theses
tel-00688117v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Extraction and traceability of annotations for WCET estimation
Hanbing Li
Theses
tel-01232613v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Modeling performance of serial and parallel sections of multi-threaded programs in manycore era
Surya Narayanan Natarajan
Hardware Architecture [cs.AR]. INRIA Rennes - Bretagne Atlantique and University of Rennes 1, France, 2015. English. ⟨NNT : ⟩
Theses
tel-01170039v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Architecture multi-coeurs et temps d'exécution au pire cas
Benjamin Lesage
Theses
tel-00870971v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Transforming TLP into DLP with the dynamic inter-thread vectorization architecture
Sajith Kalathingal
Theses
tel-01426915v3
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Analyse pire cas pour processeur multi-cœurs disposant de caches partagés
Damien Hardy
Réseaux et télécommunications [cs.NI]. Université Rennes 1, 2010. Français. ⟨NNT : ⟩
Theses
tel-00557058v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Vers un partitionnement automatique d'applications en codelets spéculatifs pour les systèmes hétérogènes à mémoires distribuées
Eric Petit
Réseaux et télécommunications [cs.NI]. Université Rennes 1, 2009. Français. ⟨NNT : ⟩
Theses
tel-00445512v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Behavioral Application-dependent Superscalar Core Modeling
Ricardo Andrés Velásquez Vélez
Hardware Architecture [cs.AR]. Université Rennes 1, 2013. English. ⟨NNT : ⟩
Theses
tel-00908544v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|
|
|
Adaptive and Intelligent Memory Systems
Aswinkumar Sridharan
Hardware Architecture [cs.AR]. INRIA Rennes - Bretagne Atlantique and University of Rennes 1, France, 2016. English. ⟨NNT : ⟩
Theses
tel-01442465v1
|
Share
Gmail
Facebook
Twitter
LinkedIn
More
|