Evaluation d'architectures parallèles à mémoire virtuelle partagée distribuée : étude et réalisation d'un émulateur - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 1996

Evaluation of parallel architectures with distributed shared memory : study and implementation of an emulator.

Evaluation d'architectures parallèles à mémoire virtuelle partagée distribuée : étude et réalisation d'un émulateur

Résumé

This thesis has two main goals: the study and the implementation of an emulator of parallel computers with shared virtual memories. These two main objects have led this thesis to be divided in two distinct parts. The first part is a study of every technics that can be used to construct memories hierarchy, or that can be used to maintain data consistency in such memories. The second part describes the emulator. The objective of any emulator is to be enough convenient as possible. For this reason our emulator must include sufficient parameters to emulated the widest possible different types of parallel machines, while having a response delay not tremendously different regards to the one from a real execution. To meet this last requirement our emulator really executes all the instructions except the page exchanges across the interconnection network that are simulated. The parameters of the emulator are: number of processors, network's characteristics (e.g latency, bit rate), and consistency methods to describe the target machine; the data size and distribution to describe applications. Our emulator execute himself onto a MACH micro-kernel and a UNIX server. It use some functions of the MACH micro-kernel, specially external pager.
Le but principal de cette thèse est d'étudier et de réaliser un émulateur performant de machines parallèles dotées d'une mémoire virtuelle partagée distribuée. Cet émulateur doit permettre d'évaluer la charge induite par des machines de ce type sur le réseau d'interconnexion, afin d'en choisir la meilleure topologie. Pour cela, ce travail est divisé en deux parties. La première est constituée d'une étude de l'éventail des techniques pouvant être utilisées lors de la construction d'une hiérarchie de mémoires ou lors du maintien de la cohérence des données contenues dans cette hiérarchie. La seconde partie décrit le fonctionnement de l'émulateur. Pour que celui-ci soit performant, il faut qu'il puisse faire varier un nombre important de paramètres de la machine émulée et qu'il puisse utiliser un grand nombre d'applications de taille significative. Pour cela, nous utilisons une technique qui permet de réellement exécuter les instructions et de ne simuler que les envois de pages sur le réseau. Les paramètres de l'émulateur sont le nombre de processeurs, les caractéristiques du réseau (débit, latence), et le type de maintien de la cohérence utilisé (5 possibles). En ce qui concerne les applications, il est possible de faire varier la taille et pour certaines la répartition des données. L'émulateur construit s'exécute au-dessus d'un micro-noyau MACH et d'un serveur UNIX. Il exploite certaines fonctionnalités du micro-noyau MACH, en particulier les paginateurs externes.
Fichier principal
Vignette du fichier
tel-00004995.pdf (1.14 Mo) Télécharger le fichier

Dates et versions

tel-00004995 , version 1 (23-02-2004)

Identifiants

  • HAL Id : tel-00004995 , version 1

Citer

Olivier Jacquiot. Evaluation d'architectures parallèles à mémoire virtuelle partagée distribuée : étude et réalisation d'un émulateur. Réseaux et télécommunications [cs.NI]. Institut National Polytechnique de Grenoble - INPG, 1996. Français. ⟨NNT : ⟩. ⟨tel-00004995⟩

Collections

UGA IMAG CNRS
136 Consultations
202 Téléchargements

Partager

Gmail Facebook X LinkedIn More