



HAL
open science

Intégration monolithique et composants de puissance

Jean-Christophe Crébier

► **To cite this version:**

Jean-Christophe Crébier. Intégration monolithique et composants de puissance. Energie électrique. Institut National Polytechnique de Grenoble - INPG, 2006. tel-00163380

HAL Id: tel-00163380

<https://theses.hal.science/tel-00163380v1>

Submitted on 17 Jul 2007

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

RAPPORT DE SYNTHESE

Présentée par

Jean-Christophe CREBIER

Ingénieur de l'Ecole Nationale Supérieure d'Ingénieurs Electriciens de Grenoble, ENSIEG-INPPG
Docteur en sciences de l'Institut National Polytechnique de Grenoble
Chargé de Recherche au Centre National de la Recherche Scientifique

En vue obtenir

L'HABILITATION A DIRIGER DES RECHERCHES
EN SCIENCES

Intégration monolithique et composants de puissance

Présenté le 22 mai 2006 devant le jury composé de :

Madame	N. GUILLEMOT	Rapporteur
Messieurs	H. MOREL	Rapporteur
	J.-L. SANCHEZ	Rapporteur
	B. COURTOIS	Président
	F. COSTA	Examineur
	F. FOREST	Examineur

Travaux de recherche effectués au sein du Laboratoire d'Electrotechnique de Grenoble

Remerciements.

Je souhaite remercier toutes les personnes qui, de près ou de loin, ont contribué à l'aboutissement de ce travail de synthèse, que ces contributions soient scientifiques et techniques, ou encore qu'elles relèvent plus de l'humain, de l'échange et de la vie. Aussi, sans chercher à rentrer dans le détail, un grand merci à tous ceux qui estiment m'avoir vu, ou aidé, à grandir dans notre bas monde comme dans l'univers des sciences et techniques.

Je terminerai cette page de remerciement en l'adressant à une personne qui aurait souhaité lire le présent document mais qui ne pourra le faire. C'est à vous que je pense Mr Arnould. En cette même période de lente maturation de ma carrière scientifique, la vie, cette roue qui tourne, a mis un point final à la votre. Vous êtes parti en laissant un héritage, le votre, celui qu'une personne peut nourrir, pour la vie, pour l'aventure de toute une vie.

Il me vient à l'esprit ce surnom, généreux, que certains, alors sous votre aile, vous donnaient. A l'image de la série Star Wars, ils voyaient en vous l'incarnation de "Maitre Yoda", le Jedi le plus vieux certes, mais surtout le Jedi le plus sage, le plus expérimenté et le plus fort. Rencontres après rencontres, au fil des échanges, Mr Arnould nous enseignait l'art et la passion pour la physique des composants de puissance. Je crois que c'était pour lui, un moyen de faire vivre la sienne, mais aussi et surtout, pour susciter chez d'autres, une vocation pour, en héritage, faire perdurer dans notre milieu scientifique, cette discipline, et ce qu'elle représentait à ses yeux.

Nombreux furent ses disciples au cours de ces dernières années, et je leurs rends hommage pour avoir, avec lui, contribué à cette émulation. Je pense qu'aujourd'hui, il serait fier d'être parmi nous, et de voir ses disciples, avancer pas à pas, avec leurs propres moyens, le long du chemin de la vie et de la science. Mr Arnould, je vous dédie ce travail de synthèse et tout ce qui s'en approche, non pas pour revendiquer votre héritage, mais bien plus pour vous faire savoir que votre passage, notre partage, au cours de ces dernières années, est bien visible, techniquement mais aussi humainement. J'espère pouvoir, un jour, en faire autant, à ma manière, en votre hommage.

Amicalement.

Se joignent à moi à travers ces quelques lignes, Laurent, Guillaume, Fisal, Adi et bien d'autres qui, de près ou de loin, ont eu affaire à vous.

Sommaire du document de synthèse

<u>Introduction générale.</u>	<u>7</u>
<u>Intégration de puissance sur silicium pour l'électronique de puissance.</u>	<u>11</u>
<u>Contexte environnemental.</u>	<u>11</u>
- <u>Le contexte environnemental en électronique de puissance.</u>	<u>11</u>
- <u>Le contexte environnemental en technologie silicium.</u>	<u>14</u>
- <i>Tenue en tension, structures verticales et isolation.</i>	<i>15</i>
- <i>Conception en intégration monolithique.</i>	<i>18</i>
<u>Actions de recherche – Etat de l'art.</u>	<u>23</u>
- <u>Historique au laboratoire.</u>	<u>23</u>
- <u>La filière technologique.</u>	<u>23</u>
- <i>La filière technologique.</i>	<i>24</i>
- <i>Le diagramme de cheminement.</i>	<i>25</i>
- <i>La mise au point au CIME.</i>	<i>25</i>
- <i>Les résultats.</i>	<i>26</i>
- <i>Les filières flexibles.</i>	<i>27</i>
- <u>L'auto-alimentation intégrée tout silicium.</u>	<u>28</u>
- <i>Identification du dispositif candidat.</i>	<i>28</i>
- <i>Principe de fonctionnement.</i>	<i>30</i>
- <i>Limites fonctionnelles et performances.</i>	<i>32</i>
- <i>Conception et réalisation.</i>	<i>34</i>
- <i>Caractérisation et mise en oeuvre.</i>	<i>36</i>
- <u>Les protections réflexes en tension.</u>	<u>38</u>
- <i>Etude théorique du comportement thermique d'une fonction intégrée de protection en surtension.</i>	<i>39</i>
- <i>Solutions proposées et principes de fonctionnement.</i>	<i>40</i>

- <i>Modélisation et analyse.</i>	45
- <i>Démonstration et validation qualitative.</i>	46
- <u>Autres actions et sujets étudiés au titre de la prospection.</u>	48
- <i>Le stockage d'énergie</i>	48
- <i>La conception intégrée.</i>	49
- <u>Quelques autres thèmes forts du moment.</u>	50
- <i>IGBT à tenue en tension symétrique.</i>	51
- <i>Protection en surintensité et problèmes d'isolation.</i>	52
- <i>La production industrielle.</i>	53
- <u>Applications en électronique de puissance.</u>	55
- <i>Gradateur monophasé à prélèvement sinusoïdal.</i>	55
- <i>Association de transistors en série.</i>	58
- <u>Commentaires.</u>	59
<u>Perspectives de recherche.</u>	61
- <u>L'auto-alimentation et son évolution.</u>	61
- <i>Son intégration complète et l'optimisation de ses caractéristiques fonctionnelles.</i>	61
- <i>L'auto-alimentation intégrée en régime statique.</i>	62
- <i>L'auto-alimentation intégrée avec double polarité.</i>	64
- <u>L'interface de communication.</u>	66
- <u>La commande rapprochée intégrée (pour partie).</u>	68
- <u>Conception Assistée et Capitalisation en Intégration sur Silicium (CACIS).</u>	72
- <u>Autres perspectives.</u>	74
- <i>Les capteurs d'états simples ou multi-modes – Dispositifs de protections associés.</i>	74
- <i>Couplage micro-switch – interrupteur de puissance.</i>	75
- <i>Composants et structures de puissance, intelligences associées.</i>	77
<u>Conclusion générale.</u>	79

<u>Références bibliographiques.</u>	<u>81</u>
<u>Annexe I. Autour du composant de puissance</u>	<u>87</u>
<u>Annexe II. Diagramme de cheminement et technologie associée</u>	<u>97</u>
<u>Annexe VI. Curriculum Vitae.</u>	<u>101</u>

-Introduction générale.

Mon activité de recherche a réellement débuté en 1996 au Laboratoire d'Electrotechnique de Grenoble sur un sujet de thèse structure et Compatibilité Electro-Magnétique (CEM). Ce travail faisait suite au DEA que j'avais accompli au Canada, à l'Université de Toronto, période durant laquelle j'avais découvert l'ambiance et l'intérêt du travail de recherche au sein d'une équipe et d'un laboratoire universitaire. Durant trois années, j'allais approfondir, mais en fait surtout découvrir, le domaine de l'électronique de puissance et de la recherche. Embarqué sur un sujet assez ouvert portant sur *l'étude des perturbations conduites dans les redresseurs commandés*, j'avais face à moi la chance d'allier les efforts et résultats que l'équipe avait cumulée sur les pôles scientifiques *Structures et CEM*. A cette époque, l'application des techniques de modélisation des sources de perturbations conduites et des chemins de propagation aux cas des redresseurs commandés, était assez originale et suffisamment complexe pour mener à bien un travail de thèse. Avec mes encadrants et le soutien de quelques tierces personnes de l'équipe, j'ai ainsi étudié, puis modélisé, pour enfin caractériser les comportements et les spécificités des redresseurs commandés vis-à-vis de leur signature CEM conduite. Ce fut pour moi l'occasion d'approfondir mes compétences et mon expérience sur les convertisseurs statiques en général, tout en ajoutant un œil critique au bon fonctionnement de ces structures d'un point de vue CEM conduite. Au final, je garde de ce travail de thèse, outre les compétences spécifiques acquises, une vision assez large et assez ouverte de l'application en électronique de puissance depuis la conception du convertisseur, le fonctionnement des structures de conversion jusqu'à la mise en œuvre concrète de topologies complexes multi-interrupteurs et multi-étages. Je parle ainsi de mon travail de thèse car mon activité de recherche a sensiblement évolué par la suite, au fil des années [Cre-Art1-2, Cre-Art4-6, Cre-Bre3, Pop-Art].

Suite à mon travail de thèse et grâce au soutien et contacts internationaux de l'équipe, je décidais de partir vivre le fameux "rêve américain" qui, m'avait-on dit sans me mentir d'ailleurs, me permettrait peut être de faire carrière dans la recherche. Ni une ni deux, me voila de l'autre côté de l'Atlantique pour la seconde fois, mais cette fois avec un doctorat en poche et quelques restes de mon apprentissage de la langue anglaise quatre ans plus tôt. Mon nouveau port d'attache devenait le prestigieux CPES (*Centre for Power Electronics Systems*), à Virginia Tech, USA. Mon contrat au sein de cette université reposait sur quatre actions :

- Une action de recherche propre sur les interactions entre convertisseurs statiques dans les réseaux de distribution d'électronique de puissance.
- Une action de co-encadrement et de participation à un projet industriel portant sur la conception d'un convertisseur statique en prenant en considération les contraintes dictées par les normes CEM en vue d'une optimisation finale des performances du convertisseur.
- La participation à une action nouvelle dans le laboratoire nommée *System Integration* portant sur le développement d'une plateforme logicielle permettant de faire du prototypage virtuel multi physiques en électronique de puissance.
- Une activité d'enseignement à l'université dans le département Génies Electrique et Informatique.

La première action fut pour moi quelque peu difficile à mener car je devais travailler quasiment seul sur un sujet neuf pour moi, et avec la charge globale en actions qui était la mienne, je trouvais bien peu de temps à y consacrer. Au cours de cette année, nous avons néanmoins posé quelques éléments et nous avons identifié plusieurs phénomènes interactifs. J'ai réussi à développer une architecture d'étude et de modélisation sous Matlab puis à vérifier cela via la réalisation d'un petit démonstrateur. En fin d'année, le travail réalisé me permis de publier un article pour faire le point sur cette action [Cre-Art7, Alk-Art1].

Durant cette année de postdoctorale, quelle ne fut pas ma surprise de me retrouver à travailler chez les américains, sur un sujet 100% français, contracté par des français, avec pour finalité le marché français entre autres. La plaisanterie s'arrêtera là; j'étais intégré au sein d'une équipe de six personnes pour concevoir, dimensionner, prototyper et finalement optimiser un convertisseur d'électronique de puissance. L'une des contraintes de ce sujet de recherche reposait sur l'évaluation des perturbations créées par un convertisseur statique en vue de proposer une démarche de conception permettant de satisfaire les normes en vigueur. Grâce aux compétences acquises en thèse, j'allais pouvoir mettre en œuvre directement et concrètement les résultats de mes travaux de recherche. A la fin de mon séjour au CPES, une bonne partie du projet était finalisée et conjoncture originale, je pu participer aux réunions finales du projet en France, six mois après mon retour en terre natale [Bar-Art, Bus-Art1].

Ma participation au sein du groupe de réflexion et de développement du projet de plateforme logicielle *System Integration* fut particulièrement instructive. Bien intégré au sein du groupe de chercheurs, nous avons pu tous ensemble entreprendre la démarche conceptuelle de mise en œuvre concrète d'une telle plateforme. Nous avons ainsi bien mis en évidence les difficultés liées à cette démarche. Sans obtenir de réels résultats dans cette participation, je garde un bon souvenir professionnel de ce travail où des gens de tous les horizons (mécanique, thermique, électrique, électromagnétique, optimisation, outils logiciels et outils métiers...) étaient réunis autour d'un même objectif.

Côté enseignement, la tâche fut plutôt ardue puisque je me retrouvais à enseigner, en anglais, à des élèves ingénieurs de dernière année, des cours spécialisés en électronique analogique. Ce travail fut pour moi particulièrement éprouvant car très lourd à porter malgré le nombre limité d'heures d'enseignement (60h dans l'année). J'en garde néanmoins un bon souvenir et une fierté personnelle.

Je garde de ce séjour aux USA un souvenir complexe, très profitable au niveau professionnel mais aussi un peu difficile au niveau humain. J'ai beaucoup appris sur leur manière de travailler, sur l'étendue des projets et la force de leurs activités de recherche. Cela m'a aussi et surtout permis de voir dans quelles directions se dirigeait l'un des plus grands laboratoires d'électronique de puissance au monde. Je pense que, inconsciemment, j'ai vu là-bas tellement d'effervescence et d'intérêt pour l'intégration en électronique de puissance, que lorsque de retour en France, on me proposa de continuer dans la recherche dans cette thématique, je m'y engageais le plus vif enthousiasme.

Cela allait se poursuivre de nouveau au Laboratoire d'Electrotechnique de Grenoble pour ne plus en changer jusqu'à ce jour. N'ayant pas réussi à obtenir un poste de chercheur, je me retrouvais ATER (*Attaché Temporaire d'Enseignement et de Recherche*) pour une durée d'un an avec des enseignements en électronique analogique à l'IUT1 de Génie Electrique et informatique Industrielle, département 1. Durant cette période, il ne fut ni simple, ni facile de participer à une activité de recherche, car l'enseignement occupait une place importante de l'emploi du temps. Je parvenais néanmoins à poursuivre mes activités de recherche par des collaborations et la participation à l'encadrement de certains sujets de thèse. C'est durant cette année que je signalais ma première contribution concrète dans le domaine des composants actifs de puissance en participant au travail de thèse de G. Verneau. Ce thème occupa une bonne partie du temps investi dans la recherche cette année-là [Ver-Art, Aub-Art]. J'y reviendrai dans la suite de cette introduction. En parallèle de ce travail, je profitais de mes bons contacts avec J.-P. Ferrieux pour travailler avec lui sur les premiers sujets de recherche au laboratoire portant sur l'intégration des composants passifs et plus particulièrement les LCT. Avec R. Laouamri, nous avons travaillé sur la modélisation et la conception de composants LCT avec implantation dans des convertisseurs statiques à résonance. Ce thème de recherche est aujourd'hui particulièrement d'actualité et fait l'objet d'une multitude de projets universitaires et industriels. Mon implication dans ce thème, quoi que très symbolique avec le recul, m'a

néanmoins permis de sentir quels étaient les enjeux, les problèmes mais aussi quelles pouvaient être les possibilités offertes par l'intégration des composants en électronique de puissance [Lao-Art, Che-Art]. J'ai pu, entre autres, découvrir combien les matériaux et leurs technologies de mise en oeuvre (dépôt, usinage, modelage...) jouent un rôle important, mais aussi combien l'intégration de ces composants pouvait créer de nouvelles fonctionnalités, ou encore comment on pouvait transformer certains phénomènes parasites en de réels composants fonctionnels. A la fin de cette période en tant qu'ATER, j'allais être recruté au CNRS pour travailler sur les thématiques de l'intégration en électronique de puissance.

L'intégration est un sujet extrêmement vaste, elle touche les composants actifs, passifs, les systèmes et l'environnement (connectique, thermique, packaging...) des composants, elle peut être de type hybride ou monolithique. Comment dès lors choisir une orientation précise, concrète, originale et surtout pleine d'avenir? Question difficile à laquelle peu de chercheurs peuvent répondre au début de leur travail, et guère plus à la fin... La thématique composant, jusqu'alors développée et conduite par C. Schaeffer et R. Perret, se trouvait être un axe fort prometteur en terme de possibilités. De plus, mon recrutement sur un poste CNRS, affiché au LEG sur ce thème, coïncidait avec la prise de responsabilité de cette même personne au CIME (*Centre Interuniversitaire de Micro-Electronique*), ce qui ouvrait des perspectives intéressantes en terme de réalisations technologiques. Soutenu par l'équipe Electronique de Puissance du laboratoire pour me lancer dans cette direction de recherche, j'ai emboîté le pas derrière C. Schaeffer en poursuivant le co-encadrement de la thèse de G. Verneau et l'activité intégration monolithique engagée l'année précédente. Cela fait maintenant cinq ans que cette activité de recherche se développe au laboratoire, sur le thème de *l'intégration monolithique de fonctions au sein des composants actifs de puissance*. Plusieurs thèses et DEA ont contribué à l'évolution et au développement de cette thématique [Alk-Art2-3, Baj-Art, Cre-Bre1-2, Mit-Art1-3, Ngu-Art1-2, Rou-Art1].

Je terminerai donc cette introduction en présentant mon parcours de recherche au cours de ces dernières années. C'est précisément sur ce même thème que j'ai décidé de concentrer le présent document afin de proposer un rapport synthétique et cohérent. L'originalité de la démarche, que j'ai contribué à développer durant ces cinq dernières années, porte sur un travail de conception et d'élaboration de fonctions intégrées, en partant des problématiques *systèmes* et en remontant jusqu'à l'élaboration technologique de ces mêmes fonctions au sein d'un composant actif de puissance. Le *grand écart* à faire, s'avérait être un investissement coûteux, car mes compétences propres et celles du laboratoire en technologies silicium étaient faibles. J'ai néanmoins tenté l'expérience en me disant que le progrès pouvait avantageusement venir des couplages fait entre l'approche système des problèmes d'intégration, la conception du composant et des fonctions associées et les conditions et conséquences de sa réalisation technologique. Suite à l'identification de quelques idées originales, il nous aura fallu pas moins de trois ans de travail, à notre petit groupe de recherche, pour aboutir à un résultat démonstratif satisfaisant. C'est ce même effort pour aller vers la technologie au sens large (la structure et la physique des composants, les procédés et contraintes technologiques...) qui, aujourd'hui, me permet de présenter une prospective réelle, concrète et tangible. Le présent document fait donc le point sur mon activité de recherche en *intégration monolithique et composants de puissance*. Je débute le rapport avec une présentation du contexte dans lequel je travaille depuis le système jusqu'à la technologie. La seconde partie présente les résultats de mon activité de recherche à proprement parler, en partant cette fois de l'effort de prise en main des outils et procédés de fabrication jusqu'aux applications systèmes concrètes. Enfin, je consacre une dernière partie aux perspectives de recherche qui se présentent à moi et à la communauté scientifique, fruits de mon travail et de

l'investissement scientifique et technique dans de nouvelles disciplines et cela sur la base de mon cœur de métier.

-Intégration de puissance sur silicium pour l'électronique de puissance.

L'intégration monolithique de puissance sur silicium, dont il est question dans ce manuscrit, concerne les applications d'électronique de moyennes puissances et fortes tensions où l'utilisation de composants à structures verticales est quasi systématique. Deux types d'intégration sont envisageables, selon que l'on cherche à développer la fonctionnalité ou les caractéristiques des composants de puissance ou que l'on souhaite intégrer des fonctions complémentaires au composant dit *principal*.

Plusieurs approches sont envisageables pour participer à l'effort d'intégration monolithique sur silicium. Néanmoins, toutes ont pour point commun la fabrication finale d'un composant, ou d'un dispositif, sur un même substrat en silicium, et cela via, des techniques et des procédés technologiques de réalisation partagés. Ainsi, quelle que soit l'idée développée, la fonction élaborée ou encore le phénomène physique utilisé, les possibilités mais aussi et surtout les contraintes dictées par la *technologie* et le support monolithique, doivent être prises en compte à la base du travail de recherche.

Je vous propose de pénétrer dans ce thème de recherche en commençant par présenter le contexte environnemental de l'intégration de puissance sur silicium. Nous pourrions ainsi clairement spécifier le cadre dans lequel se situe l'activité de recherche, au niveau électronique de puissance, mais aussi et surtout aux niveaux des technologies et des procédés de fabrication. Sur cette base, un état des lieux nous permettra de faire un tour d'horizon local, national puis international de l'activité de recherche dans cette branche particulière. J'en viendrai enfin aux perspectives de recherche.

-Contexte environnemental.

Cette partie a pour objectif de définir le cadre dans lequel ce travail de recherche s'effectue. Il est important de commencer par le définir, car l'intégration sur silicium est une thématique de plus en plus vaste et il est nécessaire de borner quelque peu le cadre dans lequel je travaille. Le premier paragraphe expose succinctement le contexte d'électronique de puissance dans lequel je me situe. Y sont répertoriés les caractéristiques globales des applications visées et les besoins qui leurs sont associés. Le second paragraphe présente le contexte technologique des interrupteurs de puissance à structure verticale. En particulier, ce paragraphe aborde la question toute particulière des composants à structure verticale et des contraintes en terme d'isolation que cela peut induire. Une dernière partie aborde succinctement comment peut être envisagée l'effort de conception dans ce thème de recherche.

-Le contexte environnemental en électronique de puissance.

Pour présenter le contexte environnemental de notre exposé, l'application semble être le point de départ logique à une approche *système* de la problématique. L'électronique de puissance a pour tâche essentielle, la conversion et le conditionnement des grandeurs électriques, avec le meilleur rendement possible. Cela va des alimentations à découpage régulées en sortie, en passant par les redresseurs de tous types pour aller jusqu'aux onduleurs de chaîne de traction. Aujourd'hui, l'implication de l'électronique de puissance dans la gestion de l'énergie est grandissante, avec entre autres, les problèmes de gestion ou de raccordement des sources et des charges électriques *des temps modernes*. On parle ici des micro-sources, micro-actionneurs [Cug-Art] ou encore des sources d'énergie renouvelables et non conventionnelles [Lef-Th], pour l'habitat et l'industrie et de ses charges associées (conversions AC-DC et AC-

AC) ou encore des nouveaux systèmes embarqués et autres objets communicants [Cnrs-Mag, Ros-Th, Alk-Art1]. Ainsi, grâce à l'électronique de puissance de demain, nous pourrons utiliser, conditionner, et simplifier le stockage de l'énergie électrique produite à partir de sources renouvelables comme le solaire photovoltaïque par exemple [PhW-SI]. Nous pourrons aussi conditionner, dans les meilleures conditions possibles, l'énergie produite par des micro générateurs de sources vibratoires, magnétiques ou encore thermiques [Rou-Art, Rou-Art2, Ott-Art, Men-Art]. Bien sûr, l'électronique de puissance permettra de *lisser*, voir d'optimiser, la consommation de l'habitat individuel ou des systèmes embarqués (voitures, portables, mobiles...) en fonction des charges installées, du niveau de consommation nominal et des priorités sélectionnées [PC1-Rap]. La consommation sera alors rationalisée, grâce à l'électronique de puissance, pour le bien être de tous [Isere-Mag, Cnrs-Mag].

Bien sûr, dans notre contexte sociétal et économique, toutes ces applications demandent à leurs éléments d'électronique de puissance embarqués de faire de leur mieux tout en se faisant oublier tant au niveau de leur coût, de leur rapport poids-volume/puissance transitée, que de leur mise en œuvre et entretien. L'une des pistes les plus sérieuses, pour relever ce défi, repose sur les progrès offerts par l'intégration poussée en électronique de puissance.

L'intégration en électronique de puissance est un chantier récent et particulièrement d'actualité [Fer-Art]. Les premiers efforts d'intégration ont vu le jour avec les modules de puissance, où plusieurs puces identiques ou complémentaires, étaient associées pour créer un bras d'onduleur par exemple [Sem-SI]. Plus récemment la recherche internationale a ouvert de nouvelles brèches avec l'apparition des modules de types *active and passive IPEMs* pour *Integrated Power Electronics Modules*. Plusieurs références récentes de l'état de l'art témoignent de l'activité présente dans ce secteur [Str-Art2, Fer-Art, Lee-Art]. L'ensemble de ces travaux correspond à l'intégration dite hybride, faisant appel à plusieurs constituants hétérogènes, discrets et assemblés.

Pour pousser l'effort d'intégration en électronique de puissance, il est aussi intéressant de travailler en intégration monolithique, au sein des composants de puissance à proprement parler. Dans ce cas, deux types d'intégration sont envisageables selon que l'on cherche à développer la fonctionnalité ou les caractéristiques des composants de puissance, ou bien, que l'on souhaite intégrer des fonctions complémentaires au composant dit *principal*. Là encore, la recherche internationale, mais aussi nationale, a fortement investi le thème [Per-Li, San-HdR, Th-Breil]. On retrouve dans le désordre des progrès importants sur les composants de puissance avec le transistor MOSFET de puissance, l'IGBT et plus récemment, les MCT, MBS, Cool-MOS, Trench et autres composants qui ont fortement contribué à simplifier la commande du composant de puissance tout en offrant une qualité d'état passant en constante progression [Per-Li, Inf-Dt, Inf-Si, Mur-Art, St-SI]. On parle ici d'intégration fonctionnelle car plusieurs phénomènes ou comportements propres au silicium sont associés pour obtenir le meilleur compromis en terme de fonctionnalité mais aussi de caractéristiques de fonctionnement. Par ailleurs, l'intégration monolithique de fonctions autour du composant de puissance a, elle aussi, fortement progressé ces dernières années avec l'intégration de fonctions vitales, et fonctionnelles telles que certains capteurs, des circuits de commandes rapprochées ou encore des systèmes de protection [IR-SI, Dar-Th, Alk-Th, Mur-Art].

Ce contexte d'intégration monolithique place le composant actif de puissance au cœur du système à intégrer. Il est, et doit rester, l'élément principal, celui qui dicte à son environnement les conditions de fonctionnement (tenue en tension, état passant, fréquence de

découpage et mode de commande). Enfin, c'est lui qui conditionne l'intégration de fonctions, en son sein, vis-à-vis des différentes contraintes et interactions de types technologiques, électroniques mais aussi thermiques. C'est dans cette perspective, et sous ces conditions, que l'intégration monolithique peut être source de progrès. Dès lors, un ensemble de fonctionnalités, mais aussi de fonctions, peuvent être étudiées en vue d'une intégration. La figure 1, ci-dessous, présente un schéma structurel listant les principaux organes et fonctionnalités, ou éléments intégrables ou bons à intégrer, au sein ou autour du composant de puissance. Un second schéma offre, quant à lui, une vision imaginaire du composant de demain (intégrant les fonctionnalités sur lesquelles un effort d'intégration est à faire). Autant de défis et de thèmes de recherche motivants pour la communauté scientifique internationale. *L'annexe 1* de ce rapport présente, sous la forme d'un tableau comparatif, complété de quelques fiches *signalétiques*, les principales fonctions intégrables.




Figure 1. Présentations qualitatives de l'interrupteur de puissance "ultra fonctionnel".

L'intégration monolithique repose sur un couplage très fort aux niveaux technologique, électrique et thermique, entre les différents éléments associés, imbriqués ou encore cohabitants au sein d'un même cristal en silicium. Ces couplages génèrent des interactions qui doivent être prises en compte lors de la phase d'étude et de conception. On peut entendre par interactions technologiques, les degrés de compatibilité technologique entre deux procédés, mais aussi le partage d'une même technologie au service de la réalisation de plusieurs fonctions. Si la compatibilité technologique est un pré requis indispensable à l'intégration monolithique de deux ou plusieurs fonctions, le partage des technologies est un gage de simplicité, de fiabilité mais aussi bien souvent de gains. Minimiser un procédé technologique doit rester un constant souci, sans quoi l'industrialisation du produit final a peu de chance de voir le jour. Pour ce qui est des couplages électriques, il apparaît clairement que plusieurs fonctions attachées à des actions ou tâches différentes nécessitent certainement une forme d'isolation électrique entre elles. C'est encore plus vrai pour les composants de puissance où le support, le substrat silicium, est conducteur, et qui plus est, peut être raccordé à un potentiel de puissance. Il devient alors vital de prendre en compte les problèmes d'isolation électrique entre fonctions et de tenir compte des possibles couplages électriques résultant d'une isolation imparfaite entre fonctions. Cela peut également être une source d'intérêts et de performances inattendues. Un certain travail doit alors être accompli sur l'analyse comportementale des composants intégrés et de leurs interactions au sein du composant de puissance auxquels ils sont associés. Ceci est mené à bien grâce à la simulation numérique et grâce à la mise au point de modèles équivalents, permettant de décrire de manière grossière, le comportement des

fonctions intégrées et des dispositifs mis en œuvre pour les isoler les uns des autres. Il en va de même du couplage thermique entre fonctions. Tous les composants et fonctions réalisés en silicium dissipent de l'énergie et sont sensibles à l'élévation et aux gradients de température. L'évacuation de la chaleur, la gestion optimale des températures maximales admissibles et des gradients thermiques au sein des puces, sont au cœur des préoccupations des électroniciens de puissance [Rae-Th ,Gil-Th]. L'intégration monolithique, en créant des fonctions sur support commun, favorise les échanges thermiques entre fonctions. Elle permet aussi souvent d'accroître les surfaces d'échange avec l'environnement extérieur. Il est alors du ressort de la recherche d'étudier comment se comportent ces couplages thermiques, tout en essayant au mieux, d'en faire des alliés. Si le couplage technologique peut apparaître comme une limite possible à l'intégration, il n'en va pas de même pour ce qui est des couplages électriques, mais aussi thermiques qui peuvent dans certaines conditions offrir de réels dividendes, tant au niveau des fonctionnalités que des performances des dispositifs intégrés.

-Le contexte environnemental en technologie silicium.

La plupart des composants de puissance sont réalisés en technologie silicium. Ce matériau a des propriétés électriques semi-conductrices qui lui permettent, soit de passer du courant sous une faible chute de tension, soit d'en bloquer le passage tout en supportant des tensions élevées [Arn-Li, Lef-Li, Per-Li2]. Pour se faire, on vient moduler la conductivité du matériau en certaines zones. On distingue principalement deux méthodes pour cela. La première consiste à créer, par polarisation directe, un excédent de porteurs libres de part et d'autre d'une jonction PN. Ceci provoque un déséquilibre au niveau de cette même jonction entraînant la circulation d'un courant. La seconde consiste à créer ou faire disparaître (composants à enrichissement ou à déplétion), sous l'effet d'un champ électrique, un lien entre deux régions de même type sous la forme d'un *canal* à base de charges mobiles. Avec ces deux méthodes, on peut ainsi construire et retirer à volonté un *pont*, entre deux zones de même type, séparées par une région de type contraire. Ces deux approches sont réalisées au sein de la structure cristalline du silicium, via un procédé technologique permettant de créer des caissons N et P associés ou non avec des structures MOS (Métal, Oxyde, Semi-conducteur). La figure 2 ci-dessous présente deux coupes d'illustration.




Figure 2. Exemples de mécanismes commandables en électronique de puissance

Ces mécanismes sont à la base des composants à semi-conducteur et ils sont représentatifs des deux grandes familles de composants unipolaires et bipolaires qui coexistent en électronique de puissance. Les transistors unipolaires sont reconnus pour leurs performances en commutation, leur commandabilité et sont particulièrement appréciés pour les applications faibles et moyennes tensions et faibles et moyennes puissances. Les composants bipolaires offrent, de leur côté, des performances inégalables à l'état passant pour les niveaux de tensions

moyennes et élevées. Le mariage idéal de ces deux familles a créé le composant de puissance le plus révolutionnaire de cette dernière décennie, le transistor IGBT; transistor de puissance à structure verticale par excellence, c'est l'un des composants offrant le meilleur compromis, état passant, pouvoir de coupure en tension, dynamique de commutation et simplicité de commande. C'est ce composant et le transistor MOSFET de puissance et les technologies qui leurs sont associées, qui constituent la base technologique, physique et fonctionnelle de mon travail de recherche.

Plusieurs points différencient les composants de puissance de leurs grands ou petits frères (grands par le nombre, les applications et l'étendue du marché, petits par la taille) des composants microélectroniques :

- La fonction. Les uns véhiculent un signal, une information, les autres participent au conditionnement de l'énergie.
- La taille. Un composant de puissance est généralement de taille supérieure au mm^2 , alors qu'un transistor de circuit intégré est aujourd'hui de taille nanométrique.
- La structure. De type latéral pour les composants de micro-électronique, elle est le plus souvent verticale pour les composants de puissance.
- La conception de fonctions. Elle est basée sur une technologie fixe pour la micro-électronique, alors que pour les composants de puissance, la technologie est adaptée à chaque nouvelle fonction conçue.

De ces différences, se sont bien évidemment les deux dernières qui conditionnent beaucoup de choses et dont les conséquences sont très importantes sur la conception du composant, ainsi que sur les potentialités offertes en terme d'intégration.

Tenue en tension, structures verticales et isolation.

En électronique de puissance moyenne et forte tension, la tenue en tension du composant est une fonction importante. Elle conditionne les caractéristiques de la structure verticale des composants, les caractéristiques du substrat et le système en périphérie de la "zone active" du composant, favorisant un bon épanouissement des équipotentiels. Enfin, la structure de puissance étant verticale, l'un des deux contacts de puissance est en face arrière de la puce ce qui signifie que le substrat est polarisé. Considérons le schéma structurel, simple mais efficace, figure 3.




Figure 3. Schéma structurel d'un interrupteur de puissance à structure verticale.

Dans ce schéma, on remarque la présence de deux zones séparées par une périphérie en tension. La première zone, dite *active*, correspond à la surface du composant délimitée, on pourrait dire encerclée, par la zone de périphérie en tension. C'est dans la zone *active* que sont

localisées les terminaisons de grille, base, source ou encore émetteur. Ici, les différences de potentiels sont faibles ($\pm 15V$ en général) et proches du référentiel d'anode (0V). La seconde zone, dite de *substrat*, correspond grosso modo au reste de la puce. On distingue deux régions, celle de tenue en tension, généralement faiblement dopée et celle du contact en face arrière généralement fortement dopée. Si ces deux régions ne sont pas nécessairement de même type P ou N, elles sont néanmoins toutes les deux le siège de potentiels élevés proches ou égaux de celui de la cathode. Pour que cette zone de tenue en tension se comporte de manière optimale, elle doit être de profondeur et de concentration optimales.

Se pose alors la question suivante : où et comment intégrer de manière monolithique de nouvelles fonctionnalités? Dans certaines situations, l'intégration d'une nouvelle fonctionnalité ne pose pas de problème majeur vis-à-vis du substrat. Néanmoins, si l'on souhaite intégrer des fonctions complémentaires, de type commande ou protection par exemple, celles-ci doivent nécessairement être isolées du substrat [Car-Art]. Est-il alors possible d'insérer, au sein même du composant de puissance, une fonction naturellement isolée? Faut-il lui adjoindre une structure isolante spécifique? Cela peut-il se faire au sein du composant de puissance ou bien à l'extérieur de la zone de périphérie, à côté du composant de puissance? Autant de questions délicates et dont la ou les réponses conditionnent les difficultés technologiques à résoudre, les performances électriques des composants associés et finalement l'éventuelle intégration monolithique de fonctions électriques.

L'intégration au sein de la zone périphérique est conditionnée par la nature des composants que l'on cherche à y intégrer [Per-Li]. En effet, l'insertion d'un bloc d'isolation électrique au sein de la zone active du composant, si elle est possible technologiquement et physiquement, pourrait s'avérer lourde de conséquence pour les performances du composant à l'état passant et/ou à l'état bloqué. Cela est illustré figure 4 ci-dessous. On voit bien que le caisson isolé aurait pour conséquence, soit de diminuer la profondeur effective de la zone de tenue en tension, soit d'en augmenter la valeur, sans bénéfice (au contraire) le composant de puissance.




Figure 4. Effet négatif sur le champ électrique et la tenue en tension du composant d'un caisson profond au sein de la zone active.

Selon le composant de puissance considéré et selon la ou les contraintes en terme d'isolation électrique qui pèsent sur les composants et dispositifs à intégrer, l'intégration au sein de la zone active est envisageable. STM propose d'ailleurs deux technologies basées sur un composant MOS vertical, puis sur un composant cascode vertical permettant d'intégrer, sur le même substrat et à l'intérieur de la même périphérie en tension, un composant de puissance et une électronique signal associée [Mur-Art, Buo-Art]. Il est à noter que cette solution repose

sur l'utilisation de techniques d'isolation par jonctions, techniques loin d'être optimales d'un point de vue électrique, mais forts simples à réaliser au niveau technologique.

Cette solution semble logique et cohérente, car le cœur de la périphérie délimite la zone où les potentiels sont bas et proches du référentiel. C'est donc logiquement en ce lieu qu'une électronique signal devrait être associée. Néanmoins, ceci n'est pas facile car, dans ces conditions, les composants intégrables sont limités (en types), les performances sont elles aussi limitées (dynamiques, consommation,...) et les interactions électriques sont très importantes (isolation par jonctions). Une alternative consiste alors à créer, à côté de la zone active et des périphéries en tension, une nouvelle zone, elle-même contenue à l'intérieur d'une périphérie en tension, dédiée à l'électronique associée. Dans ce cas, certaines contraintes technologiques, mais aussi électriques, peuvent être levées autorisant un panel technologique plus important et donc plus performant (isolation par tranchée, isolation par SOI et autres...). Si le problème dans le volume du silicium est alors solutionné, reste encore celui des connectiques et des via en surface du composant. Le schéma ci-dessous, figure 5, présente cette solution.




Figure 5. Schéma structurel d'un interrupteur de puissance à structure verticale.

Comme on le voit, le choix d'une technique ou d'une autre, définit une orientation totale de l'activité de recherche et des potentialités en terme d'intégration. Aussi, pour affiner notre réflexion et guider le lecteur vers les choix que nous avons fait, nous allons lister certains critères que nous avons pris en compte.

Nous avons considéré deux éléments liés à la technologie :

- Tout surcoût technologique, ou complexité technologique, augmente le coût final du composant. Aujourd'hui, l'électronique de puissance n'a pas les moyens de son ambition et force est de constater que, pour l'instant, c'est souvent le moins cher qui est le plus utilisé.
- Notre accès aux technologies et progrès technologiques récents, est faible et conditionnel. N'étant pas des technologues de métier, nous préférons nous refréner sur l'utilisation de technologies de pointe, et faire des efforts sur l'existant pour tirer ce qu'il y a de mieux et au moindre coût.

Nous avons considéré deux éléments techniques :

- Installer une puce de signal à côté d'une puce de puissance, le tout au sein d'un même substrat de silicium, augmente fortement les interactions néfastes sans réellement permettre de bénéficier des fruits de l'intégration (connectique complexe à mettre en œuvre et impédante, mesure thermique moins bien localisée...).

-Deux zones périphériques identiques mais non communes seront nécessaires, ce qui revient à une utilisation non optimale du silicium.

Enfin, nous avons considéré deux éléments électriques :

-Les performances énergétiques des fonctions à intégrer ne sont pas, pour l'instant, au centre de nos préoccupations.

- La technologie N-MOS latéral, compatible avec une intégration fonctionnelle au sein même du composant de puissance, bien que obsolète aujourd'hui pour la fabrication des circuits intégrés, permet de réaliser l'ensemble des fonctions vitales nécessaires et utilisées en électronique de puissance.

A la vue de l'orientation des arguments ainsi énoncés, il apparaît clairement que nous avons fait le choix de l'intégration monolithique au sein du composant de puissance, un choix d'abord raisonnable, mais aussi audacieux et bénéfique si cela nous permettait de mettre à jour de nouveaux éléments et conceptions innovants. Ci-dessous, figure 6, prenons l'exemple d'un composant de puissance de type IGBT, associé en son sein avec un composant MOS latéral à canal N à enrichissement. Comme on peut le voir, ce composant de puissance et le composant latéral sont réalisés avec les mêmes caissons N et P sur la base d'un diagramme de cheminement commun [Ngu-Art, Imb-Th].




Figure 6. Fonction capteur thermique intégrant un transistor latéral N-MOS et une diode latérale au sein d'un transistor IGBT sans modification technologique.

Dans ce contexte, où les choix technologiques sont moins contraignants, il reste bien évidemment à évaluer les potentialités et les limites de l'effort d'intégration. La conception en intégration monolithique doit aussi faire sa place.

Conception en intégration monolithique.

Comme nous l'avons précisé plus haut, en terme de conception, il y a une grande différence entre la micro-électronique, les circuits intégrés et les composants de puissance. En micro-électronique, on travaille à l'élaboration d'une fonction ou d'un dispositif sur la base d'une technologie existante et fixe, dont on ne connaît quasi uniquement que les caractéristiques électriques. En électronique de puissance, à chaque conception d'une fonction, un interrupteur de puissance de type IGBT par exemple, on doit agir sur la structure verticale et l'empilement des couches N et P du composant ce qui conduit inévitablement à adapter la technologie et les caractéristiques technologiques à chaque composant. Dès lors, il est difficile de combiner la conception d'un composant de puissance et d'une électronique associée. C'est pourtant l'un des enjeux des orientations que nous avons prises dans le paragraphe précédent. En choisissant d'intégrer au sein du composant de puissance les fonctions annexes et cela en adéquation avec son diagramme de cheminement, nous devons faire face au manque de souplesse et de degré

de liberté d'une conception commune à un composant de puissance qui dicte les caractéristiques des différentes couches qui le concerne. Par exemple, dans une structure IGBT, nous disposons d'un empilement de quatre couches N+, P, N-, P+ face arrière. Les N+ et P peuvent servir respectivement de drain/source et de porte canal/substrat pour un MOS latéral à canal N. On peut alors modifier le diagramme technologique de façon à maintenir la zone de puissance intacte, tout en créant une couche supplémentaire dans la région de porte canal du MOS latéral, pour transformer ce composant à enrichissement en un MOS à déplétion. Ces deux transistors MOS latéraux sont fonctionnels et sont isolés du substrat par une jonction PN continuellement polarisée en inverse lorsque les caissons P porte canal sont reliés au potentiel de référence du composant de puissance. On peut ainsi créer une cellule inverseur N-MOS qui est un élément fonctionnel fondamental en électronique analogique et de signal. Ceci est illustré dans la figure 7 ci-dessous.




Figure 7. Transistors latéraux N-MOS à enrichissement et à appauvrissement intégrés au sein d'un transistor IGBT vertical via la création d'un canal préformé, création compatible avec le procédé technologique et sans conséquence pour le composant de puissance.

Cet exemple montre qu'il est possible de jouer sur les degrés de liberté et l'enchaînement des étapes technologiques pour fabriquer des fonctions optimisables en s'appuyant sur le diagramme technologique initial du composant de puissance et sans influencer ses performances propres.

En se basant sur une filière technologique du type de celle proposée par le LAAS [Imb-Th] et dénommée filière *flexible*, on constate que le procédé de fabrication de transistors de puissance classiques repose sur une succession d'étapes de masquage/implantation/diffusion associées avec un jeu d'étapes pour créer une structure MOS en surface. Plusieurs étapes spécifiques complémentaires peuvent être ajoutées au procédé de fabrication initial (de base). L'ensemble des étapes de la filière *flexible* offre un bon nombre de solutions et quelques degrés de liberté, sans pour autant totalement simplifier la résolution du problème. On trouvera ainsi plusieurs étapes d'implantation de même type mais avec des doses ajustables. Celles-ci pourront être communes à l'ensemble des composants ou spécifiques à une fonction particulière. On peut ainsi jouer sur la tenue en tension, les tensions de seuil et les caractéristiques à l'état passant des composants de surface intégrés. Cette filière et les degrés de liberté qu'elle offre, restent néanmoins limités par les étapes systématiquement communes aux composants de puissance et aux fonctions intégrées. Je parle ici par exemple des diffusions thermiques des dopants qui ne peuvent être sélectives ou régionalisées comme les étapes d'implantation. Une diffusion thermique s'applique à toute une tranche, qui plus est, à toute une puce et donc à l'ensemble des fonctions qui y sont intégrées.

Une fois la filière *flexible* technologique rendue compatible et capable de créer et de réaliser les différentes fonctions désirées, les degrés de liberté qu'elle offre totalement utilisés, il faut évaluer les performances électriques désirées et caler les données technologiques et géométriques pour les atteindre. Cette phase est loin d'être simple car, les degrés de liberté sur les données technologiques, sans modifications des performances du composant de puissance, sont limités, comme nous venons de le voir. Il reste alors à trouver des astuces et des moyens pour toucher au but. Pour illustrer ce point, prenons l'exemple du transistor MOS latéral à canal N (voir figure 8). En fonction de la concentration en surface du porte canal dans sa partie homogène, correspondant peu ou prou aux côtes *masque*, la tenue en tension du transistor est trop faible. Un moyen pour augmenter sensiblement la tenue en tension (figure 9) du composant consiste à utiliser les zones de diffusion des caissons porte canal en surface. Dans ces zones, la concentration diminue ce qui se traduit par une plus grande tenue en tension du composant final. D'autres limitations peuvent être abordées et solutionnées sur le même principe.




Figure 8. Deux structures de N-MOS latéral avec caractéristiques de tenue en tension différentes.




Figure 9. Tenue en tension des deux structures de N-MOS latéral.

A la suite de cette démarche de conception globale et couplée, si tout semble bel et bien limité, l'évolution des technologies nous entraîne aujourd'hui vers des structures et des motifs en surface de plus en plus précis, plus performants et plus flexibles. Par ailleurs, de nouveaux procédés technologiques comme la gravure ionique et le remplissage [Hak-Th], ouvrent la voie des composants Trench et autres [Inf-SI]. Ainsi, les technologies de gravure profonde permettent de créer des via traversants face avant, face arrière, facilitant par exemple la création de caissons d'isolation ou encore de composants à tenue en tension symétrique [Cau-Th]. Ces mêmes techniques contribuent avantageusement à la création de composants passifs comme des condensateurs en tranchés [Bru-Art, Hak-Th]. Des techniques d'isolations à base de couches *enterrées* d'oxyde de silicium ouvrent des perspectives en terme d'intégration de fonctions électriques tout à fait intéressantes [Ber-Art]. Autant de nouveaux moyens technologiques pour favoriser la conception et la réalisation des composants de puissance intégrés de demain. En même temps et de manière conjointe, la conception, et en particulier la prise en main des caractéristiques et performances de ces nouveaux moyens, passent par une connaissance accrue de leur descriptif fonctionnel et de l'impact qu'ils auront dans la structure cristalline et dans son fonctionnement. La complexité des interactions, couplages et conditions de compatibilité technologique vont rendre l'utilisation de ces techniques de plus en plus réduite à une petite communauté. Il sera donc de notre ressort de fournir, dans l'avenir, des moyens de conception et de développement adaptés à cette problématique, pour que la conception en micro-systèmes et électronique de puissance ne devienne pas seulement l'affaire de quelqu'uns.

Pour conclure sur cette mise en bouche, je dirai que l'intégration monolithique en électronique de puissance repose sur un savant mélange de connaissances en technologie, en composants à semi-conducteurs, en fonctions et fonctionnalités systèmes. Qui plus est, la conception de fonctions intégrées nécessite de bien prendre en compte les divers couplages qui en découlent, en particulier les couplages technologiques, électriques et thermiques. Si j'osais la métaphore, je dirais que lorsque l'on veut créer au mieux un joli jardin d'ornement, il ne suffit pas de connaître la structure géologique du sol et la géographie précise de l'espace considéré. La rose ne pousse pas à l'ombre du chêne et l'érable ne profite qu'en couple. De même l'olivier et l'amandier se satisfont très bien du climat méridional alors que sapin et mélèze préfèrent de loin le climat rude des hauteurs [Mal-Dt].

-Actions de recherche – Etat de l'art.

Proposer un état des lieux de ce qui est fait et existant n'est pas chose facile car il n'est jamais complet et bien souvent il est le reflet de celui qui le fait. Je propose donc dans cette partie de lister les activités de recherche auxquelles j'ai contribué depuis plusieurs années, au laboratoire. Je compléterai cette présentation avec quelques points de repères aux national et à l'international, sans pour autant chercher à rendre compte de l'activité de manière exhaustive.

-Historique au laboratoire.

L'activité de recherche sur les composants actifs en silicium a débuté, au laboratoire, à la fin des années 1990 avec des travaux portant sur les diodes de puissance [Ngo-Th], les modèles de MOSFET [Aub-Th] et une première collaboration sur l'étude de fonctions intégrées en électronique de puissance [Dar-Art]. Mon recrutement au CNRS était justifié par le lancement d'une action d'intégration sur silicium au laboratoire. L'objectif consistait alors, à partir d'une approche système, pour aboutir à un effort d'intégration, avec pour souci majeur, la prise en compte rationnelle mais aussi évolutive des techniques et procédés de fabrication en micro-électronique. Lors d'un travail sur l'intégration d'un système de commande monolithique autour d'un composant latéral [Dar-Th], le besoin d'intégration d'un dispositif d'auto-alimentation avait vu le jour. C'est sur ce point que nous avons débuté notre travail [Ver-Th]. L'alimentation de la commande rapprochée du transistor de puissance serait intégrée et ferait naître la notion de *réseau de bord* pour les composants de puissance [Mit-Th, Rou-M2R]. Le VDMOS serait notre transistor de démonstration et sa technologie de fabrication allait devenir fil directeur. Rapidement, nous avons identifié les possibilités d'intégration au sein du composant de puissance. Cette approche nous a permis de mettre en avant des pistes originales pour protéger en tension le composant principal [Alk-Th]. Notre participation accrue au sein du GdR ISP puis IPS 3D, allait nous permettre de découvrir le potentiel de l'intégration sur silicium, les technologies modernes pour l'intégration de composants passifs en vue du stockage d'énergie [Baj-M2R]. Plus récemment, l'intégration du circuit de commande rapprochée [Ngu-Art] fait l'objet d'un effort particulier car il devient la *brique* incontournable de notre effort de recherche. En parallèle de ce travail scientifique sur les composants et fonctions intégrées, nous avons lancé une activité *Conception Assistée et Capitalisation autour de l'activité Intégration monolithique des Semi-conducteurs* de puissance CACIS [Vin-M2R]. Le gros de mon travail de recherche s'articule autour de notre premier *run*, principalement le dispositif d'auto-alimentation et le système de protection en tension, tous deux partiellement intégrés.


-La filière technologique.

Comme nous l'avons évoquée plus haut dans ce document, la filière technologique est l'un des éléments incontournables de l'activité de recherche que je mène. C'est, je crois, la raison pour laquelle nous avons consacré une énergie très importante à l'élaboration, puis la mise au point d'une filière technologique type VDMOS au Centre Interuniversitaire de Micro-Electronique (CIME). Ce travail représentait beaucoup pour nous car il allait nous permettre, à terme, de pouvoir faire réaliser nos composants, au plus proche des conditions que nous souhaitons mais aussi, de prendre toute la mesure d'un travail de conception et de dimensionnement sous contraintes technologiques. Avant d'entrer plus en détail dans ce sujet qui représente (réellement) la colonne vertébrale de cette activité naissante, je tiens à remercier l'ensemble des personnes qui ont contribué de près ou de loin à l'élaboration de ce processus

technologique et des contraintes qui allaient en découler. Je remercie plus particulièrement J. Arnould, J.M. Terrot et C. Uzel pour leurs soutiens [Arn-Re].

La filière technologique.

La filière technologique dont nous avons besoin reposait sur une technologie VDMOS à laquelle il fallait ajouter certaines modifications et adaptations pour pouvoir créer un composant JFET vertical (voir paragraphe auto-alimentation). L'identification et la caractérisation de cette filière nécessitent de bien maîtriser l'implication de chaque brique technologique dans l'élaboration du produit final, afin de bien concevoir et dimensionner chaque étape en fonction du principe physique et des caractéristiques comportementales que l'on cherche à mettre en œuvre. Ce couplage est fondamental et impose de clairement anticiper, d'un côté le pourquoi et le comment de chaque étape technologique et de l'autre la fonction et le fonctionnement de chaque région du composant que l'on cherche à réaliser. Pour illustrer ce propos, je prendrais l'exemple du court circuit source/porte canal dans une cellule de VDMOS. La qualité de ce court circuit est vitale pour maximiser l'immunité du composant aux dv/dt . Il conditionne l'utilisation et la création d'une poche P+ spécifique qui jouera deux rôles importants : garantir la qualité du contact ohmique et minimiser la résistance dans la région pincée sous le contact de source. En même temps, c'est cette même région qui conditionne l'injection de la diode de structure du composant. Enfin, c'est encore cette même région P+ qui assure une partie de la tenue en tension du composant. Ces quelques remarques suffisent à montrer que, tout d'abord, il faut inclure dans la filière technologique la réalisation de cette région mais aussi et surtout, que ses caractéristiques doivent répondre à plusieurs phénomènes physiques et électriques, qui impacteront de manières importantes, sur les caractéristiques électriques du futur composant réalisé. Il en va de même pour les régions porte canal, contact de source, région de grille et région de tenue en tension. Pour le cas d'un IGBT, l'injecteur en face arrière, avec toutes les variantes possibles, correspond à une nouvelle région *multifonctionnelle* importante. Encore une fois, l'élaboration de cette filière technologique fût pour nous essentielle, car elle nous a permis de nous rapprocher au plus près du composant lui-même. Avec du recul, je dirai même que c'est probablement grâce à ce processus de prise en main de l'outil et de la filière technologique que nous avons obtenu un résultat satisfaisant, car cette étape nous a forcé à faire le tour de la question, dans notre démarche de conception et de dimensionnement. La figure 10, ci-après, présente les structures verticales et les possibilités offertes par la filière technologique que nous avons élaboré. Plusieurs types de composants de puissance (VDMOS, VJFET, T. Bipolaire, Diode de redressement) peuvent être réalisés sur cette base. L'annexe II offre un tableau récapitulant la filière technologique que nous avons retenue. Cet ensemble est assorti d'une liste des contraintes et d'éléments que nous avons tenté de prendre en considération.






Figure 10. Coupes des différents composants à structures verticales compatibles, réalisables via le procédé technologique de filière mis au point au CIME.

Le diagramme de cheminement.

Une fois la filière technologique définie, une étape importante lui fait suite, celle de la définition du diagramme de cheminement technologique. C'est lui qui relie l'ensemble des caractéristiques physiques de la filière (profondeurs de jonction, profils de concentration, épaisseur d'oxyde...), au processus technologique à proprement parler (dose à implanter, temps de diffusion, type de gravure, épaisseur de la couche de résine... j'en passe et des meilleurs). Cette partie repose sur le couplage de compétences en technologie silicium associées à la problématique des composants de puissance telles que l'évolution des durées de vie et de la mobilité des porteurs dans le composant. Outre l'aide précieuse de nos partenaires et experts en technologie silicium, nous avons plusieurs fois eu recours à la simulation technologique (voir figure 11 ci-dessous) et à plusieurs éléments de documentation particulièrement profitables [Tech-Li, Yan-Li]. L'annexe II offre une description détaillée du diagramme de cheminement, en évoquant quelques fois, les raisons qui nous ont conduit à faire certains choix.




Figure 11. Résultats de simulation numérique et d'un calcul analytique d'un profil de dopage après diffusion.

La mise au point au CIME.

Une fois le diagramme de cheminement établi, il reste bien évidemment à vérifier en pratique, à l'aide de dispositifs de test, les étapes les plus critiques de notre processus technologique. Cette phase permet d'ajuster au mieux les différents paramètres définis dans le diagramme de

cheminement. Eventuellement, en fonction des résultats de ces tests, les paramètres du diagramme de cheminement sont modifiés et adaptés. Parmi les mises au point spécifiques, nous pouvons citer les doses d'implantation, les temps et température de diffusion des trois couches P+, P- et N+ en surface, la valeur de l'épaisseur de résine pour certaines étapes de lithographie critiques et enfin, l'empilement de la structure de grille. Nous présentons le résultat d'un travail de caractérisation et d'affinages des paramètres technologiques permettant de créer les régions P+, P- et N+ avec les caractéristiques souhaitées. Pour évaluer le profil de dopage et la profondeur de jonction des différentes couches, nous avons réalisé des caractérisation SRP (*Spreading Resistance Profile*) dont deux relevés sont disponibles figure 12 ci-dessous.




Figure 12. Relevés de Spreading Resistance du profil de dopage du porte canal et de la région de source d'un caisson VDMOS double diffusé.

Les résultats.

Fort de ce travail de prise en main technologique, nous avons pu concevoir, et faire fabriquer nos composants afin de réaliser un certain nombre de fonctions électriques originales sur la base de composants de puissance VDMOS 600V 0,5A. La figure 13.droite ci-dessous présente une vue détaillée d'un composant de puissance associé avec un composant JFET d'auto-alimentation. L'image suivante figure 13.gauche montre une vue globale de la tranche en fin de fabrication, tranche sur laquelle sont regroupés près de 400 composants de puissance, motifs de test et de centrage entre autres.




Figure 13. Gauche : Vue globale de la tranche. Droite : Vue détaillée d'une partie de composant de puissance et fonction d'alimentation de grille associée [Mit-Th].

Il est important de noter que tout ce travail d'apprentissage et de mise au point de notre filière technologique, fut très conséquent mais aujourd'hui avec le recul et les quelques années d'expérience dont je profite, je peu mesurer combien cet investissement fut et demeure profitable. En effet, l'effort consenti est aujourd'hui moult fois récompensé car le dialogue avec les technologues est désormais bien plus clair, la prise en compte des contraintes technologiques est bien plus naturelle et enfin je suis à même d'évaluer l'impact d'une modification technologique (contrainte de compatibilité, complexité, impact sur le reste du procédé,...). Pour terminer, je pense que c'est aussi grâce à ce réel investissement qu'aujourd'hui, nous disposons de prototypes fonctionnels représentatifs de la plupart des travaux que je vais présenter dans les paragraphes qui suivront.

Les filières flexibles.

Afin d'étendre les possibilités d'intégration, celles des caractéristiques des composants et les performances des fonctions créées, l'élaboration d'une *filière flexible* est importante. De plus, cette élaboration définit un procédé technologique *standardisé*, sur lequel il est possible de se baser pour la conception et le dimensionnement de fonctions de puissance. C'est une démarche constructive qui, à l'image des procédés développés en micro-électronique, simplifie le travail de conception. Enfin, cette filière *flexible*, complète et reproductible fournit un procédé technologique, stabilisé et répétitif, fiable et donc utilisable pour la conception. Le schéma figure 14, ci-dessous, présente l'enchaînement des étapes technologiques de la filière *flexible* conçue et développée au LAAS [Imb-Th].




Figure 14. Enchaînement des étapes technologiques de la filière flexible conçue et développée au LAAS [Imb-Th].

-L'auto-alimentation intégrée tout silicium.

L'alimentation de la commande rapprochée est un élément incontournable de mise en œuvre de l'interrupteur de puissance. Son intégration permet de la simplifier, de la compacter et de la fiabiliser, tout en éliminant quelques difficultés d'ordre système dans le cas des applications série ou encore vis-à-vis des problèmes de CEM conduite. Pour intégrer un tel dispositif au sein d'une puce de puissance en fonctionnant à *coût minimal* au niveau des moyens technologiques (permettant tout de même de réaliser un MOSFET de puissance intégralement), il fallait partir d'une solution ultra simple, même incomplète dans un premier temps, mais facile à intégrer. A l'époque, cela voulait dire, pas d'isolation quelle qu'elle soit et pas de composant passif [Ver-Th]. Nous sommes donc parti sur une solution à prélèvement d'énergie sur la partie puissance et à base d'un régulateur linéaire, seul dispositif à base de composants *actifs* permettant de réguler une tension. Une fois l'idée retenue et sélectionnée pour ses avantages en terme d'intégration (compatibilité électrique et technologique totale), nous nous sommes penchés sur l'étude, l'évaluation et l'optimisation de ses performances dynamiques, statiques et énergétiques [Mit-Th]. Cela fut réalisé à partir de l'étude approfondie de son comportement *système* et de celle des composants constituant le dispositif d'alimentation. Nous avons alors conçu et réalisé les composants avec l'aide de personnes comme J. Arnould (IBS) et J.-M. Terrot (CIME-INPG). Les composants ont été réalisés au CIME par les personnels du pôle technologie, puis furent testés à travers plusieurs applications concrètes d'électronique de puissance.

Identification du dispositif candidat.

Il existe de nombreuses solutions techniques pour alimenter la commande rapprochée d'un interrupteur à potentiel de référence flottant. Cela va de la solution classique basée sur une

alimentation à découpage de faible taille utilisant un transformateur HF en guise d'isolation galvanique [Str-Art], en passant par les techniques *bootstrap* [Shi-Art, Kho-Art], celles à prélèvement d'énergie sur la ligne de puissance [IR-Li], les pompes de charges pour finir avec des solutions basées sur le transfert d'énergie mécanique comme les transformateurs piézoélectriques [Vas-Art]. Toutes ces solutions peuvent être analysées de manière critique pour identifier celles susceptibles d'être intégrées au sein d'un composant de puissance en tenant compte des critères énoncés dans la première partie de ce document. Cette analyse n'est pas incluse dans le document pour ne pas l'alourdir et nous renvoyons le lecteur à la bibliographie pour tout complément d'information [Mit-Th].

Le dispositif à prélèvement d'énergie sur la ligne de puissance semblant pouvoir être intégré via un minimum d'efforts et de contraintes technologiques, nous nous sommes lancés dans son étude approfondie. La structure fonctionnelle de cette alimentation est présentée dans la figure 15-a. En terme de fonctionnalités, deux solutions, à base de composants de puissance légèrement différents, peuvent être envisagées. La première consiste à dériver quelques cellules élémentaires du composant principal, de leurs associer une branche de polarisation pour créer un régulateur linéaire (figure 15.b). Une seconde solution repose sur l'utilisation d'un transistor JFET vertical [Mit-Th], figure 15.d, ou d'un transistor MOS à canal préformé, figure 15.c [Bre-Th], pour assurer une fonction régulation linéaire complète avec un seul composant. Les structures de ces solutions sont présentées dans la figure 15 ci-après.




Figure 15. a : Structure fonctionnelle de l'auto-alimentation pour commande de grille. b : Solution MOS-MOS par dérivation de cellules élémentaires. c : Solution MOS-MOS à canal préformé, par réalisation commune des deux composants. d : Solution MOS-JFET par réalisation commune des deux composants. Toutes les solutions sont réalisées via un procédé technologique compatible à 100%.

Les trois solutions possèdent des avantages et des inconvénients que nous avons tenté de classer pour définir celles qui allaient former le cœur de notre travail de recherche. Ceci est présenté dans le tableau 1 qui suit.

Tableau 1. Comparatif, techno, performances des trois solutions d'auto-alimentation.

MOS-MOS (b)	MOS-JFET (d)	MOS-MOS (c)
<i>Compatibilité technologique, surcoût technologique</i>		
Totale, nul.	Totale, faible : 1 gravure Si-poly.	Totale, faible : 1 implant Phos.
<i>Complexité technologique (étape sensible et difficile à reproduire)</i>		
Nulle.	Faible.	Moyenne : le dopage du canal
<i>Stabilité technologique (sensibilité des seuils (régulation) au procédé).</i>		
Bonne.	Moyenne.	Faible.
<i>Performances fonctionnelles (régulation, stabilité en fonction des conditions de fonctionnement).</i>		
Bonnes : régulation linéaire ou impulsionnelle	Faibles : dépendance à la tension coté puissance	Moyennes : le courant de fuite, niveau de régulation
<i>Performances électriques (rendement).</i>		
Bonnes : recharge durant les commutations, recyclage partiel des pertes en commutation.	Moyennes : pertes dues à la régulation linéaire	Moyennes : pertes dues aux fuites

La complexité technologique étant pour nous assez limitante, nous avons opté pour la sagesse, au moins dans un premier temps. Aussi nous avons décidé de reporter l'étude des solutions à base de composants à canaux préformés, d'une part pour ne pas alourdir nos débuts en technologies silicium, et d'autre part, pour profiter de possibles échanges avec le LAAS sur ce sujet. Les deux premières solutions ont donc été approfondies dans le travail de thèse de R. Mitova [Mit-Th]. Dans la suite de ce travail nous porterons le gros de notre attention sur la première d'entre elles, la solution baptisée par défaut, solution MOS-MOS.

Principe de fonctionnement.

L'alimentation intégrée de la commande rapprochée d'un interrupteur de puissance repose sur la mise en parallèle d'un régulateur linéaire sur la ligne de puissance (voir figure 16 page suivante). Le dispositif débite dans un élément de stockage puis régule un niveau de tension lorsque ce-ci est possible. Concrètement, lorsque l'interrupteur est bloqué et qu'il est possible de dériver un courant dans la branche de régulation, le régulateur linéaire opère classiquement et maintient une charge dans l'élément de stockage. Durant cette phase, l'énergie est fournie à la commande rapprochée sans problème. Lorsque l'interrupteur principal est fermé, il n'est plus possible de recharger simplement l'élément de stockage et la commande rapprochée est alors alimentée par l'énergie stockée dans celui-ci.




Figure 16. Gauche : Schéma de principe, incluant la commande. Droite : Formes d'ondes qualitatives.

Comme tout régulateur linéaire, la branche de polarisation de cette alimentation joue un rôle important en terme de dynamique, mais aussi en terme de pertes avec le compromis classique des dynamiques de réponse liées aux pertes dans la branche de polarisation. C'est un des points bloquant du système. Dans la configuration classique, on pourra choisir plusieurs solutions en fonction des besoins et favoriser ainsi les dynamiques de réponses rapides pour un fonctionnement à hautes fréquences de découpage ou bien un fonctionnement à faible courant de polarisation, mais cette fois plutôt pour les applications à faible fréquence de découpage.

Une solution originale que nous avons mise en évidence consiste à tirer profit du fait que ce régulateur est inséré dans une structure à découpage. De fait, ce même régulateur est périodiquement alimenté sous la tension que supporte le composant de puissance en parallèle duquel il est placé lorsque celui-ci est ouvert, puis *désalimenté* lorsque celui-ci devient passant. A chaque transition de l'état passant à l'état bloqué du transistor de puissance principal, un dv/dt est appliqué au régulateur et donc à la branche de polarisation. Selon le dimensionnement des divers composants formant un pont diviseur capacitif, les tensions se répartissent aux bornes des différentes électrodes et parviennent à *pré-polariser* le régulateur linéaire. En jouant ainsi sur des effets capacitifs parasites, on parvient à fortement accroître les dynamiques de réponse de l'alimentation sans pour autant générer des pertes de polarisation importantes. Ce principe de fonctionnement permet alors de recharger l'élément de stockage durant les phases de commutation du transistor de puissance. On est proche d'un fonctionnement CALC (*circuit d'aide à la commutation*) favorable en terme de pertes par commutation. La figure 17, page suivante, présente les éléments participant à cette recharge *impulsionnelle*. Les figures 18 et 19 donnent quelques formes d'ondes en courant et en tension, issues de simulations Pspice et d'expérimentations, illustrant le principe de fonctionnement.




Figure 17. Structure hacheur. Schéma équivalent pour l'étude des dynamiques de commutation et phases de recherche.




Figure 18. Résultats de simulations Pspice via l'utilisation des modèles de commutation [Ver-Th, Mi-Th]. Formes d'ondes générales et détaillées courant et tension aux bornes de divers éléments.




Figure 19. Quelques résultats pratiques à base de composants discrets permettant de valider le modèle et le principe.

Limites fonctionnelles et performances.

La solution retenue présente un certain nombre de limitations dont deux, plus importantes, sont :

- Le type d'alimentation, unipolaire dans le cas présent.

- Le fonctionnement en statique à l'état passant impossible avec ce montage.

A ces deux limites peuvent s'ajouter selon les conditions de fonctionnement et de mise en œuvre des problèmes en termes de rendement de conversion, de montée en fréquence et de stabilité en tension régulée. La plupart de ces limites viennent du simple fait que l'on prélève l'énergie aux bornes du composant lorsque celui-ci est bloqué. Cela signifie qu'il doit être périodiquement bloqué pour satisfaire les conditions de recharge. Par ailleurs, le référentiel en tension étant l'électrode de plus faible potentiel, la création d'une tension bipolaire avec un niveau de tension inférieur à celui de référence nécessite immanquablement une structure de conversion spécifique. La source d'énergie de l'alimentation étant régulièrement coupée, on comprend bien que dans sa configuration minimaliste, le dispositif ne permet pas de réguler en permanence la tension ce qui signifie qu'une ondulation sera toujours présente. La montée en fréquence peut devenir une limite de fonctionnement si la durée de la phase de blocage du transistor de puissance devient inférieure au temps nécessaire à la recharge du condensateur de stockage de l'alimentation. Enfin, le niveau de tension de la partie puissance étant généralement élevé, le rendement de conversion peut en être fortement affecté dans certaines conditions de fonctionnement.

Avec un tel état des lieux, il devient difficile de justifier le choix que nous avons fait car de nombreux inconvénients fonctionnels sont clairement énoncés. Cependant, plusieurs atouts technologiques, mais aussi en terme de performances, permettent de contrebalancer avantageusement ces problèmes par rapport à d'autres solutions éventuellement toutes intégrées :

- La solution est électriquement viable et intégrable au sein du composant de puissance sans modification majeure du processus technologique et sans problème d'isolation spécifique.
- Cette source d'alimentation de commande rapprochée, mise en parallèle avec l'interrupteur principal, peut avantageusement tirer profit des commutations pour minimiser le *surcoût* énergétique final.
- Cette solution permet de s'affranchir des problèmes de couplages parasites en faveur d'un comportement CEM conduit moins gênant. En effet, la source de tension créée installe une alimentation de bord au sein même du composant de puissance (sans bonding et donc sans connectique extérieure et référencée à un autre potentiel).

Afin d'évaluer et de compléter notre estimation de l'intérêt que pouvait présenter cette solution et le principe de fonctionnement avec lequel nous voulions l'utiliser, nous avons cherché à comparer le comportement d'une cellule de commutation avec et sans dispositif d'auto-alimentation. La figure 20, page suivante, en présente un jeu de relevés pratiques lors des commutations à l'ouverture puis à la fermeture (via l'utilisation et la mise en œuvre de composants discrets). Les formes d'ondes peuvent être analysées et une comparaison du bilan énergétique des commutations a permis de mettre en évidence que la solution présentait un comportement intéressant et que son développement semblait mériter une attention particulière [Mit-Th]. C'est ce dans quoi nous nous sommes lancés.




Figure 20. Quelques résultats pratiques à base de composants discrets permettant de comparer le fonctionnement en commutation du composant de puissance, avec et sans auto-alimentation. Gauche : à l'ouverture, Droite : à la fermeture.

Conception et réalisation.

Sur la base de l'analyse fonctionnelle et comportementale (études à base de composants discrets, simulations électriques,...), nous nous sommes lancés dans la phase dimensionnement, afin de nous confronter aux problèmes de compatibilité, de couplage et autres. A l'aide de modèles électriques comportementaux, de simulations numériques et grâce au soutien d'experts en technologie et composants semi-conducteurs, nous avons développé (et redécouvert pour certaines) les règles de dimensionnement de chacune des cotes des cellules MOS (profondeur, largeur, concentration des différentes régions et couches). Sur la base d'un effort important pour maîtriser et comprendre la technologie et les contraintes qui lui sont associées (annexe II), nous avons élaboré des pages informatiques de calcul pour le dimensionnement via un couplage entre couches et régions. La figure 21 ci-dessous présente, pour une cellule MOS, l'ensemble des côtes importantes.




Figure 21. Vue en coupe et cotes d'une cellule élémentaire de VDMOS [Vin-M2R].

En fonction d'un cahier des charges, à la fois précis (au niveau des calibres en courant et en tension) et ouvert (au niveau des performances à l'état passant et des dynamiques de commutation) nous avons élaboré les dimensions et côtes verticales et horizontales du composant VDMOS et des fonctions associées (terminaisons en tension, plots de contact, amenées de courant, joint de fonction, cellules élémentaires MOS, bipolaire, JFET,...). Tout cela fut transcrit via deux délivrables, un jeu de masques complet (incluant de nombreux composants, fonctions, variantes, cellules test et autres...) et l'énoncé complet et précis d'un diagramme de cheminement (voir annexe II). La figure 22 ci-dessous présente quelques vues de niveaux de masquage pour illustrer le travail réalisé. Merci au passage aux personnels du CIME services conception et technologie ainsi qu'aux doctorants, pour leurs efforts, soutien et aide durant ce travail.




Figure 22. Quelques vues des niveaux de masquage d'un transistor VDMOS.

En ce qui concerne la réalisation technologique à proprement parler, celle-ci fut conduite et menée à bien par les personnels du CIME, service technologie. Je tiens, à ce titre, à remercier I. Pheng, B. Gonzales, J.-M. Terrot et C. Uzel, tous de ce service, pour leur participation mais aussi pour avoir fait en sorte que ces composants existent et soient opérationnels. Sans leur aide et le succès associé à notre travail commun, je ne serais probablement pas en train de rédiger ce document. En s'aidant de mises aux points technologiques à base de véhicules tests,

nous avons avancé, étape par étape, en faisant des contrôles, des tests, des caractérisations partielles (spreading resistance) et au bout d'une période de 6 mois environ et à temps réparti, 5 tranches sont sorties de la salle blanche du CIME. Je remercie au passage, C. Gillot, du CEA LETI pour son aide de dernière minute, qui nous a permis de métalliser la face arrière dans les meilleures conditions possibles. De retour au CIME, les tranches furent testées puis caractérisées. La mise en œuvre concrète fut réalisée avec le soutien de I. Pheng du CIME grâce aux outils de report et de bonding disponibles sur la plateforme technologique du CIME. Certains composants furent montés en boîtier (figure 23 gauche). D'autres furent reportés en hybride sur des dispositifs SMI (figure 23 droite), au sein de structures de conversion plus ou moins complexes, pour valider et mettre en œuvre les fonctionnalités développées. Cette partie montre combien la réalisation technologique de composants repose sur des collaborations et des partages autour d'un projet commun.




Figure 23. Gauche : Composant monté en boîtier. Droite : Mise en œuvre par report sur substrat SMI.

Caractérisation et mise en oeuvre.

Les composants réalisés ont tout d'abord été caractérisés. VDMOS, VJFET, Transistor bipolaire de puissance, joints de fonctions, toutes les caractéristiques comportementales et fonctionnelles de ces éléments ont été établies via des tests sous pointes et des tracés de caractéristiques à partir de composants montés en boîtier. Ci-dessous et page suivante, figures 24, 25 et 26, une série de caractéristiques statiques, tenue en tension, tension de seuil et autres.




Figure 24. Gauche : Caractéristiques statiques d'un transistor VDMOS réalisé (famille A1). Droite : Caractéristiques statiques d'un transistor VDMOS (famille A2).




Figure 25. Gauche : Caractéristiques statiques $I_d=f(V_g)$ d'un transistor VDMOS réalisé.
Droite : Caractéristiques tenue en tension inverse (VDMOS).




Figure 26. Caractéristiques statiques de deux transistors VJFET réalisés.

Comme on peut le remarquer, les composants sont fonctionnels (ce qui fut déjà un grand plaisir pour nous). Par ailleurs, les caractéristiques obtenues sont globalement satisfaisantes bien que perfectibles sur essentiellement 3 points :

- La tenue en tension des composants n'excède pas 350V (au lieu des 600V attendus).
- La tension de seuil est de moitié plus faible qu'attendue (soit environ 1.5V). Ceci ne remet pas en cause la fonctionnalité mais nous impose d'identifier où l'erreur s'est introduite au cours de notre travail (conception, dimensionnement ou procédé technologique).
- La qualité de l'état passant est en deçà des espérances. Là aussi des études sont à venir pour identifier l'origine du problème (mesures, qualité des contacts, qualité des reports, performances physiques et électriques à proprement parler).

La phase de test fut également mise à profit pour évaluer le rendement de fabrication (la quantité de composants fonctionnels sur le total des composants). Celui-ci avoisine les 30% sur les deux tranches déjà exploitées.

Sur la base de cette phase de caractérisation, nous avons sélectionné quelques composants intégrant des fonctions d'auto-alimentation afin de procéder à leur mise en oeuvre concrète au

sein d'une structure de conversion. Plusieurs démonstrateurs ont été réalisés soit sur la base d'un fonctionnement en régime permanent (le composant est continuellement sollicité) soit sur la base d'un fonctionnement périodique et *impulsionnel* (composant sollicité toutes les 100 ou 1000 périodes pour limiter les échauffements et leurs conséquences sur les caractéristiques). Ci-dessous figure 27, deux relevés pratiques illustrant un détail de commutation et le fonctionnement en général du dispositif réalisé. Des travaux complémentaires sont engagés pour parfaire la caractérisation, l'étude et le perfectionnement de cette approche [Rou-M2R]. Une synthèse de la production scientifique sur ce thème est fournie dans l'annexe III de ce document. Ces perspectives seront abordées plus loin dans le document.




Figure 27. Gauche : Zoom de commutation d'une fonction auto-alim intégrée. Droite : Formes d'ondes en régime impulsionnel.

-Les protections réflexes en tension.

La protection *réflexe* en tension repose sur une intervention en aval du système de pilotage du convertisseur, et directement en prise avec la partie puissance. L'intérêt évident de cette démarche tient d'un niveau de réactivité maximal. La protection en tension peut être importante car elle permet de limiter les stress électrique et thermique et donc thermomécanique au sein de la fonction de puissance. L'occurrence d'une surtension provient d'un défaut de fonctionnement, d'une connectique de puissance défaillante, d'un choc électrique externe au système (type foudre ou ESD...) ou encore de la structure et du fonctionnement dans lesquels le composant de puissance est mis en œuvre (association de composants en série par exemple). Dans tous les cas, le composant étant bloqué ou en phase de blocage, s'oppose au passage du courant. Ainsi, en l'absence de soutien ou de réaction, la tension aux bornes du composant va augmenter jusqu'à atteindre le claquage de ce dernier [Le2-Th]. Selon les conditions dans lesquelles celui-ci survient (intensité, répétitivité, durée) le composant est détruit.

Un dispositif de protection en tension a pour objectif de réagir lorsque la tension, aux bornes du composant qu'il protège, devient trop élevée. Plusieurs solutions sont envisageables:

- un nouveau chemin dissipatif est trouvé pour évacuer l'énergie créant la surtension.
- le composant de puissance est commandé à la fermeture pour laisser circuler l'énergie provoquant la surtension. Dans ce cas, l'énergie de surtension est dissipée au sein du composant.
- un élément de stockage vient absorber le surplus d'énergie de la surtension.

Pour des réalisations et mises en œuvre à base de composants discrets, chaque solution possède ses avantages et ses inconvénients. Les problèmes majeurs restent la réactivité, la capacité à encaisser le choc thermique et la stabilité du dispositif (dérive en tension...). Dans un contexte d'intégration monolithique de protection réflexe en tension, certaines solutions ne sont pas envisageables car difficilement intégrables. Néanmoins, la première question qu'il faut se poser est : Y-a-t-il un intérêt à intégrer au sein d'une puce de puissance, une fonction de protection en tension? Cette question se pose en effet car, si l'intégration apporte en général des dividendes assez évidents, elle induit aussi quelques phénomènes qui peuvent devenir de réels inconvénients. Dans le cas d'un dispositif de protection en surtension, générateur de beaucoup de pertes à dissiper, les problèmes des échauffements et couplages thermiques sont importants. Ils nécessitent une attention et une prise en compte particulières. Avant d'aller plus loin dans la présentation de notre effort de recherche sur l'intégration monolithique de protections réflexes en tension, le résumé d'une étude menée au laboratoire est proposé pour donner quelques lumières sur l'impact des phénomènes et couplages thermiques dans ce type d'application.

Etude théorique du comportement thermique d'une fonction intégrée de protection en surtension.

Pour mieux formaliser et justifier cette partie, je dirai que les conséquences de l'intégration de tout système pouvant devenir une source de perte, et donc de chaleur importante, doivent être étudiées afin de garantir l'intérêt de cet effort. En effet, comment imaginer négliger ce point fondamental, alors qu'il peut être à l'origine de dividendes importants au niveau thermique mais aussi peut être à l'origine de dysfonctionnements ou pire d'une réduction de la fiabilité globale du dispositif final [Loc-Th]?

Notre démarche fut donc de modéliser, puis d'étudier l'impact, au niveau thermique (élévation de température, épanouissement thermique, efficacité de l'échange en face arrière, distribution et gradients de température), de la coexistence au sein d'une même puce de silicium d'une fonction interrupteur de puissance et d'une fonction de dissipateur thermique pour protection en surtension, et cela en régimes statiques et dynamiques, répétitifs ou impulsionsnels. Pour se faire, nous avons développé un outil spécifique, capable de résoudre le problème dans les deux régimes, de prendre en compte l'environnement thermique de la puce, et de créer un lien électrothermique [Amm-Art]. Cet outil fut mis en œuvre sous Matlab sur la base d'un maillage parallélépipédique représenté sous la forme d'une matrice d'état. Pertes en conduction, en commutation, pertes de protection, moyennes ou instantanées, continues ou impulsionsnelles, effets de l'empilement thermique séparant la puce de l'échangeur, rapports de forme et de dimension, études et vues en surface et en coupe, tous ces points allaient être intégrés et pris en compte dans notre étude.

Le tableau 2 qui suit présente les différents cas de figures que nous avons modélisés puis analysés. Ces cas représentent un éventail importants de possibilités technique favorisant l'analyse et la critique des solutions monolithiques entre elles (cas 3, 4, 7) mais aussi par rapport à des solutions hybridées (cas 1, 2, 5, 6). Ainsi, les cas 3, 4 et 7 permettent d'évaluer l'impact et l'intérêt d'une implantation localisée ou disséminée alors que les autres cas présentent plutôt l'impact que le couplage thermique hybride, entre les fonctions, peu apporter. Puis les figures 28 et 29 présentent les résultats de simulation en régime statique avec des cartographies thermiques et en régime dynamique avec l'évolution des températures en certains points au court du temps en fonction de sollicitations électrothermiques représentatives de cas concrets.








Vue de dessus	Eléments géométrie (mm ²)	Intérêts
	<ul style="list-style-type: none"> -Surface active interrupteur: 4.2 -Surface totale puce: 7.8 -Surface diffuseur: 9 	<ul style="list-style-type: none"> -Composant de référence à surface égale à la surface du composant principal dans les puces monolithiques. -Diffuseur comparable à celui des composants intégrés.
	<ul style="list-style-type: none"> -Surface active interrupteur: 4.2 -Surface totale puce: 7.8 -Surface diffuseur: 7.8 	<ul style="list-style-type: none"> -Composant de référence à surface égale à la surface du composant principal dans les puces monolithiques. -Diffuseur minimal.
	<ul style="list-style-type: none"> -Surface active interrupteur: 4.2 -Surface active protection: 0.84 -Surface totale puce: 9 -Surface diffuseur: 9 	<ul style="list-style-type: none"> -Composants intégrés. -Couplage thermique existant. -Fonction intégrée sur une zone pour simplifier la réalisation
	<ul style="list-style-type: none"> -Surface active interrupteur: 4.2 -Surface active totale protection: 0.84 -Surface totale puce: 9 -Surface diffuseur: 9 	<ul style="list-style-type: none"> -Composants intégrés. -Couplage thermique latéral plus important. -Réalisation plus complexe
	<ul style="list-style-type: none"> -Surface active interrupteur: 4.2 -Surface active prot: 0.84 -Surface totale puces: 10.8 -Surfaces diffuseurs: interrupteur: 7.8 protection: 3 	<ul style="list-style-type: none"> -Composants discrets. -Surfaces de diffusion minimales pour les deux composants. -Absence de couplage thermique.
	<ul style="list-style-type: none"> -Surface active interrupteur: 4.2 -Surface active prot: 0.84 -Surface totale puces: 10.8 -Surfaces diffuseurs: interrupteur: 9 protection: 9 	<ul style="list-style-type: none"> -Composants discrets. Intégration hybride. -Surface du diffuseur importante pour la puce de protection. -Absence de couplage thermique.
	<ul style="list-style-type: none"> -Surface active interrupteur: 5 -Surface puce: 9 -Surface diffuseur: 9 	<ul style="list-style-type: none"> -Composant de référence à surface égale interrupteur principal plus fonction de protection.

Tableau 2 : Présentation des cas d'étude de la problématique thermique [Alk-Th].

La sélection des cas d'étude repose sur une analyse comparative à base de solutions discrètes et thermiquement déconnectées (1, 5), de solutions discrètes thermiquement connectées (intégration hybride, 6) et de solutions monolithiques sur la base de plusieurs localisations des fonctions de protection (disséminées 1, 2 et 7, localisée, 3 et répartie en deux zones distinctes 4). Les cas 1, 2 et 7 évaluent l'impact d'une surface de silicium et de diffuseur plus ou moins importante, en fonction de l'ajout de la fonction de protection thermique.




Figure 28. Coupe en tranche de l'empilement thermique dans deux cas. Gauche : Cas 3 cellule composant de puissance et protection "mono" localisée (les deux composants dissipent). Droite : Cas 5 cellule protection en tension seule.




Figure 29. Gauche : Cas 4, coupe en tranche de l'empilement thermique dans le cas d'une intégration monolithique bi localisée (protection seule en action). Droite : réponse dynamique à une sollicitation impulsionnelle.

Vert: Cas 6 - protection seule avec gros diffuseur (couplage thermique avec la puce à protéger)

Magenta: Cas 3 - protection intégrée en une seule zone

Turquoise: Cas 4 - protection intégrée en deux zones périphériques

Rouge: Cas 7 - protection intégrée au sein de la surface totale de la puce

Bleu: Cas 1 - protection par rétroaction ou avalanche au sein d'une puce de silicium de 4mm^2 de surface active.

Cette étude [Alk-Th] a permis d'énoncer un certain nombre de commentaires et de conclusions dont je vais rapidement brosser les grandes lignes. Tout d'abord, il est ressorti que les conséquences, et les conclusions qui en découlent, sur les comportements thermiques en régime statique et en régime dynamique, ne sont pas similaires et même quelquefois opposées. Pour ce qui est de l'analyse des résultats en régime statique, trois points principaux doivent être énoncés :

- les deux types d'intégration hybride et monolithique sont profitables car dans les deux cas, ils réduisent les températures maximales de fonctionnement, à la fois celle de la puce de puissance et celle de l'organe dissipatif du dispositif de protection en surtension.
- L'intégration monolithique localisée est déjà profitable et il n'est pas vraiment utile de disséminer le dispositif de protection sur toute la puce (en statique je le rappelle).
- L'intégration monolithique des deux fonctions couple les échanges thermiques et maximise les performances de l'échange en face arrière avec le radiateur (augmentation de la surface d'échange, couplage latéral positif).

En régime dynamique, tout se passe à l'intérieur de la puce (compte tenu des constantes de temps, on peut considérer un comportement adiabatique). Dans ce cas, la dissémination des fonctions de protection au sein de la puce est vitale pour que l'intégration soit profitable au niveau thermique. Dans ce cas, la capacité calorifique équivalente de la fonction de protection se retrouve artificiellement augmentée (grâce à des échanges avec le voisinage maximisés). Localisée, elle génère de forts gradients de température souvent rédhibitoires et destructifs pour la puce de puissance.

Pour conclure sur cette étude qui pour l'heure n'est que théorique et devra donc être validée par une campagne de tests expérimentaux, je dirai que l'intégration d'une fonction de protection en surtension peut être bénéfique (pour le composant de protection mais aussi pour celui à protéger) d'un point de vue thermique si ce paramètre est bien pris en compte lors de la conception du dispositif global. Nous avons donc poursuivi l'étude et la conception de ce type de fonction.

Solutions proposées et principes de fonctionnement.

Notre approche du problème reposait sur la mise en œuvre d'un élément autorisant la circulation et la dissipation de l'énergie de surtension lorsque nécessaire. En parallèle du composant de puissance à protéger, l'élément de protection partage alors les mêmes contraintes tension et cela au même moment. Les deux composants (l'interrupteur et l'élément de protection) peuvent alors être intégrés sur la même puce et au sein d'une terminaison en tension commune. Cela présente l'avantage de simplifier, mais aussi et surtout, d'optimiser la connectique et les couplages thermiques entre les deux composants. Par ailleurs, la surface totale de silicium se retrouve ainsi optimisée par un partage possible des zones périphériques. Sur cette base, il restait alors à identifier quelles pourraient être les solutions techniques satisfaisants les conditions d'intégration et offrant des performances et des fonctionnalités intéressantes pour la protection en surtension. Quatre solutions ont été identifiées. Toutes sont réalisables et ont été réalisées sur la base du procédé technologique du composant de puissance, toutes sont électriquement compatibles. Certaines offrent plus de souplesses, d'autres plus de performances.

Les deux premières solutions sur lesquelles nous avons travaillé reposent sur la mise en œuvre d'un dispositif dissipateur thermique par détection de seuil. Dans ce cas, le dissipateur thermique est intégré au sein du composant sous la forme d'un transistor de puissance, à

structure verticale de type MOS, Bipolaire ou IGBT selon la technologie considérée. Une branche de détection est associée en discret afin de laisser ajustable par l'utilisateur, le seuil de déclenchement de la fonction de protection en surtension. Cette détection est réalisée par utilisation d'une diode à avalanche contrôlée dont le calibre en courant est maintenu faible. En effet, cette diode, une fois partie en avalanche, vient piloter le transistor réalisant la fonction de dissipateur et la majeure partie du courant et donc de l'énergie à dissiper est déviée dans ce dernier. La diode ne sert donc que de capteur. L'ensemble, associé à une résistance de tirage fait office de fonction protection, partiellement intégrée. On peut alors bénéficier (du moins on l'imagine) des fruits de l'intégration monolithique : connectique minimale pour une réactivité maximale, couplage thermique profitable, évacuation des pertes simplifiée par la mise en commun des surfaces d'échange avec la face arrière et donc le refroidisseur, seuil et sensibilité ajustables. La figure 30 ci-dessous présente les structures des deux solutions.




Figure 30. Gauche : Structure de protection en tension avec transistor bipolaire. Droite : Structure de protection en tension avec transistor VDMOS

Une autre solution, de structure plus simple et davantage fonctionnelle, repose sur l'intégration d'un composant JFET à grilles diffusées et à structure verticale. Les compatibilités technologiques et électriques sont acquises (moyennant adaptations et modifications, comme nous l'avons déjà vu précédemment). Ce composant, ayant une caractéristique statique, de type triode [Let-Art, Adl-Art, Bal-Art, New-Art], s'apparente à une diode *unipolaire* dont on pourrait faire varier le seuil d'avalanche. La comparaison s'arrête là mais la fonctionnalité existe bel et bien. Ainsi, en fonction de la différence de potentiel appliquée entre la grille et la source du transistor JFET, le seuil de mise en conduction du transistor peut être modifié et ajusté. A la différence de la précédente solution, celle-ci est attrayante, car un seul composant est nécessaire. Par ailleurs, une nouvelle fonctionnalité existe car, désormais, non seulement le seuil de déclenchement de la protection est ajustable, mais cela peut être fait en court de fonctionnement, en fonction des conditions dans lesquelles se trouve le composant, ou la structure de conversion dans laquelle il est implanté [Ngu-Art1]. La figure 31, page suivante, présente la structure du système intégré et le rappel d'une caractéristique statique de transistor JFET vertical à grilles diffusées.




Figure 31. Gauche : Structure de la solution de protection en tension avec transistor VJFET diffusé. Droite : Rappel d'une caractéristique statique $I_d=f(V_d)$ pour un transistor VJFET vertical (réglage du seuil en fonction de la tension de grille).

Une dernière solution, directement inspirée de l'étude bibliographique consiste à créer, in situ, une diode à avalanche dont le seuil est ajusté en jouant sur des effets 2D, et même 3D, au sein de la structure cristalline ou encore en jouant sur les conditions de perçage ou de tenue en tension dans la région de diode. Ce même composant joue alors le rôle d'écrêteur actif et de diode en antiparallèle. La figure 32, ci-dessous, présente deux configurations. La première, à gauche, consiste en une diode où l'on vient limiter la tenue en tension de la jonction PN en jouant sur la courbure de cette même jonction [Iwa-Art, Yam-Art]. La seconde solution repose, quant à elle, sur la création d'une structure type JFET vertical à la différence que la grille n'est pas contrôlable et de plus, le canal n'est pas totalement existant (composant normally OFF). C'est sur ce dernier élément que l'on vient jouer pour ajuster le seuil de mise en conduction du dispositif. Cette solution que nous avons jugée nouvelle, fut baptisée à l'initiative de F. Alkayal (alors doctorant sur ce sujet), diode *dentelle* à cause de la forme des grilles en vue de coupe. Ce dispositif se suffit à lui-même. Les inconvénients majeurs résident dans le fait que le seuil n'est pas ajustable après procédé technologique. Par ailleurs, le niveau de ce même seuil est très sensible aux variations du procédé technologique (dose implantée, diffusion, rendement d'implantation et de diffusion...). Ci-dessous, figure 32, une représentation en coupe des deux solutions.




Figure 32. Deux vues en coupe de solutions de protection en surtension intégrables et basées sur l'utilisation du procédé technologique du transistor de puissance.

Quatre familles ont ainsi été créées et nommées : MOS-MOS, MOS-Bipolaire, MOS-JFET et enfin MOS-Dentelle. Si toutes ces solutions semblent viables et ont été conçues et réalisées,

leurs études théoriques, sur la base d'un modèle équivalent, nécessitaient un effort particulier qui n'est aujourd'hui que partiellement accompli. Le paragraphe suivant aborde ce travail de modélisation et d'analyse comportementale sur deux cas.

Modélisation et analyse.

Un effort particulier a été investi autour de la modélisation et de l'analyse comportementales de la solution MOS-Bipolaire. En fait, nous avons fait le pari que l'utilisation d'une technologie bipolaire pouvait être avantageuse dans cette application spécifique. En effet, le transistor bipolaire, ici utilisé comme dissipateur thermique, fonctionne uniquement dans la zone active (aussi appelé région linéaire). Or, lorsque le transistor bipolaire fonctionne dans cette zone, ses dynamiques de réponse sont très élevées, ce qui pouvait conférer au système et donc à la fonction de protection, des performances dynamiques, elles aussi, très élevées. Nous avons donc tenté de modéliser correctement le comportement en statique mais aussi et surtout, en dynamique du transistor bipolaire réalisable via la technologie VDMOS. En particulier, nous avons évalué la quantité de charges nécessaire, par cellule élémentaire, pour faire circuler un courant collecteur conséquent et cela en fonction d'un niveau de polarisation. Une fois ce modèle établi, nous avons pu le compléter avec les éléments capteur et résistance de tirage pour étudier le comportement de la fonction de protection en surtension, les dynamiques de réponse, le gain en courant (rapport courant collecteur, courant capteur de la diode à avalanche), pertes, retard au blocage. Sur la base de cette étude et de l'analyse comportementale de la fonction, nous avons pu en déduire des critères de dimensionnement et de conception en vue de la réalisation et de la mise en oeuvre concrète du dispositif [Alk-th].

Ces études comportementales ont été complétées par des études plus spécifiques au composant bipolaire afin de mieux comprendre les mécanismes du composant, et plus particulièrement ceux pouvant engendrer des phénomènes de déséquilibre ou de répartition non homogène du courant [Loc-Th]. La figure 33, ci-dessous, en est une illustration. Elle montre que selon la manière dont sont conçues les amenées de courant de base et d'émetteur, l'équilibrage des courants entre cellules élémentaires, en statique comme en dynamique, pouvait être optimisé.




Figure 33. Visualisation des courants dans des cellules élémentaires d'un transistor bipolaire de puissance. Gauche : sans équilibrage statique. Droite : Avec équilibrage statique.

Un second effort particulier fut mené afin de mieux comprendre les mécanismes à l'origine du fonctionnement type triode des transistors JFET verticaux à grilles diffusées. Il était important pour nous de bien assimiler comment ces composants fonctionnent, quelles sont les conditions qui les rendent conducteur et il nous fallait identifier le lien (la caractéristique) entre la tension

de seuil de mise en conduction du transistor et la tension à appliquer entre grille et source de ce même transistor. C'est ce que nous avons tenté de faire tout d'abord via une étude bibliographique poussée et exploitée au maximum puis complétée par une étude par simulations numériques [Mit-Th, Mit-Art2, Let-Art, Adl-Art, Bal-Art, New-Art]. Il s'est avéré complexe et quasiment impossible de modéliser de manière analytique le comportement du transistor JFET vertical car la structure même du composant, à base de jonctions PN non planes et imbriquées les unes dans les autres, ne le permet pas. Nous avons tout de même identifié des comportements, dans certaines régions, pouvant être exploités et nous en avons déduit un modèle pseudo analytique dépendant d'une cartographie numérique des potentiels au seuil de mise en conduction du transistor. Avec le recul, la mise au point de ce modèle, qui n'est pas franchement une avancée scientifique majeure, nous aura au moins permis de bien cerner le fonctionnement du composant et, au final, d'être capable de le dimensionner de manière tout à fait correcte. Les figures 26 et 31, respectivement pages 30 et 37, présentent quelques résultats et caractéristiques issues de notre analyse et des modèles développés.

Les différentes études que nous avons menées autour de cette thématique nous ont permis de faire le point sur la compréhension de plusieurs composants et phénomènes majeurs de l'électronique de puissance. Si au final, les modèles développés ne sont pas très novateurs, leurs élaborations et leurs utilisations nous auront été grandement profitables pour le travail de dimensionnement et de conception des prototypes.

Démonstration et validation qualitative.

Le travail de validation et de démonstration des solutions et principes de fonctionnement présentés repose sur la conception, le dimensionnement, la réalisation, la caractérisation et enfin la mise en œuvre concrète d'un jeu de prototypes. Sur la base des solutions retenues, nous avons ainsi conçu plusieurs familles de composants de puissance de type VDMOS intégrant au sein de leur périphérie en tension une *cellule* de protection en surtension. Toutes ont été conçues avec le souci de favoriser la fonctionnalité, c'est-à-dire, en essayant de garantir le bon fonctionnement quelquefois au détriment des performances potentielles. Cette approche était pour nous presque une obligation. Comment se lancer dans une phase d'optimisation sans savoir si l'on est seulement capable de concevoir des composants qui marchent. Pour ne pas entrer dans les détails du dimensionnement des différentes solutions et variantes, je me limiterai ici à énoncer les quelques principes qui ont guidé notre démarche :

- Conception en adéquation avec les contraintes du procédé technologique (largeur des pistes, des régions, dépendances aux variations du procédé, dépendances aux erreurs d'alignement).
- Choix arbitraire mais volontairement important de la taille de la région de protection.
- Soin tout particulier dans le dimensionnement des amenées de courant, des effets de symétrie et d'équilibrage, des joints de fonctions (séparation entre fonction de puissance et fonctions de protection).
- Création de plusieurs familles et variantes au sein d'une même famille pour pouvoir compenser les possibles mésaventures technologiques mais aussi pour avoir plus de chance d'obtenir un composant fonctionnel.

Le fruit de ce travail est présenté dans quelques figures, page suivante. On y retrouve des caractéristiques statiques des transistors étudiés puis dimensionnés en vue de l'utilisation précédemment exposée (figure 34). Puis suivent plusieurs résultats pratiques sur des composants intégrant des éléments dissipateurs de protection en surtension (figures 35 et 36). La production scientifique relative à ce thème est contenue dans l'annexe IV.





Figure 34. Gauche : Caractéristiques statiques $I_c=f(V_{ce})$ d'un des BJT tout seul. Droite : Caractéristiques du BJT intégré avec un MOS (le MOS occupe la grande partie de la puce)





Figure 35. Gauche : I_E à cause de dV/dt pendant la commutation du MOSFET (MOSFET se bloque, BJT bloqué, D_Z est débranchée). Droite : Ecrantage par D_Z toute seule à 130V. V_{DS} en bleu foncé, I_{Dz} en bleu clair [Alk-Th].





Figure 36. Gauche : Ecrantage à 130V par D_Z et BJT intégré pour $R_{BE}=13.5$ Ohm. V_{DS} en bleu foncé, I_{Dz} en bleu clair et I_E en noire. Droite : Protection par le circuit complet ($D_Z + BJT$) avec des câblages optimisés. (I_C est en bleu clair, V_{DS} est en bleu foncé) [Alk-Th].

-Autres actions et sujets étudiés au titre de la prospection.

Afin d'élargir mes domaines de compétence, j'ai mené et encadré des projets de plus ou moins grande envergure sur plusieurs pistes d'études associées à l'intégration sur silicium et ses applications. Ci-dessous quelques *résultats* et points forts.

Le stockage d'énergie.

Pour augmenter, par exemple, le niveau d'intégration sur silicium de la fonction d'alimentation de la commande rapprochée, un élément capacitif de stockage d'énergie réalisé sur, ou au sein de la structure cristalline, est nécessaire. C'est dans cette optique que nous avons donc regardé quel était le potentiel d'intégration sur silicium de ce type d'élément pour des applications basse tension de quelques volts jusqu'à quelques dizaines de volts [Baj-M2R]. Deux pistes se dégagent de l'état de l'art [Hak-Th, Far-Art]. La première, la plus évidente consiste à déposer, en surface de la puce, un diélectrique à forte permittivité pour créer un effet capacitif important sur une faible surface de silicium. Les difficultés résident ici dans les moyens technologiques pour déposer le matériau, tout en garantissant le maintien et la qualité de ses caractéristiques diélectriques (permittivité, champ de claquage et courant de fuite) et la conformité du dépôt. La seconde piste consiste à tirer profit du volume de la puce de silicium pour accroître la surface équivalente du condensateur et cela à surface de puce silicium donnée. Cette piste repose sur l'utilisation des technologies de gravure RIE permettant de réaliser des tranchées profondes, technologie disponible au CIME entres autres [Bha-Art]. En réalisant un réseau de tranchées profondes, on peut alors faire croître un oxyde fin puis remplir la tranchée avec un matériau conducteur. On obtient alors le condensateur dont la structure en coupe est décrite figure 37, ci-dessous. Des résultats de simulations numériques sur la base d'une capacité avec diélectrique en oxyde de silicium sont également disponibles sur la même figure.




Figure 37. Gauche : Répartition du champ électrique dans la structure simulée, et courbe du potentiel à l'interface polysilicium/oxyde/silicium, lorsque le composant est soumis à 15V. Droite : Evolution de la capacité de la structure en fonction de la tension appliquée aux bornes du composant.

L'étude comportementale sur supports numériques et analytiques nous a permis de dégager les perspectives d'intégration en termes de caractéristiques électriques, densité d'énergie stockée

par unité de surface et contraintes technologiques [Baj-M2R]. La figure 38, page suivante, présente quelques résultats et perspectives d'objectifs à atteindre.




Figure 38. Gauche : Evolution de la capacité (Fmm^{-2}) à oxyde soumise à différentes tensions, en fonction de la largeur des tranchées (cm). Droite : Evolution de la quantité d'énergie stockée (J par mm^2) de Si par des capacités à oxyde soumise à différentes tensions, en fonction de la largeur des tranchées (cm).

Par rapport à la communauté internationale, le travail que nous avons effectué reste très faible car notre étude n'a jamais été poussée jusqu'à une réalisation en salle blanche pour valider et étayer nos commentaires et conclusions. Il faut dire aussi que les techniques relatives à la fabrication de capacités de forte valeur par unité de surface relèvent de technologies de pointe qu'il faut maîtriser et qui ne correspondent nullement à notre cœur de métier. Cependant, ce travail nous a permis de situer le champ d'applications potentielles de ce type de composant mais aussi et surtout les conditions physiques, électriques et technologiques sous-entendues à leur mise en œuvre. En particulier, il apparaît que ce type de composant couvrira, de toutes les façons, une surface assez importante de silicium (quelques millimètres carrés environ pour la centaine de nanofarad). Enfin, rien ne laisse présager aujourd'hui d'une intégration simple et facile, sans problème important d'isolation électrique et sans la mise en œuvre de techniques de via en surface assez lourdes. Aussi peut-on se poser la question de savoir si d'autres alternatives comme le report en surface ou l'hybridation ne serait pas à court et moyen termes plus pragmatique. Une activité importante est en cours au LAAS sur le thème de l'intégration des passifs sur silicium et je pense que l'avenir de ces travaux permettra à la communauté de clarifier la situation et les possibilités sur ce point [Est-Art]. A ce titre, il est bon de noter une application originale et dédiée aux structures de conversion en électronique de puissance et qui profite favorablement de la structure géométrique du composant. On travaille ici à la réalisation de composants non linéaires dédiés aux fonctions CALC dans les convertisseurs. [Hak-Th]

La conception intégrée.

Lorsque l'on souhaite développer, concevoir ou même créer de nouvelles fonctions intégrées au sein d'un composant de puissance, il est bon de savoir sur quels éléments on peut compter, quelles peuvent être leurs caractéristiques et dans quelles conditions peuvent-ils cohabiter. Sur la base d'un procédé technologique 4-5 couches pour composants de puissance à structures verticales, il est possible de synthétiser plusieurs fonctions de puissance à structures verticales

(fonctionnant à la tension nominale du composant principal) mais aussi plusieurs éléments à structures latérales du type transistor ou diode de signal, et enfin de petits composants passifs [Mar-Th, Imb-Th].

Dès lors, comment ajuster les caractéristiques de chacun de ces composants sur la base d'un procédé de fabrication commun. Comment et quels choix faire en terme de caractéristiques physiques et électriques des différentes couches et parties de la puce de silicium. Le soutien d'une approche plus logicielle peut alors s'avérer indispensable pour imaginer faire le lien entre les différentes parties sans pour autant devoir systématiquement tout reprendre de l'origine [Ger-HdR]. Ainsi, en partenariat avec l'équipe Conception et Diagnostic Intégrée (CDI) du laboratoire nous avons initié une démarche en ce sens pour faciliter la conception de fonctions intégrées en électronique de puissance. L'application colle à la perfection avec les outils de développement de micro-électronique à deux différences près :

-la micro électronique travaille à procédé de fabrication stable et non ajustable pour créer des fonctions de traitement de l'information.

-la conception intégrée en électronique de puissance peut, et doit agir, sur le choix des matériaux, de leurs caractéristiques et sur les procédés de fabrication pour concevoir les composants de demain.

Nous avons donc travaillé à l'élaboration d'une structuration des données et des possibilités et nous avons tenté d'associer une approche de *conception assistée avec capitalisation*, à une plateforme logicielle basée sur l'utilisation intensive des outils existants. La structure de cette plateforme est la suivante (figure 39) :




Figure 39 : Structuration initiale de la plateforme de conception.

L'objectif de cette démarche consiste, à partir d'un cahier des charges associé à une technologie et un modèle, pour aboutir à la définition d'un diagramme de cheminement et d'un layout de surface. L'ébauche de ce travail, réalisé en M2R, se poursuit actuellement en thèse et fait l'objet d'un développement spécifique dans la partie, *perspectives de recherche*, qui suit.

-Quelques autres thèmes forts du moment.

Notre activité de recherche est aujourd'hui très symbolique au sens où nous ne sommes impliqués que dans quelques projets. De nombreux autres travaux de recherche sont en cours autour de l'intégration monolithique de puissance. Il serait vain de chercher à en faire le tour.

Tout au plus je peux citer ici quelques points qui me semblent essentiel de l'état de l'art et des perspectives :

- L'effort d'intégration fonctionnelle autour des caractéristiques électriques des composants de puissance (commandables et bidirectionnels en courant et/ou en tension, commandabilité, état passant, pouvoir de coupure...).
- Les fonctions intégrées (protection thermique en surtension et surintensité, alimentation de commande rapprochée, interface de communication...).
- L'approche industrielle et ses produits. En particulier, celles des fondeurs importants de l'électronique de puissance petite et moyenne puissances comme Fairchild, International rectifier [IR-SI] ou encore ST Microelectronics [Vip-Dt] qui produisent et commercialisent des composants *intelligents* et *ultra fonctionnels*.

IGBT à tenue en tension symétrique.

A titre de premier exemple je prendrai le cas de l'IGBT à tenue en tension symétrique. Comme tout le monde le sait, l'IGBT classique est un composant quatre couches de même type que le thyristor. A la différence de ce dernier, l'IGBT est commandable à la fermeture comme à l'ouverture. De plus, il n'a pas, à l'inverse du thyristor, la possibilité de tenir la tension en inverse. Pourtant en son sein tout est là pour que cela soit possible. En fait, le problème est le résultat des technologies modernes et de la recherche de performances (mode de découpe des composants, caractéristiques de la face arrière du composant...) qui fait que dans le cas de l'IGBT classique, la jonction PN en face arrière est mal terminée en périphérie ce qui conduit à un claquage précoce de la jonction. La figure 40, ci-dessous, illustre la situation. On voit bien que la jonction PN en surface est entourée d'un dispositif de terminaison en tension alors que la face arrière ne l'est pas et ne peut pas l'être facilement pour des raisons de report des composants mais aussi simplement parce que le contact électrique de la face arrière *court-circuiterait* le travail éventuellement réalisé dans le composant.




Figure 40. Vues en coupe d'un composant reporté sur substrat cuivre. Problème de l'épanouissement des lignes de champ en face arrière.

Les scientifiques et les industriels se sont penchés sur les solutions qui permettraient de relever ces limites pour faire de l'IGBT, un composant bidirectionnel en tension. Les progrès

technologiques aidant, il fallait alors imaginer créer des terminaisons en tension latérales du composant sur l'ensemble de la profondeur de celui-ci. Ainsi, à l'aide de technologies de gravure profonde associées à des techniques de remplissage de silicium poly cristallin dopé, la jonction PN en face arrière se retrouvait prolongée sur les flancs du composant afin de repousser les équipotentielles à l'intérieur du composant puis en surface, lieu où un dispositif de terminaison en tension spécifique permettrait d'étaler celles-ci sans problème majeur [Cau-Th]. La jonction PN ainsi créée est de type concave et peut très bien tenir la tension (voir figure 41). Cet exemple montre combien il est possible d'impacter sur la fonctionnalité d'un composant pour aboutir à une structure *deux en un*, à savoir un IGBT à tenue en tension symétrique en lieu et place d'un IGBT classique, plus une diode de puissance en série. En plus de cette intégration réussie, le nouveau composant possède des caractéristiques de chute de tension à l'état passant bien plus favorables que celles issues de l'association en série des deux composants de puissance (même zone de tenue en tension et une jonction PN en direct en moins). Seul petit point négatif, certains des degrés de liberté sur les caractéristiques physiques, et donc électriques, de la face arrière étant moins ouverts, le composant final est plus lent (à cause de phénomènes d'injection performants entre autres).




Figure 41. Vue en coupe d'un IGBT à tenue en tension symétrique.

Protection en surintensité et problèmes d'isolation.

Pour illustrer d'un autre point de vue les contributions actuelles, sur ce thème, apportées par la communauté scientifique, je prendrai l'exemple du dispositif de protection en surintensité et en court-circuit. Depuis les années 80, avec l'apparition des fonctions *sense* dans les composants VDMOS de puissance développés par International Rectifier [IR-Li], les fonctions de protection en surintensité partiellement intégrées voyaient le jour et gagnaient en efficacité. La technique repose sur l'utilisation de quelques cellules élémentaires du composant de puissance pour réaliser un capteur de courant. De surcoût technologique négligeable, ce dispositif, associé à une électronique de contre réaction sur la commande de grille, permet de protéger efficacement le composant de puissance.

Plus récemment, grâce aux bénéfices des technologies silicium et microsystèmes et avec le besoin croissant d'intégration et de fonctionnalisation des composants actifs, des fonctions plus élaborées voient le jour. L'une d'elles, basée sur une technologie monolithique repose sur le principe du capteur de tension d'anode [Cau-Th]. Le capteur est associé à un système réagissant directement sur la commande de grille du composant de puissance le tout de manière monolithique [Aus-Art]. La figure 42, page suivante, donne une représentation schématique et structurale de l'ensemble. Toutefois, l'intégration de cet ensemble repose désormais sur l'utilisation de caissons d'isolation et de technologies silicium spécifiques (gravure profonde, isolation par diélectrique [Ber-Art]). Ces travaux sont actuellement en

Le second exemple concerne l'intégration de fonctions au sein du composant de puissance pour assurer le pilotage, la commande et la protection contre les classiques surintensités et surtensions. Les supports d'applications de ce type de composant *intelligent* sont les convertisseurs mono-interrupteur types Flyback ou Forward pour des calibres en tension et en courant respectivement de 600V, 7A [Vip-Dt]. Dans ce cas, un transistor MOS vertical est associé à une électronique signal pour aboutir à un composant autonome dont le schéma fonctionnel et la structure silicium sont présentés dans les figures qui suivent.




Figure 44. Gauche : Schéma fonctionnel d'un interrupteur "intelligent" commercialisé. Droite : Coupe d'un interrupteur de puissance et d'une électronique de contrôle, le tout intégré sur la même puce [VIP-Dt, Mur-Art].

Cet ensemble, basé sur une technologie de complexité réduite, offre un produit final compact, fiable et semble-t-il performant. Il est particulièrement démonstratif du potentiel qui existe en terme d'intégration monolithique de fonctions pour les applications d'électronique de puissance. Dans la même veine, mais avec pour objectif de toucher des applications plus forte puissance, le constructeur travaille sur l'élaboration d'une fonction interrupteur de puissance type cascade (un transistor bipolaire de puissance associé en série avec un transistor MOSFET de coupure fort courant, faible tension) associée à une électronique signal plus performante. L'intégration de la partie puissance étant acquise par l'industriel, il souhaite maintenant profiter de la structure créée pour intégrer quelques éléments supplémentaires. L'originalité, dans ce cas, vient du fait que le composant de puissance, de par sa structure, facilite l'intégration de composants *signal* en offrant une isolation naturelle et structurelle sans surcoût technologique ou fonctionnel. L'avenir nous dira tous les bienfaits de cette démarche d'intégration. Ci-dessous, figure 45, la structure du composant de puissance avec la présence de la région d'isolation au sein de laquelle d'autres composants que le MOS de coupure peuvent être intégrés.




Figure 45. Coupe d'un interrupteur cascade monolithique favorisant l'intégration future de fonctions complexes naturellement isolées. [Buo-Art, Mur-Art]

Ces trois exemples offrent un tout petit aperçu des champs d'applications et d'investigations face à nous. Que ce soit au niveau de l'intégration fonctionnelle (thyristor commandable, disjoncteur, limiteur de courant...) ou encore au niveau de l'intégration de fonctions (commande, protection, contrôle,...), le spectre des possibilités techniques des composants et des fonctions associées offertes au concepteur d'électronique de puissance, va aller grandissant.

- Applications en électronique de puissance.

Deux véhicules tests nous ont permis de mettre en œuvre de manière concrète nos travaux de recherche. Cette phase nous paraissait importante car pour valider l'intérêt de l'intégration de fonctions électriques au sein d'un composant, des caractéristiques statiques ne pouvaient être suffisantes. Nous avons donc choisi deux cas où nos prototypes trouveraient des supports valorisants, mais aussi et surtout, assez représentatif des applications futures dans lesquels ils pourraient trouver leur place.

Gradateur monophasé à prélèvement sinusoïdal.

L'application phare sur laquelle nous avons porté un effort particulier concerne les convertisseurs AC-AC à découpage qui sont aujourd'hui pressentis comme actionneurs majeurs des applications *gestion de l'énergie pour les réseaux et l'habitat*. Ces structures permettent, en effet, de réguler le transfert de puissance tout en assurant, vue du réseau ou de la source d'alimentation, un prélèvement sinusoïdal du courant (amélioration du facteur de puissance). Nous avons choisi plus spécialement la structure de conversion gradateur monophasé à prélèvement sinusoïdal. Cette structure est relativement simple, ressemblant aux premiers abords à un hacheur. Néanmoins la réversibilité en tension et en courant et le fonctionnement en prélèvement sinusoïdal complique et augmente le nombre de composants de puissance et leurs environnements associés (voir figure 46). De fait, à l'heure actuelle, cette *complexification* rend rédhibitoire l'utilisation massive de cette structure de conversion qui pourtant présente un certain nombre de points positifs.




Figure 46. Gauche : gradateur AC-AC commandé à VDMOS. Droite : Gradateur AC-AC commandé à IGBT+Diode ou IGBT à tenue en tension symétrique.

Les travaux de recherche déjà présentés plus haut et portant sur l'extension des fonctionnalités des composants et sur l'intégration des fonctions, permettraient, à terme, de minimiser

l'impact de ces limitations. Tout d'abord, les travaux d'intégration de composants commandables (ON et OFF), bidirectionnels en courant et en tension sont en cours, et sont entre autres développés par le LAAS au sein du GdR ISP3D. Ils sont basés sur l'utilisation de technologies et lithographies double face permettant de synthétiser des composants à drain commun dans le cas des MOSFET de puissance ou encore à zone de tenue en tension commune pour les IGBT à tenue en tension symétrique (voir figure 47). Le partage et la *multifonctionnalité* des différentes régions du silicium démontrent ici l'intérêt de l'intégration, tant des points de vues classiques que sont les gains en volumes et en connectique par exemple, que du point de vue des performances (en améliorant l'état passant par exemple). Si à cet effort d'intégration fonctionnelle vient s'ajouter la possibilité d'intégrer les fonctions de commande et d'alimentation (toujours au nombre de 4), on obtient de nouveau une structure de conversion relativement simple à base de deux puces. Cette rapide présentation montre combien ce véhicule test est l'application parfaite de notre travail de recherche. En outre, formuler et sensibiliser dès à présent la communauté sur les nouvelles potentialités de cette structure pourrait ouvrir un champ d'application très vaste pour la valorisation de nos travaux (tout le secteur de l'habitat et de l'industrie, des charges régulées ou asservies, alimentées par le réseau BT 240Veff, 50Hz).




Figure 47. Vue en coupe d'un IGBT à tenue en tension symétrique intégrant deux auto-alimentations.

La topologie à base de composants MOS verticaux à drains communs (intégrables 2 à 2 comme nous l'avons dit) est présentée figure 46, page 48. On peut voir que chaque interrupteur est référencé à un potentiel flottant, tous différents, ce qui nécessite globalement quatre alimentations de commandes rapprochées (3 au strict minimum). Nous avons donc réalisé un gradateur AC/AC à l'aide de nos prototypes en vue de démontrer l'intérêt et la fonctionnalité des solutions d'auto-alimentation que nous avons développées. La figure 48, page suivante, présente une vue du prototype et des résultats pratiques validant totalement le fonctionnement de nos dispositifs. On y retrouve entre autres, les signaux BF en tension montrant le convertisseur opérant en prélèvement sinusoïdal.





Figure 48. Gauche : Photo du prototype gradateur AC-AC commandé réalisé avec nos composants et utilisant les fonctions intégrées d'auto-alimentation. Droite : Vue des formes d'ondes générales démontrant la fonctionnalité avec utilisation des fonctions intégrées.

Le détail du fonctionnement global de l'ensemble reste assez complexe à décrire lorsque l'on souhaite comprendre l'impact et le principe d'alimentation des quatre fonctions intégrées. Aussi, afin de ne pas surcharger davantage ce paragraphe, nous renvoyons le lecteur sur la référence suivante [Ngu-Art]. Nous nous contenterons ici de lister quelques remarques au sujet des résultats obtenus à travers cette mise en œuvre :

- Le système est fonctionnel quelque soit le mode de commande, le type de charge et l'application.
- L'auto-alimentation simplifie la mise en œuvre du convertisseur sans pénaliser ni ses performances (rendement, ...) ni ses fonctionnalités.
- Ce même système d'auto-alimentation agit et simplifie les transitions (temps mort ou court circuit entre la commutation de l'interrupteur du haut puis celle du bas) lors des commutations du gradateur [Maz-Th].

Cette dernière remarque est importante [Maz-Th] En fait, suite à l'étude théorique et expérimentale du fonctionnement du convertisseur dans cette configuration d'alimentation des commandes de grille, nous avons identifié que notre dispositif d'alimentation pouvait également être utilisé comme fonction d'auto-protection et auto-commutation, ce qui simplifie grandement la gestion du problème des temps morts ou court-circuit de bras. Ce point, s'il a clairement été identifié, doit être analysé de manière plus approfondie.

Pour conclure sur ce premier démonstrateur, je dirai qu'il apporte un très bon support de validation de notre effort d'intégration. Mais je dirai aussi qu'en retour, la mise en œuvre de nos travaux autour des fonctions intégrées permet de développer de nouvelles fonctionnalités *système*. La boucle est bouclée, pourvu que ça dure.

Association de transistors en série.

La mise en série de composants actifs en vue des applications hautes tensions est un thème privilégié pour la mise en œuvre et la validation de dispositifs d'écrêtage et d'équilibrage en tension [Fre-Th]. En effet, lorsque deux ou plusieurs composants sont associés en série, rien ne garantit que, à l'état bloqué, la tension totale se répartira équitablement aux bornes de chacun d'eux. De fait, un dispositif d'écrêtage complété d'un dispositif d'équilibrage peut s'avérer incontournable. C'est la raison pour laquelle nous avons fait le choix de tester le

dispositif de protection en tension, en l'utilisant au sein d'une structure de conversion type hacheur série dans laquelle deux transistors auto-protégés seraient associés en série. Le véhicule test réalisé est présenté figure 49. L'ensemble est réalisé sur la base d'une plaque SMI pour faciliter l'évacuation des pertes. Tous les composants sont des composants discrets montés en boîtiers CMS. Seuls nos deux transistors sont reportés avec de la colle conductrice, puis bondés sur les pistes en cuivre prévues à cet effet. Chaque transistor possède sa propre commande rapprochée avec opto-isolation et alimentation extérieure à potentiel flottant.




Figure 49. Photo du hacheur série avec transistors associés en série mis en œuvre avec deux prototypes sortant de la salle blanche du CIME.

Cette phase de test n'a pas l'ambition de démontrer tous les gains attendus par l'intégration sur silicium d'une fonction de protection. Elle a seulement l'ambition de valider, en régime établi et dans des conditions d'utilisation classiques, la fonctionnalité créée. Les relevés oscilloscopiques ci-dessous (figure 50) présentent le fonctionnement de la structure et la mise en route des fonctions de protections en tension, sous l'effet du décalage des ordres de commande des deux interrupteurs [Alk-Th]. Comme on peut le constater, quel que soit l'interrupteur et que se soit à l'ouverture ou à la fermeture du composant, l'écrêtage en tension semble efficace et fonctionnel. L'équilibrage semble lui aussi être assez fonctionnel. A ce stade, seule une validation fonctionnelle est apportée et le chemin à poursuivre est encore long pour clairement démontrer l'impact d'une telle solution et l'intérêt que peut apporter son intégration partielle. Mais laissons cela pour la partie concernant les perspectives.




Figure 50. Formes d'ondes en tension aux bornes des deux transistors MOS de puissance associés en série lors de phase de fonctionnement avec activation de l'organe de protection en surtension.

- Commentaires.

Le travail de synthèse que je viens de présenter dans cette partie concerne l'activité de recherche que j'ai menée sur le thème *intégration monolithique et composant de puissance*. Y sont recensés les principaux sujets et résultats tangibles jusqu'à ce jour (*fin 2005*). La suite du document présente les perspectives de recherche que je souhaite défendre et mener à bien, à plus ou moins long terme.

-Perspectives de recherche.

L'intégration monolithique, au sein et autour de l'interrupteur puissance, présente un certain nombre d'atouts. Elle permet tout d'abord d'améliorer les caractéristiques électriques des composants (état passant, vitesse de commutation, tenue en tension). Elle permet aussi d'en accroître la fonctionnalité, en facilitant et en simplifiant la mise en œuvre du dispositif de commande. Enfin, grâce à l'intégration sur silicium de fonctions complémentaires comme les interfaces de communications, les *capteurs d'états* ou encore la commande, la fiabilité, la compacité mais aussi les divers couplages électriques et thermiques sont maximisés ; autant de sujets que de pistes de recherche.

-L'auto-alimentation et son évolution.

Le travail sur la solution d'alimentation de commande rapprochée que nous avons développée et partiellement intégrée doit être poursuivi avec plusieurs volets issus des dernières réflexions et des retours de la part des communautés scientifiques et industrielles. Les trois paragraphes ci-dessous en présentent les grandes lignes.

Son intégration complète et l'optimisation de ses caractéristiques fonctionnelles.

Comme cela fut présenté dans l'état des lieux du précédent chapitre, l'intégration totale du dispositif d'alimentation de la commande rapprochée (exception faite de l'élément de stockage) est envisageable à court terme. Par ailleurs, forts des premiers prototypes réalisés et des résultats pratiques obtenus, un action de caractérisation fonctionnelle est en cours. Cela permettra à terme de proposer plusieurs modes opérationnels et d'en optimiser le comportement. Cette tâche repose aujourd'hui en partie sur le travail de thèse de N. Rouger dont les objectifs sont :

- Etudier les compatibilités technologique, électrique et fonctionnelle de la solution retenue.
- Etudier l'influence des paramètres physiques et électriques de chaque composant constituant l'alimentation pour identifier puis sélectionner les modes opérationnels qui nous semblent favorables en terme de fonctionnalité (régulation impulsionnelle, régulation en continu à l'état bloqué, fonctionnement en statique à l'état passant, fonctionnement à l'allumage...) mais aussi en termes de caractéristiques électriques (qualité de régulation, rendement énergétique...).
- Dimensionner et optimiser une ou deux solutions intégrant l'ensemble des composants sur la base des deux points précédents, en vue d'une nouvelle phase de prototypage.
- Envisager l'utilisation du dispositif totalement intégré dans des applications moyennes mais aussi hautes tensions (projet industriel Alstom H2T-Tech) pour voir si le champ d'applications reste vaste, comme on peut l'imaginer ou si des contraintes ou limitations font leur apparition en fonction des conditions de fonctionnement.

Les compatibilités technologique et fonctionnelle sont à l'étude via un travail d'analyse à base de simulations numériques en régime statique mais aussi en régime dynamique. L'objectif consiste à évaluer, sur la base du procédé technologique existant, si la fonction est intégrable à 100% et si, dans ces conditions d'intégration, la fonctionnalité et donc l'isolation électrique sont garanties. Par exemple, la branche de polarisation du montage présenté figure 15.b, page

22, est conçue via le procédé technologique du MOSFET principal puis étudié en situation. La figure 51, ci-dessous, présente la structure à l'étude, ainsi que le résultat de l'évolution de la tension, au centre de la branche de polarisation, pour plusieurs niveaux de polarisation statique de la face arrière (entre 0 et 200V). Une fois l'analyse menée à bien, nous devons aborder l'ensemble des tâches précédemment énoncées, afin de concrétiser le travail, par une réalisation technologique qui sera menée en partenariat avec le LAAS et au sein du Prédit H2T-Tech, de Alstom transport.




Figure 51. Modèle et résultat de simulation numérique de la branche de polarisation de la solution auto-alimentation MOS-MOS (figure 15.b, page 22)

L'auto-alimentation intégrée en régime statique.

Souvent présentée comme une limitation, l'alimentation de la commande rapprochée par prélèvement d'énergie aux bornes de l'interrupteur de puissance ne permet pas, dans sa forme *élémentaire* actuelle (voir figure 16, page 24), le fonctionnement en régime statique. En effet, le condensateur de stockage doit régulièrement être rechargé en fonction de la consommation de la commande rapprochée ce qui impose, a priori, un blocage régulier du composant de puissance. Un travail a récemment été entrepris pour contourner ce problème et offrir une variante de la solution existante pouvant fonctionner lorsque le composant de puissance est en régime statique à l'état passant. L'idée repose sur le fait que notre système est bouclé, comme le présente le schéma bloc fonctionnel page suivante, figure 52. Lorsque la tension d'alimentation de la commande rapprochée diminue, la tension sur la grille diminue elle aussi. Le composant principal tend donc à se bloquer. Si cela devient le cas, l'alimentation de la commande rapprochée peut alors recharger le condensateur de stockage ce qui signifie que la tension d'alimentation de la commande rapprochée augmente. Cela induit une *refermeture* du transistor de puissance et la boucle est bouclée. Cette approche semble viable et son analyse doit porter sur quelques points essentiels :

- Cette contre-réaction peut-elle être favorisée (pour ne pas finir dans un état intermédiaire en régime linéaire synonyme de pertes et de destruction du composant principal)?

- La solution est-elle intégrable et compatible avec les contraintes technologiques et électriques qui sont les nôtres?
- Le surcoût énergétique engendré par ce fonctionnement particulier est-il acceptable?
- La création d'impulsions sur la partie puissance ne risque-t-elle pas de créer des perturbations électromagnétiques néfastes au bon fonctionnement du convertisseur et au respect des normes en vigueur?




Figure 52. Schéma fonctionnel de la solution auto-alimentation et de sa contre réaction.

Autant de questions qu'il faudra adresser si l'on souhaite aboutir à une solution finale générique et indépendante du mode de fonctionnement de la structure dans laquelle elle sera implantée.

Pour l'heure, nous avons étudié au cours d'un travail de M2R [Rou-M2R] si cette approche était viable d'un point de vue fonctionnel et si, à première vue, le surcoût énergétique restait raisonnable. Ce travail fut conduit sur la base de simulations temporelles avec des modèles comportementaux fins [Aub-Th, Ver-Th, Bou-Th] et sur la base d'un travail expérimental important en utilisant des composants discrets du commerce. Il est ressorti de cette étude que l'approche est viable et fonctionnelle et qu'elle semble solutionner le problème posé. Du point de vue des pertes additionnelles, on peut dire qu'en fonction du choix de la valeur de l'élément de stockage et de la consommation de la commande rapprochée, les pertes additionnelles peuvent être faibles. Pour illustrer ce propos, dans l'application mise en œuvre au cours du travail de M2R, les pertes supplémentaires engendrées par le fonctionnement du dispositif en régime statique à l'état passant représentaient environ 10% des pertes en conduction du composant de puissance. Par ailleurs, on peut imaginer que ce dispositif permettrait de minimiser la taille de l'élément de stockage ce qui, même pour des applications à découpage, pourrait devenir un atout, car ce même élément pourrait alors être intégré... Les figures 53 et 54, page suivante, présentent le schéma fonctionnel réalisé et des résultats pratiques illustrant le fonctionnement et la fonctionnalité décrites dans ce paragraphe.




Figure 53. Auto-alimentation et bloc fonctionnel pour régime statique.




Figure 54. Gauche : Formes d'ondes en tension aux bornes du transistor de puissance et du condensateur de stockage. Droite : Zoom sur les formes d'ondes en courant et en tension durant la phase de recharge.

En perspectives de recherche, il reste encore beaucoup de travail puisque les conditions d'intégration n'ont pour l'instant pas été abordées. Par ailleurs, des études complémentaires sur le thème des performances énergétiques doivent être menées. D'autres questions naissent et devront être abordées à leur tour.

L'auto-alimentation intégrée avec double polarité.

La solution retenue et présentée figure 16, page 24 ne permet pas, en l'état, de délivrer une source en tension symétrique +15V, 0, -15V par exemple. De type unipolaire, une extension s'impose si il est nécessaire, voire obligatoire, de pouvoir appliquer un potentiel négatif sur la grille de l'interrupteur à commander lorsque celui-ci doit être maintenu à l'état bloqué. En effet, dans de nombreuses applications, il est crucial de garantir une parfaite immunité des interrupteurs vis-à-vis des dv/dt auxquels ils sont soumis et cela est généralement obtenu en appliquant une tension suffisamment négative sur la grille du composant pour que celui-ci passe en auto-écrantage, par la disparition pure et simple de la capacité de réaction C_{GD} . Ce travail fait partie des perspectives de recherche importantes et liées à l'auto-alimentation et il fait suite à un contrat industriel (Alstom H2T-Tech).

Une première solution, un peu brutale mais efficace, consiste à fabriquer, à partir de l'alimentation unipolaire existante, une alimentation complémentaire esclave de la première (sans régulation particulière, et surtout minimaliste). Pour ce faire, plusieurs solutions sont envisageables depuis le convertisseur DC-DC jusqu'à la pompe de charge. Deux solutions sont actuellement en phase de pré étude et nécessiteront encore quelques approfondissements pour identifier leurs avantages, mais aussi les contraintes qu'elles posent en termes de réalisation, d'intégration et de fonctionnalité. L'une d'elles consiste à associer à l'existant (figure 16, page 24) un petit convertisseur à accumulation inductive dont la structure est donnée figure 55.Gauche.




Figure 55 : Gauche : Alimentation bipolaire à partir d'une structure à accumulation inductive. Droite : Alimentation bipolaire à partir d'une structure type pompe de charges

Une seconde solution consiste à insérer une structure créée à partir des principes connus sur les pompes de charges. La structure de cette solution est donnée dans la figure 55.Droite, ci-dessus.

Ces deux solutions reposent sur l'utilisation accrue des composants actifs et passifs ce qui tendrait à compliquer assez fortement le dispositif d'alimentation final de la commande rapprochée. A ce stade de notre travail, rien ne laisse entrevoir que ces solutions sont les seules et qu'elles offriront une réponse satisfaisante au problème. Elle permettent néanmoins de positionner clairement le problème en faisant apparaître plusieurs éléments importants :

- L'obtention d'une alimentation bipolaire passera par une topologie d'électronique de puissance incluant un certain nombre de composants additionnels (bien que les solutions trouvées semblent assez minimalistes).
- Les composants actifs seront peut être difficilement intégrables ou commandables car référencés à des potentiels variables.
- Les composants passifs resteront vraisemblablement des éléments discrets en première approche.

Une autre approche, moins gourmande en composants mais aussi peut être moins efficace, consiste à travailler sur la commande rapprochée en elle-même pour garantir l'immunité du composant principal. Deux pistes sont clairement identifiées sur ce thème mais ne sont en aucun cas considérées comme étant les seules :

- Assurer un court-circuit parfait entre la grille et la source pour évacuer les possibles charges issues de la capacité de réaction du composant de puissance. Cette technique passe par l'intégration, au sein du composant de puissance du *push-pull* d'attaque de la commande rapprochée et fait l'objet de l'un des thèmes prospectifs abordés plus loin dans ce document.
- Créer un circuit résonant, à partir de la grille du composant à commander et d'une inductance rajoutée sur le circuit de grille. La structure de cette solution est décrite figure 56. Cette solution doit être étudiée de manière plus approfondie mais elle permettrait *d'inverser* le potentiel de grille lorsque l'on souhaite bloquer le composant. Ainsi, en fonction des conditions d'utilisation et de commande, nous pourrions maintenir pendant un court instant une fonction d'auto-écrentage sur la grille de l'interrupteur à commander.




Figure 56 : Dispositif hybride permettant de générer un potentiel négatif sur la grille lors du blocage du composant de puissance.

L'ensemble des perspectives de recherche que nous venons d'aborder, autour de l'alimentation de la commande rapprochée des interrupteurs de puissance, a pour but d'étendre le champ d'applications et les fonctionnalités des solutions existantes. C'est un chantier que je crois prometteur et qui est soutenu par un contrat industriel et un travail de thèse qui débute.

-L'interface de communication.

L'interface de communication est un organe de la commande rapprochée des interrupteurs d'électronique de puissance (Voir annexe I). Il permet de s'affranchir, de manière plus ou moins efficace, des problèmes liés aux différents potentiels de références présents dans un convertisseur. A l'heure actuelle, cette interface sert principalement à transmettre l'ordre de commande de l'interrupteur de puissance. Plusieurs solutions existent dont les plus connues sont probablement l'opto-coupleur et le transformateur magnétique [Le2-Th]. D'autres solutions moins connues, mais pourtant fort intéressantes, reposent sur des technologies plus récentes comme les transformateurs piezo-electrique [Vas-Art], les *level shifter* [IR-Dt] ou encore le découplage capacitif [Mau-Th]. Certains parlent même de dispositifs de

transmission radio-fréquence [Mal-Rap, Bre-Art] ou par courant porteur sur la ligne de puissance [PC1-Rap]. L'intégration d'une telle fonction apporterait certainement les dividendes classiques de l'intégration monolithique (système monopuce, compact, plus fiable) mais cela ne remet-il pas en cause le principe même de cette fonction qui consiste à *découpler* électriquement deux fonctions. En effet, l'intégration monolithique d'une interface de communication sur la puce de puissance risque de maximiser les couplages parasites, tout en limitant les performances par rapport à une solution spécifique et discrète. La présence sur la puce de puissance de prises de contact et de pistes référencées à des potentiels de commande éloignées, même s'ils sont correctement électriquement isolés, ne risque-t-elle pas de générer d'importants circuits parasites néfastes pour le bon fonctionnement du convertisseur (couplages électrostatique ou électromagnétique)? Dès lors, comment intégrer une interface de communication suffisamment immunisée, et tout de même suffisamment performante (dynamiques, consommation...) sans que cela ne devienne un problème majeur au niveau des technologies à mettre en œuvre? Il n'est pas simple de répondre à cette problématique et tout au plus quelques perspectives de recherche peuvent être énoncées dans ce sens. Ce que nous pouvons dire à l'heure actuelle c'est que, si dans un processus d'intégration global, l'interface de communication doit l'être aussi, il faudra veiller à ce que la solution retenue ne devienne pas la *bête noire* en terme d'intégration (en faisant appel à des technologies trop éloignées de celles de la fonction de puissance principale). Un petit tableau liste, sur quelques points qui nous semblent importants, les avantages et les inconvénients de différentes solutions évoquées plus haut, et cela d'un point de vue purement qualitatif.

Type	Complexité technologique	Packaging	Performances du blindage	Performances électriques	Coût
Opto-isolation	XXX (X)	XX (XXX)	XXX	XXX	XXX
Fibre optique	X	XXXX	XXXX	XXX	XXXX
Transformateur magnétique	XX	X	XX	XX	XX
Transformateur piezoélectrique	XXX	XX	XXX	X	XXX
Level-shifter	X	X	XX	XX	X
Découplage capacitif	X	X	X	XX	X
Transmission RF	XXX	X	XX	XX	XX
Courant porteur	XXX	X	XX	XX	XX

Tableau 3 : Comparatif qualitatif de différentes interfaces de communication intégrables.

Ce tableau, créé sur la base d'estimations non totalement confondues, a au moins le mérite de montrer que aucune des solutions évoquées ne semble être universelle. Cela signifie que probablement chacune possède son intérêt et que le contexte dans lequel elles seront mises en œuvre jouera très certainement un rôle important lors du processus d'identification de la meilleure d'entre elles. En ce qui nous concerne, et cela contre toute attente, nous avons décidé de nous pencher sur l'intégration d'interfaces de communication de type RF ou par courant porteur, afin d'évaluer plus précisément l'intérêt que peut présenter l'utilisation de ces types de solution dans le cadre d'une structure de conversion d'électronique de puissance. Les perspectives de recherche concernent l'étude du comportement électromagnétique dans le

contexte électronique de puissance, celle des conditions de bon fonctionnement et celle liée à l'intégration monolithique de ces fonctions.

-La commande rapprochée intégrée (pour partie).

L'étage de sortie de la commande rapprochée joue plusieurs rôles majeurs dans le bon fonctionnement du dispositif global. Il sert tout d'abord d'amplificateur final en courant. Ainsi, en fonction du calibre en courant des composants et du gain de l'étage de sortie, on peut charger la capacité C_{iss} d'un transistor à grille, avec plus ou moins de rapidité. Par ailleurs, les impédances (R_{ON}) offertes par les transistors de cet étage de sortie conditionnent la qualité du court-circuit ou le maintien de la charge de grille au niveau souhaité. En fonction des performances liées à cette caractéristique et de l'impédance qu'il y a entre l'étage de sortie de la commande rapprochée et le contact de grille de l'interrupteur de puissance, l'immunité aux perturbations est plus ou moins garantie [Le2-Th].

Intégrer la commande rapprochée au sein d'une puce de puissance semble présenter les avantages évidents de l'intégration que sont les gains en termes de fiabilité, de mise en œuvre et de compacité. Deux autres points semblent aussi importants à mentionner. Tout d'abord, la réduction de la distance séparant le composant de puissance, plus précisément ses électrodes de commande, et l'étage de sortie de la commande rapprochée permet de limiter les couplages électriques parasites. Par ailleurs, et ceci représente le second point intéressant de l'intégration de la commande rapprochée, l'intégration couplée du transistor et de son circuit de commande rapprochée, permet d'envisager l'optimisation du couple ainsi formé. Une fois identifié le bien fondé que peut représenter l'intégration de la commande rapprochée, ou tout au moins d'une partie de celle-ci, reste à voir si cela est envisageable électriquement et technologiquement.

La structure classique d'un dispositif de commande rapprochée peut se décomposer en trois fonctions pouvant être complétées par des fonctions annexes avec rétroaction sur la commande de grille comme les fonctions de protections. La première fonction concerne l'interface de communication avec la commande dite *éloignée* qui centralise le contrôle de l'ensemble du convertisseur (ordre de commande aux différents transistors, système de régulation interface avec l'utilisateur...). La seconde fonction correspond à la mise en forme du signal de commande. C'est elle qui permet de limiter les problèmes de perturbations électromagnétiques pouvant apparaître, via l'interface de communication et les chemins de propagation de mode commun. La dernière fonction est la fonction d'amplification déjà évoquée plus haut. Elle permet d'amplifier le signal de commande pour piloter, dans les meilleures conditions, le transistor de puissance. L'intégration de l'interface de communication est un problème à part entière qui fut évoqué dans un autre paragraphe. Les deux autres fonctions constituent donc l'ensemble des éléments importants à intégrer au plus prêt du composant. Ces fonctions sont habituellement à base de transistors N et P montés en inverseurs ou en suiveurs, complétés de quelques résistances, selon la complexité de l'étage mise en forme. A ce stade, plusieurs solutions sont envisageables.

- Dans le cadre d'une intégration hybride bi-puces, le composant de puissance et sa commande rapprochée sont reportés sur un support commun avec une faible distance. Chacune des puces est fabriquée indépendamment, ce qui facilite l'optimisation de chacune d'elles. Par ailleurs, il n'y a aucun problème d'isolation ou de couplage électrique autres que ceux réalisés de manière intentionnelle entre les deux fonctions. Les deux puces peuvent être optimisées pour trouver la meilleure association des deux

fonctions. Les inconvénients majeurs dans ce type d'intégration sont tout d'abord le fait que deux puces (et non une seule) doivent être reportées sur un support commun et qu'elles doivent être reliées entre elles par des contacts électriques, généralement des bondings. Ces mêmes contacts électriques offriront une impédance parasite non négligeable en hautes fréquences, ce qui pourra se traduire par des couplages parasites et des limitations fonctionnelles.

- Dans le cadre d'une intégration monolithique, deux pistes apparaissent clairement. La première consiste à ménager, sur la même puce de silicium, deux régions ou deux zones, l'une pour le composant de puissance, l'autre pour la commande rapprochée. Dans ce cas, le substrat, qui est généralement à l'un des potentiels de la partie puissance, est le support de l'ensemble. Les deux régions sont alors délimitées par des terminaisons en tension et la région de commande doit être isolée du substrat pour limiter les problèmes de couplage et maximiser la fonctionnalité du système. Dans ce cas, les deux fonctions sont fabriquées de manière commune et leur conception peut être menée de façon à optimiser le comportement global de l'ensemble. Une seule puce est reportée sur le support mécanique. Les inconvénients majeurs de cette solution sont principalement au nombre de deux. Le premier concerne la technique de fabrication de l'ensemble, plus complexe et reposant en partie sur la création d'une zone électriquement isolée. Le second concerne les via en surface qu'il faut faire pour relier électriquement les deux régions des deux fonctions. Ces via *chevauchent* les zones de terminaisons en tension, ce qui en rend la réalisation complexe avec la montée en tension du calibre du composant de puissance. Par ailleurs, ces via peuvent aussi devenir impédant en fonction des fréquences de fonctionnement et des perturbations véhiculées.
- La dernière solution, elle aussi le fruit d'une intégration monolithique, repose sur une intégration de la commande rapprochée au sein même du composant de puissance. Dans ce cas, le chemin entre la commande et la grille du composant de puissance est minimal et réalisable sans difficulté. Par ailleurs, une seule région active, commune aux deux fonctions est nécessaire, et il en va de même des terminaisons en tension. Par contre, le couplage entre les deux fonctions est maximal. Par ailleurs, l'isolation électrique est de moins bonne facture que dans les autres cas. Enfin, les degrés de liberté en terme de composant, mais aussi d'optimisation, semblent être plus restreint selon le type de composant de puissance auquel on a à faire. Ces derniers points constituent les principaux inconvénients de ce type de solution.

La première solution ne relevant pas de l'intégration monolithique, dans le cadre de notre travail, seules les deux dernières peuvent être comparées. La dernière, plus abordable au niveau technologique, est plus complexe à mener en terme de conception, car les degrés de liberté sont faibles. A l'inverse, l'autre solution repose sur une utilisation forte des progrès technologiques, ce qui en fait la problématique majeure. Si les deux solutions doivent être étudiées, c'est logiquement que, dans un premier temps, nous avons décidé de nous pencher sur la dernière solution. Celle-ci correspond tout à fait au champ d'applications sur lequel nous sommes à même d'apporter une contribution valable. Par contre, nous sommes disposés, dans le futur et avec le soutien d'un partenaire compétent en technologies silicium, à étudier des solutions reposant sur l'autre approche.

Le sujet de recherche étant clairement défini, nous pouvons lancer les quelques pistes et perspectives sur lesquelles nous nous sommes penchés depuis le lancement de la thèse de B. Nguyen sur ce sujet. Sur la base du constat établi dans l'état des lieux réalisé la précédente partie, il est clair que les possibilités en terme de composants latéraux sont restreintes à l'utilisation des transistors N-MOS latéraux (à enrichissement ou à appauvrissement), plus des diodes signal, des résistances et autres très petits composants passifs. Nous avons donc mené une démarche de conception et d'identification de solutions techniques reposant sur la technologie N-MOS. Cette technologie, fortement développée et commercialisée dans les années 80 s'est vue par la suite détrônée par la technologie CMOS (pour *Complementary MOS*), technologie à base d'un transistor MOS à canal P et d'un à canal N. Moins gourmande en énergie, plus réduite en taille, cette dernière est aujourd'hui à l'origine de la disparition quasi-totale des technologies N-MOS. La figure 58, ci-dessous, présente les structures inverseurs issues des deux technologies.




Figure 58. Structures push pull à base de N-MOS et CMOS.

Il n'en reste pas moins que la technologie N-MOS permet de concevoir tous les types de fonctions pour peu que l'on tolère un niveau de pertes légèrement plus important et que les contraintes en terme de place restent faibles. Dans le cas des applications EP et de l'intégration monolithique en général, le problème des pertes reste important lorsque celles-ci deviennent trop élevées. Ainsi, le problème énergétique reste entier au niveau de l'étage de sortie de la partie commande. Cet étage est généralement conçu pour pouvoir fournir un courant élevé et assurer des commutations de qualité (rapidité, immunité...). Sur la base d'une technologie N-MOS, la consommation en statique, à l'état bloqué pour le composant de puissance, serait rédhibitoire. Aussi, notre activité de recherche, en ce sens, repose sur un travail sur une structure *hybride*, au sens de la fonctionnalité et des composants mis en œuvre. Son schéma de principe est donné figure 59, page suivante. C'est une sorte de *push-pull*, faible consommation, exclusivement à base de transistors N-MOS.




Figure 59. Structure push pull à base de N-MOS (étage d'inversion puis push pull à N-MOS).

La solution, bien que n'étant pas parfaite et totalement fonctionnelle (tension de saturation, dynamiques, taille...), est compatible et viable au niveau énergétique. Nous travaillons actuellement à l'optimisation des performances, fonctionnalités et caractéristiques en tenant compte des conditions d'intégration électrique et de compatibilité technologique avec la fonction de puissance (qui je le rappelle est un transistor VDMOS ou IGBT). Ci-dessous deux figures montrent des résultats de simulations numériques de commutation de l'ensemble push-pull - composant de puissance. L'activité est en cours, avec pour perspectives, de définir des solutions, de les étudier et de les analyser en vue d'un dimensionnement, d'une conception et de la réalisation d'un jeu de prototypes. Le travail est actuellement supporté par le projet H2T-Tech à l'échelle française. Les retombées attendues relèvent bien évidemment des effets bien connus de l'intégration monolithique. En plus, cette intégration serait profitable à d'autres efforts entrepris autour des dispositifs d'alimentation de commande rapprochée énoncées plus haut (plus d'adéquation de l'ensemble, plus de souplesse de conception globale et surtout plus de performances au global).




Figure 60 : Gauche : Vue en coupe d'une simulation numérique 2D, d'une partie du driver. Droite : Formes d'ondes en simulations numériques décrivant la commutation du composant de puissance via la commande intégrée (étude des couplages parasites lors des dv/dt).

-Conception Assistée et Capitalisation en Intégration sur Silicium (CACIS).

Cette perspective de recherche fait suite au travail de prospection scientifique et technique menés ces dernières années au sein du groupe et développé dans la précédente partie. A cet effort d'analyse prospective s'est ajouté notre expérience issue de la conception et du dimensionnement du jeu de masques de notre premier *run*. Nous avons découvert entre autres, les joies du dessin des différents niveaux de masquages, joies mais aussi labeur et peines devant l'ampleur de la tâche (9 niveaux de masques et plus de 50 variantes, motifs de test et d'alignement, avec au total pas moins de deux mois de travail à temps complet pour deux personnes). A cela s'ajoutent les difficultés qu'il y avait pour vérifier soigneusement les cotes et les tolérances entre différents niveaux de masquages. Enfin, le manque ou l'absence de capital scientifique et technologique sans le soutien d'experts tels que J. Arnould et J.-M. Terrot fut clairement ressenti comme un obstacle à faire évoluer.

Au fil du temps, toutes ces réflexions nous ont conduit à proposer un sujet de M2R pour évaluer, dans un premier temps, l'intérêt qu'il y aurait à *assister* la conception et la capitalisation des connaissances autour de l'intégration des systèmes de puissance. C'est au cours des premiers mois de M2R de L. Vincent que fut concrètement défini un travail de thèse avec pour thème la Conception Assistée et la Capitalisation en Intégration des Systèmes de puissance (CACIS). Ce thème est actuellement en cours de développement avec la thèse de L. Vincent via un co-encadrement avec L. Gerbaud [Ger-HdR], de l'équipe CDI. Il s'articule autour de plusieurs objectifs :

- Soutenir le travail de conception et de dimensionnement des systèmes intégrés à travers la création d'un outil métier.
- Simplifier, voir totalement automatiser, la phase de dessin des jeux de masques pour les micro-systèmes et composants d'électronique de puissance (et complété par une aide à la définition des diagrammes de cheminement technologique).
- Fournir un outil versatile, orienté multi-projets, capable, avec le même cœur, de traiter à la fois les problèmes en surface et ceux au sein de la structure du composant (approche $2D^{1/2}$).

Pour ce faire, nous nous appuyons sur un couplage avec des logiciels experts comme Cadence et Silvaco pour les problèmes plutôt liés aux composants et physiques du semi-conducteur, Flotherm et Simplorer pour les aspects multi-physiques et des outils d'aide au dimensionnement et à l'optimisation. En complément de ces couplages, une base de données concrète et enrichissable par l'utilisateur sera disponible. Cet ensemble permettra d'évaluer les performances du dispositif créé en tenant compte de la part importante des contraintes liées aux aspects technologiques et cela en adéquation avec le cahier des charges fixé par le concepteur. L'outil métier est représenté en schéma bloc figure 61, page suivante. Il offre un certain nombre de fonctionnalités comme :

- Un pré-dimensionnement géométrique et physique des structures verticales et horizontales du dispositif.
- Une prise en compte des phénomènes couplés et interactions avec le voisinage (thermique et électrique).
- Un modèle comportemental électrique créé par l'association de *blocs technologiques fonctionnels*.

- Un ensemble de fichiers *patterns* réutilisables indépendamment dans les logiciels experts de la plateforme logicielle (Silvaco, Cadence, Symplorer, ...).
- Une pré sélection des technologies nécessaires à la réalisation du cahier des charges (sélection évaluant le degré de compatibilité technologique).




Figure 61 : Structuration de la plateforme logicielle CACIS.

Notre approche conceptuelle repose sur la discrétisation du processus technologique total et des fonctionnalités associées en une somme de *blocs technologiques fonctionnels élémentaires et avancés*. Cette approche présente l'avantage de favoriser le *mixage* des technologies et des fonctionnalités. Elle permet aussi de favoriser l'ajout de nouvelles technologies et/ou fonctionnalités pour aboutir à un outil très ouvert et très versatile. Pour illustrer notre démarche, je propose de prendre pour exemple la structure verticale d'un transistor IGBT. Ce composant peut être discrétisé en trois *blocs technologiques fonctionnels avancés* dans sa structure verticale:

- Un bloc MOS et contact de surface.
- Un bloc zone de tenue en tension.
- Un bloc injecteur et contact en face arrière.

Le bloc MOS peut lui-même être divisé en *blocs technologiques fonctionnels élémentaires* :

- Un bloc contacts (metal-semi-conducteur de type N et ou P).
- Un bloc de source.
- Un bloc de court-circuit.
- Un bloc porte canal.
- Un bloc de grille.
- Un bloc inter-cellule.

Pour compléter le composant IGBT, plusieurs autres *blocs technologiques fonctionnels avancés* sont nécessaires :

- Un bloc périphérie en tension.
- Un bloc plot de contact.
- Un bloc amenée de courant.

Avec ce type de structuration, les modifications et conceptions spécifiques sont envisageables à chaque niveau ou étape, et dans chaque élément du composant à concevoir. De plus, chaque bloc est associé à un modèle basé sur la physique et le comportement électrique auquel il se rattache. Ce modèle possède l'ensemble des couplages nécessaires pour être associé et prendre part dans un modèle global décrivant le comportement physique et électrique du composant conçu. Cela permet aussi, bien évidemment, de tenir compte de l'environnement et des couplages physiques et électriques qui peuvent exister avec le voisinage.

Ce chantier n'en est qu'à ses balbutiements mais les perspectives, si elles peuvent être approchées, laissent entrevoir la création d'un outil pratique, efficace et évolutif, à même de mettre à la disposition du concepteur, la richesse du monde du semi-conducteur de puissance. Ce travail, et la mise en œuvre concrète de l'outil métier, relève très fortement des compétences de l'équipe CDI, ce qui fait de ce sujet un excellent partenariat au niveau du laboratoire. Néanmoins, le développement d'un tel outil repose bien évidemment sur la possibilité de coupler le travail de conception avec celui d'un travail de réalisation basé sur l'utilisation d'une filière technologique *flexible* comme celle développée au LAAS par le groupe Capteurs et Intégration de Puissance (CIP) sous la responsabilité de J.-L. Sanchez. L'association de ces deux entités, l'une technologique et l'autre conceptuelle, au service du développement de l'intégration des composants de puissance, ouvrirait énormément les portes de cette discipline à la communauté électronique de puissance, en offrant un outil de conception et un support technologique complets, reliant le cahier des charges, au produit ou prototype final.

-Autres perspectives.

Les perspectives de recherche d'un chercheur évoluent généralement de manière exponentielle avec le temps car, plus il cherche et plus de nouvelles questions se présentent à lui. Avec ces quelques années d'expérience, de collaborations et de partages avec la communauté, les partenaires, les thésards et les stagiaires, j'aurais envie de vous faire part de plusieurs idées et réflexions qui ont été et sont encore les miennes. Néanmoins, le temps et l'espace m'obligent ici à rester concis et à ne pas trop me disperser dans des directions pour le moins hypothétiques et peut être sans grand intérêt. Aussi, pour conclure avec cette partie sur ma prospective de recherche, je finirai par présenter, en vrac, quelques pistes que j'aimerais parcourir, mais que le manque de temps et de moyens ne me permettront peut être pas de baliser.

Les capteurs d'états simples ou multi-modes – Dispositifs de protections associés.

Comme nous l'avons déjà évoqué dans l'état de l'art du paragraphe précédent, l'activité des communautés scientifiques et industrielles est particulièrement importante dans ce domaine. C'est en partie pour des raisons de fiabilisation et de réduction des coûts de mise en œuvre et de maintenance que ces travaux sont entrepris. Comme l'ensemble de la thématique

d'intégration fonctionnelle, cet axe de recherche repose sur un fort couplage au sein du composant tout en garantissant performances et fonctionnalités. Ainsi, dans la plupart des cas, la mise en œuvre concrète et monolithique de ce genre de fonctions repose sur des solutions isolées électriquement, ce qui ne va pas sans poser quelques contraintes, tant au niveau des technologies utilisées que de leur complexité et de leur coût final.

Pour nous démarquer de cette vision, nos perspectives de recherche, dans ce thème, reposent de nouveau sur une approche système, minimaliste en besoin technologique et exploitant au maximum les degrés de liberté présents dans l'existant. Concrètement, je pense tout d'abord poursuivre et compléter les travaux engagés sur les protections en surtension partiellement intégrées. Si les idées ont été posées, il reste un gros effort de mise en œuvre, de test et de caractérisation. En particulier, la validation des approches totalement intégrées MOS-Dentelle et MOS-JFET (voir partie *état des lieux, les protections réflexes en sur tension*) doivent être explorées et caractérisées avec plus de rigueur et d'analyses critiques. En effet, de par leurs caractéristiques naturelles, ces fonctions semblent vraiment à même d'offrir de bons résultats, mais seules des études globales et fonctionnelles pourront réellement apporter des réponses concrètes. Par ailleurs, dans le cadre des associations séries de composants, la fonctionnalité équilibrage statique *active* doit être étudiée et développée. L'objectif ici est de concevoir une solution qui, associée à l'existant, permettrait, au moindre coût énergétique, de réaliser l'équilibrage en tension des composants associés en série. Enfin, comme nous l'avons déjà abordé, l'analyse du comportement et des couplages thermiques liés à l'intégration d'une fonction de protection en surtension doit être poursuivie et achevée. En particulier, des études expérimentales de caractérisation du comportement thermique doivent être menées à bien. C'est un point important auquel nous devons donner une réponse finale et claire à une question fondamentale : l'intégration d'une fonction fortement dissipative est-elle envisageable, est elle viable?

Par la suite, je souhaiterais pouvoir investir de l'énergie principalement dans l'intégration de fonctions capteurs d'état de tout type. Je pense ici bien évidemment aux capteurs de tension, de courant et de température. Ce dernier me semble être critique car représentatif de l'état du composant à bien des égards. Bien que beaucoup de travaux en ont fait l'étude, l'analyse et la mise en œuvre, ce support technique reste encore aujourd'hui bien peu utilisé à grande échelle. Pourquoi et que faut-il faire pour y remédier? Tout cela nous promet déjà de belles années de recherche assidues.

Couplage micro-switch – interrupteur de puissance.

Pour améliorer les performances statiques des composants de puissance en général, le couplage d'un interrupteur de puissance avec un micro-switch électro-mécanique peut présenter des avantages. La figure 62, page suivante, présente la structure d'un relais magnétique associé à une structure de puissance pour la coupure dans les applications réseaux BT 240Veff, 50Hz. Sur le plan technologique, cela ne semble pas simple à première vue. Néanmoins, les progrès technologiques ouvrent des perspectives intéressantes en terme de micro-systèmes, micro-actionneurs sur support silicium. Les récents résultats obtenus, dans ce sens, par l'équipe micro-système du LEG, semblent prometteurs [Cug-Art, Ros-Th]. C'est en ce sens que nous avons initié une action sur ce thème précisément. Supportés par un industriel, nous essayons d'évaluer l'intérêt que peut présenter cette association et les conditions dans lesquelles cela sera envisageable. En ce qui concerne la partie électronique de

puissance, l'objectif est de seconder le relais magnétique lors des commutations, afin de supprimer les problèmes d'arcage, tout en maximisant le produit courant tension commuté par le relais. Encaisser le choc thermique, assurer une commutation *idéale*, assurer la bidirectionnalité en courant et en tension, simplifier la commande et l'alimentation de l'ensemble sont les principaux thèmes auxquels nous devons faire face dans les années à venir. Pour information, côté relais mécaniques, les questions de l'intégration, des performances à l'état passant, des fréquences de commutation sont entre autres au cœur des préoccupations.




Figure 62. Gauche : Structure d'un relais magnétique associé à une structure de puissance.
Droite : Micro relais sur support silicium [Ros-Th].

Une autre application intéressante peut concerner les réseaux de convertisseurs ou d'interrupteurs où les éléments sont associés par l'intermédiaire de micro *commutateurs* type micro relais ou micro fusibles. Le caractère monostable et impulsionnel de la commande peut en simplifier la conception. On peut imaginer augmenter la fiabilité en insérant de la redondance ou encore, permettre le fonctionnement en mode dégradé dans le cas des associations séries ou parallèle. Dans ces cas, lorsque l'un ou plusieurs des composants de puissance associés devient défaillant, des relais ou fusibles les isolent du circuit de puissance afin de permettre aux autres de continuer de fonctionner. La figure 63 ci-après en est une illustration. Aucun travail n'a été entrepris dans ce sens pour l'heure mais cette perspective semble très alléchante.




Figure 63. Fiabilisation des unités mises en série ou parallèle grâce à l'intégration de relais ou fusibles.

Composants et structures de puissance, intelligences associées.

Cette dernière perspective de recherche tranche un peu avec l'ensemble de la thématique. Elle recentre légèrement la problématique sur des aspects systèmes et fonctionnels. Elle repose sur l'association de composants et structures de conversion en général, association permettant d'améliorer les performances globales de la fonction à réaliser. Les composants actifs et leurs environnements rapprochés ont une place toute particulière dans ce thème. Imaginons en associer plusieurs, se pose alors les problèmes de l'équilibrage des courants et/ou des tensions, les problèmes de pilotages, d'alimentation, de contrôle et de fiabilité. Imaginons maintenant qu'une approche basée sur un grand nombre de petits éléments pour faire un gros soit retenue. Nous sommes alors face à un problème d'adressage et de gestion globale assez complexe. Ceci peut également être transposé au niveau de la fonction, du convertisseur, et même d'un réseau. Dès lors naît toute une problématique pour gérer, associer, *faire communiquer* ces éléments et dispositifs pour que, au final, une fonction globale puisse fonctionner et être performante. De cette problématique naît tout un environnement qu'il va falloir créer, imaginer pour rendre cet ensemble viable. Prenons l'image d'une fourmilière, imaginons l'organisation qu'il règne dans cet ensemble, à chacune des fourmis sa tâche, à chacune son point de repère pour quoi, pour au final, un fonctionnement optimal et particulièrement efficace. Comment font elles cela? A l'aide de configurations, de définitions des tâches mais surtout d'un lien efficace à base de fluides olfactifs, d'informations tactiles. Avec la problématique que nous venons de développer, le problème est tout à fait comparable à ceci près qu'il faut remplacer les échanges et contacts à bases de fluides olfactifs par des fonctions et une intelligence associée. Ceci nous mène tout droit à une problématique où, sous l'effet du grand nombre, seule une réponse d'intégration poussée est viable et souhaitable. Les retombées d'une telle approche avoisinent celles de la fourmilière, efficacité, rendement, fiabilité et surtout généricité. Toutes les fourmis, à la base sont les mêmes, seules leurs tâches et leurs affectations diffèrent.

Deux exemples illustrent parfaitement l'approche et le travail à faire. Le premier consiste à imaginer des composants en parallèle dont on équilibre le courant et les niveaux de pertes pour assurer un bon fonctionnement global. Des capteurs, des actionneurs et une intelligence répartie mais aussi centralisée seraient souhaitables. Dès lors, il faut concevoir et imaginer ces fonctions, les définir, évaluer les contraintes associées à leurs intégrations et pousser les concepts autour de l'intelligence associée. Le second exemple touche les réseaux de convertisseur et plus spécialement les réseaux de μ -convertisseurs tout intégré et associables dans tous les sens.

Conclusion Générale.

Conclure sur un document sans pour autant se répéter encore et encore n'est pas chose facile à faire. Aussi, je vais profiter de ce dernier espace pour vous faire part de ma vision de la recherche dans les thématiques de l'électronique de puissance après quelques années d'expérience.

Plus que jamais nous sommes tous face à la crisalide de notre discipline. Longtemps au stade de la chenille ouvrière, minutieuse et travailleuse avec des travaux de recherche en structures de conversion, commande et composants discrets, cette discipline est en pleine mutation et l'avenir en fera peut être un magnifique papillon. Mais pour se faire, il ne faut pas refuser le changement auquel nous faisons face, il vaut bien mieux l'accompagner, lui ouvrir les portes et l'appriivoiser. Nous les chercheurs, nous avons souvent tendance à bâtir notre travail de recherche sur les bases solides de l'électronique de puissance. Mais peut être que aujourd'hui, il serait de bon ton de migrer vers de nouvelles orientations, vers de nouveaux couplages, à travers des collaborations et des projets, via l'échange entre individus de sensibilités et d'horizons différents.

Je me rappelle d'une réflexion qui était la mienne lors de mon recrutement au CNRS en tant que chargé de recherche : finie pour moi la recherche classique en électronique de puissance, je vais remettre en cause les fondements mêmes de cette discipline pour ouvrir de nouvelles perspectives, un nouveau champ de recherche... Force est de constater que mon ambition initiale était bien supérieure à mes possibilités réelles et aux résultats obtenus. Mais je reste convaincu qu'il est temps de faire de la place à de nouveaux thèmes, de nouvelles perspectives de recherche. Qui sait, aujourd'hui, je défends avec fierté un thème, mais peut être que demain les pistes et les révolutions technologiques et scientifiques nous conduiront vous et moi vers de nouvelles actions. L'avenir nous le dira.

Références bibliographiques.

- [Adl-Art] M.S. Adler and B.J. Baliga, "A simple method for predicting the forward blocking gain of gridded field effect devices with rectangular grids", Solid-State Electronics, vol.23, pp. 735-740, 1980.
- [Alk-Art1] M.F. Alkayal, J.-C. Crébier, "Effects of closed-loop control on HF interactions reduction within Distributed Power Systems", IEEE PESC'03, Juin 2003, Aquapoulco, Mexique.
- [Alk-Art2] M.F. Alkayal, J.-C. Crébier, C. Schaeffer, "A new monolithic adjustable over-voltage protection circuit", IEEE IAS'04, 5-7 Octobre 2004, Seattle, USA
- [Alk-Art3] M.F. Alkayal, R. Mitova, J.-C. Crébier, C. Schaeffer, I. Pheng, B. Gonzales, C. Uzel, JM. Terrot, "Circuits de protection contre surtensions intégrés et compatibles pour le MOSFET de puissance", EPF'04, Septembre 2004, Toulouse, France.
- [Alk-Th] M.F. Alkayal, "Contribution à l'intégration monolithique de protections contre les surtensions : application aux convertisseurs de puissance haute tension", Thèse de doctorat de l'INPG, Soutenue en Septembre 2005
- [Amm-Art] A. Ammous, S. Ghedira, B. Allrad, H. Morel, "Choosing a thermal model for electro thermal simulation of power semiconductor devices", IEEE transactions on Pwer Electronics, Vol. 14, N°. 2, march 1999.
- [Arn-Li] J. Arnould, P.Merle, "Dispositifs de l'électronique de puissance" Editions Hermès, 1992. Tome 1 et 2
- [Arn-Re] J. Arnould et al, "Recueil de causeries à la mémoire des journées scientifiques de J. Arnould au LEG", Disponible au LEG, sur demande, janvier 2006.
- [Aub-Th] L. Aubard, « Modélisation des transistor MOS pour l'électronique de commutation », thèse de doctorat de l'INPG, 1999
- [Aub-Art] L. Aubard, G. Verneau, J.-C. Crébier, C. Scheaffer, "Power Mosfet Switching Waveforms : An Empirical Model Based On A Physical Analysis Of Charge Locations", IEEE-PESC'02, 23-27 juin 2002, Queensland, Australia.
- [Aus-Art] P Austin, et al, "Short-circuit protection structure for insulated gate power devices". IEEE Bipolar / BiCMOS Circuits and Technology Meeting 2004
- [Baj-M2R] A. Bajolet, "Les composants passifs intégrés sur Silicium", DEA de l'INPG, soutenue en septembre 2003.
- [Baj-Art] A. Bajolet, J.-C. Crébier, R. Zlatev, C. Schaeffer, "Design procedure of silicon trench capacitors for power integration: possible target value analysis", EPE'03, 3-5 Septembre 2003, Toulouse.
- [Bal-Art] B.J. Baliga, "A power Junction Gate Field-Effect Transistor Structure with High Blocking Gain", IEEE Trans. On Electron Dev., vol.ED-27, no.2, February 1980
- [Bar-Art] P. Barbosa, F. Canales, J.-C. Crébier, F.C. Lee "Design Considerations for Interleaved Three-Phase Boost Rectifiers Operating in the Discontinuous Conduction Mode", IEEE Transactions on Industrial Electronics, Vol.16 N°5, pages 724-734, Septembre 2001.
- [Ber-Art] I. Bertrand et al, "Nes lateral DMOS and IGBT structures ralized on apartial SOI substrate based on LEGO process", published at BCTM 2005.

- [Ber-Art1] I. Bertrand et al, "Recristallisation en phase liquide de films épais de poly-silicium pour la réalisation à faible coût de substrats SOI partiels dédiés à des applications de puissance", Article des journées scientifiques du GdR ISP3D, Lyon, Octobre 2005.
- [Bha-Art] J. Bhardwaj et al, "Dry silicon etching for MEMS", document internet.
- [Bou-th] T. Bouchet, "Etude de la Zone de Charge d'espace Mixte (ZCEM) dans le drain des MOS haute tension", Thèse de doctorat de l'Université des Sciences d'Aix-marseille III, décembre 2001.
- [Bre-Art] S. Bréhaut, F. Costa, "Transmission numérique sans fil de la commande d'un interrupteur de puissance sur la bande passante 2.45 GHz", Colloque EPF06, Grenoble, à paraître.
- [Bre-Th] M. Breil, "Etude d'association MOS-thyristor autoamorçables et blocables. Exemple d'intégration de la fonction thyristor dual", Thèse de l'institut national des sciences appliquées de Toulouse, Soutenue en janvier 1998.
- [Est-Art] B. Estibal ey al, "Etat d'avancement de l'intégration de composants passifs sur silicium au LAAS-CNRS", Article des journées scientifiques du GdR ISP3D, Lyon, Octobre 2005
- [Buo-Art] S. Buonomo, S. Musumeci, R. Pagano, C. Porto, A. Raciti, R. Scollo, "Analysis and Performances of a New Emitter-Switching Bipolar Transistor Device Suitable for High-Voltage Applications," Proceedings of the IEEE 29th International Conference on Industrial Electronics Control and Instrumentation IECON'03, December, 2003, Ronoake, USA.
- [Bus-Art] [Busquets-Monge,-S.](#); [Crebier,-J.-C.](#); [Ragon,-S.](#); [Hertz,-E.](#); [Boroyevich,-D.](#); [Gurdal,-Z.](#); [Arpilliere,-M.](#); [Lindner,-D.-K.](#), "Design of a boost power factor correction converter using optimization techniques", [IEEE-Transactions-on-Power-Electronics](#). Nov. 2004; 19(6): 1388-96
- [Car-Art] C. Caramel, "Techniques d'isolations applicables à une structure intégrées de protection des IGBT contre les courts-circuits", Article des journées scientifiques du GdR ISP3D, Lyon, Octobre 2005.
- [Cau-Th] O. Causse, "Contribution à l'amélioration de la fonctionnalité et des performances de l'IGBT", Thèse de doctorat de l'Université Paul Sabatier, Toulouse, Juin 2001.
- [Che-Art] T. Chevalier, J.-C. Crébier, G. Meunier, "A Magneto-Dynamic Formulation Including Displacement Currents to Analyse Wounded Integrated Passive Components", COMPUMAG, Evian, Italie, juin 2001.
- [Cnrs-Mag] Le Journal du CNRS, "Energie, Domotique, Matériaux, bienvenue dans la maison du futur", N°190-191, Novembre –Décembre 2005, pp16-24.
- [Cre-Art1] [Crebier,-J.-C.](#); [Revol,-B.](#); [Ferrieux,-J.-P.](#), "Boost-chopper-derived PFC rectifiers: interest and reality", [IEEE-Transactions-on-Industrial-Electronics](#), Feb. 2005; 52(1): 36-45
- [Cre-Art2] J.-C. Crébier, J.P. Ferrieux, "PFC Full Bridge Rectifiers EMI Modelling and Analysis Common Mode Disturbance Reduction", [IEEE-Transactions on Power Electronics](#), Vol.19 N°2, pages378-387, mars 2004.
- [Cre-Art3] J.-C. Crébier, G. Verneau, L. Aubard, R. Mitova, C. Schaeffer, "Integrated Driver Power Supply for Power Switch", EPE'03, 3-5 Septembre 2003, Toulouse, France.
- [Cre-Art4] J.-C. Crébier, D. Buzon, M. Brunello, J.P. Ferrieux, "The three phase interleaved boost rectifier: study and comparison", EPE'99, Lausanne, 7-9 Sept. 1999.
- [Cre-Art5] J.-C. Crébier, M. Brunello, J.P. Ferrieux, "Differential mode current harmonic forecast for DCM boost rectifier design", EPE'99, Lausanne, CDRom, 7-9 Sept. 1999.

- [Cre-Art6] J.-C. Crébier, M. Brunello, J.P. Ferrieux, N. Buchheit, "Design of a widely usable fast charging station for electric vehicles", EVS 15, Bruxelles, 1-3 Oct. 1998.
- [Cre-Art7] J.-C. Crébier, S. Busquets-Monge, R. Gannett, D. Boroyevich, "Distributed Power Systems High Frequency Interactions —Study and Design Guidelines-", EPE 2001, Graz, CDRom, Aout 2001.
- [Cre-Bre1] J.-C. Crébier, C. Schaeffer. Dépôt de brevet européen en juillet 2003 intitulé : "Dispositif d'alimentation d'un élément de commande d'un composant électronique de puissance actif". Partenariat INPG-CNRS. N°03 291 854.2-2207.
- [Cre-Bre2] J.-C. Crébier, C. Schaeffer, J.P. Ferrieux, J. Barbaroux, F. Alkayal. Dépôt de brevet européen en juillet 2004 intitulé : "Dispositif de protection pour composant de puissance et circuit intégré". Partenariat INPG-CNRS N° 04 291 656.9.
- [Cre-Bre3] J.-C. Crébier, M. Brunello, J.P. Ferrieux, N. Buchheit, "Convertisseur à isolation galvanique", Date et N° de dépôt: 15/06/98, N°98 07 523, EDF, CNRS, INPG.
- [Cug-Art] O. Cugat, J. Delamare, G. Reyne, "Magnetic Micro-actuators and Systmes : MAGMAS", Intermag 03, Boston, USA.
- [Dar-Th] A. Dartigues, "Etude des interaction dans un circuit de puissance monolithique", Thèse de doctorat de l'INPG, 2001
- [Dar-Art] A. Dartigues, et al, "Driver Integration in a Monolithic MBS (Mos Bidirectionnal Switch) : Study of the Perturbation in the Off-State", 2000 IEEE
- [Far-Art] A. Farrokh et al, "High aspect ratio polysilicon micromachining technology", Transducers, 1999.
- [Fer-Art] J.-A. Ferreira, "Engineering Science Considerations for Integration and Packaging", IEEE PESC 2000, Juin 2000, Galway, Ireland, 7pages.
- [Fre-Th] D.Frey, "Convertisseurs haute tension: Contribution à l'intégration de la fonction interrupteur", Thèse de doctorat de INPG, Juin 2003.
- [Ger-HdR] L. Gerbaud, "Gentiane, une plate forme pour la conception des ensembles machine-convertisseur-commande", Habilitation à Diriger des Recherches, INPG, juillet 2000
- [Gil-Th] C. Gillot, "Etude et réalisation d'une fonction interrupteur en technologie hybride à haute intégration", thèse de doctorat de l'INPG, septembre 2000.
- [Hak-Th] H. Hakim, "Intégration de composants passifs sur silicium", thèse de doctorat de l'Institut National de Sciences Appliquées, Toulouse, Juillet 2001.
- [Isère-Mag] Isère Magazine, "Demain, des interrupteurs sans fil", Septembre 2005, N°65, p22-23.
- [Imb-Th] E. Imbernon, "Etude et optimisation d'une filière technologique flexible adaptée au mode d'intégration fonctionnelle", thèse de l'université Paul Sabatier de Toulouse, Soutenue en Septembre 2002.
- [Inf-Dt] Document technique, "High Voltage Power Transistors for Lighting Applications", fichier pdf disponible sur le site constructeur, Oct 2003, www.infineon.com/lightmos, www.infineon.com/coolmos ..
- [Inf-SI] Site internet Infineon, <http://www.infineon.com/> .
- [IR-SI] Site internet International Rectifiers, <http://www.irf.com/technical-info/>
- [IR-Dt] IR Application Note AN-978 "HV Floating MOS-Gate Driver ICs", International Rectifier Corporation, 1995
- [IR-Li] International rectifier, "Application notes and reliability data", 1993

- [Iwa-Art] N. Iwamuro, "A new vertical IGBT structure with monolithic over-current, over-voltage et over temperature sensing and protecting circuit", IEEE Electron Devices Letters, Vol. 16 Sept. 1995.
- [Kho-Art] G.F.W.Khoo, et al, "Analysis of a Charge Pump Power Supply with a Floating Voltage Reference", IEEE Transactions on Circuits and Systems I, Vol. 47, N°. 10, October 2000
- [Lao-Art] K. Laouamri, J.P. Ferrieux, J.-C. Crébier, T. Chevalier, "Construction and modelling of integrated LCT structure for PFC resonant converter", IEEE PESC'01, Vancouver, pages 1949-1954, Juin 2001.
- [Lee-Art] F. C. Lee, J. D. vanWyk, D. Boroyevich, G.-Q. Lu, Z. Liang, P. Barbosa, "Technology trends toward a system in a module in power electronics", IEEE 2002
- [Lef-Li] S. Lefebvre, F. Miserey, « Composants à semi-conducteur pour l'électronique de puissance », Ed. Tech & Doc.
- [Lef-Th] G. Lefevre, "Conception de convertisseurs statiques pour l'utilisation de la pile à combustible", Thèse de doctorat de l'UJF, Novembre 2004.
- [Le2_Th] P. Lefranc, "Etude conception et réalisation de circuits de commande d'IGBT de forte puissance", thèse de doctorat de l'INSA Lyon, novembre 2005.
- [Let-Art] Ph. Leturcq, "Semi-conducteur de puissance unipolaire et mixtes" (partie 1), Les Techniques de l'Ingénieur.
- [Loc-Th] M-L Locatelli, "Etude du comportement électrique du transistor bipolaire de puissance en haute température", thèse de doctorat de l'INSA Lyon, Avril 1993.
- [Mal-Rap] A. miladinov, L. Pelteshki, "Etude sur les moyens de transmission de données dans l'électronique de puissance", rapport de stage, coopération franco-bulgare, Septembre 2005.
- [Mal-Dt] B. Mallet, Travaux de réflexions sur "Les hommes, la vie et la nature" en cours de publication, Février 2006.
- [Mar-Th] M. Marmouget, "Contribution au développement d'outils d'aide à la conception de dispositifs de puissance basés sur le mode d'intégration fonctionnelle", thèse de doctorat de l'Institut National de Sciences Appliquées, Toulouse, Juillet 2000.
- [Mau-Th] C. Mauriac, "Commande des thyristors et des TRIACs par un signal sinusoïdal haute fréquence (0,1 MHz - 10 MHz) : contribution à l'intégration de l'isolation galvanique", thèse de doctorat de l'Université F. Rabelais, juin 2005
- [Maz-Th] L. Mazet "Étude de la gestion des commutations dans les convertisseurs matriciels par la méthode de séparation des ordres de commande. Application à la cellule de commutation triphasée.", thèse de doctorat de l'Université Montpellier II, décembre 1999.
- [Men-Art] S. Meninger, et al, "Vibration-to-Electric Energy Conversion", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 9, N°. 1, February 2001
- [Mit-Th] R. Mitova, "Intégration de l'alimentation de la commande rapprochée d'un interrupteur de puissance à potentiel flottant", thèse de doctorat de l'INPG, Octobre 2005.
- [Mit-Art1] [Mitova,-R.](#); [Crebier,-J.—C.](#); [Aubard,-L.](#); [Schaeffer,-C.](#), "Fully integrated gate drive supply Around Power switches", IEEE-Transactions-on-Power-Electronics., May 2005; 20(3): 650-9.
- [Mit-Art2] R. Mitova, J.-C. Crébier, L. Aubard, C. Schaeffer, "Integrated driver supply for power MOSFET based on vertical JFET", ISPS'04, 30 Aout-3 Septembre 2004, Prague, Hongrie.

- [Mit-Art3] R. Mitova, M.F. Alkayal, J.-C. Créber, L. Aubard, C. Schaeffer, "Intégration d'un système de l'auto-alimentation de la commande rapprochée d'un interrupteur de puissance", EPF'04, Septembre 2004, Toulouse, Italie.
- [Mur-Art] B. Murari, C. Contiero, R. Gariboldi, S. Sueri, A. Russo, " Smart Power Technologies Evolution", 2000, www.google.fr
- [Mur-Li] B. Murari, F. Bertotti, G.Q. Vignola, "Smart Power ICs, technologies and Applications", Springer Series, 2nd Editin, 2002.
- [Ngo-Th] L. T. Ngo, " Optimisation et réalisation d'une périphérie planar haute tension à poche", these de doctorat de l'INPG, novembre 1997.
- [Ngu-Art] B. Nguyen, " Intégration monolithique de fonctions électriques au sein d'un MOSFET vertical", journée scientifique du LEG à Pralognan, septembre 2005.
- [Ngu-Art1] B. Nguyen, L. Vincent, J.-C. Créber, F. Alkayal, C. Schaeffer, "JFET Transistor used for power devices integrated over voltage protection", IEEE ISPSD'06, 4-8 Juin 2006, Naples, Italie, à paraître.
- [Ngu-Art2] B. Ngyuen, J.-C. Créber, R. Mitova, L. Aubard, C. Schaeffer, "AC switches with integrated gate driver supplies", EPE'05, 11-14 Septembre 2005, Dresde, Allemagne.
- [New-Art] G.F. Neumark and E.S. Ritter, "Transition from pentode – to triode-like characteristics in field effect transistor", Solid-State Electronics, vol. 10, pp. 299- 304, 1967.
- [Ott-Art] Geoffrey K. Ottman, et al, "Optimized Piezoelectric Energy Harvesting Circuit", IEEE Transactions on Power Electronics Vol. 18, N°. 2, March 2003
- [Per-Li] R. Perret, "Mise en œuvre des composants électroniques de puissance", Ouvrage collectif, Editions Hermès, 3220p, mai 2005.
- [Per-Li2] R. Perret, "Interrupteurs électronique de puissance", Ouvrage collectif,, Editions Hermès, 326p, mai 2003.
- [PC1-Rap] N. Mugniot et al, "Projet VRELEC", Rapport de projet collectif 2002-03, ENSIEG.
- [PhW-SI] Site internet de PhotoWatt, <http://www.photowatt.com/>
- [Pop-Art] R. Popescu, J. Roudet, J.-C. Créber, " Power electronic converter EMC analysis through state variable approach techniques ", IEEE Transaction on Electro-Magnetic Compatibility, Vol.43 N°2, pages229-238, mai 2001.
- [Rae-Th] S. Rael, "Méthodologie de conception des modules de puissance : étude électrothermique de l'association parallèle", Thèse de doctorat de l'INPG, 1996
- [Ros-Th] H. Rostaing, "Conception, modélisation et fabrication d'un micro-actionneur bistable, hors plan et magnétique", Thèse de doctorat de l'INPG, décembre 2004.
- [Rou-M2R] N. Rouger, "Fonctions intégrées tout Silicium", Master 2 Recherche de l'INPG, soutenue en Juin 2005
- [Rou-Art1] N. Rouger, J.-C. Créber, R. Mitova, L. Aubard, C. Schaeffer, "Simulation, Design and Testing of Integrated Power Supply For Insulated Gate Transistors", IEEE ISPSD'06, 4-8 Juin 2006, Naples, Italie, à paraître.
- [Rou-Art] S. Roundy, et al, "Micro-Electrostatic Vibration-to-Electricity Converters", IMECE'02
- [Rou-Art2] S. Roundy, et al, "Power Source for Wireless Sensor NetWorks", EWSN 2004, LNCS 2920, pp. 1–17, 2004
- [San-Hdr] J.-L. Sanchez, "Intégration fonctionnelle de composants de puissance : principes et technologie", Habilitation à Diriger des Recherches de l'Université Paul Sabatier, 1995.

- [Sem-SI] Site internet de SEMIKRON, <http://www.semikron.com/>
- [Shi-Art] S. Park, et al, "A Self-Boost Charge Pump Topology for a Gate Driver High-Side Power Supply", IEEE Transactions on Power Electronics, Vol. 20, N°. 2, March 2005
- [ST-SI] Site internet de STMicroelectronics, <http://www.st.com/stonline/products/>
- [Str-Art] J.T. Strydom, et al, "A comparison of Fundamental Gate-Driver Topologies for High Frequency Applications", 2004 IEEE
- [Str-Art2] J.T.Strydom, J.A. Ferreira, J.D. van Wyk, I.W. Hofsaier, E. Waffenschmidt, "Power Electronic Subassemblies with Increased Functionality Based on Planar Sub-components", IEEE PESC 2000, Juin 2000, Galway, Ireland, 6 pages.
- [Tec-Li] Technology associates, "Semiconductor technology Handbook", Technology Associates, 1985
- [Vas-Art] Dejan Vasic, et al, "A new MOSFET & IGBT gate drive Insulated By a Piezoelectric Transformer", 2001 IEEE
- [Ver-Th] G. Verneau, « Optimisation géométrique de MOSFETs de puissance en vue d'intégrer l'alimentation de l'étage de commande », thèse INPG, 2003,
- [Ver-Art] G. Verneau, L. Aubard, J.-C. Crébier, C. Schaeffer, "Empirical Power Mosfet Modeling: Practical Characterization And Simulation Implantation", IEEE-IAS'02, octobre 02, Pittsburgh, USA.
- [Vin-M2R] L. Vincent, "A la frontière des outils d'aide à la conception et de l'intégration monolithique de puissance", Master 2 Recherche de l'INPG, soutenue en Juin 2005.
- [VIP-Dt] VIPer50/SP, data-sheet from STMicro-electronics, SMPS Primary I.C., www.st.com.
- [Yam-Art] T. Yamazaki, "The IGBT monolithic over-voltage protection circuit", 5th International Symposium on Power Semiconductor Devices and ICs, 1993.
- [Yan-Li] E.S. Yang, "Fundamentals of semiconductor devices", Mc Graw-Hil Book Compagny, 1978

Annexe I.

Etude comparative des fonctions intégrables au sein d'un composant de puissance

L'environnement du composant de puissance haute tension et fort courant.

L'environnement d'un composant de puissance fort courant, forte tension, inséré dans une structure de puissance type onduleur de tension pour la traction ferroviaire, comprend un certain nombre de fonctions complémentaires, généralement associées en discret, plus ou moins proches de l'interrupteur. Ces fonctions sont listées dans le tableau ci-dessous et représentées de manière schématique et fonctionnelle sur la figure 1.b.




Figure A1.a. Schéma fonctionnel rassemblant la majeure partie des fonctions électriques intégrables au sein d'un composant de puissance.

Les paragraphes qui suivent présentent pour chacun des éléments listés plus hauts les intérêts, les challenges et les contraintes de réalité liés à leur intégration au sein de la puce de silicium du composant de puissance.

Fonctions	Descriptif	Performances	Contraintes de mise en œuvre	Volume (qualitatif)
L'allumeur	Dispositif permettant la mise en forme du signal de commande des interrupteurs de puissance (joue le rôle d'amplificateur de courant). Associé aux fonctions de protection il peut intervenir sous forme de protection réflexe.	[+] L'allumeur doit permettre de satisfaire les exigences en terme de dynamique de commutation et de maintien dans un état stable (écranage, blindage...). Sa consommation en énergie est peu importante dans les applications de traction car les fréquences de découpage sont faibles et seuls les interrupteurs à grille isolée sont considérés.	[+] L'allumeur est généralement bipolaire (alimentation +,- 15V) et doit être aussi près que possible du composant de puissance. Son niveau de pertes peu nécessiter un refroidissement partiel.	[++] Fort courant donc à base de composants important pouvant nécessiter un refroidissement partiel
L'alimentation de l'allumeur	Dispositif permettant de fournir l'énergie à l'allumeur pour réaliser la fonction d'amplification en courant du signal de commande. Cette alimentation est référencée au potentiel de référence du composant à commander. L'alimentation est généralement bipolaire.	[+] Selon l'application, la tenue en tension et l'isolation galvanique peuvent être complexes. Les performances en terme de rendement ne sont généralement pas critiques.	[++] Les problèmes liés à l'isolation galvanique rendent l'alimentation de l'allumeur assez délicate à mettre en œuvre.	[+] Tout dépend bien évidemment du niveau de puissance de l'alimentation. En général, l'insertion d'un dispositif d'isolation galvanique rend l'alimentation un peu volumineuse.
L'interface de communication	Dispositif permettant de transmettre le signal de commande depuis l'unité de pilotage jusqu'à l'allumeur. Elle peut être de type magnétique, optique, mécanique ou encore électrique.	[+] Selon l'application, la tenue en tension et l'isolation galvanique (lorsque requise) de l'interface de communication peuvent être complexes. Les dynamiques de réponses peuvent elles aussi être limitantes selon l'application.	[++] Les problèmes liés à l'isolation galvanique rendent l'interface de communication assez délicate à mettre en œuvre.	[-, +, ++] Selon la technologie utilisée, le volume est plus ou moins important..

Fonctions	Descriptif	Performances	Contraintes de mise en œuvre	Volume (qualitatif)
La protection thermique	Capteur thermosensible avec rétroaction sur la commande de grille permettant de stopper le composant lorsque celui-ci est trop chaud.	[-] Les performances de ce type de protection sont relativement peu critiques si ce n'est la stabilité du seuil de protection en fonction de la température et le calibrage de la température du capteur en fonction de celle du composant à protéger.	[++] Capteur thermo-sensible disposé au plus près du composant. Problèmes de calibrage et de stabilité en température	[-] Peu de composants signal et faible volume global.
La protection en sur intensité	Capteur de courant avec rétroaction sur la commande de grille permettant de stopper le composant lorsque celui-ci est en court circuit ou bien lorsque le courant le traversant devient trop important	[++] La protection en surintensité se doit d'être performante en terme de réactivité mais aussi de sensibilité.	[-+] Le capteur de courant et la rétroaction peuvent être intégrés au sein de la commande rapprochée.	[-] Peu de composants signal et faible volume global.
La protection en sur tension	Capteur de tension aux bornes du transistor de puissance avec ou sans rétroaction sur la grille.	[+++] Ce dispositif nécessite un niveau de performance important tant au niveau des dynamiques de mise en service qu'au niveau des possibilités de dissipation thermique.	[+++] nécessite le refroidissement et la mise en œuvre de nombreux composants	[+++] Nombreux composants et forte dissipation thermique
Élément de stockage d'énergie	Sous la forme d'un condensateur de stockage, ce dispositif permet d'alimenter l'allumeur en cas de phase de fonctionnement autonome mais aussi de fournir les pics de puissance dont l'allumeur à besoin lors des commutations.	[++] Le condensateur doit avoir un niveau de densité d'énergie stockée important et une impédance série relativement faible.	[-] Faible	[++] Comme tout élément de stockage, son volume est assez important.

L'allumeur.

L'intérêt :

L'intégration de l'allumeur aurait pour avantage de simplifier la mise en œuvre de la partie commande, d'avoir un gain en volume et en coût de fabrication de l'interrupteur. De plus, l'intégration de l'allumeur aurait pour conséquence d'améliorer les caractéristiques de commutation de l'interrupteur de puissance. En effet, l'allumeur étant au plus proche de l'interrupteur, les éléments parasites se trouveraient fortement réduits. Les caractéristiques de l'allumeur seront, de plus, mieux adaptées à l'interrupteur car l'allumeur sera dimensionné pour l'interrupteur lors de la conception de ce dernier. Ceci permettra sûrement un gain de performance non négligeable sur l'interrupteur.

Challenges :

Trouver la structure et les moyens technologiques (isolation électrique, comptabilité technologique) permettant d'intégrer sur la même puce de silicium l'allumeur. Le défi est important car il ne sera pas simple de faire cohabiter plusieurs technologies ou encore de concevoir quelque chose de performant sur la base d'une technologie verticale assez minimaliste.

L'état de l'art :

En règle générale, les allumeurs servant pour la commutation d'interrupteurs d'électronique de puissance sont réalisés par des montages de type « push-pull ». Il existe plusieurs types de « push-pull » à composants complémentaires (un de type N et un de type P) suivant le type de transistor utilisé pour les réaliser (transistor bipolaire, mosfet, jfet...). Dans la plupart des cas, les transistors utilisés sont de type latéral pour les faibles puissances de commande et à structure verticale pour les forts niveaux. Ce type d'allumeur est simple à réaliser, fiable et robuste.

Des dispositifs basés sur un seul type de composant (MOSFET canal n par exemple) existent. Ce dispositif est plus complexe à mettre en œuvre que la solution précédente car il impose un nombre de composant plus important. Ceci explique pourquoi cette solution est relativement peu utilisée.

Les contraintes de réalité :

Des intégrations d'allumeur ont déjà été réalisées [A_Vasic, A_Rooij, A_Dartigues, A_Biswas, A_Pathak, A_Motto, A_Jung, A_Yu, A_Strydom, A_Ramezani, A_Perez] mais ces dispositifs sont réalisés en général en technologie Smart Power autant pour l'allumeur que pour la partie puissance, ce qui ne permet pas la création d'interrupteur de forte tension.

Un « push-pull » à transistors complémentaires intégré n'est réalisable que si le processus de fabrication des interrupteurs est modifié pour créer des zones à isolation électrique au sein de la puce de puissance. Ceci est envisageable mais entraînerait un surcoût de fabrication des composants sans pour autant simplifier la connectique globale de l'ensemble.

L'allumeur constitué d'un seul type de composants est une solution qu'il devrait être possible d'intégrer. Une étude devrait être réalisée afin de pouvoir constater son potentiel d'intégration.

L'alimentation de l'allumeur.

L'intérêt :

Intégrer l'alimentation de l'allumeur permettrait de simplifier la mise en œuvre des composants de puissance tout en augmentant la fiabilité globale du dispositif, de réduire les volumes et les coûts. Par ailleurs, au niveau fonctionnel, cela pourrait réduire les problèmes d'isolation galvanique, les chemins de propagations parasites tout en offrant des performances acceptables (rendement de conversion élevé (>50%), large plage d'utilisation en tension d'entrée et de sortie...).

Les challenges :

Intégrer au sein de la puce de puissance un dispositif permettant de fournir l'énergie nécessaire à la commande rapprochée quelque soit les conditions de fonctionnement de l'interrupteur à commander. Pour les applications ferroviaires et compte tenu de l'état de l'art en matière d'allumeur, l'alimentation sera de type bipolaire (+15V, -12V). Des solutions offrant des performances comparables peuvent être envisagées et étudiées. Le challenge réside principalement dans l'intégration d'une solution offrant l'isolation galvanique et l'adaptation des potentiels en vue de l'alimentation des allumeurs "high side" dans les structures de conversion type onduleur de traction. C'est ce point particulier qui conditionne une bonne partie des contraintes et des difficultés d'intégration de ce type d'élément.

L'état de l'art :

Les solutions classiques pour l'alimentation des allumeurs en électronique de puissance sont pour la plupart bien connues et leurs conditions de fonctionnement clairement définies. Il existe entre autres les alimentations avec transfert d'énergie par isolation galvanique de type transformateur i), qu'il soit magnétique ou piézo-électrique [A_vasic]. Ces solutions sont fiables et offrent un bon niveau de performance mais leur intégration sur support silicium au sein du composant de puissance reste aujourd'hui encore fort délicate. Les solutions par pompe de charge ne peuvent être retenues pour les applications haute tension. La solution Bootstrap ii), de plus en plus utilisée, présente l'avantage de simplifier la mise en œuvre du dispositif d'alimentation tout en s'affranchissant du problème d'isolation galvanique. Cette solution connaît quelques limites de fonctionnement bien identifiées. Son intégration monolithique reste à ce jour non envisageable compte tenu des niveaux de tension et de la technologie à structure verticale considérés. Par ailleurs, cette solution ne permet de délivrer qu'une tension de type unipolaire 0, +15V par exemple. Une autre solution, à base de prélèvement d'énergie aux bornes du composant de puissance est envisageable [A_Crebier]. Cette solution iii), est intégrable au sein du composant de puissance mais ne peut délivrer qu'une tension de type unipolaire 0, +15V [A_Mitova]. Des travaux ont montré que cette solution peut être intégrée au sein du composant de puissance sans surcoût technologique majeur pour des niveaux de tension moyens (600V). L'ensemble des solutions évoquées, outre leur intégration propre et les problèmes associés, nécessite l'utilisation d'un élément de stockage d'énergie, le plus souvent sous la forme d'un condensateur de faible niveau de tension (20V); ceci sera abordé plus loin.

Les contraintes de réalité :

L'intégration au sein de la puce de silicium du composant de puissance pose le problème de la comptabilité technologique, celui de la compatibilité électrique et enfin quelquefois celui de la compatibilité thermique.

À l'heure actuelle, l'intégration sur silicium d'un transformateur magnétique ou piézo-électrique i) repose sur l'utilisation de technologies complexes et encore en phase de développement. Si ces technologies peuvent être compatibles avec le procédé technologique de fabrication d'un transistor de puissance 3.3kV, le coût global et la fiabilité de l'ensemble restent à ce jour rédhitoires.

L'intégration d'une alimentation bootstrap ii) repose sur l'utilisation d'une diode de puissance. Compte tenu de la technologie de puissance utilisée pour la fabrication du composant, cette diode n'est pas intégrable au sein de la puce de puissance par incompatibilité électrique. En revanche, cette solution peut être considérée dans le cas d'une intégration hybride bi puce pour module de puissance par exemple. Reste alors le problème du type de tension unipolaire qui restera entier et à solutionner.

L'intégration partielle de la solution iii) à prélèvement d'énergie sur la partie puissance a déjà été prototypée pour des tensions moyennes. Sa transposition et son extension à des niveaux de tension élevés est à l'étude et pourra être envisagée. Le problème du type de tension unipolaire reste à traiter.

L'interface de communication.

L'intérêt :

L'intégration de l'isolation galvanique de l'interface de communication permettrait une simplification de la mise en œuvre, une réduction du volume et du coût de fabrication de l'interrupteur et de son environnement. L'intégration de l'interface de communication a un intérêt que si l'allumeur et son alimentation le sont aussi. Dans ce cas, l'interrupteur deviendrait entièrement autonome du point de vue de la commande, et seule la commande éloignée resterait extérieure à l'interrupteur car commune à plusieurs unités.

Challenges :

Parvenir à intégrer au sein de la puce de puissance un dispositif d'interface facilitant la gestion et l'adaptation des potentiels sans altérer la qualité du "blindage" ni les performances dynamiques (la bande passante des interfaces de communication existantes).

L'état de l'art :

L'intégration de l'isolation galvanique de l'interface de communication peut se faire par diverses méthodes. L'opto-isolation est une solution simple à mettre en œuvre. De plus, cette solution offre un bon niveau de performance. Mais l'intégration d'une cellule d'opto-isolation reste actuellement complexe. Pour réaliser un transfert d'information bidirectionnel, plusieurs unités sont requises.

Une autre solution réside dans l'utilisation d'un transformateur, qui dans certaines conditions permet de transférer le signal de commande ainsi que l'énergie utile à la commutation.

Il est possible aussi d'utiliser des matériaux piézoélectriques afin d'assurer l'isolation galvanique de l'interface de communication [A_Vasic]. Ces matériaux restent encore de nos jours difficilement intégrables.

Une solution nommée « Level shifter » peut être envisageable. Ce type d'isolation reste simple à mettre en œuvre à l'aide de composants proposés par des industriels [Doc_IR2213]. Elle n'offre pas de réelle isolation galvanique mais permet néanmoins de transférer une information à un potentiel flottant quelconque. Dans ce cas, plusieurs unités sont requises pour assurer la bidirectionnalité du transfert de l'information entre l'interrupteur à commander et l'organe de commande éloignée.

L'isolation peut se faire aussi par une transmission radio fréquence. Dans ce cas, un émetteur est mis en œuvre à la sortie de la commande éloignée et un récepteur est mis en œuvre sur la commande rapprochée.

Une solution à base de condensateur est parfois utilisée pour réaliser l'isolation de l'interface de communication. De même que précédemment, elle n'offre pas de réelle isolation galvanique.

Pour l'ensemble des solutions, il est important de tenir compte du fait que en intégrant sur la puce de puissance, l'élément d'isolation galvanique de l'interface de communication, se pose le problème de l'isolation du "primaire" de l'élément par rapport au substrat. On se retrouve en fait avec un potentiel supplémentaire sur la puce qui ne devrait pas faciliter le blindage et la tenue en tension de l'élément d'isolation galvanique ou d'adaptation des potentiels.

Les contraintes de réalité :

L'intégration sur silicium d'une opto-isolation est difficile à réaliser sans avoir à changer le processus technologique de fabrication du composant principal ce qui entraînerait un surcoût de production. De plus, l'intégration d'une cellule d'opto-isolation reste actuellement complexe car elle repose sur des techniques de report de matière ou d'hybridation dans un même boîtier.

A l'heure actuelle, l'intégration partielle sur silicium d'un transformateur magnétique ou piézo-électrique repose sur l'utilisation de technologies complexes et encore en phase de développement. Si ces technologies peuvent être compatibles avec le procédé technologique de fabrication d'un transistor de puissance 3.3kV, le coût global et la fiabilité de l'ensemble restent à ce jour rédhibitoires.

Le « Level shifter » est une solution qui n'est pas envisageable dans le cas d'interrupteurs fonctionnant à des niveaux de tension supérieure ou égale à 1.2 kV. En effet à l'heure actuelle, ce type d'isolation n'est réalisable que pour des interrupteurs de 1200V [Doc_IR2213].

L'intégration d'une isolation par radio fréquence n'est actuellement pas envisageable compte tenu du degré de complexité d'un récepteur radio fréquence.

L'isolation par capacité est actuellement non intégrable au vu des valeurs des capacités à utiliser. De plus elle est difficilement intégrable et difficile à isoler au sein de la puce de silicium pour garantir un bon blindage.

La protection thermique.

L'intérêt :

L'intégration d'un circuit de protection thermique au sein d'un interrupteur permettrait de simplifier la mise en œuvre. Par ailleurs, ceci permettrait de fiabiliser l'interrupteur car la température au sein de l'interrupteur serait mieux contrôlée.

Les challenges :

Le challenge principal de ce type de protection est de réussir à réaliser un capteur qui ne soit pas influencé par l'environnement. De plus, la fabrication ne devra pas changer les caractéristiques du capteur afin de garantir une fiabilité et homogénéité des caractéristiques de protection de plusieurs interrupteurs.

L'état de l'art :

La protection thermique se fait actuellement à l'aide de capteurs, qui sont principalement des diodes polarisées en inverse, des varistances et des thermocouples. La protection se fait par rétroaction sur la commande. Cette solution est fiable et robuste mais impose une mise en forme de la tension du capteur. Ce type de protection est actuellement réalisé en technologie hybride. Quelques réalisations monolithiques par mesure du courant de fuite d'une diode polarisée en inverse ont été faites.

Les contraintes de réalité :

Les solutions intégrant un thermocouple ou une varistance nécessitent la mise en œuvre d'une technologie spécifique qui sort du cadre de notre participation au projet.

La solution qui consiste à mesurer le courant de fuite lorsque la diode est polarisée en inverse demande l'utilisation d'une alimentation stable, celle-ci pouvant être intégrée.

La protection en surintensité.

L'intérêt :

L'intégration monolithique, au sein d'un composant de puissance, d'un dispositif de protection "réflexe" en surintensité et/ou court circuit permettrait de simplifier la mise en œuvre des composants de puissance tout en augmentant la fiabilité globale du dispositif, de réduire les volumes et les coûts. Par ailleurs, au niveau fonctionnel, cela pourrait réduire les temps de réaction tout en apparaissant au mieux, via à procédé de fabrication commun, l'unité de protection et l'unité à protéger. Les seuils de détection et les dérives (en température par exemple) seraient ainsi mieux maîtrisés.

Challenges :

Parvenir à intégrer, au sein du composant, une structure de mesure et/ou de détection de seuil du courant traversant le composant de puissance à protéger, plus une unité de traitement et éventuellement de réaction sur la commande. Le défi majeur dans ce cas réside bien évidemment principalement sur l'organe de mesure ou de détection du seuil du courant. La gestion ou le traitement de l'information reste plus classique et moins problématique.

L'état de l'art :

Les capteurs de courant sur silicium sont connus et bien maîtrisés depuis fort longtemps à travers l'utilisation de l'effet Hall i). En présence d'un champ et d'un courant, il est possible de relever une chute de tension représentative du niveau de courant traversant le volume de silicium considéré.

Une autre technique consiste à insérer une petite résistance en série avec le composant pour en surveiller la chute de tension. On peut alors conditionner l'information et la rendre utile après amplification. C'est la solution classique du "shunt" ii).

Une autre technique consiste observer la tension V_{CE} aux bornes du composant à l'aide d'un capteur spécifique. En fonction du niveau de saturation du composant et du courant qui le traverse, le V_{CEON} évolue. En cas de court circuit, ce même V_{CE} augmente fortement indiquant la présence d'une surintensité. Cette technique est utilisée et développée dans plusieurs travaux [A_Austin] iii).

Une solution déjà industrialisée repose sur la déviation de quelques cellules d'un transistor principal pour réaliser une fonction de capteur iv). En dérivant une partie du courant principal pour le faire circuler dans une résistance de faible valeur, on peut évaluer la valeur du courant total et ainsi réaliser une fonction capteur.

La dernière solution que nous abordons dans ce travail est le transformateur de courant par couplage magnétique v). Cette solution peut permettre de mesurer le courant traversant le transistor à protéger moyennant la création d'un coupleur.

D'autres solutions, à base d'observation de la tension de grille entre autres, peuvent être envisagées. Néanmoins celles-ci ne seront pas traitées dans ce travail.

Les contraintes de réalité :

Les contraintes de réalisation technologique et les problèmes de compatibilité électrique et technologique restent globalement acceptables pour la plupart des techniques présentées ci-dessus. Néanmoins un certain nombre d'éléments viennent en complexifier la mise en œuvre.

Les capteurs à effet Hall i) nécessitent la présence d'un champ important tout en ne fournissant que de faibles niveaux de tension. L'intégration d'une telle solution nécessiterait l'utilisation d'un dispositif magnétique important ce qui rend cette solution peu attractive.

La technique à base de capteur "shunt" ii), quelle soit intégrée ou pas, souffre du problème des pertes générées à cause du capteur et au sein de celui-ci. Pour les forts niveaux de courant, cette solution est difficilement envisageable.

La technique de mesure du courant par mesure du V_{CEsat} ne permet pas de mesurer précisément le niveau de courant. En revanche cette technique iii) permet tout à fait de réaliser la détection des courts-circuits, qu'ils soient de type I ou II.

La solution capteur en parallèle au sein du composant iv) repose sur technologie offrant dès à présent un élément intégré au sein du composant de puissance (Sense FET par exemple). Reste alors à évaluer les conditions de fonctionnement du capteur et son organe de traitement intégré au sein du composant.

La solution à base de coupleurs magnétiques v) semble séduisante car a priori compatible au niveau technologique sans grande difficulté. C'est en fait au niveau des dimensions nécessaire pour la réalisation d'un tel élément que se situe le problème. De fait, cette solution reste difficilement intégrable avec un composant de puissance au sein d'une même puce de silicium

La protection en sur tension.

L'intérêt :

La protection en tension permet de limiter la surtension qui peut apparaître aux bornes du composant afin d'éviter sa destruction. Sa fonction est fortement dissipative puisque cet élément « encaisse », comme il le peut, la surtension.

L'intégration de la protection en surtension d'un interrupteur de puissance permettrait de simplifier la mise en œuvre, de réduire le volume et le coût de fabrication. De plus, l'intégration de la protection en tension au sein même de l'interrupteur permettra d'adapter les caractéristiques de cette protection à celle de l'interrupteur. La protection étant au plus proche de l'interrupteur de puissance, les composants passifs parasites devraient ce trouver minimiser, ceci permettra d'améliorer les performances de la protection.

Les challenges :

L'intégration au sein de la puce de silicium du composant de puissance pose le problème de la comptabilité technologique, celui de la compatibilité électrique et surtout celui de la compatibilité thermique.

L'état de l'art :

Il existe actuellement plusieurs types de protection contre les surtensions. Une première consiste à agir sur la commande de l'interrupteur à protéger, elle se nomme rétroaction. La rétroaction se fait généralement à l'aide d'une ou plusieurs diodes à avalanche contrôlée placées entre le drain et la grille de l'interrupteur. Une solution, à base de circuits "SNUBBER", permet de réaliser une fonction de protection en ajoutant un dispositif entre le drain et la source. Ce circuit est composé d'une diode, d'une capacité et d'une résistance. Une autre solution consiste à ajouter une diode à avalanche de puissance en anti parallèle entre drain et source de l'interrupteur. Il est possible de réaliser la protection en agissant sur la commande de l'interrupteur. Ceci en utilisant un capteur de tension (entre drain et source) qui permettra de détecter la surtension, afin de modifier la commande pour refermer l'interrupteur. Toutefois, pour des raisons de dynamique de réponse, cette solution est en général couplée avec un système plus primaire mais plus réactif. Enfin une autre solution peut être utilisée et consiste à placer un circuit entre le drain et la source constitué d'une diode à avalanche (avec une résistance de polarisation) qui commande la fermeture d'un transistor, afin de limiter la surtension. Toutes ces solutions sont fiables et robustes et possèdent de bon niveau de performance.

Les contraintes de réalité :

La protection en sur tension par rétroaction sur l'électrode de commande de l'interrupteur de puissance est fréquemment utilisée. Dans cette solution, il n'est pas nécessaire d'intégrer d'élément si l'on souhaite avoir un niveau de protection ajustable. Dans le cas contraire, quelques réalisations intégrées ont vu le jour et sont publiées et semblent être viables.

La capacité d'un circuit SNUBBER est d'une valeur qui reste actuellement difficile à intégrer. De plus, le volume d'un tel circuit est trop imposant pour être intégré.

La solution consistant à intégrer en antiparallèle au composant de puissance une diode à avalanche de puissance fige définitivement le seuil d'écrêtage.

La protection utilisant un capteur de tension avec une rétroaction sur la commande éloignée n'est pas viable seule et ne sera par conséquent plus considéré dans cette analyse.

Enfin, la solution constituée d'une diode à avalanche contrôlée de type signal et d'un transistor a fait l'objet d'une étude et d'une réalisation qui ont permis de constater l'intérêt et la possibilité de son intégration partielle [Th_Alkayal].

L'élément de stockage d'énergie.

Intérêt :

Disposer d'une réserve d'énergie, au plus près du composant de puissance, en particulier si l'allumeur est intégré sur la même puce de silicium. L'intégration monolithique au sein d'un composant de puissance d'un élément de stockage d'énergie permettrait de simplifier la mise en œuvre des composants de puissance tout en augmentant la fiabilité globale du dispositif, de réduire les volumes et les coûts.

Challenges :

Stocker de l'énergie électrique, que ce soit sous la forme d'une accumulation de charge ou sous la forme d'une induction, au sein d'une puce de silicium sur la base d'une technologie compatible avec celle d'un transistor de puissance à structure verticale. Le défi consiste donc, dans un premier temps, à concevoir et à réaliser un condensateur ou une inductance sur silicium.

L'état de l'art :

Des condensateurs sur silicium sont réalisés depuis fort longtemps en micro électronique pour de très faibles stockages d'énergie (mémoire) ou pour le filtrage HF, télécoms. Les niveaux d'énergie stockée et de tension de travail restent faibles dans tous les cas et peu adaptés au transfert à fort courant. Des travaux restent pour accroître le potentiel de ces composants ont vu le jour avec deux pistes : Améliorer la qualité et les caractéristiques du diélectrique utilisé ou encore augmenter la surface du condensateur [Th_Hakim]. Dans tous les cas, ces travaux font appels à des techniques ou des matériaux encore complexes à mettre en œuvre ce qui en limite l'utilisation à des fins de stockage d'énergie. Par ailleurs, la question de la compatibilité technique et électrique devra elle aussi être abordée.

Pour ce qui est des inductances sur silicium les mêmes remarques peuvent être formulées. Dans ce cas, se sont les niveaux de courant et les valeurs d'inductance qui restent relativement faibles se qui limite les possibilités de stockage [Th_Bogetto].

Les contraintes de réalité :

L'intégration de condensateurs sur silicium en vu du stockage d'énergie pose encore quelques problèmes. Dans tous les cas, les procédés d'intégration font appels à des techniques ou des matériaux encore complexes à mettre en œuvre ce qui en limite l'utilisation à des fins de stockage d'énergie. Par ailleurs, les questions de la compatibilité technologique et électrique avec le composant de puissance et le circuit de pilotage devront elles aussi être abordées.

Il en va de même avec les inductances sur silicium. Par ailleurs, le support silicium étant conducteur, la création naturelle d'un secondaire (en court-circuit) à la bobine de l'inductance rend cette solution de stockage peu adaptée.

Annexe II.

Diagramme de cheminement et principales étapes technologiques d'une filière VDMOS développée au CIME (Centre Inter-universitaire de MircoElectronique).

n°	N°	manipulations	mesures & controles	fait le par:	Intérêt	remarques
10	100	matériau marquage FAR				
11	101	nettoyage 30s HF5% puis rinçage H2O jusqu'à >15Mohm.cm, puis H2SO4+H2O2 (800cm3+800cm3 pour 4pouces), puis rinçage H2O jusqu'à >15Mohm.cm, puis 30s HF5% et enfin rinçage H2O jusqu'à >15Mohm.cm				
12	102	oxydation silice de champ : e=0.5µm oxydation initiale : oxyde humide (oxyde de champ périphérique), qui s'avère indispensable pour les croix de centrage (oxydation humide FAV et FAR). Entrée à 800°C sous O2 à 6L/min Montée à 950°C en 5°C/min soit 30min durée demin Descente à 800°C sous O2 à 6L/min	mesurer l'épaisseur de SiO2 (ellipsometre ou contrôle couleur)		Partaire le nettoyage, Eliminer les impuretés en surface	Oxydation HUMIDE donc rapide. Création d'oxyde d'épaisseur 500nm.
20	200	P+ central & AdG				
21	201	dépôt HMDS (promoteur) couche résine recuit 2 min à 110°C sur plaque chauffante ou etuve épaisseur de résine 1µm visée			Sélectionner les zones à éliminer. Durcissement de la résine suffisant afin de tenir mécaniquement. Attention à ne pas durcir trop (enlèvement difficile).	Dépôt couche de résine au centre de la tranche. Remplissage par centrifugeage. L'épaisseur de la résine est fixée par le volume injecté au départ ainsi que la vitesse de rotation.
22	202	photolithographie: exposition aux masques 1PPLUS ou 2PPLUS			Polariser certaines zones de la résine en vu de sa destruction	
23	203	développement environ 1 min 2nd recuit 2 min sur plaque chauffante à 130°C			Enlever les zones polarisée	Favorise la tenue mécanique de la résine.
24	204	gravure oxyde 12 Agent de gravure FH/FNH4 à 30°C (attendre une heure avant d'effectuer toute la gravure) Dans ces conditions, la vitesse de gravure de la silice thermique est égale à 1350Å/mn Durée=4min Rinçage	épaisseur de résine contrôle de gravure		Eliminer le SiO2 afin de favoriser l'implantation	Gravure humide
25	105	implantation (recuit pour deshydrater la résine) Bore 160keV 1.e15 cm-2			Doper zone P+ pour créer ensuite un caisson	Energie Max (Abaque). Rendement 30%. Implantation profonde 0.2-0.3µm (éviter la remontée du dopant)
26	106	retrait résine H2SO4 +H2O2 130°C (possible au remover...)				
27	107	nettoyage avant diffusion (recuit d'activation de P+) => nettoyage CIME idem 11				
28	108	Recuit d'activation Entrée 800°C O2 6L/min Montée 950°C O2 5°C/min 950°C O2 durée 15min Descente 800°C O2 5°C/min sortie Choix du four important	dopage visée en surface de 5.10 18A/cm-2		Réorganiser la zone P+ (améliorer la structure cristalline, désorganisée suite au dopage P)	3 Paramètres: Durée, Température et Milieu Ambient. Eviter la création d'Oxyde (débit O2 suffisant), température et temps d'activation faibles car le caisson sera diffusé par la suite dans chaque étape de diffusion. (pas de besoin réel de diffusion spécifique) Rampe de température impacte sur la durée de vie et les propriétés mécaniques (amener via un tapis roulant les tranches dans l'entrée du four. Contrôle de la rampe, par contrôle de vitesse)
30	200	Ouverture zone utile				
31	201	photolithographie idem 21-22-23 exposition masque 2 OZUT (alignement sur masque:)			Sélectionner la fenêtre active (puce - découpe)	Chemin de découpe de l'ordre de 70µm nécessaire pour découpage par scie 100µm
32	202	gravure oxyde idem 24 (eox=0.5µm)				
33	203	retrait résine (en périphérie de chaque motif) idem 26				
34	204	nettoyage idem 27				
35	205	Oxydation seche (grille MOS) _Entrée à 800°C sous O2 à 6L/min Montée à 1050°C sous O2 en 5°C/min pendant 72 min descente à 800°C sortie	contrôle ellipsometre		Créer l'oxyde de bonne qualité de grille	Gravure sèche car bonne qualité et lente (donc bon contrôle de l'épaisseur de l'oxyde). Croissance thermique de SiO2 de 50nm d'épaisseur.
36	206	dépôt polysilicium LPCVD SiH4 630°C pendant 30 min Epaisseur visée de 400nm	contrôle epaisseur		Recouvrir rapidement l'oxyde de grille afin de garantir sa qualité (permet de fixer l'oxyde de grille)	
37	207	nettoyage avant diffusion idem 27				
38	208	dopage polysilicium entrée à 800°C sous O2 6L/min montée à 950°C sous O2 en 5°C/min 950°C sous N2 à 4L/min + O2 à 0.6L/min +N2 porteur POCl3 à 0.5L/min pendant 30min descente à 800°C	mesure de la résistivité		Doper la grille N++ (bon contact ohmique et bonne résistivité)	Dopage N car le dopage N ne traverse pas le SiO2
39	209	Amincissement de l'épaisseur SiO2 formée pendant le dopage avec POCl3 Agent de gravure FH/FNH4 à 30°C (attendre une heure avant d'effectuer toute la gravure) Dans ces conditions, la vitesse de gravure de la silice thermique est égale à 1350Å/mn Epaisseur visée 40nm				

40	300	porte canal				
41	301	photolithographie idem 21-22-23 exposition masque 3 POLY (alignement sur masque.)				Deposer résine pour ouverture du porte canal
42	302	gravure polysilicium plasma AIR (attaque ionique réactive)	contrôle gravure			Enlever la résine + SiPoly + SiO2, afin d'implanter par la suite le porte Canal P-
43	303	implantation de Bore Bore 160keV 1.e13 cm-2				Créer le porte canal
44	304	retrait résine plasma O2				
45	305	nettoyage avant diffusion idem 27				
46	306	diffusion P- Diffusion Bore Entrée 800°C O2 6L/min Montée 1100°C O2 5°C/min 1100°C O2 durée 10min 1100°C N2 durée 300min Descente 800°C O2 5°C/min dopage visée en surface de 5.10 16 A/cm2 profondeur finale visée après la diffusion				Créer une zone P- sous l'oxyde de grille (zone de canal). Zone canal de concentration non Homogène car découle d'une diffusion. Diffusion suffisante pour faire apparaitre une zone P- sous la grille. Pollution parasite de l'oxyde de grille par les dopants P. Création d'un oxyde dans l'ouverture du masque => Maximisera le rendement de l'implantation N+ par la suite.
50	400	masque JFET				
51	401	photolithographie idem 21-22-23 masque 4 Masque JFET (alignement sur masque.)				
52	402	gravure polysilicium plasma AIR (attaque ionique réactive) idem 42	contrôle gravure			
53	403	attaque partielle eSiO2 épaisseur visée 0,04µm Agent de gravure FH/FNH4 à 30°C (attendre une heure avant d'effectuer toute la gravure) Dans ces conditions, la vitesse de gravure de la silice thermique est égale à 1350A/mn rinçage				
60	500	N+ source AV & drain AR				
61	501	photolithographie idem 21-22-23 exposition masque 5 NPLUS (alignement sur masque.)	épaisseur résine contrôle développement			Auto-centrage via ouverture étape précédente. Résine qui garantie conservation du court-circuit de source P+
63	502	implantation N+ FAV, la maximale possible phosphore (5e15 cm-2 100keV) avec une dose visée de >1.10 20				Réaliser les caissons N+
64	503	retrait résine FAV plasma O2				Influence du centrage limité par la présence de SiPoly+SiO2 (masquage "naturel" sans résine) SiPoly+SiO2 réalise un masquage en empêchant la pénétration de N+ dans la zone de Canal. Energie d'implantation baissée, profondeur de 0,7µm.
65	504	couchage résine protection FAV	0,9µm			
66	505	retrait poly + oxyde FAR plasma RIE				
67	506	implantation N+ FAR phosphore 100keV 5 10 ^15cm-2				
68	507	retrait résine protection plasma O2				
69	508	nettoyage avant diffusion idem 27				
70	509	insolation (passivation)				
71	510	diffusion N+ entrée 800°C sous O2 à 6L/min montée à 1000°C 1000°C sous O2 à 20 min descente à 800°C sortie Profondeur de la jonction visée de 0,7µm				Faire dépasser N+ sous la grille. (s'assurer du lien entre le canal d'inversion et les caissons N+) Diffusion rapide pour empêcher la fermeture du canal (Porte canal dopé P- donc diffusion moins rapide que N+)
72	511	dépôt oxyde APCVD Pyrox 400°C SiH4 O2 PH3 0,7 non dopé	épaisseur			Permettra l'isolation entre les contacts Low Temperature Oxyd. Epaisseur LTO supérieur à la somme des épaisseurs en surface (eSiPoly+eSiO2)
600		ouverture contacts	Masque OCON			
74	601	photolithographie idem 21-22-23 exposition masque 6 OCON (alignement sur masque.)				Créer l'ouverture pour les métallisations futures
75	602	gravure oxyde 71 humide	épaisseur résine			Supprimer le LTO pour le contact futur de Source et de Grille
76	603	retrait résine plasma O2				
80	700	aluminium contact FAV	Masque GALU			
81	701	désoxydation (nettoyage 27)				
82	702	dépôt aluminium 2µm Al/Si 350°C Epaisseur alu 2µm visée				Métalliser toute la surface supérieure Epaisseur d'Alu doit être supérieure à la hauteur maximale du LTO (eAlu> Somme des e)
83	703	photolithographie idem 21-22-23 exposition masque 7 GALU (alignement sur masque.)	épaisseur résine contrôle développement			Masquer pour séparer par la suite la métallisation de Source et celle de Grille
84	704	insolation UV				
85	705	gravure Alu humide				Supprime le lien d'Aluminium créé auparavant entre la Source et la Grille Attention, il faut Largeur Alu restante sur la source garantisse le bon court-circuit de Source (Largeur Alu > Largeur Source donc largeur d'Alu supérieure à l'ouverture laissée par le LTO au niveau de la Source) Attention aussi à retirer une surface suffisante d'Alu (et à en laisser aussi une surface suffisante)
86	706	retrait résine plasma O2				
87	707	recuit Alu N2 450°C 20min	R# alu			Favoriser la tenue mécanique

90	800	passivation & soudure			
91	801	dépôt SiH ₄ NH ₃ PECVD ASM 380°C SiH ₄ NH ₃	épaisseur déposée (1µm)		
92	802	photolithographie idem 21-22-23 exposition masque 8 OSCO (alignement sur masque)			
93	803	gravure passivation gravure plasma RIE	contrôle gravure		
94	804	retrait résine			
95	805	couchage résine protection			
96	806	. retrait résine plasma O ₂			
100	900	contact FAR			
101	901	nettoyage idem 27			
102	902	Ti 100nm Ni 100nm Ag 1µm	Epaisseur dépôt 1µm		

Annexe III.
Curriculum Vitae.

Fiche résumée en vue d'une soutenance pour l'Habilitation à Diriger des Recherches

Jean-Christophe Crébier
Chargé de Recherche au CNRS.
Docteur-ingénieur de l'INPG

Né le 19 novembre 1972
à Gap (Hautes Alpes)
Vie maritale

**Laboratoire d'Electrotechnique de Grenoble.
Equipe Electronique de Puissance.**

Coordonnées professionnelles :
ENSIEG – LEG

Rue de la Houille Blanche – BP 46
38402 St-Martin d'Hères Cedex

Tél : 04-76-82-71-43

Fax : 04-76-82-63-00

E-mail : crebier@leg.ensieg.inpg.fr

Formation et expérience

- Juin 1992 : **Diplôme Universitaire de Technologie (DUT)** en Génie Electrique et Informatique Industrielle à St-Martin d'Hères.
- Sept. 1995 : **Ingénieur de l'ENSIEG** (Ecole Nationale Supérieure d'Ingénieurs Electriciens de Grenoble), option Electronique de Puissance, mention Bien.
- Sept. 1995 : **Diplôme d'Etudes Approfondies (DEA)** en Génie Electrique à l'Université de Toronto (UofT) au Canada (université et ville de langue anglaise), mention Bien.
- 1995-96 : **Service militaire actif dans l'armée de terre.**
- 1996-99 : **Doctorat de l'Ecole Doctorale de l'INPG** : Laboratoire d'Electrotechnique de Grenoble (LEG), mention: très honorable avec les félicitations du jury. Soutenue le 12 mai 1999.
Titre : *Contribution à l'étude des perturbations conduites dans les redresseurs commandés* sous la co-direction de J.-P. Ferrieux et M. Brunello.
- 1999-2000 : **Post-Doctorat au Centre for Power Electronics Systems (CPES)** à Virginia Tech, USA sous la responsabilité de Dr. D. Borojevic.
Equivalent ATER au USA à l'Université de Virginie, Virginia-Tech, au département Electrical and Computer Engineering.
- 2000-01 : **ATER à l'IUT1 Génie Electrique et Informatique Industrielle 1**, UJF, Recherche au LEG/CIME (Centre Interuniversitaire de MicroElectronique). Collaborations techniques avec J.-P. Ferrieux et C. Schaeffer.
- 2001-06 : **Chargé de recherche au CNRS.** Affectation au LEG UMR 5529, St. Martin d'Hères. Equipe Electronique de puissance au sein du groupe *technologies et conception* animée par C. Schaeffer. Conception et réalisation (au CIME) de nouveaux composants intégrés.

Résumé des travaux de recherche et objectifs

Mon activité de recherche, depuis mon recrutement au CNRS, s'articule autour du thème de *l'intégration monolithique sur silicium de fonctions et fonctionnalités, autour des composants de puissance* à structure verticale. L'ensemble du travail fut mené, sur la base d'un travail de prise en main et d'utilisation des procédés technologiques pour les composants de puissance, avec un premier *run* au cours de l'année 2004.

Travaux de recherche effectués.

Faisant suite à un premier travail de thèse, en collaboration avec le CEA LETI, sur l'intégration d'une commande rapprochée, nous avons identifié un certain nombre de pistes et fonctionnalités qu'il serait souhaitable de voir intégrées, au sein du composant de puissance. En s'appuyant sur une approche système, cœur de métier de l'équipe, et sur un apprentissage des procédés et technologies silicium pour les composants de puissance, nous avons défini, puis travaillé sur deux pistes concrètes. La première consistait en l'intégration d'une fonction d'alimentation pour commande rapprochée. La seconde consistait, quant à elle, en l'intégration d'une fonction de protection en surtension. Ces deux pistes représentent le gros de l'activité de recherche et d'encadrement que j'ai mené ces cinq dernières années. Quelques travaux prospectifs sous la forme de projets de fin d'étude ou de M2R sont venus compléter ce travail. Au total, trois thèses et 4 M2R ont été soutenus sur ces thèmes d'intégration.

L'intégration de l'auto-alimentation.

Pour être viable technologiquement et économiquement, l'intégration de l'auto-alimentation, au sein d'un composant de puissance à structure verticale, repose sur l'utilisation de techniques de conversion élémentaires qui, associées au fonctionnement propre d'un convertisseur, peuvent déboucher sur des niveaux de performances satisfaisant. Une solution fut ainsi obtenue en imaginant utiliser une branche de régulation linéaire, intégrable en parallèle du composant à piloter et donc à alimenter. A base de composants silicium (intégrables, exception faite de l'élément de stockage), le dispositif prélève l'énergie sur la partie puissance, lorsqu'il est possible de la faire (Mitova-Thèse).

Suite à une validation à base de composants discrets, l'étude, la conception et la réalisation de prototypes partiellement intégrés furent engagées. Après un an et demi consenti autour de la prise en main des outils et des procédés technologiques de micro-électronique et de leurs contraintes (Verneau-Thèse), un jeu de masque complet fut conçu puis utilisé pour réaliser des prototypes au CIME durant l'année 2004. Une fois sortie de la salle blanche, ces derniers furent testés puis mis en œuvre pour valider l'approche. Les résultats de caractérisation ont démontré que ces premiers travaux étaient satisfaisants (Mitova-Thèse). La poursuite de ce travail se concrétise aujourd'hui par un contrat de recherche au sein du Predit Alstom Transport H2T-Tech. Les perspectives d'utilisation de cette solution innovante sont aujourd'hui bien définies, ce qui confit à ce travail, une certaine reconnaissance de la part de la communauté.

Cet axe de recherche représente notre première contribution à l'intégration de fonctions actives au sein d'un composant de puissance. Elle est basée sur une approche, volontairement minimaliste et réaliste, des enjeux et des possibilités de l'électronique de puissance. La simplicité et les performances obtenues à travers l'étude et la mise en œuvre de cette solution technique ont clairement fait apparaître tout l'intérêt qu'une approche système de l'intégration monolithique sur silicium pouvait apporter aux thèmes de l'électronique de puissance.

L'intégration d'une fonction de protection en surtension.

Basée sur une approche comparable et un procédé technologique identique, l'intégration d'une fonction de protection en surtension correspond au second temps fort de l'activité de recherche et d'encadrement que je défends aujourd'hui. L'approche retenue, dans ce cas, repose sur la mise en parallèle du composant à protéger, d'un dispositif dissipateur thermique, intégré au sein même de la puce. Ainsi, la connectique entre les différentes fonctions s'en trouve optimisée, tout comme le comportement et les couplages thermiques. Enfin, l'utilisateur garde un accès au réglage du seuil et de la sensibilité du dispositif, par l'ajout d'un capteur en externe (Alkayal-Thèse). L'ensemble fut étudié puis des prototypes furent conçus et réalisés via un *run* commun au précédent projet. Les composants, ainsi protégés, furent mis en situation, démontrant la fonctionnalité et les concepts.

Ce travail de recherche fut l'occasion d'aborder des thèmes importants de l'intégration monolithique, thèmes que sont les couplage électriques et thermiques. Ce dernier fut particulièrement étudié à travers un effort important de modélisation et de simulation numérique de cas représentatifs. Nous avons pu mettre en avant quelles étaient les conditions garantissant les meilleures performances thermiques tout en évaluant les gains potentiels pour chacune des deux fonctions intégrées (le composant à protéger et celui qui protège, tous les deux fortement dissipateurs thermiques). Ce travail se poursuit actuellement avec de nouvelles mises en œuvre concrètes, sur la base du travail déjà établi.

Mise en œuvre et caractérisation.

La mise en œuvre concrète de ces travaux fit l'objet d'attentions particulières. Deux démonstrateurs spécifiques ont permis de tester nos prototypes dans des conditions générales et bien représentatives des applications modernes de l'électronique de puissance. Ces travaux furent à l'origine de nouvelles réflexions et découlent d'un couplage important avec l'approche système et les problèmes et contraintes de l'intégration. La première, un gradateur AC-AC à prélèvement sinusoïdal (tNguyen-Thèse), entièrement réversible, nous a permis de valider le dispositif intégré d'auto-alimentation, quelque soit le principe et le mode opératoire, tout en mettant en lumière plusieurs dividendes supplémentaires. La seconde application, avec l'utilisation de dispositifs de protection en surtension au sein de structures de conversion avec composants associés en série (Alkayal-Thèse), nous permis, là aussi, de valider l'approche, mais aussi de voir que le dispositif pouvait devenir multifonctionnel, selon le contexte. Chacune de ces réalisations fut tout de même assez gourmande en énergie et en temps car les applications ne relevaient pas du tout de cas classiques mais bel et bien de cas réels et complexes.

Au final, ces travaux de recherche et les résultats qui leurs sont associés nous ont permis de développer une philosophie, ou plutôt une approche, pour aborder l'intégration des fonctions et des fonctionnalités, autour du composant de puissance. C'est elle qui est à l'origine des projets et perspectives de recherche qui suivent.

Perspectives de recherche.

Les perspectives de recherche découlent en grande partie de l'effort de recherche consenti ces cinq dernières années mais aussi des fruits et des résultats que nous avons récoltés, à travers notre travail. Plusieurs pistes apparaissent aujourd'hui clairement face à nous. La première concerne la poursuite de l'effort d'intégration de fonctions autour du composant de puissance. La seconde fait suite à une constatation et à un besoin lié au travail de conception, de capitalisation et enfin d'optimisation des composants de puissance et des fonctions intégrées qui leurs sont associés. Une autre piste repose sur la mise au point de techniques et procédés *flip-chip* et *above IC* pour les applications de puissance (avec forts niveaux de

tension et forts champs électriques). D'autres pistes, à moyen terme, sont à l'étude et sont détaillées dans le rapport de synthèse de l'habilitation à diriger des recherches. Ces travaux prospectifs concernent, à l'heure actuelle, le co-encadrement de trois thèses dont deux ont débutées à la rentrée 2005.

Intégration monolithique de fonctions au sein du composant de puissance.

L'intégration monolithique de fonctions doit se poursuivre autour de plusieurs éléments comme la commande rapprochée (Nguyen-Thèse), l'interface de communication (Vincent-Thèse) ou encore les protections et capteurs d'états. Par ailleurs, l'effort déjà consenti sur l'auto-alimentation et sur les protections en surtension (Rouger-Thèse) sera maintenu pour concrétiser l'intégration et la fonctionnalisation totale des dispositifs. L'objectif de cet axe prospectif, à moyen terme, est d'arriver à intégrer, à surcoût technologique minimal, des fonctions performantes et efficaces, au sein même du composant. Avec, en perspectives, des efforts importants à engager en terme de conception et de gestion des couplages désirables, mais aussi indésirables (technologique, électrique, et thermique), cette approche se veut complémentaire de l'activité importante et incontournable, développée au LAAS par l'équipe *Capteurs Intégration de Puissance*. En ce sens, nous avons initié une recherche prospective autour de l'axe conception et capitalisation.

Conception Assistée et Capitalisation en Intégration des Systèmes de puissance

Cet axe de recherche prospectif fut identifié, à la vue de la complexité du travail de conception et du besoin de capitalisation, sur les thématiques précédemment citées. En collaboration avec L. Gerbaud de l'équipe CDI (Conception et Diagnostic Intégrés) du laboratoire, nous développons ainsi une plateforme logicielle de *Conception Assistée et Capitalisation en Intégration des Systèmes de puissance* (CACIS, Vincent-Thèse). L'idée consiste, à partir de la définition d'un cahier des charges, à établir les différents requis à la fabrication d'un composant + fonctions intégrées, à savoir : le diagramme de cheminement technologique complet, les cotes et dimensions des composants et fonctions associées, et bien sûr, le jeu de masques complet. Ce travail s'appuie sur la filière technologique "flexible" développée au LAAS. Par ailleurs, il pourrait avantageusement bénéficier des efforts du CEGELY, en terme de modélisation et de mise en œuvre de modèles équivalents pour composant de puissance. L'outil permettra de rendre abordable, à l'électronicien de puissance, la conception en composants intégrés tout silicium, tout en offrant un support de conception performant pour les professionnels.

Développement de technologies de report et d'hybridation.

La dernière perspective de recherche développée dans ce résumé concerne l'intégration et l'hybridation hétérogène et multifonctionnelle en surface des composants de puissance et fonctions associées. Ce thème ressort physiquement du composant et donc du matériau silicium pour aborder l'hybridation, en surface de celui-ci, de fonctions que l'on ne peut, intégrer en monolithique, ou bien parce qu'il n'est pas raisonnable ou avantageux de chercher à le faire. Ainsi, le composant de puissance devient le support de nouvelles fonctionnalités. L'intérêt semble alors aussi important que les difficultés qu'il faudra relever (connectique optimale, fiabilité, procédés de fabrication collectifs, simplification de mise en œuvre, multifonctionnalisation... en opposition au fait que la surface du composant de puissance est le siège de potentiels et de champs électriques très importants, et qu'il faudra contenir, le tout associé à un comportement et une problématique thermique complexe à gérer, pour garantir la fiabilité et la durée de vie de l'ensemble).

Encadrement doctoral

6 co-encadrements de thèses depuis l'an 2000

(3 soutenues, 1 en cours et 2 ayant débutées à la rentrée 2005).

-**Guillaume Verneau**, thèse de doctorat de l'INPG, soutenue le 6 mai 2003. Financement ministériel.

Titre : Optimisation géométrique de MOSFETs de puissance en vue d'intégrer l'alimentation de l'étage de commande.

Encadrement : C. Schaeffer, 33%, L. Aubard, 33% et J.-C. Crébier, 33%.

-**Fisal Alkayal**, thèse de doctorat de l'INPG, soutenue le 27 septembre 2005. Financement étranger plus sur fonds propres.

Titre : Contribution à l'intégration monolithique de protections contre les surtensions : application aux convertisseurs de puissance haute tension.

Encadrement : R. Perret, 30%, J.-C. Crébier, 70%.

-**Radoslava Mitova**, thèse de doctorat de l'INPG, soutenue le 27 octobre 2005. Financement sur fonds propres.

Titre : Intégration de l'alimentation de la commande rapprochée d'un interrupteur de puissance à potentiel flottant.

Encadrement : C. Schaeffer, 33%, L. Aubard, 33%, J.-C. Crébier, 33%.

-**Binh D. Nguyen**, doctorant 2^{ème} année, 2004-2007, inscrit au collège doctoral de l'INPG, financé sur un contrat industriel Alstom Transport (Prédit H2T-Tech) et portant sur :

L'intégration de fonctions de commande et de protection thermique au sein des composants de puissance.

Encadrement : C. Schaeffer, 30%, J.-C. Crébier, 70%.

-**Loic Vincent**, 2005-2008, inscrit au collège doctoral de l'INPG, financé sur un contrat industriel Alstom Transport (Prédit H2T-Tech) et portant sur :

La création d'un outils métier de Conception Assistée et Capitalisation en Intégration sur Silicium pour composants de puissance (CACIS).

Encadrement : C. Schaeffer, 20%, L. Gerbaud, 40%, J.-C. Crébier, 40%.

-**Nicolas Rouger**, 2005-2008, inscrit au collège doctoral de l'INPG, avec financement AMN du ministère et portant sur :

L'intégration d'une fonction d'alimentation bipolaire pour composants de puissance.

Encadrement : C. Schaeffer, 33%, L. Aubard, 33%, J.-C. Crébier, 33%.

Encadrement et co-encadrement de 6 DEA et 2 Master Recherche depuis 1998.

D. Buzon (98), L. Jourdan (99), S. Busquet Monge (2000), R. Gannet (2000), F. Alkayal (01), A. Bajolet (03), L. Vincent (05), N. Rouger (05).

Projets et collaborations

-Deux contrats avec la société EDF comptant pour le doctorat, au cours des années 1997-98 et 1998-99, et portant respectivement sur l'étude d'une structure de conversion pour chargeurs de batteries pour véhicules électriques et sur l'étude et le dimensionnement d'un

redresseur commandé, à prélèvement sinusoïdal, pour bornes de recherche rapide pour véhicules électriques (financement 2X 100kF)

-Participation (encadrement et recherche) au contrat Schneider Electric, contracté au CPES (Centre for Power Electronics Systems, Virginia-Tech, USA), au cours de l'année 1999-2000, pour étudier, dimensionner et prototyper un convertisseur à prélèvement sinusoïdal pour les marchés industriels et grand publics (financement 1.8MF).

-Participation au sein d'une Action Spécifique *Energie Portable* sous la responsabilité de R. Perret, au cours de l'année scolaire 2001-02. Intitulé du projet : *Intégration de condensateurs sur silicium pour des applications de conversion et stockage d'énergie dans les équipements portables ou embarqués*, en partenariat avec le LGET et le LAAS de Toulouse.

-Participation au sein d'une action financée par la Fédération Elésa, et intitulée : *Interrupteur bidirectionnel en courant et en tension en technologie silicium et à commande isolée, si possible optique*, (C.Schaeffer/CIME J-C. Crébier/LEG). Sur la base d'un partenariat LEG-CIME, évaluation, des possibilités technologiques et techniques offertes par les technologies de puissance pour l'intégration de fonctions bidirectionnelles pour la coupure en électronique de puissance.

-Participation à deux reprises au sein du GdR ISP3D, sur des financements, au cours des périodes 2000-04 et 2004-2006, sur deux thèmes d'intégration en partenariat avec les équipes du LAAS puis du LAAS et du LEEI. Premier thème autour de l'intégration d'un dispositif d'auto-alimentation pour composants de puissance à structure verticale. Second thème autour de l'intégration d'un composant auto-commandé, auto-protégé et auto-alimenté sur la base d'un cœur IGBT.

-Responsable d'une *Technologie Créative* au sein du Predit H2T-Tech, Alstom Transport, pour développer, concevoir, réaliser et enfin tester, via une mise en œuvre concrète, des solutions d'intégrations poussées en électronique de puissance fort courant, forte tension (>3.3kV). Contrat sur trois ans couvrant l'intervalle de temps 2004-07. Financement à hauteur de 136k€.

Participation et encadrement au sein d'un contrat Schneider Electric, contracté avec le LEG au cours de l'année 2004-05, pour étudier le couplage d'un micro-relais magnétique avec une électronique de puissance de commutation, pour adresser les applications, petites et moyennes puissances, moyennes et hautes tensions des contacteurs/disjoncteurs sur les applications réseaux. Co-responsabilité du contrat avec l'équipe micro-système (financement 60k€).

Autres activités et responsabilités collectives

Reviewer pour les conférences EPE, IEEE PESC et IEEE IAS, et pour les revues IEEE on Industrial Electronics, IEEE on Power Electronics et IEEE on Industrial Applications.

Membre nommé du bureau du GdR ISP3D depuis 2004 en temps que co-représentant de l'équipe Electronique de Puissance du LEG et co-animateur de la thématique *intégration monolithique*.

Co-organisateur de la conférence EPF'06 (Electronique de Puissance du Futur) qui se déroulera, à Grenoble, sur le site de l'ENSIEG-INPG les 5 et 6 juillet 2006. Conférence biennale, au rayonnement national, s'appuyant sur une participation de 150 personnes environ

des communautés francophones, européennes, scientifique et industrielle, autour des thèmes de l'électronique de puissance en général.

Activités d'enseignement

Enseignements en langue anglaise à l'Université de Virginia-Tech, Virginie, USA durant l'année scolaire 1999-2000. Recruté en tant que enseignant temporaire (équivalent ATER) avec à charge, l'enseignement de deux cours de dernière année pour les élèves ingénieurs du département, Electrical and Computer Engineering : l'Amplificateur Opérationnel de A à Z, Mise en oeuvre des convertisseurs statiques.

ATER durant l'année scolaire 2000-01 à l'UIT1, département de Génie Electrique et Informatique Industrielle 1. Cours, TD et TP en électronique analogique pour les 1^{ère} année et année spéciale. Montage du cours en partenariat avec les enseignants déjà en place.

Vacataire à l'INPG-ENSIEG et à l'UJF à raison de 60 heures équivalent TD par an en moyenne, sur les périodes 1996-99 et 2001-2005 (BE, TD et TP en automatique, électrotechnique et électronique de puissance).

Fait marquants :

- Participation active dans la rénovation et le développement de trois sujets de TP-BE d'électronique de puissance 2^{ème} année ENSIEG, filière NJR, durant la période 2002-2004.
- Depuis l'année scolaire 2004-05, reprise et développement d'un cours d'option EPTE, 3^{ème} année ENSIEG, sur le thème des *physiques et principes de fonctionnement des composants actifs de puissance* (20h cours/TD par an).

Participation à l'enseignement de certains modules de formation continue ou formatec (30h équivalent TD)

Elaboration et soumission d'un BE complet, simulation plus réalisation pratique partielle, sur le thème des *physiques et principes de fonctionnement des composants de puissance* et destiné principalement aux élèves ingénieurs. Déroulement au CIME en temps partagé autour de la découverte et de l'utilisation des moyens de simulation et celles des moyens technologiques de réalisation (volume horaire estimé et minimal 8h + 8h).

Résumé de la production scientifique

Revue internationale avec comité de lecture : 8

Revue nationale avec comité de lecture : 2

Articles de conférences internationales avec comité de lecture : 30

Articles de conférences nationales avec comité de lecture : 4

Brevets : 3

Contributions à la rédaction d'ouvrages scientifiques et techniques: 3

Revue soumise : 2

Publications dans les revues internationales avec comité de lecture

[Mitova,-R.](#); [Crebier,-J.-C.](#); [Aubard,-L.](#); [Schaeffer,-C.](#), "Fully integrated gate drive supply Around Power switches", **IEEE-Transactions-on-Power-Electronics.**, May 2005; 20(3): 650-9.

[Crebier,-J.-C.](#); [Revol,-B.](#); [Ferrieux,-J.-P.](#), "Boost-chopper-derived PFC rectifiers: interest and reality", **IEEE-Transactions-on-Industrial-Electronics**, Feb. 2005; 52(1): 36-45

[Busquets-Monge,-S.](#); [Crebier,-J.-C.](#); [Ragon,-S.](#); [Hertz,-E.](#); [Boroyevich,-D.](#); [Gurdal,-Z.](#); [Arpilliere,-M.](#); [Lindner,-D.-K.](#), "Design of a boost power factor correction converter using optimization techniques", **IEEE-Transactions-on-Power-Electronics**, Nov. 2004; 19(6): 1388-96

[J.-C. Crébier](#), J.P. Ferrieux, "PFC Full Bridge Rectifiers EMI Modelling and Analysis Common Mode Disturbance Reduction", **IEEE-Transactions on Power Electronics**, Vol.19 N°2, pages378-387, mars 2004.

S. Busquet-Monge, G. Soremekun, E. Hertz, [J.-C. Crébier](#), S. Ragon, D. Boroyevich, "Power Converter Design Optimization ; A GA-based Design Approach to Optimization of Power Electronics Circuits", **IEEE Industry Application Magazine**, Vol.10 N°1, pages 32-39, Jan/Fev 2004.

P. Barbosa, F. Canales, [J.-C. Crébier](#), F.C. Lee "Design Considerations for Interleaved Three-Phase Boost Rectifiers Operating in the Discontinuous Conduction Mode", **IEEE Transactions on Industrial Electronics**, Vol.16 N°5, pages 724-734, Septembre 2001.

R. Popescu, J. Roudet, [J.-C. Crébier](#), "Power electronic converter EMC analysis through state variable approach techniques", **IEEE Transaction on Electro-Magnetic Compatibility**, Vol.43 N°2, pages229-238, mai 2001.

H. Benqassmi, [J.-C. Crébier](#), J.P. Ferrieux, "Comparison between current driven resonant converters used for single stage isolated power factor correction", **IEEE Transaction on Industrial Electronics**, Vol.47 N°3, pages 518-524, juin 2000.

Publications dans les revues nationales avec comité de lecture

[J.-C. Crébier](#), J. Roudet, J.L. Schanen, "EMI analysis of single-phase boost rectifier in the frequency domain", **Revue Internationale de Génie Electrique (RIGE)**, Vol.2 N°2, pages 215-241, 1999.

[J.-C. Crébier](#), M. Brunello, J.P. Ferrieux, "Etat de l'art des redresseurs de courant commandés", **revue 3EI**, N°18, pages 66-81, sept. 1999.

Publications dans les congrès internationaux avec comité de lecture

(6 articles de congrès correspondent à des parties ou des articles complets de revue)

- B. Nguyen, L. Vincent, J.-C. Crébier, F. Alkayal, C. Schaeffer, "*JFET Transistor used for power devices integrated over voltage protection*", **IEEE ISPSD'06**, 4-8 Juin 2006, Naples, Italie, à paraître.
- N. Rouger, J.-C. Crébier, R. Mitova, L. Aubard, C. Schaeffer, "*Simulation, Design and Testing of Integrated Power Supply For Insulated Gate Transistors*", **IEEE ISPSD'06**, 4-8 Juin 2006, Naples, Italie, à paraître.
- F. Alkayal, J.-C. Crébier, C. Schaeffer, "*Monolithic integrated over voltage protection circuits For Power MOSFET and IGBT – topology, validation and thermal analysis*", **IEEE ISPSD'06**, 4-8 Juin 2006, Naples, Italie, à paraître.
- B. Ngyuen, J.-C. Crébier, R. Mitova, L. Aubard, C. Schaeffer, "*AC switches with integrated gate driver supplies*", **EPE'05**, 11-14 Septembre 2005, Dresde, Allemagne.
- R. Mitova, J.-C. Crébier, L. Aubard, C. Schaeffer, "*Gate Driver Supply Of Power Switches Without Galvanic Insulation*", **IEEE IAS'04**, 5-7 Octobre 2004, Seattle, USA.
- M.F. Alkayal, J.-C. Crébier, C. Schaeffer, "*A new monolithic adjustable over-voltage protection circuit*", **IEEE IAS'04**, 5-7 Octobre 2004, Seattle, USA.
- R. Mitova, J.-C. Crébier, L. Aubard, C. Schaeffer, "*Integrated driver supply for power MOSFET based on vertical JFET*", **ISPS'04**, 30 Aout-3 Septembre 2004, Prague, Hongrie.
- R. Mitova, J.-C. Crébier, L. Aubard, C. Schaeffer, "*Integrated driver supply with JFET as a "linear" regulator*", **IEEE PESC'04**, Juin 2004, Aix la Chapelle, Allemagne.
- J.-C. Crébier, G. Verneau, L. Aubard, R. Mitova, C. Schaeffer, "*Integrated Driver Power Supply for Power Switch*", **EPE'03**, 3-5 Septembre 2003, Toulouse, France.
- M.F. Alkayal, J.-C. Crébier, "*Design guidelines for HF interaction reduction within Distributed Power Systems*", **EPE'03**, 3-5 Septembre 2003, Toulouse, France.
- A. Bajolet, J.-C. Crébier, R. Zlatev, C. Schaeffer, "*Design procedure of silicon trench capacitors for power integration: possible target value analysis*", **EPE'03**, 3-5 Septembre 2003, Toulouse.
- M.F. Alkayal, J.-C. Crébier, "*Effects of closed-loop control on HF interactions reduction within Distributed Power Systems*", **IEEE PESC'03**, Juin 2003, Aquapoulco, Mexique.
- G. Verneau, L. Aubard, J.-C. Crébier, C. Schaeffer, "*Empirical Power Mosfet Modeling: Practical Characterization And Simulation Implantation*", **IEEE-IAS'02**, octobre 02, Pittsburgh, USA
- L. Aubard, G. Verneau, J.-C. Crébier, C. Scheaffer, "*Power Mosfet Switching Waveforms : An Empirical Model Based On A Physical Analysis Of Charge Locations*", **IEEE-PESC'02**, 23-27 juin 2002, Queensland, Australia
- J.-C. Crébier, S. Busquets-Monge, R. Gannett, D. Boroyevich, "*Distributed Power Systems High Frequency Interactions -Study and Design Guidelines-*", **EPE 2001**, Graz, CDROM, Aout 2001.
- K; Laouamri, J-P. Ferrieux, J.-C. Crébier, "*Single stage resonant PFC rectifier based on LCT integrated device*", **EPE 2001**, Graz, CDROM, Aout 2001.
- T. Chevalier, J.-C. Crébier, G. Meunier, "*A Magneto-Dynamic Formulation Including Displacement Currents to Analyse Wounded Integrated Passive Components*", **COMPUMAG**, Evian, France, juin 2001.

O. Karim, J.-C. Crébier, C. Gillot, C. Schaeffer, "Heat Transfer Coefficient for Water Cooled Heat Sink: Application for Standard Power Modules Cooling at High temperature ", **IEEE PESC'01**, Vancouver, pages 1938-1943, Juin 2001.

J.-C. Crébier, T. Chevalier, K. Laouamri, J.P. Ferrieux, "Study and Analysis of Wounded Integrated Passive Components", **IEEE PESC'01**, Vancouver, pages 2137-2142, Juin 2001.

K. Laouamri, J.P. Ferrieux, J.-C. Crébier, T. Chevalier, "Construction and modeling of integrated LCT structure for PFC resonant converter", **IEEE PESC'01**, Vancouver, pages 1949-1954, Juin 2001.

S. Busquets-Monge, J.-C. Crébier, S. Ragon, E. Hertz, J. Wei, J. Zhang, D. Boroyevich, Z. Gürdal, M. Arpilliere, "Optimization Techniques Applied to the Design of a Boost Power Factor Correction Converter", **IEEE PESC'01**, Vancouver, pages 920-926, Juin 2001.

S. Catelani, J.-C. Crébier, C. Schaeffer, T. Marsala, "Thermal and Electrical Ageing of DBC Substrates", **IEEE PESC'01**, Vancouver, pages 1955-1960, Juin 2001.

J.-C. Crébier, P. Barbosa, F. Canales, F.C. Lee, "Frequency Domain Analysis and Evaluation of Differential Mode Input Current for Three-Phase DCM Boost Rectifiers with Different Control Strategies", **IEEE PESC'00**, Galway, pages 482-487, 18-23 Juin 2000.

J.-C. Crébier, L. Jourdan, R. Popescu, J.P. Ferrieux, "Common Mode Disturbance Reduction of PFC Full Bridge Rectifiers", **IEEE PESC'00**, Galway, pages 922-927, 18-23 Juin 2000.

J.-C. Crébier, D. Buzon, M. Brunello, J.P. Ferrieux, "The three phase interleaved boost rectifier: study and comparison", **EPE'99**, Lausanne, 7-9 Sept. 1999.

J.-C. Crébier, M. Brunello, J.P. Ferrieux, "EMI analysis of full bridge PFC rectifiers", **EPE'99**, Lausanne, 7-9 Sept. CDRom, 1999.

J.-C. Crébier, M. Brunello, J.P. Ferrieux, "Differential mode current harmonic forecast for DCM boost rectifier design", **EPE'99**, Lausanne, CDRom, 7-9 Sept. 1999.

J.-C. Crébier, J. Roudet, J.L. Schanen, "Problems using LISN in EMI characterization of power electronic converters", **IEEE PESC'99**, Charleston, pages 307-312, 27 juin – 2 juil. 1999.

J.-C. Crébier, M. Brunello, J.P. Ferrieux, "A new method for EMI study in PFC rectifiers", **IEEE PESC'99**, Charleston, pages 855-860, 27 juin – 2 juil. 1999.

J.-C. Crébier, M. Brunello, J.P. Ferrieux, N. Buchheit, "Design of a widely usable fast charging station for electric vehicles", **EVS 15**, Bruxelles, 1-3 Oct. 1998.

Congrès nationaux avec actes publiés avec comité de lecture

M.F. Alkayal, R. Mitova, J.-C. Crébier, C. Schaeffer, I. Pheng, B. Gonzales, C. Uzel, JM. Terrot, "Circuits de protection contre surtensions intégrés et compatibles pour le MOSFET de puissance", **EPF'04**, Septembre 2004, Toulouse, France.

R. Mitova, M.F. Alkayal, J.-C. Crébier, L. Aubard, C. Schaeffer, "Intégration d'un système de l'auto-alimentation de la commande rapprochée d'un interrupteur de puissance", **EPF'04**, Septembre 2004, Toulouse, France.

J.-C. Crébier, S. Busquets-Monge, R. Gannett, D. Boroyevich, "Modeling and Analysis of High Frequency Interactions between Cascaded Buck Derived Converters", CPES 2000, Blacksburg, 6-7 Sept. 2000

J.-C. Crébier, M. Brunello, J.P. Ferrieux, "Nouvelle structure de conversion DC/DC, Application à la charge rapide pour V. E.", EPF'98, Belfort, 16-18 Déc. 1998.

Brevets

J.-C. Crébier, C. Schaeffer. Dépôt de brevet européen en juillet 2003 intitulé : "Dispositif d'alimentation d'un élément de commande d'un composant électronique de puissance actif". Partenariat INPG-CNRS. N°03 291 854.2-2207.

J.-C. Crébier, C. Schaeffer, J.P. Ferrieux, J. Barbaroux, F. Alkayal. Dépôt de brevet européen en juillet 2004 intitulé : "Dispositif de protection pour composant de puissance et circuit intégré". Partenariat INPG-CNRS N° 04 291 656.9.

J.-C. Crébier, M. Brunello, J.P. Ferrieux, N. Buchheit, "Convertisseur à isolation galvanique", Date et N° de dépôt: 15/06/98, N°98 07 523, EDF, CNRS, INPG.

Ouvrages

Co-auteur du chapitre V intitulé "Vers une électronique de puissance intégrée", tome II du livre intitulé " ", éditions Hermes, 2005. Liste des co-auteurs : P. Austin, M. Breil, J.-C. Crébier, J.-L. Sanchez et C. Schaeffer.

J.-C. Crébier, "Contribution à l'étude des perturbations conduites dans les redresseurs commandés", Thèse de doctorat de l'INPG, Mai 1999.

J.-C. Crébier, "Power capacitors, test facility design and beginning of study", DEA INPG-UofT, Canada, Septembre 1995.

Plusieurs rapports d'avancement ou de synthèse en rapport avec les différents contrats et projets présentés plus haut.

Résumé :

Ce rapport de synthèse présente l'activité de recherche conduite au LEG par Jean-Christophe Créber sur intégration monolithique autour et au sein des composants de puissance. La première partie présente les grandes lignes de ce thème de recherche à travers la présentation des activités de recherche passées et en cours et leurs positionnements par rapport à la communauté nationale et internationale, scientifique et industrielles. Deux volets traitent par en particulier des thèmes : auto-alimentation des commande de grille et protection réflexe en tension. L'approche système, le contexte particulier de l'intégration monolithique et les forts couplages de l'activité aux procédés technologiques sont abordés en détails. La seconde partie du document de synthèse présente les perspectives de recherche rattachées à cette thématique. On découvre entre autres les évolutions futures envisagées vis à vis des travaux actuels. En particulier, la vision globale des perspectives intégration de l'environnement électronique du composant de puissance est bien détaillée, depuis l'alimentation, l'amplification de l'étage de commande rapprochée jusqu'aux protections et dispositifs d'interfaçages. Un volet particulier aborde le thème de la conception et plus particulièrement celui de la conception assistée et de la capitalisation en intégration des systèmes de puissance sur silicium.

Mots clés :

Electronique de puissance, Intégration monolithique, Composants de puissance à structure verticale, Conception, Technologie silicium pour composants de puissance, Environnement électronique.

Summary:

This thesis presents the research activity carried out by Jean-Christophe Créber and focused on monolithic integration of power devices and their electronic environments. The first section offers a general overview of the research activity and how it takes part in the global research activity of academic and industrial communities. Two topics are treated in more details : Integration of the gate driver self powering system and reflex over voltage protection circuits. The approach coming from the system, the monolithic integration specificities and the required links with technological issues are detailed. The second section of the thesis outlines future work and forecasted research topics. Some of them are dedicated to the evolution of present researches. General overview of forecasted electronic environment monolithic integration is well presented from gate driver powering and amplification to protection and data exchange. A specific part addresses design issues and more especially design assistance and capitalization in monolithic integration of silicon power devices.

Keywords:

Power electronics, Monolithic integration, vertical power devices, Design, Silicon power device technology, Power device electronic environment