Conception d'un circuit intégré pour la visualisation graphique - Archive ouverte HAL Accéder directement au contenu
Thèse Année : 1978

Conception d'un circuit intégré pour la visualisation graphique

(1)
1

Résumé

Increased use of graphic display units is prevented by the high cost of existing devices. Lowering their costs suggests the use of TV sets. Display electronics for such a raster-scan unit will include a screen memory containing the state of all displayable points, that is up to 256 K bits for a 512 x 512 B&W display and more for colour applications. Technological advances in NMOS memories make such memory sizes cheaper and cheaper. The control part ensuring screen refresh, memory management, vector and character generation and computer coupling remains very complex. Design of microprocessor-oriented Large-Scale-Integrated circuit including all these functions is the topic of this work.
The chip permits a decent writing speed of one point per 1,3 microseconde and a great versatility, as well for screen memory organization as for microprocessor interface. Display resolution from 64 x 64 to 512 x 512 points are possible, with any number of colours or gray levels. Microprocessor interface is standard: an eight bits bidirectional data bus, a four bits address bus, read-write signals and an interrupt request.
In order to simplify the topological layout of such a circuit (equivalent complexity of 2000 gates) of a non-repetitive structure, logical and geometrical design of elementary building blocks is defined. Functional structure of each part of the circuit is then studied, followed by its topological layout using as much as possible the available building blocks.
L'extension de l'utilisation des consoles graphiques est freinée par le prix élevé du matériel existant. Ce coût peut être abaissé par l'utilisation d'un téléviseur. Pour permettre le rafraîchissement d'un tel écran à balayage de trame, il est nécessaire de disposer d'une mémoire d'image où tous les points sont codés sur un bit en Noir et Blanc (ce qui correspond à 256 K bits pour 512 x 512 points), et davantage en couleur. Une telle capacité devient raisonnable vu l'augmentation de densité des mémoires intégrées, à condition que l'électronique de gestion de la mémoire d'image soit simple. L'intégration de celle-ci en un circuit LSI, comprenant en outre un générateur de vecteurs et de caractères câblé, prévu pour un couplage par bus microprocesseur, est l'objet de ce travail.
Le circuit permet une grande vitesse d'écriture (1,3 microseconde par point), et une grande versatilité, tant dans le format d'affichage (64 x 64 jusqu'à 512 x 512 points avec un nombre quelconque de niveaux de gris ou de couleurs) que dans le couplage microprocesseur (bus 8 bits bidirectionnel de données, bus d'adresse de 4 bits, signaux de lecture-écriture et requête d'interruption).
Dans le but de simplifier l'implantation topologique d'un tel circuit (équivalent à 2000 portes) très peu répétitif, la structure logique et géométrique d'un ensemble de fonctions de base ("briques") est proposée. La structure fonctionnelle de chacune des parties du circuit est ensuite étudiée, suivie de son implantation topologique, utilisant au mieux les briques précédemment définies.
Fichier principal
Vignette du fichier
PM-these-3cyc.pdf (3.9 Mo) Télécharger le fichier

Dates et versions

tel-00177458 , version 1 (08-10-2007)

Identifiants

  • HAL Id : tel-00177458 , version 1

Citer

Philippe Matherat. Conception d'un circuit intégré pour la visualisation graphique. Micro et nanotechnologies/Microélectronique. Université Pierre et Marie Curie - Paris VI, 1978. Français. ⟨NNT : ⟩. ⟨tel-00177458⟩
370 Consultations
100 Téléchargements

Partager

Gmail Facebook Twitter LinkedIn More