Intégration sur tranche d'une architecture massivement parallèle tolérant les défauts de fin de fabrication - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 1992

Wafer scale integration of a massively parallel architecture for defect tolerance

Intégration sur tranche d'une architecture massivement parallèle tolérant les défauts de fin de fabrication

Résumé

Cette thèse présente des méthodes et outils de conception de systèmes integres sur tranche entière (wafer scale intégration). L'application traitée (dans le cadre d'un projet européen esprit) est une architecture constituée d'un réseau 2d de 6720 processeurs (pe) monobits, destinée au traitement d'image de bas niveau. Pour tolérer les défauts de fin fabrication, une approche hiérarchisée a été implantée. Au niveau sous-système, une technique de redondance figee a consiste a implanter une colonne de pes de réserve, destines a remplacer les pes défaillants. Au niveau tranche entière, une technique de construction d'une cible maximale n'utilisant que des sous-systèmes s'appuient sur l'implantation d'un réseau de commutateurs permettant d'éviter les sous-systèmes défaillants. Une architecture originale des réseaux de commutateurs contrôle a partir des plots externes et des algorithmes efficaces de définition et construction du réseau opérationnel constituent les points forts de cette thèse
Fichier principal
Vignette du fichier
Patry.Jean-Luc_1992_these.pdf (13.15 Mo) Télécharger le fichier

Dates et versions

tel-00341630 , version 1 (25-11-2008)

Identifiants

  • HAL Id : tel-00341630 , version 1

Citer

Jean-Luc Patry. Intégration sur tranche d'une architecture massivement parallèle tolérant les défauts de fin de fabrication. Modélisation et simulation. Institut National Polytechnique de Grenoble - INPG, 1992. Français. ⟨NNT : ⟩. ⟨tel-00341630⟩

Collections

UGA CNRS TDS-MACS
113 Consultations
49 Téléchargements

Partager

Gmail Facebook X LinkedIn More