Evaluation de Back-End Of Line Optimisés pour les Inductances Intégrées en Technologies CMOS et BiCMOS Avancées visant les Applications Radiofréquences - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2009

Evaluation of Optimized BEOL Dedicated to the Integration of Inductors in Advanced CMOS and BiCMOS Technologies targeting RF Applications

Evaluation de Back-End Of Line Optimisés pour les Inductances Intégrées en Technologies CMOS et BiCMOS Avancées visant les Applications Radiofréquences

Résumé

Integrated in BEOL metallizations of CMOS or BiCMOS technologies, inductors have to meet requirements in terms of high electrical performances, low area and/or high current capability. However, this challenge is tricky to address. Actually, BEOL evolution and silicon substrate losses in Advanced CMOS technologies greatly decrease inductors' performances. Thus, the evaluation of optimized BEOL dedicated to the integration of inductors is essential if we want to target RF applications' specifications.
The main objective of this thesis is to provide optimized technological solutions for inductors integrated in silicon technologies, and targeting RF applications in the 1 - 5 GHz frequency range.
A dummy fill strategy has been evaluated at the scale of the device (without impacting its electrical performances) in order to fulfil metal density required in advanced technologies (down to the 32 nm node).
Then, we have focused our attention on the evaluation of an optimized BEOL using a Double Thick Copper module in a 65 nm CMOS bulk technology. Actually, the wish to integrate the module dedicated to the power amplifier in CMOS technology has raised high current issues (up to 1 A @ 125°C), which is impossible to target with a standard BEOL.
In the same trend, this optimized BEOL has been evaluated in SOI technology. Actually, this technology is starting to come up for the complete integration of the RF Front End module in CMOS technology thanks to its compatibility with HR silicon substrates which enables to integrate even more functions (antennas, diplexer, balun). Thus, inductor's optimization using a Double Thick Copper module has been performed in a 130 nm HR SOI CMOS technology.
Intégrées aux niveaux des interconnexions en technologies CMOS et BiCMOS, les inductances doivent répondre aux critères de fortes performances électriques, faible surface et/ou forts courants. Mais le défi n'est pas simple à relever. En effet, l'évolution du Back-End Of Line (BEOL) des technologies CMOS avancées et l'utilisation d'un substrat silicium à pertes tendent à dégrader fortement leurs performances. Ainsi, le développement de BEOL optimisés pour les inductances intégrées apparaît comme indispensable si on veut pouvoir répondre aux spécifications des circuits RF visés.
Le principal objectif de cette thèse est de fournir des choix technologiques pour l'optimisation des inductances intégrées sur silicium, visant les applications dans la bande de fréquences de 1 à 5 GHz.
Tout d'abord, une stratégie de gestion des inserts métalliques à l'échelle de l'inductance a été évaluée, afin de satisfaire les règles de densité imposées dans les technologies avancées (jusqu'au nœud technologique 32 nm).
La volonté actuelle d'intégrer le module dédié à l'amplificateur de puissance en technologie CMOS a soulevé récemment la problématique de la gestion de forts courants (jusqu'à 1 A à 125°C) qui ne peut être adressée avec un BEOL standard. Un BEOL innovant utilisant deux niveaux de cuivre épais a été étudié en technologie CMOS 65 nm
Ce même BEOL a été évalué en technologie SOI. Cette dernière commence à émerger pour l'intégration du module d'émission complet en technologie CMOS de part sa compatibilité avec des substrats silicium Hautement Résistifs. L'optimisation d'inductances utilisant ce module double cuivre épais a été menée en technologie CMOS HR SOI 130 nm.
Fichier principal
Vignette du fichier
Manuscrit_Complet.pdf (8.31 Mo) Télécharger le fichier
Loading...

Dates et versions

tel-00376382 , version 1 (17-04-2011)

Identifiants

  • HAL Id : tel-00376382 , version 1

Citer

Carine Pastore. Evaluation de Back-End Of Line Optimisés pour les Inductances Intégrées en Technologies CMOS et BiCMOS Avancées visant les Applications Radiofréquences. Micro et nanotechnologies/Microélectronique. Université Joseph-Fourier - Grenoble I, 2009. Français. ⟨NNT : ⟩. ⟨tel-00376382⟩
260 Consultations
669 Téléchargements

Partager

Gmail Facebook X LinkedIn More