

Méthode adaptative de contrôle logique et de test de circuits AMS/FR

Rafik Khereddine

► To cite this version:

Rafik Khereddine. Méthode adaptative de contrôle logique et de test de circuits AMS/FR. Autre. Université de Grenoble, 2011. Français. NNT : 2011GRENT054 . tel-00647169

HAL Id: tel-00647169 https://theses.hal.science/tel-00647169

Submitted on 1 Dec 2011

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers. L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

UNIVERSITÉ DE GRENOBLE

THÈSE

Pour obtenir le grade de

DOCTEUR DE L'UNIVERSITÉ DE GRENOBLE

Spécialité : Automatique Productique

Arrêté ministériel : 7 août 2006

Présentée par

Rafik KHEREDDINE

Thèse dirigée par **Emmanuel SIMEU** et codirigée par **Salvador MIR**

Préparée au sein du Laboratoire TIMA Dans l'École Doctorale Electronique, Electrotechnique, Automatique & Traitement du Signal (E.E.A.T.S)

Méthode adaptative de contrôle logique et de test de circuits AMS/RF

Thèse soutenue publiquement le **07 Septembre 2011**, devant le jury composé de :

M. Eduardo MENDES
Professeur à Grenoble INP, Président
M. Abbas DANDACHE
Professeur à l'université Paul Verlaine-Metz, Rapporteur
M. Serge BERNARD
Chargé de Recherche CNRS à Montpellier, Rapporteur
Mme. Nathalie JULIEN
Professeur à l'université Bretagne Sud, Examinatrice
M. Emmanuel SIMEU
Maître de conférences à l'université Joseph Fourier, Directeur de thèse
M. Salvador MIR
Directeur de recherche CNRS à Grenoble, Co-Directeur de thèse



A mon épouse Leila

A mes deux filles Maëlisse et Léa

A mes parents El Hachemi et Hayat

A mon frère Massinissa et mes soeurs Salima, Nahla et Kahina

A ma belle mère Fatima

A toute ma belle famille Cherif, Tariq, Djamila, Hakima, Hanane et leur famille

et à ma famille qui se trouve ici en France

Remerciements

Je tiens à remercier Monsieur Emmanuel SIMEU d'avoir accepté de diriger ma thèse et d'avoir fourni tous les moyens nécessaires à son bon déroulement ainsi qu'à son aboutissement.

Je remercie tout particulièrement Monsieur Salvador MIR pour la qualité de l'encadrement qu'il m'a offert tout le long de cette thèse, pour sa gentillesse, sa disponibilité et son aide permanente.

Mes remerciements vont également à tous les membres de mon jury, Monsieur Eduardo MENDES, Monsieur Abbas DANDACHE, Monsieur Serge BERNARD et Madame Nathalie JULIEN pour avoir accepté de s'intéresser à mon travail, et d'avoir passé du temps à l'évaluer.

Enfin je remercie vivement tous les membres du laboratoire TIMA et du groupe RMS, particulièrement les membres du bureau 204b, qui ont contribué de près ou de loin à l'accomplissement de ce travail, avec leurs précieux conseils et leur soutient durant toutes ces années de thèse.

Bien sûr, je ne saurais oublier de remercier mes parents qui ont su surmonter cette longue période d'absence et qui m'ont encouragé en permanence.

Enfin mes tendres remerciements vont à ma chère épouse Leila pour son inconditionnel soutien et ses encouragements dans les instants les plus difficiles malgré mes sauts d'humeurs, mes absences et mon indisponibilité durant cette période très dense en activités. Merci à petite fille chérie Maëlisse qui m'attendait jusqu'à des heures tardives les soirs pour m'offrir le plus beau sourire de l'univers. J'essaierai de ne plus rester aussi tard pour ma deuxième fille Léa qui vient de voir le jour.

Table des matières

1	Intr	oduct	ion	3
	1.1	Conte	xte	3
	1.2	Motiv	ation	6
	1.3	Contr	ibution	8
	1.4	Struct	ure de la thèse	9
2	Tec	hnique	es de modélisation et d'identification	11
	2.1	Introd	luction	11
	2.2	Choix	de la matrice/vecteur de régression	13
		2.2.1	Choix du stimulus d'entrée	13
		2.2.2	Choix du vecteur de régression	14
	2.3	Modél	isation de systèmes	14
		2.3.1	Modèles de connaissance et modèles de représentation	15
		2.3.2	Modèles paramétriques et non paramétriques	16
		2.3.3	Modèles linéaires et non linéaires	16
		2.3.4	Modèles statiques et modèles dynamiques	17
	2.4	Struct	ures des modèles	18
		2.4.1	Modèles régressifs	18
			2.4.1.1 Prise en compte des non linéarités	20
		2.4.2	Réseaux de neurones	21
		2.4.3	Méthode MARS	22
	2.5	Techn	iques de régression linéaire	23
		2.5.1	Méthode des moindres carrés classique	23
		2.5.2	Méthode des moindres carrés récursive (RLMS)	23
		2.5.3	Méthode des moindres carrés récursive étendue (RELMS)	24
		2.5.4	Autres variantes de la méthode des moindres carrés récursive	25
	2.6	Techn	iques de régression non linéaire	26
		2.6.1	Maximum de vraisemblance (MLE)	26
		2.6.2	Méthodes de descente	28
	2.7	Concl	usion	31

3	Tec	hnique	s de régression pour le test et le contrôle	33			
	3.1	Introd	uction	33			
	3.2	Test d	e circuits intégrés	33			
		3.2.1	Équipement de test automatique externe (ATE)	34			
		3.2.2	La conception en vue du test (DFT)	34			
		3.2.3	Modélisation de fautes et métriques de test	36			
		3.2.4	Les métriques de test pour les circuits analogiques	37			
	3.3	Techn	iques de régression pour le test	39			
		3.3.1	Performances et mesures de test analogique/RF $\ . \ . \ . \ .$	39			
		3.3.2	Régression et test alternatif	40			
		3.3.3	Classification	43			
		3.3.4	Identification de paramètres	45			
	3.4	Techn	iques de régression pour le contrôle	45			
		3.4.1	Contrôle basé sur l'identification hors ligne	45			
			3.4.1.1 Lois de commande basées sur la modélisation \ldots .	45			
			3.4.1.2 Commande par modèle interne (CMI) $\ldots \ldots \ldots$	50			
			3.4.1.3 La commande prédictive	53			
			3.4.1.4 Identification des systèmes non linéaires \ldots \ldots \ldots	55			
		3.4.2	Commande adaptative et calibrage en ligne	55			
			3.4.2.1 Commande adaptative directe et indirecte \ldots \ldots \ldots	55			
			3.4.2.2 Calibrage numérique	57			
	3.5	Conclu	usion	59			
4	Méthode adaptative de contrôle et de test						
	4.1	Introd		61			
	4.2	Princi	pe de la méthode	62			
	4.3	4.3 Construction des modèles de régression					
		4.3.1	Modèle comportemental	63			
		4.3.2	Modèle de prédiction des performances	68			
	4.4	Synthe	èse de la loi de commande	72			
	4.5	Cas d'	étude d'un LNA RF	74			
		4.5.1	Description du LNA	75			
			4.5.1.1 Le gain	75			
			4.5.1.2 Point de compression à 1dB (IIP1)	76			
			4.5.1.3 Point d'interception de troisième ordre (IIP3)	76			
			4.5.1.4 La figure du bruit (NF)	76			
		4.5.2	Détecteur d'enveloppe	76			
		4.5.3	Variation des performances en fonction de l'alimentation	77			
			4.5.3.1 Gain	77			
			4.5.3.2 Figure du bruit	78			

		4	.5.3.3 L	es non linéarités (IIP1 et IIP3)	. 78
		4	.5.3.4 P	aramètre de réflexion à l'entrée S11	. 78
		4	.5.3.5 P	aramètre d'isolation S12	. 79
		4	.5.3.6 P	aramètre de réflexion à la sortie S22	. 79
		4	.5.3.7 M	lodes de fonctionnement du LNA	. 79
		4.5.4 (Contrôle de	e la consommation	. 81
	4.6	Résultat	s de simul	ation	. 82
	4.7	Conclus	on		. 86
5	Val	idation e	xpérime	ntale	89
	5.1	Introduc	tion		. 89
	5.2	Le micro	contrôleu	۲	. 92
		5.2.1 H	résentatio	n du dsPiC30f4013 \ldots	. 93
		5	.2.1.1 L	e cœur	. 93
		5	.2.1.2 L	es ports I/O	. 94
		Ę	.2.1.3 L	e Timer	. 94
		5	.2.1.4 L	a liaison série UART	. 94
		5	.2.1.5 L	e bus SPI	. 94
		5.2.2 I	rogramma	ation du dsPiC30f4013 \ldots	. 94
		5.2.3 É	Valuation	des contraintes de programmation	. 95
		5	.2.3.1 C	ontraintes sur la fréquence d'échantillonnage	. 96
		5	.2.3.2 C	ontraintes sur la mémoire du dsPiC utilisée	. 96
		5.2.4 H	lésultats e	xpérimentaux	. 97
	5.3	La carte	RF		. 98
		5.3.1 H	résentatio	n du premier circuit de test	. 98
		5.3.2 (Connexions	avec le microcontrôleur	. 107
		5	.3.2.1 L	e port B	. 107
		5	.3.2.2 L	e port F \ldots	. 108
		5.3.3 I	lésultats e	xpérimentaux	. 109
	5.4	L'accélé:	romètre M	MA7361L	. 110
		5.4.1 H	résentatio	n du deuxième circuit de test	. 110
		5.4.2 (Constructio	on du modèle comportemental du MMA7361L	. 112
		5.4.3 \$	imulation	de fautes sur le MMA7361L	. 116
	5.5	Conclus	on		. 121
6	Conclusions et perspectives				
	6.1	Conclus	ons		. 123
	6.2	Perspect	ives		. 124
Bi	ibliog	graphie			125

Liste des publications de l'auteur

132

Table des figures

1.1	Évolution de la surface des composants entre l'année 2000 et 2022 $[1]$	4
1.2	Architecture simple d'un système embarqué sur la puce avec des parties	
	analogiques/mixtes, RF et MEMS	4
2.1	Principe de l'identification des systèmes	12
2.2	Représentation en 2 dimensions d'un modèle non paramétrique	16
2.3	Modélisation des systèmes dynamiques	18
2.4	Architecture d'un réseau de neurones	21
2.5	Utilisation des moindres carrés pour le calibrage d'un convertisseur	25
3.1	Les métriques de test pour un circuit avec deux performances	38
3.2	Principe de base du test alternatif	40
3.3	Synoptique général de génération de test alternatif	42
3.4	Approches de test : (a) classique et (b) alternatif	43
3.5	Utilisation des ondelettes dans le test alternatif [39]	44
3.6	Structure d'une boucle de régulation (a) et sa commande (b) $\ldots \ldots \ldots$	46
3.7	Réponse type d'un système stable	46
3.8	Les différentes actions d'un PID	47
3.9	Structure parallèle d'un régulateur PID	48
3.10	Structure canonique d'un régulateur RST	49
3.11	Structure générale de la commande par modèle interne	50
3.12	Structure de la commande par modèle interne modifiée	52
3.13	Commande par modèle interne avec modèle de filtrage	53
3.14	Structure interne de la commande predictive	54
3.15	Commande adaptative en boucle fermée (schéma de principe) : (a) Com-	
	mande adaptative indirecte (b) Commande adaptative directe	56
4.1	Contrôle et test en ligne	62
4.2	Construction des modèles de régression	63
4.3	Recherche du meilleur modèle comportemental	66
4.4	Recherche des modèles de prédiction de performances	68
4.5	Principe général de l'algorithme de prédiction des performances	71

4.6	Stratégie du contrôle logique	73
4.7	Cas d'étude d'une chaine RF	74
4.8	Architecture du CUC : (a) LNA, et (b) détecteur d'enveloppe	74
4.9	Phénomène de non linéarité dans un circuit RF	75
4.10	Performances du LNA en fonction de la tension d'alimentation.	80
4.11	Consommation du LNA en fonction de la tension d'alimentation	81
4.12	Echantillonnage des signaux d'entrée/sortie	82
4.13	Construction du modèle comportemental du LNA RF	83
4.14	Représentation de la sortie prédite d'un circuit en fonction de la sortie réelle	84
4.15	Prédiction des performances du LNA RF	85
4.16	Stratégie de contrôle logique au niveau transistor : (a) évolution de la ten-	
	sion d'alimentation, et (b) évolution des paramètres θ du modèle compor-	
	temental	86
5.1	Schéma général pour le test et le contrôle du premier démonstrateur	89
5.2	Schéma général pour le test et le contrôle du deuxième démonstrateur	90
5.3	Présentation de la carte RF	91
5.4	Présentation du microsystème MMA7361L	91
5.5	Le microcontrôleur dsPiC30f4013	92
5.6	Architecture générale du micocontroleur	93
5.7	Programmation de l'identification récursive sur le dsPiC30f4013	95
5.8	Fréquence d'échantillonnage maximale en fonction de l'ordre du modèle	
	comportemental	96
5.9	Mémoire du DSP utilisée en fonction du nombre de paramètres du modèle	97
5.10	La réponse prédite par le dsPiC30f en fonction de la réponse actuelle du	
	programme C	98
5.11	Diagramme du potentiomètre AD5200	100
5.12	Diagramme du LNA MGA62563	100
5.13	La résistance (Rbias) du potentiomètre en fonction du courant (Id) du LNA	101
5.14	Les performances du LNA MGA62563 selon les différentes fréquences de	
	fonctionnement	101
5.15	Scéma du detecteur d'enveloppe LTC5505-1	102
5.16	Caractéristiques du detecteur d'enveloppe LTC5505-1	102
5.17	Synthétiseur ADF4360-2	103
5.18	Le mélangeur LT5520	104
5.19	Carte RF de test	105
5.20	Schéma de la carte RF	106
5.21	Schéma fonctionnel de la carte RF et les différentes connexions avec les	
	dsPIC30f1	107
5.22	Diagramme temporel pour l'écriture série dans le CNA DAC7551 1	108

5.23	Chronogramme temporel du convertisseur analogique numérique ADS7817 108
5.24	Chronogramme d'écriture dans le registre du potentiomètre AD5200 109
5.25	Diagramme temporel pour l'écriture série dans le registre du synthètiseur
	ADF4360-2
5.26	L'accéléromètre MMA7361L \ldots \ldots \ldots \ldots \ldots \ldots \ldots \ldots \ldots 111
5.27	Schéma de l'utilisation d'un pot vibreur pour le test de l'accéléromètre $\ $. 111
5.28	Seuil de réaction du MMA7361L pour un signal appliqué sur la broche
	self-test
5.29	Présentation de l'accéléromètre MMA7361L utilisé
5.30	La réponse de l'accéléromètre à un signal binaire pseudo-aléatoire $\ . \ . \ . \ . \ 113$
5.31	Présentation de la réponse prédite de l'accéléromètre et de sa réponse réelle
	échantillonnée
5.32	L'évolution des paramètres du modèle compotremental de l'accéléromètre . 115
5.33	Dispersion des paramètres du modèle comportemental du MMA7361L 117
5.34	Illustration des limites de test pour les paramètres (θ_1, θ_2)
5.35	Comportement de l'accéléromètre en fonction de la tension d'alimentation . 119
5.36	Test de l'accéléromètre pour différentes valeurs de VDD
5.37	Présentation des valeurs prédites en fonction de des valeurs actuelles de la
	tensions d'alimentation du MMA7361L

 xiv

Liste des tableaux

3.1	Les différents types de défauts et de fautes résultantes	37
4.1 4.2	Différents modes de fonctionnement du LNA RF	81 86
5.1	La résistance R_{WA} du potentiomètre $\ldots \ldots \ldots \ldots \ldots \ldots \ldots \ldots \ldots \ldots \ldots$	99
5.2	Construction des limites de test pour les paramètres du modèle comporte-	
	mental	116
5.3	Identification des circuits défectueux	117

Glossaire

- $\boldsymbol{u}(t)$: entrée du système à l'instant t
- y(t): sortie mesurée du système à l'instant t
- $\hat{y}(t)$: sortie prédite par le modèle du système à l'instant t
- θ : vecteur des paramètres du modèle, constitué des éléments θ_i , $i = 1, \ldots, p$
- $\hat{\theta}$: estimateur des paramètres du modèle
- $\varepsilon(t)$: erreur de sortie
- n_u : mémoire de l'entrée \boldsymbol{u}
- n_y : mémoire de la sortie y
- n_{ε} : mémoire de l'erreur ε
- $\gamma(t)$: vecteur de régression à l'instant t
- X : matrice de régression, dont les lignes sont les $\gamma(t)$, $t = 1, 2, 3, \ldots$
- \mathbb{R}^2 : coefficient de détermination
- E(x) : espérance de x
- P : ensemble des performances du système sous test/contrôle
- L : fonction de vraisemblance
- ARX : modèle autorégressif avec des variables exogènes
- NARX : modèle ARX non linéaire
- ARMAX : modèle ARX avec moyenne mobile
- NARMAX : modèle ARMAX avec moyenne mobile
- SDARX : modèle ARX dépendant de la position
- MARS : Méthode de régression multivariée par spline adaptative
- LMS : méthode des moindres carrés
- RLMS : méthode des moindres carrés récursive
- RELMS : méthode des moindres carrés récursive étendue
- MLE : méthode du maximum de vraisemblance
- ∇f : le gradient de la fonction f
- $\nabla^2 f$: le hessien de la fonction f, qui est la dérivée du gradient de f
- CUT : circuit sous test
- CUC : circuit sous contrôle
- ATE : équipement de test automatique externe
- DFT : conception en vue du test

Chapitre 1 Introduction

1.1 Contexte

Les équipements électroniques occupent une place importante dans la société actuelle. Les composants clefs de ces circuits électroniques sont les circuits intégrés (ICs¹). La cellule de base dans les ICs est le transistor. La taille de ces transistors devient de plus en plus minuscule (voir Figure 1.1). En même temps, leur nombre évolue d'une manière exponentielle : le nombre de transistors dans une même surface d'un IC double tous les 18 mois, suivant ainsi la loi de Moore [1].

Un système embarqué peut être défini comme un système électronique et informatique autonome. En effet, un système embarqué est un système complexe qui intègre du logiciel et du matériel conçus ensemble afin de fournir des fonctionnalités données. Les systèmes embarqués sont de plus en plus présents dans notre environnement (énergie, automobiles, téléphone portable, transport ferroviaire, aéronautique, etc.). Interconnectés et communicants, ces systèmes contiennent des applications où la vitesse et la quantité de données échangées en croissance constante imposent des sauts technologiques essentiels pour le développement des activités industrielles mais aussi grand public.

Les systèmes embarqués intègrent souvent sur la même puce des composants variés incluant aussi bien des modules analogiques et mixtes (AMS²) que des composants radiofréquences (RF) dédiés à la communication, ainsi que des composants optiques pour le transfert de données en haut débit et des MEMS³ pour l'interfaçage avec le monde extérieur. Dans leurs parties numériques, les systèmes embarqués incorporent généralement des ressources de calcul sous la forme d'un ou de plusieurs microprocesseurs associés à des mémoires de stockage de type RAM ou ROM. Ces ressources sont bien évidemment limitées en capacité de calcul et de stockage. La surface qu'elles occupent est souvent très restreinte. Comme l'indique la Figure 1.2, les ressources de calcul communiquent géné-

^{1.} Integrated Circuits

^{2.} Analogue and mixed-signal

^{3.} Micro-Electro-Mechanical-Systems

ralement avec les modules analogiques et mixtes à travers des convertisseurs analogiques numériques (ADC) et des convertisseurs numériques analogiques (DAC) implémentés sous forme d'interfaces microélectroniques.



FIGURE 1.1 – Évolution de la surface des composants entre l'année 2000 et 2022 [1]



FIGURE 1.2 – Architecture simple d'un système embarqué sur la puce avec des parties analogiques/mixtes, RF et MEMS

Du fait de leur portabilité et de la mobilité des produits dans lesquels ils sont incorporés, les systèmes embarqués évoluent généralement dans des conditions environnementales non déterministes et souvent non maîtrisées. Ils sont exposés à des variations et autres contraintes environnementales susceptibles d'induire des défaillances : vibrations, chocs, variation de température, variations d'alimentation, interférences RF, corrosion, humidité, radiations, etc. D'où la nécessité de prendre en compte les évolutions des caractéristiques des composants en fonction des conditions environnementales.

En même temps que s'accroît leur sophistication, les systèmes embarqués sont utilisés dans des applications de plus en plus critiques dans lesquelles leur dysfonctionnement peut générer des nuisances, des pertes économiques ou des conséquences inacceptables. Le cahier des charges des systèmes embarqués est généralement contraignant, les contraintes peuvent concerner :

- Le coût : le prix de revient doit être le plus faible possible surtout s'il est produit en grande série. Les deux points les plus importants pour minimiser le coût de revient sont l'espace de stockage et la puissance de calcul. Ayant un espace mémoire limité de l'ordre de quelques Mo maximum, il est nécessaire de concevoir des systèmes embarqués qui répondent au besoin au plus juste pour éviter un surcoût. Il convient d'avoir la puissance de calcul juste nécessaire pour répondre aux besoins et aux contraintes temporelles de la tâche prédéfinie. Ceci en vue d'éviter un surcoût de l'appareil et une consommation excédentaire d'énergie.
- L'autonomie : il est indispensable d'avoir une consommation énergétique la plus faible possible. Dans les systèmes fonctionnant sur batteries, le besoin d'avoir un système à faible consommation est primordial.
- Le temps : le temps d'exécution et l'échéance temporelle d'une tâche sont déterminés (les délais sont connus ou bornés à priori). Cette contrainte fait que généralement de tels systèmes ont des propriétés temps réel.
- La sûreté de fonctionnement : car s'il arrive que certains systèmes embarqués subissent une défaillance, ces défaillances peuvent mettre des vies humaines en danger ou mettre en périle des investissements importants. Ils sont alors dits critiques et doivent donner des résultats pertinents dans les délais attendus par les utilisateurs (machines et/ou humains).
- La sécurité : ces systèmes peuvent être porteurs d'informations confidentielles pour leurs utilisateurs, qu'il convient de conserver et de protéger. Notamment, en ce qui concerne l'acquisition et la transmission d'informations médicales, militaires, ...

1.2 Motivation

Les technologies microélectroniques ainsi que les outils de CAO⁴ actuels permettent la conception de plus en plus rapide de circuits et systèmes intégrés très complexes. L'un des plus importants problèmes rencontrés est de gérer la complexité non seulement en termes de nombre de transistors présents dans le système à manipuler, mais aussi en termes de diversité des composants dans la mesure où les systèmes actuels intègrent, sur un même support de type SiP⁵ ou bien SoC⁶, de plus en plus de blocs fonctionnels hétérogènes : des blocs numériques tels que les processeurs et les mémoires, des blocs analogiques et mixtes, des composantes radiofréquences comme moyen de communication, des composantes optiques pour le transfert de données à haut débit, des microsystèmes pour l'interfaçage avec le monde externe, ...

Bien que très intéressantes d'un point de vue économique, les nouvelles techniques d'intégration des systèmes embarqués sur puce nécessitent une adaptation du flot de conception microélectronique à ce nouveau genre de circuit. Les défis à relever sont nombreux et couvrent divers domaines allant de l'élaboration de nouvelles technologies de gravure jusqu'au test.

Des problèmes de test apparaissent dès la conception de tels systèmes où les questions de testabilité doivent être prises en compte. Sur un système embarqué dans le même boitier (SiP), chaque composante est testée individuellement avant d'être assemblée, ensuite les interconnexions de l'ensemble sont testées. Sur un système sur puce (SoC), il n'y a pas de test individuel avant l'assemblage. Tester toutes les composantes d'un système embarqué devient très coûteux en termes d'équipements et de temps de test pour être en mesure de satisfaire la demande des clients. En outre, cet accroissement en complexité joint à une nécessité croissante de réduire le temps de mise sur le marché (TTM⁷) ne peut pas se faire au détriment de la qualité du produit commercialisé.

Jusqu'à une période assez récente, les circuits intégrés étaient essentiellement numériques. Le test de ces circuits est donc étudié depuis longtemps. Aujourd'hui, il a atteint un bon niveau de maturité. Les techniques utilisées pour le test des circuits numériques, sont bien maîtrisées et certaines d'entre elles sont standardisées [97][89]. Afin de minimiser les coûts du test, les nouvelles techniques permettent d'intégrer la circuiterie facilitant le test dans le système dès la phase de sa conception, cette technique s'appelle la technique de DFT⁸. Le circuit sous test est excité avec des signaux binaires, ces signaux d'excitation sont appelés vecteurs de test. La génération de vecteurs de test est faite de manière automatique grâce à de nombreux outils appelés ATPG⁹. La réponse du système est analysée.

^{4.} Conception Assistée par Ordinateur

^{5.} System-in-Package

^{6.} System-on-Chip

^{7.} Time To Market

^{8.} Design For Testability

^{9.} Automatic Test Pattern Generation

L'analyse consiste à comparer la sortie obtenue avec une sortie de référence. Si les deux signaux sont différents, le circuit présente une défaillance. Le test de circuits numériques pose cependant des problèmes qui le rendent de plus en plus complexe :

- L'intégration devenant de plus en plus importante, la complexité et le temps de test augmentent de façon exponentielle, par conséquent le coût du test augmente également et il pourra dépasser le prix de fabrication dans un avenir proche [1].
- L'augmentation des fréquences d'horloge permet un fonctionnement à des vitesses que les testeurs conventionnels ne peuvent atteindre. On ne peut pas alors tester ces circuits à vitesse nominale. Cela est d'autant plus gênant qu'à ces vitesses des parasites peuvent intervenir à cause des connexions entre la puce et les équipements de test.
- Enfin, les délais deviennent suffisamment importants par rapport aux cycles d'horloge pour engendrer des défaillances à haute vitesse. Le test à vitesse nominale est donc aujourd'hui indispensable.

Les circuits analogiques ont été pendant de nombreuses années supplantés par les circuits numériques et ne faisaient l'objet que de peu d'études particulières. Depuis une dizaine d'années on assiste à un retour en force de l'analogique, grâce notamment aux progrès technologiques importants accomplis dans la fabrication de ces circuits. Des fonctions analogiques sont, aujourd'hui, présentes dans la plupart des circuits mis sur le marché et les prévisions pour les années à venir confirment cette tendance. Dans le même temps, de plus en plus de systèmes complexes intégrés sur silicium intègrent à côté de l'électronique numérique des dispositifs analogiques mixtes et RF divers. Avec l'avancée technologique, les circuits AMS et RF sont intégrés dans des SoCs et des SiPs qui sont de plus en plus en plus en plus de systèmes complexes dans des SoCs et des SiPs qui sont de plus en plus complexes.

Le test des circuits AMS et RF n'a pas subit le même sort que le test numérique du fait de sa complexité. Malheureusement, il n'existe aucune méthode générique pour tester les blocs AMS et RF. En pratique, les cœurs analogiques et mixtes, ainsi que les systèmes RF, requièrent des tests fonctionnels basés sur le cahier des charges du dispositif. Pour les systèmes AMS et RF, le test fonctionnel est un test très complexe et nécessite un temps d'application très long et des équipements de test coûteux. Le prix d'un testeur destiné aux circuits AMS et RF, selon les options choisies, peut être de l'ordre de 1 à 2 millions de dollars [44] [13]. Le coût extrêmement élevé, du matériel de test pour les blocs AMS et RF est le principal maillon faible du développement des SoCs et des SiPs. Le test de ces systèmes est devenu une entrave, pour les industriels, afin d'obtenir un produit final, de haute qualité respectant le cahier des charges, à bas coût avec un temps de mise sur le marché (TTM) raisonnable. Ces contraintes rendent la problématique du test de plus en plus coûteuse. Le coût du test des blocs AMS et RF peut représenter plus de 40% du coût total pour certains systèmes [8][92], alors que ces blocs ne représentent que 5% à 30% de la surface totale du SoC [13].

En plus des différentes contraintes imposées par le test des circuits AMS et RF pour obtenir des systèmes fonctionnels, assurer un certain niveau de performances ou contrôler la consommation de ce type de circuits est devenu une nécessité et attire l'attention de plusieurs équipes de recherche [19][66][98]. Cette tâche est aussi difficile, car les performances d'un système AMS ou RF sont fortement liées aux fluctuations du procédé de fabrication, aux différentes sources de bruit, et aux conditions de l'environnement. Durant le fonctionnement, les fluctuations des valeurs de performances d'un circuit AMS ou RF peuvent les mener en dehors de leur niveau exigé.

1.3 Contribution

Le but de ce travail est la recherche de nouvelles techniques de test et de contrôle, suffisamment simples, qui mettent à contribution les ressources de calcul pour le test et le contrôle de modules AMS et RF. Les performances de ces ressources sont limitées, ce qui rend le test et le contrôle du système très difficile, avec la nécessité d'une gestion parcimonieuse (i.e. économique) des ressources disponibles. Nous proposons l'utilisation des méthodes d'identification qui peuvent être implémentées sur les ressources de calcul embarquées du système. Notre travail consiste à construire dans un premier temps hors ligne, un modèle comportemental du système et un modèle de prédiction pour chacune des performances de ce système en fonction des paramètres du modèle comportemental obtenu. Et dans un deuxième temps, notre approche consiste à utiliser les modèles précédemment construits pour le test en ligne et le contrôle du système.

Lors de la construction des modèles de régression, le modèle comportemental du système nominal et les équations de prédiction de performances doivent avoir une très grande précision pour permettre d'obtenir la meilleure prédiction possible des performances du système en utilisant seulement les paramètres du modèle comportemental. La prédiction des performances est très sensible aux variations des valeurs estimées des paramètres du modèle comportemental. En effet, une petite déviation dans l'estimation des paramètres du modèle comportemental peut donner une prédiction de performances très éloignée de sa vraie valeur. Dans cette étape on dispose du temps et des ressources nécessaires pour atteindre la précision souhaitée. Le choix judicieux de la structure du modèle comportemental est primordial. Ce modèle doit prendre en compte les non linéarités spécifiques et la dynamique des systèmes AMS et RF. La structure générale du modèle proposé fait apparaître un ensemble de paramètres linéaires et un ensemble de paramètres non linéaires. Cette séparation est justifiée et motivée par le fait que le temps et les ressources nécessaires pour faire tourner les algorithmes d'identification en ligne sont généralement très limités. Pour soulager les calculs en ligne, nous proposons ainsi de n'utiliser qu'un sous-ensemble des paramètres du modèle comportemental pour la prédiction des performances du système. Il faut noter aussi, que les algorithmes utilisés pour la construction des modèles de régression deviennent fastidieux et inappropriés pour une implémentation dans un système embarqué. Pour pallier cette difficulté, les méthodes récursives d'identification analogues à celles qui sont habituellement mises en œuvre en automatique dans les schémas de commande adaptative seront utilisées pour la construction du modèle comportemental du système. La prédiction de performances se fait ensuite en injectant, dans les équations de prédiction de performances trouvées hors ligne, les paramètres estimés du modèle comportemental mis à jour par l'algorithme d'identification.

1.4 Structure de la thèse

La suite de ce manuscrit s'organisera de la façon suivante : le chapitre 2 introduit les notions de modélisation des systèmes ainsi que les techniques de régression linéaires et non linéaires.

Le chapitre 3 survole les travaux effectués dans le domaine de l'automatique et de la microélectronique sur les techniques de régression en vue du contrôle et du test.

Notre méthodologie pour le test et le contrôle des systèmes AMS et RF est présentée dans le chapitre 4.

Dans le chapitre 5, deux cas d'études sont illustrés avec les résultats obtenus.

Finalement, des conclusions et perspectives de nos travaux sont présentées dans le chapitre 6.

Chapitre 2

Techniques de modélisation et d'identification

2.1 Introduction

L'identification est aussi bien un art qu'une science, elle permet de représenter un système quelconque par un modèle mathématique en observant ses séquences d'entrée et de sortie. Elle peut être vue comme une interface entre le monde réel des applications et le monde des mathématiques, notamment dans la théorie du contrôle et d'analyse comportementale.

Dans le domaine de l'identification, il y a de nombreuses facettes et on y trouve de nombreuses approches et méthodes. Il est difficile de rentrer dans les détails des techniques utilisées, nous exposerons dans ce chapitre celles qui sont les plus répandues, et nous donnerons plus tard plus de précisions sur les parties dont nous avons besoin dans notre étude.

Considérons le système représenté dans la Figure 2.1. On note u(t) l'entrée du système à l'instant t. $\hat{\varepsilon}(t)$ est l'erreur commise en estimant la sortie réelle du système y(t) par $\hat{y}(t)$. g est la fonction inconnue qui représente le système réel, \hat{g} son modèle mathématique estimé. θ le vecteur de paramètres inconnus du système, $\hat{\theta}$ le vecteur contenant leurs estimateurs.

L'idée de base de l'identification des systèmes est de déterminer la fonction g de l'équation (2.1) :

$$y(t) = g(\gamma(t), \theta) \tag{2.1}$$

Où γ est le vecteur de régression. Chaque élément de ce vecteur contient une fonction de u ou de y, il peut s'écrire sous la forme :

$$\gamma(t) \in \{ f_y(y(t - d_y)), f_u(u(t - d_u)), d_y > 0, d_u \ge 0 \}$$
(2.2)



FIGURE 2.1 – Principe de l'identification des systèmes

 f_y et f_u sont des fonctions quelconques.

La fonction g de l'équation (2.1) peut être linéaire ou non linéaire selon le système représenté par les vecteurs γ et θ .

La prédiction de la sortie y(t) du système se fait en estimant simultanément la structure de la fonction $g(\gamma(t), \theta)$, et ces paramètres θ comme indiqué dans l'équation (2.3).

$$\hat{y}(t) = \hat{g}(\gamma(t), \hat{\theta}) \tag{2.3}$$

L'erreur de prédiction $\hat{\varepsilon}(t)$ est donnée par l'équation (2.4).

$$y(t) - \hat{y}(t) = \hat{\varepsilon}(t) \tag{2.4}$$

Il existe un grand nombre de méthodes bien maîtrisées qui sont disponibles pour résoudre le problème d'identification des systèmes linéaires. Ces techniques très connues offrent souvent une approximation de la réalité, puisque la plus grande majorité des phénomènes sont de nature non linéaire.

Les phénomènes de non linéarité sont difficiles à traiter. Les distorsions constatées à la sortie d'un système peuvent être de natures diverses. Lorsque les non linéarités sont peu sévères, il est possible de les négliger, et de considérer le système comme linéaire. Dans le cas où ces distorsions deviennent importantes, elles doivent être explicitement identifiées et modélisées. La meilleure structure du modèle qui représente le système réel doit être trouvée, et les paramètres de ce modèle mathématique sont ensuite estimés. Cette solution donne des résultats précis du système identifié, mais elle souffre de certains inconvénients. En effet, les modèles dédiés à la représentation des systèmes non linéaires sont très coûteux en temps et en ressources de calcul. En plus, il est très compliqué de développer un modèle générique qui peut représenter tous les types de non linéarités. C'est pour cela que certains groupes de recherche se dirigent vers une modélisation non linéarire approximative du système. Cette technique très utilisée, dont les réseaux de neurones

font partie, part d'une structure de modèle supposée connue en se basant généralement sur des informations à priori sur le système. L'ensemble des paramètres du modèle choisi est ensuite estimé. Ces méthodes sont plus faciles à utiliser, une fois que la structure est définie, des algorithmes d'estimation paramétrique sont utilisés pour la recherche des paramètres optimaux.

En général, l'identification d'un système décrit dans l'équation (2.1) consiste à trouver chacun des éléments de cette équation. Les principales étapes à suivre pour la résolution d'un problème d'identification, sont les suivantes :

- choix et traitement du régresseur ou des différentes entrées/sorties (γ) ;
- choix de la structure du modèle et estimation de sa compléxité (g);
- détermination de l'algorithme d'estimation paramétrique (θ) ;
- validation du modèle identifié (ε).

Dans ce qui suit, nous allons expliquer avec plus de détails chacunes des étapes d'identification en citant quelques travaux qui ont été effectués dans chaque partie.

2.2 Choix de la matrice/vecteur de régression

Dans cette partie, nous abordons les deux problèmes essentiels pour le choix des régresseurs à utiliser dans l'identification.

2.2.1 Choix du stimulus d'entrée

Dans le domaine de la microélectronique, l'estimation des performances d'un système sous test dépend essentiellement du choix du stimulus d'entrée (signal d'excitation). Le stimulus choisi doit couvrir une large bande de fréquence pour stimuler et exciter les différents modes de fonctionnement du circuit. Cela permet lors du test du circuit de détecter une grande variété de fautes et de faire un bon diagnostic. Les fautes contenues dans un circuit ne sont pas toutes détectables à la même fréquence de fonctionnement.

Généralement, cette condition est vérifiée en utilisant un signal aléatoire gaussien ou uniforme. Dans le domaine de la commande, les séquences binaires pseudo-aléatoires (SBPA) [48] de faible amplitude peuvent être utilisées comme signal d'excitation. Les SBPA sont des successions d'implusions rectangulaires modulées en largeur, elles approximent un bruit blanc discrét. Afin de garantir la convergeance exponentielle de l'erreur d'estimation des paramètres du modèle, dans le domaine de l'automatique, notamment la commande adaptative, le signal d'entrée doit vérifier la condition de l'excitation persistante. Cette condition a été bien étudiée dans le cas des systèmes linéaires, et on dispose de formulations précises de ce que signifie l'exigence d'excitation persistante. Spécifiquement, la condition de l'excitation persistante stipule que le vecteur de régression doit effectuer un balayage périodique de l'espace. Pour s'y conformer il suffit que la puissance du signal d'entrée soit répartie sur un nombre de fréquences au moins égal à la dimension du vecteur de régression.

Il est évident que la question devient beaucoup plus complexe quand l'identification porte sur les systèmes non linéaires. La condition d'excitation persistante peut être satisfaite utilisant un signal d'entrée de type bruit blanc, qui doit en outre être non corrélé avec les perturbations, c'est un signal de ce type qui est utilisé dans le cadre de cette thèse.

2.2.2 Choix du vecteur de régression

Dans le cas des systèmes linéaires, la sélection des variables qui forment le vecteur de régression peut se faire en utilisant le critère AIC¹ de [6] dont la forme générale est donnée par l'équation (2.5):

$$AIC = 2k - 2ln(L) \tag{2.5}$$

Où k est la dimension du vecteur de paramètres θ définit dans l'équation (2.1), L est le maximum de vraisemblance du modèle de régression obtenu avec les paramètres estimé $\hat{\theta}$.

D'autre critères peuvent être utilisés tel que le MDL^2 [72][25] et le BIC³[31], ... Récemment, les recherches se sont focalisées sur les systèmes non linéaires. Dans [52] et [73] les auteurs proposent l'utilisation des outils statistiques telle que l'analyse de la variance pour l'identification des modèles non linéaires de type boite noire.

L'originalité de cette thèse, dans le cadre des systèmes non linéaires que nous traitons, est l'introduction d'un nouveau critère d'évaluation de l'erreur de régression et de la complexité du modèle. La technique proposée est basée sur les tests statistiques et l'analyse de la variance. Dans le cas d'une identification des systèmes, le modèle utilisé dans cette thèse traite les systèmes non linéaires dynamiques. Dans le cas de la prédiction des performances du système, le modèle se restreint au cas statique des systèmes non linéaires.

2.3 Modélisation de systèmes

L'identification est un domaine très vaste, avec des techniques différentes qui dépendent de la nature des modèles à estimer : linéaires, non linéaires, paramétriques, non paramétriques, statiques, dynamiques, etc.

Le but de tout processus de modélisation est de construire un modèle mathématique qui est une traduction mathématique de son fonctionnement. Lorsqu'on se trouve en face d'un nouveau processus, il est souvent nécessaire d'en construire un modèle, par exemple pour comprendre les phénomènes physiques mis en jeu, ou afin de concevoir un système automatique pour faire de la commande.

^{1.} Akaike Information Criterion

^{2.} Minimum description length

^{3.} Bayesian Information Criterion

Plusieurs techniques de modélisation sont envisageables, nous allons les introduire cidessous.

2.3.1 Modèles de connaissance et modèles de représentation

Une première démarche consiste à construire un modèle de connaissance. La conception des modèles de connaissance découle d'une analyse physique des phénomènes mis en jeu dans le système à modéliser. Lorsque cela est nécessaire, on décompose le processus étudié en éléments plus simples, pour lesquels on dispose déjà d'un modèle de connaissance éprouvé. Des données expérimentales sont ensuite utilisées, d'abord pour estimer numériquement les valeurs des paramètres du modèle, ensuite pour valider le modèle obtenu.

En particulier, dans plusieurs domaines de la recherche scientifique la modélisation a pour objet essentiel la construction des modèles de ce type, qui permettent non seulement de comprendre, mais aussi d'extrapoler le comportement d'un processus (réaction chimique, comportement d'un avion dans l'atmosphère, impact écologique d'un insecticide nouveau, ...).

Une seconde démarche, sert à construire un modèle de type "boîte noire", qu'on appel modèle de représentation. Plus précisément, on cherche une expression mathématique qui traduit de manière la plus fidèle possible le comportement "entrée-sortie" du processus dans un domaine de fonctionnement défini par l'utilisation ultérieure. Les paramètres n'ont généralement pas de signification physique. L'estimation numérique de ces paramètres repose essentiellement sur un ensemble d'observations expérimentales dont on dispose sur le processus. Dans le domaine des réseaux de neurones, cet ensemble d'observations est appelé ensemble d'apprentissage.

Les modèles "boîte noire" sont en général économiques en temps d'investigation, leur validité est limitée à un domaine de fonctionnement déterminé par l'ensemble d'apprentissage, tandis que celle des modèles de connaissance est déterminée par l'exactitude des hypothèses et la pertinence des approximations faites lors de l'analyse physique des phénomènes et de leur mise en équation. La complexité des modèles de connaissance nous conduit à utiliser un modèle de représentation dans ce travail.

D'après [55], l'idée de base de l'identification des systèmes, notamment le choix du modèle de représentation, vient du problème élémentaire connu, dans le domaine des statistiques, par l'ajustement. L'ajustement est une technique d'analyse de courbes expérimentales, qui consiste à construire une fonction mathématique, qu'on note g(.), à partir de données expérimentales γ et d'ajuster les paramètres de cette fonction pour se rapprocher le mieux de la courbe mesurée.

2.3.2 Modèles paramétriques et non paramétriques

Un modèle est dit paramétrique s'il fait parti de la famille G de modèles décrits dans l'équation (2.6) suivante :

$$G = \{g(\gamma, \theta), \ \theta \in D \subseteq \mathbb{R}^n\}$$
(2.6)

 θ est un vecteur de paramètres appartenant au sous-ensemble D de l'espace des réels de dimension n finie.

La recherche de la fonction g de l'équation (2.1) correspond à la recherche de la valeur de $\hat{\theta}$ estimateur de θ de dimension finie. Cette estimation se fait généralement en optimisant un certain critère, on peut citer l'erreur quadratique. Le résultat de cette estimation donne la fonction

$$\hat{g}(\gamma) = g(\gamma, \hat{\theta}) \tag{2.7}$$

Les modèles non paramétriques ne travaillent pas explicitement avec les familles de fonctions paramétriques définies précédemment. En effet, la fonction g de l'équation (2.1) est dite non paramétrique si elle ne peut pas être décrite par un nombre fini de paramètres réels. Dans un modèle non paramétrique, la fonction $\hat{g}(\gamma, \hat{\theta})$ est construite à partir d'une combinaison de fonctions dites de base appliquées à chacune des valeurs de y comme le montre en deux dimensions la Figure 2.2. Dans certains cas la distinction entre les modèles paramétriques et non paramétriques est difficile.



FIGURE 2.2 – Représentation en 2 dimensions d'un modèle non paramétrique

2.3.3 Modèles linéaires et non linéaires

Considérons un système avec n entrées $U(t) = [u_1(t), \ldots, u_n(t)]^T$, comme sortie y(t), et comme ensemble de paramètres $\theta = [\theta_1, \ldots, \theta_p]^T$. On dit que le modèle qui lie la sortie du système avec ses entrées est linéaire par rapport aux paramètres s'il peut s'écrire sous la forme suivante :

$$y(t) = \Upsilon(U, t)^T \theta + \varepsilon(t)$$
(2.8)

Où $\Upsilon(U,t) = [\Upsilon_1(U,t), \dots, \Upsilon_p(U,t)]^T$, $\Upsilon_i(U,t)$ une fonction quelconque des entrées. Dans le cas d'un système linéaire à deux entrées u_1 et u_2 et deux paramètres θ_1 et θ_2 , l'équation (2.9) est un exemple de modèle linéaire par rapport aux paramètres.

$$y(t) = u_1(t)u_2(t)\theta_1 + \frac{u_1(t)}{u_2(t)}\theta_2 + \varepsilon(t)$$
(2.9)

Un modèle non linéaire par rapport aux paramètres est un modèle qui ne peut pas s'écrire sous la forme de l'équation (2.8). Le modèle (2.8) peut être linéaire par rapport aux entrées si la fonction Υ est linéaire. Dans le cas général, un modèle linéaire par rapport aux entrées doit s'écrire sous la forme :

$$y(t) = \Psi(\theta)^T U + \varepsilon(t)$$
(2.10)

Où $\Psi(\theta) = [\Psi_1(\theta), \dots, \Psi_n(\theta)]^T$, avec $\Psi_i(\theta)$ une fonction quelconque des paramètres. Le modèle qui ne peut pas s'écrire sous la forme de l'équation (2.10) est dit non linéaire par rapport aux entrées. Pour un système à deux entrées u_1 et u_2 et deux paramètres θ_1 et θ_2 , l'équation (2.11) est un exemple de modèle linéaire par rapport aux entrées :

$$y(t) = \theta_1^2 u_1(t) + \theta_2 u_1(t) + \theta_1 \theta_2 u_2(t) + \varepsilon(t)$$
(2.11)

Dans le cadre de cette thèse on désigne par modèle linéaire les systèmes linéaires par rapport aux paramètres.

2.3.4 Modèles statiques et modèles dynamiques

On modélise un système par un modèle statique quand la relation entre sa sortie, ou la variable à expliquer, et les autres variables ne dépend pas des instants précédents, ce qui veut dire que le système n'a pas de mémoire.

Dans le cas d'un système statique, le vecteur $\gamma(t)$ de l'équation (2.1) est indépendant du passé, il est de la forme $\gamma(t) = [u_1, \ldots, u_n]$.

Dans le cas d'un modèle linéaire la fonction g de l'équation (2.1) est linéaire. Cette fonction a la forme d'un polynôme comme le montre l'equation (2.12) suivante :

$$y(t) = \sum_{i=1}^{n} \theta_i u_i(t) + \varepsilon(t)$$
(2.12)

L'équation (2.12) peut s'écrire sous forme matricielle :

$$Y = X\theta + \epsilon \tag{2.13}$$

Où :

$$Y = \begin{pmatrix} y(t) \\ \vdots \\ y(1) \end{pmatrix}, \ X = \begin{pmatrix} \gamma(t)^T \\ \vdots \\ \gamma(1)^T \end{pmatrix}, \ \gamma(t) = \begin{pmatrix} u_1(t) \\ \vdots \\ u_n(t) \end{pmatrix}, \ \theta = \begin{pmatrix} \theta_1 \\ \vdots \\ \theta_n \end{pmatrix}, \ \epsilon = \begin{pmatrix} \varepsilon(t) \\ \vdots \\ \varepsilon(1) \end{pmatrix}$$

Lorsque la fonction g est non linéaire par rapport aux paramètres, elle peut être de n'importe quelle forme, elle peut contenir des exponentielles, des logarithmes, des fractions, etc. Le choix de cette fonction devient une tâche très complexe. La transformation de l'équation (2.1) sous forme matricielle n'est pas possible. Un système est dit dynamique si son état à l'instant t dépend de ses états à des instants s antérieurs à t (s < t). Bien que la majorité des processus soient dynamiques et non linéaires, dans les cas pratiques on utilise souvent les modèles linéaires pour les modéliser. Quand la non linéarité de ce processus n'est pas trop sévère, une approximation linéaire dans un voisinage d'un point exploré est généralement satisfaisante.

2.4 Structures des modèles

2.4.1 Modèles régressifs

Considérons le système dynamique représenté par la Figure 2.3. Notons n_u (resp. n_y) la mémoire de l'entrée u (resp. de la sortie y).



FIGURE 2.3 – Modélisation des systèmes dynamiques

Dans le cas d'un système dynamique linéaire à une seule entrée et une seule sortie $(SISO^4)$, la relation entre la sortie et l'entrée du système peut s'écrire sous la forme suivante :

$$y(t) = \sum_{i=1}^{n_y} a_i y(t-i) + \sum_{j=1}^{n_u} b_j u(t-j) + \varepsilon(t)$$
(2.14)

Où $\{a_i, i = 1, ..., n_y\}$ et $\{b_j, j = 1, ..., n_u\}$ sont des paramètres scalaires constants.

Une équation équivalente de l'équation (2.14) est :

$$y(t) = \sum_{i=1}^{n_y} a_i z^{-i} y(t) + \sum_{j=1}^{n_u} b_j z^{-j} u(t) + \varepsilon(t)$$
(2.15)

 $O\dot{u} \ z^{-d}x(t) = x(t-d)$

L'équation (2.14) représente le modèle autorégressif avec des variables exogènes (ARX ⁵) pour des systèmes linéaires. Les termes $\{\sum_{i=1}^{n_y} a_i z^{-i} y(t)\}$ représentent la partie autorégressive (AR) du modèle et les termes $\{\sum_{j=1}^{n_u} b_j z^{-j} u(t)\}$ font intervenir des variables exogènes qui sont des entrées externes au système.

D'une manière générale on peut écrire l'équation (2.14) sous la forme :

$$y(t) = \gamma^T(t)\theta + \varepsilon(t) \tag{2.16}$$

Où $\theta = [a_1, \ldots, a_{ny}, b_1, \ldots, b_{nu}]^T = [\theta_1, \theta_2, \ldots, \theta_p]^T$ est le vecteur des paramètres du système, p est le nombre total de paramètres du modèle.

L'inconvenient de base pour le modèle ARX défini dans (2.14), est qu'il laisse peu de marge de manœuvre pour la déscription des perturbations. Les modèles ARX avec moyenne mobile (ARMAX) nous permettent d'ajouter une certaine flexibilité au modèle en écrivant l'équation des erreurs comme un bruit blanc. L'équation générale d'un modèle ARMAX est donnée par :

$$y(t) - a_1 y(t-1) + \dots - a_{n_y} y(t-n_y) = b_1 u(t-1) + \dots + b_{n_u} u(t-n_u)$$
(2.17)
+ $\varepsilon(t) + c_1 \varepsilon(t-1) + \dots + c_{n_\varepsilon} \varepsilon(t-n_\varepsilon)$

Avec comme partie moyenne mobile (MA) :

$$C(z) = (1 + c_1 z^{-1} + \dots + c_{n_{\varepsilon}} z^{-n_{\varepsilon}})\varepsilon(t)$$
(2.18)

Ce modèle peut s'écrire sous la forme :

$$y(t) = \Gamma(t)^T \tilde{\theta} + \varepsilon(t)$$
(2.19)

^{4.} Single Input Single Output

^{5.} Auto Regressive with eXogenous variables
On définit $\Gamma(t)$ le régresseur étendu par :

$$\Gamma(t) = [y(t-1), \cdots, y(t-n_y), u(t-1), \dots, u(t-n_u), \varepsilon(t-1), \cdots, \varepsilon(t-n_\varepsilon)]^T \quad (2.20)$$

et l'ensemble $\tilde{\theta}$ des paramètres correspondants par :

$$\tilde{\theta} = [a_1, \cdots, a_{n_y}, b_1, \dots, b_{n_u}, c_1, \cdots, c_{n_\varepsilon}]^T$$
(2.21)

Les modèles ARMAX sont devenus un outil standard en automatique pour le contrôle et en économétrie pour la description des systèmes.

2.4.1.1 Prise en compte des non linéarités

Les travaux de Billings et al. [23] ont permis d'investir dans un nouveau type de modèle de représentation pour les systèmes non linéaires à temps discret. Celui-ci est dénommé modèle NARMAX⁶. En effet, il a été prouvé dans [50] qu'une grande classe de systèmes non linéaires à temps discret, peut être représentée par l'équation différentielle (2.22).

$$y(t) = g(\Gamma(t)) + \varepsilon(t) \tag{2.22}$$

La fonction g de cette équation peut avoir une forme très complexe. Bien que les modèles NARMAX représentent le mieux les systèmes réels, les modèles non linéaires les plus utilisés en pratique sont les modèles ARX non linéaires (NARX⁷), dont le modèle général est donné par l'équation (2.1). La plus grande difficulté rencontrée dans l'utilisation des modèles NARX est le choix de la meilleure expression pour la fonction g.

Pour éviter des problèmes d'estimation de paramètres non linéaires, le modèle est généralement construit à partir de quelques fonctions simples et connues. Lorsque le système opère dans le voisinage d'un certain point de fonctionnement, un modèle linéaire de type (2.12) peut être utilisé pour approximer la fonction g. Car l'ensemble des fonctions polynomiales est dense dans l'espace des fonctions continues [23].

Généralement, le choix du modèle mathématique approprié à un système est basé sur les lois de la physique qui nous permettent d'avoir certaines connaissances à priori du processus. Les systèmes dont on ne dispose d'aucune information sont appelés boîte noire.

Dans le cadre de cette thèse, le système est considéré comme une boîte noire. Le modèle proposé est un modèle ARX dépendant de la situation (SDARX⁸) utilisant des fonctions radiales de base que nous détaillerons ultérieurement. Ce modèle permet de combiner les avantages du modèle ARX avec ceux du modèle NARX. Dans les systèmes stochastiques, cette approche semble être très prometteuse. Les modèles SDARX sont

^{6.} Nonlinear Autoregressive Moving average with eXogenous variables

^{7.} Nonlinear Autoregressive model with eXogenous variables

^{8.} Situation Dependent Autoregressive model with eXogenous variables

d'une très grande diversité, ils ont intégré différents domaines tels que l'environnement, l'ingénierie, l'économie, etc.

D'autres modèles plus complexes existent pour les systèmes qu'on modélise en tant que boîtes noires. Ils utilisent des fonctions de bases telles que les splines, les réseaux de neurones, et les ondelettes.

2.4.2 Réseaux de neurones

Les réseaux de neurones bénéficient d'un intérêt considérable dans le domaine de la modélisation, de l'identification, et du contrôle des systèmes non linéaires dynamiques.

L'architecture générale d'un réseau de neurones, donnée dans la Figure 2.4, est basée sur la représentation de la relation entre les entrées et la sorties d'un système. Cette relation est schématisée par une succession de couches. Ces couches sont constituées d'un certain nombre de neurones. Chaque neurone représente une fonction de base. Les entrées (resp. les sorties) de chaque neurone sont les entrées (resp. les sorties) de la fonction qu'il représente. Ces entrées (resp. sorties) sont pondérées par les poids (les paramètres) indiqués sur les arcs entrant ou sortant de chaque neurone. Les entrées de la première couche du réseau sont les entrées du système, et les sorties de sa dernière couche représentent les sorties prédites du système.

Après le traitement des données, un sous-ensemble d'apprentissage et un sous-ensemble de validation sont créés. Le réseau est entrainé avec un sous-ensemble d'apprentissage.



FIGURE 2.4 – Architecture d'un réseau de neurones

La procédure s'arrête lorsque l'erreur commise avec le sous-ensemble de validation est minimisée. Cette procédure itérative est effectuée pour minimiser :

- le nombre d'entrées;
- le nombre de couches du réseau;
- le nombre de neurones;
- l'erreur commise par rapport à la sortie du système réel.

Les inconvénients de cette méthode sont la sévère non linéarité de ses paramètres, et leur nombre qui devient très important lorsqu'on veut avoir une meilleure précision. Par conséquent, le temps nécessaire pour l'apprentissage du réseau est généralement très élevé.

L'estimation des paramètres du réseau peut se faire avec des méthodes capables d'atteindre un optimum global telles que les algorithmes génétiques. Cette technique est souvent très lourde et nécessite des ressources de calcul assez puissantes. Les méthodes les plus utilisées pour l'identification des paramètres sont les méthodes basées sur la descente du gradient. Le risque de tomber sur un minimum local est l'inconvénient principal de ces techniques. La section 2.6.2 exposera avec plus de détails les méthodes du gradient.

2.4.3 Méthode MARS

MARS⁹ est une méthode de régression non paramétrique introduite par Friedman [29]. Elle est utilisée pour la modélisation statistique des systèmes nécessitant un grand nombre d'entrées pour prédire une ou plusieurs variables de sortie. Les paramètres du modèle proposé par la méthode MARS sont linéaires, ils peuvent être estimés par la méthode des moindres carrés. L'inconvénient principal réside dans le fait que le nombre de ces paramètres soit très élevé.

L'estimateur de la fonction g de l'équation (2.1) est donné par l'équation (2.23). Cette méthode affecte à chaque point $u_i(t)$ de l'espace de données une fonction de base β_i . L'estimateur est une somme des fonctions de base pondérées par des poids linéaires notés a_i .

$$\hat{g}(u) = \sum_{i=1}^{n} a_i \beta_i(u)$$
 (2.23)

La fonction de base $\beta_i(u)$ est généralement de type :

$$\beta_i(u) = \mathbb{I}_{[u \in R_i]} \tag{2.24}$$

Il est la fonction indicatrice qui prend la valeur 1 si la condition $[u \in R_i]$ est vérifiée, et 0 si elle est fausse. R_i est un sous-ensemble sur lequel on projette l'espace de données initial.

La méthode MARS a été introduite dans le domaine du test des circuits intégrés pour prédire les performances du circuit à partir des séquences d'entrée/sortie. Nous reviendrons sur l'application de cette méthode pour le test, dans la section 3.3.2.

^{9.} Multivariate Adaptive Regression Splines

2.5 Techniques de régression linéaire

2.5.1 Méthode des moindres carrés classique

Considérons le système caractérisé par son vecteur d'entrée u(t), sa sortie y(t) et l'ensemble de ses paramètres θ . La structure générale d'un modèle linéaire est donné par l'équation (2.25).

$$Y = X\theta + \epsilon \tag{2.25}$$

Où :

$$Y = \begin{pmatrix} y(t) \\ \vdots \\ y(1) \end{pmatrix}, \ X = \begin{pmatrix} \gamma(t)^T \\ \vdots \\ \gamma(1)^T \end{pmatrix}, \ \theta = \begin{pmatrix} \theta_1 \\ \vdots \\ \theta_p \end{pmatrix}, \ \epsilon = \begin{pmatrix} \varepsilon(t) \\ \vdots \\ \varepsilon(1) \end{pmatrix}$$
(2.26)

Le vecteur de régression $\gamma(t)$ est défini dans (2.2).

Les paramètres du modèle (2.25) peuvent être estimés en utilisant un algorithme simple tel que les moindres carrés ordinaire, dont le principe est de minimiser la somme des carrés des erreurs :

$$\epsilon = Y - X\theta \tag{2.27}$$

La fonction à minimiser est donnée par l'équation suivante :

$$J = \varepsilon^T \cdot \varepsilon = (Y - X \cdot \theta)^T (Y - X \cdot \theta)$$
(2.28)

La valeur de θ qui minimise J, sous condition que la matrice $X^T X$ soit inversible, est :

$$\hat{\theta} = (X^T . X)^{-1} . X^T . Y \tag{2.29}$$

 $\hat{\theta}$ est l'estimateur sans biais de θ , cela signifie que $E(\hat{\Theta}) = \Theta$, où E(.) désigne l'espérance mathématique.

2.5.2 Méthode des moindres carrés récursive (RLMS)

La commande adaptative fait partie d'un ensemble de techniques destinées à ajuster automatiquement les paramètres d'un contrôleur lorsque les caractéristiques du système contrôlé et les perturbations qu'il subit sont inconnues ou varient dans le temps. Le comportement dynamique du système est défini par un modèle mathématique qu'on appelle modèle de référence, et un algorithme d'adaptation modifie la correction de façon à minimiser l'erreur entre la sortie du système et celle de son modèle de référence. Dans le cas d'une commande adaptative indirecte la sortie du modèle de référence est obtenue après une étape d'identification. Cette identification se fait en utilisant les ressources disponibles dans le contrôleur. Les ressources calculatoires sont parfois limitées, et l'espace mémoire disponible se résume à quelques méga octets, les calculs matriciels, notamment l'inversion de matrices, deviennent impossibles. Les méthodes récursives d'estimation paramétrique deviennent alors nécessaires. Ces méthodes ont l'avantage d'un traitement de données à leur arrivée, et l'utilisation de simple addition et de multiplications pouvant être effectuées avec des ressources restreintes.

L'estimation récursive des paramètres du modèle (2.25) peut se faire avec l'agorithme suivant :

Initialisation

 $t=0\,;$
 $\hat{\theta}_0=0\,;$
 $P_0=\sigma^{-1}I\,;$ (σ est une constante définie positive,
 I est la matrice identité)

Pour $t = 1, 2, \ldots$ calculer :

$$K_{t} = \frac{P_{t-1}.\gamma(t)}{1 + \gamma^{T}(t).P_{t-1}.\gamma(t)}$$

$$P_{t} = P_{t-1} - \frac{P_{t-1}.\gamma(t).\gamma^{T}(t).P_{t-1}}{1 + \gamma^{T}(t).P_{t-1}.\gamma(t)}$$

$$\hat{\varepsilon}(t) = y(t) - \gamma^{T}(t).\hat{\theta}_{t-1}$$

$$\hat{\theta}_{t} = \hat{\theta}_{t-1} + K_{t}.\hat{\varepsilon}(t)$$
(2.30)

Condition d'arrêt

Si la condition d'arrêt est satisfaite, on arrête l'algorithme sinon on passe à l'itération t = t+1. Dans le cas de la commande adaptative, cette condition d'arrêt n'est pas valable, puisque l'estimation des paramètres est effectuée tant que la procédure du contrôle est active.

2.5.3 Méthode des moindres carrés récursive étendue (RELMS)

Une autre variante de la méthode des moindres carrés récursive peut être utilisée, c'est l'algorithme des moindres carrés récursif étendu. Cet algorithme permet de fournir une identification pertinente sans aucun biais pour les modèles ARMAX (2.17). Le principe de cette méthode est d'inclure le polynôme (2.18). On obtient alors la matrice de régression (un régresseur) augmentée, définie par (2.20), contenant les termes passés du bruit ε .

Bien sûr, le bruit ne peut pas être mesuré, en revanche on peut faire une bonne estimation de $\varepsilon(t)$ en utilisant le modèle du processus avec expression récursive :

$$\hat{\varepsilon}(t) = y(t) + \sum_{i=1}^{n_y} \hat{a}_i y(t-i) - \sum_{i=1}^{n_u} \hat{b}_i u(t-i) - \sum_{i=1}^{n_\varepsilon} \hat{c}_i \varepsilon(t-i)$$
(2.31)

L'algorithme d'estimation de paramètres reste inchangé, le changement est dans le vecteur de régression qui fait intervenir les erreurs aux instants précédents qui devient de même type que celui défini dans (2.20), et le vecteur de paramètres qui prend en considération la partie moyenne mobile comme dans l'équation (2.21).

2.5.4 Autres variantes de la méthode des moindres carrés récursive

Les moindres carrés récursives ont attiré beaucoup d'attention dans la communauté scientifique, notamment dans le domaine de l'automatique et celui d'analyse comportementale. Les auteurs proposent des variantes de cette méthode, soit pour améliorer la convergence de l'algorithme soit pour alléger les calculs effectués.

Les auteurs dans [19], proposent une variante de l'algorithme des moindres carrés récursif pour faire le calibrage d'un convertisseur analogique numérique comme le montre la Figure 2.5.



FIGURE 2.5 – Utilisation des moindres carrés pour le calibrage d'un convertisseur

La Figure 2.5 illustre une nouvelle architecture de contrôle des convertisseurs qui consiste à mettre en parallèle un ADC de référence, qui a une grande précision mais une vitesse réduite, avec un ADC en pipeline fonctionnant à grande vitesse avec moins de précision. Le signal analogique est échantillonné dans un premier temps par un amplificateur, puis il est numérisé par les deux convertisseurs. Le signal numérique est ensuite utilisé pour le calibrage du convertisseur.

L'algorithme des moindres carrés récursif utilisé dans [19], est appelé SD-LMS¹⁰. Cet algorithme utilise le signal d'entrée u(t) des deux convertisseurs et le signe de l'erreur $(sgn [\varepsilon(t)])$ commise entre les deux signaux y(t) après calibrage du convertisseur sous

^{10.} Sign-Data Least Mean Squared

contrôle et d(t) qui représente le signal de référence, pour mettre à jour des coefficients d'adaptation θ . Ces coefficients sont pondérés par un vecteur de poids W(t) pour obtenir la correction $\delta(t)$ nécessaire pour le signal numérique de sortie. L'algorithme d'estimation est présenté ci-dessous :

$$\theta_{t+1} = \theta_t - \mu(t) \ u(t) \ sgn\left[\varepsilon(t)\right]$$

$$\delta(t) = W^T(t) \ \theta_t$$

$$\varepsilon(t) = y(t) - d(t)$$
(2.32)

 $\mu(t)$ est le pas à l'instant t. Le choix de ce paramètre est très important pour la convergence de l'algorithme. Si le pas est grand l'algorithme converge rapidement mais avec moins de précision sur l'estimation finale de l'optimum. Si $\mu(t)$ est petit la convergence sera lente mais on aura plus de précision.

Dans un autre travail [21], une variante de cet algorithme est proposée. Notamment, pour le choix des entrées et le choix du pas $\mu(t)$. L'algorithme SS-LMS¹¹ considère le signe de l'erreur ε et le signe du signal d'entrée u(t) comme entrée de l'algorithme. Tant dis que l'algorithme ED-LMS¹² considère, comme entrée, la valeur de l'erreur et celle du signal u(t). Ce dernier est le meilleur parmi les trois du point de vue convergence, parce qu'il utilise l'information complète. Mais, son implémentation est très coûteuse.

Comme indiqué dans [21], le pas $\mu(t)$ peut être considéré comme une constante, mais pour améliorer la convergence de l'algorithme, il est parfois préférable de prendre un pas dynamique. Pour utiliser un pas variable, une implémentation d'un générateur de pas est nécessaire. Le pas est initialisé à une valeur $\mu_{initial}$. À l'instant (t + 1), Le générateur du pas utilise, pour la mise à jour du pas, la valeur estimée de l'erreur $\varepsilon(t)$ et sa valeur actuelle $\mu(t)$.

2.6 Techniques de régression non linéaire

2.6.1 Maximum de vraisemblance (MLE)

Considérons un système dont l'entrée est notée u(t) et la sortie y(t). Ce système peut être représenté par l'équation (2.1).

L'entrée du système est considérée comme connue. La sortie quant à elle, est une variable aléatoire, elle a comme densité de probabilité $P(y, \eta), \eta = [\eta_1, \ldots, \eta_p]^T$ étant les paramètres de cette densité de probabilité.

Notons y(k) pour k = 1, ..., n des observations indépendantes et identiquement distribuées selon la loi de la variable aléatoire y. On appelle vraisemblance de $y = \{y(1), ..., y(n)\},\$

^{11.} Sign-Sign Least Mean Squared

^{12.} Error-Data Least Mean Squared

la fonction de probabilité suivante :

$$L(y(1), \dots, y(n), \eta) = \prod_{i=1}^{n} P(y(i), \eta)$$
(2.33)

On cherche à trouver le maximum de cette vraisemblance pour que les probabilités des réalisations observées soient aussi maximums.

Si L est dérivable, ce maximum est atteint s'il existe une valeur de η qui satisfait que la première dérivée soit nulle et que sa deuxième dérivée soit négative. L étant toujours positive, et le logarithme népérien est une fonction croissante, il est équivalent et souvent plus simple de maximiser le logarithme népérien de la vraisemblance (le produit se transforme en somme, ce qui est plus simple à dériver).

L'estimateur du maximum de vraisemblance de $\eta = \arg \max_{\eta} L(y(1), \ldots, y(n), \eta)$ est obtenu en maximisant $ln(L(y(1), \ldots, y(n), \eta))$ car la fonction ln est monotone croissante. La solution est donnée par $\hat{\eta}$ tel que :

$$\frac{\partial ln(L(y(1),\ldots,y(n),\eta))}{\partial \eta_j}|_{\eta=\hat{\eta}} = 0; \ \mathbf{j}=1,\ldots,\mathbf{p}$$
(2.34)

$$\frac{\partial^2 ln(L(y(1),\ldots,y(n),\eta))}{\partial \eta_j}|_{\eta=\hat{\eta}} < 0; \ j=1,\ldots,p$$
(2.35)

L'estimateur obtenu par le maximum de vraisemblance possède de bonnes propriétés statistiques, puisqu'il est :

• Convergent, un estimateur $\hat{\eta}$ est dit convergent s'il converge en probabilité vers η , soit :

$$\lim_{n \to \infty} P(|\hat{\eta} - \eta| \le \varepsilon) = 1 \tag{2.36}$$

 Asymptotiquement efficace, puisque sa variance, notée V(η̂), atteint la borne de Cramer-Rao qui est une borne inférieure de la variance d'un estimateur sans biais. Elle est donnée par l'équation suivante :

$$V(\hat{\eta}) \ge \frac{1}{-E[\frac{\partial^2}{\partial \eta} ln L_y(y(1), \dots, y(n), \eta)]}$$
(2.37)

• Asymptotiquement distribué selon une loi normale, quand $\hat{\eta}$ suit une loi normale quand $n \to \infty$.

Si les erreurs suivent une loi normale $N(0, \sigma)$, de moyenne nulle et de variance σ^2 :

$$P_{\varepsilon}(\varepsilon(t)) = \frac{1}{\sigma\sqrt{2\pi}} e^{-\frac{1}{2}(\frac{\varepsilon(t)}{\sigma})^2}$$
(2.38)

Ce qui est équivalent à :

$$lnP_{\varepsilon}(\varepsilon(t)) = const - ln\sigma - \frac{\varepsilon(t)^2}{2\sigma^2}$$
(2.39)

Dans le cas où l'erreur ε de l'équation (2.1) est gaussienne, la sortie y est elle aussi gaussienne.

$$L(y(1), \dots, y(n)) = \prod_{t=1}^{n} P_{\varepsilon}(\varepsilon(t))$$
(2.40)

L'équation (2.40) est équivalente à la suivante :

$$lnL(y(1),\ldots,y(n)) = \sum_{t=1}^{n} lnP_{\varepsilon}(\varepsilon(t))$$
(2.41)

Le paramètre σ est supposé connu. Des équations (2.40) et (2.39), maximiser la vraisemblance de y revient à minimiser la somme des erreurs quadratiques. Le critère de minimisation devient alors :

$$f(\theta) = \frac{1}{n} \sum_{t=1}^{n} (y(t) - g(\gamma(t), \theta))^2$$
(2.42)

On retrouve ainsi le critère des moindres carrés.

2.6.2 Méthodes de descente

Les techniques d'estimation de paramètres des modèles non linéaires les plus utilisées et que nous allons développer dans cette partie seront les méthodes itératives basées sur le gradient.

Ces méthodes ont pour objectif de trouver un des optima d'une fonction f à la fois selon le choix du point de départ. Leur inconvénient réside sur le fait qu'elle peuvent tomber sur un minimum local.

Dans le cas de la régression, la fonction f peut être la somme des erreurs quadratiques donnée par l'équation (2.43):

$$f(\theta) = \sum_{i=1}^{n} \varepsilon(t)^{2} = \sum_{i=1}^{n} [y(t) - g(\gamma(t,\theta))]^{2}$$
(2.43)

La recherche de la valeur de θ pour laquelle le minimum de f est atteint se fait suivant un processus itératif. La technique part d'un point de départ (θ^0) pour essayer d'atteindre le minimum avec une certaine précision. Le choix du point de départ est très important dans ce type de méthodes. Selon le point de départ, la méthode converge ou pas vers un minimum global.

Le principe de mise à jour des paramètres est donné par l'équation (2.44). À chaque itération k+1, les paramètres du modèle sont mis à jour en fonction de leur valeur calculée à l'itération k. Le processus s'arrête lorsque les critères d'arrêt sont satisfaits.

$$\theta_{k+1} = \theta_k + \alpha_k \ d_k \tag{2.44}$$

Où :

- $-\theta_k$ est la valeur estimée du paramètre θ à l'itération k;
- $-d_k$ est la direction de descente, il est une fonction du gradient;
- $-\alpha_k$ est la longueur du déplacement selon la direction d_k .

L'efficacité des méthodes de descente dépend du choix de la direction d_k et du pas α_k . La direction est toujours choisie dans le sens inverse du gradient. Le pas est choisi de sorte que $f(\theta_k + \alpha d_k) < f(\theta_k)$, $\alpha > 0$. En pratique, le calcul de la nouvelle valeur du pas peut être très coûteuse.

Plusieurs méthodes ont été proposées pour le choix de la direction et le calcul du pas. Dans notre travail, nous avons implémenté et utilisé des méthodes basées sur le gradient en apportant des modifications sur les versions classiques. Nous exposerons ces méthodes avec plus détails dans le chapitre IV. Plusieurs critères ont été proposés pour le calcul du pas. Nous citons ci-dessous les deux critères les plus utilisés.

La valeur du pas α est dite admissible, pour une décente d, quand elle satisfait les deux inégalités suivantes :

Pas d'Armijo :

$$f(\theta_k + \alpha d_k) \le f(\theta_k) + \tau_0 \alpha \nabla f(\theta_k)^T d_k$$

$$\tau_0 \in [0, \frac{1}{2}]$$
(2.45)

Où $\nabla f(\theta_k)$ désigne le gradient de la fonction f au point θ_k , il est de la forme :

$$\nabla f(\theta_k) = \begin{pmatrix} \frac{\partial f}{\partial \theta_1}(\theta_k) \\ \vdots \\ \frac{\partial f}{\partial \theta_p}(\theta_k) \end{pmatrix}$$
(2.46)

Pas de Wolf :

$$\nabla f(\theta + \alpha d)^T d \le \tau_1 \nabla f(\theta)^T d$$

$$\tau_1 \in [\tau_0, 1]$$
(2.47)

La condition de **Goldstein** (2.48) peut remplacer les deux inégalités précédentes :

$$f(\theta_k) + (1 - \tau_2)\alpha \nabla f(\theta_k) \le \nabla f(\theta + \alpha d) \le f(\theta_k) + \tau_2 \alpha \nabla f(\theta_k)^T d \qquad (2.48)$$
$$0 < \tau_2 < \frac{1}{2}$$

Nous présentons quelques méthodes qui utilisent le gradient pour la mise à jour des paramètres, la différence entre les méthodes réside soit dans le calcul du pas soit dans le calcul de la direction de descente, soit dans les deux. La méthode de Gauss-Newton est basée sur la minimisation de l'approximation quadratique (Taylor au second ordre) de la fonction f au point courant. La fonction f doit être continue est deux fois différentiable. Cette condition est valable pour les deux méthodes qui suivent. Gauss-Newton propose la direction $d_k = -\nabla f(\theta_k)$ et le pas $\alpha_k = [\nabla^2 f(\theta_k)]^{-1}$ où $\nabla^2 f(\theta_k)$ est la dérivée du vecteur gradient défini dans l'équation (2.46), ce qui implique la mise à jour suivante :

$$\theta_{k+1} = \theta_k - [\nabla^2 f(\theta_k)]^{-1} \nabla f(\theta_k)$$
(2.49)

Le calcul du hessien, la seconde dérivée, de f n'est pas toujours facile à faire, une approximation de sa valeur est donnée par : $H = \hat{\nabla}^2 f(\theta_k) = \nabla f(\theta_k) \nabla f(\theta_k)^T$ Les paramètres de la méthode de la plus grande pente appelée aussi méthode du gradient, sont mis à jour suivant l'équation (2.50)

$$\theta_{k+1} = \theta_k - A\nabla f(\theta_k) \tag{2.50}$$

 $d_k = -\nabla f(\theta_k)$ et $\alpha_k = A$ est une matrice diagonale définie positive, elle peut être égale à la matrice identité ou diag[H] qui est une matrice carrée dont les élements de la diagonale sont ceux de H, les autres termes sont nuls. La méthode de Levenberg Marquardt combine la méthode de Gauss-Newton et celle du gradient, ce qui donne l'algorithme suivant :

$$\theta_{k+1} = \theta_k - [H + \lambda I]^{-1} \nabla f(\theta_k) \tag{2.51}$$

 $d_k = -\nabla f(\theta_k)$ et $\alpha_k = [H + \lambda diag[H]]^{-1} \lambda$ est un réel positif. Si après une mise à jour, l'erreur f décroit, il faut diminuer la valeur de λ , on va appliquer la méthode de Gauss-Newton. Lorsque l'erreur augmente après une mise à jour cela signifie qu'on doit appliquer essentiellement la méthode du gradient, on augmente la valeur de λ . L'augmentation et la diminution de la valeur de λ se fait généralement en le multipliant ou en le divisant par 10.

Critères d'arrêt

Comme les méthodes de déscente sont des méthodes itératives, il faut définir un critère d'arrêt. Habituellement, parmis les critères d'arrêt utilisés on trouvera :

- Un critère sur le déplacement : si $||\theta_{k+1} \theta_k||$ est très petit, c'est qu'on ne progresse plus beaucoup.
- Un critère sur la progression de l'objectif : si $||f(\theta_{k+1}) f(\theta_k)||$ est très petit, on peut être presque arrivé à un point minimum ou maximum. On peut aussi mesurer la norme du gradient.
- Un critère bête et dur, sur le temps de calcul ou le nombre d'itérations.

Comme toujours, rien ne vaut une bonne connaissance de la fonction sous-jacente, quand il faut décider de critères d'arrêt.

Les critères proposés dans ce travail, et que nous exposerons plus tard, forment une fonction multi-objectif. Il se basent sur les critères classiques combinés avec le problème de la compléxité du modèle.

2.7 Conclusion

Dans ce chapitre, nous avons présenté quelques notions sur l'identification. Les différentes étapes de toute procédure d'identification ont été exposées avec les différentes techniques concernant chaque étape.

Dans la suite de ce manuscrit, nous travaillerons avec des modèles non linéaires dynamiques. Nous proposons d'utiliser les modèles SDARX avec des fonctions de base radiales pour la modélisation de ce type de systèmes. Toutes les méthodes d'estimation de paramètres ont été implémentées et utilisées dans notre travail avec quelques adaptations et changements afin d'améliorer leur convergence et leur précision.

Chapitre 3

Techniques de régression pour le test et le contrôle

3.1 Introduction

Les techniques de régression sont utilisées dans plusieurs domaines et pour des objectifs divers. Les deux domaines qui nous intéressent et sur lesquels nous travaillons sont le contrôle et le test des systèmes embarqués. Dans ce chapitre, nous exposerons les différents travaux qui ont été effectués dans le domaine de la régression statistique pour faire de l'identification. Cet état de l'art nous permettra d'introduire nos travaux et de les situer par rapport à ce qui se fait dans les domaines de l'automatique et de la microélectronique.

La première partie de ce chapitre présentera quelques concepts sur le test des circuits intégrés.

Dans la deuxième partie, nous exposerons les travaux les plus récents sur les techniques de régression utilisées en vue du test de circuits analogiques, mixte et RF.

Nous basculerons ensuite vers les travaux antérieurs réalisés sur les techniques de régression utilisées pour le contrôle et le calibrage des systèmes.

La dernière partie est dédiée au calibrage des systèmes mixtes et RF. Cette technique empreinte beaucoup aux techniques d'identification utilisées pour le contrôle dans le domaine de l'automatique.

3.2 Test de circuits intégrés

Le test d'un circuit intégré est le garant de la conformité de sa conception et de sa réalisation vis-à-vis des spécifications dans le cahier des charges. On peut distinguer plusieurs types de tests :

 Test structurel qui se fait en appliquant au circuit des vecteurs de test afin de vérifier si la séquence de sortie récupérée correspond à la sortie attendue.

- Test fonctionnel qui consiste à vérifier si les paramètres importants du circuit satisfont le cahier des charges.
- Test alternatif qui est une nouvelle technique pour tester les circuits mixtes et RF introduite dans [67][35][94]. Cette technique vise la réduction du coût du test fonctionnel en facilitant l'estimation des performances qui sont requises dans le processus de test fonctionnel. Ce test utilise des équations de régression permettant d'estimer les performances (non directement mesurables) du circuit à l'aide d'un ensemble réduit de mesures de test.

3.2.1 Équipement de test automatique externe (ATE)

La méthode classique utilisée pour le test d'un circuit dans l'industrie consiste à le connecter à un ATE¹ chargé d'appliquer des vecteurs de test sur les broches d'entrée du circuit. Cette technique souffre de plusieurs lacunes :

- l'équipement est très coûteux;
- le temps de test, qui comprend également le temps de génération et d'application de l'ensemble des vecteurs de test et le traitement de la réponse du CUT², augmente rapidement;
- la fréquence de test doit être supérieure ou égale à celle du CUT, et une partie de la perte de rendement d'un test est due au manque de précision des ATE [90].

En effet, toutes ces contraintes et inconvénients liés à l'utilisation des ATE posent de nouveaux défis pour le test des ICs.

3.2.2 La conception en vue du test (DFT)

Les inconvénients recensés en utilisant les ATE poussent à la recherche de nouvelles techniques, afin de réduire son coût. Ce coût inclue plusieurs aspects :

- le coût de la génération des vecteurs de test;
- le coût de l'équipement de test;
- et le coût du processus de test lui-même, qui est le temps nécessaire pour le test d'un circuit.

Ces différents coûts peuvent être très élevés et peuvent dépasser le coût de la conception du circuit. Il est donc très important de les garder dans une fourchette raisonnable. Afin de réduire ces coûts, des recherches actuelles visent l'intégration dans le circuit dès sa conception d'une circuiterie de test. Cette technique est appelée conception en vue du test (DFT 3).

En effet, la technique DFT prend en compte le problème de test très tôt dans le processus de conception, elle permet de faciliter la testabilité d'un IC dès sa conception,

^{1.} Automated Test Equipment

^{2.} Circuit Under Test

^{3.} Design For Testability

en lui intégrant en plus de sa circuiterie principale un ensemble de circuits de test afin de réduire le coût de test et d'améliorer la fiabilité du circuit. Les techniques de DFT ont souvent deux objectifs principaux : la contrôlabilité et l'observabilité.

Nous décrirons par la suite quelques techniques classique de DFT [51] :

- 1. Méthode de segmentation/partitionnement. Suivant certaines procédures, le système est partitionné afin d'augmenter la contrôlabilité et l'observabilité. Dans cette méthode, davantage de pins entrées/sorties (I/O) peuvent être nécessaires pour donner accès aux frontières de certaines partitions. Cela demande l'incorporation de multiplexeurs dans le circuit permettant de sélectionner le mode de fonctionnement normal ou le mode test.
- 2. Technique de scan. C'est une des techniques DFT les plus utilisées pour les circuits séquentiels. Cette technique est basée sur la conversion des éléments de la mémoire du circuit en un registre à décalage appelé scan-path. Par conséquent, tous les états du circuit sont complètement contrôlés et observés par les principales entrées/sorties. L'avantage de la technique scan par rapport à la technique de segmentation est que le nombre de pins I/O est réduit, il est inversement proportionnel à la taille du circuit.
- 3. Technique de l'auto test. Dans cette technique la circuiterie du test est intégrée dans le circuit principal. Les vecteurs de test sont générés en interne, et le test peut être fait à la fréquence de fonctionnement du circuit. Contrairement aux techniques précédentes, l'auto test (BIST⁴) peut permettre de tester le circuit sans avoir recours à un testeur externe, et dans certains cas cette technique simplifie considérablement la tâche au testeur externe. Le composant du test est intégré dans le circuit, celui-ci a la même durée de vie que le circuit principal, il est utilisé par le fabricant et par l'utilisateur final du circuit.

On peut séparer les techniques du BIST analogique existantes en deux catégories : le BIST fonctionnel et le BIST orienté défauts. Les techniques du BIST fonctionnel visent à vérifier de façon exacte la fonctionnalité du CUT. Plusieurs techniques de BIST fonctionnel ont été proposées pour certaines classes de circuits analogiques et mixtes, notamment des techniques qui incluent les convertisseurs analogique-numérique et celles qui incluent les convertisseurs numérique-analogique. Une technique complexe en termes de ressources est le BIST utilisant un processeur de signal numérique (DSP ⁵) [81]. Le DSP est responsable de la génération et du traitement du signal en utilisant la transformée de Fourier rapide (FFT ⁶). D'autres techniques de BIST sont présentées par [27] pour un BIST pseudo aléatoire, et les techniques de BIST basées sur l'histogramme HABIST pour les convertisseurs [12].

^{4.} Built-In Self-Test

^{5.} Digital Signal Processor

^{6.} Fast Fourier Transform

Les techniques de BIST orientées défauts utilisent des stimuli de test et des signatures non conventionnelles pour détecter les défauts de fabrication qui induisent un mauvais fonctionnement du circuit.

Il existe aussi des techniques sans vecteurs de test. Par exemple, des techniques qui relient la sortie du circuit sous test à son entrée pour que le circuit devienne un oscillateur [10]. Cette technique utilise la fréquence d'oscillation du système pour faire de l'auto test. Il est prouvé que cette fréquence est liée aux paramètres qui caractérisent l'état du circuit (fonctionnel ou défectueux), et peut donc être utilisée comme indicateur de test. Cette technique est connue sous le nom de OBIST⁷.

3.2.3 Modélisation de fautes et métriques de test

Dans le domaine numérique, le type de fautes qu'on considère typiquement est un collage à 0 ou à 1. Ceci est souvent équivalent à un court circuit ou circuit ouvert. Dans le cas numérique, la signature est soit bonne soit fausse, il suffit de la comparer à des signatures de référence pour voir s'il y a ou non une défaillance. Dans le cas d'un circuit analogique, la sortie est toujours sujette à des fluctuations. Le circuit est refusé si ses performances se trouvent en dehors de leur intervalle de confiance. Cette fluctuation des performances est causée par une déviation d'un ou de plusieurs paramètres physiques de leur valeur nominale.

Dans le cas des circuits analogiques les fautes peuvent être regroupées en deux types :

- les fautes catastrophiques qui sont dues aux circuits ouverts, courts circuits, ou à une grande déviation d'un des paramètres du circuit;
- les fautes paramétriques qui sont dues à une petite déviation d'un ou de plusieurs paramètres du circuit.

Sunter et Nagi [86] ont résumé les différents défauts de fabrication ainsi que les fautes provoquées comme suit.

Dans le tableau 3.1 les colonnes représentent les fautes causées par les lignes correspondant aux différents défauts de fabrication (globaux, locaux, circuits-ouverts et courtscircuits) :

A2 : En théorie cette faute ne devrait pas se produire. Tant que tous les paramètres du processus sont dans leurs limites de spécification, le circuit devrait fonctionner correctement. Mais en pratique, le concepteur ne peut pas simuler toutes les combinaisons possibles de paramètres du processus pour toutes les conditions.

A3 : En théorie, ce type de faute ne peut pas apparaître. Elle est encore plus rare que la précédente (A2). Exceptionnellement, cette faute peut apparaître si la conception n'est pas assez robuste, quand par exemple les marges ne sont pas suffisamment grandes ce qui est causé par une mauvaise anticipation pour les différentes combinaisons de variations de paramètres du processus, ou pour cause de températures ou de voltages extrêmes.

^{7.} Oscillation-Based BIST

	FAUTE (effet)		
	Toutes les performances	faute	faute
DEFAUT (cause)	dans les limites	paramétrique	catastrophique
	de spécifications		
Paramètres du processus	pas de défaut	A2	A3
dans les limites	et pas de faute		
des spécifications			
Paramètres du processus	B1	B2	B3
hors limites			
de spécifications			
Courts-circuits	C1	C2	C3
et circuits ouverts			

TABLE 3.1 – Les différents types de défauts et de fautes résultantes

B1 : Ce type de défaut peut causer un problème de fiabilité.

B2 : Cette catégorie inclue les fautes paramétriques classiques.

B3: Cela peut arriver, par exemple, quand une variation de paramètres du processus cause une variation de la tension seuil ce qui bloque un transistor à l'état on ou off.

C1 : Une faute catastrophique peut être transparente mais poser des problèmes au niveau fiabilité.

C2 : Cette situation peut se présenter dans une chaîne de transistors, si l'un d'entre eux est court-circuité, il peut en résulter un courant d'alimentation excessif.

C3 : C'est la classe de fautes catastrophiques classiques.

Les défauts comme B1 et C1, qui ne dégradent pas les spécifications mais qui affectent à la fiabilité du circuit ne sont pas pris en compte pour les métriques de test, parce qu'en théorie la liste de ce genres de défauts est limitée.

3.2.4 Les métriques de test pour les circuits analogiques

Quand un circuit contient des défauts, au delà des déviations d'un ou de plusieurs paramètres physiques, il est appelé circuit défaillant. Ce type de circuits est représenté par (x) dans la Figure 3.1 qui représente la répartition d'un échantillon de circuits par rapport à deux de ces performances.

Un circuit est fonctionnel s'il accompli toutes les fonctionnalités pour lesquelles il est conçu, ce type de circuits est représenté dans la Figure 3.1 par un (o).

Des limites à ne pas franchir sont associées à chaque performance, ces limites sont appellées spécifications ou limites de test. Ces limites sont définies dans le cahier des charges du circuit. Lors du test, si un circuit est considéré comme respectant les spécifications dictées dans le cahier des charges, celui-ci passera le test. Les circuits qui passent le test apparaissent dans la Figure 3.1 dans la zone sombre encadrée par les limites de test de chacune des performances. Par contre, si le test juge qu'il ne vérifie pas une des spécifications exigées, ce circuit est rejeté, on dit qu'il a échoué au test. Dans la Figure 3.1, les circuits rejetés par le test par rapport aux spécifications des deux performances étudiées, apparaissent en dehors de la zone sombre.

Un test n'est pas toujours en mesure de détecter tous les circuits fonctionnels ou défectueux avec une grande précision. Généralement, l'erreur faite par le test en jugeant par exemple un circuit fonctionnel alors qu'il est défaillant est de l'ordre de part par million (PPM). Ce type de circuits peut être distingué dans la Figure 3.1 par les (o) qui sont dans la zone sombre.



FIGURE 3.1 – Les métriques de test pour un circuit avec deux performances

Les métriques de test permettent d'évaluer la qualité d'un test. Dans le cas des systèmes numériques la qualité d'un test est précisément définie par les deux principaux critères quantitatifs utilisés qui sont :

- la couverture de fautes, qui est définie par le rapport nombre de fautes détectées par le test et le nombre total de fautes existantes;
- le taux de défauts qui est la proportion de circuits défaillants qui passent le test.

L'application directe de ces métriques numériques dans le domaine des circuits analogiques donnera une mauvaise représentation des effets analogiques complexes. En effet, définir la couverture de fautes analogiques par le simple pourcentage de circuits ouverts et de courts-circuits, donne bien évidemment une idée très restreinte et fausse de la couverture de fautes, tant que les fautes paramétriques ne sont pas considérées. Pour les circuits analogiques, les fautes paramétriques sont plus importantes en nombre que les fautes catastrophiques. Par ailleurs, elles sont plus difficiles à détecter. Il a été démontré [64] que les fautes paramétriques dominent en général les fautes catastrophiques, ce qui veut dire que les fautes catastrophiques sont détectées dès lors que les fautes paramétriques sont détectées. Avec une définition statistique des fautes paramétriques, les métriques de test dans le domaine des circuits analogiques acquièrent un sens et une définition plus précise.

Les métriques de test les plus utilisées, telles qu'elles sont définies dans [17] sont les suivantes :

- le rendement de test (Y_T) , qui est la probabilité pour que le circuit passe le test;
- la couverture de rendement (Y_C) , qui est la proportion des circuits qui passent le test parmi les circuits fonctionnels;
- la perte de rendement (Y_L) , qui est la proportion des circuits qui échouent le test parmi les circuits fonctionnels;
- le taux de défauts (D), qui est la proportion des circuits défaillants parmi ceux qui passent le test.

3.3 Techniques de régression pour le test

Dans cette partie nous exposons des techniques de test de circuits AMS et RF basées essentiellement sur la régression statistique. Ces techniques peuvent utiliser différentes mesures et performances du circuit pour le tester.

3.3.1 Performances et mesures de test analogique/RF

Généralement, les techniques de test utilisent soit des mesures, soit des performances du CUT afin de juger si le circuit est fonctionnel ou pas. Chaque circuit possède ses propres performances. Le cahier de charges définit les limites à ne pas dépasser pour chacune des performances du circuit. Ces performances diffèrent d'un composant à un autre. Pour un filtre par exemple, les performances qui peuvent être vérifiées sont la bande passante, la fréquence de coupure, etc. Pour un LNA, un mélangeur et un amplificateur de puissance RF, les performances les plus utilisées sont le gain qui est le rapport entre l'entrée et la sortie du circuit, la figure du bruit qui représente le niveau de bruit existant dans le circuit, les paramètres de linéarité tels que le point de compression et les intermodulations que nous allons expliquer avec plus de détails dans le chapitre suivant.

Récemment, des capteurs intégrés ont été proposés pour le test des circuits RF. Ces capteurs sont divers et permettent d'obtenir des informations spécifiques sur le circuit. Le détecteur RMS⁸, par exemple, fournit une tension continue proportionnelle à la valeur efficace de la tension d'un signal RF. Un capteur d'enveloppe récupère l'enveloppe du

^{8.} Root Mean Square

signal basse-fréquence modulé par une porteuse radio-fréquence. Un capteur de courant quand à lui récupère le courant d'alimentation du circuit.

Les capteurs intégrés dans les circuits RF sont implantés dans des endroits minutieusement choisis. En effet, les circuits analogiques RF sont très sensibles à toute variation affectant leurs paramètres de polarisation et d'adaptation (réseaux d'adaptation en entrée et en sortie). La difficulté majeure réside donc dans la transparence du capteur par rapport au CUT RF.

3.3.2 Régression et test alternatif

Contrairement au test fonctionnel classique qui nécessite une mesure lourde et coûteuse des performances, le test alternatif a pour objectif d'utiliser certaines mesures accessibles du CUT pour prédire ses performances. L'objectif du test alternatif est de faciliter la procédure de test, en remplaçant le test fonctionnel par des mesures simples à l'aide d'une séquence d'entrée qui optimise la relation non linéaire entre ces mesures et les performances du système.



FIGURE 3.2 – Principe de base du test alternatif

Le principe de base de ce test, illustré dans la Figure 3.2, réside dans le fait qu'une variation dans le domaine des paramètres de conception provoque une variation dans l'espace des mesures et une variation dans l'espace des performances. Le but est de construire des équations de régression qui nous permettent de faire le lien direct entre les variations dans l'espace des mesures et les variations dans l'espace des performances comme le montre la Figure 3.2. Plusieurs problèmes se présentent :

- le premier concerne le choix judicieux des performances et des mesures qui garantissent une robustesse suffisante des équations de régression;
- le second problème est celui de l'optimisation de la séquence d'entrée de test afin de maximiser la relation non linéaire entre les mesures effectuées sur le circuit sous test et les performances à prédire;
- le troisième problème est lié à la pertinence du choix de l'algorithme de régression non linéaire.

Le stimulus de test doit être judicieusement choisi afin de prédire les performances du circuit sous test. Ce signal doit permettre une forte corrélation entre les mesures et les performances. La Figure 3.3 montre comment choisir le signal d'excitation pour obtenir une meilleure relation entre les performances d'un circuit et ses mesures. Un échantillon de circuits est généré à partir de variations paramétriques des valeurs nominales du circuit sous test (CUT). Les mesures et les performances obtenues de chaque circuit généré dépendent directement des paramètres de conception de ce circuit. La qualité des équations de régression qui prédisent les performances à partir des mesures permet de savoir si le stimulus de test est optimal ou non. Si la qualité de la régression obtenue n'est pas satisfaisante, un autre stimulus est généré pour refaire la procédure citée ci-dessus.

Dans [94], une technique basée sur les algorithmes génétiques est utilisée pour optimiser le signal d'excitation d'un amplificateur opérationnel. Ce signal est choisi de manière à minimiser le nombre de circuits mal classés. Les performances du CUT sont prédites à partir de sa réponse transitoire. Chacune des performances prédites est comparée à ses limites de test spécifiées dans le cahier des charges comme le montre la Figure 3.4. Cette comparaison permet de dire si le circuit est fonctionnel ou défaillant. Contrairement à l'approche de test classique, la décision de test est prise directement à partir des mesures. Dans l'approche classique, Figure 3.4(a), des testeurs très coûteux sont utilisés. Souvent, le test de chaque performance nécessite une re-programmation du testeur, et les points de mesures sont généralement difficilement accessibles. Dans l'approche alternative, Figure 3.4(b), le test se fait sur des performances prédites à partir de mesures plus facilement accessibles.

Les différentes étapes proposées dans [94] pour le test des circuits analogiques sont :

- Générer un stimulus de test. Ce signal permet une bonne classification de circuits en fonctionnel et défectueux.
- Utiliser des techniques statistiques (exemple la méthode MARS exposée dans la Section 2.4.3) pour construire une relation entre les performances du circuit et sa réponse transitoire. Ces équations de régression sont sauvegardées dans l'ordinateur de test.



FIGURE 3.3 – Synoptique général de génération de test alternatif

- Appliquer le signal d'excitation choisi pour le CUT. Les mesures de test sont récupérées pour prédire les performances en utilisant les équations de régression sauvegardées.
- Séparer les circuits en deux classes, défaillants et fonctionnels.

Dans [39], les auteurs proposent d'utiliser un stimulus unique pour prédire toutes les performances d'un LNA de type CMOS fonctionnant à 2.4GHz. Ce stimulus est soit un signal modulé en amplitude soit un signal à deux fréquences. Dans ce travail la sortie d'un détecteur d'enveloppe est utilisée pour prédire les performances d'une chaîne RF. Cette enveloppe de sortie est convertie par un ADC en un signal numérique. L'enveloppe du signal de sortie est fortement corrélée avec les performances du système. Cette enveloppe, notée y(t), est transformée par la suite en une somme d'ondelettes (équation (3.1)) pour extraire les caractéristiques du bruit. Les coefficients d'ondelettes obtenus sont utilisés



FIGURE 3.4 – Approches de test : (a) classique et (b) alternatif

pour prédire les performances du système.

$$y(t) = \sum_{j=0}^{J} \sum_{k} d_{jk} \psi_{jk} + \sum_{k} c_k \phi_k$$
(3.1)

 ϕ_k est une fonction d'échelle associée à la fonction de base ψ_{ik} .

Une des caractéristiques importantes de la transformation en ondelettes consiste à obtenir une bonne résolution temporelle du signal transformé lorsqu'on est en hautes fréquences, mais une mauvaise résolution fréquentielle. Par contre, dans le cas où on travaille en basses fréquences les ondelettes donnent une bonne résolution fréquentielle et une mauvaise résolution temporelle.

La transformation de l'enveloppe en ondelettes se fait après sa numérisation. Le signal y(t) converti par un ADC est transformé en une série de coefficients d'ondelettes d_{jk} et c_k pour un niveau de décomposition J. Ce niveau de décomposition désigne le nombre d'ondelettes à utiliser. La largeur de l'ondelette est proportionnel à la valeur de J. Les coefficients d'ondelettes sont utilisés pour prédire les performances du système (Figure 3.5). La méthode MARS est utilisée pour contruire les équations non linéaires entre les coefficients d'ondelettes et les performances du CUT. Ces ondelettes jouent un rôle de filtre pour le bruit contenu dans l'enveloppe du signal de sortie du CUT.

3.3.3 Classification

Une nouvelle méthode, proposée dans [85], est basée sur l'utilisation de classificateurs pour séparer les circuits défectueux et fonctionnels. Les auteurs proposent dans un premier temps de choisir le sous-ensemble de performances qui sert à tester le circuit. Ce sousensemble contient les performances les plus faciles et les moins coûteuses à calculer, ce qui



FIGURE 3.5 – Utilisation des ondelettes dans le test alternatif [39]

pénalise bien évidemment les performances RF et favorise celles en basse fréquence. En particulier, le sous-ensemble minimal est choisi en utilisant les algorithmes génétiques qui utilisent une fonction multi-objectifs. Dans un deuxième temps, le sous-ensemble obtenu est injecté à un classificateur, qui peut être soit les réseaux de neurones soit la méthode du plus proche voisin, pour séparer les circuits fonctionnels des circuits défaillants.

À partir d'un échantillon du circuit, la technique proposée dans [85] consiste à construire un sous-ensemble d'apprentissage pour entraîner un classificateur et un sous-ensemble de validation pour valider les résultats obtenus. Les circuits respectant les spécifications prédéfinies sont dit fonctionnels, et ceux qui violent une des spécifications qui leurs sont imposées sont considérés comme défaillants. Les frontières entre un circuit fonctionnel et un circuit défaillant sont construites par le classificateur entraîné, en supposant que les circuits fonctionnels et les circuits défaillants de l'ensemble d'apprentissage sont connus à priori. Bien évidemment, le classificateur est bien entraîné pour l'ensemble d'apprentissage, mais avec l'ensemble de validation des erreurs de classification peuvent apparaître. Un classificateur bien entraîné donne une frontière qui minimise le taux d'erreur de classification des circuits testés.

3.3.4 Identification de paramètres

Une technique différente de celles exposées précédemment, basée sur la modélisation comportementale du circuit, est proposée par [99]. Le circuit est excité avec un signal riche en fréquence qui peut être soit un signal avec des impulsions à largeurs variables, soit un signal pseudo périodique. L'expérience étant effectué sous MATLAB, le circuit est donc sans bruit et l'estimation des paramètres de la fonction de transfert peut être exacte. Un niveau de bruit est ajouté au signal de sortie, pour mieux se rapprocher d'un équipement de test réel. Le signal d'entrée et celui de la sortie échantillonné sont injectés à l'outil d'identification. Cet outil utilise la méthode des moindres carrés pour l'estimation des paramètres de la fonction de transfert du circuit qui est de type ARX. Les paramètres de la fonction de transfert entre l'entrée et la sortie du circuit sont estimés. Les valeurs estimées de ces paramètres sont utilisées pour tester le circuit. Les limites ou les intervalles de tolérance pour chaque paramètre de la fonction de transfert du circuit sont déterminées à partir des simulations Monte Carlo du circuit nominal (en prenant les valeurs moyennes des paramètres physiques) qui ne contient pas de défaut. Les paramètres prédits de la fonction de transfert du circuit sous test sont comparés aux limites obtenues précédemment. Si un ou plusieurs paramètres est en dehors des limites fixées par simulation Monte Carlo, le circuit est déclaré comme défaillant. Par ailleurs, si tous les paramètres se retrouvent dans leur intervalle voulu, en théorie la décision ne peut pas être prise sur la fonctionnalité du circuit, mais en pratique, le circuit est considéré comme fonctionnel. Les fautes injectées dans les circuits testés sont toutes détectées par le testeur. Ce qui montre l'efficacité de cette technique qui est bien démontrée pour les systèmes linéaires.

Dans le cadre de cette thèse, nous nous sommes inspirés de la sensibilité des paramètres du modèle comportemental aux fautes contenues dans le circuit. Cependant, les performances du circuit sont prédites à partir des paramètres du modèle comportemental. Ces valeurs prédites sont comparées à des limites de test définies par le cahier de charges. Le circuit est classé selon la prédiction de chacune des performances par rapport à ses spécifications.

3.4 Techniques de régression pour le contrôle

Dans ce qui suit, nous présenterons les différentes méthodes et techniques de régression qui sont utilisées pour le contrôle, notamment l'identification hors ligne et en ligne.

3.4.1 Contrôle basé sur l'identification hors ligne

3.4.1.1 Lois de commande basées sur la modélisation

L'identification est une opération qui permet de déterminer les caractéristiques dynamiques d'un système, qui peut être représenté, comme dans la Figure 3.6, par une fonction notée (P). La connaissance de ces caractéristiques est généralement nécessaire pour la conception et la mise en œuvre d'une boucle de régulation qui permet de garantir certaines performances du système.



FIGURE 3.6 – Structure d'une boucle de régulation (a) et sa commande (b)

Dans ce contexte, le but d'une identification est de contribuer à la construction d'un régulateur qui fait la synthèse de la loi de commande déterminant le signal d'excitation u optimal appelé commande. La réponse type d'un système stable est illustrée dans la Figure 3.7.



FIGURE 3.7 – Réponse type d'un système stable

Parmis les lois de commande les plus répondues on peut citer le régulateur PID (à actions Proportionnelle, Intégrale et Dérivée), illustrées dans la Figure 3.8, qui permet d'effectuer une régulation en boucle fermée de systèmes industriels. C'est le régulateur le plus utilisé dans l'industrie, et il permet de contrôler un grand nombre de procédés. L'erreur e observée, dans la Figure 3.6(b), est la différence entre la consigne (sortie désirée) et la mesure (la sortie actuelle du système). Les régulateurs continus réalisent généralement

la relation :

$$y(t) = G e(t) + \frac{1}{T_i} \int_0^t e(t)dt + T_d \frac{\partial e(t)}{\partial t}$$
(3.2)

Dans le cas discret, le régulateur élabore une grandeur de commande discrète y(t)en fonction de l'écart de réglage e(t) du système à commander. Selon la complexité du régulateur, la grandeur de commande à l'instant t = nT est formée en fonction de la valeur de l'écart à cet instant, mais aussi aux instants précédents (n - 1)T, (n - 2)T, ...On crée des régulateurs discrets standard qui traduisent en valeurs discrètes l'expression (3.2).



FIGURE 3.8 – Les différentes actions d'un PID

Le PID génère 3 actions de compensation de l'erreur qui sont illustrées dans la Figure 3.8 :

- Une action *Proportionnelle* : cette action est la plus classique. Elle consiste à appliquer une correction en rapport avec la différence *e* instantanée entre la mesure et la consigne courante. L'erreur *e* est multipliée par un gain *G*. Lorsque *G* augmente, le temps de montée est plus court mais le dépassement est plus important (voir la Figure 3.7). Le temps d'établissement du régime stationnaire varie peu et l'erreur statique se trouve améliorée. La sortie $S_{\text{proportionnelle}}$ de ce bloc est illustrée dans la Figure 3.8(a). Cette sortie $S_{\text{proportionnelle}}$ est donnée soit par $S_{\text{proportionnelle}} = G(r-y)$, soit dans le cas d'un régulateur inverse par $S_{\text{proportionnelle}} = -G(r-y)$.
- Une action *Intégrale* : le régulateur intègre l'écart de réglage en fonction du temps. Cependant, dans le domaine des régulateurs discrets, l'intégration est remplacée par une sommation de l'écart de réglage discret e(t). La contribution intégrale, notée $S_{integrale}$, se calcule comme l'indique l'équation (3.3).

$$S_{integrale}(nT) = G_i \sum_{j=0}^n e(jT), \quad G_i = \frac{T}{T_i}$$
(3.3)

Cette contribution est présentée dans la Figure 3.8(b). Le réglage de la contribution intégrale peut se faire de deux façons, soit par le réglage du Ti, soit par le réglage de

n qui est le nombre de fois où l'on somme l'entrée durant l'unité de temps, car nous avons la relation $Ti = \frac{T}{n}$. Cette équation peut être écrite sous la forme récurrente donnée par l'équation 3.4.

$$S_{integrale}(nT) = S_{integrale}((n-1)T) + G_i e(nT)$$
(3.4)

L'équation (3.5), donne la fonction de transfert de l'action intégrale du régulateur.

$$H_{integrale}(z) = \frac{S_{integrale}(z)}{e(z)}$$
$$H_{integrale}(z) = G_i \frac{z}{z-1} = G_i \frac{1}{1-z^{-1}}$$
(3.5)

• Une action *Dérivée* : l'action dérivée se traduit par un terme proportionnel à la différence des écarts de réglage aux instants d'échantillonnage nT et (n-1)T. L'action dérivée, notée S_{derivee} , est donnée par l'équation (3.6) et illustrée dans la Figure 3.8(c).

$$S_{\text{derivee}}(nT) = G_d[e(nt) - e((n-1)T)], \quad G_d = \frac{T_d}{T}$$
 (3.6)

où T_d est exprimé en unité de temps. Le réglage de la dérivée se fera en fixant T_d qui est un coefficient qui multiplie la valeur de la dérivée instantanée.

L'équation (3.7) illustre la fonction de transfert de l'action dérivée du régulateur.

$$H_{d}(z) = \frac{S_{\text{derivee}}(z)}{e(t)}$$

$$H_{d}(z) = G_{d} \frac{z-1}{z} = G_{d}(1-z^{-1})$$
(3.7)

Il existe plusieurs architectures possibles pour combiner les 3 effets (série, parallèle ou mixte). La Figure 3.9 illustre une architecture parallèle du PID :



FIGURE 3.9 – Structure parallèle d'un régulateur PID

La commande u donnée par le PID parallèle à appliquer au système est donnée par l'équation (3.8). Les calculs sont réalisés en parallèle et une somme est effectuée sur les différentes contributions pour obtenir la commande à appliquer.

$$u = G(r - y) + \frac{1}{T_i} \int (r - y)dt + T_d \frac{d(r - y)}{dt}$$
(3.8)

Dans le cas d'une structure canonique d'un régulateur numérique (Figure 3.10) l'équation



FIGURE 3.10 – Structure canonique d'un régulateur RST

entrée/sortie du système peut s'écrire sous la forme suivante :

$$u(t) = -\frac{R(z^{-1})}{S(z^{-1})}y(t) + \frac{T(z^{-1})}{S(z^{-1})}r(t)$$
(3.9)

Où :

- -r est la consigne ou la sortie désirée. Le régulateur a pour rôle de faire converger la sortie du système pour avoir la valeur r;
- -y est la sortie du système;
- les fonctions de transfert R, S et T qui forment le régulateur, sont déterminées par la résolution de l'équation de Bezout qui fait intervenir aussi bien le modèle du système identifié que les performances souhaitées pour le système en boucle fermée.

La résolution de l'équation diophantine (ou identité de Bezout) donnée par l'équation (3.10) conduit à l'identification des polynômes S et R.

$$P_c(z^{-1}) = AS + BR (3.10)$$

 $P_c(z^{-1})$ est le dénominateur de la fonction de transfert du système, il est nommé polynôme caractéristique. Dans le cas du système donné dans la Figure 3.10, la fonction de transfert est donnée par l'équation (3.11) :

$$y(t) = \frac{B(z^{-1})T(z^{-1})}{Pc(z^{-1})}r(t)$$
(3.11)

Les polynômes R et S jouent un rôle en régulation, tandis que T assure la poursuite.

Pour assurer la réalisabilité (contrainte de causalité) de l'identité de Bezout, les contraintes (3.12) suivantes doivent être respectées :

$$deg(S) \ge deg(R)$$

$$deg(S) \ge deg(T)$$
(3.12)

Le choix du régulateur sera effectué lorsque, ayant défini les pôles de la boucle fermée, c'est-à-dire le polynôme $P_c(z^{-1})$, il reste pour un procédé à calculer les polynômes R et S de l'équation (3.10). L'identité de Bezout possède une solution minimale unique (les degrés des polynômes R et S sont les plus petites possibles) si les conditions (3.13) sont vérifiées.

$$deg P_{c}(z^{-1}) \leq deg A(z^{-1}) + deg B(z^{-1}) - 1$$

$$deg S(z^{-1}) = deg B(z^{-1}) - 1$$

$$deg R(z^{-1}) = deg A(z^{-1}) - 1$$
(3.13)

Dans cette méthode il n'y pas de restriction ni sur les degrés des polynômes A et B de la fonction de transfert du système, ni sur le retard du procédé, ni sur les zéros de la fonction de transfert du système, car la méthode ne les compense pas; ils peuvent être stables ou instables.

3.4.1.2 Commande par modèle interne (CMI)

L'idée de base de la CMI est de concevoir une synthèse de commande qui agit en parallèle sur le système en temps réel et son modèle comportemental, comme on peut le remarquer sur le schéma de base d'une CMI (Figure 3.11), en regard de la structure de commande en boucle fermée classique (Figure 3.6(b)), en incluant un bruit additif à la sortie du système réel.



FIGURE 3.11 – Structure générale de la commande par modèle interne

Dans ce schéma, le système réel est représenté par son modèle P, d est une perturbation inconnue appliquée à sa sortie. M est le modèle comportemental du système réel, c'est l'estimation de P, il est excité avec la même entrée contrôlée u que le système P. La sortie réelle y_p du système est comparée à la sortie y_m de son modèle comportemental M, la différence entre les deux signaux est désignée par \tilde{d} . L'écart \tilde{d} est soustrait de la consigne r pour donner un signal e. Ce signal passe par un correcteur C pour donner l'entrée u du système.

Pour le système représenté dans la Figure 3.11, on a les équations suivantes :

$$u = Ce \qquad u = \frac{C}{I + C(P - M)}r - \frac{C}{I + C(P - M)}d$$

$$e = r - \tilde{d} \qquad \Rightarrow \qquad (3.14)$$

$$\tilde{d} = (P - M)u + d \qquad y_p = \frac{CP}{I + C(P - M)}r + \frac{I - CM}{I + C(P - M)}d$$

Avec les relations (3.14), on peut constater que dans le cas où le correcteur C est l'inverse du modèle M ($C = M^{-1}$) qui lui même représente avec beaucoup de précision le système réel (M = P), la sortie (y_p) du système suit parfaitement la valeur désirée (r).

La mise en œuvre effective de la structure CMI passe par des techniques qui concourent à deux principes généraux :

- minimiser la sensibilité de la structure CMI pour un rejet de perturbation maximal :

$$S = \frac{y_p}{d} = \frac{1 - CM}{I + C(P - M)}$$
(3.15)

- maximiser la sensibilité complémentaire pour une meilleure poursuite :

$$T = \frac{y_p}{r} = \frac{CP}{I + C(P - M)}$$
(3.16)

C est donc choisie de telle sorte que || S || soit minimal et $|| T || \le 1$.

Dans le principe de base de la commande par modèle interne, plus le modèle est proche de la réalité plus la structure s'approche d'une structure en boucle ouverte.

Un correcteur de type boucle fermée peut donc compenser ce handicap tout en élargissant la classe des systèmes pour lesquels la structure est applicable.

D'autre part, l'écart \tilde{d} entre le système réel et son modèle comportemental peut être dû à de multiples raisons, de sorte qu'il est plus raisonnable de considérer ce signal comme exogène par rapport à la commande. La structure de la Figure 3.11 est modifiée comme le montre la Figure 3.12



FIGURE 3.12 – Structure de la commande par modèle interne modifiée

On retrouve des relations similaires à celles de l'équation (3.14), où le rôle de r est joué par $x = r - \tilde{d}$:

$$u = \frac{I}{I + CM}Cx$$

$$y_m = \frac{M}{I + CM}Cx$$

$$y_p = \frac{P}{I + CM}Cx + d$$
(3.17)

Le correcteur peut alors être choisi le plus simple possible en garantissant les performances de la structure CMI. En effet, le correcteur agit toujours sur l'écart entre la consigne et la sortie réelle y_p du système. Si le système et son modèle son identiques, l'écart entre y_p et y_m sera nul $\tilde{d} = 0$ et x = r.

Pour améliorer la robustesse de la boucle de contrôle, les écarts entre le modèle comportemental et le système réel doivent être minimisés. Généralement, ces écarts apparaissent dans la partie haute fréquence de la réponse fréquentielle du système, un filtre passe-bas M_f (voir Figure 3.13) est ainsi ajouté pour atténuer les effets de l'inadéquation des deux sorties. Le filtre M_f est un système linéaire de dimension finie, qui sert à filtrer le signal d'erreur $\tilde{d} = y_p - y_m$. Ce signal supposé non persistant et borné est représentatif des perturbations non mesurées ajoutées en sortie du système réel, ainsi que des erreurs de paramètres de modélisation.

La structure de commande par modèle interne est connue pour ses qualités propres de robustesse et d'asservissement. Le filtre de retour M_f permet d'imposer une dynamique de rejet de perturbation par rapport soit aux bruits de mesure, soit à des incertitudes de modèle représentés par \tilde{d} , ou les deux, afin d'atténuer leur influences sur la commande. Une modélisation comportementale du système est généralement nécessaire pour la construction du modèle M. Les paramètres de ce modèle sont estimés avec des techniques d'identification récursive.



FIGURE 3.13 – Commande par modèle interne avec modèle de filtrage

3.4.1.3 La commande prédictive

La conception de nouveaux microprocesseurs de plus en plus rapides et puissants, permet l'implémentation de nouvelles techniques de contrôle plus complexes. Parmis ces techniques, on trouve la commande prédictive. Cette technique est très utilisée dans les raffineries de pétroles, l'industrie chimique et agro-alimentaire, la métallurgie, l'aérospatiale, etc.

Le principe de la commande prédictive est d'utiliser un modèle dynamique à l'intérieur du contrôleur en temps réel afin d'anticiper le futur comportement du système. La commande prédictive fait partie des techniques de contrôle à modèle interne. Elle peut être utilisée pour commander des systèmes complexes comportant plusieurs entrées et sorties où le simple régulateur PID est insuffisant. Elle permet de respecter les contraintes sur les variables contrôlées, et évite toute variation excessive de celles-ci. Cela permet une meilleure utilisation des actionneurs (vérins, vannes, moteurs, etc.) et leur durée de vie est ainsi augmentée.

Les différentes étapes de la commande prédictive à chaque itération sont résumées ci-dessous :

- Calcul des prédictions des variables contrôlées (y_p) jusqu'à un horizon de temps grâce au modèle interne.
- Élaboration d'une trajectoire de référence à suivre.
- Calcul de la future loi de commande (u) à appliquer au système jusqu'à un horizon temporel.
- Seul le premier élément de la loi de commande calculée est appliqué sur le système à la prochaine itération.

La Figure 3.14 présente le schéma fonctionnel de base d'un système de commande prédictive. Il s'agit de réguler le système P soumis à une perturbation mesurée d_m et à une perturbation non mesurée d_{nm} . Le régulateur contient les modèles internes M et M_{dm} des processus P et P_{dm} . M et M_{dm} sont des modèles identifiés, éventuellement variables dans le temps, implantés et utilisés en temps réel dans le calculateur de commande.

La variable contrôlée u^* , calculée par le régulateur, est passée à travers un limiteur dont la sortie physique u attaque le système P et constitue l'entrée de son modèle M à l'intérieur du régulateur.

La réponse désirée r est injectée à l'entrée du régulateur. y_m et S_{dm} sont les sorties mesurées des processus M et P_{dm} , tandis que la perturbation d_{nm} et sa sortie S_{dnm} ne sont pas mesurées.



FIGURE 3.14 – Structure interne de la commande predictive

Des variantes de la commande prédictive ont été appliquées sur les convertisseurs de puissance pour différentes applications [45], la technique proposée permet de contrôler différents types de convertisseurs et avec diverses variables, sans avoir recours à des techniques de modulation supplémentaires ou à des boucles de contrôle en cascade interne. Les signaux de commande pour les interrupteurs de puissance sont directement générés par le contrôleur. Cette technique se base sur la nature discrète des convertisseurs de puissance et des microprocesseurs. Il y a quelques décennies, la puissance de calcul été très limitée, aujourd'hui l'apparition des processeurs spécialisés dans le traitement du signal (DSP⁹) et des microcontrôleurs a permis de surmenter cette difficulté.

Diverses applications de la commande prédictive ont été réalisées, dans [60] pour calculer la tension d'alimentation nécessaire pour optimser et maintenir le courant dans les limites d'hystérésis, [41] pour les lecteurs tels que les CDROM, [59] pour les filtres actifs, et dans [61] pour la correction du facteur de puissance.

^{9.} Digital Signal Processor

3.4.1.4 Identification des systèmes non linéaires

Lorque les non linéarités du système deviennent sévères, son approximation par un modèle linéaire n'est plus possible. Une des techniques d'identification hors ligne largement utilisées dans le domaine du contrôle des systèmes non linéaires est la technique basée sur les réseaux de neurones (voir Section 2.4.2). L'estimation des paramètres du réseau est basée sur la minimisation d'une fonction objectif. La minimisation de cette fonction est un des problèmes principaux des réseaux de neurones. Cette tâche requière de grandes capacités de calcul et de stockage vu le nombres de paramètres à estimer même pour réseau simple.

Dans le cas de l'identification pour le contrôle, les travaux de [40] et [62] montrent qu'on peut séparer les paramètres d'un réseau de neurones en deux sous ensembles pour accélerer la phase d'estimation de paramètres. Les paramètres linéaires du réseau sont estimés avec la décomposition en valeurs singulières (SVD) ou la méthode des moindres carrés. [62] propose d'utiliser la méthode du gradient pour estimer les paramètres non linéaires, et [40] propose la méthode de Levenberg-Marquardt. La différence entre les deux travaux réside dans la méthode d'estimation des paramètres. Dans les travaux de [62], à chaque itération l'estimation des paramètres linéaires se fait une seule fois avant celle des paramètres non linéaires. Dans le but d'accélerer la convergence de l'algorithme, [40] propose d'estimer les paramètres linéaires avant la recherche de la direction de descente et avant la mise à jour des paramètres non linéaires.

Dans ce travail de thèse, nous nous sommes inspirés de ces deux approches, pour l'identification des systèmes dynamiques non linéaires les plus complexes, cette identification est indispensable dans notre technique d'auto test et d'auto contrôle.

3.4.2 Commande adaptative et calibrage en ligne

Essentiellement, les techniques d'identification en ligne utilisent des algorithmes récursifs, qui permettent un traitement de données à leur arrivée, et une utilisation parcémonieuse des ressources disponibles. Dans [88], la méthode des moindres carrés récursive est utilisée pour le contrôle d'un amplificateur linéaire. La même méthode a été utilisée dans [71] pour le contrôle d'un système linéaire du troisième ordre à plusieurs entrées et plusieurs sorties (MIMO¹⁰). Ces paramètres sont utilisés pour l'estimation du modèle d'état du système qui permet de contrôler sa sortie.

3.4.2.1 Commande adaptative directe et indirecte

En automatique, la commande adaptative regroupe un ensemble de concepts et de techniques permettant d'ajuster automatiquement en temps réel les régulateurs mis en œuvre dans la commande d'un processus lorsque les paramètres de ce processus sont

^{10.} Multiple Input Multiple Output


FIGURE 3.15 – Commande adaptative en boucle fermée (schéma de principe) : (a) Commande adaptative indirecte (b) Commande adaptative directe

difficiles à déterminer ou varient avec le temps. On distingue deux approches principales de commande adaptative :

- La commande adaptative directe (Figure 3.15(b)) dans laquelle les paramètres du régulateur sont ajustés directement et en temps réel à partir de la comparaison entre les performances réelles observées et les performances désirées.
- La commande adaptative indirecte (Figure 3.15(a)) qui suppose une estimation des paramètres du processus par une procédure d'identification récursive. Comme l'indique (Figure 3.15), ce type de commande adaptative tient compte des caractéristiques d'évolution du système afin d'auto-ajuster le régulateur.

Généralement, le système de commande adaptative en boucle fermée combine un algorithme d'identification temps réel du modèle comportemental avec un calcul en temps réel des paramètres du régulateur, à partir du modèle comportemental identifié et des performances désirées. Le recalcul des paramètres du régulateur peut se faire à chaque pas d'échantillonnage ou à une cadence différente.

Un tel système doit nécessairement comporter un organe de supervision qui vérifie les conditions de bon fonctionnement de la boucle d'adaptation. Le schéma de principe d'un système de commande adaptative est illustré dans la Figure 3.15(a). Il comporte une boucle de régulation, une boucle d'adaptation des paramètres du régulateur, et un organe de supervision. Les schémas de commande adaptative faisant apparaître explicitement dans la boucle d'adaptation un bloc d'estimation du modèle comportemental en temps réel suivi d'un bloc de calcul en temps réel des paramètres du régulateur, portent le nom de schéma de commande adaptative indirecte.

Dans certains cas on peut directement adapter (estimer) les paramètres du régulateur sans passer par l'estimation explicite des paramètres du modèle comportemental. On a alors un schéma de commande adaptative directe, comme celui représenté dans la Figure 3.15(b)

Les schémas de commande adaptative peuvent fonctionner en régime d'auto ajustement ou en régime adaptatif. Dans le premier cas, l'opération d'adaptation est déclenchée lors d'une dégradation des performances et elle s'arrête une fois que les performances souhaitées sont atteintes. C'est le cas de ce que nous proposons dans cette thèse, puisque nous supposons que le système commandé peut fonctionner à différents niveaux de performances prédéfinis, chaque niveau de performances correspond à une consommation propre, et à selon les besoin, nous demanderons au système de passer d'un niveau de performances à l'autre. Le processus de contrôle s'arrête quand le niveau de performances demandé est atteint. Dans le deuxième cas, l'algorithme d'adaptation est actif en permanence.

3.4.2.2 Calibrage numérique

Après la fabrication d'un circuit analogique et mixte, les tests de spécifications montrent souvent des différences entre les performances théoriques et les performances actuelles. Ce décalage est généralement dû aux fluctuations des paramètres de conception du circuits, à certain phénomènes non linéaires qui apparaissent après conception, à l'alimentation qui n'est pas idéale, ... Les circuits analogiques et mixtes sont souvent destinés à opérer pendant une longue période dans des conditions environnementales sévères dont ils sont très dépendants. Ces conditions de fonctionnement peuvent affecter directement le fonctionnement du circuit qui doivent souvent maintenir un certain niveau de précision. Le calibrage numérique permet d'ajuster certain paramètres du circuit pour maintenir le niveau de performances demandé. Dans [19], les auteurs proposent une nouvelle architecture pour le test et le calibrage d'un convertisseur analogique numérique de type pipeline. Cette architecture permet de minimiser le temps d'exécution de l'algorithme de calibrage. L'architecture proposée dans ce travail consiste à mettre en parallèle un ADC de référence, qui a une grande précision mais une vitesse réduite, avec un ADC en pipeline fonctionnant à grande vitesse avec moins de précision. Le signal analogique est échantillonné dans un premier temps par un amplificateur, puis il est numérisé par les deux convertisseurs. Le signal numérique est ensuite utilisé pour le calibrage du système (Figure 2.5). L'algorithme SD-LMS¹¹ de calibrage utilise la méthode des moindres carrés récursive, avec comme entrée le signal u(t) de N bits sortant du ADC en pipeline et le signe de l'erreur ($sgn [\varepsilon(t)]$), commise entre le signal rééchantillonné après calibrage ($D_{final}(t)$) et la sortie du ADC de référence (d(t)), comme le montre la Figure 2.5.

Dans les travaux de Natarajan [66], une nouvelle technique basée sur le test alternatif est développée pour calibrer une chaîne d'émission/réception. La sortie du détecteur d'enveloppe placé à la fin de la chaîne d'émission est utilisée pour faire le calibrage du système. Cette technique se base sur l'erreur quadratique obtenue entre la réponse observée du détecteur d'enveloppe, et sa réponse de référence obtenue dans des conditions idéales de fonctionnement. La comparaison entre la réponse observée et la réponse référence est basée sur l'estimation des paramètres de la fonction de transfert du système. Ces paramètres α sont utilisées pour calculer les performances du systèmes, dans le but d'ajuster le système réel au système idéal. Le signal d'excitation est généré par un processeur de traitement numérique de signal (DSP) incorporé dans le système et ses performances. Le test/contrôle de ce type de système en utilisant un DSP est une tâche très difficile et ne peut se faire qu'après le packaging du système.

Une approche plus récente [26], propose d'utiliser les ressources intelligentes intégrées pour compenser la dégradation des performances due aux variations des paramètres de conception. Les auteurs proposent un nouvel algorithme générique qui peut être utilisé pour le test et le calibrage des systèmes RF. Cette technique est basée sur la relation qui existe entre les variations de paramètres de conception et les performances du système. Plus est mauvaise cette relation, plus est grande la distance proportionnelle entre la signature numérique observée et la signature idéale. Cette distance est appelée distance de Hamming. L'algorithme SS-LMS utilisé pour calibrer le circuit, est basé sur la minimisation de la distance de Hamming. Cet algorithme ne nécessite pas une grande capacité de calcul tel un DSP par exemple.

Supposons que :

- les paramètres de conception $P = [p_1, \cdots, p_n]$ suivent une lois gaussienne de variance σ^2 ;

^{11.} Sign-Data Least Mean Squared

- les valeurs de réglage $T = [t_1, \dots, t_k]$ suivent une loi uniforme dans un intervalle défini selon les valeurs de fonctionnement du système;
- la réponse du système est fortement corrélé avec les performances pour les valeurs de fonctionnement T.

Le principe de la procédure de calibrage consiste à appliquer un stimulus optimal, obtenu avec un algorithme génétique, à chaque étape de calibrage et d'observer la réponse du système. Deux cas se présentent :

- la réponse observée du système est différente de la réponse de référence. Dans ce cas une des performances est en dehors de son intervalle de fonctionnement, et elle doit être calibrée;
- la réponse observée est identique à la réponse de référence pour le signal d'excitation appliqué au système RF. Ce qui signifie que les performances du système sont identiques à ses performances nominales de référence.

La procédure de calibrage ne nécessite pas la prédiction de performances pour les réponses observées. A chaque itération, on passe d'un niveau de fonctionnement t_i à un niveau t_j pour minimiser la différence entre la réponse observée et la réponse de référence. Quand cette différence est minimisée et ne peut être améliorée, le meilleur réglage est atteint.

3.5 Conclusion

Dans ce chapitre nous avons commencé par présenter les notions de base sur le test des circuits AMS et RF qui nous permettront de comprendre la suite du manuscrit. Un bref état de l'art des techniques d'identification utilisées dans le domaine de la micro électroniques pour le test des circuits AMS et RF a été fournit. Dans les techniques de test alternatif actuelles, les modèles de régression qui lient les performances et les mesures du circuit sont souvent très complexes, et ne peuvent pas être implémentées dans des ressources limitées pour un test embarqué. Dans les travaux présentés, le nombre de coefficients utilisés pour prédire les performances du circuit peut être très important, ce qui est très coûteux en termes de mémoire.

En suite, nous avons exposé l'essentiel des techniques nécessaires pour le contrôle et la commande des systèmes utilisées dans le domaine de l'automatique. Finalement, des travaux récents sur le calibrage et le contrôle des systèmes électroniques ont été présentés.

Les techniques de test et de contrôle que nous présenterons dans la suite, sont inspirées des techniques de test alternatif. Ces nouvelles techniques permettent leur implémentation dans les ressources embarquées d'un SoC ou d'un SiP, elles sont basées sur l'utilisation d'un nombre restreint de paramètres bien choisis pour prédire les performances du circuit afin de le tester. Ces techniques utilisent les performances prédites du circuit pour contrôler sa consommation, alors que les techniques classiques présentées dans cet état de l'art utilisent des mesures directes pour le contrôle.

Chapitre 4

Méthode adaptative de contrôle et de test

4.1 Introduction

Nous proposons dans ce chapitre une nouvelle technique pour le test et le contrôle des blocs AMS et RF qui utilise les ressources numériques embarquées. Ces ressources embarquées sont généralement très limitées, et requièrent une gestion optimale.

En plus de leur fiablité et de leur sûreté de fonctionnement, les modules RF se doivent de garantir une bonne autonomie. Une gestion efficace de la consommation d'énergie est devenue primordiale pour ces appareils. La consommation totale d'énergie dans ce type de systèmes est déterminée par sa partie RF, en particulier l'amplificateur de puissance (PA) et l'amplificateur à faible bruit (LNA) qu'on trouve dans sa chaine d'émission/réception. Garder une consommation énergétique raisonnable pour ces composants, tout en maintenant un haut niveau de linéarité, a été un problème majeur dans les systèmes sans fil à faible puissance du point de vue matériel [74]. La commande adaptative est une solution pour maintenir un niveau de consommation optimal et économiser de l'énergie. Elle peut être utilisée, particulièrement, pour basculer entre la mise en veille et la mise en marche des composants qui consomment le plus dans un circuit.

Lors des tests de production, les performances ne sont pas facilement mesurables. Différentes configurations du testeur sont souvent nécessaires pour mesurer toutes les performances demandées. Le passage d'une configuration à une autre prend un temps relativement important. En plus du coût de test, notamment le temps nécessaire pour mesurer les performances du circuit, le coût très élevé du testeur dans le cas des circuits RF est souvent un des inconvénients pour le test de ce type de circuit.

L'objectif de ce travail est de développer des méthodes d'identification qui peuvent être implémentées sur les ressources de calcul embarquées dans le système, afin de tester et de contrôler la consommation en énergie du système. Dans ce travail, nous proposons une nouvelle technique de test et de contrôle basée sur une identification du modèle comportemental, et une prédiction des performances du système à partir des paramètres du modèle mathématique identifié. Ces modèles seront exploités pour la prédiction en ligne des performances du CUC¹, afin de tester ou de contrôler ce dernier.

4.2 Principe de la méthode

L'objectif principal de ce travail est de proposer une nouvelle technique de test et de contrôle qui permet de palier les difficultés du test classique utilisé dans l'industrie.

La technique proposée, consiste dans un premier temps à construire, dans la phase étude et hors circuit, un modèle comportemental du CUC, et un modèle de régression qui prédit chacune des performances du CUC en utilisant seulement certains paramètres de ce modèle. Dans cette étape, nous disposons de toutes les ressources de calcul et de stockage nécessaires, un ordinateur de bureau peut être utilisé à cet effet.

Dans un deuxième temps, ces modèles seront utilisés pour le test et le contrôle de la tension d'alimentation du CUC (Figure 4.1). Dans cette deuxième étape, les ressources de calcul et de stockage sont limitées. Les algorithmes récursifs seront utilisés pour l'estimation en ligne des paramètres du modèle comportemental du CUC. Les modèles de prédiction de performances trouvés dans la phase étude seront implémentés pour fournir une estimation des performances du CUC lorsque cela est nécessaire et permettent ainsi de faire soit du test soit du contrôle.



FIGURE 4.1 – Contrôle et test en ligne

4.3 Construction des modèles de régression

La Figure 4.2 illustre les étapes nécessaires pour la construction, dans la phase étude, des modèles de régression qui nous seront utiles pour le test et le contrôle embarqués

^{1.} Circuit Under Control

sur le circuit. Deux modèles seront construits, un modèle comportemental du CUC et un modèle de prédiction de performances.



FIGURE 4.2 – Construction des modèles de régression.

Un échantillon de N circuits est généré par une simulation Monte Carlo du système nominal. Chaque circuit *i* généré est excité avec un stimulus u(t) gaussien vérifiant la condition d'excitation persistante afin de couvrir la plage de fréquence du circuit. La sortie $y_i(t)$ à l'instant *t* du *i*^{ème} circuit est récupérée. L'ensemble de performances P_i de chaque circuit *i* est calculé par simulation. Pour un échantillon de *N* circuits générés par simulation Monte Carlo, deux ensembles sont obtenus. Un ensemble $P = \{P_1, \ldots, P_N\}$ qui contient les performances des N circuits, et un ensemble $Y = \{y_1, \ldots, y_N\}$ comprenant les séquences de sortie respectives de ces circuits. Pour chaque circuit *i*, un modèle comportemental est construit à partir de la séquence d'entrée u(t) et de la séquence de sortie correspondante $y_i(t)$. Ces modèles comportementaux contiennent un ensemble de paramètres qu'on note $\Theta = \{\theta(1), \ldots, \theta(N)\}$. Finalement, un modèle de régression est construit pour prédire l'ensemble *P* des performances à partir d'un sous-ensemble θ de paramètres appartenant à Θ ($\theta \subset \Theta$). Les paramètres θ , choisis pour la construction des modèles de prédiction, sont les plus corrélés avec l'ensemble des performances *P*.

4.3.1 Modèle comportemental

Le modèle comportemental du CUC doit exprimer la sortie du système à un instant k en une fonction g(.) des entrées et des sorties aux instants précédents. La construction de ce modèle fait appel à des méthodes génériques de modélisation applicables pour les systèmes dynamiques linéaires et non linéaires.

Le premier problème à résoudre est de trouver la structure appropriée pour la fonction g(.) définit dans l'équation suivante :

$$y(k) = g(y(k-1), y(k-2), \dots, y(k-n_y), u(k), u(k-1), \dots, u(k-n_u+1)) + \varepsilon(k)$$
(4.1)
$$= g(\gamma(k)) + \varepsilon(k)$$

Dans le cas des systèmes linéaires, le modèle générique utilisé est le modèle ARX présenté dans l'équation (4.1). C'est un modèle simple à utiliser qui possède une théorie bien développée, l'estimation de ses paramètres ne nécessite pas beaucoup de ressources. Le modèle autorégressif non linéaire (NARX), donné par l'équation (4.2), a l'avantage de représenter une large classe de systèmes dynamiques non linéaires. La différence entre les modèles ARX et NARX se situe au niveau de la structure de la fonction g qui n'est pas linéaire dans le cas du modèle NARX. L'une des difficultés rencontrées dans l'utilisation des modèles NARX est le choix de la meilleure expression pour la fonction g(.).

Différents types de fonctions sont destinés à approximer la fonction non linéaire inconnue qui maximise la vraisemblance d'un modèle.

Notre approche consiste à combiner les avantages de ces deux modèles. Le modèle retenu est un modèle autorégressif dépendant de la position (SDARX²) qui s'écrit sous la forme suivante :

$$y(k) = \varphi_0(\gamma(k)) + \sum_{i=1}^{n_y} \varphi_i^y(\gamma(k)) y(k-i) + \sum_{i=0}^{n_u} \varphi_i^u(\gamma(k)) u(k-i) + \varepsilon(k)$$

$$(4.2)$$

Où $\gamma(k)$ est un vecteur contenant les données d'entrée/sortie. Les fonctions $\varphi_0(\gamma(k))$, $\varphi_i^y(\gamma(k))|_{1 \le i \le n_y}$, $\varphi_i^u(\gamma(k))|_{0 \le i \le n_u}$ sont les coefficients du modèle dépendant des données, les structures que peuvent prendre ces fonctions sont diverses. Nous proposons d'utiliser les fonctions de base radiales (RBF). Plus précisément, nous utilisons les réseaux RBF de type gaussien pour approximer les coefficients φ_i de l'équation (4.2). Le modèle qui en découle est dénommé modèle RBF-ARX et est défini par :

$$\varphi_{0}(\gamma(k)) = c_{0}^{0} + \sum_{l=1}^{m} c_{k}^{0} \exp\{-\rho_{l}^{y}||\gamma(k) - Z_{l}^{y}||^{2}\}
\varphi_{i}^{y}(\gamma(k)) = c_{i,0}^{y} + \sum_{l=1}^{m} c_{i,l}^{y} \exp\{-\rho_{l}^{y}||\gamma(k) - Z_{l}^{y}||^{2}\}
\varphi_{i}^{u}(\gamma(k)) = c_{i,0}^{u} + \sum_{l=1}^{m} c_{i,l}^{u} \exp\{-\rho_{l}^{u}||\gamma(k) - Z_{l}^{u}||^{2}\}$$
(4.3)

où n_y , n_u et m sont les ordres du modèle, $Z_l^{\alpha}|_{\substack{l=1,2,\dots,m\\ \alpha=y,u}}$ sont les coefficients d'échelle, $c_{i,l}^{\alpha}|_{\substack{l=1,2,\dots,m\\ i=1,2,\dots,m\\ \alpha=y,u}}$ sont des paramètres scalaires constants et ||.|| représente la norme euclidienne, où α représente soit l'entrée u soit la sortie y.

L'identification hors-ligne d'un modèle RBF-ARX comprend aussi bien la détermination de l'ordre du systeme que l'estimation de tous les paramètres inconnus. L'utilisation d'un algorithme classique d'optimisation paramétrique pour estimer tous les paramètres induit une grande quantité de calculs complexes, qui peuvent être prohibitifs dans une

^{2.} Situation-Dependent AutoRegressive model with eXogenous variable

architecture de test/contrôle intégré. Pour pallier cette difficulté, nous scindons l'espace des paramètres en deux sous espaces : un sous-espace des poids linéaires et un sous-espace des paramètres non linéaires. Pour le modèle RBF-ARX décrit par les équations (4.3), les paramètres linéaires sont donnés par :

$$\theta_L = \{ c_{i,l}^{\alpha} |_{\substack{l=1,2,\dots,m\\ \alpha=0, y, u}} \}$$
(4.4)

et les paramètres non linéaires sont définis par :

$$\theta_N = \{ \rho_l^{\alpha} |_{\substack{l=1,2,\dots,m \\ \alpha=y,u}}; Z_l^{\alpha} |_{\substack{l=1,2,\dots,m \\ \alpha=y,u}} \}$$
(4.5)

Afin de faciliter la procédure d'estimation, le modèle comportemental du système peut être réécrit sous la forme :

$$y(k) = g(\theta_N, \theta_L, \gamma(k)) + \varepsilon(k)$$
(4.6)

ou encore

$$y(k) = \Phi(\theta_N, \gamma(k))^T \theta_L + \varepsilon(k)$$
(4.7)

où θ_N est le vecteur contenant les paramètres non linéaires, le vecteur θ_L contenant les poids lineaires. L'équation (4.7) est la forme regressive de l'équation (4.6) qui est linéaire par rapport à θ_L . Notre objectif est de définir un algorithme d'estimation suffisamment simple pour l'implémenter sur les ressources embarquées qui peuvent êtres fortement limitées. Il s'agit donc d'alléger au maximum les calculs exécutés lors du test ou du contrôle tout en garantissant une bonne qualité de test et un contrôle qui permet de garder un niveau de performance acceptable. Afin d'atteindre cet objectif, seuls les paramètres linéaires du modèle θ_L seront éstimés par un algorithme des moindres carrés récursifs (Section 2.5.2). Les autres paramètres ainsi que la structure du modèle seront fixés à leur valeur obtenue pendant la phase étude. Pendant la phase de test, l'occurrence de toute faute dans le CUC affectera aussi bien les paramètres non linéaires que linéaires. Il nous suffit donc de surveiller les paramètres linéaires du modèle pour déceler les anomalies potentielles. Le système sous test hérite des paramètres non linéaires θ_N qui sont estimés une fois pour le système sain ou sur un modèle de celui-ci. Ils sont complétés lors du test par les paramètres linéaires estimés à partir des mesures effectuées sur le CUC.

Il serait fastidieux d'utiliser un algorithme d'optimisation paramétrique non linéaire de type descente du gradient pour déterminer tous les paramètres du modèle. Comme le nombre de paramètres à déterminer est généralement élevé, le coût en temps de calcul deviendrait vite prohibitif. L'algorithme d'estimation que nous proposons associe un algorithme de descente aux moindres carrés classiques. La première méthode optimise les paramètres non linéaires par un processus itératif d'optimisation non linéaire. Elle est basée sur une recherche exhaustive dans l'espace des solutions, ce qui requiert un calcul intensif très coûteux. A chaque itération, les paramètres linéaires sont estimés par la méthode des moindres carrés, en utilisant l'estimation courante des paramètres non linéaires.



FIGURE 4.3 – Recherche du meilleur modèle comportemental

Comme l'indique la Figure 4.3, l'algorithme d'estimation débute par une initialisation à θ_N^0 de θ_N à partir des connaissances a priori disponibles sur le CUC dans la phase d'étude. À la $k^{\text{ième}}$ itération du processus d'estimation, le paramètre θ_N^k étant déterminé, l'estimation de θ_L^k par LSM donne :

$$\hat{\theta}_L^k = \left(X(\theta_N^k)^T X(\theta)_N^k \right)^{-1} X(\theta_N^k)^T Y$$
(4.8)

où

$$Y = \begin{pmatrix} y(k) \\ y(k-1) \\ \vdots \\ y(\tau+1) \\ y(\tau) \end{pmatrix} \text{ et } X(\theta_N^k) = \begin{pmatrix} \varphi(\theta_N^k, \gamma(k-1)) \\ \varphi(\theta_N^k, \gamma(k-2)) \\ \vdots \\ \varphi(\theta_N^k, \gamma(\tau+1)) \\ \varphi(\theta_N^k, \gamma(\tau)) \end{pmatrix}$$
(4.9)

 τ étant le retard le plus important contenu dans l'expression de $\gamma(.)$ de l'équation (2.2) et t est le nombre total de mesures effectuées.

Pour estimer les paramètres non linéaires, les routines d'optimisation les plus efficaces sont basées sur une recherche de direction optimale à partir du point courant. Nous utilisons un algorithme itératif de la forme :

$$\hat{\theta}_N^{k+1} = \hat{\theta}_N^k + \eta_k D_k \nabla \hat{J}_k \tag{4.10}$$

Où θ_N^k est le vecteur des paramètres non linéaires estimés au bout de k itérations. L'algorithme de recherche est déterminé par trois entités :

. η_k est la longueur du pas d'itération;

. $\nabla \hat{J}_k$ est le gradient estimé de la fonction $J(\theta_N, \theta_L)$ qui définit le critère à optimiser

. D_k est une matrice qui définit la direction de recherche. Le critère à optimiser est de la forme :

$$J(\theta_N, \theta_L) = \alpha (1 - \frac{1}{N} \sum_{i=1}^N R_i^2) + (1 - \alpha)S, \qquad (4.11)$$

Où : α est un paramètre qui permet d'avoir un compromis entre la précision d'un modèle et sa complexité $\alpha \in [0, 1]$, N est le nombre de circuits générés par la simulation de Monte Carlo, S est un critère qui pénalise la complexité du modèle, il est définit comme suit :

$$S = \sum_{j} (Poids_j)$$

 $Poids_j \in [0, 1]$ est un poids affecté à chaque régresseur du modèle, ce poids est élevé si le régresseur a une non linéarité importante ou un retard plus important. Pour un régresseur linéaire le poids est de 0.1, pour un régresseur élevé au carré le poids qui lui attribué est de 0.2; le poids d'un régresseur contenant un retard de 3 est plus important que le poids d'un régresseur qui a un retard plus petit. Cette attribution de poids a pour objectif de pénaliser les regresseurs non linéaires et les régresseurs qui nécéssitent un stockage de données.

 R_i^2 est le coefficient de détermination du modèle de régression du $i^{\text{ème}}$ circuit, il est donnée par l'équation (4.12) :

$$R_i^2 = 1 - \frac{\sum_k \varepsilon_i(k)^2}{\sum_k (y_i(k) - E(y_i))^2}$$
(4.12)

Où $E(y_i)$ est estimé par la moyenne des valeurs de y_i .

4.3.2 Modèle de prédiction des performances

Après la simulation Monte Carlo de N circuits (Figure 4.2), nous calculons pour chaque circuit (i) l'ensemble de ses performances noté

$$P(i) = [S11(i), S12(i), S21(i), NF(i), IIP1(i), IIP3(i)]$$



FIGURE 4.4 – Recherche des modèles de prédiction de performances

Nous disposons alors de N valeurs pour chaque performance. Nous allons illustrer la méthodologie en se basant sur une seule performance, NF par exemple. Les valeurs calculées de la performance NF sont stockées dans un vecteur de la forme :

$$NF = \begin{pmatrix} NF(1) \\ \vdots \\ NF(i) \\ \vdots \\ NF(N) \end{pmatrix}$$
(4.13)

où NF(i) est la valeur de la figure de bruit du $i^{\text{ème}}$ circuit

Un stimulus gaussien U, de n valeurs, est utilisé pour la simulation transitoire, la réponse y_i , du $i^{\text{ème}}$ circuit, correspondante est récupérée. Nous obtenons ainsi une matrice de taille (Nxn) de réponses à la séquence U comme définie dans la formule (4.14).

$$Y = [y_1, \dots, y_i, \dots, y_N]$$

$$= \begin{pmatrix} y_1(1) & \cdots & y_i(1) & \cdots & y_N(1) \\ \vdots & & & \\ y_1(t) & \cdots & y_i(t) & \cdots & y_N(t) \\ \vdots & & & \\ y_1(n) & \cdots & y_i(n) & \cdots & y_N(n) \end{pmatrix}$$
(4.14)

où $y_i = [y_i(1), \dots, y_i(t), \dots, y_i(n)]^T$ est la réponse du $i^{\text{ème}}$ circuit

La structure optimale du modèle comportemental retenu pour ces N circuits est celle qui minimise la fonction objectif définie dans l'équation (4.11). L'équation (4.15) montre la forme de la matrice Θ des paramètres du modèle comportemental.

$$\Theta = \begin{pmatrix} \Theta(1) \\ \vdots \\ \Theta(i) \\ \vdots \\ \Theta(N) \end{pmatrix} = \begin{pmatrix} \theta_1(1) & \cdots & \theta_m(1) \\ \vdots \\ \theta_1(i) & \cdots & \theta_m(i) \\ \vdots \\ \theta_1(N) & \cdots & \theta_m(N) \end{pmatrix}$$
(4.15)

où $\Theta(i) = [\theta_1(i), \dots, \theta_m(i)]$ est l'ensemble des paramètres du circuit (i) et *m* est le nombre de paramètres du modèle comportemental

Pour la prédiction des performances, un sous ensemble $\theta \subset \Theta$ de taille $p \leq m$ est sélectionné.

$$\theta = [\theta_1, \dots, \theta_p]$$

$$où \theta_k = [\theta_k(1), \dots, \theta_k(N)]^T$$

$$(4.16)$$

Le sous ensemble θ contient seulement les paramètres les mieux corrélés avec les performances du CUC.

L'algorithme proposé dans la Figure 4.5 est utilisé pour construire les équations de prédiction des performances du CUC à partir de la matrice θ définie dans l'équation (4.16). Chaque performance est étudiée indépendemment des autres. La relation entre la matrice θ et la performance à prédire est souvent non linéaire. Les équations de régression retenues ne doivent pas être très complexes pour permettre leur implémentation dans les ressources embarquées.

Nous allons présenter les différentes étapes de l'algorithme présenté dans la Figure 4.5 en considérant une seule performance comme exemple, soit $NF = [NF(1), \ldots, NF(N)]^T$.

Pour obtenir une équation de prédiction simple à implémenter, l'idée de base de cet algorihtme est de chercher la meilleure combinaison linéaire de régresseurs contenus dans un ensemble prédéfini. Il utilise la méthode de Branch & Bound pour choisir les régresseurs du modèle de prédiction. Les paramètres de ce modèle sont estimés avec la méthode des moindres carrés.

Les données $\{\theta, NF\}$ sont séparées en un sous ensemble d'apprentissage que nous utiliserons pour la recherche du meilleur modèle et un autre sous ensemble qui servira à valider le modèle obtenu sur un autre jeux de données.

Le principe de cet algorithme est de partir d'un modèle de prédiction initial qui contient un seul régresseur, ou éventuellement plusieurs régresseurs si nous disposons de connaissances à priori sur le système. Un ensemble A de régresseurs est défini comme l'espace de recherche, chaque régresseur de A est une fonction d'un ou de plusieurs paramètres de θ . Un poids w_k est attribué à chaque régresseur A_k de la matrice A selon sa complexité. L'ensemble $A^+ \subset A$ contient les régresseurs appartenants au modèle actuel et l'ensemble $A^- \subset A$ contient les régresseurs qui ne font pas parti du modèle actuel mais qui sont candidats pour la prochaine itération.

À chaque itération, un nouveau modèle de régression est construit en ajoutant le régresseur $A_i^- \in A^-$ le mieux corrélé avec la performance NF au modèle actuel. La méthode des moindres carrés est appelée pour estimer les paramètres de ce nouveau modèle. La fonction objectif J définie dans l'équation (4.17) est évaluée.

$$J = \alpha (1 - R^2) + (1 - \alpha)S$$
(4.17)



FIGURE 4.5 – Principe général de l'algorithme de prédiction des performances

Cette fonction tient en compte la précision du modèle de prédiction ainsi que sa compléxité. La précision du modèle de prédiction est donnée par le coefficient de détermination R^2 du modèle actuel, et sa structure S est quantifiée selon l'équation (4.18) suivante :

$$S = \frac{\sum_{j \in A^+} w_j}{\sum_{l \in A} w_l} \tag{4.18}$$

Le numérateur de l'équation (4.18) représente la somme des poids des régresseurs du modèle actuel. Il change d'un modèle à l'autre, tandis que le dénominateur est toujours le même, et représente la somme des poids des régresseurs de l'espace A de recherche. Plus le modèle est complexe plus l'entité S se rapproche de 1, moins le modèle contient de régresseurs plus l'entité S est proche de 0. Contrairement à l'évolution du coefficient de détermination qui s'accroit à chaque fois qu'un nouveau régresseur est ajouté au modèle, et qui diminue lorsqu'un régresseur est retiré. La meilleure fonction objectif dans l'espace A est un compromis entre les deux critères que nous venons de définir.

À une itération donnée, si la fonction objectif est améliorée, un nouveau régresseur $A_j^- \in A^-$ est ajouté au modèle actuel. Dans le cas contraire, le dernier régresseur A_i^- ajouté est supprimé du modèle actuel A^+ , il est remplacé par un autre régresseur $A_j^- \in A^-$, $j \neq i$.

L'algorithme s'arrête lorsque la condition d'arrêt basée sur la fonction objectif est satisfaite ou lorsque toutes les possibilités ont été explorées (toutes les combinaisons de sous-ensembles de la matrice de référence ont été testées).

4.4 Synthèse de la loi de commande

La technique de contrôle proposée dans ce travail peut être appliquée soit durant le fonctionnement normal du CUC (contrôle concurrent), soit pendant son temps de repos. Dans le deuxième cas, le signal d'excitation sera le même que celui utilisé pour la construction des modèles de régression.

Comme exposé dans la Figure 4.6, les séquences basses fréquences d'entrée/sortie obtenues à partir de capteurs, notamment des capteurs d'enveloppe, sont utilisées par le contrôleur pour estimer les paramètres du modèle comportemental, à partir desquels les performances du CUC sont prédites.

Le contrôleur est dit logique car il génère une variable binaire indiquant si la variable contrôlée, qui est la tension d'alimentation dans ce cas, doit être incrémentée ou décrémentée d'un pas constant de $\Delta V dd$.

Seul un sous-ensemble de paramètres linéaires sera identifié par l'algorithme récursif des moindres carrés présenté dans la Section 2.5.2, tandis que les autres paramètres et la structure du modèle seront fixés à leur valeur nominale obtenue lors de la construction du modèle comportemental. Chaque performance sera prédite en utilisant son modèle de prédiction trouvé précédemment en fonction du sous-ensemble de paramètres choisi.

Lors du contrôle, différents modes de fonctionnement du CUC sont définis par l'utilisateur ou par l'application. Chaque mode est caractérisé par un certain niveau de performances requis. Chaque fois qu'on choisit un mode de fonctionnement, l'algorithme de contrôle fait evoluer les performances vers les valeurs définies par le mode de fonctionnement en optimisant la consommation du CUC.



FIGURE 4.6 – Stratégie du contrôle logique

L'alternance et la durée en temps de chaque mode peuvent être prédéfinies (programmées) par l'application ou sur demande du réseau. L'implémentation et la mise en œuvre d'une telle approche ne sont pas simples. Le défi majeur est de garantir le niveau de performances exigé par le mode de fonctionnement sélectionné en contrôlant seulement sa tension d'alimentation. En effet, la variabilité des paramètres de conception, les mécanismes de vieillissement et les bruits de fonctionnement sont les obstacles majeurs à prendre en compte pour garantir le niveau de performances requis. Dans la Figure 4.6, nous proposons un système de contrôle en boucle fermée pour gérer la consommation en énergie d'un CUC RF selon le niveau de performances requis. Contrairement aux méthodes classiques de la commande adaptative, le contrôleur présenté dans cette étude doit prédire les performances du système à partir des paramètres d'un modèle comportemental. Cette procédure de contrôle n'est pas destinée à être active en permanence. Elle est activée chaque fois que l'utilisateur exige un nouveau mode de fonctionnement. Le processus de contrôle proposé dans la Figure 4.6 commence par une identification récursive des paramètres $\hat{\theta}$ du modèle comportemental du CUC. Ce modèle utilise l'entrée u(k)et la sortie y(k) du système. Les paramètres $\hat{\theta}$ mis à jour sont ensuite utilisés par des équations de prédiction implantées dans le contrôleur pour prédire les valeurs actuelles des performances \hat{P} . Un comparateur est implémenté pour comparer les valeurs prédites des performances et les spécifications correspondantes à chaque performance. Cette comparaison permet au multiplexeur de sélectionner le pas avec lequel est incrémentée ou décrémentée la tension d'alimentation du CUC. La tension d'alimentation du système est modifiée si le mode souhaité n'est pas atteint.

Le processus de contrôle est un algorithme itératif initialisé par le niveau d'alimentation du CUC fixé soit à sa valeur maximale dans le cas de la première mise en marche du CUC, soit à sa valeur actuelle de fonctionnement. Á chaque itération, les paramètres θ du modèle comportemental sont estimés par un algorithme récursif des moindres carrés (RLMS) (voir Section 2.5.2). Ces paramètres sont utilisés dans les équations de régression pour prédire les performances \hat{P} du CUC. Les valeurs prédites des performances sont comparées aux spécifications requises par le mode de performances désiré. Cette comparaison détermine le signe de $\Delta V dd$ à ajouter à la tension d'alimentation actuelle. Si les spécifications sont respectées, la tension d'alimentation du CUC est réduite d'un pas $\Delta V dd$ pré-définie. Sinon, lorsque au moins une des spécifications est violée, l'alimentation est incrémentée d'un pas $\Delta V dd$. Le processus de contrôle s'arrête quand le signe de $\Delta V dd$ change.

4.5 Cas d'étude d'un LNA RF

Le CUC, Figure 4.7, considéré comme cas d'étude est constitué de convertisseurs de signaux, d'un mixer idéal, et d'un LNA RF qui utilise un détecteur d'enveloppe comme un capteur intégré placé à sa sortie [2].



FIGURE 4.7 – Cas d'étude d'une chaine RF.



FIGURE 4.8 – Architecture du CUC : (a) LNA, et (b) détecteur d'enveloppe.

4.5.1 Description du LNA

L'architecture du LNA est présentée sur la Figure 4.8(a). L'étage de bruit est formé par les résistances R1 et R2 et le transistor M3. Les inducteurs Lg et Ls fournissent l'entrée correspondante appropriée. Les transistors M1 et M2 forment l'étage du gain. M1 fournit un gain maximal. M2 isole l'entrée de la sortie, ce qui réduit la capacité de Miller à l'entrée. Á la sortie du circuit, le circuit parallèle Ld-Cd résonne à 2.4 GHz et la résistance Rd commande le gain à cette fréquence. En utilisant cette topologie, nous pouvons adapter le circuit à 50 Ohms, sans générer de bruit, en choisissant attentivement les inductances Lg et Ls, ainsi que gm et Cgs du transistor M1. Le LNA est conçu en utilisant la technologie BiCMOS7RF $0.25\mu m$ de ST Microelectronics.

Les performances les plus importantes dans le domaine du test pour un LNA RF sont :

4.5.1.1 Le gain

En général, le gain est le rapport entre la sortie et l'entrée du circuit. Pour une tension d'alimentation maximale à 2.4 GHz, le gain du LNA présenté dans la Figure 4.8 est de 12.41dB.



FIGURE 4.9 – Phénomène de non linéarité dans un circuit RF

4.5.1.2 Point de compression à 1dB (IIP1)

La compression est un effet non linéaire dûe à la saturation du circuit. Dans la zone linéaire, comme l'indique la Figure 4.9, lorsque la puissance d'entrée augmente, celle de sortie augmente avec un rapport α . A partir d'un certain niveau d'entrée, la puissance de sortie devient plus faible que prévu. On définit le point de compression à 1 dB, noté IIP1, comme étant le point pour lequel la puissance de sortie est inférieure à la puissance théorique idéale de 1dB. Dans les conditions optimales de fonctionnement, le point de compression du LNA illustré dans le Figure 4.8 est de -12.53dBm.

4.5.1.3 Point d'interception de troisième ordre (IIP3)

L'interférence d'inter modulation (IM) est généralement calculée à partir de deux signaux présents dans la bande RF. Le point d'interception est une caractéristique définissant l'inter modulation. Au point d'interception d'ordre trois, les produits d'IM (d'ordre 3) possèdent le même niveau que le signal de sortie (Figure 4.9). Cette valeur est théorique, du fait de la compression du signal d'entrée à partir d'un niveau nettement plus faible. Pour un fonctionnement nominal du LNA de la Figure 4.8 IIP3 = 5.93dBm.

4.5.1.4 La figure du bruit (NF)

C'est une mesure qui compare la puissance du bruit à l'entrée avec la puissance du bruit à la sortie d'un circuit RF. On définit le facteur de bruit comme suit :

$$SNR = \frac{||\text{Signal}||}{||\text{Bruit}||} \tag{4.19}$$

$$F = \frac{SNR_{\text{entrée}}}{SNR_{\text{sortie}}} \tag{4.20}$$

$$NF = 10Log_{10}(F)$$
 (4.21)

La figure du bruit du LNA utilisé, pour une fréquence de fonctionnement de 2.4 GHz et niveau d'alimentation maximal, est de l'ordre de 1.55dB.

4.5.2 Détecteur d'enveloppe

L'architecture du détecteur enveloppe à deux étages est illustrée dans la Figure 4.8 (b). Le premier étage de ce circuit est un redresseur qui rectifie d'un demi-alternance le courant fourni à l'entrée. Le deuxième étage est un filtre passe-bas qui extrait la composante DC du signal redressé.

Ce circuit possède les caractéristiques suivantes :

– Il occupe une surface de silicium minimale,

- Il a une haute impédance d'entrée qui est de l'ordre de [1.5kΩ- 11kΩ] pour une bande de fréquence de [500 MHz - 10 GHz] pour éviter les chargements indésirables du LNA,
- Il a une dynamique d'entrée très élevée de l'ordre de 35 dB permettant de suivre la sortie LNA,
- Il a une large bande passante.

En raison de sa haute impédance d'entrée, le détecteur d'enveloppe a très peu d'impact sur le comportement du LNA [2]. Ce circuit est similaire à celui proposé dans [91].

4.5.3 Variation des performances en fonction de l'alimentation

L'une des caractéristiques qui nous intéressent pour la synthèse du contrôleur est la relation qui lie les performances du LNA à son l'alimentation.

Nous allons présenter les relations théoriques qui lient les performances du LNA à sa tension d'alimentation. Ces relations sont bien vérifiées dans la pratique comme le confirme la Figure 4.10.

4.5.3.1 Gain

Le LNA est conçu de manière à ce que son impédance $Z_i n$ soit égale à 50 Ω quand il fonctionne à la fréquence de résonance $f_0 = 2.4 GHz$. Ce qui implique :

$$w_0(Ls + Lg) = \frac{1}{w_0 Cgs}, \quad Z_{in} = \frac{gm_1 \ Ls}{Cgs}\Omega,$$
 (4.22)

Où gm_1 est la transconductance du transistor M1 et Cgs est la capacité entre sa grille et sa source. Le gain du LNA est donc donné par :

$$Gain = gm_1 \frac{1}{w_0 \ Cgs \ 50} Z_{\text{out}} = gm_1 \ Q_{in} \ Z_{\text{out}}$$
(4.23)

Où Z_{out} est l'impédance de sortie de la grille du transistor M2 et Q_{in} est le facteur de qualité du LNA.

$$gm_1 = 2 K_n \frac{W}{L} (Vgs - Vt)$$

$$(4.24)$$

La relation (4.24) montre que le gain dépend du voltage Vgs - Vt du transistor, qui est fonction de la tension d'alimentation. Une augmentation de la tension d'alimentation augmentera la quantité gm_1 qui croîtra la valeur du gain.

4.5.3.2 Figure du bruit

La figure du bruit est donnée par le ratio entre la puissance du bruit à l'entrée du LNA et la puissance du bruit à sa sortie. L'équation de la figure du bruit est la suivante :

$$F \approx 1 + \frac{\gamma}{50gm_1Q_{in}^2} \tag{4.25}$$

Où γ est une constante et gm_1 est fonction de la tension d'alimentation comme l'indique dans l'équation (4.24). Par conséquent, la figure du bruit est fonction de la tension d'alimentation.

4.5.3.3 Les non linéarités (IIP1 et IIP3)

Le comportement non linéaire d'un LNA RF, peut être approché par l'équation du troisième degré suivante :

$$Vout(t) = \alpha_1 Vin(t) + \alpha_2 Vin^2(t) + \alpha_3 Vin^3(t) + \dots$$
 (4.26)

Pour un étage MOS en cascade, ayant un court effet de canal, on peut avoir :

$$\alpha_1 = 2K(Vgs - Vt) - \frac{3K\sigma}{2}(Vgs - Vt)^2, \ \alpha_3 = -\frac{K\sigma}{2}$$
(4.27)

Où σ est une constante qui dépend de la technologie du circuit. Le point de compression à 1dB se produit pour une amplitude d'entrée A_{IIP1} , cette amplitude est donnée par l'équation (4.28) suivante :

$$A_{IIP1} = \sqrt{\frac{0.58(Vgs - Vt)}{\sigma}} \tag{4.28}$$

Qui dépend lui aussi de la tension (Vgs - Vt). Ainsi, A_{IIP1} est une fonction de la tension d'alimentation.

L'intermodulation du troisième ordre IIP3 se produit pour une amplitude donnée par l'équation (4.29) suivante :

$$A_{IIP3} = \sqrt{\frac{16(Vgs - Vt)}{3\sigma}} \tag{4.29}$$

Comme le montre l'équation (4.29), A_{IIP3} est lui aussi une fonction de la tension d'alimentation.

4.5.3.4 Paramètre de réflexion à l'entrée S11

Ce paramètre correspond à la tension réfléchie au port d'entrée. Sa valeur décroît lorsque l'impédance à l'entrée Z_{in} est proche de 50 Ω . L'impédance à l'entrée est donnée

par :

$$Z_{in} = \frac{V_{in}}{I_{in}} = \frac{gm_1 \ Ls}{Cgs} + s(Ls + Lg) + \frac{1}{sCgs}$$
(4.30)

En tenant compte de l'adaptation d'impédance comme dans l'équation (4.22), Z_{in} dépend du ratio $\frac{gm_1Ls}{Cgs}$. Puisque gm_1 est fonction de la tension d'alimentation, Z_{in} devient proche de 50 Ω , lorsque la tension d'alimentation augmente. Par conséquent, S11 est alors une fonction de la tension d'alimentation.

4.5.3.5 Paramètre d'isolation S12

Comme indiqué précédemment, le transistor M2 joue un rôle d'isolant entre l'entrée et la sortie, avec Cgs qui agit comme une capacité de Miller. À la résonance, l'impédance équivalente de Miller à l'entrée est donnée par :

$$Z_{Miller} = \frac{Z_{Cgd}}{1 - G(f)} = \frac{Z_{Cgd}}{1 + gm_1 Q_{in} Zout}$$
(4.31)

Cette impédance est une fonction de la transconductance gm_1 du transistor M1. Donc l'isolation S12 est elle aussi une fonction de la tension d'alimentation.

4.5.3.6 Paramètre de réflexion à la sortie S22

Ce coefficient correspond à la réflexion de la tension à la sortie. La valeur de S22 décroît quand l'impédance à la sortie est proche de 50 Ω . L'impédance à la sortie du LNA est donnée par l'équation suivante :

$$Zout = \frac{Vout}{I_D} \tag{4.32}$$

On voit que Z_{out} correspond à l'impédance équivalente du bloc Ld, Cd et Rd monté en parallèle, S22 est alors indépendante de la tension d'alimentation.

4.5.3.7 Modes de fonctionnement du LNA

La Figure 4.10 montre les résultats des simulations transitoires pour la variation des performances du LNA en fonction de la tension d'alimentation. Toutes les performances considérées varient en fonction de la tension d'alimentation exceptée la performance S22 qui ne varie pas de façon significative. Ces variations sont dans tous les cas monotones.

Pour une application typique, le gain et la figure du bruit sont les performances les plus importantes pour le contrôle du LNA. Généralement, pour le vehicule de test considéré, les paramètres S11 et S12 ont une valeur maximale à ne pas dépasser : S11 < -10dBet S12 < -40dB, ainsi que le IIP1 et le IIP3 qui ont un minimum à ne pas franchir : IIP1 > -20dBm, et IIP3 > -10dBm.



FIGURE 4.10 – Performances du LNA en fonction de la tension d'alimentation.

Dans ce cas d'étude, nous avons défini trois modes de fonctionnement du LNA. Un premier mode, noté Mode Max, pour lequel le LNA est à sa consommation maximale d'énergie, et les performances sont toutes élevées. Un deuxième mode, noté Mode Moy, qui est le mode de consommation normale d'énergie, pour lequel le niveau de performances est moyen. Et enfin, un troisième mode, appelé Mode Min, qui représente le mode de faible consommation d'énergie, en acceptant une grande dégradation des performances.

Les différentes spécifications de chaque mode de fonctionnement sont illustrées dans le tableau 4.1 ci-dessous :

Pour chaque mode de fonctionnement choisi, le niveau d'alimentation requis est calculé par le contrôleur. La Figure 4.11 montre la consommation d'énergie du CUC en fonction de la tension d'alimentation obtenue par simulation au niveau transistor. Cette figure nous

Performance	NF (dB)	S11 (dB)	S12 (dB)	S21 (dB)	IIP1 (dBm)	IIP3 (dBm)
Mode Max	< 1.65	< -10	< -40	> 11.5	> -20	> -10
Mode Moy	< 2	< -10	< -40	> 8	> -20	> -10
Mode Min	< 2.32	< -10	< -40	> 6.2	> -20	> -10

TABLE 4.1 – Différents modes de fonctionnement du LNA RF

permet de connaître le taux d'énergie économisée en passant d'un mode de fonctionnement à un autre.



FIGURE 4.11 – Consommation du LNA en fonction de la tension d'alimentation

4.5.4 Contrôle de la consommation

La génération d'une population de 1000 circuits avec des simulations Monte Carlo du CUC au niveau transistor, a été réalisée pour 100 niveaux d'alimentation ($Vdd \in [2V - 3.3V]$). Le signal appliqué à l'entrée du CUC doit vérifier la condition d'éxcitation persistante pour couvrir toute sa bande de fréquence. Un signal gaussien avec une amplitude moyenne de 150mV, échantillonné à 10MHz rempli bien cette condition. Ce signal est modulé par un mixeur avec une porteuse à 2.4GHz. La sortie du détecteur d'enveloppe est récupérée. La séquence entrée/sortie est échantillonnée, comme le montre la Figure 4.12, de manière qu'elle soit exploitable par l'algorithme de modélisation comportemenatale. Les signaux sont échantillonnés de manière à prendre les points pour lesquels le signal est stable et ne contient pas la dynamique du détecteur d'enveloppe. 200 valeurs d'entrée/sortie sont obtenues pour un temps de simulation de $20\mu s$ (le mixeur, le CAN ainsi que le CNA sont considérés comme idéals). Ces données seront utilisées pour la construction du meilleur modèle comportemental du CUC.



FIGURE 4.12 – Echantillonnage des signaux d'entrée/sortie

4.6 Résultats de simulation

Pour construire le modèle comportemental et les modèles de prédiction de performances du CUC présenté dans la Figure 4.8, une simulation Monte-Carlo du circuit génère aléatoirement un échantillon de 1000 circuits en faisant varier les paramètres du circuit nominal. Cette simulation a été effectuée pour 100 niveaux de tension d'alimentation, pour couvrir la plage [2V, 3.3V] de fonctionnement du LNA. Chaque circuit est excité pour une période de $20\mu s$, avec un signal à 2.4GHz obtenu en modulant un signal gaussien de moyenne de 150mV échantillonné à 10MHz, avec une porteuse de 2.4GHz. Pour chaque niveau de tension, 200 valeurs $\{u(k), y(k)\}$ d'entrée/sortie sont récupérées après échantillonnage des signaux, comme le montre la Figure 4.12. Le signal y(k) est obtenu par échantillonnage de la sortie du détecteur d'enveloppe. 1000 valeurs pour chacune des performances du CUC sont calculées par simulation pour l'échantillon généré.

Pour le cas d'étude, la recherche du meilleur modèle comportemental du CUC s'est basée sur les connaissances à priori du CUC (voir algorithme 4.13).

Le modèle comportemental retenu pour ce cas d'étude est donné par l'équation (4.33).

$$y(k) = \theta_0 + \theta_1 u(k) + \theta_2 u(k)^2 + \theta_3 u(k)^3 + \varepsilon(k)$$
(4.33)

La qualité de régression pour le modèle obtenu dans l'équation (4.33), est donnée par le coefficient de détermination R^2 qui est supérieur à 99%, qui signifie que plus de 99% de l'information du circuit est apportée par le modèle de régression, garantissant ainsi une précision de régression très élevée. Figure 4.14 compare les valeurs prédites et les valeurs réelles des 1000 séquences générées. Cette figure, montre aussi la qualité du modèle de régression. En effet, l'alignement des points autour de la première bissectrice est une preuve de la grande précision du modèle comportemental.

Les résultats de prédiction des performances du LNA RF avec la technique proposée dans la Section 4.3 sont présentés dans la Figure 4.15.



FIGURE 4.13 – Construction du modèle comportemental du LNA RF

La simulation du contrôle logique du CUC est effectuée pour un modèle au niveau transistor. Le contrôleur qui devait être implémenté dans la partie numérique du CUC est, dans notre cas, implémenté dans un bloc VHDL qui fonctionne en temps réel avec le CUC au niveau transistor. Le CUC est excité avec le stimulus décrit précédemment.

Initialement, la tension d'alimentation du CUC est à sa valeur maximale de 3.3V, qui est la tension du Mode Max. L'objectif de cette expérience est de voir le comportement du contrôleur en passant au Mode Min, pour lequel le niveau de performances est spécifié dans le tableau 4.1.

La Figure 4.16(a) illustre l'évolution de la tension d'alimentation durant la période de contrôle. Cette figure montre bien la baisse de la tension d'alimentation jusqu'à 2.3V qui est la tension requise par le Mode Min.



FIGURE 4.14 – Représentation de la sortie prédite d'un circuit en fonction de la sortie réelle

Le processus de contrôle commence après une première mise en route du CUC, afin d'initialiser les paramètres θ du modèle comportemental. Après, cette période d'initialisation, le contrôleur traite les données u(k), y(k) au fur et à mesure de leur acquisition à une fréquence de 10MHz. L'adaptation des paramètres du modèle comportemental est aussitôt faite comme indiqué dans la Figure 4.16(b). Les performances du CUC sont calculées en utilisant le modèle de prédiction dédié à chacune d'elles. Les valeurs estimées des performances comparées aux spécifications correspondantes, indique si la tension est incrémentée ou décrémentée d'un pas $\Delta V dd = 1mV$. Ce pas est choisi ainsi, pour garder la stabilité de fonctionnement du CUC et garantir ainsi, la convergence de l'algorithme des moindres carrés pour l'estimation des paramètres du modèle comportemental. Le processus de contrôle s'arrête quand le signe de $\Delta V dd$ change, ce qui signifie que l'une au moins des spécifications a été violée et que le contrôleur a remis la tension d'alimentation à la dernière valeur pour laquelle toutes les spécifications sont vérifiées. La Figure 4.16 montre que l'algorithme de contrôle nécessite $75\mu s$ pour passer du Mode Max au Mode Min de fonctionnement. La spécification qui a été violée et qui a engendré l'arrêt du processus de contrôle est celle de la figure du bruit comme indiqué dans le tableau 4.2.

Le tableau 4.2 présente l'évolution des valeurs prédites des performances durant la période de contrôle, pour différents niveau de tension d'alimentation. Dans ce tableau, on constate que cette expérience de contrôle a permis en passant de 3.3V à 2.3V d'économiser 54% d'énergie.



FIGURE 4.15 – Prédiction des performances du LNA RF



FIGURE 4.16 – Stratégie de contrôle logique au niveau transistor : (a) évolution de la tension d'alimentation, et (b) évolution des paramètres θ du modèle comportemental.

Vdd	Puissance	Valeurs/	NF	S11	S12	Gain	IIP1	IIP3
(V)	(%)	prédites/simulées	≤ 2.32	≤ -10	≤ -40	≥ 6.2	≥ -20	≥ -3
3.1V	-14	Prédiction	1.70	-12.46	-43.65	10.41	-16.29	1.92
		Valeur réelle	1.57	-13.72	-48.37	12.20	-11.61	5.26
2.9V	-26	Prédiction	1.74	-12.30	-43.23	10.06	-17.09	1.06
		Valeur réelle	1.59	-13.33	-48.17	11.95	-11.83	4.57
2.7V	-38	Prédiction	1.99	-12.23	-42.99	8.97	-18.58	0.66
		Valeur réelle	1.62	-12.91	-47.90	11.65	-12.03	3.85
2.5V	-49	Prédiction	2.25	-11.96	-42.88	7.86	-19.70	0.39
		Valeur réelle	1.66	-12.47	-47.54	11.31	-12.19	3.21
2.3V	-54	Prédiction	2.39	-11.35	-42.90	7.16	-19.73	0.22
		Valeur simulée	1.71	-11.98	-47.08	10.89	-12.26	2.6902

TABLE 4.2 – Prédiction de performances durant le contrôle logique.

4.7 Conclusion

Dans le chapitre 4, les différentes étapes de la méthode de contrôle adaptatif et de test que nous proposons ont été détaillées. Les résultats de simulation, obtenus sous CA-DENCE sur une chaîne RF constituée d'un Mélangeur, d'un oscillateur, d'un LNA et d'un détecteur d'enveloppe conçu au sein du groupe RMS du laboratoire TIMA, sont présentés pour illustrer l'efficacité de notre méthode. Cette technique met à contribution les ressources de calcul pour le test et le contrôle de modules AMS et RF. Les performances de ces ressources de calcul sont limitées, ce qui rend le test et le contrôle du système très difficile, et la gestion parcimonieuse des ressources disponibles indispensable. Les résultats obtenus avec cet exemple de simulation sont très satisfaisant et mérite une validation expérimentale pour mettre en valeur notre technique.

Chapitre 5

Validation expérimentale

5.1 Introduction

Dans le chapitre précédent, une validation par simulation au niveau transistor de la technique de test et de contrôle a été présentée. Dans ce chapitre, une validation expérimentale de cette technique est exposée. Nous avons mis en place deux circuits de test commandés par un microcontrôleur de type dsPiC, l'architecture des deux démonstrateurs et les connexions entre les circuits et le microcontrôleur sont présentées dans les Figures 5.1 et 5.2.



FIGURE 5.1 – Schéma général pour le test et le contrôle du premier démonstrateur

Les démonstrateurs présentés dans les Figures 5.3 et 5.4 sont conçus pour mettre en œuvre la technique de test et de contrôle que nous proposons. Chaque démonstrateur est constitué d'un microcontrôleur et d'un circuit de test. Le premier circuit de test est une chaine de réception RF composée essentiellement de convertisseurs pour la conversion des



FIGURE 5.2 – Schéma général pour le test et le contrôle du deuxième démonstrateur

signaux, d'une PLL¹ pour la génération d'un signal RF, d'un mélangeur pour moduler le signal basse fréquence, d'un LNA, d'un détecteur d'enveloppe pour la transformation du signal RF à la sortie du LNA en un signal de basse fréquence, et un capteur de courant pour le calcul de la consommation du LNA. Le deuxième circuit de test est un microsystème électromécanique (MEMS²), c'est un accéléromètre 3D. Ce microsystème détecte toute accélération sur les trois axes X, Y et Z. Nous allons faire notre étude sur l'axe Z, qui détecte l'accélération dans le sens vertical soit en +g (si l'accélération est dans le même sens que la gravité) ou en -g (si l'accélération est dans le sens opposé de la gravité).

Le microcontrôleur est utilisé pour remplacer la partie numérique dans le cas d'un contrôle ou d'un test embarqué, son rôle principal est de :

- configurer les différents composants du circuit de test;
- générer les signaux d'excitation;
- récupérer les réponses du circuit de test;
- permettre l'implémentation de la technique proposée afin d'identifier, de tester et de contrôler le circuit sous test/contrôle.

Les deux circuits, contrôlés par le dsPiC30f4013, que nous avons mis en place sont :

 Une carte RF, qui est une chaine de réception RF. C'est une carte qui a été développée et réalisée afin de servir de démonstrateur pour cette étude. Cette carte intègre un potentiomètre (résistance variable) qui permet de contrôler la consommation du LNA. Malheureusement, suite à des problèmes rencontrés dans la partie RF de la carte, nous n'avons pas pu obtenir des résultats expérimentaux attendus sur cette carte.

^{1.} Phase-locked loop

^{2.} Micro-Electro-Mechanical System

2. Par conséquent, un accéléromètre de type MMA7361L à basse consommation a été utilisé comme circuit de test. Cet accéléromètre est un micro-système utilisé pour détecter l'accélération d'un objet, il transforme une accélération en tension électrique. Nous avons mis en place la procédure d'identification récursive présentée précédemment. Les résultats de cette identification sont présentés dans ce chapitre.



FIGURE 5.3 – Présentation de la carte RF



FIGURE 5.4 – Présentation du microsystème MMA7361L

Les deux démonstrateurs sont constitués d'un microcontrôleur de type dsPiC sur lequel est implémenté notre technique de test et de contrôle, notamment :
- la méthode des moindres carrés récursive (MCR) pour la recherche des paramètres du modèle comportemental du circuit de test;
- les équations de régression estimant chaque performance en fonction des paramètres du modèle comportemental;
- la technique de contrôle adaptatif, pour contrôler la consommation du circuit sous test/contrôle.

La configuration et la programmation du dsPIC30f4013 sont faites en langage C à partir d'un ordinateur. Ce programme est chargé dans le microcontrôleur du dsPIC en utilisant une liaison série de type USB 3 .

5.2 Le microcontrôleur

Les algorithmes de test et de contrôle proposés sont implémentés sur un microcontrôleur de type dsPiC30f4013 présenté dans la Figure 5.5, ce microcontrôleur remplace la partie numérique embarquée dans le circuit de test.



FIGURE 5.5 – Le microcontrôleur ds PiC30f4013



FIGURE 5.6 – Architecture générale du micocontroleur

5.2.1 Présentation du dsPiC30f4013

L'outil d'édition, de débogage et de simulation utilisé est MikroC dsPIC. La Figure 5.6 montre l'architecture générale du DsPiC.

Le microcontrôleur dsPiC30f4013 intègre différents modules, nous citons ci-dessous les modules les plus importants que nous avons utilisés dans notre étude.

5.2.1.1 Le cœur

C'est un cœur Microchip dsPiC30f4013, avec une architecture 16 bits, il possède 48ko de mémoire Flash, 1Ko de mémoire non volatile de type EEPROM⁴ et 2ko de mémoire RAM⁵, il permet de traiter 30 millions d'instructions par seconde (30MIPS).

^{3.} Universal Serial Bus

^{4.} Electrically-Erasable Programmable Read-Only Memory

^{5.} Random Acces Memory

5.2.1.2 Les ports I/O

Les ports entrée/sortie permettent l'utilisation des broches extérieures directement accessibles sur la carte du dsPiC30f4013. Ces ports permettent la communication avec des circuits externes.

5.2.1.3 Le Timer

C'est un module qui permet de synchroniser des opérations que le microcontrôleur est chargé d'effectuer en générant des interruptions à une fréquence d'échantillonnage donnée (multiple de la période de traitement du cœur). Le dsPiC30f4013 est équipé de 3 timers. Pour notre étude le Timer3 est utilisé pour générer une valeur aléatoire avec laquelle est excité le circuit sous test/contrôle et récupérer la réponse correspondante. L'algorithme d'identification récursif basé sur la méthode des moindres carrés est lancé après le traitement des données.

5.2.1.4 La liaison série UART

Le dsPiC30f4013 intègre 2 liaisons de type UART⁶ : UART1 et UART2. Pour cette étude nous avons utilisé le périphérique UART1. C'est un périphérique qui permet la communication entre le dsPiC30f4013 et l'ordinateur en utilisant une liaison RS232.

5.2.1.5 Le bus SPI

La liaison SPI⁷ contient quatre signaux logiques :

- 1. l'horloge (SCK⁸) qui hérite de l'horloge du dsPiC;
- 2. les données sortantes (SDO⁹) du dsPiC vers le circuit de test;
- 3. les données entrantes (SDI¹⁰) au dsPiC venant du circuit de test;
- 4. le bit de selection (CS^{11}) que nous n'avons pas utilisé dans cette étude.

5.2.2 Programmation du dsPiC30f4013

L'outil Mikro dsPiC est l'interface graphique centrale pour un développement en langage C sur le microcontrôleur dsPiC. Il est directement possible de coder en langage C. La configuration des registres principaux du cœur doit se faire lors de la création d'un nouveau projet principalement :

^{6.} Universal Asynchronous Receiver Transmitter

^{7.} Serial Peripheral Interface

^{8.} Serial Clock

^{9.} Serial Data Out

^{10.} Serial Data In

^{11.} Chip Select

- la fréquence de calcul, le dsPiC30f4013 intègre la possibilité de choisir entre plusieurs sources de fréquence;
- le watchdog Timer;
- le mode de fonctionnement : Debug ou release.

Le chargement du code sur la mémoire Flash est réalisé par le programme dsPiCFLASH, qui est appélé automatiquement par l'outil Mikro dsPiC.

La Figure 5.7 montre comment est implémenté l'algorithme d'identification récursif sur le dsPiC30f4013. La fonction main() assure la configuration des périphériques, l'initialisation des variables et le déclenchement d'une interruption sur le Timer3. La fonction Timer3Int() assure l'interrogation du circuit de test et la conversion des données. La fonction mcr() effectue une itération de l'algorithme des moindres carrés récursif, elle fait appelle à un fichier nommé *calcul-matriciel.h* qui regroupe toutes les fonctions nécessaires pour les calculs matriciels.



FIGURE 5.7 – Programmation de l'identification récursive sur le dsPiC30f4013

5.2.3 Évaluation des contraintes de programmation

Il faut maintenant étudier les performances du codage présenté jusqu'ici, en termes de fréquence d'échantillonnage maximale, et en termes d'occupation mémoire.

5.2.3.1 Contraintes sur la fréquence d'échantillonnage

Il s'agit d'estimer le nombre de cycles pour une itération de l'algorithme des moindres carrés (MCR) et d'en déduire la fréquence d'échantillonnage maximale pour un fonctionnement temps réel. Cette fréquence d'échantillonnage dépend du nombre de paramètres du modèle comme l'indique la Figure 5.8.



FIGURE 5.8 – Fréquence d'échantillonnage maximale en fonction de l'ordre du modèle comportemental

5.2.3.2 Contraintes sur la mémoire du dsPiC utilisée

Il faut alors quantifier les ressources nécessaires en mémoire programme et en mémoire occupée par les variables du programme. La taille de la mémoire programme ne dépend pas du nombre de paramètres du modèle. Le programme tel que définit dans la Figure 5.7 occupe 4ko. La Figure 5.9 présente les ressources nécessaires en mémoire occupée par les variables du programme en fonction du nombre de paramètres du modèle.

La mémoire RAM du cœur dsPiC30f4013 est de 2ko. Il n'est donc pas possible de stocker dans cette mémoire les données permettant l'identification d'un modèle contenant plus de 10 paramètres comme le montre la Figure 5.9.

La mémoire RAM du cœur ne permet pas le stockage d'un grand nombre d'observations. Or il peut être intéressant de stocker ces observations pour un traitement diféré récursif dans le cas où la fréquence d'échantillonnage maximale supportée par le cœur pour le traitement de l'algorithme des moindres carrés récursifs est insuffisante.

Pour ce faire, on propose de stocker ces observations dans les mémoires Flash EE-PROM. Différentes primitives sont proposées dans 'Flash Memory Library' et 'EEPROM Library'. Ces primitives permettent la lecture/écriture de données dans ces deux types de



FIGURE 5.9 – Mémoire du DSP utilisée en fonction du nombre de paramètres du modèle

mémoire. Il s'agit alors de tester la génération de stimulus u (signal aléatoire), l'excitation du circuit LNA, la réception du signal y et le stockage des signaux u et y dans la mémoire EEPROM du cœur (Figure 5.9).

5.2.4 Résultats expérimentaux

Pour tester le fonctionnement du programme d'identification implémenté sur le dsPiC30f, nous avons choisit de faire un programme sous C, qui émule un LNA sur ordinateur. Le microcontrôleur communique avec l'odinateur via la liaison série UART1. À chaque interruption du Timer3, une nouvelle valeur aléatoire u(k) est générée, et envoyée via la liaison UART1. Le programme C sur l'ordinateur récupère cette valeur et réponds par une valeur y(k) qui représente la réponse théorique d'un LNA, suivant l'équation (5.1)

$$y(k) = a_0 + a_1 u(k) + a_2 u(k)^2 + a_3 u(k)^3$$
(5.1)

Le modèle théorique contient quatre paramètres $\theta = [a_0 = 0.1, a_1 = 0.8, a_2 = 0.002, a_3 = 0.3]$. Les vraies valeurs des paramètres sont bien sûr implémentées dans le programme C de l'ordinateur. Les paramètres du modèle prédis par le microcontrôleur sont $\hat{\theta} = [a_0 = 0.1, a_1 = 0.766, a_2 = 0.0031, a_3 = 0.2999]$.

La Figure 5.10 montre la réponse prédite par l'algorithme des moindres carrés récursif implémenté sur le dsPiC30f4013 en fonction des valeurs actuelles de la réponse du LNA théorique émulé sous C. Cette figure montre que l'algorithme d'identification récursif implémenté sur le dsPiC30f4013 est fonctionnel, et que le modèle obtenu est très précis,



FIGURE 5.10 – La réponse prédite par le dsPiC30f en fonction de la réponse actuelle du programme C

bien sur pour un circuit réel la précision sera moindre, le modèle prédit exprime plus de 99% du modèle réel ce qui est exprimé par le coefficient de détermination R^2 .

5.3 La carte RF

5.3.1 Présentation du premier circuit de test

La carte RF que nous avons conçue au sein du groupe, a pour objectif de valider l'algorithme d'identification et la technique de contrôle de consommation embarqués sur le dsPiC30f4013. Le choix des composants de la carte RF est très critique, particulièrement l'adaptation de chaque composant avec ceux qui l'entourent. Nous avons opté pour la conception d'une carte RF qui permet de traiter des signaux RF dans un intervalle de fréquence de [1.9GHz - 2.3GHz]. Afin de pouvoir assurer une bonne identification du système et une bonne prédiction de ses performances, les composants de la carte RF se doivent de respecter un seuil maximal de bruit généré. Pour une bonne isolation entre la partie numérique (dsPiC30f4013) la partie analogique de la carte RF des optocoupleurs sont placés à l'entrée de la carte RF.

Décimal (Heximal)	$R_{WA}(\Omega)$	Etat de sortie
$255 (0 \mathrm{xFF})$	50	Full-scale (R_W)
128 (0x80)	5030	Midscale
1 (0x01)	10011	1 LSB
0 (0 x 0 0)	10050	Zero-Scale $(R_{AB} + R_W)$

TABLE 5.1 – La résistance ${\cal R}_{WA}$ du potentiomètre

Les composants les plus gourmands en énergie dans les chaines d'émission, et les chaines de réception, sont respectivement les amplificateurs de puissance, et les amplificateurs à bas bruit (LNA), c'est pour cette raison que nous nous intéresserons à la consommation du LNA de cette carte RF, nous avons ainsi intégré un potentiomètre qui permet de régler le courant du LNA. Nous avons choisi le potentiomètre AD5200, présenté dans la Figure 5.11, pour les critères suivants :

- Sa commande, la résistance variable du potentiomètre AD5200 peut être contrôlée en utilisant une liaison SPI qui est prévue pour le contrôle de la carte RF.
- Le courant maximal qui peut circuler en interne, le potentiomètre AD5200 permet un courant maximal d'environ 10mA.
- Le nombre de positions possibles, la résistance variable du potentiomètre AD5200 peut avoir 256 valeurs différentes, ce qui offre 256 niveaux de consommation possibles pour le LNA. Le tableau 5.1 montre quelques valeurs de la résistance variable R_{WA} entre la broche W et A du potentiomètre. Pour obtenir une résistance d'une valeur plus précise, nous utilisons la formule (5.2) suivante :

$$R_{WA} = \frac{255 - D}{255} R_{AB} + 50\Omega \tag{5.2}$$

Où $R_{AB} = 10K\Omega$, et *D* est la valeur, en décimale, que nous devons donner au potentiomètre via sa broche SDI.

Pour une résistance donnée, la valeur D, en décimale, correspondante est donnée par la formule (5.3) suivante :

$$D = \frac{255(R_{AB} + 50\Omega - R_{WA})}{R_{AB}}$$
(5.3)

Le choix du LNA a été fait en prenant en considération les composants qui l'entourent ainsi que les caractéristiques suivantes :

- une fréquence de fonctionnement qui doit couvrir la plage 1.9GHz à 2.3GHz;
- un gain faible, pour ne pas saturer le signal;
- un point de compression (IP1) important pour accepter un signal d'amplitude importante;
- un IP3 important;
- une figure de bruit faible;



FIGURE 5.11 – Diagramme du potentiomètre AD5200



FIGURE 5.12 – Diagramme du LNA MGA62563

– une adaptation d'impédance de 50Ω .

Le LNA MGA62563, présenté dans la Figure 5.12, satisfait les contraintes souhaitées. Il est conçu pour fonctionner dans la plage de fréquences (100MHz à 3GHz), et il permet d'ajuster sa consommation en modifiant une résistance externe, cette résistance peut être contrôlée par le potentiomètre AD5200.

La Figure 5.13 montre le lien entre la consommation du LNA MGA62563 de la carte RF et la résistance variable du potentiomètre AD5200. La Figure 5.14 donne la relation entre les différentes performances du LNA MGA62563 et sa fréquence de fonctionnement pour une tension de $V_d = 5V$, un courant $I_{ds} = 60mA$ et une adaptation de 50 Ω à l'entrée et à la sortie.



FIGURE 5.13 – La résistance (Rbias) du potentiomètre en fonction du courant (Id) du LNA



FIGURE 5.14 – Les performances du LNA MGA62563 selon les différentes fréquences de fonctionnement

Un détecteur d'enveloppe de type LTC5505-1 est placé à la sortie du LNA pour récupérer l'information basse fréquence qu'elle transporte. Ce détecteur se caractérise par une large bande de fréquences (300MHz à 3GHz), une grande dynamique d'entrée (-28dBm à 18dBm) et sa tension d'alimentation peut varier de 2.7V à 6V. La Figure 5.15 présente le schéma général du LT5505-1, et la Figure 5.16 montre le tension du signal basse fréquence à la sortie du détecteur en fonction de la puissance du signal RF à son entrée.



FIGURE 5.15 – Scéma du detecteur d'enveloppe LTC5505-1



FIGURE 5.16 – Caractéristiques du detecteur d'enveloppe LTC5505-1

La réponse du détecteur d'enveloppe est récupérée par le dsPiC30f4013 après sa conversion en utilisant un convertisseur analogique numérique 12 bits de type ADS7817. Une résolution de 12 bits permettra d'avoir une bonne précision (1.2mV) sur les signaux récupérés. Un capteur de courant de type TSC101 est utilisé pour mesurer le courant du LNA MGA62563. La sortie de ce capteur est transmise au dsPiC30f4013 via un deuxième convertisseur analogique numérique de type ADS7817.

Un synthétiseur de fréquences de type ADF4360-2 (Figure 5.17) et un mélangeur de type LT5520 (Figure 5.18) sont ajoutés à la carte RF pour transporter le signal basse



fréquence généré par le ds PiC30f4013 dans une plage haute fréquence entre 1.9GHz et 2.3GHz.

FIGURE 5.17 – Synthétiseur ADF4360-2

Le synthétiseur de fréquences ADF4360-2, intègre une boucle à vérouillage de phase (PLL ¹²) et un oscillateur contrôlé en tension (VCO ¹³). Ce synthétiseur permet de contrôler la fréquence RF générée (1850MHz à 2170MHz) en utilisant une liaison SPI, et de choisir la puissance du signal de sortie entre -13dBm et -6dBm.

Le choix du mélangeur quand à lui, est très pertinent, puisqu'il faut tenir compte de plusieurs facteurs importants :

- de la fréquence (IF) et de la puissance du signal basse fréquence généré par le microcontrôleur récupéré à la sortie du convertisseur numérique analogique DAC7551;
- de la fréquence (LO) et de la puissance du synthétiseur ADF4360-2;
- de la fréquence (RF) du signal RF résultant qui doit être dans la plage de fréquence du LNA choisi.

Le mélangeur LT5520 permet des plages de fréquence (RF, IF et LO) qui rentrent dans le cahier de charge défini et les caractéristiques générales (gain, figure de bruit, IP3 et IP1) sont satisfaisantes, de plus, la puissance admise à l'entrée LO est de -10dBm à 0dBm, cette caractéristique est liée avec le choix de la PLL qui fournit un signal d'une

^{12.} Phase-Locked-Loop

^{13.} Voltage Controlled Oscillator



FIGURE 5.18 – Le mélangeur LT5520

puissance programmable entre -13dBm et -6dBm. Un amplificateur double sortie est inséré entre le convertisseur numérique analogique et le mélangeur pour amplifier le signal basse fréquence et l'adapter à l'entrée de ce dernier.

Les Figures 5.19 et 5.20 montrent l'architecture générale de la carte RF et sa réalisation.



FIGURE 5.19 – Carte RF de test







5.3.2 Connexions avec le microcontrôleur

FIGURE 5.21 – Schéma fonctionnel de la carte RF et les différentes connexions avec les dsPIC30f

Le dsPiC30f4013 communique avec la carte RF en utilisant les ports B et F, comme le montre la Figure 5.21.

5.3.2.1 Le port B

Nous avons utilisé le port B du ds PiC30f4013 pour sélectionner les composants de la carte RF à activer, en mettant à zero l'entrée LE ¹⁴ du composant de la carte RF concerné. Les composants qui disposent d'une entrée d'activation contrôlée par le ds PiC30f4013 sont les suivants :

- Le convertisseur numérique analogique DAC7551 dispose d'une entrée nomée SYNC¹⁵ qui permet de valider les données situées dans son entrée SDIN¹⁶ comme indiqué dans la Figure 5.22, cette entrée est connectée à la sortie 8 du port B, notée RB8, du dsPiC30f4013.
- Le convertisseur analogique numérique ADS7817 est équipé d'une entrée $\bar{CS}/SHDN^{17}$ qui permet de désactiver le composant quand la valeur de cette entrée est à 1 et de l'activer quand elle est mise à 0 (voir Figure 5.23). L'entrée \bar{CS} du convertisseur ADS7817 qui récupère la sortie du détecteur d'enveloppe, resp. du capteur de courant, est connectée à la broche RB9, resp. RB11, du dsPiC30f4013.

^{14.} Load Enable

^{15.} frame synchronisation input

^{16.} Serial Data Input

^{17.} Chip Select when LOW, Shutdown Mode when HIGH



FIGURE 5.22 – Diagramme temporel pour l'écriture série dans le CNA DAC7551



FIGURE 5.23 – Chronogramme temporel du convertisseur analogique numérique ADS7817

- Le potentiomère AD5200 est équipé d'une entrée \bar{CS} , voir Figure 5.11, qui permet, quand elle est remise à 1, de charger le registre série (SER-REG) comme l'indique la Figure 5.24. Cette entrée binaire est branchée à la sortie RB10 du microcontrôleur.
- Le synthétiseur ADF4360-2 possède une entrée appelée LE, voir Figure 5.17, qui permet lorsqu'elle est est remise à 1 de charger les données dans le registre à décalage de 24bits comme le montre la Figure 5.25. L'entrée LE du synthétiseur ADF4360-2 est reliée à la sortie RF12 du dsPiC30f4013.

5.3.2.2 Le port F

Le bus de liaison série de type SPI occupe le port F comme suit :



FIGURE 5.24 – Chronogramme d'écriture dans le registre du potentiomètre AD5200



FIGURE 5.25 – Diagramme temporel pour l'écriture série dans le registre du synthètiseur ADF4360-2

- La broche 2 du port F (RF2) : est utilisée pour récupérer les données venant du circuit de test (SDI de la SPI)
- La broche 3 du port F (RF3) : est utilisée pour envoyer les données au circuit de test (SDO de la SPI)
- La broche 6 du port F (RF6) : est utilisée pour l'horloge (SCK) de la SPI

5.3.3 Résultats expérimentaux

Après une longue période de test de fonctionnement de la carte RF, les résultats obtenus avec ce premier circuit de test ne nous permettent pas d'appliquer notre méthode à cause de certain problèmes liés à la partie RF de la carte. Un des problèmes majeurs de cette carte RF est lié au synthétiseur de fréquence. Dans un fonctionnement normal, le synthétiseur est verrouillé sur la fréquence pour laquelle il est programmé. Le verrouillage du synthétiseur ADF4360-2 est conditionné par tous les composants voisins particulièrement le filtre placé entre sa sortie CP qui est la pompe de charge et l'entrée VVCO du VCO ¹⁸. Dans notre cas, le synthétiseur de fréquences ne se stabilise jamais sur la fréquence désirée. Après plus de deux mois de discussion avec le constructeur *Analog Devices* du composant, nous n'avons pas conclu par une réponse précise, l'hypothèse la plus probable est que les valeurs choisies pour les composants voisinant le synthétiseur ne sont pas correctement adaptés. Sans négliger toutes les interférences avec les autres composants RF qui jouent un rôle de bruit très important. La résolution des problèmes rencontrés né-

^{18.} Voltage Controlled Oscillator

cessite des compétences très spécialisées dans le domaine de la radiofréquence qui ne sont malheureusement pas disponibles dans notre environnement de travail. Par conséquent, nous avons opté pour un deuxième circuit de test basé sur un accéléromètre capacitif. Le choix du type du deuxième circuit de test est lié à l'utilisation croissante de ce type de dispositif qui envahie de nos jours le domaine des multimédias.

5.4 L'accéléromètre MMA7361L

5.4.1 Présentation du deuxième circuit de test

L'accéléromètre capacitif MMA7361L, à basse consommation de 400μ A est utilisé pour détecter les accélérations sur trois axes (X, Y et Z), sa fonction principale est de convertir toute accélération sur un des trois axes en une tension électrique. On appelle sensibilité de l'accéléromètre, sa capacité à détecter les petites accélérations. L'accéléromètre MMA7361L permet, en utilisant la broche g-select, de choisir entre deux sensibilités différentes. Pour g-select = 6g l'accéléromètre détecte mieux les grandes accélérations (faible sensibilité), il répond avec un signal électrique entre [190.6mV/g - 221.5mV/g]. Pour g-select = 1.5g l'accéléromètre est plus sensibile aux accélérations, répond avec un signal électrique entre [740mV/g - 860mV/g]. Le MMA7361L dispose d'un mode veille qui permet de réduire la consommation jusqu'à moins de 3μ A, ce mode peut être utilisé pour économiser de l'énergie si le dispositif fonctionne avec une batterie.

De nos jours, ce type de dispositif est utilisé dans différentes applications telles que :

- les jeux 3D, pour la détection de mouvements et d'inclinaisons;
- les nouveaux lecteurs MP3 HDD¹⁹;
- les ordinateurs portables;
- les téléphones portables ...

Le schéma fonctionnel du MMA7361L et le circuit utilisé sont présentés dans la Figure 5.26(a).

Pour tester le fonctionnement du MMA7361L, nous disposons de deux solutions :

- Analyser la réponse de l'accéléromètre à différents niveaux d'accélération, en récupérant pour chaque niveau d'accélération la réponse sur les trois axes. Cette solution est la plus dure à appliquer, parce qu'elle nécessite des équipements spécifiques (Figure 5.27).
- Voir la réponse de l'accéléromètre à un signal binaire pseudo aléatoire appliqué à la broche self-test. Cette broche tolère un signal de 0V à 3.6V, l'accéléromètre ne répond pas à des signaux dont l'amplitude est inférieure à 1.85V, et répond avec un signal d'amplitude unique pour les signaux de test qui dépassent 1.85V. C'est la solution adoptée dans un premier temps (voir Figure 5.28).

^{19.} HDD MP3 player : Hard Disque Drive MPEG-1/2 Audio Layer 3 player



a) Shema fonctionnel

b) Circuit réel

FIGURE 5.26 – L'accéléromètre MMA7361L



FIGURE 5.27 – Schéma de l'utilisation d'un pot vibreur pour le test de l'accéléromètre





5.4.2 Construction du modèle comportemental du MMA7361L



FIGURE 5.29 – Présentation de l'accéléromètre MMA7361L utilisé

Dans un premier temps, nous allons étudier le modèle alternatif de l'accéléromètre MMA7361L (Figure 5.29). Nous utiliserons la broche self-test pour simuler une accélération en excitant l'accéléromètre avec un signal généré par le dsPiC30f4013. Le microcontrôleur génère un signal binaire soit de 0V soit de 5V. Pour être dans l'intervalle de tension toléré par le MMA7361L, un diviseur de tension, constitué de deux résistances parallèles, est inséré entre la sortie du microcontrôleur et la broche self-test du MMA7361L (Figure 5.26).

L'expérience consiste à injecter un signal multifréquence binaire de type pseudoaléatoire entre 0V et 3.3V à l'entrée self-test de l'accéléromètre. La fréquence, de 500Hz, du signal injecté est choisie de manière que la réponse temporelle de l'accéléromètre n'atteigne pas la stabilité comme le montre la Figure 5.30.

La réponse du MMA7361L est échantillonnée avec un convertisseur analogique numérique intégré dans le microcontrôleur dsPiC30f4013. Elle est transmise à l'ordinateur via la liaison série UART afin de chercher le meilleur modèle comportemental du MMA7361L. Une fois la meilleure structure du modèle obtenue, elle est implémentée sur le DsPiC43f4013. Le modèle optimal obtenu sous MATLAB est donné par l'équation (5.4) :

$$y(t) = \theta_0 + \theta_1 y(t-1) + \theta_2 u(t-2) + \theta_3 u(t-3) + \varepsilon(t)$$
(5.4)

Les paramètres du modèle optimal sont :

$$\hat{\theta} = [0.3834 \ 0.1885 \ 0.0496 \ 0.0145]^T \tag{5.5}$$



FIGURE 5.30 – La réponse de l'accéléromètre à un signal binaire pseudo-aléatoire

Les valeurs des paramètres du modèle obtenu sont très proches de zero, mais le test de nullité des paramètres d'un modèle de régression, basé sur le test de Student, montre que ces paramètres ne sont pas nuls. Ce test est effectué, pour chaque paramètre θ_i , à chaque fois qu'un nouveau modèle est élaboré. Il est basé sur la comparaison d'une variable (T_i) construite à partir des données utilisées et du quantile $(t_{(1-\frac{\alpha}{2},n-p)})$ de la loi de Student d'ordre $(1-\frac{\alpha}{2})$.

$$\hat{\sigma}_{\theta_i}^2 = \hat{\sigma}_{\varepsilon}^2 (A^T * A)_{(i+1,i+1)}^{-1}$$

$$T_i = \frac{\theta_i}{\sqrt{\hat{\sigma}_{\theta_i}^2}}$$
(5.6)

Le paramètre θ_i est considéré comme nul et ne doit pas faire parti du modèle si

$$|T_i| < t_{(1-\frac{\alpha}{2},n-p)}$$
(5.7)

pour un risque $\alpha = 5\%$, un nombre d'observations n = 371 et un nombre de paramètres p = 4 le quantile de Student $t_{(1-\frac{\alpha}{2},n-p)}$ est égale à 1.9665, alors que les valeurs des statistiques de test T_i pour chacun des paramètres du modèle sont les suivantes :

$$T = [26.0409 \ 6.7505 \ 57.1390 \ 9.1322]^T$$
(5.8)

L'estimateur sans biais de la variance résiduelle $\hat{\sigma}_{\varepsilon}^2$ est donné par le carré moyen résiduel $CM_{\rm res}$ suivant :

$$\begin{aligned} \hat{\sigma}_{\varepsilon}^2 &= CM_{res} \\ &= \frac{SC_{res}}{n-p}, n \text{ est le nombre d'observations,} \\ &\text{ et } p \text{ le nombre de paramètres du modèle} \\ \hat{\sigma}_{\varepsilon}^2 &= 7.44e^{-4} \end{aligned}$$
(5.9)

La qualité de ce modèle est indiquée par le coefficient de détermination donné par l'équation (5.10).

$$R^{2} = 1 - \frac{SC_{res}}{SC_{total}}$$

$$= 91.59\%$$
(5.10)

 $SC_{res} = \sum_t \varepsilon(t)^2$ est la somme des carrés résiduels. $SC_{total} = \sum_t (y(t) - \bar{y})^2$ est la somme des carrés totaux.

La Figure 5.31, montre la réponse prédite par l'algorithme des moindres carrés récursif et la réponse échantillonnée de l'accéléromètre. Nous constatons que les distances entre les points rouges, qui représentent la réponse prédite, et les points bleus, qui représentent la réponse réelle, sont très petites, ce qui est exprimé par le carré moyen résiduel (ou ce qu'on appelle la variance résiduelle) qui est de l'ordre de 0.0007, pour un nombre assez important de points prédits n = 1250.

Le modèle optimal obtenu est d'une bonne précision puisqu'il arrive à exprimer plus de 91% de la réponse réelle du MMA7361L et sa structure est facilement implémentable sur un microcontrôleur à très faible capacité de stockage, ce qui montre l'avantage de l'algorithme d'identification que nous proposons, qui a comme objectif de chercher un compromis entre la compléxité de la structure du modèle de représentation et sa précision.

La structure du modèle optimal est implémentée sur le microcontrôleur dsPiC30f4013, pour une caractérisation récursive embarquée du MMA7361L. La Figure 5.32 montre l'évolution des paramètres du modèle ARX implémenté pour la prédiction de la réponse de l'accéléromètre. Cette figure montre la convergence des paramètres vers leur valeur nominale obtenue sur ordinateur (équation (5.5)).



FIGURE 5.31 – Présentation de la réponse prédite de l'accéléromètre et de sa réponse réelle échantillonnée



FIGURE 5.32 – L'évolution des paramètres du modèle compotremental de l'accéléromètre

θ	μ	σ	$\begin{bmatrix} \mu - \sigma; & \mu + \sigma \end{bmatrix}$	$[\mu - 2\sigma; \mu + 2\sigma]$	$\begin{bmatrix} \mu - 3\sigma; & \mu + 3\sigma \end{bmatrix}$
θ_1	0.4079	0.0053	[0.4026; 0.4132]	[0.3973;0.4185]	[0.3920; 0.4238]
θ_1	0.1614	0.0101	[0.1513; 0.1715]	[0.1412; 0.1816]	[0.1312; 0.1916]
θ_1	0.0551	0.0006	[0.0545; 0.0557]	[0.0538;0.0563]	[0.0532; 0.0569]
θ_1	0.0162	0.0009	[0.0153; 0.0170]	[0.0145; 0.0179]	[0.0136; 0.0187]

TABLE 5.2 – Construction des limites de test pour les paramètres du modèle comportemental

5.4.3 Simulation de fautes sur le MMA7361L

La structure optimale du modèle comportemental du MMA7361L étant fixée comme indiqué dans l'équation (5.4), nous allons tout d'abord construire les limites de test. Ces limites permettent de distinguer les bons circuits et les circuits défectueux.

Les limites de test concernant les performances d'un circuit, sont généralement définies par le cahier de charges. Mais dans notre cas, nous voulons tester le circuit en observant les valeurs des paramètres du modèle comportemental, qui sont des valeurs fictives, ne pouvant figurer dans un cahier de charges. Par conséquent, nous allons définir statistiquement la limite inférieure et la limite supérieure pour chacun des paramètres du modèle comportemental. Pour cela, nous avons récupérer 40 sequences entrée/sortie différentes du MMA7361L supposé non défectueux, chaque séquence comprend 1250 points. Le signal de test est le même pour toutes les séquences récupérées, c'est un signal binaire pseudo-aléatoire, et c'est le même signal que nous allons appliquer pour tester le circuit. Après l'échantillonnage et le traitement des données, les paramètres du modèle comportemental défini dans l'équation (5.4) sont calculés récursivement pour chaque séquence. La partie gauche de la Figure 5.33 montre les différentes valeurs des paramètres du modèle comportemental.

Les différents histogrammes tracés dans la partie droite de la Figure 5.33 permettent de visualiser la dispersion de valeurs de chaque paramètre du modèle (5.4) autour de sa moyenne. La p-valeur, qui figure sur chaque histogramme de la Figure 5.33, donnée par le test de χ^2 sur chaque paramètre du modèle comportemental montre que les valeurs obtenues pour chaque paramètre suivent une loi normale, sauf pour le paramètre θ_2 ce qui peut être expliquer par le nombre de valeurs qui n'est pas assez grand pour converger vers une loi normale.

Nous supposons que pour une déviation de plus de 3σ , exemple pour le premier paramètre du modèle si $\theta_1 > \mu_1 + 3\sigma_1$ ou $\theta_1 < \mu_1 - 3\sigma_1$, le circuit est considéré comme déféctueux. L'analyse statistique des valeurs des paramètres du modèle obtenues avec les 40 séquences entrée/sortie est illustrée dans le tableau 5.2.

Maintenant que les limites de test, ou spécifications, sont définies à 3σ , ce qui signifie que la valeur d'un paramètre θ_k doit appartenir à l'intervalle $[\mu - 3\sigma; \mu + 3\sigma]$, nous allons simuler quelques fautes, ou défauts, dans le MMA7361L et voir comment varie la valeur de chaque paramètre du modèle comportemental par rapport à ses spécifications,



FIGURE 5.33 – Dispersion des paramètres du modèle comportemental du MMA7361L

si une valeur ne satisfait pas les spécifications du paramètre étudié le circuit est classé défectueux.

	θ_1	θ_2	θ_3	θ_4	Résultat du test
Masse déconnectée	\checkmark	X	X	X	Défectueux
Alimentation déconnectée	X	X	X	X	Défectueux
Sortie déconnectée	X	X	X	X	Défectueux
Masse et Sortie	X	X	X	X	Défectueux
$\operatorname{court-circuit\acute{e}es}$					
Alimentation et Sortie	X	X	X	X	Défectueux
court-circuitées					
Haute température	X	X	X	X	Défectueux

TABLE 5.3 – Identification des circuits défectueux

Le tableau 5.3 montre les différentes fautes injectées dans le circuit, le valeurs des paramètres du modèle comportemental estimées et la décision de test si l'on considère que au delà de 3σ le circuit identifié est défectueux.

Le tableau 5.3 montre que pour les fautes suivantes :

- une déconnexion de l'alimentation du MMA7361L
- une déconnexion de la sortie du MMA7361L
- un court-circuit entre la masse et la sortie
- un court-circuit entre l'alimentation et la sortie

le circuit est bien identifié comme défectueux, puisque toutes les limites de test définies dans le tableau 5.2 sont violées.

Lorsque la masse est déconnectée, trois valeurs estimées des paramètres du modèle comportemental sont hors limites de test $[\mu - 3\sigma; \mu + 3\sigma]$. Dans le cas où l'accéléromètre est chauffé à une haute température, toutes les valeurs violent les limites de test tolérées pour les bons circuits. Ce résultats montre que le comportement de l'accéléromètre MMA7361L change sous l'influence de la température, cela signifie que ses performances, au moins une d'entre elles, sont sensibles au changement de température.



FIGURE 5.34 – Illustration des limites de test pour les paramètres (θ_1, θ_2)

La Figure 5.34 présente une projection des résultats d'estimation sur deux dimensions (θ_1, θ_2) de l'espace des paramètres. On y présente les deux premiers paramètres du modèle comportemental, les bons circuits, le circuit pour lequel la masse est déconnectée et le circuit chauffé à haute température. Graphiquement, nous observons clairement que les



FIGURE 5.35 – Comportement de l'accéléromètre en fonction de la tension d'alimentation

deux circuits sont défectueux dès lors que l'un des deux paramètres θ_1 et θ_2 est en dehors de la zone tolérée pour les bons circuits.

La réponse de l'accéléromètre dépend de la tension d'alimentation appliquée. La Figure 5.35 montre comment se comporte l'accéléromètre pour différents niveaux d'alimentation. Le MMA7361L commence à réagir à partir d'un niveau de tension de 1.8V, en desous de cette valeur l'accéléromètre ne réagit pas.

La Figure 5.36 montre comment varient les quatre paramètres du modèle comportemental en fonction du niveau d'alimentation de l'accéléromètre appliqué sur l'entrée Vdd. Nous constatons que les valeurs des paramètres du modèle comportemental croient avec l'augmentation de la tension d'alimentation.

Pour contrôler la consommation du MMA7361L, nous pourrons définir plusieurs niveaux de consommation, à chaque niveau de consommation est associé une combinaison de paramètres du modèle comportemental pour laquelle nous définissons des limites de test. Durant le processus de contrôle, un niveaux de performance est choisi, celui-ci correspond à une combinaison de paramètres du modèle comportemental, l'algorithme de contrôle vient baisser ou augmenter le niveau d'alimentation actuel d'un pas, défini au préalable, jusqu'à atteindre le niveau de performance requis en satisfaisant les limites de test correspondantes.

L'équation de prédiction, présentée par l'équation (5.11), exprime la tension d'alimentation du MMA7361L en fonction des paramètres θ du modèle comportemental. Dans une application autonome utilisant des batteries, cette équation peut être utilisée comme un moyen permettant de contrôler (surveiller) le niveau courant des bateries d'alimentation. Elle est construite par l'algorithme de prédiction basé sur la méthode de Branch & Bound



FIGURE 5.36 – Test de l'accéléromètre pour différentes valeurs de VDD

a été présenté dans le chapitre 4 est donnée par l'équation (5.11).

$$Vdd = a_0 + a_1 \ \theta_1 + a_2 \ \theta_3 \tag{5.11}$$

Où les valeurs des coefficients a_i du modèle (5.11) obtenues après la phase apprentissage de l'algorithme sont donnés par l'équation (5.12).

$$a = [0.36; 3.45; 23.68]^T \tag{5.12}$$

L'équation (5.11) montre que seulement deux paramètres, θ_1 et θ_3 , sont utilisés pour la prédiction de la tension d'alimentation. Les deux autres paramètres, θ_2 et θ_4 , ne sont pas utilisés parce qu'il sont moins corrélés avec la tension d'alimentation et leur intégration dans le modèle de prédiction n'améliorera pas sensiblement la précision du modèle.

La Figure 5.37 expose les résultats obtenus lors de la recherche du meilleur modèle de prédiction de la tension d'alimentation de l'accéléromètre en fonction des paramètres θ du modèle comportemental.

Cette figure montre une bonne prédiction de la tension d'alimentation à partir des paramètres θ . Le jeu de données utilisé pour la validation du modèle de prédiction obtenu



FIGURE 5.37 – Présentation des valeurs prédites en fonction de des valeurs actuelles de la tensions d'alimentation du MMA7361L

donne un coefficient de détermination R^2 supérieur à 98% et une erreur quadratique moyenne de l'ordre de $2e^{-3}$.

5.5 Conclusion

Ce chapitre présente deux démonstrateurs qui sont conçus pour la mise en oeuvre de la technique de contrôle et de test embarqué que nous proposons. Le premier démonstrateur est constitué d'une carte RF et d'un microcontrôleur de type dsPiC30f4013, est mis en place pour tester les performances et contrôler la consommation du LNA qu'il contient. Les programmes nécessaires pour cette validation ont été développés et implémentés sur le microcontrôleur dsPiC30F4013, puis testés avec succès en utilisant une émulation de la partie RF. La validation concrète sur la carte RF n'a malheureusement pas pu être réalisée, à cause des dysfonctionnements que nous avons identifiés sur cette carte dont la réparation requiert des compétences très spécialisées dans le domaine de la réalisation des circuits radio-fréquence. Un deuxième démonstrateur constitué d'un accéléromètre de type MMA7361L et du microcontrôleur dsPiC30f4013 est mis en place pour la démonstrateur partique des techniques de test et de pilotage embarquées que nous proposons. Les

résultats obtenus avec ce deuxième démonstrateur montrent que l'algorithme d'identification et les techniques de test et de contrôle adaptatif proposés permettent de détecter les différentes fautes que nous avons injectées au circuit. Leur efficacité doit être étudiée avec plus de précision, en injectant d'autres types de fautes, et de récupérer encore plus de séquences entrée/sortie pour pouvoir mieux définir les limites de test. Le contrôle de l'alimentation du MMA7361L peut être envisagé dès lors qu'une prédiction précise peut être effectuée en utilisant les paramètres identifiés du modèle comportemental.

Chapitre 6

Conclusions et perspectives

6.1 Conclusions

En pratique, les cœurs analogiques et mixtes (AMS), ainsi que les systèmes radiofréquences (RF), requièrent des tests fonctionnels basés sur un cahier des charges du dispositif. Pour les systèmes AMS et RF, le test fonctionnel est un test très complexe et nécessite un temps d'application très long et des équipements de test coûteux. Le prix d'un testeur destiné aux circuits AMS et RF, selon les options choisies, peut être de l'ordre de 1,2 millions de dollars. Le coût extrêmement élevé, du matériel de test pour les blocs AMS et RF est le principal maillon faible du développement des systèmes sur puce (SoCs) et des systèmes embarqués dans le même boitier (SiPs). Le test de ces systèmes est devenu une entrave, pour les industriels, afin d'obtenir un produit final, de haute qualité respectant le cahier des charges, à bas coût avec un temps de mise sur le marché (TTM) raisonnable. Ces contraintes rendent la problématique du test de plus en plus complexe et de plus en plus coûteuse. Le coût du test des bloques AMS et RF peut représenter plus de 40% du coût total pour certains systèmes, alors que ces bloques ne représentent que 5% à 30% de la surface totale du SoC.

En plus des différentes contraintes imposées par le test des circuits AMS et RF pour obtenir des systèmes fonctionnels, assurer un certain niveau de performances ou contrôler la consommation de ce type de circuits est devenu une nécessité et attire l'attention de plusieurs équipes de recherche. Cette tâche est aussi difficile, car les performances d'un système AMS ou RF sont fortement liées aux fluctuations du procédé de fabrication, aux différentes sources de bruit, et aux conditions de l'environnement. Durant le fonctionnement, les fluctuations des valeurs de performances d'un circuit AMS ou RF peuvent les mener en dehors de leur niveau exigé.

Dans cette thèse, nous proposons une méthode de contrôle adaptatif et de test embarqué pour les systèmes AMS et RF. Des résultats de simulation, obtenus sous CADENCE sur une chaîne RF constituée d'un Mélangeur, d'un oscillateur, d'un LNA et d'un détecteur d'enveloppe conçue au sein du groupe RMS du laboratoire TIMA, sont présentés pour montrer l'efficacité de notre méthode. La technique que nous proposons met à contribution les ressources de calcul pour le test et le contrôle de modules AMS et RF. Les performances de ces ressources sont limitées, ce qui rend le test et le contrôle du système très difficile, avec la nécessité d'une gestion parcimonieuse des ressources disponibles. Nous proposons l'utilisation des méthodes d'identification qui peuvent être implémentées sur les ressources de calcul embarquées. Notre travail consiste à construire dans un premier temps hors ligne, un modèle comportemental du système et un modèle de prédiction pour chacune des performances de ce système en fonction des paramètres du modèle comportemental retenu. Et dans un deuxième temps, notre approche consiste à utiliser les modèles précédemment construits pour le test en ligne et le contrôle du système. Les résultats obtenus avec cet exemple de simulation sont très satisfaisant et mérite une validation expérimentale pour mettre en valeur notre technique.

Deux démonstrateurs sont mis en place pour valider expérimentalement la technique proposée. Le premier démonstrateur est une carte RF contrôlée par un microcontrôleur de type dsPiC30f. La validation expérimentale de notre technique n'a pas aboutie avec ce premier démonstrateur pour des problèmes liés à la partie RF de la carte qui nécessitent des compétences très spécifiques dans le domaine de la radiofréquence. Un deuxième démonstrateur est mis en place, il est constitué d'un accéléromètre capacitif à trois axes. Cet accéléromètre est contrôlé par le dsPiC30f4013. L'efficacité de notre technique pour le test de ce type de dispositifs est montrée par les résultats expérimentaux obtenus sur le modèle alternatif de l'accéléromètre. Ce modèle est dit alternatif parce que nous avons utilisé l'entrée électrique du système au lieu de soumettre le système à des accélérations sur les trois axes et de récupérer la réponse correspondante.

6.2 Perspectives

Comme perspectives de ce travail, il serait intéressant d'envisager dans un premier temps à contrôler soit la sensibilité en utilisant l'entrée g-select, soit la consommation de l'accéléromètre MMA7361L. Il faudra utiliser la technique proposée, dans un deuxième temps, en mettant l'accéléromètre sur un pot vibrant pour travailler avec le système comportemental réel du MMA7361L et de mettre un capteur optique sur ce pot pour récupérer l'équivalent de chaque accélération en tension électrique pour reproduire le fonctionnement réel du système. Concerant les systèmes RF, il serait intéressant d'envisager une chaine d'émission ou de récéption pour reproduire en pratique les expériences que nous avons effectuées en simulation, et de pouvoir, ainsi, contrôler la consommation de l'amplificateur de puissance ou du LNA qu'elles contiennent.

Bibliographie

- [1] ITRS 2008. http://www.itrs.net/links/2008itrs/update/2008_update.pdf. Technical report, The International Technology Roadmap for Semiconductors, 2008.
- [2] L. Abdallah, H. Stratigopoulos, C. Kelma, and S. Mir. Sensors for built-in alternate RF test. 15th IEEE European Test Symposium (to appear), 2010.
- [3] S. Abdennadher and S.A. Shaikh. Practices in mixed-signal and rf ic testing. Design & Test of Computers, IEEE, 24(4):332–339, July-Aug. 2007.
- [4] M. Abramovici, A. D. Friedman, and M. A. Breuer. Digital Systems Testing and Testable Design. IEEE Computer Society Press, 1994.
- [5] R.D. Adams and E.S. Cooley. The limits of digital testing for dynamic circuits. In VLSI Test Symposium, 1999. Proceedings. 17th IEEE, pages 28–32, 1999.
- [6] H. Akaike. A new look at the statistical model identification. Automatic Control, IEEE Transactions on, 19(6):716–723, Dec 1974.
- [7] H. Akçay. An insight into instrumental variable frequency-domain subspace identification. Automatica, In Press, Corrected Proof :-, 2009.
- [8] S.S. Akbay, A. Halder, A. Chatterjee, and D. Keezer. Low-cost test of embedded rf/analog/mixed-signal circuits in sops. Advanced Packaging, IEEE Transactions on, 27(2):352 - 363, May 2004.
- [9] N. Akkouche, A. Bounceur, S. Mir, and E. Simeu. Minimization of functional tests by statistical modelling of analogue circuits. In *Design & Technology of Integrated Systems in Nanoscale Era, 2007. DTIS. International Conference on*, pages 35–40, Sept. 2007.
- [10] K. Arabi and B. Kaminska. Testing analog and mixed-signal integrated circuits using oscillation-test method. Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, 16(7):745-753, jul 1997.
- [11] M.H. Assaf and M. Fathi. Built-in hardware for analog circuitry testing. In *Electronics, Robotics and Automotive Mechanics Conference, 2008. CERMA '08*, pages 14–19, 30 2008-Oct. 3 2008.
- [12] F. Azais, S. Bernard, Y. Betrand, and M. Renovell. Towards an adc bist scheme using the histogram test technique. In *European Test Workshop*, 2000. Proceedings. *IEEE*, pages 53–58, 2000.

- [13] S. Bahukudumbi, S. Ozev, K. Chakrabarty, and V. Iyengar. Wafer-level defect screening for "big-d/small-a" mixed-signal socs. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, 17(4):587–592, April 2009.
- [14] Y. Bai, Y. Zhu, and Y. Jiang. A new nonlinear system identification method using gene expression programming. In Proc. International Conference on Mechatronics and Automation ICMA 2007, pages 2951–2956, 2007.
- [15] T. Balen, A. J. Andrade, F. Azais, M. Lubaszewski, and M. Renovell. An approach to the built-in self-test of field programmable analog arrays. In VLSI Test Symposium, 2004. Proceedings. 22nd IEEE, pages 383–388, April 2004.
- [16] S. Bhattacharya, A. Halder, G. Srinivasan, and A. Chatterjee. Alternate testing of RF transceivers using optimized test stimulus for accurate prediction of system specifications. J. Electron. Test., 21(3):323–339, 2005.
- [17] A. Bounceur. Plateforme CAO pour le test de circuits mixtes. PhD thesis, Institut National Polytechnique de Grenoble (INPG), Laboratoire TIMA, 2007.
- [18] A. Bounceur and S. Mir. Estimation of test metrics for AMS/RF BIST using copulas. In Mixed-Signals, Sensors, and Systems Test Workshop, 2008. IMS3TW 2008. IEEE 14th International, pages 1–6, June 2008.
- [19] H.-M. Chang, C.-H. Chen, K.-Y. Lin, and K.-T. Cheng. Calibration and testing time reduction techniques for a digitally-calibrated pipelined ADC. In VLSI Test Symposium, 2009. VTS '09. 27th IEEE, pages 291–296, May 2009.
- [20] H.-M. Chang, K.-Y. Lin, C.-H. Chen, and K.-T. Cheng. A built-in self-calibration scheme for pipelined ADCs. In *ISQED '09 : Proceedings of the 2009 10th International Symposium on Quality of Electronic Design*, pages 266–271, Washington, DC, USA, 2009. IEEE Computer Society.
- [21] H.-M. Chang, K.-Y. Lin, and K.-T. Cheng. Calibration and test time reduction techniques for digitally-calibrated designs : an ADC case study. In *Journal of Electronic Testing*, 2010.
- [22] H.-M. Chang, M.-S. Lin, C.-H. Chen, and K.-T. Cheng. Digitally-assisted analog/RF testing for mixed-signal SoCs. Asian Test Symposium, 0 :43–48, 2008.
- [23] S. Chen and S. A. Billings. Representation of non-linear systems : the NARMAX model. International Journal of Control, 49 :1012–1032, 1989.
- [24] S. Crino and D.E. Brown. Global optimization with multivariate adaptive regression splines. Systems, Man, and Cybernetics, Part B : Cybernetics, IEEE Transactions on, 37(2):333–340, April 2007.
- [25] R.H. Davies, C.J. Twining, T.F. Cootes, J.C. Waterton, and C.J. Taylor. A minimum description length approach to statistical shape modeling. *Medical Imaging, IEEE Transactions on*, 21(5):525-537, may 2002.

- [26] S. Devarakond, V. Natarajan, A. Banerjee, H. Choi, S. Sen, and A. Chatterjee. Digitally assisted concurrent built-in tuning of rf systems using hamming distance proportional signatures. *European Test Symposium*, 2010.
- [27] A. Dhayni. Test intégré pseudo aléatoire pour les composants microsystèmes. PhD thesis, Institut National Polytechnique de Grenoble (INPG), Laboratoire TIMA, 2006.
- [28] S. Ellouz, P. Gamand, C. Kelma, B. Vandewiele, and B. Allard. Combining internal probing with artificial neural networks for optimal RFIC testing. In *Test Conference*, 2006. ITC '06. IEEE International, pages 1–9, Oct. 2006.
- [29] J.H. Friedman. Multivariate adaptive regression splines. Ann. Stat., 19(1) :1–141, 1991.
- [30] A. Frisch and T. Almy. HABIST : histogram-based analog built in self test. In Test Conference, 1997. Proceedings., International, pages 760–767, Nov 1997.
- [31] Y-X. Geng and W. Wu. A bayesian information criterion based approach for model complexity selection in speaker identification. In Advanced Language Processing and Web Information Technology, 2008. ALPIT '08. International Conference on, pages 264 –268, 23-25 2008.
- [32] D. Gorinevsky. On the persistency of excitation in radial basis function network identification of nonlinear systems. Neural Networks, IEEE Transactions on, 6(5) :1237 -1244, sep 1995.
- [33] Z. Guo and J. Savir. Coefficient-based test of parametric faults in analog circuits. *IEEE Trans. Instrum. Meas.*, 55(1):150–157, 2006.
- [34] A. Hagenblad, L. Ljung, and A. Wills. Maximum likelihood identification of wiener models. Automatica, 44(11):2697 – 2705, 2008.
- [35] A. Haider, S. Bhattacharya, G. Srinivasan, and A. Chatterjee. A system-level alternate test approach for specification test of RF transceivers in loopback mode. In VLSI Design, 2005. 18th International Conference on, pages 289–294, Jan. 2005.
- [36] W.B.J. Hakvoort, R.G.K.M. Aarts, J. van Dijk, and J.B. Jonker. A computationally efficient algorithm of iterative learning control for discrete-time linear time-varying systems. *Automatica*, 45(12):2925 – 2929, 2009.
- [37] A. Halder and A. Chatterjee. Specification based digital compatible built-in test of embedded analog circuits. In *Test Symposium*, 2001. Proceedings. 10th Asian, pages 344–349, 2001.
- [38] D. Han, S.-S. Akbay, S. Bhattacharya, A. Chatterjee, and W.-R. Eisenstadt. On-chip self-calibration of RF circuits using specification-driven built-in self test (S-BIST). In On-Line Testing Symposium. IOLTS 2005. 11th IEEE International, pages 106–111, July 2005.
- [39] D. Han and A. Chatterjee. Robust Built-In Test of RF ICs Using Envelope Detectors. In Test Symposium. Proceedings. 14th Asian, pages 2–7, Dec. 2005.
- [40] P. Hui, T. Ozaki, V. Haggan-Ozaki, and Y. Toyoda. A parameter optimization method for radial basis function type models. *Neural Networks, IEEE Transactions* on, 14(2):432–438, Mar 2003.
- [41] R. Kennel and A. Linder. Predictive control of inverter supplied electrical drives. In Power Electronics Specialists Conference, 2000. PESC 00. 2000 IEEE 31st Annual, volume 2, pages 761 –766 vol.2, 2000.
- [42] R. Khereddine, E. Simeu, and S. Mir. RF transceiver parameter identification using regressive models. In *Design and Technology of Integrated Systems in Nanoscale Era*. DTIS 2008. 3rd International Conference on, pages 1–6, March 2008.
- [43] A.B. Kinsman and N. Nicolici. Embedded deterministic test exploiting care bit clustering and seed borrowing. In *Quality Electronic Design. ISQED 2008. 9th International Symposium on*, pages 832–837, March 2008.
- [44] B. Koupal, T. Lee, and B. Gravens. Bluetooth single chip radios : holy grail or white elephant. *http ://www.signiatech.com/pdf/paper two chip.pdf*, 24 Feb 2010.
- [45] S. Kouro, P. Cortes, R. Vargas, U. Ammann, and J. Rodriguez. Model predictive control - a simple and powerful method to control power converters. *Industrial Electronics, IEEE Transactions on*, 56(6) :1826 –1838, june 2009.
- [46] C.V. Krishna, A. Jas, and N.A. Touba. Test vector encoding using partial LFSR reseeding. In *Test Conference. Proceedings. International*, pages 885–893, 2001.
- [47] H. Kruus, G. Jervan, and R. Ubar. Using tabu search for optimization of memoryconstrained hybrid BIST. In *Electronics Conference*. *BEC 2008. 11th International Biennial Baltic*, pages 155–158, Oct. 2008.
- [48] I. D. Landau. Commande des systèmes : conception, identification et mise en oeuvre. Hermès science, 2002.
- [49] I. D. Landau and A. Karimi. Recursive algorithms for identification in closed loop a unified approach and evaluation. *Automatica*, 33(8) :1499 – 1523, 1997.
- [50] I. J. Leontaritis and S. A. Billings. Input-output parametric models for non-linear systems part i : deterministic non-linear systems. *International Journal of Control*, 41(2) :303–328, 1985.
- [51] A. Liakot, S. Roslina, A. Ishak, S. S. Bambang, and A. Mohd Alauddin Mohd. Challenges and directions for testing IC. *Integration, the VLSI Journal*, 37(1):17 – 28, 2004.
- [52] I. Lind and L. Ljung. Regressor and structure selection in NARX models using a structured ANOVA approach. Technical Report LiTH-ISY-R-2799, Department of Electrical Engineering, Linköping University, SE-581 83 Linköping, Sweden, June 2007.

- [53] L. Liu, Z. Chen, and J. Huang. Parameter convergence and minimal internal model with an adaptive output regulation problem. *Automatica*, 45(5):1306 – 1311, 2009.
- [54] L. Ljung. Identification of nonlinear systems. plenary paper. In Proc. 9th International Conference on Control, Automation, Robotics and Vision, ICARCV 2006., Singapore, December 2006.
- [55] L. Ljung. Identification of nonlinear systems. Technical Report LiTH-ISY-R-2784, Department of Electrical Engineering, Linköping University, SE-581 83 Linköping, Sweden, June 2007.
- [56] L. Ljung. Perspectives on system identification. Technical Report LiTH-ISY-R-2900, Department of Electrical Engineering, Linköping University, SE-581 83 Linköping, Sweden, May 2009.
- [57] S. Lu and T. Basar. Robust nonlinear system identification using neural-network models. Neural Networks, IEEE Transactions on, 9(3):407–429, May 1998.
- [58] L. Malesani, P. Mattavelli, and S. Buso. Robust dead-beat current control for PWM rectifiers and active filters. In *Industry Applications Conference*, 1998. Thirty-Third IAS Annual Meeting. The 1998 IEEE, volume 2, pages 1377–1384 vol.2, 12-15 1998.
- [59] L. Malesani, P. Mattavelli, and S. Buso. Robust dead-beat current control for PWM rectifiers and active filters. *Industry Applications, IEEE Transactions on*, 35(3):613 –620, may/jun 1999.
- [60] J. C. R. Martinez, R.M. Kennel, and T. Geyer. Model predictive direct current control. In *Industrial Technology (ICIT)*, 2010 IEEE International Conference on, pages 1808 –1813, 14-17 2010.
- [61] P. Mattavelli, G. Spiazzi, and P. Tenti. Predictive digital control of power factor preregulators using disturbance observer for input voltage estimation. In *Power Elec*tronics Specialist Conference, 2003. PESC '03. 2003 IEEE 34th Annual, volume 4, pages 1703 – 1708 vol.4, 15-19 2003.
- [62] S. McLoone, M.D. Brown, G. Irwin, and A. Lightbody. A hybrid linear/nonlinear training algorithm for feedforward neural networks. *Neural Networks*, *IEEE Transactions on*, 9(4) :669–684, Jul 1998.
- [63] S. McLoone and G.W. Irwin. Fast parallel off-line training of multilayer perceptrons. Neural Networks, IEEE Transactions on, 8(3):646–653, May 1997.
- [64] L. Milor and A.L. Sangiovanni-Vincentelli. Minimizing production test time to detect faults in analog circuits. Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, 13(6):796–813, Jun 1994.
- [65] S.G. Mosin. Neural network based technique for detecting catastrophic and parametric faults in analog circuits. In Systems Engineering. ICSEng 2005. 18th International Conference on, pages 224–229, Aug. 2005.

- [66] V. Natarajan, R. Senguttuvan, S. Sen, and A. Chatterjee. ACT : Adaptive calibration test for performance enhancement and increased testability of wireless RF front-ends. *VLSI Test Symposium*, *IEEE*, 0 :215–220, 2008.
- [67] V. Natarajan, R. Senguttuvan, S. Sen, and A. Chatterjee. Built-in test enabled diagnosis and tuning of RF transmitter systems. VLSI Des., 2008(3) :1–10, 2008.
- [68] O. Novak and J. Nosek. On using deterministic test sets in BIST. In On-Line Testing Workshop. Proceedings. 6th IEEE International, pages 127–132, 2000.
- [69] I. Popa, A. Zafiu, and D. Cazacu. Cost minimization for ASIC hybrid BIST designs. In *Electronics Technology. ISSE 2009. 32nd International Spring Seminar on*, pages 1–6, May 2009.
- [70] J. Rajski, J. Tyszer, M. Kassab, and N. Mukherjee. Embedded deterministic test. Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, 23(5):776–792, May 2004.
- [71] G. Ray and P. R.-M. Rao. On-line identification and control of multivariable discretetime systems based on a transformed model. *International Journal of Systems Science*, 21 :175 – 191, 1990.
- [72] J. Rissanen. Modeling by shortest data description. Automatica, 14(5):465 471, 1978.
- [73] J. Roll, I. Lind, and L. Ljung. Connections between optimisation-based regressor selection and analysis of variance. In 45th IEEE Conference on Decision and Control, San Diego, USA, December 2006.
- [74] B. Sahu and G.A. Rincon-Mora. A high-efficiency linear RF power amplifier with a power-tracking dynamically adaptive buck-boost supply. *Microwave Theory and Techniques, IEEE Transactions on*, 52(1) :112 – 120, jan. 2004.
- [75] J. Savir. On chip weighted random patterns. In Test Symposium, ATS '97. Proceedings., Sixth Asian, pages 344–352, Nov 1997.
- [76] J. Schoukens, J. G. Nemeth, P. Crama, Y. Rolain, and R. Pintelon. Fast approximate identification of nonlinear systems. *Automatica*, 39(7) :1267 – 1274, 2003.
- [77] M. Sedghi, E. Koopahi, A. Alaghi, M. Fathy, and Z. Navabi. An NoC test strategy based on flooding with power, test time and coverage considerations. In VLSI Design. VLSID 2008. 21st International Conference on, pages 409–414, Jan. 2008.
- [78] E. Simeu and S. Mir. Diagnosis in linear and nonlinear mixed-signal systems : a parameter identification based technique. In *IMSTW'05, Annual Int'l Mixed-Signals Testing Workshop, June 27-29, 2005, Cannes, Cote d'Azur, France*, volume ISRN TIMA-RR-05/06-01-FR of *issn 1292-862*, pages 1–9, 2005. Pacs 85.42.
- [79] E. Simeu, S. Mir, R. Khereddine, and H.N. Nguyen. Envelope detection based transition time supervision for online testing of RF MEMS switches. In On-Line Testing Symposium, IOLTS 2007. 13th IEEE International, pages 237–243, July 2007.

- [80] E. Simeu, H. N. Nguyen, P. Cauvet, S. Mir, L. Rufer, and R. Khereddine. Using signal envelope detection for online and offline RF MEMS switch testing. VLSI Des., 2008(3) :1–10, 2008.
- [81] M. Slamani, M. Zineb, and M. Boukadoum. A DSP testing approach by modeling the circuit response as a Markov chain. In *Electronics, Circuits and Systems, IEEE International Conference on*, volume 3, pages 241–247 vol.3, 1998.
- [82] R. Spina and S. Upadhyaya. Linear circuit fault diagnosis using neuromorphic analyzers. Circuits and Systems II : Analog and Digital Signal Processing, IEEE Transactions on, 44(3) :188–196, Mar 1997.
- [83] J.A. Starzyk and M.A. El-Gamal. Artificial neural network for testing analog circuits. In *Circuits and Systems, IEEE International Symposium on*, pages 1851–1854 vol.3, May 1990.
- [84] V. Stopjakova, D. Micusik, L. Benuskova, and M. Margala. Neural networks-based parametric testing of analog IC. In *Defect and Fault Tolerance in VLSI Systems*, DFT 2002. Proceedings. 17th IEEE International Symposium on, pages 408–416, 2002.
- [85] H.-G. Stratigopoulos, P. Drineas, M. Slamani, and Y. Makris. RF specification test compaction using learning machines. In Very Large Scale Integration (VLSI) Systems, IEEE Transactions on : Accepted for future publication Volume PP, Forthcoming. Page(s) :1 - 1, 2009.
- [86] S. Sunter and N. Nagi. Test metrics for analog parametric faults. In VLSI Test Symposium. Proceedings. 17th IEEE, pages 226–234, 1999.
- [87] R. Tang, P.F. Si, W.K. Huang, and F. Lombardi. Testing IP cores with pseudo exhaustive test sets. In ASIC 2001. Proceedings. 4th International Conference on, pages 740–743, 2001.
- [88] K. W. V. To and A. K. David. On-line identification and control of an AC/DC power system. International Journal of Electrical Power & Energy Systems, 18(4):223 – 227, 1996.
- [89] E.L. Truebenbach. Digital test program re-hosting considerations and applications. In Autotestcon, 2007 IEEE, pages 89–96, Sept. 2007.
- [90] J. Turino. Design for test and time to market : a personal perspective. Design & Test of Computers, IEEE, 16(3) :23-27, 1999.
- [91] A. Valdes-Garcia, R. Venkatasubramanian, J. Silva-Martinez, and E. Sanchez-Sinencio. A broadband CMOS amplitude detector for on-chip RF measurements. *Instrumentation and Measurement, IEEE Transactions on*, 57(7) :1470 –1477, july 2008.
- [92] P.-N. Variyam and A. Chatterjee. Digital-compatible BIST for analog circuits using transient response sampling. *IEEE Des. Test*, 17(3) :106–115, 2000.

- [93] P.N. Variyam and A. Chatterjee. Test generation for comprehensive testing of linear analog circuits using transient response sampling. In *ICCAD '97 : Proceedings of* the *IEEE/ACM international conference on Computer-aided design*, pages 382–385, Washington, DC, USA, 1997. IEEE Computer Society.
- [94] P.N. Variyam, S. Cherubal, and A. Chatterjee. Prediction of analog performance parameters using fast transient testing. *Computer-Aided Design of Integrated Circuits* and Systems, IEEE Transactions on, 21(3):349–361, Mar 2002.
- [95] J. Velasco-Medina, I. Rayane, and M. Nicolaidis. AC/DC BIST for testing analog circuits. In ASIC/SOC Conference. Proceedings. Twelfth Annual IEEE International, pages 223–227, 1999.
- [96] J. Wang, W. X. Zheng, and T. Chen. Identification of linear dynamic systems operating in a networked environment. *Automatica*, 45(12):2763 – 2772, 2009.
- [97] R. Yazma and A. Quan. IEEE-1445 (DTIF) based digital test solution. In Autotestcon, 2009 IEEE, pages 453–456, Sept. 2009.
- [98] C. Zhang, R. Gharpurey, and J. A. Abraham. On-line calibration and power optimization of RF systems using a built-in detector. VLSI Test Symposium, IEEE, 0 :285–290, 2009.
- [99] G. Zhen and J. Savir. Coefficient-based test of parametric faults in analog circuits. Instrumentation and Measurement, IEEE Transactions on, 55(1):150–157, Feb. 2006.

Liste des publications de l'auteur

- R. Khereddine, L. Abdallah, E. Simeu, S. Mir and F. Cenni. Adaptive Logical Control of RF LNA Performances for Efficient Energy Consumption, Book chapter Springer 2011, (Accepté)
- R. Khereddine, L. Abdallah, E. Simeu, S. Mir and F. Cenni. Adaptive Logical Control of RF LNA Performances for Efficient Energy Consumption, 18th VLSI-Soc 2010, Madrid, Spain, September 2010 (Best paper award)
- 3. R. Khereddine, E. Simeu and S. Mir, *Parameter identification of RF transceiver blocks using regressive models*, Programmable Devices and Embedded Systems (PDeS09), Roznov, Tcheque Republic, February 2008.
- R. Khereddine, E. Simeu and S. Mir, *RF transceiver parameter identification using* regressive models, 3rd International Conference on Design & Technology of Integrated Systems, Tozeur, Tunisia, March 2008.
- R. Khereddine, E. Simeu and S. Mir, Utilisation des modèles de regression pour l'identification des paramètres d'un transceiver RF, Journées Nationales du Reseau Doctoral en Microélectronique, Mai 2008.
- E. Simeu, H. N. Nguyen, P. Cauvet, S. Mir, L. Rufer and R. Khereddine, Using signal envelope detection for online and offline RF MEMS switch testing, Journal of VLSI Design, Ed. Hindawi, Vol. 2008, Article ID 294014, 10 pages.
- E. Simeu, H.N. Nguyen, P. Cauvet, S. Mir, L. Rufer and R. Khereddine, *Embedded test of RF MEMS switches in SiP devices*,15th IFIP International Conference on Very Large Scale Integration VLSI-SoC, Atlanta, USA, October 2007.
- E. Simeu, S. Mir, R. Khereddine and H.N. Nguyen, Envelope detection based transition time supervision for online testing of RF MEMS switches. IEEE International On-Line Test Symposium, Crete, Greece, July 2007.
- E. Simeu, P. Cauvet, H. N. Nguyen, S. Mir, L. Rufer and R. Khereddine, Using signal envelope detection for RF MEMS switch testing, 13th IEEE International Mixed-Signals Testing Workshop 2007, Porto, Portugal, June 18-20 2007.
- R. Khereddine, E. Simeu and S. Mir, Utilisation des techniques de regression pour le test et le diagnostic des composantes RF. Journées GDR SoC-SiP, Paris, France, Juin 2007.

Adaptive logical control and test of AMS/RF circuits

Analogue-mixed-signal (AMS) and Radio frequency (RF) devices are required in many applications such as communications, multimedia, and signal processing. These applications are often subject to severe area constraints. The complexity of AMS and RF cores, together with shrinking device dimensions limit accessibility to the internal nodes of the circuit. This makes the test and the control of this circuit very difficult. Ensuring high test/control quality at low cost for these AMS and RF designs has become an important challenge for test engineers. RF and AMS cores are generally incorporated in a chip including large digital components as microprocessors and memories. The main idea of this work is to develop for these components simple test and control methods which can be implemented in the embedded resources of the system at low cost. The proposed techniques use autoregressive models for the devices. Only the behavioural model parameters of the system are used to predict the system performances which are necessary to develop the test signature and/or control the consumption of the circuit. This method is implemented on a dsPiC30f for testing and controlling two demonstrators : a front-end RF card, designed in RMS group of TIMA laboratory, and a MMA7361L 3 axis accelerometer.

Key words : Adaptive control, alternate test, recursive identification, least mean square, performance prediction, autoregressive models, AMS systems, RF systems, microsystems.

Méthode adaptative de contrôle logique et de test de circuits AMS/RF

Les technologies microélectroniques ainsi que les outils de CAO actuels permettent la conception de plus en plus rapide de circuits et systèmes intégrés très complexes. L'un des plus importants problèmes rencontrés est de gérer la complexité en terme de nombre de transistors présents dans le système à manipuler ainsi qu'en terme de diversité des composants, dans la mesure où les systèmes actuels intègrent, sur un même support de type SiP ou bien SoC, de plus en plus de blocs fonctionnels hétérogènes. Le but de cette thèse est la recherche de nouvelles techniques de test qui mettent à contribution les ressources embarquées pour le test et le contrôle des modules AMS et RF. L'idée principale est de mettre en œuvre pour ces composantes des méthodes de test et de contrôle suffisamment simples pour que les ressources numériques embarquées puissent permettre leur implémentation à faible coût. Les techniques proposées utilisent des modèles de représentation auto-régressifs qui prennent en comptes les non linéarités spécifiques à ce type de modules. Les paramètres du modèle comportemental du système sont utilisés pour la prédiction des performances du système qui sont nécessaire pour l'élaboration de la signature de test et le contrôle de la consommation du circuit. Deux démonstrateurs ont été mis en place pour valider la technique proposée : une chaine RF conçue au sein du groupe RMS et un accéléromètre de type MMA7361L.

Mots clés : Contrôle adaptatif, test alternatif, identification récursive, moindres carrés, prédiction de performances, modèles autorégressifs, systèmes AMS, systèmes RF, microsystèmes.