



HAL
open science

Etude des mécanismes physiques responsables des dysfonctionnements des transistors HEMTs à base d'hétérostructures AlGa_N/Ga_N et AlIn_N/Ga_N

Walf Chikhaoui

► **To cite this version:**

Walf Chikhaoui. Etude des mécanismes physiques responsables des dysfonctionnements des transistors HEMTs à base d'hétérostructures AlGa_N/Ga_N et AlIn_N/Ga_N. Autre. INSA de Lyon, 2011. Français. NNT : 2011ISAL0050 . tel-00679527

HAL Id: tel-00679527

<https://theses.hal.science/tel-00679527>

Submitted on 15 Mar 2012

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

Thèse

Etude des mécanismes physiques
responsables des dysfonctionnements des
transistors HEMTs à base
d'hétérostructures AlGaN/GaN et
AlInN/GaN

présentée devant
L'Institut National des Sciences Appliquées de Lyon

pour obtenir
le grade de docteur

Ecole doctorale : Electronique, Electrotechnique, Automatique
Spécialité : Dispositifs de l'Electronique Intégrée

par
Walf Chikhaoui

Soutenue le juin 2011 devant la Commission d'examen

Jury

Cette thèse a été préparée à l'Institut des Nanotechnologies de Lyon (INSA de Lyon)

Ecoles doctorales

Résumé

La fabrication des composants semiconducteurs à base de nitrure de gallium (GaN) connaît actuellement une grande expansion. Ce matériau, par ces propriétés physico-chimiques intéressantes, est un très bon candidat pour la réalisation de diodes électroluminescentes LEDs dans le domaine de l'éclairage ainsi que dans la filière microélectronique pour la fabrication de composants de puissance à haute fréquence de fonctionnement.

Dans la pratique, avant d'intégrer ces composants dans un système électronique, l'analyse de leur fiabilité est une étape nécessaire pour valider la technologie de fabrication utilisée. L'objectif de ce travail est la détermination des mécanismes physiques responsables de la dégradation des performances des Transistors à Haute Mobilité Electronique (HEMT) à base d'hétérostructures AlGaN/GaN et AlInN/GaN.

Dans un premier temps, la caractérisation en régime statique des composants, par des mesures de courant et de capacité à différentes températures, nous a permis de repérer certaines anomalies dans les caractéristiques des composants. Cette non-idéalité liée aux effets thermiques semble provenir des mécanismes de piégeage des porteurs par les défauts dans le matériau. Dans le but d'analyser ces mécanismes, des mesures de spectroscopie de défauts profonds (DLTS) ont été effectuées sur la capacité de type Schottky du contact de la grille. Ces mesures ont été effectuées sur des transistors non vieillis ainsi que sur des composants qui ont subi des tests de vieillissement accélérés pour évaluer leur niveau de dégradation.

L'étape suivante a consisté à mesurer les pièges profonds dans les HEMTs par DLTS en courant de drain, de façon à déterminer quels défauts influencent directement le courant dans ces dispositifs. Cette étude a été effectuée sur différents composants avec différentes géométries pour analyser au mieux le comportement de ces pièges.

L'étude du contact de grille est aussi une étape importante pour déterminer les origines de défaillance des composants. Pour cela, nous avons réalisé une étude approfondie sur les différents mécanismes de transport à travers la barrière métal/semiconducteur en effectuant des mesures en température du courant de grille. Cette étude nous a permis de conclure sur la stabilité du contact de grille après les tests de vieillissement accélérés.

Abstract

Table des matières

INTRODUCTION..... 13

CHAPITRE I : LES MATERIAUX NITRURES POUR LES HEMTS HYPERFREQUENCE DE PUISSANCE 14

I) INTRODUCTION 18

II) LES NITRURES D'ÉLEMENT III : HISTORIQUE, AVANTAGES ET APPLICATIONS 18

II-1) HISTORIQUE DES SYSTEMES A BASE DE GAN 18

II-2) AVANTAGES DES ÉLÉMENTS III-N 19

II-3) APPLICATIONS..... 22

III) LE SYSTEME DES MATERIAUX NITRURE D'ÉLEMENT III..... 24

III-1) STRUCTURE CRISTALLINE ET PROPRIÉTÉS 24

III-2) HÉTÉROSTRUCTURES ET GAZ 2D..... 27

III-3) LE TRANSISTOR A HAUTE MOBILITE ÉLECTRONIQUE HEMT 30

III-4) PERFORMANCES DES COMPOSANTS HEMT A BASE DE GAN..... 32

IV) LES MECANISMES DE DYSFONCTIONNEMENT DANS LES HEMTS 34

IV-1) L'EFFONDREMENT (COLLAPSE EN ANGLAIS) DU COURANT : PRINCIPALE CAUSE LIMITANT LES PERFORMANCES DES HEMTS 34

IV-2) LES PIEGES DE SURFACE DANS UN HEMT A BASE DE GAN 35

IV-3) LES PIEGES DANS LA COUCHE TAMPON DE GAN 36

IV-4) COMMENT MINIMISER LES EFFETS DE PIEGEAGE..... 37

V) OBJECTIFS DE CE TRAVAIL 39

VI) BIBLIOGRAPHIE DU CHAPITRE I 41

CHAPITRE II : SPECTROSCOPIE DE DEFAUTS 18

I) INTRODUCTION 50

II) DYNAMIQUE DES CENTRES PROFONDS..... 50

II-1) PROCESSUS DE CAPTURE-ÉMISSION THERMIQUE 50

II-2) THERMODYNAMIQUE D'ÉMISSION DES PORTEURS 53

II-3) ÉMISSION ASSISTÉE PAR CHAMP ÉLECTRIQUE 56

III) SPECTROSCOPIE DE TRANSITOIRE DES CENTRES PROFONDS (DLTS) 58

III-1) ANALYSE DU TRANSITOIRE DE CAPACITE 58

III-2) ANALYSE DU TRANSITOIRE DE COURANT..... 67

III-3) PRINCIPE DE LA DLTS.....	70
III-4) DLTS PAR TRANSFORMEE DE FOURIER : DLTFs.....	73
III-5) THÉORIE DE LA DLTFs.....	74
III-6) APPAREILLAGE DE MESURES DLTFs	78
III-7) COMPARAISON ENTRE LES TECHNIQUES UTILISEES	80
IV) BIBLIOGRAPHIE DU CHAPITRE II.....	82

CHAPITRE III : CARACTERISATIONS DES DEFAUTS DANS LES HEMTS 50

I) INTRODUCTION	86
II) STRUCTURES ÉTUDIÉES	87
II-1) ARCHITECTURE DES STRUCTURES	87
II-2) ECHANTILLONS TESTÉS.....	89
III) DYSFONCTIONNEMENTS DANS LES CARACTÉRISTIQUES STATIQUES	90
III-1) APPAREILLAGE ET DÉVELOPPEMENT DU CRYOSTAT.....	91
III-2) MESURES COURANT-TENSION	91
III-3) MESURES CAPACITÉ-TENSION	96
IV) SPECTROSCOPIE DES DEFAUTS DANS LES HEMTS :	101
IV-1) ETUDE DES HEMTS ALGAN /GAN DE LA PLAQUE AEC1388 : DLTS EN CAPACITE	101
IV-2) ETUDE DES HEMTS ALGAN/GAN DE LA PLAQUE AEC1389 :	108
IV-3) ETUDE DE LA PLAQUE AEC1561.....	118
V) ETUDE DE LA FIABILITE DES HEMTS A BASE DE GAN.....	121
V-1) OBSERVATION ET INTERPRETATION DES TESTS DE VIEILLISSEMENT EFFECTUES A III-V LAB.....	123
V-2) MISE EN EVIDENCE PAR DLTS DES DEFAUTS GENERES LORS DU VIEILLISSEMENT DES FATFETS.....	125
VI) CONCLUSION	130
VII) BIBLIOGRAPHIE DU CHAPITRE III	132

CHAPITRE IV : ETUDE APPROFONDIE DU CONTACT DE GRILLE 86

I) INTRODUCTION	140
II) LA BARRIERE METAL-SEMICONDUCTEUR	140
II-1) LE MODELE SCHOTTKY IDEAL.....	140
II-2) LE MODELE DE BARDEEN.....	141

II-3) LE MODELE GENERAL	143
III) MECANISMES DE CONDUCTION DANS UN CONTACT M-S.....	144
III-1) DIODE HOMOGENE	146
III-2) DIODE INHOMOGENE	148
IV) PROCEDES EXPERIMENTAUX	153
V) ETUDE DE COURANT DE GRILLE EN DIRECT	154
V-1) EXTRACTION DES PARAMETRES ELECTRIQUES.....	154
V-2) CARACTERISATION ELECTRIQUE DU CONTACT SCHOTTKY	155
V-3) INFLUENCE DES TESTS DE STRESS SUR LE CONTACT SCHOTTKY	167
VI) MECANISMES DE FUITE DE GRILLE	177
VI-1) MECANISMES DE FUITE DANS LE SYSTEME ALGAN	179
VI-2) MECANISMES DE FUITE DANS LE SYSTEME ALINN.....	186
VII) CONCLUSION	194
VIII) BIBLIOGRAPHIE DU CHAPITRE IV.....	196
<u>CONCLUSION.....</u>	<u>140</u>
<u>ANNEXE</u>	<u>203</u>
PUBLICATIONS DE L'AUTEUR.....	212

Introduction

Depuis sa réapparition au début des années 1990, le nitrure de gallium (GaN) a été considéré comme un matériau semiconducteur très intéressant et très prometteur pour ses potentialités d'application en optoélectronique pour l'émission et l'absorption dans l'ultra-violet et en électronique de puissance. Dans ce domaine, les propriétés physiques des nitrures d'élément III telles que la large bande d'énergie interdite, une mobilité électronique raisonnable, un fort champ de claquage et une grande stabilité chimique ont permis à ce système de matériaux d'être un bon candidat pour les applications hyperfréquences à haute puissance et haute température. La démonstration du premier transistor à haute mobilité électronique (HEMT) à base d'une hétérostructure d'AlGaIn/GaN est venue confirmer le grand potentiel pressenti pour cette filière¹. Aujourd'hui, ces composants possèdent pratiquement le meilleur compromis puissance-fréquence dans un large domaine d'utilisation. Les applications s'étalent de l'électronique de puissance en passant par les communications sans fils jusqu'aux radars et stations de bases et bientôt ils couvriront le domaine des ondes millimétriques.

Malgré les performances remarquables atteintes avec les hétérostructures d'AlGaIn/GaN, l'alternative trouvée, ces quelques dernières années, dans les systèmes AlInN/GaN prouve un rendement encore plus meilleur avec ce système qu'avec son concurrent AlGaIn/GaN. La possibilité d'obtenir une couche barrière AlInN en accord de maille avec la couche tampon GaN et l'amélioration de la qualité de l'interface AlInN/GaN sont les principales causes qui permettent de multiplier par deux la densité de porteurs dans le canal de conduction.

Cependant, les grands avantages de la technologie des HEMTs à base de GaN n'ont pas encore été pleinement exploités malgré le début de la commercialisation en masse de ces composants. La raison en est que plusieurs aspects liés à la fiabilité des transistors sont en cours d'amélioration :

- En raison de l'absence de substrats GaN de grande taille, l'hétéroépitaxie de ce matériau dépend encore des autres substrats tels que le saphir, le SiC ou le silicium. Associés à ces substrats, plusieurs problèmes tels que le désaccord de maille et le coefficient de dilatation thermique, très différents par rapport au GaN, peuvent remettre en question la fiabilité des composants.

¹ M. A. Khan, J. N. Kuznia, D. T. Olson, W. J. Schaff, J. W. Burm, and M. S. Shur, "Microwave performance of a 0.25 μm gate AlGaIn/GaN heterostructure field effect transistor," *Applied Physics Letters*, vol. 65, no. 9, pp. 1121–1123, 1994.

- Les caractéristiques de sortie des transistors peuvent présenter des comportements anormaux sous certains régimes de fonctionnement. Ces effets parasites sont généralement liés au piégeage des porteurs par les défauts dans le matériau lui-même. Ces défauts, qui se comportent comme des états surfaciques ou des centres profonds selon leur position énergétique dans la bande interdite, sont principalement induits par des impuretés, des lacunes et/ou des défauts structuraux dans le matériau. Leur conséquence sur la fiabilité des composants est néfaste puisque leur influence peut limiter la durée de vie des transistors.
- Les contacts Schottky sur les hétérostructures à base de GaN souffrent encore des problèmes de fuite de porteurs entre le métal et le semiconducteur malgré la maturité des technologies utilisées. Ces anomalies sont liées à la génération de défauts lors de la croissance ou bien lors de la métallisation des contacts. La compréhension des mécanismes de transport induits par ces effets parasites nécessite une analyse complète et des caractérisations détaillées pour déterminer leur origine exacte.

Dans ce contexte, cette thèse se consacre à l'étude expérimentale des mécanismes de transport responsables de la non-idéalité dans le fonctionnement des transistors HEMTs à base d'hétérostructures AlGaN/GaN et AlInN/GaN fabriqués à III-V Lab. L'objectif est de caractériser ces composants, repérer les anomalies et effectuer une analyse physique approfondie pour extraire l'origine des mécanismes de défaillance. Certaines études ont pu être menées sur des transistors qui ont subis des tests de vieillissement accélérés.

Ce travail s'est déroulé dans le cadre d'un projet blanc financé par l'ANR (CARDYNAL piloté par l'IMS de bordeaux). Il regroupait outre l'IMS, l'IEMN de Lille, le groupe GIE de III-V Lab d'Alcatel-Thalès à Marcoussis et l'INL.

Le manuscrit est organisé de la manière suivante :

Dans le premier chapitre, nous présentons les matériaux III-N, leurs propriétés physiques et leurs principales applications. Nous introduisons les hétérojonctions à base de nitride d'éléments III et leur utilisation pour la fabrication des transistors HEMTs. Nous donnons ensuite un aperçu sur l'état de l'art dans la recherche et dans le marché de ces dispositifs. Les problématiques liées aux dégradations des transistors sont évoquées à la fin de ce chapitre.

La description des mécanismes de piégeage des porteurs, de la cinétique des défauts ainsi que des méthodes de caractérisation font l'objet du deuxième chapitre.

Les résultats des mesures de spectroscopie de centre profonds (Deep Level transient Spectroscopy ou DLTS en anglais) font l'objet du troisième chapitre.

Enfin, l'étude approfondie du contact Schottky des composants par l'analyse du courant de grille est présentée dans le quatrième chapitre.

Nous essaierons, dans chaque partie étudiée, de donner une explication complète sur les phénomènes observés en faisant des comparaisons entre les prédictions théoriques et les résultats expérimentaux.

Chapitre I : Les matériaux Nitrures pour les HEMTs hyperfréquence de puissance

I) *Introduction*

Au cours des quinze dernières années, de grands efforts de recherche ont été investis dans l'étude des semiconducteurs à base de composés III-N. Ceci vient évidemment des avantages physico-chimiques que présentent le GaN et ses alliages. En particulier, sa large bande interdite, son fort champ de claquage et sa forte vitesse de saturation ont permis à ce matériau d'être considéré comme un candidat très intéressant et très prometteur pour les applications optiques, électroniques hyperfréquence et de puissance. Malgré cette expansion rapide qui a permis d'atteindre le stade de commercialisation de composants à base de nitrures d'éléments III, certains handicaps liés aux processus de croissance et/ou aux procédés de fabrication limitent les performances attendues des composants et leur fiabilité. Ces limitations sont principalement liées à la présence de niveaux profonds dans la bande interdite, provenant principalement de pièges à la surface et/ou à l'interface des couches semiconductrices. Ces pièges provoquent différents effets indésirables dans le fonctionnement des composants.

Dans ce chapitre, nous donnons un bref aperçu sur l'histoire du développement du GaN et de ses alliages. Nous décrivons ensuite les propriétés physiques et les perspectives d'application des composés III-N comparés aux semiconducteurs classiques. En particulier, nous insistons sur les domaines d'application et l'état de l'art de l'électronique à base de GaN destinée aux composants hyperfréquence et de puissance. Enfin nous évoquerons les limites des performances des transistors à haute mobilité électronique (HEMTs) dans le système GaN. Nous citerons les origines possibles des effets parasites et leurs conséquences sur le fonctionnement du composant. Suivant cette problématique, nous exposerons la stratégie choisie au cours de ce travail pour déterminer les mécanismes physiques responsables de la non-idéalité du comportement des transistors HEMTs.

II) *Les Nitrures d'élément III : Historique, avantages et applications*

II-1) *Historique des systèmes à base de GaN*

Les dispositifs à base de nitrure de gallium GaN ont connu un énorme succès au cours de ces dernières années. En revanche, le matériau lui-même a été découvert dès le début du XX^{ème} siècle. Juza et Hahn ont été les premiers à synthétiser le GaN dans les années 1930 en faisant passer de l'ammoniac (NH₃) sur du gallium liquide (Ga) à des températures élevées [1]. Leur but était d'étudier la structure et les paramètres du réseau cristallin du GaN. A cette époque, aucune croissance épitaxiale en phase vapeur n'avait jamais été tentée en raison de l'absence

d'un substrat adéquat. La fin des années 1970 a connu une forte diminution des recherches dans le domaine du GaN en raison des difficultés rencontrées avec la croissance des couches de haute qualité nécessaires pour le développement des dispositifs.

Les problèmes persistants étaient toujours le choix et la disponibilité d'un substrat approprié, le contrôle de la conductivité intrinsèque très élevée des matériaux de type n et les difficultés d'obtention d'un GaN de type p. En 1982, seule une poignée d'articles étaient publiés dans le monde entier sur ce système de matériaux.

Il a fallu attendre la persévérance d'Amano *et al.* qui, en 1986, ont obtenu une couche GaN avec des propriétés morphologiques, optiques et électriques fortement améliorées. Cette couche a été obtenue par une croissance MOCVD (MetalOrganic Chemical Vapor Deposition) sur un substrat de saphir et par l'intermédiaire d'une couche de nucléation d'AlN [2]. En 1989, la même équipe était la première à élaborer une couche GaN conductrice de type p [3]. Ces découvertes ont conduit à la renaissance du GaN au début des années 1990.

En 1991, Khan *et al.* étaient les premiers à donner la preuve d'un gaz d'électrons bidimensionnel (2DEG) formé par une hétérojonction $Al_xGa_{1-x}N/GaN$ sur saphir [4]. Les premiers transistors GaN à effet de champ (Metal Semiconductor Field Effect Transistors MESFET) et à hétérostructure (High Electron Mobility Transistors HEMTs) produits par MOCVD sur substrats de saphir furent fabriqués respectivement en 1993 et en 1994, par Khan *et al.* [5, 6]. En 1993, Nakamura *et al.* ont donné naissance à la première LED bleu GaN [7].

Depuis ces pas de géant, les activités de recherche et la commercialisation des dispositifs à base de GaN ont beaucoup progressé. Aujourd'hui, les technologies de production, la reproductibilité et la fiabilité du matériau épitaxié sont les questions clés qui doivent être posées pour satisfaire les grandes promesses attendues des dispositifs à base de GaN.

II-2) *Avantages des éléments III-N*

En comparant les propriétés de base des matériaux semiconducteurs, nous pouvons conclure sur les domaines d'applications et les performances accessibles par certains alliages. Comme nous pouvons le voir sur la figure I.1, les semiconducteurs diffèrent essentiellement par la nature et la largeur de leur bande d'énergie interdite. Nous trouvons parmi eux des matériaux à gap direct tels que le GaAs, l'InP et le GaN. L'avantage de ce type de bande interdite est

que les transitions des porteurs (électrons ou trous) entre les niveaux énergétiques est directe. Dans ce cas, une recombinaison radiative ou une absorption inter-bandes est facilement générée. Ces propriétés sont primordiales dans les applications optoélectroniques à base de semiconducteurs III-V, notamment pour la réalisation de lasers à semiconducteurs.




Figure I.1 : Energie de la bande interdite en fonction du paramètre de maille à 300 K de différents semiconducteurs.

La largeur de la bande interdite joue aussi un rôle important selon l'application envisagée. Les semiconducteurs à grand gap (SGG) permettent d'atteindre des tensions de claquage et des températures de fonctionnement assez élevées, ce qui rend possible leur utilisation dans les dispositifs à haute tension d'alimentation. SiC et GaN possèdent un gap deux à trois fois plus grand et par conséquent un champ de claquage typiquement un ordre de grandeur plus grand que les semiconducteurs classiques tels que le Si, le GaAs ou l'InP.

D'autres propriétés physiques de ces alliages peuvent être aussi comparées afin de voir l'intérêt de certains d'entre eux. Le tableau I.1 présente les propriétés fondamentales à 300K des semiconducteurs les plus importants pour les performances des dispositifs électroniques [8, 9, 10].

Généralement, pour atteindre des forts courants et un fonctionnement à haute fréquence, il est souhaitable d'avoir une mobilité de porteurs de charge (μ) et une vitesse de saturation (v_{sat}) des électrons élevées. La haute mobilité des électrons dans GaAs ($8500 \text{ cm}^2 \cdot \text{V}^{-1} \cdot \text{s}^{-1}$) est la principale raison qui explique que les transistors à effet de champ (FET) fabriqués avec ce matériau ont d'excellentes performances à haute fréquence. Un inconvénient majeur dans la fabrication des transistors à base de GaN et de SiC est la valeur relativement faible de la

mobilité des électrons, qui est de $900 \text{ cm}^2 \cdot \text{V}^{-1} \cdot \text{s}^{-1}$ pour GaN et environ $700 \text{ cm}^2 \cdot \text{V}^{-1} \cdot \text{s}^{-1}$ pour le SiC. Cependant, ces valeurs sont suffisantes pour les transistors spécifiquement conçus pour un fonctionnement à haute puissance.

Propriétés	GaN	AlN	InN	SiC	Si	GaAs	InP
Bande interdite (eV)	3,4	6,2	0,7	3,2	1,1	1,4	1,3
Champ de claquage (MV/cm)	3,3	8,4	1,2	3,5	0,3	0,4	0,5
Vitesse de saturation (10^7 cm/s)	2,5	2,1	1,8	2,0	1	1	1
Mobilité électronique ($\text{cm}^2/\text{V.s}$)	990	135	3,6	650	1500	8500	5400
Permittivité relative (ϵ_r)	9,5	9,14	15,3	10	11,8	11,5	12,5
Conductivité thermique (W/cm.K)	1,3	2	0,45	4,5	1,5	0,5	0,7

Tableau I.1 : Propriétés des différents matériaux semiconducteurs.

La conductivité thermique (κ) d'un matériau semiconducteur est un paramètre très important car il définit la capacité de dissipation de la chaleur par un composant. Une mauvaise conductivité thermique conduit à un fonctionnement dégradé du dispositif à des températures élevées. En général, les semiconducteurs classiques sont de mauvais conducteurs thermiques, en particulier GaAs et InP. Inversement, le SiC et surtout le diamant sont d'excellents conducteurs thermiques. Le GaN et l'AlN sont comparables avec le Si, le meilleur des semiconducteurs classiques.

La permittivité relative (ϵ_r) est une indication sur la charge capacitive d'un transistor et affecte les impédances de sortie d'un dispositif. Le tableau I.1 montre que les valeurs de ϵ_r pour les semiconducteurs à grand gap sont inférieures à celles des semiconducteurs classiques : -20% dans le cas du GaN, d'AlN et du SiC et -55% pour le diamant. Cela permet par exemple, avec un dispositif à base de GaN, d'avoir une surface 20% plus grande pour une impédance donnée. En conséquence, cette augmentation de la surface permet de générer des courants plus forts et une plus forte puissance de sortie.

Pour une meilleure comparaison des performances des différents matériaux semiconducteurs, plusieurs figures de mérite ont été proposées. Ces figures combinent les propriétés principales des matériaux pour les classer selon leurs performances en puissance et en fréquence. Le facteur de mérite de Johnson (JFOM) [11] tient compte de la tension de claquage et de la vitesse de saturation des électrons dans la définition de la fréquence de travail de certains semiconducteurs. Le JFOM du GaN est 728 fois celui du silicium, environ 93 fois celui du GaAs, et deux fois celui du SiC [8]. La figure de mérite de Baliga (BFOM) [12] est calculée

en fonction de la permittivité relative, de la mobilité des électrons, et du champ électrique de claquage ; elle représente la potentialité de travail en haute puissance. Le BFOM pour le GaN est environ 133 fois supérieur à celui de Si, 11 fois celui de GaAs et trois fois celui du SiC [8]. D'après ces chiffres, il est très clair que le GaN est un bien meilleur matériau pour les applications haute fréquence/haute puissance que le GaAs ou le SiC.

II-3) *Applications*

Les premières recherches effectuées sur les semiconducteurs à grand gap ont été dirigées vers des applications optoélectroniques. Cela est dû au fait que le bleu était la couleur qui manquait sur le marché des diodes électroluminescentes (LED). Avant que les LEDs à base de GaN ne deviennent disponibles, le SiC a été utilisé, mais sa bande interdite indirecte conduisait à une efficacité de recombinaison radiative plutôt faible. En utilisant le système d'alliages de nitrure InGaAlN, des LEDs de longueurs d'onde allant de l'ultraviolet (UV) au bleu/vert peuvent être réalisées avec une très bonne efficacité. De nombreuses autres applications sont possibles telles que les écrans de télévision à base de LED, l'éclairage automobile et peut-être l'éclairage général dans le futur. Les LEDs blanches peuvent être réalisées par revêtement de l'intérieur d'une LED UV avec un luminophore (par exemple du phosphore) pour convertir les photons ultraviolets en lumière visible.

L'optoélectronique s'est aussi intéressée aux lasers UV-bleu à base de GaN avec une gamme de longueur d'onde autour de 400 nm. La fluorescence induite par laser UV employée dans les domaines médicaux, tels que la dermatologie, la gynécologie et le traitement des tumeurs, a remporté un vif succès. Ces lasers sont aussi utilisés pour les nouvelles générations de lecteurs enregistreurs DVD appelés Blue-Ray Disc utilisés par Sony pour la première fois en 2003.

Dans le domaine de la microélectronique, la plupart des applications sont dirigées vers le développement de dispositifs haute fréquence/haute puissance. Les deux technologies à base de SiC et de GaN offrent l'avantage d'une densité de puissance élevée et de bonnes propriétés thermiques, ce qui permet d'obtenir des petits modules de puissance assez performants. Dans les systèmes nitrures, la structure couramment utilisée est la structure latérale de type HEMT. Aujourd'hui, le plus gros marché potentiel concerne les stations de base destinées aux communications (satellites, téléphonie mobile...). Compte tenu de leurs avantages, les dispositifs à base de GaN rentrent en concurrence avec les technologies LDMOS (laterally diffused metal oxide semiconductor) à base de silicium et les HEMTs pseudomorphiques

GaAs qui sont beaucoup moins chers mais aussi moins performantes. La réalisation des transistors bipolaires à hétérojonction (TBH) à base de GaN est complexe en raison de la difficulté d'atteindre un dopage de type p suffisamment fort dans la base. En outre, la présence des dislocations peut générer des chemins de conduction parallèle dans ces dispositifs à conduction verticale et affecter leur fiabilité.

La figure I.2 montre les gammes de puissance accessibles en fonction des fréquences de fonctionnement pour certains semiconducteurs utilisés aujourd'hui dans la microélectronique. Nous remarquons que, contrairement au GaAs ou au silicium, dont l'utilisation se limite à des gammes bien déterminées en fréquence et en puissance, le GaN apparaît comme un bon candidat pour couvrir des domaines plus larges avec un bon compromis puissance-fréquence [13].




Figure I.2 : Gammes de puissances accessibles en fonction de la fréquence pour différents matériaux semiconducteurs d'après [13].

Un autre domaine d'application est l'électronique haute température. Habituellement, les systèmes électroniques qui contrôlent les compartiments à haute température, comme un moteur à réaction, sont situés dans les régions froides. Cela nécessite un câblage entre le système électronique et les capteurs. Si ces systèmes pouvaient être placés dans la zone à haute température, la quantité totale de câblage pourrait être réduite. L'utilisation des composants à base de GaN présente un avantage du fait de leur capacité de fonctionnement dans un environnement qui peut atteindre 600°C. Cette température de fonctionnement est deux fois supérieure à celle des composants à base de Si sur isolant (SOI) qui ne dépasse pas 300°C.

III) *Le système des matériaux Nitrure d'élément III*

III-1) *Structure cristalline et propriétés*

Le groupe III-N AlN, GaN et InN peut se cristalliser sous deux formes différentes : hexagonale (wurtzite) ou cubique de type zenc-blende. Toutefois, la structure hexagonale est la phase la plus stable thermodynamiquement. Dans ces structures, chaque atome forme un site tétraédrique avec les quatre atomes voisins de l'autre type. En raison de la grande différence d'électronégativité des atomes Ga et N, la liaison prend plutôt un caractère ionique qui apporte une grande stabilité à la structure. Comme le montre la figure I.3, la structure wurtzite correspond à deux réseaux hexagonaux composés chacun d'une des deux espèces d'atomes et décalés suivant l'axe c de $u = 3/8 \cdot c$, avec u la longueur de la liaison anion-cation et c la hauteur de la maille élémentaire. Cette structure est caractérisée par une rupture de symétrie à partir du troisième voisin suivant la direction [0001]. Par convention, la direction [0001] est donnée par le vecteur orienté de l'atome du groupe III vers l'atome N. Le manque de symétrie fait que la phase hexagonale du GaN peut avoir deux faces différentes (la face-Ga et la face-N) qui correspondent respectivement aux directions [0001] et $[000\bar{1}]$.

En l'absence de toute contrainte dans une couche de nitrure wurtzite, celle-ci peut présenter une polarisation macroscopique non nulle. Cette polarisation spontanée vient du dipôle créé par la non superposition du barycentre des charges positives avec celui des charges négatives. Ce décalage entre les deux barycentres des charges a deux origines. La première vient de l'irrégularité des tétraèdres formant le cristal. Les distances entre les atomes à fort caractère ionique varient suivant l'axe de croissance [0001], chaque tétraèdre possède donc un dipôle élémentaire. Ces dipôles s'ajoutent pour donner dans la structure une polarisation spontanée macroscopique dirigée suivant l'axe de croissance du matériau. La deuxième est une raison de rupture de symétrie dans le cristal à partir du troisième voisin. Cette non centro-symétrie




Figure I.3 : Arrangement atomique du cristal GaN à face Ga

engendre la création d'un dipôle électrique suivant la direction [0001] dans la phase hexagonale. La première contribution est la plus importante des deux. Par application de la loi de Végard, la polarisation spontanée d'une couche d'AlGaN ayant une concentration en aluminium x peut être calculée à partir des valeurs connues pour GaN et AlN. Ainsi elle peut s'écrire sous la forme [14, 15]:

$$\mathbf{P}_{SP,Al_xGa_{1-x}N}(x) = -0,052 \cdot x - 0,029 \text{ C/m}^2 \quad (\text{I.1})$$

De même, pour l'alliage AlInN :

$$\mathbf{P}_{SP,Al_xIn_{1-x}N}(x) = -0,049 \cdot x - 0,032 \text{ C/m}^2 \quad (\text{I.2})$$

Nous pouvons remarquer que la polarisation spontanée est toujours plus élevée pour les alliages ternaires $Al_xGa_{1-x}N$ et $Al_xIn_{1-x}N$ que pour une couche de GaN pure.

Une façon de déformer le réseau cristallin se fait par une contrainte sur le matériau qui va modifier les paramètres c et a de la structure cristalline. Dans ce cas, l'état de polarisation dans la couche change pour s'adapter à cette déformation. Cette polarisation supplémentaire qui dépend de la nature de la contrainte est appelée polarisation piézoélectrique.

Selon Bernardi *et al.* [14] la polarisation piézoélectrique P_{PZ} peut être calculée à partir des éléments du tenseur piézoélectrique e_{33} et e_{31} et s'écrit sous la forme :

$$\mathbf{P}_{PZ} = e_{33} \cdot \varepsilon_z + e_{31} \cdot (\varepsilon_x + \varepsilon_y) \quad (I.3)$$

Où ε_i sont les déformations selon les axes $i(x,y,z)$. Dans les couches minces et dans le cas où la déformation est isotrope ($\varepsilon_x = \varepsilon_y$), les contraintes sont appliquées dans le plan des couches uniquement. On peut ainsi relier la déformation dans le plan à celle suivant le plan [0001] par :

$$\varepsilon_z = -2 \frac{C_{13}}{C_{33}} \cdot \varepsilon_x \quad (I.4)$$

où C_{13} et C_{33} sont les constantes d'élasticité de la couche. Les équations (I.3 et I.4) peuvent être combinées pour obtenir l'expression suivante :

$$\mathbf{P}_{PZ} = -2 \cdot \varepsilon_x (e_{31} - e_{33} \frac{C_{13}}{C_{33}}) \quad (I.5)$$

Dans le cas des hétérojonctions AlGa(In)N/GaN où la couche AlGaIn est en tension par rapport à la couche de GaN, la polarisation piézoélectrique peut être déterminée en fonction de la composition d'Aluminium x introduite dans la couche contrainte. L'équation (I.5) pour une hétérostructure AlGaIn/GaN s'écrit [15]:

$$\mathbf{P}_{PZ, Al_x Ga_{1-x} N / GaN}(x) = [-0,0525 x + 0,0282 x(1-x)] \text{ C/m}^2 \quad (I.6)$$

Pour une hétérostructure AlInN/GaN, la polarisation piézoélectrique devient :

$$\mathbf{P}_{PZ, Al_x In_{1-x} N / GaN}(x) = [-0,0525 x + 0,148(1-x) + 0,0938 x(1-x)] \text{ C/m}^2 \quad (I.7)$$

La polarisation piézoélectrique est donc toujours négative quelle que soit la composition en Al dans le cas d'une couche d' $Al_x Ga_{1-x} N$ en tension. Pour une couche d' $Al_x In_{1-x} N$, une composition en Al proche de 83% donne un accord de maille avec le GaN et par conséquent une polarisation piézoélectrique nulle. Lorsque le pourcentage est inférieur à cette valeur, la couche va se trouver en compression et la polarisation piézoélectrique positive va s'opposer à la polarisation spontanée de la couche.

III-2) *Hétérostructures et gaz 2D*

Le principe des transistors à base de nitrures d'éléments III repose sur l'élaboration d'une hétérostructure à partir de deux matériaux différents. Un alliage ternaire, appelé la couche barrière et avec une large bande interdite, est épitaxié sur une couche buffer GaN non-intentionnellement dopée (nid) avec un gap plus petit. Contrairement à presque tous les systèmes à hétérojonction, la génération d'un gaz d'électrons bidimensionnel (2DEG) à l'interface est possible même sans dopage de la couche barrière. Dans ce travail, deux types d'hétérostructures ont été étudiés, à savoir l' $\text{Al}_x\text{Ga}_{1-x}\text{N}/\text{GaN}$ et l' $\text{Al}_x\text{In}_{1-x}\text{N}/\text{GaN}$. La théorie de la formation du gaz 2D est la même pour les deux hétérostructures, ainsi elle est décrite ci-dessous pour l' AlGaN/GaN uniquement, la plus classique des deux.

Nous avons montré dans le paragraphe précédent que la structure wurtzite du groupe III-N est caractérisée par un fort champ de polarisation. Comme le montre la figure I.4, les polarisations spontanées de la couche barrière d' AlGaN et de la couche buffer de GaN sont de même direction selon le sens inverse à la direction $[0001]$. De plus, lors de la croissance d'une couche d' AlGaN sur GaN, en raison de la différence des paramètres de maille des deux alliages, la couche barrière d' AlGaN est contrainte en tension, ce qui entraîne une polarisation piézoélectrique supplémentaire. La discontinuité de la polarisation totale à l'hétérointerface donne naissance à une charge de polarisation électrostatique. Dans le cas où les interfaces sont planes et où le GaN est non contraint, la densité de charges fixes résultante $\sigma_{\text{interface}}$ est donnée par [15] :

$$\sigma_{\text{interface}}(x) = \mathbf{P}_{\text{PS,GaN}} - (\mathbf{P}_{\text{PS,Al}_x\text{Ga}_{1-x}\text{N}} + \mathbf{P}_{\text{PZ,Al}_x\text{Ga}_{1-x}\text{N}}) \quad (\text{I.8})$$




Figure I.4 Plans de charges de polarisation et directions des polarisations spontanée et piézoélectrique pour une structure AlGaN/GaN .

A partir de la condition de neutralité des charges, il est évident que la charge positive fixe doit être compensée par une charge négative. Ainsi, des électrons libres ont tendance à s'accumuler dans un puits quantique presque triangulaire formé à l'hétérointerface du côté de la couche de GaN. En raison de la quantification des états d'énergie suivant la direction [0001], ces électrons forment un 2DEG dans la couche de GaN avec une concentration surfacique de porteurs n_s .

L'impact sur le confinement des porteurs à l'hétérointerface peut être calculé numériquement. Il est nécessaire d'effectuer un calcul auto-cohérent des équations de Poisson et de Schrödinger couplées pour déterminer une telle solution. La figure I.5 montre le résultat d'une simulation effectuée pour une hétérostructure $\text{Al}_{0.24}\text{Ga}_{0.76}\text{N}/\text{GaN}$ à 300 K. Nous remarquons que le puits triangulaire formé à l'interface induit trois niveaux de confinement du gaz 2D notés sur le diagramme par E_1 , E_2 et E_3 . L'amplitude des fonctions d'onde des électrons est maximal à proximité de l'interface ce qui va générer une accumulation des porteurs à cette profondeur.




Figure I.5 : Simulation par calcul self-consistant du diagramme de bande et des fonctions d'ondes des électrons à l'interface AlGaN (22nm)/ GaN .

Un modèle électrostatique classique fondé sur la neutralité de la charge globale dans la structure est couramment utilisé pour calculer la densité théorique n_s de la charge du gaz d'électrons 2D [16]. Son expression est donnée par la formule :

$$n_s = \frac{\sigma_{\text{interface}}}{q} - \left[\frac{\epsilon_0 \epsilon_r(x)}{dq^2} \right] [q\phi_b(x) + E_F(x) - \Delta E_c] \quad (\text{I.9})$$

Avec d l'épaisseur et ϵ_r la constante diélectrique de la couche barrière, ϕ_b la hauteur de la barrière Schottky, $E_F(x)$ la position du niveau de Fermi à l'hétérointerface par rapport à sa position dans la couche de GaN et ΔE_c la discontinuité de la bande de conduction à l'interface barrière/GaN.

Contrairement aux gaz 2D obtenus par dopage dans le cas des systèmes à base de GaAs, le dopage n'est pas indispensable pour les structures à base de GaN. Cependant, il peut être utilisé pour augmenter la densité de porteurs en jouant sur la position du niveau de Fermi. Cette densité peut aussi être contrôlée en faisant varier la concentration en aluminium de la couche barrière AlGaN [17, 18].

Toutefois, les hétérostructures contenant une barrière avec un taux en Aluminium $x \leq 0,15$ et $x \geq 0,4$ ne semblent pas être adaptées aux composants de haute qualité. Pour $x \leq 0,15$, le confinement des porteurs se dégrade en raison de la diminution de l'offset de bande à l'hétérojonction. Une composition $x \geq 0,4$ provoque un grand désaccord de maille entre la couche barrière et la couche buffer ce qui conduit à une interface rugueuse et à la génération des défauts structuraux [16]. La figure I.6 montre l'évolution de la densité du gaz 2D ainsi que la mobilité des porteurs en fonction de la composition en Aluminium dans la couche barrière. Malgré l'augmentation de la concentration des électrons à l'interface, la mobilité décroît pour $x \geq 0,35$ à cause de la dégradation de la qualité de l'hétérointerface [17].




Figure I.6 : Variation de la densité de porteurs et de la mobilité à l'interface en fonction de la fraction molaire en aluminium dans une hétérostructure $\text{Al}_x\text{Ga}_{1-x}\text{N}$ d'après [17].

Dans le cas des hétérostructures $\text{Al}_x\text{In}_{1-x}\text{N}/\text{GaN}$, le gaz d'électrons 2D peut être obtenu pour une barrière d' AlInN avec un taux d'Aluminium $x \geq 0,75$. Ceci conduit non seulement à un

offset de bande entre les deux matériaux plus large mais aussi à une augmentation de la polarisation totale. On peut s'attendre à des concentrations trois fois plus élevées du gaz 2D comparativement à leurs homologues AlGaN/GaN [19, 20]. Le principal avantage de ce type de système est la possibilité de faire croître une couche d'AlInN en accord de maille sur le GaN en fixant le pourcentage en Aluminium autour de 83%, ce qui permet de réduire les contraintes et améliorer la qualité de l'interface.

La question fondamentale qui se pose est celle de l'origine des électrons dans le gaz 2D : il semble très probable que la surface de la barrière joue un rôle dominant. Ibbetson *et al.* [21] ont proposé un modèle d'états donneurs à la surface. Ce modèle stipule que la neutralité de la charge globale dans l'hétérostructure exige la compensation des charges mobiles du gaz 2D par des charges positives provenant des donneurs ionisés à la surface de la couche barrière. Ce modèle de donneurs à la surface a été affiné en faisant varier l'épaisseur de la couche barrière [22]. Ces travaux ont montré que la densité du gaz 2D à l'interface dépend fortement de la hauteur de barrière à la surface de la structure. Par conséquent, cette tendance ne peut pas être expliquée par la présence d'un seul état donneur mais, au contraire, la densité d'états est répartie dans toute la bande interdite. Reste la question ouverte sur l'origine de ces états.

III-3) *Le Transistor à Haute Mobilité Electronique HEMT*

Comme un transistor à effet de champ (MESFET), un HEMT est caractérisé par trois contacts métal-semiconducteur: un contact Schottky pour la grille et deux contacts ohmiques pour les électrodes de source et de drain. Le fonctionnement du HEMT se fait à travers la modulation du gaz d'électrons 2D. Contrairement à un MESFET, la concentration des porteurs dans le canal et, par conséquent, le courant circulant entre la source et le drain, ne sont pas contrôlés par la zone de charge d'espace sous le contact Schottky de la grille. Dans le cas d'un HEMT, la tension de grille V_{GS} affecte la position énergétique de la bande de conduction sous la grille par rapport au niveau de Fermi. Comme tous les transistors étudiés dans cette thèse sont à « canal ouvert » lorsque $V_{GS} = 0V$, la tension de grille doit être négative pour désertter le canal. La figure I.7 montre l'empilement des différentes couches qui constituent un HEMT ainsi que le diagramme de bande correspondant sans polarisation appliquée.

Pour arriver à la tension de pincement V_{th} du canal, il faut désertter les porteurs confinés à l'hétérointerface. La tension négative appliquée sur la grille permet de décaler le niveau de

Fermi par rapport à la bande de conduction et par conséquent de vider partiellement ou totalement les niveaux énergétiques des électrons positionnés en dessous du niveau de Fermi.




Figure I.7 : Architecture d'un transistor HEMT AlGaN/GaN et schéma de bande constituant le métal de contact et l'hétérojonction.

Dans la littérature, plusieurs études ont montré que les performances des transistors HEMTs dépendent fortement de la nature du substrat utilisé. Traditionnellement, le saphir (Al_2O_3) est le substrat le plus couramment utilisé pour l'hétéroépitaxie du GaN. Il présente un choix intéressant car il est semi-isolant, il peut résister aux hautes températures requises à la croissance et il est relativement bon marché. Toutefois, sa conductivité thermique très faible ($0,47 \text{ W/cm.K}$ à 300 K), son grand désaccord de maille (13%) et de coefficient de dilatation thermique CDT (34%) avec les couches épitaxiales de GaN limitent l'utilisation de ce substrat pour les applications hautes puissances.

La conductivité thermique élevée du SiC ($3,7$ à $4,5 \text{ W/cm.K}$ à 300 K), le désaccord de maille faible (3,4%) et le désaccord de CDT plus faible (25%) avec le GaN sont les principales raisons pour obtenir des couches épitaxiales de GaN de qualité nettement supérieure sur du SiC par rapport à celles obtenues sur du saphir. En conséquence, les propriétés de transport du gaz 2D avec un tel substrat sont bien meilleures. Aujourd'hui le SiC est le substrat de choix pour la réalisation des composants destinés aux applications hyperfréquence et haute puissance.

Malgré le désaccord de maille très grand (17%) et le désaccord énorme de CDT (56%) avec le GaN, l'utilisation du silicium devient le centre d'intérêt de plusieurs industriels. Ceci provient

du faible coût, de la disponibilité des substrats en grandes tailles et de la possibilité d'intégration avec l'électronique à base de silicium. Bien que le processus de la croissance épitaxiale du GaN sur Si diffère considérablement de celui sur saphir ou sur SiC, à l'heure actuelle les résultats obtenus sur des substrats de Si sont d'un niveau comparable à ceux obtenus sur les autres substrats [23, 24].

III-4) **Performances des composants HEMT à base de GaN**

La nécessité d'obtenir des rendements meilleurs en puissance dans des domaines de fréquence de plus en plus larges devient aujourd'hui la force motrice du développement des composants RF. Pour avoir une idée sur les derniers résultats obtenus dans le domaine de la recherche et de l'industrie, ce paragraphe sera dédié à un bref état de l'art sur les performances des HEMTs à base de GaN obtenues dans différentes gammes de fréquences.

Le domaine le plus attractif se trouve dans les applications de communications sans fils dans la bande de fréquence L et S (1-4 GHz). Un des résultats majeurs a été obtenu par la société Eudyna en 2007 sur des HEMTs AlGaIn/GaN sur SiC qui délivrent une puissance de 800W. Des composants peuvent atteindre un rendement en puissance de 50 % et fonctionnent dans la gamme 2,9 à 3,3 GHz sous une polarisation de 65V sur le drain en régime pulsé [25]. Sur substrat de silicium, Nitronex a annoncé en 2004 un HEMT AlGaIn/GaN à 12W/mm de grille [24].

Dans la bande C (4-8 GHz), principalement utilisée dans les stations de base et les applications radar, Oku *et al.* ont réussi à atteindre en 2008 une puissance de 140 W. Cette excellente performance a été obtenue en utilisant une couche de passivation de SiN à la surface par Cat-CVD (Catalytic Chemical Vapor Deposition) pour minimiser les défauts à l'interface SiN/AlGaIn [26]. Fujitsu a obtenu un amplificateur à base de GaN avec une puissance de sortie de 343 W. La même société a sorti récemment le premier amplificateur dans la bande X (8-12 GHz) avec une puissance de 100 W et un rendement de 50% [27]. Dans cette gamme de fréquence, les applications sont dédiées aux radars météorologiques et au contrôle aérien. Toshiba a également développé un HEMT avec une périphérie de 23,04 mm présentant une puissance de sortie de 81 W avec un rendement de 34% sous une tension $V_{DS}=30V$ et une fréquence de 9,5 GHz.

Les performances en hautes fréquences ont été également démontrées dans la bande K (12-40 GHz). Kasahara *et al.* ont développé un HEMT avec une largeur de grille de 0,36 μm délivrant une puissance de 1,48 W (4,1 W/mm) à 30 GHz [28]. Avec une structure MOS GaN, Toshiba a sorti un transistor qui peut atteindre une puissance de 65,4 W à 14,5 GHz et une polarisation $V_{DS} = 30\text{V}$. Aujourd'hui, les évolutions technologiques dans le domaine des hyperfréquences ciblent des gammes de fréquence encore plus élevées ($> 40\text{GHz}$). La figure I.8 montre la feuille de route qu'est en train de suivre la commercialisation des HEMTs à base de GaN dans les différents domaines de fréquences.




Figure I.8 : Feuille de route des domaines de commercialisation des HEMTs à base de GaN en fonction des fréquences de fonctionnement d'après [27].

Il est à noter que certaines des données présentées ici ont été déjà publiées il y a 3 ans et plus. A ce jour, il est de plus en plus difficile d'améliorer les performances des dispositifs à base d'hétérostructures AlGaIn/GaN qui approchent leurs limites théoriques. Pour cela, l'alternative a été trouvée dans les HEMTs AlInN/GaN pour essayer de surpasser ces limites. Il a été démontré récemment qu'avec ce type de dispositif on peut atteindre des fréquences de l'ordre de 200 GHz [29]. Dans ce système de matériaux, le record des performances en puissance a été démontré par III-V Lab avec un transistor de 1,2 μm de développement de grille et délivrant une puissance de 10,8 W/mm avec un rendement de 60 % à $V_{DS} = 30\text{V}$ [30].

Afin d'obtenir un aperçu général sur les transistors HEMTs à base de GaN qui sont disponibles actuellement dans le commerce, le tableau I.2 montre une gamme de transistors

destinés aux amplificateurs pour les applications de transmission de données à haut débit (WiMax).

Société	Réf	Substrat	Fréquence (GHz)	P_{sat} (W)	P_{sortie} (W)	Rendement (PAE %)	I_{DS} (mA)	V_{DS} (V)
Eudyna	EGN26C07012D	Si	2,6	40,8		35	400	
Nitronex	NPT251000	Si	2,5		90			28
RFMD	RF3934	SiC	2,1	120			440	48
CREE	CGH27060f	SiC	2,5		60		300	28

Tableau I.2 : Caractéristiques de quelques composants commercialisés par les industriels spécialistes dans la fabrication des HEMTs à base de GaN.

Le tableau indique clairement que la voie d'industrialisation de ces composants se divise en deux selon le substrat choisi. L'utilisation du silicium comme substrat a été adoptée par les industriels essentiellement à cause du faible coût de fabrication. Toutefois, la fiabilité de cette technologie devient un souci vu le grand désaccord de maille avec le GaN et les propriétés thermiques limitées comparées au SiC. La création de défauts et même sans vieillissements accélérés, aura des conséquences directes sur la fiabilité des composants sur substrat de silicium [31]. Néanmoins, il existe des travaux qui ont défendu cette voie et ont montré une excellente fiabilité électrique des HEMTs sur Si avec une durée de vie potentielle de l'ordre de 10^7 heures [32, 33, 34].

IV) *Les mécanismes de dysfonctionnement dans les HEMTs*

IV-1) *L'effondrement (collapse en anglais) du courant : principale cause limitant les performances des HEMTs*

A l'heure actuelle, les performances des transistors HEMTs à base d'hétérostructures AlGaIn/GaN n'ont pas atteint les prédictions théoriques que promettent les propriétés physiques des matériaux à base de GaN. Une des principales raisons est l'effet de piégeage des porteurs au cours du fonctionnement du composant qui engendre des anomalies dans les caractéristiques de sortie. En général, le mécanisme de piégeage consiste en la capture d'électrons par des défauts présents dans la structure et qui correspondent à un niveau

énergétique dans la bande interdite. Les électrons capturés réduisent la densité de porteurs dans le canal 2D qui maintient la neutralité de la charge globale dans la structure. La conséquence directe de cet effet se manifeste par la réduction du courant de drain I_D et par la variation de la tension de coude. La capture ou l'émission de ces pièges dépend généralement du temps, qui caractérise la durée du mécanisme. La variation brusque d'une tension appliquée sur le composant peut alors engendrer l'activation d'un piège. L'effet drain-lag est observé dans le cas où l'effondrement du courant de drain est observé lors d'une variation brusque de la tension appliquée sur le drain. L'autre effet, appelé gate-lag, se manifeste lorsque la réduction du courant est liée à une variation brusque de la tension appliquée sur la grille.

En général, le piégeage de porteurs responsable de ces effets peut se produire à différents endroits de la structure tels qu'à l'interface métal/barrière, dans la zone d'accès grille-drain, à l'interface barrière/couche tampon ou bien dans la couche tampon de GaN. La plupart des modèles présentés pour expliquer les origines de ces phénomènes parasites sont classés en deux catégories : le piégeage par les états de surface [35, 36, 37, 38, 39] et le piégeage dans la couche tampon GaN [40, 41, 42, 43].

IV-2) Les pièges de surface dans un HEMT à base de GaN

Le modèle de piégeage des porteurs à la surface du composant est connu pour être lié aux donneurs ionisés localisés à la surface. Ces pièges qui sont à l'origine du gaz 2D peuvent aussi être une cause principale dans la limitation des performances du composant.

Pour désertir le canal du transistor, l'application d'une polarisation inverse sur la grille égale à la tension de seuil induit, dans le cas idéal, un courant nul quelle que soit la polarisation appliquée sur le drain. Toutefois, lorsque certains porteurs injectés sont piégés à l'interface métal/barrière, la désertion du canal devient partielle. Ces porteurs, qui peuvent aussi être piégés dans la zone d'accès grille drain, forment ainsi une grille virtuelle à la surface du composant. Ce mécanisme, présenté par Vetury et *al.* [35] et supporté par beaucoup d'autres travaux, se produit lorsque les électrons sont injectés dans les pièges de surface par effet tunnel ou par saut de porteurs (hopping en anglais) sous l'effet d'un fort champ électrique dans la zone grille drain [44]. Mazzanti et *al.* [45] ont montré que ces états de surface peuvent être à l'origine de l'effet de coude (kink en anglais) dans les structures HEMTs à base d'AlGaAs/GaAs. L'effet se manifeste par l'augmentation soudaine du courant I_{DS} lorsque la

tension V_{DS} atteint une valeur élevée. Les états de surface ayant piégé les électrons injectés par la grille finissent par les libérer sous l'effet du fort champ électrique dans la zone grille-drain, ce qui explique ce changement brutal du courant I_{DS} . Cet effet sera traité plus en détail dans le chapitre 3.

Plusieurs techniques ont été reportées dans la littérature pour étudier ces états de surface. Koley *et al.* [46] ont montré une corrélation entre la variation du potentiel de surface mesurée par microscopie atomique à sonde Kelvin (KFM) et le transitoire de capture des électrons par les pièges mesuré sur le courant de drain. Cet effet qui se produit dans la zone d'accès grille-drain confirme le concept de la grille virtuelle proposé par Vetury. D'autres techniques s'appuyant sur des mesures du taux de gate-lag suggèrent la présence de pièges à la surface responsables de l'effondrement du courant de drain [47]. Les études effectuées par technique DLTS ont montré que ces pièges peuvent être réduits en effectuant un traitement de la surface par une couche de passivation SiN_x [48].

IV-3) **Les pièges dans la couche tampon de GaN**

Le piégeage des électrons dans la couche tampon de GaN a été considéré comme l'une des principales causes des effets parasites dans les caractéristiques de sortie des composants [49, 37, 41, 42, 43]. En effet, sous de fortes tensions de polarisation du drain, les électrons chauds du canal sont injectés et capturés par les pièges dans la couche GaN. Cet effet provoque une désertion du canal et réduit le courant de sortie I_{DS} .

Klein *et al.* [49] ont effectué une étude comparative entre les défauts dans les structures HEMTs AlGaIn/GaN et les MESFETs à base de GaN. Ces travaux ont montré que le piégeage de porteurs dans les deux types de structures pourrait être dû aux dopants (carbone) qui se comportent comme des niveaux accepteurs. Ces dopants sont généralement utilisés pour la compensation de la couche tampon afin d'obtenir une couche de GaN semi-isolante. Pour quantifier l'effet des pièges de la couche tampon sur la réduction du courant I_{DS} , plusieurs travaux ont opté pour les mesures du taux du drain-lag. Binari *et al.* [42] ont montré, en utilisant des couches de GaN avec des résistivités différentes, que le taux du drain lag varie en fonction de la qualité de la couche tampon. Les structures avec des couches de GaN optimisées (moins résistives) n'ont montré aucun lag sur le courant de drain. L'optimisation de la couche de GaN a permis de réduire la densité de défauts et de diminuer le courant de fuite dans la structure. Pour éviter le passage des porteurs injectés du canal vers la couche de

GaN, Palacios et *al.* [50] ont eu l'idée d'insérer une couche d'InGaN dans le buffer de GaN à proximité du gaz 2D. L'association de ce matériau d'une plus faible bande interdite avec le GaN forme une barrière arrière pour les électrons dans le canal.

La localisation des pièges à la surface du composant ou dans la couche tampon n'élimine pas l'hypothèse que certains porteurs peuvent aussi être piégés dans la couche barrière. Khan et *al.* [40] ont suggéré que sous un champ électrique moyennement fort ($V_{DS} < 20$ V), appliqué entre la grille et le drain, les électrons du canal peuvent être injectés dans la couche barrière d'AlGaN. Piégés dans cette couche, les porteurs désertent davantage le canal et conduisent à une réduction du courant I_{DS} . D'autres travaux ont étudié l'effet du champ électrique sur le mécanisme de piégeage/dépiégeage des porteurs dans la couche barrière. Ils ont montré l'existence de certains mécanismes de conduction assistés par les défauts dans la couche barrière lorsque les électrons sont injectés par la grille sous une polarisation négative. Ces mécanismes, tels que l'effet Poole-Frenkel ou la conduction par saut de porteurs (hopping) via les défauts, peuvent être à l'origine des anomalies liées au courant de fuite de la grille [51, 52, 53]. Nous apporterons plus de détails sur ces mécanismes dans le chapitre 4.

IV-4) *Comment minimiser les effets de piégeage*

Comme nous l'avons mentionné précédemment, les défauts présents dans la structure d'un HEMT sont une source majeure de l'effondrement du courant de sortie et de la limitation des performances en puissance et en fréquence de ces transistors. Ainsi, le contrôle de ces pièges, activés électriquement ou thermiquement, est important pour la fiabilité des composants surtout pour des applications qui nécessitent un fonctionnement à haute tension et à haute température. A ce jour, beaucoup d'efforts ont été faits pour améliorer les performances par la suppression de la dispersion en courant et les dégradations induites par les stress électriques et thermiques. Dans ce contexte, plusieurs travaux ont étudié l'origine, la localisation et la densité des pièges.

Les travaux qui ont étudié les états de surface dans les HEMTs à base de GaN ont montré que ces pièges peuvent avoir pour origine des dislocations dans la couche barrière, des lacunes d'azote (V_N) ou des impuretés d'oxygène qui agissent comme des niveaux donneurs. Les dislocations sont souvent considérées comme des états chargés négativement [54, 55] ou positivement [56]. Leur comportement électrique dépend des conditions de la croissance et peuvent être à l'origine du courant de fuite excessif dans les structures. Les centres V_N et les

impuretés dues à l'oxygène ont été aussi présentés comme responsables du courant de fuite de grille [57, 58].

Parmi plusieurs techniques évoquées pour s'affranchir de l'activation des états de surface, nous mentionnons la passivation de la surface par une couche de diélectrique tel que le SiN_x ou l' Al_2O_3 . La couche de passivation empêche le chargement des états à la surface et réduit le mécanisme de piégeage [59, 60, 61]. L'augmentation du courant de drain après la passivation indique que la densité du gaz 2D augmente à son tour. Certains auteurs ont attribué cet effet à l'augmentation de la densité de charges positives à l'interface diélectrique/AlGaN par l'ajout d'une densité de donneurs supplémentaires. D'autres expliquent cet effet par la formation d'une barrière qui empêche les porteurs injectés par la grille d'atteindre les pièges [59, 62, 61, 63, 64]. La couche de passivation réduit aussi le champ électrique à proximité de la grille, ce qui minimise l'injection des porteurs de la grille vers la surface de la barrière [37]. La suppression de ce pic de champ électrique, généralement localisé dans la zone grille-drain, peut être obtenue par la technique des plaques de champ (field-plate) qui empêche le piégeage des électrons et augmente la tension de claquage du composant. L'inconvénient de cette technique est qu'elle ajoute une capacité supplémentaire entre la grille et le drain ce qui diminue le gain du transistor [65, 66].

Malgré les améliorations apportées par la passivation de la surface, cette technique ne semble pas être une solution finale pour atteindre les performances attendues de ces composants. La dégradation de cette couche de passivation au cours du fonctionnement du transistor ou un mauvais traitement de la surface avant son dépôt peut entraîner des conséquences dramatiques sur les performances [67].

L'insertion d'une fine couche d'AlN entre la barrière et la couche tampon de GaN est une solution pour augmenter les performances des composants. Cette couche réduit le désordre d'alliage à l'hétérointerface et empêche la diffusion des électrons du canal vers la barrière, ce qui entraîne l'amélioration de la mobilité des porteurs [68].

Avec l'ajout d'un recuit supplémentaire en fin de procédé de fabrication (10 mn à 400°C), Lee et *al.* [69] ont montré une nette amélioration du courant I_{DS} ainsi qu'une baisse du courant de fuite. Cette technique semble diminuer la densité des pièges électriquement actifs à la surface.

La plupart des solutions proposées précédemment semblent être efficaces mais ne sont pas bon marché dans la mesure où les composants sont fabriqués sur substrat de SiC. Aujourd'hui, la demande en masse pour l'industrialisation des transistors HEMTs nécessite une réduction du coût de production et l'alternative a été trouvée dans le substrat de silicium. Malheureusement le grand désaccord de maille avec le GaN semble être un handicap pour investir dans cette filière du moment où la croissance directe sur ce substrat génère une grande densité de dislocations et parfois des « cracks » de la couche tampon lorsque cette dernière est relativement épaisse. Récemment, Dadgar et *al.* [70] ont montré que l'insertion de multicouches d'AlN lors de la croissance de la couche tampon de GaN sur substrat de silicium (111) diminue la contrainte de tension entre les deux matériaux. Cette technique s'avère efficace pour diminuer la densité de dislocations dans le GaN et multiplier le champ de claquage du composant par deux.

V) Objectifs de ce travail

Comme nous l'avons évoqué dans le paragraphe précédent, le mécanisme de piégeage des porteurs par certains défauts dans la structure conduit à des dégradations de performances des composants.

Durant ce travail, la méthodologie utilisée pour analyser les mécanismes de dysfonctionnement dans les transistors HEMTs sera basée sur : (i) des caractérisations I(V) et C(V) en régime statique pour extraire les effets parasites dans les caractéristiques de sortie (ii) l'identification et la localisation des mécanismes physiques susceptibles d'être liés à ces effets (iii) une analyse détaillée des caractéristiques électriques afin d'évaluer les niveaux de dégradation de certaines zones du composant après des tests de vieillissements accélérés.

La figure I.9 résume les zones de faiblesses illustrées dans la littérature et étant susceptibles d'être à l'origine des limitations de performances des HEMTs à base de GaN.




Figure 1.9 : Zones de piégeage possibles dans un HEMT à base de GaN.

Les pièges localisés à l'interface SiN/barrière ou directement sous la grille forment un réservoir de charges pour les électrons injectés par le contact Schottky. Le deuxième mécanisme généré lors du fonctionnement du composant est produit dans la zone d'accès grille-drain. En effet, sous la polarisation V_{DS} , les électrons chauds du canal diffusent dans la couche de GaN ou dans la couche barrière et se trouvent piégés par les centres de recombinaison dans ces couches. Ces défauts peuvent être de type cristallographique, ou bien des impuretés, des complexes et des dislocations dans les couches ou à l'hétérointerface. Ces mêmes centres participent aussi au piégeage des porteurs véhiculés par la composante longitudinale du champ électrique sous la grille.

L'étude menée au cours de ce travail pourra nous donner une réponse sur la présence ou non de certains de ces mécanismes dans les structures étudiées.

VI) **Bibliographie du chapitre I**

- [1] R. Juza and H. Hahn, “Über die Kristallstrukturen von Cu_3N , GaN und InN Metallamide und Metallnitride,” *Zeitschrift für anorganische und allgemeine Chemie*, vol. 239, no. 3, pp. 282–287, 1938.
- [2] H. Amano, N. Sawaki, I. Akasaki, and Y. Toyoda, “Metalorganic vapor phase epitaxial growth of a high quality GaN film using an AlN buffer layer,” *Applied Physics Letters*, vol. 48, no. 5, pp. 353–355, 1986.
- [3] H. Amano, M. Kito, K. Hiramatsu, and I. Akasaki, “P-Type Conduction in Mg-Doped GaN Treated with Low-Energy Electron Beam Irradiation (LEEBI),” *Japanese Journal of Applied Physics*, vol. 28, no. Part 2, No. 12, pp. L2112–L2114, 1989.
- [4] M. A. Khan, J. M. V. Hove, J. N. Kuznia, and D. T. Olson, “High electron mobility GaN/ $\text{Al}_x\text{Ga}_{1-x}\text{N}$ heterostructures grown by low-pressure metalorganic chemical vapor deposition,” *Applied Physics Letters*, vol. 58, no. 21, pp. 2408–2410, 1991.
- [5] M. A. Khan, J. N. Kuznia, A. R. Bhattarai, and D. T. Olson, “Metal semiconductor field effect transistor based on single crystal GaN,” *Applied Physics Letters*, vol. 62, no. 15, pp. 1786–1787, 1993.
- [6] M. A. Khan, J. N. Kuznia, D. T. Olson, W. J. Schaff, J. W. Burm, and M. S. Shur, “Microwave performance of a 0.25 μm gate AlGaN/GaN heterostructure field effect transistor,” *Applied Physics Letters*, vol. 65, no. 9, pp. 1121–1123, 1994.
- [7] S. Nakamura, M. Senoh, and T. Mukai, “P-GaN/N-InGaN/N-GaN Double-Heterostructure Blue-Light-Emitting Diodes,” *Japanese Journal of Applied Physics*, vol. 32, no. Part 2, No. 1A/B, pp. L8–L11, 1993.
- [8] T. P. Chow, V. Khemka, J. Fedison, N. Ramungul, K. Matocha, Y. Tang, and R. J. Gutmann, “SiC and GaN bipolar power devices,” *Solid-State Electronics*, vol. 44, no. 2, pp. 277 – 301, 2000.
- [9] M. Farahmand, C. Garetto, E. Bellotti, K. Brennan, and et al, “Monte carlo simulation of electron transport in the III-nitride wurtzite phase materials system: binaries and ternaries,” *Electron Devices, IEEE*, vol. 48, pp. 535 – 542, 2001.

- [10] R. Trew, “SiC and GaN transistors - is there one winner for microwave power applications?,” *Proceedings of the IEEE*, vol. 90, pp. 1032 – 1047, jun 2002.
- [11] E. Johnson, “Physical limitations on frequency and power parameters of transistors,” vol. 13, pp. 27 – 34, mar 1965.
- [12] B. J. Baliga, “Semiconductors for high voltage, vertical channel field effect transistors,” *Journal of Applied Physics*, vol. 53, pp. 1759 –1764, mar 1982.
- [13] T. Li, M. Mastro, and A. Dadgar, *III-V Compound Semiconductors: Integration With Silicon-Based Microelectronics*. CRC Press, 2011.
- [14] F. Bernardini, V. Fiorentini, and D. Vanderbilt, “Spontaneous polarization and piezoelectric constants of III-V nitrides,” *Phys. Rev. B*, vol. 56, pp. 10024–10027, Oct 1997.
- [15] O. Ambacher, J. Majewski, C. Miskys, A. Link, M. Hermann, M. Eickhoff, M. Stutzmann, F. Bernardini, V. Fiorentini, V. Tilak, B. Schaff, and L. F. Eastman, “Pyroelectric properties of Al(In)GaN/GaN hetero- and quantum well structures,” *Journal of Physics: Condensed Matter*, vol. 14, no. 13, p. 3399, 2002.
- [16] O. Ambacher, J. Smart, J. R. Shealy, N. G. Weimann, K. Chu, M. Murphy, W. J. Schaff, L. F. Eastman, R. Dimitrov, L. Wittmer, M. Stutzmann, W. Rieger, and J. Hilsenbeck, “Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaIn/GaN heterostructures,” *Journal of Applied Physics*, vol. 85, no. 6, pp. 3222–3233, 1999.
- [17] S. Arulkumaran, T. Egawa, H. Ishikawa, and T. Jimbo, “Characterization of different-Al-content $\text{Al}_x\text{Ga}_{1-x}\text{N}/\text{GaN}$ heterostructures and high-electron-mobility transistors on sapphire,” *Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures*, vol. 21, no. 2, pp. 888–894, 2003.
- [18] W. Chen, S. Chang, Y. Su, R. Wang, C. Kuo, and S. Shei, “ $\text{Al}_x\text{Ga}_{1-x}\text{N}/\text{GaN}$ heterostructure field effect transistors with various Al mole fractions in AlGaIn barrier,” *Journal of Crystal Growth*, vol. 275, no. 3-4, pp. 398 – 403, 2005.
- [19] J. Kuzmik, “Power electronics on InAlN/(In)GaN: Prospect for a record performance,” *Electron Device Letters, IEEE*, vol. 22, pp. 510 –512, nov 2001.

- [20] J. Kuzmik, A. Kostopoulos, G. Konstantinidis, J.-F. Carlin, A. Georgakilas, and D. Pogany, “InAlN/GaN HEMTs: a first insight into technological optimization,” *Electron Devices, IEEE Transactions on*, vol. 53, pp. 422 – 426, march 2006.
- [21] J. P. Ibbetson, P. T. Fini, K. D. Ness, S. P. DenBaars, J. S. Speck, and U. K. Mishra, “Polarization effects, surface states, and the source of electrons in AlGaIn/GaN heterostructure field effect transistors,” *Applied Physics Letters*, vol. 77, no. 2, pp. 250–252, 2000.
- [22] G. Koley and M. G. Spencer, “On the origin of the two-dimensional electron gas at the AlGaIn/GaN heterostructure interface,” *Applied Physics Letters*, vol. 86, no. 4, p. 042107, 2005.
- [23] D. Dumka, C. Lee, H. Tserng, P. Saunier, and M. Kumar, “AlGaIn/GaN HEMTs on Si substrate with 7 W/mm output power density at 10 GHz,” *Electronics Letters*, vol. 40, pp. 1023 – 1024, aug. 2004.
- [24] J. Johnson, E. Piner, A. Vescan, R. Therrien, P. Rajagopal, J. Roberts, J. Brown, S. Singhal, and K. Linthicum, “12 W/mm AlGaIn-GaN HFETs on silicon substrates,” *Electron Device Letters, IEEE*, vol. 25, pp. 459 – 461, july 2004.
- [25] E. Mitani, M. Aojima, and S. Sano, “A kW-class AlGaIn/GaN HEMT pallet amplifier for S-band high power application,” pp. 176 –179, oct. 2007.
- [26] T. Oku, Y. Kamo, and M. Totsuka, “AlGaIn/GaN HEMTs passivated by Cat-CVD SiN Film,” *Thin Solid Films*, vol. 516, no. 5, pp. 545 – 547, 2008. Proceedings of the Fourth International Conference on Hot-Wire CVD Cat-CVD Process.
- [27] T. Kikkawa, K. Makiyama, T. Ohki, M. Kanamura, K. Imanishi, N. Hara, and K. Joshin, “High performance and high reliability AlGaIn/GaN HEMTs,” *physica status solidi (a)*, vol. 206, no. 6, pp. 1135–1144, 2009.
- [28] M. Kuzuhara, Y. Ando, T. Inoue, Y. Okamoto, K. Kasahara, T. Nakayama, and H. Miyamoto, “AlGaIn/GaN heterojunction FETs for high-power applications,” *Electronics and Communications in Japan (Part II: Electronics)*, vol. 86, no. 12, pp. 52–60, 2003.

- [29] H. Sun, A. Alt, H. Benedickter, E. Feltin, J.-F. Carlin, M. Gonschorek, N. Grandjean, and C. Bolognesi, “205-GHz (Al,In)N/GaN HEMTs,” *Electron Device Letters, IEEE*, vol. 31, pp. 957–959, sept. 2010.
- [30] O. Jardel, G. Callet, J. Dufraisse, N. Sarazin, E. Chartier, T. Reveyrand, M. Oualli, D. Lancereau, M. Di Forte Poisson, S. Piotrowicz, E. Morvan, and S. Delage, “Performances of AlInN/GaN HEMTs for power applications at microwave frequencies,” pp. 49–52, sept. 2010.
- [31] J. Joh and J. del Alamo, “Critical Voltage for Electrical Degradation of GaN High-Electron Mobility Transistors,” *Electron Device Letters, IEEE*, vol. 29, pp. 287–289, april 2008.
- [32] E. Piner, S. Singhal, P. Rajagopal, R. Therrien, J. Roberts, T. Li, A. Hanson, J. Johnson, I. Kizilyalli, and K. Linthicum, “Device Degradation Phenomena in GaN HFET Technology: Status, Mechanisms, and Opportunities,” pp. 1–4, dec. 2006.
- [33] S. Singhal, T. Li, A. Chaudhari, A. Hanson, R. Therrien, J. Johnson, W. Nagy, J. Marquart, P. Rajagopal, J. Roberts, E. Piner, I. Kizilyalli, and K. Linthicum, “Reliability of large periphery GaN-on-Si HFETs,” *Microelectronics and Reliability*, vol. 46, no. 8, pp. 1247–1253, 2006. Microelectronic Reliability : 2005 ROCS Workshop.
- [34] S. Singhal, A. Chaudhari, A. Hanson, J. Johnson, R. Therrien, P. Rajagopal, T. Li, C. Park, A. Edwards, E. Piner, I. Kizilyalli, and K. Linthicum, “GaN-On-Si Reliability: A Comparative Study Between Process Platforms,” pp. 21–24, nov. 2006.
- [35] R. Vetry, N. Zhang, S. Keller, and U. Mishra, “The impact of surface states on the DC and RF characteristics of AlGaIn/GaN HFETs,” *Electron Devices, IEEE Transactions on*, vol. 48, pp. 560–566, Mar. 2001.
- [36] O. Mitrofanov and M. Manfra, “Mechanisms of gate lag in GaN/AlGaIn/GaN high electron mobility transistors,” *Superlattices and Microstructures*, vol. 34, no. 1-2, pp. 33–53, 2003.
- [37] M. Faqir, G. Verzellesi, A. Chini, F. Fantini, F. Danesin, G. Meneghesso, E. Zanoni, and C. Dua, “Mechanisms of RF Current Collapse in AlGaIn/GaN High Electron Mobility Transistors,” *Device and Materials Reliability, IEEE Transactions on*, vol. 8, pp. 240–247, june 2008.

- [38] N.-Q. Zhang, B. Moran, S. DenBaars, U. Mishra, X. Wang, and T. Ma, “Effects of surface traps on breakdown voltage and switching speed of gan power switching hems,” pp. 25.5.1 –25.5.4, 2001.
- [39] O. Mitrofanov and M. Manfra, “Poole-Frenkel electron emission from the traps in AlGaIn/GaN transistors,” *Journal of Applied Physics*, vol. 95, no. 11, pp. 6414–6419, 2004.
- [40] M. Khan, M. Shur, Q. Chen, and J. Kuznia, “Current/voltage characteristic collapse in AlGaIn/GaN heterostructure insulated gate field effect transistors at high drain bias,” *Electronics Letters*, vol. 30, pp. 2175 –2176, dec 1994.
- [41] P. B. Klein, S. C. Binari, K. Ikossi, A. E. Wickenden, D. D. Koleske, and R. L. Henry, “Current collapse and the role of carbon in algan/gan high electron mobility transistors grown by metalorganic vapor-phase epitaxy,” *Applied Physics Letters*, vol. 79, no. 21, pp. 3527–3529, 2001.
- [42] S. Binari, K. Ikossi, J. Roussos, W. Kruppa, D. Park, H. Dietrich, D. Koleske, A. Wickenden, and R. Henry, “Trapping effects and microwave power performance in AlGaIn/GaN HEMTs ,” *Electron Devices, IEEE Transactions on*, vol. 48, pp. 465 –471, mar 2001.
- [43] A. Koudymov, M. Shur, G. Simin, K. Chu, P. Chao, C. Lee, J. Jimenez, and A. Balistreri, “Analytical HFET I/V Model in Presence of Current Collapse,” *Electron Devices, IEEE Transactions on*, vol. 55, pp. 712 –720, march 2008.
- [44] W. S. Tan, P. A. Houston, P. J. Parbrook, D. A. Wood, G. Hill, and C. R. Whitehouse, “Gate leakage effects and breakdown voltage in metalorganic vapor phase epitaxy AlGaIn/GaN heterostructure field-effect transistors,” *Applied Physics Letters*, vol. 80, no. 17, pp. 3207–3209, 2002.
- [45] A. Mazzanti, G. Verzellesi, C. Canali, G. Meneghesso, and E. Zanoni, “Physics-based explanation of kink dynamics in AlGaAs/GaAs HFETs,” *Electron Device Letters, IEEE*, vol. 23, pp. 383 –385, July 2002.
- [46] G. Koley, V. Tilak, L. Eastman, and M. Spencer, “Slow transients observed in AlGaIn/GaN HFETs: effects of SiNx passivation and UV illumination,” *Electron Devices, IEEE Transactions on*, vol. 50, no. 4, pp. 886 – 893, 2003.

- [47] S. Binari, K. Ikossi-Anastasiou, W. Kruppa, H. Dietrich, G. Kelner, R. Henry, D. Koleske, and A. Wickenden, “Correlation of Drain Current Pulsed Response with Microwave Power Output in AlGaIn/GaN HEMTs,” *Wide Bandgap Semiconductors for High Power, High Frequency and High Temperature Applications Symposium*, vol. 572, p. 541, 1999.
- [48] A. Vertiatchikh, L. Eastman, W. Schaff, and I. Prunty, “Effect of surface passivation of AlGaIn/GaN heterostructure field-effect transistor,” *Electronics Letters*, vol. 38, pp. 388 – 389, apr 2002.
- [49] P. B. Klein and S. C. Binari, “Photoionization spectroscopy of deep defects responsible for current collapse in nitride-based field effect transistors,” *Journal of Physics: Condensed Matter*, vol. 15, no. 44, p. R1641, 2003.
- [50] T. Palacios, A. Chakraborty, S. Heikman, S. Keller, S. DenBaars, and U. Mishra, “AlGaIn/GaN high electron mobility transistors with InGaIn back-barriers,” *Electron Device Letters, IEEE*, vol. 27, pp. 13 – 15, jan. 2006.
- [51] H. Zhang, E. J. Miller, and E. T. Yu, “Analysis of leakage current mechanisms in schottky contacts to GaN and AlGaIn/GaN grown by molecular-beam epitaxy,” *Journal of Applied Physics*, vol. 99, no. 2, p. 023703, 2006.
- [52] W. Chikhaoui, J.-M. Bluet, M.-A. Poisson, N. Sarazin, C. Dua, and C. Bru-Chevallier, “Current deep level transient spectroscopy analysis of AlInn/gan high electron mobility transistors: Mechanism of gate leakage,” *Applied Physics Letters*, vol. 96, no. 7, p. 072107, 2010.
- [53] E. Arslan, S. Bütün, and E. Ozbay, “Leakage current by Frenkel–Poole emission in Ni/Au schottky contacts on $Al_{0.83}In_{0.17}N/AlN/GaN$ heterostructures,” *Applied Physics Letters*, vol. 94, no. 14, p. 142106, 2009.
- [54] P. J. Hansen, Y. E. Strausser, A. N. Erickson, E. J. Tarsa, P. Kozodoy, E. G. Brazel, J. P. Ibbetson, U. Mishra, V. Narayanamurti, S. P. DenBaars, and J. S. Speck, “Scanning capacitance microscopy imaging of threading dislocations in GaN films grown on (0001) sapphire by metalorganic chemical vapor deposition,” *Applied Physics Letters*, vol. 72, no. 18, pp. 2247–2249, 1998.

- [55] D. M. Schaadt, E. J. Miller, E. T. Yu, and J. M. Redwing, “Lateral variations in threshold voltage of an AlGaIn/GaN heterostructure field-effect transistor measured by scanning capacitance spectroscopy,” *Applied Physics Letters*, vol. 78, no. 1, pp. 88–90, 2001.
- [56] H.-J. Im, Y. Ding, J. P. Pelz, B. Heying, and J. S. Speck, “Characterization of Individual Threading Dislocations in GaN Using Ballistic Electron Emission Microscopy,” *Phys. Rev. Lett.*, vol. 87, p. 106802, Aug 2001.
- [57] T. Hashizume, J. Kotani, A. Basile, and M. Kaneko, “Surface Control Process of AlGaIn for Suppression of Gate Leakage Currents in AlGaIn/GaN Heterostructure Field Effect Transistors,” *Japanese Journal of Applied Physics*, vol. 45, no. 4, pp. L111–L113, 2006.
- [58] T. Nanjo, T. Oishi, M. Suita, Y. Abe, and Y. Tokuda, “Effects of a thin Al layer insertion between AlGaIn and Schottky gate on the AlGaIn/GaN high electron mobility transistor characteristics,” *Applied Physics Letters*, vol. 88, no. 4, p. 043503, 2006.
- [59] B. Luo, J. W. Johnson, J. Kim, R. M. Mehandru, F. Ren, B. P. Gila, A. H. Onstine, C. R. Abernathy, S. J. Pearton, A. G. Baca, R. D. Briggs, R. J. Shul, C. Monier, and J. Han, “Influence of MgO and ScO passivation on AlGaIn/GaN high-electron-mobility transistors,” *Applied Physics Letters*, vol. 80, no. 9, pp. 1661–1663, 2002.
- [60] Y. Ando, Y. Okamoto, H. Miyamoto, N. Hayama, T. Nakayama, K. Kasahara, and M. Kuzuhara, “A 110-W AlGaIn/GaN heterojunction FET on thinned sapphire substrate ,” pp. 17.3.1 –17.3.4, 2001.
- [61] B. Green, K. Chu, E. Chumbes, J. Smart, J. Shealy, and L. Eastman, “The effect of surface passivation on the microwave characteristics of undoped AlGaIn/GaN HEMTs,” *Electron Device Letters, IEEE*, vol. 21, pp. 268 –270, jun 2000.
- [62] S. Arulkumaran, T. Egawa, H. Ishikawa, T. Jimbo, and Y. Sano, “Surface passivation effects on AlGaIn/GaN high-electron-mobility transistors with SiO₂, SiN_x, and silicon oxynitride,” *Applied Physics Letters*, vol. 84, no. 4, pp. 613–615, 2004.
- [63] T. Prunty, J. Smart, E. Chumbes, B. Ridley, L. Eastman, and J. Shealy, “Passivation of AlGaIn/GaN heterostructures with silicon nitride for insulated gate transistors,” pp. 208 –214, 2000.

- [64] R. Vetry, N. Zhang, S. Keller, and U. Mishra, “The impact of surface states on the DC and RF characteristics of AlGa_N/Ga_N HFETs,” *Electron Devices, IEEE Transactions on*, vol. 48, pp. 560–566, Mar. 2001.
- [65] Y.-F. Wu, A. Saxler, M. Moore, R. Smith, S. Sheppard, P. Chavarkar, T. Wisleder, U. Mishra, and P. Parikh, “30-W/mm Ga_N HEMTs by field plate optimization,” *Electron Device Letters, IEEE*, vol. 25, pp. 117–119, march 2004.
- [66] Y. Ando, Y. Okamoto, H. Miyamoto, T. Nakayama, T. Inoue, and M. Kuzuhara, “10-W/mm AlGa_N-Ga_N HFET with a field modulating plate,” *Electron Device Letters, IEEE*, vol. 24, pp. 289–291, may 2003.
- [67] S. Karmalkar, N. Satyan, and D. Sathaiya, “On the resolution of the mechanism for reverse gate leakage in AlGa_N/Ga_N HEMTs,” *Electron Device Letters, IEEE*, vol. 27, pp. 87–89, feb. 2006.
- [68] J. Lee, J. Kim, J. Lee, C. Kim, J. Oh, and M. Shin, “Reduction of current collapse in AlGa_N/Ga_N HFETs using Al_N interfacial layer,” *Electronics Letters*, vol. 39, pp. 750–752, may 2003.
- [69] J. Lee, D. Liu, H. Kim, and W. Lu, “Postprocessing annealing effects on direct current and microwave performance of AlGa_N/Ga_N high electron mobility transistors,” *Applied Physics Letters*, vol. 85, no. 13, pp. 2631–2633, 2004.
- [70] A. Dadgar, T. Hempel, J. Bläsing, O. Schulz, S. Fritze, J. Christen, and A. Krost, “Improving Ga_N-on-silicon properties for Ga_N device epitaxy,” *physica status solidi (c)*, pp. n/a–n/a, 2011.

Chapitre II : Spectroscopie de défauts

I) *Introduction*

Dans les cristaux semi-conducteurs, une perturbation de la périodicité du cristal se manifeste par la présence d'un niveau d'énergie dans la bande interdite et par conséquent une grande délocalisation dans l'espace des vecteurs d'onde (espace des « k »). Si un niveau superficiel (atome dopant) dans la bande interdite se présente avec une concentration suffisamment élevée, la meilleure méthode pour déterminer sa densité et son énergie d'activation dans la bande interdite reste la mesure par « effet Hall ». En revanche, dans le cas des niveaux profonds, l'application de cette technique de mesure est très limitée puisque la densité de ces états peut être beaucoup plus faible que la concentration des niveaux superficiels.

L'étude des défauts profonds doit alors faire appel à des techniques de mesure qui sont sensibles à de faibles concentrations de centres profonds, en présence d'une grande densité de dopants. Elle nécessite également des méthodes qui peuvent donner des informations concernant les processus de recombinaison sur des centres profonds. L'une des techniques efficaces pour étudier le comportement de ces états, reste la spectroscopie de défauts profonds DLTS (Deep Level Transient Spectroscopy).

Dans ce chapitre, nous développons, dans un premier temps, la théorie des mécanismes de capture et d'émission des porteurs par les niveaux profonds. Ensuite nous montrons les principes de la technique DLTS en mode capacité et en mode courant et puis, dans la dernière partie, nous décrivons le banc de mesure que nous avons mis en œuvre au laboratoire dans ce travail : la DLTS à transformée de Fourier (DLTFS, Deep Level Transient Fourier Spectroscopy).

II) *Dynamique des centres profonds*

II-1) *Processus de capture-émission thermique*

L'occupation d'un centre profond est gouvernée par quatre mécanismes, à savoir les processus de capture et d'émission respectivement des électrons et des trous. La figure II.1 illustre les échanges d'électrons et de trous avec les bandes de valence et de conduction du semiconducteur dans le cas de la présence de N_T centres profonds/cm³ à un niveau d'énergie E_T dans la bande interdite.




Figure II.1 : Processus d'émission-capture d'un défaut avec un niveau d'énergie E_T et une densité N_T .

Considérons le cas des électrons. La dynamique de capture est caractérisée par une section de capture σ_n . En présence de n électrons libres par unité de volume se déplaçant à la vitesse thermique $\langle v_n \rangle$, un centre profond est exposé à un flux de $n \langle v_n \rangle$ électrons par unité de surface et par unité de temps. Si la concentration totale des centres profonds est N_T et si à tout instant un nombre n_t de ces centres est occupé par les électrons, le nombre d'électrons capturés par $(N_T - n_t)$ états non occupés pour une durée de temps Δt est donné par l'équation :

$$\Delta n_t = \sigma_n \langle v_n \rangle n (N_T - n_t) \Delta t \quad (\text{II-1})$$

et le taux de capture par état non occupé est défini par :

$$c_n = \frac{(\Delta n_t / \Delta t)}{(N_T - n_t)} \quad (\text{II-2})$$

qui s'écrit alors :

$$c_n = \sigma_n \langle v_n \rangle n \quad (\text{II-3})$$

La même expression peut être écrite pour le taux de capture des trous qui correspond au taux d'émission d'électrons depuis un état occupé :

$$c_p = \frac{(\Delta(N_T - n_t) / (\Delta t))}{n_t} = \sigma_p \langle v_p \rangle p \quad (\text{II-4})$$

Le taux de capture par porteur est relié à l'inverse de la durée de vie des porteurs minoritaires lors qu'elle est limitée par la recombinaison des électrons et des trous par l'état profond. Ainsi, pour un semiconducteur de type p , la durée de vie des électrons minoritaires est donnée par :

$$\tau_n^{-1} = \frac{1}{n} \frac{\Delta n_t}{\Delta t} \quad (\text{II-5})$$

En utilisant l'équation II-1, la durée de vie non radiative τ_{nr} associée à une capture d'électron par un défaut profond est donnée par :

$$\tau_{nr}^{-1} = \sigma_n \langle v_n \rangle (N_T - n_t) \quad (\text{II-6})$$

Cette équation indique comment la densité N_T et la section de capture σ_n des défauts contrôlent la durée de vie, ce qui demeure un paramètre qui influe sur les performances des composants électroniques.

Dans ce processus, les électrons sont émis et les trous sont capturés par les n_t états occupés par les électrons, alors que les trous sont émis et les électrons capturés par les $(N_T - n_t)$ états non occupés par les électrons. Le taux net d'échange des électrons s'écrit alors :

$$\frac{dn_t}{dt} = (c_n + e_p)(N_T - n_t) - (e_n + c_p)n_t \quad (\text{II-7})$$

où e_n et e_p sont les taux d'émission respectivement pour un électron et un trou.

A l'équilibre thermodynamique, le principe du bilan détaillé permet d'écrire :

$$e_n n_t = c_n (N_T - n_t) \quad \text{et} \quad e_p (N_T - n_t) = c_p n_t \quad (\text{II-8})$$

Dans ce cas, l'approximation de Boltzmann pour cette relation est donnée par :

$$\frac{e_n}{c_n} = \exp\left(\frac{E_T - E_F}{kT}\right) \quad (\text{II-9})$$

E_T étant le niveau d'énergie du centre profond, E_F le niveau de Fermi, T la température et k la constante de Boltzmann. En tenant compte de la concentration des porteurs libres qui s'écrit :

$$n = N_c \exp\left(-\frac{E_c - E_F}{kT}\right) \quad (\text{II-10})$$

où N_c est la densité d'états équivalente dans la bande de conduction et E_c l'énergie du minimum de la bande de conduction et en remplaçant le terme c_n dans l'équation II-9 par son expression, le taux d'émission peut s'écrire :

$$e_n(T) = \sigma_n \langle v_n \rangle N_c \exp\left(-\frac{E_c - E_T}{kT}\right) \quad (\text{II-11})$$

avec

$$\langle v_n \rangle = \left(\frac{3kT}{m_n^*}\right)^{1/2} \text{ et } N_c = 2\left(\frac{2m_n^* \pi kT}{h^2}\right)^{3/2}$$

où m_n^* est la masse effective des électrons et h la constante de Planck.

On peut alors simplifier l'expression de e_n en fonction de la température pour écrire :

$$e_n(T) = \chi_n \sigma_n T^2 \exp\left(-\frac{E_c - E_T}{kT}\right) \text{ avec } \chi_n = 2\sqrt{3}(2\pi)^{\frac{3}{2}} k^2 m_n^* h^{-3} \quad (\text{II-12})$$

Et de même pour un centre interagissant avec la bande de valence :

$$e_p(T) = \chi_p \sigma_p T^2 \exp\left(-\frac{E_T - E_v}{kT}\right) \quad (\text{II-13})$$

E_v étant le niveau d'énergie maximum de la bande de valence.

II-2) *Thermodynamique d'émission des porteurs*

L'énergie de la bande interdite (gap) d'un semiconducteur est définie comme étant la somme des potentiels chimiques de la formation d'une paire électron-trou. De la même façon le niveau d'énergie d'un défaut ou d'une impureté est défini par la variation du potentiel chimique pour la formation d'un porteur libre et d'un défaut ionisé. Le potentiel chimique est défini comme l'augmentation de l'énergie libre de Gibbs, G , par paire électron-trou ou par paire de défaut ionisé et sa charge associée, à température et pression constantes. Dans ce cas, la variation de l'énergie libre $\Delta G(T)$ pour un état ionisé s'écrit sous la forme :

$$\Delta G(T) = E_c(T) - E_T(T) \quad (\text{II-14})$$

Cette variation de l'énergie libre de Gibbs $\Delta G(T)$ est reliée aux variations de l'enthalpie (énergie interne) ΔH et de l'entropie ΔS par l'équation thermodynamique :

$$\Delta G(T) = \Delta H - T\Delta S \quad (\text{II-15})$$

Ainsi ces arguments montrent que la création d'un défaut s'accompagne également d'une augmentation de l'entropie comme le montre la figure II.2, car le défaut dans la structure introduit un désordre supplémentaire à l'état vibrationnel du réseau dû à la variation de la température. Suivant cette définition, le diagramme de bande d'énergie est correctement interprété si on présente l'énergie libre de Gibbs pour une paire de particules appropriée [1].




Figure II.2: Diagramme d'illustration de la relation entre l'énergie libre de Gibbs $\Delta G(T)$ et l'enthalpie ΔH [1].

En utilisant cette notion de l'énergie libre, Engström et Alm [2] ont suggéré que le taux d'émission thermique des porteurs d'un niveau profond à une température donnée s'écrit sous la forme :

$$e_n(T) = \sigma_n(T) \langle v_n(T) \rangle N_c(T) \exp\left(-\frac{\Delta G(T)}{kT}\right) \quad (\text{II-16})$$

On peut alors écrire l'équation II-16 sous la forme :

$$e_n(T) = \gamma_n \sigma_n(T) \langle v_n(T) \rangle N_c(T) \exp\left(-\frac{\Delta H}{kT}\right) \quad (\text{II-17})$$

Avec :

$$\gamma_n = \exp\left(\frac{\Delta S}{k}\right) \quad (\text{II-18})$$

Il faut encore noter qu'on a négligé dans tout ce qui précède la variation de la section efficace de capture avec la température. Cette variation affecte l'énergie d'activation thermique du défaut et pour tenir compte de ce changement, il faut introduire la loi typique de la capture assistée par phonons multiples. Le terme de la section efficace s'écrit alors :

$$\sigma_n(T) = \sigma_\infty \exp\left(-\frac{E_\sigma}{kT}\right) \quad (\text{II-19})$$

où E_σ est défini comme étant la barrière associée à la capture de la charge. Combinant ce résultat avec l'équation II-16 qui donne la dépendance en température de e_n , on obtient :

$$e_n(T) = \gamma_n \sigma_\infty(T) \langle \nu_n(T) \rangle N_c(T) \exp\left(-\frac{\Delta H + E_\sigma}{kT}\right) \quad (\text{II-20})$$

On définit la section efficace apparente σ_{na} et l'énergie d'activation apparente E_{na} par :

$$\sigma_{na} = \gamma_n \sigma_\infty \quad (\text{II-21})$$

et

$$E_{na} = \Delta H + E_\sigma \quad (\text{II-22})$$

Ceci nous permet d'extraire le facteur d'entropie à partir de l'équation II-21. Les méthodes utilisées pour déterminer ces paramètres restent peu nombreuses et restreintes aux mesures électriques (DLTS) [3, 4, 5, 6]. Les mesures optiques ne nous permettent que de mesurer l'énergie seuil d'une transition après l'absorption d'un photon en particulier pour les semiconducteurs III-V à gap direct. Cette comparaison entre les mesures électriques et les mesures optiques a été faite pour différents niveaux plus ou moins profonds. Dans le cas des niveaux donneurs superficiels et peu profonds, les mesures optiques et électriques peuvent donner le même résultat puisque le passage d'un porteur d'un niveau d'impureté jusqu'à la bande de conduction ne nécessite pas une grande variation de l'entropie du cristal. Nous citons l'exemple du niveau de l'hydrogène dans le silicium où l'attraction Coulombienne entre les électrons de la couche superficielle et les impuretés est faible, on démontre que

$\Delta S = 0$. Dans ce cas, $\Delta G = \Delta H$ et les mesures électriques et optiques donnent les mêmes résultats [7].

II-3) *Emission assistée par champ électrique*

Un des phénomènes majeurs qui peuvent changer le mécanisme de piégeage des porteurs est l'effet du champ électrique local. Un de ces mécanismes est appelé l'effet Poole-Frenkel (PF). Il est d'un point de vue quantique semblable à l'effet Schottky puisqu'il s'agit d'une ionisation thermique d'un électron (ou d'un trou) sous l'effet du champ électrique. Ce processus physique est décrit par une distorsion du potentiel d'interaction électrostatique entre la charge et le centre qui induit un abaissement de la barrière d'émission thermique d'une quantité $\Delta\phi_{PF}$. Dans ce cas, la combinaison du potentiel du centre recombinant et du champ électrique donne une barrière triangulaire à travers laquelle la charge peut passer.

L'abaissement de ce potentiel Coulombien a un impact direct sur le taux d'émission du centre de recombinaison. En tenant compte de cet effet, l'équation du taux d'émission devient :

$$e_n(T) = N_c \sigma_n \langle v_n \rangle \exp\left(-\frac{(E_c - E_T) - \Delta\phi_{PF}}{kT}\right) \quad (\text{II-23})$$

Et la relation entre le champ électrique ξ et le potentiel Coulombien $\Delta\phi_{PF}$ qui lie le porteur est donnée par :

$$\Delta\phi_{PF}(\xi) = \beta_{PF} \xi^2 \quad (\text{II-24})$$

où β_{PF} est la constante de Poole-Frenkel qui s'écrit :

$$\beta_{PF} = \frac{1}{2} \left(\frac{e^3}{\pi \epsilon \epsilon_0} \right)^{\frac{1}{2}} \quad (\text{II-25})$$

Il est nécessaire de noter que cet effet apparait pour des champs électriques appliqués assez forts (typiquement au-dessus de 10^5 V/cm à la température ambiante). Pour des potentiels appliqués plus faibles, il faut tenir compte de la conductivité par saut de porteurs qu'on appelle « effet de hopping ». Bagraev *et al.* [8] ont montré que certains défauts étendus peuvent provoquer une augmentation de la densité des défauts ponctuels dans leur entourage. Ceci apparaît comme la source la plus probable d'états localisés participant à l'effet de

hopping des porteurs. Nous verrons plus tard dans ce chapitre une explication plus détaillée sur le comportement de ce type de défauts.

Dans les structures HEMTs sous polarisation, il peut y avoir des champs très forts et localisés surtout dans le cas des composants à faibles dimensions. Cet effet peut engendrer un champ électrique dans deux directions de l'espace avec une valeur qui peut atteindre $\sim 10^6$ V/cm [9] comme le montre la figure II.3.




Figure II.3: Simulation du champ électrique longitudinal le long du canal sous la grille d'un transistor HEMT AlGaIn/GaN pour une tension de drain variant de 0 à 30 V et une densité de défauts surfaciques de $3.0 \times 10^{13} \text{ cm}^{-2}$ [9].

Dans ces conditions, la courbure des bandes est suffisamment importante pour que le champ électrique puisse potentiellement influencer le mécanisme d'émission des charges piégées, particulièrement dans les zones où le champ électrique est élevé (comme les zones du contact de grille du côté drain). Dans ce cas, on peut favoriser deux mécanismes possibles. Le premier est que l'électron piégé peut passer par effet tunnel direct DT (Direct Tunneling) du niveau du défaut jusqu'à la bande de conduction sans interaction avec un phonon. Le taux d'émission du défaut reste alors constant en fonction de la température puisqu'il n'existe aucun effet thermique qui accompagne ce mécanisme. Le second mécanisme est l'effet tunnel assisté par phonon PAT (Phonon Assisted Tunneling) qui nécessite une excitation thermique du centre recombinant. Dans ce cas, le porteur gagne en énergie et augmente sa probabilité de passage

par effet tunnel. Nous illustrons les trois mécanismes évoqués précédemment dans la figure II.4.




Figure II.4: Représentation à 1D du potentiel d'un état profond en présence d'un champ électrique ξ . Modification du processus d'émission du porteur par effet Poole-Frenkel (PF), par effet tunnel direct (DT) et par effet tunnel assisté par phonon (PAT).

III) *Spectroscopie de transitoire des centres profonds (DLTS)*

Les méthodes de détection des défauts dans les semiconducteurs reposent sur une analyse du comportement de certaines grandeurs physiques sous l'influence de ces pièges. Aujourd'hui, il existe plusieurs méthodes de spectroscopie des centres profonds telles que la C-DLTS qui s'appuie sur la variation de la capacité, la Q-DLTS pour l'analyse de la charge, la U-DLTS qu'on utilise surtout dans le cas des transistors pour analyser la tension seuil et la I-DLTS pour analyser le courant qui traverse la structure. Dans ce travail, nous nous sommes intéressés à deux de ces techniques: la C-DLTS et la I-DLTS qui se basent sur l'analyse du transitoire de la capacité et du courant dans la structure.

III-1) *Analyse du transitoire de capacité*

La DLTS conventionnelle est une technique de balayage thermique assez pointue pour l'analyse des transitoires de capacité dans les hautes fréquences (domaine des MHz). Cette technique est utilisée pour sonder la zone de charge d'espace d'une jonction p-n, d'une diode Schottky ou d'un composant MOS. Le principe est basé sur la variation d'un transitoire de capacité ΔC associé à une émission thermique des porteurs à partir d'un niveau de défaut,

après une condition initiale de non-équilibre dans la zone de charge d'espace. La technique DLTS offre de nombreux intérêts comme technique de caractérisation:

- I) Une haute sensibilité et une bonne résolution de détection des niveaux énergétiques ;
- II) Une possibilité de mesure dans un large domaine énergétique dans le gap et une détection des états assez superficiels dans les matériaux ;
- III) La détermination de la signature du comportement électrique des défauts dans les composants microélectroniques.

Un scan DLTS en température révèle chaque défaut par un pic positif ou négatif. Le signe de chaque pic indique si le signal est dû à un porteur majoritaire ou minoritaire et les positions des pics sont simplement et uniquement déterminées par la fenêtre de mesure de l'appareillage et les propriétés d'émission thermique du défaut considéré. Il est donc possible d'extraire le taux d'émission thermique, l'énergie d'activation, le profil de concentration et la section efficace de capture de chaque défaut à partir des mesures DLTS. Tout le travail expérimental sur les niveaux des défauts étudiés dans ce mémoire est basé sur la zone de déplétion formée par une structure Schottky ou par différentes structures de transistors HEMTs. La discussion ci-dessous s'applique donc à des transitoires de capacité dans la région de zone de charge d'espace d'une barrière Schottky.

III-1-1) Capacité d'une jonction à l'équilibre

Dans le cas d'un contact métal-semiconducteur, le modèle de Schottky permet d'assimiler la zone de charge d'espace d'épaisseur W à la capacité d'une diode qui peut s'écrire sous la forme :

$$C = \frac{\varepsilon_r \varepsilon_0 S}{W} \quad (\text{II-26})$$

ε_r étant la constante diélectrique relative du matériau, ε_0 celle du vide et S la surface de la diode. Pour déterminer W , il est nécessaire de résoudre l'équation de Poisson à une dimension dans la direction orthogonale à la surface du contact :

$$\frac{d^2V}{dx^2} = -\frac{1}{\varepsilon_r \varepsilon_0} \rho(x) \quad (\text{II-27})$$

Où $\rho(x)$ est la densité de charge locale dans le semiconducteur à une profondeur x . Généralement, $\rho(x)$ inclut la contribution des porteurs libres, des donneurs et des accepteurs ionisés et des niveaux profonds dans la bande interdite. Pour simplifier l'équation, on utilise l'approximation permettant de diviser le semiconducteur en deux régions : (i) la zone de désertion, directement sous le métal, qui ne contient pas de porteurs libres et (ii) la zone semiconductrice en volume, électriquement neutre, où le champ électrique est nul. Dans la zone de désertion et dans le cas particulier où $N_A = 0$, on estime que $\rho(x) \approx qN_D$ (N_D correspondant au dopage donneur) et dans la zone électriquement neutre $\rho(x) \approx 0$ et $\frac{dV}{dx} \approx 0$.

Pour résoudre l'équation II-27, il faut tenir compte des conditions aux limites. Le champ électrique est nul en dehors de la zone de charge d'espace, et on choisit l'origine des potentiels en $x = W$. Dans ce cas, l'intégration de l'équation nous donne :

$$V(x) \approx -\frac{qN_D}{2\varepsilon_r\varepsilon_0}(x-W)^2 \quad (\text{II-28})$$

Pour une diode ayant une barrière de potentiel intrinsèque V_{bi} et polarisée avec un potentiel extérieur V_a appliqué sur le contact Schottky, la largeur de la zone de désertion s'écrit sous la forme :

$$W = \sqrt{\frac{2\varepsilon_r\varepsilon_0}{qN_D}(V_{bi} - V_a)} \quad (\text{II-29})$$

La charge d'espace Q_{sc} par unité de surface et la capacité C du semiconducteur dans la couche désertée sont données par :

$$Q_{sc} = qN_D W = \sqrt{2q\varepsilon_r\varepsilon_0 N_D (V_{bi} - V_a)} \quad (\text{II-30})$$

$$C = \frac{\partial Q_{sc}}{\partial V_a} = \frac{\sqrt{q\varepsilon_r\varepsilon_0 N_D}}{\sqrt{2(V_{bi} - V_a)}} = \frac{\varepsilon_r\varepsilon_0}{W} \quad (\text{II-31})$$

L'équation II-31 s'écrit alors sous la forme

$$\frac{1}{C^2} = \frac{2(V_{bi} - V_a)}{q\varepsilon_r\varepsilon_0 N_D} \quad (\text{II-32})$$

Où

$$N_D = \frac{2}{q\epsilon_r\epsilon_0} \left[-\frac{1}{d(1/C^2)/dV} \right] \quad (\text{II-33})$$

Si N_D est constant à travers la zone de désertion, une mesure de $1/C^2$ en fonction de V donne une droite. Dans le cas où N_D n'est pas constant, la méthode de capacité différentielle peut être utilisée pour déterminer le profil de dopage à partir de l'équation II-33. A partir de ces mesures, on peut également calculer la valeur de la hauteur de la barrière Schottky.

III-1-2) Capacité de la jonction hors équilibre

Dans cette partie on va tenir compte des changements que peut engendrer un niveau de piège à électron de densité volumique homogène N_T qui est neutre au-dessous du niveau de Fermi et chargé au-dessus. Dans ce cas, on peut réécrire l'équation II-29 sous la forme :

$$W = \sqrt{\frac{2\epsilon_r\epsilon_0}{q(N_D + N_T)} (V_{bi} - V_a)} \quad (\text{II-34})$$




Figure II.5: Diagramme d'énergie, zone λ et zone de charge d'espace pour un contact métal-semiconducteur type (n). La figure (a) correspond au contact non polarisé tandis que dans (b) la jonction est sous polarisation inverse V_a .

La figure II.5 illustre le diagramme de bande pour une jonction métal-semiconducteur de type (n) avec la zone de charge d'espace correspondante, sans polarisation (a) et sous une polarisation appliquée V_a (b). A l'équilibre et sous une polarisation nulle, les niveaux profonds dans la zone λ sont sous le niveau de Fermi et donc pleins (a). Sous l'effet d'une polarisation inverse V_a , la zone de désertion augmente, la zone de charge d'espace est modifiée, ainsi la capacité dans cette zone diminue. Les niveaux profonds N_T et les niveaux des dopants superficiels N_D contribuent à la densité de charge ρ dans la zone de déplétion. Sur la figure, on a repéré une zone de transition d'étendue λ entre la limite de la zone de désertion et le point où le niveau du défaut croise le niveau de Fermi.

La variation de la concentration des électrons piégés par les niveaux profonds est déterminée par la mesure de la capacité de la jonction ou par le transitoire de capacité à une polarisation constante [10]. La variation de la largeur de la zone de désertion W et de la capacité après l'application d'une polarisation inverse suivie d'une impulsion de remplissage dans le cas d'un semiconducteur de type (n) est schématisée dans la figure II.6. Pour simplifier, la courbure des bandes due au champ électrique dans la zone de charge d'espace (zone blanche) n'est pas présentée. L'effet de λ est également ignoré, ainsi on présume que les niveaux de défauts dans la zone de désertion sont au-dessus du niveau de Fermi et ceux qui sont dans la partie « bulk » sont situés en dessous.




Figure II.6: Variation de la largeur de la zone de déplétion et de la capacité après l'application d'une polarisation inverse et un pulse de remplissage pour des défauts à porteurs majoritaires (électrons) dans le cas d'un semiconducteur type (n).

Le transitoire de capacité résultant de l'impulsion de remplissage est présenté au centre du schéma. Sous une polarisation maintenue en inverse (partie 1), les niveaux profonds vides dans le gap sont représentés par des carrés vides. Après l'application d'une impulsion de remplissage de porteurs majoritaires (partie 2), la largeur de déplétion étant contractée, les électrons piégés dans ces niveaux se retrouvent en dessous du niveau de Fermi et sont symbolisés par des carrés pleins. On suppose que la durée d'impulsion t_p est suffisamment longue pour remplir tous les niveaux de défauts. Dans ce cas, la capacité diminue à cause de la réduction de la zone de charge d'espace. Immédiatement après la fin de l'impulsion de remplissage, de retour sous polarisation inverse (partie 3), les états remplis de charges passent au-dessus du niveau de Fermi et commencent à émettre les charges vers la bande de conduction, charges qui seront ensuite véhiculées par le champ électrique de la jonction (partie 4). Le taux d'émission peut être déterminé par la durée du transitoire de capacité. La

densité n_t des niveaux occupés par les défauts à un instant t après la fin de l'impulsion de remplissage est donnée par l'expression [11]:

$$n_t(t) = N_T \exp(-e_n t) \quad (\text{II-35})$$

Ainsi la variation de la capacité en fonction du temps peut s'écrire :

$$C(t) = C(\infty) \left\{ 1 - \frac{n_t(t)}{N_D + N_T} \right\}^{1/2} \quad (\text{II-36})$$

Où la capacité finale ($n_t(\infty) = 0$) est

$$C(\infty) = A \left\{ \frac{\epsilon_r \epsilon_0 e (N_D + N_T)}{2} \right\}^{1/2} (V_{bi} - V_a)^{-1/2} \quad (\text{II-37})$$

où A est la surface du contact Etant donné qu'on a très souvent $N_D \gg n_t$ la racine carrée du terme dans l'équation de $C(t)$ peut être développée à l'ordre 1. En supposant de plus que $N_T \ll N_D$, la variation de la capacité $\Delta C(t) = C(t) - C(\infty)$ s'écrit alors :

$$\frac{\Delta C(t)}{C(\infty)} = -\frac{n_t(t)}{2N_D} \quad (\text{II-38})$$

A partir des équations II-35 et II-38 la réponse du transitoire s'écrit finalement:

$$\frac{\Delta C(t)}{C(\infty)} = -\frac{N_T}{2N_D} \exp(-e_n t) \quad (\text{II-39})$$

Cette équation a été utilisée comme base de la technique de mesure de transitoires de capacité pour étudier les défauts à porteurs majoritaires et comme fondement de la technique DLTS introduite par Lang [12] en 1974.

Il est nécessaire de mentionner que dans ce qui précède on a négligé la zone de transition λ . Pour en tenir compte, l'expression du transitoire de capacité sera :

$$\frac{\Delta C(t)}{C(\infty)} = -\frac{N_T}{2N_D} \left\{ 1 - \left(\frac{\lambda}{W} \right)^2 \right\} \exp(-e_n t) \quad (\text{II-40})$$

Par intégration de l'équation de Poisson, on peut montrer que :

$$\lambda = \sqrt{\frac{2\varepsilon_r\varepsilon_0}{q^2 N_D} (E_F - E_T)} \quad (\text{II-41})$$

III-1-3) Dynamique de remplissage des pièges

Nous avons vu dans le premier chapitre que les défauts dans un semiconducteur diffèrent selon leur nature. Nous pouvons les diviser principalement en deux catégories : les défauts ponctuels qui se présentent comme des impuretés sous forme de niveaux donneurs ou accepteurs et dont la répartition peut être homogène ou pas dans le cristal. Les défauts étendus qui peuvent être une dislocation à travers une couche ou même un complexe de défauts ponctuels qui migrent aux alentours des dislocations lors de la croissance du matériau. Ainsi, selon la nature du défaut, la dynamique des porteurs sera différente. Autrement dit, la cinétique décrivant les mécanismes de capture et d'émission ne sera pas la même.

Pour expliquer cette différence, nous allons utiliser l'équation II-7 définie précédemment. Lors du mécanisme de capture des électrons, cette équation se simplifier sous la forme :

$$\frac{dn_t}{dt} = c_n (N_T - n_t(t)) \quad (\text{II-42})$$

Dans la pratique, ce processus dépend de la durée d'impulsion appliquée puisque le temps de remplissage des pièges n'est autre que la largeur de l'impulsion définie par t_p . Dans ce cas, la solution de l'équation II-42 s'écrit sous la forme :

$$n_t(t_p) = N_T [1 - \exp(-c_n t_p)] \quad (\text{II-43})$$

Nous pouvons ainsi remonter à l'expression de $\Delta C(t_p)$ à partir de l'équation II-39. En conséquence, dans le cas des défauts ponctuels répartis uniformément dans le cristal, l'amplitude du transitoire va suivre une loi exponentielle jusqu'à la saturation pour une certaine durée d'impulsion. Lorsque t_p devient très grand, l'amplitude et donc n_t vont atteindre une valeur constante.

Dans le cas des défauts étendus, la cinétique de capture est plus compliquée à interpréter. Prenons le cas d'une dislocation, certains niveaux d'électrons associés à celle-ci et provenant

des niveaux donneurs qui l'entourent, peuvent se manifester comme des états discrets dans la bande interdite. A l'équilibre, ces niveaux vont définir la neutralité de la dislocation lorsque les états occupés se trouvent sous le niveau de Fermi et ceux qui sont vides au dessus de celui-ci. Par conséquent, la ligne de dislocation va se trouver entourée d'une zone de charge d'espace qui va créer une variation du potentiel local lors du processus de capture d'un électron libre provenant de la bande de conduction. Ainsi, l'électron va se trouver devant une barrière à franchir avant de se recombiner dans le piège. Cette barrière notée $\phi(t)$ va dépendre du processus de capture et donc du temps remplissage du défaut [13]. A ce moment là, en négligeant le passage par effet tunnel, la concentration des porteurs libres n_{lib} ayant une énergie suffisante pour franchir la barrière $\phi(t)$ sera définie par l'équation:

$$n_{lib}(t_p) = n \exp\left(-\frac{q\phi(t_p)}{kT}\right) \quad (\text{II-44})$$

Avec n la concentration des porteurs définie par l'équation II-10. Dans la figure II.7, nous présentons un modèle simplifié des états discrets et la barrière de potentiel que provoquent ces niveaux aux alentours d'une dislocation.




Figure II.7: Illustration de la barrière de potentiel qui apparaît autour d'une dislocation lors du mécanisme de capture des porteurs libres par les états discrets du piège.

En tenant compte de la barrière $\phi(t)$, l'équation différentielle II-7 liée au mécanisme de capture sera modifiée par :

$$\frac{dn_t}{dt} = c_n (N_T - n_t(t)) \exp\left(-\frac{q\phi(t)}{kT}\right) \quad (\text{II-45})$$

Pour résoudre cette équation, Wosinski [14] a supposé que dans le cas d'une distribution linéaire de défauts, $\phi(t)$ devient proportionnelle à la fraction $n_t(t)/N_T$ et peut s'écrire sous la forme :

$$\phi(t_p) = \phi_0 \frac{n_t(t_p)}{n_{T0}} \quad (\text{II-46})$$

Avec ϕ_0 et n_{T0} respectivement les valeurs de la hauteur de barrière et la densité des centres occupés à l'équilibre. En supposant que le terme en exponentielle dans l'équation II-45 domine par rapport à la fraction $n_t(t)/N_T$, la solution de cette équation différentielle sera alors:

$$n_t(t_p) = \sigma_n \langle v_n \rangle n_T \ln[1 + (t_p/\tau)] \quad (\text{II-47})$$

Avec

$$\tau = (kT/q\phi_0)(n_{T0}/N_T)(1/\sigma_n \langle v_n \rangle n) \quad (\text{II-48})$$

Pour des temps de remplissage long tel que $t_p > \tau$, l'équation II-47 devient :

$$n_t(t_p) = \sigma_n \langle v_n \rangle n_T \ln(t_p/\tau) \quad (\text{II-49})$$

A partir de cette équation, nous pouvons déduire que pour les défauts étendus tels que les dislocations la densité de pièges dépend linéairement de $\ln(t_p)$. Dans la pratique, nous pouvons suivre l'évolution de $\Delta C(t_p)$ pour déterminer la nature du défaut [15, 16].

III-2) *Analyse du transitoire de courant*

Lorsqu'on mesure une capacité, la variation de celle-ci est proportionnelle à la dérivée du nombre de charges émises par les pièges. En revanche, la variation du courant est directement proportionnelle au nombre de charges totales émises, ce qui fait qu'une telle mesure peut être moins précise que celle d'un transitoire de capacité. Néanmoins, les mesures de courant offrent des avantages surtout dans le cas des composants électroniques puisque nous pouvons

directement analyser les anomalies liées au courant d'un transistor fini plutôt que d'une structure de test.

Notons aussi que les mesures du transitoire de courant sur les HEMTs sont assez complexes puisqu'il s'agit de la somme des contributions du courant à travers la barrière Schottky et le courant I_{DS} qui traverse le canal 2D à l'hétérointerface. Le courant généré dans la couche barrière est directement lié aux processus d'émission des pièges dans la couche superficielle. Il peut être divisé en trois composantes ; un courant d'émission I_e , un courant de déplacement I_d et un courant de fuite constant I_f . Le courant d'émission est décrit par l'équation :

$$I_e = qA \int_0^w \frac{dn}{dt} dx \quad (\text{II.50})$$

Avec A la surface du contact sous la grille et n la densité des porteurs libres. La composante du courant de déplacement est donnée par l'équation:

$$I_d = qA \int_0^w \frac{dn_t}{dt} \frac{x}{W} dx \quad (\text{II.51})$$

Le courant I_{DS0} en régime de saturation, pour une polarisation V_{GS} donnée, est décrit par la formule:

$$I_{DS0} = \frac{W_G}{2L_G} \mu_n v_{sat} \frac{\epsilon_{AlGaN}}{d_{AlGaN}} (V_{GS} - V_{th})^2 \quad (\text{II.52})$$

Où W_G est la largeur de la grille, L_G sa longueur, μ_n la mobilité des électrons, v_{sat} la vitesse de saturation des électrons, ϵ_{AlGaN} la constante diélectrique de la couche AlGaN, d_{AlGaN} l'épaisseur de la couche barrière et V_{th} la tension de pincement du transistor donnée par l'équation [17]:

$$V_{th} = \phi_B - \Delta E_C - \frac{qN_D d_{AlGaN}^2}{2\epsilon_{AlGaN}} - \frac{\sigma_p d_{AlGaN}}{\epsilon_{AlGaN}} \quad (\text{II.53})$$

Avec ϕ_B la hauteur de barrière Schottky, ΔE_C la discontinuité de la bande de conduction et σ_p la charge de polarisation fixe (spontanée et piézoélectrique).

Nous avons vu dans le paragraphe précédent que le processus d'émission domine lorsqu'on applique une polarisation inverse sur la grille. Lors de ce processus, nous introduisons la

contribution de la densité des défauts $n_t(t)$. Dans ce cas et en négligeant la contribution des pièges à minoritaires (trous), on peut supposer que $dn/dt \approx e_n n_t(t)$ et dans l'équation II-7 $dn_t/dt \approx -e_n n_t(t)$. En utilisant les équations II-50, II-51 et II-52 nous pouvons déterminer la totalité du courant qui traverse la structure en fonction du temps. Le courant $I_{DS\text{total}}(t)$ sera donné par la formule:

$$I_{DS\text{total}}(t) = \frac{qAW(t)e_n n_t(t)}{2} + I_f + I_{DS0} \quad (\text{II.54})$$

Avec

$$W(t) = \sqrt{\frac{2\varepsilon_{AlGaN}(V_{bi} - V_{GS})}{q(N_D - n_t(t))}} \quad (\text{II.55})$$

Dans le cas où $n_t \ll N_D$, l'expression du courant total peut se simplifier et on écrit:

$$I_{DS\text{total}}(t) = \frac{qAW_0}{2} \frac{1}{\tau_e} N_T \exp(-t/\tau_e) + I_f + I_{DS0} \quad (\text{II-56})$$

Avec

$$W_0 = \sqrt{\frac{2\varepsilon_{AlGaN}(V_{bi} - V_{GS})}{qN_D}} \quad (\text{II-57})$$

L'équation II-56 montre que le dénominateur dans l'expression du transitoire de courant dépend du temps d'émission du piège contrairement à un transitoire de capacité où ce terme n'apparaît pas dans l'équation de la variation de la capacité. Ceci prouve que l'interprétation des mesures de courant est plus complexe comparativement aux mesures capacitives puisqu'avec cette expression la densité de défauts n'est pas évidente à extraire. Dans la pratique, les mesures de courant doivent être effectuées à une tension proche de la tension de pincement du canal V_{th} pour que la composante du courant de saturation I_{DS0} soit la plus faible possible et ne masque pas la mesure du transitoire de courant. Avec cette condition, la mesure devient possible à condition que le courant de fuite I_f soit également faible.

III-3) *Principe de la DLTS*

Le principe de la technique DLTS porte sur le traitement des transitoires de capacité après des séquences répétées d'impulsions comme détaillé dans la partie précédente. Le système répond si et seulement si le taux d'émission du défaut est synchronisé avec « la fenêtre d'émission » qui est définie comme un intervalle de mesure choisi pour détecter la réponse des pièges. Dans ce cas, la réponse du système se traduit par l'apparition d'un signal sur le spectre DLTS.

Puisque le taux d'émission dépend fortement de la température, un balayage thermique peut révéler la présence de plusieurs défauts à une température caractéristique lorsque leurs taux d'émission coïncident avec cette fenêtre. La première technique développée dite technique « boxcar » utilise une fenêtre temporelle pour filtrer le signal et déterminer ainsi la fenêtre d'émission. Un moyennage sur plusieurs transitoires permet d'améliorer le rapport signal sur bruit (SNR) de la sortie et de détecter ainsi de faibles concentrations de défauts [12, 18]. Au moment du balayage en température, le filtre prend des échantillons du transitoire à des instants t_1 et t_2 prédéfinis et délivre un signal proportionnel à la différence des deux signaux (figure II.8). Ainsi la fenêtre d'émission est déterminée à partir des valeurs de t_1 et t_2 .

Lang [12] avait conçu un filtre analogique qui possède un mécanisme de rejet du signal continu intrinsèque, donnant un signal nul quand aucun défaut n'est détecté. Le signal DLTS normalisé est alors défini par :

$$S(T) = \frac{C(t_1) - C(t_2)}{\Delta C(0)} \quad (\text{II-58})$$

Où $C(t_1)$ est la capacité à t_1 , $C(t_2)$ est la capacité à t_2 et $\Delta C(0)$ est la variation de la capacité due à l'impulsion de remplissage à $t = 0$. La figure II.8 montre une illustration d'une séquence de transitoires enregistrés entre t_1 et t_2 . Le signal DLTS calculé est maximal lorsque le taux d'émission coïncide avec la fenêtre de mesure.




Figure II.8: Représentation schématique de la relation entre le signal DLTS et les transitoires de capacité exponentiels [12].

La position du pic par rapport à l'axe de température dépend de la fenêtre d'émission; dans le cas des fenêtres de mesure larges c'est-à-dire des taux d'émissions faibles, le pic du défaut se décale vers les basses températures. Lorsqu'on utilise plusieurs fenêtres d'émissions, on peut produire une série de spectres comme il est monté sur la figure II.9.a. Chaque maximum va correspondre à un couple (e_n, T_m) lorsque la dérivée par rapport à la température de la fonction F_{dits} donnée par l'équation II-59 s'annule.

$$F_{dits} = \Delta C(t_1, t_2) = C(t_1) - C(t_2) = K[\exp(-e_n t_2) - \exp(-e_n t_1)] \quad (\text{II-59})$$

Avec K un facteur proportionnel à $C(\infty)$ selon l'équation II-39. Dans ce cas, la température T_m au maximum du pic peut être mesurée et le taux d'émission $e_n(T_m)$ calculé pour chaque spectre à partir de l'équation :

$$e_n(T_m) = \frac{\ln\left(\frac{t_2}{t_1}\right)}{t_2 - t_1} \quad (\text{II-60})$$

Ces points sont utilisés pour tracer un graphe semi-log de $\log(e_n/T^2)$ en fonction de $1000/T$, (digramme d'Arrhenius figure II.9.b), à partir duquel l'énergie d'activation apparente E_{na} et la

section efficace apparente σ_{na} sont respectivement extraites de la pente de la droite et de l'ordonnée à l'origine.




Figure II.9: Diagramme montrant les spectres DLTS pour différents taux d'émission et le diagramme d'Arrhenius obtenu (b).

L'amplitude du pic DLTS est directement proportionnelle à la concentration du niveau profond, ainsi la concentration N_T peut être obtenue directement à partir de la variation de la capacité qui est décrite par une expression simple [12, 19]:

$$N_T = \frac{2\Delta C(0)}{C} N_D \quad (\text{II-61})$$

Où N_D est la concentration des donneurs, C est la capacité de la jonction sous polarisation inverse et $\Delta C(0)$ est la variation de la capacité due à l'impulsion de remplissage. L'équation II-61 est seulement applicable pour $N_D \gg N_T$ et $\Delta C(0) \ll C$.

Lorsque la condition $N_D \gg N_T$ n'est pas vérifiée, il est possible d'employer une variante de la DLTS appelée DLTS en Capacité Constante (CC-DLTS) [20, 21]. Elle consiste à maintenir la capacité de la diode constante pendant l'émission du piège par l'intermédiaire d'un circuit de contre réaction. Dans ce cas, lorsque l'étendue de la zone de charge d'espace augmente, la polarisation inverse augmente à son tour pour rattraper la variation de la capacité. A cause du circuit de contre-réaction, la précision de cette technique est moindre que pour la DLTS standard.

III-4) *DLTS par Transformée de Fourier : DLTFs*

Depuis sa découverte il y a 35 ans, la spectroscopie de transitoire des défauts profonds (DLTS) conventionnelle a été un outil performant pour identifier les niveaux profonds dans les semiconducteurs et améliorer ainsi les performances des composants électroniques. Malheureusement, cette technique présente certaines limitations de résolution en signal. En effet avec la méthode Boxcar, l'acquisition de deux valeurs de capacité pour tout le transitoire à une température donnée ne donne qu'une seule valeur de la constante de temps du piège profond. En outre, il n'est pas possible de s'assurer que le transitoire est parfaitement exponentiel. Dans ce cas, la validité de la technique d'exploitation est remise en question. Au cours des dernières années, beaucoup d'efforts ont été investis pour améliorer l'analyse du transitoire en utilisant des moyens mathématiques et informatiques pour surmonter ces difficultés [22].

En 1988, Weiss *et al* [23] ont développé un nouveau concept qui a permis d'une part de numériser le temps de transitoire de capacité et d'autre part de le traiter en utilisant la Transformée de Fourier, cette technique est appelé DLTFs. Deux ans après, Dobaczewski *et al.* [24, 25] ont déployé une autre version à haute résolution en utilisant la Transformée de Laplace (LDLTS). Cette méthode consiste à numériser les transitoires et analyser à une température donnée (méthode isotherme) le taux d'émission. Dans la pratique, la résolution avec cette méthode peut atteindre des concentrations 5×10^{-4} à 5×10^{-2} plus faible que la densité des donneurs ou des accepteurs peu profonds avec une précision sur les énergies d'activation de quelques meV. En revanche, il est nécessaire de réduire toutes les contributions provenant du bruit. Par exemple, il est très important d'utiliser des alimentations et des générateurs d'impulsions très stables.

Dans notre étude, nous allons nous intéresser plus précisément à la DLTFs, puisque c'est la technique qui a été utilisée dans ce travail. Cette méthode s'appuie sur 4 étapes principales au cours de la mesure :

- (a) Un échantillonnage du transitoire de capacité en N valeurs mesurées. A partir de ces N valeurs, les coefficients de Fourier discrets sont calculés par une transformation de Fourier numérique.
- (b) Pour chaque coefficient de Fourier, la constante de temps et l'amplitude de chaque transitoire peuvent être immédiatement calculées à chaque température.

- (c) Comme la détermination de la constante de temps est possible durant la mesure DLTFs, un programme a été développé (HERA-Phystech) pour contrôler la mesure en optimisant certains paramètres comme la température, le temps de mesure, l'amplification, etc ...
- (d) Grâce aux points (b) et (c), il est possible d'ajuster sur une rampe de température une ou plusieurs périodes de mesure T_w pour le transitoire de capacité. Ceci est un avantage majeur pour la méthode DLTFs. De plus on peut aussi contrôler le niveau de bruit par filtrage numérique du signal.

III-5) *Théorie de la DLTFs*

Pour aborder cette théorie, supposons un système numérique qui convertit un signal $f(t)$ analogique, via un convertisseur analogique-numérique, en N valeurs de temps discrètes et équidistantes $k\Delta t$, $k=0, 1, \dots, N-1$, Δt est l'intervalle d'échantillonnage. On suppose que $f(t)$ est périodique de période $T_w = N\Delta t$ et contient N intervalles avec $N+1$ valeurs réelles f_0, \dots, f_N .

Pour l'extraction des paramètres des pièges à partir des transitoires, nous devons d'abord donner certaines définitions:

- (a) Les coefficients de Fourier continus (analytiques) c_n de la série de Fourier :

$$c_n = \frac{1}{T_w} \int_0^{T_w} f(t) \exp(-in\omega t) dt, \quad n \in Z \quad (\text{II-62})$$

Avec ω la fréquence correspondant à une période T_w qui s'écrit :

$$\omega = \frac{2\pi}{T_w} \quad (\text{II-63})$$

Dans le cas où $f(t)$ est réelle, les coefficients a_n (les cosinus) et b_n (les sinus) sont réels et représentent les parties réelle et imaginaire de c_n :

$$c_n = \frac{1}{2}(a_n - ib_n), \quad n \geq 0 \quad (\text{II-64})$$

- (b) La transformée de Fourier discrète (numérique) DFT (Direct Fourier Transform):

$$F_n = \sum_{k=0}^{N-1} f_k \exp(-2\pi i n k / N), \quad n = 0, 1, \dots, N-1 \quad (\text{II-65})$$

Comme les valeurs échantillonnées sont réelles, seules $N/2$ valeurs indépendantes de F_n existent. La relation qui lie la DFT et les coefficients de Fourier discrets c_n^D est donnée par :

$$F_n = N c_n^D \quad (\text{II-66})$$

Rappelons que l'idée générale de la technique DLTFs est l'échantillonnage du transitoire de capacité sur N valeurs pour déterminer les coefficients de Fourier discrets c_n^D .

III-5-1) Evaluation directe du transitoire

Avec la méthode DLTFs l'évaluation directe de chaque transitoire est possible. Le terme « direct » veut dire que la valeur évaluée, par exemple la constante de temps, est calculée directement à partir du transitoire et pas « indirectement » à partir du maximum du pic du spectre. Prenons une fonction exponentielle qui décrit le transitoire, cette fonction s'écrit :

$$f(t) = A \exp\left(-\frac{t+t_0}{\tau}\right) + B \quad (\text{II-67})$$

Où A est l'amplitude, B l'offset, t_0 le temps entre l'impulsion de charge et le début de la mesure, et τ la constante de temps de piégeage. Il faut noter que t_0 (appelé aussi temps de recouvrement) doit être pris en compte si on n'a pas $t_0 \ll \tau$. Pour cette fonction réelle, les coefficients de Fourier sont les suivants :

$$a_0 = \frac{2A}{T_w} \exp(-t_0/\tau)(1 - \exp(T_w/\tau))\tau + 2B \quad (\text{II-68})$$

$$a_n = \frac{2A}{T_w} \exp(-t_0/\tau)(1 - \exp(T_w/\tau))\tau \frac{1/\tau}{1/\tau^2 + n^2\omega^2} \quad (\text{II-69})$$

$$b_n = \frac{2A}{T_w} \exp(-t_0/\tau)(1 - \exp(T_w/\tau))\tau \frac{n\omega_0}{1/\tau^2 + n^2\omega^2} \quad (\text{II-70})$$

Pour vérifier si le transitoire est exponentiel, il faut que les relations suivantes soient vérifiées:

$$\bullet \quad a_k \langle a_n \rangle \langle \frac{k^2}{n^2} a_k \rangle \text{ pour } n < k \quad (\text{II-71})$$

$$\bullet \quad \frac{n}{k} b_k \langle b_n \rangle \langle \frac{k}{n} b_k \rangle \text{ pour } n < k \quad (\text{II-72})$$

$$\bullet \quad \frac{b_n}{a_n} \frac{a_k}{b_k} = \frac{n}{k} \quad (\text{II-73})$$

Pour les coefficients d'ordres $n=1$ et $n=2$ on obtient un critère sur le caractère exponentiel du transitoire (appelé « exponential class » dans le logiciel) :

$$\frac{b_2}{2b_1} \frac{a_1}{a_2} = 1 \quad (\text{II-74})$$

Pour une « exponential class » proche de 1, l'amplitude du signal A et par conséquent la concentration des centres profonds N_T , peuvent être calculées à partir de chaque coefficient a_n et b_n .

La constante de temps τ peut être déterminée à partir du rapport de deux coefficients. Il existe trois différentes possibilités :

$$\tau(a_n, a_k) = \frac{1}{\omega_0} \sqrt{\frac{a_n - a_k}{k^2 a_k - n^2 a_n}} \quad (\text{II-75})$$

$$\tau(b_n, b_k) = \frac{1}{\omega_0} \sqrt{\frac{k b_n - n b_k}{k^2 n b_k - n^2 k b_n}} \quad (\text{II-76})$$

$$\tau(a_n, b_n) = \frac{1}{n \omega_0} \frac{b_n}{a_n} \quad (\text{II-77})$$

L'avantage considérable est que ni l'amplitude A ni l'offset B n'interviennent dans le calcul des constantes de temps. Seul le rapport des coefficients a_n et b_n est utilisé pour déterminer τ . Un exemple d'illustration pour un transitoire est présenté sur la figure II.10.




Figure II.10: Transitoire de capacité d'un défaut à porteurs majoritaires d'une structure HEMT AlGaIn/GaN et le calcul numérique des paramètres extraits de DLTFs pour $N = 512$.

III-5-2) Balayage en température

Comme pour la DLTS conventionnelle, avec la technique DLTFs le signal ΔC ou ΔI est calculé en utilisant une fonction de corrélation. La différence est qu'avec la DLTS numérique le corrélateur n'est pas une fonction analogique fixée par le matériel (porte boxcar) mais sera obtenu par un traitement numérique du signal. Une fois que le transitoire est enregistré, le système utilise plusieurs fonctions de corrélations ayant plusieurs formes périodiques pour calculer le coefficient de Fourier et extraire la valeur de ΔC . Dans notre cas, le logiciel peut utiliser jusqu'à 28 fonctions de corrélation, ainsi nous obtenons à la fin de la rampe en température 28 spectres DLTS avec différents maxima à différentes températures. Chaque spectre est défini par une constante de temps τ . La figure II.11 montre un exemple de spectres pour différents coefficients de Fourier. Cela signifie qu'après un cycle de température, on peut extraire 28 couples (τ, T) qu'on utilisera pour construire le diagramme d'Arrhenius.

Les fonctions de corrélations diffèrent entre elles par la sensibilité et la résolution en énergie, ce qui veut dire le facteur de normalisation A et la largeur à mi-hauteur du signal. Le plus souvent, le coefficient b_1 présente un bon compromis (sinus d'ordre 1) qui est utilisé comme un coefficient standard dans le logiciel. En général, la fonction qui donne une meilleure




Figure II.11: Différents spectres DLTS des coefficients a_1 et b_1 développés au 1^{er} et 2nd ordre d'une structure HEMT AlGaIn/GaN pour $N = 512$.

résolution en énergie possède une mauvaise résolution en amplitude (jusqu'à un facteur 100 en dessous du coefficient b_1). Dans ce cas, pour vérifier l'exactitude des résultats, la simulation de la signature du défaut est nécessaire pour comparer avec le spectre expérimental (ceci sera détaillé dans la partie résultats).

III-6) *Appareillage de mesures DLTS*

Le système DL8000 de PhysTech utilisé est un équipement acquis par l'équipe au cours de ce travail. Il a été conçu pour effectuer des mesures en DLTS capacitive (C-DLTS), courant (I-DLTS) ou charge (Q-DLTS). L'appareillage est constitué essentiellement de deux blocs comme le montre la figure II.12 : un bloc analogique et un bloc numérique.

La partie analogique du système constitue le système de mesures qui intègre un générateur de tension, un capacimètre, un cryostat sous vide et un convertisseur de courant-tension I/V relié au système d'acquisition.




Figure II.12 : Vue schématique de l'appareillage de mesure de DLTS.

La source de tension impulsionnelle est un générateur pour toutes les polarisations appliquées à l'échantillon. Son alimentation n'est reliée à aucune partie du bloc numérique ce qui permet de s'affranchir du bruit électrique provenant de l'équipement lui-même.

Le chemin de mesure analogique (ligne noire en gras avec flèches) commence par la source de polarisation (ou la source d'impulsions) et traverse le capacimètre Boonton (connexion arrière). Via la sortie « high » de ce dernier, arrive la polarisation sur le contact Schottky de l'échantillon qui se trouve à l'intérieur du cryostat. Le contact ohmique de l'échantillon est relié à la face avant du Boonton (low). A la sortie (face arrière), on récupère deux signaux porteurs de la capacité et du courant qui seront injectés dans le compartiment amplificateur convertisseur I/V. A la sortie de l'amplificateur, le signal passe par un filtre puis est transmis

dans l'enregistreur du transitoire. Ce dernier qui reçoit du convertisseur une tension en fonction du temps la transforme en données numériques et transmet l'information au processeur. La commande électronique des divers appareils est également gérée par le processeur piloté par le logiciel HERA via une carte GPIB.

Il est important de noter que toute cette partie numérique est maintenue inactive durant la mesure du transitoire à l'exception de l'enregistreur : une précaution prise pour éliminer toute source de bruit provenant de l'entourage électronique.

Nous donnons dans ce paragraphe les caractéristiques techniques de l'appareillage. La source de tension contrôlée par le logiciel de pilotage délivre deux tensions indépendantes (polarisation et impulsion) dans la gamme ± 20 V avec une résolution de 1 mV. La durée de l'impulsion t_p peut varier de $1\mu\text{s}$ à 4.10^4 s avec une résolution de 5.10^{-7} s. Le capacimètre Boonton 72b peut mesurer des capacités jusqu'à 3000 pF sur quatre calibres différents. Les mesures s'effectuent à une fréquence de 1MHz et une amplitude d'un signal sinusoïdal de 100 mV qui se superpose à la tension délivrée par la source. Nous pouvons atteindre une résolution de quelques Femtofarads avec ce type de capacimètre. L'amplificateur du signal a pour rôle de convertir le signal analogique récupéré (courant et capacité) par le capacimètre et de le multiplier par un gain variable lorsque le signal est faible. La limite en courant du convertisseur est de ± 10 mA avec une résolution de 1 nA. Dans le cas des mesures de DLTS en courant, le capacimètre n'est plus utile et le courant arrive directement sur l'amplificateur. On peut atteindre une résolution de 10 pA sans le Boonton. L'analyse en DLTS courant des transistors FETs nécessite une troisième sortie de tension, c'est pour ce besoin qu'une source de tension indépendante a été conçue dans le système.

III-7) *Comparaison entre les techniques utilisées*

Au cours de ce travail, nous avons adopté deux techniques de spectroscopie de défauts profonds. La première consiste à analyser les défauts en balayant la capacité de la zone de déplétion et la deuxième repose sur l'influence des pièges sur le courant total qui traverse la structure. Bien que les deux types de mesures aboutissent à une extraction des niveaux énergétiques de ces centres, les résultats obtenus peuvent être complémentaires et pas forcément identiques.

En effet, la résolution en concentration des pièges est un grand avantage dans le cas des mesures de capacité. Ceci nous permet d'extraire plusieurs niveaux de pièges lors d'une seule rampe en température. En revanche, cette technique possède plusieurs limites selon le type de semiconducteur utilisé. Dans certains cas particuliers où la condition $N_D \gg N_T$ n'est pas vérifiée, la mesure en capacité est impossible. De plus, dans les structures de types FETs, la détection de pièges dans la couche tampon ou dans le canal devient difficile car elle nécessite l'utilisation de tensions inverses proches de la tension de seuil, ce qui induit une grande résistance en série avec la capacité de la diode et rend la mesure difficile. De même, l'utilisation de forts champs électriques peuvent mettre en question les résultats obtenus en raison de l'effet Poole-Frenkel.

Dans le cas de la DLTS en courant, les problèmes liés à la résistance série ne semblent pas intervenir dans la mesure du courant mais la tension de polarisation ne doit pas dépasser la tension de seuil. Au-delà de cette tension, aucun courant direct dans la structure n'est alors mesurable. Le grand avantage de cette technique est qu'elle est applicable directement sur un composant fini qui a subi toutes les étapes technologiques nécessaires dans la réalisation d'un transistor. En ce qui concerne la densité des pièges, cette technique reste très limitée à cause de la complexité des équations utilisées lors de l'analyse des transitoires (équation II-56).

IV) **Bibliographie du chapitre II**

- [1] C. D. Thurmond, “The Standard Thermodynamic Functions for the Formation of Electrons and Holes in Ge, Si, GaAs, and GaP,” *Journal of The Electrochemical Society*, vol. 122, no. 8, pp. 1133–1141, 1975.
- [2] O. Engström and A. Alm, “Thermodynamical analysis of optimal recombination centers in thyristors,” *Solid-State Electronics*, vol. 21, no. 11-12, pp. 1571 – 1576, 1978.
- [3] J. Criado, A. Gomez, E. Calleja, and E. M. noz, “Novel method to determine capture cross-section activation energies by deep-level transient spectroscopy techniques,” *Applied Physics Letters*, vol. 52, no. 8, pp. 660–661, 1988.
- [4] P. Blood and J. J. Harris, “Deep states in GaAs grown by molecular beam epitaxy,” *Journal of Applied Physics*, vol. 56, no. 4, pp. 993–1007, 1984.
- [5] J. Lauwaert, J. V. Gheluwe, and P. Clauws, “An accurate analytical approximation to the capacitance transient amplitude in deep level transient spectroscopy for fitting carrier capture data,” *Review of Scientific Instruments*, vol. 79, no. 9, p. 093902, 2008.
- [6] J. Pernot, C. Ulzhöfer, P. Muret, B. Beaumont, and P. Gibart, “Free energy and capture cross section of the E2 trap in n-type GaN,” *physica status solidi (a)*, vol. 202, no. 4, pp. 609–613, 2005.
- [7] C. O. Almbladh and G. J. Rees, “Statistical mechanics of electronic energy levels in semiconductors,” *Solid State Communications*, vol. 41, no. 2, pp. 173 – 176, 1982.
- [8] N. Bagraev, A. I. Gusarov, and V. A. Mashkov, “Spin-correlated electron transfer along broken bonds in semiconductors,” *Sov. Phys. JETP*, vol. 68, pp. 816–825, 1989.
- [9] A. Brannick, N. Zakhleniuk, B. Ridley, L. Eastman, J. Shealy, and W. Schaff, “Hydrodynamic simulation of surface traps in the AlGaIn/GaN HEMT,” *Microelectronics Journal*, vol. 40, no. 3, pp. 410 – 412, 2009. Workshop of Recent Advances on Low Dimensional Structures and Devices (WRA-LDSD).
- [10] L. C. Kimerling, “Influence of deep traps on the measurement of free-carrier distributions in semiconductors by junction capacitance techniques,” *Journal of Applied Physics*, vol. 45, no. 4, pp. 1839–1845, 1974.

- [11] P. Blood and J. W. Orton, *The Electrical Characterization of Semiconductors: Majority Carriers and Electron States*. Academic Press, 1992.
- [12] D. V. Lang, “Deep-level transient spectroscopy: A new method to characterize traps in semiconductors,” *Journal of Applied Physics*, vol. 45, no. 7, pp. 3023–3032, 1974.
- [13] T. Figielski, “Recombination at dislocations,” *Solid-State Electronics*, vol. 21, no. 11-12, pp. 1403 – 1412, 1978.
- [14] T. Wosinski, “Evidence for the electron traps at dislocations in GaAs crystals,” *Journal of Applied Physics*, vol. 65, no. 4, pp. 1566–1570, 1989.
- [15] P. Omling, E. R. Weber, L. Montelius, H. Alexander, and J. Michel, “Electrical properties of dislocations and point defects in plastically deformed silicon,” *Phys. Rev. B*, vol. 32, pp. 6571–6581, Nov 1985.
- [16] P. N. Grillo, S. A. Ringel, E. A. Fitzgerald, G. P. Watson, and Y. H. Xie, “Electron trapping kinetics at dislocations in relaxed $Ge_{0.3}Si_{0.7}/Si$ heterostructures,” *Journal of Applied Physics*, vol. 77, no. 7, pp. 3248–3256, 1995.
- [17] Rashmi, A. Kranti, S. Haldar, and R. S. Gupta, “An accurate charge control model for spontaneous and piezoelectric polarization dependent two-dimensional electron gas sheet charge density of lattice-mismatched AlGaIn/GaN HEMTs,” *Solid-State Electronics*, vol. 46, no. 5, pp. 621 – 630, 2002.
- [18] G. L. Miller, D. V. Lang, and L. C. Kimerling, “Capacitance transient spectroscopy,” *Annual Review of Materials Science*, vol. 7, no. 1, pp. 377–448, 1977.
- [19] Y. Zohta and M. O. Watanabe, “On the determination of the spatial distribution of deep centers in semiconducting thin films from capacitance transient spectroscopy,” *Journal of Applied Physics*, vol. 53, no. 3, pp. 1809–1811, 1982.
- [20] N. M. Johnson, “Measurement of semiconductor insulator interface states by constant capacitance deep level transient spectroscopy,” *Journal of Vacuum Science and Technology*, vol. 21, pp. 303 –314, July 1982.
- [21] J. Pals, “Properties of Au, Pt, Pd and Rh levels in silicon measured with a constant capacitance technique,” *Solid-State Electronics*, vol. 17, no. 11, pp. 1139 – 1145, 1974.

- [22] M. Jack, R. Pack, and J. Henriksen, "A computer-controlled deep-level transient spectroscopy system for semiconductor process control," *Electron Devices, IEEE Transactions on*, vol. 27, pp. 2226 – 2231, Dec. 1980.
- [23] S. Weiss and R. Kassing, "Deep level transient fourier spectroscopy (dltfs)—a technique for the analysis of deep level properties," *Solid-State Electronics*, vol. 31, no. 12, pp. 1733 – 1742, 1988.
- [24] L. Dobaczewski, P. Kaczor, I. D. Hawkins, and A. R. Peaker, "Laplace transform deep-level transient spectroscopic studies of defects in semiconductors," *Journal of Applied Physics*, vol. 76, no. 1, pp. 194–198, 1994.
- [25] L. Dobaczewski, A. R. Peaker, and K. B. Nielsen, "Laplace-transform deep-level spectroscopy: The technique and its applications to the study of point defects in semiconductors," *Journal of Applied Physics*, vol. 96, no. 9, pp. 4689–4728, 2004.

Chapitre III : Caractérisations des défauts dans les HEMTs

I) *Introduction*

Comme nous l'avons décrit dans le premier chapitre, de nombreux mécanismes de défaillance ont été répertoriés sur les technologies HEMTs. L'amélioration de la fiabilité des transistors est surtout fortement liée au contrôle du courant dans le canal qui se dégrade sous différentes contraintes thermiques et électriques. Les progrès apportés aux matériaux (réduction de la densité de défauts des substrats et couches épitaxiées), aux techniques de passivation (amélioration des états de surface et réduction des courants de fuite), à la qualité et la robustesse des contacts de grille et ohmiques, sont autant de voies qui permettent d'améliorer les performances en puissance de ces composants. Toutefois, jusqu'à aujourd'hui ces efforts ne suffisent pas pour s'affranchir de tous les mécanismes de dysfonctionnement.

Dans ce chapitre, seront présentées, dans un premier temps, les mesures des caractéristiques statiques $I_{DS}(V_{DS})$ et les mesures de capacité grille-source en fonction de la tension V_{GS} . Nous discuterons des anomalies qui apparaissent lors de l'étude en température et qui peuvent être liées directement aux mécanismes de piégeage localisés dans certaines zones des composants.

Dans un deuxième temps, nous présenterons une étude approfondie des effets liés à la présence de défauts dans la structure. En utilisant la technique DLTS capacitive, nous discuterons la localisation de certains pièges dans la couche barrière et leurs cinétiques de piégeage. Nous utiliserons ensuite la DLTS en courant pour analyser l'influence directe de ces défauts sur le courant drain-source. La localisation et la nature des pièges seront l'objectif de notre étude après l'extraction des signatures de chaque défaut. Nous avons ainsi essayé d'avoir un maximum d'information sur le comportement de ces défauts en utilisant plusieurs géométries de composants et en jouant sur différents paramètres tels que le champ électrique et le temps de remplissage des pièges.

La troisième partie de cette étude est consacrée à l'analyse de la fiabilité des HEMTs après vieillissement. Pour cela, nous utilisons la même méthode de spectroscopie de défauts pour expliquer ce qui a provoqué la dégradation des composants après les tests de stress.

II) Structures étudiées

II-1) Architecture des structures

Les composants étudiés au cours de ce travail proviennent de trois plaques différentes. Les deux premières appelées AEC1388 et AEC1389 sont constituées de mêmes types de couches pour fabriquer des HEMTs conventionnels à base d'AlGaN/GaN dont l'architecture est présentée dans la figure III.1.a. La croissance a été réalisée au laboratoire III-V Lab d'Alcatel par LPMOCVD (Low Pressure Metal Organic Chemical Vapour Deposition) sur un substrat SiC. La nucléation se fait par l'intermédiaire d'une couche sur laquelle est déposée la couche tampon de GaN non intentionnellement dopée et d'épaisseur 1,7 μm dans le cas de la plaque AEC1388 (épaisseur différente selon la plaque). Cette couche, suffisamment épaisse, joue le rôle d'un substrat pour les couches superficielles et impose son paramètre de maille dans le cas d'une croissance pseudomorphique. Sur cette couche est déposé l'AlGaN non dopé d'épaisseur 22 nm avec un pourcentage en aluminium de 22% pour la AEC1388 et 24% pour la AEC1389. Les résistances carrés obtenues sont respectivement 527 Ω/\square et 428 Ω/\square avec une densité de porteurs dans le canal $n_{s2\text{DEG}} = 1 \times 10^{13} \text{ cm}^{-2}$.

Les contacts ohmiques sont réalisés par un empilement de couches de titane (12 nm), d'aluminium (200 nm), de nickel (40 nm) et d'or (100 nm) déposées par évaporation au canon à électrons. Cet empilement est ensuite recuit sous atmosphère d'azote à 900°C durant 30 secondes. L'isolation des composants est obtenue par implantation ionique d'hélium suivie d'un recuit sous atmosphère d'azote. Les contacts Schottky de la grille sont constitués d'une bicouche de molybdène (40nm) et d'or (300nm) déposées par évaporation électronique. Les composants sont passivés par dépôt d'une couche de diélectrique SiO₂ (100 nm) suivi d'une couche de Si₃N₄ (50 nm).

La troisième plaque (AEC1561) est une épitaxie dans le système de matériau AlInN/AlN/GaN réalisée par LPMOCVD sur un substrat de SiC. Sur la couche tampon GaN d'épaisseur 1,7 μm a été déposée une fine couche d'AlN d'épaisseur 1 nm dans le but d'améliorer la transition entre les différents matériaux et de minimiser le désordre cristallin à l'interface [1]. La couche barrière d'AlInN d'épaisseur 11 nm est en légère compression avec GaN ce qui génère une légère polarisation piézoélectrique opposée à la polarisation spontanée pour un pourcentage d'indium incorporé de 18,6 %. Contrairement au cas de la barrière d'AlGaN en forte tension, cette légère compression a pour objectif de minimiser les défauts introduits par les contraintes et de limiter les dégradations des performances électriques liées à la présence

de tels défauts. Ainsi avec un tel système la résistance carrée obtenue est de $320 \Omega/\square$ et la densité de porteurs est $n_{s2DEG} = 1,5 \times 10^{13} \text{ cm}^{-2}$.

La même recette utilisée pour la structure à base d'AlGaN a été gardée pour la réalisation des contacts ohmiques, et la métallisation de la grille a été remplacée par une bicouche de nickel et d'or. La passivation des composants a été effectuée par un dépôt PECVD (Plasma enhanced Chemical Vapour Deposition) d'une couche de SiN d'épaisseur 240nm. L'architecture de la structure est représentée dans la figure III.1.b.

Nous résumons les caractéristiques des 3 plaques dans le tableau III.1




Figure III.1 : (a) Structure HEMT étudiée dans le système AlGaN/GaN (AEC1388), (b) Structure HEMT étudiée dans le système AlInN/GaN (AEC1561).

Plaque	AEC1388	AEC1389	AEC1561
Couche barrière	$\text{Al}_x\text{Ga}_{1-x}\text{N}$	$\text{Al}_x\text{Ga}_{1-x}\text{N}$	$\text{Al}_x\text{In}_{1-x}\text{N} / \text{AlN}$
Epaisseur (nm)	22	22	11/1
Fraction molaire (x) en Al	0,24	0,23	0,81
Epaisseur tampon (GaN) (μm)	1,7	1,15	1,7
Densité de porteurs n_s (10^{13} cm^{-2})	1,01	1	1,5
Résistance carrée R_{\square} (Ω/\square)	572 ± 33	478	320 ± 5
Contact Schottky	Mo/Au	Mo/Au	Ni/Au
Contact ohmique	Ti/Al/Ni/Au	Ti/Al/Ni/Au	Ti/Al/Ni/Au
Couches de passivation	SiO_2/SiN	SiO_2/SiN	SiN

Tableau III.1 : Caractéristiques des plaques AEC1388, AEC1389 et AEC1561

II-2) *Echantillons testés*

La structure générale des plaques étudiées est schématisée en figure III.2 : les circuits principaux comportant les transistors de petites longueurs de grille sont situés dans la croix centrale de la plaque. Les puces situées dans les 4 quadrants sont des motifs de test, appelés PCM (Process Control Monitor). Dans ces motifs, on trouve des FATFETs (FAT-Field Effect Transistors) qui sont des transistors à grande surface de grille, des GTLM (Gated Transmission Line Method) qui nous servent comme des composants à longueurs de grilles variables, des transistors à grille unique et à multiples doigts de grille, des Hall pour des mesures à effet Hall, etc ...

Plusieurs types de composants provenant des trois plaques ont été analysés au cours de ce travail. Nous avons choisi différentes géométries et différentes architectures pour avoir un maximum d'informations sur les mécanismes de dysfonctionnement. Les échantillons que nous avons reçus de III-V Lab sont choisis à différents endroits de la plaque. Les transistors de longueurs de grilles $0,25 \mu\text{m}$ sont fabriqués avec différentes architectures. On trouve des composants à deux doigts, à quatre doigts et à huit doigts inter-digités avec la même largeur $W_G = 75 \mu\text{m}$. Ces composants seront repérés par $n \times W_G \times L_G$ avec n le nombre de doigts et L_G la longueur de grille. Les autres, intégrés dans les motifs de test PCM ont des longueurs de grilles L_G variables et de même largeur $W_G = 125 \mu\text{m}$ dans le cas des GTLM et une plus grande longueur de grille $L_G = 100 \mu\text{m}$ et $W_G = 160 \mu\text{m}$ dans le cas du FATFET. Dans la figure III.2 nous montrons une image par microscope optique d'un transistor à deux grilles et une coupe TEM (Transmission Electron Microscopy) sur l'un des deux doigts de grille effectuée par III-V Lab.




Figure III.2 : Exemple d'un motif de test (PCM) et une image prise par microscope optique d'un transistor $2 \times 0,25 \mu\text{m}$ ainsi qu'une coupe TEM sur un doigt de grille du transistor (image TEM III-V Lab).

III) ***Dysfonctionnements dans les caractéristiques statiques***

L'instabilité des caractéristiques des transistors est généralement liée aux effets parasites des composants. Ils peuvent être extrinsèques liés à l'environnement extérieur du transistor ou intrinsèques liés directement au composant lui-même. Ces derniers semblent être une cause majeure dans la dégradation des performances des HEMTs à base de GaN. Parmi les effets reportés dans la littérature, nous pouvons citer les plus observés, tels que les dysfonctionnements liés aux défauts cristallins, à l'auto échauffement du canal ou à l'ionisation par impact des porteurs. Dans les paragraphes qui suivent, nous décrivons certains de ces effets en analysant les caractéristiques statiques des transistors à travers les mesures courant-tension et capacité-tension.

III-1) *Appareillage et développement du cryostat*

L'application des polarisations grille-source et grille-drain et la mesure des tensions et des courants sont réalisées grâce à un analyseur HP 4156A lié à une enceinte cryogénique. Le système de refroidissement est composé d'un cryostat refroidi à l'azote liquide. Le système offre une résolution en courant de ± 10 fA à ± 100 mA et une résolution en température de ± 1 K dans une gamme entre 77 K et 500 K.

Les mesures $C(V)$ ont été effectuées à l'aide de l'analyseur Agilent 4284A variable en fréquence dans la gamme de 20Hz-100MHz. Les boîtiers ont été montés dans un cryostat pour assurer l'obscurité lors de la mesure.

Dans le cas des transistors à faibles longueurs de grilles, les premières mesures du courant drain-source réalisées dans l'enceinte cryogénique présentaient des phénomènes d'oscillations. Ce problème d'instabilité semblait affecter les composants puisque les fluctuations du courant rencontrées lors des mesures dégradaient irréversiblement le courant après chaque mesure. Pour cela, une grande partie du travail sur les caractéristiques $I_{DS}(V_{DS})$ a consisté à adapter le système de mesure à ce type de composants. Dans l'annexe 1, nous résumons la démarche utilisée pour optimiser le système cryogénique afin d'obtenir une bonne stabilité dans les caractéristiques $I_{DS}-V_{DS}$.

III-2) *Mesures courant-tension*

Les mesures statiques $I_{DS}(V_{DS})$ peuvent révéler différents mécanismes de défaillance qui agissent directement sur les caractéristiques de sortie. Dans ce cadre, nous avons focalisé les mesures sur les transistors de la plaque AEC1388 afin d'analyser plusieurs de ces effets. Nous commençons par présenter les résultats des caractéristiques $I_{DS}(V_{DS})$ obtenues en régime continu et en régime pulsé sur un composant de géométrie $2 \times 75 \times 0.25 \mu\text{m}^2$. La figure III.5 montre une comparaison des résultats obtenus pour des tensions de grille allant de $V_{GS} = -2$ V à -4 V. La limite en courant de l'appareil de mesure ne dépasse pas 100mA, ce qui ne nous a pas permis d'atteindre des valeurs de tension de grille plus élevées (dans le sens positif).

Le réseau $I(V)$ obtenu montre un courant de drain plus élevé en régime pulsé comparé aux mesures continues. Cet effet a été largement étudié dans la littérature et attribué à l'auto-échauffement du canal lorsqu'il est soumis à des contraintes électriques. La cause primordiale de cet effet est la génération de chaleur par effet Joule liée au courant drain-source qui se




Figure III.5 : Comparaison des caractéristiques statiques $I_{DS}(V_{DS})$ obtenues en régime continu et pulsé à 300 K.

produit à cause des collisions entre les électrons et le réseau cristallin et le confinement de la chaleur dans la couche tampon. Cet effet est moins visible pour les fortes tensions de grille car le courant est moins élevé. Ceci provient du fait que lorsqu'on s'approche de la tension de pincement, la densité des électrons dans le canal diminue faisant ainsi diminuer la probabilité de collisions avec le réseau cristallin. Cet effet peut être néfaste dans le cas des HEMTs à base de substrats à faible conductivité thermique. Dans le cas de nos composants, le substrat SiC présente un avantage très important vu sa conductivité thermique qui est 4 fois plus grande que celle du Si et 100 plus grande que celle du saphir.

La figure III.5 montre aussi la présence d'un effet « Kink » pour $4 \text{ V} < V_{DS} < 6 \text{ V}$. Cet effet se manifeste par une augmentation brusque du courant de drain pour des tensions $V_{DS} > V_{DS\text{kink}}$: ce phénomène a été observé précédemment dans le cas des MESFETs à base de GaAs, de SiC, des MOSFETs sur Si et des HEMTs à base de GaAs et d'InP. Il a été démontré que ce mécanisme pourrait dépendre de la longueur de grille du transistor et des propriétés physiques des matériaux épitaxiés. Cet effet est a priori sensible à un fonctionnement sous éclaircissement du composant [2] et peut apparaître à différentes valeurs de tension de drain-source $V_{DS\text{kink}}$ [3]. Nous notons plusieurs origines possibles, telles que l'ionisation par impact des porteurs sous des tensions drain-source élevées [4], la présence d'états de surface de la couche barrière [5] ou la dynamique des porteurs vis-à-vis de la présence de défauts dans la structure [6, 7, 8, 9].

Pour étudier ces hypothèses, nous avons effectué des mesures $I(V)$ en régime continu en fonction de la température pour voir l'évolution de cet effet. La figure III.6 montre une comparaison entre les réseaux de caractéristiques à 150 K et à 300 K. Durant les mesures, nous avons observé que l'amplitude du « Kink » dépend du temps d'intégration (temps d'acquisition) du courant après chaque pas de polarisation drain-source. Pour cela, nous avons imposé des temps d'intégration assez longs (500ms) pour obtenir une amplitude maximale du « Kink ». Ceci nous permet de conclure que la notion de temps intervient forcément dans ce mécanisme, et qu'il est donc lié très probablement à des effets de piégeage/dépiégeage.




Figure III.6 : Caractéristiques statiques $I_{DS}(V_{DS})$ à 150 K et 300 K obtenues en régime continu sur des transistors $2 \times 75 \times 0.25 \mu\text{m}^2$.

D'après le réseau $I(V)$, nous pouvons remarquer que cet effet est plus visible à basse température pour le même champ latéral appliqué entre drain et source puisque l'effet kink apparaît pratiquement à la même valeur de $V_{DS\text{kink}} = 4.5 \text{ V}$. Une autre observation peut aussi attirer l'attention est le fait que l'amplitude du kink dépend de la tension de polarisation V_{GS} sur la grille. En effet, les mesures à 150 K montrent que l'effet est maximal pour une tension $V_{GS} = -3 \text{ V}$, ceci veut dire que cet effet est plus marquant lorsqu'on s'approche de la tension de pincement (entre -3 V et -3.5 V).

Revenons à la littérature, R. Vetury [35] a expliqué l'effet kink par la présence d'une grille virtuelle située entre la grille et le drain. Ce concept de grille virtuelle découle de la non-compensation de la charge piézoélectrique présente en surface. Comme nous l'avons évoqué lors de l'étude de l'architecture du composant, la charge positive générée par les espèces ioniques à la surface de la couche barrière d'AlGaN devrait venir compenser la formation du gaz 2D. A partir de cette hypothèse, Vetury admet la possibilité que, sous l'action d'un champ électrique latéral (polarisation drain-source), les électrons injectés par la grille peuvent venir

se recombiner avec les états de surface chargés positivement. Dès lors, le gaz 2D dans le canal ne serait plus compensé par la totalité des charges positives mais par une partie de celles-ci. Par conséquent, nous allons obtenir une déplétion « locale » du canal sous les zones où les états « accepteurs » à la surface ont piégé des électrons.

Le même scénario peut expliquer nos résultats. Dans un premier temps, le fait qu'on s'approche de la tension de pincement, veut dire que la variation du courant à travers le canal devient sensible à une faible variation de la densité de porteurs. Dans le cas d'un courant faible, l'effet d'une déplétion par les états remplis à la surface est plus facilement visible. Une autre hypothèse pour expliquer l'augmentation du kink avec V_{GS} est le courant de fuite de grille qui augmente. Ceci va favoriser le piégeage d'un plus grand nombre d'électrons en surface entre grille et drain. Ces états vont alors créer une diminution du courant (collapse) pour des tensions $V_{DS} < V_{DSkink}$. Lorsque la tension drain-source dépasse cette valeur, on assiste à un dépiégeage de ces porteurs sous l'effet du champ électrique, ce qui provoque une augmentation brutale du courant. La figure III.7 montre le scénario que nous pouvons imaginer lorsque le composant est perturbé par l'effet des états de surface.




Figure III.7 : Modèle d'un composant (a) non polarisé et (b) sous une polarisation négative sur la grille et une tension V_{DS} montrant l'apparition d'une grille virtuelle.

La figure III.7.a montre une distribution de charges « normale » lorsque le transistor est non polarisé. Dans ce cas, l'ensemble des charges du gaz 2D est compensé par les états donneurs ionisés à la surface. Lorsque le composant est soumis à une polarisation négative sur la grille et une tension V_{DS} , les électrons injectés vont créer un courant surfacique sous l'effet du champ électrique latéral entre la grille et le drain. Les porteurs se trouvant du côté de la grille vont être piégés par ces états ionisés et créer un déséquilibre de charge dans la structure. Dès

lors, ce déficit va provoquer une déplétion localisée dans le canal et donc limiter le courant de drain (figure III.7.b).

Pour obtenir plus d'informations sur ce mécanisme, nous avons réalisé des mesures du courant I_{DS} en fonction de la polarisation de la grille V_{GS} pour différentes températures. Ces caractéristiques de transfert ont été effectuées dans le but d'analyser l'évolution de la tension de seuil du transistor en fonction de la température. Les mesures ont été faites sur des composants GTLM de géométrie $10 \times 125 \mu\text{m}^2$ pour avoir une meilleure stabilité en courant et pour nous affranchir des oscillations que nous avons rencontrées dans le cas des petites géométries. A noter que les caractéristiques $I_{DS}(V_{DS})$ sur ce type de géométrie n'ont montré aucun effet kink à la température ambiante.

La figure III.8.a présente les caractéristiques $I_{DS}(V_{GS})$ pour des températures variant de 100 K à 300 K. Les mesures ont été effectuées à une tension drain-source $V_{DS} = 8$ V. Cette tension a été choisie pour voir l'influence du mécanisme de dépiégeage des porteurs sur la tension de seuil puisqu'elle correspond selon le réseau $I_{DS}(V_{DS})$ à une tension légèrement supérieure à V_{DSkink} .




Figure III.8 : Réseaux de caractéristiques en fonction de la température : (a) $I_{DS}(V_{GS})$ à $V_{DS} = 8$ V et (b) $I_{DS}(V_{DS})$ à $V_{GS} = -3$ V.

Les mesures à basse température montrent un décalage dans le sens positif de la tension de seuil. Ce décalage atteint une valeur maximum de $\Delta V_{th} = 0.35$ V entre 100 K et 200 K. Pour de plus hautes températures on remarque que ce décalage se réduit et le seuil se rapproche de la valeur obtenue à 100 K. Cet effet de variation du seuil peut être expliqué par la présence d'un plan de défauts à l'interface de l'hétérojonction ou à la surface du composant et qui peut créer une grille virtuelle provoquant ainsi la déplétion du canal. Une des conséquences directes de ce phénomène est la diminution du courant I_{DS} , qui a été observée pour les

températures 150K et 200 K aux alentours de la tension de seuil. En effet, ce phénomène peut être expliqué par le scénario décrit précédemment où les charges injectées par la grille sont piégées par les états de surface dans la zone d'accès grille-drain. Dans ce cadre, nous avons voulu étudier l'évolution en température des caractéristiques $I_{DS}(V_{DS})$ à $V_{GS} = -3$ V, voisine de la tension de seuil d'après les mesures $I_{DS}(V_{GS})$.

La figure III.8.b montre les caractéristiques $I_{DS}(V_{DS})$, pour différentes températures, mesurées à $V_{GS} = -3$ V et pour un temps d'acquisition du courant égal à 500 ms. Les mesures à basse température (< 225 K) révèlent la présence d'un effet kink. Avant l'apparition du kink, nous pouvons constater une baisse de courant inhabituelle aux basses températures. Cet effondrement connu sous le nom de « collapse » du courant peut être également expliqué par la contribution des états de surface qui piègent les électrons puis finissent par les libérer sous l'effet du champ électrique appliqué entre grille et drain, d'où le « déclenchement » du kink.

Nous pouvons remarquer aussi d'après le réseau $I_{DS}(V_{DS})$ que cet effet « collapse » du courant drain dépend fortement de la température puisque en chauffant l'échantillon, sa contribution diminue jusqu'à obtenir un comportement normal du transistor à la température ambiante. Nous avons donc une activation thermique des états de surface.

Notons que dans tous les raisonnements nous avons éliminé l'hypothèse de l'ionisation par impact des porteurs qui peut induire un effet similaire à une sur-augmentation brusque du courant et provoquer la dynamique du kink. Mazzenti [45] a montré, par des méthodes de simulations de courant, que la combinaison des effets de piégeage par les états de surface et l'ionisation par impact des porteurs pourrait exister simultanément dans le cas des HFET à base d'AlGaAs/GaAs.

Ces effets parasites, qui dans certains cas agissent simultanément et influent directement sur les caractéristiques de sortie des transistors, compliquent en général l'interprétation concrète des mécanismes de dysfonctionnement. C'est pour cela que nous avons choisi dans la suite une étude capacitive pour interpréter quelques phénomènes observés, liés aux effets de piégeage, dans les conditions d'équilibre des porteurs.

III-3) *Mesures capacité-tension*

Comme nous l'avons déjà évoqué précédemment, les mesures capacitatives restent une méthode moins complexe pour expliquer quelques phénomènes responsables des anomalies

présentes dans les caractéristiques de sortie des transistors. Avec ce type de mesures nous ne serons pas confrontés à plusieurs effets tels que l'auto-échauffement, les effets de survitesse des électrons dans le canal et l'ionisation par impact des porteurs.

Dans cette partie, nous allons effectuer une étude cryogénique de la capacité en fonction de la polarisation inverse $C_{GS}(V_{GS})$ sur des FATFET $100 \times 160 \mu\text{m}^2$ de la plaque AEC1388. Ce type de géométrie a été choisi car la capacité mesurée est 400 fois plus grande que celle des transistors à faible longueur de grille. Les mesures ont été réalisées entre la grille et la source du composant à une fréquence de 1MHz. La figure III.9.a montre l'évolution de la capacité pour différentes températures allant de 100 K à 500K avec un pas de 25 K. A basse température, le changement brusque de la capacité entre -3 V et -3.5 V correspond à la déplétion totale du gaz 2D dans la zone interfaciale de l'hétérojonction AlGaIn/GaN. Lorsque la température augmente, cette zone s'étale de plus en plus vers les tensions plus positives et la capacité diminue au fur et à mesure qu'on chauffe l'échantillon. Ceci provient de l'augmentation du courant de fuite de grille (tunnel et autres) à haute température qui entraîne une accumulation des porteurs dans la couche barrière limitant l'effet de la déplétion du gaz 2D.




Figure III.9 : (a) Mesures en fonction de la température de la capacité $C_{GS}(V_{GS})$ sur un FATFET $100 \times 160 \mu\text{m}^2$ et (b) représentation en 3D de la variation de la capacité dC/dV en fonction de V_{GS} à différentes températures

Nous pouvons aussi remarquer un décalage de « la queue » des caractéristiques pour les tensions $-4 \text{ V} < V_{GS} < -3.5 \text{ V}$. Par rapport à la mesure à 100 K, ce décalage varie dans le sens positif des tensions puis au delà de 250 K revient dans le sens négatif. Pour mieux observer cet effet, nous avons représenté en 3D sur la figure III.9.b la dérivée de la capacité par rapport à la tension inverse dC_{GS}/dV_{GS} (pF/V) pour les différentes températures. Le maximum de la

courbe correspond au point d'inflexion de la capacité à l'hétérointerface donc à la tension de seuil du transistor. A partir de ce graphe nous pouvons distinguer le décalage positif de la tension de seuil à basse température. En effet, nous remarquons qu'entre la mesure à 100 K et celle à 150 K, le seuil s'est décalé vers la droite d'une valeur de +100 mV puis à partir de 175 K revient vers la valeur initiale. Nous assistons au même phénomène que celui observé dans le paragraphe précédent lors de l'extraction de la tension de seuil à partir des mesures $I_{DS}(V_{GS})$. En revanche, le décalage observé par cette méthode capacitive $|\Delta V_{th\ C-V}|$ reste inférieur à celui obtenu par les mesures de courant $|\Delta V_{th\ Id-Vg}|$ qui était de l'ordre de 350 mV.

Le comportement similaire des deux mesures montre qu'un même mécanisme est responsable du décalage de la tension de seuil. Cet effet semble provenir des états de surface responsables de la déplétion locale du canal puisque dans les mesures $C_{GS}(V_{GS})$ les effets tels que l'ionisation par impact ou l'auto-échauffement du canal ne peuvent pas intervenir.

L'évolution du pic des courbes dC_{GS}/dV_{GS} nous montre aussi certains effets qui accompagnent la déplétion du gaz 2D au voisinage de la tension de seuil. Dans la figure III.10.a, nous avons tracé dC_{GS}/dV_{GS} en fonction de V_{GS} pour les températures comprises entre 100 K et 300 K.




Figure III.10 : dC/dV en fonction de V_{GS} à différentes températures (a) entre 100 K et 300 K avec un pas de 50 K et (b) entre 300 et 500 K avec un pas de 100 K.

Nous pouvons clairement remarquer le décalage de la tension de pincement entre 100 K et 150 K puis le retour à la même valeur à 300 K. La diminution de l'amplitude du pic peut être expliquée par une variation plus lente de la capacité. Ceci provient d'une baisse de la mobilité des porteurs dans le gaz 2D lorsque la température augmente et surtout lorsqu'on s'approche de la tension de pincement. Les mesures de magnétorésistance effectuées par Antoszewski et al. [12] ont montré que la mobilité des porteurs dans le canal peut diminuer d'un facteur 10

lorsque qu'on s'approche de la tension de pincement. Selon d'autres travaux, la chute de la mobilité des porteurs a été attribuée à plusieurs facteurs tels que la rugosité de la surface et de l'interface AlGaIn/GaN. Il a été démontré que l'inhomogénéité du cristal à l'interface pourrait induire des fluctuations de potentiel très localisées qui influent beaucoup sur les propriétés du gaz 2D [13, 14]. Nous allons aussi montrer lors de l'étude du courant de grille (voir chapitre IV) que les fluctuations locales du potentiel de surface peuvent induire plusieurs effets indésirables sur la qualité du contact Schottky.

Les courbes dC_{GS}/dV_{GS} de la figure III.10.b montrent un épaulement et l'apparition d'un autre pic autour de $V_{GS} = -3.2$ V lorsque la température dépasse 400 K. Ce pic indique la présence d'un autre plan d'accumulation de charges au voisinage de l'interface du côté de la couche barrière. La présence de ces porteurs dans la couche barrière peut avoir des conséquences néfastes sur le confinement du gaz 2D puisqu'on assiste à une délocalisation des électrons de l'interface vers la couche tampon de GaN et vers la couche d'AlGaIn. Ce passage de porteurs pourrait être à l'origine de plusieurs effets tels que le passage par effet tunnel des électrons à travers la barrière à haute température et/ou le piégeage des porteurs par activation thermique des centres profonds dans cette couche.

Un autre effet qui pourrait être lié à la qualité de l'interface a été observé en effectuant des mesures « aller-retour » de la capacité en augmentant puis en diminuant la tension. La figure III.11 montre un effet d'hystérésis observé à 230 K lors des mesures $C_{GS}(V_{GS})$. La mesure de retour (de -4 V à 0 V) montre une diminution de la capacité lorsqu'on s'approche de la tension de pincement autour de $V_{GS} = -3.4$ V. Ce comportement provient très probablement d'une accumulation de charges dans des centres recombinants ailleurs que dans le canal lors de sa déplétion (mesure de 0 à -4 V).




Figure III.11 : Mesures d'hystérésis de la capacité C_{GS} à 230 K pour des tensions V_{GS} comprises entre -4 V et -3 V.

Récapitulatif

Au cours de ces mesures statiques, nous avons pu voir certains effets que nous avons trouvés marquants pour expliquer quelques aspects liés aux dysfonctionnements des transistors.

Nous avons vu que les caractéristiques statiques en régime continu présentent un courant I_{DS} plus faible que celui obtenu en régime pulsé. Cet effet, généralement observé dans ce type de composants, provient de l'auto-échauffement du canal.

Avec l'étude en température, nous avons observé un effet kink dans les caractéristiques $I_{DS}(V_{DS})$ et un décalage de la tension de seuil V_{th} lors des mesures $I_{DS}(V_{GS})$. Ces effets sont plus significatifs à basse température. Plusieurs hypothèses peuvent être à l'origine de ces anomalies parmi lesquelles nous retenons les effets de piègeage par les états de surface et l'ionisation par impact des porteurs sous l'action du fort champ électrique entre grille et drain. Le même comportement de la tension de seuil a été observé lors des mesures de la capacité $C_{GS}(V_{GS})$ à basse température.

L'effet hystérésis mesuré à 230 K sur les courbes $C_{GS}(V_{GS})$ et l'accumulation des charges aux hautes températures à l'hétérointerface du côté de la couche barrière témoignent de la présence de centres recombinants à l'interface AlGaIn/GaN.

C'est dans cette logique que nous avons opté pour une étude plus approfondie sur les mécanismes liés aux dysfonctionnements de nos composants. Cette étude sera l'objet de la

partie suivante qui va porter sur une analyse spectroscopique de transitoire des centres profonds par la technique DLTS et qui nous permettra de clarifier certaines hypothèses.

IV) ***Spectroscopie des défauts dans les HEMTs :***

IV-1) ***Etude des HEMTs AlGaN /GaN de la plaque AEC1388 : DLTS en capacité***

Comme il a été remarqué au chapitre précédent, la variation de la capacité de grille ou du courant de drain dans les structures de HEMTs peut être directement liée au phénomène de piégeage des porteurs par des défauts. Cet effet influe sur le fonctionnement du composant mais la nature et la localisation de ces défauts ne sont pas élucidées à ce stade. La DLTS en capacité constitue un outil avancé de spectroscopie pour extraire les propriétés de ces défauts. Il est toutefois nécessaire de vérifier la validité de cette technique dans le cas des structures HEMTs.

IV-1-1) **Validité de l'étude capacitive sur les HEMTs**

La DLTS en capacité possède une bonne résolution pour discriminer différents types de pièges ainsi qu'une bonne précision pour le calcul de la concentration des défauts. Cependant, il faut noter que cette technique est sensible à tous les pièges situés dans la zone de déplétion, donc à la couche barrière en premier lieu. Ainsi la détection des pièges dans la couche tampon ou dans le canal reste difficile, car elle nécessite l'utilisation de tensions inverses proches de la tension de seuil pour lesquelles le gaz 2D est déplété, ce qui induit une grande résistance en série avec la capacité de la diode et rend la mesure difficile voire impossible. Dans ce cas, il est également impératif que le courant inverse de la diode Schottky soit extrêmement faible. Si ce n'est pas le cas, cela induit la présence de porteurs dans la zone de déplétion et un mauvais confinement des électrons dans le gaz 2D. La stratégie est alors de choisir les échantillons avec le minimum de courant de fuite de grille afin de pouvoir étudier les défauts aux interfaces des couches barrière/tampon.

D'autres problèmes peuvent se poser d'un point de vue pratique et remettre en cause la validité de la mesure, tel que le niveau de dopage du semiconducteur. En effet, si le semiconducteur n'est pas fortement dopé, la résistance en série avec la capacité de la diode n'est pas négligeable et induit un premier régime transitoire de constante de temps RC à la fin

de l'impulsion de remplissage, avant le transitoire de vidage des pièges que nous cherchons à analyser. Il s'agit de ne pas confondre cette constante de temps avec un transitoire de capture des porteurs par les pièges.

L'exemple dans la figure III.12 illustre la présence d'un transitoire parasite de sens opposé au transitoire d'émission des pièges mesuré à 170 K. Ce transitoire inverse d'une dizaine de milliseconde peut provoquer de grandes erreurs dans le cas où la fenêtre de mesure du transitoire d'émission des pièges est inférieure à cette valeur.




Figure III.12 : Exemple d'un transitoire mesurée à 170 K sur un FATFET précédé d'un transitoire parasite de sens opposé dû à la résistance série.

Pour s'affranchir des effets néfastes de la prise en compte accidentelle de ce transitoire parasite, nous avons ajouté un décalage temporel t_{add} dans le temps total d'acquisition par l'électronique de mesure pour déclencher le transitoire juste au moment où la vraie émission des pièges commence. Ce décalage, noté t_0 , dépendra du temps ajouté pour déclencher la mesure du transitoire :

$$t_0 = t_{boonton} + 4t_s + t_{add}$$

où $t_{boonton}$ est le temps donné à l'électronique de mesure pour acquérir la mesure par le capacimètre, t_s est défini par t_w/N , avec N le nombre de points constituant le transitoire, t_w est la fenêtre de mesure et t_{add} est le délai ajouté dans le temps de recouvrement.

IV-1-2) Extraction de la signature des pièges

Pour cette étude, les mesures DLTS ont été effectuées sur des diodes Schottky de surface $100\ \mu\text{m} \times 160\ \mu\text{m}$ qui sont les grilles des FATFET des motifs PCM. La capacité est mesurée entre le contact de grille et le contact de la source ou drain. La gamme de température est comprise entre 77 K et 500 K. Les diodes choisies possèdent des courants de fuite n'excédant pas quelques centaines de nanoampères à -3 V (tension proche du seuil). Ainsi, nous avons pu sonder la zone de charge d'espace proche de la couche tampon. La durée d'impulsion de remplissage a été fixée à 10 ms et la mesure du transitoire a été moyennée sur une dizaine de seconde pour minimiser le bruit. La rampe en température a été suffisamment lente pour garantir l'homogénéité de la température de l'échantillon avant chaque mesure de transitoire.

Les mesures DLTS sur la première série d'échantillons, ont permis de mettre en évidence six défauts appelés A, B, C, D, E et F. Un spectre correspondant est représenté dans la figure III.13.




Figure III.13 : Spectre DLTS-coefficient b_1 – d'un FATFET (AEC1388). Les tensions inverse et l'impulsion de remplissage sont respectivement égales à -3V et 0V. La durée d'impulsion est de 10ms et la fenêtre de mesure est de 10ms. Le spectre expérimental est simulé à partir des signatures extraites reportées dans le tableau ci-dessous.

Les signatures typiques de l'ensemble des pics DLTS observés pour un échantillon sont représentées sur la figure III.14 et les paramètres des pièges sont rassemblés dans le tableau III-1. Il est à noter qu'un spectre similaire a été obtenu pour 3 autres échantillons de même géométrie.




Figure III.14 : Diagrammes d'Arrhenius pour les pièges A, B, C, D, E et F mesurés pour un FATFET.

Défaut	E_a (eV)	σ (cm ²)	N_T (cm ⁻³)
A	0.15	9.0×10^{-19}	5.3×10^{13}
B	0.21	1.1×10^{-18}	4.4×10^{13}
C	0.12	1.1×10^{-22}	5.4×10^{13}
D	0.42	1.8×10^{-18}	1.4×10^{14}
E	0.5	1.3×10^{-18}	2.7×10^{14}
F	0.94	2.4×10^{-14}	9.9×10^{15}

Tableau III.2 : Energies d'activation, sections efficaces de capture et concentration des six pièges

Au cours des mesures, nous avons choisi une durée d'impulsion qui n'assure pas la saturation des pièges, ce qui permet de maintenir la condition $N_T \ll N_D$, nécessaire pour avoir un transitoire de capacité le plus proche possible d'une exponentielle.

Dans ce tableau nous remarquons une valeur de σ très faible pour le pic C, ce qui n'est pas significatif car pour ce défaut l'ajustement du spectre aux valeurs expérimentales est peu sensible à la valeur de σ .

La comparaison des défauts observés avec ceux reportés dans la littérature permet d'avoir une idée sur la nature de ces pièges. A ce propos, les défauts A, B et C de faible énergie d'activation et en faible concentration ont été reportés comme étant des défauts ponctuels présents soit à la surface de la barrière, soit à l'interface barrière/tampon [15]. Or la technique utilisée par Mizutani et al. s'appuie sur la DLTS courant, les défauts ponctuels observés agissent donc sur le courant de drain dans le canal. En revanche, la DLTS capacité est une

technique sensible aux pièges situés dans la zone de déplétion, surtout dans la couche barrière, et la détection des défauts ponctuels en faible concentration à l'interface reste difficile voire impossible. De plus les mesures en DLTS courant qui seront décrites dans le paragraphe III sur la même plaque n'ont montré aucun défaut de ce type. Les défauts A, B et C seraient donc plutôt des défauts à la surface de la barrière.

Les niveaux D et E avec des énergies d'activation autour de 0.45 eV et en concentration plus forte peuvent être attribués aux états d'interface [16]. En effet, Polyakov *et al.* ont montré que dans le cas des hétérostructures AlGaIn/GaN, il existe des niveaux de défauts qui dépendent de la composition en Aluminium de la couche d'AlGaIn et suggèrent que de tels pièges se trouvent à l'interface de l'hétérojonction. Il a été démontré que ce niveau peut atteindre jusqu'à 0.8 eV à des forts pourcentages en Al. La section efficace peut varier de $1,2 \times 10^{-18} \text{ cm}^2$ (du même ordre de grandeur que notre mesure) jusqu'à $1,2 \cdot 10^{-12} \text{ cm}^2$.

Finalement, concernant le défaut F, un niveau similaire a été observé dans plusieurs études sur de fines couches de GaN élaborées par différentes technologies [17, 18]. Ce piège a été reporté aussi dans les structures HEMTs AlGaIn/GaN par des mesures du courant de fuite de drain à différentes températures ainsi que par des mesures DLTS courant. Il est le plus souvent associé aux défauts étendus et aux dislocations [19, 20].

IV-1-3) Nature et localisation des pièges

Nous avons vu dans le paragraphe précédent que la DLTS en capacité est liée directement à la modulation de la zone de charge d'espace. C'est pour cela que les conditions de mesures permettent de favoriser l'extraction de certains pièges parmi d'autres. En effet, le changement de la polarisation inverse sur la grille nous permet de sonder plus ou moins la structure en jouant sur la profondeur de la zone de déplétion. Pour étudier plus précisément la localisation des pièges dans la structure, des mesures DLTS avec différentes tensions de polarisation ont été effectuées (cf fig. III.15). Pour toutes les mesures, la fenêtre de mesure a été fixée à 10ms et la durée d'impulsion à 20ms. La décroissance du pic principal (D, E, F) avec la diminution de la tension inverse montre que les défauts dominants dans la structure sont plus actifs à l'interface.




Figure III.15 : Spectre DLTS-coefficient b_1 -FATFET (AEC1388). La tension de remplissage est maintenue à 0 V alors que la tension inverse est augmentée depuis -1,5 V jusqu'à -3 V. Le durée d'impulsion est de 10ms et la fenêtre de mesure est de 10ms.

En effet, le changement de la polarisation inverse de -3V (tension proche du seuil) jusqu'à -1.5V implique la modulation de la zone de charge d'espace allant de la déplétion du gaz 2D à l'interface jusqu'à la couche barrière AlGaIn. Ces mesures confirment l'attribution de ces défauts (D, E, F) à des pièges à l'interface ou dans la couche tampon, ce qui a été démontré dans la littérature.

Le décalage des spectres vers les hautes températures peut être expliqué par l'effet Poole-Frenkel. En effet, le champ électrique dans la zone entre grille et source est plus grand à $V_{GS}=-3V$ qu'à $V_{GS}=-1.5V$. Néanmoins, supposer que l'effet Poole-Frenkel est le seul mécanisme responsable du décalage des spectres DLTS n'est qu'une hypothèse. Cela nécessite une étude complémentaire du comportement du contact de grille avec le champ électrique. Le chapitre IV sera dédié à cette analyse et nous permettra d'interpréter ce phénomène.

La nature des défauts a été également étudiée en analysant la dépendance de l'amplitude du signal DLTS avec la durée de l'impulsion de remplissage. L'évolution du maximum du pic, ΔC_{max} , est relevée en fonction de la durée de l'impulsion pour chaque température correspondant aux différents pics. La figure III.16 présente cette étude pour une fenêtre de mesure maintenue constante à 10 ms.




Figure III.16 : Evolution des pics A, B, C, D, E et F avec la durée de l'impulsion de remplissage. Les tensions inverse et de remplissage sont respectivement égales à -3V et 0V. La fenêtre de mesure est de 10 ms et les températures de mesure correspondent aux maxima des taux d'émissions des défauts.

Une saturation rapide est obtenue à partir d'une durée d'impulsion de 70 μ s pour tous les défauts. Ce comportement est typique des défauts ponctuels. Néanmoins, pour quatre des défauts observés (F, B, D, E), une nouvelle augmentation du signal apparaît pour des durées de remplissage plus longues (entre 1 ms et 100 ms). Comme cette évolution est relativement longue, cela pourrait être attribué à un comportement de défauts étendus [21, 15]. Cette contradiction apparente entre deux natures différentes pour un même défaut pourrait être expliquée par la présence de défauts étendus, pour l'instant des dislocations à l'interface AlGaIn/GaN décorées par des défauts ponctuels. En effet, la migration des défauts ponctuels vers les défauts étendus durant la croissance pourrait se traduire par la forte concentration de ces premiers aux alentours des dislocations. La saturation des défauts ponctuels est beaucoup plus rapide que celle des défauts étendus. En effet, le remplissage d'un défaut étendu devient de plus en plus difficile au fur et à mesure que celui-ci se charge. En d'autres termes la hauteur de la barrière du piège augmente. Nous observons donc la saturation rapide des défauts ponctuels dispersés dans la couche puis la saturation plus lente de ces mêmes défauts lorsqu'ils sont au voisinage d'un défaut étendu.

IV-2) Etude des HEMTs AlGaN/GaN de la plaque AEC1389 :

IV-2-1) DLTS en capacité

Les structures mesurées dans le cadre de cette étude ont été choisies selon les mêmes critères que pour la plaque AEC1388 (géométries, courant de fuite...). La figure III.17 montre le spectre DLTS obtenu pour une polarisation inverse $V_{GS} = -3.5$ V au lieu de -3 V utilisée pour la plaque AEC1388, car la tension de seuil est un peu plus élevée dans le cas de ces composants. La durée de remplissage de 100 ms au lieu de 10 ms semble améliorer la qualité du signal sans modifier sa cinétique puisque selon la figure III.16 cette valeur de temps d'impulsion intègre un maximum de chargement du défaut étendu. La fenêtre de mesure reste $t_w = 10$ ms. La température maximale a été réduite à 350 K à cause de quelques problèmes dans le système de chauffage.




Figure III.17 : Spectre DLTS-coefficient b_1 – de FATFET (AEC1389). Les tensions inverse et de remplissage sont respectivement égales à -3.5 V et 0 V. La durée d'impulsion est de 100 ms et la fenêtre de mesure est de 10 ms.

On peut remarquer que les pics A, B, C et D présents dans la structure AEC1389 sont similaires à ceux de la plaque AEC1388. Ceci nous permet de conclure sur la similarité des pièges présents dans cette plaque.

Dans cette partie nous étudions plus précisément le défaut majoritaire D, commun aux deux plaques, avec une énergie d'activation autour de 0.47 eV. Pour cela, l'amplitude de l'impulsion de remplissage a été modifiée en maintenant la tension inverse V_r constante et l'amplitude du signal du pic majoritaire a été suivie (fig. III-18-a).




Figure III.18 : (a) Amplitude du pic D à 310K en fonction de la tension de remplissage à tension inverse constante (noir) et mesure de la capacité du FATFET (AEC1389) à 310K (bleu-cercles pleins). (b) digramme de bande à l'interface métal/semiconducteur et mécanisme de remplissage des défauts en fonction de la tension de remplissage.

Nous remarquons que le signal DLTS continue d'augmenter depuis l'interface, quand la déplétion du gaz 2D est totale (tension seuil autour de -3.5V), jusqu'à la couche barrière. Cette mesure montre que la densité des pièges croît de plus en plus lorsque l'impulsion de tension sur la grille va vers le sens positif.

En effet, comme nous le montrons dans la figure III.18.b, lorsque l'impulsion de remplissage U_p est proche de la polarisation inverse V_r la densité des pièges remplis est assez faible. Tant que l'impulsion de remplissage abaisse le niveau de Fermi, la densité des états remplis augmente faisant croître le signal DLTS. Comme le signal continue à augmenter jusqu'à $V_p = 0$ V, ceci peut nous donner une idée sur l'étendue de ce défaut. De plus, nous avons montré précédemment que ce type de défaut provient d'une dislocation proche de l'interface de l'hétérojonction. Avec la mesure ci-dessus nous pouvons conclure que cette dislocation n'est pas seulement localisée à l'interface mais traverse toute la couche barrière jusqu'à la surface. Ce mécanisme peut produire plusieurs types d'anomalies dans le fonctionnement des composants. Ces dislocations traversantes peuvent surtout être directement impliquées dans le mécanisme régissant le courant de fuite. Ce phénomène sera étudié plus en détail dans le chapitre 4.

A noter qu'un effet de dégradation a été observé au cours de nos mesures sur la majorité des composants étudiés. Cet effet se manifeste par l'augmentation irréversible du courant de fuite de grille entre deux mesures successives. Pour cela, nous avons suivi la variation du courant

de fuite de grille avec la température durant deux rampes successives de mesures DLTS. Sur la figure III.19 lors de la première mesure, nous observons une augmentation normale du courant quand la température augmente jusqu'à 325 K. A partir de cette température, le courant de fuite de grille croît brusquement d'une manière irréversible.




Figure III.19 : Evolution du courant de fuite de grille pour une polarisation inverse à -3.5V lors d'une rampe en température de la mesure DLTS

Pour s'assurer que la dégradation provient bien de la grille, nous avons mesuré le courant de fuite de grille dans le composant entre grille et source puis entre grille et drain et nous avons trouvé le même courant (environ -200nA).

L'effet sur les spectres DLTS est aussi marquant, puisqu'un changement au niveau des pics est constaté sur la figure III.20. Ainsi, les pics A et B ont disparus, laissant place à un pic négatif qui apparaît vers 180 K. Une hypothèse peut expliquer ce changement : le courant de fuite sous la grille croît en faisant augmenter la probabilité de passage des porteurs par d'autres mécanismes, tels que l'augmentation de la densité des dislocations sous la grille ou le passage par effet tunnel dû à la dégradation du contact Schottky. L'apparition d'un pic négatif n'est pas attendue dans un dispositif à porteurs majoritaires (électrons), puisque ce comportement serait dû à des transitoires correspondants à l'émission de trous. Toutefois, il a été montré dans les systèmes AlGaAs/GaAs [23, 24, 25] que les états de surfaces ou d'interface des régions d'accès peuvent produire ce type de signal. Ce problème des états de surface ou d'interface dans les zones d'accès des transistors illustre l'intérêt des mesures DLTS en courant sur le courant de drain. En effet, ce transitoire inversé pourra être observé lorsque la surface des zones d'accès est petite par rapport à celle de la grille, comme dans une structure Schottky pour les mesures en capacité. Dans le paragraphe suivant, nous allons

aborder la DLTS en courant et nous verrons le changement que peuvent provoquer la dimension et la géométrie des composants.




Figure III.20 : Changement du spectre DLTS entre la première et la deuxième mesure effectués les deux à une polarisation inverse à $-3.5V$, un pulse à $0V$ d'une durée de 100 ms et une fenêtre de mesure de 10 ms .

IV-2-2) DLTS en courant de drain

IV-2-2-1) Rôle de la technique

Etant donné que les dysfonctionnements des HEMTs sont liés directement au transport de charges, il est naturel d'utiliser des méthodes spectroscopiques basées sur les transitoires de courant comme analyse des niveaux de défauts de ces composants. Comme le montre le chapitre 2, il est possible d'examiner les mécanismes d'émission des pièges qui créent des transitoires de courant en utilisant les mêmes techniques d'analyse spectroscopique que pour les transitoires de capacité. Toutefois, des considérations supplémentaires doivent être prises en compte lors de l'analyse.

Bien que la technique DLTS en courant existe depuis longtemps, elle a été beaucoup moins utilisée que la DLTS capacitive en raison d'une moins grande précision dans la détermination des propriétés des centres profonds. Cette imperfection vient en particulier du caractère dynamique de la mesure des porteurs de charge en mouvement alors que la DLTS capacitive est réalisée à l'équilibre. Ainsi les énergies d'activation et les sections efficaces de capture seront dépendantes du champ électrique drain source et drain grille dans une structure de transistor à effet de champ. La détermination des concentrations de piège est également

extrêmement délicate. Ceci est dû au fait qu'il est difficile de déterminer l'épaisseur du matériau sur laquelle les pièges participent au signal DLTS.

Toutefois, comme nous l'avons vu, un des aspects le plus critique lors de la mesure en DLTS est le point de polarisation du composant. En effet, pour l'étude des pièges dans la couche tampon, il est nécessaire d'utiliser une tension inverse très proche de la tension de seuil de façon à ce que le niveau de Fermi passe au-dessous du niveau des pièges. Ceci induit une résistance en série importante qui fausse les mesures des transitoires capacitifs. Cette limitation par une grande résistance série n'existe pas pour les analyses en DLTS courant. De plus l'intérêt principal de cette mesure réside dans la possibilité d'effectuer des mesures sur des composants finis de faibles surfaces de grille plutôt que sur des structures tests.

IV-2-2-2) Résultats en I_D -DLTS

(a) Signatures des défauts

Suivant les travaux de Valois et Adlerstein [26, 27], les mesures I_D -DLTS ont été effectuées en tension constante sur le drain en appliquant une impulsion sur la grille. La grille est maintenue à une polarisation inverse proche du seuil pour que tous les niveaux de pièges passent au-dessus du niveau de Fermi, puis polarisée à 0 V pour remplir ces états pendant l'impulsion de remplissage. Pour s'affranchir des effets de l'auto-échauffement, les cycles de mesures ont été réduits par rapport aux mesures en capacité. La rampe de température utilisée va de 77 K jusqu'à 350 K.

La figure III.21 montre un spectre I_D -DLTS d'un transistor à huit grilles inter-digitées de longueurs 0.25 μm . Deux pics principaux ont été observés. Le défaut E1 correspond à une énergie d'activation de 0.25 eV et une section efficace apparente de $2.6 \times 10^{-20} \text{ cm}^2$ et le défaut E2 correspond à un niveau à 0.31 eV et une section efficace apparente de $1.6 \times 10^{-19} \text{ cm}^2$.

Dans la littérature, le défaut E1 a été identifié par Tan [44] comme étant dû à des états de surfaces responsables du courant de fuite à travers la grille. Ce mécanisme de fuite est fondé sur un effet de saut des porteurs (hopping) via des états de surface entre la grille et le drain. Les états créés par les liaisons pendantes et/ou les contaminations de la surface sont susceptibles d'être la cause de cet effet de « hopping ». Le fort champ électrique latéral favorise également le passage des charges par effet tunnel vers la périphérie de la grille, là où le champ électrique est le plus élevé. Il a été démontré aussi que l'éclairage de la surface par




Figure III.21 : (a) Spectre DLTS en courant-coefficient b_I - d'un transistor $L_g=0.25 \mu m$ à 8 doigts de grilles (AEC1389). Les tensions inverses et de remplissage sont respectivement égales $-3.6 V$ et $0 V$ et la tension sur le drain est de $4V$. La durée de remplissage est de $1s$ et la fenêtre de mesure est de $1s$. La simulation du spectre expérimental est faite avec les paramètres des deux défauts extraits du diagramme d'Arrhenius(b).

une lumière visible renforce cette conduction et fait apparaître des comportements similaires à une augmentation de la température. Pour étudier l'effet de la surface de la grille, nous avons effectué des mesures en faisant varier la géométrie des composants.

La figure III.22 montre les spectres I_D -DLTS mesurés pour quatre composants de géométries différentes. Le spectre (a) correspond à un transistor de $0.25 \mu m$ de longueur de grille avec 8 doigts de grilles inter-digités. Le spectre (b) est celui d'un transistor de même longueur de grille mais avec deux doigts de grille. Les spectres (c) et (d) correspondent à un GTLM de longueur de grille $10 \mu m$ et un FATFET de longueur de grille $100 \mu m$. La polarisation du drain est maintenue à $4V$ pour tous les composants et les mesures ont été effectuées avec la même fenêtre de mesure et la même durée de remplissage. Le rapport du signal DLTS sur le courant injecté a été choisi comme outil de comparaison vu que le courant total qui traverse le canal dépend de la géométrie du composant.

Deux pics majoritaires de signe positif ont été observés sur les structures de petites L_G . Le défaut appelé E1 en particulier n'apparaît que dans ce cas. En effet, le transfert de charge par effet tunnel ou par hopping favorisé par le champ électrique latéral, est beaucoup plus important dans ces structures. De plus, dans le cas des structures inter-digitées présentant un grand développement, les effets d'émissions périphériques autour de la grille sont favorisés. Dans ces conditions, le transfert de charge du niveau de Fermi du métal vers les états de surface est plus facile pour un rapport périmètre/surface plus faible.

Le shift du pic E1 vers les hautes températures, dans le cas des transistors à 8 grilles interdigitées en comparaison avec la structure à 2 grilles inter-digités, peut être expliqué par le fait que cette géométrie pourrait modifier le champ électrique autour des périphéries des doigts de grilles. Ceci conduit à la modification du mécanisme d'ionisation du défaut à proximité du contact. Mitrofanov [39] a montré que ce niveau à 0.2 eV est sensible à l'effet Poole-Frenkel, c'est-à-dire que son énergie d'activation apparente peut changer en fonction du champ électrique sous la grille. Il a également montré qu'en faisant varier le champ électrique latéral appliqué sur le drain, les signatures de ce défaut peuvent changer, ce qui pourrait expliquer que ces états de surface sont actifs dans les zones d'accès drain-grille.




Figure III.22 : (a) Spectre DLTS en courant-coefficient b_1 - d'un transistor $L_g=0.25\mu\text{m}$ à 8 doigts de grilles (AEC1389), (b) spectre d'un transistor $l_g=0.25\mu\text{m}$ à 2 grilles, (c) spectre d'un GTLM de $L_g=10\mu\text{m}$ et (d) spectre d'un FATET $L_g=100\mu\text{m}$. Les tensions inverses et de remplissage sont respectivement égales -3.6 V et 0 V . La tension sur le drain est de 4 V . La durée du remplissage est de 1 s et la fenêtre de mesure est de 1 s .

(b) Propriétés du défaut H1

Pour les transistors de plus grandes dimensions de grille un pic négatif correspondant à un défaut nommé H1 est observé. Ce défaut H1 a une énergie d'activation de 0.24 eV et une section efficace apparente de capture de $3.7 \times 10^{-19}\text{ cm}^2$, extraites à partir du diagramme d'Arrhenius de la figure III.23. Il est similaire au piège observé avec les mesures capacitives lors de la deuxième rampe (figure III.20). Comme nous l'avons évoqué au paragraphe 2-1 du chapitre, ce niveau peut être attribué aux états de surface des régions d'accès. Comme cela a été déjà décrit dans la littérature, ce piège ne peut pas être observé lorsque la surface des zones d'accès est petite par rapport à celle de la grille [23]. En effet, pour les zones d'accès à large périmètre, l'accumulation de charges autour de celles-ci peut former une distribution parasite jouant le rôle d'une grille virtuelle couplée au métal de grille par l'injection latérale

des charges. Le pic négatif correspond alors à une baisse du courant de drain provoquée par ces états de surfaces. Plusieurs travaux ont étudié cette diminution du courant de drain appelée effet collapse du courant de drain. Vetury a montré que la principale cause de ce phénomène vient de la grille virtuelle, située dans la zone d'accès grille-drain [64]. En raison des fortes polarisations sur la grille, les états de surfaces proches de celle-ci piègent les porteurs, ce qui induit une grille virtuelle à charges négatives et diminue les performances en courant de drain du composant. Meneghesso et Hasegawa ont montré en utilisant des mesures du courant sur la grille et sur le drain qu'un même type de défaut à 0.3 eV peut produire plusieurs effets de dispersions dans le courant [31, 32].




Figure III.23 : diagramme d'Arrhenius du piège H1 mesuré dans un FATFET de la plaque AEC1389

Nous terminons cette étude par celle du défaut E2 commun et à la même température pour toutes les géométries.

(c) Propriétés du défaut E2

Suivant la littérature, un défaut d'énergie d'activation 0.31 eV est communément attribué aux dislocations sous le contact de grille. Le suivi du pic DLTS avec le temps de remplissage permet de vérifier la nature du piège. La figure III.24 montre l'évolution du pic E2 en fonction du temps de remplissage à sa température d'émission pour un FATFET. Nous pouvons remarquer que le signal commence à augmenter pour des temps de remplissage relativement longs (10 ms) et que l'amplitude du pic continue à augmenter jusqu'à 10 s de durée de remplissage. La dépendance logarithmique avec t_p entre 60 ms et 3 s est typique du modèle de piégeage par les dislocations décrit par Omling *et al.* [15] et aussi démontré par Chatterjee [21].




Figure III.24 : Dépendance logarithmique du pic E2 à 275K avec la durée de remplissage. Les tensions inverse et de remplissage sont respectivement égales à -3.6 V et 0 V. La tension sur le drain est de 4 V. La fenêtre de mesure est de 1s.

Le comportement des dislocations a toujours été un problème qui induit plusieurs mécanismes de dysfonctionnement dans les HEMTs, tels que l'augmentation du courant de fuite de la grille, la dégradation du courant de drain et le mauvais confinement du gaz 2D [33]. Ce type de défaut peut agir comme un réservoir de porteurs, provoquer une accumulation de charges et ainsi dépléter le canal pour baisser le niveau de courant dans le transistor. Qian [34] a montré en utilisant la microscopie électronique par transmission (TEM) que ces dislocations peuvent se propager du substrat jusqu'aux couches épitaxiées et déboucher en surface. Comme nous l'avons vu au paragraphe 2-1 du chapitre, l'extension spatiale de ces dislocations peut être analysée par DLTS. Pour cela, l'évolution du pic correspondant a été suivie en faisant varier la tension de remplissage. La figure III.25 présente cette mesure pour le défaut E2. Nous pouvons constater que le signal est logiquement nul pour une tension de remplissage égale à la tension inverse, puis l'augmentation devient significative dès que la tension de remplissage croît. En mettant les mesures de dC/dV à la même échelle de tension mais en polarisation inverse, nous pouvons comparer l'évolution du signal en fonction de la zone de déplétion. En effet, la déplétion du gaz 2D s'étale pour une polarisation inverse entre -4 V et -3 V et le point d'interface de l'hétérojonction AlGaIn/GaN est au maximum du pic à -3.5 V. Nous remarquons que le signal DLTS augmente à partir de ce point, continue à croître en traversant la couche barrière et finit par saturer à la surface. Ceci nous montre que la dislocation est active à l'interface et traverse la couche barrière AlGaIn jusqu'à la surface, ce qui est en accord avec l'observation TEM faite par Qian [34].




Figure III.25 : Evolution du pic E2 à 275K en fonction de la tension de remplissage et variation de la capacité en fonction de la tension inverse dC/dV qui présente un pic de changement de capacité à l'interface

Il faut noter aussi que la dimension du composant joue un rôle prépondérant par rapport au nombre de dislocations actives : plus on augmente la surface et plus le nombre de dislocations actives augmente. Pour vérifier ce point, des mesures du pic E2 en fonction de la polarisation sur le drain ont été effectuées sur deux géométries différentes, à savoir un FATFET de longueur de grille $100 \mu\text{m}$ et un GTLM de longueur de grille $10 \mu\text{m}$. La figure III.26 montre l'évolution du signal DLTS du pic avec la tension V_{DS} . La durée de remplissage a été maintenue à 1 s, la fenêtre de mesure est de 1 s et la polarisation inverse de -3.8 V.




Figure III.26 : Evolution du pic E2 à 275K en fonction de la tension V_{DS} sur le drain pour deux géométries de composants FATFET ($L_g = 100 \mu\text{m}$) et GTLM ($L_g = 10 \mu\text{m}$).

On peut remarquer que le signal du pic est constant pour V_{DS} compris entre 1 V et 3 V puis il croît dans le cas du FATFET. Cette augmentation pourrait être expliquée par le fait qu'à plus fort champ électrique ($V_{DS} > 3$ V), l'injection des porteurs augmente à travers la zone d'accès grille-drain et l'accumulation des charges dans les dislocations, réparties dans la couche barrière et à l'interface, est favorisée par ce fort champ. Quand on réduit la géométrie, le nombre de dislocations est plus faible, la saturation de ces pièges devient plus facile et ne nécessite pas un fort champ électrique pour charger les niveaux des défauts.

IV-3) *Etude des HEMTs AlInN/GaN de la plaque AEC1561*

Comme il a été mentionné dans le chapitre 1, une grande partie de la recherche sur les HEMTs à grand gap est actuellement axée sur la substitution de la barrière AlGaN par une barrière AlInN. La motivation pour un tel changement, au moment où les HEMTs AlGaN/GaN commencent à être commercialisés et prêts pour l'utilisation, est due aux performances prometteuses montrées par la filière AlInN. Toutefois, bien que ses performances soient tout à fait respectables et que certaines sont comptées parmi les meilleures rapportées dans la littérature, d'importants progrès dans la qualité cristalline des matériaux doivent être accomplis pour améliorer les performances et la stabilité de ces dispositifs. A ce jour, l'étude des défauts dans ce système d'hétérostructure reste très limitée.

En général, les pièges à la fois dans la couche barrière et dans la couche tampon ainsi qu'à l'hétérointerface sont des sites dans lesquels les porteurs peuvent être attirés, entraînant des effets de grilles virtuelles, des réductions de courant et des dispersions en fréquence. Les dislocations sont connues comme des centres qui peuvent collecter ces pièges et former d'autres complexes [35, 36].

L'analyse faite en DLTS courant dans cette partie nous a permis d'avoir une idée sur la nature et le rôle des défauts présents dans les composants à base d'AlInN. La figure III.27 montre un spectre DLTS, sur un composant FATFET, effectué à trois différentes fenêtres de mesures. La polarisation sur le drain était maintenue à 1.5 V et la durée de remplissage à 1 s.




Figure III.27 : (a) Spectres DLTS en courant-coefficient b_1 - d'un FATFET AlInN/AlN/GaN (AEC1561). Les tensions inverse et de remplissage sont respectivement égales -2 V et 0 V et la tension sur le drain est de $1,5$ V. La durée du remplissage est de 1 s. Les mesures sont faites pour trois fenêtres de mesures différentes, 100 ms, 500 ms et 1 s. Le diagramme d'Arrhenius (b) permet d'extraire une énergie d'activation de $0,365$ eV.

La signature extraite à partir du diagramme d'Arrhenius donne une énergie d'activation de $0,36$ eV et une section efficace de capture de $1,4 \times 10^{-19}$ cm². A notre connaissance, dans la littérature, aucun niveau similaire n'a été observé jusqu'alors dans les hétérostructures à base d'AlInN/AlN/GaN.

Pour déterminer la nature de ce défaut, les mêmes méthodes de mesures effectuées sur les structures AlGaN/GaN ont été employées. L'évolution du pic du défaut avec le temps de remplissage sur la figure III.28 montre une augmentation du signal à partir d'une durée d'impulsion relativement longue (10 ms). L'amplitude continue à croître jusqu'à une durée de 10 s. A nouveau, cette dépendance logarithmique du signal est typique de l'émission provenant des dislocations.




Figure III.28 : Dépendance logarithmique du pic du signal DLTS courant à 265 K avec la durée de remplissage. Les tensions inverse et de remplissage sont respectivement égales à -2 V et 0 V. La tension sur le drain est de $1,5$ V. La fenêtre de mesure est de 1 s

L'étude approfondie des conséquences de ces dislocations sur le comportement de la Schottky sera traitée dans la chapitre IV où nous allons montrer que ce type de pièges participe au courant de fuite sous la grille. Le modèle que nous présenterons montrera que le transport via ces dislocations est dominé par l'effet Poole-Frenkel. Cet effet est également fortement présent dans les HEMTs AlGa_N/Ga_N.

Revenons maintenant aux résultats démontrés précédemment en DLTS courant sur les structures AlGa_N/Ga_N. Nous avons montré l'existence d'un niveau de dislocation à 0.31 eV qui provient de la couche tampon et qui traverse la couche barrière. Ce résultat est a priori semblable à celui illustré dans les structures AlInN/AlN/GaN. Pour confirmer ce point, nous avons comparé les spectres en DLTS courant des deux types de structures. La figure III.29 montre une coïncidence des deux spectres avec un léger shift du pic L1 vers les hautes températures qui correspond à la structure à base d'AlInN. Ce décalage induit une différence de 55 meV en énergie. Certaines hypothèses peuvent expliquer cette faible différence en énergie. En effet, appliquer des tensions inverses proches du pincement, pour dépiéger les défauts à l'interface, nécessite un plus fort champ électrique dans le cas des structures à base d'AlGa_N que dans les structures à base d'AlInN. Par conséquent, l'effet Poole-Frenkel est plus marquant dans le premier cas. De plus, nous avons remarqué que le désaccord de maille à l'interface AlGa_N/Ga_N provoque une polarisation piézoélectrique qui favorise encore plus l'émission des pièges assistés par le champ électrique. Ce phénomène est beaucoup moins marqué dans le cas des HEMTs AlInN/AlN/GaN vu que l'accord de maille est un grand avantage pour minimiser cet effet et garder un bon confinement des porteurs du gaz 2D.




Figure III.29 : Comparaison des spectres DLTS en courant des FATFET AlGa_N/Ga_N et AlInN/AlN/GaN pour une fenêtre de mesure de 1s.

Nous avons conclu dans la partie précédente que le défaut E2 provient des dislocations dans la couche tampon et qu'il traverse la couche barrière jusqu'à la surface. La même nature du défaut L1 nous laisse dire que ces centres existants dans la structure à base d'AlGaN provoquent les mêmes conséquences sur la dégradation des HEMTs à base d'AlInN, voire plus dramatiques au niveau du courant de fuite sous les contacts Schottky. Nous montrerons également dans le chapitre suivant que ce niveau de dislocation qui traverse la couche barrière AlInN peut induire un important courant de fuite.

En comparant les spectres DLTS, nous remarquons l'absence du pic H1 dans les structures à base d'AlInN. Ceci vient confirmer un avantage de ces composants par rapport aux HEMTs à base d'AlGaN. En effet, ces nouveaux composants semblent d'ores et déjà des bons successeurs pour s'affranchir des effets du « gate lag » par rapport à leurs prédécesseurs. Les derniers travaux effectués ont montré que la réduction du « gate lag » vient de la réduction des effets des grilles virtuelles qui est directement lié aux nombres de porteurs piégés à la surface du semi-conducteur ou à l'intérieur de la barrière. Ces grilles virtuelles qui étaient amplifiées dans le cas des HEMTs AlGaN à cause du champ piézoélectrique, sont de moins en moins actives puisque ce champ est minimisé dans les structures à base d'AlInN [37, 38, 39]. Kuzmik a montré que l'insertion de la couche mince d'AlN au cours de la croissance provoque une diminution du champ électrique dans la barrière et par conséquent une baisse du taux de génération des défauts de surface.

L'étude des pièges dans les dispositifs nous conduit naturellement à une discussion de leur fiabilité. En effet, lorsque le composant est sous polarisation, notamment dans le cas des nitrures à caractère piézoélectrique, la dégradation peut évoluer avec l'apparition des défauts supplémentaires dans la structure. A ce titre, le paragraphe suivant sera dédié à l'étude de certains mécanismes physiques provenant des tests de vieillissement accélérés des composants.

V) Etude de la fiabilité des HEMTs à base de GaN

La fiabilité des dispositifs à base de GaN représente le plus grand obstacle face à la commercialisation de cette technologie. Bien que de grands progrès aient été réalisés, dans la mesure où certains constructeurs sont satisfaits d'une durée de vie supérieure à 10^7 heures [40, 41], quelques problèmes majeurs restent à résoudre dans la fabrication. En effet, la durée de vie des composants provenant d'une même plaque diverge [42, 43]. Le défi est donc de

pousser les dispositifs à atteindre de plus longues durées de vies avec le même taux d'échec pour toute une population de composants.

D'un point de vue statistique, la mesure de la fiabilité va permettre d'établir la reproductibilité d'un procédé. Ainsi, dans le domaine des composants, c'est le pourcentage de dégradation du composant par rapport à ses caractéristiques de départ qui va définir cette fiabilité.

Cependant, le problème de la fiabilité réside dans la difficulté d'interprétation à moins que les mécanismes spécifiques de dégradation soient bien reconnaissables. Dans le GaN, il semble y avoir plusieurs chemins de dégradation qui jouent un rôle prépondérant dans le dysfonctionnement des composants.

Afin de déterminer la durée de vie des composants, des tests de stress (ou tests de vieillissement) sont utilisés. Ils permettent d'estimer la durée de vie d'une population sans avoir recours à des temps de mesure élevés, grâce à une accélération du vieillissement des transistors. Divers essais peuvent dévoiler ces mécanismes de défaillance. Il s'agit de soumettre les composants à des conditions de polarisations spécifiques et des températures de tests relativement élevées mais raisonnablement choisies pour que la hausse des températures ne soit pas le seul mécanisme irréversible de défaillance.

Pour tirer des conclusions sur la dégradation au cours des tests de vieillissement, il est nécessaire d'étudier l'évolution des paramètres des transistors tels que le courant de saturation du drain (I_{DSS}), la tension de pincement (V_p) ou la transconductance G_m . Notons qu'il est aussi important d'inclure d'autres paramètres tels que les résistances d'accès et les caractéristiques des contacts qui peuvent aider à identifier correctement les mécanismes de défaillance. Enfin, en plus de la contrainte électrique sur le dispositif, les essais environnementaux sur les composants encapsulés permettent de vérifier la robustesse du produit aux vibrations, à l'humidité, aux chocs (c'est-à-dire à la décharge électrostatique), à la pression...

Notre travail s'est focalisé sur deux aspects de dégradations qui peuvent être en liaison directe avec les mécanismes de génération de défauts par ces tests. Le premier sera l'évolution du courant de saturation du drain (I_{DSS}) avec le temps pour différentes températures de stress. Le second illustrera l'impact des tests de vieillissement sur le contact Schottky et sera présenté dans le chapitre suivant. Avant toute chose, nous allons présenter les résultats de dégradation des composants observés lors des tests de vieillissement qui nous permettront par la suite de mieux interpréter nos résultats.

V-1) *Observation et interprétation des tests de vieillissement effectués à III-V Lab*

Dans le projet CARDYNAL, les tests de vieillissement sur les transistors ont été effectués principalement par III-V Lab sur les trois plaques AEC1388, AEC1389 et AEC1561. Les vieillissements des grandes géométries (FATFET) ont été réalisés à l'IMS. Nous en présentons ici les résultats marquants.

Concernant la plaque AEC1389, plusieurs transistors $8 \times 75 \mu\text{m}$ ont subi des stress en tension continue pendant une durée de 2000 à 3500 heures. Quatre types de conditions de stress ont été appliqués à une même polarisation et quatre différentes températures du canal. Elles sont récapitulées avec l'abréviation de chaque test comme suit :

HTOT175 : $T_{\text{canal}} = 175^\circ\text{C}$, $V_{\text{DS}} = 25 \text{ V}$, $I_{\text{DS}} = 417 \text{ mA/mm}$

HTOT250 : $T_{\text{canal}} = 250^\circ\text{C}$, $V_{\text{DS}} = 25 \text{ V}$, $I_{\text{DS}} = 417 \text{ mA/mm}$

HTOT275 : $T_{\text{canal}} = 275^\circ\text{C}$, $V_{\text{DS}} = 25 \text{ V}$, $I_{\text{DS}} = 417 \text{ mA/mm}$

HTOT320 : $T_{\text{canal}} = 320^\circ\text{C}$, $V_{\text{DS}} = 25 \text{ V}$, $I_{\text{DS}} = 417 \text{ mA/mm}$

Durant les tests HTO, la puissance dissipée a été maintenue constante en contrôlant la tension V_{GS} . La figure III.30 montre l'évolution du courant de saturation I_{DSS} à $V_{\text{GS}} = 0 \text{ V}$ avec la durée du vieillissement.




Figure III.30 : Evolution du courant de saturation de drain I_{DSS} avec la durée de stress des transistors de la plaque AEC1389. La dégradation significative du courant apparaît pour les tests de vieillissements effectués à hautes températures. L'énergie d'activation est calculé à -15 % de dégradation du courant I_{DSS} [Référence].

Nous remarquons une décroissance du courant au tout début du test (première phase) puis, à la suite d'un plateau, une dégradation significative à partir de 120 heures pour les tests à plus hautes températures (troisième phase). Les mesures électriques faites après ces tests ont montré une grande évolution du « drain lag » et du « gate lag » ainsi qu'une augmentation d'un facteur 2 au niveau du bruit basse fréquence $1/f$ [44]. Par conséquent, nous pouvons dire que la température a joué un grand rôle dans la dégradation des performances de ces composants.

La dégradation semble activée thermiquement avec une énergie de 0.6 eV calculée pour une décroissance de 15% du courant I_{DSS} .

La figure montre également une phase intermédiaire (phase 2) après la baisse du courant pendant les premières heures, une récupération est visible dans le cas du test HTO 175°C et elle devient de moins en moins significative jusqu'à sa disparition pour le HTO 320°C. Cet effet peut être dû à un mécanisme de défauts lié à la température, qui piègent les porteurs dans les premières heures puis qui finit par les dépiéger au cours de cette phase.

Plusieurs travaux ont été effectués pour expliquer la première et la troisième phase de dégradation qui conduisent à une baisse significative du courant de saturation de drain. Les mécanismes impliqués pour expliquer l'effet de la dégradation sont principalement :

- Pour des courtes durées de stress [46], le piégeage des électrons chauds (hot electron) dans la couche barrière et la génération de défaut à l'interface AlGa_N/Ga_N après un stress à canal ouvert pendant une durée d'une heure [46].
- la génération d'un courant de trous sous l'effet de l'ionisation par impact des électrons à forte énergie dans la zone d'accès grille-drain [47]
- l'augmentation de la densité des défauts dans la zone d'accès grille-drain à cause du champ électrique localement fort dans cette zone qui génère des électrons chauds après 3000 heures de stress [48]. Ce fort champ électrique provoque un effet piézoélectrique inverse dans cette zone et les défauts créés réduisent fortement la densité du gaz 2D et donc le courant de saturation de drain [49].

Pour analyser le degré de dégradation provoqué par les tests de vieillissement, une observation TEM a été effectuée par III-V Lab sur des transistors qui ont subi des tests HTO équivalents à ceux de la plaque AEC1389. La figure III.31 montre un endommagement du cristal sous la grille du côté drain. Cette fissure traverse la couche barrière jusqu'à la couche GaN. La couche de passivation SiO₂ à la surface semble aussi endommagée autour du défaut.




Figure III.31 : Image TEM d'une coupe transversale, du côté du drain, d'une grille d'un transistor à huit doigts de grille de la plaque AEC1388. Le transistor a subi un test HTO 275°C de 473heures.

Des défauts similaires ont été déjà reportés dans la littérature [50, 51]. Dans ces travaux, il a été démontré que dans le cas des HEMTs AlGa_N/Ga_N soumis à de fortes polarisations, un grand champ électrique apparaît sous la grille du coté du drain. Ceci peut induire un grand stress mécanique qui s'ajoute à la compression due au désaccord de maille. Lorsque l'énergie élastique dépasse une valeur critique, des défauts cristallographiques peuvent apparaître. Ce mécanisme est connu sous le nom d'effet piézoélectrique inverse.

Afin de mieux comprendre la nature des défauts engendrés pendant le vieillissement, nous avons effectué des mesures DLTS qui sont présentées dans la suite.

V-2) **Mise en évidence par DLTS des défauts générés lors du vieillissement des FATFETs**

Étant donné que la DLTS capacitive n'est pas réalisable avec les faibles valeurs de capacité que présentent les transistors 8x75x0.25 μm², nous avons opté pour des mesures DLTS sur des FATFETs. Pour cela, des tests de vieillissement ont été effectués à l'IMS pendant 481

heures, sous une polarisation de grille maintenue à $V_{GS} = -1$ V et une tension $V_{DS} = 25$ V sur le drain.

Les résultats obtenus montrent le même comportement observé lors de la deuxième phase de stress pour les HEMTs vieillis à III-V Lab, au cours de laquelle le courant de saturation de drain subit une augmentation au cours du vieillissement. La figure III.32 montre l'évolution du courant de saturation de drain I_{DSS} ainsi que le courant de fuite de grille I_{GS} au cours du test.




Figure III.32 : (a) Evolution du courant de drain I_{DS} d'un FATFET vieilli à 481 heures. Durant le stress la polarisation de la grille a été maintenue à $V_{GS} = -1$ V et la tension du drain à $V_{DS} = 25$ V. (b) Evolution du courant de fuite de grille I_{GS} au cours du test de vieillissement.

Pendant le stress, l'augmentation du courant de drain est accompagnée d'une baisse du courant de fuite de grille. Cette évolution peut s'expliquer par l'augmentation du nombre de porteurs dans le canal et par la baisse du flux des électrons injectés de la grille jusqu'à la source. Deux principaux mécanismes peuvent justifier ces phénomènes. Le premier, expliquant la baisse du courant de fuite de grille, implique la présence d'électrons chauds injectés dans la zone d'accès grille-drain et accumulés entre la surface de la barrière et la couche de passivation. Ce mécanisme induit une baisse de la densité des électrons libres et par conséquent une diminution du flux du courant injecté par la grille [52, 47]. Le deuxième mécanisme, expliquant la hausse du courant I_{DS} , implique la génération d'un niveau donneur sous l'effet du fort champ électrique dans la zone d'accès grille-drain, qui entraîne l'accumulation des électrons dans la couche barrière qui finissent par être injectés par effet tunnel dans le canal.

Pour vérifier les hypothèses mentionnées plus haut, nous avons effectué des mesures de DLTS en capacité sur ce FATFET avant et après vieillissement. Les mesures après vieillissement ont été faites du côté source et du côté drain afin d'observer l'impact des tests sur la dégradation du composant. La figure III.33 montre les spectres DLTS normalisés mesurés dans les mêmes conditions. La polarisation inverse sur la grille a été maintenue à $V_{GS} (V_{GD}) = -3.5$ V, l'impulsion de remplissage à 0 V pour une durée de 20 ms et la fenêtre de mesure à 20 ms. Comme nous pouvons le remarquer, le pic vers 350 K qui correspond au défaut D, précédemment trouvé dans les structures non vieilles, est toujours présent après les tests de stress du côté grille et du côté drain.

Nous avons vu dans le paragraphe 2-1 que ce niveau correspond à un défaut étendu uniformément réparti dans la couche barrière. Les amplitudes comparables lors des mesures côté source et côté drain révèlent de une répartition latérale homogène. Nous pouvons donc raisonnablement attribuer le défaut D à un niveau de dislocations sous la grille.

Le point marquant est la différence importante liée au vieillissement qui est observable entre 230 K et 280 K :

- (i) Pour la mesure entre grille et source, nous constatons simplement un élargissement asymétrique du pic principal. Cet élargissement peut s'expliquer par un épaulement côté basse température dû à l'apparition d'un niveau de défaut dans la zone de charge d'espace sous la grille mais avec une densité assez faible.
- (ii) Pour la mesure grille-drain, le résultat est marquant puisqu'un nouveau pic vers 250 K apparaît clairement sur la figure. L'analyse permet en fait de distinguer 2 pics dont le diagramme d'Arrhenius et les signatures sont présentées dans la figure III.34.




Figure III.33 : Evolution du spectre DLTS du FATFET vieilli pendant 481 heures à une température 175°C. Les mesures ont été effectués à $V_{GS} = -3.5 V$, une impulsion de remplissage de 0 V d'une durée de 20 ms et une fenêtre de mesure de 20 ms.




Figure III.34 : Diagramme d'Arrhenius et tableau des signatures des pièges T1 et T2 correspondant aux pièges générés dans la zone d'accès grille-drain dégradée après les tests de stress.

Nous pouvons conclure alors que ces deux niveaux à 0.53 eV et 0.59 eV apparaissent à l'extrémité de la grille dans la zone d'accès grille-drain. En accord avec les dégradations constatées après des courtes ou des longues durées de stress, nous confirmons que la dégradation du composant vient de l'endommagement de la zone d'accès grille-drain. Ce mécanisme peut alors être expliqué par le deuxième scénario invoqué auparavant qui implique la génération de centres donneurs en forte densité localisés du côté du drain. Jusqu'à aujourd'hui, plusieurs études effectuées pour comprendre les mécanismes de dégradation dans

les HEMTs à base d'AlGaIn/GaN ont essayé d'étudier ce défaut autour 0.5 eV qui a été reporté dans de nombreux travaux [48, 53, 54, 55, 56]. La simulation de Di Lecce a montré que ce piège qui se trouve à 0.5 eV de la bande de conduction peut s'étendre dans la couche barrière jusqu'à l'interface AlGaIn/GaN. Il faut noter que les conclusions de tous ces travaux récents sont incertaines quant à la nature de ce défaut. Selon certains il se comporte comme un centre accepteur alors que pour d'autres il se manifeste comme un centre donneur. Nos mesures DLTS ont montré qu'il s'agit non seulement d'un centre donneur discret mais aussi d'une mini-bande d'énergie qui se divise en deux niveaux donneurs autour de 0.5 eV.

A noter que l'hypothèse de la création d'un centre accepteur à la surface reste toujours à étudier. Dans ce cas, les mesures en DLTS courant seront un moyen efficace pour voir le comportement de ce types de défauts à la surface puisque les mesures capacitives n'ont pas permis d'exploiter les niveaux accepteurs qui se présentent comme des pièges à trous dans un semiconducteur de type n.

Pour résumer le mécanisme induit par ce défaut, nous avons imaginé que ce centre pourrait être considéré comme un réservoir de charges sous la grille qui accumule les porteurs injectés par la grille puis finit par les dé-piéger au cours du test de stress. Le scénario imaginé est schématisé dans la figure III.35.a. En effet, le flux des électrons injectés par la grille semble être favorisé par le passage du côté drain plutôt que du côté source à travers les défauts qui attirent ces porteurs. Dans ce cas, on assiste à une baisse du courant de fuite grille-source. Ces électrons injectés et accumulés par les différents niveaux de pièges seront ensuite transférés par effet tunnel jusqu'au canal. Ceci induit l'augmentation du courant de drain au cours du stress. La figure III.35.b montre un schéma de bande simplifié qui permet d'expliquer ce mode de conduction à travers les défauts générés par la dégradation. A noter que ce mécanisme ne se produit qu'au cours du stress et que l'effet réel est mesuré à la fin du test de vieillissement. Sur ce FATFET vieilli à 481 heures, nous avons observé, après le test, une dégradation de 10% du courant statique de saturation de drain I_{DSS} mesuré en continu et à canal ouvert.




Figure III.35 : (a) Mécanismes d'injection des porteurs à canal ouvert ($V_{GS} = -1 V$ et $V_{DS} = 25 V$). Les flèches montrent la circulation des électrons dans la structure. Le flux des porteurs injectés par la grille est plus grand vers le drain que vers la source via les niveaux T1 et T2. (b) Le diagramme de bande simplifié montre que les niveaux T1 et T2 peuvent être assimilés à un réservoir de charges qui favorise le passage tunnel des électrons injectés de la grille jusqu'au canal de conduction via la barrière.

VI) Conclusion

Nous avons montré dans ce chapitre deux aspects liés aux mécanismes de défaillance dans les HEMTs à base de GaN. Dans un premier temps, nous avons montré à partir des mesures statiques $I(V)$ et des mesures de capacité que certains effets apparaissent lors des mesures en température. Ces anomalies qui sont à l'origine du kink du courant ou du décalage de la tension de seuil V_{th} dans les caractéristiques de courant sont susceptibles d'être liées au mécanisme de piégeage/ dépiégeage des porteurs par des niveaux de défauts répartis dans les couches épitaxiées du composant.

Le but de la deuxième partie du chapitre était d'effectuer une étude approfondie de ces mécanismes pour extraire les signatures de ces défauts par DLTS. Avec la spectroscopie en capacité, nous avons pu mettre en évidence la présence de certains défauts profonds provoqués par des dislocations à l'hétérointerface et d'autres plus superficiels très probablement localisés à la surface du composant. Nous avons utilisé la DLTS en courant pour étudier le comportement des pièges en fonction de la géométrie du composant. Nous avons vu que certains défauts apparaissent dans les structures à grilles interdigitées de faibles dimensions dont la géométrie spécifique pourrait favoriser les effets de périphérie de grille. Ceci favorise le passage d'un courant par saut de porteurs via les états de surface sous l'effet du champ électrique latéral. D'autres pièges à comportement accepteur sont actifs lorsqu'on utilise des composants à plus grande surface de grille. Ces niveaux provoquent une diminution du courant drain-source par la création d'une grille virtuelle à la surface du

composant. Nous avons aussi identifié un niveau de dislocation qui traverse la couche barrière, un niveau commun aux systèmes AlInN et AlGaN.

Dans la troisième partie du chapitre nous avons présenté les résultats des tests de stress HTO effectués à différentes températures par III-V Lab sur des transistors $8 \times 75 \mu\text{m}$. Les résultats ont montré une dégradation du courant drain-source après les tests de vieillissement ce qui a été confirmé, avec une coupe TEM, par un endommagement du cristal sous la grille du côté drain. L'analyse DLTS sur un FATFET vieilli à 481 heures à l'IMS a montré aussi la génération d'un niveau donneur qui correspond à un défaut localisé dans la zone grille-drain du composant.

VII) ***Bibliographie du chapitre III***

- [1] M. Gonschorek, J.-F. Carlin, E. Feltin, M. A. Py, and N. Grandjean, “High electron mobility lattice-matched AlInN/GaN field-effect transistor heterostructures,” *Applied Physics Letters*, vol. 89, no. 6, p. 062106, 2006.
- [2] J. Haruyama, H. Negishi, Y. Nishimura, and Y. Nashimoto, “Substrate-related kink effects with a strong light-sensitivity in AlGaAs/InGaAs PHEMT,” *Electron Devices, IEEE Transactions on*, vol. 44, pp. 25–33, Jan. 1997.
- [3] M. Somerville, A. Ernst, and J. del Alamo, “A physical model for the kink effect in InAlAs/InGaAs HEMTs,” *Electron Devices, IEEE Transactions on*, vol. 47, pp. 922–930, May 2000.
- [4] B. Brar, K. Boutros, R. E. DeWames, V. Tilak, and R. Shealy, “Impact ionization in high performance AlGaN/GaN HEMTs,” *Proc. IEEE Lester Eastman Conf. High Performance Devices*, p. 487–491, 2002.
- [5] T. Suemitsu, H. Yokoyama, T. Ishii, T. Enoki, G. Meneghesso, and E. Zanoni, “30-nm two-step recess gate InP-Based InAlAs/InGaAs HEMTs,” *Electron Devices, IEEE Transactions on*, vol. 49, pp. 1694–1700, Oct. 2002.
- [6] K. Kunihiro, K. Kasahara, Y. Takahashi, and Y. Ohno, “Experimental evaluation of impact ionization coefficients in GaN,” *Electron Device Letters, IEEE*, vol. 20, pp. 608–610, Dec. 1999.
- [7] C.-H. Lin, W.-K. Wang, P.-C. Lin, C.-K. Lin, Y.-J. Chang, and Y.-J. Chan, “Transient pulsed analysis on GaN HEMTs at cryogenic temperatures,” *Electron Device Letters, IEEE*, vol. 26, no. 10, pp. 710–712, 2005.
- [8] H. F. Sun and C. R. Bolognesi, “Anomalous behavior of AlGaN/GaN heterostructure field-effect transistors at cryogenic temperatures: From current collapse to current enhancement with cooling,” *Applied Physics Letters*, vol. 90, no. 12, p. 123505, 2007.
- [9] G. Meneghesso, F. Zanon, M. Uren, and E. Zanoni, “Anomalous Kink Effect in GaN High Electron Mobility Transistors,” *Electron Device Letters, IEEE*, vol. 30, no. 2, pp. 100–102, 2009.

- [10] R. Vetry, N. Zhang, S. Keller, and U. Mishra, “The impact of surface states on the DC and RF characteristics of AlGaIn/GaN HFETs,” *Electron Devices, IEEE Transactions on*, vol. 48, pp. 560–566, Mar. 2001.
- [11] A. Mazzanti, G. Verzellesi, C. Canali, G. Meneghesso, and E. Zanoni, “Physics-based explanation of kink dynamics in AlGaAs/GaAs HFETs,” *Electron Device Letters, IEEE*, vol. 23, pp. 383–385, July 2002.
- [12] J. Antoszewski, M. Gracey, J. M. Dell, L. Faraone, T. A. Fisher, G. Parish, Y.-F. Wu, and U. K. Mishra, “Scattering mechanisms limiting two-dimensional electron gas mobility in $Al_{0.25}Ga_{0.75}N/GaN$ modulation-doped field-effect transistors,” *Journal of Applied Physics*, vol. 87, no. 8, pp. 3900–3904, 2000.
- [13] R. Oberhuber, G. Zandler, and P. Vogl, “Mobility of two-dimensional electrons in AlGaIn/GaN modulation-doped field-effect transistors,” *Applied Physics Letters*, vol. 73, no. 6, pp. 818–820, 1998.
- [14] Y. Zhang and J. Singh, “Charge control and mobility studies for an AlGaIn/GaN high electron mobility transistor,” *Journal of Applied Physics*, vol. 85, no. 1, pp. 587–594, 1999.
- [15] T. Mizutani, A. Kawano, S. Kishimoto, and K. Maezawa, “Drain current DLTS of normally-off AlGaIn/GaN HEMTs,” *physica status solidi (c)*, vol. 4, no. 4, pp. 1536–1539, 2007.
- [16] A. Y. Polyakov, N. B. Smirnov, A. V. Govorkov, M. G. Mil’vidskij, S. J. Pearton, A. S. Usikov, N. M. Schmidt, A. V. Osinsky, W. V. Lundin, E. E. Zavarin, and A. I. Besulkin, “Deep levels studies of AlGaIn/GaN superlattices,” *Solid-State Electronics*, vol. 47, no. 4, pp. 671–676, 2003.
- [17] P. Muret and A. Philippe, “Deep centres in bulk MOCVD n-type hexagonal GaN thin films and near their interface,” *physica status solidi (c)*, vol. 0, no. 3, pp. 911–915, 2003.
- [18] W. Gotz, N. M. Johnson, R. A. Street, H. Amano, and I. Akasaki, “Photoemission capacitance transient spectroscopy of n-type GaN,” *Applied Physics Letters*, vol. 66, no. 11, pp. 1340–1342, 1995.

- [19] S. Arulkumaran, T. Egawa, H. Ishikawa, and T. Jimbo, “Comparative study of drain-current collapse in AlGa_N/Ga_N high-electron-mobility transistors on sapphire and semi-insulating SiC,” *Applied Physics Letters*, vol. 81, no. 16, pp. 3073–3075, 2002.
- [20] Z.-Q. Fang, D. C. Look, D. H. Kim, and I. Adesida, “Traps in AlGa_N/Ga_N/SiC heterostructures studied by deep level transient spectroscopy,” *Applied Physics Letters*, vol. 87, no. 18, p. 182115, 2005.
- [21] B. Chatterjee and S. A. Ringel, “Hydrogen passivation and its effects on carrier trapping by dislocations in InP/GaAs heterostructures,” *Journal of Applied Physics*, vol. 77, no. 8, pp. 3885–3898, 1995.
- [22] P. Omling, E. R. Weber, L. Montelius, H. Alexander, and J. Michel, “Electrical properties of dislocations and point defects in plastically deformed silicon,” *Phys. Rev. B*, vol. 32, pp. 6571–6581, Nov 1985.
- [23] S. Blight, R. Wallis, and H. Thomas, “Surface influence on the conductance DLTS spectra of GaAs MESFET’s,” *Electron Devices, IEEE Transactions on*, vol. 33, pp. 1447 – 1453, Oct. 1986.
- [24] M. Takikawa, “Electrical Properties of Interface-Traps in Selectively Doped AlGaAs/GaAs Heterostructures,” *Japanese Journal of Applied Physics*, vol. 26, no. Part 1, No. 12, pp. 2026–2032, 1987.
- [25] J. Goostray, H. Thomas, D. Morgan, E. Kohn, A. Christou, and S. Mottet, “Deep level transient spectroscopy of n-AlGaAs/GaAs high electron mobility transistors,” *Electronics Letters*, vol. 26, no. 3, pp. 159 –160, 1990.
- [26] M. Adlerstein, “Electrical traps in GaAs microwave FETs,” *Electronics Letters*, vol. 12, pp. 297 –298, 10 1976.
- [27] A. Valois and G. Robinson, “Characterization of deep levels in modulation-doped AlGaAs/GaAs FET’s,” *Electron Device Letters, IEEE*, vol. 4, pp. 360 – 362, Oct. 1983.
- [28] W. S. Tan, P. A. Houston, P. J. Parbrook, D. A. Wood, G. Hill, and C. R. Whitehouse, “Gate leakage effects and breakdown voltage in metalorganic vapor phase epitaxy AlGa_N/Ga_N heterostructure field-effect transistors,” *Applied Physics Letters*, vol. 80, no. 17, pp. 3207–3209, 2002.

- [29] O. Mitrofanov and M. Manfra, “Poole-Frenkel electron emission from the traps in AlGa_N/Ga_N transistors,” *Journal of Applied Physics*, vol. 95, no. 11, pp. 6414–6419, 2004.
- [30] R. Vetry, N. Zhang, S. Keller, and U. Mishra, “The impact of surface states on the DC and RF characteristics of AlGa_N/Ga_N HFETs,” *Electron Devices, IEEE Transactions on*, vol. 48, pp. 560–566, Mar. 2001.
- [31] G. Meneghesso, G. Verzellesi, R. Pierobon, F. Rampazzo, A. Chini, U. Mishra, C. Canali, and E. Zanoni, “Surface-related drain current dispersion effects in AlGa_N-Ga_N HEMTs,” *Electron Devices, IEEE Transactions on*, vol. 51, no. 10, pp. 1554–1561, 2004.
- [32] H. Hasegawa, T. Inagaki, S. Ootomo, and T. Hashizume, “Mechanisms of current collapse and gate leakage currents in AlGa_N/Ga_N heterostructure field effect transistors,” *Papers from the 30th Conference on the Physics and Chemistry of Semiconductor Interfaces*, vol. 21, no. 4, pp. 1844–1855, 2003.
- [33] A. Zhang, L. Rowland, E. Kaminsky, V. Tilak, J. Grande, J. Teetsov, A. Vertiatchikh, and L. Eastman, “Correlation of device performance and defects in AlGa_N/Ga_N high-electron mobility transistors,” *Journal of Electronic Materials*, vol. 32, pp. 388–394, 2003. 10.1007/s11664-003-0163-6.
- [34] W. Qian, G. S. Rohrer, M. Skowronski, K. Doverspike, L. B. Rowland, and D. K. Gaskill, “Open-core screw dislocations in Ga_N epilayers observed by scanning force microscopy and high-resolution transmission electron microscopy,” *Applied Physics Letters*, vol. 67, no. 16, pp. 2284–2286, 1995.
- [35] J. W. P. Hsu, M. J. Manfra, D. V. Lang, S. Richter, S. N. G. Chu, A. M. Sergent, R. N. Kleiman, L. N. Pfeiffer, and R. J. Molnar, “Inhomogeneous spatial distribution of reverse bias leakage in Ga_N Schottky diodes,” *Applied Physics Letters*, vol. 78, no. 12, pp. 1685–1687, 2001.
- [36] A. Hinoki, S. Kamiya, T. Tsuchiya, T. Yamada, J. Kikawa, T. Araki, A. Suzuki, and Y. Nanishi, “Correlation between the leakage current and the thickness of Ga_N-layer of AlGa_N/Ga_N-HFET,” *physica status solidi (c)*, vol. 4, no. 7, pp. 2728–2731, 2007.
- [37] J. H. Leach, M. Wu, X. Ni, X. Li, . Özgür, and H. Morkoç, “Effect of lattice mismatch on gate lag in high quality InAl_N/Al_N/Ga_N HFET structures,” *physica status solidi (a)*, vol. 207, no. 1, pp. 211–216, 2010.

- [38] J. Kuzmik, J.-F. Carlin, M. Gonschorek, A. Kostopoulos, G. Konstantinidis, G. Pozzovivo, S. Golka, A. Georgakilas, N. Grandjean, G. Strasser, and D. Pogany, “Gate-lag and drain-lag effects in (GaN)/InAlN/GaN and InAlN/AlN/GaN HEMTs,” *physica status solidi (a)*, vol. 204, no. 6, pp. 2019–2022, 2007.
- [39] F. Medjdoub, D. Ducatteau, C. Gaquiere, J.-F. Carlin, M. Gonschorek, E. F. =n, M. Py, N. Grandjean, and E. Kohn., “Evaluation of AlInN/GaN HEMTs on sapphire substrate in microwave, time and temperature domains,” *Electronics Letters*, vol. 43, pp. 71 – 72, 2007.
- [40] S. Lee, R. Vetry, J. Brown, S. Gibb, W. Cai, J. Sun, D. Green, and J. Shealy., “Reliability assessment of AlGaIn/GaN HEMT technology on SiC for 48V applications,” *IEEE CFP08RPS-CDR 46th Annual International Reliability Physics Symposium, Phoenix AZ*, pp. 446–449, 2008.
- [41] A. Conway, M. Chen, P. Hashimoto, P. Willadsen, and M. Micovic., “Accelerated RF life testing of GaN HFETs,” *45th Annual International Reliability Physics Symposium, Phoenix AZ*, pp. 472–475, 2007.
- [42] J. Jimenez and U. Chowdhury., “X-band GaN FET reliability,” *IEEE 46th Annual Reliability Physics Symp, Phoenix*, pp. 429–435, 2008.
- [43] Y. Inoue, S. Masuda, M. Kanamura, T. Ohki, K. Makiyama, N. Okamoto, K. Imanishi, T. Kikkawa, N. Hara, H. Shigematsu, , and K. Joshin., “Degradation-mode analysis for highly reliable GaN HEMT,” *IEEE MTT-S International Microwave Symposium Digest*, pp. 639–642, 2007.
- [44] Y. Douvry, V. Hoel, J. De Jaeger, N. Defrance, C. Sury, N. Malbert, N. Labat, A. Curutchet, C. Dua, M. Oualli, M. Piazza, J. Bluet, W. Chikhaoui, and C. Bru-Chevallier, “Temperature dependent degradation modes in AlGaIn/GaN HEMTs,” *Microwave Integrated Circuits Conference (EuMIC) Symposium*, pp. 114 – 117, 2010.
- [45] G. Koley, V. Tilak, L. Eastman, and M. Spencer, “Slow transients observed in AlGaIn/GaN HFETs: effects of SiNx passivation and UV illumination,” *Electron Devices, IEEE Transactions on*, vol. 50, no. 4, pp. 886 – 893, 2003.
- [46] D. Sahoo, R. Lal, H. Kim, V. Tilak, and L. Eastman, “High-field effects in silicon nitride passivated GaN MODFETs,” *Electron Devices, IEEE Transactions on*, vol. 50, pp. 1163 – 1170, May 2003.

- [47] R. Menozzi, P. Cova, C. Canali, and F. Fantini, "Breakdown walkout in pseudomorphic HEMT's," *Electron Devices, IEEE Transactions on*, vol. 43, pp. 543 –546, Apr. 1996.
- [48] A. Sozza, C. Dua, E. Morvan, M. diForte Poisson, S. Delage, F. Rampazzo, A. Tazzoli, F. Danesin, G. Meneghesso, E. Zanoni, A. Curutchet, N. Malbert, N. Labat, B. Grimbert, and J.-C. De Jaeger, "Evidence of traps creation in GaN/AlGaIn/GaN HEMTs after a 3000 hour on-state and off-state hot-electron stress," pp. 4 pp. –593, 2005.
- [49] J. Joh and J. A. del Alamo, "Mechanisms for Electrical Degradation of GaN High-Electron Mobility Transistors," pp. 1 –4, 2006.
- [50] S. Park, C. Floresca, U. Chowdhury, J. L. Jimenez, C. Lee, E. Beam, P. Saunier, T. Balistreri, and M. J. Kim, "Physical degradation of GaN HEMT devices under high drain bias reliability testing," *Microelectronics Reliability*, vol. 49, no. 5, pp. 478 – 483, 2009. 2008 Reliability of Compound Semiconductors (ROCS) Workshop.
- [51] J. del Alamo and J. Joh, "GaN HEMT reliability," *Microelectronics Reliability*, vol. 49, no. 9-11, pp. 1200 – 1206, 2009. 20th European Symposium on the Reliability of Electron Devices, Failure Physics and Analysis, 20th European Symposium on the Reliability of Electron Devices, Failure Physics and Analysis.
- [52] M. Faqir, *Analysis of the physical mechanisms limiting performance and reliability of GaN based HEMTs*. PhD thesis, University of Modena e Reggio Emilia and University of Bordeaux 1, 2009.
- [53] V. D. Lecce, M. Esposto, M. Bonaiuti, G. Meneghesso, E. Zanoni, F. Fantini, and A. Chini, "Experimental and simulated dc degradation of GaN HEMTs by means of gate-drain and gate-source reverse bias stress," *Microelectronics Reliability*, vol. 50, no. 9-11, pp. 1523 – 1527, 2010. 21st European Symposium on the Reliability of Electron Devices, Failure Physics and Analysis.
- [54] J. Joh and J. del Alamo, "Impact of electrical degradation on trapping characteristics of GaN high electron mobility transistors," pp. 1 –4, 2008.
- [55] A. Chini, M. Esposto, G. Meneghesso, and E. Zanoni, "Evaluation of GaN HEMT degradation by means of pulsed I-V, leakage and DLTS measurements," *Electronics Letters*, vol. 45, pp. 426 –427, 9 2009.

[56] N. Malbert, N. Labat, A. Curutchet, C. Sury, V. Hoel, J.-C. de Jaeger, N. Defrance, Y. Douvry, C. Dua, M. Oualli, M. Piazza, C. Bru-Chevallier, J.-M. Bluet, and W. Chikhaoui, “Reliability assessment in different HTO test conditions of AlGa_N/Ga_N HEMTs,” pp. 139 – 145, May 2010.

Chapitre IV : Etude approfondie du contact de grille

I) *Introduction*

L'étude des mécanismes physiques responsables des dégradations des transistors HEMTs s'appuie sur plusieurs phases de caractérisations. L'analyse du contact Schottky de ce type de dispositifs est l'une des étapes indispensables pour la compréhension des effets qui limitent les performances des composants (courant de fuite, abaissement de la barrière ...). Dans ce chapitre, nous effectuons une étude du courant de grille en direct et en inverse. Nous décrivons dans chacun des cas l'ensemble des mécanismes intervenant dans le transport des charges à travers la barrière métal-semiconducteur (MS) en insistant sur le comportement de la hauteur de barrière dans les différents cas étudiés.

Cette étude est complémentaire de celle effectuée sur les défauts au chapitre précédent puisque nous sommes confrontés directement à l'intervention de certains de ces pièges dans les mécanismes de transport à travers les contacts Schottky. Le comportement du contact Schottky est étudié dans le cas des transistors non vieillis ainsi que dans le cas des composants qui ont subi des tests de dégradation. Nous analysons l'effet des conditions des tests sur la stabilité des contacts et nous discuterons des phénomènes susceptibles d'expliquer l'origine des mécanismes de conduction parasite.

II) *La Barrière Métal-Semiconducteur*

II-1) *Le modèle Schottky idéal*

La hauteur de barrière Schottky (barrière de potentiel pour les électrons, dans le cas d'un semiconducteur de type n) est due à la différence entre le travail de sortie du métal (Φ_m) et l'affinité électronique du semiconducteur (χ_s). Le travail de sortie du métal correspond à l'énergie minimale nécessaire pour extraire un électron situé au niveau de Fermi (E_{FM}) et l'amener au niveau du vide, sans vitesse initiale. Dans le cas du semiconducteur, le niveau de Fermi est une donnée extrinsèque dépendante du dopage du semiconducteur. On définit ainsi l'affinité électronique (χ_s) ; elle correspond à l'énergie minimale à fournir à un électron situé au bas de la bande de conduction pour l'extraire du semiconducteur et l'amener dans le vide, sans vitesse initiale.

La figure IV.1 présente le schéma de bandes du métal et du semiconducteur, avant et après le contact Schottky, à l'équilibre thermodynamique. Dans notre cas, le semiconducteur utilisé

est le nitrure de gallium qui est naturellement de type n. Par conséquent, il est nécessaire d'utiliser un métal dont le travail de sortie est supérieur à celui du semiconducteur pour obtenir une barrière Schottky.




Figure IV.1 : Diagramme énergétique du contact métal/semiconducteur (a) avant contact (b) après contact.

L'alignement des niveaux de Fermi lorsque le système est à l'équilibre thermodynamique implique une courbure des bandes de conduction et de valence dans le semiconducteur. La hauteur de barrière Schottky s'écrit alors :

$$\phi_B = \phi_M - \chi_S \quad (\text{IV-1})$$

Le processus de transfert de charge se fait par la migration des électrons du semiconducteur vers le métal, laissant des ions donneurs ionisés près de l'interface MS. Le dipôle électrique résultant va progressivement s'opposer à la migration des électrons jusqu'à ce que l'équilibre des charges soit atteint. A ce moment là, un potentiel de surface V_d (potentiel de diffusion), correspondant à la différence entre les travaux de sortie des deux matériaux, va fixer cet état d'équilibre. A noter que ce mécanisme définit dans le cas des transistors HEMTs le contact d'électrode de grille dont le rôle est de moduler la densité d'électrons dans le canal.

II-2) *Le modèle de Bardeen*

Dans ce qui précède, nous avons totalement ignoré la présence des états de surface qui jouent un rôle très important dans les mécanismes de transport à travers la grille d'un transistor. En effet, à la surface du semiconducteur, la coupure abrupte du réseau périodique est à l'origine

d'un grand nombre d'états électroniques localisés avec des niveaux d'énergie discrets dans la bande interdite. La stabilité des états électroniques en surface peut alors être obtenue par l'adsorption d'atomes étrangers, comme l'oxygène, entraînant l'oxydation de la surface.

En 1947, Bardeen a montré que ce concept peut induire le blocage (« pinning » en anglais) du niveau de Fermi qui va rester en bas de la bande vide d'états de surface quel que soit le dopage du semiconducteur. Cet effet va provoquer une courbure des bandes à la surface et le niveau de Fermi sera maintenu horizontal à l'équilibre thermodynamique. Chaque état de surface est soit donneur, c'est-à-dire neutre lorsqu'il est occupé et positivement chargé s'il est vide, soit accepteur, c'est-à-dire neutre lorsqu'il est vide et négativement chargé lorsqu'il est occupé. La distribution des donneurs et accepteurs dépend de la composition chimique de l'interface. On définit le niveau neutre Φ_0 comme le niveau d'énergie le plus haut des états occupés, dans le cas où la surface est neutre.

En fait, le concept de base de ce modèle introduit l'existence d'une couche d'interface (δ) très fine (de 2 à 10 Å) qui se présente comme une couche d'oxyde ou d'impuretés qui peuvent se déposer à l'interface MS lors de l'élaboration des contacts. Si la densité d'états d'interface est très forte, le passage des porteurs du semiconducteur vers le métal à travers cette couche ne va pas déplacer la position du maximum des états occupés et le niveau de Fermi va rester bloqué près de Φ_0 . Ainsi, au contact des deux matériaux, l'échange de porteurs se fait non plus entre le métal et le semiconducteur mais entre le métal et les états d'interface. Le métal n'agit plus sur la courbure de bandes et la hauteur de la barrière Schottky est alors fixée par le blocage du niveau de Fermi, comme le montre la figure IV.2. Dans ce cas, la hauteur de barrière s'écrit :

$$q\phi_B = E_g - q\phi_0 \quad (\text{IV-2})$$




Figure IV.2 : Diagramme énergétique du contact métal/semiconducteur en présence d'états de surface.

II-3) *Le modèle général*

Nous appelons modèle général du contact MS, un modèle avec un contact pourvu d'une densité de surface dans le semiconducteur et éventuellement d'une couche interfaciale. Le concept de base de ce modèle introduit l'existence d'un dipôle dû aux états de surface. On définit ainsi la densité des charges correspondantes Q_{SS} par [1]:

$$Q_{SS} = -qD_s(E_g - q\phi_0 - q\phi_B) \quad (IV-3)$$

Où D_s ($V^{-1}.cm^{-2}$) est la densité d'états de surface. Dans ce modèle, Cowley et Sze [2] ont inclut la sensibilité de la barrière Schottky au travail de sortie du métal. Dans ce cas la hauteur de barrière en présence d'états d'interface MS s'écrit :

$$q\phi_B = \gamma(q\phi_M - q\chi_s) + (1-\gamma)(E_g - q\phi_0) \quad (IV-4)$$

Où

$$\gamma = \frac{\epsilon_i}{\epsilon_i + q^2 D_s \delta} \quad (IV-5)$$

Avec ϵ_i la permittivité de la couche interfaciale isolante. Le paramètre sans dimension γ varie entre zéro et l'unité et dépend de la densité des états de surface. Si $qD_s\delta \ll \epsilon_i$, alors γ se rapproche de l'unité et l'équation se ramène à la limite de Schottky. Si $qD_s\delta \gg \epsilon_i$, alors γ se rapproche de zéro et l'équation se ramène à la limite de Bardeen.

Une autre approche, développée par Kurtin *et al.* [3], considère que la présence d'états de surface est relié au caractère « ionique-covalent » du semiconducteur. Cette ionicité est mesurée par la différence d'électronégativité des constituants du matériau. Ainsi, ils définissent le paramètre S qui représente la sensibilité de la barrière Schottky Φ_B au travail de sortie du métal Φ_M pour différents semiconducteurs (ioniques et covalents). Cet indice est donné par :

$$S = \frac{d\phi_B}{d\phi_M} \quad (IV-6)$$

Pour les semiconducteurs covalents comme le Si ou pseudo-covalents comme le GaAs, le paramètre S est très faible (proche de zéro) impliquant que la hauteur de barrière est peu sensible au travail de sortie du métal : ainsi le blocage du niveau de Fermi est favorisé.

En revanche, pour les matériaux les plus ioniques comme les nitrures d'éléments III, qui présentent une différence d'électronégativité des éléments supérieure à 1 eV, le paramètre S s'approche de 1 et tout se passe comme si le niveau de Fermi n'était pas bloqué en surface.

Cependant, plusieurs travaux dans la littérature [4, 5, 21, 7] ont montré une contradiction avec les observations de Kurtin. En effet dans les hétérostructures d'AlGaIn/GaN, la polarisation spontanée et piézoélectrique de la couche d'AlGaIn génère deux plans de charges opposés de part et d'autre de la surface. Dès lors, pour que la structure soit parfaitement stable, ces plans de charges peuvent être des centres recombinants liés à d'autres espèces ioniques créant ainsi les états de surface, ce qui expliquerait le blocage du niveau de Fermi.

III) Mécanismes de conduction dans un contact M-S

Contrairement aux jonctions PN où le transport du courant est dû aux porteurs minoritaires, dans un contact Schottky les processus de conduction sont essentiellement dus aux porteurs majoritaires. Plusieurs mécanismes sont à l'origine de ce transport et peuvent se manifester simultanément ou séparément, en polarisation directe ou inverse. Nous décrivons dans la figure IV.3 ci-dessous et dans ce qui suit les principaux mécanismes de transport de charge à travers une barrière Schottky.




Figure IV.3 : Principaux mécanismes de conduction des électrons dans un contact Schottky sous polarisation (a) directe et (b) inverse.

Polarisation directe :

- (1) Le courant direct provient des électrons ayant une énergie supérieure à celle de la hauteur de barrière de potentiel. Lorsque la température est suffisante, le flux d'électrons qui provient de l'intérieur du semiconducteur est émis au dessus de la barrière, ceci est connu sous le nom de phénomène *d'émission thermoïonique*.
- (2) Lorsque la température d'utilisation est suffisante pour que les électrons atteignent la zone étroite de l'interface MS, les porteurs peuvent passer à travers la barrière sous l'effet du champ électrique. Ce mode de transport est appelé *émission thermoïonique assisté par effet de champ*.
- (3) Les électrons passent à travers la barrière via les niveaux de défauts proches de la bande de conduction. *C'est l'effet tunnel assisté par défauts*.

Polarisation inverse :

- (1) *Emission thermoïonique*.
- (2) Dans le cas d'une polarisation inverse, la probabilité de transit à travers la barrière est trop faible, sauf lorsque le champ électrique à l'interface MS est suffisamment important pour donner une forme triangulaire à la barrière. Quand les électrons injectés ont une énergie importante pour arriver à cette zone étroite, ils peuvent être injectés sous l'effet du champ électrique dans la bande de conduction du semiconducteur. *C'est l'effet tunnel Fowler-Nordheim*.
- (3) Sous l'effet d'un faible champ électrique, les électrons peuvent transiter de piège en piège par effet thermoïonique local. Pour une conduction de ce type, l'énergie de l'électron doit être supérieure à la hauteur de barrière entre deux pièges. Ce mécanisme est connu sous le nom *d'effet Poole-Frenkel*.
- (4) Lorsque l'incurvation des bandes est importante à l'interface MS, les électrons ont la possibilité de passer directement à travers la barrière. *C'est l'effet tunnel direct*

Dans le cadre de cette thèse, nous nous sommes intéressés aux différents modes qui peuvent être en liaison directe avec les mécanismes assistés par défauts. A savoir : le courant tunnel Fowler-Nordheim et/ou assisté par défaut et l'émission sous l'effet Poole-Frenkel seront traités dans l'étude du courant en inverse. Pour l'étude du courant en direct, le travail a été

focalisé sur le courant thermoïonique et l'effet des défauts d'interface MS sur ce mode de conduction.

Dans le paragraphe suivant, nous décrivons les deux principaux modes de conduction dans le cas des diodes de bonne qualité d'interface appelés homogènes, à savoir le modèle thermoïonique « pur » et le modèle de conduction par effet tunnel. Ensuite nous montrerons la limite du modèle classique dans le cas des diodes à caractère inhomogène.

III-1) *Diode homogène*

III-1-1) **Modèle thermoïonique**

La théorie de l'émission thermoïonique représente le mode de conduction standard pour la barrière Schottky. Le courant dû à cet effet provient des électrons ayant une énergie supérieure à celle de la hauteur de barrière de potentiel. Sa validité repose sur le respect des hypothèses suivantes :

Les électrons à l'interface du semiconducteur sont en équilibre thermique avec ceux du volume.

Le flux du courant n'affecte pas l'équilibre.

La considération de ces hypothèses implique que le pseudo niveau de Fermi reste dans la région de charge d'espace.

Dans ces conditions, la densité du courant due à l'émission thermoïonique s'écrit :

$$J = J_s \left[\exp\left(\frac{qV - R_s I}{nkT}\right) - 1 \right] \quad (\text{IV-7})$$

Où V est la tension appliquée, n le facteur d'idéalité de la diode k la constante de Boltzmann, T la température, Rs la résistance série de la diode et J_s (A.cm^{-2}) le courant de saturation donné par l'expression suivante :

$$J_s = A^* T^2 \exp\left(-\frac{q\phi_B}{kT}\right) \quad (\text{IV-8})$$

Où ϕ_B est la hauteur de barrière et A^* ($\text{A.cm}^{-2}.\text{K}^{-2}$) la constante de Richardson spécifique du matériau donnée par :

$$A^* = \frac{4\pi m^* qk^2}{h^3} \quad (\text{IV-9})$$

m^* est la masse effective de l'électron dans le semiconducteur et h la constante de Planck.

Dans le modèle thermoïonique, et en tenant compte de l'abaissement de barrière dû à l'effet de la force image, la hauteur de barrière ϕ_B devient :

$$\phi_B = \phi_{B0} - \Delta\phi_{fi}(V) \quad (\text{IV-10})$$

Où ϕ_{B0} est la valeur de la hauteur de barrière sans tenir compte de $\Delta\phi_{fi}$ qui correspond à l'abaissement dû à la force image qui est exprimé par :

$$\Delta\phi_{fi}(V) = \left[\frac{q^3 N_d}{8\pi^2 \epsilon_s^3} \left(\phi_B - V - V_n - \frac{kT}{q} \right) \right]^{1/4} \quad (\text{IV-11})$$

Où ϵ_s est la permittivité et N_d le niveau de dopage du semiconducteur et V_n la différence d'énergie entre le niveau de Fermi et le bas de la bande de conduction.

III-1-2) Courant par effet tunnel

Il existe deux modes de transport par effet tunnel à travers une barrière Schottky, l'un qui dépend de la température (émission thermoïonique assistée par effet de champ), et l'autre qui dépend du dopage (émission par effet de champ).

La contribution de ces deux modes de conduction ainsi que le mode thermoïonique, sous polarisation directe, a été simplifiée par Yu *et al.* [8] sous la forme d'un courant total décrit par la formule suivante (A est la surface du contact) :

$$I = AA^*T^2 \exp\left(\frac{-q\phi_B}{kT}\right) \exp\left(\frac{qV}{kT}\right) + \frac{AA^*T^2}{\alpha} \left\{ \exp\left(\frac{-q\phi_B}{kT}\right) \exp\left(\frac{qV}{kT}\right) - \exp\left(\frac{-q\phi_B}{E_{00}}\right) \exp\left(\frac{qV}{E_{00}}\right) \exp\left(\alpha \frac{V_n}{kT}\right) \right\}$$

Où E_{00} représente l'énergie caractéristique du semiconducteur relative à la probabilité de transmission par effet tunnel (transparence tunnel) :

$$E_{00} = \frac{q\hbar}{2} \sqrt{\frac{N_d}{m^* \epsilon_s}} \quad (\text{IV-13})$$

Et

$$\alpha = [(kT/E_{00}) - 1] \quad (\text{IV-14})$$

Dans le cas où $E_{00} \rightarrow 0$, le second terme de l'équation devient nul et le courant revient au modèle thermoïonique « pur » en prenant $n = 1$.

Comme nous l'avons déjà mentionné au début du paragraphe, il faut noter qu'il existe aussi d'autres modèles qui peuvent décrire les mécanismes de transport. Dans le cadre de cette thèse, nous nous sommes principalement intéressés aux dysfonctionnements liés au courant thermoïonique et au courant tunnel. Nous allons voir dans le paragraphe suivant que l'analyse des caractéristiques $I(V)$ des diodes Schottky est généralement perturbée par l'existence de non-idéalités dans le comportement électrique des diodes réelles. Nous montrerons que si certains résultats expérimentaux s'accommodent d'une interprétation simple (courant thermoïonique pur, hauteur de barrière uniforme...) cela est loin de représenter la majorité des cas.

III-2) *Diode inhomogène*

En général, les modèles standards décrits précédemment ne permettent pas de décrire tous les mécanismes de conduction dans un contact Schottky, surtout dans le cas des filières de matériaux pour lesquelles la technologie n'est pas parfaitement mature. En effet, la hauteur de la barrière peut dépendre de plusieurs paramètres tels que la rugosité de l'interface MS, les procédés de préparation de l'interface, où encore l'existence de multiples phases à l'interface après les étapes de recuit de contacts. Ces imperfections peuvent introduire des inhomogénéités par la génération de défauts à l'interface. Plusieurs modèles ont été développés pour essayer de rendre compte de ces effets indésirables. Nous allons citer quelques modèles en liaison directe avec notre étude.

III-2-1) **Modèle à double hauteur de barrière**

Dans le cas de ce modèle, les anomalies présentes dans les caractéristiques $I(V)$ peuvent être simulées par la présence de deux phases à l'interface qui peuvent induire deux hauteurs de barrières différentes. Le modèle est équivalent à un circuit constitué de deux diodes indépendantes en parallèle [9, 10, 11, 12, 13]. La première diode a une hauteur de barrière Schottky basse (HBB) ϕ_B^L , un facteur d'idéalité n^L et une surface noté $A \times \varepsilon$ avec A la surface

de la diode initiale et ε la proportion de la surface correspondante. La seconde diode a une hauteur de barrière haute (HBH) ϕ_B^H , un facteur d'idéalité n^H et une surface $A(1-\varepsilon)$.

Le circuit électrique équivalent ainsi qu'une mesure $I(V)$ représentant ce modèle sont illustrés sur la figure IV.4.




Figure IV. 4 : Circuit électrique équivalent et exemple de caractéristique $I(V)$ en direct pour le modèle à double hauteur de barrière.

On a $R_S^L = \frac{R_c}{A\varepsilon}$ et $R_S^H = \frac{R_c}{A(1-\varepsilon)}$ avec R_c la résistance de contact et R_p une résistance série

liée au système de mesure. Ce résultat explique la présence d'une barrière basse qui apparaît à basse température et qui domine à faible polarisation. Cette barrière n'est plus visible quand le champ électrique augmente : les porteurs franchissent alors la barrière haute. A partir de cette base, d'autres modèles plus sophistiqués ont été développés pour expliquer les inhomogénéités de la hauteur de barrière.

III-2-2) Modèle de Tung

Des simulations numériques ont montré que dans le cas où les fluctuations spatiales de la hauteur de barrière du contact MS sont à une échelle comparable à l'étendue de la zone de charge d'espace, le modèle à deux diodes parallèles n'est plus applicable [14]. L'effet « Pinch Off » de la théorie de Tung [15, 16, 17] donne dans ce cas une explication cohérente de plusieurs anomalies dans les résultats expérimentaux. La principale différence avec la théorie précédente est que la théorie du « Pinch-off » tient compte de l'interaction entre les sections

voisines d'une même interface. La figure IV.5 montre l'effet de l'interaction de deux hauteurs de barrière [18].




Figure IV.5 : Représentation 3D de la distribution de potentiel d'une diode Schottky due à la présence d'une HBH et une HBB selon le modèle de Tung d'après [18].

La flèche montre que l'électron provenant du semiconducteur ne peut pas passer directement par la barrière basse ($\Phi_{BL} = 0.3V$) mais il doit surmonter une barrière de potentiel supérieure à cette valeur. Le critère de « Pinch-off » du potentiel de la HBB est valable lorsque :

$$\frac{\Delta\phi_B}{V_d} > \frac{2R_0}{w} \quad (IV-15)$$

Avec $\Delta\phi_B = \phi_B^H - \phi_B^L$, V_d est la courbure de bande totale, w est la largeur de la zone de charge d'espace et R_0 est le rayon de la région liée la HBB.

III-2-3) Modèle de Werner

Le modèle développé par Werner et Güttler [19, 20] est couramment le plus utilisé vue sa validité dans le cas des faibles inhomogénéités de barrière et la simplicité d'interpréter le sens physique des anomalies du courant mesuré. Ce modèle montre que la hauteur de barrière et le coefficient d'idéalité peuvent varier avec la température et que cette variation est due principalement à une fluctuation spatiale de la hauteur de barrière autour d'une valeur moyenne, comme le montre la figure IV.6. Les principales causes restent toujours la rugosité de l'interface MS, les défauts générés à l'interface lors de la croissance du matériau ou pendant la réalisation des contacts.




Figure IV.6 : Diagramme énergétique qui montre les fluctuations spatiales de la hauteur de barrière MS décrit par le modèle de Werner.

D'un point de vue mathématique, le modèle de Werner introduit une distribution gaussienne de la hauteur de barrière autour d'une valeur moyenne $\bar{\phi}_B$ avec une déviation standard σ . Cette distribution continue s'écrit sous la forme suivante :

$$P(\phi_B) = \frac{1}{\sigma\sqrt{2\pi}} \exp\left[-\frac{(\bar{\phi}_B - \phi_B)^2}{2\sigma^2}\right] \quad (\text{IV-16})$$

Où $\frac{1}{\sigma\sqrt{2\pi}}$ est une constante de normalisation. Le courant total $I(V)$ à travers la diode

Schottky en tenant compte de l'inhomogénéité de la barrière peut s'écrire sous la forme :

$$I(V) = \int_{-\infty}^{+\infty} I(\phi_B, V) P(\phi_B) d\phi_B \quad (\text{IV-17})$$

L'intégration de cette expression nous donne une relation entre la hauteur de barrière apparente ϕ_B et la hauteur de barrière moyenne :

$$\phi_B(T) = \bar{\phi}_B - \frac{q\sigma^2}{2kT} \quad (\text{IV-18})$$

Cette expression montre que l'effet des fluctuations est plus accentué à basse température. La valeur moyenne $\bar{\phi}_B$ peut être comparable à celle extraite des mesures $C(V)$, qui restent toujours peu sensibles aux fluctuations locales de la barrière. Cet effet provient du fait que les inhomogénéités spatiales sont négligeables par rapport à l'étendue de la ZCE dans le cas des

mesures $C(V)$, alors que le passage du courant à travers le contact s'effectue préférentiellement au travers des régions de barrière basse de la distribution.

Dans le cas où le courant est décrit par le modèle thermoïonique, et si on suppose que la hauteur de barrière dépend du potentiel appliqué, l'expression du courant sera donnée par la formule suivant :

$$I = AA^*T^2 \exp\left(-\frac{q\phi_B(V,T)}{kT}\right) \exp\left(\frac{qV - R_S I}{nkT}\right) \quad (\text{IV-19})$$

Ainsi on peut facilement extraire l'expression suivante du facteur d'idéalité en fonction du potentiel appliqué et de la température :

$$\frac{1}{n} - 1 = -\frac{1}{V} [\phi_B(V,T) - \phi_{B0}] \quad (\text{IV-20})$$

Avec ϕ_{B0} la valeur de la hauteur de barrière extrapolée à potentiel nul. Cependant, dans le cas d'une distribution gaussienne de la barrière cette expression devient :

$$\frac{1}{n} - 1 = -\frac{1}{V} (\overline{\phi_B}(V,T) - \overline{\phi_{B0}}) + \frac{1}{V} \left(\frac{q(\sigma^2(V) - \sigma_0^2)}{2kT} \right) \quad (\text{IV-21})$$

Où σ_0 est la déviation standard à potentiel nul. De plus, si on suppose une dépendance linéaire de $\overline{\phi_B}$ et de σ^2 avec le potentiel appliqué, on peut écrire alors :

$$\overline{\phi_B}(V) - \overline{\phi_{B0}} = \rho_2 V \quad (\text{IV-22})$$

$$\sigma^2(V) - \sigma_0^2 = \rho_3 V \quad (\text{IV-23})$$

Où ρ_2 et ρ_3 sont les coefficients de déformation de la distribution de la barrière sous l'effet du potentiel appliqué. En les introduisant dans l'expression du facteur d'idéalité (IV-21), on peut obtenir une relation linéaire entre $\frac{1}{n} - 1$ et $\frac{1}{T}$ défini dans l'équation suivante :

$$\frac{1}{n} - 1 = -\rho_2 + \frac{q\rho_3}{2kT} \quad (\text{IV-24})$$

A noter que dans notre étude qui est basée sur ces modèles, nous avons négligé la diminution de la largeur de la bande interdite des semiconducteurs quand la température augmente. Cet

effet provoque un abaissement de la hauteur de barrière MS et par conséquent minimise les fluctuations du potentiel à la surface.

IV) Procédés expérimentaux

Dans cette partie, nous étudions les grilles des transistors des différentes plaques à notre disposition : AEC1388(89) et AEC1561. Dans le cas des 2 premières plaques, la barrière Schottky est de type métal/AlGaN. L'étude a été effectuée pour différentes géométries de grille reportées dans le tableau IV.1. Le deuxième système étudié est de type métal/AlInN extrait de la plaque AEC1561 (voir tableau III-1). Le procédé de fabrication de ces transistors a été présenté dans le chapitre III (§II).

Les appareillages utilisés pour les mesures de capacité ainsi que pour les mesures courant-tension sont décrits ci-dessous :

Banc de mesure de capacité-tension:

Les mesures $C_G(V_{GS})$ ont été effectuées à l'aide d'un analyseur Agilent 4284A variable en fréquence dans la gamme de 20Hz-100MHz.

Banc de mesure de courant-tension :

Deux bancs de mesures sont utilisés pour les mesures $I_G(V_{GS})$. L'usage d'un banc de mesure sous pointes est consacré aux transistors de faibles dimensions montés dans des boîtiers « Egide ». Ce type de boîtier offre une meilleure stabilité de mesure et permet de s'affranchir des oscillations au niveau du courant grille-source. Les mesures sont effectuées sous vide dans une enceinte cryogénique à circulation d'azote ou d'hélium. L'équilibre à une température donnée s'effectue via un contrôleur de température à correcteur PID réglable. La résolution lors de la mesure est de ± 2 K. L'analyse du courant se fait grâce un appareil Keithley 4200 avec une résolution en courant de ± 10 fA.

Dans le cas des FATFET et des GTLM, les boîtiers sont montés directement dans le cryostat et les mesures de courant sont effectuées grâce à un analyseur HP 4156A. Le système cryogénique utilisé pour les mesures en température est le même que celui décrit lors des mesures de courant $I_{DS}(V_{DS})$. Le système offre une résolution en courant de ± 10 fA à ± 100 mA et une résolution en température de ± 1 K dans une gamme entre 77 K et 500 K.

Echantillon	Barrière/ Epaisseur (nm)	Contact	Lg (μm)	Nbre de grilles	Wg (μm)
<u>AEC 1388</u>					
FATFET (GD)	$\text{Al}_{0.24}\text{Ga}_{0.76}\text{N}$	22	Mo/Au	100	160
GTLM 30 (MD)	/	/	/	30	125
T_1x2x50 (FD)	/	/	/	1	2
<u>AEC 1389 (vieillis)</u>					
HTO175_18-17	$\text{Al}_{0.23}\text{Ga}_{0.77}\text{N}$	22	Mo/Au	0,25	8
HTO250_19-36	/	/	/	/	/
HTO320_19-24	/	/	/	/	/
<u>AEC 1561</u>					
FATFET (GD)	$\text{Al}_{81.4}\text{In}_{18.6}\text{N}$	11	Ni/Au	100	160

Tableau IV.1 : Structures étudiées extraites des trois plaques différentes

Dans le but de ne conserver que des résultats exploitables qui montrent un sens physique réel, nous avons trié les composants afin de s'affranchir de ceux qui présentent beaucoup de courant de fuite ou des anomalies telles que des oscillations du courant en inverse. Cela permet d'approfondir les études sur l'origine des inhomogénéités et permet surtout d'appliquer les modèles décrits pour extraire correctement les paramètres physiques.

V) *Etude de courant de grille en direct*

V-1) *Extraction des paramètres électriques*

Au premier ordre, l'analyse des valeurs expérimentales du courant en direct $I_G(V_{GS})$ se fait par le modèle thermoïonique pur décrit par la formule (IV-7). Cette expression peut être simplifiée dans le cas où $V > \frac{3kT}{q}$ ($\approx 0.08\text{ V}$ à 300 K). Le courant est donné alors par la

formule (on néglige ici la résistance série) :

$$I \approx I_s \left[\exp\left(\frac{qV}{nkT}\right) \right] \quad (\text{IV-25})$$

De là, on peut extraire l'expression du facteur d'idéalité qui s'écrit :

$$n = \frac{q}{kT} \left(\frac{dV}{d(\ln I)} \right) \quad (\text{IV-26})$$

La hauteur de barrière à potentiel nul est déterminée à partir de l'ordonnée à l'origine de la fonction $f(V)$:

$$f(V) = Ln \left(\frac{I}{AA^*T^2} \right) = \frac{qV}{nkT} - \frac{\phi_B}{kT} \quad (\text{IV-27})$$

En pratique, l'extraction se fait par le tracé de n pour toute la gamme de tension puis le choix de la bonne valeur se fait dans la plage des tensions où la courbe semi logarithmique $\ln I(V)$ est linéaire. La figure IV.7 présente une illustration de l'extraction du facteur d'idéalité et de la hauteur de barrière à potentiel nul :




Figure IV.7 : Zones d'extraction du coefficient d'idéalité et de la hauteur de barrière après les mesures $I(V)$ en fonction de la température.

V-2) *Caractérisation électrique du contact Schottky*

Dans ce paragraphe, nous présentons tout d'abord l'étude de l'influence de la dimension des contacts sur les caractéristiques directes $I_G(V_{GS})$. Ensuite, nous décrivons les anomalies observées dans les mesures de courant en fonction de la température. Enfin, nous présentons une étude des contacts Schottky avant et après vieillissement par les tests de stress.

V-2-1) Influence de la dimension des diodes sur les caractéristiques

Afin de pouvoir comparer l'effet de la dimension des contacts sur les inhomogénéités de la hauteur de barrière, nous avons effectué des mesures de courant sur trois composants de différentes longueurs de grilles. Ces trois échantillons ont été extraits d'un même motif de test (PCM) et la distance qui sépare un composant d'un autre est d'environ 200 μm . Le but de cette étude est d'analyser une zone très localisée de la plaque. A ce niveau, on estime que le seul paramètre variable est la surface du contact MS (de $10^{-2} \mu\text{m}^2$ à $10^4 \mu\text{m}^2$). La gamme de température explorée s'étend de 100 K à 400 K. La figure IV.8 montre le réseau des caractéristiques I(V) des trois échantillons.




Figure IV.8 : Mesures de courant en direct en fonction de la température pour trois dimensions de grille d'un même PCM de test (a) diode faible dimension (FD), (b) diode moyenne dimension (MD) et (c) diode grande dimension (GD)

On remarque que la diode de plus petite surface (FD) présente un comportement « normal » sur toute la gamme de température. Lorsqu'on augmente la surface du contact, le comportement du courant change et on voit apparaître des signes d'inhomogénéité des diodes à basse température. Cet effet est beaucoup plus flagrant dans le cas des grandes dimensions où on peut observer une distorsion complète du réseau des caractéristiques à basse température.

Le mécanisme complexe qui domine à basse température peut être décrit par l'apparition de multiples barrières en dessous de la barrière haute à travers lesquelles le passage des porteurs serait favorisé. Cet effet commence à disparaître au fur et à mesure du chauffage jusqu'à son élimination totale à partir de 300 K dans le cas des diodes de grande surface (GD). On peut alors conclure que l'influence de ces barrières multiples est écartée à haute température (figure 8(c)).

Afin d'analyser plus finement ce mécanisme, les hauteurs de barrière et les coefficients d'idéalité de toutes les mesures ont été extraits. Il faut noter que l'extraction a été faite dans la zone linéaire des graphes $\log(I) = f(V)$ qui correspond à la barrière haute pour pouvoir comparer le même type de barrière pour les trois échantillons. La figure IV.9 montre l'évolution du coefficient d'idéalité ainsi que de la hauteur de barrière avec la température.




Figure IV. 9 : Comparaison des coefficients d'idéalité et des hauteurs de barrière avec la température des trois diodes FD, MD et GD provenant d'un même motif de test.

On peut remarquer une quasi-stabilité du facteur d'idéalité dans la diode de petite surface (FD). Il passe de 1.26 à 100 K et 1.09 à 350 K. Cette stabilité montre que le comportement de cette diode s'approche du modèle thermoionique pur où le facteur d'idéalité est égal à 1. Dans le cas des diodes de grande surface (MD et GD) ce modèle n'est plus valable puisque le facteur d'idéalité passe de 2.25 à 1.16 pour la même gamme de température. A basse température, dans le cas des grandes surfaces, l'inhomogénéité a une plus forte influence et le transport de courant est susceptible d'être dominé par le passage des porteurs via les barrières multiples ce qui fait augmenter le facteur d'idéalité.

L'évolution de la hauteur de barrière avec la température montre une augmentation de 450 mV entre 100 K et 400 K pour toutes les diodes. Ce comportement ne semble pas provenir de

l'effet de la force image décrit par l'équation IV-11. Nous avons calculé la contribution de cet effet et nous avons trouvé qu'il produirait un abaissement de la barrière qui ne dépasserait pas 2 mV entre 100 et 400 K pour toutes les surfaces. Ceci montre à nouveau la déviation par rapport au modèle thermoïonique.

Par ailleurs, on note, sur toute la gamme de température, une hauteur de barrière d'autant plus basse que la surface du contact est grande : diminution de l'ordre de 0.15 V dans le cas de la diode de surface intermédiaire et de 0.3 V dans le cas de la plus grande surface.

Si on trace l'évolution de la hauteur de barrière ϕ_B d'une diode en fonction du coefficient d'idéalité n mesurés à température ambiante, on obtient le graphe reporté en figure IV-10. On voit que toutes les diodes se situent sur une même droite.




Figure IV.10 : Hauteurs de barrière en fonction des coefficients d'idéalité correspondants extraits à température ambiante pour 4 diodes de différentes surfaces.

A noter que le point A_3 intercalé dans la courbe correspond bien à une surface intermédiaire mais à un composant extrait d'une zone de la plaque différente des trois autres. Comme nous pouvons le remarquer, la hauteur de barrière augmente lorsque la surface du contact diminue et l'extrapolation de la barrière à $n=1$ donne une hauteur de barrière $\phi_B = 1.13$ V pour une diode idéale ($n=1$). Dans ce système de matériaux et avec cette technologie, pour être idéale à température ambiante, un contact Schottky ne devrait donc pas dépasser une certaine surface (inférieure à toutes celles des diodes mesurées ici).

Jusqu'à maintenant, nous avons montré de manière qualitative que l'inhomogénéité spatiale de l'interface MS peut induire des anomalies flagrantes dans les mesures de courant. Dans le cas des diodes de grande surface (MD et GD), ces anomalies peuvent aller jusqu'à une forte distorsion des réseaux $I(V)$. Assurément, les mécanismes de barrières multiples qui

apparaissent à basse température rendent l'exploitation des valeurs expérimentales impossible sur toute la gamme de tension. En effet, aucun modèle décrit dans la littérature ne permet d'exploiter ce comportement puisque l'ajustement d'un tel courant nécessiterait l'insertion de plusieurs barrières qui peuvent interagir entre elles.

Il faut noter que les caractéristiques des diodes de grande surface peuvent présenter des comportements différents de celui considéré ci-dessus. En effet, selon l'endroit sur la plaque, l'inhomogénéité est plus ou moins marquée. Nous avons choisi des diodes dans des zones à caractère plus homogène. En particulier à basse température, on peut obtenir une caractéristique $I(V)$ présentant 2 barrières bien distinctes : c'est ce type de diode qui est l'objet du paragraphe suivant.

V-2-2) Etude des diodes à deux barrières

V-2-2-1) Extraction des paramètres

Dans cette étude, nous avons choisi une diode de grande dimension (GD) que l'on comparera par la suite avec la diode de petite dimension déjà étudiée dans le paragraphe précédent. La figure IV.11 montre l'évolution des caractéristiques $I(V)$ avec la température de la diode.




Figure IV.11 : Mesures de courant en direct en fonction de la température dans le cas d'une GD. Une double barrière prononcée apparaît à 100 K.

Nous remarquons que les caractéristiques de ce composant présentent, à basse température, moins de déformations que celles étudiées dans le paragraphe précédent, dans le cas d'une géométrie similaire. Nous pouvons clairement distinguer la présence de deux régions linéaires en tracé semi-log. La première région apparaît à faible polarisation et à basse température sur deux ordres de grandeurs de courant entre 10^{-9} et 10^{-7} A. Cette zone finit par disparaître à 200

K. La deuxième région apparaît pour des tensions plus élevées à basse température et domine le comportement de la caractéristique au fur et à mesure qu'on chauffe l'échantillon.

A ce niveau, le modèle électrique représenté par l'association de deux diodes en parallèle permet de décrire ce mécanisme. Nous avons vu dans le paragraphe II-2-1 de ce chapitre que ce comportement correspond physiquement à la présence de deux barrières à travers lesquelles les porteurs peuvent passer. Une barrière haute ϕ_B^H (HBH) principale et une barrière basse ϕ_B^L (HBL) qui témoignent de l'inhomogénéité de l'interface MS.

Nous avons étudié l'évolution de la hauteur de barrière et du coefficient d'idéalité avec la température pour chaque partie de la caractéristique. Dans le calcul des paramètres, nous supposons que chaque barrière de potentiel agit séparément dans sa gamme de polarisation..

Pour la HBL, les extractions de la hauteur de barrière ϕ_B^L et du coefficient d'idéalité n^L entre 100 K et 225 K (domaine d'existence de la barrière basse) sont présentées dans la figure IV.12.




Figure IV.12 : Hauteur de barrière basse (HBL) et coefficient d'idéalité correspondant.

Nous remarquons une grande variation du coefficient d'idéalité qui atteint une valeur relativement élevée 3,5 à 100 K et décroît jusqu'à 1,85 à 225 K. De même, la hauteur de barrière atteint 0,35 V à 100 K, valeur très faible pour pouvoir l'expliquer par le modèle thermoionique.

Pour les HBH, les valeurs des ϕ_B^H et des facteurs d'idéalité n^H sont représentées dans la figure IV.13 dans toute la gamme de température. La figure montre que le facteur d'idéalité est à basse température, il passe de 1,97 à 1,07 de 100 K à 400 K. La hauteur de barrière est aussi

affectée puisque nous mesurons une valeur de 0,49 V à 100 K qui atteint 1,05 V à 400 K. Un effet marquant apparaît dans les figures puisque il est possible de distinguer deux régions dans l'évolution de ces paramètres : une première zone entre 100 K et 225 K et une deuxième entre 225 K et 400 K. La première zone coïncide bien avec la gamme de température où nous avons vu apparaître la barrière basse. Il semble donc que cette barrière basse pourrait interagir physiquement avec la barrière haute pour changer localement le potentiel de celle-ci.




Figure IV.13 : Hauteur de barrière haute (HBH) et coefficient d'idéalité correspondant en fonction de la température. Nous distinguons deux zones de variations de ces paramètres. Une première dans la gamme de température entre 100 K et 225 K et la deuxième entre 250 K et 400 K.

En conclusion, ce modèle à double barrière nous a permis de distinguer deux mécanismes différents qui peuvent apparaître avec la température dans les caractéristiques $I(V)$ d'une diode inhomogène. Il apparaît que la HBL pourrait influencer sur la HBH à basse température. Cette étude montre aussi la limite d'application du modèle thermoïnique et nous amène à approfondir les modèles qui tiennent compte des inhomogénéités des interfaces MS. Dans le paragraphe suivant, nous aborderons le modèle de Werner et Gütter [19, 20] pour expliquer les anomalies qui apparaissent dans ce type de diodes.

V-2-2-2) Application du modèle de Werner

(a) Evolution de la hauteur de barrière avec la température

Rappelons que le modèle de Werner traite une distribution gaussienne de la hauteur de barrière qui varie autour d'une valeur moyenne. L'équation (IV-18) qui va servir à l'expression de ce modèle est rappelée ci-dessous :

$$\phi_B(T) = \overline{\phi_B} - \frac{q\sigma^2}{2kT}$$

D'après cette équation, l'évolution de ϕ_B en fonction de $\frac{1}{T}$ est une droite dont la pente dépend de σ^2 et l'ordonnée à l'origine donne la hauteur de barrière moyenne $\overline{\phi_B}$. Sur la figure IV.14, nous avons tracé cette évolution pour les valeurs des HBL et HBH extraites dans le paragraphe précédent.




Figure IV.14 : Variation des valeurs de HBH et HBL en fonction de $\frac{1}{T}$

Dans le cas de la HBH, nous pouvons remarquer l'apparition de deux régions linéaires qui semblent indépendantes. Ces deux phases ont déjà été observées lors de l'étude des coefficients d'idéalité et des hauteurs de barrières dans le paragraphe précédent. Avec ce modèle, nous pouvons extraire les deux valeurs moyennes autour desquelles fluctue la hauteur de barrière. Dans la première région, entre 225 K et 400 K, la hauteur de barrière moyenne est $\overline{\phi_{B1}^H} = 1.35V$ avec une déviation standard $\sigma_1^H = 143mV$. Pour la deuxième région, qui se manifeste à basse température entre 100 K et 225 K, l'extrapolation à $T=0$ K donne $\overline{\phi_{B2}^H} = 1.1V$ et la pente de la droite donne $\sigma_2^H = 105mV$. Ce comportement à deux phases d'une même barrière Schottky a été largement observé dans la littérature dans des diodes à base de GaN, d'InP ou encore de Si [21, 22, 23, 24, 25, 26]. Ces études ont montré que les imperfections peuvent provenir de certaines phases de réactions incomplètes ou de l'interdiffusion des atomes du métal et ceux du semiconducteur lors des recuits de contact. Ceci pourrait générer des agglomérats à la surface qui se comportent comme des défauts à l'interface MS. Yu-Long *et al.* ont expliqué ces anomalies par la présence d'une double

distribution gaussienne de la hauteur de barrière. Dans ce cas l'expression de la barrière apparente devient :

$$\phi_{app} = -kT \ln \left[C_1 \exp\left(-\frac{\bar{\phi}_1}{kT} + \frac{\sigma_1^2}{2k^2T^2}\right) + C_2 \exp\left(-\frac{\bar{\phi}_2}{kT} + \frac{\sigma_2^2}{2k^2T^2}\right) \right] \quad (\text{IV-28})$$

Où C_1 et C_2 sont les coefficients de dominance d'une gaussienne par rapport à l'autre et tels que $C_2=1-C_1$.

A noter qu'à notre connaissance, aucun de ces travaux n'a mis en évidence la présence d'une autre barrière basse qui pourrait apparaître lors des mesures en température et ainsi provoquer des conséquences indésirables à l'interface MS. L'exploitation de cette HBL qui intervient entre 100 K et 225 K donne une hauteur de barrière moyenne $\bar{\phi}_B^L = 1.02V$ et une déviation standard de $\sigma^L = 114mV$.

Dans le cas présent, la mise en évidence d'une barrière basse, nous amène à formuler l'hypothèse de la présence d'un niveau de piège, proche de la bande de conduction. Celui-ci induirait une HBL, pouvant interagir avec la HBH pour changer localement la hauteur de celle-ci. Lorsque l'on chauffe l'échantillon, l'effet de ce niveau disparaît et on se retrouve avec le mécanisme plus classique d'une seule barrière vue par les porteurs. Koley et Spencer [27] ont montré, en utilisant la microscopie à sonde de Kelvin sur les alliages AlGaIn, que la présence des états d'interface entre le métal et le semiconducteur pourrait induire des variations locales du potentiel à l'interface. Ceci pourrait se traduire aussi par l'apparition de la deuxième composante gaussienne pour la HBH.

Le modèle de Werner peut également expliquer le caractère non linéaire du diagramme de Richardson (tracé de $\ln\left(\frac{I_S}{T^2}\right)$ en fonction de $\frac{1}{T}$). En effet, selon le modèle thermoionique, le tracé de $\ln\left(\frac{I_S}{T^2}\right)$ varie linéairement en fonction de $\frac{1}{T}$ avec une pente ϕ_B . L'ordonnée à l'origine est reliée à la constante de Richardson. Dans le cas d'une diode homogène l'équation s'écrit sous la forme :

$$\ln\left(\frac{I_S}{T^2}\right) = \ln(AA^*) - \frac{q\phi_B}{kT} \quad (\text{IV-29})$$

Où A est la surface de la diode. Dans le cas d'une diode inhomogène, la hauteur de barrière est remplacée par son expression (IV-18) et l'équation devient :

$$\text{Ln}\left(\frac{I_s}{T^2}\right) = \text{Ln}(AA^*) - \frac{q\overline{\phi_B}}{kT} + \frac{q^2\sigma^2}{2k^2T^2} \quad (\text{IV-30})$$

La figure IV.15 montre le tracé de Richardson dans le cas de la HBH pour chacune des distributions gaussiennes. Les courbes représentées par les carrés rouges montrent la déviation par rapport à la linéarité pour les deux distributions lorsqu'on trace le diagramme standard

$$\text{Ln}\left(\frac{I_s}{T^2}\right) \text{ en fonction de } \frac{1}{T}.$$

Dans le cas où on trace $\text{Ln}\left(\frac{I_s}{T^2}\right) - \frac{q^2\sigma^2}{2k^2T^2}$ en fonction de $\frac{1}{T}$, on obtient un tracé linéaire

comme pour une diode homogène. A l'aide de ce tracé, il est possible d'extraire la valeur des hauteurs de barrière moyennes : celles-ci coïncident bien avec les valeurs extraites précédemment. On peut aussi extraire expérimentalement la constante de Richardson A^* . Dans le cas de la première composante gaussienne, nous trouvons une constante de Richardson $A^* = 28 \text{ A.cm}^{-2}.\text{K}^{-2}$. La deuxième composante gaussienne donne $A^* = 33 \text{ A.cm}^{-2}.\text{K}^{-2}$. Ces valeurs sont en excellent accord avec la valeur théorique qui est autour de $30 \text{ A.cm}^{-2}.\text{K}^{-2}$, calculée dans le cas du matériau AlGaIn à 24% d'Al avec une masse effective de l'électron $m_e^* = 0,25m_e$ [28, 29]. Cette valeur théorique est calculée à partir de la formule suivante :

$$A^* = \frac{4\pi qk^2 m_e^*}{h^3} = 120 \frac{m_e^*}{m_e} \text{ A/cm}^2.\text{K}^2 \quad (\text{IV-31})$$




Figure IV.15 : Tracé d'Arrhenius et extraction de la constante de Richardson A^* à partir du courant I_s pour les deux composantes de la distribution gaussienne dans le cas de la HBH .

(b) Comparaison avec une diode de faible dimension (FD)

Afin de porter un jugement critique sur les paramètres extraits par le modèle de Werner, nous avons comparé l'échantillon étudié précédemment avec la diode de faible dimension présentée au début du paragraphe. La figure IV.16 présente l'évolution de ϕ_B en fonction de $\frac{1}{T}$ pour les deux diodes. Nous avons montré dans l'étude précédente que les diodes de faibles dimensions sont de meilleure qualité et ne présentent pas dans les caractéristiques I(V) les anomalies provenant de la HBL. Pour cela, la comparaison entre les deux géométries sera faite par rapport à la HBH. Nous pouvons remarquer à première vue que la géométrie de faible dimension montre des hauteurs de barrières plus hautes, ce qui a été vu dans le paragraphe 2-1. De plus le comportement de la double gaussienne semble moins accentué puisque les deux pentes à haute et à basse température ne sont pas très différentes l'une de l'autre, contrairement au cas des diodes GD.

En comparant la distribution gaussienne de chaque diode à basse température, on remarque que la hauteur de barrière moyenne dans le cas de la diode FD est $\overline{\phi_{B2}^H}(FD) = 1.19V$. Cette valeur est plus grande que celle obtenue pour la GD qui a donné $\overline{\phi_{B2}^H}(GD) = 1.1V$. La déviation standard passe de $\sigma_2^H(FD) = 96mV$ pour la diode FD à $\sigma_2^H(GD) = 105mV$ dans le cas de la diode GD. Ceci montre que les diodes GD sont plus sensibles aux fluctuations de la hauteur de barrière et témoignent du caractère plus homogène des diodes FD par rapport aux diodes GD.




Figure IV.16 : Variation des valeurs de HBH pour une diode FD et une diode GD.

Au delà de 225 K, la deuxième distribution gaussienne apparaît pour les deux dimensions. Nous montrons que les deux hauteurs de barrière moyennes convergent vers la même valeur autour de $\overline{\phi_{B1}^H} = 1.35V$. Ceci montre qu'à haute température la barrière moyenne, que voient les porteurs, ne dépend plus de la géométrie et nous retrouvons avec une seule et unique barrière. Cependant la fluctuation autour de cette barrière est fonction de la largeur du contact, puisque nous trouvons dans le cas de la GD une fluctuation égale à $\sigma_2^H(GD) = 143mV$ qui est supérieure à $\sigma_2^H(FD) = 120mV$, la valeur obtenue pour la diode FD.

Nous pouvons donc conclure de l'étude expérimentale, qu'à basse température, on trouve $\overline{\phi_B^H}(GD) < \overline{\phi_B^H}(FD)$ et $\sigma^H(GD) > \sigma^H(FD)$. Ceci pourrait être expliqué par la présence d'un ou plusieurs niveaux favorisant le passage des porteurs à travers la barrière. Ce mécanisme génère des HBL dans le cas des diodes de grande surface ce qui renforce davantage le caractère inhomogène de ces diodes. Quand l'échantillon est chauffé, dans le cas des grosses diodes, nous avons vu que l'effet des barrières basses disparaît et nous observons une seule et unique hauteur de barrière moyenne mais avec des niveaux de fluctuations différents.

Si nous regardons de plus près dans le chapitre précédent, un résultat pourrait nous expliquer certaines de ces anomalies qui dépendent de la géométrie des composants. En effet, les mesures de DLTS en courant reprises sur la figure IV.17 nous ont révélé la présence d'un pic négatif qui correspondrait à un niveau accepteur à la surface de la couche barrière. Il s'est avéré que ce pic n'apparaît que pour les composants de grandes dimensions (FATFETs).




Figure IV.17 : Spectre de DLTS en courant d'un FATFET qui montre un pic négatif lié aux états de surface

Nous pouvons imaginer que si ces états de surface s'étalent sur toute la surface de la couche barrière, ils seront forcément actifs à l'interface MS. Dans notre cas, l'énergie d'activation correspondant à ce défaut est égale 0.24 eV. Dans le cas où ce piège apparaît sous la grille, il pourrait être à l'origine de l'existence de la barrière basse que voient les porteurs à basse température. Le scénario à imaginer serait plus probablement un passage tunnel des porteurs, sous la vraie barrière, via ce défaut.

V-3) *Influence des tests de stress sur le contact Schottky*

Dans ce paragraphe divisé en 2 parties, nous allons étudier l'effet des tests de stress, décrits dans le chapitre précédent, sur l'évolution du contact Schottky. Dans un premier temps, nous allons montrer les effets du vieillissement sur le contact Schottky d'un FATFET qui correspond à une diode de grande dimension. Ensuite, nous aborderons l'évolution des paramètres du contact de grille Schottky des transistors de faibles dimensions, vieilliss sous différentes conditions de stress.

V-3-1) **Evolution du contact Schottky dans le cas du FATFET (diode GD)**

Dans cette partie, nous allons traiter l'effet des tests de stress sur l'évolution du courant de grille en direct après 481h de stress. Nous rappelons que le test de vieillissement a été effectué à l'IMS sur des composants FATFET de la plaque AEC 1388.

Nous avons vu dans le chapitre précédent que l'impact des tests de stress en température HTO est significatif en termes de dégradation du courant de saturation de drain I_{DSS} . Ainsi, nous avons conclu que certains mécanismes responsables de ces anomalies proviennent très probablement des endommagements de la zone d'accès grille-drain par la création de niveaux de pièges. Ceci n'empêche pas d'étudier aussi les niveaux de dégradation du contact Schottky de grille pour tirer une conclusion générale sur l'impact de ce type de stress.

Pour étudier l'évolution du contact Schottky, nous avons mesuré le courant en direct en fonction de la température avant et après vieillissement sur le même composant. La figure IV.18 montre le réseau de caractéristiques en courant dans les deux cas, entre 100 K et 300 K.




Figure IV.18 : Evolution avec la température du courant de grille en direct d'une GD avant stress et après 481h de stress.

Les mesures avant stress montrent un comportement «normal» et typique d'une GD avec un début de manifestation d'une barrière basse (HBL) à 100 K. Après vieillissement, nous pouvons remarquer que le réseau de caractéristiques se resserre avec une dépendance moindre en température sur toute la gamme de tension. Ceci témoigne de la dominance du courant tunnel qui est indépendant de la température. De plus, l'extraction de la hauteur de barrière est moins évidente après le stress puisque que nous observons une distorsion de la zone linéaire sur les graphes $\log(I)=f(V)$, surtout à basse température. Cet effet provient probablement de l'apparition de multiples barrières due à la dégradation du contact.

Par conséquent, pour comparer l'évolution des coefficients d'idéalité et des hauteurs de barrières avant et après vieillissement, nous nous sommes intéressés à l'extraction de la HBH qui apparaît aux fortes tensions de polarisation.

Les valeurs extraites à partir du modèle thermoïonique sont présentées dans la figure IV.19. En comparant les coefficients d'idéalité de la Schottky avant et après stress, nous pouvons remarquer une grande évolution surtout à basse température. En effet, avant le vieillissement, nous trouvons $n = 1,7$. Cette valeur s'approche de celles trouvées dans le cas de toutes les HBH des GD et témoigne du caractère « normal » de la diode avant vieillissement.

Après les tests de stress, le coefficient d'idéalité a énormément augmenté à 100 K : nous trouvons $n = 5,4$. Cette valeur montre que le contact Schottky a subi une forte dégradation après le vieillissement. Quand on chauffe l'échantillon, n diminue et les deux courbes convergent pratiquement à des températures supérieures à 375 K.




Figure IV.19 : Variation en fonction de la température des facteurs d'idéalité et des hauteurs de barrières d'une GD avant stress et après 481h de stress.

La mesure de la barrière apparente confirme aussi le niveau de dégradation du contact à basse température, puisque la barrière de potentiel à 100 K passe de $\phi_B = 0,54$ V avant vieillissement à $\phi_B = 0,28$ V après vieillissement. L'évolution de la barrière Schottky avec la température montre aussi une convergence vers la même valeur pour les températures supérieures à 375 K.

A partir de ces résultats, nous pouvons conclure que le niveau de dégradation du contact après vieillissement est moins visible lorsqu'on dépasse 375 K. Plusieurs hypothèses peuvent être proposées suite à ce comportement dégradé de la Schottky. Nous retenons la génération probable de défauts à l'interface MS puisque ce comportement ne semble pas provenir d'une dégradation de l'alliage métallique du contact. En effet, si cela était le cas, nous n'aurions pas eu cette convergence vers un comportement normal lorsqu'on augmente la température.

Ce comportement pourrait éventuellement induire plusieurs anomalies, à savoir l'inhomogénéité spatiale de la barrière à l'interface MS. Pour voir les conséquences à ce niveau, nous avons adapté le modèle de Werner pour cette étude. Pour cela, nous avons tracé la hauteur de barrière apparente ϕ_B en fonction de $\frac{1}{T}$ dans la figure IV.20.




Figure IV.20 : Variation en fonction de $\frac{1}{T}$ de la HBH d'une GD avant stress et après 48h de stress.

Les deux tracés présentent la double distribution gaussienne de la hauteur de barrière déjà observée précédemment. Nous remarquons, dans la gamme de température entre 100 K et 200 K, que la hauteur de barrière moyenne baisse après le vieillissement et passe de $\overline{\phi_{B2}^{NV}} = 1.07V$ à $\overline{\phi_{B2}^V} = 0.9V$. Le coefficient de fluctuation de la hauteur de barrière reste à peu près constant, autour de $\sigma \approx 104mV$, la même valeur trouvée précédemment dans le cas des GD de même dimension. La valeur de $\overline{\phi_B}$ plus basse que celle habituellement observée dans cette gamme de température peut être expliquée par la génération d'un autre niveau. Probablement un défaut proche de la bande de conduction, à travers lequel les porteurs peuvent passer.

La première distribution gaussienne, comprise entre 225 K et 400 K, montre un comportement « normal » du composant avant stress avec $\overline{\phi_{B1}^{NV}} = 1.33V$ et $\sigma \approx 137mV$. Ces valeurs sont conformes aux résultats obtenus dans le cas des HBH des diodes de grandes dimensions (GD). Après vieillissement, contrairement au cas de la distribution gaussienne à basse température, nous remarquons une pente plus accentuée qui indique une augmentation de la valeur de la hauteur de barrière moyenne $\overline{\phi_{B1}^V} = 1.55V$ et du coefficient de fluctuation de

celle-ci $\sigma \approx 186mV$. Pour cette gamme de température, la convergence des deux courbes pour les températures au-delà de 375 K pourrait nous indiquer qu'il s'agit à priori de la même hauteur de barrière qui change de comportement après vieillissement. L'augmentation de sa valeur moyenne ne peut être pas expliquée par une amélioration de la hauteur de barrière vu qu'elle est accompagnée d'une forte augmentation de son niveau de fluctuation.

Pour résumer cette étude, nous pouvons dire que la dégradation du contact Schottky, après 481h de stress, est très clair à basse température à partir des mesures du coefficient d'idéalité et de la hauteur de barrière apparente. L'analyse de la distribution gaussienne, dans la gamme de température comprise entre 100 K et 200 K, indique l'apparition d'un autre niveau de barrière moyenne à 0,9 V plus bas que celui habituellement mesuré. Au-delà de 225 K, le mécanisme de transport pourrait être le même avant et après vieillissement. En revanche, l'inhomogénéité de la hauteur de barrière après stress semble être plus prononcée vue la valeur extraite du coefficient de fluctuation.

V-3-2) Evolution du contact Schottky après les tests HTO

L'objectif de ce paragraphe est d'évaluer le degré d'inhomogénéité de la barrière après les tests de vieillissement sur le contact de grille d'un petit transistor. Pour cela, nous avons évalué les coefficients d'idéalité et les hauteurs de barrière en fonction de la température après chaque type de stress (cf § IV-1 du chapitre III).

Nous montrons en figure IV.21 l'évolution, à la température ambiante, du courant en direct de la Schottky avant et après vieillissement pour chaque type de stress. Les mesures de courant ainsi que l'extraction des paramètres des composants avant vieillissement ont été effectuées à III-V Lab. En comparant les caractéristiques $I(V)$, nous pouvons remarquer une baisse du courant direct à travers la grille entre les mesures avant et après stress. Cette baisse s'accroît de plus en plus quand on augmente la température de stress. En effet, dans le cas du test HTO 175, la baisse du courant ne dépasse pas un ordre de grandeur, alors que dans le cas du test HTO 250, la baisse du courant dépasse deux ordres de grandeur. Cet effet est encore plus significatif après le HTO 320 où la baisse du courant a dépassé trois ordres de grandeur. Ces mêmes anomalies ont été observées dans le paragraphe IV-2 du chapitre précédent lors des mesures du courant de grille du FAFET au cours du temps de stress. Ceci a été expliqué par la génération de pièges dans la zone d'accès grille-drain qui se comporte comme un réservoir de charges et empêche les porteurs de circuler vers le contact de la source.




Figure IV.21 : Evolution du courant en direct à la température ambiante pour trois transistors à 8 doigts de grille avant vieillissement (courbes noires) et après les tests HTO175, HTO250 et HTO320 (courbes rouges).

Maintenant, comparons les coefficients d'idéalité et les hauteurs de barrières effectives de chaque Schottky avant et après le stress. On peut remarquer une amélioration inattendue après le test HTO 175, puisque la hauteur de barrière de $\phi_B = 0,85\text{ V}$ avant vieillissement à $\phi_B = 0,92\text{ V}$ après vieillissement. Cet effet est moins présent après les tests HTO 250 et HTO 320, puisque on retrouve la même valeur de $n = 1,1$ et une légère augmentation de ϕ_B qui passe de $1,01\text{ V}$ à $1,04\text{ V}$ dans le cas du HTO 250. Pour le test HTO 320 le facteur d'idéalité $n = 1,13$ avant test et $1,06$ après test et la hauteur de barrière passe de $1,0\text{ V}$ à $1,09\text{ V}$.

A noter que ces augmentations ne semblent pas provenir d'erreurs d'extraction, puisqu'à la température ambiante les erreurs sur la valeur du coefficient d'idéalité et de la hauteur de barrière ne dépassent pas respectivement 1% et 0,1%. Ces effets d'« amélioration » du contact MS ont été déjà observés dans la littérature par Sozza *et al.* [30] après 1000 heures de test de stress HTO à 340°C . Cette augmentation de la hauteur de barrière provoque ainsi une décroissance du courant de saturation de drain I_{DSS} et une augmentation de la tension de pincement (valeur plus positive). Les mêmes observations ont été reportées par Singhal *et al.*

[31], après des tests effectués à $V_{DS} = 28V$ et une température de jonction de $200^{\circ}C$. Ces travaux ont montré que la couche d'oxyde interfaciale qui existe initialement entre le métal et le semiconducteur peut être consommée après les tests de stress ce qui fait principalement augmenter la hauteur de barrière.

Dans notre cas, cette hypothèse pourrait être appliquée pour les résultats après les tests HTO175 qui présentent une augmentation significative de la hauteur de barrière. Pour les tests HTO 250 et HTO 320, cette « amélioration » est moins visible. Cependant, nous pouvons supposer que le mécanisme invoqué ne serait pas le seul à intervenir mais plus probablement qu'il serait en compétition avec un autre mécanisme de défaut qui surgit vers l'interface MS.

Afin de vérifier l'homogénéité du contact Schottky après les vieillissements, nous avons effectué des mesures en température des caractéristiques $I(V)$ en direct. Nous avons extrait pour chaque mesure le coefficient d'idéalité et la hauteur de barrière correspondants. La figure IV.22 montre le résultat de ces mesures entre 100 K et 325 K. A noter que toutes les caractéristiques $I(V)$ ont montré un comportement similaire à une diode « normale ». Cela veut dire que nous n'avons pas observé de HBL ni d'anomalies dans les mesures de courants.




Figure IV.22 : Variation en température des hauteurs de barrière et des coefficients d'idéalité des trois composants après les tests HTO175, HTO250 et HTO320.

En analysant les courbes, nous pouvons distinguer deux régions. La première, comparable à celle observée dans les études précédentes, se trouve entre 100 K et 225 K. Dans cette gamme, la hauteur de barrière et le coefficient d'idéalité évoluent beaucoup en fonction de la température, ce qui témoigne du caractère inhomogène des trois composants. La deuxième région, au delà de 225 K, dans laquelle le coefficient d'idéalité et la hauteur de barrière convergent vers une valeur limite. Ces valeurs dépendent du composant, on trouve après le test HTO 175, une tendance de ϕ_B vers 0,92 V et de n vers 1,1. Après le test HTO 250, la limite est de 1,08 V pour ϕ_B et 1,05 pour n et après le HTO 320 ϕ_B converge vers 1,1 V et n vers 1,05.

Pour mieux comprendre cette tendance, nous avons tracé ϕ_B en fonction de $\frac{1}{T}$ pour évaluer les fluctuations de la barrière. La figure IV.23 montre que la hauteur de barrière varie avec la température jusqu'à 225 K. Au delà de 225 K, ϕ_B ne dépend plus de la température. Il semble donc que les fluctuations de la barrière ont alors un effet négligeable sur la hauteur de barrière. Dans ce cas, le mécanisme de transport est dominé par l'effet thermoïonique. Ce comportement montre une meilleure homogénéité de l'interface MS du fait que la double distribution gaussienne que nous avons vue dans certaines diodes étudiées précédemment n'apparaît pas dans ces composants.




Figure IV.23 : Variation des valeurs de barrières effectives en fonction de $\frac{1}{T}$ après les tests HTO175, HTO250 et HTO320.

Nous avons montré lors de la présentation du modèle de Werner que dans le cas où la distribution gaussienne de la hauteur de barrière dépend du potentiel appliqué, le tracé de $\frac{1}{n} - 1$ en fonction de $\frac{1}{T}$ nous permet de quantifier la déformation de la distribution de la

barrière sous l'effet du champ électrique. Ce tracé est représenté sur la figure IV.24 pour les trois échantillons après vieillissement.




Figure IV.24 : Variation de $\frac{1}{n} - 1$ en fonction de $\frac{1}{T}$ des trois composants après les tests HTO175, HTO250 et HTO320.

Selon le modèle de Werner, l'évolution de $\frac{1}{n} - 1$ en fonction de $\frac{1}{T}$ devrait être une droite dont l'ordonnée à l'origine donne le coefficient ρ_2 qui caractérise la variation de $\overline{\phi_B}$ avec le potentiel appliqué. A partir de la pente le coefficient ρ_3 est déterminé. Il quantifie la déformation de la distribution standard σ avec le potentiel. Le tracé pour les 3 échantillons vieillis est reporté en figure IV-24, et montre un comportement linéaire sur une large gamme de température, jusqu'à 225K, permettant d'extraire les coefficients ρ_2 et ρ_3 . Dans le tableau (IV-2), nous résumons tous les paramètres extraits de ces mesures entre 100 K et 225 K, puisque au delà de cette température nous avons vu que le transport est dominé par l'effet thermoionique.

Echantillon	$\overline{\phi_B}$ (V)	σ (mV)	ρ_2	ρ_3 (mV)
HTO175_18-17	1,13	96	-0,043	-4,91
HTO250_19-36	1,3	112	-0,153	-9,9
HTO320_19-24	1,4	113	-0,248	-10,41

Tableau IV.2 : Valeurs des paramètres $\overline{\phi_B}$, σ , ρ_2 et ρ_3 obtenues pour les trois composants après les tests de vieillissement HTO175, HTO250 et HTO320

D'après les valeurs extraites de $\overline{\phi_B}$, nous pouvons remarquer que le vieillissement n'a pas provoqué un effet d'abaissement de la barrière moyenne, puisque ces ordres de grandeurs sont

ceux que l'on peut extraire pour une diode normale. Dans le cas du test à 250°C et 320°C, on aperçoit que la hauteur de barrière a une valeur plus grande par rapport aux valeurs extraites pour les deux autres tests. Ceci n'est probablement pas dû aux améliorations par le stress mais plutôt à la qualité initiale du composant. Les valeurs de σ montrent aussi que le vieillissement n'a pas provoqué d'effet de fluctuations de barrière. En effet, on retrouve des niveaux de fluctuations assez comparables aux diodes FD « normales » non vieilles étudiées dans le paragraphe 2-2-2-b de ce chapitre.

En comparant les coefficients ρ_2 et ρ_3 , on peut remarquer que $|\rho_2^{HTO175}| < |\rho_2^{HTO250}| < |\rho_2^{HTO320}|$ et $|\rho_3^{HTO175}| < |\rho_3^{HTO250}| < |\rho_3^{HTO320}|$ et que les différences paraissent significatives surtout à partir du test HTO250.

Si nous revenons à l'équation $\overline{\phi_B}(V) = \overline{\phi_{B0}} + \rho_2 V$, nous pouvons remarquer que même si $\overline{\phi_{B0}}$ ne change pas entre les mesures avant et après vieillissement, la diminution après vieillissement du terme ρ_2 (vers les valeurs plus négatives) va entraîner un abaissement de la barrière apparente lorsqu'on applique un potentiel. Ceci provoquera un décalage dans les caractéristiques du courant après les tests de stress.

Ce décalage de tension, dont l'origine est probablement liée à la dégradation de la zone d'accès grille-drain, induit une variation locale du potentiel du côté de la grille. Cet effet va jouer aussi sur la distribution gaussienne de la hauteur de barrière qui dépendra à son tour du potentiel. Ceci se traduit par l'augmentation des valeurs de ρ_3 surtout après les tests HTO250.

VI) Mécanismes de fuite de grille

Dans cette partie nous allons poursuivre l'étude des dysfonctionnements liés au contact de grille, en particulier, par l'analyse des courants de fuite en inverse qui peuvent induire des conséquences indésirables sur les performances des transistors.

A noter que jusqu'à aujourd'hui, les diodes Schottky formées sur les matériaux à base d'AlGaN et d'AlInN souffrent d'un excès de courant de fuite qui peut dépasser de plusieurs ordres de grandeur les prédictions du modèle thermoionique. Malheureusement, comparativement aux diodes Schottky sur GaN, les études quantitatives des caractéristiques

du courant inverse restent assez limitées dans la littérature, surtout dans les composants à base d'AlInN.

Yu *et al.* [32] et Miller *et al.* [33] se sont basés sur l'effet tunnel assisté par champ électrique (TFE) pour expliquer les mécanismes du courant de fuite dans les Schottky GaN et AlGaN. Malheureusement, ce modèle n'est pas valable dans le cas des HEMTs de notre travail puisque ce modèle fait appel à une densité de donneurs importante, ce qui n'est pas le cas des barrières d'AlGaN non dopées de nos transistors. D'autres travaux ont suggéré des processus de transport tunnel assisté par défauts pour éclaircir ces mécanismes [34, 35]. Néanmoins, pour valider ce modèle il faut considérer un continuum de défauts dans la bande interdite pour pouvoir additionner tout le courant de fuite. Zhang *et al.*[51] ont montré qu'il coexiste plusieurs modes de transport du courant inverse qui dépendent du champ électrique dans la structure.

Les simulations effectuées sur nos structures par L. Lachez [37] dans le cadre du projet Cardynal ont montré effectivement cette dépendance au champ électrique. En effet, il a présenté quatre mécanismes qui peuvent gouverner le courant inverse du contact Schottky, à savoir :

- 1) L'effet thermoïonique assisté par champ électrique aidé par une fine couche d'oxyde sous la métallisation de grille. Ce mécanisme est appelé *TFE-TSB (Thermionic Field Emission assisted by Thin Surface Barrier)* et se manifeste à des faibles champs électriques.
- 2) *L'effet Poole-Frenkel (PF)* qui est lié à un transport assisté par défauts et qui apparait en augmentant la polarisation de la grille.
- 3) *Le courant tunnel de Fowler-Nordheim (FNT)* qui apparait lorsque la polarisation de la grille s'approche de la tension seuil V_{th} .
- 4) *L'effet tunnel bande à bande* qui gouverne le transport des porteurs suite à une forte incurvation des bandes sous l'effet de la tension de la grille lorsque celle ci dépasse la tension seuil V_{th} .

Dans le cas de notre travail, nous avons cherché une validation expérimentale de deux de ces modèles. A savoir : l'effet PF qui pourrait être en liaison directe avec notre étude antérieure

sur les défauts et l'effet tunnel FN qui a été à priori un mécanisme prédominant dans une certaine gamme de tensions de grille lors de nos expériences précédentes.

Les caractéristiques du courant inverse ont été effectuées sur les composants de type FATFET que nous avons principalement utilisés pour caractériser les défauts dans le chapitre III. Notre étude est divisée en deux parties. Dans un premier temps, nous allons analyser le courant de fuite à travers les contacts sur AlGaN et dans un deuxième temps à travers les structures à base d'AlInN.

VI-1) *Mécanismes de fuite dans le système ALGaN*

VI-1-1) Le courant tunnel Fowler-Nordheim

Avant de juger la dominance de ce mécanisme, il faut noter que nous négligeons la participation de l'émission thermoïonique. Nous supposons en effet que cette contribution est négligeable dans la mesure où nous avons montré précédemment que la hauteur de barrière MS reste suffisamment élevée pour limiter le passage des porteurs du métal vers le semiconducteur.

La figure IV.25 montre les caractéristiques du courant inverse en fonction de la température. Nous pouvons remarquer que pour les températures inférieures à 100 K le courant inverse est pratiquement indépendant de la température. Ceci montre que l'effet tunnel domine le courant de fuite à basse température. De plus, quand l'échantillon est chauffé, le réseau I(V) se serre et présente une allure similaire à forte polarisation. Dans ce cas, le courant dépend peu de la température et le transport par effet tunnel domine.




Figure IV.25 : Variation du courant inverse en fonction de la température pour une diode GD.

Pour vérifier l'approche de l'effet tunnel Fowler-Nordheim, il faut connaître l'expression de la composante tunnel FN du courant inverse. La densité de courant est donnée par la formule suivante [38] :

$$J_{FN} = \alpha E_b^2 \exp\left(-\frac{\beta}{E_b}\right) \quad (\text{IV-32})$$

où

$$\alpha = \frac{q^2 (m_e / m_e^*)}{8\pi h \phi_B} \quad (\text{IV-33})$$

et

$$\beta = \frac{8\pi \sqrt{2m_e^* (q\phi_B)^3}}{3qh} = 6,83 \times 10^7 \sqrt{(m_e^* / m_e) \phi_B^3} \left(\frac{\text{V}}{\text{cm}} \right) \quad (\text{IV-34})$$

Avec, E_b le champ électrique dans la couche barrière, q la charge électrique élémentaire, β est le terme à partir duquel on peut définir la transparence tunnel qui est égale à $\exp\left(-\frac{\beta}{E_b}\right)$, m_e la masse d'un électron libre, m_e^* la masse effective de l'électron dans la bande de conduction, h la constante de Planck, ϕ_B la hauteur de barrière Schottky effective.

Pour tracer le courant inverse, il faut connaître le champ électrique dans la couche barrière. Dans le cas des barrières AlGaN, le champ E_b n'est plus directement proportionnel à la tension de polarisation inverse mais dépend aussi du champ de polarisation (piézo et spontané) dans la couche superficielle. En tenant compte de ces charges, l'expression du champ en fonction de la tension de grille s'écrit sous la forme suivante [39] :

$$E_b(V) \approx \frac{q(\sigma_p - n_{2DEG}(V))}{\epsilon_0 \epsilon_r} \quad (\text{IV-35})$$

Où σ_p est la charge négative de polarisation, fixe à la surface de la barrière, $n_{2DEG}(V)$ est la densité du gaz 2D en fonction de la tension appliquée sur la grille qui peut être extraite à partir des mesures C(V). La valeur de la densité de charge σ_p peut être prédite théoriquement, dans notre cas nous avons estimé cette valeur à $2,7 \times 10^{13} \text{ cm}^{-2}$ [37].

La figure IV.26 montre les valeurs du champ électrique calculées en fonction de la polarisation inverse de la grille. Nous rappelons que ces valeurs ont été calculées à une température égale à 300 K et pour un composant FATFET de surface $100 \times 160 \mu\text{m}^2$.

Nous pouvons remarquer que le champ électrique dans la couche barrière augmente au fur et à mesure qu'on augmente la polarisation jusqu'à atteindre la saturation. Cette saturation correspond à la tension seuil où le gaz 2D est totalement dépleté. A partir de cette valeur, E_b ne dépend plus de n_{2DEG} et l'étalement de la zone de déplétion devient plutôt latéral, vers les contacts ohmiques du composant.




Figure IV.26 : Variation du champ électrique dans la couche barrière AlGaIn en fonction de la polarisation inverse. Calcul effectué à partir des mesures $C(V)$ à 300 K.

A partir de ces valeurs calculées du champ électrique, nous avons tracé l'évolution de $\log(J/E^2)$ en fonction de $1/E$ à 80 K et à 400 K. Le caractère linéaire des courbes de la figure IV.27 montre que le mécanisme Fowler-Nordheim domine à des valeurs de tension comprise entre 0,7 V et 2,45 V à 80 K. Lorsqu'on chauffe l'échantillon, le courant FN ne commence à apparaître qu'à partir de 1,6 V et s'étale sur toute la gamme de tension. Ce décalage vers les hautes tensions s'explique par la présence d'un autre mécanisme qui domine à faible polarisation et à haute température.

Pour vérifier la validité du modèle Fowler-Nordheim utilisé pour décrire ce mécanisme de transport, nous avons utilisé l'équation du courant IV-32 pour extraire un ordre de grandeur de la masse effective m_e^* et la comparer aux valeurs théoriques définies dans la littérature. Pour ce calcul, nous avons utilisé la hauteur de barrière moyenne $\overline{\phi_b} = 1,35$ eV extraite dans la partie précédente et les mesures du courant à 400 K. L'extraction de la valeur de la masse




Figure IV.27 : Variation de $\log(J/E^2)$ en fonction de $1/E$ pour une diode GD. La partie linéaire de la courbe indique la présence de la composante Fowler-Nordheim dans le courant inverse

effective donne $m_e^* = (0,8 \pm 0,4) m_e$. Cette valeur est du même ordre de grandeur que la valeur théorique dans la littérature qui est égale à $0,25 m_e$ dans le cas de l' $\text{Al}_{0,25}\text{Ga}_{0,75}\text{N}$ [40, 41]. Pour chercher l'origine de l'écart entre les valeurs de masse effective, nous avons injecté la valeur théorique ($0,25 m_e$) dans l'équation du courant (IV-32) et nous avons calculé le champ électrique E_b nécessaire pour obtenir le même courant avec les deux masses effectives. Nous avons trouvé que le champ électrique calculé à partir de nos mesures est 1,4 fois plus grand que la valeur du champ qu'on doit théoriquement obtenir. Cet écart correspond d'après l'équation IV-35 à un écart de 28 % entre la charge totale utilisée pour le calcul du champ E_b et la charge estimée théoriquement. Ceci pourrait provenir soit de la valeur de la densité de charges de polarisation utilisée pour le calcul, soit d'une baisse de la densité du gaz 2D sous l'effet d'un mauvais confinement des porteurs dans le canal ou bien encore la manifestation d'un mécanisme de piégeage.

Pour cela nous avons comparé la densité de porteurs n_s dans le canal extraite à partir des mesures $C(V)$ à celle effectuée par mesure de sonde mercure directement après épitaxie. L'écart obtenu est de 35% entre les deux valeurs puisqu'on passe de $1 \times 10^{13} \text{ cm}^{-2}$ à $6,5 \times 10^{12} \text{ cm}^{-2}$ après la réalisation du composant. Par conséquent, cet écart peut expliquer la différence entre la valeur du champ calculée et celle estimée pour s'approcher du cas idéal dans l'extraction de la masse effective.

VI-1-2) L'effet Poole-Frenkel

Comme nous l'avons déjà expliqué dans le chapitre II, ce mécanisme a pour origine le transport des électrons assisté par les défauts. Cet effet a été observé dans le chapitre III sur le même type d'échantillons lors des mesures de DLTS en capacité. Nous avons montré que le spectre DLTS se décale vers les hautes températures lorsque le champ électrique appliqué sur la grille diminue. Néanmoins, cette étude reste une analyse qualitative du phénomène évoqué.

Dans ce qui suit, nous allons compléter l'étude par l'analyse quantitative de ce mode de transport à travers la description de la composante du courant Poole-Frenkel (PF).

Nous avons montré précédemment que la composante tunnel FN est dominante dans les structures à fortes polarisations de grille. Ce mode de transport est prépondérant entre 80 K et 100 K puisque le courant y est indépendant de la température. Nous avons aussi vu que lorsque l'échantillon est chauffé, ce mécanisme apparaît plutôt vers les hautes tensions laissant place à un autre mécanisme à plus faible tension.

Pour examiner cet effet, il faut connaître l'expression de la composante du courant d'émission PF en fonction du champ électrique appliqué. La densité de courant est donnée par l'expression suivante [42, 43, 44]:

$$J_{PF} = CE_b \exp\left(-\frac{q(\phi_t - \sqrt{(qE_b / \pi\epsilon_0\epsilon_r)})}{kT}\right) \quad (\text{IV-36})$$

Où C est une constante, E_b est le champ électrique dans la couche barrière définie précédemment et ϕ_t la hauteur de barrière d'émission de l'électron depuis son niveau de piège.

A partir de cette équation, nous pouvons déduire une forme linéaire du $\text{Ln}(J/E_b)$ en fonction de $\sqrt{E_b}$. Dans ce cas l'équation revient à la formule suivante :

$$\text{Ln}(J/E_b) = \frac{q}{kT} \sqrt{\frac{qE_b}{\pi\epsilon_0\epsilon_r}} - \frac{q\phi_t}{kT} + \log C \quad (\text{IV-37})$$

$$= K(T)\sqrt{E_b} + L(T) \quad (\text{IV-38})$$

Avec
$$K(T) = \frac{q}{kT} \sqrt{\frac{q}{\pi \epsilon_0 \epsilon_r}} \quad (IV-39)$$

et
$$L(T) = -\frac{q\phi_t}{kT} + \log C \quad (IV-40)$$

Dans la figure IV.28, nous avons tracé $\log(J/E_b)$ en fonction $\sqrt{E_b}$ pour les températures comprises entre 250 K et 400 K. Nous pouvons remarquer que les courbes présentent une forme linéaire pour des tensions de polarisation comprises entre 0,85 V et 1,7 V. Ceci indique que le mécanisme de transport dans cette gamme de tension est décrit par un courant de fuite via un ou plusieurs défauts sous la bande de conduction.

A noter que lorsqu'on augmente beaucoup la température, la zone linéaire est moins étendue puisque le mécanisme évoqué entre en compétition directe avec l'effet tunnel direct qui devient de plus en plus marquant.




Figure IV.28 : Variation de $\log(J/E)$ en fonction de $E^{1/2}$ pour une diode GD. La partie linéaire de la courbe indique la présence de la composante Poole-Frenkel dans le courant inverse

Pour approfondir l'analyse de ce mécanisme, nous avons tracé selon les équations (IV-39, IV-40) les fonctions $K(T)$ et $L(T)$ en fonction de $\frac{1}{T}$ dans la figure IV.29. A partir de $K(T)$, nous pouvons extraire la constante diélectrique relative de l'AlGaN $\epsilon_r^{\text{AlGaN}} = 4,66$. A partir de la fonction $L(T)$ et en tenant compte du champ électrique de polarisation à potentiel nul, nous avons extrait l'énergie d'activation du piège $\phi_t = 0,82 \pm 0,03$ eV.




Figure IV.29 : Tracé des fonctions (a) $K(T)$ et (b) $L(T)$ en fonction de $\frac{1}{T}$ à partir des variations en température de la pente et de l'ordonnée à l'origine des zones linéaires correspondantes au tracé de $\log(J/E)$.

La valeur de ϵ_r que nous avons déterminée correspond à celle trouvée par Zhang [51] et s'approche raisonnablement de la valeur théorique de l' $\text{Al}_{0.25}\text{Ga}_{0.75}\text{N}$ qui est donnée par $\epsilon_r = 9,7 - 1,2 x_{\text{Al}}$ [9]. Ce résultat montre encore une fois la validité du modèle d'émission de porteurs par effet Poole-Frenkel pour décrire le courant de fuite de la grille dans nos structures.

L'énergie d'activation du piège $\phi_t^{\text{AlGaN}} \sim 0,82$ eV correspond au niveau d'énergie du défaut qui participe à ce mécanisme, compté par rapport à la bande de conduction. Dans notre raisonnement, nous supposons qu'aucun autre niveau, plus proche de la bande de conduction, ne participe au courant de fuite de la grille. Ce même mécanisme a été mentionné par Zhang [51]. Dans ses travaux, la valeur trouvée de ϕ_t est faible ($\sim 0,3$ eV). Etant donné que l'effet PF domine à faibles tensions de grille, il a supposé que ce niveau pourrait se trouver en dessous d'un autre niveau attribué aux dislocations qui serait plus proche de la bande de conduction. Ce niveau à 0,3 eV sera alors compté comme un niveau intermédiaire qu'occupent les électrons avant de passer via les dislocations.

Récapitulatif :

Dans cette partie consacrée à l'étude du courant inverse de la grille dans les diodes AlGaN/GaN , nous avons distingué deux mécanismes présents dans le courant de fuite. Le mécanisme Fowler-Nordheim agissant à des faibles tensions de grille semble être présent sur

toute la gamme de température de 80 K à 400 K. Lorsque la tension de polarisation de grille devient plus forte et dans la gamme de température comprise entre 250 K et 400 K, l'effet Poole-Frenkel domine le transport des électrons. Cette fuite de porteurs, généralement due à la présence des défauts dans la couche barrière, s'effectue dans notre cas via un niveau de défaut $\phi_t^{AlGaN} \sim 0,82$ eV.

Ces mécanismes de transport valident les résultats de simulations obtenus sur nos structures dans le cadre de la thèse de L.Lachez. En effet, il a été démontré que les mécanismes Poole-Frenkel et Fowler-Nordheim, qui agissent respectivement à faible et forte tension de grille, ont une grande influence sur le courant de fuite de grille. De plus, les simulations ont montré l'existence de deux autres composantes du courant dans le système de matériaux AlGaN/GaN: le tunnel bande à bande et le TFE-TSB (Thermionic Field Emission assisted by Thin Surface Barrier).

VI-2) **Mécanismes de fuite dans le système AlInN**

VI-2-1) **Caractéristiques de la structure AlInN/AlN/GaN**

Pour ces structures, le courant de fuite de la grille reste relativement élevé comparativement aux hétérostructures AlGaN/GaN. L'origine n'est pas parfaitement identifiée à ce jour mais plusieurs travaux sont menés pour étudier ces effets de fuite de grille.

Plusieurs groupes sont passés à des structures MOSHEMTs en ajoutant une couche d'oxyde sur la couche barrière. Les résultats obtenus montrent une décroissance de six ordres de grandeur du courant de fuite de la grille [46].

Dans ce travail, nous avons étudié une structure HEMT conventionnelle à hétérojonction $Al_{81,4}In_{18,6}N/AlN/GaN$. Avec ce pourcentage en Indium et la couche d'AlN d'épaisseur 1 nm, la couche barrière devrait être en légère compression par rapport à la couche buffer de GaN. Avec ces paramètres, nous devrions être dans le cas où la densité des charges de polarisation doit pratiquement compenser la densité du gaz 2D dans le canal. Le calcul des charges de polarisation macroscopique effectué par Bernardini *et al.* [14] ainsi que les travaux de Gonschorek *et al.* [48] et Ambacher *et al.* [15] nous permettent de vérifier cette hypothèse. Dans la figure IV.30, nous nous sommes placés par rapport à ces travaux pour estimer cette densité de charge de polarisation et la densité du gaz 2D que nous devrions obtenir.




Figure IV.30 : Evolution de la densité de charge de polarisation spontanée (trait pointillé), piézoélectrique (trait discontinu) et la somme totale des charges (trait plein) en fonction du pourcentage en Indium. La densité n_{2DEG} est aussi calculée pour 14 nm de barrière (carrés bleus foncés) et 6 nm (carrés bleus clairs) d'après [48]. Le point en bleu clair correspond à la valeur trouvée avec nos échantillons de 11 nm de barrière et In=18,6 %.

A partir de ces résultats, nous pouvons estimer, pour un pourcentage d'Indium de 18,6% et une barrière d'AlInN d'épaisseur 11 nm, une densité $n_{2DEG} \sim 1.7 \times 10^{13} \text{ cm}^{-2}$ et une densité de charges de polarisation $\sigma_p \sim 2 \times 10^{13} \text{ cm}^{-2}$.

Les mesures C(V) par sonde mercure effectuées directement après épitaxie ont donné une valeur de $n_{2DEG} \sim 1,5 \times 10^{13} \text{ cm}^{-2}$ sur les plaques dont sont extraits les échantillons. Nous avons refait des mesures C(V) après réalisation des contacts sur un composant FATFET, entre grille et source à une fréquence égale à 100 KHz. La figure IV.31 montre les résultats à 300 K ainsi que la densité n_{2DEG} calculée en fonction de la polarisation de la grille.




Figure IV.31 : Mesure de la capacité en polarisation inverse pour une diode GD à 300 K et une fréquence 100 KHz. La densité n_{2DEG} est intégrée de la mesure de capacité en fonction de la tension inverse

Nous pouvons remarquer que la valeur maximale de la densité de porteurs à potentiel nul est de $n_{2\text{DEG}} \sim 1,1 \times 10^{13} \text{ cm}^{-2}$. Cette valeur est inférieure à celle donnée après épitaxie. Plusieurs effets peuvent intervenir pour réduire la densité surfacique d'électrons :

- La présence d'états de surface, sous la grille ou dans les zones d'accès, qui créent un potentiel de déplétion dans le canal.
- La modification du dopage par des impuretés à caractère accepteur qui s'activeraient lors du fonctionnement du composant après la réalisation des contacts.

Pour analyser le courant inverse, ces hypothèses seront prises en compte dans le calcul du champ électrique dans la couche barrière en introduisant une densité surfacique de piège n_t fixe et qui pourrait provoquer la chute de la densité du gaz 2D.

VI-2-2) Etude du courant inverse

Comme nous l'avons déjà mentionné dans le chapitre précédent, l'étude des défauts par DLTS en courant a montré une similitude des pièges présents dans les couches barrières d'AlGaN et d'AlInN. Nous rappelons que ces pièges ont été identifiés comme étant des dislocations qui traversent la couche de l'interface ABN/GaN jusqu'à la surface du composant. Pour cela, nous pouvons suggérer que le mécanisme de courant de fuite assisté par défaut pourrait être traité de la même façon dans les deux systèmes. Cependant, la nature des alliages dans les deux cas est différente, par conséquent les propriétés de transport via ces défauts pourraient éventuellement être différentes.

Nous allons commencer par présenter l'évolution du courant inverse du contact Ni/Au/AlInN en fonction de la température ainsi que celle du courant direct dans la structure. La figure IV.32 montre que le courant inverse à la tension de seuil est de deux ordres de grandeur plus élevé que celui mesuré dans les HEMTs AlGaN. De plus, au-delà de cette valeur de tension, là où le canal est totalement déplété, le courant dépend moins de la température. Ceci indique la dominance de la composante tunnel direct du courant de fuite. Les mesures en direct, à 300 K, donnent une hauteur de barrière $\phi_B = 0,58 \text{ V}$, valeur relativement faible comparée aux résultats attendus dans le cas des matériaux à grand gap. La valeur du coefficient d'idéalité $n = 3,5$, bien supérieure à l'unité, témoigne aussi de la mauvaise qualité du contact.




Figure IV.32 : (a) Variation du courant inverse en fonction de la température pour une diode GD à barrière AlInN. (b) Mesure du courant en direct en échelle normale et semi-logarithmique.

Cette valeur de hauteur de barrière relativement basse pourrait induire des conséquences néfastes sur le courant inverse du contact Schottky. En effet, le courant de fuite via les pièges à l'interface MS sera favorisé puisque les niveaux de défauts seront plus proches du niveau de Fermi du métal comparé à une structure Schottky à base d'AlGaIn. Dans le cas des hétérostructures AlGaIn/GaN, la hauteur de barrière peut atteindre 1.35 V. Dans ce cas, les porteurs qui proviennent du métal nécessitent plus d'énergie pour atteindre ces niveaux. Ceci pourrait être une raison pour expliquer le faible courant de fuite par rapport au système AlInN.

Un des mécanismes qui pourrait apparaître dans la barrière Métal/AlInN est le transport par effet Poole-Frenkel. Ce mode de transport ne nécessite pas un fort champ électrique à la surface du contact Schottky pour faire passer les porteurs à travers les niveaux de défauts. Par contre, ce champ sera différent de celui calculé pour les barrières AlGaIn puisque nous devons tenir compte du potentiel créé par l'inter-couche AlN. Son rôle est de maintenir une charge de polarisation positive à l'interface AlN/GaN pour compenser la charge de polarisation négative qui provient de l'interface AlInN/AlN et de la création du gaz 2D à l'interface.

En tenant compte de la densité surfacique de défauts n_t dans la couche d'AlInN, le champ électrique à travers la barrière Schottky s'écrit alors sous la forme :

$$E_b(V) \approx \frac{q(\sigma_{\text{AlInN/AlN}} + \sigma_{\text{AlN/GaN}} - n_t - n_{2\text{DEG}}(V))}{\epsilon_0 \epsilon_r} \quad (\text{IV-41})$$

où $\sigma_{AlInN/AlN}$ est la densité de charge de polarisation à l'interface AlInN/AlN, $\sigma_{AlN/GaN}$ celle à l'interface AlN/GaN et ϵ_r la constante diélectrique relative à la couche AlInN.

La figure IV.33 montre l'évolution du champ électrique en fonction de la polarisation de la grille. Ces valeurs ont été calculées, à 300 K, pour une densité de pièges à électrons fixe $n_t \sim 0.4 \times 10^{13} \text{ cm}^{-2}$, des densités de charges de polarisations fixes $\sigma_{AlInN/AlN} = -4,5 \times 10^{13} \text{ cm}^{-2}$ et $\sigma_{AlN/GaN} = 6,5 \times 10^{13} \text{ cm}^{-2}$ [48].




Figure IV.33 : Variation du champ électrique dans la couche barrière d'AlInN en fonction de la polarisation inverse. Calcul effectué à partir des mesures $C(V)$ à 300 K.

A partir de ces valeurs, nous remarquons que le champ électrique dans le cas d'une barrière d'AlInN est plus faible que celui attendu dans une barrière d'AlGaN. Cette baisse provient sans doute de la forte densité du gaz 2D et de la faible valeur de la densité des charges de polarisation. Pour autant, cette valeur n'implique pas l'absence de certains mécanismes de transport qui pourrait gouverner le courant de fuite, vu la faible hauteur de barrière du contact Schottky.

Pour étudier le modèle de transport par émission Poole-Frenkel, nous avons tracé $\log(J/E_b)$ en fonction $\sqrt{E_b}$ pour les températures comprises entre 250 K et 400 K. La figure IV.34 montre que le tracé devient de plus en plus linéaire quand le composant est chauffé. Ceci témoigne de la présence de cet effet à haute température.




Figure IV.34 : Variation de $\log(J/E)$ en fonction de $E^{1/2}$ pour une diode GD à barrière AlInN. La partie linéaire de la courbe indique la présence de la composante Poole-Frenkel dans le courant inverse.

A partir des équations (IV-39, IV-40), nous avons tracé les fonctions $K(T)$ et $L(T)$ en fonction de $\frac{1}{T}$ dans la figure IV.35. Comme dans le cas du contact Schottky sur AlGaIn, nous avons utilisé $K(T)$ pour extraire la constante diélectrique $\epsilon_r^{\text{AlInN}} = 15,02 \pm 1$. Cette valeur s'approche de 11, 8, valeur extraire par Gonschorek *et al.* [50]. En revanche, cette valeur est élevée comparée aux valeurs extraites par voie optique des couches minces d'AlInN déposées sur GaN [51]. Ces travaux ont montré qu'aux hautes fréquences $\epsilon_r^{\text{AlInN}} = 2,78 x_{\text{In}} + 4,12$. Avec x_{In} le pourcentage de l'alliage en Indium.




Figure IV.35 : Tracé des fonctions (a) $K(T)$ et (b) $L(T)$ en fonction de $\frac{1}{T}$ à partir des variations en température de la pente et de l'ordonnée à l'origine des zones linéaires correspondantes au tracé de $\log(J/E)$.

En tenant compte du champ électrique dans la barrière lorsque $V_r = 0$ V, la fonction $L(T)$ nous a permis d'extraire l'énergie d'activation du piège $\phi_t^{AlInN} = 0,22 \pm 0,02$ eV qui correspond au niveau du défaut qui participe à ce mécanisme. Cette valeur est faible comparée à celle trouvée dans le cas d'une barrière d'AlGaN $\phi_t^{AlGaN} \sim 0,82$ eV. A partir de ces valeurs, nous pouvons dire que le même mécanisme existe dans les deux types de barrières mais pour deux niveaux de pièges à l'interface MS différents.

Une des causes susceptibles de cette grande différence entre les niveaux pourrait être le champ électrique dans la couche barrière. En effet, nous avons vu dans le cas des contacts Schottky sur AlGaN que le champ électrique dans la structure est plus fort que celui sur AlInN. Ce potentiel plus élevé pourrait sans doute modifier la structure de bande à la surface de la couche barrière et ainsi modifier la position réelle du niveau du piège par rapport à la bande de conduction.

Nous avons voulu nous assurer de cette hypothèse en reprenant l'étude de l'émission Poole-Frenkel dans le cas où le champ électrique E_b est proportionnel à la tension appliquée ($E_b = \beta \cdot V$). Cela veut dire qu'aucun champ électrique n'existe lorsque $V_r = 0$ V. Dans ce cas, le champ créé par les charges de polarisation compense la totalité du champ électrique qui existe entre la surface et « l'armature négative » créée par les électrons du canal.

Par conséquent, la composante du transport par effet Poole-Frenkel sera traitée en traçant $\log(I/V)$ en fonction de $V^{1/2}$. La figure IV.36 montre ce tracé ainsi que la fonction $L(T)$ en fonction de $\frac{1}{T}$.




Figure IV.36 : Variation de $\log(I_R/V_R)$ en fonction de $V_R^{1/2}$ et de la fonction $L(T)$ correspondante.

La courbe montre que le tracé est linéaire même si nous négligeons le champ électrique « résiduel » dans la couche barrière, le modèle de transport par émission Poole-Frenkel reste toujours valable. Ceci explique que le champ à potentiel nul n'a pas d'influence directe sur ce mécanisme. A partir de la fonction $L(T)$, nous avons extrait l'énergie d'activation du piège $\phi_0^{AlInN} = 0,13 \pm 0,02$ eV. Cette valeur est deux fois plus faible que celle extraite précédemment. Nous pouvons alors confirmer l'hypothèse selon laquelle le niveau du piège est plus profond lorsque le champ électrique est plus fort à l'interface MS.

Le même niveau de piège à 0,13 eV responsable du transport par émission Poole-Frenkel a été trouvé par Arslan *et al.* dans le cas des systèmes $Al_{0,83}In_{0,17}N/GaN$ [53]. Dans ces travaux, il a été supposé que le courant de fuite est dominé par la composante FP via des dislocations qui se trouvent à cette énergie.

Le modèle décrit par Zhang pour une barrière AlGaIn contredit la position de ce niveau ϕ_t . En effet, il suppose que si le courant de fuite est dominé par un transport via des dislocations, le niveau ϕ_t^{AlInN} est un niveau de piège intermédiaire à travers lequel les porteurs peuvent transiter pour arriver à la dislocation qui se trouve à un niveau encore plus proche de la bande de conduction. Dans ce modèle, ce piège d'énergie ϕ_t devrait être très proche du niveau de Fermi du métal pour assurer cette transition.

Dans notre cas, si nous revenons aux résultats du chapitre précédent, nous trouvons que le niveau de dislocations qui traversent la couche AlInN jusqu'à la surface se trouve à $E_{disloc} \sim 0,37$ eV par rapport à la bande de conduction.

La hauteur de barrière MS que nous trouvons ici $\phi_B = 0,58$ V nous permet de conclure que le modèle de Zhang s'applique bien dans nos structures. Le scénario qui décrit le mécanisme de transport est présenté dans la figure IV.37. Pour simplifier le schéma, nous avons négligé la courbure des bandes due au potentiel de surface entre le métal et le semiconducteur.

Le niveau de piège E_t^{AlInN} va servir comme un niveau de transition pour les porteurs qui atteindront la dislocation. Si nous tenons compte de la courbure des bandes due au champ électrique « résiduel » dans la couche barrière, nous trouvons que E_t^{AlInN} va baisser davantage. Dans notre cas, si $E_t^{AlInN} \sim 0,22$ eV, comme trouvé dans la première exploitation

des courbes $I(V)$, ce niveau va s'approcher encore plus du niveau de Fermi du métal et favoriser ainsi l'augmentation du courant de fuite.




Figure IV.37 : Mécanisme de fuite des électrons montré dans un diagramme de bande simplifié du contact Ni/Au/AlInN. Le passage des porteurs se fait à travers un niveau de dislocation dans la couche barrière par l'intermédiaire d'un niveau de défaut aligné avec le niveau de Fermi du métal.

Récapitulatif :

L'étude du courant inverse de la diode Schottky dans le système AlInN/GaN nous montre que le courant de fuite de la grille est essentiellement dominé par l'effet Poole-Frenkel. En tenant compte du champ électrique dû aux charges de polarisation, l'énergie d'activation du piège responsable de ce mécanisme se trouve à $E_t^{AlInN} \sim 0,22$ eV. Ce niveau, voisin du niveau de Fermi du métal, est compté à partir d'un niveau de dislocation se trouvant à 0,37 eV de la bande de conduction. La position du niveau E_t^{AlInN} est différente de celle trouvée dans le cas d'une barrière AlGaN où $E_t^{AlGaN} \sim 0,82$ eV.

VII) Conclusion

Dans ce chapitre, le comportement du contact Schottky de grille des transistors a été étudié en deux parties. Dans un premier temps, les mesures $I(V)$ en direct sur plusieurs échantillons de géométries différentes ont montré des comportements très différents en fonction de la surface du contact : certaines diodes de grandes géométries présentent une distorsion du réseau $I_{GS}(V_{GS})$ à basse température et cet effet est expliqué par la présence de multiples barrières activées thermiquement.

A partir de l'étude du coefficient d'idéalité n et de la hauteur de barrière ϕ_B de ces diodes en fonction de la température, nous avons montré que les inhomogénéités de type double hauteur de barrière sont dominantes dans le cas des diodes de grandes surfaces. Les deux barrières apparentes basse HBL et haute HBH semblent électriquement indépendantes, la barrière basse HBL disparaissant à haute température. La barrière basse HBL est attribuée à l'existence d'un niveau d'énergie dans la barrière, autorisant le passage des porteurs et activé thermiquement. Les mesures en DLTS courant sur les composants de différentes géométries montrent en effet l'existence d'un tel niveau très probablement lié aux états de surface qui apparaît à basse température et qu'on ne trouve que dans le cas des grosses diodes. Cet effet d'inhomogénéité spatiale provoque des fluctuations de la hauteur de barrière autour d'une valeur moyenne. Dans le cas des diodes de grandes dimensions, le modèle de la distribution présente deux composantes gaussiennes dans la barrière haute HBH dans deux gammes de températures différentes, ceci montre encore un comportement différent de la barrière MS à basse et à haute température.

L'étude de la Schottky après un test de stress pendant 481 heures sur une diode de grande dimension montre une dégradation du contact avec un abaissement de la hauteur de barrière et une augmentation des niveaux de fluctuations spatiales. Les tests de vieillissement effectués sur les composants de petite géométrie pendant 2080 heures montrent une augmentation du niveau de fluctuations de la barrière liée au champ électrique à partir de l'extraction des paramètres ρ_2 et ρ_3 du modèle de Werner. Ces fluctuations sont plus accentuées dans le cas des stress à 250°C et 320°C.

La deuxième partie du chapitre a été consacrée à l'étude du courant inverse de grille en fonction de la température. Dans le système de HEMTs AlGaN, nous avons trouvé que le courant inverse de grille est dominé par deux composantes. La première composante est d'origine tunnel Fowler-Nordheim et la deuxième provient de l'effet Poole-Frenkel qui apparaît à haute température et qui décrit le passage des porteurs via des niveaux de pièges dans la couche barrière à 0,82 eV. Dans le système AlInN/GaN, cet effet est aussi présent et nous avons vu que le passage des porteurs se fait à travers les dislocations qui traversent la couche barrière. Nous avons montré qu'un autre niveau de défaut localisé à proximité du niveau de Fermi du métal, localisé à 0,22 eV du niveau de la dislocation pourrait faciliter la transition des porteurs du métal jusqu'au niveau des dislocations.

VIII) ***Bibliographie du chapitre IV***

- [1] E. Rhoderick, “Metal-semiconductor contacts,” *Solid-State and Electron Devices, IEE Proceedings I*, vol. 129, no. 1, p. 1, 1982.
- [2] S. Sze, *Physics of semiconductor devices*. Wiley Interscience Publication, 1981.
- [3] S. Kurtin, T. C. McGill, and C. A. Mead, “Fundamental transition in the electronic nature of solids,” *Phys. Rev. Lett.*, vol. 22, pp. 1433–1436, Jun 1969.
- [4] H. W. Jang, C. M. Jeon, K. H. Kim, J. K. Kim, S.-B. Bae, J.-H. Lee, J. W. Choi, and J.-L. Lee, “Mechanism of two-dimensional electron gas formation in AlGa_N/Ga_N heterostructures,” *Applied Physics Letters*, vol. 81, no. 7, pp. 1249–1251, 2002.
- [5] S. Heikman, S. Keller, Y. Wu, J. S. Speck, S. P. DenBaars, and U. K. Mishra, “Polarization effects in AlGa_N/Ga_N and Ga_N/AlGa_N/Ga_N heterostructures,” *Journal of Applied Physics*, vol. 93, no. 12, pp. 10114–10118, 2003.
- [6] J. P. Ibbetson, P. T. Fini, K. D. Ness, S. P. DenBaars, J. S. Speck, and U. K. Mishra, “Polarization effects, surface states, and the source of electrons in AlGa_N/Ga_N heterostructure field effect transistors,” *Applied Physics Letters*, vol. 77, no. 2, pp. 250–252, 2000.
- [7] A. Rizzi, “Surface and interface electronic properties of group III-nitride heterostructures,” *Applied Surface Science*, vol. 190, no. 1-4, pp. 311 – 317, 2002.
- [8] L. S. Yu, Q. Z. Liu, Q. J. Xing, D. J. Qiao, S. S. Lau, and J. Redwing, “The role of the tunneling component in the current–voltage characteristics of Metal-Ga_N schottky diodes,” *Journal of Applied Physics*, vol. 84, no. 4, pp. 2099–2104, 1998.
- [9] M. V. Schneider, A. Y. Cho, E. Kollberg, and H. Zirath, “Characteristics of schottky diodes with microcluster interface,” *Applied Physics Letters*, vol. 43, no. 6, pp. 558–560, 1983.
- [10] D. Defives, O. Noblanc, C. Dua, C. Brylinski, M. Barthula, V. Aubry-Fortuna, and F. Meyer, “Barrier inhomogeneities and electrical characteristics of Ti/4H-SiC schottky rectifiers,” *Electron Devices, IEEE Transactions on*, vol. 46, pp. 449 –455, Mar. 1999.

- [11] T. Q. Tuy and I. Mojzes, "Theoretical explanation of the control of the schottky barrier height using an ultrathin interface metal layer," *Applied Physics Letters*, vol. 56, no. 17, pp. 1652–1654, 1990.
- [12] D. Morrison, K. Hilton, M. Uren, N. Wright, C. Johnson, and A. O'Neill, "Anomalous forward I-V characteristics of Ti/Au SiC schottky barrier diodes," *Materials Science and Engineering: B*, vol. 61-62, pp. 345 – 348, 1999.
- [13] I. Ohdomari, T. S. Kuan, and K. N. Tu, "Microstructure and schottky barrier height of Iridium silicides formed on Silicon.," *Journal of Applied Physics*, vol. 50, no. 11, pp. 7020–7029, 1979.
- [14] J. L. Freeouf, T. N. Jackson, S. E. Laux, and J. M. Woodall, "Effective barrier heights of mixed phase contacts: Size effects," *Applied Physics Letters*, vol. 40, no. 7, pp. 634–636, 1982.
- [15] J. P. Sullivan, R. T. Tung, M. R. Pinto, and W. R. Graham, "Electron transport of inhomogeneous schottky barriers: A numerical study," *Journal of Applied Physics*, vol. 70, no. 12, pp. 7403–7424, 1991.
- [16] R. T. Tung, "Electron transport at metal-semiconductor interfaces: General theory," *Phys. Rev. B*, vol. 45, pp. 13509–13523, Jun 1992.
- [17] R. T. Tung, "Electron transport of inhomogeneous schottky barriers," *Applied Physics Letters*, vol. 58, no. 24, pp. 2821–2823, 1991.
- [18] W. Leroy, *A fundamental study of advanced metal/semiconductor contacts*. PhD thesis, Université de Gent (Belgique), 2007.
- [19] J. H. Werner and H. H. Güttler, "Barrier inhomogeneities at schottky contacts," *Journal of Applied Physics*, vol. 69, no. 3, pp. 1522–1533, 1991.
- [20] J. H. Werner and H. H. Güttler, "Temperature dependence of schottky barrier heights on Silicon," *Journal of Applied Physics*, vol. 73, no. 3, pp. 1315–1319, 1993.
- [21] Y.-L. Jiang, G.-P. Ru, F. Lu, X.-P. Qu, B.-Z. Li, and S. Yang, "Ni/Si solid phase reaction studied by temperature-dependent current-voltage technique," *Journal of Applied Physics*, vol. 93, no. 2, pp. 866–870, 2003.

- [22] G. M. Vanalme, L. Goubert, R. L. V. Meirhaeghe, F. Cardon, and P. V. Daele, “A ballistic electron emission microscopy study of barrier height inhomogeneities introduced in Au/III-V semiconductor schottky barrier contacts by chemical pretreatments,” *Semiconductor Science and Technology*, vol. 14, no. 9, p. 871, 1999.
- [23] S. Demirezen and S. Altındal, “Possible current-transport mechanisms in the (Ni/Au)/AlGaIn/AlN/GaN schottky barrier diodes at the wide temperature range,” *Current Applied Physics*, vol. 10, no. 4, pp. 1188 – 1195, 2010.
- [24] M. Mamor, “Interface gap states and schottky barrier inhomogeneity at metal/n-type GaN schottky contacts,” *Journal of Physics: Condensed Matter*, vol. 21, no. 33, p. 335802, 2009.
- [25] S. Huang and F. Lu, “Investigation on the barrier height and inhomogeneity of Nickel silicide schottky,” *Applied Surface Science*, vol. 252, no. 12, pp. 4027 – 4032, 2006.
- [26] N. Yildirim, A. Turut, and V. Turut, “The theoretical and experimental study on double-Gaussian distribution in inhomogeneous barrier-height schottky contacts,” *Microelectronic Engineering*, vol. 87, no. 11, pp. 2225 – 2229, 2010.
- [27] G. Koley and M. G. Spencer, “Scanning Kelvin probe microscopy characterization of dislocations in III-Nitrides grown by metalorganic chemical vapor deposition,” *Applied Physics Letters*, vol. 78, no. 19, pp. 2873–2875, 2001.
- [28] J. K. Sheu, Y. K. Su, G. C. Chi, M. J. Jou, and C. M. Chang, “Effects of thermal annealing on the Indium tin oxide schottky contacts of n-GaN,” *Applied Physics Letters*, vol. 72, no. 25, pp. 3317–3319, 1998.
- [29] D. Qiao, L. S. Yu, S. S. Lau, J. M. Redwing, J. Y. Lin, and H. X. Jiang, “Dependence of Ni/AlGaIn schottky barrier height on Al mole fraction,” *Journal of Applied Physics*, vol. 87, no. 2, pp. 801–804, 2000.
- [30] A. Sozza, C. Dua, E. Morvan, M. diForte Poisson, S. Delage, F. Rampazzo, and et al., “Evidence of traps creation in GaN/AlGaIn/GaN HEMTs after a 3000 hour on-state and off-state hot-electron stress,” *IEDM Technical Digest. IEEE International*, pp. 601–604, 2005.

- [31] S. Singhal, J. C. Roberts, P. Rajagopal, T. Li, A. W. Hanson, R. Therrien, J. W. Johnson, I. C. Kizilyalli, , and K. J. Linthicum., “GaN-on-Si failure mechanisms and reliability improvements,” *Proc. IEEE IRPS*, pp. 95–98, 2006.
- [32] L. S. Yu, Q. Z. Liu, Q. J. Xing, D. J. Qiao, S. S. Lau, and J. Redwing, “The role of the tunneling component in the current–voltage characteristics of Metal-GaN schottky diodes,” *Journal of Applied Physics*, vol. 84, no. 4, pp. 2099–2104, 1998.
- [33] E. J. Miller, X. Z. Dang, and E. T. Yu, “Gate leakage current mechanisms in AlGaIn/GaN heterostructure field-effect transistors,” *Journal of Applied Physics*, vol. 88, no. 10, pp. 5951–5958, 2000.
- [34] J. C. Carrano, T. Li, P. A. Grudowski, C. J. Eiting, R. D. Dupuis, and J. C. Campbell, “Current transport mechanisms in GaN-based metal–semiconductor–metal photodetectors,” *Applied Physics Letters*, vol. 72, no. 5, pp. 542–544, 1998.
- [35] S. Karmalkar, D. M. Sathaiya, and M. S. Shur, “Mechanism of the reverse gate leakage in AlGaIn/GaN high electron mobility transistors,” *Applied Physics Letters*, vol. 82, no. 22, pp. 3976–3978, 2003.
- [36] H. Zhang, E. J. Miller, and E. T. Yu, “Analysis of leakage current mechanisms in schottky contacts to GaN and AlGaIn/GaN grown by molecular-beam epitaxy,” *Journal of Applied Physics*, vol. 99, no. 2, p. 023703, 2006.
- [37] L. Lacheze, *Etude et simulation physique des effets parasites dans les HEMTs AlGaIn/GaN*. PhD thesis, Université de Bordeaux (France), 2010.
- [38] Z. A. Weinberg, “On tunneling in metal-oxide-silicon structures,” *Journal of Applied Physics*, vol. 53, no. 7, pp. 5052–5056, 1982.
- [39] D. Yan, H. Lu, D. Cao, D. Chen, R. Zhang, and Y. Zheng, “On the reverse gate leakage current of AlGaIn/GaN high electron mobility transistors,” *Applied Physics Letters*, vol. 97, no. 15, p. 153503, 2010.
- [40] K. Kim, W. R. L. Lambrecht, B. Segall, and M. van Schilfgaarde, “Effective masses and valence-band splittings in GaN and AlN,” *Phys. Rev. B*, vol. 56, pp. 7363–7375, Sep 1997.

- [41] M. S. Chung, N. M. Miskovsky, P. H. Cutler, and N. Kumar, “Band structure calculation of field emission from AlGa_N as a function of stoichiometry,” *Applied Physics Letters*, vol. 76, no. 9, pp. 1143–1145, 2000.
- [42] J. R. Yeargan and H. L. Taylor, “The poole-frenkel effect with compensation present,” *Journal of Applied Physics*, vol. 39, no. 12, pp. 5600–5604, 1968.
- [43] J. G. Simmons, “Poole-frenkel effect and schottky effect in metal-insulator-metal systems,” *Phys. Rev.*, vol. 155, pp. 657–660, Mar 1967.
- [44] C. Chaneliere, J. L. Autran, S. Four, R. A. B. Devine, and B. Balland, “Theoretical and experimental study of the conduction mechanism in Al/Ta₂O₅/SiO₂/Si and Al/Ta₂O₅/Si₃N₄/Si structures,” *Journal of Non-Crystalline Solids*, vol. 245, no. 1-3, pp. 73 – 78, 1999.
- [45] M. Farahmand, C. Garetto, E. Bellotti, K. Brennan, and et al, “Monte carlo simulation of electron transport in the III-nitride wurtzite phase materials system: binaries and ternaries,” *Electron Devices, IEEE*, vol. 48, pp. 535 – 542, 2001.
- [46] G. Pozzovivo, J. Kuzmik, S. Golka, W. Schrenk, G. Strasser, D. Pogany, K. Cico, M. Tapajna, K. Fröhlich, J.-F. Carlin, M. Gonschorek, E. Feltin, and N. Grandjean, “Gate insulation and drain current saturation mechanism in InAlN/GaN metal-oxide-semiconductor high-electron-mobility transistors,” *Applied Physics Letters*, vol. 91, no. 4, p. 043509, 2007.
- [47] F. Bernardini, V. Fiorentini, and D. Vanderbilt, “Spontaneous polarization and piezoelectric constants of III-V nitrides,” *Phys. Rev. B*, vol. 56, pp. 10024–10027, Oct 1997.
- [48] M. Gonschorek, J.-F. Carlin, E. Feltin, M. A. Py, N. Grandjean, V. Darakchieva, B. Monemar, M. Lorenz, and G. Ramm, “Two-dimensional electron gas density in Al_{1-x}In_xN/(AlN)/GaN heterostructures (0.03 < x < 0.23),” *Journal of Applied Physics*, vol. 103, no. 9, p. 093714, 2008.
- [49] O. Ambacher, J. Majewski, C. Miskys, A. Link, M. Hermann, M. Eickhoff, M. Stutzmann, F. Bernardini, V. Fiorentini, V. Tilak, B. Schaff, and L. F. Eastman, “Pyroelectric properties of Al(In)Ga_N/Ga_N hetero- and quantum well structures,” *Journal of Physics: Condensed Matter*, vol. 14, no. 13, p. 3399, 2002.
- [50] M. Gonschorek, J.-F. Carlin, E. Feltin, M. A. Py, and N. Grandjean, “Exact determination of electrical properties of wurtzite Al_{1-x}In_xN/(AlN)/Ga_N heterostructures (0.07 <

$x < 0.21$) by means of a detailed charge balance equation,” *Proc International Journal of Microwave and Wireless Technologies*, pp. 13–20, 2010.

[51] E. Sakalauskas, H. Behmenburg, C. Hums, P. Schley, G. Rossbach, C. Giesen, M. Heuken, H. Kalisch, R. H. Jansen, J. Bläsing, A. Dadgar, A. Krost, and R. Goldhahn, “Dielectric function and optical properties of Al-rich AlInN alloys pseudomorphically grown on GaN,” *Journal of Physics D: Applied Physics*, vol. 43, no. 36, p. 365102, 2010.

[52] E. Arslan, S. Bütün, and E. Ozbay, “Leakage current by Frenkel–Poole emission in Ni/Au schottky contacts on $Al_{0.83}In_{0.17}N/AlN/GaN$ heterostructures,” *Applied Physics Letters*, vol. 94, no. 14, p. 142106, 2009.

Conclusion

Ce travail de thèse a porté sur l'étude expérimentale des mécanismes physiques qui peuvent affecter le fonctionnement des composants HEMTs à base d'hétérostructures AlGaIn/GaN et AlInN/GaN.

La démarche adoptée pour cette analyse s'est principalement divisée en trois parties.

En premier lieu, nous avons effectué la caractérisation en régime statique des composants par des mesures courant-tension $I_{DS}-V_{DS}$, $I_{DS}-V_{GS}$ et des mesures de capacité grille-source $C_{GS}-V_{GS}$. A partir de cette étude menée à différentes températures, nous avons pu repérer certaines anomalies dans les caractéristiques des composants. Les plus marquants des effets sont : le décalage de la tension de seuil, l'apparition de l'effet kink et la baisse anormale du courant I_{DS} pour des tensions V_{GS} proches de la tension de pincement lors des mesures à basse température. Ces effets qui disparaissent pour des températures supérieures à 250 K sont très probablement liés à des mécanismes de piégeage des porteurs par les états de surface. La baisse de la mobilité des porteurs est accompagnée par l'apparition de deux plans de charge localisés à l'interface à haute température. Le premier correspond à celui du canal 2D et le second est susceptible d'être lié au piégeage des porteurs à l'interface du côté de la couche barrière. Pour confirmer l'existence de ces défauts nous avons adopté la technique de spectroscopie des défauts (DLTS) qui fait l'objet de la deuxième partie de notre étude.

La spectroscopie des niveaux profonds est une méthode efficace pour extraire la signature de certains défauts présents dans la structure. Avec la DLTS en capacité, nous avons déterminé les niveaux profonds actifs à haute température. La cinétique de ces états a montré qu'il s'agit a priori de défauts étendus provenant de l'hétérointerface et traversant la couche barrière. La dépendance de l'émission de ces défauts en fonction du champ électrique montre que le mécanisme de dépiégeage est dominé par l'effet Poole-Frenkel.

Dans le but d'analyser l'effet des pièges sur le courant de drain et de s'affranchir des problèmes de résistance série qui peuvent déformer les transitoires de capacité analysés en DLTS, nous avons adopté la technique de DLTS en courant. L'étude faite sur des composants avec des géométries différentes a montré qu'un niveau donneur (E1) actif à basse température apparaît dans les transistors à grilles multiples. Avec les structures dont la longueur de grille est supérieure à 10 μ m, nous avons mis en évidence la présence d'un niveau

accepteur (H1), responsable de la baisse du courant de drain et qui pourrait être lié aux états de surface dans l'espace grille-drain.

L'analyse par DLTS d'un composant ayant subi des tests de vieillissement accélérés a révélé la génération d'un niveau donneur localisé dans la zone grille-drain. Ce niveau peut être la cause de l'effondrement du courant I_{DS} observé après les tests de stress.

Nous avons effectué une étude comparative des défauts dans les deux structures HEMTs à base d'AlGaN/GaN et d'AlInN/GaN. Le niveau donneur (E2) observé dans les composants à base d'AlGaN/GaN est aussi présent dans les structures avec une barrière d'AlInN. Ce défaut étendu qui traverse la couche barrière est probablement une dislocation générée à partir de la couche tampon de GaN.

Enfin, dans le dernier chapitre, nous avons comparé l'évolution en température de la hauteur de barrière Schottky du contact de grille, pour différentes géométries de transistors afin d'évaluer la stabilité de ce contact. Nous avons constaté que la qualité de la barrière dépend de la surface du contact. En effet, le caractère inhomogène de la barrière a été observé dans les composants de grande dimension. Les petites géométries ont montré une meilleure stabilité en température du contact. Nous avons expliqué ces anomalies par la fluctuation spatiale du potentiel à l'interface métal/semiconducteur. Cet effet est provoqué par des inhomogénéités liées aux défauts à l'interface ou à la qualité du contact. Ceci rejoint les observations des états de surfaces constatés lors des mesures de DLTS en courant effectuées sur les composants de différentes géométries.

Nous avons effectué une analyse approfondie dans le but d'évaluer la fiabilité du contact de la grille après des tests de vieillissement accélérés. Les résultats obtenus sur un composant test FATFET ont montré une dégradation du contact qui se manifeste par une baisse de la hauteur de la barrière surtout à basse température. Cet effet est accompagné d'une augmentation du niveau de fluctuation du potentiel à la surface. Les transistors qui ont subi les tests HTO ont montré une bonne stabilité du contact de la grille.

Enfin nous nous sommes intéressés à l'étude du courant inverse de la grille des transistors. A partir des analyses faites à différentes températures, nous avons pu extraire certains mécanismes de transport qui dominent le courant de fuite. Dans les structures AlGaN/GaN, nous avons vu que l'effet tunnel Fowler-Nordheim ainsi que l'effet Poole-Frenkel sont les principales composantes du courant de fuite de la grille. Dans le système AlInN/GaN, nous

avons combiné les mesures DLTS et les mesures du courant de fuite pour montrer que le transport des porteurs se fait principalement à travers des dislocations via un niveau de piège intermédiaire.

Ce travail nous a donc permis de comprendre plusieurs aspects liés aux effets parasites dans les transistors HEMTs à base de GaN. Dans ce contexte, d'autres études pourraient apporter des informations sur la nature et la localisation des pièges. Dans la mesure où tous les tests de vieillissement accélérés ont montré une dégradation significative du courant de saturation de drain, la technique de DLTS en courant est une méthode efficace pour extraire les niveaux de pièges générés après ces tests.

Ce travail a également donné naissance au développement de techniques de caractérisations optiques au sein du laboratoire. En parallèle avec l'analyse par méthodes électriques présentée dans ce travail, nous avons développé un banc de micro-photoluminescence (μ PL) et de micro-photoreflectance (μ PR) fonctionnant dans l'UV afin de pouvoir déterminer les propriétés optiques des hétérostructures à base de GaN. Ces techniques peuvent être appliquées directement sur un composant fini puisque le diamètre du faisceau d'excitation mesure quelques micromètres. Avec la μ PL, il serait possible de détecter la photoémission des pièges et de localiser les défauts générés après la dégradation pour les composants qui ont subi les tests de vieillissements accélérés. La μ PR est une technique expérimentale de spectroscopie de modulation qui nous permettrait de déterminer le champ piézoélectrique dans la couche barrière et d'étudier l'effet de la contrainte sur les propriétés de transport dans ces matériaux. Dans les deux techniques, les échantillons sont excités par un laser UV modulé (244 nm).

Les difficultés rencontrées lors des premiers essais sur les transistors étudiés dans ce travail ne nous ont pas permis d'aboutir à des résultats exploitables. En effet, le laser d'excitation UV(244nm) utilisé dans les deux techniques a provoqué une dégradation de la couche de passivation dans l'espace grille-drain la rendant opaque localement.

Il serait possible néanmoins de poursuivre ces travaux par des mesures de micro-électroréflectivité qui sont analogues à la μ PR, mais dans lesquelles on s'affranchit des modulation est appliquée de façon électrique.

Annexe

Une étape importante du travail de la thèse a été consacrée à l'adaptation du système cryogénique au montage des transistors à faible longueur de grille ($0,25 \mu\text{m}$). Le support conçu à l'intérieur du cryostat TRG Air Liquide est spécifique aux boîtiers « Egide » dans lesquels sont montés les composants. Dans la figure I, nous montrons les différents éléments que constitue le cœur du cryostat ainsi qu'une photo du boîtier du transistor fixé sur le support.




Figure I : Schéma du cœur du cryostat utilisé pour les mesures en températures.

Le boîtier Egide utilisé a été conçu pour réduire au minimum les dimensions des « bonding » d'accès au composant et réduire les effets pénalisants des éléments extrinsèques. Cependant, les premières mesures effectuées en régime statique continu ont montré une instabilité du courant de sortie qui se manifeste par des phénomènes oscillatoires dans les caractéristiques $I_{DS}-V_{DS}$. En jouant sur l'environnement extérieurs du transistor (longueur de câblage, encapsulation ou non du cryostat, etc ...), nous avons constaté une modification de l'amplitude et du comportement des oscillations. Dans ce contexte, nous avons essayé de mettre en évidence quelles sont les sources de perturbations se trouvant à l'extérieur du boîtier et les modalités par lesquelles elles parviennent à interférer avec le signal.

Certaines sources de parasites susceptibles d'ajouter les perturbations peuvent être classées selon plusieurs catégories :

- **Les sources électrostatiques :** elles consistent en l'accumulation de charges électriques à l'intérieur des câbles de connexion ou à leur extrémité formant ainsi une capacité parasite. Dans ce cas, la décharge à travers les impédances situées aux

extrémités du câble (à l'entrée du boîtier ou du composant) n'est pas rapide et une superposition de cet effet ajoute à chaque fois des charges à une capacité non-déchargée. Cet effet peut s'amplifier lorsque la séquence de polarisation (en termes de temps) issu du système est inférieure au temps nécessaire pour la décharge des porteurs. Ceci se traduit par une tension aux bornes fluctuantes.

- **Les sources électromagnétiques :** dans cette catégorie on trouve plusieurs origines de perturbations. En premier lieu, le secteur de distribution d'énergie 220 V /50 Hz peut être une source de parasites qui apportent facilement des pics de bruit harmonique de la fréquence 50 Hz. Dans ce cas, l'utilisation des batteries d'alimentation comme source de polarisation est nécessaire. Les perturbations peuvent aussi être apportées via un couplage avec une onde électromagnétique. Il s'agit d'un couplage avec une ligne de transmission par conduction ou par rayonnement. En effet, les composants électroniques peuvent se comporter comme une source émettrice /réceptrice d'une onde électromagnétique qui se propage via les connexions ou se confine à proximité du transistor. Ceci induit des interférences avec les lignes de propagation des électrons dans le canal et produit des perturbations dans le courant.

En tenant compte de toutes ces considérations, nous avons commencé le travail sur l'amélioration du montage par le blindage de certains éléments du circuit, une technique essentielle contre les parasites induits. Pour cela, nous avons choisi d'utiliser un câblage coaxial à l'intérieur du cryostat pour garder le même mode de propagation qui existe dans les connexions liés aux générateurs de tension (en coax ou en triax). Malheureusement, dans ce type de protections les performances chutent dès la première ouverture du système par une rupture de liaison ou un changement de la nature du câblage (matériau, dimension, etc...). Probablement pour cela que cette technique n'a pas apporté l'efficacité souhaitée pour éliminer les oscillations de courant.

Les tores ferrites utilisés souvent en électronique et en radio (circuits sélectifs, filtrage, antiparasitage, etc...) peuvent être efficaces pour absorber les fluctuations parasites. Avec leur caractère magnétique, une résistivité comprise entre 10^2 et $10^8 \Omega$ et une perméabilité qui peut atteindre 10^4 , elles imposent un circuit magnétique complètement fermé lorsqu'elles sont placées à l'entrée du boîtier. La transmission d'une onde électromagnétique parasite via le câblage sera alors significativement atténuée.

Comme nous l'avons mentionné, les sources de perturbations électrostatiques produites par l'accumulation de charges à l'interface entre les câbles de connexions et le boîtier doivent être aussi présent en compte. Ces porteurs injectés comme composante parasite dans le courant peuvent être évacués en intégrant une capacité entre la grille et la source. Pour remplir correctement son rôle de réservoir de charges, la valeur de la capacité doit être choisie selon l'équation :

$$C = \frac{dQ}{dV} = \frac{Idt}{dV}$$

En régime de saturation de courant et pour une séquence de polarisation suffisamment lente, la capacité que nous avons choisie est de 1000 pF. La figure II-a montre une photo du montage après l'ajout de deux ferrites respectivement à l'entrée de la broche de grille et du drain ainsi que la capacité réservoir entre la source et la grille.




Figure II : Photo du montage après l'ajout des ferrites et de la capacité entre la grille et la source (a). Caractéristiques I_{DS} - V_{DS} après les modifications apportées (b).

Les précautions prises pour minimiser les perturbations apportées par les connexions aux boîtiers n'ont pas permis de résoudre totalement les problèmes d'oscillations. La photo 2-b des caractéristiques I_{DS} - V_{DS} montre un léger accrochage suivi d'un effondrement du courant dans la zone de saturation.

L'autre piste à exploiter est l'effet du rayonnement électromagnétique autour du transistor que jusqu'à maintenant n'a pas été traité. En effet, la paroi du cryostat forme une cage de Faraday contre toute perturbation électromagnétique venant de l'extérieur. Ce pendant, l'onde qui se trouve piégée à l'intérieur subit des réflexions multiples sur la paroi interne et se confine à proximité de l'échantillon. Pour résoudre ce problème, un blindage autour de l'environnement du transistor est nécessaire pour repousser ces effets parasites.

Le blindage peut être effectué avec un matériau ferromagnétique (Fer, Nickel, Mu-métal, etc...) qui a pour rôle de canaliser les lignes d'induction dans une seule direction : il en résulte alors une diminution de l'induction dans son voisinage. L'utilisation d'un matériau diamagnétique (Diamant, Graphite, Cuivre, etc...) peut aussi être une solution. Ce matériau, soumis à une excitation magnétique, donne naissance à un champ induit opposé. Ce comportement conduit à un phénomène de répulsion. La figure III montre la canalisation des lignes de champ dans les matériaux ferromagnétiques et diamagnétiques.




Figure III : Différence de canalisation des lignes de champ magnétique en présence d'un matériau ferromagnétique et d'un matériau diamagnétique.

Les premiers tests effectués avec un blindage ferromagnétique en cuivre n'ont pas aboutis à une élimination des effets d'oscillations. Le Mu-métal avec sa perméabilité très élevée (25000 plus grande que celle du cuivre) reste une piste à exploiter pour voir son effet.

Nous avons choisi d'utiliser ensuite le graphite (diamagnétique) dans le but d'exploiter les propriétés répulsives de ce matériau. La plaque en graphite est fixée sur deux colonnes traversant le boîtier et rapprochée au maximum de l'échantillon. La figure IV-a montre le dispositif final ainsi que le résultat obtenu, dans la figure IV-b, avec toutes les améliorations décrites précédemment.




Figure IV : Photo au montage final après l'ajout d'un bloc de graphite au dessus du boîtier (a). Caractéristiques I_{DS} - V_{DS} après les modifications apportées (b).

Le montage que nous avons réalisé nous a permis d'obtenir des caractéristiques I_{DS} - V_{DS} stables et reproductibles sur une gamme de température allant de 77 K à 500 K.

Publications de l'auteur

Articles publiés dans des journaux avec comité de lecture

« *Characterization of AlGaN/GaN HEMT grown on silicon carbide devices with a gate length $L_g = 0.15 \mu\text{m}$* »

S. Saadaoui, M. Gassoumi, M.M Ben Salem, **W. Chikhaoui**, C. Gacquière, H. Maaref.
En cours de soumission dans Sensor Letters (2011)

« *Current deep level transient spectroscopy analysis of AlInN/GaN high electron mobility transistors: Mechanism of gate leakage* »

W. Chikhaoui, J.M Bluet, M.A Poisson, N. Sarazin, C. Dua, C. Bru-Chevallier.
Applied Physics Letters 072107 96 (2010)

« *Deep traps analysis in AlGaN/GaN heterostructure transistors* »

W. Chikhaoui, J.M. Bluet, C. Bru-Chevallier, C. Dua, R. Aubry.
Physica Status Solidi (c) 7 92 95 (2009)

« *Deep levels investigation of AlGaN/GaN heterostructure transistors* »

W. Chikhaoui, J. M Bluet, P. Girad, G. Bremond, C. Bru-Chevallier, C. Dua, R. Aubry.
Physica B: Condenser Matter 4879 404 (2009)

« *Characterisation and modelling of parasitic effects and failure mechanisms in AlGaN/GaN HEMTs* »

N. Malbert, N. Labat, A. Curutchet, C. Sury, V. Hoel, J-C De Jager, N. Defrance, Y. Douvry, C. Dua, M. Oualli, C. Bru-Chevallier, J-M. Bluet, **W.Chikhaoui**.
Microelectronics Reliability 1216 49 (2009)

Présentations orales (Conférences et Workshop)

«*Analysis of Leakage Current in Schottky Diodes Realised in the InAlN/GaN Material System*»

W. Chikhaoui, J-M Bluet, M-A Poisson, N. Sarazin, C. Dua and C. Bru-Chevallier.
International Workshop on Nitride Semiconductors 2010 (Florida, USA).

«*Gate Contact Analysis in AlGaN/GaN HEMTs.*»

W. Chikhaoui, J-M Bluet, C. Bru-Chevallier, C. Dua, M-A. di Forte Poisson, E. Morvan and M. Oualli.
International Workshop on Nitride Semiconductors 2010 (Florida, USA).

« *Characterisation of the parasitic effects in InAlN/AlN/GaN HEMTs* »

C. Sury, N. Malbert, A. Curutchet, N. Malbert, V.Hoel Y. Douvry, J-C De Jaeger, C. Dua, M. Oualli, M. Piazza, J-M. Bluet, **W. Chikhaoui**, C. Bru-Chevallier.

5th Space Agency - MOD Round Table Workshop on GaN Component Technologies 2010 (Noordwijk, Netherlands).

«*Temperature dependent degradation modes in AlGaN/GaN HEMTs,*»

Douvry, Y.; Hoel, V.; De Jaeger, J.; Defrance, N.; Sury, C.; Malbert, N.; Labat, N.; Curutchet, A.; Dua, C.; Oualli, M.; Piazza, M.; Bluet, J.; **Chikhaoui, W.**; Bru-Chevallier, C.

Microwave Integrated Circuits Conference (EuMIC), 2010 European , vol., no., pp.114-117, 27-28 Sept. 2010

«*Reliability assessment in different HTO test conditions of AlGaIn/GaN HEMTs*»

Malbert, N.; Labat, N.; Curutchet, A.; Sury, C.; Hoel, V.; de Jaeger, J.-C.; Defrance, N.; Douvry, Y.; Dua, C.; Oualli, M.; Piazza, M.; Bru-Chevallier, C.; Bluet, J.-M.; **Chikhaoui, W.**
Reliability Physics Symposium (IRPS), 2010 IEEE International , vol., no., pp.139-145, 2-6 May 2010 (California, USA).

« *Analysis of metal/semiconductor interface on AlGaIn/GaN heterostructures* »

W.Chikhaoui, J-M. Bluet, C. Bru-Chevallier.

Journées Internationales de Physique des Matériaux et Applications JIPMA 2009 (Gafsa, TUNISIA).

« *Characterisation and modelling of parasitic effects and failure mechanisms in AlGaIn/GaN HEMTs* »

N. Malbert. , N. Labat, A. Curutchet, C. Sury, V. Hoel, J-C De Jager, N. Defrance, Y. Douvry, C. Dua, M. Oualli, C. Bru-Chevallier, J-M. Bluet, **W.Chikhaoui.**

European Symposium on Reliability of Electron Devices, Failure Physics and Analysis ESREF 2009 (Arcachon, France).

« *Deep traps analysis in AlGaIn/GaN heterostructure transistors* »

W. Chikhaoui , J M. Bluet, C. Bru-Chevallier , C. Dua, R. Aubry.
EMRS 2009 (Strasbourg, France).

Présentations posters

«*Comparison of deep traps between AlGaIn/GaN and AlInN/AlN/GaN HEMTs analysed by deep level transient spectroscopy*».

W. Chikhaoui , J. M Bluet., C. Bru-Chevallier., C. Dua.

International Symposium on Compound Semiconductors ISCS 2011 (Berlin, Germany).

« *Deep levels investigation of AlGaIn/GaN heterostructure transistors* »

W. Chikhaoui , J. M Bluet., P. Girad., G. Bremond, C. Bru-Chevallier., C. Dua, R. Aubry.
International Conference on Defects in Semiconductors ICDS 2009 (St Petersburg, Russia).

«*Analyse des dysfonctionnements des transistors HEMTs à base de Nitrures d'éléments III* »

W.Chikhaoui, J-M Bluet, P. Girard, C. Bru-Chevallier.

Journée Nano- Micro- Opto-électronique JNMO 2008 (Ile d'Oléron, France).

