



HAL
open science

Conception d'un onduleur triphasé à base de composants SiC en technologie JFET à haute fréquence de commutation

Xavier Fonteneau

► **To cite this version:**

Xavier Fonteneau. Conception d'un onduleur triphasé à base de composants SiC en technologie JFET à haute fréquence de commutation. Electronique. INSA de Lyon, 2014. Français. NNT : 2014ISAL0059 . tel-01127458

HAL Id: tel-01127458

<https://theses.hal.science/tel-01127458>

Submitted on 7 Mar 2015

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.



N° d'ordre : 2014ISAL0059

Année 2014

Thèse de l'université de Lyon

Conception d'un onduleur triphasé
à base de composants SiC en technologie JFET
à haute fréquence de commutation

Présentée devant

L'institut national des sciences appliquées de Lyon

Pour obtenir

Le grade de docteur

École doctorale Électronique, Électrotechnique, Automatique de Lyon

Par

Xavier Fonteneau
(Ingénieur diplômé de l'Université de Nantes)

Soutenue le 12 Juin 2014 devant la commission d'examen

Jury

Philippe LEMOIGNE	Président	Professeur des Universités (École Centrale de Lille)
Philippe LADOUX	Rapporteur	Professeur des Universités (LAPLACE)
Stéphane LEFEBVRE	Rapporteur	Professeur des Universités (SATIE ENS-Cachan)
Pierre LEFRANC	Examinateur	Maître de Conférences (GE2LAB)
Hervé MOREL	Directeur de thèse	Directeur de recherche CNRS (INSA-LYON)
Florent MOREL	Encadrant	Maître de conférence (École Centrale de Lyon)
Philippe LAHAYE	Membre invité	Ingénieur système (ECA-EN)

INSA Direction de la Recherche - Ecoles Doctorales – Quinquennal 2011-2015

SIGLE	ECOLE DOCTORALE	NOM ET COORDONNEES DU RESPONSABLE
CHIMIE	CHIMIE DE LYON http://www.edchimie-lyon.fr Sec :Renée EL MELHEM Bat Blaise Pascal 3 ^e etage Insa : R. GOURDON	M. Jean Marc LANCELIN Université de Lyon - Collège Doctoral Bât ESCPE 43 bd du 11 novembre 1918 69622 VILLEURBANNE Cedex Tél : 04.72.43 13 95 directeur@edchimie-lyon.fr
E.E.A.	ELECTRONIQUE, ELECTROTECHNIQUE, AUTOMATIQUE http://edeaa.ec-lyon.fr Secrétariat : M.C. HAVGOUDOUKIAN eeaa@ec-lyon.fr	M. Gérard SCORLETTI Ecole Centrale de Lyon 36 avenue Guy de Collongue 69134 ECULLY Tél : 04.72.18 60.97 Fax : 04 78 43 37 17 Gerard.scorletti@ec-lyon.fr
E2M2	EVOLUTION, ECOSYSTEME, MICROBIOLOGIE, MODELISATION http://e2m2.universite-lyon.fr Insa : H. CHARLES	Mme Gudrun BORNETTE CNRS UMR 5023 LEHNA Université Claude Bernard Lyon 1 Bât Forel 43 bd du 11 novembre 1918 69622 VILLEURBANNE Cédex Tél : 06.07.53.89.13 e2m2@univ-lyon1.fr
EDISS	INTERDISCIPLINAIRE SCIENCES- SANTÉ http://www.ediss-lyon.fr Sec : Insa : M. LAGARDE	Mme Emmanuelle CANET-SOULAS INSERM U1060, CarMeN lab, Univ. Lyon 1 Bâtiment IMBL 11 avenue Jean Capelle INSA de Lyon 696621 Villeurbanne Tél : 04.72.68.49.09 Fax :04 72 68 49 16 Emmanuelle.canet@univ-lyon1.fr
INFOMATH S	INFORMATIQUE ET MATHEMATIQUES http://infomaths.univ-lyon1.fr Sec :Renée EL MELHEM Bat Blaise Pascal 3 ^e etage infomaths@univ-lyon1.fr	Mme Sylvie CALABRETTO LIRIS - INSA de Lyon Bat Blaise Pascal 7 avenue Jean Capelle 69622 VILLEURBANNE Cedex Tél : 04.72. 43. 80. 46 Fax 04 72 43 16 87 Sylvie.calabretto@insa-lyon.fr
Matériaux	MATERIAUX DE LYON http://ed34.universite-lyon.fr Secrétariat : M. LABOUNE PM : 71.70 –Fax : 87.12 Bat. Saint Exupéry Ed.materiaux@insa-lyon.fr	M. Jean-Yves BUFFIERE INSA de Lyon MATEIS Bâtiment Saint Exupéry 7 avenue Jean Capelle 69621 VILLEURBANNE Cedex Tél : 04.72.43 83 18 Fax 04 72 43 85 28 Jean-yves.buffiere@insa-lyon.fr
MEGA	MÉCANIQUE, ÉNERGÉTIQUE, GENIE CIVIL, ACOUSTIQUE http://mega.universite-lyon.fr Secrétariat : M. LABOUNE PM : 71.70 –Fax : 87.12 Bat. Saint Exupéry mega@insa-lyon.fr	M. Philippe BOISSE INSA de Lyon Laboratoire LAMCOS Bâtiment Jacquard 25 bis avenue Jean Capelle 69621 VILLEURBANNE Cedex Tél :04.72. 43.71.70 Fax : 04 72 43 72 37 Philippe.boisse@insa-lyon.fr
ScSo	ScSo* http://recherche.univ-lyon2.fr/scso/ Sec : Viviane POLSINELLI Brigitte DUBOIS Insa : J.Y. TOUSSAINT	M. OBADIA Lionel Université Lyon 2 86 rue Pasteur 69365 LYON Cedex 07 Tél : 04.78.77.23.86 Fax : 04.37.28.04.48 Lionel.Obadia@univ-lyon2.fr

*ScSo : Histoire, Géographie, Aménagement, Urbanisme, Archéologie, Science politique, Sociologie, Anthropologie

Remerciements

Les travaux de cette thèse se sont déroulés au sein des locaux du laboratoire Ampère à l'INSA de Lyon situé sur le campus de la Doua. Je tiens à remercier l'entreprise ECA-EN pour m'avoir donné l'opportunité de travailler sur ce sujet et pour la confiance accordée durant ces trois ans. Un merci tout particulier à l'équipe dirigeante du laboratoire Hervé Morel (directeur de thèse) et Florent Morel (encadrant de thèse) pour m'avoir guidé, encouragé et conseillé tout en me laissant une grande liberté. Leurs remarques pertinentes et leurs conseils avisés furent une aide précieuse pour la compréhension ainsi que pour la rédaction de ce manuscrit. J'ai une pensée également envers mon responsable en entreprise Philippe Lahaye pour mon immersion en entreprise ainsi que les réflexions liées à la conception de pont de puissance.

Merci à Pascal Belvilacqua, Abderrahime Zaoui et Bruno Fouquet pour leurs astuces et leur savoir-faire pour la conception et la réalisation des différentes cartes électroniques.

Un grand merci à tout le laboratoire Ampère et plus spécialement au personnel du bâtiment Léonard de Vinci pour leur accueil et leur bonne humeur notamment les pensionnaires du bureau climatisé : Khalil, Siméon, Runhua, Minh, Stan, Raphaël, Rémy, Cyril alias Chevelu, Martin, Florian, Hassan alias Voyou et Shinquin...

Je remercie également le jury de thèse de leur participation et de leur présence et ce malgré les difficultés liées aux transports.

Mes dernières pensées iront à ma famille, tout d'abord à mes deux sœurs Sophie et Anne-Laure et surtout mes parents qui m'ont toujours encouragé à saisir les opportunités qui peuvent se présenter.

Résumé

Depuis le début des années 2000, les composants en carbure de silicium (SiC) sont présents sur le marché principalement sous la forme de diodes Schottky et de transistors FET. Ces nouveaux semi-conducteurs offrent des performances en commutation bien supérieures à celles des composants en silicium (Si) ce qui se traduit par une diminution des pertes et une réduction de la température de fonctionnement à système de refroidissement identique. L'utilisation de composants SiC ouvre donc la possibilité de concevoir des convertisseurs plus compacts ou à une fréquence de commutation élevée pour une même compacité. C'est avec cet objectif d'augmentation de la fréquence de commutation qu'a été menée cette étude axée sur l'utilisation de composants SiC au sein d'un onduleur triphasé. Le convertisseur sur lequel se base l'étude accepte une tension d'entrée de 450 V et fournit en régime nominal un courant de sortie efficace par phase de 40 A. Le choix des composants SiC s'est porté sur des transistors JFET Normally-Off et des diodes Schottky SiC car ces composants étaient disponibles à la vente au début de ces travaux et offrent des pertes en commutation et en conduction inférieures aux autres structures en SiC. Les transistors FET possèdent une structure et des propriétés bien différentes des IGBT habituellement utilisés pour des convertisseurs de la gamme considérée notamment par leur capacité à conduire un courant inverse avec ou sans diode externe. De ce fait, il est nécessaire de développer de nouveaux outils d'aide au dimensionnement dédiés à ces composants SiC. Ces outils de calculs sont basés principalement sur les paramètres électriques et thermiques du système et sur les caractéristiques des composants SiC. Les premiers résultats montrent qu'en autorisant la conduction d'un courant inverse au sein des transistors, il est possible de diminuer le nombre de composants. Basées sur ces estimations, une maquette de bras d'onduleur a été développée et testée. Les premiers thermiques montrent que pour une puissance de 12 kW, il est possible d'augmenter la fréquence de commutation de 12 kHz à 100 kHz.

Mots clés - JFET SiC Normally-Off, onduleur triphasé, conduction inverse, haute fréquence

Abstract

Since 2000, Silicon Carbide (SiC) components are available on the market mainly as Schottky diodes and FET transistor. These new devices provide better switching performance than Silicon (Si) components that leads to a reduction of losses and operating temperatures at equivalent cooling system. Using SiC components allows to a better converter integration. It is in this context that ECA-EN has started this thesis dedicated to using SiC devices in a three-phase inverter at high switching frequency. The converter object of this study is supply by a input voltage of 450 V and provides a current of 40 A per phase. The components used for these study are SiC Normally-Off JFET and Schottky Diodes because these devices were commercialized at the begining of this thesis and offer better switching performance than others SiC components. FET transistors have a different structure compared to traditionnal IGBT especially their capability to conduct a reverse current with or without body diode. So it is necessary to develop new tools dedicated to the design of converters built with SiC components. These tools are based on the electrical properties of the converters and the statics and dynamics characteristics of the transistor and the diode. The results show that when the transistors conduct a reverse current, the number of components/dies can be reduced. According to data, a PCB board of an inverter leg has been built and tested at ECA-EN. The thermal measurement based on the heatsink shows that the switching frequency of an inverter leg can be increased from 12 to 100 kHz for an ouput power of 12 kW.

Keywords - JFET SiC Normally-Off, Three-phase inverter, driver, reverse conduction

Introduction générale

Un convertisseur d'énergie est un système électrique qui contrôle et adapte un flux d'énergie entre une source d'alimentation (généralement un réseau électrique) et une charge de sortie. Cela se traduit par une conversion de la valeur et de la nature des grandeurs électriques d'entrée.

Ces systèmes électriques sont élaborés à partir de composants de type semi-conducteurs qui assurent la conduction ou l'interruption d'un courant. On peut en distinguer deux types, les dispositifs commandés (transistors) et les non-commandés (diodes). Utilisés dans un convertisseur, ces composants engendrent la présence de pertes qui sont évacuées sous forme de chaleur. Ces pertes naissent avec le parcours d'un courant durant les différents états de conduction d'un semi-conducteur (bloqué et passant) ainsi que pendant le changement d'état de conduction (commutation). Pour les transistors, on peut également citer les pertes liées à la commande rapprochée (driver). L'évacuation de ces pertes se traduit par une augmentation de la température interne aux composants et une diminution du rendement du convertisseur. Cette augmentation de température peut conduire dans certains cas à leur destruction. Pour limiter ce risque, il est courant d'ajouter un dispositif (dissipateur, ventilateur, caloduc...) favorisant l'échange thermique entre les composants électriques et l'environnement ambiant. L'ajout d'un tel système a pour conséquence directe une augmentation du volume total du convertisseur. Il existe donc un compromis à trouver entre les pertes générées, le volume total et le rendement du convertisseur.

Cette thèse est le fruit d'une collaboration entre l'entreprise ECA-EN et le laboratoire Ampère de Lyon. ECA-EN est une entreprise implantée dans la banlieue de Nantes à Saint-Herblain spécialisée dans le contrôle commande de machines électriques dans le domaine du ferroviaire. ECA-EN a souhaité cette étude pour acquérir des connaissances sur la technologie du Carbure de Silicium (SiC) afin de juger de ses performances par rapport aux semi-conducteurs en Silicium (Si) actuellement utilisés au sein de leurs convertisseurs (IGBT). Pour remplir cet objectif, une maquette de test est développée, ce convertisseur est conçu à partir des caractéristiques électriques d'un onduleur triphasé fabriqué par ECA-EN, le VEV40A (figure 1). Le cahier des charges initialement visé pour concevoir la maquette est une fréquence de commutation de 100 kHz (à comparer aux 12 kHz actuels)



FIGURE 1 – Vue extérieur du variateur VEV40A conçu par ECA-EN

tout en garantissant des pertes inférieures à 5 % de la puissance nominale avec un volume de refroidissement équivalent à la configuration actuelle.

Le chapitre 1 est axé sur la présentation de la technologie SiC avec notamment un récapitulatif des composants semi-conducteurs à base de SiC. Cet inventaire prend en compte les composants présents sur le marché ainsi que ceux actuellement en cours de développement. Les différentes études montrent que les contraintes d'utilisation d'un transistor SiC sont liées principalement à sa structure. Ces caractéristiques influencent le comportement thermique et électrique des composants ce qui affecte le rendement du convertisseur. Les quelques travaux présents dans l'état de l'art montrent que le JFET Normally-Off de Semisouth semble le plus adapté à l'application considérée. En effet, ce composant possède des pertes en conduction faibles tout en limitant les pertes durant les phases de commutations (passage d'un état de conduction à un état bloqué et inversement).

Le chapitre 2 est consacré à l'évaluation des performances statiques et dynamiques du transistor JFET Normally-OFF. Le comportement du transistor VJFET est analysé, et met en évidence un phénomène de triode au sein du JFET Vertical de Semisouth. Des modèles simples sont développés à partir de mesures afin de quantifier l'impact de la température sur les pertes statiques du transistor et de la diode SiC. Une deuxième étude est menée sur les énergies de commutation du transistor SiC SJEP120R063. Pour cela un banc de test est élaboré pour réaliser des mesures des énergies de commutation d'un interrupteur utilisant le JFET Normally-Off au sein d'un hacheur abaisseur de tension débitant sur une charge inductive. Plusieurs paramètres sont analysés tels que l'influence de la présence de la diode de roue libre. Une commande rapprochée développée par Semisouth est utilisée afin de vérifier les données constructeurs. Plusieurs configurations sont testées afin de quantifier l'influence de la valeur de la résistance de grille et de la présence d'une capacité entre grille et source. Une configuration optimale est trouvée et un modèle dynamique des énergies de

commutation en fonction du courant commuté est calculé. Par la suite, les différents modèles (statiques et dynamiques) sont utilisés en vue de dimensionner le pont de puissance de l'onduleur triphasé.

Le chapitre 3 est dédié à l'étude du comportement d'un bras d'onduleur conçu à base de composants SiC. Plusieurs stratégies de pilotage sont utilisées avec notamment l'utilisation ou non de la conduction inverse du JFET. Les paramètres utilisés sont basés sur le cahier des charges du VEV40A ainsi que des modèles des composants SiC développés au chapitre 2. Dans un onduleur, les courants de sortie peuvent être continus par exemple pour produire un couple à vitesse nulle avec une machine synchrone. Ce cas contraignant permet de déterminer le nombre de composants à mettre en parallèle afin de garantir des températures acceptables au sein d'un interrupteur de puissance. Plusieurs calculs sont effectués afin d'évaluer l'impact du courant de sortie ainsi que de la fréquence de commutation sur les pertes engendrées par le pont de puissance.

Le chapitre 4 présente la conception de l'onduleur triphasé. Le convertisseur est élaboré autour de trois structures élémentaires (bras d'onduleur). Plusieurs cartes PCB sont réalisées notamment pour la commande rapprochée. Vu le nombre important de boîtiers encapsulés par interrupteur, il est important de minimiser les longueurs des connexions. Pour cela, une carte PCB multicouche où est placée l'intégralité des boîtiers est conçue. Par la suite, un bras d'onduleur est testé dans les conditions d'utilisation du VEV40A. Les mesures des températures et des pertes valident les modèles des pertes développés au chapitre 4.

Le chapitre final est consacré aux conclusions de la thèse ainsi qu'aux perspectives.

Table des matières

Remerciements	3
Introduction générale	6
1 État de l'art et contexte	39
1.1 Le carbure de silicium	40
1.2 Les composants de puissance en carbure de silicium	42
1.2.a Les diodes SiC	43
1.2.a.1 La diode SiC bipolaire	43
1.2.a.2 La diode SiC Schottky	44
1.2.a.3 La diode SiC JBS	44
1.2.b Les transistors à base de SiC	46
1.2.b.1 Le Transistor bipolaires (Bipolar Junction Transistor)	46
1.2.b.2 Transistors à effet de champ	47
1.2.b.2.1 Le JFET Infineon	47
1.2.b.2.2 Les JFET Semisouth	48
1.2.b.2.3 Le transistor MOSFET	49
1.2.b.2.4 Le JFET CoolSiC avec la technologie direct-drive	50
1.3 Performances des composants SiC	51
1.3.a Caractéristiques statiques	52
1.3.a.1 Le transistor bipolaire	52
1.3.a.2 Les transistors à effet de champ	55
1.3.a.2.1 Le JFET Infineon	55
1.3.a.2.2 Les JFET Semisouth	57
1.3.a.2.3 Le MOSFET	60
1.3.a.2.4 Le CoolSiC	63
1.3.a.3 Récapitulatif du comportement statique des transistors SiC	64
1.3.b Performances dynamiques et commandes rapprochées	65
1.3.b.1 Le transistor bipolaire	69
1.3.b.2 Les transistors à effet de champ	71

1.3.b.2.1	Le JFET Infineon	71
1.3.b.2.2	Les JFET Semisouth	75
1.3.b.2.3	Le MOSFET	80
1.3.b.2.4	Le CoolSiC/Direct-drive	82
1.3.b.3	Récapitulatif des performances dynamiques des composants en SiC	84
1.4	Convertisseurs d'énergie à partir de composants SiC	85
1.4.a	Convertisseurs utilisant des diodes	85
1.4.b	Convertisseurs utilisant des transistors	88
1.4.b.1	Onduleur triphasé SiC à JFET Normally-On	88
1.4.b.2	Onduleur triphasé SiC à JFET Normally-Off	89
1.4.b.3	Hacheur SiC à BJT SiC et JFET SiC	90
1.4.b.4	Hacheur DC-DC à MOSFET SiC	93
1.4.b.5	Récapitulatif des convertisseurs utilisant des composants à base de carbure de silicium	94
1.5	Contexte et objectifs de la thèse	95
1.5.a	Volonté D'ECA EN	95
1.5.b	Choix des composants de puissance	96
1.5.c	Verrous technologiques, défis et valeur ajoutée	100
2	Caractérisation et modélisation des transistors et diodes SiC	102
2.1	Choix du point de polarisation de la grille d'un transistor SJEP120R063	104
2.1.a	Caractéristique de la jonction Grille/Source	105
2.1.b	Choix du point de polarisation de la grille pour un JFET	107
2.1.b.1	Impact du signal de commande sur les ca- ractéristiques d'un JFET conduisant un cou- rant Drain positif	107
2.1.b.2	Impact du signal de commande sur les ca- ractéristiques d'un JFET conduisant un cou- rant drain négatif	108
2.1.b.3	Description de l'effet triode du JFET Normally- Off	111
2.1.b.4	Récapitulatif du comportement du JFET en conduction inverse et en conduction directe	113
2.1.b.5	Impact de la température sur les pertes au sein d'un interrupteur de puissance consti- tué de JFET SiC et diodes Schottky SiC	115
2.1.b.5.1	Comportement d'un interrupteur de puissance en carbure de Silicium	115
2.1.b.5.2	Étude des pertes aux sein d'un in- terrupteur de puissance SiC pour différentes stratégies de pilotage	116

2.2	Établissement de modèles statiques des composants en vue du dimensionnement	128
2.2.a	Caractérisation des composants SiC à l'état bloqué	129
2.2.a.1	Diode SiC SDP30S120	129
2.2.a.2	JFET SJEP120R063	129
2.2.a.3	Conclusion sur les pertes à l'état bloqué	130
2.2.b	Caractérisation des composants SiC à l'état passant	130
2.2.b.1	Diode SiC SDP30S120	130
2.2.b.2	JFET SJEP120R063	131
2.2.c	Modélisation des composants SiC pour le dimensionnement	132
2.2.c.1	Relations des grandeurs électriques I_{SW} , V_{SW}	136
2.2.c.1.1	$I_{SW} > 0$	136
2.2.c.1.2	$I_{SW} < 0$	136
2.2.c.1.3	Pertes statiques $P_{SW} = I_{SW} V_{SW}$ pour un interrupteur composé d'une diode et d'un JFET	137
2.2.c.1.4	Pertes statiques $P_{SW} = I_{SW} V_{SW}$ pour un interrupteur composé de quatre JFET et d'une diode	139
2.3	Établissement de modèles des pertes en commutation	140
2.3.a	Banc de caractérisation dynamique pour JFET Normally-Off	143
2.3.a.1	Carte de génération des signaux de commande	144
2.3.a.2	Carte driver	145
2.3.a.2.1	Comportement du driver lors de la mise en conduction d'un JFET Normally-Off	146
2.3.a.2.2	Comportement du driver lors du blocage d'un JFET Normally-Off	147
2.3.b	Détermination des pertes lors des commutations des semi-conducteurs	148
2.3.b.1	Détermination des temps de commutation	148
2.3.b.1.1	Détermination du temps de commutation du transistor	148
2.3.b.1.2	Calculs des énergies de commutation	149
2.3.b.1.3	Exemples de commutation d'un transistor SJEP120R063 pour une tension de 600 V et un courant de 16 A	150
2.3.c	Étude des énergies de commutation au sein d'un interrupteur de puissance	153
2.3.c.1	Modélisation des énergies de commutation	153
2.3.c.2	Influence de la structure du bras d'onduleur	154

2.3.c.2.1	Allures des grandeurs électriques V_{SW} et I_{SHUNT}	154
2.3.c.2.2	Mise en conduction de l'interrupteur SW_2	156
2.3.c.3	Énergies de commutation au sein d'un in- terrupteur muni ou non d'une diode de roue libre	157
2.3.c.4	Conclusion sur les énergies de commutation engendrée par la présence d'une diode de roue libre au sein d'un interrupteur SiC . . .	158
2.3.d	Influence des éléments passifs	159
2.3.d.1	Influence de l'ajout d'une capacité Grille/Source C_{GS}	159
2.3.d.1.1	Mise en conduction de l'interrupteur SW_2	159
2.3.d.1.2	Blocage de l'interrupteur SW_2 . . .	161
2.3.d.1.3	Conclusion sur la présence d'une capacité C_{GS} sur les énergies de com- mutation d'un interrupteur	161
2.3.d.2	Influence de la valeur de la résistance R_{G_dyn}	164
2.3.d.2.1	Blocage de l'interrupteur SW_2 . . .	164
2.3.d.2.2	Mise en conduction de l'interrupteur SW_2	164
2.3.d.2.3	Conclusion sur la valeur de la ré- sistance de grille R_{G_dyn}	166
2.3.d.3	Conclusion sur les éléments passifs de la com- mande rapprochée	167
2.4	Conclusion sur le comportement statique et dynamique d'un interrupteur SiC composé d'un transistor SiC Normally-Off et d'une diode Schottky SiC	169
3	Comportement et dimensionnement d'un onduleur triphasé à base de JFET Normally-Off et diodes SiC	172
3.1	Fonctionnement d'un bras d'onduleur	174
3.1.a	Conduction de SW_1 et blocage de SW_2	175
3.1.b	Blocage de SW_1 et SW_2	176
3.1.b.1	Stratégie 1 : utilisation des diodes D_2	176
3.1.b.2	Stratégie 2 : utilisation des transistors T_2 et des diodes D_2	177
3.1.b.3	Conclusion	179
3.2	Calcul des pertes dans un onduleur triphasé	179
3.2.a	Pertes dans un bras d'onduleur pour un courant de sortie continu (« 0 Hz »)	181
3.2.a.1	Contrainte sur l'interrupteur SW_1	181

3.2.a.1.1	Pertes en conduction	181
3.2.a.1.2	Pertes en commutation	182
3.2.a.2	Contrainte sur l'interrupteur SW_2 en stratégie 1	182
3.2.a.2.1	Pertes en conduction	182
3.2.a.2.2	Pertes en commutation	182
3.2.a.3	Contrainte sur l'interrupteur SW_2 en stratégie 2	183
3.2.a.3.1	Pertes en commutation	183
3.2.a.3.2	Pertes en conduction	183
3.2.b	Pertes dans un bras d'onduleur pour un courant de sortie sinusoïdal	184
3.2.b.1	Contrainte sur l'interrupteur SW_1	186
3.2.b.1.1	Pertes en conduction	186
3.2.b.1.2	Pertes en commutation	186
3.2.b.2	Contrainte sur l'interrupteur SW_2	187
3.2.b.2.1	Stratégie 1 : Utilisation de l'ensemble des diodes D_2	187
3.2.b.2.2	Stratégie 2 : Utilisation de l'ensemble des diodes D_2 et transistors T_2	187
3.2.b.2.3	Pertes en commutation	190
3.2.c	Pertes dissipées par composant sur une période du fondamental du courant de sortie	191
3.3	Calcul des températures de jonction des composants	194
3.4	Vérification expérimentale de la répartition d'un courant continu au sein d'un interrupteur parallélisé	197
3.5	Détermination du nombre de composants par interrupteur	201
3.5.a	Résultat de calcul du cas « Fonctionnement 0 Hz »	201
3.5.a.1	Contrainte sur l'interrupteur SW_1 : choix du nombre de transistors	202
3.5.a.2	Contrainte sur l'interrupteur SW_2 : choix du nombre de diodes	203
3.5.a.2.1	Stratégie 1 : Utilisation unique des diodes D_2	203
3.5.a.2.2	Stratégie 2 : Utilisation des transistors T_2 et des diodes D_2	204
3.5.a.3	Conclusion	204
3.5.a.4	Résultat de calcul du cas « Fonctionnement sinusoïdale » en stratégie 1 avec 4 diodes	205
3.5.a.5	Résultat de calcul du cas « Fonctionnement sinusoïdale » en stratégie 2 avec 1 diode	207
3.5.a.6	Limitation Fréquence/Puissance	209

3.5.a.6.1	Estimation du courant maximal $I_{DC}^{SW_1}$ conduit à travers l'interrupteur SW_1 d'un bras d'onduleur en fonctionnement 0 Hz et piloté avec la stratégie 2	209
3.5.a.6.2	Conclusion sur l'estimation du courant maximal susceptible d'être fourni par un bras d'onduleur constitué de 4 transistors et une diode pour le mode « fonctionnement 0 Hz »	210
3.6	Conclusion sur le comportement d'un onduleur triphasé à base de JFET Normally-off et de diodes SiC	211
4	Élaboration et validation expérimentale du comportement d'un onduleur à base de composants SiC	214
4.1	Analyse des éléments parasites dûs à l'utilisation de boîtiers encapsulés dans un bras d'onduleur	215
4.1.a	Influence des inductances parasites	217
4.1.b	Réduction de l'influence des inductances parasites	217
4.1.b.1	Utilisation de capacités de filtrage sur le bus continu	217
4.1.b.2	Utilisation de capacités de découplage	218
4.1.b.3	Conception d'une carte PCB	219
4.1.b.4	Conclusion sur les inductances parasites d'un bras d'onduleur	219
4.1.c	Réduction des capacités parasites	221
4.2	Conception d'un onduleur triphasé à composants encapsulés	222
4.3	Élaboration d'une commande rapprochée pour piloter un interrupteur à transistors parallélisés	223
4.4	Mesure des performances d'un bras d'onduleur en « fonctionnement 0 Hz »	226
4.4.a	Matériel utilisé	227
4.4.b	Protocole de test	229
4.4.c	Allures des grandeurs physiques	229
4.4.d	Estimation des pertes totales à partir de la mesure des grandeurs électriques	229
4.4.e	Estimation des pertes totales à partir de la mesure des températures	231
4.5	Comparaison entre les résultats issus du dimensionnement et les mesures effectuées sur un bras d'onduleur	238
4.5.a	Comparaison des températures en surface du dissipateur	238
4.5.b	Comparaison des pertes totales du bras d'onduleur	239
4.6	Conclusion sur le comportement d'un bras d'onduleur	241

TABLE DES MATIÈRES

Conclusion générale	244
Perspectives	246
Annexes	257
Publications	273

Liste des symboles

Symboles

α	Rapport cyclique du signal de commande appliqué à un interrupteur piloté en hacheur au sein d'une structure de bras d'onduleur (« Fonctionnement 0 Hz »)	[%]
α_T	Sensibilité de la résistance R_{DS}^{ON} en fonction de la température de jonction d'un transistor	$[\Omega \text{ } ^\circ\text{C}^{-1}]$
β	Gain statique du courant collecteur I_C par rapport au courant de base I_B	[]
Δ_T	Écart de température du à la dissipation d'énergie au sein de la puce	$[\text{ } ^\circ\text{C}]$
η	Rendement du VEV40A	[%]
λ	Conductivité thermique de matériaux semi-conducteurs	$[\text{W/cmK}]$
μ_n	Mobilité des électrons au sein de matériaux semi-conducteurs	$[\text{cm}^2/\text{Vs}]$
μ_p	Mobilité des trous au sein de matériaux semi-conducteurs	$[\text{cm}^2/\text{Vs}]$
ω	Pulsation du fondamental du courant de sortie	$[\text{rad/s}]$
ω_{osc}	Pulsation du circuit oscillatoire apparent du courant $I_{SHUNT} = I_J$ lors de la commutation d'un transistor	$[\text{rad/s}]$
θ_1	Instant angulaire de mise en conduction des diodes D_2 au sein de l'interrupteur SW_2 lorsqu'il conduit un courant de sortie sinusoïdale sur une demi période	$[\text{rad}]$
φ	Déphasage entre le courant et la tension aux bornes d'une phase de sortie du convertisseur	$[\text{rad}]$

Notations

A_{DIODE}, B_{DIODE}	Coefficient du polynôme d'identification des énergies de commutation d'une diode E_{TS}^{DIODE}	$[\text{J/A}],$ $[\text{J}]$
------------------------	---	---------------------------------

A_{JFET}, B_{JFET}	Coefficient du polynôme d'identification des énergies de commutation d'un transistor E_{TS}^{JFET}	[J/A], [J]
C_1, C_2	Capacité introduite par l'utilisation d'un boîtier encapsulés sur un dissipateur	[F]
C_{BUS}	Capacité de filtrage placée en entrée du bras d'onduleur	[F]
C_{COM}	Capacité d'aide à la commutation placée entre chaque couplée de transistor su bras d'onduleur	[F]
C_{ISS}	Capacité de d'entrée d'un transistor	[F]
C_{OSS}	Capacité de sortie d'un transistor	[F]
C_{RSS}	Capacité miller d'un transistor	[F]
C_{DS}	Capacité présente entre la patte de drain et la patte de source d'un transistor JFET	[F]
C_{GD}	Capacité présente entre la grille et le drain d'un transistor FET	[F]
C_{GS}	Capacité entre la jonction Grille/Source externe au boîtier d'un transistor	[F]
C_{ISHUNT}	Capacité apparente parcourus par le courant $I_{SHUNT} = I_J$ lors de la commutation d'un transistor	[F]
D_{GD}	Diode interne entre la jonction grille et Drain d'un transistor Semisouth	[]
D_{GS}	Diode interne entre la jonction Grille et Source d'un transistor FET	[]
D_1^Y	Nom d'une diode unitaire présente au sein de l'interrupteur parallélisé SW_1	[]
D_2^Y	Nom d'une diode unitaire présente au sein de l'interrupteur parallélisé SW_2	[]
E	Tension d'entrée du Bus continu	[V]
E_C	Champ de critique de matériaux semi-conducteurs	[V/cm]
E_G	Largeur de la bande interdite de matériaux semi-conducteurs	[eV]
E_{OFF}^{DIODE}	Énergie dissipée durant le blocage d'une diode utilisé dans un interrupteur de puissance	[J]
E_{OFF}^{JFET}	Énergie dissipée durant le blocage d'un transistor utilisé dans un interrupteur de puissance	[J]
E_{OFF}^{SW}	Énergie dissipée pendant le blocage d'un interrupteur	[J]

$E_{OFF}^{TRANSISTOR}$	Énergie dissipée par un transistor durant son blocage	[J]
E_{ON}^{DIODE}	Énergie dissipée durant la mise en conduction d'une diode utilisé dans un interrupteur de puissance	[J]
E_{ON}^{FET}	Énergie dissipée durant la mise en conduction d'un transistor utilisé dans un interrupteur de puissance	[J]
E_{ON}^{SW}	Énergie dissipée pendant la mise en conduction d'un interrupteur	[J]
$E_{ON}^{TRANSISTOR}$	Énergie dissipée par un transistor durant sa mise en conduction	[J]
E_{TOT}^{0Hz}	Énergies lors des commutations du bras d'onduleur testé en fonctionnement 0 Hz	[J]
E_{TS}^{DIODE}	Énergie dissipée durant la commutation d'une diode utilisé dans un interrupteur de puissance	[J]
E_{TS}^{FET}	Énergie totale dissipée durant la commutation d'un transistor utilisé dans un interrupteur de puissance	[J]
E_{TS}^{SW}	Énergie totale dissipée d'un interrupteur sur une période de commutation	[J]
$E_{TS}^{TRANSISTOR}$	Énergie totale dissipée durant la mise en conduction et le blocage d'un transistor	[J]
F_{OUT}	Fréquence du fondamentale du courant de sortie par phase de sortie d'un onduleur triphasé	[Hz]
F_{SW}	Fréquence de commutation des interrupteurs	[Hz]
I_B	Courant injecté dans la base d'un transistor bipolaire	[A]
I_{CANAL}	Courant qui parcourt le canal Drain/Source d'un JFET Normally-Off	[A]
I_C	Courant injecté dans le collecteur d'un transistor bipolaire	[A]
I_C^{SAT}	Valeur du courant collecteur I_C d'un transistor bipolaire fonctionnant en mode linéaire	[A]
$I_{DC}^{SW_1}$	Valeur maximale du courant théorique conduit à travers l'interrupteur SW_1	[A]
I_{GD}	Courant conduit à travers la jonction grille/drain d'un transistor	[A]
I_{GS}	Courant conduit à travers la jonction grille/source d'un transistor	[A]
I_G	Courant dans la grille d'un transistor FET	[A]

I_G^{OFF}	Valeur maximale théorique du courant de grille lors du blocage d'un transistor JFET	[A]
I_G^{ON}	Valeur maximale théorique du courant de grille lors de la mise en conduction d'un transistor JFET	[A]
I_{IN}	Courant absorbé en entrée du bras d'onduleur pour un « fonctionnement 0 Hz »	[A]
I_J	Courant injecté dans l'électrode de drain d'un transistor FET	[A]
I_J^{SAT}	Valeur du courant I_J d'un transistor FET utilisé en générateur de courant	[A]
I_L	Courant dans la charge inductive d'un montage permettant de mesurer les temps de commutation d'un transistor avec le principe de la double impulsion	[A]
I_{MAX}	Valeur maximale du courant de sortie I_{OUT}	[A]
I_N	Valeur du courant de sortie efficace nominal par phase	[A]
$I_{OUT_T2/S2}$	Valeur du courant de sortie I_{OUT} qui provoque la conduction de la diode en antiparallèle d'un interrupteur SiC avec une grille polarisé en directe	[A]
I_{OUT}	Courant en sortie du bras d'onduleur pour un « fonctionnement 0 Hz »	[A]
I_{SHUNT}	Courant à travers le shunt utilisé pour la modélisation des énergies de commutation	[A]
I_{SW}	Courant qui transite à travers un interrupteur de puissance	[A]
K_S	Coefficient de surcharge en courant	[]
L	Inductance de charge utilisée pour caractériser le comportement dynamique d'un transistor	[H]
L_{ALIM}	Inductance parasite créée par un fil de connexion reliant une source d'alimentation au bras d'onduleur	[H]
L_{ANODE}	Inductance de la connexion (bonding) entre l'électrode de d'anode d'une puce et la patte d'une diode encapsulée	[H]
$L_{CATHODE}$	Inductance de la connexion (bonding) entre l'électrode de cathode d'une puce et la patte d'une diode encapsulée	[H]
$L_{CIRCUIT}$	Inductance parasites dus à la mise en série et la mise en parallèle de plusieurs boîtiers encapsulés	[H]
L_{DIODE}	Inductances introduites entre la puce d'une diode et les extrémités des pattes du boîtier	[H]

L_{DRAIN}	Inductance de la connexion (attache de puce) entre l'électrode de drain de la puce et la patte de drain d'un transistor encapsulé [H]
L_{GRILLE}	Inductance de la connexion (bonding) entre l'électrode de grille de la puce et la patte de grille d'un transistor encapsulé [H]
L_{SHUNT}	Inductance apparente parcourus par le courant $I_{SHUNT} = I_j$ lors de la commutation d'un transistor [H]
L_{SOURCE}	Inductance de la connexion (bonding) entre l'électrode de source de la puce et la patte de source d'un transistor encapsulé [H]
$L_{TRANSISTOR}$	Inductances introduites entre la puce d'un transistor et les extrémités des pattes du boîtier [H]
m	Indice de modulation d'un convertisseur []
$M(\theta)$	Facteur de modulation d'un convertisseur []
N_d	Nombre de diode mis en parallèle dans un interrupteur parallélisé []
N_j	Nombre de transistor mis en parallèle dans un interrupteur parallélisé []
$P_{COMM}^{D_2^Y}$	Pertes en commutation dans une diode D_2^Y de l'interrupteur SW_2 utilisé dans un bras d'onduleur sur une demi période du fondamental du courant de sortie [W]
$P_{COMM}^{T_1^X}$	Pertes en commutation dans un transistor T_1^X de l'interrupteur SW_1 utilisé dans un bras d'onduleur sur une demi période du fondamental du courant de sortie [W]
$P_{COND_S1}^{D_2^Y}$	Pertes en conduction dans une diode D_2^Y de l'interrupteur SW_2 utilisé dans un bras d'onduleur en stratégie 1 sur une demi période du fondamental du courant de sortie [W]
$P_{COND_S2}^{D_2^Y}$	Pertes en conduction dans une diode D_2^Y de l'interrupteur SW_2 utilisé dans un bras d'onduleur en stratégie 2 sur une demi période du fondamental du courant de sortie [W]
$P_{COND_S2}^{T_2^X}$	Pertes en conduction dans un transistor T_2^X de l'interrupteur SW_2 utilisé dans un bras d'onduleur en stratégie 2 sur une demi période du fondamental du courant de sortie [W]
$P_{COND}^{T_1^X}$	Pertes en conduction dans un transistor T_1^X de l'interrupteur SW_1 utilisé dans un bras d'onduleur sur une demi période du fondamental du courant de sortie [W]
P_G	Pertes statiques dans la grille d'un transistor FET [W]

P_{IN}	Puissance absorbé en entrée du bras d'onduleur pour un « fonctionnement 0 Hz »	[W]
P_{JFET}^I	Pertes en conduction au sein d'un JFET parcourus par un courant I_J	[W]
P_{JFET}^{TOTAL}	Pertes totales au sein d'un transistor	[W]
P_{OUT}	Puissance absorbé par la charge de sortie du bras d'onduleur pour un « fonctionnement 0 Hz »	[W]
P_{SW}	Pertes au sein d'un interrupteur composé de transistor FET et de diode [W] engendré par le parcours d'un courant I_{SW}	[W]
$P_{SW}^{I_G, V_{GS}}$	Pertes dans la grille d'un interrupteur	[W]
P_{SW}^{TOTAL}	Pertes totales au sein d'un interrupteur de puissance	[W]
P_{SW}^{TOTAL}	Pertes totales statiques dans un transistor FET qui prend en compte les pertes dans la grille et les pertes due à la conduction d'un courant I_J	[W]
$P_{SW}^{I_{SW}}$	Pertes statiques au sein d'un interrupteur engendrées par le parcours d'un courant I_{SW}	[W]
$P_{TOT_COND}^{0Hz}$	Pertes totales en conduction du bras d'onduleur testé en fonctionnement 0 Hz	[W]
$P_{TOTALES}^{0Hz}$	Pertes totales du bras d'onduleur utilisé en fonctionnement « 0 Hz » calculées à partir des températures relevées sur le dissipateur	[W]
$P_{TOTALES}^{D_1^Y}$	Pertes totales au sein d'un transistor D_1^Y de l'interrupteur SW_1 sur une période du fondamental du courant de sortie d'un bras d'onduleur	[W]
$P_{TOTALES}^{T_1^{SW}}$	Pertes totales au sein d'un interrupteur SW_1 sur une période du fondamental du courant de sortie d'un bras d'onduleur	[W]
$P_{TOTALES}^{T_2^{SW}}$	Pertes totales au sein d'un interrupteur SW_2 sur une période du fondamental du courant de sortie d'un bras d'onduleur	[W]
$P_{TOTALES}^{T_1^X}$	Pertes totales au sein d'un transistor T_1^X de l'interrupteur SW_1 sur une période du fondamental du courant de sortie d'un bras d'onduleur	[W]
$P_{TOTALES}^{T_2^X}$	Pertes totales au sein d'un transistor T_2^X de l'interrupteur SW_2 sur une période du fondamental du courant de sortie d'un bras d'onduleur	[W]
$P_{TOTALES}^{D_2^X}$	Pertes totales au sein d'une diode D_2^Y de l'interrupteur SW_2 sur une période du fondamental du courant de sortie d'un bras d'onduleur	[W]

Q_{DIODE}	Chaleur évacuée par le dissipateur pour une diode	[W]
Q_{JFET}	Chaleur évacuée par le dissipateur pour un JFET	[W]
R_{CE}	Résistance entre la jonction Collecteur et émetteur d'un transistor bipolaire	[Ω]
$R_{CONNEXION}$	Résistance introduite par le câblage entre le transistor et la puce driver	[Ω]
R_{DS}^{ON}	Résistance à l'état passant d'un transistor FET	[Ω]
R_D	Résistance série d'une diode Schottky SiC qui dépend de la température de la puce au sein du composant	[Ω]
R_{GON} & R_{GOFF} , R_{G_dyn}	Résistance de grille influençant la mise en conduction et le blocage d'un transistor JFET	[H]
REQ	Résistance équivalente de plusieurs résistance mis en parallèle	[Ω]
RTH_{cd}	Résistance thermique d'un film isolant inséré entre un composant et le dissipateur	[$^{\circ}C/W$]
RTH_{da}	Résistance thermique du dissipateur évaluée avec l'utilisation d'un module de puissance à IGBT	[$^{\circ}C/W$]
RTH_{da}^{DIODE}	Résistance thermique entre le dissipateur et l'air ambiant d'un transistor et une diode	[$^{\circ}C/W$]
RTH_{da}^{JFET}	Résistance thermique entre le dissipateur et l'air ambiant d'un transistor	[$^{\circ}C/W$]
RTH_{jc}^{DIODE}	Résistance thermique entre la puce et la semelle externe d'un boîtier de diode	[$^{\circ}C/W$]
RTH_{jc}^{JFET}	Résistance thermique entre la puce et la semelle externe d'un boîtier de transistor JFET	[$^{\circ}C/W$]
RTH_{SONDES}	Résistances thermiques des sondes platines Pt100	[$^{\circ}C/W$]
S_{DIODE}	Surface de la semelle d'une diode SDP30S120	[mm^2]
S_{JFET}	Surface de la semelle d'un transistor SJEP120R063	[mm^2]
S_{MODULE}	Surface de la semelle du module IGBT utilisée lors de l'évaluation de la résistance thermique du dissipateur	[mm^2]
S_F^{p0HZ}	Sensibilité de la fréquence de commutation sur les pertes totales d'un bras d'onduleur testé en « Fonctionnement 0 Hz »	[W/kHz]
$S_{I_G}^{P_G}$	Sensibilité de la grandeur électrique de pilotage I_G sur les pertes de la grille d'un JFET	[W/100 %]
$S_{T_j}^{P_G}$	Sensibilité des pertes dans la grilles d'un transistor par rapport à sa température de jonction	[W/ $^{\circ}C$]

$S_{V_{GS}}^{P_G}$	Sensibilité de la grandeur électrique de pilotage V_{GS} sur les pertes de la grille d'un JFET	[W/100 %]
SW_1, SW_2	Nom des deux interrupteurs utilisés dans une structure de bras d'onduleur/hacheur	[]
T_1	Instant de début de blocage d'un semi-conducteur	[s]
T_2	Instant de fin de mise en conduction d'un semi-conducteur	[s]
T_3	Instant de début de mise en conduction d'un semi-conducteur	[s]
T_4	Instant de fin de blocage d'un semi-conducteur	[s]
T_1^X	Nom d'un transistor unitaire présent au sein de l'interrupteur parallélisé SW_1	[]
T_2^X	Nom d'un transistor unitaire présent au sein de interrupteur parallélisé SW_2	[]
T_A	Température ambiante maximale du VEV40A	[°C]
T_{BLOC2}	Durée de l'impulsion de commande qui provoque l'ouverture d'un transistor afin d'estimer l'énergie dissipée lors du blocage du composant avec le principe de la double impulsion	[s]
T_{BLOC}	Durée moyenne de blocage d'un interrupteur piloté en hacheur au sein d'une structure de bras d'onduleur (« Fonctionnement 0 Hz »)	[s]
T_{COM}	Durée maximale d'un changement d'état de conduction d'un transistor	[s]
T_{COND1}, T_{COND3}	Temps de conduction d'un transistor utilisant la méthode de la double impulsion qui permet à la charge d'atteindre une valeur de courant souhaitée	[s]
T_{COND}	Durée moyenne de conduction d'un interrupteur piloté en hacheur au sein d'une structure de bras d'onduleur (« Fonctionnement 0 Hz »)	[s]
T_C	Température atteint par le boîtier d'un composant	[°C]
$T_{DISSIPATEUR}$	Température en un point du dissipateur utilisé lors des test du bras d'onduleur	[°C]
$T_{DISSIPATEUR}^{CALCUL}$	Température théorique du dissipateur calculé à partir des relations mathématiques du chapitre 3	[°C]
$T_{DISSIPATEUR}^{MAX}$	Température maximale mesurée sur le dissipateur utilisé avec le bras d'onduleur en fonctionnement « 0 Hz »	[°C]
$T_{dissipateur}^{MIN}$	Température minimale mesurée sur le dissipateur utilisé avec le bras d'onduleur en fonctionnement « 0 Hz »	[°C]

$T_{DISSIPATEUR}^{MOY}$	Température moyenne mesurée sur le dissipateur utilisé avec le bras d'onduleur en fonctionnement « 0 Hz »	[°C]
T_D	Température de jonction au sein d'une diode	[°C]
T_{FALL}^I	Temps de descente du courant I_j lors du blocage d'un transistor	[s]
T_{FALL}^V	Temps de descente de la tension V_{DS} lors de la mise en conduction d'un transistor	[s]
T_j	Température de jonction d'un transistor	[°C]
T_{LIMITE}	Température maximale testé lors des calculs de pertes	[°C]
T_M	Durée qui permet la non circulation d'un courant direct au sein de deux transistors de puissance	[s]
T_{OFF}	Durée de blocage d'un transistor	[s]
T_{ON}	Durée de mise en conduction d'un transistor	[s]
T_{OUT}	Durée d'une période du fondamental du courant de sortie par phase de sortie d'un onduleur triphasé	[s]
T_{RISE}^I	Temps de montée du courant I_j lors de la mise en conduction d'un transistor	[s]
T_{RISE}^V	Temps de montée de la tension V_{DS} lors de l'ouverture d'un transistor	[s]
T_{SW1}	Température de jonction des différentes puces au sein de l'interrupteur SW_1	[°C]
T_{SW}	Période du signal de commande d'un interrupteur SiC	[s]
T_s	Temps de sécurité qui permet d'éviter l'apparition d'un court-circuit franc lors de la commutation de deux transistors utilisés dans des structures synchrones	[s]
$T_{D_Y^1}$	Température de jonction atteinte à l'équilibre thermique par une diode D_Y^1 de SW_1	[°C]
$T_{D_Y^2}$	Température de jonction atteinte à l'équilibre thermique par une diode D_Y^2 de SW_2	[°C]
$T_{T_X^1}$	Température de jonction atteinte à l'équilibre thermique par un transistor T_X^1 de l'interrupteur parallélisé SW_1	[°C]
$T_{T_X^2}$	Température de jonction atteinte à l'équilibre thermique par un transistor T_X^2 de l'interrupteur parallélisé SW_2	[°C]
U_N	Tension de sortie composée du VEV40A	[V]
V_0	Tension de seuil d'une diode Schottky SiC qui dépend de la température de la puce au sein du composant	[V]

V_{BE}	Tension entre les électrodes de base et d'émetteur d'un transistor bipolaire	[V]
V_{BI}	Tension de diffusion de la jonction grille source d'un transistor	[V]
V_{CC}	Tension d'alimentation positive de la puce driver	[V]
V_{CE}	Tension entre le collecteur et l'émetteur d'un transistor bipolaire	[V]
V_{CE}^{SAT}	Tension de seuil de saturation d'un transistor bipolaire	[V]
V_{DS}	Tension entre les électrodes Drain et Source d'un transistor FET	[V]
V_{DS}^{SAT}	Tension de seuil de saturation d'un transistor FET	[V]
V_{EE}	Tension d'alimentation négative de la puce driver	[V]
V_{GS}	Tension entre la grille et la source d'un transistor FET	[V]
V_{GS}^{OFF}	Valeur de la tension V_{GS} pendant le blocage d'un transistor FET	[V]
V_{IN}	Tension en entrée du bras d'onduleur pour un « fonctionnement 0 Hz »	[V]
V_{OUT}	Tension aux bornes de la charge de sortie du bras d'onduleur pour un « fonctionnement 0 Hz »	[V]
V_{PINCH_OFF}	Tension de pincement du canal Drain/Source d'un transistor JFET de SICED	[V]
V_p	Tension de pincement d'un transistor FET	[V]
V_{SAT}	Vitesse de saturation des porteurs	[cm/s]
V_{SW}	Tension aux bornes d'un interrupteur de puissance composé de transistors et de diodes SiC	[V]
V_{TH}	Valeur de la tension V_{GS} qui provoque le changement d'état de conduction d'un transistor FET	[V]

Table des figures

1	Vue extérieur du variateur VEV40A conçu par ECA-EN . . .	7
1.1	Séquence périodique d'empilement des bicouches Si-C le long de la direction [0001] dans les poytypes 2H, 3C, 4H et 6H-SiC [1]	41
1.2	Limite de la résistance spécifique à l'état passant en fonction de la tension de claquage [2]	42
1.3	Structure d'une diode bipolaire [3]	43
1.4	Structure d'une diode Schottky [3]	44
1.5	Structure d'une diode JBS [3]	45
1.6	Structure d'un transistor BJT SiC	46
1.7	Vue en coupe d'une demi cellule d'un JFET Infineon [2] . . .	48
1.8	Structure d'un JFET Normally-Off de Semisouth	49
1.9	Présentation d'un transistor MOSFET SiC [4]	50
1.10	Présentation d'un JFET CoolSiC avec la technologie direct-drive	51
1.11	Exemples de caractérisations statiques $I_C = f(V_{CE})$ pour différents transistors BJT SiC	53
1.12	Impact de la température sur les paramètres électriques d'un BJT SiC 1200 V/10 A en conduction testé par Chinthavali en 2011 [5]	54
1.13	Impact de la température sur le gain en courant d'un BJT SiC 1200 V/6 A en conduction testé par Tournier en 2009 [6]	54
1.14	Caractéristique $I_J - V_{DS}$ d'un JFET double canal 1200 V pour une polarisation de grille en tension à température ambiante	55
1.15	Mise en évidence de la bidirectionnalité en courant du canal Drain/Source d'un JFET SICODE lorsque la grille est polarisée en direct ($V_{GS} > V_{PINCH_OFF}$)	56
1.16	Impact de la température sur le JFET double canal 1200 V/20 A utilisé au sein de plusieurs travaux	56
1.17	Choix de la valeur de la tension V_{GS} pour bloquer le JFET double canal [7]	57
1.18	Caractéristique $I_J - V_{DS}$ d'un JFET Normally-Off pour une polarisation de grille en tension à température ambiante	58

1.19	Caractéristique $I_J - V_{DS}$ de JFET Normally-Off pour une polarisation de grille en courant	58
1.20	Influence du signal de commande ainsi que de la température sur le JFET Normally-Off	59
1.21	Tracé $I_J = f(V_{DS})$ pour différentes valeurs de polarisation de grille à 25°C [8]	59
1.22	Tracé $R_{DS}^{ON} = f(V_{DS}, T_J)$ pour différentes valeurs de polarisation de grille [8]	60
1.23	Tracé $I_J = f(V_{DS})$ de MOSFET SiC 1200 V/20 A pour plusieurs travaux	61
1.24	Impact de la température sur la résistance R_{DS}^{ON} de MOSFET SiC	62
1.25	Caractéristiques statiques d'un transistor JFET cascode SICED 1200 V/5 A pour différentes valeurs de polarisations de grille à différentes températures [2]	63
1.26	Impact de la température sur les caractéristiques à l'état passant de 3 versions de JFET Cascode ($V_1 : 1200 V/1 A$, $V_2 : 1200 V/5 A$, $V_3 : 1200 V/25 A$) testé par Mousa en 2008 [2]	64
1.27	Illustration des signaux de puissance d'IGBT au sein d'un hacheur déditant sur une charge inductive [9]	66
1.28	Illustration de hacheurs débitant sur une charge inductive	66
1.29	Illustration de la méthode de la double impulsion	67
1.30	Circulation du courant parasite de la capacité Miller lors de la commutation de transistor	69
1.31	Banc dynamique développé par Chinthavali pour transistors SiC [5]	70
1.32	Commande rapprochée pour transistor bipolaire [5]	70
1.33	Évolution des pertes par commutation $E_{TS}^{TRANSISTOR} = E_{ON}^{TRANSISTOR} + E_{OFF}^{TRANSISTOR}$ calculées à partir des mesures réalisé sur un BJT (1200 V/10 A) et un JFET (1200 V/20 A) [5]	71
1.34	Schéma électrique du hacheur développé par Jiang [10] où l'interrupteur est constitué d'un JFET et d'une diode	72
1.35	Chronogramme des signaux aux bornes d'un interrupteur pour plusieurs topologies et plusieurs températures [10]	73
1.36	Tracé des énergies de commutation d'un JFET testé au sein d'un hacheur en fonction du courant commuté pour plusieurs topologies d'interrupteur et plusieurs températures [10]	74
1.37	Test d'un driver IGBT sur un JFET au sein d'un hacheur asynchrone [11]	75
1.38	Chronogrammes des signaux lors de la commutation d'un JFET SJEP120R063 avec une commande rapprochée de type IGBT [11]	76

1.39	Évolution des énergies de commutation d'un JFET SJEP120R063 à une tension de 200 V pour différents drivers et plusieurs valeurs de courant commuté [11]	76
1.40	Banc de caractérisation dynamique utilisé par Josifovic [12] .	77
1.41	Allure des signaux de commutation d'un JFET SiC au sein d'un bras d'onduleur $V_{DC} = 600 V$, $I_J = 4 A$, $f_{osc} = 35 MHz$. (a) Mise en conduction du JFET, (b) Blocage du JFET [12] . . .	77
1.42	Schéma du montage de puissance avec un circuit RC snubber (2) et un noyau ferromagnétique (1) [12]	78
1.43	Chronogrammes des signaux JFET lors de la commutation d'un JFET avec soit un circuit snubber soit un noyau ferromagnétique $V_{DC} = 600 V$, $I_J = 4 A$ [12]	78
1.44	Évolution des pertes par commutation en fonction du courant commuté à 600 V [12]	79
1.45	Schéma du hacheur utilisé pour caractériser les performances dynamiques des JFET Verticaux [8]	80
1.46	Schéma de puissance hacheur Buck pour caractériser le MOSFET SiC [13]	81
1.47	Comparaison entre les énergies de commutation mesurées et calculées avec le modèle développés par J.Lu [13]	81
1.48	Commande rapprochée d'un transistor avec la technologie direct drive 1EDI30J12CP [14]	82
1.49	Schéma de puissance du hacheur boost testé avec un CoolSiC et la technologie direct drive [14]	83
1.50	Évolution des énergies de commutation en fonction du courant commuté au sein d'un JFET 100mΩ pour une tension de 400 V, une température de 75 °C et une résistance de grille de 8 Ω [14]	83
1.51	Power factor Corrector développé par Spiazzi [15]	86
1.52	Spécifications électriques du Hacheur Boost entrelacé	87
1.53	Hacheur Boost entrelacé utilisant des diodes SiC [16]	87
1.54	Onduleur triphasé 40 kW/dm ³ par FUPET [17]	88
1.55	Évolution de la température du module de puissance en fonction du courant de sortie pour plusieurs fréquences de commutation [18]	89
1.56	Onduleur triphasé développé par Fraunhofer en 2010 [19] . .	90
1.57	Évolution du rendement en fonction de la puissance de sortie pour plusieurs fréquences de commutation [19]	91
1.58	Hacheur Boost support de l'étude menée par Peltitsis en 2011 [20] [20]	91
1.59	Impact de la fréquence de commutation sur le rendement d'un hacheur Boost asynchrone avec un transistor JFET et un transistor BJT [20]	92

1.60	Itinéraire d'un courant inverse au sein d'un interrupteur SiC constitué d'un MOSFET SiC avec ((c) et (d)) ou sans diode externe ((a) et (b))	93
1.61	Caractéristique statique en inverse d'un interrupteur SiC composé d'un MOSFET SiC et d'une diode à 25°C [4]	93
1.62	Aperçu du convertisseur VEV40A munis d'un module de puissance de type IGBT	95
1.63	Inventaire des transistors SiC disponibles à la vente	97
1.64	Tracé de l'impact de la température sur la résistance à l'état passant de transistors SiC pour plusieurs valeurs de tension de grille [21]	98
1.65	Tracé des énergies de commutation pour plusieurs technologies de transistor SiC à différentes températures de jonction [21]. Commutations réalisés à 600 V/30 A pour les JFET (SJDP120R045 & SJEP120R063), et 800 V/20 A pour le MOSFET (CMF20120D) [21]	99
2.1	Caractéristique statique $I_G(V_{GS})$ de la jonction Grille-Source pour deux JFET SJEP120R063 à plusieurs températures.	105
2.2	Évolution de la puissance mesurée au sein de la jonction Grille/Source pour un contrôle en courant et en tension à plusieurs températures sur deux JFET SJEP120R063	106
2.3	Parcours des courants I_G et I_j internes au transistor VJFET Normally-Off utilisant une conduction directe	107
2.4	Caractéristique statique $I_j(V_{DS})$ de deux JFET SJEP120R063 à température ambiante pour un courant drain positif	109
2.5	Parcours des courants I_G et I_j interne au transistor VJFET Normally-Off utilisant une conduction inverse	110
2.6	Caractéristique statique $I_j = f(V_{DS})$ de deux JFET SJEP120R063 à température ambiante pour un courant drain négatif	110
2.7	Illustration du phénomène de triode au sein d'un JFET SJEP120R063 pour une température de 100 °C	112
2.8	Caractéristique statique $I_j = f(V_{DS})$ de deux JFET SJEP120R063 pour une conduction directe et inverse pour un pilotage en courant à température ambiante	114
2.9	Parcours du courant au sein d'un interrupteur de puissance à base d'IGBT, de JFET Normally-Off et de diodes	116
2.10	Parcours du courant au sein d'un interrupteur de puissance à base de JFET Normally-Off et de diodes	117
2.11	Allure des signaux au sein d'un interrupteur de puissance pour les deux sens de conduction pour un courant de grille fixé à 100 mA à une température de 100 °C et pour un courant drain pulsé de +/-15 A	119

2.12	Allure des signaux au sein d'un interrupteur de puissance pour les deux sens de conduction pour une tension de grille de 2,6V à une température de 100°C et pour un courant drain pulsé maximal de +/-15 A	121
2.13	Tracé des pertes statiques dans un interrupteur de puissance parcouru par un courant positif d'une valeur de +15 A et contrôlé soit par un courant de grille constant soit par une tension Grille/Source de valeur constante.	123
2.14	Tracé des pertes dans un interrupteur de puissance parcouru par un courant négatif d'une valeur de -15 A et contrôlé soit par un courant de grille constant soit par une tension Grille/Source de valeur constante.	126
2.15	Caractéristique $I_D = f(V_D)$ pour une diode SDP30S120 à l'état bloqué à différentes températures	129
2.16	Caractéristique $I_f(V_{DS})$ pour un JFET SJEP120R063 à l'état bloqué à différentes températures et une tension V_{GS} égale à -15V	130
2.17	Caractéristique $I_D(V_{DS})$ pour une diode SDP30S120 à différentes températures	131
2.18	Caractéristique $I_D = f(V_{DS})$ pour un JFET SJEP120R063 à différentes températures	132
2.19	Méthode d'obtention des paramètres électriques des modèles des composants pour un échantillon et une température . . .	133
2.20	Exemples de modèles et de mesures pour une diode et un JFET	134
2.21	Évolution des paramètres V_0 et R_D de la diode en fonction de la température	134
2.22	Évolution de la résistance à l'état passant du JFET en fonction de la température	135
2.23	Structure de l'interrupteur SiC étudié avec $N_j = 1$ et $N_d = 1$.	136
2.24	Comparaison des grandeurs électriques $I_{SW} = f(V_{SW})$ et des pertes $P_{SW}^{I_{SW}} = f(I_{SW})$ dans un interrupteur composée d'un JFET et d'une diode pour plusieurs températures ambiantes T_{SW} et polarisé par un courant de grille de 100 mA	138
2.25	Tracé des erreurs absolue et relative entre les pertes $P_{SW}^{I_{SW}} = f(I_{SW})$ mesurées et calculées à partir des modèles des composants SiC pour un interrupteur composé d'un JFET et d'une diode pour plusieurs températures ambiantes T_{SW} et polarisé par un courant de grille de 100 mA	139
2.26	Comparaison des grandeurs électriques $I_{SW} = f(V_{SW})$ et des pertes $P_{SW} = f(I_{SW})$ dans un interrupteur composé de quatre JFET et d'une diode pour plusieurs températures ambiantes T_{SW} et polarisé par un courant de grille de 400 mA	141

2.27	Tracés des erreurs absolues et relatives entre les pertes statiques $P_{SW} = f(I_{SW})$ mesurées et calculées à partir des modèles des composants SiC pour un interrupteur composé de quatre JFET et une diode pilotés par un courant de grille d'une valeur de 400 mA	142
2.28	Capacités et inductances internes au transistor SJEP120R063 encapsulé dans un boîtier T0-247	143
2.29	Banc de commutation pour caractériser dynamiquement le transistor SJEP120R063 et la diode SDP30S120	144
2.30	Carte CPLD qui génère les signaux de commande en double impulsion	145
2.31	Schéma simplifié du fonctionnement du driver SGDR600P1 de Semisouth	145
2.32	Parcours du courant I_G au sein de la commande rapprochée SGDR600P1 durant la mise en conduction d'un JFET SJEP120R063	146
2.33	Parcours du courant I_G au sein de la commande rapprochée SGDR600P1 durant le blocage d'un JFET SJEP120R063 . . .	147
2.34	Allures simplifiées des grandeurs électriques d'un JFET au sein d'un interrupteur lors de sa commutation	148
2.35	Exemple des allures des grandeurs électriques V_{SW} et I_{SHUNT} durant la mise en conduction d'un transistor SJEP120R063 à une tension de 600 V et un courant de 16 A	150
2.36	Problème lié à l'inductance de source L_{SOURCE}	151
2.37	Exemple des allures des grandeurs électriques V_{SW} et I_{SHUNT} durant le blocage d'un transistor SJEP120R063 à une tension de 600 V et un courant de 16 A	152
2.38	Structures des hacheurs abaisseur pour quantifier l'impact de la présence d'une diode de roue libre sur les énergies de commutation d'un interrupteur SiC	155
2.39	Allure de la tension V_{DS} lors du blocage et de la mise en conduction de l'interrupteur SiC	155
2.40	Allures du courant I_{SHUNT} lors du blocage et de la mise en conduction de l'interrupteur SiC	156
2.41	Estimation des énergies de commutation de l'interrupteur SW_2 composé d'un JFET avec ou sans diode de roue libre pour plusieurs valeurs de courant I_{SHUNT} et de tension V_{SW} . .	158
2.42	Hacheur abaisseur de tension utilisé pour quantifier l'impact des éléments passifs R_{G_dyn} et C_{GS} sur le comportement d'un interrupteur SiC composé d'un transistor et d'une diode	159
2.43	Allures des grandeurs électriques lors de la mise en conduction d'un interrupteur composé d'un JFET et d'une diode de roue libre pour différentes valeurs de capacité C_{GS} et une résistance R_{G_dyn} égale à 1 Ω	160

2.44	Allures des grandeurs électriques lors du blocage de l'interrupteur SiC composé d'un JFET et d'une diode de roue libre pour différentes valeurs de capacité C_{GS} et une résistance R_{G_dyn} égale à 1Ω	162
2.45	Tracé des énergies de commutation d'un interrupteur composé d'un transistor JFET et d'une diode pour une tension de 600 V et un courant de 16 A pour plusieurs valeurs de capacité C_{GS} et une résistance R_{G_dyn} égale à 1Ω	163
2.46	Allures des grandeurs électriques V_{SW} et I_{SHUNT} lors du blocage de l'interrupteur SiC pour différentes valeurs de résistance R_{G_dyn} et une capacité C_{GS} de 2,2 nF	165
2.47	Allures des grandeurs électriques lors de la mise en conduction d'un interrupteur composé d'un transistor JFET et d'une diode pour différentes valeurs de résistance R_{G_dyn} et une capacité C_{GS} de 2,2 nF	166
2.48	Tracé des énergies de commutation d'un interrupteur composé d'un transistor JFET et d'une diode pour une tension de 600 V et un courant de 16 A pour plusieurs valeurs de résistance R_{G_dyn} et une capacité C_{GS} égale à 2,2 nF	166
2.49	Tracé des énergies de commutation d'un interrupteur composé d'un transistor et d'une diode en fonction du courant commuté pour plusieurs valeurs de tension pour une capacité C_{GS} de 2,2 nF et une résistance R_{G_dyn} de $4,7 \Omega$	168
3.1	Bras d'onduleur considéré où N_j et N_d désignent respectivement le nombre de transistors mis en parallèle et le nombre de diode mises en anti-parallèle	173
3.2	Comportement du bras d'onduleur lorsque SW_1 conduit un courant I_{OUT} positif et SW_2 est bloqué	175
3.3	Comportement du bras d'onduleur lorsque SW_1 et SW_2 sont bloqués et que le courant de sortie I_{OUT} est positif	176
3.4	Comportement du bras d'onduleur lorsque SW_1 est bloqué et SW_2 conduit le courant de sortie I_{OUT} uniquement à travers les transistors T_2	177
3.5	Comportement du bras d'onduleur lorsque SW_1 est bloqué et SW_2 conduit le courant de sortie I_{OUT} à travers les transistors T_2 et les diodes D_2	178
3.6	Exemple de forme d'onde en entrée d'un moteur piloté par une MLI	185
3.7	Illustration des harmoniques du courant de phase d'un moteur triphasé piloté par une MLI	185
3.8	Évolution des courants au sein de l'interrupteur SW_2 pour les deux cas d'étude de la stratégie 2	188

3.9	Présentation des circuits thermiques équivalents pour un JFET et pour une diode lorsqu'ils ont atteint le régime thermique permanent	194
3.10	Organigramme de l'estimation de la température de jonction d'un transistor en fonction de ses pertes et de sa résistance thermique	196
3.11	Exemple de résultats d'obtention de la valeur de la température de jonction d'un composant à l'équilibre thermique avec prise en compte de l'auto-échauffement	197
3.12	Interrupteur SiC constitué de 4 transistors JFET et d'une diode testé pour un courant positif et négatif avec une résistance $R_G = 270 \Omega$ et $V_{CC} = 30 V$	198
3.13	Évolution des caractéristiques électriques et thermiques d'un interrupteur SiC composé de 4 transistors SiC et une diode parcourus par un courant continu entre -55 et +50 A.	200
3.14	Évolution des pertes et de la température de jonction d'un transistor T_I^X au sein de l'interrupteur SW_1 lorsque le courant de sortie est continu à une valeur de $1,2 I_{MAX}$ (Fonctionnement 0 Hz) et pour une fréquence de commutation des interrupteurs égale à 100 kHz	202
3.15	Évolution des pertes et de la température de jonction d'une diode D_2^Y pilotée avec la stratégie 1 au sein de l'interrupteur SW_2 lorsque le courant de sortie est continu à une valeur de $1,2 I_{MAX}$ (Fonctionnement 0 Hz), pour une fréquence de commutation des interrupteurs égale à 100 kHz	203
3.16	Évolution des pertes et de la température de jonction d'une diode D_2^Y pilotée avec la stratégie 2 au sein de l'interrupteur SW_2 lorsque le courant de sortie est continu à une valeur de $1,2 I_{MAX}$ (Fonctionnement 0 Hz), pour une fréquence de commutation des interrupteurs égale à 100 kHz	204
3.17	Évolution des pertes et de la température de jonction d'un transistor et d'une diode au sein d'un interrupteur avec 4 diodes avec la stratégie 1 à une fréquence de 100 kHz	206
3.18	Évolution des pertes et de la température de jonction d'un transistor et d'une diode au sein d'un interrupteur avec une diode de roue libre avec la stratégie 2 à une fréquence de 100 kHz	208
3.19	Estimation du courant maximal RMS $I_{DC}^{SW_1}$ qui parours un interrupteur SW_1 constitué de 4 transistors et d'une diode au sein d'un bras d'onduleur avec le fonctionnement « 0 Hz » pour différentes valeurs de fréquences de commutation et différentes températures de jonction pour une température ambiante de 55 °C	211

4.1	Structure d'un convertisseur utilisant un bras d'onduleur avec la localisation des pertes en commutation causées lors de la commutation d'un courant de sortie positif et négatif	216
4.2	Schéma électrique d'un bras d'onduleur équipé d'une capacité C_{BUS} pour diminuer l'influence des inductances parasites L_{ALIM}	218
4.3	Schéma électrique d'un bras d'onduleur équipé de capacités C_{COM} pour diminuer l'influence des inductances parasites dues à la parallélisation et la mise en série des boîtiers	219
4.4	Vue de la carte PCB d'un bras d'onduleur	220
4.5	Capacités parasites d'un boîtier placé sur le dissipateur	221
4.6	Structure d'un onduleur triphasé constitué de trois bras d'onduleur (figure 4.3)	222
4.7	Exemple d'une structure de Bus-barre	223
4.8	Vue de l'onduleur triphasé monté sur le dissipateur	224
4.9	Photos de la carte SGDR2500P2 utilisée pour piloter un bras d'onduleur	225
4.10	Différentes vues de la commande rapprochée utilisée pour piloter un bras d'onduleur	226
4.11	Commande rapprochée complète pour piloter un bras d'onduleur	227
4.12	Banc utilisé pour tester le bras d'onduleur utilisé en « fonctionnement 0 Hz »	228
4.13	Allures des grandeurs électriques I_{IN} , V_{IN} , I_{OUT} et V_{OUT} et des puissances P_{IN} et P_{OUT} relevées en entrée et en sortie d'un bras d'onduleur en « fonctionnement 0 Hz » ($\alpha = 50\%$) pour une puissance de sortie de 4 kW à une température ambiante de 20 °C pour une fréquence de commutation de 12 kHz	230
4.14	Allures des grandeurs électriques I_{IN} , V_{IN} , I_{OUT} et V_{OUT} et des puissances P_{IN} et P_{OUT} relevées en entrée et en sortie d'un bras d'onduleur en « fonctionnement 0 Hz » ($\alpha = 50\%$) pour une puissance de sortie de 4 kW à une température ambiante de 20 °C pour une fréquence de commutation de 50 kHz	231
4.15	Placement des sondes platines Pt100 sur le dissipateur du VEV40A	233
4.16	Mise en place du bras d'onduleur avec le dissipateur disposé verticalement	234
4.17	Étude des températures d'un bras d'onduleur en « fonctionnement 0 Hz » pour une puissance de sortie souhaitée de 4 kW et pour une température ambiante entre 20 et 22 °C pour plusieurs valeurs de fréquences de commutation	235

4.18	Allure des températures minimales et maximales relevées sur le dissipateur pour plusieurs réglages de la puissance de sortie et pour plusieurs valeurs de fréquence de commutation pour une température ambiante entre 20 et 22 °C	236
4.19	Détermination des pertes totales mesurées issues de la lecture des températures obtenues en surface du dissipateur pour un bras d'onduleur utilisé en « fonctionnement 0 Hz » pour plusieurs puissances de sortie et plusieurs fréquences de commutation	237
4.20	Comparaison de la température en surface du dissipateur mesurée et calculée pour un bras d'onduleur en « fonctionnement 0 Hz » pour plusieurs valeurs de puissance de sortie et plusieurs valeurs de fréquence de commutation avec une résistance de dissipateur de 0,4 °C et une température ambiante de 21 °C	240
4.21	Comparaison des pertes totales calculées et mesurées au sein d'un bras d'onduleur en fonctionnement 0 Hz pour plusieurs valeurs de puissance de sortie et plusieurs valeurs de fréquence de commutation avec une résistance de dissipateur de 0,4 °C et une température ambiante de 21 °C	242
4.22	Structure du hacheur abaisseur pour quantifier les énergies de commutation de la diode utilisée au sein d'un interrupteur SiC	269
4.23	Exemple d'allures des grandeurs électriques V_{SW} et I_{SHUNT} durant la mise en conduction d'une diode SDP30S120 à une tension de 600 V et un courant de 16 A	270
4.24	Tracé des énergies de commutation d'une diode SDP30S120 utilisé au sein d'un interrupteur SiC constitué d'un transistor et d'une diode pour plusieurs valeurs de tension E et de courant I_L	271
4.25	Exemple d'allures des grandeurs électriques V_{SW} et I_{SHUNT} durant le blocage d'une diode SDP30S120 à une tension de 600 V et un courant de 16 A	272
4.26	Tracé des énergies de commutation d'une diode SDP30S120 utilisé au sein d'un interrupteur SiC constitué d'un transistor et d'une diode pour plusieurs valeurs de tension E et de courant I_L	272

Liste des tableaux

1.1	Caractéristiques électriques des matériaux grand gap comparé aux caractéristiques électriques du silicium à une température de 300 K [1]	41
1.2	Exemples de diodes Schottky SiC JBS commercialisées pour une tenue en tension de 1200 V	45
1.3	Commande d'un transistor BJT idéalisé	46
1.4	Commande d'un transistor FET idéal	47
1.5	Tableau récapitulatif des valeurs de courant grille lors des différents états du transistor [11]	76
1.6	Tableau comparatif des énergies de commutation des JFET à canal vertical	80
1.7	Récapitulatif des énergies de commutation des différents transistors SiC. Les données sont issues des différents travaux au sein de l'état de l'art pour une température de 25 °C	84
1.8	Capacités parasites du JFET SJEP120R063 et du MOSFET CMF20120D. Les données sont issues des documents constructeurs (Semisouth et Cree)	85
1.9	Tableau récapitulatif des pertes	86
1.10	Mesures des puissances dissipée au sein d'interrupteurs SiC pour plusieurs courant de sortie et plusieurs refroidissements. × : La température de la diode a atteint son maximum (200°C) [4]	94
1.11	Caractéristiques du convertisseur VEV40A	96
1.12	Tableau comparatif des résistances et des énergies entre un JFET Normally-OFF [22] et un MOSFET SiC [23]. Les données utilisées proviennent des documents constructeurs	100
2.1	Sensibilité des pertes dans la grille vis-à-vis de la température de boîtier pour une polarisation de la grille en courant et en tension de deux échantillons de JFET SJEP120R063	107
2.2	Calcul des résistances à l'état passant des JFET SJEP120R063 pour un contrôle de la grille en tension pour un courant de drain positif à température ambiante	108

2.3	Calcul des résistances à l'état passant de deux JFET SJEP120R063 pour un contrôle de la grille en courant pour un courant de drain négatif à température ambiante	111
2.4	Calcul des résistances à l'état passant de deux JFET SJEP120R063 pilotés par un courant de 100 mA en conduction directe et un courant de 5 A en conduction inverse	114
2.5	Récapitulatif des pertes statiques calculées à partir des mesures de grandeurs électriques au sein d'un interrupteur SiC composé d'une diode et d'un JFET pour deux techniques de pilotage à une température de 100°C.	122
2.6	Calcul des valeurs des sensibilités de la grandeurs de commande (courant ou tension) sur les pertes au sein de la grille à plusieurs températures ambiantes	124
2.7	Calcul de la sensibilité du signal de commande sur les pertes au sein de la grille du JFET pour plusieurs températures ambiantes	125
2.8	Calcul de la sensibilité du signal de commande sur les pertes au sein de la grille du JFET pour plusieurs températures ambiante	127
2.9	Calcul de la sensibilité du signal de commande sur les pertes au sein de la grille du JFET pour plusieurs températures ambiantes	127
2.10	Récapitulatif des temps de montée calculés sur la tension V_{SW} au blocage d'un interrupteur composé d'un JFET avec ou sans diode de roue libre pour un courant de 16 A	156
2.11	Récapitulatif des temps de descente calculés sur la tension V_{SW} à la mise en conduction d'un interrupteur composé d'un JFET avec ou sans diode de roue libre pour un courant de 16 A	157
2.12	Inventaire des valeurs de la capacité C_{GS} testée au sein du driver SGDR600P1 sur le banc de commutation	160
2.13	Caractéristiques des grandeurs électriques V_{SW} et I_{SHUNT} lors de la mise en conduction d'un interrupteur composé d'un JFET et d'une diode de roue libre pour plusieurs valeurs de capacité C_{GS} utilisée et pour une résistance de grille R_{G_dyn}	161
2.14	Caractéristiques des grandeurs électriques V_{SW} et I_{SHUNT} lors du blocage d'un interrupteur composé d'un JFET avec ou sans diode de roue libre pour plusieurs valeurs de capacité C_{GS} utilisées et pour une résistance de grille R_{G_dyn} égale à 1 Ω	162
2.15	Récapitulatif des valeurs de résistance R_{G_dyn} utilisées au sein du driver SGDRP600P1	164
2.16	Caractéristiques des grandeurs électriques V_{SW} et I_{SHUNT} lors du blocage d'un interrupteur composé d'un JFET et d'une diode pour plusieurs valeurs de résistance R_{G_dyn} et pour une capacité C_{GS} de 2,2 nF	165

2.17 Caractéristiques des grandeurs électriques V_{SW} et I_{SHUNT} lors de la mise en conduction d'un interrupteur composé d'un JFET et d'une diode pour plusieurs valeurs de résistance $R_{G,dyn}$ et pour une capacité C_{GS} de 2,2 nF 167

3.1 Résumé des semi-conducteurs qui interviennent lors de la conduction d'un courant de sortie positif ($I_{OUT} > 0$) 179

3.2 Tableau récapitulatif des expressions des pertes dans un onduleur triphasé lorsque la stratégie 1 est employée 192

3.3 Tableau récapitulatif des expressions des pertes dans un onduleur triphasé lorsque la stratégie 2 est employée 193

Chapitre 1

État de l'art et contexte

La majeure partie des composants en électronique de puissance est réalisée à partir de silicium (Si). Aujourd'hui pour certaines applications en électronique de puissance la limite physique de ce matériau est atteinte. Ceci pousse à l'utilisation d'autres matériaux dits à « grand gap » tels que le Carbure de Silicium (SiC) [24–26]. Ce dernier possède des caractéristiques électriques exceptionnelles.

Sommaire

1.1	Le carbure de silicium	40
1.2	Les composants de puissance en carbure de silicium	42
1.2.a	Les diodes SiC	43
1.2.a.1	La diode SiC bipolaire	43
1.2.a.2	La diode SiC Schottky	44
1.2.a.3	La diode SiC JBS	44
1.2.b	Les transistors à base de SiC	46
1.2.b.1	Le Transistor bipolaires (Bipolar Junction Transistor)	46
1.2.b.2	Transistors à effet de champ	47
1.3	Performances des composants SiC	51
1.3.a	Caractéristiques statiques	52
1.3.a.1	Le transistor bipolaire	52
1.3.a.2	Les transistors à effet de champ	55
1.3.a.3	Récapitulatif du comportement statique des transistors SiC	64
1.3.b	Performances dynamiques et commandes rapprochées	65
1.3.b.1	Le transistor bipolaire	69
1.3.b.2	Les transistors à effet de champ	71
1.3.b.3	Récapitulatif des performances dynamiques des composants en SiC	84
1.4	Convertisseurs d'énergie à partir de composants SiC	85

1.4.a	Convertisseurs utilisant des diodes	85
1.4.b	Convertisseurs utilisant des transistors	88
1.4.b.1	Onduleur triphasé SiC à JFET Normally-On	88
1.4.b.2	Onduleur triphasé SiC à JFET Normally-Off	89
1.4.b.3	Hacheur SiC à BJT SiC et JFET SiC	90
1.4.b.4	Hacheur DC-DC à MOSFET SiC	93
1.4.b.5	Récapitulatif des convertisseurs utilisant des composants à base de carbure de silicium	94
1.5	Contexte et objectifs de la thèse	95
1.5.a	Volonté D'ECA EN	95
1.5.b	Choix des composants de puissance	96
1.5.c	Verrous technologiques, défis et valeur ajoutée	100

1.1 Le carbure de silicium

C'est au cours d'une expérience que le physicien Jöns Jakob Berzelius découvrit le Carbure de Silicium (SiC) en 1824 [27]. À ces débuts, le matériau fut principalement utilisé en mécanique pour sa forte dureté. À partir du début du XX^{ème} siècle, le SiC a été utilisé en électronique avec notamment la découverte de propriétés électroluminescentes et l'élaboration de LED par Henry Joseph Round [28].

Une des spécificités du carbure de silicium est sa structure cristallographique. En effet, le SiC est élaboré à partir d'un empilement successif de tétraèdres constitués de liaisons entre un atome de carbone et un atome de silicium. De ce fait, il existe une multitude de configurations possibles appelées polytypes. À l'heure actuelle, trois polytypes suscitent un intérêt en électronique de puissance, à savoir le 3C-SiC, le 4H-SiC et le 6H-SiC. La figure 1.1 présente la structure de ces trois polytypes.

Les quelques caractéristiques du SiC présentées dans le tableau 1.1 montrent que son champ de claquage est plus élevé que celui du silicium d'un facteur 10. Ainsi, pour une même épaisseur de puce, il est possible d'avoir une tenue en tension dix fois plus grande.

Il est également important de comparer les résistances à l'état passant des différents matériaux (figure 1.2). Pour une résistance spécifique équivalente, le carbure de silicium permet la réalisation de puces possédant une tenue en tension supérieure à 10 kV là où le silicium est limité à 1 kV. En conséquence, le SiC est un candidat très intéressant pour des applications à haute tension d'utilisation notamment par la réduction du nombre de boîtiers ou puces mis en série [29, 30]. De plus, la diminution de la surface des




FIGURE 1.1 – Séquence périodique d’empilement des bicouches Si-C le long de la direction [0001] dans les polytypes 2H, 3C, 4H et 6H-SiC [1]

	E_G (eV)	μ_n ($cm^2/V.s$)	μ_p ($cm^2/V.s$)	$V_{SAT}(*10^7)$ (cm/s)	$E_C(*10^6)$ (V/cm)	λ (W/cm.K)
Si	1.12	1450	500	1	0.25 à 0.8	1.56
3C-SiC	2.36	≤ 800	≤ 320	2	≈ 1	3.6
6H-SiC	3	≤ 400	≤ 90	1.5	3 à 5	4.9
4H-SiC	3.23	≤ 900	≤ 120	1.9	3 à 5	3.7
GaN-2H	3.51	≤ 1000	≤ 200	2		≥ 2.1
E_G : Largeur de la bande interdite		μ_n : Mobilité des électrons				
μ_p : Mobilité des trous		V_{SAT} : Vitesse de saturation des porteurs				
E_C : Champ critique		λ : Conductivité thermique				

TABLE 1.1 – Caractéristiques électriques des matériaux grand gap comparé aux caractéristiques électriques du silicium à une température de 300 K [1]

puces provoque une diminution des capacités parasites et donc une augmentation de la vitesse de commutation des composants. Par conséquent, la conception de convertisseurs de puissance à fréquence de commutation élevée est rendue possible [31–33].




FIGURE 1.2 – Limite de la résistance spécifique à l'état passant en fonction de la tension de claquage [2]

Une des restrictions du silicium est sa faculté à fonctionner à haute température. Cette limitation à l'image de la largeur de la bande interdite est repoussée pour le Carbure de Silicium. Ce matériau est donc plus robuste à des températures élevées [34, 35]. Cette caractéristique intrinsèque au SiC ouvre de nouvelles perspectives pour les convertisseurs de puissance notamment lorsque la température ambiante est élevée (supérieure à 200 °C). Un domaine d'application indirect est l'intégration dans des systèmes embarqués [36] par l'intermédiaire de la réduction du volume de refroidissement par rapport au silicium et ce pour un niveau de pertes équivalent.

Il est intéressant de noter également que le nitrure de gallium (GaN) est un candidat possible au remplacement du silicium pour certaines applications en électronique de puissance. Cependant, différentes études montrent que l'utilisation du GaN des tensions supérieures à 200 V ne semble pas pertinent par rapport à l'utilisation de SiC.

1.2 Les composants de puissance en carbure de silicium

Le premier composant de puissance conçus à partir de Carbure de Silicium fut la diode et plus particulièrement la diode schottky SiC commercialisée par la société Infineon dès le début des années 2000.

1.2.a Les diodes SiC

La diode est un composant de puissance non commandable qui autorise le passage d'un courant dès que la tension à ses bornes dépasse un seuil (« Threshold voltage »). Ce seuil dépend de la structure de la diode ainsi que de la température au sein du semi-conducteur. Il en existe plusieurs types, les plus connus étant la diode bipolaire et la diode Schottky.

1.2.a.1 La diode SiC bipolaire

La diode bipolaire est constituée de trois couches : P⁺, N⁻ et N⁺. Les premières couches citées constituent la jonction bipolaire de la diode tandis que la troisième couche permet de réaliser l'interface entre le substrat et la puce. La figure 1.3 présente une vue en coupe d'une diode bipolaire SiC.




FIGURE 1.3 – Structure d'une diode bipolaire [3]

La présence d'une jonction bipolaire engendre à l'état passant une résistance faible, la diode est donc susceptible de conduire des courants de valeur élevée. Cependant, sa tension de seuil est élevée (3 V à 25 °C) [37] ce qui provoque des pertes à l'état passant importantes et une augmentation de la température. Néanmoins, lorsque la température augmente, les pertes diminuent en partie grâce à l'augmentation de la concentration des porteurs de charges. La diode bipolaire SiC est donc susceptible de fonctionner dans des environnements où la température ambiante est élevée. De ce fait, la diode bipolaire est surtout utilisée pour des applications haute température et fort courant [35, 38].

À l'état bloqué, le composant offre une tenue en tension importante ainsi que des courants de fuites faibles. On notera également la présence de courant de recouvrement. Ces courants inverses prennent naissance lors du blocage du composant et augmentent son temps de commutation. Bien que l'utilisation du SiC par rapport à du Si permette de réduire les niveaux

de courants de recouvrements, ce composant n'est pas indiqué pour des fréquences de commutation élevées.

1.2.a.2 La diode SiC Schottky

La diode Schottky est élaborée à partir d'une jonction de type métal semi-conducteur (Figure 1.4).




FIGURE 1.4 – Structure d'une diode Schottky [3]

L'utilisation de ces deux matériaux permet de diminuer la tension de seuil et d'éliminer les charges stockées. En contrepartie, à l'état bloqué, les courants de fuites sont plus importants qu'une diode bipolaire. De plus, la diode Schottky possède la particularité d'avoir un coefficient de température positif. Ainsi, lorsque la température augmente, les pertes engendrées augmentent à cause de la diminution de la mobilité des porteurs. Ce phénomène, responsable de l'auto-échauffement peut conduire dans certains cas à la destruction du semi-conducteur [39].

1.2.a.3 La diode SiC JBS

Pour la plupart des applications, les diodes Schottky sont des diodes dites JBS (Junction Barrier Schottky). La figure 1.5 présente une vue en coupe d'une diode JBS.

L'analyse de la vue en coupe montre que la diode JBS est constituée d'une part d'une diode bipolaire (îlots P⁺ au sein d'une couche N⁻) ainsi que d'une diode Schottky (Métallisation en contact avec des couches N). La diode JBS bénéficie donc pour une polarisation directe des avantages de la diode Bipolaire et de la diode Schottky. En effet, l'utilisation d'une diode Schottky pure ne permet pas de conduire des courants de valeurs élevées sans engendrer sa destruction. En ajoutant une jonction bipolaire, on autorise un fonctionnement en surcharge de la diode en augmentant son calibre en courant. Ainsi pour des faibles valeurs de polarisation directe, le comportement Schottky est prépondérant sur le comportement bipolaire.




FIGURE 1.5 – Structure d'une diode JBS [3]

Une tension V_D élevée (supérieure à 3 V) provoque la mise en conduction de la diode bipolaire limitant ainsi le courant au sein de la diode Schottky.

Pour la plupart des applications en électronique de puissance, les diodes dites Schottky présentes sur le marché sont en réalité des diodes JBS.

Le tableau 1.2 présente les différentes diodes Schottky SiC JBS présentes sur le marché.

Boîtier TO-247			
Fabricant	Désignation	Courant continu	Charge stockée
Semisouth	SDP60S120	60 A à $T_c=145\text{ °C}$	260 nC
Semisouth	SDP30S120	30 A à $T_c=145\text{ °C}$	130 nC
Cree	C4D30120D	43 A à $T_c=135\text{ °C}$	192 nC
Cree	C4D20120D	32 A à $T_c=135\text{ °C}$	132 nC
Boîtier TO-220			
Fabricant	Désignation	Courant	Charge stockée
Infineon	IDH15S120	15 A à $T_c=130\text{ °C}$	54 nC
Cree	C4D20120A	27 A à $T_c=135\text{ °C}$	130 nC
Semisouth	SDA5S120	5 A à $T_c=145\text{ °C}$	35 nC

TABLE 1.2 – Exemples de diodes Schottky SiC JBS commercialisées pour une tenue en tension de 1200 V

1.2.b Les transistors à base de SiC

Le but de ce paragraphe est de présenter succinctement le fonctionnement des différentes topologies de transistors de puissance à base de SiC. Pour cela, on s'attardera sur des modèles idéaux. Cependant, il existe des restrictions électriques (saturation, résistances, capacités et inductances parasites...) qui limitent les performances aussi bien statiques que dynamiques. Ces performances seront présentées dans la partie 1.3.

1.2.b.1 Le Transistor bipolaires (Bipolar Junction Transistor)

Le transistor bipolaire en SiC est développé par une filiale de Fairchild, TranSiC [40]. À l'heure actuelle, le composant n'est pas encore commercialisé à grande échelle mais il est possible d'obtenir des échantillons. La figure 1.6 présente la vue en coupe ainsi que le schéma électrique équivalent d'un transistor BJT SiC 2,2 kV [40].




FIGURE 1.6 – Structure d'un transistor BJT SiC

La commande de ce type de transistor se fait par l'injection d'un courant au sein de la base du BJT. Lorsque le courant de base est positif, il polarise la jonction Base/Émetteur qui injecte des électrons et un courant I_C peut s'établir. Sinon la jonction Base/Collecteur est bloquée ce qui interdit la circulation du courant. Le tableau 1.3 présente les états de conduction d'un transistor BJT idéalisé en fonction des grandeurs électriques de pilotage I_B et V_{BE} .

	État du transistor	Courant collecteur
$V_{BE} \leq 0$	ouvert	$I_C = 0$
$I_B > 0$	fermé	$I_C > 0$

TABLE 1.3 – Commande d'un transistor BJT idéalisé

1.2.b.2 Transistors à effet de champ

Les transistors à effet de champ fonctionnent sur le principe d'une polarisation de grille en tension. En appliquant une tension V_{GS} supérieure à un seuil de tension V_{TH} ($V_{T0} = V_{TH}(25^\circ\text{C})$), le canal entre le drain et la source se ferme et un courant I_j peut s'établir. Sinon, le canal s'ouvre et le courant I_j s'annule. Cependant, certaines structures de transistors comportent une diode interne en antiparallèle de la jonction Drain/Source. La présence de cette diode autorise donc le parcours d'un courant I_j négatif alors même que le transistor est piloté avec une tension $V_{GS} < V_{TH}$.

Le tableau 1.4 résume les états de conduction d'un transistor FET idéal en fonction de sa commande V_{GS} .

	État du transistor	Canal Drain/Source	Diode interne
$V_{GS} < V_{TH}$	ouvert	$I_j = 0$	$I_j \leq 0$
$V_{GS} > V_{TH}$	fermé	$I_j > 0$	$I_j = 0$

TABLE 1.4 – Commande d'un transistor FET idéal

Il existe plusieurs structures de transistor FET SiC, les plus répandues sont les JFET et les MOSFET.

1.2.b.2.1 Le JFET Infineon Le JFET Infineon possède la particularité d'avoir deux canaux : vertical et latéral [42]. La figure 1.7 montre une vue en coupe de la structure d'un JFET double canal d'Infineon. A l'état passant, le courant I_j parcourt l'intégralité des deux canaux, Ainsi, la résistance à l'état passant engendrée est plus élevée comparé à un transistor possédant une structure verticale. Cependant, la structure d'infineon offre la possibilité de fixer la tenue en tension indépendamment de la résistance du canal Drain/Source.

Les échantillons testés au sein du laboratoire Ampère révèlent que le JFET Infineon a une tension de seuil V_{TH} négative. Ce transistor est donc susceptible de conduire un courant I_j en l'absence de polarisation de la grille. Cette caractéristique est un frein à son intégration dans le domaine industriel. L'utilisation de ce type de composant implique l'utilisation de protections de grille afin d'éviter l'apparition d'un court circuit franc [43] en l'absence de signal de commande. La tension de seuil (V_{TH}) dépend à la fois de la valeur de la tension de diffusion (V_{BI}) propre au polytype SiC et de la valeur de la tension de pincement V_p de la grille du JFET (voir équation 1.1). La tension de pincement peut être modifiée en ajustant les dimensions de la grille du JFET. Néanmoins, le constructeur Infineon n'exploite pas cette possibilité car elle nécessiterait de développer une commande rapprochée plus complexe.




FIGURE 1.7 – Vue en coupe d’une demi cellule d’un JFET Infineon [2]

$$V_{TH} = V_{BI} - V_P \quad (1.1)$$

Une caractéristique du JFET d’Infineon est la présence d’une diode PN dans la jonction Drain/Source. Le composant est donc susceptible de conduire un courant inverse alors que la tension V_{GS} est inférieure à V_{TH} . Cette particularité du transistor rend possible la réalisation de convertisseurs réversibles en courant sans diode dite de roue libre externe ou supplémentaire. Cette propriété permet donc de réduire le nombre de composants et donc la réalisation de convertisseurs plus intégrés (faible volume).

1.2.b.2.2 Les JFET Semisouth Les transistors JFET à canal vertical étaient produits par la société Semisouth et disponibles sur le marché entre 2009 et 2012. Les transistors SiC verticaux existent sous deux déclinaisons, à savoir le JFET Normally-On et le JFET Normally-Off [29, 44]. La structure Normally-On possède un seuil de conduction V_{TH} négatif contrairement à la structure Normally-Off. Tout comme le JFET Infineon, la structure Normally-On du JFET vertical rencontre des réticences vis à vis des industriels. Cependant, pour certaines applications à haute température ambiante où à faible volume de refroidissement, elle présente des avantages par rapport aux autres structures de transistor SiC en terme de fiabilité [45]. La figure 1.8 présente la structure d’un JFET à canal vertical.

Bien que les JFET verticaux ne comportent pas de diodes internes (body diode), il est possible de faire circuler un courant inverse même si la grille des transistors est polarisée en inverse [47, 48]. Cette caractéristique propre aux structures verticales des JFET SiC s’apparente à une caractéristique de triode. Ce phénomène peut être visualisée à l’aide de logiciels de type éléments finis mais reste encore à l’heure actuelle difficilement modélisable.





FIGURE 1.8 – Structure d'un JFET Normally-Off de Semisouth

Cette spécificité ouvre de nouveaux champs d'investigations et rend possible la réalisation de convertisseurs sans aucune diode de roue libre. Néanmoins, les pertes en conduction engendrés par ce type de convertisseur sont plus élevées qu'avec l'ajout de diodes externes et plus particulièrement de diodes Schottky [49, 50].


1.2.b.2.3 Le transistor MOSFET Il existait en 2010 trois constructeurs qui ont choisi de commercialiser le MOSFET SiC : Cree, Rohm et GE. La figure 1.9 présente la structure d'un MOSFET SiC 1200 V de Cree [4].

Un MOSFET possède un seuil de tension V_{TH} positif, cependant la grille est isolée du canal Drain/Source par un oxyde de type SiO₂ (oxyde de silicium). Il existe donc une interface SiC/SiO₂, cette dernière présente l'inconvénient de se dégrader lorsque des porteurs sont injectés [51, 52]. De plus, l'oxyde de grille se détériore plus rapidement lorsque la température augmente. Ces deux effets se traduisent par une variation de la tension de seuil V_{TH} [53]. En conséquence, ce transistor n'est pas indiqué pour des applications à température de jonction élevée et/ou à des fréquences de commutation élevées.

Le principal avantage de ce transistor réside dans la simplicité de la commande rapprochée. Un autre bénéfice est la présence d'une jonction PN entre la source et le drain. De ce fait, le composant intègre une diode interne (body diode) qui peut être utilisée comme diode de roue libre, ce qui rend possible le fonctionnement de convertisseur sans diode externe.



(a) Vue en coupe




(b) Symbole


FIGURE 1.9 – Présentation d'un transistor MOSFET SiC [4]

1.2.b.2.4 Le JFET CoolSiC avec la technologie direct-drive Le CoolSiC est un transistor qui possède une structure « Normally-On » et qui s'apparente à un transistor Infineon. Bien qu'il soit possible d'obtenir des puces nues, il est plus souvent utilisé au sein de la structure dite « direct-drive ». En effet, ce composant regroupe deux puces à l'intérieur d'un même boîtier, la première est un JFET CoolSiC dont le rôle est de garantir la tenue en tension de l'interrupteur, la seconde est un MOSFET silicium qui assure la non circulation de courant en l'absence de polarisation. Le principal avantage de la technologie direct-drive est de créer un composant qui soit « Cascode » tout en bénéficiant des avantages de la puce SiC. La figure 1.10 présente la structure d'un transistor CoolSiC ainsi que son utilisation au sein de la technologie direct-drive [14].

Durant toute la période d'utilisation le MOSFET est polarisé en continu et génère des pertes en conduction. Néanmoins, le transistor est optimisé afin de réduire son influence sur le comportement de l'interrupteur [14]. Cependant, la présence du MOSFET Silicium n'autorise pas le fonctionnement à haute température. Ainsi, le CoolSiC est destiné aux applications où les températures de jonctions n'atteignent pas plus de 150 °C. En cas de perte des deux commandes de grille, la diode D assure le blocage du transistor CoolSiC et donc du composant. Cette solution permet donc de bénéficier des avantages du SiC excepté pour la haute température tout en ayant un comportement normalement ouvert.



(a) Vue en coupe du CoolSiC [14]



(b) Symbole

FIGURE 1.10 – Présentation d'un JFET CoolSiC avec la technologie direct-drive

1.3 Performances des composants SiC

La phase de caractérisation est une étape indispensable afin d'évaluer les performances d'un composant dans des conditions réelles. Par l'intermédiaire de différents stress en tension et/ou en courant, elle permet de déterminer les paramètres électriques d'un composant tels que la résistance électrique : R_{DS}^{ON} ou bien le courant de saturation : I_j^{SAT} ...). La présence de ces facteurs entraîne la génération de pertes qui engendre une augmentation de la température des puces. Il existe trois principales sortes de pertes, à savoir :

- Les pertes en conduction : elles sont générées lorsqu'un courant transite à travers le composant et génère des pertes par effet joule.
- Les pertes à l'état bloqué : elles sont produites par les courants de fuites à l'état bloqué.

- Les pertes en commutation : elles sont créées lorsqu'un transistor change d'état de conduction (passage d'un état de conduction à un état bloqué et vice versa).

La puissance correspondant à ces pertes est fournie par le driver, par l'alimentation et éventuellement par la charge.

Cette section présente les performances trouvées dans la littérature concernant les différents composants SiC. La première partie (1.3.a) sera consacrée aux performances statiques et la seconde partie (1.3.b) sera dédiée aux performances dynamiques et aux commandes rapprochées.

1.3.a Caractéristiques statiques

La phase de caractérisation statique consiste à estimer les performances des composants lorsqu'ils sont soit en conduction, soit à l'état bloqué. Cependant, les pertes à l'état bloqué ne représentent qu'une infime partie des pertes totales et sont généralement négligées lors du dimensionnement de convertisseurs. De ce fait, cette sous-section ne s'intéressera qu'aux pertes en conduction.

La caractérisation statique est généralement réalisée selon la procédure suivante. Des impulsions de commande sont envoyées aux transistors sous tests. Le relevé des tensions et courants du canal de puissance permet de mesurer l'impact du signal de commande sur le comportement du transistor. Afin de limiter l'auto-échauffement naturel du transistor, il est courant d'utiliser des impulsions de très courtes durées ($< 500 \mu\text{s}$) à une fréquence très faible (20 Hz). En utilisant cette technique, on peut considérer que la température interne du boîtier est similaire à la température ambiante. Ainsi, le boîtier sous test peut être mis dans une enceinte thermique afin d'assurer une température ambiante contrôlée.

1.3.a.1 Le transistor bipolaire

Le transistor bipolaire est un composant commandé en courant, cela signifie que pour garantir l'état passant, des porteurs de charges doivent être injectés à travers la base. La figure 1.11 montre la caractérisation statique à l'état passant de transistors BJT SiC dans le cadre de différents travaux.

L'observation des caractéristiques statiques montre que le transistor possède deux comportements. En effet, pour des faibles valeurs de V_{CE} , on peut considérer que le courant I_C est proportionnel à la valeur de la tension V_{CE} et à la valeur de la résistance du canal Collecteur/Émetteur R_{CE} . Les premières études ont montrées que ces paramètres sont affectés par la valeur de la température ainsi que par la valeur du courant de base [6]. L'équation 1.2 montre la relation entre le courant collecteur I_C et la tension V_{CE} ainsi que la résistance dynamique du canal R_{CE} .




FIGURE 1.11 – Exemples de caractérisations statiques $I_C = f(V_{CE})$ pour différents transistors BJT SiC

$$I_C = f(V_{CE}, R_{CE}(I_B, T_j)) \quad (1.2)$$


Lorsque la tension V_{CE} est supérieure à un seuil appelé V_{CE}^{SAT} , le courant conduit I_C est constant et sa valeur I_C^{SAT} est proportionnelle à la valeur du courant I_B et d'un coefficient appelé gain en courant β (équation 1.3). Le transistor peut être assimilé à un générateur de courant, on dit qu'il fonctionne en mode linéaire.

$$I_C = I_C^{SAT} = \beta I_B \quad (1.3)$$

Les travaux effectués par Tournier en 2010 montrent que pour une valeur de courant conduit, il existe un point de polarisation qui minimise les pertes totales. Ce point optimal est un compromis entre les pertes admises dans la jonction base/émetteur et la jonction collecteur/émetteur [6]. En effet, l'augmentation de la température au sein du transistor provoque une diminution de la mobilité des porteurs, il en résulte une augmentation de la résistance à l'état passant ainsi qu'une diminution du gain en courant. La figure 1.12 montre que pour une élévation de température de 100 °C (50 à 150 °C), la résistance R_{CE} augmente d'environ 45 mΩ (+50 %) et que le gain en courant diminue de 25 % quelle que soit la valeur du courant I_C .

Les figures 1.12 et 1.13 permettent de comparer l'augmentation du gain entre un BJT 1200 V/6 A de 2009 et un BJT 1200 V/10 A de 2011.

On remarque qu'en l'espace de deux ans, le gain en courant a été multiplié par deux. Cela montre que le BJT n'est pas encore mature technologiquement.



(a) Résistance à l'état passant d'une puce ($I_B = 350\text{ mA}$) et de deux puces mis en parallèle ($I_B = 600\text{ mA}$)

(b) Gain en courant d'une puce

FIGURE 1.12 – Impact de la température sur les paramètres électriques d'un BJT SiC 1200 V/10 A en conduction testé par Chinthavali en 2011 [5]




FIGURE 1.13 – Impact de la température sur le gain en courant d'un BJT SiC 1200 V/6 A en conduction testé par Tournier en 2009 [6]

1.3.a.2 Les transistors à effet de champ

1.3.a.2.1 Le JFET Infineon Le JFET à deux canaux fut l'objet de nombreux travaux notamment au sein du laboratoire Ampère de Lyon [2]. La figure 1.14 présente les caractéristiques statiques d'un module de puissance composé de quatre puces JFET ($4,17 \times 4,17 \text{ mm}^2$) fournies par SICED (Fig. 1.14b) ainsi que les caractéristiques d'un boîtier JFET 1200 V/15 A utilisé au sein d'un onduleur triphasé destiné à une utilisation à haute température ambiante (figure 1.14a).




FIGURE 1.14 – Caractéristique $I_j - V_{DS}$ d'un JFET double canal 1200 V pour une polarisation de grille en tension à température ambiante

Les graphiques mettent en évidence deux comportements du canal entre le drain et la source. Pour de faibles valeurs de tension V_{DS} , la valeur du courant I_j évolue de manière linéaire en fonction de la résistance du canal R_{DS}^{ON} . L'équation 1.4 traduit la relation entre le courant I_j et la tension V_{DS} .

$$I_j = f(V_{DS}, R_{DS}^{ON}(V_{GS}, T_j)) \quad (1.4)$$

Dès que la valeur de la tension V_{DS} est supérieure à un seuil appelé V_{DS}^{SAT} , la valeur du courant conduit I_j peut être considérée constante et ne dépend pas de la valeur de V_{DS} . L'équation 1.5 traduit le phénomène de saturation au sein du canal Drain/Source.

$$I_j = I_j^{SAT}(V_{GS}, T_j) = cste \quad (1.5)$$

Sur la figure 1.14a, on peut considérer que le seuil V_{DS}^{SAT} est égal à 18 V à $V_{GS} = 0 \text{ V}$ et $T_j = 25^\circ\text{C}$.

En 2010, Dong Jiang a montré dans ses travaux que le JFET Infineon (1200 V/20 A) possède la faculté de conduire un courant dans les deux sens de conduction (Fig. 1.15). En effet, lorsque le transistor est polarisé avec une tension nulle ($V_{GS} = 0 \text{ V}$), le canal Drain/Source est assimilable à une résistance pure, cette dernière présente la particularité d'avoir une valeur plus faible en conduction inverse qu'en conduction directe (Figure 1.16a).





FIGURE 1.15 – Mise en évidence de la bidirectionnalité en courant du canal Drain/Source d’un JFET SiCED lorsque la grille est polarisée en direct ($V_{GS} > V_{PINCH_OFF}$)



(a) JFET double canal 1200 V/20 A testé par Jiang en 2010 [10] (b) 4 JFET double canal 1200 V/20 A en parallèle testé par Xu en 2011 [54]

FIGURE 1.16 – Impact de la température sur le JFET double canal 1200 V/20 A utilisé au sein de plusieurs travaux




FIGURE 1.17 – Choix de la valeur de la tension V_{GS} pour bloquer le JFET double canal [7]

La figure 1.16b montre l'impact de la température sur la résistance à l'état passant d'un interrupteur composé de quatre JFET en parallèle à $V_{GS} = 0V$. On observe que la résistance R_{DS}^{ON} évolue de $25\text{ m}\Omega$ à 25°C à $55\text{ m}\Omega$ à 200°C soit une augmentation de 120 % de la résistance pour une augmentation de 175°C .

Le choix de la tension de blocage du JFET est délicat, en effet la tension V_{GS} doit pouvoir bloquer complètement le canal du transistor (V_{TH}) tout en évitant la destruction de la diode D_{GS} . Cet intervalle de valeur de tension Grille/Source se situe entre -33 V et -25 V à 25°C . L'augmentation de la température au sein du boîtier provoque une diminution de cet intervalle (Figure 1.17).

1.3.a.2.2 Les JFET Semisouth Bien que les structures des JFET à canal vertical Normally-On et Normally-Off soient similaires, leur commande de grille est bien différente (voir section 1.2.b.2.2). Pour cette raison, les performances de ces transistors sont présentées séparément.

1.3.a.2.2.a Le JFET Normally-Off Le JFET Normally-Off est un composant qui se commande avec une tension appliquée entre les électrodes de grille et de source. La figure 1.18 montre les caractéristiques $I_j - V_{DS}$ pour un JFET Normally-Off dans le cadre de différents travaux lorsque la grille est pilotée avec une source de tension.

Une solution alternative est le pilotage du JFET par l'intermédiaire d'un courant de grille I_G (Figure 1.19).

L'augmentation de la valeur de la grandeur de commande V_{GS} ou I_G provoque une diminution de la résistance à l'état passant R_{DS}^{ON} et une augmentation du courant de saturation I_j^{SAT} . Un deuxième paramètre à prendre en compte est l'augmentation de la température au sein du boîtier (Figure 1.20b). On remarque qu'une élévation de 100°C provoque une augmentation de la résistance R_{DS}^{ON} d'environ 70 %.






FIGURE 1.18 – Caractéristique $I_D - V_{DS}$ d'un JFET Normally-Off pour une polarisation de grille en tension à température ambiante




(a) Conduction en direct d'un SJEP120R125 à 175 °C [56]



(b) Conduction en direct et inverse d'un SJEP120R063 [57]

FIGURE 1.19 – Caractéristique $I_D - V_{DS}$ de JFET Normally-Off pour une polarisation de grille en courant



(a) Impact de la valeur du courant de grille sur la résistance d'un JFET SJEP120R063 (1200 V/30 A) à 25 °C [19]
 (b) Impact de la température sur la résistance à l'état passant d'un JFET 1200 V/20 A à $V_{GS} = 3 V$ [5]

FIGURE 1.20 – Influence du signal de commande ainsi que de la température sur le JFET Normally-Off

1.3.a.2.2.b Le JFET Normally-On Le JFET à canal vertical Normally-On fût commercialisé entre 2011 et 2012. Cette faible durée de commercialisation est une des raisons du faible nombre de publications trouvées. La figure 1.21 présente les caractéristiques $I_J - V_{DS}$ pour différentes valeurs de V_{GS} .




FIGURE 1.21 – Tracé $I_J = f(V_{DS})$ pour différentes valeurs de polarisation de grille à 25°C [8]

Le graphique permet de comparer les performances entre les deux types de transistors verticaux pour une même surface de puces (4,5 mm²). On remarque que la structure Normally-On autorise le passage d'un courant I_J plus important (à même tension V_{DS}) que la structure Normally-Off. La figure 1.22 confirme cette tendance avec le tracé de la résistance à l'état passant des deux JFETs en fonction de la température pour différentes valeurs

de polarisation de grille. Les pontillés tracés en bleu concernent le JFET Normally-Off tandis que les traits pleins sont les données pour le JFET Normally-On.




FIGURE 1.22 – Tracé $R_{DS}^{ON} = f(V_{DS}, T_J)$ pour différentes valeurs de polarisation de grille [8]

En effet, plus la grandeur électrique de commande est importante, plus la résistance à l'état passant diminue, on observe que la résistance d'un JFET Normally-On présente une résistance à l'état passant environ 30 % plus faible que le JFET Normally-Off. Cette différence provient essentiellement de la largeur de la source qui est 10 % plus grande que le VJFET Normally-Off. Un autre facteur influant est le dopage du canal de puissance qui est dans le cadre du VJFET Normally-On, 10 % plus élevé que le VJFET Normally-Off [8].


Des valeurs de polarisation supérieures à 3 V pourraient en théorie être utilisées cependant, elles provoqueraient la conduction de la diode parasite D_{GS} augmentant ainsi les pertes au sein du boîtier.

1.3.a.2.3 Le MOSFET Le MOSFET SiC a été mis sur le marché par le constructeur Cree en 2011. Sa structure est très appréciée par le domaine industriel pour deux raisons : son pilotage et sa structure dite Normally-Off.


La figure 1.23 présente les caractéristiques $I_f = f(V_{DS})$ d'un MOSFET SiC 1200 V/20 A dans le cadre de plusieurs travaux.

Les graphiques montrent que la résistance à l'état passant du MOSFET est la plus faible pour une tension V_{GS} égale à 20 V. Cette valeur est conseillée par le constructeur afin de minimiser les pertes en conduction du composant [23].

La figure 1.24 montre l'évolution de la résistance à l'état passant d'un MOSFET en fonction de la température ambiante et du niveau de polarisation de la grille.




(a) Kadavelugu, A en 2011 [58]




(b) Carl N.M. Ho en 2011 [16]

FIGURE 1.23 – Tracé $I_j = f(V_{DS})$ de MOSFET SiC 1200 V/20 A pour plusieurs travaux



(a) Honggang Sheng [59]



(b) Cree [23]

FIGURE 1.24 – Impact de la température sur la résistance R_{DS}^{ON} de MOSFET SiC

Pour une faible polarisation de grille ($V_{GS} = 10\text{ V}$), le canal entre le drain et la source ne permet pas de conduire un courant de drain important, il en résulte une résistance à l'état passant élevée ($0,5\ \Omega$ à 50 °C). Lorsque la température augmente, le seuil de conduction V_{TH} diminue entraînant une diminution de la résistance du canal de puissance. Cette diminution reste toutefois relative à température ambiante élevée, en effet la diminution de la mobilité des porteurs est si élevée qu'elle vient compenser les variations de la résistance du canal dues au V_{TH} .

Pour de forts niveaux de polarisation de la grille ($V_{GS} \geq 15\text{ V}$), la résistance du canal augmente avec l'augmentation de la température, cette fois-ci, cette augmentation est principalement due à la diminution de la mobilité des porteurs de charges. La figure 1.24b montre qu'une augmentation de la température de jonction de 100 °C (25 à 125 °C) entraîne une augmentation de la résistance du canal d'environ 15 %.





FIGURE 1.25 – Caractéristiques statiques d’un transistor JFET cascode SiCED 1200 V/5 A pour différentes valeurs de polarisations de grille à différentes températures [2]

1.3.a.2.4 Le CoolSiC À l’heure actuelle, il existe peu de publications sur les performances du transistor CoolSiC. Cependant, ce transistor est similaire au transistor SiC présent dans la structure Cascode développée par Siced. De ce fait, les travaux présentés seront axés sur les performances du transistor Cascode. La figure 1.25 présente les caractéristiques statiques d’un JFET cascode fourni par Siced en 2008. L’utilisation d’une tension nulle sur la grille engendre une résistance à l’état passant faible ainsi qu’une valeur de courant de saturation élevée.

La figure 1.26 montre l’impact de la température sur la résistance du canal Drain/Source à l’état passant ainsi que sur le courant de saturation de différentes versions de JFET cascode polarisé avec une tension V_{GS} nulle. Une augmentation de la température de 200°C ($25^\circ\text{C} \rightarrow 225^\circ\text{C}$) engendre




FIGURE 1.26 – Impact de la température sur les caractéristiques à l'état passant de 3 versions de JFET Cascode (V_1 : 1200 V/1 A, V_2 : 1200 V/5 A, V_3 : 1200 V/25 A) testé par Mousa en 2008 [2]

une augmentation de la résistance R_{DS}^{ON} de 260 % ($0,5 \Omega \rightarrow 1,8 \Omega$) ainsi qu'une diminution du courant de saturation de 58 % ($12 \text{ A} \rightarrow 5 \text{ A}$) pour le JFET V2.

1.3.a.3 Récapitulatif du comportement statique des transistors SiC

À l'issue de cette présentation, on peut considérer que la structure de transistor qui engendre le moins de pertes statiques (pour une valeur de courant conduit) est le JFET Vertical fabriqué par Semisouth. La section 1.3.a.2.2.b met en évidence que dans les conditions normales d'utilisation, le VJFET Normally-On possède une résistance à l'état passant plus faible ainsi qu'un courant de saturation plus élevé que le VJFET Normally-Off. Cependant, l'utilisation de structure Normally-On requiert l'utilisation d'auto-protections notamment en cas de dysfonctionnement de la commande de grille ce qui complexifie la commande rapprochée.

Les autres structures de transistors peuvent présenter d'autres avantages tels qu'un courant de saturation élevé. Cependant, la plupart des transistors présents sur le marché sont encapsulés au sein de boîtiers (TO-247) ce qui limite les pertes autorisées par composant et donc réduit la valeur du courant utile par composant. Il est donc pas nécessaire de choisir un composant possédant un courant de saturation élevée.

L'absence d'oxyde de grille au sein des JFET leur autorise un fonctionnement à une température de jonction élevée. Le JFET Normally-Off peut être utilisé en haute température, il n'est cependant pas conseillé car il possède un coefficient de température ($+15 \text{ m}\Omega/^{\circ}\text{C}$, Figure 1.21) plus élevé que le JFET Normally-On ($+12 \text{ m}\Omega/^{\circ}\text{C}$, Figure 1.21) et que le JFET double canal

(+5 mΩ/°C, figure 1.16). Il est important de noter que les valeurs citées dépendent de la surface de puces.

Pour certaines applications industrielles, les niveaux de courants exigés sont supérieurs aux courants nominaux des puces. Pour pallier ce problème, il est courant de mettre plusieurs boîtiers (boîtier discret) ou puces (module de puissance) en parallèle afin d'augmenter la capacité en courant d'un interrupteur et donc de limiter les pertes en conduction. Cependant, cette technique nécessite de répartir les pertes aussi bien statiques que dynamiques afin d'engendrer un échauffement équivalent et donc d'augmenter la durée de vie des composants.

Pour différentes résistances à l'état passant, la conduction d'un courant va provoquer l'apparition de pertes différentes et donc des échauffements différents. Autrement dit, le transistor possédant la résistance la plus faible va conduire le maximum de courant. Pour un coefficient de température ($\alpha_T = \frac{\Delta R_{DS}^{ON}}{\Delta T}$) positif, l'augmentation de la température interne du transistor conduisant le courant maximal va provoquer une augmentation de la résistance et donc une diminution du courant conduit. Le transistor va donc dissiper moins de pertes. Au final, les pertes statiques entre les différentes puces vont tendre vers un équilibre sans jamais atteindre une valeur équivalente. En conséquence, le transistor possède intrinsèquement un système qui tend à équilibrer les pertes statiques qui est à l'image du signe du coefficient de température.

Pour plusieurs transistors mis en parallèle, il existe un écart entre les différentes valeurs de résistance à l'état passant des transistors. Cet écart est cependant négligeable devant la valeur de la résistance d'un boîtier si bien que l'on peut considérer qu'il possède tous la même résistance R_{DS}^{ON} . L'équation 1.6 présente la relation entre la résistance équivalente de N_j transistors mis en parallèle, REQ , la résistance d'un transistor R_{DS}^{ON} , le coefficient de température α_T .

$$REQ = \frac{R_{DS}^{ON}}{N_j} (1 + \alpha_T \Delta T) \quad (1.6)$$

On peut considérer que l'augmentation du nombre de composant mis en parallèle permet à la fois de réduire la résistance équivalente d'un interrupteur d'un facteur « N_j ».

1.3.b Performances dynamiques et commandes rapprochées

Le passage d'un état de conduction à un état bloqué (et inversement) d'un transistor ne se fait pas instantanément. Durant ce laps de temps, le transistor dissipe plus d'énergie qu'en régime permanent. Il est donc nécessaire de minimiser la durée de cette transition. Pour cela, il existe des dispositifs électroniques appelés « driver » ou « commande rapprochée ».

Cependant, une trop faible durée de commutation associée à la présence de parasites internes au boîtier (capacités et inductances) provoque l'apparition de surtensions et de sur-courants. La figure 1.27 montre les surtensions et les sur-courants qui peuvent apparaître lors de commutations d'IGBT au sein d'une structure de bras d'onduleur. La conséquence directe est l'augmentation des énergies de commutation et donc des pertes lors des commutation. Il existe donc un compromis à trouver entre le temps de commutation et les dépassements en courant et en tension afin de minimiser les énergies dissipées.




FIGURE 1.27 – Illustration des signaux de puissance d'IGBT au sein d'un hacheur débitant sur une charge inductive [9]




FIGURE 1.28 – Illustration de hacheurs débitant sur une charge inductive

La mesure des énergies de commutation est réalisée sur un banc dynamique. Le transistor sous test est utilisé au sein d'un montage généralement de type hacheur muni d'une charge inductive. La nature inductive de la charge implique que le courant de sortie ne doit pas subir de discontinuité notamment lors des commutations. Pour remplir cette fonction, on place soit une diode (hacheur asynchrone) ou un transistor (hacheur synchrone)

en parallèle de la charge. La figure 1.28 montre le schéma d'un hacheur pour caractériser un transistor (DUT).

La température de la puce peut être un facteur important. Pour contrôler ce paramètre, la mesure des énergies de commutation se fait en utilisant le principe de la double impulsion.

La figure 1.29 illustre le principe de la double impulsion. Celle-ci se décline en 3 étapes :




FIGURE 1.29 – Illustration de la méthode de la double impulsion

- Etape 1 : Durant T_{COND1} , le driver envoie un ordre de fermeture au transistor. Un courant s'établit I_L dans la charge inductive L jusqu'à atteindre une valeur telle que : $I_L = E \frac{T_{COND1}}{L}$. La durée T_{COND1} dépend des caractéristiques électriques de la carte de puissance ainsi que de la charge.
- Etape 2 : Durant T_{BLOC2} , un ordre de blocage est envoyé au transistor. Le passage d'un état de conduction à un état bloqué est réalisée à tension Bus DC et courant de charge fixe. Il est donc possible d'évaluer l'énergie $E_{OFF}^{TRANSISTOR}$ dissipée par le transistor durant son temps d'ouverture T_{OFF} (équation 1.7).

$$E_{OFF}^{TRANSISTOR} = \int_0^{T_{OFF}} V_{DS}(t) I_j(t) dt \quad (1.7)$$

Le choix de la durée T_{BLOC2} doit permettre de réaliser une commutation tout en évitant une diminution du courant de sortie.

- Etape 3 : Une impulsion de commande d'une durée T_{COND3} est envoyée sur la grille du transistor (à courant établi dans la charge). En observant les grandeurs électriques V_{DS} et I_J , il est possible d'estimer l'énergie dissipée $E_{ON}^{TRANSISTOR}$ durant le temps de fermeture du transistor T_{ON} (équation 1.8).

$$E_{ON}^{TRANSISTOR} = \int_0^{T_{ON}} V_{DS}(t) I_J(t) dt \quad (1.8)$$

La durée T_{COND3} doit permettre la visualisation de la commutation du JFET tout en évitant un courant I_L trop important pour la charge et/ou le transistor.

Dans le cadre de l'utilisation de deux interrupteurs commandés en alternance (hacheur synchrone), il existe un risque d'apparition de court-circuit franc. Cet événement survient généralement durant les commutations des transistors. Pour éviter ce problème, on introduit une phase pendant laquelle les deux transistors sont commandés au blocage entre chaque commutation des transistors. La durée de cette phase est appelée temps de sécurité T_S . Sa valeur dépend du temps de commutation de chaque interrupteur $T_{COM} = \max(T_{ON}, T_{OFF})$ ainsi que d'un temps mort T_M qui garantit la non circulation de courant direct au sein des deux transistors de puissance. Il est courant de choisir un temps mort dont la valeur dépend du temps de commutation et d'un facteur de sécurité supérieur ou égal à 3. L'équation 1.9 montre la relation entre la durée du temps de sécurité et les durées du temps de commutation et du temps mort.

$$\begin{aligned} T_S &= T_{COM} + T_M \\ T_S &= T_{COM} + 3 T_{COM} \\ T_S &= 4 T_{COM} \end{aligned} \quad (1.9)$$

Une des limitations de la vitesse de commutation du transistor est la présence de la capacité parasite C_{GD} . Cette capacité dite capacité « Miller » implique un stockage d'énergie lorsque le transistor est bloqué. Lors d'un changement d'état de conduction, l'énergie stockée entre la jonction Grille/Drain donne naissance à un courant parasite I_{DG} dont la valeur dépend de la valeur de la capacité C_{GD} , des tensions V_{DS} et V_{GS} ainsi que du temps de commutation dt .

$$I_{GD} = C_{GD} \frac{d(V_{GS} - V_{DS})}{dt} \quad (1.10)$$

Une conséquence secondaire est le risque d'apparition de court-circuit (cross-conduction) durant les commutations. En effet, utilisé au sein d'une structure synchrone, les courants parasites des deux interrupteurs I_{GD} vont transiter au travers des impédances les plus faibles, généralement les capacités de grille et les drivers (Figure 1.30).




FIGURE 1.30 – Circulation du courant parasite de la capacité Miller lors de la commutation de transistor

Lors de la commutation d'un des interrupteurs, il apparaît sur la tension V_{GS} du transistor complémentaire un pic de tension. Il existe donc une possibilité que la tension de commande dépasse le seuil de mise en conduction du transistor et provoque l'apparition de courts-circuits intempestifs. Une solution courante est la diminution de la tension V_{GS} lors du blocage des transistors (V_{GS}^{OFF}) afin d'augmenter l'intervalle de sécurité avec le seuil de conduction $\Delta V_{GS} = |V_{GS}^{OFF} - V_{TH}|$. Afin de minimiser le risque de court-circuit franc durant les commutations, il est donc impératif de choisir un composant qui possède une capacité Miller la plus faible possible.

1.3.b.1 Le transistor bipolaire

En 2011, Madhu Chinthavalli a testé un transistor bipolaire 1,2 kV/10 A au sein d'un hacheur de tension. La figure 1.31 présente le banc dynamique utilisé pour caractériser les énergies de commutation.

La commande rapprochée utilise le principe d'un réseau entre le driver (IXDI509) et la base du transistor. Ce réseau tampon est composé de composants passifs tels que des résistances et des capacités (Figure 1.32a). L'utilisation d'une résistance seule permet d'ajuster la valeur du courant de maintien et donc les performances en régime statique (R_{CE}, I_C^{SAT}). Lors d'une commutation, les pertes restent cependant élevées. Pour accélérer, la commutation, il est courant d'ajouter une capacité en parallèle de la résistance. Cette dernière autorise le passage d'un courant pic dont la valeur





FIGURE 1.31 – Banc dynamique développé par Chinthavali pour transistors SiC [5]

peut être ajustée par l’insertion d’une résistance série. La figure 1.32 présente la commande rapprochée utilisée pour piloter le transistor BJT.



(a) Schéma de la commande rapprochée

	R1 (Ω)	R2 (Ω)	C1(nF)	Vhigh-VGND (V)	Vlow - VGND (V)
Single BJT	15	1	22	15	0
Single JFET	15	5	22	15	-15

(b) Valeurs des éléments du driver

FIGURE 1.32 – Commande rapprochée pour transistor bipolaire [5]

Le transistor bipolaire a été testé pour deux valeurs de tension : 400 V et 600 V pour plusieurs valeurs de courant commuté. La figure 1.33 présente l’impact du courant commuté sur les énergies de commutation pour plusieurs valeurs de tension.

Les premières observations montrent qu’à 400 V, les pertes par commutation évoluent proportionnellement par rapport à la valeur du courant commuté. Cette remarque est également vérifiée à 600 V. La sensibilité du courant sur l’énergie de commutation est d’environ $18 \mu\text{J}/\text{A}$ à 400 V contre $25 \mu\text{J}/\text{A}$ à 600 V. D’autre part, on peut considérer que l’augmentation de la




FIGURE 1.33 – Évolution des pertes par commutation $E_{TS}^{TRANSISTOR} = E_{ON}^{TRANSISTOR} + E_{OFF}^{TRANSISTOR}$ calculées à partir des mesures réalisées sur un BJT (1200 V/10 A) et un JFET (1200 V/20 A) [5]

température ambiante n'a pas d'impact notable sur les énergies de commutation.

1.3.b.2 Les transistors à effet de champ

1.3.b.2.1 Le JFET Infineon Le JFET Infineon possède une diode PN en antiparallèle de son canal Drain/Source. Au sein de structures synchrones, l'ajout d'une diode externe de roue libre n'est donc pas obligatoire ; elle est cependant vivement conseillée par les constructeurs afin de réduire les pertes statiques durant les temps morts.

En 2010, Dong Jiang a testé l'utilisation de JFET et de diodes Schottky au sein d'un hacheur [10]. L'interrupteur de puissance est testé pour trois topologies afin de quantifier l'impact des capacités parasites des différents composants de puissance sur les énergies de commutation :

- JFET SiC : Utilisation de la diode bipolaire (body diode) interne au boîtier (figure 1.35a).
- JFET SiC et diode Schottky SiC : Utilisation d'un JFET SiC et d'une diode SiC externe de type Schottky (figure 1.35b).
- Diode Schottky SiC : utilisation de la diode Schottky fonctionnement de type Hacheur asynchrone (figure 1.35c).

La figure 1.34 présente le schéma électrique du hacheur utilisé pour caractériser les énergies de commutation au sein d'un interrupteur de puissance. Un étage tampon RCD est inséré entre le driver et la grille. Ce réseau est composé d'une résistance de 4,2 kΩ, de trois diodes 60 V/1 A et d'une capacité de 10 nF. Les valeurs des composants ne sont pas indiquées dans l'article, cependant le driver développé s'inspire des travaux de Rolando




FIGURE 1.34 – Schéma électrique du hacheur développé par Jiang [10] où l'interrupteur est constitué d'un JFET et d'une diode


Burgos [60]. Il est important de noter que la présence de la diode de l'interrupteur du bas ne modifie en rien son comportement statique contrairement au comportement dynamique (ajout d'une capacité parasite).

La figure 1.35 montre les chronogrammes des signaux aux bornes de l'interrupteur du bas en fonction de sa structure et de sa température ambiante pour une tension de 600 V et un courant commuté de 15 A.


Les relevés montrent la présence d'un pic de courant lors de la mise en conduction du JFET dont la valeur atteint 23 A à 25 °C et 35 A à 200 °C (figure 1.35a). L'augmentation de la température provoque une augmentation du temps de commutation et donc une augmentation des énergies de commutation. L'utilisation d'une diode Schottky en antiparallèle du JFET permet de réduire la valeur du pic de courant à 23 A quelle que soit la température (figure 1.35b). Lorsqu'une diode seule est utilisée (hacheur asynchrone), on peut considérer que le courant commuté ne comporte pas de dépassement ce qui conduit au minimum de pertes en commutation pour une tension et un courant fixés. Lors du blocage du JFET, l'énergie de commutation $E_{OFF}^{TRANSISTOR}$ est environ égale à 350 μ J quelle que soit la topologie d'interrupteur. On peut donc considérer que la présence de plusieurs semi-conducteurs au sein d'un même interrupteur n'influence pas la valeur des pertes lors du blocage.

La figure 1.36 présente le tracé des énergies de commutations pour un JFET testé au sein de plusieurs topologies d'interrupteurs en fonction du courant commuté et de la température à une tension de 600 V.


Les graphiques montrent que les énergies de commutation sont proportionnelles au courant commuté. On peut noter que le minimum d'énergie est atteint lorsque l'interrupteur est composé uniquement d'une diode $E_{TS}^{TRANSISTOR} = E_{ON}^{TRANSISTOR} + E_{OFF}^{TRANSISTOR} \approx 850 \mu$ J à 25 °C contre 700 μ J à 200 °C. Au sein d'un hacheur synchrone, l'ajout d'une diode de roue libre de type Schottky engendre une réduction des énergies de commutation d'environ



(a) JFET seul




(b) JFET et diode




(c) Diode seule


FIGURE 1.35 – Chronogramme des signaux aux bornes d’un interrupteur pour plusieurs topologies et plusieurs températures [10]



(a) JFET seul



(b) JFET et diode



(c) Diode seule

FIGURE 1.36 – Tracé des énergies de commutation d’un JFET testé au sein d’un hacheur en fonction du courant commuté pour plusieurs topologies d’interrupteur et plusieurs températures [10]

15 % à 25 °C et 34 % à 200 °C par rapport à un JFET seul. Bien que la réduction du nombre de composants puisse présenter des avantages : diminution du risque de défaillance, diminution du coût total, le rendement du convertisseur est réduit et plus particulièrement à haute fréquence de commutation.

1.3.b.2.2 Les JFET Semisouth

1.3.b.2.2.a Le JFET Normally-Off Abuishmais a étudié en 2011 [11] l'impact de la commande rapprochée sur la commutation du JFET Normally-Off. Le JFET SJEP120R063 (1200 V/30 A) a été testé au sein d'un hacheur asynchrone muni d'une diode SDP30S120 (1200 V/30 A) avec deux types de commandes rapprochées. La première est constituée d'un driver IGBT disponible dans le commerce ainsi que d'un étage tampon (diode et résistance). La figure 1.37 présente la commande rapprochée de type IGBT utilisée pour piloter la grille du JFET.




FIGURE 1.37 – Test d'un driver IGBT sur un JFET au sein d'un hacheur asynchrone [11]

La valeur de la résistance R_g est choisie de manière à limiter la tension aux bornes de la jonction Grille/Source ($V_{GS} = 3 V$). La figure 1.38 montre les allures des signaux aux bornes du transistor lors d'une commutation pour une tension de 200 V et un courant de 10 A.

On note que les temps de commutation du JFET sont environ de 200 ns pour la mise en conduction contre 250 ns pour le blocage. Ces valeurs sont élevées et ne correspondent pas aux performances indiquées par le constructeur (27 et 65 ns). La conclusion est que l'utilisation d'un driver pour IGBT pour piloter un JFET ne permet pas d'exploiter tout le potentiel dynamique du composant.

La seconde commande rapprochée est constituée du driver fourni par le constructeur du JFET (Semisouth) à savoir un « Two-stage gate driver ». Ce composant génère en sortie deux niveaux de courant. Le premier est un courant de forte valeur afin de provoquer une commutation rapide aussi bien à la mise en conduction qu'au blocage du JFET. Le second niveau assure l'état passant du composant avec une faible résistance R_{DS}^{ON} . Le




FIGURE 1.38 – Chronogrammes des signaux lors de la commutation d’un JFET SJEP120R063 avec une commande rapprochée de type IGBT [11]

	Turn ON/Turn OFF	régime établi
I_G	+6 A/-3 A	0,13 A

TABLE 1.5 – Tableau récapitulatif des valeurs de courant grille lors des différents états du transistor [11]

tableau 1.5 donne les valeurs du courant de grille dans la configuration constructeur du driver.




FIGURE 1.39 – Évolution des énergies de commutation d’un JFET SJEP120R063 à une tension de 200 V pour différents drivers et plusieurs valeurs de courant commuté [11]

Pour comparer l’impact de la commande rapprochée sur la commutation du JFET, les énergies de commutation ont été tracées (figure 1.39). Les résultats montrent qu’une réduction d’environ 70% est possible en utilisant le driver Semisouth à la place du driver IGBT.

En 2011, Josifovic a testé un JFET Normally-Off 1200 V (SJEP120R100) au sein d'une cellule de commutation. La figure 1.40 présente le schéma de montage utilisé pour caractériser dynamiquement le JFET. La commande rapprochée (figure 1.40a) comporte un driver double IXDN604 (IXYS), composant à deux sortie habituellement utilisé pour commander deux composants.




FIGURE 1.40 – Banc de caractérisation dynamique utilisé par Josifovic [12]

- Une sortie est utilisée pour générer des pics de courant de grille afin de provoquer une commutation rapide du JFET. La valeur maximale du courant grille est fixée à 3 A.
- Une sortie est utilisée pour maintenir l'état passant du JFET par l'injection d'un courant continu dans la diode Grille/Source. Ce courant de maintien est fixé à 85 mA. Une tâche secondaire est le blocage du JFET.

Les résistances et diodes placées entre le JFET et la diode fixent les valeurs du courant de grille lors des différents états de conduction du transistor. Le JFET situé en haut est bloqué par l'intermédiaire d'une tension V_{GS} égale à -12 V. Cette valeur permet de bloquer le JFET ($V_{GS} < V_{PINCH_OFF}$) et d'éviter une remise en conduction intempestive du transistor (effet Miller) lors de commutations rapides. La figure 1.41 présente les allures des si-




FIGURE 1.41 – Allure des signaux de commutation d'un JFET SiC au sein d'un bras d'onduleur $V_{DC} = 600\text{ V}$, $I_J = 4\text{ A}$, $f_{osc} = 35\text{ MHz}$. (a) Mise en conduction du JFET, (b) Blocage du JFET [12]

gnaux de puissance lors de la mise en conduction du JFET du bas à courant établi dans la charge.






FIGURE 1.42 – Schéma du montage de puissance avec un circuit RC snubber (2) et un noyau ferromagnétique (1) [12]



(a) RC snubber



(b) Noyau ferromagnétique

FIGURE 1.43 – Chronogrammes des signaux JFET lors de la commutation d'un JFET avec soit un circuit snubber soit un noyau ferromagnétique $V_{DC} = 600\text{ V}$, $I_f = 4\text{ A}$ [12]

La présence de capacités et d'inductances parasites mêlées à une forte vitesse de commutation engendre l'apparition d'oscillations parasites de 35 MHz pour une amplitude 6 A. Ces oscillations génèrent non seulement des pertes en commutation importantes mais également du bruit électromagnétique. Pour réduire ces phénomènes parasites, l'auteur a testé plusieurs solutions, la première est l'insertion d'un snubber (circuit RC) au

plus proche des transistors. La seconde est l'utilisation d'un noyau ferromagnétique placé sur le réseau continu (figure 1.42). Cette dernière solution ne semble pas réaliste pour des systèmes à fort degré d'intégration. En effet, l'ajout d'une ferrite augmente le volume du filtrage et donc le volume total du convertisseur.

Les graphiques en figure 1.43 montrent la présence d'un pic de courant au sein du JFET lors de sa mise en conduction. La valeur maximale du courant drain est plus faible pour un noyau ferromagnétique (environ 9 A sur 50 ns) qu'un circuit snubber (environ 9,6 A sur 38 ns). Le critère de comparaison est l'énergie dissipée lors d'une commutation.




FIGURE 1.44 – Évolution des pertes par commutation en fonction du courant commuté à 600 V [12]

Le tracé des pertes (figure 1.44) montre que l'utilisation d'un noyau ferromagnétique au sein d'un hacheur permet de limiter les énergies de commutation au sein du JFET tout en limitant les oscillations parasites présentes sur le courant commuté. Une réduction d'énergie d'environ 30μ J à $I_f = 4$ A (80μ J - 50μ J) et de 50μ J à $I_f = 8$ A (130μ J - 80μ J) comparé à la configuration initiale est possible.

1.3.b.2.2.b Le JFET Normally-On Une comparaison des énergies de commutation entre les deux structures de JFET a été réalisée par Semisouth. Les boîtiers utilisés sont d'une surface équivalente de $4,5 \text{ mm}^2$ pour une tenue en tension de 1200 V. Les deux transistors sont testés au sein d'un hacheur asynchrone (figure 1.45).

La commande rapprochée est constituée d'un driver à deux étages (SGDR600P1). En agissant sur les valeurs des éléments passifs (résistance), il est possible de piloter aussi bien un JFET Normally-On qu'un JFET Normally-Off [61]. Le tableau 1.6 présente les énergies de commutation mesurées au sein des deux transistors à canal vertical pour une tenue en tension de 600 V à plusieurs valeurs de courant commuté.




FIGURE 1.45 – Schéma du hacheur utilisé pour caractériser les performances dynamiques des JFET Verticaux [8]

JFET	Surface (mm ²)	R _{DS} ^{ON} (mΩ)	I _{NOM} (A)	I _J (A)	E ^{TRANSISTOR} _{ON} (μJ)	E ^{TRANSISTOR} _{OFF} (μJ)
Normally-Off	4,5	100	12	12	73	100
Normally-On	4,5	85	40	12	48	67
				40	223	258
Normally-Off	18	25	50	50	217	502

TABLE 1.6 – Tableau comparatif des énergies de commutation des JFET à canal vertical

Les mesures montrent que pour une même surface de puces, le VJFET Normally-On dissipe 1/3 (115 contre 173 μJ) de moins d'énergie de commutation que le VJFET Normally-Off pour une même tenue en tension (600 V) et un même courant commuté (12 A).

1.3.b.2.3 Le MOSFET En 2013, Juejing Lu a élaboré un modèle analytique pour transistors SiC et plus particulièrement pour MOSFET SiC [13]. Le modèle est testé puis est validé sur les caractéristiques d'un composant CMF20120D (MOSFET SiC 1200 V/20 A) de Cree. Le transistor est utilisé au sein d'un hacheur asynchrone Buck afin de valider expérimentalement le comportement dynamique du modèle. La figure 1.46 présente le schéma de puissance du hacheur Buck constitué d'un MOSFET SiC et d'une diode Schottky SiC C2D20120D (1200 V/20 A).

Les composants de puissance sont testés pour une tension de 600 V et un courant de sortie de 10 A à -25 °C et 125 °C. La figure 1.47 présente le tracé des énergies de commutation au sein du transistor. Les résultats montrent qu'à -25 °C, l'énergie totale d'une commutation ($E_{TS}^{TRANSISTOR}$) est proche de 1 mJ pour un courant de 30 A et une tension de 600 V. Un autre




FIGURE 1.46 – Schéma de puissance hacheur Buck pour caractériser le MOS-FET SiC [13]






FIGURE 1.47 – Comparaison entre les énergies de commutation mesurées et calculées avec le modèle développés par J.Lu [13]

aspect est l'évolution quasi-linéaire des pertes par rapport à la tension et au courant. En effet, une augmentation d'un facteur deux de la tension entraîne une augmentation des énergies d'un facteur deux. L'augmentation de la température du boîtier de -25 à 125 °C entraîne une diminution des énergies à la mise en conduction de 300 à 250 μJ (à 15 A, 600 V) pour la mise en conduction et une augmentation des énergies au blocage de 200 à 230 μJ (à 15 A, 600 V). Les variations des énergies de commutation du transistor existent mais restent faibles ($50/250 < 20\%$ et $30/200 < 15\%$), on peut donc considérer que la température n'a pas d'influence sur les pertes en commutation.

1.3.b.2.4 Le CoolSiC/Direct-drive La société Infineon a développé sa propre commande rapprochée pour la technologie direct-drive [14]. La figure 1.48 présente la commande rapprochée préconisée par le constructeur.



(a) Commande rapprochée direct-drive



(b) Schéma bloc du driver 1EDI30J12CP

FIGURE 1.48 – Commande rapprochée d'un transistor avec la technologie direct drive 1EDI30J12CP [14]

La commande rapprochée élaborée par Infineon est constituée d'un driver référencé 1EDI30J12CP. Ce boîtier contient des protections « Under Voltage Lock Out » contre les pertes d'alimentation de tension grille. Ainsi tant que l'alimentation de la commande rapprochée n'est pas établie, le transistor CoolSiC est maintenu à l'état bloqué. Une seconde protection est la présence de la diode D (section 1.2.b.2.4) à l'intérieur du boîtier qui assure le blocage du JFET en l'absence de signal de commande d'entrée. D'autres sécurités existent pour la gestion du point flottant entre le JFET et le MOSFET (Figure 1.48b).

Le comportement dynamique du transistor direct-drive est testé au sein d'un hacheur élévateur de tension (figure 1.49). Un High speed 3 IGBT (1200 V/30 A) est également utilisé afin de montrer la supériorité du composant SiC sur le silicium en terme d'énergie de commutation.




FIGURE 1.49 – Schéma de puissance du hacheur boost testé avec un CoolSiC et la technologie direct drive [14]

La figure 1.50 montre le tracé des énergies de commutation $E_{TS}^{TRANSISTOR}$ en fonction du courant commuté pour une tension de 400 V. Les résultats montrent qu'à 15 A, l'énergie totale dissipée est d'environ $600 \mu J$ pour le direct-drive SiC et $700 \mu J$ pour l'IGBT.




FIGURE 1.50 – Évolution des énergies de commutation en fonction du courant commuté au sein d'un JFET $100 m\Omega$ pour une tension de 400 V, une température de $75^\circ C$ et une résistance de grille de 8Ω [14]

Transistor	Conditions Tension (V)/ Courant (A)	Energie de commutation	Sensibilité
		$E_{TS}^{\text{TRANSISTOR}}$ (μJ)	$\frac{\Delta E_{TS}^{\text{TRANSISTOR}}}{\Delta I}$ ($\mu\text{J}/\text{A}$)
BJT	600 V/8 A	200	25
JFET Infineon	600 V/10 A	600	60
JFET Normally-On et JFET Normally-Off	600 V/8 A	130	17
MOSFET	600 V/15 A	500	33
CoolSiC	400 V/15 A	500	33

TABLE 1.7 – Récapitulatif des énergies de commutation des différents transistors SiC. Les données sont issues des différents travaux au sein de l'état de l'art pour une température de 25 °C

1.3.b.3 Récapitulatif des performances dynamiques des composants en SiC

Les différents travaux présents dans l'état de l'art mettent en évidence que les JFET sont les transistors qui dissipent le moins d'énergie lors des commutations (Tableau 1.7).

Ce résultat est dû en partie à leur faible capacité de sortie C_{OSS} ($C_{OSS} = C_{GD} + C_{DS}$) (Tableau 1.8). Cependant, la présence d'une capacité Miller (C_{GD}) élevée et d'inductances parasites (notamment la source) engendre une forte perturbation des signaux de commandes notamment lors des commutations. Il est donc essentiel de soigner le circuit électrique afin de limiter les éléments parasites et ainsi pouvoir augmenter la fréquence de commutation.

Il a été montré que la commande rapprochée jouait un rôle essentiel dans le comportement dynamique du transistor [62]. En effet, en agissant sur les résistances de grille, il est possible d'ajuster les vitesses de commutations et donc de réduire les phénomènes parasites.

Un autre paramètre à prendre en compte est la consommation de la commande rapprochée. Dans le cadre de l'utilisation de BJT et de VJFET Normally-Off, un courant constant est requis afin d'assurer l'état passant du transistor. Ce courant de maintien est fourni par le driver ce qui engendre une diminution du rendement du convertisseur.

	VJFET Normally-Off SiC	MOSFET SiC
Référence	SJEP120R063	CMF20120D
Calibre en tension	1200 V	
Courant continu	30 A à 125 °C	24 A à 100 °C
$C_{ISS} = C_{GS} + C_{GD}$	1220 pF	1915 pF
$C_{RSS} = C_{GD}$	169 pF	13 pF
$C_{OSS} = C_{GD} + C_{DS}$	180 pF	120 pF

TABLE 1.8 – Capacités parasites du JFET SJEP120R063 et du MOSFET CMF20120D. Les données sont issues des documents constructeurs (Semisouth et Cree)


1.4 Convertisseurs d'énergie à partir de composants SiC

L'apparition de composants SiC sous forme d'échantillons a donné lieu à de nombreux projets. Cependant l'absence de transistors sur le marché pénalise encore leur intégration au niveau industriel. Pour cette raison, la plupart des prototypes existants ont été développés au sein de laboratoires.

1.4.a Convertisseurs utilisant des diodes

Une application courante est l'utilisation de diodes au sein de PFC-Boost. Un Power Factor Corrector est un convertisseur dont le but est de réduire les harmoniques basses fréquences générés par un redresseur muni d'une capacité de sortie. On peut s'attarder sur le démonstrateur réalisé par Spiazzi [15] qui compare les performances de diodes Si ultra rapide (RURD460 & STTH5R06D) avec celles d'une diode Schottky SiC SDP04S60 au sein d'un PFC Boost. La figure 1.51 présente la structure d'un Power Factor Corrector.

Le tableau 1.9 présente les mesures réalisées pour différentes diodes et différentes tensions d'entrée. Les résultats montrent que l'utilisation d'une diode SiC conduit à une diminution des pertes du convertisseur d'environ 20 % (à 110 et 220 V) par rapport à une diode RURD460 et 8 % (à 100 V) par rapport à une diode STTH5R06D. Un des facteurs responsables est la diminution des pertes lors des commutations (réduction du courant maximal de recouvrement). L'auteur en conclut que la diode SiC est plus favorable à l'augmentation des fréquences de commutation que les diodes Silicium pour un même volume de refroidissement. D'autres travaux tels que ceux de Jeannin [63] et Chang [64] ont confirmé cette tendance.



(a) Schéma électrique

	Désignation	Valeur
Tension d'entrée efficace [V]	V_{IN}	90-260
Puissance de sortie [W]	P_{OUT}	300
Tension de sortie continu [V]	V_{OUT}	380
Fréquence [kHz]	F	70

(b) Caractéristiques électriques au régime nominal

FIGURE 1.51 – Power factor Corrector développé par Spiazzi [15]


	RURD460		STTH5R06D		SDP04S60	
Tension d'entrée [V]	100	200	100	200	100	200
Puissance d'entrée [W]	314	312	323	311	320	311
Puissance de sortie [W]	285	298	298	300	297	300
Rendement	0,91	0,96	0,92	0,97	0,93	0,97

TABLE 1.9 – Tableau récapitulatif des pertes

Une autre application envisageable de l'utilisation de diodes SiC au sein de convertisseurs est la diminution du système de refroidissement. C.N.M Ho [16] a ainsi réalisé une étude comparative de l'utilisation d'une diode Si et d'une diode SiC au sein d'un hacheur Boost entrelacé (Figure 1.52). L'entrelacement d'un hacheur permet d'augmenter la fréquence apparente du courant d'entrée et donc de réduire le volume des composants passifs comparé à un hacheur classique.

Les composants de puissance utilisés sont un transistor CoolMOS d'Infineon (IPW90R120C3 : 900 V/23 A), une diode ultra rapide de ST Microelectronics (STTH1210D : 1000 V/12 A) et une diode SiC fournie par Cree (C2D20120D : 1200 V/11 A).

Chaque système de refroidissement est calculé afin de garantir une température maximale au sein du transistor de 75 °C pour une température




(a) Schéma électrique du hacheur entrelacé développé par C.N.M Ho [16]


Paramètre	Valeur
Tension d'entrée	125 V-650 V
Tension d'entrée maximale	800 V
Tension de sortie	400 V
Puissance maximale	2,5 kW
Fréquence	16 kHz
Ondulation du courant	10 %
Température ambiante	50 °C
Température de jonction	125 °C

(b) Caractéristiques électriques du hacheur entrelacé développé par C.N.M Ho [16]

FIGURE 1.52 – Spécifications électriques du Hacheur Boost entrelacé



(a) Dissipateurs calculés pour une diode SiC à gauche et pour une diode Si à droite.



(b) Convertisseur SiC

FIGURE 1.53 – Hacheur Boost entrelacé utilisant des diodes SiC [16]


ambiante de 50 °C. La figure 1.53 présente d'une part une comparaison des dissipateurs pour l'utilisation d'une diode Si ($1031 \text{ cm}^3/1185 \text{ g}$) par rapport à l'utilisation d'une diode SiC ($388 \text{ cm}^3/470 \text{ g}$) et d'autre part une vue du convertisseur optimisé avec l'utilisation d'une diode SiC. Il est montré que l'utilisation de la diode SiC en remplacement de la diode Si engendre une réduction du volume du dissipateur en convection naturelle d'environ 60 %.

1.4.b Convertisseurs utilisant des transistors

1.4.b.1 Onduleur triphasé SiC à JFET Normally-On


En 2012, Future Power Electronics Technology (FUPET) a conçu un onduleur triphasé dont le rapport Puissance/Volume est de 40 kW/dm^3 [17, 18]. La figure 1.54 présente cet onduleur.

Output power	15 kW
Input	DC 600 V
Output	3 ϕ – AC 400 V (60 Hz)
Switching frequency	8 kHz
Dead time	0.75 μs
Power factor	0.85
Inverter size	500 cc (15 cm x 9 cm x 3.7 cm)
FETs	SJEC120R025 (1200 V, $R_{\text{ds}}=25 \text{ m}\Omega$)
Diodes	SDC30S120 (1200 V, 30 A)



(a) Spécifications électriques

(b) Convertisseur



(c) Schéma de l'onduleur triphasé SiC

FIGURE 1.54 – Onduleur triphasé 40 kW/dm^3 par FUPET [17]

Chaque interrupteur est composé de deux transistors JFET SiC ainsi que de deux diodes Schottky SiC. Le choix des composants de puissance s'est porté sur des puces nues de Semisouth. Ces composants présentent une faible résistance à l'état passant (JFET : $25 \text{ m}\Omega$ à $25 \text{ }^\circ\text{C}$), critère indispensable afin de limiter les pertes ainsi que le volume de refroidissement. Les mesures de puissance montrent dans des conditions normales d'utili-

sation qu'un rendement de 99 % est possible. FUPET a également testé le comportement thermique de l'onduleur en fonction de deux paramètres.

La figure 1.55 montre l'évolution de la température du module de puissance en fonction du courant de sortie pour plusieurs fréquences de commutation.





FIGURE 1.55 – Évolution de la température du module de puissance en fonction du courant de sortie pour plusieurs fréquences de commutation [18]


Pour une température de 150°C, la valeur du courant de sortie maximal est de 12 A à 50 kHz (30 kW/L) contre 27 A à 20 kHz (62 kW/dm³). L'augmentation de la fréquence de commutation provoque une augmentation des pertes et donc de la température des semi-conducteurs. Par conséquent, il existe un compromis entre courant de sortie souhaité et fréquence de commutation. Le convertisseur a été testé à 10 kW (40 kW/dm³) à une fréquence de 50 kHz, les résultats montrent qu'un rendement de 97,3 % est possible.

1.4.b.2 Onduleur triphasé SiC à JFET Normally-Off

Le Fraunhofer de Fribourg [19] a également développé un onduleur triphasé avec des JFET Normally Off 1200 V/15 A et des diodes Schottky. Le convertisseur est dimensionné pour accepter dans des conditions normales d'utilisation une puissance de 5 kW et une fréquence de commutation de 48 kHz. Chaque interrupteur est constitué de deux JFET mis en parallèle ainsi que deux diodes Schottky. La figure 1.56 présente le schéma électrique de l'onduleur triphasé développé par Fraunhofer.



(a) Schéma électrique



(b) Vue du convertisseur

FIGURE 1.56 – Onduleur triphasé développé par Fraunhofer en 2010 [19]

Le convertisseur a été testé pour plusieurs fréquences de commutation pour vérifier l'impact des pertes en commutation sur le comportement. La figure 1.57 présente le tracé du rendement en fonction de la puissance de sortie.

Les mesures montrent qu'avec l'utilisation de transistors SiC à 48 kHz, le convertisseur possède un rendement de 97,5 % à sa puissance nominale. En comparaison, l'utilisation d'IGBT à 16 kHz engendre une baisse de rendement de 1,5 %. Cette différence provient en grande partie de la différence de pertes par commutation des composants. L'augmentation de la fréquence de commutation de 48 à 144 kHz provoque une diminution d'environ 3 % du rendement (94 %).

1.4.b.3 Hacheur SiC à BJT SiC et JFET SiC

En 2011, Dimosthenis Pefititsis [20] a réalisé une étude comparative sur l'utilisation de composants SiC au sein d'un hacheur Boost d'une puissance de 2 kW. Les deux composants étudiés sont un BJT 1200 V/6 A et un JFET 1200 V/15 A fournis respectivement par TransiC et Siced. La figure 1.58 présente les caractéristiques électriques du hacheur Boost support de l'étude. Du fait des différentes surfaces actives de puces, il est difficile de comparer les performances des deux transistors sans un critère commun.

Dans cette étude, les commandes rapprochées des différents transistors sont étudiées pour engendrer des pertes en conduction équivalentes (résistances à l'état passant équivalent). Le driver destiné à la commutation du JFET utilise un réseau RCD, alors que le driver pour BJT utilise deux niveaux de tension, le premier niveau règle la vitesse de commutation des





FIGURE 1.57 – Évolution du rendement en fonction de la puissance de sortie pour plusieurs fréquences de commutation [19]




(a) Schéma électrique

	<i>JFET</i>	<i>BJT</i>
Input/output voltage	300/600V	
Rated power	2 kW	
Load current	$I_L=3.3 A$	
Duty cycle	0.5	
Switching frequency	100 kHz	
Inductor	$L=1.2 mH/8 A$	
Input capacitor	4.7 $\mu F/400 V$	
Output capacitor	40 $\mu F/700 V$	
Device ratings	1.2 kV/15 A (SiCED)	1.2 kV/6 A (TranSiC)
Package type of the SiC device	TO-220	(see Fig. 2)
SiC Schottky diode	1.2 kV/5 A	


(b) Caractéristiques électriques

FIGURE 1.58 – Hacheur Boost support de l'étude menée par Pefititsis en 2011 [20]

signaux I_C et V_{CE} tandis que le second niveau ajuste la tension V_{BE} en régime établi.



(a) Pertes de la commande rapprochée



(b) Rendement

FIGURE 1.59 – Impact de la fréquence de commutation sur le rendement d'un hacheur Boost asynchrone avec un transistor JFET et un transistor BJT [20]

La figure 1.59 montre l'évolution des pertes au sein du hacheur boost en fonction de la fréquence de commutation pour plusieurs technologies d'interrupteurs SiC. Les résultats montrent que la puissance dissipée par la commande du BJT est plus élevée que par le JFET d'un facteur 40 % à une fréquence de 50 kHz ($1,25 - 0,75 = 0,5$ W) et 27 % à une fréquence de 200 kHz ($2,15 - 1,55 = 0,6$ W). Le rendement global atteint les 99 % avec l'utilisation d'un BJT contre 98,8 % avec le JFET pour une fréquence de commutation de 50 kHz. Cette différence de 0,2 % s'explique en partie par la différence des surfaces des puces BJT ($4,3 \text{ mm}^2$) et JFET ($16,8 \text{ mm}^2$) qui influence les pertes en conduction et en commutation.

1.4.b.4 Hacheur DC-DC à MOSFET SiC

Une des particularités des MOSFET SiC est de posséder une body diode (diode interne). Cependant, son utilisation engendre des pertes importantes notamment à cause de sa tension de seuil élevée (2,5 V à 25°C). Une solution alternative en mode hacheur est d'utiliser une diode Schottky qui permet de réduire les pertes en conduction et les pertes en commutation. En 2010, R.A.Wood a étudié les différents contrôles d'un interrupteur SiC lorsqu'il conduit un courant négatif [4]. Deux composants sont utilisés : un MOSFET SiC ainsi qu'une diode Schottky. Plusieurs stratégies de contrôle sont utilisées afin de comparer le comportement de l'interrupteur. L'interrupteur étudié est constitué soit d'une diode Schottky et d'un MOSFET SiC soit d'un MOSFET (avec sa body diode). La figure 1.60 présente les différents interrupteurs SiC testés.




FIGURE 1.60 – Itinéraire d'un courant inverse au sein d'un interrupteur SiC constitué d'un MOSFET SiC avec ((c) et (d)) ou sans diode externe ((a) et (b))

La figure 1.61 présente les caractéristiques statiques en inverse d'un interrupteur SiC.




FIGURE 1.61 – Caractéristique statique en inverse d'un interrupteur SiC composé d'un MOSFET SiC et d'une diode à 25°C [4]

Les mesures montrent que pour un courant inverse de 100 A, les pertes minimales ($100 \times 1,5 = 150 \text{ W}$) sont obtenues lorsque la diode et le MOSFET conduisent simultanément. L'utilisation uniquement de diode qu'elle soit bipolaire ou Schottky produit une augmentation des pertes jusqu'à 500 W et 220 W.

Utilisé au sein d'un hacheur bidirectionnel un interrupteur SiC composé d'un MOSFET SiC et d'une diode Schottky SiC permet de réduire les pertes et donc d'augmenter le rendement du convertisseur. Le tableau 1.10 présente les mesures des puissances au sein du convertisseur pour plusieurs configurations d'interrupteur. Il est prouvé que la conduction inverse du MOSFET et d'une diode Schottky conduit à une réduction des pertes allant de 20 à 50 % par rapport à l'utilisation d'une diode Schottky seule.

Courant Sortie efficace (A)	Refroidissement à 25 °C			Refroidissement à 80 °C		
	Pertes MOSFET et Diode (W)	Pertes Diode (W)	Reduction des Pertes (%)	Pertes MOSFET et Diode (W)	Pertes Diode (W)	Reduction des Pertes (%)
30,9	26,9	33,8	20,4	27,6	35,2	21,78
49,5	46,0	61,8	25,6	48,2	70,6	31,7
65,3	66,8	101,6	34,2	71,8	122,2	41,2
78,8	87,5	154,8	43,5	96,9	195,4	50,4
92,6	113,0		×	126,4		×
106,0	144,3		×	163,9		×
121,8	190,8		×	221,1		×
137,5	248,7		×	293,6		×

TABLE 1.10 – Mesures des puissances dissipée au sein d'interrupteurs SiC pour plusieurs courant de sortie et plusieurs refroidissements. × : La température de la diode a atteint son maximum (200°C) [4]

1.4.b.5 Récapitulatif des convertisseurs utilisant des composants à base de carbure de silicium

Les différents prototypes développés en laboratoire montrent qu'il est possible de concevoir des convertisseurs présentant des performances bien supérieures aux convertisseurs actuels. Le remplacement de diodes Si par des diodes SiC permet de réduire le volume de refroidissement de 60 % sans pénalité sur le rendement. Il est donc possible de réaliser des convertisseurs à plus faible encombrement. Cet aspect présente un intérêt non

négligeable notamment pour les applications embarquées. FUPET a développé un onduleur triphasé dont le rapport (Puissance/Volume) est de 40 kW/dm^3 . Ce résultat a été possible en privilégiant un composant qui engendre le minimum de pertes aussi bien en dynamique qu'en statique. Le choix des composants reste donc intrinsèquement en relation avec l'application visée.

1.5 Contexte et objectifs de la thèse

1.5.a Volonté D'ECA EN

Les travaux de cette thèse sont réalisés dans le cadre d'une thèse CIFRE entre la société ECA-EN de Saint Herblain (44800) et le laboratoire Ampère de Lyon (69621). La société ECA-EN spécialisée dans la conception et la fabrications d'équipement de conversion d'énergie pour environnement sévères s'intéresse au Carbure de silicium car il offre des performances bien supérieures au silicium actuellement utilisé dans les modules de puissance notamment à IGBT.

Le convertisseur sur lequel se base l'étude, le VEV40A de la gamme Alectis [65] est un onduleur destiné à la variation de vitesse de moteurs triphasés à courant alternatif. La figure 1.62 présente différentes vues du convertisseur d'énergie dans sa configuration d'origine à base de silicium.




FIGURE 1.62 – Aperçu du convertisseur VEV40A muni d'un module de puissance de type IGBT

À l'heure actuelle, son utilisation principale est la commande de pompes à bord de sous-marin de type Barracuda. Ce produit accepte une tension d'entrée de 450 V et fournit en régime nominal une tension entre phases de 180 V pour une puissance de 12,5 kVA. Le tableau 1.11 présente quelques caractéristiques électriques du VEV40A.

Dénomination	Symbole	Valeur	Unité
Tension d'entrée bus continu	E	450	V
Tension de sortie entre phases	U_N	180	V
Courant de sortie par phase	I_N	40	A
Fréquence de commutation	F_{SW}	12	kHz
Coefficient de surcharge en courant	K_S	20	%
Rendement énergétique	η	>95	%
Température ambiante maximale	T_A	+55	°C

TABLE 1.11 – Caractéristiques du convertisseur VEV40A

L'objectif de l'étude est de quantifier l'impact de l'utilisation de composants en carbure de silicium en remplacement du module de puissance IGBT en silicium actuellement utilisé. Le cahier des charges est de pouvoir augmenter les fréquences de commutation jusqu'à 100 kHz en maintenant les pertes inférieures à 5 % de la puissance nominale.

Pour comparer les effets de l'utilisation du carbure de silicium en remplacement du silicium, plusieurs critères seront utilisés comme le rendement, le filtrage, les températures.

1.5.b Choix des composants de puissance

ECA-EN a imposé une structure normally-off pour des questions de sûreté de fonctionnement compte-tenu de leurs applications. Ce choix limite donc à quatre technologies de transistor : Le BJT, le JFET Normally-Off, le MOSFET et le cascode/direct-driven. Le souhait d'augmenter les fréquences de commutation nécessite de privilégier un composant qui stocke le minimum d'énergie durant les commutations. Un autre critère à prendre en compte est une faible résistance à l'état passant du transistor afin de limiter les pertes conduction.

Une contrainte majeure de cette étude est la disponibilité commerciale des transistors SiC. La figure 1.63 présente un planning de la disponibilité à grande échelle des transistors SiC entre 2009 et 2013.

Au début de cette thèse, seul le transistor JFET Normally-Off 1200 V de Semisouth était produit à grande échelle. Courant 2011, CREE lança la production du MOSFET SiC ce qui suscita l'intérêt d'ECA-EN. En effet, ce type de semi-conducteur est très prisé par le domaine industriel notamment pour sa facilité de commande. Le choix du transistor de puissance va donc se limiter à ces deux types de technologies. La figure 1.64 montre





FIGURE 1.63 – Inventaire des transistors SiC disponibles à la vente

un comparatif des résistances à l'état passant des deux transistors SiC pour plusieurs commandes de grille.


Les mesures montrent que la résistance à l'état passant la plus faible est engendrée par le JFET Normally-Off. Il existe un point de croisement qui se situe aux alentours de 140 °C ($R_{DS}^{ON} \approx 130\text{ m}\Omega$). Cela signifie que pour une température de jonction inférieure à 140 °C , il est préférable d'utiliser le JFET. Pour des applications qui requièrent des températures de jonction plus importantes, l'utilisation de MOSFET SiC paraît intéressante. Cependant, la présence d'oxyde au sein de la grille du MOSFET pose problème notamment avec sa dégradation à des températures élevées (Voir 1.2.b.2.3).

Actuellement, les puces utilisées possèdent une surface active de $4,5 \times 4,5\text{ mm}^2$ avec des niveaux de courant de l'ordre de 15 A pour 1200 V . Par conséquent, pour assurer le fonctionnement en régime de surcharge, il est nécessaire de mettre plusieurs puces en parallèle. L'utilisation d'interrupteurs parallélisés nécessite d'équilibrer les pertes aussi bien statiques que dynamiques. Cette répartition a pour but d'obtenir un échauffement équivalent entre les différents transistors afin d'optimiser leur durée de vie. Cet équilibrage est réalisé de manière statique dès que la température augmente. En effet, pour deux JFET de caractéristique $R_{DS}^{ON}(T_j)$ différentes, les pertes statiques tout comme les températures de jonction par transistor sont différentes. Néanmoins, le coefficient de température positif ($\alpha_T = \frac{\Delta R_{DS}^{ON}}{\Delta T} \geq 0$) tend à équilibrer les résistances. Ce facteur est plus prononcé pour le JFET que le MOSFET (figure 1.64). Ce point sera vérifié par la suite avec des mesures de courant au sein d'un interrupteur de puissance à base de transistors SiC (section 3.4).

La figure 1.65 montre les énergies dissipées lors des commutations des composants SiC pour plusieurs températures de boîtiers. La mesure des énergies n'étant pas effectuée dans les mêmes conditions de fonctionne-



(a) MOSFET SiC 1200 V/30 A



(b) JFET SiC Normally-Off 1200 V/30 A

FIGURE 1.64 – Tracé de l'impact de la température sur la résistance à l'état passant de transistors SiC pour plusieurs valeurs de tension de grille [21]




FIGURE 1.65 – Tracé des énergies de commutation pour plusieurs technologies de transistor SiC à différentes températures de jonction [21]. Commutations réalisés à 600 V/30 A pour les JFET (SJDP120R045 & SJEP120R063), et 800 V/20 A pour le MOSFET (CMF20120D) [21]

ment, il est impossible de comparer de manière absolue les résultats. Cependant, les mesures montrent qu'une augmentation de la température de 100 °C provoque une augmentation de 100 μJ pour le JFET SiC contre une diminution de 100 μJ pour le MOSFET SiC. Ainsi, pour une élévation de température, les pertes en commutation du MOSFET devraient diminuer contrairement au JFET.

Une des limitations de fonctionnement des transistors SiC tels qu'ils sont distribués actuellement est leur package plastique réalisé à base d'époxy. Les fabricants conseillent leur utilisation pour une température de boîtier inférieure à 150 °C, cette valeur limite a pour but d'augmenter la durée de vie des composants.

Le tableau 1.12 tente de dresser un comparatif des performances entre le MOSFET SiC et le JFET SiC Normally-Off. Il a été montré précédemment que l'utilisation d'un JFET SJEP120R063 conduisaient au minimum de pertes en conduction jusqu'à une température limite d'environ 140 °C proche de la limite thermique préconisée par les constructeurs. En conséquence, l'utilisation de transistors MOSFET n'est pas pertinente pour la gamme de température située entre 55 et 150 °C.

Pour une température de 25 °C, les énergies de commutation engendrées par un JFET sont de 280 μJ pour un JFET (600 V/20 A) contre 850 μJ pour un MOSFET (800 V/20 A). Bien que les tenues en tension ne soient pas égales, on peut noter que l'utilisation d'un JFET permet une réduction

	Température	$E_{TS}^{\text{TRANSISTOR}}$ à 25 °C	$E_{TS}^{\text{TRANSISTOR}}$ à 125 °C
SJEP120R063	[55-140 °C]	280 μJ à 600 V/20 A	330 μJ à 600 V/20 A
CMF20120D	[140-150 °C]	850 μJ à 800 V/20 A	750 μJ à 800 V/20 A

TABLE 1.12 – Tableau comparatif des résistances et des énergies entre un JFET Normally-OFF [22] et un MOSFET SiC [23]. Les données utilisées proviennent des documents constructeurs

d'environ 70 % par rapport au MOSFET. Pour une température de 125 °C, cette réduction n'est plus que de 54 %.

Cette étude bibliographique a montré que l'utilisation du JFET Vertical Normally-Off de Semisouth par rapport à l'utilisation de MOSFET SiC de Cree permet non seulement de diminuer les pertes en conduction mais également de diminuer les pertes en commutation. Cependant, le dernier point reste à confirmer. Ainsi, pour notre étude, le choix du transistor de puissance s'est porté sur le JFET SiC Normally-Off de Semisouth et plus particulièrement le SJEP120R063. Des diodes Schottky 1200 V/30 A ont également été achetées auprès du constructeur.

1.5.c Verrous technologiques, défis et valeur ajoutée

L'utilisation de composants SiC au sein d'interrupteurs de puissance à des courants élevés (par rapport à leur calibre en courant) implique une parallélisation de plusieurs boîtiers. Le nombre de boîtiers mis en parallèle dépend non seulement de la température maximale autorisée mais également des pertes par transistor.

Dans le cadre de l'utilisation d'IGBT au sein d'un convertisseur synchrone, il est indispensable d'ajouter des diodes (de préférence Schottky) afin d'offrir la possibilité au courant de sortie de ne pas subir de discontinuité. Ces diodes sont utilisées dès que les deux transistors sont bloqués, elles jouent le rôle de diode de roue libre. Il a été montré durant ce chapitre que les composants FET avaient la faculté de conduire un courant inverse soit avec la body diode (MOSFET SiC) soit avec le canal Drain/Source (MOSFET & JFET Verticaux). Utilisé au sein d'interrupteurs de puissance, il est donc possible de diminuer la sollicitation des diodes en utilisant la conduction inverse des transistors SiC. Les premières études [4] montrent que même si la durée de conduction du transistor augmente, les pertes d'un interrupteur utilisant simultanément un transistor FET et une diode diminuent par rapport à un interrupteur utilisant uniquement la diode.

Actuellement les méthodes de dimensionnement présentes dans l'état de l'art [66,67] ne permettent pas d'estimer les pertes dans un onduleur à interrupteurs SiC. En effet, l'utilisation combinée de deux semi-conducteurs

en parallèle implique une répartition du courant dont la valeur dépend des caractéristiques électriques. Il est donc nécessaire de développer des outils de calculs adaptés à l'utilisation de composants à base de Carbure de Silicium.

Une contrainte supplémentaire à ajouter au JFET Normally-Off est la nécessité d'injecter un courant continu dans la jonction Grille/Source afin de réduire la résistance à l'état passant. Il est donc primordial d'étudier l'impact de la commande de grille afin de minimiser les pertes totales d'un boîtier (pour une valeur de courant conduit fixe).

Un autre point à aborder est l'élaboration d'une commande rapprochée susceptible de fonctionner à des fréquences de l'ordre de 100 kHz. L'emploi de fréquences de commutation élevées (pour ce niveau de puissance) incite à augmenter la vitesse de commutation des transistors. Un des moyens mis en œuvre est de réduire les capacités et inductances parasites au sein des circuits de commande et de puissance. Côté driver, les études ont montré que l'utilisation d'un courant de grille élevé était nécessaire pour réduire le temps de commutation.

À la fin de l'année 2012, Semisouth a annoncé la fermeture de sa ligne de production. Cet arrêt en partie dû aux frais de fabrication met en doute l'intérêt de l'utilisation du JFET Semisouth. En effet, étudier un composant prochainement épuisé n'a pas de sens dans une perspective industrielle. Le candidat naturel susceptible de remplacer le JFET Normally-Off est le MOSFET SiC. Cependant, le manque de temps et le travail déjà accompli à la date de fermeture de Semisouth sur le JFET incite à la finalisation de la thèse avec ce transistor. De plus, il existe une possibilité de voir émerger dans les années futures d'autres composants SiC. On peut citer le Super Junction Transistor (SJT) de Genesic ainsi que le JFET Normally-Off de United Silicon carbide. Ces transistors possèdent des caractéristiques électriques proches du JFET Normally-Off vendus par Semisouth. Cette thèse sera donc axée sur l'élaboration d'un onduleur triphasé de 13 kW (180 V/40 A) avec des transistors à canal vertical Normally-Off.

Chapitre 2

Caractérisation et modélisation des transistors et diodes SiC

Le choix des composants pour cette étude s'est porté sur les transistors et diodes Schottky SiC de Semisouth référencés sous la désignation SJEP120R63 et SDP30S120. Ces composants sont vendus pour une tenue en tension de 1200 V et sont susceptibles de conduire un courant à l'état passant de 30 A à 100 °C.

L'état de l'art a mis en évidence que les caractéristiques électriques évoluent en fonction de la température. Il est donc nécessaire de prendre en compte ce comportement pour le dimensionnement de l'onduleur triphasé. Il a été décidé de développer des modèles génériques des paramètres électriques des différents composants SiC à partir de résultats empiriques. Bien que les documents constructeurs montrent des caractéristiques statiques $I_J(V_{DS})$ pour plusieurs températures, elles ne sont pas suffisamment détaillées pour être exploitées. Une étude a été réalisée sur les différentes manières de polariser la grille du JFET. L'impact de la température est pris en compte et une analyse des pertes au sein d'un interrupteur de puissance est menée. Une méthode de modélisation est appliquée aux mesures statiques des différents composants afin de quantifier l'impact de la température sur le comportement des différents composants.

Le matériel utilisé regroupe deux traceurs de courbes (TEK371A et B1505A) ainsi qu'un conditionneur thermique T-2500E/300. Le premier appareil est utilisé pour la caractérisation à l'état passant des composants de puissance. En effet, il génère des impulsions de tension de 50 ms pour chaque valeur de V_{GS} testée, de même que des impulsions de puissance ($V_{DS} I_J$) de 250 μ s atteignant les 12 kW (30 V/400 A). Le rapport de ces durées étant très faible (250/50000), on considérera que le phénomène d'auto-échauffement par le parcours d'un courant I_J n'est pas suffisamment élevé pour influencer le comportement des composants sous test ($T_J = T_A, T_D = T_A$). Pour la mesure des courants de fuites, le traceur de courbes TEK371A ne

permet pas de mesurer des grandeurs de faibles valeurs. De plus, la méthode de test n'est pas adaptée. En effet l'appareil génère des tensions pulsées au sein du composant sous test ce qui en présence des capacités intrinsèques du composant donne naissance à des courants parasites. Pour pallier ce problème, un second traceur de courbes est utilisé : B1505A. Contrairement au TEK371A, le traceur B1505A applique en continu une tension V_{DS} et mesure par intervalle régulier la valeur du courant de fuite. Le traceur de courbes B1505A permet de générer des tensions atteignant les 3 kV ainsi que des courants de valeurs inférieures à 15 A.

Sommaire

2.1	Choix du point de polarisation de la grille d'un transistor SJEP120R063	104
2.1.a	Caractéristique de la jonction Grille/Source	105
2.1.b	Choix du point de polarisation de la grille pour un JFET	107
2.1.b.1	Impact du signal de commande sur les caractéristiques d'un JFET conduisant un courant Drain positif	107
2.1.b.2	Impact du signal de commande sur les caractéristiques d'un JFET conduisant un courant drain négatif	108
2.1.b.3	Description de l'effet triode du JFET Normally-Off	111
2.1.b.4	Récapitulatif du comportement du JFET en conduction inverse et en conduction directe	113
2.1.b.5	Impact de la température sur les pertes au sein d'un interrupteur de puissance constitué de JFET SiC et diodes Schottky SiC	115
2.2	Établissement de modèles statiques des composants en vue du dimensionnement	128
2.2.a	Caractérisation des composants SiC à l'état bloqué	129
2.2.a.1	Diode SiC SDP30S120	129
2.2.a.2	JFET SJEP120R063	129
2.2.a.3	Conclusion sur les pertes à l'état bloqué .	130
2.2.b	Caractérisation des composants SiC à l'état passant	130
2.2.b.1	Diode SiC SDP30S120	130
2.2.b.2	JFET SJEP120R063	131
2.2.c	Modélisation des composants SiC pour le dimensionnement	132
2.2.c.1	Relations des grandeurs électriques I_{SW} , V_{SW}	136
2.3	Établissement de modèles des pertes en commutation	140

2.3.a	Banc de caractérisation dynamique pour JFET Normally-Off	143
2.3.a.1	Carte de génération des signaux de commande	144
2.3.a.2	Carte driver	145
2.3.b	Détermination des pertes lors des commutations des semi-conducteurs	148
2.3.b.1	Détermination des temps de commutation	148
2.3.c	Étude des énergies de commutation au sein d'un interrupteur de puissance	153
2.3.c.1	Modélisation des énergies de commutation	153
2.3.c.2	Influence de la structure du bras d'onduleur	154
2.3.c.3	Énergies de commutation au sein d'un interrupteur muni ou non d'une diode de roue libre	157
2.3.c.4	Conclusion sur les énergies de commutation engendrée par la présence d'une diode de roue libre au sein d'un interrupteur SiC	158
2.3.d	Influence des éléments passifs	159
2.3.d.1	Influence de l'ajout d'une capacité Grille/Source C_{GS}	159
2.3.d.2	Influence de la valeur de la résistance R_{G_dyn}	164
2.3.d.3	Conclusion sur les éléments passifs de la commande rapprochée	167
2.4	Conclusion sur le comportement statique et dynamique d'un interrupteur SiC composé d'un transistor SiC Normally-Off et d'une diode Schottky SiC	169

2.1 Choix du point de polarisation de la grille d'un transistor SJEP120R063

L'état de l'art a montré que le JFET SJEP120R063 pouvait être piloté par deux grandeurs électriques, soit une tension V_{GS} de valeur fixe soit un courant I_G de valeur constante. La puissance absorbée par la jonction Grille/Source dépend alors de la grandeur électrique de commande, de caractéristiques de la jonction Grille/Source ainsi que de sa température.

Il est donc nécessaire de quantifier l'impact de ces deux types de contrôle de la grille sur le comportement du transistor en fonction de la température et en fonction du sens du courant dans le Drain. La jonction Grille/Source est caractérisée pour plusieurs valeurs de températures. Les caractéristiques

statiques $I_f(V_{DS})$ de deux transistors JFET SJEP120R063 sont tracées pour les deux stratégies de contrôle de la grille. Ces relevés sont réalisés à température ambiante. Au final, une comparaison des deux stratégies de contrôle est dressée afin de choisir la technique de pilotage adaptée au transistor ainsi qu'un point de polarisation optimal.

2.1.a Caractéristique de la jonction Grille/Source

La jonction Grille-Source des JFET à canal vertical est assimilable à une diode PN. La figure 2.1 montre l'évolution du courant I_G en fonction de la tension V_{GS} pour plusieurs valeurs de température.




FIGURE 2.1 – Caractéristique statique $I_G(V_{GS})$ de la jonction Grille-Source pour deux JFET SJEP120R063 à plusieurs températures.

Le graphique 2.1 montre que pour une température de 40 °C, la diode D_{GS} commence à conduire un courant à partir de 2,6 V. À 3 V, le courant conduit est d'environ 700 mA à 40 °C. Une augmentation de la température de 60 °C du boîtier provoque une diminution de la tension de seuil de la diode d'environ 0,1 V et engendre indirectement une augmentation du courant de grille d'environ 400 mA. Il existe un décalage vertical entre la valeur du courant I_G (50 mA) mesurée et le courant réel théorique pour une diode PN à l'état bloquée (≈ 0 mA). Cette erreur correspond à l'imprécision de l'appareil pour ces niveaux de courants. En effet, le traceur TEK371A, est destiné à fournir des courants de fortes valeurs (400 A). Il n'est donc pas adapté pour des courants de faibles valeurs.

La figure 2.2 présente l'évolution des pertes calculées ($P_G = V_{GS} I_G$) à partir des grandeurs électriques relevées au sein de la jonction Grille/Source pour un pilotage en tension et en courant à différentes températures de boîtier. Les résultats montrent que dans les conditions maximales d'utilisation préconisées par le constructeur ($V_{GS} = 3$ V), la puissance dissipée par la grille est d'environ 2,1 W et 1,7 W pour les JFET 1 et 2 à 25 °C. Une augmentation de la température produit une augmentation des pertes plus

significative lorsqu'on impose une tension V_{GS} de valeur constante que lorsqu'on fixe la valeur de I_G .




FIGURE 2.2 – Évolution de la puissance mesurée au sein de la jonction Grille/Source pour un contrôle en courant et en tension à plusieurs températures sur deux JFET SJEP120R063

Le tableau 2.1 présente les sensibilités de la température sur les pertes au sein de la grille du JFET pour un pilotage en courant et en tension lorsque la jonction Grille/Source conduit. Sur les deux échantillons testés, il apparaît qu'un pilotage en courant engendre une sensibilité dix fois moins importante qu'un pilotage en tension. Il est important de noter que dans le cadre de l'utilisation d'un courant de grille constant, la sensibilité de la température sur les pertes est négative. De ce fait, lorsque la température du boîtier augmente, les pertes dans la grille diminuent. Le transistor ne subit donc pas le phénomène d'emballement thermique par la grille. Cependant la diminution de la tension V_{GS} conduit à une augmentation de la résistance R_{DS}^{ON} ce qui augmente le risque d'emballement thermique par le canal Drain/Source.

En conclusion, la présence d'une diode PN interne entre la Grille et la Source complexifie le comportement du transistor. Une augmentation de la température du transistor engendre une augmentation des pertes dans la jonction Grille/Source pour un pilotage en tension contre une diminution

	JFET 1	JFET 2
$S_{T_j}^{P_G} = \frac{\Delta P_G}{\Delta T}$ (mW/°C) à $V_{GS} = 3$ V	$\frac{3,2-2,1}{100-40} = 18,3$	$\frac{3-1,7}{100-40} = 21,6$
$S_{T_j}^{P_G} = \frac{\Delta P_G}{\Delta T}$ (mW/°C) à $I_G = 1$ A	$\frac{3,1-3,2}{100-40} = -1,6$	$\frac{3,1-3,3}{100-40} = -3,3$

TABLE 2.1 – Sensibilité des pertes dans la grille vis-à-vis de la température de boîtier pour une polarisation de la grille en courant et en tension de deux échantillons de JFET SJEP120R063

des pertes dans la grille du JFET pour un pilotage en courant pour un même niveau de polarisation.

L'état de l'art a montré que le signal de commande avait un fort impact sur la résistance à l'état passant du JFET. Il existe donc un équilibre à trouver entre les pertes dans la jonction Grille/Source et les pertes dans le canal Drain/Source afin d'obtenir le minimum de pertes au sein du JFET. Ce compromis correspond au choix de la valeur du signal de commande. Ce choix du point de polarisation nécessite donc une étude approfondie.

2.1.b Choix du point de polarisation de la grille pour un JFET

La section précédente a mis en évidence que le contrôle de la grille par un courant constant est dix fois moins sensible à la température sur les pertes dans la grille qu'un contrôle de la grille en tension. Cependant la prise en compte de ce seul paramètre ne justifie pas le choix du point de polarisation. Il est indispensable de comparer l'impact de ces deux pilotages sur la valeur de la résistance R_{DS}^{ON} .

2.1.b.1 Impact du signal de commande sur les caractéristiques d'un JFET conduisant un courant Drain positif

La figure 2.3 montre le parcours des courants de grille I_G et I_j lorsque le transistor conduit un courant Drain positif.




FIGURE 2.3 – Parcours des courants I_G et I_j internes au transistor VJFET Normally-Off utilisant une conduction directe

La présence d'un courant I_j positif provoque le blocage de la diode D_{GD} . Le courant I_j mesuré dépend à la fois de la résistance du canal du transistor (fixé par le niveau de polarisation de la grille) et de la puissance injectée par le traceur de courbes TEK371A.

Pour rendre le VJFET Normally-Off conducteur, une tension de valeur supérieure à la tension de mise en conduction ($\approx 1,1 V$ à $25^\circ C$) doit être appliquée entre la grille et la source. Le constructeur préconise d'utiliser une tension entre la grille et la source inférieure à $3 V$ afin d'éviter des pertes importantes dans la grille (figure 2.1). Une autre recommandation est de faire conduire la diode D_{GS} afin de garantir une résistance à l'état passant du transistor faible.

La figure 2.4 montre l'évolution du courant I_j en fonction de la tension V_{DS} pour deux JFET SJEP120R063 pour plusieurs valeurs de polarisation de la grille en tension et en courant à température ambiante. L'augmentation du signal de commande provoque une diminution de la résistance à l'état passant ainsi qu'une augmentation du courant de saturation. Les mesures montrent que pour un JFET piloté en courant, l'augmentation du courant de grille impacte faiblement la valeur de la résistance à l'état passant du JFET. Le tableau 2.2 confirme cette tendance avec le calcul des résistances R_{DS}^{ON} pour plusieurs valeurs de tension V_{GS} et courant grille I_G . L'utilisation d'un courant de grille I_G ou d'une tension V_{GS} de valeur élevée engendre donc une faible diminution des pertes en conduction contre une augmentation élevée des pertes dans la grille.

	R_{DS}^{ON} (m Ω) à $I_j = 20 A$			
	$V_{GS} = 2,5 V$	$V_{GS} = 3 V$	$I_G = 100 mA$	$I_G = 1000 mA$
JFET n°1	48	44	45	40
JFET n°2	60	50	52	50

TABLE 2.2 – Calcul des résistances à l'état passant des JFET SJEP120R063 pour un contrôle de la grille en tension pour un courant de drain positif à température ambiante

2.1.b.2 Impact du signal de commande sur les caractéristiques d'un JFET conduisant un courant drain négatif

Une des particularités du transistor est de posséder un canal entre le Drain et la Source unipolaire, il est donc susceptible de conduire un courant dans les deux sens de conduction (direct et inverse). La figure 2.5 montre le parcours des courants I_G et I_j lorsque le JFET conduit un courant inverse. On remarque que l'utilisation du JFET en inverse provoque l'apparition d'une tension positive aux bornes de la diode D_{GD} (équation 2.1).




FIGURE 2.4 – Caractéristique statique $I_D(V_{DS})$ de deux JFET SJEP120R063 à température ambiante pour un courant drain positif

$$\begin{aligned}
 V_{GD} &= V_{GS} - V_{DS} \\
 V_{GD} &= V_{GS} + R_{DS}^{ON} |I_{CANAL}| > 0
 \end{aligned}
 \tag{2.1}$$

La figure 2.6 présente l'évolution du courant I_D en fonction de la tension V_{DS} pour plusieurs valeurs de polarisation de la grille en tension et en courant à température ambiante.

On observe que le comportement du JFET en inverse piloté en tension est différent du pilotage en courant. En effet, pour une valeur de tension V_{DS} élevée, les tracés convergent vers une valeur commune, environ 24 A pour le JFET 1 et 27 A pour le JFET 2. Ce phénomène est lié d'une part à la conduction de la diode D_{GD} qui nécessite l'injection d'un courant de grille plus important ainsi qu'à l'utilisation du traceur de courbes TEK371A. En effet, utilisé en source de tension, le traceur de courbes ne permet pas de fournir un courant de grille supérieur à 100 mA. Ces deux caractéristiques conduisent à la diminution des différentes valeurs de tension V_{GS} testées vers une valeur commune qui correspond à une polarisation de la grille à 100 mA. En conséquence, les caractéristiques $I_D(V_{DS})$ pour un pilotage en




FIGURE 2.5 – Parcours des courants I_G et I_J interne au transistor VJFET Normally-Off utilisant une conduction inverse




FIGURE 2.6 – Caractéristique statique $I_J = f(V_{DS})$ de deux JFET SJEP120R063 à température ambiante pour un courant drain négatif

	R_{DS}^{ON} (m Ω) à $I_f = 20$ A	
	$I_G = 100$ mA	$I_G = 1000$ mA
JFET n°1	54	43
JFET n°2	68	50


TABLE 2.3 – Calcul des résistances à l'état passant de deux JFET SJEP120R063 pour un contrôle de la grille en courant pour un courant de drain négatif à température ambiante

tension à $V_{GS} > 1,5$ V sont similaires à un pilotage en courant à $I_G = 100$ mA. Le tableau 2.3 présente les valeurs de résistances R_{DS}^{ON} estimées pour le JFET pour les deux courants de grille.

On constate qu'en conduction inverse, la valeur du courant de saturation à $I_G = 0,1$ A est de 27 A pour le JFET 1 et 24 A pour le JFET 2. Une augmentation du courant de grille de 0,1 A à 1 A permet d'augmenter la valeur du courant de saturation de 11 A pour le JFET 1 et 9 A pour le JFET 2 ce qui représente une hausse d'environ 40 % pour le JFET 1.


2.1.b.3 Description de l'effet triode du JFET Normally-Off

Un point à prendre en compte est la capacité du JFET à conduire un courant inverse alors même qu'il est commandé au blocage. En effet, pour une tension V_{GS} inférieure à la tension de mise en conduction V_{TH} , la caractéristique $I_f(V_{DS})$ s'apparente à une caractéristique de diode dont la tension de seuil dépend de la valeur du signal de commande à l'état bloqué. Ce phénomène qui s'apparente à un effet « triode » ouvre de nouvelles perspectives notamment la réalisation d'interrupteur sans aucune diode de roue libre [49, 50]. Ce comportement est propre à la structure purement verticale du JFET développé par Semisouth et n'est pas observable sur les autres structures de transistors FET telle que le MOSFET SiC où le JFET INFINEON. La figure 2.7 présente les caractéristiques d'un JFET SJEP120R063 testées pour une tension Grille/Source allant de 0 à -15 V pour une température de 100 °C. Pour un courant conduit de 10 A, la tension présente aux bornes du JFET est de 2 V (à $V_{GS} = 0$ V) ce qui représente des pertes de l'ordre de 20 W. En comparaison, l'utilisation de la diode Schottky SDP30S120 génère environ 12 W de pertes pour un courant similaire soit une réduction d'environ 40 %. Même si l'utilisation de l'effet triode peut présenter des avantages en terme d'intégration (nombre de composants réduit), elle génère plus de pertes en conduction par rapport à l'utilisation d'une diode Schottky de même calibre en courant et en tension. Pour la suite du document, l'effet triode ne sera pas étudié excepté pour la partie 2.3.c.2.



(a) Caractéristique $I_J = f(V_{DS})$ d'un transistor SJEP120R063 conduisant un courant $I_J < 0$ pour plusieurs valeurs de tension $V_{GS} \leq 0$ V à une température de 100 °C

(b) Caractéristique $I_D = f(V_D)$ d'une Diode Schottky SiC SDP30S120 à une température de 100 °C



(c) Tracé des pertes mesurées dans une diode et dans un JFET SJEP120R063 utilisant l'effet triode pour plusieurs valeurs de tension V_{GS} à une température de 100 °C

FIGURE 2.7 – Illustration du phénomène de triode au sein d'un JFET SJEP120R063 pour une température de 100 °C

2.1.b.4 Récapitulatif du comportement du JFET en conduction inverse et en conduction directe

La structure de la grille du JFET est constituée de deux diodes D_{GS} et D_{GD} à anode commune. Avec la présence de ces éléments parasites, le choix du type de signal de commande peut se poser. En effet, pour un courant I_J positif, l'application soit d'un courant de grille I_G fixé ou d'une tension Grille/Source fixée engendre des valeurs de résistances R_{DS}^{ON} et des courants de saturation similaires. Les différentes mesures réalisées à température ambiante montrent que l'augmentation du signal de commande permet de réduire la résistance à l'état passant. Cependant, l'utilisation d'une tension V_{GS} ou I_G élevée entraîne des pertes dans la grille importantes. Ainsi, la diminution des pertes dans le canal Drain/Source est compensée par l'augmentation des pertes de la diode D_{GS} . Il est important de noter que la sensibilité de la température sur les pertes au sein de la grille est dix fois plus importante pour un contrôle de grille en tension qu'en courant.

Lorsque le transistor conduit un courant négatif, la diode D_{GD} voit une tension positive à ses bornes. La valeur de cette tension dépend de la valeur de la polarisation de la grille (V_{GS}) et de la valeur du courant conduit (I_J). La conduction de cette diode engendre l'apparition d'un courant I_{GD} . De ce fait, il est indispensable d'injecter plus de puissance au sein de la grille pour obtenir un courant de saturation équivalent entre les deux sens de conduction. Par conséquent, les pertes totales au sein du boîtier augmentent.

La figure 2.8 présente les caractéristiques statiques de deux transistors JFET SJEP120R063 pour une polarisation de la grille en courant. Les tracés montrent que pour obtenir un courant de saturation de 55 A pour le JFET 1, il est nécessaire d'injecter un courant de 100 mA en conduction directe contre 5 A en conduction inverse, soit une augmentation du courant grille d'environ 4900 %. Il a été mis en évidence que l'utilisation d'un courant de grille de forte valeur permettait de diminuer la résistance à l'état passant du JFET. Le tableau 2.4 valide cette affirmation. L'utilisation d'un courant de grille en conduction inverse 50 fois supérieur au courant de grille en conduction directe permet de réduire la résistance de 37 % et de 33 % pour les JFET 1 et 2.

Les caractéristiques statiques présentées dans ce chapitre montrent qu'il est nécessaire de minimiser la somme des pertes dans la grille et des pertes dans le canal Drain/Source pour un courant de drain conduit. Cette répartition est intimement liée au type de contrôle adopté pour la grille. Les mesures réalisées sur deux JFET montrent que pour obtenir un courant de saturation de même ordre de grandeur, il est indispensable d'injecter un courant de grille cinquante fois supérieur en conduction inverse par rapport à la conduction directe.




FIGURE 2.8 – Caractéristique statique $I_j = f(V_{DS})$ de deux JFET SJEP120R063 pour une conduction directe et inverse pour un pilotage en courant à température ambiante

	R_{DS}^{ON} (m Ω)	
	$I_j = +20 A$ $I_G = 100 mA$	$I_j = -20 A$ $I_G = 5000 mA$
JFET n°1	45	32,5
JFET n°2	52,5	35

TABLE 2.4 – Calcul des résistances à l'état passant de deux JFET SJEP120R063 pilotés par un courant de 100 mA en conduction directe et un courant de 5 A en conduction inverse

2.1.b.5 Impact de la température sur les pertes au sein d'un interrupteur de puissance constitué de JFET SiC et diodes Schottky SiC

Ce paragraphe s'attarde sur le comportement d'un interrupteur de puissance utilisé au sein d'un bras d'onduleur. La partie précédente a mis en évidence que le transistor possède la faculté de conduire un courant inverse. Cette propriété affecte le comportement d'un interrupteur de puissance comparé aux traditionnels IGBT. Il est donc primordial d'étudier le comportement d'un interrupteur de puissance composé d'un ou de plusieurs transistors ainsi que d'une ou plusieurs diodes placées en antiparallèle. Le comportement d'un interrupteur de puissance constitué de transistors SiC VJFET Normally-Off sera expliqué. Une étude comparative des pertes au sein du transistor d'un interrupteur de puissance sera menée. Plusieurs stratégies de contrôle de la grille seront étudiées (tension et courant), ainsi que l'impact de la température sur le comportement de l'interrupteur.

2.1.b.5.1 Comportement d'un interrupteur de puissance en carbure de Silicium Un transistor IGBT ne permet pas de conduire un courant négatif important sans engendrer sa destruction (effet transistor). Dans le cadre de l'utilisation d'IGBT Si au sein d'un interrupteur de puissance pour un convertisseur de type onduleur, il est impératif d'assurer la conduction d'un courant négatif. Ceci est assuré par l'ajout de diodes en anti-parallèle (figure 2.9a). Ces diodes dite « diodes de roue libre » assurent à la fois la bidirectionnalité en courant de l'interrupteur ainsi que la continuité du courant de sortie durant le temps de sécurité.

La faculté du transistor JFET Normally-Off à conduire un courant inverse affecte le comportement d'un interrupteur de puissance. En effet, il est possible d'utiliser différentes stratégies de pilotage utilisant ou non cette propriété. Une première possibilité (Stratégie 1) est de piloter le JFET uniquement pour un courant positif, cette stratégie correspond à un fonctionnement de type IGBT (figure 2.9b). La seconde stratégie (Stratégie 2) autorise l'utilisation de la conduction d'un courant négatif à travers le JFET (figure 2.9c).

Lorsque la conduction inverse du transistor est utilisée avec la stratégie 2, on peut considérer que pour des faibles niveaux de courant (par rapport au calibre du transistor), l'intégralité du courant transite à travers le JFET. Dès que la tension présente aux bornes de l'interrupteur dépasse la valeur de la tension de seuil de la diode, le courant se répartit entre la diode et le JFET. Comparé à la stratégie 1, la stratégie 2 produit une réduction du courant au sein de la diode contre une augmentation des contraintes sur le JFET pour un même niveau de courant conduit I_{SW} au sein de l'interrupteur. Cependant, l'utilisation de la conduction inverse implique une augmentation des pertes au niveau de la grille du transistor. Donc le gain réalisé par




FIGURE 2.9 – Parcours du courant au sein d'un interrupteur de puissance à base d'IGBT, de JFET Normally-Off et de diodes

la conduction simultanée de la diode et du transistor peut être pénalisée par une augmentation des pertes absorbées par la grille du JFET. Il est donc important de réaliser une étude des pertes au sein d'un interrupteur de puissance pour quantifier l'intérêt de la stratégie 2.

2.1.b.5.2 Étude des pertes aux sein d'un interrupteur de puissance SiC pour différentes stratégies de pilotage Un interrupteur de puissance composé d'un JFET Normally-Off et d'une diode SiC est testé pour deux pilotages (figure 2.10). Le premier test consiste à injecter un courant de grille I_G constant tandis que le second est l'application d'une tension V_{GS} de valeur fixe. L'interrupteur est testé dans les deux sens de conduction.

2.1.b.5.2.a Aspect pilotage Le traceur de courbes TEK371A ne permet pas de fournir des courants de grille supérieurs à 100 mA pour une tension V_{GS} de valeur fixe. Cet appareil ne peut donc pas être utilisé pour piloter la grille du transistor. Le pilotage a été réalisé par un générateur de tension de type laboratoire 2*30 V/3 A (GPS-3303). Une inductance est ajoutée en série afin de maintenir le courant I_G constant pendant les variations de V_{SW} et I_J . L'utilisation de ces deux éléments permet donc de réaliser tantôt la commande en courant (générateur+inductance) tantôt la source de tension (générateur seul) du transistor. La figure 2.8 a mis en évidence que le pilotage en tension du transistor conduisant un courant inverse im-




FIGURE 2.10 – Parcours du courant au sein d'un interrupteur de puissance à base de JFET Normally-Off et de diodes

portant engendrait une augmentation du courant de grille pouvant aller jusqu'à 5 A à 25 °C. Le générateur de tension possède la particularité de posséder deux alimentations de sorties, il été décidé de mettre ces alimentations en parallèle afin de fournir le courant nécessaire à la polarisation du transistor. Une contrainte liée à l'utilisation d'un générateur de tension est la polarisation constante du transistor. Ainsi, il est possible que la jonction Grille/Source subisse le phénomène d'auto-échauffement affectant le comportement statique du composant. Cependant, le protocole de test est le même pour chaque pilotage. On peut donc considérer que l'auto-échauffement est une conséquence de l'utilisation du transistor.

Les différentes valeurs de polarisation de la grille du JFET vont de 2,6 à 2,8 V pour un pilotage en tension tandis qu'un courant de grille de 100 mA à 400 mA est utilisé pour piloter la grille du JFET en courant. Ces valeurs respectent les recommandations du constructeur [22].

2.1.b.5.2.b Aspect thermique Un conditionneur thermique Thermo-nics T-2500E/300 est utilisé afin de quantifier l'impact de la température sur les pertes de la grille et du canal Drain/Source. L'asservissement de la température est réalisé via un thermocouple placé sur le boîtier du transistor. La présence d'un phénomène d'auto-échauffement dans la grille du transistor engendre une augmentation de la température de jonction du composant. Il est donc possible de détruire le composant non pas par la valeur du courant Drain conduit mais par la puissance dissipée par la grille. Une autre limitation du composant est son package réalisé en plastique de type époxy qui limite la température d'utilisation du boîtier à 150 °C. Pour ces raisons, l'interrupteur SiC est testé pour des valeurs de températures allant de 40 à 100 °C.

2.1.b.5.2.c Aspect puissance Le courant de drain est fourni par le traceur de courbes TEK371A. La faculté de l'appareil à fournir des courants pulsés (250 μ s) de grandes valeurs (<400 A) le prédestine à la caractérisa-

tion d'interrupteur de forte puissance. Le choix de la valeur du courant conduit est délicat. En effet, l'état de l'art a montré qu'une augmentation de la température ambiante entraîne une diminution de la valeur du courant de saturation. Ainsi, plus la température est élevée, plus la zone linéaire de fonctionnement du transistor est réduite. En choisissant une valeur de courant de drain élevée, il est possible de passer de la zone linéaire à la zone de saturation et donc de sortir de la zone d'utilisation normale du transistor. Cette aspect est d'autant plus critique pour le JFET car la température de la puce dépend d'une part de la température ambiante et d'autre part de l'auto-échauffement de la grille. Les documents constructeurs montrent qu'à 100 °C, le courant de saturation du transistor est de l'ordre de 30 A. Afin de garantir une marge de sécurité, l'interrupteur de puissance est testé pour un courant pulsé I_{SW} dont la valeur maximale est fixé à +/-15 A.

2.1.b.5.2.d Sondes et mesures La mesure des signaux de tension (V_{GS} et V_{SW}) est réalisée avec une sonde différentielle Si 9000B (WAVETEK). Tandis qu'une pince ampèremétrique TCP0030 mesure les courants I_J et I_G . Un oscilloscope MSO4104 (Tektronik) permet de visualiser les signaux et de les enregistrer en format csv. En combinant un script Matlab/Octave à ces données, il est possible de déterminer les pertes statiques au sein de l'interrupteur ($P_{SW}^{I_G.V_{GS}}$, $P_{SW}^{I_{SW}}$, P_{SW}^{TOTAL}) et du transistor ($P_{JFET}^{I_G.V_{GS}}$, $P_{JFET}^{I_J}$, P_{JFET}^{TOTAL}) via les équations 2.2 et 2.3.

Pertes dans l'interrupteur

$$\begin{aligned} P_{SW}^{I_G.V_{GS}} &= P_G = V_{GS} I_G \\ P_{SW}^{I_{SW}} &= V_{SW} I_{SW} \\ P_{SW}^{TOTAL} &= P_G + P_{SW}^{I_{SW}} \end{aligned} \quad (2.2)$$


Pertes dans le transistor

$$\begin{aligned} P_{JFET}^{I_G.V_{GS}} &= P_G = V_{GS} I_G \\ P_{JFET}^{I_J} &= V_{SW} I_J \\ P_{JFET}^{TOTAL} &= P_{JFET}^{I_J} + P_G \end{aligned} \quad (2.3)$$

2.1.b.5.2.e Polarisation de la grille de l'interrupteur en courant La figure 2.11 présente l'allure des tensions V_{GS} et V_{SW} ainsi que des courants I_J et I_G pour un courant conduit de +/-15 A.

Lorsque l'interrupteur conduit un courant I_{SW} de valeur positive, l'intégralité du courant transite à travers le canal Drain/Source, ainsi $I_{SW} = I_J = I_{CANAL}$. Pour un courant nul dans l'interrupteur, les tensions V_{GS} et V_{GD} sont similaires. On peut considérer qu'à la température de 100 °C, un courant de grille de 100 mA entraîne la conduction des deux diodes parasites. En effet, dès qu'un courant I_J apparaît, la tension V_{GD} diminue ce qui s'explique par une diminution du courant I_{GD} . Une conséquence directe est l'augmentation du courant I_{GS} et donc de la tension V_{GS} .

Pour un courant conduit I_{SW} négatif, la tension V_{SW} augmente en valeur absolue tout comme la tension V_{GD} . Cette augmentation provoque l'apparition d'un courant élevé dans la diode D_{GD} . De ce fait, on peut considérer



(a) Conduction directe de l'interrupteur ($I_{SW} = +15A$)

(b) Conduction inverse de l'interrupteur ($I_{SW} = -15A$)

FIGURE 2.11 – Allure des signaux au sein d'un interrupteur de puissance pour les deux sens de conduction pour un courant de grille fixé à 100 mA à une température de 100 °C et pour un courant drain pulsé de +/-15 A

que l'intégralité du courant I_G transite à travers la diode D_{GD} et non plus à travers les diodes D_{GS} et D_{GD} . La diminution de la tension V_{GS} provoque une augmentation de la résistance à l'état passant du transistor, ce qui implique une augmentation des pertes en conduction. Cependant, l'élévation de la tension V_{SW} provoque la conduction de la diode externe limitant la valeur du courant I_j dans le transistor. En conséquence, le courant conduit par le transistor en inverse ($\approx 10,5 A$) est plus faible qu'en conduction directe ($\approx 15 A$).

2.1.b.5.2.f Polarisation de la grille de l'interrupteur en tension La figure 2.12 présente l'allure des tensions V_{GS} et V_{SW} ainsi que des courants I_j et I_G pour un courant conduit de $\pm 15 A$ lorsque la tension V_{GS} est fixée à une valeur de $2,6 V$.

On observe qu'une augmentation du courant I_{SW} engendre une diminution du courant de grille I_G . Ce phénomène est lié au blocage de la diode D_{GD} qui diminue la valeur du courant I_{GD} . En conséquence, le courant $I_G = I_{GS} + I_{GD}$ est plus faible lorsqu'un courant I_j transite.

En revanche, la conduction d'un courant négatif à travers le drain du transistor provoque l'apparition d'un courant de grille de valeur élevée ($\approx 2 A$). Cette augmentation est due à l'augmentation du courant dans la diode D_{GD} . Une autre remarque est que le courant conduit à travers le transistor est d'environ $12,5 A$ alors que le courant dans l'interrupteur vaut $15 A$. Cette différence s'explique par la mise en conduction de la diode en antiparallèle qui limite la tension aux bornes de l'interrupteur et donc les pertes en conduction.

2.1.b.5.2.g Comparaison du comportement de l'interrupteur pour les deux sens de conduction Le tableau 2.5 présente les valeurs des pertes calculées au sein de la grille et du canal Drain/Source en fonction du type de pilotage et du sens du courant.

Pour un interrupteur conduisant un courant positif de $15 A$ à $100^\circ C$, les pertes engendrées par l'interrupteur sont équivalentes ($\approx 19 W$ à $I_{SW} = 15 A$) quel que soit le pilotage adopté. Les différentes stratégies de pilotage engendrent des pertes équivalentes tant au niveau du drain ($\approx 18,7 W$ à $I_{SW} = 15 A$) que de la grille ($\approx 0,25 W$).

Cette remarque est moins vérifiée lorsque l'interrupteur conduit un courant négatif. En effet, le comportement notamment de la diode D_{GD} complexifie le fonctionnement du transistor. Une conséquence directe est l'augmentation du courant de grille requis pour maintenir une tension V_{GS} constante. La conduction de la diode D permet de réduire la tension V_{SW} et donc indirectement V_{GD} , on peut alors considérer que le canal Drain/Source du JFET dissipe la même puissance, environ $9,8 W$ (à $I_{SW} = 15 A$) quelle que soit la stratégie de pilotage. Ainsi, il est inutile de dissiper plus de puis-




FIGURE 2.12 – Allure des signaux au sein d'un interrupteur de puissance pour les deux sens de conduction pour une tension de grille de 2,6 V à une température de 100 °C et pour un courant drain pulsé maximal de +/-15 A

	$I_{SW} = +15 A$	
	$V_{GS} = 2,6 V$	$I_G = 100 mA$
$P_{SW}^{I_G, V_{GS}} = P_G = I_G V_{GS}$	$2,6 \times 0,08 \approx 0,2 W$	$2,65 \times 0,1 \approx 0,3 W$
$P_{JFET}^J = V_{SW} I_J$	$1,25 \times 15 \approx 18,7 W$	$1,25 \times 15 \approx 18,7 W$
$P_{SW}^{I_{SW}} = V_{SW} I_{SW}$	$1,25 \times 15 \approx 18,7 W$	$1,25 \times 15 \approx 18,7 W$
$P_{JFET}^{TOTAL} = P_{JFET}^J + P_G$	$\approx 18,9 W$	$\approx 19,0 W$
$P_{SW}^{TOTAL} = P_{SW}^{I_{SW}} + P_G$	$\approx 18,9 W$	$\approx 19,0 W$
	$I_{SW} = -15 A$	
	$V_{GS} = 2,6 V$	$I_G = 100 mA$
$P_{SW}^{I_G, V_{GS}} = P_G = I_G V_{GS}$	$2,6 \times 2 = 5,2 W$	$1,75 \times 0,1 \approx 0,2 W$
$P_{JFET}^J = V_{SW} I_J$	$0,8 \times 12,5 = 9,6 W$	$0,95 \times 10,5 \approx 10,0 W$
$P_{SW}^{I_{SW}} = V_{SW} I_{SW}$	$0,8 \times 15 = 12 W$	$0,95 \times 15 \approx 14,3 W$
$P_{JFET}^{TOTAL} = P_{JFET}^J + P_G$	$= 17,2 W$	$\approx 10,2 W$
$P_{SW}^{TOTAL} = P_{SW}^{I_{SW}} + P_G$	$\approx 18,9 W$	$\approx 14,5 W$

TABLE 2.5 – Récapitulatif des pertes statiques calculées à partir des mesures de grandeurs électriques au sein d'un interrupteur SiC composé d'une diode et d'un JFET pour deux techniques de pilotage à une température de 100°C.

sance par la grille dans le but de minimiser les pertes dans le JFET. Les calculs des puissances confirment cette tendance. En effet, en injectant une puissance de 5,2 W dans la grille, les pertes totales dans le JFET sont de 17,2 W contre 10,2 W pour 0,2 W injecté dans la grille, soit une diminution d'environ 7 W (41 %). Cependant cette diminution est amputée des pertes dissipées par la diode. En effet, le courant dans la diode de roue libre est plus important pour un pilotage du JFET en courant, cela est dû à l'augmentation de la résistance à l'état passant du JFET.

Le minimum de pertes dans un interrupteur SiC composé d'un transistor et d'un JFET parcourus par un courant de +/-15 A est obtenu pour un pilotage de la grille en courant.

2.1.b.5.2.h Pertes au sein d'un transistor JFET utilisé au sein d'un interrupteur de puissance conduisant un courant positif La figure 2.13 présente les tracés des pertes dans un interrupteur de puissance composé d'un JFET et d'une diode en antiparallèle pour plusieurs valeurs de polarisation de grille en tension et en courant à plusieurs températures ambiantes.




FIGURE 2.13 – Tracé des pertes statiques dans un interrupteur de puissance parcouru par un courant positif d'une valeur de +15 A et contrôlé soit par un courant de grille constant soit par une tension Grille/Source de valeur constante.

Pour un courant de grille variant de 100 à 400 mA, les pertes dans l'interrupteur sont considérées constantes et dépendent uniquement de la valeur de la température ambiante. Ces résultats sont similaires pour une commande en tension du transistor. Ainsi, on peut considérer que piloter le transistor par un courant de valeur constante ou une tension de valeur constante n'a que peu d'influence sur la valeur des pertes totales.

Comme sur la figure 2.2, on remarque qu'une augmentation de la température engendre une diminution des pertes dans la grille pour un pilotage en courant contre une augmentation pour un pilotage en tension. Pour juger l'impact de la valeur de la grandeur électrique de commande sur les pertes dans la grille, on introduit un facteur correspondant à une sensibilité. Vue la nature différente des signaux de commande, une sensibilité relative est calculée (eq 2.4).

$$S_{V_{GS}}^{P_G} (W/100\%) = \langle V_{GS} \rangle \frac{\Delta P_G}{\Delta V_{GS}} \quad \text{pour une même température ambiante}$$

$$S_{I_G}^{P_G} (W/100\%) = \langle I_G \rangle \frac{\Delta P_G}{\Delta I_G} \quad \text{pour une même température ambiante}$$
(2.4)

Le tableau 2.6 présente les valeurs des sensibilités de la valeur du signal de commande sur les pertes au sein de la grille lorsque l'interrupteur conduit un courant I_{sw} positif. Les résultats montrent qu'une augmentation de la tension V_{GS} de 100 % (2,7 à 5,4 V) produit une augmentation des pertes allant de 4,17 W (40 °C) à 6,71 W (100 °C). Pour une commande en courant, la sensibilité est beaucoup plus faible, en effet l'augmentation du courant de grille de 100 % (250 à 500 mA) entraîne une augmentation des pertes de l'ordre de 0,79 W quelle que soit la température. En conclusion, le pilotage en courant d'un interrupteur parcouru par un courant positif présente l'avantage d'être six à dix fois moins sensible aux pertes dans la grille du JFET qu'un pilotage en tension.

	T = 40°C	T = 60°C	T = 80°C	T = 100°C
	$I_G = [100 : 400] \text{ mA}$			
$S_{I_G}^{P_G} (W/100\%)$	0,81	0,77	0,79	0,79
	$V_{GS} = [2,6 : 2,8] \text{ V}$			
$S_{V_{GS}}^{P_G} (W/100\%)$	4,17	5,40	6,04	6,71

TABLE 2.6 – Calcul des valeurs des sensibilités de la grandeurs de commande (courant ou tension) sur les pertes au sein de la grille à plusieurs températures ambiantes

Un second critère est introduit afin de vérifier l'impact de la température sur ces mêmes pertes (eq 2.5).

$$S_T^{P_G} (W/^{\circ}C) = \frac{\Delta P_G}{\Delta T} \quad \text{pour un même signal de commande} \quad (2.5)$$

Le tableau 2.7 présente les valeurs calculées de la sensibilité de la température sur les pertes de la grille pour plusieurs températures ambiantes.

	$T_A = [40 : 100]^{\circ}C$			
	$I_G = 100\text{mA}$	$I_G = 200\text{mA}$	$I_G = 300\text{mA}$	$I_G = 400\text{mA}$
$S_{\Delta T}^{P_{GS}} (mW/^{\circ}C)$	-0,58	-0,81	-1,44	-1,17
	$V_{GS} = 2,6\text{V}$	$V_{GS} = 2,7\text{V}$	$V_{GS} = 2,8\text{V}$	\times
$S_{\Delta T}^{P_{GS}} (mW/^{\circ}C)$	2,38	4,68	5,52	\times

TABLE 2.7 – Calcul de la sensibilité du signal de commande sur les pertes au sein de la grille du JFET pour plusieurs températures ambiantes

Une première constatation est la présence d'un coefficient négatif lorsque le JFET est piloté via un courant de grille. Cet aspect signifie qu'une augmentation de la température provoque une diminution de la puissance injectée dans la grille. L'analyse des données montre que la température impacte entre deux à sept fois moins les pertes dans la grille pour un contrôle de la grille en courant qu'un contrôle de la grille en tension.

2.1.b.5.2.i Pertes au sein d'un transistor JFET utilisé au sein d'un interrupteur de puissance conduisant un courant négatif La figure 2.14 présente les tracés des pertes dans un interrupteur de puissance composé d'un JFET et d'une diode en antiparallèle pour plusieurs valeurs de polarisation de grille en tension et en courant à plusieurs températures ambiantes.

Les premières observations montrent que les pertes dans la grille du JFET sont beaucoup plus élevées pour une commande du transistor en tension qu'en courant. Pour une température de $100^{\circ}C$, une tension V_{GS} égale à $2,8\text{V}$ entraîne une dissipation proche de 8W ce qui représente un courant de grille de l'ordre de 3A . Le pilotage par un courant de grille engendre des pertes inférieures à 1W quel que soit le niveau de courant testé entre 100 et 400mA .

Les tracés des pertes $V_{sw} I_{sw}$ montrent qu'une commande en courant génère environ $1,5\text{W}$ de plus qu'une commande en tension pour une température ambiante équivalente. Ce résultat est dû en partie à l'apparition d'une résistance R_{DS}^{ON} plus élevée qui provoque une augmentation de la tension V_{DS} pour une même valeur de courant conduit. De ce fait, la diode en anti-parallèle conduit un courant important. La température affecte également le comportement de l'interrupteur. En effet, l'augmentation de la température ambiante de $40^{\circ}C$ à $100^{\circ}C$ engendre une augmentation des pertes Drain/Source d'environ 2W quelle que soit la stratégie de pilotage




FIGURE 2.14 – Tracé des pertes dans un interrupteur de puissance parcouru par un courant négatif d’une valeur de -15 A et contrôlé soit par un courant de grille constant soit par une tension Grille/Source de valeur constante.

et le niveau de polarisation de la grille. Le calcul des pertes au sein de l'interrupteur montre que la baisse des pertes $V_{SW} I_{SW}$ avec un pilotage en tension du transistor est contrebalancée de pertes dans la grille importantes ($P_{JFET}^{I_G, V_{GS}} \geq 3 \text{ W}$). Il en résulte des pertes totales de l'ordre de 20 W à $V_{GS} = 2,8 \text{ V}$ contre 14,5 W pour une commande en courant dans les mêmes conditions (courant conduit et température). Cette différence de 5,5 W s'explique en partie à cause de la valeur du courant injectée dans la grille et de la présence de la diode externe D . Un autre aspect à prendre en compte est le faible impact du signal de commande et la température sur les pertes grille. Le tableau 2.8 résume les valeurs calculées de la sensibilité du signal de commande sur les pertes de la grille pour plusieurs températures ambiantes.

	$T_A = 40^\circ\text{C}$	$T = 60^\circ\text{C}$	$T = 80^\circ\text{C}$	$T = 100^\circ\text{C}$
	$I_G = [100 : 400] \text{ mA}$			
$S_{I_G}^{P_G} (W/100\%)$	0,61	0,57	0,55	0,55
	$V_{GS} = [2,6 : 2,8] \text{ V}$			
$S_{V_{GS}}^{P_G} (W/100\%)$	27,7	30,2	31,5	35,4

TABLE 2.8 – Calcul de la sensibilité du signal de commande sur les pertes au sein de la grille du JFET pour plusieurs températures ambiante

Les premiers résultats montrent qu'une augmentation du courant de grille de 250 mA à 500 mA entraîne une augmentation des pertes de l'ordre de 0,5 W quelle que soit la température de jonction. En revanche, une augmentation du signal de tension Grille/Source de 2,7 V à 5,4 V engendrerait une augmentation des pertes d'environ 35 W à 40°C et de 45 W à 100°C. Ainsi une commande en tension est soixante-dix à quatre-vingt fois plus sensible qu'une commande en courant. Un autre aspect à analyser est l'impact de la température sur les pertes au sein de la grille (tableau 2.9).

	$T = [40 : 100]^\circ\text{C}$			
	$I_G = 100 \text{ mA}$	$I_G = 200 \text{ mA}$	$I_G = 300 \text{ mA}$	$I_G = 400 \text{ mA}$
$S_{\Delta T}^{P_G} (mW/^\circ\text{C})$	-0,70	-1,17	-1,83	-2,05
	$V_{GS} = 2,6 \text{ V}$	$V_{GS} = 2,7 \text{ V}$	$V_{GS} = 2,8 \text{ V}$	×
$S_{\Delta T}^{P_G} (mW/^\circ\text{C})$	35,6	43,7	45,1	×

TABLE 2.9 – Calcul de la sensibilité du signal de commande sur les pertes au sein de la grille du JFET pour plusieurs températures ambiantes

Dans le cadre de l'utilisation d'une source de tension pour piloter le JFET, une élévation de 1°C provoque l'augmentation des pertes dans la grille de 35,6 mW pour une tension de 2,6 V et de 45,1 mW pour une ten-

sion de 2,8 V. En comparaison, un pilotage en courant provoque la diminution des pertes dans la grille 0,7 mW pour un courant grille de 100 mA et de 2,05 mW pour un courant grille de 400 mA. Un avantage du contrôle d'un JFET en courant est la présence d'une sensibilité négative. On peut considérer qu'une augmentation de la valeur du courant grille permet de diminuer la valeur de la tension V_{GS} et réduit le risque d'emballement thermique de la grille du transistor. Cependant, la diminution de la tension V_{GS} conduit à une augmentation de la résistance R_{DS}^{ON} ce qui augmente le risque d'emballement thermique par le canal Drain/Source.

2.1.b.5.2.j Comparatif des techniques de pilotage Les mesures réalisées pour une conduction directe montrent que le choix du pilotage impacte peu sur les pertes autant sur la grille que sur le canal de puissance de l'interrupteur. Lorsqu'un courant inverse parcourt l'interrupteur, l'utilisation d'une tension Grille/Source d'une valeur constante engendre des pertes élevées dans la grille. La présence d'un courant de grille élevé permet de réduire la résistance à l'état passant du JFET et donc de réduire la tension aux bornes de l'interrupteur. Cependant la conduction de la diode de roue libre limite ce phénomène. L'utilisation d'un courant de grille constant permet non seulement de réduire les pertes dans la grille ($S_{I_G}^{P_G}, S_{V_{GS}}^{P_G}$) mais également de diminuer les pertes totales au sein de l'interrupteur.

Le choix du pilotage du JFET s'est donc porté sur un courant de grille de valeur fixe. De plus, les différentes mesures de pertes montrent qu'il n'est pas nécessaire d'injecter un courant de grille important pour diminuer les pertes dans un interrupteur. Pour cette raison, le courant de grille I_G nécessaire à la polarisation du JFET utilisé dans la suite du document est fixé à 100 mA.

2.2 Établissement de modèles statiques des composants en vue du dimensionnement

Il a été mis en évidence que les caractéristiques électriques évoluent en fonction de la température. Il est donc nécessaire de prendre en compte ce comportement pour le dimensionnement de l'onduleur triphasé. Il a été décidé de développer des modèles des paramètres électriques des différents composants SiC à partir de résultats empiriques. Bien que les documents du constructeur montrent des caractéristiques statiques $I_D = f(V_{DS})$ pour plusieurs températures, elles ne sont pas suffisamment détaillées pour être exploitées. Ainsi, il est indispensable d'établir un modèle basé sur plusieurs échantillons afin d'obtenir un modèle utile pour le dimensionnement (calcul du nombre de puces nécessaires à mettre en parallèle, températures de jonctions, calcul du système de refroidissement nécessaire...).

2.2.a Caractérisation des composants SiC à l'état bloqué

Les mesures des caractéristiques $I_D = f(V_{DS})$ sont réalisées sur un traceur de courbes TEK370. Cet appareil permet de générer des courants de l'ordre de 1 nA pour des tensions de 2 kV. Les différents composants testés sont encapsulés au sein de boîtiers T0-247 par l'intermédiaire de plastique époxy. Afin de garantir la bonne tenue thermique, la température maximale appliquée ne dépasse pas les 150°C.

2.2.a.1 Diode SiC SDP30S120

La figure 2.15 montre l'évolution du courant I_D en fonction de la tension V_D pour une température allant de 20 à 140°C pour un pas de 20°C sur deux échantillons de diodes SDP30S120. Les mesures montrent que pour une tension de 1200 V (calibre du composant), les courants de fuites maximums atteints sont de l'ordre de 10 μ A. Les pertes à l'état bloqué de la diode SiC sont alors inférieures à 12 mW.




FIGURE 2.15 – Caractéristique $I_D = f(V_D)$ pour une diode SDP30S120 à l'état bloqué à différentes températures

2.2.a.2 JFET SJEP120R063

Bien que le transistor possède un seuil de conduction proche de 1 V, il est conseillé d'utiliser une tension Grille/Source pour bloquer le transistor égale à -15 V. Cette tension inverse est supportée par la diode D_{GS} et permet d'assurer à la fois des courants de fuites faibles et dans le cadre d'un bras d'onduleur d'éviter la remise en conduction par effet Miller. La figure 2.16 montre l'évolution du courant I_J en fonction de la tension V_{DS} pour une polarisation de la grille à -15 V à différentes températures pour deux échantillons de JFET.




FIGURE 2.16 – Caractéristique $I_j(V_{DS})$ pour un JFET SJEP120R063 à l'état bloqué à différentes températures et une tension V_{GS} égale à -15 V

On remarque que les courants de fuites restent similaires entre les deux échantillons. En effet, pour une température de 140°C , le courant de fuite au sein du JFET1 est de l'ordre de $3\ \mu\text{A}$ contre $1\ \mu\text{A}$ pour le JFET 2, pour une tension de 1200 V.

2.2.a.3 Conclusion sur les pertes à l'état bloqué

Les mesures des tensions et courants aux bornes des différents composants montrent que la puissance dissipée à l'état bloqué est faible, environ 12 mW pour la diode SDP30S120 et 4 mW pour le JFET SJEP120R063. Ces pertes représentent une infime partie des pertes engendrées par le fonctionnement normal des composants. Elles sont donc négligées pour la suite du document.

2.2.b Caractérisation des composants SiC à l'état passant

L'état de l'art a montré que la température influençait le comportement statique des composants (voir paragraphe 1.3.a.2.2.a) qui dans certains cas, peut conduire à la destruction des composants. Il est donc indispensable de quantifier l'impact de la température sur le comportement et plus particulièrement les pertes en conduction des différents composants SiC.

2.2.b.1 Diode SiC SDP30S120

La figure 2.17 présente les caractéristiques statiques d'un échantillon de diode SDP30S120 pour une température allant de 60 à 140°C pour un pas de 20°C .




FIGURE 2.17 – Caractéristique $I_D(V_{DS})$ pour une diode SDP30S120 à différentes températures

Les tracés montrent que la diode testée commence à conduire un courant I_D à partir de 700 mV à 60 °C. Pour un courant conduit de 15 A, la tension présente aux bornes de la diode est égale à 1,2 V. Une augmentation de la température de 60 à 140 °C provoque une diminution de la tension de seuil de 700 mV à 600 mV ainsi qu'une augmentation de la tension de 0,3 V pour un courant conduit de 15 A. Pour des faibles niveaux de courants (≤ 5 A), une augmentation de la température provoque une diminution des pertes. Au delà de cette limite, l'effet inverse est rencontré.

2.2.b.2 JFET SJEP120R063

La figure 2.18 montre l'évolution du courant I_D en fonction de la tension V_{DS} pour différentes températures de boîtier. Le transistor est polarisé par un courant I_G constant d'une valeur de 100 mA et est testé pour des courants I_D négatifs et positifs.

Pour la conduction d'un courant inverse, le courant de saturation du JFET est plus faible en valeur absolue qu'en conduction directe. On remarque également que la résistance du JFET au voisinage de zéro est la même quel que soit le signe du courant. Une augmentation de la température de 40 à 140 °C provoque une diminution du courant de saturation d'environ 23 A ainsi qu'une augmentation de la tension de 0,5 V pour un courant conduit de 10 A. On peut admettre que l'impact de la température sur la zone linéaire de fonctionnement du JFET ne dépend pas du signe du courant conduit.

Le fonctionnement sur la zone de saturation engendre des pertes importantes et n'est pas donc pas souhaitable pour notre application. Pour la suite du document, on considérait que le JFET à l'état passant peut être modélisé par une résistance dont la valeur dépend uniquement de la valeur de la température pour un niveau de polarisation constant.




FIGURE 2.18 – Caractéristique $I_D = f(V_{DS})$ pour un JFET SJEP120R063 à différentes températures

2.2.c Modélisation des composants SiC pour le dimensionnement

Bien que chaque échantillon de diode et de transistor possède des caractéristiques géométriques similaires, les disparités introduites lors de leur fabrication (épaisseur des couches, largeur de gravure...) provoque l'apparition de caractéristiques électriques différentes. Les modèles choisis pour les composants SiC sont basés sur des paramètres électriques simples.

- Pour la diode : si $V_D \geq V_0$ alors $I_D = \frac{V_D - V_0}{R_D}$ sinon $I_D = 0$.
- Pour le JFET : $I_J = \frac{V_{DS}}{R_{DS}^{ON}}$.

Pour chaque échantillon et chaque température testée, un script d'optimisation est utilisé pour minimiser l'erreur entre la caractéristique mesurée et les modèles. La figure 2.19 présente la méthode d'obtention des paramètres d'une diode. À partir des données de la tension mesurée aux bornes du semi-conducteur V_{mesure} , des équations du modèle choisis et d'un jeu de paramètres, il est possible de calculer une valeur de courant I_{modele} . Cette valeur est ensuite comparée à la valeur mesurée I_{mesure} à travers une fonction d'optimisation de type *fminsearch*. Cette fonction Matlab utilise le principe des moindres au carré afin de minimiser l'erreur entre I_{modele} et I_{mesure} en optimisant la valeur du jeu de paramètres. A la fin du processus, le script nous fournit un jeu de paramètres qui correspond au comportement de la diode sous test pour une température. Cette méthode est également utilisée sur les différentes mesures des JFET SJEP120R063.

La figure 2.20 présente un résultat d'optimisation entre les modèles et les caractéristiques d'une diode et d'un transistor à une température de 100 °C. Pour la diode, la validité du modèle à des courants inférieurs à 2 A est très discutable. Néanmoins, les pertes liées à ces valeurs de courants sont faibles si bien qu'elles impactent peu sur le dimensionnement.




FIGURE 2.19 – Méthode d’obtention des paramètres électriques des modèles des composants pour un échantillon et une température

Cette démarche permet d’obtenir l’évolution des paramètres du modèle (V_0 et R_D pour la diode, R_{DS}^{ON} pour le JFET) de chaque échantillon en fonction de sa température de jonction. Il est alors possible d’établir un modèle qui retranscrit le comportement moyen (Fig 2.21 et 2.22).

Les premières observations révèlent que l’évolution de la tension de seuil des différentes diodes en fonction de la température peut être considérée linéaire. Cette remarque n’est pas vérifiée pour la résistance série. Les données de la diode 2 montrent que sa résistance série est plus élevée que les autres échantillons testés d’environ $7\text{ m}\Omega$ soit 18 %. Cette différence propre à cette diode confirme la nécessité d’élaborer un modèle qui retranscrit le comportement moyen de plusieurs échantillons. Une possibilité pour augmenter la précision du modèle est d’augmenter le nombre d’échantillons testés. Cependant, la durée des tests incite à limiter ce nombre.

Afin de valider les modèles des composants, un interrupteur SiC a été caractérisé avec le traceur de courbes TEK371A. Les grandeurs électriques V_{SW} et I_{SW} sont tracées puis comparées aux estimations théoriques calculées à partir des paramètres électriques V_0 , R_D et R_{DS}^{ON} .

Pour vérifier le bon comportement des modèles, deux interrupteurs sont testés. Le premier sera constitué d’un JFET et d’une diode alors que le second est élaboré avec quatre JFET en parallèle et une diode en anti-parallèle. Pour faciliter l’interprétation du modèle théorique des interrupteurs testés, deux variables sont introduites, à savoir N_j et N_d qui représentent le nombre de JFET mis en parallèle et le nombre de diodes mis




FIGURE 2.20 – Exemples de modèles et de mesures pour une diode et un JFET




FIGURE 2.21 – Évolution des paramètres V_0 et R_D de la diode en fonction de la température




FIGURE 2.22 – Évolution de la résistance à l'état passant du JFET en fonction de la température

en parallèle. Pour chaque interrupteur testé, les caractéristiques statiques ($I_{SW} = f(V_{SW})$) ainsi que les pertes ($P_{SW} = f(I_{SW})$) sont tracés pour le modèle théorique et les mesures. Les erreurs entre les pertes du modèle théorique et les mesures sont également calculées puis tracées en fonction du courant I_{SW} . Les équations 2.6 présente la relation mathématique pour calculer l'erreur relative sur les pertes entre le modèle théorique ($P_{SW}^{theorique}$) et les mesures (P_{SW}^{mesure}). L'équation Erreur_relative présente l'avantage de ne pas obtenir une erreur relative importante lorsque le courant I_{SW} tend vers une valeur nul.

$$\begin{aligned}
 \text{Erreur_absolue}(W) &= |P_{SW}^{theorique} - P_{SW}^{mesure}| \\
 \text{Erreur_relative}(\%) &= \frac{|P_{SW}^{theorique} - P_{SW}^{mesure}|}{\max(1, P_{SW}^{theorique}, P_{SW}^{mesure})} \quad (2.6)
 \end{aligned}$$

La figure 2.23 présente la structure de l'interrupteur étudié.




FIGURE 2.23 – Structure de l'interrupteur SiC étudié avec $N_j = 1$ et $N_d = 1$

2.2.c.1 Relations des grandeurs électriques I_{SW} , V_{SW}

2.2.c.1.1 $I_{SW} > 0$ Pour un courant I_{SW} positif, seuls les N_j JFET conduisent. En conséquence :

$$\begin{aligned} I_J &= \frac{I_{SW}}{N_j} \\ V_{SW} &= R_{DS}^{ON}(T_A) I_J \\ I_D &= 0 \end{aligned} \quad (2.7)$$

2.2.c.1.2 $I_{SW} < 0$

Pour un courant I_{SW} négatif, deux cas sont possibles.

1. Les N_j JFET assurent seuls la conduction du courant $I_J = I_{SW}$, on retrouve les mêmes relations que pour la conduction d'un courant positif.

$$\begin{aligned} I_J &= \frac{I_{SW}}{N_j} \\ V_{SW} &= R_{DS}^{ON}(T_A) I_J \\ I_D &= 0 \end{aligned} \quad (2.8)$$

2. La tension V_{SW} est plus élevée que la tension de mise en conduction des diodes (V_0). Le courant I_{SW} se répartit donc entre les JFET et les diodes. En appliquant les lois de Kirchoff (équation 2.9), il est possible de retrouver la valeurs des courants au sein du JFET et de la diode (équation 2.9).

$$\begin{aligned} N_d I_D &= I_{SW} + N_j I_J \\ R_{DS}^{ON}(T_A) I_J &= -(V_0(T_A) + V_D(T_A) I_D) \end{aligned} \quad (2.9)$$


$$\begin{aligned}
 I_j &= \frac{-V_0(T_A)N_d + R_D(T_A)I_{SW}}{R_D(T_A)N_j + R_{DS}^{ON}(T_A)N_d} \\
 V_{SW} &= R_{DS}^{ON}(T_A)I_j \\
 I_D &= \frac{-V_0(T_A)N_d - R_{DS}^{ON}(T_A)I_{SW}}{R_D(T_A)N_j + R_{DS}^{ON}(T_A)N_d}
 \end{aligned} \tag{2.10}$$

2.2.c.1.3 Pertes statiques $P_{SW} = I_{SW} V_{SW}$ pour un interrupteur composé d'une diode et d'un JFET La figure 2.24 présente l'évolution des pertes statiques $P_{SW}^{I_{SW}} = f(I_{SW} V_{SW})$ d'un interrupteur SiC composé d'un JFET ($N_j = 1$) et d'une diode ($N_d = 1$). Les résultats issus des modèles de la diode et du JFET sont également tracés. L'interrupteur est testé pour une température ambiante variant entre 40 et 100 °C et pour un courant I_{SW} pulsé dont la valeur varie entre -30 et +30 A.


2.2.c.1.3.a Conduction directe Les caractéristiques statiques de l'interrupteur montrent que les mesures donnent des résultats similaires aux modèles du JFET. Néanmoins, l'utilisation d'un courant d'une valeur supérieure à 20 A induit une erreur entre les mesures et le modèle importante. Le tracé des erreurs relative et absolue présent en figure 2.25 confirme cette tendance. Pour un courant conduit de 10 A, une erreur absolue inférieure à 1 W (<10 %) est observée entre le courant mesuré et le courant calculé I_{SW} . On remarque que pour des courants conduits importants (>20 A), les erreurs augmentent de façon importantes.

En effet, pour ce niveau de courant, le transistor se rapproche de la saturation. Cette zone de fonctionnement assimilable à un coude provoque la modulation de la valeur de la résistance R_{DS}^{ON} en fonction de la valeur de la tension V_{SW} . Le modèle choisi pour modéliser le comportement du JFET n'est donc plus valide notamment pour les températures les plus élevées. En effet, les erreurs deviennent significatives entre le modèle et la mesure à 40 °C pour un courant conduit de 10 A contre 20 A à 100 °C. On peut donc considérer qu'une augmentation de la température réduit la plage de validité en courant du modèle de l'interrupteur.

2.2.c.1.3.b Conduction inverse Pour un faible niveau de courant I_{SW} , l'erreur entre la mesure du courant et le résultat issu du calcul du modèle est proche des 10 %. Cependant, on remarque une augmentation de l'erreur absolue dès que le courant est supérieur à 10 A. Ce phénomène est dû à la conduction de la diode. En effet, le choix du modèle $V_D = V_0 + R_D I_D$ donne naissance à une erreur importante pour des faibles niveaux de courant conduit (au sein de la diode). Ainsi, il est difficile d'avoir un résultat



(a) Caractéristique statique $I_{SW} = f(V_{SW})$



(b) Tracé des pertes $P_{SW}^{I_{SW}} = f(I_{SW})$

FIGURE 2.24 – Comparaison des grandeurs électriques $I_{SW} = f(V_{SW})$ et des pertes $P_{SW}^{I_{SW}} = f(I_{SW})$ dans un interrupteur composée d'un JFET et d'une diode pour plusieurs températures ambiantes T_{SW} et polarisé par un courant de grille de 100 mA




FIGURE 2.25 – Tracé des erreurs absolue et relative entre les pertes $P_{SW}^{I_{SW}} = f(I_{SW})$ mesurées et calculées à partir des modèles des composants SiC pour un interrupteur composé d'un JFET et d'une diode pour plusieurs températures ambiantes T_{SW} et polarisé par un courant de grille de 100 mA

précis. Un dernier point à mentionner est le début de la saturation du JFET qui provoque une erreur supplémentaire sur le modèle de l'interrupteur.

2.2.c.1.3.c Conclusion Le modèle de l'interrupteur en conduction inverse est moins précis qu'en conduction directe. Les différentes sources d'erreurs sont principalement dues au choix des modèles du comportement des composants SiC à l'état passant qui par leur simplicité ne prennent pas en compte l'intégralité du comportement des composants (coude de mise en conduction de la diode). De plus, contrairement aux modèles de composant basés sur les caractéristiques statiques de plusieurs échantillons, l'interrupteur testé regroupe un seul échantillon de transistor et de diode. Donc le comportement statique de l'interrupteur est forcément différent de son modèle moyen.

Un aspect à noter est l'augmentation de la précision du modèle lorsque la température du JFET augmente. Pour une plage d'utilisation de l'interrupteur entre +/-15 A (équivalente à la plage en courant de la modélisation des composants SiC), l'erreur entre le modèle et le résultat issu du calcul engendre une erreur maximale inférieure à 15 %.

2.2.c.1.4 Pertes statiques $P_{SW} = I_{SW} V_{SW}$ pour un interrupteur composé de quatre JFET et d'une diode Cet test à pour but de vérifier la validité du modèle du transistor lorsque plusieurs composants sont mis en parallèle. Pour cela, un second interrupteur a été testé dans les mêmes conditions que l'interrupteur précédent à savoir un transistor et une diode.

La figure 2.26 présente l'évolution des pertes $I_{SW} * V_{SW}$ en fonction de la valeur du courant conduit I_{SW} pour un interrupteur SiC composé de quatre transistors JFET et une diode pour un courant conduit allant de -100 A à +100 A et pour plusieurs températures ambiante.

2.2.c.1.4.a Conduction directe Pour un courant conduit positif, les pertes calculées à partir du modèle corréntent bien avec les pertes issues des mesures. En effet, l'erreur maximale observée pour un courant de 100 A est de 11 W soit une erreur relative inférieure à 10 %. On remarque que pour un courant supérieur à 70 A, l'erreur absolue subit une augmentation importante. Comme précédemment, on peut penser que le courant conduit à travers chaque transistor se rapproche du courant de saturation du composant.

2.2.c.1.4.b Conduction inverse Le tracé des pertes statiques montre que pour un même courant conduit, les pertes engendrées par l'interrupteur sont plus faibles en conduction inverse qu'en conduction directe. On peut donc supposer que la diode conduit. Cependant, la valeur du courant à partir de laquelle la diode entre en conduction n'est pas visible. On peut penser que le nombre important de transistors atténue l'impact de la diode sur les pertes. Le tracé des erreurs montre que pour un courant inférieur à 70 A en valeur absolue, l'erreur relative maximale est de 20 % entre le modèle et la mesure des pertes. Au delà de cette limite, on remarque que l'erreur relative diminue. On peut penser que pour un courant de 70 A, le courant à travers chaque transistor (17,5 A) se rapproche du courant de saturation (coude) ce qui se traduit par une augmentation de la tension aux bornes de l'interrupteur (voir figure 2.18). Cette augmentation de la tension V_{SW} provoque la mise en conduction de la diode D, ce qui limite la tension aux bornes de l'interrupteur. On peut alors penser que pour des fort niveaux de courant ($I_{SW} > 70A$), le comportement de la diode devient prépondérant devant le comportement des transistors. Sachant que le modèle de la diode (V_o, R_D) conduit à des erreurs plus faibles que le modèle du transistor (R_{DS}^{ON}), on peut penser que l'erreur sur les pertes diminue avec l'augmentation du courant I_{SW} . Cette observation est valable tant que les transistors au sein de l'interrupteur n'atteignent pas leur zone de saturation. L'augmentation du nombre de transistors permet d'éloigner cette limite.

2.3 Établissement de modèles des pertes en commutation

Les pertes en commutation naissent lors du changement d'état d'un interrupteur : passage d'un état de conduction à un état bloqué et inverse-



(a) Caractéristique statique $I_{SW} = f(V_{SW})$ (b) Tracé des pertes $P_{SW} = f(I_{SW})$ mesurées et calculées

FIGURE 2.26 – Comparaison des grandeurs électriques $I_{SW} = f(V_{SW})$ et des pertes $P_{SW} = f(I_{SW})$ dans un interrupteur composé de quatre JFET et d'une diode pour plusieurs températures ambiantes T_{SW} et polarisé par un courant de grille de 400 mA




FIGURE 2.27 – Tracés des erreurs absolues et relatives entre les pertes statiques $P_{SW} = f(I_{SW})$ mesurées et calculées à partir des modèles des composants SiC pour un interrupteur composé de quatre JFET et une diode pilotés par un courant de grille d'une valeur de 400 mA

ment. Elles dépendent fortement de la présence d'éléments indésirables au sein du composant encapsulé. La figure 2.28 montre la répartition des capacités et inductances associée à l'encapsulation d'une puce de transistor au sein d'un boîtier. La connexion entre les broches (Grille et Source) et la puce est réalisée par des fils de bonding tandis que la connexion entre la broche du drain et la puce est réalisée via une attache de puce de type brasure. Les fils de bonding engendrent la présence d'inductances référencées sur le schéma L_{SOURCE} , L_{GRILLE} tandis que L_{DRAIN} symbolise l'inductance d'accès entre l'attache de puce et la broche de drain, cette dernière est plus complexe à décrire.

Le canal Drain/Source de la puce est un canal unipolaire, il n'existe donc pas au sens propre de capacité C_{DS} . Cependant, la présence des deux jonctions PN symbolisées par les diodes D_{GD} et D_{GS} (voir figure 2.5) provoquent l'apparition de deux capacités C_{GD} et C_{GS} . Ce comportement capacitif apparent est répercuté sur le canal Drain Source sous la forme d'une capacité C_{DS} . De plus, il est important d'ajouter l'influence de l'encapsulation de la puce au sein du boîtier. Tout ces éléments contribuent à l'augmentation des pertes en commutation et produisent une élévation de la température de jonction entraînant une diminution du rendement voire la destruction de l'interrupteur. La mesure de ces pertes est donc nécessaire afin de prédire le comportement dynamique du composant notamment lorsque celui-ci est utilisé au sein de convertisseurs et tout spécialement à une fréquence de commutation élevée.

Cette section présente une procédure pour mesurer les énergies de commutation au sein d'un interrupteur de puissance composé de transistor JFET Normally-Off et de diodes Schottky SiC. La première partie sera axée




FIGURE 2.28 – Capacités et inductances internes au transistor SJEP120R063 encapsulé dans un boîtier T0-247

sur le développement de différentes cartes de puissance nécessaires au pilotage du JFET. Une méthode de calcul des énergies de commutation sera proposée et testée sur la platine de test pour différentes structures d'interrupteurs et différentes configurations de commande rapprochée. Au final, un comparatif des différents tests sera réalisé afin de dégager une configuration de driver (R_{G_dyn} , C_{GS}) optimale pour la commutation du JFET.

2.3.a Banc de caractérisation dynamique pour JFET Normally-Off

Pour étudier le comportement dynamique d'un transistor, il est indispensable de l'incorporer au sein d'une cellule de commutation. Le choix s'est porté sur un hacheur abaisseur de tension. Cependant, des emplacements sont prévus afin d'ajouter ou non des diodes et des JFET. Il est ainsi possible d'élaborer un bras d'onduleur. Ce degré de liberté permet entre autres de voir l'influence parasite de l'ajout d'un composant (transistor ou diode) sur le comportement dynamique d'un interrupteur SiC. La figure 2.29 montre sur la partie gauche le schéma de puissance du convertisseur et sur la partie de droite une vue de la carte de puissance.

Les tensions V_{SW} et V_{GS} sont mesurées avec des sondes de tensions P5100A (2,5 kV - 500 MHz - 1,5 pF) et P6139 (300 V - 500 MHz - 8 pF). De même, le courant commuté au sein du JFET est mesuré à travers une résistance shunt (SDN-414-025) d'une valeur de 25 m Ω et possédant une bande passante de 1,2 GHz.

En observant les documents constructeurs du transistor, on remarque que les énergies de commutation du composant sont tracées en fonction du courant commuté pour une tension donnée (600 V). Cependant, le canal Drain/Source possède un comportement capacitif (C_{GD} , C_{GS} ...) qui varie




FIGURE 2.29 – Banc de commutation pour caractériser dynamiquement le transistor SJEP120R063 et la diode SDP30S120

en fonction de la tension V_{DS} , il est donc nécessaire d'analyser l'effet de la tension sur les énergies en commutation.

2.3.a.1 Carte de génération des signaux de commande

Une carte électronique munie d'un CPLD (figure 2.30) a été élaborée afin de générer les signaux logiques de commandes nécessaires à la commutation du JFET. Afin de limiter le phénomène d'auto-échauffement des composants sous test, la méthode de la double impulsion est utilisée (voir figure 1.29). Il est important de garantir un courant constant entre les deux commutations du transistor (mise en conduction et blocage), pour cette raison, la charge est constituée d'une inductance d'une valeur élevée. Le choix s'est porté sur une inductance à air monocouche avec une bande passante de 1,9 MHz dont la valeur est de 1,25 mH.

La carte CPLD est munie de deux potentiomètres à crans (commutateur), le premier est destiné à la variation de la durée T_{COND1} qui permet à l'inductance de fixer la valeur du courant commuté pour différentes valeurs de tension. Le second est dédié à la variation de la durée T_{BLOC2} afin de prévenir l'apparition d'un court circuit franc, sa durée minimale est de 5 μ s. Il a été décidé de fixer la durée T_{COND3} à 5 μ s.

La carte CPLD peut générer jusqu'à quatre signaux de commandes différents. Cette option qui peut être utilisée offre donc la possibilité de piloter des convertisseurs DC/DC synchrones.




FIGURE 2.30 – Carte CPLD qui génère les signaux de commande en double impulsion

2.3.a.2 Carte driver

La commande rapprochée utilisée pour piloter le JFET est constituée d'un driver Semisouth SGDR600P1. La figure 2.31 présente la structure simplifiée du driver Semisouth.




FIGURE 2.31 – Schéma simplifié du fonctionnement du driver SGDR600P1 de Semisouth

L'étude qui suit présente succinctement le fonctionnement du driver Semisouth lors de la mise en conduction et lors du blocage du JFET. Il existe également une étape intermédiaire qui correspond au choix du point de polarisation mais elle ne sera pas présentée car elle n'influence pas le comportement dynamique du transistor. L'appellation de la résistance R_{GON} & R_{GOFF} est choisie par le constructeur pour montrer que cette résistance influence la mise en conduction ainsi que le blocage du transistor. Afin d'éviter cette éventuelle confusion, cette résistance sera appelée par la suite R_{G_dyn} .




FIGURE 2.32 – Parcours du courant I_G au sein de la commande rapprochée SGDR600P1 durant la mise en conduction d'un JFET SJEP120R063

2.3.a.2.1 Comportement du driver lors de la mise en conduction d'un JFET Normally-Off La figure 2.32 présente le parcours du courant I_G au sein de de la commande rapprochée lors de la mise en conduction d'un transistor JFET SJEP120R063.

À l'état bloqué, la tension V_{GS} du transistor SiC est égale à -15 V (V_{EE}). Lorsqu'un échelon de tension apparait en sortie du driver, un courant de grille de valeur importante est généré ce qui va provoquer le changement d'état de conduction du transistor. La valeur maximale du courant de grille I_G (I_G^{ON}) dépend de la résistance R_{G_dyn} ainsi que des tensions d'alimentation V_{CC} et V_{EE} du driver IXDD509. Il existe d'autres éléments (résistances et inductances) dû principalement à la longueur et à la nature de la boucle parcourus par le courant I_G . La présence de ces éléments se traduit par une limitation de I_G^{ON} (eq 2.11). Pour quantifier l'impact de ces éléments sur le courant I_G^{ON} , on introduit une variable $R_{CONNEXION}$.

$$I_G^{ON} = \frac{V_{CC} - (V_{GS}(t=0))}{R_{CONNEXION} + R_{G_dyn}} = \frac{V_{CC} - (V_{EE})}{R_{CONNEXION} + R_{G_dyn}} \quad (2.11)$$

En observant les documents techniques fournis par le constructeur [61], il est possible d'évaluer la valeur de $R_{CONNEXION}$. Pour une résistance R_{G_dyn} de $1\ \Omega$ à $V_{CC} = -|V_{EE}| = 15\text{ V}$, le courant maximal fourni par la commande atteint 6 A . La résistance équivalente $R_{CONNEXION} + R_{G_dyn}$ parcourue par le courant I_G est donc égale à $5\ \Omega$ ($R_{CONNEXION} + R_{G_dyn} = \frac{30}{6}$) soit une résistance $R_{CONNEXION}$ égale à $4\ \Omega$. Il est cependant difficile de déterminer avec précision cette résistance car elle est intrinsèquement liée au driver utilisé ainsi qu'à la valeur de la température des différents éléments parcourus par le courant I_G .

Cette phase de transition génère beaucoup de pertes dans la grille du transistor. Il est possible de limiter l'énergie dissipée en agissant sur la partie logique de la commande rapprochée. En effet, la durée de la mise en conduction peut être réglée par l'intermédiaire d'une capacité utilisée au sein de la partie logique du SGDR600P1.

2.3.a.2.2 Comportement du driver lors du blocage d'un JFET Normally-Off La figure 2.33 présente le circuit équivalent de la commande rapprochée SGDR600P1 lors du blocage du transistor JFET SJEP120R063.




FIGURE 2.33 – Parcours du courant I_G au sein de la commande rapprochée SGDR600P1 durant le blocage d'un JFET SJEP120R063

Lors du blocage du transistor, le même circuit que lors de la mise en conduction est utilisé. Cependant, la conduction de la diode D_{GS} implique la présence d'une tension de 2,6 V (à 140 mA conduit) entre la jonction Grille/Source. De ce fait, la relation 2.11 n'est plus valable. L'équation 2.12 montre la relation entre la valeur du courant de blocage et les éléments du driver.

$$I_G^{OFF} = \frac{V_{EE} - V_{GS}(I_G=140mA)}{R_{CONNEXION} + R_{G_dyn}} = \frac{-17,6}{4 + R_{G_dyn}} \quad (2.12)$$

Bien que le transistor possède la capacité de commuter des puissances importantes dans des temps inférieurs à 50 ns, la présence de l'inductance de source qui est commune à la partie commande et à la partie puissance pose problème. En effet, l'intégralité des courants I_j et I_G circule à travers L_{SOURCE} . Ainsi lors de l'ouverture de ce circuit des oscillations parasites sont produites et répercutées non seulement sur la tension V_{DS} mais également sur la tension V_{GS} . Ces oscillations peuvent atteindre des valeurs critiques et endommager le driver ainsi que le composant lui-même. Par exemple, pour un courant commuté de 15 A en 100 ns avec une inductance de l'ordre de 100 nH, la surtension calculée via la relation $V_{GS} = L_{SOURCE} \frac{dI_S}{dt}$ atteint 15 V.

Une recommandation préconisée par le constructeur est d'ajouter une capacité C_{GS} entre la Grille et la Source afin de limiter la valeur de ces surtensions. Cependant l'ajout d'une capacité externe au boîtier implique une augmentation de la puissance en sortie du driver. Une autre possibilité est de diminuer la valeur du courant de blocage. Cependant, la commutation du transistor est plus longue et génère plus de pertes. Ces deux aspects peuvent devenir critiques lorsque le transistor fonctionne avec une fréquence de commutation élevée. Il existe donc un compromis entre vitesse de commutations et oscillations parasites engendrées. Ce choix est

principalement lié à la valeur des éléments parasites internes au boîtier ainsi qu'aux pertes autorisées pour garantir des températures de jonction acceptables pour le composant.

2.3.b Détermination des pertes lors des commutations des semi-conducteurs

La détermination des temps de commutation est nécessaire pour estimer les énergies de commutation d'un transistor. Le temps de commutation d'un transistor dépend à la fois de la tension et du courant. Un protocole de test a été développé afin de faciliter l'estimation des pertes en commutation.

2.3.b.1 Détermination des temps de commutation

De manière générale, on définit quatre instants correspondant à la progression des grandeurs électriques entre deux seuils. Couramment, ces seuils sont équivalents à 10 et 90 % des valeurs maximales commutées. La figure 2.34 présente l'allure simplifiée des grandeurs électriques (tension et courant) durant la mise en conduction et le blocage du JFET.




FIGURE 2.34 – Allures simplifiées des grandeurs électriques d'un JFET au sein d'un interrupteur lors de sa commutation

2.3.b.1.1 Détermination du temps de commutation du transistor

Le temps de commutation d'un transistor correspond à la durée nécessaire

afin que le transistor puisse changer d'état de conduction. Durant ce laps de temps, le composant dissipe plus d'énergie qu'à l'état statique. L'utilisation des temps de montée/descente du courant (T_{RISE}^I, T_{FALL}^I) et de la tension (T_{RISE}^V, T_{FALL}^V) ne permet pas d'estimer cette durée avec précision. En effet, il existe des phénomènes tels que des oscillations parasites et des retards qui perturbent le comportement du transistor. Pour estimer le temps de commutation, on se basera sur l'étude des instants/durées T_1 , T_2 , T_3 et T_4 .

2.3.b.1.1.a Comportement du transistor durant sa mise en conduction À l'état bloqué, le transistor conduit un courant nul, les pertes dynamiques sont nulles. On considère que, les pertes en commutation naissent si et seulement si le courant au sein du transistor dépasse le seuil des 10 % du courant au sein de l'inductance : $T_2 = t(I_{SW} > 10\% I_L)$. La mise en conduction du transistor est terminée dès que la tension à ses bornes est considérée nulle : $T_3 = t(V_{SW} < 10\% E)$. L'équation 2.13 présente la relation entre la valeur de la durée de la mise en conduction d'un JFET et des instants T_2 et T_3 .

$$T_{ON} = T_3 - T_2 \quad (2.13)$$

2.3.b.1.1.b Comportement du transistor durant son blocage Lorsque le JFET conduit un courant continu, la tension présente à ses bornes est quasiment nulle. Le transistor dissipe donc une puissance nulle. Le blocage du transistor va provoquer une augmentation de la tension ainsi qu'une diminution du courant. Le début de la commutation du transistor est donc engendré par l'augmentation de la tension : $T_1 = t(V_{DS} > 10\% E)$. De même, la fin de la commutation sera atteinte lorsque le courant conduit au sein du JFET sera nul $T_4 = t(I_{SW} < 10\% I_L)$. L'équation 2.13 présente la relation entre la valeur de la durée de blocage d'un JFET et des intervalles temporels T_1 et T_4 .

$$T_{OFF} = T_4 - T_1 \quad (2.14)$$

2.3.b.1.2 Calculs des énergies de commutation La connaissance des instants (T_1 à T_4) permet de calculer les énergies dissipées par le composant pendant sa commutation. L'équation 2.15 montre la relation entre les énergies fournies durant la mise en conduction E_{ON}^{JFET} et le blocage E_{OFF}^{JFET} du JFET en fonction des grandeurs électriques V_{DS} et I_{SHUNT} ainsi que les instants T_3 et T_2 .

$$\begin{aligned}
 E_{ON}^{JFET} &= \int_{T_2}^{T_3} V_{SW}(t) I_{SHUNT}(t) dt \\
 E_{OFF}^{JFET} &= \int_{T_1}^{T_4} V_{SW}(t) I_{SHUNT}(t) dt \\
 E_{OFF}^{JFET} &= E_{ON}^{JFET} + E_{OFF}^{JFET}
 \end{aligned}
 \tag{2.15}$$

2.3.b.1.3 Exemples de commutation d'un transistor SJEP120R063 pour une tension de 600 V et un courant de 16 A

2.3.b.1.3.a Mise en conduction du JFET SJEP120R063 La figure 2.35 présente un exemple d'allure des grandeurs électriques I_{SHUNT} et V_{SW} aux bornes d'un interrupteur constitué d'un JFET et d'une diode lors de sa mise en conduction pour une tension de 600 V et un courant commuté de 16 A.




FIGURE 2.35 – Exemple des allures des grandeurs électriques V_{SW} et I_{SHUNT} durant la mise en conduction d'un transistor SJEP120R063 à une tension de 600 V et un courant de 16 A

L'allure des chronogrammes montre la présence d'un pic sur le courant I_{SHUNT} lors de la mise en conduction du transistor. Le pic de courant correspond principalement à des évacuations d'énergie stockée dans les capacités des interrupteurs SW_1 et SW_2 (diode et transistor) [7]. Ce courant parasite provoque une augmentation de la puissance instantanée et donc de l'énergie de commutation.

Un second phénomène mis en évidence sur le chronogramme est la présence d'oscillations parasites sur les grandeurs électriques. Ces oscillations qui traduisent des échanges d'énergies entre les inductances et capacités du composant engendrent non seulement du bruit de commutation mais également des pertes au sein du boîtier. Cependant, ces pertes sont faibles car la tension présente aux bornes de l'interrupteur est faible ($V_{SW} \approx 0 V$). La pulsation du circuit oscillatoire ω_{osc} dépend à la fois de la valeur de l'inductance L_{ISHUNT} et de la capacité C_{ISHUNT} parcourus par le courant I_{SHUNT} (équation 2.16).

$$\omega_{osc} = \frac{1}{\sqrt{L_{ISHUNT} C_{ISHUNT}}} \quad (2.16)$$

De plus la présence d'une inductance de source L_{SOURCE} pose problème (figure 2.36). En effet, lors de l'ouverture du transistor, une surtension apparaît aux bornes de l'inductance de source L_{SOURCE} . Cette surtension est répercutée à la fois sur la tension V_{SW} ainsi que sur la tension V_{GS} . Il se produit un phénomène similaire aux bornes de l'inductance L_{GRILLE} cependant, le courant transisté et les fronts de commutation du courant I_G sont faibles par rapport au courant I_{SW} . On peut alors considérer que les surtensions occasionnées sur la tension V_{GS} par la présence L_{GRILLE} sont négligeables par rapport à la présence de L_{SOURCE} .

Ainsi pendant la commutation, le transistor n'est pas piloté uniquement par le driver mais il est contrôlé à la fois par la commande rapprochée et les éléments parasites internes du boîtier. En considérant que le courant au sein de l'inductance de source ($L_{SOURCE} = 10 nH$) est de 50 A et que le transistor commute en 50 ns. L'amplitude maximale atteinte par les oscillations parasites est égale à 10 V.




FIGURE 2.36 – Problème lié à l'inductance de source L_{SOURCE}

Sur ce relevé, la décroissance de la tension de 540 à 60 V est réalisée en 40 ns soit une pente $\frac{dV_{SW}}{dT_{FALL}}$ égale à $12 kV/\mu s$. Le courant au sein du composant augmente de 1,6 à 14,4 A en un peu moins de 10 ns, ($\frac{dI_{SHUNT}}{dT_{RISE}} = 2 kA/\mu s$). Cependant, le courant maximal I_{SHUNT} durant la commutation du JFET atteint

une valeur maximale de 43 A soit environ trois fois la valeur du courant commuté.

L'étude temporelle des grandeurs électriques montre que la durée de commutation T_{ON} du transistor SJEP120R063 est d'environ 50 ns pour une énergie estimée à 480 μJ .

2.3.b.1.3.b Blocage du JFET SJEP120R063 La figure 2.37 présente les allures des grandeurs électriques I_{SHUNT} et V_{SW} aux bornes du JFET sous test lors de son blocage pour une tension de 600 V et un courant commuté de 16 A.




FIGURE 2.37 – Exemple des allures des grandeurs électriques V_{SW} et I_{SHUNT} durant le blocage d'un transistor SJEP120R063 à une tension de 600 V et un courant de 16 A

Durant le blocage du JFET, la croissance de la tension de 60 à 540 V dure environ 30 ns ($\frac{dV_{SW}}{dT_{RISE}} = 16 \text{ kV}/\mu\text{s}$). La décroissance du courant I_{SHUNT} de 14,4 à 1,6 A est réalisée en 35 ns ($\frac{dI_{SHUNT}}{dT_{FALL}} = 400 \text{ A}/\mu\text{s}$). Les chronogrammes montrent que le JFET se bloque en l'espace de 40 ns et dissipe durant ce temps une énergie de 100 μJ . Il existe des oscillations parasites sur le courant commuté même quand la tension V_{SW} est établie. Ainsi, tant que le courant commuté n'a pas atteint sa valeur finale en régime stationnaire (courant de fuite au blocage), le composant va générer des pertes.

2.3.b.1.3.c Conclusion Les relevés des grandeurs électriques montrent que le JFET Normally-Off peut changer d'état de conduction avec des temps de commutation très faibles. Les figures 2.35 et 2.37 montrent que des

pentés de l'ordre de $16 \text{ kV}/\mu\text{s}$ et $2 \text{ kA}/\mu\text{s}$ peuvent être atteints par la tension V_{SW} et le courant I_{SHUNT} . Cependant, cette vitesse de commutation engendre des phénomènes parasites notamment à cause des inductances des fils de bonding et des capacités parasites au sein de l'interrupteur. Ces éléments parasites provoquent l'apparition de surtensions lorsque le transistor se bloque et l'apparition d'un pic de courant lors de sa mise en conduction. Il en résulte une augmentation des énergies de commutation. Un phénomène secondaire est l'apparition d'oscillations parasites qui augmentent les pertes au sein du boîtier. Les premières observations montrent que ces pertes semblent plus élevées à la mise en conduction par rapport au blocage du transistor. Pour pallier ce problème, une technique simple est de limiter les fronts de commutation du courant et de la tension. Pour cela, on peut ajouter des circuits électriques de type « snubber » ainsi que des circuits d'aide à la commutation (« CALC »). Ces circuits externes fonctionnent sur le même principe, une dissipation d'énergie au sein d'éléments passifs. Une autre possibilité est d'agir sur la commande rapprochée afin de réduire la valeur de la grandeur de commande du transistor. Cette technique présente l'avantage de ne pas ajouter d'éléments et donc limite le risque de défaillance du convertisseur.

2.3.c Étude des énergies de commutation au sein d'un interrupteur de puissance

Cette section s'attarde sur l'étude des énergies de commutation dissipées par un interrupteur de puissance utilisant le transistor SJEP120R063 avec/sans la diode SDP30S120. Les premiers tests seront réalisés afin de quantifier l'apport de l'ajout d'une diode de roue libre sur les énergies de commutation. La seconde partie s'attardera sur l'étude des éléments passifs du driver développé par Semisouth « SGDRP600P1 ».

2.3.c.1 Modélisation des énergies de commutation

Un protocole de test a été développé afin de quantifier l'impact de la tension et du courant sur les énergies de commutation. Cette estimation est rendue possible par l'étude temporelle des grandeurs électriques V_{SW} et I_{SHUNT} . Pour chaque valeur de tension et courant testés, un script de calcul sous Matlab/Octave est utilisé afin de déterminer les temps de commutation ainsi que les énergies de commutation durant la mise en conduction et le blocage du transistor. Une fonction du type « polyfit » est ensuite appliquée aux résultats afin de quantifier l'impact de la valeur du courant commuté sur les énergies de commutation.

2.3.c.2 Influence de la structure du bras d'onduleur


Le paragraphe 2.1.b.2 a montré que le JFET Normally-Off possède un comportement proche d'une triode lorsqu'il est piloté au blocage. Ainsi, la réalisation de convertisseurs sans diode de roue libre (externe et interne) est possible. Cependant, la puissance dissipée pendant les temps morts est plus importante comparée à l'utilisation d'une diode. De ce fait, il est conseillé d'ajouter une diode de roue libre afin de limiter ces pertes. L'ajout d'une diode implique l'ajout d'une capacité parasite qui augmente les énergies de commutation au sein d'un interrupteur. Il est donc important de quantifier l'influence de la présence de la diode sur les énergies de commutation d'un interrupteur.

Pour cela, différentes structures de hacheurs sont testées. Un premier hacheur uniquement constitué de JFET Normally-Off est testé. Ainsi, les énergies de commutation d'un interrupteur constitué d'un JFET pourront être modélisées. Ensuite, une deuxième structure est testée, cette dernière incorpore les diodes de roue libre. Ainsi, en comparant les résultats, il est possible de déduire l'influence dynamique de la présence de diode de roue libre sur le comportement d'un interrupteur de puissance.


La figure 2.38 présente les deux structures étudiées. La commande rapprochée utilisée pour piloter les JFET est constituée d'un driver Semisouth SGDRP600P1 dans la configuration préconisée par le constructeur Semisouth ($R_{G, dyn} = 1\Omega$). Dans les deux cas d'étude, la commande rapprochée reste inchangée afin de limiter les influences extérieures et donc de garantir un comparatif uniquement lié à la structure de l'interrupteur étudié. Bien qu'existantes, les inductances liées aux câblages ne sont pas représentées.

2.3.c.2.1 Allures des grandeurs électriques V_{SW} et I_{SHUNT} Les figures 2.39 et 2.40 présentent l'allure des tensions et courants relevées aux bornes des deux interrupteurs pour une tension d'entrée de 600 V et un courant commuté de 16 A.

2.3.c.2.1.a Blocage de l'interrupteur SW_2 Lors de l'ouverture de l'interrupteur SW_2 , le temps de commutation est plus faible pour une structure sans diode par rapport à une structure avec diode de roue libre (Tableau 2.10). En effet, durant toute la phase de caractérisation, la diode de roue libre D_2 est bloquée, elle ne participe donc pas au changement d'état de conduction de l'interrupteur SW_2 . En conséquence, la présence de la diode de roue libre peut se limiter à l'ajout d'une capacité C_{DS} supplémentaire. Bien que la réduction de la capacité permette la diminution des temps T_{RISE}^V , T_{FALL}^V , elle génère au sein de l'interrupteur un pic de tension d'une valeur de 120 V. Un dernier phénomène à noter est la présence d'oscillations parasites dont l'amplitude est plus faible dans le cadre de l'utilisation




(a) Hacheur abaisseur de tension à JFET Normally-Off



(b) Hacheur abaisseur de tension à JFET Normally-Off et diodes Schottky SiC

FIGURE 2.38 – Structures des hacheurs abaisseur pour quantifier l’impact de la présence d’une diode de roue libre sur les énergies de commutation d’un interrupteur SiC



(a) Blocage de l’interrupteur

(b) Mise en conduction de l’interrupteur

FIGURE 2.39 – Allure de la tension V_{DS} lors du blocage et de la mise en conduction de l’interrupteur SiC




FIGURE 2.40 – Allures du courant I_{SHUNT} lors du blocage et de la mise en conduction de l'interrupteur SiC

d'une diode de roue libre. Cette remarque est vérifiée par l'observation des chronogrammes du courant. En effet, les oscillations maximales atteintes par le courant sont d'environ 6 A pour une structure sans diode contre 1 A pour la structure avec diode. Même si ces oscillations parasites sont amorties, elles génèrent des puissances instantanées importantes (environ 6 kW contre 2,4 kW) et augmentent le bruit de commutation.

Interrupteur testé	Grandeurs	Tension, E(V)			
		100 V	200 V	400 V	600 V
JFET	T_{RISE}^V (ns)	15	17	25	28
JFET et diode		12	17	26	38
JFET	$\frac{ 0,9E-0,1E }{T_{RISE}^V}$ (kV/ μ s)	6,7	11,7	16	21,5
JFET et diode		8,3	11,7	15,4	15,8

TABLE 2.10 – Récapitulatif des temps de montée calculés sur la tension V_{SW} au blocage d'un interrupteur composé d'un JFET avec ou sans diode de roue libre pour un courant de 16 A

2.3.c.2.2 Mise en conduction de l'interrupteur SW_2 L'observation de la figure 2.39b montre qu'il existe une différence entre la valeur de la tension V_{SW} à l'état statique entre les deux structures étudiées. En effet, lorsque les deux interrupteurs (SW_1 et SW_2) sont pilotés au blocage, le courant de

sortie transite à travers le JFET situé en parallèle de la charge (SW_1). Ceci est rendu possible par l'effet triode du JFET Normally-Off (voir figure 2.7). Cependant, la tension aux bornes du transistor est plus importante comparée à l'utilisation d'une diode de roue libre Schottky. Les caractéristiques statiques en figure 2.7 montrent que pour un courant conduit de 16 A, la tension présente aux bornes de l'interrupteur est égale à 1,4 V pour une diode Schottky contre 17 V pour un transistor pour une grille polarisée à -15 V.

Bien que la capacité parasite des interrupteurs soit réduite, le pic présent sur le courant I_{SHUNT} atteint une valeur maximale de 45 A quelle que soit la structure étudiée.

Le tableau 2.11 présente les temps de commutation à la mise en conduction de l'interrupteur SW_2 . Les résultats obtenus par le script de calcul montrent que les temps de commutation à la mise en conduction de l'interrupteur sont équivalents quelle que soit la structure adoptée.

Interrupteur testé	Grandeurs	Tension, E(V)			
		100 V	200 V	400 V	600 V
JFET	T_{FALL}^V (ns)	23	32	42	51
JFET et diode		28	35	43	50
JFET	$\frac{ 0,1E-0,9E }{T_{FALL}^V}$ (kV/ μ s)	4,3	6,3	9,5	11,8
JFET et diode		3,5	5,7	9,3	12

TABLE 2.11 – Récapitulatif des temps de descente calculés sur la tension V_{SW} à la mise en conduction d'un interrupteur composé d'un JFET avec ou sans diode de roue libre pour un courant de 16 A

2.3.c.3 Énergies de commutation au sein d'un interrupteur muni ou non d'une diode de roue libre

La figure 2.41 montre les tracés des énergies de commutation à la mise en conduction et au blocage de l'interrupteur SW_1 composé d'un JFET avec ou sans diode de roue libre.

Lors de la mise en conduction de l'interrupteur, les énergies dissipées entre les deux structures sont équivalentes (points confondus). Cependant, pour une tension de 600 V, il semble que la structure sans diode de roue libre dissipe environ 20 μ J de moins qu'une structure avec diode de roue libre.




FIGURE 2.41 – Estimation des énergies de commutation de l'interrupteur SW_2 composé d'un JFET avec ou sans diode de roue libre pour plusieurs valeurs de courant I_{SHUNT} et de tension V_{SW}

Une augmentation du courant commuté de 2 à 16 A provoque une augmentation de l'énergie à la mise en conduction de l'interrupteur entre $70 \mu J$ à 400 V et $120 \mu J$ à 600 V.

Lors du blocage de l'interrupteur, les pertes dissipées peuvent être considérées inférieures à $150 \mu J$. On note qu'à 600 V, les résultats des énergies de commutations réalisées à faible courant ($I_{SHUNT} < 8 A$) s'éloignent de la tendance. Cependant, les résultats restent dans des valeurs cohérentes par rapport aux valeurs trouvées dans l'état de l'art, on peut penser que ces données sont dues à l'imprécision du calcul du temps de commutation à l'ouverture plutôt qu'à un phénomène lié au fonctionnement du transistor.

2.3.c.4 Conclusion sur les énergies de commutation engendrée par la présence d'une diode de roue libre au sein d'un interrupteur SiC

L'étude du comportement dynamique d'un interrupteur composé d'un transistor avec ou sans diode de roue libre montre que l'interrupteur dissipe moins d'énergie lorsqu'une diode de roue libre est utilisée. Cette observation est vérifiée pour une tenue en tension de 600 V et un courant commuté de 2 à 16 A. Bien que la différence mesurée soit minime (environ $20 \mu J$), elle représente à une fréquence de 100 kHz environ 2 W ($100000 \times 20e^{-6}$) de pertes supplémentaires par transistor. Un autre facteur à prendre en compte est la présence d'oscillations plus importante en terme d'amplitude sur les grandeurs électriques (tension et courant). Bien que diminués, ces phénomènes (surtension et sur-courant) demeurent présents sur les signaux électriques.

Ainsi, l'utilisation d'interrupteurs sans diode de roue libre à des fréquences de commutation élevées ne semble pas pertinent. Elles peuvent cependant être une solution alternative pour des applications qui imposent des contraintes d'intégration importantes ou bien une solution de remplacement des diodes à haute température.

2.3.d Influence des éléments passifs

L'état de l'art a montré que la commande rapprochée influençait grandement le temps de commutation du transistor. De ce fait, plusieurs configurations de driver Semisouth sont testées afin de mesurer l'influence de la valeur de la résistance R_{G_dyn} ainsi que la valeur de la capacité C_{GS} sur les énergies de commutation à la mise en conduction et au blocage. La figure 2.42 montre le driver utilisé ainsi avec les éléments susceptibles de changer R_{G_dyn} et C_{GS} .




FIGURE 2.42 – Hacheur abaisseur de tension utilisé pour quantifier l'impact des éléments passifs R_{G_dyn} et C_{GS} sur le comportement d'un interrupteur SiC composé d'un transistor et d'une diode

2.3.d.1 Influence de l'ajout d'une capacité Grille/Source C_{GS}

L'ajout d'une capacité entre la grille et la source permet de stabiliser la tension V_{GS} et plus particulièrement lorsque le transistor change d'état de conduction. Cependant, la constante de temps de la tension de grille augmente ($\tau = R_{G_dyn} C_{GS}$) ce qui introduit un retard entre le signal de commande et la commutation du composant. Le tableau 2.12 présente les différentes valeurs de capacité C_{GS} testées au sein du driver SGDR600P1. Les mesures sont réalisées avec une résistance R_{G_dyn} fixée à 1Ω .

2.3.d.1.1 Mise en conduction de l'interrupteur SW_2 La figure 2.43 montre l'influence de la valeur de la capacité C_{GS} sur la tension et le courant lors de la mise en conduction du JFET.

C_{GS} (nF)				
0	1	2,2	4,7	10

TABLE 2.12 – Inventaire des valeurs de la capacité C_{GS} testée au sein du driver SGDR600P1 sur le banc de commutation




FIGURE 2.43 – Allures des grandeurs électriques lors de la mise en conduction d'un interrupteur composé d'un JFET et d'une diode de roue libre pour différentes valeurs de capacité C_{GS} et une résistance R_{G_dyn} égale à $1\ \Omega$

Pour une décroissance de la tension V_{SW} de 540 à 60 V, le temps de descente atteint sans l'utilisation de capacité externe est de l'ordre de 38 ns contre 28 ns pour une capacité de 10 nF. Ainsi, l'ajout d'une capacité permet de réduire le temps de descente de la tension et donc d'augmenter les pentes de tension. Le tableau 2.13 confirme cette tendance avec le calcul des pentes de la décroissance de la tension V_{SW} . Les calculs montrent que la pente maximale est obtenue lorsqu'une capacité externe C_{GS} de 4,7 nF est utilisée.

L'observation de la figure 2.43b montre qu'une augmentation de la valeur de la capacité C_{GS} permet de réduire la valeur maximale du courant I_{SHUNT} durant la commutation. En effet, sans capacité, le courant maximal atteint est égal à 44 A contre 36 A avec une capacité Grille/Source de 10 nF soit une réduction de 8 A.

Le tableau 2.13 présente les valeurs des temps de montée du courant calculées à partir du chronogrammes du courant I_{SHUNT} pour une montée du courant entre 10 et 90 % du courant commuté (16 A). Une augmentation de la capacité de 0 à 10 nF provoque une diminution de la pente en courant de 40 % (2,1 contre 1,2 kA/ μ s).

Un dernier point à aborder est l'amplitude des oscillations parasites qui sont plus faibles lorsque des capacités de faibles valeurs sont utilisées.

	$C_{GS} (nF)$				
	0	1	2,2	4,7	10
$T_{FALL}^V (ns)$	38	36	26	24	28
$\frac{ 0,9E-0,1E }{T_{FALL}^V} (kV/\mu s)$	12,6	13,3	18,4	20,0	17,2
$T_{RISE}^I (ns)$	6	8	9	10	11
$\frac{ 0,9I_L-0,1I_L }{T_{RISE}^I} (kA/\mu s)$	2,1	1,6	1,4	1,3	1,2

TABLE 2.13 – Caractéristiques des grandeurs électriques V_{SW} et I_{SHUNT} lors de la mise en conduction d'un interrupteur composé d'un JFET et d'une diode de roue libre pour plusieurs valeurs de capacité C_{GS} utilisée et pour une résistance de grille $R_{G,dyn}$

2.3.d.1.2 Blocage de l'interrupteur SW_2 La figure 2.44 présente l'évolution des grandeurs électriques V_{SW} et I_{SHUNT} au blocage d'un interrupteur SiC pour plusieurs valeurs de capacité C_{GS} .

Les tracés montrent que l'ajout d'une capacité Grille/Source influence peu les grandeurs électriques au blocage de l'interrupteur. Cette remarque est vérifiée quelle que soit la valeur de la capacité testée (tableau 2.14). Le temps de montée de la tension est de l'ordre de 25 ns pour une progression de la tension de 60 à 540 V ce qui représente une pente de 19,2 kV/ μ s. Lors du blocage, le courant décroît de 14,4 à 1,6 A en l'espace de 26 ns. On observe la présence d'oscillations sur le courant alors que la tension V_{SW} est établie. Ces oscillations engendrent des pertes au sein de la résistance du canal non négligeables. En effet, les pertes instantanées dans le transistor peuvent atteindre 3,6 kW (600 V*6 A). On remarque cependant qu'une diminution de la valeur de la capacité permet de réduire le courant maximal de 6 à 3 A. Il est donc préférable de réduire la valeur de la capacité Grille/Source afin de limiter ces pertes.

2.3.d.1.3 Conclusion sur la présence d'une capacité C_{GS} sur les énergies de commutation d'un interrupteur

Le tracé des chronogrammes a mis en évidence que l'ajout d'une capacité C_{GS} permet de réduire la valeur maximale du courant I_{SHUNT} durant les commutations tout en augmentant la vitesse de commutation de la tension. Cette observation n'est toutefois pas vérifiée sur le courant. En effet, une augmentation de la valeur de la capacité Grille/Source de 0 à 10 nF provoque une diminution de la pente du courant de 2,1 à 1,2 kA.

L'utilisation d'une capacité C_{GS} a peu d'influence sur les grandeurs électriques lors du blocage du JFET.




FIGURE 2.44 – Allures des grandeurs électriques lors du blocage de l'interrupteur SiC composé d'un JFET et d'une diode de roue libre pour différentes valeurs de capacité C_{GS} et une résistance R_{G_dyn} égale à 1Ω

	$C_{GS} (nF)$				
	0	1	2,2	4,7	10
$T_{RISE}^V (ns)$	25	25	26	26	28
$\frac{ 0,9E-0,1E }{T_{FALL}^V} (kV/\mu s)$	19,2	19,2	18,5	18,5	17,1
$T_{FALL}^I (ns)$	25	25	26	26	28
$\frac{ 0,9I_L-0,1I_L }{T_{RISE}^I} (kA/\mu s)$	0,55	0,55	0,53	0,53	0,49

TABLE 2.14 – Caractéristiques des grandeurs électriques V_{SW} et I_{SHUNT} lors du blocage d'un interrupteur composé d'un JFET avec ou sans diode de roue libre pour plusieurs valeurs de capacité C_{GS} utilisées et pour une résistance de grille R_{G_dyn} égale à 1Ω

La figure 2.45 montre le tracé des énergies de commutations pour la mise en conduction de l'interrupteur pour une tension de 600 V et un courant commuté de 2 à 16 A. Le graphique montre que l'absence de capacité conduit au maximum d'énergie dissipée à la mise en conduction, environ 480 μJ pour 16 A commuté à 600 V. L'ajout d'une capacité de 2,2 nF permet d'obtenir le minimum d'énergie (350 μJ). Même si l'augmentation de la valeur de la capacité C_{GS} provoque une diminution de la valeur du courant pic au sein du JFET, elle engendre une augmentation de l'énergie de 40 μJ . Il est donc inutile d'utiliser une capacité d'une valeur plus élevée que 2,2 nF.




FIGURE 2.45 – Tracé des énergies de commutation d'un interrupteur composé d'un transistor JFET et d'une diode pour une tension de 600 V et un courant de 16 A pour plusieurs valeurs de capacité C_{GS} et une résistance R_{G_dyn} égale à 1 Ω

On constate qu'au blocage du JFET, il est difficile de quantifier l'impact du courant commuté sur la valeur des énergies E_{OFF}^{JFET} . En effet, le tracé présent en figure 2.45b montre une rupture entre les valeurs calculées de E_{OFF}^{JFET} pour un courant inférieur et supérieur à 8 A. Plusieurs phénomènes peuvent expliquer ce résultat, en effet les inductances de câblage et plus particulièrement l'inductance de source perturbent la commutation lors du blocage du transistor. De plus, la présence des oscillations provoque une mauvaise estimation du temps de blocage du transistor ($T_{OFF} = T_4 - T_1$). Afin de limiter ces sources d'erreurs, il est indispensable de réduire au maximum la longueur des connexions.

L'énergie E_{OFF}^{JFET} dépensée par la commutation peut être considérée inférieure à 250 μJ quel que soit le courant commuté entre 2 et 16 A. On remarque que pour les faibles valeurs de courant testé, l'impact de la valeur de la capacité est moins visible que pour les forts courants. En effet, une dispersion de 50 μJ est visible pour des courants entre 2 et 8 A alors que pour des courants de 10 A et plus, cette dispersion est de l'ordre de 100 μJ .

Au final, l'observation des chronogrammes des grandeurs électriques V_{SW} et I_{SHUNT} et des énergies E_{ON}^{JFET} et E_{OFF}^{JFET} montre que durant la commutation du JFET, le minimum de pertes par commutation dans l'interrupteur est obtenu pour une capacité de 2,2 nF et une résistance R_{G_dyn} égale à 1 Ω .

2.3.d.2 Influence de la valeur de la résistance R_{G_dyn}

L'insertion d'une résistance de grille permet de limiter la valeur maximale du courant en sortie du driver (équations 2.11 et 2.12). Ce courant injecté à travers la jonction Grille/Source provoque le changement d'état de conduction du transistor. Ce paragraphe présente une étude de sensibilité du comportement dynamique du transistor pour plusieurs valeurs de résistance de grille. Un comparatif des allures temporelles des grandeurs physiques V_{SW} et I_{SHUNT} est dressé ainsi qu'un comparatif des énergies de commutation.

Le tableau 2.15 présente les différentes valeurs de résistance R_{G_dyn} testées au sein du driver SGDR600P1. Le paragraphe précédent a mis en évidence qu'une capacité C_{GS} de 2,2 nF engendrait le minimum d'énergie dissipée. Pour cette raison, la capacité Grille/Source est fixée à 2,2 nF.

R_{G_dyn} (Ω)		
1	4,7	10

TABLE 2.15 – Récapitulatif des valeurs de résistance R_{G_dyn} utilisées au sein du driver SGDRP600P1

2.3.d.2.1 Blocage de l'interrupteur SW_2 La figure 2.46 présente l'allure de la tension V_{DS} et du courant I_{SHUNT} lors du blocage de l'interrupteur SW_2 .

Une augmentation de la résistance de grille provoque une augmentation du temps de commutation à l'ouverture. En effet, la croissance de la tension V_{SW} de 60 à 540 V est réalisée en 26 ns avec une résistance de 1 Ω contre 58 ns pour une résistance de 10 Ω soit une augmentation d'environ 120 %. De même pour une résistance de 1 Ω , le temps de descente du courant de 14,4 à 1,6 A augmente de 25 ns contre 55 ns. Le tableau 2.16 résume les valeurs des temps de montée et de descente de la tension V_{SW} et du courant I_{SHUNT} calculées à partir des chronogrammes.

Au final, l'augmentation de la résistance de grille provoque une augmentation du temps de montée de la tension et du temps de descente du courant.

2.3.d.2.2 Mise en conduction de l'interrupteur SW_2 La figure 2.47 présente l'allure de la tension V_{SW} et du courant I_{SHUNT} lors de la mise en conduction de l'interrupteur SW_2 .




FIGURE 2.46 – Allures des grandeurs électriques V_{SW} et I_{SHUNT} lors du blocage de l'interrupteur SiC pour différentes valeurs de résistance R_{G_dyn} et une capacité C_{GS} de 2,2 nF

	R_{G_dyn} (Ω)		
	1	4,7	10
T_{RISE}^V (ns)	25	34	58
$\frac{ 0,9E-0,1E }{T_{RISE}^V}$ (kV/ μ s)	19,2	14,1	9
T_{FALL}^I (ns)	25	35	55
$\frac{ 0,9I_L-0,1I_L }{T_{FALL}^I}$ (kA/ μ s)	0,55	0,39	0,25

TABLE 2.16 – Caractéristiques des grandeurs électriques V_{SW} et I_{SHUNT} lors du blocage d'un interrupteur composé d'un JFET et d'une diode pour plusieurs valeurs de résistance R_{G_dyn} et pour une capacité C_{GS} de 2,2 nF

La figure 2.47a montre qu'une augmentation de la résistance de 1 à 10 Ω provoque une augmentation du temps de descente de la tension de 25 à 58 ns soit une augmentation d'environ 130 %. L'allure du courant I_{SHUNT} montre que le courant maximal susceptible d'être conduit par l'interrupteur diminue de 40 à 32 A. L'étude de la pente du courant I_{SHUNT} montre que l'augmentation du courant de 1,6 à 14,4 A augmente de 8 à 13 ns. On remarque également que l'augmentation de la valeur de la résistance de grille provoque une diminution de l'amplitude des oscillations parasites.

Le tableau 2.16 résume les valeurs des temps de montée et de descente de la tension V_{SW} et du courant I_{SHUNT} calculé à partir des chronogrammes.

Au final, l'augmentation de la résistance de grille provoque une augmentation du temps de montée du courant I_{SHUNT} et du temps de descente de la tension V_{SW} .




FIGURE 2.47 – Allures des grandeurs électriques lors de la mise en conduction d’un interrupteur composé d’un transistor JFET et d’une diode pour différentes valeurs de résistance R_{G_dyn} et une capacité C_{GS} de 2,2 nF

2.3.d.2.3 Conclusion sur la valeur de la résistance de grille R_{G_dyn} Les mesures des chronogrammes de la tension V_{SW} et I_{SHUNT} montrent que l’augmentation de la résistance de grille R_{G_dyn} provoque une augmentation du temps de montée et de descente des grandeurs électriques aussi bien lors de la mise en conduction que lors du blocage de l’interrupteur. Un point positif est la diminution du pic de courant lors de la mise en conduction. La figure 2.48 présente les allures des énergies lors des deux commutations de l’interrupteur.




FIGURE 2.48 – Tracé des énergies de commutation d’un interrupteur composé d’un transistor JFET et d’une diode pour une tension de 600 V et un courant de 16 A pour plusieurs valeurs de résistance R_{G_dyn} et une capacité C_{GS} égale à 2,2 nF

	$R_{G_dyn} (\Omega)$		
	1	4,7	10
$T_{FALL}^V (ns)$	25	34	58
$\frac{ 0,9E-0,1E }{T_{FALL}^V} (kV/\mu s)$	19,2	14,1	9
$T_{RISE}^I (ns)$	8	10	13
$\frac{ 0,9I_L-0,1I_L }{T_{RISE}^I} (kA/\mu s)$	1,7	1,4	1,1

TABLE 2.17 – Caractéristiques des grandeurs électriques V_{SW} et I_{SHUNT} lors de la mise en conduction d'un interrupteur composé d'un JFET et d'une diode pour plusieurs valeurs de résistance R_{G_dyn} et pour une capacité C_{GS} de 2,2 nF

L'observation de la figure 2.48a montre que l'augmentation de la résistance de grille de 1 à 10 Ω provoque une augmentation de 50 μJ à 8 A contre 100 μJ à 16 A. L'étude de la sensibilité de l'énergie par rapport au courant commuté confirme cette tendance. En effet, une valeur minimale de 11 $\mu J/A$ est atteinte avec la résistance de grille de 1 Ω contre 21 $\mu J/A$ avec 10 Ω . Ces calculs sont réalisés pour un courant compris entre 4 et 16 A.

2.3.d.3 Conclusion sur les éléments passifs de la commande rapprochée

Les études de la valeur des éléments passifs présents au sein du driver SGDR600P1 montrent que l'utilisation d'une capacité de valeur supérieure à 2,2 nF provoque le minimum d'énergie lors de la commutation de l'interrupteur. Cette remarque dont l'effet est plus visible lors de la mise en conduction est aussi vérifiée lors du blocage de l'interrupteur.

Pour limiter le pic en courant lors de la mise en conduction de l'interrupteur, il est important d'augmenter la capacité et la résistance de grille. Cependant ce choix ne semble pas pertinent. En effet, l'augmentation de la capacité de grille engendre un stockage d'énergie qui à haute fréquence provoque une augmentation des pertes dans la commande rapprochée. Ainsi le bénéfice réalisé sur le canal Drain/Source du transistor sera contrebalancé par les pertes dans le driver.

L'utilisation d'une capacité d'une valeur supérieure à 2,2 nF permet de réduire la valeur maximale du pic en courant. Cependant, le gain réalisé sur l'énergie à la mise en conduction du transistor est minime. Pour cette raison, une capacité de 2,2 nF a été choisie. Un autre paramètre à prendre en compte est l'influence de l'inductance de source L_{SOURCE} . Afin de limiter son influence sur les commutations du transistor, il est primordial de réduire au maximum les connexions entre la sortie du driver et les pattes

de connexions du transistor ainsi que la longueur du parcours du courant I_{SHUNT} .

Le choix de la résistance de grille est plus délicat. En effet, l'augmentation de la valeur de la résistance permet de diminuer la valeur maximale du courant I_{SHUNT} durant la commutation de l'interrupteur et provoque l'augmentation des temps de montée et de descente des grandeurs électriques (V_{SW} et I_{SHUNT}). Le tracé des énergies confirme cette tendance avec l'augmentation des énergies de commutation de 450 à 650 μJ pour une augmentation de la résistance de 1 à 10 Ω . L'utilisation d'une résistance de 4,7 Ω permet à la fois d'assurer des temps de montée et de descente importants tout en assurant une énergie dissipée la plus faible possible. Pour cette raison, une résistance de 4,7 Ω a été choisie. Les énergies de commutation de la diode ont également été modélisées dans cette configuration. On obtient environ 90 μJ lors de la mise en conduction de la diode contre 40 μJ pour le blocage de la diode.




FIGURE 2.49 – Tracé des énergies de commutation d'un interrupteur composé d'un transistor et d'une diode en fonction du courant commuté pour plusieurs valeurs de tension pour une capacité C_{GS} de 2,2 nF et une résistance R_{G_dyn} de 4,7 Ω

La figure 2.49 présente l'évolution des énergies lors de la mise en conduction ainsi qu'au blocage d'un interrupteur composé d'un JFET et d'une diode pour une résistance R_{G_dyn} de 4,7 Ω et une capacité C_{GS} égale à 4,7 nF. Une fonction de type polyfit a été appliquée aux valeurs calculées à partir des relevés des énergies E_{ON}^{SW} et E_{OFF}^{SW} . Les différents tracés montrent que pour des courants commutés faibles (par rapport au calibre en courant du composant) les énergies calculées s'éloignent de la tendance. Pour obtenir une approximation au plus proche de la réalité, la fonction polyfit est utilisée avec une plage du courant I_{SHUNT} allant de 4 à 16 A.

Le polynôme d'extraction des énergies utiles lors du dimensionnement met en évidence que la sensibilité de l'énergie pour la mise en conduction est d'environ $11 \mu J/A$ commuté pour une tension de 400 V. En extrapolant les tracés des énergies, on constate que pour un courant commuté nul, il existe une valeur d'énergie non nulle. Cette valeur traduit en réalité l'énergie dissipée par la charge et décharge des capacités de la diode et du transistor et non par la circulation d'un courant I_{SHUNT} au travers l'interrupteur. On peut estimer que ce phénomène s'accroît avec l'augmentation du nombre de composants (diodes et transistors). Les énergies de commutation de la diode ont également été modélisées dans une structure de hacheur à JFET dont la commande rapprochée est configurée avec $R_{G,dyn} = 4,7 \Omega$ et $C_{GS} = 2,2 nF$. Les énergies de commutation de la diode SDP30S120 ont également été modélisées dans cette configuration. On obtient environ $90 \mu J$ lors de la mise en conduction de la diode contre $40 \mu J$ pour le blocage de la diode.

Les différents modèles réalisés en statique et en dynamique du transistor et de la diode seront par la suite utilisés pour le dimensionnement de l'onduleur triphasé.

2.4 Conclusion sur le comportement statique et dynamique d'un interrupteur SiC composé d'un transistor SiC Normally-Off et d'une diode Schottky SiC

Pour une tension d'utilisation proche de notre application, c'est à dire 400 V, l'énergie dépensée par un interrupteur composé d'un transistor Normally-Off SJEP120R063 et d'une diode SDP30S120 pour un courant commuté de 16 A est de $200 \mu J$ lors de la mise en conduction et $60 \mu J$ lors de son blocage.

L'étude statique a montré que la conduction d'un courant de valeur négatif impliquait une génération de pertes importantes dans la grille du JFET. Une technique efficace afin de réduire ces pertes est de piloter le transistor par un courant de grille de valeur constante. Cependant, la caractéristique statique est modifiée, en effet la valeur du courant de saturation est plus faible en conduction inverse qu'en conduction directe. L'utilisation d'un courant de grille de valeur élevée permet de réduire la valeur de la résistance du canal Drain/Source. Néanmoins, une valeur excessive engendre une augmentation des pertes totales. Les mesures réalisées sur un interrupteur montrent qu'une valeur de 100 mA conduit au minimum de pertes totales quelle que soit la température ambiante entre 40 et 100 °C. Connaissant le point de polarisation optimal, un modèle statique de la valeur de la résistance à l'état passant en fonction de la température de jonc-

tion du transistor a été élaboré. Pour cela, cinq échantillons ont été testés à différentes températures. Les mesures montrent que pour une température de 100 °C, la résistance du canal Drain/Source d'un transistor est de l'ordre de 100 mΩ. Les mesures du transistor en statique montrent qu'il peut fonctionner sans diode de roue libre dans une structure synchrone. Cette propriété utilisée lorsque durant les temps morts engendre cependant des pertes bien supérieures à celles d'une diode. En modifiant la valeur de la tension V_{GS} , il est possible de les réduire. En contre partie, l'immunité par rapport à l'effet « Miller » est réduite.

Les mesures dynamiques réalisées sur le banc de commutation montrent que l'absence de diode permet de réduire les temps de montées et de descente de la tension et du courant au sein d'un interrupteur. Cependant, le pic de courant occasionné lors de la mise en conduction d'un transistor sans diode externe augmente les énergies de commutation d'une valeur de 30 μJ à 600 V par rapport à l'utilisation d'un JFET et d'une diode externe. Avec cette différence, on peut se poser la question de la présence de la diode pour un fonctionnement dynamique.

Sachant que la commande rapprochée influence le temps de commutation du transistor et donc des énergies de commutation, le driver développé par Semisouth (référéncé sous le nom SGDR600P1) a été évalué. Différentes valeurs de résistance de grille ainsi que de capacité ont été testées afin de trouver le meilleur compromis entre vitesse de commutation et énergie dissipée. Le tracé des chronogrammes montre que l'utilisation d'une valeur de résistance élevée permet de réduire la valeur maximale du pic de courant lors de la mise en conduction du transistor au détriment des énergies de commutation qui augmentent. Une valeur de 4,7 Ω pour la résistance R_{G_dyn} semble être un bon compromis entre énergie de commutation et énergies dissipées dans la grille. Au contraire, l'utilisation d'une capacité entre la jonction Grille/Source engendre un temps de montée de la tension plus élevé et génère moins de pertes aussi bien à l'ouverture qu'à la fermeture. On notera qu'une valeur de capacité supérieure à 2,2 nF engendre une diminution minimale de 30 μJ quelle que soit la valeur du courant de commutation testée entre 2 et 16 A. Une modélisation des énergies de commutation à la mise en conduction et à l'ouverture de l'interrupteur a été effectuée par l'intermédiaire d'une fonction logicielle de type « polyfit ». Dans la configuration testée avec une capacité de 2,2 nF et une résistance de 4,7 Ω, les énergies de commutation sont de l'ordre de 380 μJ et 120 μJ lors de la mise en conduction et lors du blocage de l'interrupteur (600 V et 16 A). À partir de ce point de polarisation dynamique, les énergies de la diode sont déterminées (Annexe 3), les résultats montrent que l'augmentation du courant n'a pas d'influence sur les énergies de commutation. De ce fait, les énergies de commutation de la diode dépendent uniquement de la valeur de la tension. Les résultats issues de la modélisation dynamique

de la diode montrent qu'au blocage l'énergie dissipée est d'environ $30 \mu J$ contre $45 \mu J$ lors de sa mise en conduction.

Chapitre 3

Comportement et dimensionnement d'un onduleur triphasé à base de JFET Normally-Off et diodes SiC

Ce chapitre présente une méthode qui permet de calculer les pertes au sein des composants de puissance ainsi que leurs températures de jonction dans un bras d'onduleur. Les composants utilisés sont des transistors JFET SJEP120R063 et des diodes Schottky SDP30S120. Bien que le calibre en tension de ces composants soit important, leur calibre en courant (30 A) n'est pas suffisamment élevé pour permettre d'atteindre des courants de grandes valeurs. Une technique couramment utilisée est de paralléliser des puces afin d'augmenter la capacité en courant par rapport à une puce. La figure 3.1 illustre cette technique avec une structure de bras d'onduleur à interrupteurs parallélisés. Ce montage sera par la suite utilisé pour l'étude des pertes.

Le comportement du JFET SJEP120R063 est intrinsèquement différent d'un IGBT notamment par sa faculté à conduire un courant inverse alors même que la grille du transistor est polarisée en direct. Cette particularité propre à la structure verticale du JFET produit par Semisouth ouvre de nouvelles possibilités de pilotage. En conséquence, les outils de calculs destinés au dimensionnement présents dans l'état de l'art [66, 67] ne sont pas applicables. Il est indispensable de développer de nouveaux outils adaptés à l'utilisation du transistor SiC. La première section décrit le fonctionnement d'un convertisseur de type bras d'onduleur constitué de plusieurs JFET et de plusieurs diodes SiC mis en parallèle pour deux stratégies de pilotage. Ensuite, un protocole de calcul des pertes sera expliqué. Cette




FIGURE 3.1 – Bras d'onduleur considéré où N_j et N_d désignent respectivement le nombre de transistors mis en parallèle et le nombre de diode mises en anti-parallèle

méthode prend en compte non seulement les caractéristiques électriques du convertisseur mais également les caractéristiques thermiques des différents composants ainsi que le calcul de pertes. Par la suite, les expressions des pertes au sein de chaque semi-conducteurs seront explicitées pour deux stratégies de pilotage. Dans un convertisseur de type bras d'onduleur, il existe un cas où les courants de sortie sont continus. Ce cas contraignant permet de déterminer le nombre de composants minimal à mettre au sein de chaque interrupteur pour garantir le fonctionnement du convertisseur. La dernière partie sera consacrée à l'application de la méthode sur les caractéristiques électriques du VEV40A (voir tableau 1.11) avec les modèles des composants SiC développés au chapitre 2. Une discussion sera menée sur le choix du nombre de composants ainsi que sur les performances attendues en régime permanent.

Sommaire

3.1	Fonctionnement d'un bras d'onduleur	174
3.1.a	Conduction de SW_1 et blocage de SW_2	175
3.1.b	Blocage de SW_1 et SW_2	176
3.1.b.1	Stratégie 1 : utilisation des diodes D_2 . . .	176
3.1.b.2	Stratégie 2 : utilisation des transistors T_2 et des diodes D_2	177
3.1.b.3	Conclusion	179
3.2	Calcul des pertes dans un onduleur triphasé	179
3.2.a	Pertes dans un bras d'onduleur pour un courant de sortie continu (« 0 Hz »)	181
3.2.a.1	Contrainte sur l'interrupteur SW_1	181
3.2.a.2	Contrainte sur l'interrupteur SW_2 en stratégie 1	182

3.2.a.3	Contrainte sur l'interrupteur SW_2 en stratégie 2	183
3.2.b	Pertes dans un bras d'onduleur pour un courant de sortie sinusoïdal	184
3.2.b.1	Contrainte sur l'interrupteur SW_1	186
3.2.b.2	Contrainte sur l'interrupteur SW_2	187
3.2.c	Pertes dissipées par composant sur une période du fondamental du courant de sortie	191
3.3	Calcul des températures de jonction des composants	194
3.4	Vérification expérimentale de la répartition d'un courant continu au sein d'un interrupteur parallélisé	197
3.5	Détermination du nombre de composants par interrupteur	201
3.5.a	Résultat de calcul du cas « Fonctionnement 0 Hz »	201
3.5.a.1	Contrainte sur l'interrupteur SW_1 : choix du nombre de transistors	202
3.5.a.2	Contrainte sur l'interrupteur SW_2 : choix du nombre de diodes	203
3.5.a.3	Conclusion	204
3.5.a.4	Résultat de calcul du cas « Fonctionnement sinusoïdale » en stratégie 1 avec 4 diodes	205
3.5.a.5	Résultat de calcul du cas « Fonctionnement sinusoïdale » en stratégie 2 avec 1 diode	207
3.5.a.6	Limitation Fréquence/Puissance	209
3.6	Conclusion sur le comportement d'un onduleur triphasé à base de JFET Normally-off et de diodes SiC	211

3.1 Fonctionnement d'un bras d'onduleur

Ce paragraphe explique le comportement d'un bras d'onduleur à base de composants SiC pour une période de commutation des interrupteurs. Pour chaque cas, les grandeurs physiques (tension et courants) sont exprimées en fonction du comportement de l'interrupteur et des modèles statiques des composants SiC.

L'étude suivante considère un courant de sortie positif. Lorsque le courant de sortie est négatif, les phénomènes sont les mêmes, on obtient les résultats correspondants en permutant les indices 1 et 2.

Hypothèses :

1. Chaque interrupteur est constitué de N_j transistors en parallèle et de N_d diodes en anti-parallèle. Pour éviter toute confusion, on désignera par T_1 et D_1 l'ensemble des transistors et diodes présents dans l'interrupteur SW_1 . Tandis que T_i^X et D_i^Y désigne un transistor et une diode

au sein de SW_1 avec $X = [1 : N_j]$ et $Y = [1 : N_d]$. Ces notations sont également valables pour l'interrupteur SW_2 sous la forme T_2 , D_2 , T_2^X et D_2^Y .

2. Le modèle statique d'un transistor qui conduit un courant de drain positif et négatif est une résistance pure : $V_{DS} = R_{DS}^{ON} I_j$ avec $R_{DS}^{ON}(T_j)$, le paramètre électrique d'un JFET SiC SJEP120R063 établi au chapitre 2 et I_j , le courant présent dans la résistance du canal Drain/Source du transistor.
3. Le modèle statique d'une diode à l'état passant est : $V_D = R_D I_D + V_0$ avec $R_D(T_D)$, $V_0(T_D)$, les paramètres électriques d'une diode SiC SDP30S120 établis au chapitre précédent et I_D , le courant au sein de la diode.
4. La valeur du temps de sécurité représente une infime partie de la période de commutation. Les pertes durant cette phase sont considérés nulles.
5. Le courant de sortie I_{OUT} ne subit pas de discontinuité.

3.1.a Conduction de SW_1 et blocage de SW_2

Les transistors T_1 sont mis en conduction et les transistors T_2 sont bloqués. La figure 3.2 présente le parcours du courant de sortie à travers l'ensemble des transistors T_1 .




FIGURE 3.2 – Comportement du bras d'onduleur lorsque SW_1 conduit un courant I_{OUT} positif et SW_2 est bloqué

Les grandeurs électriques aux bornes de chaque transistors et diode sont exprimées avec les équations 3.1 et 3.2.

Interrupteur SW_1		Interrupteur SW_2
$I_{T_1^X} = \frac{I_{OUT}}{N_j}$		$I_{T_2^X} = 0$
$I_{D_1^Y} = 0$	(3.1)	$I_{D_2^Y} = 0$
$V_{SW_1} = R_{DS}^{ON} I_{T_1^X} = R_{DS}^{ON} \frac{I_{OUT}}{N_j}$		$V_{SW_2} = E - V_{SW_1} \approx E$

3.1.b Blocage de SW_1 et SW_2

Dès que l'interrupteur SW_1 est ouvert, les diodes D_2 entrent spontanément en conduction afin d'assurer la continuité du courant. Cependant, les transistors SiC peuvent conduire un courant $I_{T_2^X}$. Il est donc possible d'envisager différentes stratégies de pilotage.

3.1.b.1 Stratégie 1 : utilisation des diodes D_2

L'intégralité du courant transite à travers les diodes D_2 . La figure 3.3 montre le parcours du courant de sortie à travers les diodes D_2 .




FIGURE 3.3 – Comportement du bras d'onduleur lorsque SW_1 et SW_2 sont bloqués et que le courant de sortie I_{OUT} est positif

Les grandeurs électriques aux bornes de chaque élément du système sont exprimées en équations 3.3 et 3.4.

Interrupteur SW_1	Interrupteur SW_2
$I_{T_1^X} = 0$	$I_{T_2^X} = 0$
$I_{D_1^Y} = 0$	$I_{D_2^Y} = \frac{I_{OUT}}{N_d}$
$V_{SW_1} = E - V_{SW_2} \approx E$	$V_{SW_2} = -\left(V_0 + R_D \frac{I_{OUT}}{N_d}\right)$

(3.4)

3.1.b.2 Stratégie 2 : utilisation des transistors T_2 et des diodes D_2

Après le temps de sécurité T_s (voir section 1.3.b), SW_2 est commandé. Le courant de sortie ne traverse donc plus les diodes D_2 mais les transistors T_2 . On peut supposer que pour de faibles valeur du courant de sortie, seulement les transistors T_2 conduisent. La figure 3.4 montre le parcours du courant de sortie lorsqu'il transite uniquement par les transistors T_2 .




FIGURE 3.4 – Comportement du bras d'onduleur lorsque SW_1 est bloqué et SW_2 conduit le courant de sortie I_{OUT} uniquement à travers les transistors T_2

Les grandeurs électriques aux bornes de chaque éléments du système sont exprimées en équations 3.5 et 3.6.

Interrupteur SW_1	Interrupteur SW_2
$I_{T_1^X} = 0$	$I_{T_2^X} = -\frac{I_{OUT}}{N_j}$
$I_{D_1^Y} = 0$	$I_{D_2^Y} = 0$
$V_{SW_1} = E - V_{SW_2} \approx E$	$V_{SW_2} = R_{DS}^{ON} I_{T_2^X} = -R_{DS}^{ON} \frac{I_{OUT}}{N_j}$

(3.6)

Si la tension aux bornes de l'interrupteur dépasse la tension de seuil des diodes, le courant de sortie est réparti entre les transistors T_2^X et les diodes D_2^Y (voir figure 3.5). En connaissant le modèle de la diode et du transistor, il est possible de déterminer la valeur du courant $I_{OUT_T2/S2}$ conduit par SW_2 qui provoque le changement d'état de conduction des diodes D_2 (eq 3.7).

$$\begin{aligned} R_{DS}^{ON} \frac{I_{OUT_T2/S2}}{N_j} &= V_0 \\ I_{OUT_T2/S2} &= V_0 \frac{N_j}{R_{DS}^{ON}} \end{aligned} \quad (3.7)$$




FIGURE 3.5 – Comportement du bras d'onduleur lorsque SW_1 est bloqué et SW_2 conduit le courant de sortie I_{OUT} à travers les transistors T_2 et les diodes D_2

Comme la totalité de transistors T_2 et diodes D_2 conduisent simultanément, il est nécessaire de développer des calculs afin d'exprimer le courant dans chaque composant. Pour cela, on se sert des relations de la loi des nœuds et de la loi des mailles développées par Gustav Kirchoff (voir équation 3.8). À partir de ces deux relations, il est possible de déduire les expressions de $I_{T_2^X}$ et $I_{D_2^Y}$.

$$\begin{aligned} N_d I_{D_2^Y} &= I_{OUT} + N_j I_{T_2^X} \\ R_{DS}^{ON} I_{T_2^X} &= -(V_0 + R_D I_{D_2^Y}) \end{aligned} \quad (3.8)$$

Les grandeurs électriques aux bornes de chaque interrupteur sont exprimées en équations 3.9 et 3.10.

Interrupteur SW_1

$$\begin{aligned} I_{T_1^X} &= 0 \\ I_{D_1^Y} &= 0 \\ V_{SW_1} &= E - V_{SW_2} \end{aligned} \quad (3.9)$$

Interrupteur SW_2

$$\begin{aligned} I_{T_2^X} &= -\frac{V_0 N_d + R_D I_{OUT}}{R_D N_j + R_{DS}^{ON} N_d} \\ I_{D_2^Y} &= \frac{-V_0 N_j + R_{DS}^{ON} I_{OUT}}{R_D N_j + R_{DS}^{ON} N_d} \\ V_{SW_2} &= R_{DS}^{ON} I_{T_2^X} = -(V_0 + R_D I_{D_2^Y}) \end{aligned} \quad (3.10)$$

3.1.b.3 Conclusion

Au final, pour un courant de sortie positif, seulement trois ensembles de composants sont sollicités : T_1 , T_2 et D_2 (tableau 3.1).

Composant	ROLE
T_1	Conduit le courant de charge en direct
T_2	Conduit le courant de charge en inverse en stratégie 2
D_2	Permet la continuité du courant pendant le temps (Stratégie 2) et conduit l'intégralité (Stratégie 1) ou une partie (Stratégie 2) du courant de charge dès que $R_{DS}^{ON} \frac{I_{OUT}}{N_j} > V_0$

TABLE 3.1 – Résumé des semi-conducteurs qui interviennent lors de la conduction d'un courant de sortie positif ($I_{OUT} > 0$)

On peut considérer que les pertes par commutation au sein des transistors T_2 sont nulles. En effet, les diodes D_2 sont déjà conductrices à cause du blocage des transistors T_1 ce qui assure une tension nulle au moment de la commutation des transistors T_2 . On remarquera que pour un courant positif, les contraintes sur les transistors T_1 ne dépendent pas de la stratégie employée.

3.2 Calcul des pertes dans un onduleur triphasé

Cette section présente une méthode qui permet de calculer les pertes au sein des composants de puissance (JFET et diode) utilisés au sein d'un onduleur triphasé. Lorsque le courant de sortie pour chaque phase de sortie est équivalent, on peut considérer que les trois bras d'onduleurs possèdent

un comportement équivalent. Pour simplifier les calculs des pertes, les relations développées par la suite sont donc basées sur un bras d'onduleur.

Un semi-conducteur subit trois sources de pertes :

- Pertes en conduction : Elles sont proportionnelles à la durée de conduction ainsi qu'à la valeur du courant moyen vus par le composant et/ou au carré de la valeur efficace du courant.
- Pertes à l'état bloqué : Lorsque un semi-conducteur est bloqué, un courant de faible valeur circule (figure 2.16). Ce courant dit « courant de fuite » donne naissance à des pertes qui varient en fonction de la tension mais également avec la température de jonction de la puce. Cependant, sa valeur n'est pas suffisamment importante pour influencer le comportement du composant (paragraphe 2.2.a). De ce fait, les pertes ne seront pas pris en compte lors du dimensionnement.
- Pertes en commutation : Elles sont produites lors des changements d'état de conduction du composant. Elles dépendent à la fois de la tension à l'état bloqué et du courant commuté. La température influence également ces pertes, cependant, son impact est négligeable et ne sera pas pris en compte pour la suite du document.

Hypothèses :

1. La fréquence de commutation des interrupteurs est noté F_{SW} . On note également T_{SW} , la période dont la valeur correspond à l'inverse de la fréquence.
2. La fréquence du fondamental du courant de sortie I_{OUT} est appelée F_{OUT} . De même, la période associée au fondamental du courant de sortie est égale à T_{OUT} .
3. On étudie le régime thermique permanent. Pour cela, on introduit les variables $T_{T_1^X}$, $T_{T_2^X}$ ainsi que $T_{D_1^Y}$, $T_{D_2^Y}$ qui représentent les valeurs des températures à l'équilibre des différentes puces associées T_1^X , T_2^X , D_1^Y et D_2^Y .
4. Le modèle dynamique d'un transistor SJEP120R063 utilisé pour les calculs de pertes lors des commutation est extrait à partir du polynôme de E_{TS}^{JFET} du chapitre 2 tel que $E_{TS}^{JFET}(I) = A_{JFET}I + B_{JFET}$. Les coefficients A_{JFET} et B_{JFET} sont déterminés pour une tension égale à la tension d'entrée du convertisseur.
5. Le modèle dynamique d'une diode utilisé pour les calculs de pertes lors des commutation est extrait à partir du polynôme des énergies E_{TS}^{DIODE} du chapitre 2 tel que $E_{TS}^{DIODE} = A_{DIODE}I + B_{DIODE}$. Les coefficients A_{DIODE} et B_{DIODE} sont déterminés pour une tension égale à la tension d'entrée du convertisseur.

6. Les pertes en commutation ne sont pas influencées par le câblage (en réalité, ces pertes augmentent lorsque le nombre de composants en parallèle augmente).
7. Les pertes dans les connexions sont négligées.

3.2.a Pertes dans un bras d'onduleur pour un courant de sortie continu (« 0 Hz »)

L'application de l'onduleur triphasé est de réaliser la variation de vitesse d'un moteur. Cela est réalisé en faisant varier la fréquence des tensions appliquées au moteur (F_{OUT}), il existe donc un cas où cette fréquence est nulle, ce dernier est appelé « Fonctionnement 0 Hz ». Ce point de fonctionnement peut par exemple être rencontré lorsqu'une machine synchrone doit fournir un couple constant à rotor bloqué (ex : maintien d'une position pour un système de levage ou lors de la phase de démarrage d'un moteur). Pour ce mode de fonctionnement, chaque bras d'onduleur possède un comportement similaire à un hacheur abaisseur de tension. Ce fonctionnement est critique et risque d'endommager les JFET et les diodes. En effet, ce cas conduit à fournir des courants de sortie continus tout en assurant une commutation des interrupteurs. Dans le pire des cas, un bras d'onduleur commute en permanence $I_{MAX} K_s$, (K_s étant un coefficient de surcharge en puissance du convertisseur). L'étude de ce cas permet de quantifier le nombre de composants en parallèle nécessaire pour assurer ce fonctionnement. Le fait de fournir des courants continus en sortie alors que la vitesse du moteur est nulle impose une tension négligeable par rapport à la tension nominale des différents enroulements du moteur. Pour remplir cette condition, chacun des interrupteurs doit avoir une durée de conduction ($T_{COND}^{SW_1}$, $T_{COND}^{SW_2}$) égale à la durée de blocage ($T_{BLOC}^{SW_1}$, $T_{BLOC}^{SW_2}$). Chaque bras d'onduleur est donc piloté avec un rapport cyclique noté $\alpha = \frac{T_{COND}^{SW_1}}{T_{COND}^{SW_1} + T_{BLOC}^{SW_1}} = \frac{T_{COND}^{SW_2}}{T_{COND}^{SW_2} + T_{BLOC}^{SW_2}}$ proche de $\frac{1}{2}$.

Les calculs qui suivent servent à estimer les contraintes maximales qui vont s'exercer sur les semi conducteurs, notamment sur un transistor T_1^X et une diode D_2^Y pour un courant de sortie positif. L'impact des deux stratégies de commande sur les pertes sera également analysé.

3.2.a.1 Contrainte sur l'interrupteur SW_1

L'intégralité du courant transite à travers les transistors T_1^X , des pertes en conduction et en commutation sont générées.

3.2.a.1.1 Pertes en conduction L'équation 3.11 présente la relation entre les pertes en conduction d'un transistor T_1^X et les caractéristiques thermiques et électriques d'un JFET Normally-Off.

$$\begin{aligned}
 P_{COND}^{T_i^X} &= \frac{1}{T_{OUT}} \int_0^{\alpha T_{OUT}} R_{DS}^{ON}(T_{T_i^X}) \left(\frac{K_s I_{MAX}}{N_j} \right)^2 dt \\
 P_{COND}^{T_i^X} &= \left(\frac{1}{2} \right) R_{DS}^{ON}(T_{T_i^X}) \left(\frac{K_s I_{MAX}}{N_j} \right)^2
 \end{aligned} \tag{3.11}$$

3.2.a.1.2 Pertes en commutation Durant le changement d'état de l'interrupteur SW_1 , on peut considérer que seuls les transistors T_i^X subissent des pertes en commutation aussi bien au blocage qu'à la mise en conduction.

L'équation 3.12 montre la relation des pertes en commutation au sein d'un transistor T_i^X .

$$P_{COMM}^{T_i^X} = F_{SW} E_{TS}^{JFET} \left(E, \frac{K_s I_{MAX}}{N_j} \right) \tag{3.12}$$

$E_{TS}^{JFET} \left(E, \frac{K_s I_{MAX}}{N_j} \right)$ est la valeur de l'énergie totale dissipée issue du modèle développé au chapitre précédent évaluée pour une tension E et un courant commuté égal à $\frac{K_s I_{MAX}}{N_j}$.

3.2.a.2 Contrainte sur l'interrupteur SW_2 en stratégie 1

Lorsque l'interrupteur SW_1 se bloque, le courant de sortie traverse les diodes D_2 présent dans SW_2 . Le bras d'onduleur se comporte comme un hacheur comportant un seul interrupteur commandable (asynchrone).

3.2.a.2.1 Pertes en conduction L'équation 3.13 présente la relation entre les pertes en conduction d'une diode D_2^Y et son modèle électrique.

$$\begin{aligned}
 P_{COND_SI}^{D_2^Y} &= \frac{1}{T_{OUT}} \int_{\alpha T_{OUT}}^{T_{OUT}} \left(V_0(T_{D_2^Y}) I_{D_2} + R_D(T_{D_2^Y}) I_{D_2}^2 \right) dt \\
 \text{Avec : } I_{D_2^Y} &= \frac{K_s I_{MAX}}{N_d} \\
 P_{COND_SI}^{D_2^Y} &= \left(\frac{1}{2} \right) \frac{K_s I_{MAX}}{N_d} \left[V_0(T_{D_2^Y}) + R_D(T_{D_2^Y}) \frac{K_s I_{MAX}}{N_d} \right]
 \end{aligned} \tag{3.13}$$

3.2.a.2.2 Pertes en commutation Lors de la commutation de l'interrupteur SW_1 , la diode entre spontanément en conduction pour assurer la continuité du courant de sortie. L'équation 3.14 présente la relation entre les pertes en commutation et l'énergie dissipée à la commutation d'une diode D_2^Y .

$$P_{COMM}^{D_2^Y} = F_{SW} E_{TS}^{DIODE} \left(E, \frac{K_s I_{MAX}}{N_d} \right) \quad (3.14)$$

$E_{TS}^{DIODE} \left(E, \frac{K_s I_{MAX}}{N_d} \right)$ est la valeur de l'énergie totale dissipée pour une diode issue du modèle développé au chapitre précédent et évaluée pour une tension E et un courant commuté égal à $\frac{K_s I_{MAX}}{N_d}$.

3.2.a.3 Contrainte sur l'interrupteur SW_2 en stratégie 2

Pour les plus faibles niveaux de courants de sortie, les transistors T_2 vont être parcourus par le courant de sortie.

3.2.a.3.1 Pertes en commutation Les pertes en commutation sont similaires entre les deux choix de stratégie. En effet, l'ensemble des diodes D_2 subit un changement d'état de conduction durant la commutation de l'interrupteur SW_2 . Par conséquent, les valeurs des énergies de commutations sont les mêmes qu'au paragraphe 3.2.a.2.2.

3.2.a.3.2 Pertes en conduction Pour des faibles niveaux de courants, les transistors T_2 assurent la conduction du courant de sortie. L'équation 3.15 présente la relation entre les pertes en conduction d'un transistor T_2^X et le modèle électrique d'un JFET Normally-Off.

$$P_{COND_S2}^{T_2^X} = \frac{1}{T_{OUT}} \int_{\alpha T_{OUT}}^{T_{OUT}} R_{DS}^{ON}(T_{T_2^X}) \left(\frac{K_s I_{MAX}}{N_d} \right)^2 . dt \quad (3.15)$$

$$P_{COND_S2}^{T_2^X} = \left(\frac{1}{2} \right) R_{DS}^{ON}(T_{T_2^X}) \left(\frac{K_s I_{MAX}}{N_d} \right)^2$$

Si la tension aux bornes de T_2^X dépasse la tension de mise en conduction, les diodes D_2 vont entrer en conduction et conduire une partie du courant de sortie. Ainsi, les deux types de semi-conducteurs conduisent simultanément le courant de sortie.

Les équations 3.16 et 3.17 présentent les relations des pertes au sein d'une diode D_2^Y et d'un transistor T_2^X .

$$P_{COND_S1}^{D_2^Y} I = \frac{1}{T_{OUT}} \int_{\alpha T_{OUT}}^{T_{OUT}} \left(V_0(T_{D_2^Y}) I_{D2} + R_D(T_{D_2^Y}) I_{D_2^Y}^2 \right) . dt \quad (3.16)$$

$$P_{COND_S1}^{D_2^Y} I = \left(\frac{1}{2} \right) \left(V_0(T_{D_2^Y}) I_{D2} + R_D(T_{D_2^Y}) I_{D_2^Y}^2 \right)$$

Avec :
$$I_{D_2^Y} = \frac{-N_j V_0(T_{D_2^Y}) + R_{DS}^{ON}(T_{T_2^X}) K_s I_{MAX}}{N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y})}$$

$$P_{COND_S2}^{T_2^X} = \frac{1}{T_{OUT}} \int_{\alpha T_{OUT}}^{T_{OUT}} R_{DS}^{ON}(T_{T_2^X}) I_{T_2^X}^2 dt$$

$$P_{COND_S2}^{T_2^X} = \left(\frac{1}{2}\right) R_{DS}^{ON}(T_{T_2^X}) I_{T_2^X}^2 \quad (3.17)$$

$$\text{Avec : } I_{T_2^X} = -\frac{N_d V_0(T_{D_2^Y}) + R_D(T_{D_2^Y}) K_s I_{MAX}}{N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y})}$$

Bien que le cas du « 0 Hz » soit le cas dimensionnant, il ne reflète pas le comportement normal d'un bras d'onduleur. Pour évaluer les performances en régime nominal, il est donc nécessaire de développer d'autres relations.

3.2.b Pertes dans un bras d'onduleur pour un courant de sortie sinusoïdal

Le fonctionnement sinusoïdal d'un bras d'onduleur modifie intrinsèquement le pilotage de ses interrupteurs. En effet, en utilisant une durée d'impulsion fixe, il est impossible de générer des formes d'ondes sinusoïdales (F_{OUT}). Il est donc nécessaire d'utiliser une autre technique appelé Modulation de Largeur d'Impulsions (« MLI » ou « PWM »). Cette technique couramment utilisée pour contrôler un onduleur muni d'une charge inductive (principalement moteur) consiste à générer une tension en sortie de l'onduleur qui engendre des courants de formes sinusoïdales au sein du moteur. Pour cela, des impulsions de commande à intervalles de temps réguliers (T_{SW} , F_{SW}) à durées variables sont générées et envoyées sur les interrupteurs de l'onduleur. La commutation des différents interrupteurs produit une tension de sortie U_{OUT} en forme de créneaux qui est appliquée au moteur. La nature inductive du moteur va provoquer l'apparition de courants quasiment sinusoïdaux. La figure 3.7 illustre ce phénomène avec le tracé d'une tension composée en sortie d'onduleur ainsi que d'un courant absorbé par une phase du moteur. Vue la nature des signaux (2π périodique), il est préférable de travailler avec des grandeurs d'angles appelés « $\theta = \omega t = 2\pi F_{OUT} t$ » en lieu et place de grandeurs temporelles « t ».

La présence d'une fréquence de commutation induit la présence d'ondulations sur le courant I_{OUT} . En effet, le spectre du courant est composé :

- D'un fondamental dont la fréquence est égale à la fréquence du courant de sortie (I_{OUT}).
- D'une somme d'harmoniques qui génèrent des pertes en conduction et perturbent le comportement de la charge.

La figure 3.7 illustre ce phénomène avec le tracé des formes d'ondes du courant de sortie.




FIGURE 3.6 – Exemple de forme d’onde en entrée d’un moteur piloté par une MLI




FIGURE 3.7 – Illustration des harmoniques du courant de phase d’un moteur triphasé piloté par une MLI

Pour limiter les effets des harmoniques sur les courants de sortie, il est possible d’utiliser des filtres en sortie du convertisseur. Cependant, l’augmentation de la fréquence de commutation semble une solution plus adaptée car elle agit sur l’amplitude et sur la fréquence des harmoniques perturbateurs. Il est donc conseillé d’avoir une fréquence de commutation la plus élevée possible par rapport à la fréquence maximale du fondamental du courant I_{OUT} . Dans le cadre de l’utilisation du VEV40A, le rapport entre la fréquence de la tension de sortie et la fréquence de commutation est de 240 (12000/50). Une des limitations de cette méthode est l’augmentation de l’énergie dissipée par les interrupteurs, il devient alors nécessaire d’augmenter le volume de refroidissement. Il existe donc un compromis à trouver entre pertes autorisées et harmoniques générés.

Pour établir une onde sinusoïdale sur le courant d’une phase d’un moteur, on définit une fonction qui regroupe l’intégralité des valeurs des durées d’impulsions. Cette fonction appelée facteur de modulation dépend de l’indice de modulation m , de la nature de la charge (φ) et du profil d’onde reconstitué (eq 3.18). En effet, la nature inductive de la charge provoque l’apparition d’un déphasage (φ) entre le fondamental du courant I_{OUT} et le fondamental de la tension V_{OUT} . Ce déphasage se traduit par un retard et doit être pris en compte lors du calcul du facteur de modulation.

$$M(\theta) = m \sin(\theta - \varphi) \quad (3.18)$$

Le paramètre m correspond au rapport de transformation maximal du convertisseur étudié. Dans le cadre d'un onduleur triphasé, cet indice équivaut à $m = \frac{2\sqrt{6}}{3} \frac{U_{OUT}}{E}$ où E représente la tension d'entrée du bus continu et U_{OUT} , la valeur efficace du fondamental de la tension composée en sortie d'un onduleur triphasé.

Dans un bras d'onduleur la durée des impulsions de commande ($T_{COND}^{SW_1}$, $T_{BLOC}^{SW_1}$, $T_{COND}^{SW_2}$ et $T_{BLOC}^{SW_2}$) des deux interrupteurs est directement en relation avec le facteur de modulation (équations 3.19).

$$\begin{aligned} T_{COND}^{SW_1} = T_{BLOC}^{SW_2} &= \frac{1 + m \sin(\theta - \varphi)}{2} \\ T_{BLOC}^{SW_1} = T_{COND}^{SW_2} &= \frac{1 - m \sin(\theta - \varphi)}{2} \end{aligned} \quad (3.19)$$

Afin de déterminer les relations des pertes au sein des différents semi-conducteurs, d'autres hypothèses sont nécessaires.

1. Le courant de sortie est une sinusoïde pure : $I_{OUT}(\theta) = I_{MAX} \sin \theta$

Comme précédemment, l'influence des deux stratégies de contrôle des interrupteurs sur les pertes de chaque semi-conducteur est analysée.

3.2.b.1 Contrainte sur l'interrupteur SW₁

3.2.b.1.1 Pertes en conduction Lorsque l'interrupteur SW_1 conduit le courant de sortie. L'ensemble des transistors T_1 conduit le courant de sortie. L'équation 3.20 présente l'équation des pertes en conduction d'un transistor T_1^X .

$$\begin{aligned} P_{COMM}^{T_1^X} &= \frac{1}{2\pi} \int_0^\pi \frac{(1 + M(\theta))}{2} R_{DS}^{ON}(T_{T_1^X}) \left(\frac{I_{MAX} \sin(\theta)}{N_j} \right)^2 d\theta \\ P_{COMM}^{T_1^X} &= \frac{R_{DS}^{ON}(T_{T_1^X}) I_{MAX}^2}{4\pi N_j^2} \int_0^\pi (1 + M(\theta)) (\sin(\theta))^2 d\theta \\ P_{COMM}^{T_1^X} &= \frac{R_{DS}^{ON}(T_{T_1^X}) I_{MAX}^2}{8\pi N_j^2} \left(\pi + \frac{8m \cos(\varphi)}{3} \right) \end{aligned} \quad (3.20)$$

3.2.b.1.2 Pertes en commutation Lors de l'ouverture de l'interrupteur SW_1 , chaque transistors T_1^X génère des pertes en commutation (equation 3.27).

$$P_{COMM}^{T_1^X} = F_{SW} \frac{1}{2\pi} \int_0^\pi E_{TS}^{FET}(\theta) d\theta$$

Avec :

$$E_{TS}^{FET}(\theta) = A_{JFET} \left(\frac{I_{MAX} \sin(\theta)}{N_j} \right) + B_{JFET} \quad (3.21)$$

$$P_{COMM}^{T_1^X} = F_{SW} \left[\frac{A_{JFET} I_{MAX}}{\pi N_j} + \frac{B_{JFET}}{2} \right]$$

3.2.b.2 Contrainte sur l'interrupteur SW₂

3.2.b.2.1 Stratégie 1 : Utilisation de l'ensemble des diodes D₂ Lors de l'ouverture de l'interrupteur SW₁, les transistors T₂ sont maintenus bloqués de telle sorte que le courant de sortie transite à travers l'ensemble des diodes D₂. L'équation 3.22 présente l'équation des pertes en conduction au sein d'une diode D₂^Y.

$$P_{COND_S1}^{D_2^Y} = \frac{1}{2\pi} \int_0^\pi \frac{(1-M(\theta))}{2} R_D(T_{D_2^Y}) \left(\frac{I_{MAX} \sin(\theta)}{N_d} \right)^2 d\theta$$

$$+ \frac{1}{2\pi} \int_0^\pi \frac{(1-M(\theta))}{2} V_0(T_{D_2^Y}) \frac{I_{MAX} \sin(\theta)}{N_d} d\theta \quad (3.22)$$

$$P_{COND_S1}^{D_2^Y} = \frac{R_D(T_{D_2^Y}) I_{MAX}^2}{8\pi N_d^2} \left\{ \pi - \frac{8m \cos \varphi}{3} \right\}$$

$$+ \frac{V_0(T_{D_2^Y}) I_{MAX}}{4\pi N_d} \left(2 - \frac{m\pi \cos \varphi}{2} \right)$$

3.2.b.2.2 Stratégie 2 : Utilisation de l'ensemble des diodes D₂ et transistors T₂ Le second cas (stratégie 2) permet d'utiliser la propriété de conduction du transistor avec le parcours d'un courant inverse au sein du canal Drain/Source. Pour cela, un signal de commande est utilisé pour provoquer la conduction de l'ensemble des transistors T₂.

Pour les plus faibles niveaux du courant de sortie I_{OUT}, on peut considérer que seuls les transistors T₂ vont conduire. Dès que la tension aux bornes de l'interrupteur SW₂ devient supérieure à la tension de mise en conduction d'une diode D₂, l'ensemble des diodes D₂ entre en conduction et contribue à la conduction du courant de sortie. Il existe donc une valeur




FIGURE 3.8 – Évolution des courants au sein de l'interrupteur SW_2 pour les deux cas d'étude de la stratégie 2

d'angle que l'on appellera θ_1 qui traduit le changement d'état de conduction de la diode. La figure 3.8 illustre ce phénomène avec un exemple des courants au sein des transistors T_2 et des diodes D_2 pour les deux cas.

L'équation 3.23 présente la relation entre la valeur de θ_1 et les caractéristiques électriques d'un interrupteur.

$$R_{DS}^{ON}(T_{T_2^X}) \frac{I_{OUT}(\theta_1)}{N_j} = V_0(T_{D_2^Y}) \quad (3.23)$$

$$\theta_1 = \arcsin \frac{V_0(T_{D_2^Y}) N_j}{R_{DS}^{ON}(T_{T_2^X}) I_{MAX}}$$

3.2.b.2.2.a Conduction des transistors T_2 L'équation 3.24 présente la relation des pertes en conduction lorsque les transistors T_2 conduisent l'intégralité du courant de sortie.

$$P_{COND_S2}^{T_2^X} = \frac{1}{2\pi} \int_0^\pi \frac{(1-M(\theta))}{2} R_{DS}^{ON}(T_{T_2^X}) \left(\frac{I_{MAX} \sin(\theta)}{N_j} \right)^2 .d\theta \quad (3.24)$$

$$P_{COND_S2}^{T_2^X} = \frac{R_{DS}^{ON}(T_{T_2^X}) I_{MAX}^2}{8\pi N_j^2} \left(\pi - \frac{8m \cos(\varphi)}{3} \right)$$

3.2.b.2.2.b Conduction de l'ensemble transistors T_2 et diodes D_2 Lorsque les diodes D_2 conduisent, la détermination des pertes en conduction de SW_2 devient un peu plus complexe. En effet, il est nécessaire de calculer simultanément les pertes à la fois pour les diodes D_2 et les transistors T_2 . L'équation 3.25 présente la relation des pertes en conduction d'un transistor T_2 lorsque les diodes D_2 et les transistors T_2 contribuent à la circulation du courant de sortie.

$$\begin{aligned}
 P_{COND_S2}^{T_2^X} = & \\
 & \frac{1}{2\pi} \int_0^{\theta_1} \frac{(1-M(\theta))}{2} R_{DS}^{ON}(T_{T_2^X}) \left(\frac{I_{MAX} \sin(\theta)}{N_j} \right)^2 d\theta \\
 & + \frac{1}{2\pi} \int_{\pi-\theta_1}^{\pi} \frac{(1-M(\theta))}{2} R_{DS}^{ON}(T_{T_2^X}) \left(\frac{I_{MAX} \sin(\theta)}{N_j} \right)^2 d\theta \\
 & + \frac{1}{2\pi} \int_{\theta_1}^{\pi-\theta_1} \frac{(1-M(\theta))}{2} R_{DS}^{ON}(T_{T_2^X}) \left(\frac{R_D(T_{D_2^Y}) I_{MAX} \sin(\theta) + V_0(T_{D_2^Y}) N_d}{N_j R_D(T_{D_2^Y}) + N_d R_{DS}^{ON}(T_{T_2^X})} \right)^2 d\theta \\
 P_{COND_S2}^{T_2^X} = & \\
 & \frac{R_{DS}^{ON}(T_{T_2^X}) I_{MAX}^2}{8\pi N_j^2} \left(2\theta_1 - \sin(2\theta_1) - m \cos(\varphi) \left(\frac{8}{3} - 3 \cos(\theta_1) + \frac{\cos(3\theta_1)}{3} \right) \right) \\
 & + \frac{R_{DS}^{ON}(T_{T_2^X}) (V_0(T_{D_2^Y}) N_d)^2}{4\pi (R_D(T_{D_2^Y}) N_j + R_{DS}^{ON}(T_{T_2^X}) N_d)^2} (\pi - 2\theta_1 - 2m \cos(\varphi) \cos(\theta_1)) \\
 & + \frac{2 V_0(T_{D_2^Y}) N_d R_{DS}^{ON}(T_{T_2^X}) R_D(T_{D_2^Y}) I_{MAX}}{4\pi (R_D(T_{D_2^Y}) N_j + R_{DS}^{ON}(T_{T_2^X}) N_d)^2} (2 \cos(\theta_1)) \\
 & - \frac{2 V_0(T_{D_2^Y}) N_d R_{DS}^{ON}(T_{T_2^X}) R_D(T_{D_2^Y}) I_{MAX}}{4\pi (R_D(T_{D_2^Y}) N_j + R_{DS}^{ON}(T_{T_2^X}) N_d)^2} \left(\frac{m \cos(\varphi)}{2} (\pi - 2\theta + \sin(2\theta_1)) \right) \\
 & + \frac{R_{DS}^{ON}(T_{T_2^X}) R_D^2(T_{D_2^Y}) I_{MAX}^2}{8\pi (R_D(T_D) N_j + R_{DS}^{ON}(T_j) N_d)^2} (\pi - 2\theta_1 + \sin(2\theta_1)) \\
 & - \frac{R_{DS}^{ON}(T_j) R_D^2(T_D) I_{MAX}^2(T_D)}{8\pi (R_D(T_{D_2^Y}) N_j + R_{DS}^{ON}(T_{T_2^X}) N_d)^2} \left(\frac{m \cos(\varphi) (9 \cos(\theta_1) - \cos(3\theta_1))}{3} \right)
 \end{aligned} \tag{3.25}$$

De la même manière, l'équation 3.26 présente la relation des pertes en conduction au sein d'une diode D_2^Y .

$$P_{COND_S2}^{D_2^Y} =$$

$$\begin{aligned} & \frac{1}{2\pi} \int_{\theta_1}^{\pi-\theta_1} \frac{(1-M(\theta))}{2} R_D(T_{D_2^Y}) \left(\frac{-N_j V_0(T_{D_2^Y}) + R_{DS}^{ON}(T_{T_2^X}) I_{MAX} \sin(\theta)}{N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y})} \right)^2 d\theta \\ & + \frac{1}{2\pi} \int_{\theta_1}^{\pi-\theta_1} \frac{(1-M(\theta))}{2} V_0(T_{D_2^Y}) \left(\frac{-N_j V_0(T_{D_2^Y}) + R_{DS}^{ON}(T_{T_2^X}) I_{MAX} \sin(\theta)}{N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y})} \right) d\theta \end{aligned}$$

$$P_{COND_S2}^{D_2^Y} =$$

$$\begin{aligned} & \frac{R_D(T_{D_2^Y}) (N_j V_0(T_{D_2^Y}))^2}{4\pi (N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y}))^2} (\pi - 2\theta_1 - 2m \cos(\varphi) \cos(\theta_1)) \\ & - \frac{2N_j R_{DS}^{ON}(T_{T_2^X}) I_{MAX} V_0(T_{D_2^Y}) R_D(T_{D_2^Y})}{4\pi (N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y}))^2} \left(2 \cos(\theta_1) - \frac{m\pi \cos(\varphi)}{2} \right) \\ & + \frac{2N_j R_{DS}^{ON}(T_{T_2^X}) I_{MAX} V_0(T_{D_2^Y}) R_D(T_{D_2^Y})}{4\pi (N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y}))^2} \left(\frac{m \cos(\varphi)}{2} (\sin(2\theta_1) - 2\theta_1) \right) \\ & + \frac{R_D(T_{D_2^Y}) (R_{DS}^{ON}(T_{T_2^X}) I_{MAX})^2}{8\pi (N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y}))^2} (\pi - 2\theta_1 + \sin(2\theta_1)) \\ & - \frac{R_D(T_{D_2^Y}) (R_{DS}^{ON}(T_{T_2^X}) I_{MAX})^2}{8\pi (N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y}))^2} \left(\frac{m \cos(\varphi) (9 \cos(\theta_1) - \cos(3\theta_1))}{3} \right) \\ & + \frac{V_0(T_{D_2^Y})}{4\pi (N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y}))} \left(2R_{DS}^{ON}(T_{T_2^X}) I_{MAX} \cos(\theta_1) - N_j V_0(T_{D_2^Y}) (\pi - 2\theta_1) \right) \\ & + \frac{V_0(T_{D_2^Y})}{4\pi (N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y}))} m \cos(\varphi) (2N_j V_0(T_{D_2^Y}) \cos(\theta_1)) \\ & - \frac{V_0(T_{D_2^Y})}{4\pi (N_d R_{DS}^{ON}(T_{T_2^X}) + N_j R_D(T_{D_2^Y}))} \left(\frac{m \cos(\varphi) R_{DS}^{ON}(T_{T_2^X}) I_{MAX} (\pi - 2\theta_1 + \sin(2\theta_1))}{2} \right) \end{aligned} \quad (3.26)$$

3.2.b.2.3 Pertes en commutation Le blocage de SW_1 provoque le changement d'état de conduction des diodes D_2 . Des pertes en commutation sont alors créés à la fois au sein des transistors T_2^X mais également au sein

des diodes D_2^Y . Les équations 3.27 et 3.28 présentent les relations des pertes en commutation au sein d'un transistor T_1^X et d'une diode D_2^Y .

$$P_{COMM}^{T_1^X} = F_{SW} \frac{1}{2\pi} \int_0^\pi E_{TS}^{JFET}(\theta) d\theta$$

Avec :

$$E_{TS}^{DIODE}(\theta) = A_{JFET} \left(\frac{I_{MAX} \sin(\theta)}{N_d} \right) + B_{JFET} \quad (3.27)$$

$$P_{COMM}^{T_1^X} = F_{SW} \left[\frac{A_{JFET} I_{MAX}}{\pi N_j} + \frac{B_{JFET}}{2} \right]$$

$$P_{COMM}^{D_2^Y} = F_{SW} \frac{1}{2\pi} \int_0^\pi E_{TS}^{DIODE}(\theta) d\theta$$

Avec :

$$E_{TS}^{DIODE}(\theta) = A_{DIODE} \left(\frac{I_{MAX} \sin(\theta)}{N_d} \right) + B_{DIODE} \quad (3.28)$$

$$P_{COMM}^{D_2^Y} = F_{SW} \left[\frac{A_{DIODE} I_{MAX}}{\pi N_d} + \frac{B_{DIODE}}{2} \right]$$

Les couples de coefficient A_{DIODE} , B_{DIODE} ainsi que A_{JFET} et B_{JFET} sont issus de la modélisation des énergies de commutation du chapitre précédent puis utilisées pour une tension égale à la tension d'entrée du convertisseur soit 450 V.

On peut considérer que seule la diode D_2 dissipe de l'énergie durant la commutation. En effet, lors de la mise en conduction du transistor (cas de la stratégie 2), les diodes D_2 conduisent l'intégralité du courant de sortie assurant une tension presque nulle aux bornes de SW_2 . Les pertes en commutation au sein des transistor T_2 sont donc nulles.

3.2.c Pertes dissipées par composant sur une période du fondamental du courant de sortie

Les relations des composants T_1^X , T_2^X , D_1^Y et D_2^Y ont été établis sur une demi-période du courant de sortie ($I_{OUT}(\theta) > 0$ pour $\theta = [0 : \pi]$). Pour obtenir les contraintes de la seconde demi-période ($I_{OUT}(\theta) < 0$ pour $\theta = [\pi : 2\pi]$), il suffit de permuter les indices 1 et 2. En effet, sur une période du fondamental du courant de sortie, on peut considérer que les pertes par type de composants sont équivalentes. Avec ces données, il est possible de calculer les pertes totales pour chaque élément dans un bras d'onduleur puis dans un onduleur triphasé pour la stratégie 1 (tableau 3.2) et la stratégie 2 (tableau 3.3).

	$I_{OUT} > 0$	$I_{OUT} < 0$
Transistor $T_1^X : P_{TOTALS}^{T_1^X}$	$P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X}$	×
Diode $D_1^Y : P_{TOTALS}^{D_1^Y}$	×	$P_{COND_S1}^{D_2^Y} + P_{COMM}^{D_2^Y}$
Interrupteur $SW_1 : P_{TOTALS}^{SW_1}$	$N_j (P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X})$	$N_d (P_{COND_S1}^{D_2^Y} + P_{COMM}^{D_2^Y})$
Transistor $T_2^X : P_{TOTALS}^{T_2^X}$	×	$P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X}$
Diode $D_2^Y : P_{TOTALS}^{D_2^Y}$	$P_{COND_S1}^{D_2^Y} + P_{COMM}^{D_2^Y}$	×
Interrupteur $SW_2 : P_{TOTALS}^{SW_2}$	$N_j (P_{COND_S1}^{D_2^Y} + P_{COMM}^{D_2^Y})$	$N_d (P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X})$
Bras d'onduleur : $P_{TOTALS}^{ONDULEUR MONOPHASE}$	$2 * (N_j (P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X}) + N_d (P_{COND_S1}^{D_2^Y} + P_{COMM}^{D_2^Y}))$	
Onduleur triphasé : $P_{TOTALS}^{ONDULEUR TRIPHASE}$	$3 * 2 * (N_j (P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X}) + N_d (P_{COND_S1}^{D_2^Y} + P_{COMM}^{D_2^Y}))$	

TABLE 3.2 – Tableau récapitulatif des expressions des pertes dans un onduleur triphasé lorsque la stratégie 1 est employée

	$I_{OUT} > 0$	$I_{OUT} < 0$
Transistor $T_1^X : P_{TOTALS}^{T_1^X}$	$P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X}$	$P_{COND_S2}^{T_1^X}$
Diode $D_1^Y : P_{TOTALS}^{D_1^Y}$	×	$P_{COND_S2}^{D_1^Y} I + P_{COMM}^{D_1^Y}$
Interrupteur $SW_1 : P_{TOTALS}^{SW_1}$	$N_j (P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X})$	$N_d (P_{COND_S2}^{D_1^Y} I + P_{COMM}^{D_1^Y}) + N_j P_{COMM}^{T_1^X}$
Transistor $T_2^X : P_{TOTALS}^{T_2^X}$	$P_{COND_S2}^{T_2^X}$	$P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X}$
Diode $D_2^Y : P_{TOTALS}^{D_2^Y}$	$P_{COND_S2}^{D_2^Y} I + P_{COMM}^{D_2^Y}$	×
Interrupteur $SW_2 : P_{TOTALS}^{SW_2}$	$N_d (P_{COND_S2}^{D_2^Y} I + P_{COMM}^{D_2^Y}) + N_j P_{COND_S2}^{T_2^X}$	$N_j (P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X})$
Bras d'onduleur : $P_{TOTALS}^{MONOPHASE}$	$2 * (N_j (P_{COMM}^{T_1^X} + P_{COND_S2}^{T_2^X} + P_{COMM}^{T_2^X}) + N_d (P_{COND_S2}^{D_2^Y} I + P_{COMM}^{D_2^Y}))$	$N_j (P_{COMM}^{T_1^X} + P_{COMM}^{T_1^X})$
Onduleur triphasé : $P_{TOTALS}^{TRIPHASE}$	$3 * 2 * (N_j (P_{COMM}^{T_1^X} + P_{COND_S2}^{T_2^X} + P_{COMM}^{T_2^X}) + N_d (P_{COND_S2}^{D_2^Y} I + P_{COMM}^{D_2^Y}))$	$N_d (P_{COND_S2}^{D_2^Y} I + P_{COMM}^{D_2^Y}) + N_d (P_{COND_S2}^{D_2^Y} I + P_{COMM}^{D_2^Y})$

TABLE 3.3 – Tableau récapitulatif des expressions des pertes dans un onduleur triphasé lorsque la stratégie 2 est employée

3.3 Calcul des températures de jonction des composants

La dissipation des pertes se traduit par l'élévation des températures de jonction des différentes puces, cette élévation est donc liée à la performance du refroidissement. Ce phénomène augmente la résistivité du canal Drain/Source dans le cas du transistor JFET (R_{DS}^{ON}) alors que pour la diode, la tension de seuil (V_o) diminue contrairement à sa résistance série (R_D). Il est donc indispensable de quantifier la valeur des températures de jonction à la fois de la diode (T_D) et du transistor (T_J). Pour cela, on se focalisera sur l'étude de leur circuit thermique lorsque les composants ont atteints le régime thermique permanent. La figure 3.9 présente le circuit thermique pour un JFET ainsi que pour une diode.




FIGURE 3.9 – Présentation des circuits thermiques équivalents pour un JFET et pour une diode lorsqu'ils ont atteint le régime thermique permanent

- $R_{TH_{jc}^{JFET}}, R_{TH_{jc}^{DIODE}}$ ($^{\circ}\text{C}\text{W}^{-1}$) : Résistance thermique entre la jonction interne de la puce et la semelle du boîtier d'un transistor ou d'une diode.
- $R_{TH_{cd}}$ ($^{\circ}\text{C}\text{W}^{-1}$) : Résistance thermique d'un film isolant présent entre un boîtier et le dissipateur.
- $R_{TH_{da}^{JFET}}, R_{TH_{da}^{DIODE}}$ ($^{\circ}\text{C}\text{W}^{-1}$) : Résistance thermique du dissipateur entre l'air ambiant et le film isolant.
- $P_{TOTALES}^{JFET}, P_{TOTALES}^{DIODE}$ (W) : Pertes totales moyennes d'un JFET et d'une diode.

- T_A (°C) : Température ambiante.
- T_j, T_D (°C) : Température de jonction à l'équilibre thermique d'un JFET et d'une diode.

Le dissipateur actuellement utilisé au sein du convertisseur VEV40A est un produit de la gamme ARCEL. Le pouvoir calorifique du dissipateur (RTH_{da}) a été évalué dans des conditions de fonctionnement réelles, c'est à dire en fonction du type convection (naturelle ou forcée) ainsi qu'avec l'utilisation de module IGBT. Cette donnée n'est donc pas utilisable pour des boîtiers encapsulés. En effet, la diminution de la surface de contact d'un JFET par rapport à un module de puissance va provoquer une augmentation de la résistance thermique, cette dernière peut être supposée inversement proportionnelle aux rapport des surfaces. En conséquence, il est possible d'évaluer les résistances thermiques du dissipateur (eq 3.29 et eq 3.30) et donc les résistances thermiques équivalentes pour chaque semi-conducteurs (eq 3.31 et eq 3.32).

$$RTH_{da}^{JFET} = RTH_{da} \frac{S_{MODULE}}{S_{JFET}} \quad (3.29)$$

$$RTH_{da}^{DIODE} = RTH_{da} \frac{S_{MODULE}}{S_{DIODE}} \quad (3.30)$$

$$RTH_{eq}^{JFET} = RTH_{jc}^{JFET} + RTH_{cd} + RTH_{da} \frac{S_{MODULE}}{S_{JFET}} \quad (3.31)$$

$$RTH_{eq}^{DIODE} = RTH_{jc}^{DIODE} + RTH_{cd} + RTH_{da} \frac{S_{MODULE}}{S_{DIODE}} \quad (3.32)$$

En utilisant les relations des pertes ainsi que des résistances thermiques, il est possible de déterminer les valeurs des températures de jonction T_j et T_D . Cependant, lorsqu'un composant de puissance est parcouru par un courant, des pertes sont créés et modifient à la fois sa température de jonction mais également ses caractéristiques électriques. La variation de ces paramètres électriques provoque une modification (généralement augmentation) des pertes à évacuer. Ce phénomène intitulé auto-échauffement peut conduire dans certains cas à la destruction du composant. Il est donc important de calculer la température finale d'une puce par l'intermédiaire de la prise en compte de l'auto-échauffement. Le caractère non linéaire des équations thermiques complexifie l'estimation des températures de jonction. Pour résoudre ce problème, on utilise des variables correspondant à la chaleur évacuée par le dissipateur (Q_{JFET} pour un JFET et Q_{DIODE} pour une diode) et les pertes générées par le pont de puissance ($P_{TOTALES}^{JFET}(T_j)$ pour un JFET et $P_{TOTALES}^{DIODE}(T_D)$ pour une diode) dont la valeur dépend à la fois de la température de jonction de la puce mais également des pertes et de la résistance thermique par type de boîtier (voir équation 3.33).

$$Q_{JFET} = \frac{T_j - T_A}{RTH_{eq}^{JFET}} \quad (3.33)$$

$$Q_{DIODE} = \frac{T_D - T_A}{RTH_{eq}^{DIODE}}$$

En utilisant ces relations au sein d'un organigramme (figure 3.10), il est possible de déterminer la température de jonction des différents composants à l'équilibre thermique. En effet, l'auto-échauffement est nul lorsque l'écart entre la chaleur évacuée et les pertes générées es températures $\frac{T_j - T_A}{RTH_{eq}^{JFET}}$ et $P_{TOTALS}^{JFET}(T_j)$ pour un JFET ainsi que $\frac{T_D - T_A}{RTH_{eq}^{DIODE}}$ et $P_{TOTALS}^{DIODE}(T_D)$ pour une diode est inférieure à une erreur ϵ .




FIGURE 3.10 – Organigramme de l'estimation de la température de jonction d'un transistor en fonction de ses pertes et de sa résistance thermique

La figure 3.11 présente des exemples de résultats obtenus en utilisant le script de calculs avec la prise en compte de l'auto-échauffement d'un composant. Le premier tracé (Configuration 1) montre aucun point de croisement entre les pertes du JFET et la chaleur évacuée par le dissipateur, cela signifie que dans ces conditions, la température du JFET ne se stabilise pas ce qui conduit à la destruction du composant.

Le second tracé montre qu'il existe un point de croisement ce qui traduit un point d'équilibre stable. Cela signifie qu'à l'équilibre thermique, la température du JFET subira un échauffement proche des 60 °C par rapport à la température ambiante.





FIGURE 3.11 – Exemple de résultats d'obtention de la valeur de la température de jonction d'un composant à l'équilibre thermique avec prise en compte de l'auto-échauffement


3.4 Vérification expérimentale de la répartition d'un courant continu au sein d'un interrupteur parallélisé

Les précédentes relations de pertes ont été développées en supposant que le courant se répartissait de manière équitable entre plusieurs transistors mis en parallèle. Une mauvaise répartition du courant engendre des échauffements différents et donc des températures non homogènes au sein d'un même interrupteur. Cette disparité thermique risque d'entraîner une destruction anticipée de l'interrupteur et donc limite la durée d'utilisation des composants. Pour valider cette affirmation, un interrupteur constitué de 4 JFET en parallèle et d'une diode en anti-parallèle (figure 3.12) est testé pour un courant I_{OUT} continu allant de -55 à +50 A. Cette expérience va permettre de vérifier le comportement d'un interrupteur SiC avec l'estimation des pertes statiques ainsi que des températures de jonction des différents composants (JFET et diode).

Lorsque plusieurs composants sont placés sur un même dissipateur et dissipent des pertes différentes, on peut considérer que leurs températures de jonctions sont différentes. Cependant la présence d'un volume de refroidissement commun engendre la présence d'un couplage thermique qui tend à réduire l'écart de températures. Pour limiter ce phénomène, et vérifier le bon comportement d'un interrupteur parallélisé, il est nécessaire



(a) Schéma électrique



(b) Photo

FIGURE 3.12 – Interrupteur SiC constitué de 4 transistors JFET et d'une diode testé pour un courant positif et négatif avec une résistance $R_G = 270\Omega$ et $V_{CC} = 30V$

de réduire le couplage thermique entre les composants. Pour cela, chaque composant testé est monté sur un dissipateur séparé ($RTH_{ca} = 5,9^\circ C/W$). De la pâte thermique est utilisée pour améliorer le contact thermique entre chaque boîtier et chaque dissipateur. On estime la résistance thermique de la pâte à $RTH_{TIM} \approx 0,1^\circ C/W$. Pour chaque composant, la température du dissipateur $T_{JFET_{1-4}}$, T_{DIODE} et la tension ($V_{DS_{1-4}}$, V_{DIODE}) sont enregistrées par un multimètre de précision de Keithley (2700 Data Acquisition System). Des thermocouples de type K sont utilisés et placés entre chaque dissipateur et les composants. Une pince ampèremétrique (TCP0030) et un oscilloscope (DPO7104) Tektronix sont utilisés pour enregistrer les tracés des courants à travers les transistors et les diodes. Les pertes mesurées sont ensuite calculées en multipliant les valeurs des courants I_j et les tensions V_{Ds} pour les transistors et I_D , V_D pour la diode. Pour rendre conducteur le transistor, un courant de grille d'environ $I_{G_{1-4}} = \frac{V_{CC} - V_{GS}}{R_G} = \frac{30 - 2,6}{270} \approx 100\text{ mA}$ est généré par l'intermédiaire d'une source de tension et d'une résistance.


Le générateur utilisé pour fournir le courant I_G génère une tension très importante par rapport à la tension V_{GS} présente aux bornes de la jonction Grille/Source. Ce choix permet de réduire l'influence de la température sur la tension V_{GS} .

La figure 3.13 présente l'évolution des courants au sein des JFET et de la diode mesurés et calculés pour un courant de sortie allant de -55 à +50 A.


Pour un interrupteur utilisé en conduction directe, le courant de sortie I_{OUT} transite à travers les JFET uniquement. Les différents courants I_j sont répartis équitablement en effet, on observe une dispersion maximale d'environ 1 A pour un courant de sortie de 50 A. La température mesurée sur les dissipateurs de chaque transistor est proche de 120 °C. Cependant, la température maximale de jonction calculée est supérieure à la température maximale conseillée par le constructeur (≥ 150 °C) et il n'y a pas de valeur calculée au delà. Le modèle de calcul considère alors que le composant ne fonctionne pas dans sa zone de travail nominale.

Pour des faibles valeurs de courant négatif, le courant de sortie est conduit intégralement par les transistors. Lorsque la tension aux bornes de l'interrupteur est supérieure à la tension de mise en conduction de la diode, la diode Schottky commence à conduire. Le courant de sortie est alors réparti à travers chaque semi-conducteur. Les résultats montrent que lorsque la diode conduit, le courant à travers chaque transistor se stabilise à une valeur proche des 10 A. Les résultats montrent que le modèle de l'interrupteur SiC retranscrit bien son comportement réel. Cependant, le modèle de la diode est erronée. En effet, la diode semble entrer en conduction pour un courant de sortie d'une valeur de 4 A plus faible que prévu. Une interprétation possible de cette erreur est que le dissipateur de la diode capte une partie de la chaleur des dissipateurs des transistors. Cet effet est visible sur la température de la diode lorsque le courant $I_{OUT} > 0$. En effet, pour les plus fortes valeurs de courant, la température mesurée sur la diode est supérieure à la température ambiante alors même que le courant de la diode est nulle. Le transfert thermique est fonction de la distance des dissipateurs ainsi que de l'écart de température. Ainsi la température mesurée de la diode est plus élevée que la température calculée. Cette erreur engendre donc une tension de seuil plus faible et une conduction anticipée de la diode. On peut considérer que le transfert thermique entre chaque transistor est nul car la différence de température n'est pas suffisamment élevée pour influencer leur comportement.


Pour un courant de sortie d'une valeur de +/-50 A, la température de boîtier des JFET et des diodes sont respectivement de 110 °C et de 90 °C. Du fait de la conduction de la diode, la température des JFET est plus faible en conduction inverse qu'en conduction directe. Lorsque le courant augmente à 55 A en valeur absolue, la température des JFET reste inférieure à la température maximale d'utilisation (150 °C).



(a) Tracé des courants au sein des transistors et de la diode



(b) Tracé des températures mesurés sur les dissipateurs des transistors et de la diode



(c) Tracé des pertes au sein des transistors et de la diode

FIGURE 3.13 – Évolution des caractéristiques électriques et thermiques d'un interrupteur SiC composé de 4 transistors SiC et une diode parcourus par un courant continu entre -55 et +50 A.

Pour un courant I_{OUT} positif entre 0 et 45 A, les pertes calculées et les pertes mesurées sont similaires. En effet, l'erreur maximale calculée est de 0,5 W et obtenue pour le JFET2 à 50 A.

Lorsque le courant de sortie est négatif, la conduction de la diode provoque une diminution des pertes en conduction au sein des JFET. En effet, une réduction des pertes en conduction de 4 W est observée pour chaque JFET pour une même valeur absolue de courant conduit (50 A) entre la conduction directe et la conduction inverse.

3.5 Détermination du nombre de composants par interrupteur

Le choix du nombre de composants par interrupteur est intimement lié à leur échauffement. Il est donc nécessaire de déterminer les contraintes thermiques maximales qui vont s'exercer pour chaque semi-conducteur présent au sein d'un interrupteur. Pour cela, les différentes relations des pertes sont implémentées dans un script de calculs afin d'évaluer les températures ainsi que les pertes par boîtier. Ces calculs sont effectués pour les deux cas d'études « Fonctionnement 0 Hz » et « Fonctionnement sinusoïdal ».

3.5.a Résultat de calcul du cas « Fonctionnement 0 Hz »

L'étude du comportement d'un bras d'onduleur en « fonctionnement 0 Hz » a mis en évidence que seulement trois ensembles de composants étaient utilisés : T_1 , T_2 , D_2 . L'utilisation de la stratégie 1 permet de maximiser le courant au sein de la diode D_2 contrairement à la stratégie 2 où le courant de sortie transite majoritairement au sein des transistors T_2 . De plus, l'utilisation de la stratégie 2 tend à éliminer les pertes en commutation des transistors T_2 ce qui limite leur échauffement pour un courant de sortie donné. Par conséquence, l'estimation du nombre de composants par interrupteur sera basée sur l'estimation des pertes et température atteinte par T_1^X et D_2^Y .

Voici les paramètres d'entrées du script de calculs :

$$I_{MAX} = I_N \sqrt{2} = 40 \sqrt{2} A$$

$$k_s = 1, 2$$

$$E = 450 V$$

$$f_{SW} = 100 kHz$$

$$RTH_{cd} = 0,3 °C/W$$

$$RTH_{jc}^{JFET} = 0,6 °C/W$$

$$RTH_{jc}^{DIODE} = 0,5 °C/W$$

$$RTH_{da} = 0,05 °C/W$$

$$T_a = 55 °C$$

$$T_{LIMITE} = 200 °C$$

$$S_{JFET} = S_{DIODE} = 15 * 21 mm^2$$

$$S_{MODULE} = 137 * 162 mm^2$$

3.5.a.1 Contrainte sur l'interrupteur SW_1 : choix du nombre de transistors

La figure 3.14 présente l'évolution des pertes ainsi que de la température de jonction dans un transistor T_j^x au sein de l'interrupteur SW_1 .




FIGURE 3.14 – Évolution des pertes et de la température de jonction d'un transistor T_j^x au sein de l'interrupteur SW_1 lorsque le courant de sortie est continu à une valeur de $1,2I_{MAX}$ (Fonctionnement 0 Hz) et pour une fréquence de commutation des interrupteurs égale à 100 kHz

Les résultats montrent que pour respecter les contraintes thermiques liées au package du boîtier, 7 transistors au minimum sont requis pour faire fonctionner le bras d'onduleur SiC à 100 kHz. En autorisant le fonctionnement du transistor à 200 °C, il est possible de réduire le nombre de transistors à 5. Le graphique ne montre pas les résultats pour $N_j < 5$ car la limite thermique fixée pour limiter les calculs (200 °C) est atteinte.

Les pertes en commutation représentent une grande partie des pertes totales. Cette observation s'explique de deux manières. Premièrement, la fréquence de commutation élevée provoque des pertes en commutation élevées. De plus, la caractérisation dynamique a mis en évidence que pour un courant nul commuté, l'énergie de commutation n'était pas nulle (coefficient B_{FET}). Cette énergie est donc propre à chaque transistor utilisé. Ainsi, l'augmentation du nombre de transistor permettant de réduire le courant commuté par transistor et donc l'énergie de commutation du coefficient A_{FET} (modélisation) est contrebalancée par l'énergie de commutation du coefficient B_{FET} .

Pour sept transistors utilisés par interrupteur, les pertes en conduction représentent environ 4,5 W sur les 20 W dissipés par le transistor ce qui représente environ 23 % des pertes totales. Le passage de 7 à 5 boîtiers provoque une augmentation des pertes en conduction de 6,5 W. Ainsi, la proportion des pertes en conduction par rapport aux pertes totales aug-




FIGURE 3.15 – Évolution des pertes et de la température de jonction d'une diode D_2^Y pilotée avec la stratégie 1 au sein de l'interrupteur SW_2 lorsque le courant de sortie est continu à une valeur de $1,2 I_{MAX}$ (Fonctionnement 0 Hz), pour une fréquence de commutation des interrupteurs égale à 100 kHz

mente jusqu'à atteindre 41 % (11/27). De la même manière, les pertes en commutation pour 7 transistors sont égales à 15,5 W contre 16 W avec 5 transistors en parallèle par boîtier. Ces résultats montrent que la réduction du nombre de transistors provoque une augmentation plus importante des pertes en conduction que des pertes en commutation.

Au final, pour respecter les contraintes thermiques, il est préconisé d'utiliser au minimum 7 boîtiers de transistors par interrupteur.

3.5.a.2 Contrainte sur l'interrupteur SW_2 : choix du nombre de diodes

La stratégie de pilotage influence la valeur des pertes au sein de la diode D_2 , il est nécessaire de traiter séparément ces deux cas d'études.

3.5.a.2.1 Stratégie 1 : Utilisation unique des diodes D_2 La figure 3.15 présente l'évolution de la température de jonction ainsi que des pertes engendrées dans une diode D_2^Y au sein de l'interrupteur SW_2 .

Les résultats issus des calculs montrent que la tenue du « Fonctionnement 0 Hz » implique l'utilisation au minimum de 4 diodes afin de respecter les contraintes thermiques du package. Les pertes en conduction d'une diode D_2^Y sont estimées à 13,5 W ce qui représente environ 61 % (13,5/22) des pertes totales. En autorisant un fonctionnement de la diode à 200 °C soit 50 °C au delà de la limite du package, il est possible de diminuer le nombre de diodes à 3. Cette diminution engendre une augmentation des pertes en conduction d'environ 10,5 W et des pertes en commutation de 1 W. Par conséquent, l'augmentation du nombre de diodes engendre une




FIGURE 3.16 – Évolution des pertes et de la température de jonction d’une diode D_2^Y pilotée avec la stratégie 2 au sein de l’interrupteur SW_2 lorsque le courant de sortie est continu à une valeur de $1,2I_{MAX}$ (Fonctionnement 0 Hz), pour une fréquence de commutation des interrupteurs égale à 100 kHz

diminution des pertes en conduction plus importante que des pertes en commutation.

3.5.a.2.2 Stratégie 2 : Utilisation des transistors T_2 et des diodes D_2
 L’utilisation de la stratégie 2 implique l’utilisation simultanée des transistors T_2 et des diodes D_2 . Il est donc indispensable de se fixer un nombre de transistors. Dans les résultats de simulation qui suivent, le nombre de transistors a été fixé à 7 ($N_j = 7$).

La figure 3.16 présente l’évolution de la température de jonction ainsi que des pertes engendrées dans une diode D_2^Y au sein de l’interrupteur SW_2 .

Contrairement à la stratégie 1, la stratégie 2 autorise le fonctionnement de l’interrupteur SW_2 avec une seule diode de roue libre. Cette réduction est rendue possible car la diode ne contribue pas à la phase de conduction. En effet, les pertes par conduction de la diode 2 sont nulles. Les diodes D_2 sont donc utilisées uniquement pendant la commutation de l’interrupteur INT_1 . Le tracé des pertes montre qu’avec une diode, les pertes en commutation sont égales à 14 W et provoquent une augmentation de la température de 55 °C à 115 °C. L’utilisation de deux diodes permet de diminuer les pertes de 4 W pour chaque diode.

3.5.a.3 Conclusion

Les résultats des calculs de pertes mettent en évidence que l’utilisation d’un nombre élevé de transistors est requis. En effet, 7 transistors sont

nécessaires au fonctionnement d'un interrupteur pour garantir une température des transistors inférieure à la limite thermique du package (150 °C). En autorisant le fonctionnement de l'interrupteur à une température de 200 °C, il est possible de réduire le nombre de transistors à 5 boîtiers. Cependant, l'utilisation des boîtiers au delà des spécifications thermiques risque d'entraîner une diminution de la durée de vie du package. Le choix du nombre de diodes dépend fortement de la stratégie adoptée. En effet, avec la stratégie 1, il est nécessaire d'utiliser au minimum 4 diodes contre 1 avec la stratégie 2 (avec $N_j = 7$). Au final, pour une température maximale de 150 °C chaque interrupteur doit comporter au minimum 8 composants avec la stratégie 1 contre 6 avec la stratégie 2.

Bien que cette méthode de calculs prenne en compte l'influence de la température sur les composants, plusieurs critères sont volontairement été écartés, comme par exemple la valeur du temps de sécurité T_s . En effet, en utilisant la stratégie 1, les diodes D_2 conduisent le courant de sortie dès que S_{W1} est bloquée. On peut donc assimiler le bras d'onduleur à une structure asynchrone. Les pertes en conduction durant T_s sont donc prises en compte dans les résultats de calculs. Cette affirmation n'est pas vérifiée avec la stratégie 2. En effet, la non prise en compte de T_s provoque une diminution du courant efficace qui transite à travers les diodes et conduit donc à une diminution des pertes en conduction dans les transistors. Ainsi, la température de jonction atteinte par les diodes D_2 sera plus élevée par rapport au résultats obtenus avec la stratégie 2. On peut estimer que l'augmentation de la température est inversement proportionnelle au nombre de diodes utilisées.

3.5.a.4 Résultat de calcul du cas « Fonctionnement sinusoïdale » en stratégie 1 avec 4 diodes

Voici les paramètres d'entrées du script de calculs pour déterminer les pertes ainsi que les températures de jonction des différents composants au sein d'un bras d'onduleur SiC piloté avec la stratégie 1.

$$I_{MAX} = I_N \sqrt{2} = 40 \sqrt{2} A$$

$$N_d = 4$$

$$E = 450 V_{DC}$$

$$U_{OUT} = 180 V_{RMS}$$

$$m = 0,653$$

$$F = 100 kHz$$

$$\cos \varphi = 0,85$$

$$RTH_{cd} = 0,3 °C/W$$

$$RTH_{jc_JFET} = 0,6 °C/W$$

$$RTH_{jc_DIODE} = 0,5 °C/W$$

$$RTH_{da} = 0,05 °C/W$$

$$T_a = 55 °C$$

$$T_{LIMITE} = 200 °C$$

$$S_{JFET} = S_{DIODE} = 15 * 21 mm^2$$

$$S_{MODULE} = 137 * 162 mm^2$$

La figure 3.17 présente l'évolution de la température de jonction ainsi que des pertes engendrées par les transistors au sein d'un bras d'onduleur sur une période du courant de sortie.




FIGURE 3.17 – Évolution des pertes et de la température de jonction d'un transistor et d'une diode au sein d'un interrupteur avec 4 diodes avec la stratégie 1 à une fréquence de 100 kHz

Les résultats de calculs montrent qu'il existe un nombre de transistors minimisant les pertes au sein des transistors. Cette configuration optimale est obtenue lorsque 4 JFET sont utilisés en parallèle. Pour cette topologie, les pertes par conduction pour la totalité des transistors sont de $4 \times 3 \text{ W}$ sur les $4 \times 11 \text{ W}$ que dissipent les transistors soit 27 %. La température atteinte par un transistor est égale à 104°C . L'augmentation du nombre de boîtiers de 4 à 8 provoque une augmentation des pertes en commutation totales de 26 W . Cependant, l'augmentation du nombre de boîtiers permet de réduire les pertes en commutation par boîtier d'environ $0,5 \text{ W}$ ce qui provoque une diminution de la température de 2°C par transistor. La température atteinte par les diodes est proche des 60°C et ne dépend pas du nombre de transistors utilisés.

Le tracé des pertes totales confirme que l'utilisation de 4 JFET avec 4 diodes apporte le minimum de pertes totales. En effet, avec 6 JFET par interrupteur, la diminution des pertes en conduction (-25 W) ne compense pas l'augmentation des pertes en commutation ($+110 \text{ W}$). Il est donc inutile d'utiliser un nombre de transistors supérieur à 4 excepté pour garantir le « fonctionnement 0 Hz » au courant nominal pour une fréquence de commutation de 100 kHz .

3.5.a.5 Résultat de calcul du cas « Fonctionnement sinusoïdale » en stratégie 2 avec 1 diode

Voici les paramètres d'entrées du script de calculs pour déterminer les pertes ainsi que les températures de jonction des différents composants au sein d'un bras d'onduleur SiC.

$$I_{MAX} = I_N \sqrt{2} = 40 \sqrt{2} \text{ A}$$

$$N_d = 1$$

$$E = 450 \text{ V}_{DC}$$

$$U_{OUT} = 180 \text{ V}_{RMS}$$

$$m = 0,653$$

$$F = 100 \text{ kHz}$$

$$\cos \varphi = 0,85$$

$$RTH_{cd} = 0,3^\circ\text{C/W}$$

$$RTH_{jc_JFET} = 0,6^\circ\text{C/W}$$

$$RTH_{jc_DIODE} = 0,5^\circ\text{C/W}$$

$$RTH_{da} = 0,05^\circ\text{C/W}$$

$$T_a = 55^\circ\text{C}$$

$$T_{LIMITE} = 200^\circ\text{C}$$

$$S_{JFET} = S_{DIODE} = 15 * 21 \text{ mm}^2$$

$$S_{MODULE} = 137 * 162 \text{ mm}^2$$

La figure 3.18 présente l'évolution de la température de jonction ainsi que des pertes engendrées par les transistors au sein d'un bras d'onduleur sur une période du courant de sortie.

Les résultats confirment que l'utilisation d'une seule diode est possible lorsque la stratégie 2 est utilisée. De plus, le « Fonctionnement sinus » autorise contrairement au « Fonctionnement 0 Hz » l'usage de 4 JFET en parallèle tout en respectant la limite thermique du package. Le tracé des pertes totales montre également qu'ils existe une configuration qui engendre le




FIGURE 3.18 – Évolution des pertes et de la température de jonction d'un transistor et d'une diode au sein d'un interrupteur avec une diode de roue libre avec la stratégie 2 à une fréquence de 100 kHz

minimum de pertes. Cet optimum est trouvé pour un nombre de transistors égal à 4. Dans cette configuration, les pertes en conduction pour les transistors sont estimées à $4 \times 4 \text{ W}$ ce qui représente environ 33 % des pertes totales ($4 \times 12 \text{ W}$). Cette dissipation de pertes se traduit par l'augmentation de la température d'un transistor de 55 à 100 °C. Pour une fréquence de commutation de 100 kHz, les pertes en commutation des transistors sont de $4 \times 8 \text{ W}$. La température de la diode (60 °C) est proche de la température ambiante (55 °C) en effet, cette dernière dissipe peu de pertes (0,9 W) ce qui limite sa température de jonction.

3.5.a.6 Limitation Fréquence/Puissance

Les résultats précédents montrent que contrairement au « Fonctionnement 0 Hz », le « Fonctionnement sinus » permet de faire fonctionner un bras d'onduleur avec un nombre de composants réduits notamment avec 4 transistors. L'utilisation d'un nombre de composants réduit permet à la fois de limiter la difficulté d'intégration ainsi que le coût du pont de puissance. Pour ces raisons, il a été décidé de fixer notre nombre de transistors à 4 avec une diode de roue libre. Ce choix implique non seulement l'utilisation de la stratégie 2 mais implique également le non respect du cahier des charges. En effet, l'utilisation d'un nombre de JFET plus faible que le minimum requis par le « Fonctionnement 0 Hz » implique une dissipation de pertes élevées et un risque élevé de destruction du composant. Il n'est donc pas possible d'assurer le cahier des charges à savoir le fonctionnement de l'onduleur pour un courant de sortie continu avec une fréquence de commutation 100 kHz.

3.5.a.6.1 Estimation du courant maximal $I_{DC}^{SW_1}$ conduit à travers l'interrupteur SW_1 d'un bras d'onduleur en fonctionnement 0 Hz et piloté avec la stratégie 2 Dans cette partie, on cherche à déterminer le courant continu maximal ($I_{DC}^{SW_1}$) susceptible d'être transité par l'interrupteur SW_1 en « fonctionnement 0 Hz » en fixant sa température de jonction (T_{SW_1}) et la fréquence de commutation de l'interrupteur F_{SW} . L'étude dynamique des composants SiC montrent que dans les mêmes conditions d'utilisation le transistor SJEP120R063 engendre plus de pertes en commutation que la diode. De ce fait on peut considérer que pour une température de jonction et une fréquence de commutation équivalente le courant conduit par SW_1 est plus faible que le courant conduit par l'interrupteur SW_2 . L'estimation de la valeur maximale du courant de sortie est donc basée sur les relations des pertes de l'interrupteur SW_1 . On peut considérer qu'à l'équilibre thermique tout les transistors T_i^X possèdent la même température de jonction : $T_{T_1^1} = T_{T_1^2} = T_{SW_1}$. L'équation 3.34 présente la relation entre la température et les différentes sources de pertes subit pour un transistor T_i^X pour un

« Fonctionnement 0 Hz ».

$$\begin{aligned}
 T_{SW1} - T_A &= RTH_{eq}^{JFET} \left(P_{COMM}^{T_1^X} + P_{COND}^{T_1^X} \right) = RTH_{eq}^{JFET} P_{TOTALES}^{T_1^X} \\
 \frac{T_{SW1} - T_A}{RTH_{eq}^{JFET}} &= \frac{F_{SW} A_{JFET} K_s I_{DC}^{SW1} \sqrt{2}}{N_j} + F_{SW} B_{JFET} + \frac{1}{2} R_{DS}^{ON}(T_{SW1}) \left(\frac{I_{DC}^{SW1} K_s \sqrt{2}}{N_j} \right)^2 \\
 (I_{DC}^{SW1})^2 R_{DS}^{ON}(T_{SW1}) \left(\frac{K_s}{N_j} \right)^2 &+ I_{DC}^{SW1} \frac{F_{SW} \sqrt{2} K_s A}{N_j} + F_{SW} B - \frac{\Delta T}{T_{SW1} - T_A} = 0
 \end{aligned} \tag{3.34}$$

On trouve une équation du second ordre par rapport au courant I_{DC}^{SW1} dont la solution est donnée par l'équation 3.35.

$$\begin{aligned}
 I_{DC}^{SW1} &= \frac{-B_1 + \sqrt{\Delta_1}}{2A_1} \\
 \text{Avec :} \\
 A_1 &= R_{DS}^{ON}(T_{SW1}) \left(\frac{K_s}{N_j} \right)^2, \quad B_1 = \frac{\sqrt{2} K_s A_{JFET}}{N_j}, \quad C_1 = B_{JFET} - \frac{T_{SW1} - T_A}{RTH_{eq}^{JFET}}, \\
 \Delta_1 &= B_1^2 - 4A_1 C_1
 \end{aligned} \tag{3.35}$$

La figure 3.19 présente l'évolution du courant maximal I_{DC}^{SW1} susceptible d'être conduit par l'interrupteur SW_1 ($N_j = 4$) en fonction de la fréquence de commutation pour plusieurs températures de jonction des transistors T_{SW1} .

3.5.a.6.2 Conclusion sur l'estimation du courant maximal susceptible d'être fourni par un bras d'onduleur constitué de 4 transistors et une diode pour le mode « fonctionnement 0 Hz » Les calculs préliminaires ont montré que pour un bras d'onduleur parallélisé générant un courant de sortie constant (« fonctionnement 0 Hz » en stratégie 2), il était nécessaire d'utiliser pas moins de huit composants par interrupteur pour garantir des températures acceptable pour le package. En comparaison, le fonctionnement sinusoïdal d'un bras d'onduleur piloté en stratégie 2 n'utilise plus de 5 composants (4 transistors et une diode). Cette diminution de composants représente un bon nombre d'avantages (réduction de la complexité du câblage, diminution du coût, diminution du risque de défaillance...). Cependant, il n'est pas possible de garantir le cahier des charges (maintien du courant de sortie maximale continu quelle que soit la fréquence de commutation). En effet, pour une fréquence de commutation de 100 kHz, le courant maximal susceptible d'être conduit est de 25 A pour une température de jonction de 150 °C. Pour assurer le « fonctionnement 0 Hz » d'un bras d'onduleur composé de 4 transistor et d'une diode par interrupteur, deux solutions sont envisageables :




FIGURE 3.19 – Estimation du courant maximal RMS I_{DC}^{SW1} qui parcourt un interrupteur SW_1 constitué de 4 transistors et d'une diode au sein d'un bras d'onduleur avec le fonctionnement « 0 Hz » pour différentes valeurs de fréquences de commutation et différentes températures de jonction pour une température ambiante de $55^{\circ}C$

- Limiter la fréquence de commutation des interrupteurs au delà d'un certain niveau du courant de sortie afin de limiter les pertes en commutation au sein des JFET.
- Limiter la valeur du courant de sortie pour une fréquence du courant de sortie nulle afin de limiter à la fois les pertes en conduction ainsi que les pertes en commutation.

L'utilisation d'une fréquence de commutation dont la valeur varie peut poser des problèmes notamment au niveau du filtrage des grandeurs électriques ainsi qu'au niveau de la gestion des signaux de commande. Il n'est donc pas conseillé de faire varier la fréquence de commutation pour les différents régimes de fonctionnement du convertisseur. En se limitant à des températures de jonction de $150^{\circ}C$, le « fonctionnement 0Hz » à $40 A$ peut être assuré jusqu'à $40 kHz$ (SW_1) (ce qui est déjà supérieur aux $12 kHz$ du convertisseur actuel).

3.6 Conclusion sur le comportement d'un onduleur triphasé à base de JFET Normally-off et de diodes SiC

L'étude des pertes et des températures des composants SiC montre que le « Fonctionnement 0 Hz » est la configuration électrique du convertisseur

qui entraîne les contraintes maximales sur les interrupteurs. Ainsi, pour respecter la limite thermique des boîtiers, il est nécessaire d'utiliser pas moins de 7 transistors en parallèle par interrupteur. L'utilisation d'un nombre élevé de transistors encapsulés au sein d'un interrupteur est difficilement réalisable car elle entraîne une génération de pertes dans les câblages et détériore le rendement du convertisseur. Il est donc nécessaire de limiter le nombre de transistors. Pour déterminer ce nombre, d'autres calculs basés sur le « Fonctionnement sinusoïdal » du convertisseur ont été effectués. Les estimations montrent que pour un courant de sortie sinusoïdal, l'utilisation de 4 JFET conduit au minimum de pertes quelle que soit la stratégie de pilotage. Il est important de noter que pour un échauffement équivalent des transistors et des diodes (120 °C et 60 °C), la stratégie 2 permet de réduire le nombre de diodes de 4 à 1 soit une réduction de 3 composants par interrupteur.

Cette réduction importante de composants de 11 à 5 implique le non respect du cahier des charges concernant le fonctionnement 0 Hz. Pour remplir cette contrainte, plusieurs options sont possibles. La première est de faire varier la fréquence de commutation afin de limiter les pertes en commutation pour les plus fortes valeurs du courant de sortie. La seconde est de limiter la puissance maximale en fonction de la fréquence de commutation. Les calculs montrent qu'il est possible de garantir 40 A du « fonctionnement 0 Hz » jusqu'à 40 kHz.

Bien que les caractéristiques électriques du SiC surpassent celles du Si, il est impossible d'exploiter au maximum le potentiel du semi-conducteur à cause de son package. En effet, l'utilisation de boîtiers en epoxy plastique limite la température de fonctionnement des transistors à 150 °C. De plus, la résistance thermique d'un boîtier est élevée ($R_{TH_{jc}} = 0.7^\circ\text{C}/\text{W}$). Ainsi pour évacuer des pertes tout en garantissant une température acceptable pour le composant, il est nécessaire soit d'augmenter le volume de refroidissement soit de paralléliser les composants. Un autre aspect négatif à l'utilisation de boîtiers est la présence de fils de connexions entre la puce et les broches du transistor (bonding) ainsi qu'entre les différents boîtiers mis en parallèle. Ces connexions engendrent des inductances parasites qui provoquent une augmentation des pertes en commutation.

Pour réduire ces défauts, il est courant d'utiliser des modules de puissances. La surface d'échange thermique est plus grande comparé à un boîtier ce qui offre une meilleure évacuation des pertes et provoque une diminution de la température de jonction à pertes équivalentes. La proximité des puces réduit la longueur des connexions et donc des inductances parasites. Cependant, leur utilisation à des températures élevées pose problème notamment au niveau des connexions (bonding) et du système de fixation entre la puce et la semelle. On peut citer comme candidats potentiels les modules de puissance équipés de transistors MOSFET SiC. On peut citer les produits vendus par Cree à savoir CAS100H12AM1 (Bras d'onduleur

1200 V/100 A) et CCS050M12CM2 (Onduleur triphasé 1200 V/50 A) ainsi que les produits de Rohm BSM180D12P2C101 (bras d'onduleur 1200 V/180 A) et Microsemi (APTMC120AM08CD3AG). Le fait de changer de technologie nécessite à la fois de déterminer de nouveaux polynômes caractéristiques mais également de développer une commande rapprochée adaptée.

Chapitre 4

Élaboration et validation expérimentale du comportement d'un onduleur à base de composants SiC

Dans un convertisseur de puissance, les connexions présentes entre les différents éléments du pont de puissance provoquent l'apparition de phénomènes indésirables modélisables par des capacités, inductances et résistances. Leur présence engendre l'apparition de surtensions et de surcourants qui dépendent de la vitesse de commutation, de la valeur du courant et de la tension commutée au sein d'un interrupteur. Une solution pour atténuer ces phénomènes est de diminuer la vitesse de commutation des interrupteurs en agissant sur la commande rapprochée. Cependant cette solution provoque une augmentation des pertes par commutation et conduit à une diminution du rendement. Cet aspect est d'autant plus critique lorsque la fréquence de commutation est élevée.


Ce chapitre présente les différentes étapes de l'élaboration d'un bras d'onduleur utilisé dans un onduleur triphasé destiné à commuter à une fréquence élevée. Dans un premier temps, une étude dynamique du fonctionnement d'un bras d'onduleur est menée. L'influence des différents éléments introduits par le câblage est décrite.

Sommaire

4.1 Analyse des éléments parasites dûs l'utilisation de boîtiers encapsulés dans un bras d'onduleur	215
4.1.a Influence des inductances parasites	217
4.1.b Réduction de l'influence des inductances parasites	217
4.1.b.1 Utilisation de capacités de filtrage sur le bus continu	217
4.1.b.2 Utilisation de capacités de découplage	218
4.1.b.3 Conception d'une carte PCB	219
4.1.b.4 Conclusion sur les inductances parasites d'un bras d'onduleur	219
4.1.c Réduction des capacités parasites	221
4.2 Conception d'un onduleur triphasé à composants encapsulés	222
4.3 Élaboration d'une commande rapprochée pour piloter un interrupteur à transistors parallélisés	223
4.4 Mesure des performances d'un bras d'onduleur en « fonctionnement 0 Hz »	226
4.4.a Matériel utilisé	227
4.4.b Protocole de test	229
4.4.c Allures des grandeurs physiques	229
4.4.d Estimation des pertes totales à partir de la mesure des grandeurs électriques	229
4.4.e Estimation des pertes totales à partir de la mesure des températures	231
4.5 Comparaison entre les résultats issus du dimensionnement et les mesures effectuées sur un bras d'onduleur	238
4.5.a Comparaison des températures en surface du dissipateur	238
4.5.b Comparaison des pertes totales du bras d'onduleur	239
4.6 Conclusion sur le comportement d'un bras d'onduleur	241

4.1 Analyse des éléments parasites dûs l'utilisation de boîtiers encapsulés dans un bras d'onduleur

Lors de la commutation des interrupteurs d'un bras d'onduleur, la majorité des pertes sont créées au sein des transistors de l'interrupteur et de la diode située sur l'autre l'interrupteur. La localisation de ces pertes dépend essentiellement du signe du courant de sortie. Pour une période du courant de sortie, on peut considérer que les deux interrupteurs subissent les mêmes pertes en commutation (voir figure 4.1).



- Pertes lors des commutations pour un courant de sortie I_{OUT} négatif
- Pertes lors des commutations pour un courant de sortie I_{OUT} positif

FIGURE 4.1 – Structure d'un convertisseur utilisant un bras d'onduleur avec la localisation des pertes en commutation causées lors de la commutation d'un courant de sortie positif et négatif

Les inductances $L_{SOURCE} + L_{DRAIN}$ ainsi que $L_{CATHODE} + L_{ANODE}$ représentent les inductances introduites par la connexion d'un transistor et d'une diode entre la puce active et les extrémités des broches de boîtiers. La valeur de ces inductances dépend de la longueur et de la section de la connexion (pattes, fils...). Dans le cadre de l'utilisation de boîtiers encapsulés ces inductances que l'on notera $L_{TRANSISTOR} = L_{SOURCE} + L_{DRAIN}$ et $L_{DIODE} = L_{CATHODE} + L_{ANODE}$ dépendent principalement des fils de bonding et des broches des composants.

Le canal Drain/Source du transistor est unipolaire, il n'existe donc pas de capacité C_{DS} au sens physique. Cependant, la présence des deux jonctions bipolaires ainsi que de l'encapsulation du boîtier entraîne l'apparition d'un comportement capacitif sur le canal Drain/Source. Cette capacité apparente provoque une diminution de la pente de la tension lors des commutations, cependant sa valeur reste faible et sera négligée pour la suite du document.

4.1.a Influence des inductances parasites

Lors de l'ouverture d'un interrupteur, la présence de différentes inductances $L_{SOURCE}^{Nj} + L_{DRAIN}^{Nj}$ provoque l'apparition de différentes surtensions aux bornes des transistors. Ces surtensions augmentent les pertes au sein des boîtiers et augmentent le risque de défaillance à la fois thermique et électrique. Pour limiter ces surtensions, il est nécessaire d'une part de réduire la valeur des différentes inductances de câblage et plus particulièrement des inductances de source. En effet, la broche de source d'un transistor est commune au circuit de puissance et au circuit de commande. Ainsi, durant l'ouverture d'un transistor, la surtension engendrée aux bornes de l'inductance de source est répercutée sur la tension V_{GS} ce qui diminue l'immunité au bruit de commutation de la commande rapprochée.

La diode de roue libre du second interrupteur possède également des inductances L_{ANODE} et $L_{CATHODE}$. Le chapitre 3 a mis en évidence que l'utilisation de la stratégie 2 par rapport à la stratégie 1 permettait de réduire le nombre de composants de 8 (4 transistors et 4 diodes) à 5 (4 transistors et 1 diode) tout en assurant des pertes totales similaires. L'utilisation d'une seule diode de roue libre implique que la totalité du courant de sortie transite à travers un seul boîtier lors des temps morts. Ainsi pour une même inductance de câblage et une vitesse de commutation équivalente, le blocage de la diode provoquera une surtension plus élevée par rapport au blocage des transistors parallélisés. Il est donc primordial de réduire au maximum les inductances de câblage de l'ensemble des diodes.

4.1.b Réduction de l'influence des inductances parasites

L'équilibrage et la diminution des différentes valeurs d'inductances de câblage permettent de diminuer les surtensions présentes aux bornes des composants. Ainsi, pour une même valeur de surtension autorisée, il devient possible d'augmenter la valeur des fronts de commutation des grandeurs électriques d'un interrupteur. Cependant, il demeure des inductances qui ne peuvent être réduites (bonding), il devient alors nécessaire d'ajouter des éléments de filtrage capables de réduire leur influence.

4.1.b.1 Utilisation de capacités de filtrage sur le bus continu

L'insertion de capacité C_{BUS} (voir figure 4.2) sur la tension du bus continu permet de stabiliser la tension d'entrée du bras d'onduleur tout en offrant un chemin basse impédance lors des variations brutales du courant à travers les interrupteurs. Il est préférable de choisir une valeur de capacité la plus élevée possible afin d'atténuer au maximum l'effet inductif de L_{ALIM} . Cependant, les contraintes d'intégration du convertisseur incitent à limiter la valeur de C_{BUS} .




FIGURE 4.2 – Schéma électrique d'un bras d'onduleur équipé d'une capacité C_{BUS} pour diminuer l'influence des inductances parasites L_{ALIM}

Le choix s'est porté sur une technologie polypropylène (FFVI6A0227K, 220 μ F, 700 V) car ce type de condensateur fournit à la fois une résistance série et une inductance faible ($R < 1\text{ m}\Omega$, $L < 40\text{ nH}$). Ces deux critères sont essentiels car ils autorisent la génération d'un courant de valeur efficace élevée ($I = 100\text{ A}$) sur une faible durée.

4.1.b.2 Utilisation de capacités de découplage

Lors de la mise en conduction d'un transistor SJEP120R063, un courant transite de la source d'alimentation jusqu'au transistor via les inductances L_{ALIM} , L_{SOURCE} et L_{DRAIN} . La valeur maximale atteinte par le courant est de l'ordre de 40 A pour 16 A commuté (avec $C_{GS} = 2,2\text{ nF}$ et $R_{G_dyn} = 4,7\ \Omega$). Bien que la capacité du bus continu réduise l'influence des inductances parasites L_{ALIM} , il existe d'autres éléments inductifs $L_{CIRCUIT}$ dus principalement à la mise en série et mise parallèle des boîtiers (voir figure 4.3).

Pour réduire leur influence, des capacités sont insérées au plus proche des différents bras d'onduleur. Ces capacités offrent un chemin de type basse impédance au courant commuté par le bras augmentant la vitesse de commutation du composant. Le choix de ces capacités s'est porté sur une technologie polypropylène (PHE450, 220 nF 1600 V) qui offre une capacité en courant commuté élevée ($C \frac{dV}{dt} = 400\text{ A}$). L'utilisation des capacités de




FIGURE 4.3 – Schéma électrique d'un bras d'onduleur équipé de capacités C_{COM} pour diminuer l'influence des inductances parasites dues à la parallélisation et la mise en série des boîtiers

découplage permet de limiter l'inductance parasite équivalente de chaque interrupteur SW_1 et SW_2 aux seules inductances des fils de bonding et des broches.


4.1.b.3 Conception d'une carte PCB

Les puces (transistors et diodes) étant encapsulées à l'aide de boîtiers de type T0-247, une carte support de type PCB a été conçue. Cette carte est constituée de 4 couches de cuivre d'une épaisseur de $70 \mu\text{m}$ séparées par $250 \mu\text{m}$ d'époxy FR4 qui assure l'isolation électrique. Les composants des deux interrupteurs seront placés et soudés de part et d'autre de la carte PCB. La figure 4.4 présente une vue des quatre couches de cuivre de la carte PCB.


4.1.b.4 Conclusion sur les inductances parasites d'un bras d'onduleur

Afin de réduire l'impact des inductances parasites, il est nécessaire d'utiliser des capacités au plus proche du bras d'onduleur.


Lorsque les transistors d'un même interrupteur commutent un courant positif, un sur-courant est engendré à travers chaque transistors. La pré-




(a) Couche 1 de la carte PCB reliée au potentiel (+) de la tension du bus continu d'entrée



(b) Couche 2 de la carte PCB reliée au potentiel (-) de la tension du bus continu d'entrée



(c) Interrupteur SiC de la carte PCB



(d) Vue de deux transistors et d'une diode au sein d'un interrupteur

FIGURE 4.4 – Vue de la carte PCB d'un bras d'onduleur

sence des capacités dites de découplage permet de fournir ce sur-courant. Ainsi, le parcours de ce courant parasite est limité aux longueurs de trois éléments, à savoir, les pattes des transistors, les fils de bonding et les pistes de cuivre entre la capacité de découplage et le couple de transistors T_1^X et D_2^Y . Cette affirmation reste vraie à condition que l'intégralité du courant parasite transite à travers les capacités de découplage.

4.1.c Réduction des capacités parasites

La face arrière des boîtiers (diode et transistors) est connectée au potentiel du Drain dans le cas du transistor et au potentiel de cathode dans le cas d'une diode. Afin de garantir la sécurité des personnes, il est indispensable de relier le dissipateur au potentiel de la terre. Cette contrainte impose d'utiliser une interface isolante entre chaque boîtier et le dissipateur. Cette interface doit permettre non seulement d'assurer l'isolation électrique mais également de favoriser la conduction thermique. Pour ces raisons, une interface thermique (Bergquist : 2015-104) est utilisée, cette dernière possède une tenue en tension de 4 kV et une conductivité thermique de $3,5 \text{ W/m.K}^{-1}$ pour une épaisseur de 0,5 mm ($RTH_{cd} = 0,3 \text{ °C/W}$). Pour garantir un bon contact thermique, un système de serrage par bride (Laird Technologies : TSC-405) est utilisé.

Un point négatif du système de fixation d'un boîtier sur le dissipateur est la création de capacités parasites entre la puce et le dissipateur. La figure 4.5 présente le circuit parasite de la fixation d'un boîtier sur le dissipateur. La capacité C_1 correspond à l'insertion d'un isolant symbolisé par le pad thermique. Une seconde capacité C_2 est insérée entre la puce et la bride de serrage.




FIGURE 4.5 – Capacités parasites d'un boîtier placé sur le dissipateur

Ces capacités n'ont pas d'influence en statique mais impliquent lors de la commutation des interrupteurs la génération d'un courant parasite qui est véhiculé à travers le potentiel de la terre. Une possibilité pour réduire ces capacités est l'utilisation d'un système de bride isolante. En effet, l'utilisation de plastique évite l'application du potentiel de la terre sur le dessus

du boîtier et donc réduit l'influence de la capacité C_2 . Au contraire, l'insertion du pad thermique est nécessaire au fonctionnement du bras d'onduleur. On peut donc considérer que cette capacité est indissociable du transistor. Cependant cette valeur reste faible et sera considérée nulle pour la suite du document.

4.2 Conception d'un onduleur triphasé à composants encapsulés

La figure 4.6 présente la structure d'un onduleur triphasé.




FIGURE 4.6 – Structure d'un onduleur triphasé constitué de trois bras d'onduleur (figure 4.3)

La mise en parallèle des bras d'onduleurs provoque l'apparition d'inductances de câblage supplémentaires (L_B) pour chaque semi-conducteur utilisé au sein d'un bras d'onduleur. Bien que leurs influences dynamiques soient atténuées par l'utilisation des capacités C_{COM} , il existe une possibilité pour que leur valeur ne soit pas suffisamment élevée pour garantir une tension constante aux bornes de chaque bras d'onduleur notamment lors des commutations. Cette différence de valeurs de tension présentes aux bornes des capacités C_{BUS} et C_{COM} engendre la présence d'un courant parasite qui circule à travers les inductances de câblage. Ce courant impulsionnel crée

donc des surtensions aux bornes des inductances L_B qui sont ensuite répercutées sur les tensions aux bornes des interrupteurs et de la charge de sortie. Pour limiter l'influence de ces inductances, il est nécessaire d'utiliser une connexion à très faible inductance appelé un « Bus-barre ».

Le « Bus-barre » est constitué d'une superposition de couches de cuivre reliées à des potentiels différents (Figure 4.7).




FIGURE 4.7 – Exemple d'une structure de Bus-barre

La proximité des surfaces de cuivre permet de réduire la surface de boucle réalisée par le courant et donc minimise les inductances parasites. Il est donc possible d'obtenir des connexions à très faibles inductances [68–70]. De manière générale, le Bus-barre est sur-dimensionné afin d'éviter des échauffements locaux qui peuvent entraîner la destruction de la connexion. Un point négatif à l'utilisation du cuivre est son coût. Pour optimiser le volume de cuivre, il est possible d'utiliser des outils de calculs de type éléments finis ou PEEC (Partial Element Equivalent Circuit Method) [71, 72].

La figure 4.8 présente une vue de l'onduleur triphasé élaboré à partir de trois bras d'onduleurs et reliés par un Bus-barre.

La structure du Bus-barre adoptée est constituée de deux plans de cuivre séparés par trois feuilles de film Kapton d'épaisseur unitaire de $40\ \mu\text{m}$. La section du cuivre parcourue par le courant d'entrée au sein de chaque bras d'onduleur est de $2 \times 10\ \text{mm}^2$.

4.3 Élaboration d'une commande rapprochée pour piloter un interrupteur à transistors parallélisés

Les études statique (2.1.b.5) et dynamique (2.3.d.2) d'un transistor SJEP120R063 au sein d'un interrupteur montrent que le pilotage par le contrôle du courant I_G engendre moins de pertes qu'un pilotage en tension. Bien que le driver SGDR600P1 possède la capacité de fournir un courant de sortie de valeur instantanée élevée ($\approx 6\ \text{A}$), il ne permet pas de fournir le courant nécessaire à la commutation d'un interrupteur SiC constitué de quatre transistors. Une solution serait de paralléliser plusieurs drivers afin d'atteindre




FIGURE 4.8 – Vue de l'onduleur triphasé monté sur le dissipateur

le niveau de courant requis. C'est le cas de la carte SGDR2500P2 qui utilise trois drivers IXDD509 pour permettre le maintien de la valeur du courant de grille durant la commutation de chaque transistor à des valeurs élevées ($\approx 20\text{ A}$).

L'étude du comportement dynamique (2.3.d.2) d'un transistor SiC a montré que pour atteindre le minimum d'énergie, il est nécessaire d'utiliser une résistance de $4,7\ \Omega$ entre le driver IXDD509 et l'électrode de grille du transistor. Dans ces conditions, la valeur maximale atteinte par le courant I_G est de l'ordre de $3,5\text{ A}$ (équation 2.11). Avec l'utilisation de la carte SGDR2500P2, il n'est pas possible d'utiliser la même valeur de résistance de grille, en effet le driver comporte trois drivers IXDD509 chargés de piloter les quatre transistors de l'interrupteur du bras d'onduleur. Pour se rapprocher des conditions du modèle dynamique d'un transistor, la commande rapprochée doit générer un courant maximal de 14 A ($4 \times 3,5\text{ A}$). Dans la configuration vendue par le constructeur, la carte SGDR2500P2 génère un courant de sortie maximal de 20 A . Pour cela, il a été décidé de n'utiliser que deux drivers sur les trois disponibles. En effet pour deux drivers utilisés, le courant maximal en sortie est de $13,3\text{ A}$ ($2 \times 20/3$) soit environ $3,3\text{ A}$ par transistor piloté. Durant la phase statique, le driver gé-

nère un courant de 500 mA pour chaque interrupteur ce qui représente un courant de grille d'environ 125 mA par transistor.

La figure 4.9 présente une vue de la carte driver SGDR2500P2 utilisée pour piloter un bras d'onduleur SiC. La photo montre que les résistances de grille R22 et R34 ont été enlevées afin de n'utiliser que deux drivers sur les trois disponibles lors des commutations des différents interrupteurs.




FIGURE 4.9 – Photos de la carte SGDR2500P2 utilisée pour piloter un bras d'onduleur

La commande rapprochée SGDR2500P2 comporte un convertisseur isolé qui permet d'adapter la tension d'entrée d'une source de tension aux tensions utilisées pour piloter les transistors SJEP120R063. Cependant, lors des essais préliminaires, des défaillances sont survenues. Cette casse est due à une surchauffe des semi-conducteurs au sein du convertisseur DC-DC. Pour éviter ce problème, une carte externe d'alimentation a été conçue pour remplacer le convertisseur présent sur la carte. De plus, les signaux de commandes étant véhiculés par l'intermédiaire de fibres optiques, des récepteurs optiques ont été ajoutés.

Une carte d'interface avec des paires de fils torsadés est ajoutée afin de relier électriquement les commandes des quatre transistors avec les sorties de la carte SGDR2500P2. L'utilisation d'une pince ampère-métrique sur les différents fils de connexions permet de vérifier l'allure des différents courants de grille de chaque transistor. De plus, le fait de torsader les fils de commande permet d'atténuer grandement la valeur de l'inductance parasite créée par les fils.

La figure 4.10 présente différentes vues des cartes électroniques utilisées au sein de la commande rapprochée pour piloter un bras d'onduleur.




FIGURE 4.10 – Différentes vues de la commande rapprochée utilisée pour piloter un bras d'onduleur

4.4 Mesure des performances d'un bras d'onduleur en « fonctionnement 0 Hz »

Pour valider le comportement électrique et thermique du fonctionnement « 0 Hz », un bras d'onduleur est testé pour différentes puissances de sortie ainsi que pour différentes fréquences de commutation. La commande rapprochée d'un bras d'onduleur est constituée des trois cartes connectées ensemble : alimentation, driver SGDR2500P2 modifié et interface (figure 4.11).




FIGURE 4.11 – Commande rapprochée complète pour piloter un bras d'onduleur

4.4.a Matériel utilisé

Lors de l'utilisation du mode 0 Hz, le courant de sortie d'un bras d'onduleur peut atteindre 68 A soit un courant d'entrée d'environ 34 A avec un rapport cyclique de 50 %. La source d'alimentation choisie est constituée de deux alimentations REGATRON (Topcon Quadro : 800 V, 16 A). Afin de garantir le courant nominal en entrée du bus continu, les deux alimentations sont mises en parallèle. Le courant maximal ainsi fourni par les deux alimentations est égale à 32 A. Ce dernier n'est cependant pas suffisamment élevé pour générer le courant de sortie. Néanmoins le modèle utilisé possède un fonctionnement en surcharge qui autorise la génération d'un courant de 20 A pour une tension de sortie inférieure à 600 V. Il est donc possible de générer les 34 A requis pour tester le bras d'onduleur avec un « fonctionnement 0 Hz ». La figure 4.12 présente le banc de test utilisé pour tester le bras d'onduleur en fonctionnement 0 Hz.

La visualisation du courant d'entrée (I_{IN}) et du courant de sortie (I_{OUT}) se fait par l'intermédiaire d'une pince ampère-métrique (TCP303) prévue pour un courant efficace maximal de 150 A avec une bande passante de 15 MHz. Un transmetteur (TCPA300) est également utilisé pour permettre de raccorder la pince à un oscilloscope Tektronik (DPO7104).

La tension d'entrée (V_{IN}) et la tension de sortie (V_{OUT}) sont mesurées par des sondes isolées GE8115 (1500 V) du constructeur ELDITEST Electronic et visualisées sur un oscilloscope DPO7104.

Des sondes de températures de types Pt100 sont utilisées afin de mesurer la température atteinte en surface du dissipateur. Ces sondes platines sont placées à côté de chaque boîtier présent au sein du bras d'onduleur afin de vérifier l'équilibre thermique du bras d'onduleur et d'observer les disparités thermiques qui peuvent exister entre les composants.


Pour garantir le fonctionnement en régime continu du bras d'onduleur, il est indispensable d'ajouter un élément de nature inductive. Bien que




(a) Banc de charge à résistances bobinées



(b) Inductances



(c) Banc de test



(d) Schéma électrique du bras d'onduleur

FIGURE 4.12 – Banc utilisé pour tester le bras d'onduleur utilisé en « fonctionnement 0 Hz »

la présence de résistances bobinées induise la présence d'inductances, ces dernières ne sont pas suffisamment élevées pour assurer une conduction continue pour un courant faible à basse fréquence de commutation. Pour éviter le régime discontinu du convertisseur, le banc de charge est mis en série avec différentes inductances de charge pour une valeur totale L de $835 \mu H$.

4.4.b Protocole de test

Pour une puissance de sortie souhaitée entre 4 et 16 kW, le bras d'onduleur est piloté avec la commande rapprochée pour contrôler un interrupteur parallélisé (voir figure 4.11) et dans les conditions du fonctionnement 0 Hz ($\alpha = 50\%$). Après l'attente de l'équilibre thermique, les allures des grandeurs électriques et des températures obtenues par les sondes platines sont enregistrées.

4.4.c Allures des grandeurs physiques

La figure 4.13 présente l'allure des grandeurs électriques V_{IN} , I_{IN} , V_{OUT} et I_{OUT} pour une puissance de sortie réglée à 4 kW pour une fréquence de commutation de 12 kHz.

Les relevés des grandeurs électriques montrent que pour une tension d'entrée de 450 V et pour une puissance souhaitée de 4 kW, le courant d'entrée moyen atteint une valeur de 10 A. Ce courant possède une ondulation dont la fréquence correspond à la fréquence de commutation soit 12 kHz. On observe sur le courant de sortie I_{OUT} une ondulation d'environ 18 A crête à crête qui provoque l'apparition d'une ondulation de 7,5 kW sur la puissance de sortie. Cette ondulation peut être réduite soit en augmentant la valeur de l'inductance de sortie, soit en augmentant la fréquence de commutation. La présence de la capacité de bus continu (référéncée C sur la figure 4.12d) réalise une fonction de filtrage ce qui réduit à la fois les surtensions présentes sur V_{IN} lors des commutations ainsi que l'ondulation du courant d'entrée I_{IN} par rapport à l'ondulation du courant de sortie.

La figure 4.14 présente l'allure des grandeurs électriques V_{IN} , I_{IN} , V_{OUT} et I_{OUT} pour une puissance de sortie réglé à 4 kW pour une fréquence de commutation de 50 kHz. En augmentant la fréquence de commutation de 12 à 50 kHz pour une même puissance de sortie, l'ondulation du courant de sortie est réduite de 18 A à 4 A soit une réduction de 78 %.

4.4.d Estimation des pertes totales à partir de la mesure des grandeurs électriques

En connaissant l'allure des grandeurs électriques V_{IN} , I_{IN} , V_{OUT} et I_{OUT} , il est possible d'estimer les puissances moyennes (P_{IN} , P_{OUT}) sur une période




FIGURE 4.13 – Allures des grandeurs électriques I_{IN} , V_{IN} , I_{OUT} et V_{OUT} et des puissances P_{IN} et P_{OUT} relevées en entrée et en sortie d'un bras d'onduleur en « fonctionnement 0 Hz » ($\alpha = 50\%$) pour une puissance de sortie de 4 kW à une température ambiante de 20 °C pour une fréquence de commutation de 12 kHz

du courant de sortie I_{OUT} et donc le rendement (η) d'un bras d'onduleur (équation 4.1).

$$\begin{aligned}
 P_{OUT} &= \frac{1}{T} \int_0^T I_{OUT}(t) V_{OUT}(t) dt \\
 P_{IN} &= \frac{1}{T} \int_0^T I_{IN}(t) V_{IN}(t) dt \\
 \eta &= \frac{P_{OUT}}{P_{IN}}
 \end{aligned} \tag{4.1}$$

Cependant, l'utilisation des différentes sondes (courant et tension) ne permet pas une estimation précise. En effet, il existe un certain nombre d'erreurs sur la lecture des données tel que les tolérances sur les appareils de mesures, réglage du zéro, retard entre les sondes... Il est donc difficile d'exploiter les grandeurs électriques de manière pertinente. Une solution




FIGURE 4.14 – Allures des grandeurs électriques I_{IN} , V_{IN} , I_{OUT} et V_{OUT} et des puissances P_{IN} et P_{OUT} relevées en entrée et en sortie d'un bras d'onduleur en « fonctionnement 0 Hz » ($\alpha = 50\%$) pour une puissance de sortie de 4 kW à une température ambiante de 20 °C pour une fréquence de commutation de 50 kHz

de mesure de pertes est l'utilisation de calorimètre [73, 74] où bien l'utilisation de deux convertisseurs identiques dans une structure de type pont en H [75].

4.4.e Estimation des pertes totales à partir de la mesure des températures

Une grandeur exploitable à l'image des pertes est la température à l'équilibre thermique atteinte par les différents composants. Pour mesurer ces températures, des sondes résistives de type Pt100 (3 fils) sont utilisées et placées à côté de chaque transistors et diodes. La figure 4.15 présente le bras d'onduleur muni des différentes sondes platines. Dans cette configuration, il n'est pas possible d'effectuer une lecture directe de la température de jonction des différents composants. En effet, il existe des résistances thermique pour les diodes : RTH_{jc}^{DIODE} , RTH_{cd} , pour les transistors : RTH_{jc}^{FET} , RTH_{cd} ainsi que RTH_{SONDES} pour les sondes platines (enrobage plastique, résistances thermiques inconnues) qui provoquent une différence entre la

température de jonction d'un composant et la température mesurée par la sonde platine.

Le dissipateur utilisé lors des essais du bras d'onduleur en « fonctionnement 0 Hz » est similaire à celui utilisé par le VEV40A. Sa résistance thermique a été évaluée par ECA-EN à 0,4°C/W en convection naturelle avec l'utilisation d'un module de puissance ayant une surface d'échange de 137×162 mm². De plus, afin de bénéficier de la convection naturelle de l'air ambiant, le dissipateur est placée à la verticale (figure 4.16). Le placement vertical du dissipateur entraîne l'apparition d'un flux d'air à travers ses différentes ailettes. Ce flux d'air crée un phénomène de convection qui se traduit par une diminution de la résistance thermique du dissipateur. De plus, il se crée une dispersion des températures mesurées entre les sondes platines suivant leur position au sein d'un interrupteur. Cependant, le phénomène de convection est négligeable (convection naturelle) par rapport au phénomène de conduction si bien que la température du dissipateur est assimilable à une constante ($T_{DISSIPATEUR}$) qui ne dépend pas de la position des sondes de températures. La figure 4.15 illustre ce phénomène avec le schéma du circuit thermique des composants du bras d'onduleur.

La lecture de cette seule température homogène pose problème par rapport aux résultats des scripts de calculs. En effet, les premiers calculs effectués dans la partie 3.5.a ne prennent pas en compte ce phénomène, une comparaison entre les températures de jonction calculées et les températures mesurées n'a donc pas de sens.

Au sein du bras d'onduleur, la chaleur générée par les pertes des composants est évacuée à travers le dissipateur. En connaissant la résistance thermique du dissipateur RTH_{da} , ainsi que l'écart de température mesurée entre le dissipateur $T_{DISSIPATEUR}$ et l'air ambiant T_A , il est possible d'estimer les pertes totales $P_{TOTALES}^{0Hz}$ générées par le bras d'onduleur dans les conditions de test (équation 4.2).

$$P_{TOTALES}^{0Hz} = \frac{T_{DISSIPATEUR} - T_A}{RTH_{da}} \quad (4.2)$$

Les mesures de températures de la surface du dissipateur ne permettent pas de connaître la température $T_{DISSIPATEUR}$. En effet, les résistances thermiques des sondes associées aux Pt100 provoquent un écart de température entre la température réelle du dissipateur et les températures mesurées. Cet écart dépend de la nature des interfaces symbolisés par la résistance (RTH_{SONDES}). Un inconvénient lié à l'utilisation de sondes platines est la présence d'un phénomène d'auto-échauffement dû au parcours d'un courant de mesure. Néanmoins, ces deux phénomènes sont négligeables si bien que les températures mesurées peuvent être assimilées à la température $T_{DISSIPATEUR}$.

La figure 4.17 présente l'allure des températures mesurées en surface du dissipateur à différentes valeurs de fréquences de commutation pour




FIGURE 4.15 – Placement des sondes platines Pt100 sur le dissipateur du VEV40A

une puissance de sortie de 4 kW. Les différentes températures issues des sondes sont enregistrées pour chaque valeur de fréquence de commutation après une heure d'attente.

Le tracé des températures montre que la température maximale mesurée ($T_{DISSIPATEUR}^{MAX}$) est observée sur la sonde platine placée à côté du transistor T_2^3 alors que la température minimale mesurée ($T_{DISSIPATEUR}^{MIN}$) est située au plus proche du transistor T_1^1 . On peut estimer que ces différences de température sont en relation directe avec le sens du flux d'air en convection naturelle. Le tableau 4.17b présente un récapitulatif des températures mesurées par les différentes sondes platines. Les mesures thermiques montrent que la dispersion absolue augmente avec l'augmentation de la fréquence de commutation. En effet, pour une fréquence de 30 kHz, la dispersion est égale à 5 °C et 10 °C à 80 kHz. Dans ces conditions, la température du dissipateur peut être estimée de deux manières soit en réalisant la moyenne des températures mesurées soit en sélectionnant la valeur minimale ou maximale obtenues par les sondes platines. Ce dernier choix semble le plus per-




FIGURE 4.16 – Mise en place du bras d'onduleur avec le dissipateur disposé verticalement

tiennent car il permet d'encadrer le rendement réel du convertisseur à travers la dispersion des mesures de température (4.18).


La figure 4.19 présente l'allure des pertes minimales et maximales calculées à partir de l'équation 4.2 avec une résistance thermique $R_{TH_{da}}$ égale à $0,4\text{ }^{\circ}\text{C/W}$, une température ambiante T_A de $21\text{ }^{\circ}\text{C}$ et les données issues des températures mesurées. Le tracé montre qu'il existe une relation entre les pertes totales et la fréquence de commutation quelle que soit la valeur de la puissance de sortie (P_{OUT}) testée. Cette relation peut être considérée linéaire (équation 4.3) par rapport à la valeur de la fréquence de commutation (F_{SW}) et dépend de deux paramètres assimilables aux pertes totales en conduction ($P_{TOT_COND}^{0Hz}$) et à l'énergie perdue lors des commutations (E_{TOT}^{0Hz}).

$$P_{TOTALES}^{0Hz}(F_{SW}) = P_{TOT_COND}^{0Hz} + F_{SW} E_{TOT}^{0Hz} \quad (4.3)$$

pour une puissance de sortie donnée

En appliquant une fonction de type polyfit, il est possible de déterminer la valeur de ces paramètres. La figure 4.19 présente les résultats associés à l'utilisation de la fonction d'extrapolation ainsi que le tableau récapitulatif des valeurs calculées des paramètres $P_{TOT_COND}^{0Hz}$ et E_{TOT}^{0Hz} pour un bras d'onduleur testé en « fonctionnement 0 Hz ».

Le paramètre $P_{TOT_COND}^{0Hz}$ est similaire aux pertes totales en conduction de l'ensemble des composants pour une fréquence de commutation nulle. Dès



(a) Profil des températures relevées par les sondes platines Pt100

	Fréquence, F_{sw} (kHz)							
	12	20	30	40	50	60	70	80
$T_{DISSIPATEUR}^{MOY}$ (°C)	27	29	32	35	37	40	42	44
$T_{DISSIPATEUR}^{MOY} - T_A$ (°C)	6	8	11	14	16	19	21	23
$\Delta T = T_{DISSIPATEUR}^{MAX} - T_{DISSIPATEUR}^{MIN}$ (°C)	3	4	5	6	8	9	9	10

(b) Étude de la dispersion des mesures thermiques des sondes Pt100

FIGURE 4.17 – Étude des températures d'un bras d'onduleur en « fonctionnement 0 Hz » pour une puissance de sortie souhaitée de 4 kW et pour une température ambiante entre 20 et 22 °C pour plusieurs valeurs de fréquences de commutation





FIGURE 4.18 – Allure des températures minimales et maximales relevées sur le dissipateur pour plusieurs réglages de la puissance de sortie et pour plusieurs valeurs de fréquence de commutation pour une température ambiante entre 20 et 22 °C

que la fréquence de commutation augmente, la variation de la température de jonction des composants provoque une modification des caractéristiques électriques ($R_{\text{DS}}^{\text{ON}}$ pour les transistors et V_{θ} , R_{D} pour les diodes). Ainsi, pour deux fréquences de commutation différentes, le bras d'onduleur engendre deux valeurs de pertes en conduction différentes.

Le tracé 4.19a présente les résultats de calculs de pertes pour une puissance de sortie de 4 à 12 kW. Au delà de cette limite (12 kW), des défaillances sont apparues au niveau des transistors JFET. Ces défaillances sont survenues pour une puissance réglée de 14 à 16 kW à une fréquence de commutation supérieure à 60 kHz. Cette casse de composants peut être due à plusieurs facteurs (surtension, sur-courant, température...). Les tests de conductivité électriques effectués sur les échantillons défaillants montrent la présence d'un court-circuit entre les trois électrodes (grille, drain et source). On peut donc estimer que la probabilité d'un dysfonctionnement de la puce SiC est plus importante qu'un défaut de connexion des fils de bonding. Pour connaître les raisons de la destruction du composant, il est nécessaire d'ouvrir le boîtier encapsulé et d'observer la puce SiC ainsi que les fils de bonding sous microscope électronique.

Le tableau 4.19b présente la valeur des coefficients calculés à partir des tracés pour différentes puissances de sortie. L'augmentation de la puissance



(a) Tracé des mesures des pertes totales et de leurs approximations linéaires par rapport à la fréquence de commutation

		$E_{TOT}^{0HZ} (\mu J)$	$P_{TOT_COND}^{0HZ} (W)$
$P_{OUT} = 4kW$	$P_{TOTALES_MIN}^{0HZ}$	498	2,1
	$P_{TOTALES_MAX}^{0HZ}$	725	7,3
$P_{OUT} = 8kW$	$P_{TOTALES_MIN}^{0HZ}$	588	11,7
	$P_{TOTALES_MAX}^{0HZ}$	886	14,6
$P_{OUT} = 12kW$	$P_{TOTALES_MIN}^{0HZ}$	525	36,7
	$P_{TOTALES_MAX}^{0HZ}$	696	48,6

(b) Tableau récapitulatif des paramètres d'extrapolation calculés par une fonction d'approximation

FIGURE 4.19 – Détermination des pertes totales mesurées issues de la lecture des températures obtenues en surface du dissipateur pour un bras d'onduleur utilisé en « fonctionnement 0 Hz » pour plusieurs puissances de sortie et plusieurs fréquences de commutation

de sortie de 4 à 12 kW provoque une augmentation maximale des pertes en conduction à fréquence nulle de 2,1 à 48,6 W soit une hausse de 46,5 W. Cette forte élévation (+2300 %) est due à l'augmentation du courant de sortie et donc du courant à travers les différents boîtiers (diodes et transistors). Cette remarque est vérifiée sur les énergies totales et plus particulièrement sur les pertes en conduction à fréquence nulle. En effet, le tableau 4.19b montre que l'écart maximal obtenu sur les énergies est de l'ordre de 388 μ J (885,7-497,8) soit une augmentation d'environ 78 %. L'augmentation de la puissance de 4 à 8 kW provoque une augmentation maximale de la valeur de $P_{TOT_COND}^{0Hz}$ de 9,6 W (36,7-2,1). Cette augmentation (+1650 %) est dû à deux facteurs, le premier correspond à la valeur du courant à travers les différents boîtiers et le second correspond à l'influence de la température de jonction sur les paramètres électriques des différents composants. Les valeurs calculées montrent que l'augmentation du courant de sortie influence peu les énergies de commutation contrairement aux pertes par conduction à fréquence nulle.

4.5 Comparaison entre les résultats issus du dimensionnement et les mesures effectuées sur un bras d'onduleur

Afin de valider la méthode de détermination de pertes, il est nécessaire de comparer les grandeurs électriques mesurées et calculées dans les mêmes conditions de fonctionnement. Pour cela, il est indispensable de modifier les paramètres de calculs (par rapport à ceux utilisés au chapitre 3) notamment la valeur de la résistance thermique du dissipateur (0,4 °C/W) ainsi que la température ambiante ($T_A = 21$ °C). En effet, ces deux paramètres influencent le refroidissement du convertisseur et ont un impact direct sur la température de jonction et les pertes des composants. L'étude comparative est axée sur les températures en surface du dissipateur ainsi que les pertes totales engendrées par le bras d'onduleur en « fonctionnement 0 Hz ».

4.5.a Comparaison des températures en surface du dissipateur

La température du dissipateur calculée ($T_{DISSIPATEUR}^{CALCUL}$) à partir du script (chapitre 3) dépend des pertes totales, du type de refroidissement ainsi que de la température ambiante (équation 4.4). La valeur obtenue symbolise une température homogène sur toute la surface du dissipateur. Cette donnée ne peut être comparée aux températures minimale ($T_{DISSIPATEUR}^{MIN}$) et maximale ($T_{DISSIPATEUR}^{MAX}$) obtenues avec les mesures thermiques. Cependant, cette dispersion (figure 4.17) est centrée autour d'une valeur moyenne ($T_{DISSIPATEUR}^{CALCUL}$).

Il est donc possible d'estimer avec une moyenne arithmétique la température moyenne ($T_{DISSIPATEUR}^{MOY}$) mesurée sur la surface du dissipateur.


$$T_{DISSIPATEUR}^{CALCUL} = (RTH_{da} P_{TOTALES}^{ONDULEUR MONOPHASE}) + T_A \quad (4.4)$$

La figure 4.20 présente l'évolution de la température du dissipateur calculée avec les scripts du chapitre 3 avec les paramètres corrigés et la température moyenne du dissipateur mesurée avec les sondes de températures. Le tracé montre qu'il existe un écart entre la température calculée et la température mesurée du dissipateur. Cette erreur dépend de la valeur de la fréquence de commutation et de la puissance de la sortie. La figure 4.20b montre que pour une puissance de sortie de 4 kW, il existe une erreur maximale de 2,5 °C atteinte à une fréquence de 20 kHz. L'augmentation de la fréquence de commutation provoque une diminution de l'erreur. L'augmentation de la puissance de sortie de 4 à 12 kW provoque une augmentation de l'erreur absolue de 2,5 °C à 8 °C pour une fréquence de 20 kHz.


Pour certains points de fonctionnement, le script ne fournit pas de résultats. En effet, dans cette configuration, la température de jonction calculée est supérieure à la température limite théorique de fonctionnement des boîtiers SiC. Dans ce cas, le script considère que les composants subissent un échauffement excessif et provoque la destruction du convertisseur. Dans les calculs, cette température limite est fixée à 200 °C, soit 50 °C de plus que les recommandations du constructeur. Bien que cette température limite existe, les tests du bras d'onduleur montrent que pour une puissance de 12 kW, la fréquence de commutation peut atteindre 100 kHz (à comparer aux 20 kHz prévus par les calculs). Il est donc possible de fonctionner avec une fréquence de commutation supérieure à 20 kHz. Cependant les échauffements au sein des composants SiC sont importants et provoque une diminution de leur durée de vie. Cette limite de fonctionnement peut être étendue avec l'augmentation du volume de refroidissement.

4.5.b Comparaison des pertes totales du bras d'onduleur

En mesurant uniquement les températures de surface du dissipateur, il n'est pas possible de déterminer la valeur des pertes en conduction et des pertes en commutation du bras d'onduleur à différentes fréquences de commutation et plusieurs puissances de sortie. En effet, une variation de la fréquence de commutation provoque une augmentation de la température de jonction et donc une modification des pertes en conduction. Cependant, on peut considérer que l'intégralité des pertes est évacuée à travers le dissipateur, de ce fait, il est possible de déterminer une valeur approchée des pertes totales du bras d'onduleur (équation 4.5). La figure 4.21 montre l'évolution des pertes totales calculées ($P_{TOTALES}^{ONDULEUR MONOPHASE}$) et mesurées ($P_{TOTALES}^{0Hz}$) du bras d'onduleur en « fonctionnement 0 Hz » en fonction



(a) Tracé des températures



(b) Erreur absolue

FIGURE 4.20 – Comparaison de la température en surface du dissipateur mesurée et calculée pour un bras d'onduleur en « fonctionnement 0 Hz » pour plusieurs valeurs de puissance de sortie et plusieurs valeurs de fréquence de commutation avec une résistance de dissipateur de $0,4\text{ }^{\circ}\text{C}$ et une température ambiante de $21\text{ }^{\circ}\text{C}$


de la fréquence de commutation et pour plusieurs valeurs de puissances de sortie. Pour une puissance de sortie de 4 kW, les pertes totales calculées sont proches des pertes totales mesurées. En effet, une erreur absolue inférieure à 5 W est observée quelle que soit la fréquence de commutation testée entre 12 et 100 kHz.

$$P_{\text{TOTALES}}^{0\text{Hz}} = \frac{T_A - T_{\text{DISSIPATEUR}}^{\text{MOY}}}{RTH_{da}} \quad (4.5)$$


La limitation des températures de jonction utilisée dans le script de calculs limite la valeur maximale de la fréquence de commutation à 20 kHz pour une puissance de 12 kW contre 70 kHz pour une puissance de 8 kW. La figure 4.21c montre que pour un intervalle de fréquence similaire, l'augmentation de la puissance de sortie provoque une augmentation maximale de l'erreur absolue de 3,5 à 18 W pour 8 kW et de 3,5 à 23 W pour 12 kW ainsi qu'une augmentation de l'erreur relative de 24,5 à 28 % pour 8 kW et 15 à 32 %. Ces données montrent qu'une augmentation de la puissance de sortie à fréquence équivalente provoque une augmentation de l'imprécision du modèle de prédiction des pertes. On peut donc considérer que le modèle statique des composants SiC n'est pas adapté pour une utilisation à des températures proches voire supérieures à la température de jonction préconisée par le constructeur.

4.6 Conclusion sur le comportement d'un bras d'onduleur


Un bras d'onduleur a été conçu et testé en fonctionnement « 0 Hz ». Bien qu'il soit impossible de mesurer le courant (et donc les pertes) à travers chaque interrupteur et chaque composant SiC en l'absence de sondes de courant, il est possible d'évaluer les pertes totales du bras d'onduleur en mesurant la température du dissipateur. Cependant, la présence d'un phénomène de convection naturelle engendre une dispersion des températures par rapport à leur position sur le dissipateur. Les premiers calculs des pertes à partir de ces températures montrent qu'en privilégiant la température moyenne du dissipateur, une erreur inférieure à 25 W est obtenue entre les pertes calculées avec le script et les pertes mesurées pour une puissance de sortie située entre 4 et 12 kW. Cette erreur semble diminuer avec la diminution de la puissance de sortie, quelle que soit la fréquence de commutation. Cette observation montre que pour des courants importants de sortie, le script de calculs ne retranscrit pas le comportement réel d'un bras d'onduleur. Cette limitation est certainement due à la température qu'atteignent les jonctions des différents composants. En effet, les résultats thermiques obtenus par le script de calculs montrent que la température maximale théorique d'un semi-conducteur (diode ou transistor) peut at-



(a) Tracé des températures



(b) Erreur absolue



(c) Erreur relative

FIGURE 4.21 – Comparaison des pertes totales calculées et mesurées au sein d'un bras d'onduleur en fonctionnement 0 Hz pour plusieurs valeurs de puissance de sortie et plusieurs valeurs de fréquence de commutation avec une résistance de dissipateur de $0,4\text{ }^{\circ}\text{C}$ et une température ambiante de $21\text{ }^{\circ}\text{C}$

teindre des valeurs supérieures à 200 °C. Le chapitre 2 a mis en évidence que la valeur du courant de saturation I_j^{SAT} diminuait avec une augmentation de sa température de jonction. De ce fait, le modèle de comportement utilisé pour le transistor (R_{DS}^{ON}) n'est pas adapté ce qui conduit à des erreurs importantes entre le modèle théorique et le comportement réel.

Les différents essais réalisés à 14 et 16 kW ont abouti à la destruction de plusieurs transistors. Les tests de conductivités électriques réalisés sur différents échantillons après casse ont montré que les trois électrodes étaient connectées au même potentiel. Cette mesure montre que cette défaillance provient vraisemblablement de la puce. Cette supposition nécessite d'être confirmée, pour cela, il est indispensable d'ouvrir les différents boîtiers défectueux et d'observer ses différents constituants. Cette casse peut-être due à plusieurs phénomènes : surtension, sur-courant. Cependant, la cause la plus probable est une destruction de la puce par un emballement thermique. Les premiers résultats obtenus démontrent qu'il est possible d'utiliser le bras d'onduleur pour une puissance de sortie de 8 kW jusqu'à une fréquence de commutation de 70 kHz pour respecter une température de jonction proche de 150 °C pour une température ambiante proche des 20 °C. Cette fréquence est augmentée jusqu'à 70 kHz pour une température de jonction de 200 °C. Durant la période de mesure des performances du bras d'onduleur, il n'a pas été possible de tester le fonctionnement onduleur. En effet, les sources d'alimentation disponibles dans les locaux d'ECA-EN ne permettaient pas de fournir le courant nécessaire sous la tension d'entrée nominale du VEV40A. Pour cette raison, le fonctionnement onduleur d'un bras d'onduleur n'a pas pu être testé dans le temps imparti, cependant des mesures de pertes en fonctionnement sinusoïdal monophasé et triphasé auront lieu afin de quantifier l'apport des composants SiC dans un convertisseur industriel. Les résultats obtenus au chapitre 3 montrent qu'un courant de sortie sinusoïdal engendre moins de pertes qu'un courant de sortie continu dans les mêmes conditions d'utilisation. Cette réduction de pertes se traduit par une diminution de la température de jonction des différents composants. Ainsi, pour une puissance de sortie égale, il est envisageable soit d'augmenter la fréquence de commutation soit d'augmenter la puissance de sortie.

Conclusion Générale

Les travaux de cette thèse présentent une démarche de dimensionnement d'un onduleur triphasé composé uniquement de composants en carbure de silicium et destinés à être utilisés avec une fréquence de commutation élevée. Le choix des composants de puissance s'est orienté sur des transistors JFET Normally-Off (SJEP120R063) et diodes SiC (SDP30S120) car ces composants assurent des pertes en conduction et en commutation faibles.

Une étude des performances statiques a été menée sur les composants SiC. Les résultats montrent que pour réduire les pertes du transistor, il est préférable de le contrôler avec un courant de grille de valeur fixe (100 mA). Pour ce point de polarisation, des modèles des composants SiC ont été développés afin de quantifier l'impact de la température sur leur caractéristiques statiques (R_{DS}^{ON} , V_o et R_D). Le comportement dynamique du JFET Normally-Off et de la diode SiC a également été analysé. Un script de calculs d'énergie a été développé afin d'étudier l'impact de la valeur des éléments de la commande rapprochée sur les pertes en commutation. Une configuration ($R_{G_dyn} = 4,7\Omega$, $C_{GS} = 4,7nF$) minimisant les énergies de commutation a été déterminée.

Les transistors FET possèdent une structure différente des IGBT, de ce fait les relations mathématiques utilisées dans l'état de l'art pour les onduleurs à IGBT ne sont pas applicables au dimensionnement d'un onduleur à base de composants SiC. Il est donc indispensable d'utiliser de nouvelles relations adaptées aux composants SiC. Un protocole de détermination des pertes d'un onduleur triphasé a été développé. Ce dernier prend en compte le comportement statique et dynamique des composants SiC, les caractéristiques électriques propres au convertisseur ainsi que les caractéristiques du circuit de refroidissement. Ce protocole a ensuite été appliqué au dimensionnement de l'onduleur triphasé SiC. Les résultats de calculs montrent que pour un courant de sortie sinusoïdal, l'utilisation d'une fréquence de commutation de 100 kHz pour une puissance de 12,5 kVA requière l'utilisation de 8 composants par interrupteur (4 transistors et 4 diodes). En utilisant la conduction inverse du JFET Normally-OFF, il est possible de réduire le nombre de composants à 5 (4 transistors et 1 diode) tout en assurant un niveau de pertes équivalent.

Une maquette d'onduleur triphasé à base de composant SiC a été conçue. Les premiers tests réalisés sur un bras d'onduleur pour un « fonctionnement 0 Hz » montrent que pour une puissance de sortie entre 4 et 12 kW, il est possible d'utiliser une fréquence de commutation de 100 kHz. L'utilisation d'une puissance supérieure à 12 kW ne permet pas de fonctionner à la fréquence de commutation du cahier des charges sans risque de destruction des composants.

La conception de la maquette a permis de valider à la fois le comportement d'un bras d'onduleur SiC et les outils théoriques dédiés aux transistors FET. Par rapport à la littérature, ce convertisseur 12 kW/100 kHz constitue une avancée notamment dans la maîtrise de la technologie SiC et plus particulièrement dans la connaissance du JFET Normally-Off.

Les résultats obtenus au cours de cette thèse confirment qu'il est possible d'augmenter les fréquences de commutation. Néanmoins, la taille actuelle des puces SiC ne permet pas d'atteindre des courants continu de plus de 30 A ($>100\text{ °C}$) contre 100 A ($>100\text{ °C}$) pour un IGBT Si. De ce fait, leur utilisation au sein d'applications à forts courants nécessite leur parallélisation ce qui détériore le comportement d'une puce unitaire, augmente le risque de défaillance. Cette limite de fonctionnement est directement liée à l'élaboration des puces et à leur encapsulation au sein de boîtiers ou module. On peut donc voir émerger dans les années futures des composants SiC capables de concurrencer les composants Si au sein de modules de puissances destinés aux applications forts courant tels que la traction ferroviaire.

Perspectives

Amélioration de la modélisation des composants SiC

Les modèles statiques développés au chapitre 2 assimilent le comportement à l'état passant du transistor à une résistance dont la valeur est modulée par rapport à la température pour une valeur de courant de grille donnée. Ce modèle simplifié ne retranscrit pas la saturation du transistor ce qui conduit à une mauvaise estimation de la tension V_{DS} pour un courant I_f donné. Il est donc nécessaire d'améliorer le modèle du transistor SiC avec le choix d'un modèle plus représentatif de son comportement statique.

Étude de l'effet triode des JFET à structure verticale

Les caractéristiques statiques du JFET vertical ont mis en évidence que la structure du transistor autorise à $V_{GS} < V_{TH}$ le parcours d'un courant négatif. Ce comportement qui s'apparente un effet triode entraîne plus de pertes en conduction par rapport à une diode SiC pour un même courant. Une diminution de la valeur absolue de la tension V_{GS} permet de réduire ces pertes au détriment de l'immunité au bruit de commutation. L'utilisation de l'effet triode n'est a priori pas destinée à des applications qui nécessitent des vitesses de commutations élevées. Pour cette raison, ECA-EN n'a pas souhaité l'utiliser au sein de l'onduleur SiC. Pourtant, elle reste une solution alternative à l'utilisation de diodes Schottky ce qui permet de réduire le nombre de composants et diminue la complexité du routage des composants de puissance. Il est donc important d'étudier ce phénomène afin d'évaluer les bénéfices de son utilisation au sein de convertisseurs SiC.

Modèle thermique

Lors de l'estimation théorique des températures de jonction des composants, le circuit thermique utilisé considère que chaque semi-conducteur est placé sur un dissipateur séparé. En réalité, les composants sont disposés sur le même dissipateur ce qui engendre la présence d'un couplage thermique. Ce phénomène n'a pas été pris en compte dans les calculs de pertes

du chapitre 3 ce qui conduit à une mauvaise estimation des températures. Pour corriger ce problème, il est indispensable d'utiliser un nouveau modèle thermique plus proche des conditions réelles.

Conception d'un driver

Les commandes rapprochées utilisées pour piloter les transistors JFET du bras d'onduleur sont conçues par Semisouth. Les tests ont montré que la consommation était importante. Il est donc envisageable d'améliorer la carte notamment en agissant sur la partie alimentation. Une autre voie d'exploration est la modification des résistances de grille ainsi que de la génération des pics de courant grille chargés d'augmenter ou de diminuer les temps de commutation.

Nouveaux choix de transistors

Suite à la fermeture de Semisouth, le JFET Normally-Off n'est plus disponible à la vente. Il existe cependant des solutions de remplacement. À l'heure actuelle les candidats susceptibles de remplacer le JFET Semisouth sont le Super Junction Transistor (SJT) conçu par Genesis ainsi que le MOSFET produit par CREE et ROHM. Le SJT possède un comportement électrique similaire au JFET notamment au niveau de la commande rapprochée, cependant, il se présente sous la forme de boîtiers encapsulés T0-247 ce qui n'est pas favorable pour la réalisation de convertisseurs de fortes puissances (>10 kW). Le MOSFET SiC est disponible sous la forme de modules de puissance monophasés et triphasés ce qui représente une solution plus industrielle que l'utilisation de boîtiers encapsulés notamment pour les applications de fortes puissances. L'utilisation d'un transistor SiC autre que le JFET engendre des pertes en conduction et en commutation différentes. Les points de polarisation de la grille en statique et en dynamique déterminés au chapitre 2 ne sont donc plus valables. De ce fait, l'utilisation de nouveaux transistors nécessite de réaliser de nouvelles études statique et dynamique ainsi que le développement d'une nouvelle commande rapprochée.

Utilisation d'un module

Au début de la thèse, la majorité des composants SiC était disponible en boîtiers T0-247. Leur utilisation à des courants élevés ne semble pas pertinent notamment lorsque des vitesses de commutation élevés sont requises notamment à cause de l'inductance de source. Pour limiter ce problème, il est préférable d'utiliser des modules de puissances. En effet, les modules

de puissances possèdent deux connexions de source ce qui permet de séparer le circuit de commande du circuit de puissance et diminue le bruit de commutation présent sur la grandeur de pilotage du transistor. Un autre avantage est la réduction du câblage parasite entre les composants ce qui occasionne moins de pertes en commutation et en conduction. Actuellement, les modules de puissances SiC sont constitués à partir de MOSFET SiC et de diodes Schottky SiC .

Aspects liés à l'utilisation de composants SiC

L'étude dynamique de la diode SiC montre que les fronts de commutation de la tension peuvent atteindre des valeurs proches de $37 \text{ kV}/\mu\text{s}$. Cette valeur élevée peut provoquer des effets indésirables (surtensions, courants capacitifs) notamment lorsque le bras d'onduleur débite un courant sur un enroulement d'un moteur éloigné du convertisseur. Pour atténuer ces effets, il est nécessaire soit d'augmenter l'isolation entre les différentes spires d'un enroulement soit d'ajouter un filtre en sortie du convertisseur. Ces deux solutions conduisent à une augmentation du volume soit du moteur soit du convertisseur. Il est donc important d'analyser l'aspect CEM afin d'optimiser le volume total (moteur+convertisseur). D'autres études sont envisageables notamment sur le vieillissement et sur la stabilité thermique des composants SiC.

Bibliographie

- [1] S. CONTRERAS, J. CAMASSEL, and S. CONTRERAS, Matériaux semiconducteurs à grand gap, le carbure de silicium (SiC), vol. base documentaire : TIB286DUO. Editions T.I., 2013. fre.
- [2] R. Mousa, Caractérisation, modélisation et intégration de JFET de puissance en carbure de silicium dans des convertisseurs haute température et haute tension. PhD thesis, Laboratoire Ampère - INSA de LYON, Villeurbanne, Juin 2009.
- [3] D. Risaletto, Caractérisation électrique en commutation de diodes haute tension. PhD thesis, Laboratoire Ampère - INSA de LYON, Villeurbanne, Mai 2007.
- [4] R. Wood, D. Urciuoli, T. Salem, and R. Green, "Reverse conduction of a 100 a sic dmosfet module in high-power applications," in Applied Power Electronics Conference and Exposition (APEC), 2010 Twenty-Fifth Annual IEEE, (Palm Springs, CA), pp. 1568–1571, Feb. 2010.
- [5] M. Chinthavali, P. Ning, Y. Cui, and L. Tolbert, "Investigation on the parallel operation of discrete SiC BJTs and JFETs," in Applied Power Electronics Conference and Exposition (APEC), 2011 Twenty-Sixth Annual IEEE, (Fort Worth, TX), pp. 1076 –1083, Mar. 2011.
- [6] D. Tournier, P. Bevilacqua, P. Brosselard, D. Planson, and B. Allard, "SiC BJT driver applied to a 2 kW inverter : Performances and limitations," in Integrated Power Electronics Systems (CIPS), 2010 6th International Conference on, (Nuremberg), pp. 1–6, Mar. 2010.
- [7] I. Koch and W.-R.Canders, "Discussion of turn on current peaks of SiC switches in half bridges," Materials Science Forum, vol. 645-648, pp. 1177–1180, April 2010.
- [8] J. Casady, D. Sheridan, R. Kelley, V. Bondarenko, and A.Ritenour, "A Comparison of 1200V Normally-OFF & Normally-ON Vertical Trench SiC Power JFET Devices," in Materials Science Forum, vol. 679-680, pp. 641–644, March 2011.

- [9] T. Schutze, "Design Aspects for Inverters with IGBT High Power Modules," tech. rep., EUPEC : European Power-Semiconductor and Electronics Company, 1997.
- [10] D. Jiang, R. Burgos, F. Wang, R. Lai, P. Ning, and D. Boroyevich, "Characterization and Loss Estimation of Bridge-based Converter with SiC JFET," in Center for Power Electronics Systems, CPES, (Virginia Tech, Blacksburg, VA), November 2010.
- [11] I. Abuishmais and T. Undeland, "Dynamic Characterization of 63 m μ , 1.2 kV, Normally-Off SiC VJFET," in Power Electronics and ECCE Asia (ICPE ECCE), 2011 IEEE 8th International Conference on, pp. 1206–1210, 2011.
- [12] I. Josifovic, J. Popovic-Gerber, and J. Ferreira, "SiC JFET switching behavior in a drive inverter under influence of circuit parasitics," in Power Electronics and ECCE Asia (ICPE ECCE), 2011 IEEE 8th International Conference on, pp. 1087–1094, 30 2011-june 3 2011.
- [13] J. Lu, K. Sun, H. Wu, Y. Xing, and L. Huang, "Modeling of SiC MOSFET with Temperature Dependent Parameters and Its Applications," 2013.
- [14] R. Siemieniec and U. Kirchner, "The 1200v direct-driven SiC JFET power switch," in Power Electronics and Applications (EPE 2011), Proceedings of the 2011-14th European Conference on, (Birmingham), pp. 1–10, Sep. 2011.
- [15] G. Spiazzi, S. Buso, M. Citron, M. Corradin, and R. Pierobon, "Performance evaluation of a Schottky SiC power diode in a boost PFC application," Power Electronics, IEEE Transactions on, vol. 18, pp. 1249–1253, nov. 2003.
- [16] C.-m. Ho, F. Canales, S. Pettersson, G. Escobar, A. Coccia, and N. Oikonomou, "Performance evaluation of full SiC switching cell in an interleaved boost converter for PV applications," in Energy Conversion Congress and Exposition (ECCE), 2011 IEEE, pp. 1923–1927, 2011.
- [17] S. Sato, Y. Zushi, K. Matsui, Y. Murakami, and S. Tanimoto, "30 KW/L Three-Phase AC 400 V All-SiC Inverter," in International Conference on Silicon Carbide and Related Materials Abstract Book, 2011.
- [18] K. Sasaki, Shinji.Sato, K. Matsui, Y. Murakami, S. Tanimoto, and H. Tanisawa, "40KW/L High Switching Frequency Three-Phase 400 Vac All-SiC Inverter," Materials Science Forum, vol. 740-742, pp. 1081–1084, 2013.
- [19] C. Wilhelm, D. Kranzer, and B. Burger, "Development of a highly compact and efficient solar inverter with Silicon Carbide transistors," in Integrated Power Electronics Systems (CIPS), 2010 6th International Conference on, pp. 1–6, 2010.

- [20] D. Peftitsis, J. Rabkowski, G. Tolstoy, and H. Nee, "Experimental comparison of dc-dc boost converters with SiC JFETs and SiC bipolar transistors," in Power Electronics and Applications (EPE 2011), Proceedings of the 2011-14th European Conference on, pp. 1 –9, 30 2011-sept. 1 2011.
- [21] A. Lemmon, M. Mazzola, J. Gafford, and K. Speer, "Comparative analysis of commercially available silicon carbide transistors," in Applied Power Electronics Conference and Exposition (APEC), 2012 Twenty-Seventh Annual IEEE, pp. 2509–2515, 2012.
- [22] Semisouth, "JFET Normally-Off SJEP120R063," tech. rep., 2011. http://www.semisouth.com/products/uploads/JFET_Datasheets/Normally-Off/DS_SJEP120R063_rev1.4.pdf.
- [23] Cree, "CMF20120D-Silicon Carbide Power MOSFET 1200V 80mohm," technical report, 2011.
- [24] L. Lorenz and H. Mitlehner, "Key power semiconductor device concepts for the next decade," in Industry Applications Conference, 2002. 37th IAS Annual Meeting. Conference Record of the, vol. 1, (Pittsburgh, PA, USA), pp. 564 –569, Oct. 2002.
- [25] J. Cooper, J.A. and A. Agarwal, "SiC power-switching devices-the second electronics revolution?," Proceedings of the IEEE, vol. 90, pp. 956 – 968, Jun. 2002.
- [26] A. Elasser and T. Chow, "Silicon carbide benefits and advantages for power electronics circuits and systems," Proceedings of the IEEE, vol. 90, pp. 969 – 986, Jun. 2002.
- [27] J. Berzellius, Untersuchungen über die Flusfspathfäure und deren merkwürdigften Verbindungen, vol. 1. 1824.
- [28] H. Round, A note on Carborundum, vol. 19. 1907.
- [29] I. Sankin, D. Sheridan, W. Draper, V. Bondarenko, R. Kelley, M. Mazzola, and J. Casady, "Normally-Off SiC VJFETs for 800 V and 1200 V Power Switching Applications," in Power Semiconductor Devices and IC's, 2008. ISPSD '08. 20th International Symposium on, (Orlando, FL), pp. 260 –262, May 2008.
- [30] B. Burger and D. Kranzer, "Extreme high efficiency PV-power converters," in Power Electronics and Applications, 2009. EPE '09. 13th European Conference on, (Barcelona), pp. 1 –13, Sept. 2009.
- [31] T. Friedli, S. Round, D. Hassler, and J. Kolar, "Design and Performance of a 200-kHz All-SiC JFET Current DC-Link Back-to-Back Converter," Industry Applications, IEEE Transactions on, vol. 45, pp. 1868 –1878, Sept. 2009.
- [32] S. Round, M. Heldwein, J. Kolar, I. Hofsjager, and P. Friedrichs, "A sic jfet driver for a 5 kw, 150 khz three-phase pwm converter,"

- in Industry Applications Conference, 2005. Fourtieth IAS Annual Meeting. Conference Record of the 2005, vol. 1, pp. 410–416, Oct. 2005.
- [33] T. Friedli, S. Round, and J. Kolar, “A 100 kHz SiC Sparse Matrix Converter,” in Power Electronics Specialists Conference, 2007. PESC 2007. IEEE, (Orlando, FL), pp. 2148–2154, Jun. 2007.
- [34] J. Casady and R. Johnson, “Status of silicon carbide (sic) as a wide-bandgap semiconductor for high-temperature applications : A review,” Solid-State Electronics, vol. 39, pp. 1409 – 1422, Oct. 1996.
- [35] T. Funaki, J. Balda, J. Junghans, A. Kashyap, H. Mantooh, F. Barlow, T. Kimoto, and T. Hikihara, “Power Conversion With SiC Devices at Extremely High Ambient Temperatures,” Power Electronics, IEEE Transactions on, vol. 22, pp. 1321 –1329, July 2007.
- [36] D. Bergogne, H. Morel, D. Planson, D. Tournier, P. Bevilacqua, B. Alard, R. Meuret, S. Vieillard, S. Rael, and F. Meibody-Tabar, “Towards an airborne high temperature SiC inverter,” in Power Electronics Specialists Conference, 2008. PESC 2008. IEEE, (Rhodes), pp. 3178–3183, Jun. 2008.
- [37] H. Lendenmann, F. Dahlquist, J. Bergman, and C. Hallin, “High-Power SiC Diodes : Characteristics, Reliability and Relation to material Defects,” in Materials Science Forum, vol. 389-393, pp. 1259–1264, 2002.
- [38] Y. Sugawara, “SiC devices for High Voltage High Power applications,” in Materials Science Forum, vol. 457-460, pp. 963–968, June 2004.
- [39] C. Buttay, C. Raynaud, H. Morel, G. Civrac, M.-L. Locatelli, and F. Morel, “Thermal Stability of Silicon Carbide Power Diodes,” Electron Devices, IEEE Transactions on, vol. 59, pp. 761–769, Mar. 2012.
- [40] A. Lindgren and M. Domeij, “1200V 6A SiC BJTs with very low VCE-SAT and fast switching,” in Integrated Power Electronics Systems (CIPS), 2010 6th International Conference on, (Nuremberg), pp. 1 – 5, Mar. 2010.
- [41] M. Domeij, C. Zaring, A. Konstantinov, M. Nawaz, J.-O. Svedberg, K. Gumaelius, I. Keri, A. Lindgren, B. Hammarlund, M. Östling, and M. Reimark, “2.2 kV SiC BJTs with low VCESAT Fast Switching and Short-Circuit Capability,” Materials Science Forum, vol. 645-648, pp. 1033–1036, Apr. 2010.
- [42] P. Friedrichs, H. Mitlehner, R. Kaltschmidt, U. Weinert, W. Bartsch, C. Hecht, F. O. Dohnke, B. Weis, and D. Stephani, “Static and Dynamic Characteristics of 4H-SiC JFETs Designed for Different Blocking Categories,” Materials Science Forum, vol. 338-342, pp. 1243–1246, 2000.

- [43] D. Bergogne, D. Risaletto, F. Dubois, A. Hammoud, H. Morel, P. Bevilacqua, B. Allard, O. Berry, F. Meibody-Tabar, S. Raël, R. Meuret, S. Dhokkar, and Hispano-Suiza, "Normally-On SiC JFETs in power converters : Gate driver and safe operation," in Integrated Power Electronics Systems (CIPS), 2010 6th International Conference on, pp. 1–6, 2010.
- [44] D. Sheridan, A. Ritenour, V. Bondarenko, P. Burks, and J. Casady, "Record 2.8m Ω -cm² 1.9kV enhancement-mode SiC VJFETs," in Power Semiconductor Devices IC's, 2009. ISPSD 2009. 21st International Symposium on, (Barcelona), pp. 335–338, june 2009.
- [45] B. Steiner, S. Bayne, V. Veliadis, H. Ha, D. Urciuoli, N. El-Hinnawy, P. Borodulin, and C. Scozzie, "Reliable operation of SiC Junction-Field-Effect-Transistor Subjected to Over 2 Million 600-V Hard Switch Stressing Events," in Materials Science Forum, vol. 740-742, pp. 921–924, Jan. 2013.
- [46] A. Ritenour, D. C. Sheridan, V. Bondarenko, and J. Casady, "Performance of 15mm² 1200V Normally-Off SiC VJFETs with 120A Saturation Current," Materials Science Forum, vol. 645-648, pp. 937–940, Apr. 2010.
- [47] D. Sheridan, K. Chatty, V. Bondarenko, and J. Casady, "Reverse conduction properties of Vertical SiC trench JFETs," in Power Semiconductor Devices and ICs (ISPSD), 2012 24th International Symposium on, (Bruges), pp. 385–388, June 2012.
- [48] R. Shillington, P. Gaynor, M. Harrison, and B. Heffernan, "Applications of silicon carbide JFETs in power converters," in Universities Power Engineering Conference (AUPEC), 2010 20th Australasian, (Christchurch), pp. 1–6, Dec. 2010.
- [49] C. Cai, W. Zhou, and K. Sheng, "Characteristics and application of normally-off sic-jfets in converters without antiparallel diodes," Power Electronics, IEEE Transactions on, vol. 28, pp. 4850–4860, Mar. 2013.
- [50] R. Ouaida, X. Fonteneau, F. Dubois, D. Bergogne, F. Morel, H. Morel, and S. Oge, "SiC vertical JFET pure diode-less inverter leg," in Applied Power Electronics Conference and Exposition (APEC), 2013 Twenty-Eighth Annual IEEE, (Long Beach, CA), pp. 512–517, march 2013.
- [51] S. Krishnaswami, S.-H. Ryu, B. Heath, A. Agarwal, J. Palmour, B. G. A. Lelis, and C. Scozzie, "A Study on the Reliability of High Voltage 4H-SiC MOSFET Devices," Materials Science Forum, vol. 527-529, pp. 1313–1316, Oct. 2006.

- [52] M. K. Das, S. Haney, J. Richmond, A. Olmedo, J. Zhang, and Z. Ring, "SiC MOSFET Reliability Update," Materials Science Forum, vol. 717-720, pp. 1073–1076, May 2012.
- [53] A. Lelis, R. Green, and D. Habersat, "High temperature Reliability of SiC Power MOSFETs," Materials Science Forum, vol. 679-680, pp. 599–602, Mar. 2011.
- [54] F. Xu, D. Jiang, J. Wang, F. Wang, L. Tolbert, T. Han, and S. Kim, "Characterization of a high temperature multichip SiC JFET-based module," in Energy Conversion Congress and Exposition (ECCE), 2011 IEEE, (Phoenix, AZ), pp. 2405–2412, Sep. 2011.
- [55] A. Ritenoura, V. Bondarenko, R. Kelley, and L. Semisouth, "Electrical Characterization of Large Area 800 V Enhancement-Mode SiC VJFETs for High Temperature Applications," vol. Volumes 615 - 617, pp. pages 715–718, 2008.
- [56] R. Kelley, F. Rees, and D. Schwob, "Optimized Gate Driver for Enhancement-mode SiC JFET,"
- [57] R. Shillington, P. Gaynor, M. Harrison, and W. Heffernan, "Silicon carbide jfet reverse conduction characteristics and use in power converters," Power Electronics, IET, vol. 5, no. 8, pp. 1282–1290, 2012.
- [58] A. Kadavelugu, S. Baek, S. Dutta, S. Bhattacharya, M. Das, A. Agarwal, and J. Scofield, "High-frequency design considerations of dual active bridge 1200 v SiC MOSFET DC-DC converter," in Applied Power Electronics Conference and Exposition (APEC), 2011 Twenty-Sixth Annual IEEE, pp. 314–320, 2011.
- [59] H. Sheng, Z. Chen, F. Wang, and A. Millner, "Investigation of 1.2 kV SiC MOSFET for high frequency high power applications," in Applied Power Electronics Conference and Exposition (APEC), 2010 Twenty-Fifth Annual IEEE, pp. 1572–1577, 2010.
- [60] R. Burgos, Z. Chen, D. Boroyevich, and F. Wang, "Design considerations of a fast 0- Ω gate-drive circuit for 1.2 kV SiC JFET devices in phase-leg configuration," in Energy Conversion Congress and Exposition, 2009. ECCE 2009. IEEE, pp. 2293–2300, 2009.
- [61] Semisouth, "SGDR600P1 : 6 A JFET Gate Driver Reference Design & Demoboard," Applicate Note AN-SS3, 2011.
- [62] D. Othman, M. Berkhani, S. Lefebvre, A. Ibrahim, Z. Khatir, and B. Bouzourene, "Etude Comparative de transistors MOSFET et JFET en technologie SiC- Potentiel d'utilisation dans les applications aéronautiques," July 2012.
- [63] P.-O. Jeannin, D. Frey, J.-C. Podvin, J.-P. Ferrieux, J. Barbaroux, J.-L. Schanen, and B. Rivet, "1 MHz power factor correction boost converter with SiC Schottky diode," in Industry Applications Conference,

2004. 39th IAS Annual Meeting. Conference Record of the 2004 IEEE, vol. 2, pp. 1267 – 1272 vol.2, oct. 2004.
- [64] H.-R. Chang, R. Gupta, C. Winterhalter, and E. Hanna, “Comparison of 1200 V silicon carbide Schottky diodes and silicon power diodes,” in Energy Conversion Engineering Conference and Exhibit, 2000. (IECEC) 35th Intersociety, vol. 1, pp. 174 –179 vol.1, 2000.
- [65] E. EN, “ALECTIS : Gamme de variateurs de vitesse pour moteur CA,” tech. rep., 2009. http://www.eca-en.com/ftp/ecatalogue/94/Variateurs_Alectis.pdf.
- [66] M. Bierhoff and F. Fuchs, “Semiconductor losses in voltage source and current source IGBT converters based on analytical derivation,” in Power Electronics Specialists Conference, 2004. PESC 04. 2004 IEEE 35th Annual, vol. 4, pp. 2836–2842 Vol.4, 2004.
- [67] F. Blaabjerg, U. Jaeger, and S. Munk-Nielsen, “Power losses in pwm-vsi inverter using npt or pt igbt devices,” vol. 10, pp. 358–367, 1995.
- [68] Z. Qiu, H. Zhang, and G. Chen, “Study and design of noninductive bus bar for high power switching converter,” in Power Electronics and Motion Control Conference, 2006. IPEMC 2006. CES/IEEE 5th International, vol. 2, pp. 1–4, 2006.
- [69] M. Ando, K. Wada, K. Takao, T. Kanai, S. Nishizawa, and H. Ohashi, “Design and analysis of a bus bar structure for a medium voltage inverter,” in Power Electronics and Applications (EPE 2011), Proceedings of the 2011-14th European Conference on, pp. 1–10, 2011.
- [70] J.-M. Guichon, J. Aime, J.-L. Schanen, C. Martin, J. Roudet, E. Clavel, M. Arpilliere, R. Pasterczyk, and Y. Le Floch, “Busbar design : How to spare nanohenries?,” in Industry Applications Conference, 2006. 41st IAS Annual Meeting. Conference Record of the 2006 IEEE, vol. 4, pp. 1865–1869, 2006.
- [71] A. Ruehli, “Equivalent Circuit models for Three-Dimensional multiconductor Systems,” Microwave Theory and Techniques, IEEE Transactions on, vol. 22, no. 3, pp. 216–221, 1974.
- [72] J.-L. Schanen, J. Roudet, E. Clavel, and J.-M. Guichon, “Modélisation PEEC des connexions dans les convertisseurs de puissance,” Techniques de l’ingénieur Outils d’analyse en électronique de puissance et métrologie, vol. base documentaire : TIB278DUO., no. ref. article : d3071, 2013. fre.
- [73] F. Blaabjerg, J. Pedersen, and E. Ritchie, “Calorimetric measuring systems for characterizing high frequency power losses in power electronic components and systems,” in Industry Applications Conference, 2002. 37th IAS Annual Meeting. Conference Record of the, vol. 2, (Pittsburg, PA, USA), pp. 1368–1376, Oct. 2002.

- [74] P. Malliband, N. P. Van der Duijn Schouten, and R. McMAHON, "Precision calorimetry for the accurate measurement of inverter losses," in Power Electronics and Drive Systems, 2003. PEDS 2003. The Fifth International Conference on, vol. 1, (Singapore), pp. 321–326, Nov. 2003.
- [75] B. Cougo, H. Schneider, and T. Meynard, "Accurate switching energy estimation of wide bandgap devices used in converters for aircraft applications," in Power Electronics and Applications (EPE), 2013 15th European Conference on, (Lille), pp. 1–10, Sep 2013.

Annexes

Annexe 1 : Document constructeur du transistor SiC SJEP120R063



Silicon Carbide
SJEP120R063


Normally-OFF Trench Silicon Carbide Power JFET

Features:


- Compatible with Standard Gate Driver ICs
- Positive Temperature Coefficient for Ease of Paralleling
- Temperature Independent Switching Behavior
- 150 °C Maximum Operating Temperature
- $R_{DS(on)typical}$ Of 0.040 Ω
- Voltage Controlled
- Low Gate Charge
- Low Intrinsic Capacitance

Applications:

- Solar Inverter
- SMPS
- Power Factor Correction
- Induction Heating
- UPS
- Motor Drive



Product Summary		
BV_{DS}	1200	V
$R_{DS(ON)max}$	0.063	Ω
$E_{TS,typ}$	285	μJ



Internal Schematic

MAXIMUM RATINGS

Parameter	Symbol	Conditions	Value	Unit
Continuous Drain Current	$I_D, T_j=100$	$T_j = 100\text{ }^\circ\text{C}$	40	A
	$I_D, T_j=150$	$T_j = 150\text{ }^\circ\text{C}$	20	
Pulsed Drain Current ⁽¹⁾	I_{DM}	$T_j = 25\text{ }^\circ\text{C}$	60	A
Short Circuit Withstand Time	t_{SC}	$V_{DD} < 800\text{ V}, T_C < 125\text{ }^\circ\text{C}$	50	μs
Power Dissipation	P_D	$T_C = 25\text{ }^\circ\text{C}$	250	W
Gate-Source Voltage	V_{GS}	AC ⁽²⁾	-15 to +15	V
Operating and Storage Temperature	T_j, T_{stg}		-55 to +150	$^\circ\text{C}$
Lead Temperature for Soldering	T_{sold}	1/8" from case < 10 s	260	$^\circ\text{C}$

⁽¹⁾ Limited by pulse width

⁽²⁾ $R_{gEXT} = 1\text{ } \Omega, tp < 200\text{ ns}$, see Figure 6 for static conditions

THERMAL CHARACTERISTICS

Parameter	Symbol	Value		Unit
		Typ	Max	
Thermal Resistance, junction-to-case	R_{thJC}	-	0.6	$^\circ\text{C} / \text{W}$
Thermal Resistance, junction-to-ambient	R_{thJA}	-	50	

SJEP120R063

Rev 3.0

1/7



Silicon Carbide
SJEP120R063

ELECTRICAL CHARACTERISTICS

Parameter	Symbol	Conditions	Value			Unit
			Min	Typ	Max	

Off Characteristics

Drain-Source Blocking Voltage	BV_{DS}	$V_{GS} = 0\text{ V}, I_D = 1200\ \mu\text{A}$	1200	-	-	V
Total Drain Leakage Current	I_{DSS}	$V_{DS} = 1200\text{ V}, V_{GS} = 0\text{ V}, T_j = 25^\circ\text{C}$	-	200	1200	μA
		$V_{DS} = 1200\text{ V}, V_{GS} = 0\text{ V}, T_j = 150^\circ\text{C}$	-	600	-	
		$V_{DS} = 1200\text{ V}, V_{GS} \leq -15\text{ V}, T_j = 25^\circ\text{C}$	-	2	-	
Total Gate Reverse Leakage	I_{GSS}	$V_{DS} = 1200\text{ V}, V_{GS} \leq -15\text{ V}, T_j = 150^\circ\text{C}$	-	20	-	mA
		$V_{GS} = -15\text{ V}, V_{DS} = 0\text{ V}$	-	-0.2	-0.6	
		$V_{GS} = -15\text{ V}, V_{DS} = 1200\text{ V}$	-	-0.2	-	

On Characteristics

Drain-Source On-resistance	$R_{DS(on)}$	$I_D = 20\text{ A}, V_{GS} = 3\text{ V}, T_j = 25^\circ\text{C}$	-	0.04	0.063	Ω
		$I_D = 20\text{ A}, V_{GS} = 3\text{ V}, T_j = 100^\circ\text{C}$	-	0.07	-	
Gate Threshold Voltage	$V_{GS(th)}$	$V_{DS} = 1\text{ V}, I_D = 70\text{ mA}$	-	1.00	-	V
Gate Forward Current	I_{GFWD}	$V_{GS} = 3\text{ V}$	-	580	-	mA
Gate Resistance	R_G	$f = 1\text{ MHz}, \text{ drain-source shorted}$	-	4	-	Ω
	$R_{G(ON)}$	$V_{GS} > 2.7\text{ V}; \text{ See Figure 6}$	-	0.25	-	Ω

Dynamic Characteristics

Input Capacitance	C_{iss}	$V_{DD} = 100\text{ V}$	-	1600	-	pF
Output Capacitance	C_{oss}		-	190	-	
Reverse Transfer Capacitance	C_{rss}		-	179	-	
Effective Output Capacitance, energy related	$C_{o(er)}$	$V_{DS} = 0\text{ V to } 600\text{ V}, V_{GS} = 0\text{ V}$	-	140	-	

Switching Characteristics

Turn-on Delay	t_{on}	$V_{DS} = 600\text{ V}, I_D = 20\text{ A},$ Inductive Load, $T_j = 25^\circ\text{C}$ Gate Driver = SGDR600P1, GD Voltages: +15 V, -15 V	-	15	-	ns
Rise Time	t_r		-	26	-	
Turn-off Delay	t_{off}		-	20	-	
Fall Time	t_f		-	20	-	
Turn-on Energy	E_{on}		-	165	-	
Turn-off Energy	E_{off}	See Figure 16 and application note AN-SS1 for gate drive recommendations	-	120	-	μJ
Total Switching Energy	E_{sw}		-	285	-	
Turn-on Delay	t_{on}		-	15	-	
Rise Time	t_r	$V_{DS} = 600\text{ V}, I_D = 20\text{ A},$ Inductive Load, $T_j = 150^\circ\text{C}$ Gate Driver = SGDR600P1, GD Voltages: +15 V, -15 V	-	30	-	ns
Turn-off Delay	t_{off}		-	20	-	
Fall Time	t_f		-	20	-	
Turn-on Energy	E_{on}		-	190	-	
Turn-off Energy	E_{off}		See Figure 16 and application note AN-SS1 for gate drive recommendations	-	132	
Total Switching Energy	E_{sw}	-		322	-	
Total Gate Charge	Q_g	-		142	-	
Gate-Source Charge	Q_{gs}	$V_{DS} = 800\text{ V}, I_D = 20\text{ A}, V_{GS} = +2.5\text{ V}$	-	2	-	nC
Gate-Drain Charge	Q_{gd}		-	120	-	

SJEP120R063

Rev 3.0

2/7



Silicon Carbide
SJEP120R063

Figure 1. Typical Output Characteristics




Figure 2. Typical Output Characteristics




Figure 3. Typical Output Characteristics




Figure 4. Safe Operating Area




Figure 5. Typical Transfer Characteristics





Figure 6. Typical Gate-Source Current





Silicon Carbide
SJEP120R063

Figure 7. Typical Drain-Source On-resistance




Figure 8. Typical Drain-Source On-resistance




Figure 9. Typical Drain-Source On-resistance




Figure 10. Typical Capacitance




Figure 11. Typical Gate Charge




Figure 12. Gate Threshold Voltage








Figure 13. Typical Drain-Source Leakage

$$I_D = f(V_{DS}); V_{GS} = 0 \text{ V}; \text{parameter: } T_J$$

**Figure 14. Switching Energy Losses**

$$E_s = f(I_D); V_{DS} = 600 \text{ V}; GD = +15 \text{ V}/-15 \text{ V}; R_{GEXT} = 2.5 \Omega$$

**Figure 15. Gate Driver & Gate Waveforms****Figure 16. Test Circuit & Test Conditions****Test Conditions**




- Phase-leg configuration
- $V_{DD} = 600\text{V}$, $I_{LPK} = 25 \text{ A}$, $T_A = 25 \text{ }^\circ\text{C}$
- RC snubber: $R = 22 \Omega$ and $C = 4.7 \text{ nF}$
- $400 \mu\text{H}$ load inductance
- DUT driven by SGDR600P1
- Gate driver approx. 5mm from gate terminal
- 3.3 nF gate-source capacitive clamp

The SGDR600P1 is a gate driver reference design available for purchase from SemiSouth. See applications note AN-SS3 for full circuit description, test results, schematics, and bill of materials. Gerber files also available upon request.



Silicon Carbide
SJEP120R063

Package Dimensions: TO-247



DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	4.903	5.157	0.193	0.203
A1	2.273	2.527	0.090	0.100
A2	1.853	2.108	0.073	0.083
b	1.073	1.327	0.042	0.052
b1	2.873	3.381	0.113	0.133
b2	1.903	2.386	0.042	0.052
c	0.600	0.752	0.024	0.029
D	20.823	21.077	0.820	0.830
D1	17.393	17.647	0.685	0.695
D2	1.063	1.317	0.042	0.052
e	5.450		0.215	
E	15.773	16.027	0.621	0.631
E1	13.893	14.147	0.547	0.557
L	20.053	20.307	0.789	0.799
L1	4.168	4.472	0.165	0.175
Q	6.043	6.297	0.238	0.248
ϕP	3.560	3.660	0.140	0.144
$\phi P1$	7.063	7.317	0.278	0.288

SJEP120R063

Rev 3.0

6/7



Silicon Carbide
SJEP120R063

Published by
SemiSouth Laboratories, Inc.
201 Research Boulevard
Starkville, MS 39759 USA
© SemiSouth Laboratories, Inc. 2012

Information in this document supersedes and replaces all information previously supplied.

Information in this document is provided solely in connection with SemiSouth products. SemiSouth Laboratories, Inc. reserves the right to make changes, corrections, modifications or improvements, to this document without notice.

No license, express or implied to any intellectual property rights is granted under this document.

Unless expressly approved in writing by an authorized representative of SemiSouth, SemiSouth products are not designed, authorized or warranted for use in military, aircraft, space, life saving, or life sustaining applications, nor in products or systems where failure or malfunction may result in personal injury, death, or property or environmental damage.

SJEP120R063

Rev 3.0

7/7

Annexe 2 : Document constructeur de la diode SiC SDP30S120



Silicon Carbide
SDP30S120

Silicon Carbide Power Schottky Diode**Features:**


- Positive Temperature Coefficient for Ease of Paralleling
- Temperature Independent Switching Behavior
- 175 °C Maximum Operating Temperature
- Zero Reverse Recovery Current
- Zero Forward Recovery Voltage

Applications:

- Solar Inverter
- SMPS
- Power Factor Correction
- Induction Heating
- UPS
- Motor Drive



Product Summary		
V_{DC}	1200	V
I_F	30	A
Q_c	130	nC



Internal Schematic

MAXIMUM RATINGS

Parameter	Symbol	Conditions	Value	Unit
Repetitive Peak Reverse Voltage	V_{RRM}	$T_j = 25\text{ °C}$	1200	V
DC Blocking Voltage	V_{DC}		1200	
Continuous Forward Current ⁽¹⁾	I_F	$T_C = 145\text{ °C}$	30	A
		$T_C = 100\text{ °C}$	46	
Peak Repetitive Forward Current ⁽¹⁾	I_{FRM}	$T_C = 125\text{ °C}, D = 0.1$	120	
Non-Repetitive Surge Forward Current ⁽¹⁾	I_{FSM}	$T_C = 25\text{ °C}, t_p = 10\text{ ms}$	110	
		$T_C = 25\text{ °C}, t_p = 10\text{ us}$	700	
Power Dissipation ⁽¹⁾	P_D	$T_C = 25\text{ °C}$	313	W
Operating and Storage Temperature	T_j, T_{stg}		-55 to +175	°C

⁽¹⁾ Limited by maximum junction temperature, $T_{j,max}$



Silicon Carbide
SDP30S120

THERMAL CHARACTERISTICS

Parameter	Symbol	Conditions	Value			Unit
			Min	Typ	Max	
Thermal Resistance, junction-case	$R_{th,JC}$		-	0.48	-	°C / W
Thermal Resistance, junction-ambient	$R_{th,JA}$		-	62	-	

ELECTRICAL CHARACTERISTICS, at $T_j = 25\text{ °C}$ unless otherwise stated

Parameter	Symbol	Conditions	Value			Unit
			Min	Typ	Max	
Forward Voltage	V_F	$I_F = 30\text{ A}, T_j = 25\text{ °C}$	-	1.6	1.8	V
		$I_F = 30\text{ A}, T_j = 175\text{ °C}$	-	2.4	2.9	
Reverse Current	I_R	$V_R = 1200\text{ V}, T_j = 25\text{ °C}$	-	30	300	uA
		$V_R = 1200\text{ V}, T_j = 175\text{ °C}$	-	600	-	
Total Capacitive Charge	Q_C	$V_R = 400\text{ V}, I_F = 30\text{ A}, di/dt = 500\text{ A/us}$	-	130	-	nC
Total Capacitance	C	$V_R = 1\text{ V}, f = 1\text{ MHz}$	-	3700	-	pF
		$V_R = 300\text{ V}, f = 1\text{ MHz}$	-	150	-	
		$V_R = 600\text{ V}, f = 1\text{ MHz}$	-	110	-	

Figure 1. Typical Forward Characteristics

$I_F = f(V_F)$; parameter: T_j





Figure 2. Typical Reverse Characteristics

$I_R = f(V_R)$; parameter: T_j





Silicon Carbide
SDP30S120

Figure 3. Diode Forward Current

$I_F = f(T_C)$; parameter: duty cycle, D




Figure 4. Typical Capacitance

$C = f(V_R)$; $T_C = 25^\circ\text{C}$; $f = 1\text{ MHz}$





Figure 5. Transient Thermal Impedance



$Z_{th(jc)} = f(t_p)$; parameter: duty cycle, D





Silicon Carbide
SDP30S120

Package Dimensions: 2 Lead TO-247



DIM	INCHES		
	MIN	NOM	MAX
A	0.082	0.825	0.830
A1	0.077	0.079	0.081
A2	0.092	0.094	0.096
b	0.042	0.047	0.052
b1	0.310	0.315	0.320
b2	0.077	0.078	0.079
c		0.024	0.027
D	0.820	0.825	0.830
E	0.621	0.626	0.631
e		0.215	
L	0.789	0.794	0.799
L1	0.164	0.170	0.176
L2	0.077	0.078	0.079
ØP	0.138	0.139	0.140
Q	0.504	0.506	0.508
Q3	0.145	0.160	0.175

SDP30S120 Rev 3.0

4/5



Silicon Carbide
SDP30S120

Published by
SemiSouth Laboratories, Inc.
201 Research Boulevard
Starkville, MS 39759 USA
© SemiSouth Laboratories, Inc. 2011

Information in this document supersedes and replaces all information previously supplied.

Information in this document is provided solely in connection with SemiSouth products. SemiSouth Laboratories, Inc. reserves the right to make changes, corrections, modifications or improvements, to this document without notice.

No license, express or implied to any intellectual property rights is granted under this document.

Unless expressly approved in writing by an authorized representative of SemiSouth, SemiSouth products are not designed, authorized or warranted for use in military, aircraft, space, life saving, or life sustaining applications, nor in products or systems where failure or malfunction may result in personal injury, death, or property or environmental damage.

Annexe 3 : Caractérisation dynamique de la diode SiC SDP30S120

Dans un bras d'onduleur, les deux interrupteurs engendrent des pertes en commutation soit au sein des transistors pour ($I_{SW} > 0$) soit au sein des diodes ($I_{SW} < 0$). Cette section s'attarde sur la caractérisation et la modélisation des énergies de commutation d'une diode SDP30S120 présente au sein d'un interrupteur de puissance constitué d'un transistor SJEP120R063 et d'une diode SDP30S120.

Schéma électrique

La figure 4.22 présente le schéma électrique du montage utilisé pour caractériser la diode Schottky SiC SDP30S120 au sein d'un interrupteur de puissance.




FIGURE 4.22 – Structure du hacheur abaisseur pour quantifier les énergies de commutation de la diode utilisée au sein d'un interrupteur SiC

La diode ne possède pas d'électrode de commande, on peut donc considérer que le temps de commutation de la diode est fixé par le transistor T_1 et donc de sa commande rapprochée. L'étude des éléments passifs de la commande rapprochée a déterminé que l'utilisation d'une résistance R_{G_dyn} de $4,7\Omega$ et d'une capacité C_{GS} de $2,2\text{nF}$ engendrait le minimum pertes par commutation. Pour cette raison, la diode est caractérisée dans ces mêmes conditions.

Mise en conduction de l'interrupteur SW_2

Le blocage du transistor T_1 provoque la mise en conduction spontanée de l'interrupteur SW_2 . Pour s'assurer que la totalité du courant I_L circule à travers la diode D_2 , le transistor T_2 est maintenu bloqué par l'intermédiaire d'une tension V_{GS} négative. La figure 4.23 présente un exemple d'allure

des grandeurs électriques V_{SW} et I_{SHUNT} aux bornes de l'interrupteur SW_2 constitué d'un JFET et d'une diode lors de sa mise en conduction pour une tension de 600 V et un courant de 16 A.




FIGURE 4.23 – Exemple d'allures des grandeurs électriques V_{SW} et I_{SHUNT} durant la mise en conduction d'une diode SDP30S120 à une tension de 600 V et un courant de 16 A

Les relevés temporels montrent que le temps de commutation de la diode est d'environ 45 ns. Durant ce temps, la tension V_{SW} décroît de 540 à 80 V en 40 ns soit une pente de $11,5 \text{ kV}/\mu\text{s}$, de même, le courant I_{SW} augmente de 1,6 à 14,4 A en moins de 40 ns soit une pente de l'ordre de $320 \text{ A}/\mu\text{s}$.

La figure 4.24 présente le tracé des énergies de mise en conduction de la diode calculées à partir des différents relevés temporels pour plusieurs tensions et plusieurs courants commutés. Le tracé montre que la valeur du courant impacte peu les énergies de commutation. En effet, pour un courant I_{SW} de 2 à 16 A, les énergies de commutation augmentent de 83 à $93 \mu\text{J}$ à 600 V soit environ $0,7 \mu\text{J}/\text{A}$ contre $0,6 \mu\text{J}/\text{A}$ à 200 V. On peut donc considérer que les énergies de commutation sont directement proportionnelles à la valeur de la tension E .

Blocage de l'interrupteur SW_2

La mise en conduction du transistor T_1 provoque le blocage spontané de la diode D_2 . La figure 4.25 présente un exemple d'allure des grandeurs électriques V_{SW} et I_{SHUNT} aux bornes de la diode D_2 au sein de l'interrupteur




FIGURE 4.24 – Tracé des énergies de commutation d’une diode SDP30S120 utilisé au sein d’un interrupteur SiC constitué d’un transistor et d’une diode pour plusieurs valeurs de tension E et de courant I_L

teur SW_2 constitué d’un JFET et d’une diode lors de son blocage pour une tension de 600 V et un courant de 16 A.

Les chronogrammes montrent que le blocage de la diode s’effectue en 35 ns. Durant ce temps, les charges accumulées au sein de la jonction bipolaire de la diode JBS SDP30S120 sont évacuées ce qui provoque l’apparition d’un courant I_{SW} négatif. Le tracé montre que pour un courant commuté de 16 A et une tension de 600 V, le courant inverse maximal atteint 22 A.

Durant le phénomène de recouvrement des charges de la diode, on peut considérer que la majorité des pertes est générée lors de la montée de la tension V_{SW} . L’augmentation de la tension V_{SW} de 60 à 540 V s’effectue en 13 ns soit une pente de l’ordre de 37 kV/ μs . La génération de cette pente provoque l’apparition d’oscillations sur la tension V_{SW} et sur le courant I_{SW} en régime établi.

La figure 4.26 présente le tracé des énergies lors du blocage de la diode SDD30S120 calculées à partir des différents relevés temporels pour plusieurs tensions et plusieurs courants commutés. Le tracé montre que la valeur du courant impacte peu les énergies de commutation. Pour cette raison, les pertes lors du blocage de la tension seront considérées directement proportionnelles à la valeur de la tension V_{SW} .




FIGURE 4.25 – Exemple d'allures des grandeurs électriques V_{SW} et I_{SHUNT} durant le blocage d'une diode SDP30S120 à une tension de 600 V et un courant de 16 A




FIGURE 4.26 – Tracé des énergies de commutation d'une diode SDP30S120 utilisé au sein d'un interrupteur SiC constitué d'un transistor et d'une diode pour plusieurs valeurs de tension E et de courant I_L

Publications

Prévision des pertes par conduction dans un onduleur à JFET Normally-Off et diodes SiC

Xavier FONTENEAU^{1,2}, Florent MOREL¹, Hervé MOREL¹,
Philippe LAHAYE², Didier LÉONARD²

¹ Laboratoire Ampère UMR CNRS 5005 - 21 avenue Jean Capelle - 69621 Villeurbanne

² ECA-EN - 332 Boulevard Marcel Paul - 44800 Saint Herblain

Résumé—Le calcul des pertes au sein des interrupteurs de puissance est une étape indispensable de la conception d'un convertisseur. Ce document présente une méthode de calcul des pertes par conduction pour un onduleur à JFET et diodes en carbure de silicium. Cette méthode prend en compte l'auto-échauffement des composants et les conditions de fonctionnement de l'onduleur (courant fourni, indice de modulation...). Deux stratégies de commande sont considérées et comparées.

I. INTRODUCTION

L'utilisation pour l'électronique de puissance de matériaux dits « grand gap » tels que le carbure de silicium (SiC) est l'objet de nombreux travaux de recherche. En effet, les caractéristiques de ces matériaux permettent par rapport au silicium d'espérer des fonctionnements à plus hautes températures, avec de plus fortes tensions ou encore avec des durées de commutations réduites [1].

Ces études ont conduit à la commercialisation de diodes en SiC dès le début des années 2000. Plus récemment, des composants commandables ont été rendus disponibles essentiellement sous forme de JFET « Normally-On ». Le canal passant en l'absence de polarisation confère à ces composants un comportement très différent de celui-ci des composants commandables habituellement utilisés dans les convertisseurs de puissance. Cette caractéristique a été un frein à leur intégration dans des applications industrielles.

Depuis 2009, la société Semisouth commercialise des JFET en SiC qui ont la particularité d'être « Normally-Off ». Ces composants ne comportent pas de diode de structure [2]. Pour la réalisation d'un bras d'onduleur, des diodes doivent donc être ajoutées en parallèle des JFET pour obtenir le fonctionnement normal d'une cellule de commutation (Fig. 1). Le but de cette étude est d'évaluer les avantages de l'utilisation de JFET « Normally-Off » en carbure de silicium au sein de convertisseurs de puissance fonctionnant à température ambiante. Les composants considérés sont des diodes Schottky SDP30S120 [3] ainsi que des JFET SJEP120R063 [4]. Les bénéfices attendus ici sont une réduction des pertes et une augmentation des fréquences de commutation. Pour ces raisons, les JFET et diodes sont testés pour des températures inférieures à 150°C. La limite thermique du packaging du boîtier ($T_{MAX} = 175^\circ\text{C}$) confirme ce choix.

Le canal des JFET pouvant conduire le courant dans les deux directions [5], il est possible d'envisager des modes de fonctionnement différents de ceux obtenus lorsqu'un IGBT




FIGURE 1: Bras d'onduleur considéré

est placé en parallèle d'une diode. Ces modes de fonctionnements impactent sur les pertes par conduction. Ainsi, les méthodes de calculs de pertes utilisées pour les convertisseurs en silicium [6], [7] ne sont pas applicables. Or ce calcul est indispensable pour la réalisation d'un convertisseur ou d'un module, notamment pour déterminer si des puces doivent être mises en parallèle ou pour déterminer un système de refroidissement pour un cahier des charges donné.

La section II de cet article est dédiée à la caractérisation et la modélisation de composants en vue de calculer les pertes statiques dans un convertisseur. L'impact de la température ambiante est pris en compte. La section III présente les stratégies envisageables pour piloter des interrupteurs réalisés par la mise en parallèle de JFET et de diodes en SiC. Dans la section IV une méthode itérative est élaborée afin de prévoir les températures de jonctions ainsi que les pertes en conduction des différentes puces. La section V présente les résultats obtenus. La dernière section clôt cet article et donne des perspectives.

II. CARACTÉRISATION ET MODÉLISATION DES COMPOSANTS

Afin de modéliser les pertes par conduction, les caractéristiques statiques de plusieurs échantillons de la diode et du JFET considérés sont tracés pour différentes températures. Un traceur de courbes Tektronix TEK 371A [8] est utilisé. Ce dernier génère des impulsions de tension de 50ms pour chaque valeur de V_{GS} testée, de même que des impulsions de puissance ($V_{DS} * I_D$) de 250 μs . Le rapport maximal entre les

durées de V_{DS} et de V_{GS} (assimilable au rapport cyclique) est de faible valeur ce qui limite l'auto-échauffement du composant sous test. La mesure des signaux de tension (V_{DS} et V_{GS}) est réalisée par la méthode 4 pointes ce qui évite les erreurs de mesures dues aux chutes de tension dans les câbles. La température extérieure de chaque puce est asservie par un conditionneur thermique. Pour le JFET, on fixe la tension V_{GS} à 2.6V.

Pour chaque échantillon et chaque température, un script d'optimisation est utilisé pour minimiser l'erreur entre la caractéristique mesurée et des modèles simples :

- Pour la diode : si $V_D \geq V_0$ alors $I_D = \frac{V_D - V_0}{R_D}$ sinon $I_D = 0$.
- Pour le JFET : $I_J = \frac{V}{R_J}$.

La figure 2 donne un exemple de comparaison entre la mesure et le modèle obtenu.




FIGURE 2: Mesure et modèle pour un échantillon de JFET et de diode pour une température de 50°C

Cette démarche permet d'obtenir l'évolution des paramètres du modèle (V_0 et R_D pour la diode, R_J pour le JFET) de chaque échantillon en fonction de sa température de jonction (Fig 3 et 4). Un polynôme du second ordre sera utilisé pour le calcul des pertes en conduction. Ce dernier retranscrit le comportement moyen de chaque élément des 5 échantillons testés.




FIGURE 3: Évolution des paramètres du modèle de la diode en fonction de la température de jonction




FIGURE 4: Évolution du paramètre du modèle du JFET en fonction de la température de jonction

La figure 5 montre l'évolution des pertes statiques de chaque composant en fonction de leur température de jonction. La différence entre le modèle et les mesures est inférieure à 1W pour la diode et à 2W pour le JFET même si les échantillons testés présentent des comportements légèrement différents.




FIGURE 5: Évolution des pertes statiques en fonction de la température de jonction de chaque composant

III. CALCUL DES PERTES PAR CONDUCTION AU SEIN D'UN BRAS D'ONDULEUR

Le calcul des pertes au sein d'un bras d'onduleur effectué ici suppose que :

- le courant de sortie est sinusoïdal : $I_{OUT} = I \cdot \sqrt{2} \cdot \sin \theta$;
- chaque interrupteur est constitué de N_J JFET en parallèle ainsi que de N_d diodes en anti-parallèle ;
- la durée pendant laquelle l'interrupteur 1 est passant divisée par la période de commutation est $\frac{1}{2}(1 + M \sin(\theta - \varphi))$ où M est l'indice de modulation.

L'étude qui suit traite du comportement d'une cellule de commutation lorsque le courant I_{OUT} est positif ($\theta \in [0; \pi]$).

A. Interrupteur 1 commandé

Lorsque l'interrupteur 1 est commandé et lorsque le courant dans la charge est positif, le courant circule dans les JFET (Fig. 6).




FIGURE 6: Circulation du courant I_{OUT} à travers INT1

Pendant une période du courant, la puissance dissipée en moyenne est alors donnée par (1).

$$PJ_1 = \frac{N_j}{2\pi} \int_0^\pi \frac{(1 + M \sin(\theta - \varphi))}{2} \cdot R_J(T_j) \cdot \left(\frac{I_{OUT}(\theta)}{N_j} \right)^2 d\theta \quad (1)$$

B. Interrupteur 1 non commandé

Lorsque l'interrupteur 1 n'est pas commandé et lorsque le courant dans la charge est positif, le courant circule dans l'interrupteur 2. Deux stratégies sont alors possibles.

1) *Interrupteur 2 non commandé*: Si l'interrupteur 2 n'est pas commandé, le courant circule dans les diodes (Fig. 7).




FIGURE 7: Circulation du courant I_{OUT} à travers INT2

La moyenne sur une période des pertes par conduction dans ces diodes est alors exprimée par (2).

$$PJ_2 = \frac{N_d}{2\pi} \int_0^\pi \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot \left(\frac{I_{OUT}(\theta)}{N_d} \right) \cdot V_0(T_d) \cdot d\theta + \frac{N_d}{2\pi} \int_0^\pi \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot \left(\frac{I_{OUT}(\theta)}{N_d} \right)^2 \cdot R_D(T_d) \cdot d\theta \quad (2)$$

2) *Interrupteur 2 commandé*: Si l'interrupteur 2 est commandé, pour les faibles valeurs de courant, on peut supposer que le courant de charge circule dans les JFET. Mais pour de fortes valeurs du courant, la tension aux bornes des JFET dépasse la tension de seuil des diodes et le courant de charge est donc réparti entre les JFET et les diodes (Fig. 8).




FIGURE 8: Circulation du courant I_{OUT} à travers INT2

Le calcul des pertes par conduction est alors plus complexe (eq. 3 avec θ_1 tel que $\frac{R_J(T_j)}{N_j} \cdot I \cdot \sqrt{2} \cdot \sin(\theta_1) = V_0(T_d)$).

$$PJ_2 = \frac{N_j}{\pi} \int_0^{\theta_1} \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot R_J(T_j) \cdot \left(\frac{I_{OUT}(\theta)}{N_j} \right)^2 \cdot d\theta + \frac{N_j}{2\pi} \int_{\theta_1}^{\pi - \theta_1} \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot R_J(T_j) \cdot I_J(\theta)^2 \cdot d\theta + \frac{N_d}{2\pi} \int_{\theta_1}^{\pi - \theta_1} \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot R_D(T_d) \cdot I_D(\theta)^2 \cdot d\theta + \frac{N_d}{2\pi} \int_{\theta_1}^{\pi - \theta_1} \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot V_0(T_d) \cdot I_D(\theta) \cdot d\theta$$

Avec :

$$I_J(\theta) = - \frac{N_d \cdot V_0(T_d) + R_D(T_d) \cdot I_{OUT}(\theta)}{N_d \cdot R_J(T_j) + N_j \cdot R_D(T_d)}$$

$$I_D(\theta) = \frac{-N_j \cdot V_0(T_d) + R_J(T_j) \cdot I_{OUT}(\theta)}{N_d \cdot R_J(T_j) + N_j \cdot R_D(T_d)} \quad (3)$$

IV. ESTIMATION DES PERTES PAR COMMUTATION AU SEIN D'UN BRAS D'ONDULEUR

Les pertes par commutation sont créées lors du changement d'état d'un interrupteur : passage d'un état de conduction à un état bloqué et inversement. On présente ici une méthode simple d'estimation de ces pertes basée sur les données fournies par le fabricant des composants.

Les interrupteurs constituant le bras d'onduleur fonctionnent de manière complémentaires. Afin d'éviter l'apparition d'un court-circuit lors des commutations, un temps mort est introduit entre les signaux de commande. Pour une période de commutation des interrupteurs et pour un courant de sortie positif, l'ouverture de l'interrupteur INT1 va provoquer des pertes au sein des JFET J1 et dans les diodes D2. Lors de la mise en conduction et de l'ouverture des JFET J2, on peut considérer qu'il existe une tension nulle aux bornes de INT2, les pertes en commutation au sein des transistors J2 sont donc nulles. En conséquence, pour un courant de sortie positif, les pertes en commutation sont localisées au sein des JFET J1 et des diodes D2.

A. Pertes par commutation dans les JFET

En regard des données fournies par le constructeur (Fig. 13 de la référence [4]), on peut faire l'hypothèse que l'énergie

d'une commutation est donnée par un polynôme du second ordre dont la variable est le courant commuté (4).

$$EJ_{TS}(\theta) = A_J \cdot \left(\frac{I_{MAX} \sin \theta}{N_j} \right)^2 + B_J \cdot \left(\frac{I_{MAX} \cdot \sin \theta}{N_j} \right) + C_J \quad (4)$$

Les pertes par commutation de l'interrupteur 1 peuvent donc être estimées grâce à (5), avec V_{DATA} qui correspond à la tension du bus continu du circuit de test du JFET.

$$PC_1 = N_j \cdot \frac{E}{V_{DATA}} \cdot \frac{f}{2\pi} \cdot \int_0^\pi EJ_{TS}(\theta) \cdot d\theta \quad (5)$$

B. Pertes par commutation dans les diodes

D'après les documents constructeur, les pertes par commutation d'une diode dépendent de la charge stockée, donc de la tension de blocage (eq. 6).

$$ED_{TS}(\theta) = A_D \cdot (E^2) + B_D \cdot (E) + C_D \quad (6)$$

Les pertes par commutation de l'interrupteur 2 peuvent donc être estimées grâce à (7).

$$PC_2 = N_d \cdot \frac{f}{2} \cdot ED_{TS}(E) \quad (7)$$

V. CALCUL DES TEMPÉRATURES DE JONCTION

Pour une augmentation du courant de charge, les pertes augmentent ce qui modifie les températures de jonction des puces ce qui change les caractéristiques des composants (Fig. II est donc indispensable de calculer les températures de jonction du JFET et de la diode pour connaître la puissance dissipée en régime permanent. La figure 9 présente le circuit thermique équivalent d'un JFET et d'une diode avec :

$\frac{RTH_{jc_JFET}}$: Résistance thermique entre la jonction et le boîtier d'un JFET [°C/W].

$\frac{RTH_{jc_DIODE}}$: Résistance thermique entre la jonction et le boîtier d'une diode [°C/W].

$\frac{RTH_{da_JFET}}$: Résistance thermique du dissipateur associée à un JFET [°C/W].

$\frac{RTH_{da_DIODE}}$: Résistance thermique du dissipateur associée à une diode [°C/W].

$\frac{RTH_{cd}}$: Résistance thermique du film isolant [°C/W].

$\frac{P_{JFET}(T'_j)}$: Pertes totales au sein d'un JFET sur une période de fonctionnement [W].

$\frac{P_{DIODE}(T'_d)}$: Pertes totales au sein d'une diode sur une période de fonctionnement [W].

T_a : Température ambiante maximale [°C].

T'_j : Température de jonction d'un JFET [°C].

T'_d : Température de jonction d'une diode [°C].

Afin de calculer les températures de jonction des composants, le programme itératif suivant a été développé (Fig. 10).

- 0) La température des puces est supposée égale à la température ambiante.





FIGURE 9: Modèle thermique

- 1) Les paramètres des modèles de composants qui dépendent de la température (R_D , V_0 et R_J) sont calculés (Résultat de la section II).
- 2) Les pertes sont calculées dans chaque composant (Résultat des équations intégrales données aux sections III et IV).
- 3) Connaissant, la résistance thermique entre les puces et l'air, les températures de jonction des JFET et des diodes sont calculées.
- 4) Si les nouvelles températures calculées sont différentes de celles calculées (à une erreur près ε) lors de l'itération précédente, le programme retourne à l'étape 1.

VI. RÉSULTATS

La figure 11 montre la comparaison entre le modèle proposé (section II) et les pertes statiques mesurées dans un interrupteur composé de quatre JFET et d'une diode pour différentes températures. L'erreur entre les pertes mesurées et calculées est faible, cependant pour une conduction inverse, l'erreur augmente en fonction de la température ce qui laisse supposer que le comportement de la diode testée s'éloigne de celui du modèle établi. Pour deux JFET de caractéristique $R_J(T_J)$ différentes (Fig. 4), les pertes tout comme les températures de jonction par transistor sont différentes. Néanmoins, le coefficient de température positif ($\frac{dR_J}{dT_J} > 0$) tend à équilibrer les résistances. On peut donc penser que la précision du modèle augmente avec le nombre de JFET mis en parallèle.

La méthode proposée (sections IV et V) a été appliquée à un onduleur triphasé afin d'évaluer la valeur ajoutée de l'utilisation de transistors JFET et diode en SiC en remplacement d'un module IGBT. La diminution de la surface de contact d'un composant discret par rapport à un module de puissance provoque une augmentation de la résistance thermique, cette dernière peut être supposée inversement proportionnelle aux rapports des surfaces. Le tableau I montre les caractéristiques techniques utilisées lors du calcul de pertes. Les données et les




FIGURE 10: Organigramme du calcul des pertes et de la températures de jonction des différentes puces




FIGURE 11: Pertes statiques dans un interrupteur composé de quatre JFET et d'une diode

valeurs indiquées pour les IGBT correspondant à un onduleur de la gamme ALECTIS fabriqué par ECA-EN.

La figure 12 montre la répartition des pertes au sein d'un onduleur triphasé 40 A dont le pont de puissance est constitué d'une part d'un module IGBT et d'autre part de composants discrets SiC et pour les deux stratégies de commande. Les résultats montrent que, dans ce cas, l'utilisation de quatre JFET et d'une diode à base de carbure de silicium par interrupteur conduit à une réduction significative des pertes par rapport à un module à IGBT et diodes en silicium. Par ailleurs, les résultats montrent que la stratégie présentée dans la section III-B2 conduit (par rapport à la stratégie présentée dans la section III-B1) à une légère augmentation des pertes dans les JFET et à une forte réduction des pertes dans les diodes si bien que les pertes totales sont réduites. De même, les températures de jonction dans les JFET sont légèrement

Mnémoniques	Valeur
E	450 VDC
I_{MAX}	$40\sqrt{2}$ A
U_{OUT}	180 VRMS
f	12 kHz
N_j	4
N_d	1
$\cos \varphi$	0.85
RTH_{cd}	0.3°C/W
RTH_{jc-J}	0.6°C/W
RTH_{jc-D}	0.5°C/W
RTH_{da}	0.05°C/W
T_a	55°C
$S_{DIODE} = S_{JFET}$	$15 * 21mm^2$
S_{module}	$137 * 162mm^2$

TABLE I: Tableau récapitulatif des données de calcul




FIGURE 12: Répartition des pertes calculées au sein d'un onduleur triphasé 40 A




FIGURE 13: Températures de jonction atteintes par les semi-conducteurs

supérieures à celles constatées avec l'autre stratégie alors que la température de jonction des diodes est fortement réduite (Fig. 13).

Pour les composants en SiC, les pertes par conduction représentent une grande partie des pertes totales, environ 90% pour la première stratégie et 80% pour la deuxième stratégie. Contrairement aux composants en Si, on peut donc espérer une augmentation de la fréquence de commutation. La figure 14 montre l'évolution des pertes totales du convertisseur en fonction de la fréquence de commutation des interrupteurs pour les différentes technologies et les deux stratégies de commande pour un courant de sortie de 40 ARMS.




FIGURE 14: Évolution des pertes et des températures de jonction de l'onduleur triphasé en fonction de la fréquence de commutation des interrupteurs

Pour une fréquence de commutation de 50 kHz, la puissance dissipée par le convertisseur utilisant des composants en SiC est plus faible qu'un convertisseur en Si à 12 kHz. Une réduction de 38% et de 58% est prévue pour les deux stratégies de commande présentées aux sections (III-B1 et

III-B2) par rapport aux pertes initiales du convertisseur en Si malgré l'augmentation de la fréquence de commutation. Cependant, la température de jonction atteinte par la diode avec la première stratégie est élevée ($T_D \approx 120^\circ\text{C}$). Il est donc souhaitable de privilégier l'utilisation de la conduction inverse du JFET afin de diminuer les contraintes thermiques sur la diode et augmenter sa durée de vie.

VII. CONCLUSION

Une méthode de prédiction de pertes pour un onduleur à base de composants en SiC a été développée. Elle permet de prévoir les pertes et les températures de jonction dans un interrupteur composé de plusieurs composants en parallèle. Les résultats montrent qu'une réduction significative des pertes est possible par rapport à un convertisseur en silicium. Ceci ouvre de nouvelles possibilités telles que la diminution du volume du système de refroidissement ou l'augmentation des fréquences de commutation.

La suite du travail sera consacrée à une modélisation des pertes par commutation afin de compléter et finaliser l'estimation des pertes dans un onduleur à interrupteurs SiC. De plus, la mesure des pertes par auto-échauffement dans un interrupteur composé de quatre JFET et une diode en carbure de silicium reste à confirmer notamment pour une conduction inverse.

RÉFÉRENCES

- [1] Rami MOUSA : *Caractérisation, modélisation et intégration de JFET de puissance en carbure de silicium dans des convertisseurs haute température, haute tension*. Thèse de doctorat, INSA de Lyon, 2008.
- [2] SEMISOUTH : AN-SS1 Silicon carbide enhancement-mode Junction Field Effect Transistor and recommendations for use. Rapport technique, Semisouth, 2009.
- [3] SEMISOUTH : Silicon Carbide Power Schottky Diode : SDP30S120. Rapport technique, Semisouth, http://semisouth.com/wp-content/uploads/2011/05/DS_SDP30S120_rev1.2.pdf, 2011.
- [4] SEMISOUTH : Normally-OFF Trench Silicon Carbide Power JFET : SJEP120R063. Rapport technique, Semisouth, http://semisouth.com/wp-content/uploads/2011/05/DS_SJEP120R063_rev1.4.pdf, 2011.
- [5] D JIANG, R BURGOS et F WANG : Characterization and Loss Estimation of Bridge-based Converter with SiC JFET. In *CPES '10 : Center for Power Electronics Systems*, 2010.
- [6] M.H. BIERHOFF et F.W. FUCHS : Semiconductor Losses in Voltage Source and Current Source IGBT Converters based on analytical derivation. In *PESC'04 : IEEE 35th Annual Power Electronics Specialists Conference*, pages 2836 – 2842, Aachen, Allemagne, juin 2004.
- [7] BLAABJERG et U K JAEGER : Power losses in PWM-VSI Inverter Using NPT or PT IGBT Devices. In *IEEE Transactions on Power Electronics*, volume 10, pages 358–367, 1995.
- [8] TEKTRONIX : 370A and 371A Digital Storage Curve Tracers. Rapport technique, 1996.

Impact of gate driver signal on static losses for a SiC switch built with Normally-Off JFETs and a Schottky diode

Xavier Fonteneau^{1,2}, Florent Morel¹, Hervé Morel¹, Eliana Rondon-Pinilla¹

¹ Laboratoire Ampère UMR CNRS 5005

Université de Lyon
21, avenue Jean Capelle
69621 Villeurbanne cedex, FRANCE
xavier.fonteneau@insa-lyon.fr

Philippe Lahaye²

² ECA-EN

332 boulevard Marcel Paul
44806 Saint Herblain, FRANCE
lahaye.p@eca-en.com

Abstract—This document shows the behaviour of a SiC switch built with Normally-Off JFETs and a Schottky diode when JFETs are controlled with a constant gate-to-source voltage or with a constant gate current. The JFETs are used in a direct and reverse conduction. The goal of this study is to determine a gate driver signal that minimizes static losses in the switch in spite of temperature variations. Two switches are tested: the first one is built with one JFET and one diode, the second one is built with four JFET and one diode. It has been shown that in both cases, when reverse conduction is used, a current controlled gate driver leads to lower static losses.

Index Terms—Normally-Off SiC JFET, reverse conduction, current injection, gate control.

I. INTRODUCTION

Silicon Carbide is one of the most promising wide band gap materials. Its breakdown voltage and thermal conductivity are respectively ten times higher and three times higher than silicon [1]. These characteristics allow to work in harsh environment such as high temperature, high voltage or high frequency.

Since 2009, Semisouth's Laboratory has been produced SiC JFETs whose particularity is to be purely Normally-Off. These components do not have body diode [2]. To avoid short circuits in converters such as inverters, a dead time is introduced inside the logic gate signals between the high side and the low side switch. So external diodes are required in anti-parallel (Fig. 1) to allow a freewheeling path for the current during dead times.

JFETs can be used to conduct a bidirectional current [3] and it can be shown that a massive reduction of losses is obtained when JFETs are used in reverse conduction [4]. In this case, the load current flows through diodes mainly during dead times so it is possible to choose them not for the rated current but for a reduced value without increasing total losses.

The goal of the project which includes this study is to evaluate the advantages and drawbacks of the use of SiC JFETs in converters used at room temperature. Expected advantages are reduced losses and a possible increase of the switching frequency. For this reason, the JFETs and diodes are




Figure 1. A full SiC switch


not tested at more than 100°C. The considered SiC devices are Schottky diode SDP30S120 [5] and JFET SJEP120R063 [6].

To control JFETs in direct conduction, classic drivers can be used to limit both the switching times [7], [8] and on-state resistor [9], [10]. It is necessary to quantify the impact the gate control on the static losses in the channel especially during reverse conduction and then to determine a voltage or current level that is suitable to control the JFET. Criteria are losses in the switch, power supplied by the driver and immunity to the temperature variation.


In section II, the SiC Normally-Off JFET is introduced. In section III, the operation of a full SiC switch is explained. In section IV, a SiC switch built with one JFET and one diode is tested for the direct and reverse conduction, when the gate is controlled either with a constant voltage V_{GS} or with a constant current I_G . The losses are measured to find a control strategy that minimize the global static losses. Losses sensitivity for each control strategy and temperature are also discussed. In section V, another SiC switch built with four JFET and one diode is tested. Section VI gives a conclusion and some perspectives.

II. V-JFET FROM SEMISOUTH

SiC Normally-Off JFET has a vertical structure composed by different layers. Fig. 2 shows the cross section and the




(a) Cross-section




(b) Linear static electrical model

Figure 2. SiC Normally-Off JFET from Semisouth



(a) D_{GS} internal diode



(b) D_{GD} internal diode

Figure 3. Gate JFET static characteristics

associated electrical model [2]. There are two internal diodes listed as D_{GS} and D_{GD} . Fig. 3 shows the gate JFET static characteristics. It can be considered that the threshold voltages are the same.

Equation (1) resumes the relation of the voltage across the internal diode D_{GD} .

$$V_{GD} = V_{GS} - R_{DS} * I_J \quad (1)$$

To bias a JFET, the voltage between gate and source must




Figure 4. Static electrical model when JFET is used in direct conduction




Figure 5. Static electrical model when JFET is used in reverse conduction

be higher than the pinch-off voltage of D_{GS} which is roughly 1.1V at 25°C. V_{GS} must also be less than 3V to avoid excessive gate current.

A. Direct conduction, $I_J > 0$

When direct conduction is used, only D_{GS} conducts, indeed I_J current blocks the D_{GD} diode. Fig. 4 shows the static electrical model of the JFET in direct conduction. In this case, the current inside the diode D_{GS} is the same as in the gate driver ($I_G = I_{DGS}$).

B. Reverse conduction, $I_J < 0$

Fig. 5 shows the static electrical model of the JFET in reverse conduction. If the voltage V_{GD} is higher than the threshold voltage which is approximately 2.6V, the parasitic diode D_{GD} conducts. So if V_{GS} is fixed, the gate current is higher during reverse conduction than during direct conduction. This can lead to high gate losses.

III. STATIC SiC SWITCH OPERATION

The ability of the SiC Normally-Off JFET to conduct current in both directions changes the operation of a full SiC switch compared to a classic Si switch elaborate with IGBTs and diodes. Fig. 6a shows the electrical circuit of a SiC switch built with one JFET and one diode. In this section, the operation of an SiC switch when the reverse conduction is used for the JFET is explained. For this, each component inside the switch is modelled by simple model:

- For the diodes, if $V_D \geq V_0$
 - then $I_D = \frac{V_D - V_0}{R_D}$
 - else $I_D = 0$.




Figure 6. Current inside a full SiC switch




Figure 7. Static characteristic of a full SiC switch built with one JFET plus one diode and a JFET for the same bias conditions for $V_{GS} = 2.6V$ @ $T=100^\circ C$

- For JFETs $I_J = \frac{V_{DS}}{R_J}$.

A. SiC switch operation in direct direction

For a positive value of I_{SWITCH} , the diode referenced as D is blocked. So the current I_{SWITCH} flows through the channel of the JFET, $I_{SWITCH} = I_J$.

B. SiC switch operation in reverse direction

For the lowest negative value of I_{SWITCH} , it can be supposed that the current flows through the JFET. However when the voltage across the switch exceeds the threshold voltage of the anti parallel diode ($R_{DS} \cdot I_J > V_0$), the current is dispatched between the two devices. Fig. 6b shows the current dispatching inside a full SiC switch when I_{SWITCH} is bidirectional.

Fig. 7 shows the static characterization of a SiC switch built with one JFET and one diode. These measurement confirm the previous analysis.

IV. CONTROL OF A SiC SWITCH BUILT WITH ONE JFET AND ONE SCHOTTKY DIODE

To quantify the impact of the gate control on the power losses in direct and reverse conduction, a SiC switch is tested with two strategies: with a constant grid current or with a constant grid-to-source voltage.




Figure 8. SiC switch controlled with a constant current or a constant voltage

A. Experimental conditions

A curve tracer TEK371A provides high level current to the switch. This tracer is used in pulsed mode to reduce self heating inside the devices. The temperatures are regulated by a thermal conditioner. The signals are measured with a TCP0030 Tektronix current probe and a Si 9000B WAVETEK voltage probe. Fig. 8 shows the electrical schematic used to control the gate of a SiC switch with a constant voltage or a constant current.

The power losses are calculated from the waveforms of I_G , V_{GS} , I_{SWITCH} and V_{DS} . Gate losses are calculated by $P_{GATE} = V_{GS} * I_G$ and losses in the JFET's channel and in the diode by $P_{SWITCH} = V_{DS} * I_{SWITCH}$. Finally, the total losses are the sum of gate and switch losses.

The JFET is controlled with $V_{GS} = 2.6$ to $2.8V$ or $I_G = 100$ to $400mA$ which is less than the maximum ratings advised by the manufacturer [6]. The switch is also tested for temperature from 40 to $100^\circ C$ and a current I_{SWITCH} equal to $\pm 15A$.


B. Gate losses sensitivity on gate control signals or temperature

According to the static losses, it is not obvious to choose an optimal control between current and voltage. The sensibilities of the impact of a small variation of I_G or V_{GS} and the impact of temperature on the gate losses is calculated to compare both control strategies. These parameters are necessary to design a driver which delivers appropriate control waveforms in spite of variation of parameters.


1) *Control signals sensibility on gate losses:* The control signals sensibility on gate losses is the ratio between the variation of the gate losses and the variation of the control signal at constant temperature. To compare both strategies, the result is multiplied by the average of the tested control signal. Then the results represents the variation of gate losses when the variation of the control is equal to the average of the tested values. Equation (2) resumes the relations to calculate the sensitivity.

$$S_{V_{GS}}^{P_{GATE}} (W/100\%) = V_{GS_{avg}} \cdot \frac{\Delta P_{GATE}}{\Delta V_{GS}} \text{ at same temperature}$$

$$S_{I_G}^{P_{GATE}} (W/100\%) = I_{G_{avg}} \cdot \frac{\Delta P_{GATE}}{\Delta I_G} \text{ at same temperature} \quad (2)$$



(a) Current source as gate driver (b) Voltage source as gate driver
Figure 9. Static losses inside a SiC switch in direct conduction



(a) Current gate controlled (b) Voltage gate controlled
Figure 10. Static losses inside a SiC switch in reverse conduction

2) *Temperature sensibility on gate losses*: The temperature sensibility on gate losses is the ratio between the variation of the gate losses and the variation of the temperature when the control signals is unchanged. Equation (3) resumes the relations to calculate the sensitivity.

$$S_T^{P_{GATE}} (W/^{\circ}C) = \frac{\Delta P_{GATE}}{\Delta T} \text{ at same control signal} \quad (3)$$

C. Results

1) *Static losses in direct conduction*: Fig. 9 shows the distribution of the static losses inside the switch in direct conduction. The temperature do not influence gate losses when a controlled current is used. For the two kinds of control, the temperature impact is visible on the switch losses due to the rise of R_{DS} resistor.

The maximum control signal sensitivity has been found at $T=100^{\circ}C$ as $6.75W/100\%$ with a constant voltage against $0.83W/100\%$ with a constant current. This means that a voltage control is eight times more sensitive on gate losses than a current control and then for a given component, the V_{GS} voltage should be controlled with a very good precision to avoid huge driver power variations. The highest temperature sensibility have been reached for $V_{GS} = 2.8V$ as $6.7mW/^{\circ}C$ and $I_G = 400mA$ as $1.6mW/^{\circ}C$. So in direct conduction a voltage gate control is roughly four times more sensitive at the temperature than a current gate control.

Finally, the two kind of gate control lead to equivalent static power losses in direct conduction. The choice of a gate control

strategy is not decisive when only direct conduction is used. Classic MOSFET drivers can be used to bias the JFET.

2) *Static losses in reverse conduction*: Fig. 10 shows the distribution of static losses inside the switch in reverse conduction. The voltage control causes huge gate losses due to the conduction of diode D_{GD} . However the voltage across the switch (V_{DS}) is limited by the external diode D . Consequently, the switch losses for a reverse conduction are lower than for a direct conduction. When current control is used, the gate losses are low unlike the switch losses. Indeed, the fall of V_{GS} due to the conduction of the internal diodes D_{GS} and D_{GD} causes high on-state resistor. At the end, the total switch losses are lower for a current control than a voltage control.

The maximum voltage sensitivity has been found at $T=100^{\circ}C$ as $33.75W/100\%$ for a voltage control against $0.83W/100\%$ for a current control. This means that a voltage control is forty times more sensitive than a current control. The highest temperature sensibility have been reached for $V_{GS} = 2.8V$ as $45mW/^{\circ}C$ and $I_G = 400mA$ as $1.6mW/^{\circ}C$. So in reverse conduction a voltage gate control is roughly twenty eight times more sensitive to the temperature than a voltage gate control. To conclude, a fixed gate current is suitable to control JFET in reverse conduction




Figure 11. SiC switch controlled with a constant current or a constant voltage

V. CONTROL OF A SiC SWITCH BUILT WITH FOUR JFET AND ONE JFET

Another SiC switch built with four JFETs in parallel and one diode in anti-parallel was tested (Fig. 11).

The experimental conditions are the same as previously except the gate driver current that varies from 400 mA to 1.6 A and I_{SWITCH} that is equal to 60 A.

A. Results

1) *Static losses in direct conduction:* Fig. 12 shows the distribution of the static losses inside the tested switch. the temperature do not influence gate losses when a gate current control is used. As in section IV-C1, the two kind of control carry equivalent losses. Then, the gate control sensibility on gate losses has been found at $T=100^{\circ}\text{C}$ as 33W/100% with a voltage control against 3.3W/100% with a current control. The highest temperature sensibility has been calculated for $V_{GS} = 2.8\text{V}$ as $28\text{mW}/^{\circ}\text{C}$ and $I_G = 1.6\text{A}$ as $3.3\text{mW}/^{\circ}\text{C}$.

2) *Static losses in reverse conduction:* Fig. 13 shows the distribution of the static losses inside the tested switch. For voltage control, the gate losses are equal to 25W when the temperature is $T=100^{\circ}\text{C}$ and $V_{GS} = 2.8\text{V}$. These huge gate losses correspond to a high gate current that guarantee a low on state resistor. For a current gate control, the gate losses are limited by the current I_G , while the losses inside the switch are higher than with a voltage control due to a higher channel resistor. However, the total losses seems equivalent especially for low bias voltage control ($V_{GS} = 2.6\text{V}$).

The maximum gate control sensibility has been found at $T=100^{\circ}\text{C}$ at 135W/100% with a constant voltage against 3.3W/100% with a constant current. Then, the highest temperature sensibility has been calculated for $V_{GS} = 2.8\text{V}$ as $216\text{mW}/^{\circ}\text{C}$ and $I_G = 1.6\text{A}$ as $16\text{mW}/^{\circ}\text{C}$. These parameters confirm that the gate current control is less sensitive than a gate voltage control in terms on temperature and control signal.

Finally, when reverse conduction is used, the current gate control seems more appropriate for controlling the JFETs inside the switch.

B. Current dispatching inside JFETs

The current inside each JFET has been measured when the switch is biased by a constant gate current $I_G = 1.6\text{A}$. Fig. 14 shows the distribution of each JFET for several temperatures


from 40 to 100°C . The maximum current difference between JFET is roughly 2A for the two kind of conduction. The temperature has a little influence on the current scattering, approximately 0.5A for a 60°C increase in direct direction. In a reverse conduction, the temperature lead to the decrease of the threshold voltage of the schottky diode which leads to the limitation of the voltage across the switch. So the current by JFET is smaller for a reverse than for a direct conduction and the current scattering is reduced.

VI. CONCLUSION


Two kinds of control were applied to a SiC switch built with a JFET and a Schottky diode. The losses measurements show a equivalent behaviour when direct conduction is used. The gate losses are acceptable for these devices ($P_{GATE} < 2\text{W}$). When a negative current circulates through the switch, a large gate current is necessary to provide a low on-state resistance. This huge current causes important gate losses when V_{GS} is fixed. With a current gate control in reverse conduction, the extra switch losses are almost equal to the extra gate losses in voltage mode. Finally, for a classic use of SiC JFET (i.e. direct conduction only), a voltage controlled driver provides similar performances than a current controlled driver. But, when JFET conducts the current in both directions, a current controlled driver seems appropriate to limit the power losses especially in the gate. The study sensibilities validates this analysis, indeed, in a reverse conduction the impact of a variation of the gate signals on the measured gate losses is eight to forty times higher for a current control than a voltage control. Then, the temperature impact on the measured gate losses is from four to twenty eight times higher for a current control than for a voltage control. An other SiC switch built with four JFET and one diode has been tested. The measurement confirm that the voltage gate control is not suitable for a bidirectionnal switch operation. A good current distribution between JFETs is observed. These measurements have been realised when current is injected through the gate so the switching losses should increase. Future work will be dedicated to the gate control signals of SiC JFET that minimize the dynamic losses.

REFERENCES

- [1] R. Mousa, "Caractérisation, modélisation et intégration de JFET de puissance en carbure de silicium dans des convertisseurs haute température, haute tension." Ph.D. dissertation, INSA de Lyon, 2008.
- [2] Semisouth, "AN-SS1 Silicon carbide enhancement-mode Junction Field Effect Transistor and recommendations for use," Semisouth, Tech. Rep., 2009. [Online]. Available: <http://semisouth.com/wp-content/uploads/2011/05/AN-SS1rev1.pdf>
- [3] D. C. Sheridan, K. Chatty, V. Bondarenko, and J. B. Casady, "Reverse Conduction Properties of Vertical SiC Trench JFETs," in *Proceedings of the 2012 24th International Symposium on Power Semiconductor Devices and ICs*, June 2012, pp. 385–388.
- [4] X. Fonteneau, F. Morel, H. Morel, P. Lahaye, and D. Léonard, "Prévision des pertes par conduction dans un onduleur à JFET Normalement-Off et diodes SiC," in *Electronique de Puissance du Future*, July 2012.
- [5] Semisouth, "Silicon Carbide Power Schottky Diode SDP30S120," Semisouth, Tech. Rep., 2011. [Online]. Available: http://semisouth.com/wp-content/uploads/2011/05/DS_SDP30S120_rev1.2.pdf
- [6] —, "Normally-OFF Trench Silicon Carbide Power JFET," Semisouth, Tech. Rep., 2011. [Online]. Available: http://semisouth.com/wp-content/uploads/2011/05/DS_SJEP120R063_rev1.4.pdf




(a) Current gate controlled (b) Voltage gate controlled
Figure 12. Static losses inside a SiC switch in direct conduction



(a) Current gate controlled (b) Voltage gate controlled
Figure 13. Static losses inside a SiC switch in reverse conduction

- [7] R. Burgos, Z. Chen, D. Boroyevich, and F. Wang, "Design considerations of a fast 0-Ω gate-drive circuit for 1.2 kV SiC JFET devices in phase-leg configuration," in *ECCE'09: IEEE Energy Conversion Congress & Exposition*, San Jose, California, Sep. 2009, pp. 2293 – 2300.
- [8] D. Domes, R. Werner, W. Hofmann, and S. Domes, K.and Kraub, "A New, Universal and Fast Switching Gate-Drive-Concept for SiC-JFETs based on Current Source Principle," in *PESC'06: IEEE 37th Annual Power Electronics Specialists Conference*, Jeju, Korea, Jun. 2006, pp. 1 – 6.
- [9] Semisouth, "AN-SS3 SDGR600P1 6A Gate Driver Reference Design & Demoboard," Semisouth, Tech. Rep., 2011. [Online]. Available: http://semisouth.com/wp-content/uploads/2011/09/AN-SS3-SGDR600P_6A-Gate-Driver-Ref-Design-and-DemoBoard_Rev2.pdf
- [10] B. Wrzcionko, S. Kach, D. Bortis, J. Biela, and J. Kolar, "Novel AC coupled gate driver for ultra fast switching of Normally-Off SiC JFETs," in *IECON'10: IEEE 36th Annual Conference on IEEE Industrial Electronics Society*, Phoenix, Arizona, Nov. 2010, pp. 605 – 612.



(a) Direct conduction (b) Reverse conduction
Figure 14. Distribution of the current I_{SWITCH} inside the JFETs for several temperatures

Predicting Static Losses in an Inverter-Leg built with SiC Normally-Off JFETs and SiC diodes

Xavier Fonteneau^{1,2}, Florent Morel¹, Cyril Buttay¹, Hervé Morel¹, Philippe Lahaye²

¹ Laboratoire Ampère UMR CNRS 5005
Université de Lyon - INSA de Lyon
21 avenue Jean Capelle
69621 Villeurbanne CEDEX, France
xavier.fonteneau@insa-lyon.fr

² ECA-EN
Z.I.L BP 604
332 boulevard Marcel Paul
44806 Saint Herblain, France
lahaye.p@eca-en.com

Abstract—Predicting static losses in switches is an essential step to design a converter. This document details the methodology of a method to calculate static losses in an inverter leg built with SiC Normally-Off JFETs and diodes. Different parameters such as the temperature, the load current and the modulation ratio... are taken into account. As the JFETs can be used in reverse conduction, two strategies (using or not this capability) are described and compared. The devices are characterized and modelled, then analytical calculations are used to compute the static losses in each component. As the behaviour of the components depends on the temperature, an iterative program is used to determine the steady-state temperature of the junctions and the static losses. A good agreement is demonstrated between measurements and the proposed model with a constant current. The proposed method is applied to a three phase inverter to evaluate the benefit of using SiC devices instead of a Si power module.

I. INTRODUCTION

Nowadays, the use of wide band-gap materials such as silicon carbide is subject of intense research in power electronics. Indeed, their characteristics allow operation at higher temperatures, higher voltages or with reduced switching times [1]. These studies have led to market SiC diodes at the beginning of the 21st century. Recently, SiC controlled switches have been released, mainly as "Normally-On" Junction Field Effect Transistors (JFETs). This "Normally-On" characteristic, which means that the device conducts current when no bias voltage is applied on the gate, is a main difference with the switches classically used in power electronics. As a result, "Normally-On" devices are not completely accepted in the industry.

Since 2009, Semisouth's Laboratory has been producing SiC JFETs whose particularity is to be "Normally-Off", which means they do not conduct in the absence of gate bias voltage. However, contrary to the "Normally-On" JFETs from Infineon, these components do not have any body diodes [2]. To develop an inverter leg, external SiC diodes should be added in parallel of the JFETs (Fig. 1).

The channel of a JFET can conduct both positive and negative drain currents [3]–[6]. Therefore, compared to Si IGBTs different strategies (using or not reverse conduction) can be used to control an inverter leg. These strategies influence the static losses, so the classic methods used to




Fig. 1. Schematic of one inverter leg with several dies in parallel

predict the losses for converters built with IGBTs [7]–[9] can not always be used with SiC JFETs. Yet, this calculation is essential to determine if several dies should be used in parallel to meet the power specifications of the converter. Indeed, for many applications, the rated current of the dies (JFETs and diodes) is not large enough.

The goal of this study is to evaluate the advantages and drawbacks of using SiC JFETs in converters operated at room temperature. Expected advantages are reduced losses and increased switching frequency. As we are not considering here operation over an extended temperature range, the JFETs and the diode are not tested at more than 150°C . This makes it possible to use standard (plastic) packaging. The considered SiC devices are Schottky diodes SDP30S120 [10] and JFETs SJEP120R063 [11] manufactured by Semisouth Laboratories.

In section II, we present the characterization and the modelling (according to the temperature) of the SiC components in order to calculate their static losses in a converter. Section III details the possible strategies and the resulting calculations of static losses. Then an iterative method to calculate both the static losses and the junction temperatures of JFETs and diodes is detailed in section IV. To validate the model of the SiC devices, a SiC switch built with four JFETs and a diode is tested in direct and reverse conduction with a DC current




Fig. 2. Static characterization of one sample of each considered device

in section V. In section VI, the proposed method is used on an existing three phase inverter to estimate the advantages and drawbacks of using SiC devices instead of Si power module. Finally, conclusion and perspectives are given in section VII.

II. CHARACTERIZATION AND MODELLING OF SiC COMPONENTS

According to the datasheets of the diode and the JFETs, the temperature influences their static losses. However, the data provided by Semisouth are not detailed enough to define accurate models. Therefore, we had to experimentally record the static characteristic of several samples of diodes and JFETs for different temperatures.

A TEK 371A curve tracer from Tektronix is used to measure the static characteristic of the devices. Their temperature is controlled by a thermal conditioner (Thermonics T-2500E).

Although, the Drain-to-Source resistance of the JFETs decreases with increases gate-to-source bias voltage. It has been proved that an excessive gate-to-source voltage generates extra static gate losses without reducing the on-state resistance of the JFET [12]. This remark is especially true when reverse conduction is used [13]. For this reason, the JFETs are controlled with a gate current regulated to $I_G = 100 \text{ mA}$. This limits V_{GS} to a sensible value. Fig. 2 shows the static behaviour of one sample of each SiC component.

For each sample and temperature, an optimization script is used to minimize the error between measurements and simple models. The optimization parameters are V_0 (diode threshold voltage), R_D (diode series resistance) and R_J (drain to source JFET equivalent resistance).

- For the diodes, if $V_D \geq V_0$
 - then $I_D = \frac{V_D - V_0}{R_D}$
 - else $I_D = 0$.
- For JFETs $I_J = \frac{V_J}{R_J}$.

As this optimisation is performed for each temperature, it is possible to plot the evolution of each electrical parameter




Fig. 3. Impact of the temperature on the parameters of the SiC diode Schottky electrical model




Fig. 4. Impact of the temperature on the parameters of the SiC JFET electrical model

of the model (V_0 and R_D for diodes, R_J for JFETs) as a function of the junction temperature (T_D, T_J). For each tested component, a model is established by using a second order polynomial function of the temperature. The final model parameters are calculated by averaging each coefficient issued from the sample set. Fig. 3 & Fig. 4 show the impact of the junction temperature on the calculated parameters for each sample and the obtained model.

For two JFETs with different characteristics ($R_J(T_J)$) in parallel, the losses and the junction temperatures of each devices are different. However, the positive temperature coefficient of the characteristic of the JFETs tends to balance the resistances. It can be supposed that the accuracy of the model increases when several JFETs are used in parallel.

III. STATIC LOSSES IN A SiC INVERTER LEG

In this section, the operation of an inverter leg is explained in order to establish a model of static losses. The model takes into account the number of dies in parallel, their junction temperatures (like in [14], [15]), the modulation index, the output current amplitude and the power factor of the load.

The considered hypotheses are as follows:

- The output current is sinusoidal: $I_{out} = I \cdot \sqrt{2} \cdot \sin \theta$.
- Each switch is composed by N_j JFETs in parallel and N_d anti-parallel diodes. For the sake of clarity, only one JFET and diode will be considered in the theoretical development below.
- The duration when the JFET J_1 conducts, divided by the switching period, is $\frac{1}{2}(1 + M \sin(\theta - \varphi))$ where M is the modulation ratio and φ is the angle between the current I_{out} and the fundamental frequency of the voltage U_{out} .

The study is done for a positive output current $I_{out} > 0$ i.e. $\theta \in [0; \pi]$. When I_{out} is negative, results are simply obtained by swapping J_1 and J_2 and diode D_2 .

A. S_1 is ON

When J_1 is ON and the load current is positive, I_{out} flows through the JFETs referred as J_1 (Fig. 5a).

The mean power during a period of the current is given by eq. 1.

$$P_{S_1} = \frac{N_j}{2\pi} \int_0^\pi \frac{(1 + M \sin(\theta - \varphi))}{2} \cdot R_J(T_J) \cdot \left(\frac{I_{out}(\theta)}{N_j} \right)^2 \cdot d\theta \quad (1)$$

B. J_1 is OFF

When J_1 is OFF and the load current is positive, I_{out} flows through S_2 . Two strategies are possible.

1) J_2 is OFF (Fig. 5b): The current flows through the diodes D_2 [16]. The static losses during a period of the current are given by eq. 2.

$$P_{S_2} = \frac{N_d}{2\pi} \int_0^\pi \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot V_0(T_d) \cdot \left(\frac{I_{out}(\theta)}{N_d} \right) \cdot d\theta + \frac{N_d}{2\pi} \int_0^\pi \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot R_d(T_d) \cdot \left(\frac{I_{out}(\theta)}{N_d} \right)^2 \cdot d\theta \quad (2)$$

2) J_2 is ON (Fig. 5c): For a low load current level, it can be supposed that the current flows through the JFETs J_2 only. If the current is large, the voltage across the switch S_2 exceed the threshold voltage of the diodes and the load current is divided between the JFETs and the diodes. The calculation of the static loss is therefore more complex (eq. 3 with θ_1 equal to $\frac{R_J(T_J)}{N_j} \cdot I \cdot \sqrt{2} \cdot \sin(\theta_1) = V_0(T_D)$).

$$P_{S_2} = \frac{N_j}{\pi} \int_0^{\theta_1} \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot R_J(T_J) \cdot \left(\frac{I_{out}(\theta)}{N_j} \right)^2 \cdot d\theta + \frac{N_j}{2\pi} \int_{\theta_1}^{\pi - \theta_1} \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot R_J(T_J) \cdot I_J(\theta)^2 \cdot d\theta + \frac{N_d}{2\pi} \int_{\theta_1}^{\pi - \theta_1} \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot R_d(T_d) \cdot I_d(\theta)^2 \cdot d\theta + \frac{N_d}{2\pi} \int_{\theta_1}^{\pi - \theta_1} \frac{(1 - M \sin(\theta - \varphi))}{2} \cdot V_0(T_d) \cdot I_d(\theta) \cdot d\theta \quad (3)$$




Fig. 5. Current path inside the inverter leg for different control strategy and a positive I_{out}

With:

$$I_J(\theta) = \frac{N_d \cdot V_0(T_d) + R_D(T_d) \cdot I_{OUT}(\theta)}{N_d \cdot R_J(T_j) + N_j \cdot R_D(T_d)}$$

$$I_D(\theta) = \frac{-N_j \cdot V_0(T_d) + R_J(T_j) \cdot I_{OUT}(\theta)}{N_d \cdot R_J(T_j) + N_j \cdot R_D(T_d)}$$

IV. ITERATIVE COMPUTATION OF STATIC LOSSES AND TEMPERATURE OF JUNCTIONS

For a given load current, the static losses evolve with the junction temperature and the junction temperature evolves with losses (and with the room temperature, the thermal resistance...). Therefore, static losses and junction temperatures




Fig. 6. Thermal circuit of SiC devices

must be calculated simultaneously [14]. Fig. 6 shows the thermal equivalent circuit for each device with:

- RTH_{jc_JFET} : Thermal resistance between the junction and the case of a JFET [$^{\circ}C/W$].
- RTH_{jc_DIODE} : Thermal resistance between the junction and the case of a diode [$^{\circ}C/W$].
- RTH_{da_JFET} : Thermal resistance of the heat sink for a JFET [$^{\circ}C/W$].
- RTH_{da_DIODE} : Thermal resistance of the heat sink for a diode [$^{\circ}C/W$].
- RTH_{cd} : Thermal resistance of a Sil Pad [$^{\circ}C/W$].
- $P_{JFET}(T_j)$: Total losses inside a JFET for a complete period of the output current I_{out} [W].
- $P_{DIODE}(T_d)$: Total losses inside a diode for a complete period of the output current I_{out} [W].
- T_a : Maximal ambient temperature [$^{\circ}C$].
- T_j : Junction temperature of a JFET [$^{\circ}C$].
- T_d : Junction temperature of a diode [$^{\circ}C$].

In this paper an iterative method is proposed (Fig. 7).

- 0) The junction temperature of the dies is considered to be equal to the room temperature.
- 1) The electrical parameters of diodes (R_D , V_0) and JFETs (R_j) are calculated for the current junction temperature (see model Fig. 3 and Fig. 4).
- 2) The losses are calculated for each component (the static losses: eq. 1 and eq. 2 or 3 and the switching losses¹).
- 3) With the thermal resistance between junction and the surrounding air, the junction temperatures (T_{j_f} , T_{d_f}) of JFETs and diodes are calculated.
- 4) If the difference between final and initial temperatures

¹As a simple evaluation by using the datasheet provided by Semisouth, the total energy losses (E_{TS}) during one switching period are extrapolated by a polynomial function depending on the value of the switched current for the JFETs and the blocking voltage for the diode. At the end, an estimation of the switching losses is possible for a fixed switching frequency.




Fig. 7. Schematic of the program to determine the losses and the junction temperature of each SiC devices




Fig. 8. SiC switch built with four JFETs and a single Schottky diode tested in forward and reverse conduction with $R_G = 270 \Omega$ and $V_{CC} = 30 V$.

is lower than a given threshold (ϵ), it can be considered that the operating point is reached, else a new iteration is performed (step 1). Other tests are performed to ensure that the algorithm converges.

V. SiC SWITCH TESTED WITH A DC LOAD CURRENT

To validate the model of the losses developed in section III, a SiC switch built with four JFETs in parallel and one diode is tested for a constant current I_{out} ranging from -55 A to 50 A. Fig. 8 shows the electrical circuit used to test the SiC switch. To reduce thermal coupling, each device was mounted on an individual heatsink ($RTH_{ca} = 5.9^{\circ}C/W$). Then, thermal paste (Thermal Interface) is used to improve the contact between components and heatsinks ($RTH_{TIM} = 0.1^{\circ}C/W$). The temperature ($T_{JFET1-4}$, T_{DIODE}) of the case and the voltage (V_{DS1-4} , V_{DIODE}) across each component are monitored by a precision multimeter from Keithley (2700 Data Acquisition System). K thermocouples are used and located between the heatsink and the back side of components. A current Probe (TCP0030) and an oscilloscope (DPO7104) from Tektronix are used to record the current inside the JFETs and the diode. The "measured losses" are calculated by multiplying the values of the current I_j and the voltage V_{DS}




Fig. 9. View of the test set up

for the JFET and I_D and V_D for the diode. Each JFET is controlled with a gate current $I_{G_{1-4}} = \frac{30-2.6}{270} \approx 100 \text{ mA}$.

A. Current inside the JFETs and the diode

Fig. 10 shows the distribution of the current I_{out} inside the JFETs and the diode.

In a direct conduction of the SiC switch, the current flows through the JFETs only. The current inside each JFET is well distributed, indeed, the maximal current scattering is roughly 1 A at $I_{out} = 50 \text{ A}$. The measured temperature of the JFETs is close to 120°C . However, the calculated junction temperature is higher than the maximal operating temperature advised by the manufacturer ($T_{limit} = 150^\circ\text{C}$) and the model considers that the device is outside of its safe operations area. This result is due to the misjudgment of the thermal resistance RTH_{jc} , RTH_{TIM} and RTH_{ca} .

In a reverse conduction and for a low level of the load current, the current flows entirely through the JFETs. When the voltage across the switch is large enough, the Schottky diode begins to conduct. The current is then distributed between the JFETs and the diode. The results shows that when the diode conducts, the current inside the JFETs seems to be stable at -10 A . According to the measure, the model of the SiC switch fits well the measurements. However, the model of the diode doesn't match. Indeed, the diode begins to conduct for a load current roughly 4 A lower than expected. It can be supposed that the heat sink of the diode absorbs a part of the heat emit by the JFET (thermal convection and/or thermal radiance). This heat transfer is linked to the distance between the components and to the difference of the temperature of their heat sink. So, the diode temperature is higher than the calculated temperature, this error leads to a lower threshold voltage than expected and a anticipated conduction of the diode. We can consider that the thermal transfer do not influence the JFETs because their case temperature are approximately the same ($\Delta T_{JFET_{1-4}} \approx 0$). For a load current of -50 A , the temperature of the JFETs and diode dissipators are 110°C and 90°C respectively. Due to the conduction of the diode, the case temperatures of JFETs are lower in reverse than in direct conduction. When the current I_{out} decreases to -55 A , the temperatures of JFETs are still below to the maximal operating temperature advised by the manufacturer.




Fig. 10. Current distribution inside each components of the SiC Switch




Fig. 11. Impact of the load current on the losses inside each components of the SiC Switch

B. Losses inside the JFETs and the diode

Fig. 11 presents the losses inside each component versus the value of the current I_{out} . In a direct conduction, it can be considered that the calculated losses fit the measured losses well. Indeed, a maximal scattering of 0.5 W is observed for a load current between 0 to 45 A. The maximal losses is roughly 17 W (JFET2) at $I = 50 \text{ A}$.

VI. EXAMPLE OF USE OF THE PROPOSED METHOD

The proposed method has been tested on a three-phase inverter to evaluate the benefits of using SiC JFETs and Schottky diodes instead of Si-IGBTs. The reduction of the baseplate between a power module and discrete components

Electrical parameters	Value
E	450 VDC
I_{MAX}	$40\sqrt{2} A$
U_{OUT}	180 VRMS
f	12 kHz
N_j	4
N_d	1
$\cos \varphi$	0.85
$RT_{H_{cd}}$	$0.3^\circ C/W$
$RT_{H_{jc_JFET}}$	$0.6^\circ C/W$
$RT_{H_{jc_DIODE}}$	$0.5^\circ C/W$
$RT_{H_{da}}$	$0.05^\circ C/W$
T_a	$55^\circ C$
$S_{DIODE} = S_{JFET}$	$15 * 21mm^2$
S_{module}	$137 * 162mm^2$

Table I. Electrical characteristic used to compute the losses model.




Fig. 12. Distribution of the calculated losses inside a Three Phase Inverter $40 A_{RMS}$.

increase the value of the thermal resistance to ambient, this one can be supposed inversely proportional to the ratio of the surface. Table I shows the electrical characteristics used as an input to compute the losses. For the IGBT power module, the data corresponds to a three-phase inverter from the range product Alectis market by ECA-EN. Figure 12 shows the losses inside a three-phase inverter with an output current of $40 A_{RMS}$ with an IGBT power module and discrete SiC components for the two control strategies. The results show that using four JFETs and one schottky diode for each switch leads to a massive reduction in losses compared to a power module using Si IGBT and diodes.

Furthermore, the strategy described in section III-B2 leads to a slight increase of power losses in the JFETs balanced by a dramatic reduction for the diode as compared to the strategy in section III-B1. Overall, the total losses are reduced. Moreover, the junction temperatures of JFETs are




Fig. 13. Distribution of the calculated temperatures inside a Three Phase Inverter $40 A_{RMS}$.

a little higher for the strategy III-B1 than the strategy III-B2.

For the SiC devices, static losses represents the main part of the total losses, approximately 90% for the first strategy and 80% for the second strategy.

Figure 14 shows the impact of the switching frequency on the total losses for the different technologies and the two strategies for a $40 A_{RMS}$ load current.

For a switching frequency equal to 50 kHz, the losses inside a SiC converter are lower than a Si converter at 12 kHz. A reduction from 38% to 58% is expected for both strategies presented in sections III-B1 & III-B2 compared with the initial losses in a Si converter despite the increase in the switching frequency. Moreover, the junction temperature reached by the diode with the first strategy is high ($T_D \approx 120^\circ C$). Then, it is suitable to use the reverse conduction of the JFETs to decrease the thermal stress on the diode.

VII. CONCLUSION

A novel method to predict power losses in a SiC leg inverter has been developed. It allows to predict power losses and junction temperatures in a switch composed by N_j JFETs and N_d diodes in parallel. Results show that a huge reduction of power losses is possible when SiC is used instead of Si in an inverter. This opens new perspectives in power electronics such as a reduction of heating or an increase in switching frequency... Moreover, it was shown that using JFETs in reverse conduction in parallel with diodes leads to a significant reduction in static losses while the increase in junction temperature is low.

Further studies will be dedicated to better modelling of the switching losses and the thermal coupling.




Fig. 14. Impact of the switching frequency on the total losses and the junction temperatures in a three phase inverter with a load current of $40 A_{RMS}$

REFERENCES

- [1] J. Biela, M. Schweizer, S. Waffler, and J. Kolar, "SiC versus Si - Evaluation of Potentials for Performance Improvement of Inverter and DC - DC Converter Systems by SiC Power Semiconductors," *Industrial Electronics, IEEE Transactions on*, vol. 58, no. 7, pp. 2872 -2882, July 2011.
- [2] Semisouth, "AN-SS1 Silicon carbide enhancement-mode Junction Field Effect Transistor and recommendations for use," Semisouth, <http://semisouth.com/wp-content/uploads/2011/05/AN-SS1rev1.pdf>, Tech. Rep., 2009.
- [3] D. Jiang, R. Burgos, and F. Wang, "Characterization and Loss Estimation of Bridge-based Converter with SiC JFET," in *CPES'10: Center for Power Electronics Systems*, Blacksburg, Virginia, Apr. 2010.
- [4] D. Jiang, F. Xu, F. Wang, and L. Tolbert, "Experimental Study of Power Module with SiC Devices," in *ECCE 2011: IEEE Energy Conversion Congress & Exposition*, Phoenix, Arizona, Sep. 2011, pp. 3894 - 3899.
- [5] J.-S. Lai, Y. H. J. Zhang, and P. Alexandrov, "Characterization of Normally-Off SiC Vertical JFET Devices and Inverter Circuits," in *IAS'05: 2005 IEEE Industry Applications Conference Fortieth IAS Annual Meeting*, Hong Kong, China, Oct. 2005.
- [6] D. C. Sheridan, K. Chatty, V. Bondarenko, and J. B. Casady, "Reverse Conduction Properties of Vertical SiC trench JFETs," in *Proceedings of the 2012 24th International Symposium on Power Semiconductor Devices and ICs*, June 2012, pp. 385-388.
- [7] M. Bierhoff and F. Fuchs, "Semiconductor Losses in Voltage Source and Current Source IGBT Converters based on Analytical Derivation," in *PESC'04: IEEE 35th Annual Power Electronics Specialists Conference*, Aachen, Germany, Jun. 2004, pp. 2836 - 2842.
- [8] K. Blaabjerg and U. Jaeger, "Power Losses in PWM-VSI Inverter Using NPT or PT IGBT Devices," *IEEE Transactions on Power Electronics*, vol. 10, no. 3, pp. 358-367, 1995.
- [9] N. Hirao, T. Satonaga, T. Uematsu, and T. Kohama, "Analytical considerations on power loss in a three-arm-type uninterruptible power supply," in *PESC'98: IEEE 29th Annual Power Electronics Specialists Conference*, Fukuoka, Japan, May 1998, pp. 1886 - 1891.
- [10] Semisouth, "Silicon Carbide Power Schottky Diode," Semisouth, http://semisouth.com/wp-content/uploads/2011/05/DS_SDP30S120_rev1.2.pdf, Tech. Rep., 2011.
- [11] —, "Normally-OFF Trench Silicon Carbide Power JFET," Semisouth, http://semisouth.com/wp-content/uploads/2011/05/DS_SJEP120R063_rev1.4.pdf, Tech. Rep., 2011.
- [12] B. Wrzcionko, S. Kach, D. Bortis, J. Biela, and J. Kolar, "Novel AC Coupled Gate Driver for Ultra Fast Switching of Normally-Off SiC JFETs," in *IECON'10: IEEE 36th Annual Conference on IEEE Industrial Electronics Society*, Phoenix, Arizona, Nov. 2010, pp. 605 - 612.
- [13] X. Fonteneau, F. Morel, H. Morel, P. Lahaye, and E. Rondon-Pinilla, "Impact of gate driver signal on static losses for a SiC switch built with Normally-Off JFETs and a Schottky diode," in *ECCE'12: IEEE Energy Conversion Congress & Exposition*, Raleigh, USA, Sep. 2012.
- [14] A. Bryant, N.-A. Parker-Allotey, D. Hamilton, I. Swan, P. Mawby, T. Ueta, T. Nishijima, and K. Hamada, "A Fast Loss and Temperature Simulation Method for Power Converters, Part I: Electrothermal Modeling and Validation," *IEEE Transactions on Power Electronics*, pp. 248 - 257, Jan. 2012.
- [15] D. Jiang, R. Burgos, F. Wang, and D. Boroyevich, "Temperature-Dependent Characteristics of SiC devices: Performance Evaluation and Loss Calculation," *IEEE Transactions on Power Electronics*, pp. 1013 - 1024, Feb. 2012.
- [16] H. Zang, and L. Tolbert, "Efficiency Impact of Silicon Carbide Power Electronics for Modern Wind Turbine Full Scale Frequency Converter," *IEEE Transactions on Industrial Electronics*, pp. 21 - 28, Jan. 2011.



FOLIO ADMINISTRATIF

THÈSE SOUTENUE DEVANT L'INSTITUT NATIONAL DES SCIENCES APPLIQUÉES DE LYON

NOM : FONTENEAU
(avec précision du nom de jeune fille, le cas échéant)

DATE de SOUTENANCE : 12 Juin 2014

Prénoms : Xavier Gabriel Joseph Marie

TITRE : Conception d'un onduleur triphasé à base de composants SiC en technologie FET à haute fréquence de commutation

NATURE : Doctorat

Numéro d'ordre : 2014ISAL0059

École doctorale : École doctorale EEA de Lyon

Spécialité : Électronique Électrotechnique Automatique de Lyon

RESUME :

Depuis le début des années 2000, les composants en carbure de silicium (SiC) sont présents sur le marché principalement sous la forme de diodes Schottky et de transistors FET. Ces nouveaux semi-conducteurs offrent des performances en commutation bien supérieures à celles des composants en silicium (Si) ce qui se traduit par une diminution des pertes et une réduction de la température de fonctionnement à système de refroidissement identique. L'utilisation de composants SiC ouvre donc la possibilité de concevoir des convertisseurs plus compacts ou à une fréquence de commutation élevée pour une même compacité. C'est avec cet objectif d'augmentation de la fréquence de commutation qu'a été menée cette étude axée sur l'utilisation de composants SiC au sein d'un onduleur triphasé. Le convertisseur sur lequel se base l'étude accepte une tension d'entrée de 450 V et fournit en régime nominal un courant de sortie efficace par phase de 40 A. Le choix des composants SiC s'est porté sur des transistors JFET Normally-Off et des diodes Schottky SiC car ces composants étaient disponibles à la vente au début de ces travaux et offrent des pertes en commutation et en conduction inférieures aux autres structures en SiC. Les transistors FET possèdent une structure et des propriétés bien différentes des IGBT habituellement utilisés pour des convertisseurs de la gamme considérée notamment par leur capacité à conduire un courant inverse avec ou sans diode externe. De ce fait, il est nécessaire de développer de nouveaux outils d'aide au dimensionnement dédiés à ces composants SiC. Ces outils de calculs sont basés principalement sur les paramètres électriques et thermiques du système et sur les caractéristiques des composants SiC. Les premiers résultats montrent qu'en autorisant la conduction d'un courant inverse au sein des transistors, il est possible de diminuer le nombre de composants. Basées sur ces estimations, une maquette de bras d'onduleur a été développée et testée. Les premiers thermiques montrent que pour une puissance de 12 kW, il est possible d'augmenter la fréquence de commutation de 12 kHz à 100 kHz.

MOTS-CLÉS : JFET SiC Normally-Off, onduleur triphasé, conduction inverse, haute fréquence

Laboratoire (s) de recherche : Laboratoire ampère UMR CNRS 5005 -
Site de l'INSA de Lyon
Bât Léonard de Vinci
21 avenue Jean Capelle - Villeurbanne

Directeur de thèse: Mr. Hervé MOREL – Directeur de recherche CNRS (INSA de Lyon)

Président de jury : Mr. Philippe LEMOIGNE – Professeur des Universités de Lille (Ecole Centrale de Lille)

Composition du jury : Mr. Philippe LEMOIGNE
Mr. Hervé MOREL
Mr. Philippe LADOUX
Mr. Stéphane LEFEBVRE
Mr. Pierre LEFRANC
Mr. Florent MOREL
Mr. Philippe LAHAYE