

Développement de méthodologies pour l'extraction et la construction des macromodèles d'immunité électromagnétique appliqués aux circuits intégrés

Ala Ayed

► To cite this version:

Ala Ayed. Développement de méthodologies pour l'extraction et la construction des macromodèles d'immunité électromagnétique appliqués aux circuits intégrés. Electronique. Université de Bordeaux, 2014. Français. NNT: 2014BORD0418 . tel-01127924

HAL Id: tel-01127924 https://theses.hal.science/tel-01127924

Submitted on 9 Mar 2015 $\,$

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers. L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.



THÈSE PRÉSENTÉE

POUR OBTENIR LE GRADE DE

DOCTEUR DE L'UNIVERSITÉ DE BORDEAUX

ÉCOLE DOCTORALE DES SCIENCES PHYSIQUES ET DE l'INGÉNIEUR

SPÉCIALITÉ : ÉLECTRONIQUE

Par Ala AYED

DÉVELOPPEMENT DE MÉTHODOLOGIES POUR L'EXTRACTION ET LA CONSTRUCTION DE MACROMODÈLES D'IMMUNITÉ ÉLECTROMAGNÉTIQUE APPLIQUÉS AUX CIRCUITS INTÉGRÉS

Sous la direction de : Geneviève DUCHAMP (Co-encadrants : Tristan DUBOIS & Jean-Luc LEVANT)

Soutenue le 19 décembre 2014

Membres du jury:

M. CAZARRÉ, Alain Mme. DUCHAMP, Geneviève M. DUBOIS, Tristan M. LEVANT, Jean-Luc M. PERDRIAU, Richard M. VOLLAIRE, Christian Mme. FRÉMONT, Hélène Professeur, Université Paul Sabatier Professeur, Université de Bordeaux Maître de conférences, Université de Bordeaux Docteur ingénieur, Expert CEM, ATMEL, Nantes Enseignant Chercheur-HDR, ESEO Professeur, Ecole Centrale de Lyon Maître de conférences-HDR, U. de Bordeaux Président Directrice de thèse Co-encadrant Co-encadrant Rapporteur Rapporteur Examinateur

TABLE DES MATIÈRES

Introduction générale	1
Chapitre 1 : Généralités sur la compatibilité électromagnétique & CEM des circuits intégrés	4
1. Généralités sur la compatibilité électromagnétique	5
1.1. Introduction	5
1.2. Niveaux de compatibilité	7
 1.3. Sources des perturbations électromagnétiques 1.3.1. Classification des sources 1.3.2. Exemples de sources de perturbation	7 7 8 8
ii) Radars iii) Communications sans fil iv) Circuits intégrés	9 9 . 10
1.4. Couplage des perturbations électromagnétiques1.4.1. Couplage rayonné1.4.2. Couplage conduit	. 10 . 11 . 12
2. Compatibilité électromagnétique des circuits intégrés	. 13
2.1. Historique de la CEM des circuits intégrés	. 14
2.2 Evolution des technologies des circuits intégrés et contraintes CEM	. 14
2.3. Emissivité des circuits intégrés	. 19
 2.4. Immunité des circuits intégrés	. 20 . 20 . 21 . 22
Conclusion	. 23
Chapitre 2 : Susceptibilité conduite des circuits intégrés	. 24
Introduction	. 25
1. Critère de susceptibilité	. 25
2. Techniques de mesure de la susceptibilité conduite	. 26
2.1. Injection directe de la puissance (DPI)	. 26
2.2. Injection par boucle de courant (BCI)	. 27
2.3. Test en cage de Faraday (WBFC)	. 28
2.4. Tests d'immunité aux perturbations transitoires	. 29
2.5. Mesure par sonde HFPI	. 30

2.6. Mesure par sonde RFIP	31
3. Modélisation de la susceptibilité	32
3.1. Etat de l'art de la modélisation de la susceptibilité	33
3.2. Techniques de modélisation du couplage	34
3.3. Standards de modélisation de l'immunité	35
3.3.1. Modèle IBIS	35
3.3.2. Modèle IMIC	36
3.3.3. Modèle ICIM-CI	37
Conclusion	38
Chapitre 3 : Méthode RFIP : Caractérisation de la sonde utilisée et du banc de mesure	39
Introduction	40
1. Présentation de la technique RFIP	40
1.1. Principe de la mesure	40
1.2. Extraction des paramètres d'immunité	42
1.3. Validation du modèle d'extraction des paramètres d'immunité par simulation	44
2. Etude et caractérisation de la sonde RFIP	46
2.1. Cahier des charges de la sonde RFIP	47
2.2. Conception des blocs amplificateurs de la sonde RFIP	47
2.3. Etude et caractérisation des blocs amplificateurs	49
2.3.1. Mesure des paramètres S des blocs amplificateurs	49
2.3.2. Paramètres S mesurés	49
2.4. Choix de la valeur de Z _p	51
2.5. Limitations de la sonde RFIP et solutions d'amélioration	53
2.5.1. Limitation fréquentielle et amélioration de la précision de calcul	53
<i>i. Importance du de-embedding lors de la caractérisation de la sonde RFIP</i>	53
ii. Techniques de de-embedding utilisées	54
a- Méthode de de-embedding 1	55
b- Méthode de de-embedding 2	55
2.5.2. Limitation en puissance injectée	56
i. Limite avec la configuration actuelle	56
ii. Influence de la capacité d'entrée et limites de mesurabilité de la sonde RFIP	58
iii. Amelioration de la limite en puissance	01
3. Caractérisation du banc de mesure RFIP	63
3.1. Caractérisation de la sonde RFIP	64
3.1.1. Caractérisation des amplificateurs	65

3.1.2. Caractérisation de l'impédance Z _p	67
3.2. Caractérisation des éléments du banc de mesure	68
3.2.1. Impédances d'entrée des voies de l'oscilloscope	68
3.2.2. Choix et caractérisation du té de polarisation	69
3.2.3. Caractérisation du câble d'injection	71
4. Validation de la technique RFIP par mesure sur des composants connus	73
5. Sources des incertitudes de la mesure RFIP	75
Conclusion	
Chapitre 4 : Caractérisation et modélisation de l'immunité d'un convertisseur	70
1 Drégentation du conventigeour anglegique numérique	/ð
1. Presentation du convertisseur analogique-numerique	/9
1.1. Choix et description du circuit	79
1.2. Carte de test	80
1.3. Configurations de mesure et chemins de couplage	81
1.4. Choix du critère de susceptibilité	82
2. Caractérisation de l'immunité de l'ADC par la technique RFIP	83
2.2. Validation de la technique RFIP	84
2.3. Investigation des spécificités des mesures RFIP	85
2.3.1 Courbes de susceptibilité RFIP	86
2.3.2. Effet de la configuration de mesure sur l'immunitéde l'ADC	89
3. Analyse de l'immunité du convertisseur analogique-numérique	
3.1. Introduction	
3.2. Dispersion des resultats de conversion et variation de moyenne	91
3.3. Hypothèses sur les causes de la dispersion et de la variation de moyenne	
3.4. Effet des perturbations sur la tension V _{in}	93
3.5. Effet des perturbations sur la tension V_{REF}	
3.5.1. Effet des perturbations dans le cas V _{REF} externe	96 97
4.1 Présentation du modèle ICIM-CI	100
4.2 Máthadalagia da construction du modèle ICIM CL de l'ADC	100
4.2.1 Bloc PDN	100
4.2.2. Bloc IB	101
4.2.3. Fonctionnement du modèle	103
4.3. Calcul des paramètres du modèle ICIM-CI	104

4.4. Extraction du bloc PDN	
4.4.1. Mesure d'impédance	
4.4.2. Schéma électrique simplifié du PDN	
4.4.3. Schéma électrique complexe du PDN	
4.4.4. Comparaison entre les différentes approches	
4.5. Résultats de la modélisation	
4.5.1. Résultats dérivés de la mesure DPI	
i.Modèle ICIM-CI à base de tableaux	
ii. Modèle ICIM-CI comportemental	
4.5.2. Résultats dérivés de la mesure RFIP	
Conclusion	115
Conclusion générale	117
Références bibliographiques	119
Liste des publications	125
Liste des figures	126
Liste des tableaux	129
ANNEXES	130
ANNEXE 1 – REALISATION DU LAYOUT DE LA SONDE RFIP	131
ANNEXE 2 – ETUDE DE QUELQUES ASPECTS DU BLOC AMPLIFICAT	ГEUR 134

Ce travail de thèse a été réalisé au sein de l'équipe *PACE* (Packaging, Assemblage et Compatibilité Electromagnétique) du groupe *Fiabilité* au laboratoire de l'Intégration du Matériau au Système (*IMS*, UMR 5218), sous la direction de Mme *Geneviève Duchamp*, professeur des universités, M. *Tristan Dubois*, maître de conférences et M. *Jean-Luc Levant*, expert CEM à la société ATMEL. Ce doctorat a été financé par le projet SEISME (Simulation de l'Emission et de l'Immunité des Systèmes et Modules Electroniques). Ce projet a été labellisé par le pôle *Aerospace Valley* en 2011. Il vise à développer des techniques de mesure et des modèles servant à l'étude de l'émissivité et de la susceptibilité au niveau composant, carte et équipement.

Les travaux de recherche présentés dans le cadre de ce manuscrit traitent des problèmes de la compatibilité électromagnétique des composants électroniques et notamment de la susceptibilité des circuits intégrés fonctionnant dans la gamme des fréquences allant de 1 MHz à 1 GHz.

De nos jours, l'électronique intégrée connait un essor croissant qui se manifeste dans l'utilisation des produits électroniques dans tous les domaines de la vie. Ainsi, les circuits intégrés sont présents dans divers domaines tels que les télécommunications, le transport et la domotique. Ce progrès a été accompagné par une amélioration des techniques de fabrication permettant de réaliser des composants plus performants embarqués dans des appareils de plus en plus complexes. Pour satisfaire à un besoin croissant d'embarquer plusieurs circuits dans un espace de plus en plus réduit, l'évolution des technologies de lithogravure a conduit à l'augmentation de la densité d'intégration et de la vitesse d'exécution des circuits. De plus, assurer une bonne autonomie en matière de consommation de l'énergie est l'un des facteurs importants de l'abaissement des tensions d'alimentation. Ainsi, on observe aujourd'hui des tensions d'alimentation en dessous du volt.

Ces tendances liées au progrès technologiques de la fabrication des circuits intégrés contribuent à l'augmentation des problèmes de compatibilité électromagnétique dans ces derniers. D'une part, l'augmentation du nombre de fonctions au sein d'un même composant conduit à l'accroissement des émissions parasites sous forme de perturbations conduites et rayonnées pouvant atteindre les différents circuits du voisinage. D'autre part, le décroissement des tensions d'alimentation diminue les marges de susceptibilité et rend donc les systèmes électroniques plus sensibles aux interférences électromagnétiques.

L'émissivité et la susceptibilité des circuits électroniques sont deux thèmes étudiés lors de la conception des circuits électroniques dans le but d'assurer l'intercompatibilité entre les différents circuits d'un équipement ou d'un système donné. En ce qui concerne l'émissivité des circuits intégrés, elle est actuellement bien maîtrisée par les fondeurs grâce à des

standards de modélisation permettant de bien prendre en compte ce problème dès la phase de conception. La susceptibilité est quant à elle moins abordée en termes de standards de modélisation.

L'objectif de nos travaux est de développer une méthodologie pour l'extraction et la construction de macromodèles d'immunité des circuits intégrés. Dans notre cas, cette méthodologie est basée sur le développement d'une nouvelle technique de mesure de la susceptibilité qui servira à la construction des macromodèles d'immunité souhaités. Ainsi, un convertisseur analogique-numérique est mis à disposition dans le but de caractériser et modéliser son immunité aux perturbations conduites. Des mesures de susceptibilité sont donc réalisées sur ce composant moyennant la technique développée. Ensuite, le modèle d'immunité du convertisseur est bâti en retenant la structure d'une proposition de norme décrivant la démarche de création de modèles d'immunité des circuits intégrés.

Ce manuscrit présente la démarche complète de caractérisation de la technique de mesure développée. De plus, les résultats de mesure associés sont utilisés pour l'étude de l'immunité du circuit choisi ainsi que l'extraction du macromodèle correspondant.

Dans un premier chapitre, des notions générales relatives à la compatibilité électromagnétique sont données. Ainsi, les principales sources de perturbation sont introduites tout en expliquant les différents modes de couplage des perturbations électromagnétiques émises par ces sources. Ensuite, les tendances de l'électronique intégrée sont présentées. Finalement, les problèmes d'émissivité des circuits intégrés sont discutés et quelques effets des perturbations sur les différents types de circuits sont présentés.

Le deuxième chapitre traite du thème de la susceptibilité conduite des circuits intégrés. Après avoir introduit la notion du critère de susceptibilité, les différentes techniques de mesure de la susceptibilité sont détaillées. Ensuite, une revue bibliographique sur la modélisation de l'immunité est présentée et notamment les standards de modélisation existants.

Dans le troisième chapitre, nous présentons la technique de mesure de l'immunité des circuits intégrés développée dans le cadre de cette thèse. Le principe de mesure est introduit suivi de la méthodologie de détermination des différents paramètres d'immunité du circuit testé. Etant donné que cette technique est basée sur l'utilisation d'une sonde de mesure spécifique, nous montrons par la suite les étapes de conception et de caractérisation de cette sonde dans le cadre d'un cahier des charges définissant des critères à respecter. De plus, nous présentons dans ce chapitre une caractérisation précise de l'intégralité du banc de mesure associé à la technique développée. Ceci permet l'extraction des paramètres d'immunité du circuit testé avec une meilleure précision. Finalement, la technique développée est validée sur des composants passifs connus et les sources des incertitudes observées sont expliquées.

Pour finir, le dernier chapitre s'intéresse à la caractérisation par mesure, l'analyse de l'immunité et la modélisation de la susceptibilité d'un convertisseur analogique-numérique embarqué dans un microcontrôleur. Après une présentation du circuit étudié ainsi que les différentes configurations de mesure, l'immunité du convertisseur est étudiée en se basant sur les résultats de mesure obtenus par la technique développée. Ces résultats sont d'abord validés

par comparaison avec des résultats extraits d'autres techniques de mesure. Nous discutons ensuite des hypothèses pouvant expliquer le mécanisme de dégradation du convertisseur analogique-numérique. Suite à la caractérisation de la susceptibilité du convertisseur, nous présentons la méthodologie d'extraction de son modèle d'immunité ainsi que les différentes approches qui peuvent être suivies afin de construire les différents blocs du modèle selon la structure retenue. Les avantages de la technique développée pour l'extraction de modèles d'immunité des circuits intégrés sont aussi présentés.

Chapitre 1

Généralités sur la compatibilité électromagnétique & CEM des circuits intégrés

1. Généralités sur la compatibilité électromagnétique

1.1. Introduction

Lors des premiers essais nucléaires à l'issue de la seconde guerre mondiale, les militaires ont remarqué que les bombes atomiques libéraient un fort champ magnétique en plus de la chaleur intense résultant de l'explosion. Ce champ était capable d'engendrer des dysfonctionnements au niveau des équipements électroniques embarqués à bord des avions qui surveillaient l'évolution des opérations. Le 29 juillet 1967, un avion s'apprêtait à décoller du porte-avion américain 'Forrestal' au large des côtes du Nord Vietnam lorsque l'une de ses roquettes prenait accidentellement feu et causait un désastre faisant 134 victimes, des dizaines de blessés et 72 millions de dollars de dégâts. L'enquête menée montrait qu'un radar du porteavion avait induit une surtension sur les câblages des roquettes placées sous l'avion qui était suffisante pour activer la mise à feu [1]. Ces deux exemples représentent une illustration de ce que peuvent engendrer des problèmes liés aux interférences entre les ondes électromagnétiques et les équipements et systèmes électriques et électroniques. L'étude de ces phénomènes d'interférence électromagnétique fait l'objet de la compatibilité électromagnétique (CEM).

La compatibilité électromagnétique est définie comme l'aptitude d'un appareil ou d'un système électrique ou électronique à fonctionner dans son environnement électromagnétique de façon satisfaisante, sans produire lui-même des perturbations électromagnétiques intolérables pour tout ce qui se trouve dans cet environnement. Cette définition de la CEM a été citée dans le paragraphe 'D' de l'article 2 de la Directive européenne 2004/108/CE [2] connue sous le nom de directive CEM.

A partir de cette définition, deux notions fondamentales peuvent être dégagées :

- Ne pas créer des troubles majeurs dans le fonctionnement des appareils voisins situés dans l'environnement électromagnétique de l'appareil ou du système qui joue le rôle d'une source de perturbation. Cette notion correspond à l'émissivité.
- Ne pas être perturbé par l'environnement électromagnétique chargé dans lequel est situé l'appareil ou le système considéré comme la victime de la perturbation. Nous parlons dans ce cas d'immunité ou de susceptibilité.

Toute étude CEM repose donc sur l'identification de trois éléments essentiels : la source et la victime de la perturbation d'une part et le chemin de couplage d'autre part. Cette identification nous permet de classer le domaine de la CEM en deux branches principales : l'émissivité et la susceptibilité. Chacune de ces branches peut être divisée en deux composantes selon le mode de propagation de la perturbation à travers le chemin de couplage. Ainsi, on parle de mode conduit lorsque la perturbation est acheminée vers la victime par un support conduit (pistes, câbles) et de mode rayonné lorsque celle-ci atteint la victime en passant par un diélectrique.

Un organigramme représentant les différentes filières de la CEM est représenté à la figure 1.1.



Figure 1.1 : Différentes branches de la CEM

L'étude de la compatibilité électromagnétique est devenue d'une importance cruciale à cause de l'essor qu'a connu l'électronique durant les dernières décennies. On parle maintenant de système embarqué dans lequel plusieurs composants et modules électroniques de natures différentes partagent le même environnement, d'où l'importance d'assurer l'intercompatibilité et le bon fonctionnement des différents blocs. A titre d'exemple, un système complexe tel que l'avion peut illustrer la complexification accrue de son architecture et son impact direct sur la CEM. En effet, pendant les 30 dernières années, le nombre d'équipements électroniques embarqués dans un avion a considérablement augmenté : en 1988, l'A320 comptait moins de 50 calculateurs électroniques, l'A340-200 compte environ 80 calculateurs et l'A380 (inauguré le 27 avril 2005) est équipé de plus d'une centaine de calculateurs (nombre variable selon les dizaines de mètres de torons internes (câblages et bus numériques) et un nombre très élevé de capteurs. La prise en compte des mécanismes de couplage des perturbations sur les câbles et entre les calculateurs est inévitable afin de garantir un niveau suffisant de fiabilité des équipements et par conséquent de l'ensemble du système.

En étudiant la CEM, plusieurs niveaux d'abstraction peuvent être considérés selon la grandeur de l'objet sur lequel l'étude sera focalisée. Les composants électroniques modernes, ou plus spécifiquement les circuits intégrés, représentent le noyau de tout système complexe à architecture diversifiée. Une agression électromagnétique qui attaque le système peut se propager jusqu'aux composants via les chemins de couplage en passant par les équipements et les cartes électroniques. L'étude de la CEM des composants semble alors cruciale et devrait permettre d'apporter des solutions menant à l'amélioration de la fiabilité du système tout entier. La figure 1.2 illustre la propagation de la perturbation du système au composant.



Figure 1.2 : Exemple de propagation des perturbations électromagnétiques dans un avion [4]

1.2. Niveaux de compatibilité

Afin de pouvoir quantifier les effets des perturbations émises ou reçues par un module ou composant électronique, différents niveaux et marges d'immunité et d'émissivité ont été définis. Le respect de ces critères assure une bonne compatibilité entre les équipements partageant le même environnement électromagnétique. Le niveau de compatibilité représente le niveau maximal de perturbation qu'un environnement donné peut causer. Le niveau d'immunité est le niveau à partir duquel il y a dysfonctionnement d'un matériel ou système. Ce niveau doit être supérieur au niveau de compatibilité et la différence entre les deux niveaux est dite marge d'immunité. D'autre part, le niveau d'émission est le niveau maximal de perturbation que doit émettre un matériel. Il doit être inférieur au niveau de compatibilité pour ne pas surcharger l'environnement électromagnétique. L'écart entre le niveau de compatibilité et le niveau d'émission s'éloignent de part et d'autre du niveau de compatibilité afin d'élargir les marges de sécurité. La figure 1.3 représente les différents niveaux de perturbation ainsi que les marges associées.



Figure 1.3 : Niveaux de perturbation en CEM [5]

1.3. Sources des perturbations électromagnétiques

1.3.1. Classification des sources

Les sources des perturbations électromagnétiques sont variées. Plusieurs classifications peuvent être faites pour ces sources selon le critère choisi. Une même source peut appartenir à plusieurs catégories :

- <u>Origine</u> : Un certain nombre de perturbations prend son origine des sources naturelles telles que la foudre et la décharge électrostatique tandis que la majorité des sources viennent d'origine humaine (télécommunications, machines industrielles,...) et résultent de l'activité des équipements fabriqués [6]. Ces sources peuvent être aussi classées en sources intentionnelles et non intentionnelles.
- <u>Durée</u>: Les sources de perturbations peuvent être permanentes ou intermittentes (transitoires). Une source permanente émet des perturbations tant que l'appareil qui la contient est en cours de fonctionnement. L'horloge d'un système numérique en est un exemple typique. Les circuits intégrés à forte émissivité peuvent aussi constituer des

sources de perturbation pour les autres éléments partageant le même circuit ou équipement électronique. Une source intermittente émet quant à elle généralement des perturbations d'une manière imprévisible telles que la foudre et les décharges électrostatiques [7].

<u>Emplacement</u>: Par rapport à la plupart des systèmes existants, les sources de perturbation électromagnétique peuvent être externes ou internes à ces systèmes. Les principales sources externes proviennent des émetteurs pour les communications hertziennes utilisant des signaux généralement modulés pouvant aller jusqu'à 30 GHz. Les radars sont aussi des sources externes de perturbation exploitant des bandes de fréquences supérieures pouvant aller jusqu'à 120 GHz (communications militaires). Les armes électromagnétiques de forte puissance sont utilisées dans les guerres stratégiques pour saturer l'environnement par des ondes de toutes longueurs d'ondes pouvant mettre à défaut ou détruire les appareils électroniques [8]. Quant aux sources internes de perturbation, elles sont principalement causées par les circuits électroniques qui génèrent des signaux parasites. Ces signaux parasites perturbateurs sont susceptibles d'être acheminés par voie conduite mais aussi par voie rayonnée en passant par les pistes d'interconnexion agissant dans ce cas comme des antennes.

La section suivante présente quelques exemples variés de sources de perturbation électromagnétique pouvant agir sur le fonctionnement des circuits intégrés.

1.3.2. Exemples de sources de perturbation

i. Décharges électrostatiques

Une décharge électrostatique (*ESD pour ElectroStatic Discharge*) est un passage de courant électrique d'un objet vers un autre objet ayant un potentiel électrique différent. Ce phénomène se déroule d'une manière imprévisible et momentanée. En électronique, ce terme est employé pour qualifier les courants indésirables qui peuvent endommager les équipements électroniques et dont les conséquences sont souvent irréversibles. On estime qu'un tiers à la moitié de toutes les défaillances recensées des composants électroniques sont dues aux ESD [9]. Les défaillances dues aux ESD ont un impact important sur l'industrie des composants électroniques. Chaque année, 20 à 25 milliards d'euros sont perdus au niveau mondial à cause des dommages provoqués par les décharges électrostatiques [10].

Bien que de courte durée, cette impulsion massive de courant est souvent destructive et peut causer des dommages dans les circuits intégrés. Ces dommages sont classifiés en défauts latents dont l'effet sera électriquement visible après une certaine durée de fonctionnement ou en défauts sévères dont l'effet est immédiat [11].

La figure 1.4 montre quelques exemples de défauts sévères engendrés par les décharges électrostatiques au niveau des circuits intégrés.



(a) (b) (c) (c) (c) Figure 1.4 : Défauts résultants d'une décharge électrostatique dans les circuits intégrés (a) Destruction du boîtier (b) Fil de connexion fondu (c) Rupture de l'oxyde [12]

ii. Radars

Les radars, de l'anglais **RA**dio **D**etection **A**nd **R**anging, qui signifie "*détection et télémétrie par radio*", permettent de fournir un positionnement précis lors des opérations de localisation et de recherche. Ces systèmes permettent de détecter les différents objets qui sont généralement en mouvement tels que les avions et les bateaux, ainsi que de déterminer leurs distances et leurs vitesses de déplacement. Les radars trouvent leur utilité comme des outils permettant de surmonter les difficultés de navigation. Ils sont utilisés dans plusieurs domaines tels que le transport (radars anticollision automobile, radars routiers), la météorologie, la cartographie et les communications militaires. Les fréquences utilisées par les radars couvrent plusieurs bandes fréquentielles allant de 3 MHz à 110 GHz [13].

Les puissances émises par les radars sont très importantes. Dans le cas du contrôle aérien ou encore de la météorologie, ces puissances sont de l'ordre de quelques dizaines de kilowatts. Les radars militaires, quant à eux, peuvent émettre des ondes ayant des puissances qui atteignent quelques gigawatts. Du fait que les faisceaux radars sont souvent focalisés sur des zones très localisées, ceci rend leur capacité de nuisance très significative surtout pour les circuits intégrés constituant les équipements électroniques des systèmes exposés aux radars.

iii. Communications sans fil

De nos jours, les émetteurs radioélectriques sont très répandus et constituent une nécessité avec le progrès des moyens de communication sans fil. Ces moyens émettent et reçoivent les informations par voie hertzienne et utilisent, à l'instar des radars, des plages de fréquences aussi variées que les applications qui en font usage. La figure 1.5 montre quelques exemples des équipements utilisés dans les communications hertziennes.



Figure 1.5 : Exemple d'équipements de communication sans fil

Les puissances des ondes électromagnétiques émises par les émetteurs sans fil varient selon les applications [14]. Pour la diffusion radio et télévision, les puissances émises sont assez importantes et peuvent atteindre plusieurs kilowatts. Cependant, vu le nombre restreint des émetteurs de ce type, leur influence reste limitée. Les émetteurs des réseaux locaux ou de courte distance sans fil tels que le Bluetooth ou le Wifi sont très répandus mais leur influence n'est pas significative puisque leurs puissances ne dépassent pas quelques dizaines de milliwatts. La téléphonie mobile est une source de perturbation plus fréquente avec des puissances variant de quelques watts (téléphones portables) à quelques centaines de watts (stations de base GSM et UMTS) [15].

iv. Circuits intégrés

Les circuits intégrés peuvent eux-mêmes constituer des sources de perturbation. Avec l'augmentation du taux d'intégration dans les circuits intégrés et par conséquent l'embarquement au sein de la même puce de plusieurs fonctions analogiques, numériques ou mixtes (*System on Chip*) ou bien au sein du même boîtier de plusieurs puces (*System in Package*), on assiste à un rapprochement considérable des circuits les uns des autres. La diminution des distances séparant les circuits conduit à des problèmes de CEM internes. De ce fait, certains circuits peuvent être considérés comme des sources de perturbation au regard des circuits voisins. Les signaux parasites émis par ces derniers peuvent alors se propager vers les autres circuits intégrés par voie conduite ou rayonnée selon le mode de propagation de la perturbation.

Pour illustrer la perturbation pouvant être générée par un circuit intégré par voie conduite, nous pouvons prendre l'exemple d'un circuit à forte densité d'intégration tels que les microprocesseurs ou les ASIC (*Application-Specific Integrated Circuits*). Ces composants présentent une activité numérique due à la commutation de centaines de milliers de portes logiques à chaque front d'horloge. Ces commutations étant de courte durée, elles engendrent des appels de courant importants sur les alimentations. La figure 1.6 illustre les pics du courant consommé par un circuit intégré numérique.



Figure 1.6 : Pics du courant consommé par un circuit intégré [16]

En conséquence, les tensions au niveau des alimentations subissent des fluctuations qui peuvent créer des perturbations affectant la stabilité de l'alimentation d'une part et certaines

fonctionnalités du circuit intégré d'autre part. En effet, ce cas de figure représente la cause majeure de l'émissivité conduite des circuits intégrés [17].

Ces perturbations sont ensuite transmises aux autres circuits par voie conduite par le biais des éléments d'interconnexion (pistes de circuits imprimés, broches du boîtier, fils de report, pistes sur silicium...). L'ensemble de ces éléments peut avoir un effet direct sur l'ampleur de la perturbation subie par le circuit victime. Cet effet est essentiellement dû aux inductances parasites. Du fait des appels de courant importants déjà décrits, la variation brusque du courant consommé fait apparaître un bruit d'autant plus important que les valeurs des inductances parasites le sont car la chute de tension engendrée est exprimée sous forme L_{dt}^{di} . Ainsi, la structure du boîtier elle-même comporte des éléments parasites et beaucoup d'améliorations ont été apportées aux boîtiers des circuits intégrés afin de réduire les inductances parasites et les délais d'interconnexion (à titre d'exemple les boîtiers BGA, QFP et SOT).

D'autre part, avec l'essor que connaissent les applications basées sur les circuits intégrés, les fréquences de fonctionnement de ces derniers sont de plus en plus importantes. Dans le cas où la longueur d'onde devient de même ordre de grandeur que la longueur de la piste d'interconnexion, il en résulte l'apparition d'antennes émettrices parasites qui se créent d'une manière non intentionnelle. De ce fait, une source de perturbation rayonnée apparaît, pouvant entrainer un problème d'immunité pour les circuits voisins.

Quelle que soit la nature du couplage de la perturbation émise par un circuit intégré, l'onde de perturbation peut atteindre les circuits voisins sensibles à travers les ouvertures du boîtier causées par l'entrée des connectiques et de ventilation. La pénétration de la perturbation à l'intérieur du boîtier du circuit intégré dépend de la qualité des soudures et des dimensions des ouvertures [18]. L'atténuation de la perturbation dépend aussi de la proportion de la longueur d'onde par rapport aux dimensions des ouvertures. Dans certains cas, le boîtier peut constituer une cavité résonante qui fait apparaître un fort champ électromagnétique favorisant le couplage des perturbations sur la puce du circuit intégré. D'autre part, le signal d'agression peut aussi se coupler aux câbles d'alimentation ou à une antenne et s'offrir ainsi un chemin vers le circuit. De même, l'efficacité du couplage entre l'onde perturbatrice et les câbles dépend de la longueur d'onde. Si cette dernière devient inférieure à la longueur du câble avec l'augmentation de la fréquence, des phénomènes de résonance sont susceptibles d'apparaître et un couplage optimal peut avoir lieu [19].

1.4. Couplage des perturbations électromagnétiques

Les perturbations électromagnétiques se propagent de la source à la victime par le biais du support de propagation des interférences. On différencie entre modes et types de couplage. Nous pouvons distinguer deux modes de couplage : le mode commun et le mode différentiel [20]. Pour chaque mode, deux types de couplage se présentent : le couplage conduit et le couplage rayonné. La figure 1.7 illustre les différents modes de couplage pour un circuit intégré.



Figure 1.7 : Modes de couplage d'une perturbation électromagnétique

Sur une ligne bifilaire, un courant en mode différentiel se propage dans un sens sur un des conducteurs et dans le sens inverse dans l'autre. La différence de potentiel entre ces deux conducteurs est appelée tension différentielle. Dans le cas où le courant se propage dans les deux conducteurs dans le même sens et revient par la masse ou la terre, nous parlons de mode commun. La différence de potentiel en mode commun est mesurée entre la masse d'une part et le potentiel moyen des conducteurs d'autre part. Ce mode de couplage des perturbations est récurrent en CEM du fait que les interférences électromagnétiques affectent les câbles et les lignes d'interconnexion de la même façon. Les différents mécanismes de couplage en mode commun sont efficaces en hautes fréquences (couplage par impédance commune, couplage par diaphonie inductive / capacitive).

Mis à part le mode de couplage de la perturbation, cette dernière peut atteindre le circuit victime par conduction ou par rayonnement. Plus de détails sur ces types de couplage est présenté dans les deux sections suivantes.

1.4.1. Couplage rayonné

Le couplage rayonné est évoqué dans le cas où le support de propagation de la perturbation est un diélectrique. Ce type de couplage peut se faire en champ proche ou en champ lointain selon la distance séparant la source de la victime et la longueur d'onde considérée. Etant donné que r représente la distance et λ la longueur d'onde, si r $\ll \frac{\lambda}{2\pi}$, on se situe en zone de champ proche où l'une des composantes de l'onde (électrique ou magnétique) est prédominante par rapport à l'autre. Si l'impédance de l'onde est supérieure à l'impédance du vide (égale à 120π), le champ est à dominance électrique. Dans le cas contraire, le champ est à dominance magnétique. Quant à la zone de champ lointain, elle est caractérisée par une distance r $\gg \frac{\lambda}{2\pi}$. Dans ce cas, les deux champs électrique et magnétique sont couplés et orthogonaux l'un par rapport à l'autre. Ils forment ainsi une onde plane constituant le champ électromagnétique.

Dans le domaine de la microélectronique, ce mode de couplage est fréquemment rencontré dans les circuits complexes incorporant sur le même substrat plusieurs circuits intégrés tels que les MCM (*Multi-Chip Modules*) ou les SIP (*System In Package*). Avec l'augmentation de

la densité de ces circuits, les circuits intégrés qui les constituent peuvent être empilés suivant des assemblages en trois dimensions. Ce type d'assemblage est aussi rencontré dans les PoP (*Package on Package*) où les boîtiers des différents circuits sont empilés les uns sur les autres, favorisant ainsi le couplage rayonné entre puces. La figure 1.8 illustre un exemple de couplage rayonné dans un PoP. Le boîtier inférieur contient un microprocesseur. L'activité numérique de ce dernier peut engendrer des émissions rayonnées qui se couplent directement aux puces du boîtier supérieur contenant les modules de mémoire ou bien au boîtier lui-même.



Figure 1.8 : Couplage rayonné dans un PoP

1.4.2. Couplage conduit

Le couplage conduit est le type de couplage le plus fréquent pour les circuits intégrés car ces derniers sont souvent reliés aux autres composants de la carte électronique par des pistes d'interconnexion qui peuvent ramener l'agression électromagnétique. Ce couplage peut se manifester de plusieurs manières [21]. Lorsque la source de perturbation et sa victime sont connectées à une même impédance, ceci donne lieu au couplage par impédance commune. La tension parasite créée aux bornes de l'impédance commune suite au passage d'un courant dans le dispositif perturbateur est automatiquement ramenée au dispositif agressé. Dans un autre cas, si le circuit agresseur est connecté au circuit victime à travers une capacité 'C', un couplage par mécanisme de diaphonie capacitive peut avoir lieu. En effet, une différence de potentiel variable $\frac{dV}{dt}$ au niveau du circuit agresseur fait apparaître un courant perturbateur $C \times \frac{dV}{dt}$ au niveau de la victime. Il existe aussi un autre type de couplage conduit : c'est le couplage par diaphonie inductive. Entre deux circuits voisins, il existe souvent une inductance mutuelle 'M'. Un courant variable $\frac{di}{dt}$ dans le circuit agresseur induit une tension perturbatrice $M \times \frac{di}{dt}$ dans le circuit victime.

Dans les circuits intégrés, le couplage conduit est essentiellement favorisé par les rails d'alimentation et le substrat. Ainsi, la topologie du réseau d'alimentation est responsable de la création de certains chemins de couplage via les rails d'alimentation et la masse. Selon la nature de cette topologie, le circuit sensible aux interférences électromagnétiques va être plus ou moins immunisé. D'une manière générale, il est fortement recommandé d'allouer une paire d'alimentation distincte à chaque bloc du circuit intégré (analogique, numérique ou entrées/sorties). De ce fait, les possibilités de couplage des perturbations entre ces différentes parties sont significativement réduites. Toutefois, il n'est pas toujours possible de suivre cette stratégie du fait qu'elle requiert l'ajout de plusieurs broches supplémentaires au circuit intégré

ce qui n'est pas souhaitable lors de la conception de circuits à bas coûts. Par ailleurs, du fait que le substrat représente le support commun des différentes parties du circuit intégré ainsi que la référence de masse commune, un mauvais isolement de ce dernier peut favoriser l'apparition de chemins de couplage des perturbations. Les structures de type SOI (*Silicon On Insulator*) où les fonctions électroniques intégrées sont isolées du substrat par une couche d'oxyde de silicium assurent un bon isolement et protègent bien contre les mécanismes de couplage indésirables. Cependant, le coût relativement élevé de ces structures ne permet de les utiliser que pour des circuits dédiés à des applications spécifiques. De ce fait, les substrats standards ou épitaxiés sont souvent utilisés et assurent un degré moyen d'isolation.

La figure 1.9 montre un exemple de couplage conduit des perturbations à l'intérieur d'un circuit intégré mixte où le cœur logique génère un bruit transféré aux circuits du bloc analogique.



Figure 1.9 : Couplage conduit dans un circuit intégré mixte [16]

2. Compatibilité électromagnétique des circuits intégrés

2.1. Historique de la CEM des circuits intégrés

Les premiers problèmes de compatibilité électromagnétique entre les dispositifs électroniques ont été recensés avec le début des communications radio dans les années 30. En 1933, le *CISPR* (Comité International Spécial des Perturbations Radioélectriques) a été créé par la commission fédérale de communications dans le but de développer des normes traitant les interférences et leur effet sur la cohabitation des différents systèmes industriels et de communication. Pendant la deuxième guerre mondiale, l'utilisation des systèmes électroniques (radars, navigation, communications radio) s'est amplifiée et les phénomènes d'interférences électromagnétiques se sont accrus avec l'invention du transistor et par la suite des circuits intégrés et des puces à microprocesseur à partir des années 60. En

1965, en réponse à un besoin militaire, le simulateur *SCEPTRE* [22] a été introduit par *IBM* pour simuler les effets des radiations nucléaires sur les circuits électroniques. Ce simulateur a permis de corréler les simulations et les mesures obtenues avec un banc de test des impulsions électromagnétiques. Quelques années plus tard, *Whalen* a publié des papiers dédiés à l'étude de l'effet des interférences radio sur les circuits intégrés et notamment sur la susceptibilité des transistors face aux perturbations [23], [24]. A partir des années 80, la susceptibilité des mémoires NMOS est étudiée [25]. En 1990, *Bakoglu* s'intéresse aux arbres d'horloge des circuits intégrés pouvant générer des courants transitoires [26]. Cette bibliographie n'est pas exhaustive mais permet de donner quelques faits marquants quant à l'étude de la CEM des circuits intégrés.

Avec l'évolution des technologies, les travaux de recherche dédiés à l'étude de la CEM des circuits intégrés se sont multipliés au cours des dernières décennies. En 2002, *Fiori* a publié ses travaux sur les effets des interférences électromagnétiques sur les amplificateurs opérationnels. Il a proposé un modèle non linéaire permettant de prédire l'effet d'une interférence superposée aux signaux d'entrée sur la sortie nominale de l'amplificateur [27]. Les travaux de modélisation se sont ainsi développés et ont abouti dans certains cas à une normalisation des modèles. Ceci est le cas du modèle IBIS (*Input/Output Buffer Information Specification*) qui a été développé en 1993 et a subi des améliorations continues pour donner lieu à la version 6 en 2013 [28]. Le modèle ICEM (*Integrated Circuits Emission Model*) représente aussi un standard IEC [29] et sert à décrire l'émissivité des circuits intégrés. Concernant la modélisation de l'immunité des circuits intégrés, une proposition de norme d'un modèle baptisé ICIM (*Integrated Circuits Immunity Model*) est en cours d'étude auprès de l'IEC [30]. Ce modèle va être présenté davantage dans le second chapitre. Nous allons aussi appliquer la démarche du modèle ICIM-CI pour étudier l'immunité d'un circuit intégré mixte dans le dernier chapitre du présent manuscrit.

2.2 Evolution des technologies des circuits intégrés et contraintes CEM

Le premier circuit intégré fut inventé par l'américain *Jack Kilby* en 1958.Quelques mois plus tard, la production de puces en silicium commençait et permettait la réalisation de mémoires et d'unités arithmétiques et logiques. On définit l'échelle d'intégration d'un circuit intégré par le nombre de portes logiques contenues dans la puce. La technologie d'intégration a évolué de l'échelle SSI (*Small Scale Integration*) avec moins de 12 portes par boîtier à l'échelle ULSI (*Ultra Large Scale Integration*) avec plus de 10⁵ portes. Aujourd'hui, plusieurs dizaines de millions de portes représentent un chiffre normal pour un microprocesseur. Ce niveau d'intégration très élevé a été rendu possible grâce à la miniaturisation des tailles des transistors et notamment la réduction des longueurs du canal de ces derniers. La figure 1.10 montre l'évolution des longueurs du canal des transistors au cours des vingt dernières années.



Figure 1.10 : Diminution de la longueur du canal des transistors [31]

Le passage vers les technologies submicroniques (longueur du canal < 130 nm) jusqu'à atteindre la technologie 22 nm actuelle est le fruit du développement accru des procédés d'intégration et de fabrication des circuits intégrés. Un tel gain technologique rend possible la construction de circuits performants en termes de vitesse d'exécution et consommant moins d'énergie. Toutefois, l'augmentation de la densité des circuits intégrés, et sur une échelle plus grande, de la densité des cartes et des équipements électroniques, impose des défis pour assurer l'intercompatibilité entre les différentes unités d'un même circuit et entre les différents circuits intégrés sur une même carte. Cette difficulté est notamment plus grande avec la diversification des architectures et des technologies embarquées qui partagent le même environnement. La figure 1.11 montre un ensemble de circuits intégrés provenant de fournisseurs différents et assemblés sur une même carte d'un iPhone 3G.



Figure 1.11 : Carte électronique d'un iPhone 3G [32]

L'accroissement du niveau d'intégration s'est accompagné de l'augmentation des fréquences de fonctionnement d'une part et la diminution des tensions d'alimentation d'autre part.

La vitesse de commutation des transistors s'est améliorée grâce à la diminution des valeurs des capacités parasites. Toutefois, les effets des inductances parasites des boîtiers augmentent avec les signaux rapides et favorisent l'apparition de sauts de tension d'alimentation. Il a été prouvé que l'augmentation de la fréquence, conjointement avec la complexification des circuits, contribue à amplifier les émissions parasites [33] et à réduire l'immunité des circuits intégrés face aux perturbations électromagnétiques [34] [35]. La figure 1.12 illustre l'évolution des fréquences et de la complexité des circuits intégrés. Les données représentées ont été tirées du site de l'association '*International Technology Roadmap for Semiconductors*' qui donne des indices sur le développement du marché des semi-conducteurs dans le monde. Nous pouvons observer, d'après la figure 1.14-(b), que la densité d'intégration, et par conséquent la complexité des circuits, augmente avec les applications pour lesquels ils sont destinés. Ainsi, un circuit ASIC requiert un nombre de transistors beaucoup plus important qu'un microprocesseur.



Figure 1.12 : (a) Fréquence interne des circuits intégrés (b) Densité d'intégration [36]

En ce qui concerne les tensions d'alimentations, la figure 1.13 montre qu'elles sont en décroissance avec l'évolution de la technologie d'intégration. La diminution des tensions d'alimentation concerne à la fois celles des cœurs logiques des circuits ainsi que des entrées/sorties. Cette réduction est justifiée par le fait que l'épaisseur de l'oxyde de grille des transistors MOS diminue d'une technologie à l'autre ce qui contraint les concepteurs à baisser les tensions d'alimentation afin d'éviter le claquage de l'oxyde.



Figure 1.13 : Evolution des tensions d'alimentation avec les technologies d'intégration [37]

Une telle baisse représente un gain considérable au niveau de la consommation d'énergie. Cependant, elle pose un défi majeur pour la CEM car les marges de tension diminuent ce qui conduit à accroître la vulnérabilité des circuits intégrés aux interférences électromagnétiques.

Cette vulnérabilité se traduit par un risque croissant d'apparition d'anomalies au niveau fonctionnel. Prenons l'exemple d'un inverseur CMOS, des niveaux caractéristiques de compatibilité sont définis afin de pouvoir déterminer les marges de bruits résultantes (voir figure 1.14). Les tensions V_{OH} et V_{OL} sont les tensions de sortie haute et basse de l'inverseur et les tensions V_{IH} et V_{IL} représentent les niveaux de tensions d'entrée à appliquer en vue de garder les niveaux logiques 1 et 0 respectivement à la sortie. On note d'abord que V_{OH} et V_{OL} ont des valeurs différentes de V_{DD} et V_{SS} puisqu'on considère le cas pratique où ces niveaux fluctuent de 10% autour de ces valeurs. Le tableau de la figure 1.14 montre l'évolution des marges de bruit basse et haute de l'inverseur CMOS avec la technologie d'intégration. Il est clair que ces deux marges diminuent avec le progrès de la technologie. Pour les technologies submicroniques, on ne peut plus définir une zone d'indétermination car les tensions V_{IH} et V_{IL} deviennent confondues ou séparées de quelques millivolts dans le meilleur des cas.



Technologie	Tension	Marge	Marge
	d'alimentation	basse	haute
0,5 μm	5 V	1,25 V	1,15 V
0,35 μm	3,3 V	0,6 V	0,7 V
0,18 μm	2,2 V	0,5 V	0,6 V

Figure 1.14 : Evolution des marges de bruit d'un inverseur CMOS en fonction de la technologie [38]

Du fait du progrès des technologies des circuits intégrés, l'accroissement du taux d'intégration a contribué à la fois à la diminution des tensions d'alimentation et à l'augmentation de la densité des portes logiques. Le tableau 1.1 montre l'évolution de ces paramètres en fonction de la technologie.

Technologie	Tension d'alimentation (V)	Densité de portes (/mm²)	Pic de courant (A/mm²)
1.2 µm	5	8K	8.8
0.8 µm	5	15 K	13.5
0.5 µm	5	28 K	21
0.35 µm	5 – 3.3	50 K	30
0.25 µm	5 – 2.5	90 K	36
0.18 µm	3.3 – 2	160 K	48
0.12 µm	2.5 – 1.2	240 K	48
90 nm	2.5 – 1	480 K	48
65 nm	2.5 – 0.8	1000 K	50
45 nm	1.8 – 0.8	2000 K	55

Tableau 1.1 : Evolution des tensions d'alimentation et de la densité des portes [17]

Les deux conséquences de la miniaturisation résultent respectivement en une réduction des marges de bruit et une augmentation des pics de courant (courant estimé dans le pire cas où toutes les portes logiques font un appel de courant simultané).

2.3.Emissivité des circuits intégrés

Comme nous l'avons déjà évoqué, les circuits intégrés émettent des perturbations pouvant être nuisible pour les autres composants et modules partageant le même environnement. L'origine de ces émissions parasites est principalement les cœurs logiques des circuits intégrés. Comme déjà mentionné dans la section 1.3.5, l'activité interne des cœurs logiques des circuits intégrés crée des pics de courant du fait de la commutation des portes logiques. Dans certains cas, une ou plusieurs zones du circuit intégré peuvent être sollicitées pour l'exécution d'un ensemble d'instructions. Dans ce cas, un grand nombre de portes logiques commute simultanément ce qui résulte en un type de bruit dit bruit de commutation simultanée (SSN pour Simultaneous Switching Noise). La variation du courant due à la commutation simultanée se transforme en un bruit à cause des inductances parasites. De ce fait, une tension parasite de type L_{dt}^{di} se crée et se propage vers les broches ou les sorties sensibles. Toutefois, ce bruit ne conduit pas automatiquement à des erreurs au niveau des sorties logiques des portes. En effet, l'apparition d'une erreur nécessite que la tension parasite générée par le bruit résulte en un dépassement des marges de bruit autorisées pour le circuit selon sa tension d'alimentation (voir figure 1.16). Dans le cas où l'effet de la tension parasite est synchronisé avec le front d'horloge, un dépassement des marges de bruit ne provoque cependant pas l'erreur puisqu'il coïncide avec le changement du niveau logique. Toutefois, lorsque l'effet du bruit apparaît entre les fronts d'horloge, des erreurs sont susceptibles de survenir selon l'amplitude de la différence de potentiel parasite [39].

La figure 1.15 illustre les effets du bruit de commutation simultanée.



Figure 1.15 : Effet du bruit de commutation simultanée

D'autre part, même si la tension parasite générée par le bruit de commutation simultanée n'est pas souvent de forte amplitude, elle peut cependant avoir un spectre très large qui couvre des fréquences éventuellement critiques pour le fonctionnement du circuit intégré. La figure 1.16 illustre la tension parasite résultant de ce bruit ainsi que son spectre fréquentiel. Les pics observés sont caractérisés par des temps de montée et de descente très courts provoquant de nombreuses composantes harmoniques à haute fréquence.



Figure 1.16 : Tension parasite et son spectre suite à un bruit de commutation simultanée [40]

Par ailleurs, l'ampleur du bruit généré par les circuits intégrés dépend de la nature du bloc bruyant. D'une manière générale, les blocs les plus bruyants sont les cœurs numériques synchrones qui créent un appel de courant important à chaque front d'horloge. Les entrées/sorties peuvent aussi constituer une source de bruit notamment lorsque le nombre des entrées/sorties commutant ensemble augmente et notamment pour les nouveaux standards de communication rapide (tels que PCI Express, AGP et USB3). Certains circuits analogiques tels que les amplificateurs, les PLL et les convertisseurs [41], produisent des émissions parasites.

2.4. Immunité des circuits intégrés

Selon la gravité de la défaillance causée, l'effet de la perturbation sur les circuits intégrés peut être classé en 3 niveaux d'après la norme IEC 62132-1 [42]. Le premier niveau consiste en une perte temporaire de fonctionnalité dont l'effet disparaît avec la suppression de la perturbation. Le second niveau est le même que le précédent sauf que la récupération du fonctionnement nominal requiert une remise à zéro de l'équipement. Le dernier niveau consiste à une perte de fonctionnalité permanente due à un endommagement du composant. D'une manière globale, l'effet de la perturbation dépend de la nature du circuit sous test [35]. Nous allons présenter dans la suite l'effet des perturbations sur les circuits analogiques, numériques et mixtes.

2.4.1. Effet sur les circuits analogiques

La sensibilité des circuits analogiques aux perturbations électromagnétiques est nettement plus importante que celle des circuits numériques. D'une manière générale, l'effet de la perturbation sur le circuit dépend de sa fréquence. En effet, une perturbation ayant une fréquence dans la bande de fonctionnement du circuit aurait des effets plus importants que si sa fréquence était hors bande. S'il s'agit d'une perturbation 'in-band', le signal analogique est facilement perturbé et il devient difficile d'isoler le signal utile du bruit. Dans le cas contraire, la perturbation a un effet important seulement si sa puissance est assez élevée, d'où la recommandation de faire le filtrage du bruit en dehors de la gamme des fréquences de fonctionnement.

Pour les circuits analogiques, une perturbation qui induit une tension parasite de quelques millivolts conduit généralement à un dysfonctionnement du fait des seuils de sensibilité relativement faibles de ces circuits. A titre d'exemple, le seuil de sensibilité d'une boucle à verrouillage de phase est d'environ 10 mV. Pour un comparateur analogique, 1 mV de tension perturbatrice est suffisant pour engendrer des erreurs [17].

L'effet des perturbations sur les circuits analogiques est généralement classé au premier niveau, c'est-à-dire qu'elles engendrent un dysfonctionnement temporaire qui disparaît avec la suppression de la perturbation. L'effet typique des perturbations consiste à la création d'offsets notamment pour les circuits à base d'amplificateurs opérationnels tels que les montages amplificateurs et les régulateurs de tension. Pour un régulateur de tension, les effets des interférences électromagnétiques se répercutent aussi sur les circuits qu'il alimente. Ainsi, l'offset engendré en sortie peut conduire à une diminution des performances du circuit qui en est tributaire du fait de la dégradation de la qualité de sa tension d'alimentation [43]. Différentes solutions visant à réduire la création d'offset à la sortie des amplificateurs ont été proposées. Dans [44], deux solutions touchant aux entrées de l'amplificateur sont comparées. Il a été démontré que le placement d'un filtre passe-bas au niveau de la paire différentielle d'entrée confère à l'amplificateur une meilleure immunité que dans le cas où une topologie de compensation est mise en place. Tout comme les amplificateurs, le bon fonctionnement des oscillateurs et des PLL est nécessaire pour garder de bonnes performances des circuits utilisant leurs signaux d'horloge. Ainsi, les agressions électromagnétiques peuvent être à l'origine de l'apparition de raies indésirables dans le spectre de la sortie [45], de fluctuations temporelles sur les horloges ou de modification de la fréquence d'oscillation du système [46].

2.4.2. Effet sur les circuits numériques

Les circuits numériques sont généralement moins sensibles aux perturbations électromagnétiques que les circuits analogiques. De nos jours, la majorité des circuits intégrés réalisant des fonctions numériques sont faits à base de transistors *MOS*. Un signal RF de perturbation a plusieurs conséquences sur les transistors MOS. Ces effets peuvent être temporaires ou irréversibles. En ce qui concerne les effets temporaires, ils sont essentiellement liés au changement du point de fonctionnement du transistor suite à une modification de ses caractéristiques de sortie. Ce changement peut durer quelques secondes ou moins selon la puissance et la durée de l'agression subie. D'autre part, les perturbations peuvent avoir des effets définitifs qui influencent les circuits de manière permanente. Parmi ces dégradations, nous pouvons citer, entre autres, le claquage électrique de l'oxyde suite à une surtension sur la grille du transistor ou la fusion des métallisations due au passage d'un courant élevé [47].

Un autre mécanisme lié aux perturbations des circuits MOS peut être décrit. En effet, les défauts de construction des circuits MOS font souvent apparaître des jonctions PN parasites.

Ces jonctions parasites forment avec les autres jonctions adjacentes des structures N-P-N et P-N-P donnant lieu à des transistors parasites de type NPN et PNP qui forment ensemble un thyristor. Ces transistors ne sont pas généralement amorcés car leur gain en courant est très faible. Toutefois, un courant d'entrée important peut les activer et les mettre en conduction. Ainsi, une impulsion transitoire de courant résultant d'une agression RF amorce la mise en conduction d'un tel thyristor parasite. Par conséquent, un chemin de conduction direct est créé entre la masse et l'alimentation. Ce phénomène est connu sous le nom de « latchup » et peut entraîner un échauffement supplémentaire dans le circuit et une forte augmentation de sa consommation en courant [48]. Le « latchup » peut conduire dans le pire cas à la destruction du circuit. Ses effets indésirables sont plus gênants pour les circuits à faible tension d'alimentation et à faible consommation.

D'autre part, les perturbations des circuits numériques peuvent principalement résulter en deux types d'erreurs : les erreurs statiques et les erreurs dynamiques [49]. Les erreurs statiques consistent à un changement inattendu du niveau logique d'une sortie ou d'un nœud interne suite à des commutations indésirables. Si le niveau de la perturbation est suffisamment élevé, la superposition du signal logique utile avec le signal parasite peut engendrer le dépassement du seuil de commutation et amorcer ainsi la modification de l'état logique. En ce qui concerne les erreurs dynamiques, elles sont dues aux délais de propagation supplémentaires des signaux utiles. Ce décalage temporel causé par les perturbations est le plus souvent critique pour les systèmes synchrones où certains signaux sont cadencés avec l'horloge. De ce fait, un retard ou un avancement des fronts peut conduire à des erreurs logiques.

2.4.3. Effet sur les circuits mixtes

Les circuits mixtes tels que les microcontrôleurs embarquent à la fois des fonctions numériques et analogiques et sont aussi programmables à l'aide de macro-instructions, ce qui rajoute la composante logicielle à leur fonctionnement. Un signal perturbateur agit sur un microcontrôleur selon l'instant d'arrivée et même la séquence d'instructions ou l'instruction en cours d'exécution ce qui donne un aspect tout à fait aléatoire à la susceptibilité de ces circuits. Un ensemble de règles de programmation rendant plus robuste la structure du programme a été proposé. Ces règles permettent de mieux immuniser les microcontrôleurs face aux perturbations électromagnétiques [38].

D'autre part, les circuits mixtes réalisant des fonctions de calcul intègrent souvent des mémoires. Les mémoires sont des circuits sensibles aux perturbations qui peuvent résulter en des erreurs de stockage ou d'adressage affectant ainsi leur contenu et générant des erreurs d'exécution. La susceptibilité des mémoires dépend de la zone agressée et de la forme du signal perturbateur [50].

Les perturbations provenant d'une source interne au circuit intégré peuvent aussi toucher à ses fonctions sensibles. Dans [16], l'étude de l'immunité d'un convertisseur analogiquenumérique (ADC) embarqué dans un microcontrôleur a permis d'identifier le cœur numérique comme étant une source de perturbation pour l'ADC. Ces perturbations agissent sur le bloc comparateur de l'ADC et conduisent à des erreurs de conversion.

Conclusion

Dans le cadre de ce chapitre, des notions générales liées à la compatibilité électromagnétique ont été présentées. L'étude de ces éléments permet de comprendre les sources possibles des interférences électromagnétiques ainsi que les modes de couplage de ces perturbations aux circuits et systèmes électroniques. Ensuite, après avoir montré l'accroissement des contraintes CEM avec l'évolution technologique des circuits intégrés, les origines des émissions parasites de ces derniers ainsi que les effets d'une perturbation sur le fonctionnement des différents types de circuits électroniques ont été abordés.

Dans la suite de nos travaux, nous nous intéressons plus précisément à la susceptibilité des circuits intégrés en mode conduit. Nous aborderons notamment sa caractérisation et sa modélisation.

Chapitre 2

Susceptibilité conduite des circuits intégrés

Introduction

La susceptibilité des circuits intégrés dépend de la nature du circuit étudié ainsi que celle de la perturbation électromagnétique subie. En effet, l'immunité d'un circuit varie selon la fonction étudiée (analogique, numérique ou mixte) comme nous l'avons vu dans le chapitre précédent. Le type de la perturbation appliquée, qu'elle soit continue ou transitoire d'une part ou bien conduite ou rayonnée d'autre part, peut aussi avoir une incidence différente sur la même fonction. Du fait de la variabilité de l'étude de la susceptibilité, plusieurs techniques de mesure servant à caractériser l'immunité des circuits intégrés ont été développées. Ainsi, la commission électrotechnique internationale a créé un groupe de travail (groupe SC 47A WG9) formé par différents acteurs industriels et académiques et chargé d'élaborer des normes de mesure de la CEM des circuits intégrés. La normalisation est à la fois utile aux concepteurs et aux usagers du fait qu'elle permet d'établir une référence commune selon laquelle les performances CEM des composants peuvent être jugées. De plus, l'intercompatibilité des circuits assemblés sur une même carte ou équipement peut être vérifiée en se basant sur les données d'immunité et d'émissivité des différents composants. D'autre part, l'effort de la normalisation en termes de techniques de mesure a été accompagné d'un effort de normalisation des modèles CEM. En effet, la modélisation des caractéristiques CEM des circuits intégrés constitue, entre autres, un objectif de la caractérisation par mesure de leurs immunités ou émissivités. Ceci est dû à la demande accrue de la part des concepteurs qui requièrent des modèles CEM fiables pouvant être incorporés dans les flots de conception des circuits afin de réduire les coûts de test et de retour après commercialisation.

Dans ce chapitre, les principales techniques de mesure et les modèles développés pour la caractérisation de l'immunité conduite des composants sont présentés. La notion du critère de susceptibilité est introduite dans un premier temps. Ensuite, quelques techniques normalisées de mesure de l'immunité conduite des composants sont présentées. Finalement, les différentes approches de modélisation de l'immunité sont illustrées tout en présentant les standards existants.

1. Critère de susceptibilité

Un circuit intégré qui subit une perturbation électromagnétique peut présenter des performances CEM acceptables dans le cadre d'une application donnée et médiocres pour une autre application. Du fait de la dépendance des performances CEM de la nature de l'application, un critère précis doit être choisi permettant de sanctionner le bon fonctionnement du circuit selon des seuils prédéfinis à ne pas dépasser. Pour les études d'immunité, un critère de susceptibilité représente une limite du niveau de perturbation subie au-dessus de laquelle les performances de la fonction étudiée sont dégradées. Le choix du critère convenable est souvent critique car il est fortement tributaire de la nature du circuit voire de la fonction étudiée. De plus, le mécanisme de défaillance de la fonction doit être considéré d'un point de vue CEM pour bien choisir le critère.

Pour les circuits numériques, plusieurs critères de susceptibilité peuvent être envisagés. Ainsi, du fait que l'évolution des technologies d'intégration a conduit à la diminution des tensions

d'alimentation et par conséquent des marges de bruit (voir paragraphe 2.2 du premier chapitre), un critère d'immunité peut être appliqué au taux de réjection de l'alimentation dont une variation importante résulte en des erreurs de basculement des portes logiques. D'autre part, une grande partie des circuits intégrés fonctionnent à base d'arbres d'horloge distribuant des fronts d'horloge permettant de synchroniser le séquencement des opérations du circuit. Une perturbation peut donc conduire à des variations de la température du circuit ou l'apparition de couplages capacitifs introduisant des délais supplémentaires de distribution des fronts d'horloge. Ce phénomène est connu sous le nom de *«Skew»* [51] et peut constituer l'objet d'un critère de susceptibilité notamment pour les circuits synchrones.

En ce qui concerne les circuits analogiques, nous avons déjà vu que leur susceptibilité aux agressions électromagnétiques est globalement plus grande que celle des circuits numériques. De ce fait, il est essentiel de faire une étude des spécifications de ces circuits afin de définir les fonctions sensibles et localiser les valeurs nominales à maintenir lors de la perturbation. Le critère de susceptibilité consiste alors à définir un seuil admissible de variation de spécification selon la fonctionnalité attendue du circuit. A titre d'exemple, pour un amplificateur, le critère peut être un niveau de tension d'offset. Pour une boucle à verrouillage de phase (PLL), le critère peut porter sur le niveau de la gigue (*jitter*).

Pour ce qui est des circuits mixtes, constitués à la fois de fonctions analogiques et numériques, le critère peut être placé sur une grandeur analogique (variation d'une tension, forme d'un signal, etc...) ou sur le résultat d'un code numérique. Dans le cas des convertisseurs analogiques-numériques par exemple, les erreurs de conversion ou le changement du rapport signal à bruit peuvent constituer des critères convenables. Le nombre de bits effectifs peut être aussi considéré comme un critère de susceptibilité [52].

2. Techniques de mesure de la susceptibilité conduite

2.1. Injection directe de la puissance (DPI)

La méthode d'injection directe de la puissance ou méthode DPI (*Direct Power Injection*) est une méthode de caractérisation de la susceptibilité conduite des circuits intégrés. Cette méthode fait l'objet de la norme IEC 62132-4 qui a été proposée en 2001, approuvée en 2004 et mise à jour en 2006 [53]. Cette méthode a été initialement définie pour la bande de fréquence 150 kHz-1GHz. Récemment, une proposition a été faite pour étendre la fréquence du test DPI au-delà de 1 GHz. Un travail publié en 2012 consiste à concevoir un PCB spécifique permettant de réaliser des tests DPI jusqu'à 20 GHz pour les circuits intégrés dont le boîtier est de type SOIC8 [54].

La DPI consiste à injecter directement un signal d'agression sur une ou plusieurs broches d'un circuit sous test (DUT). Le standard indique que le signal injecté peut être de type continu (*CW*) ou modulé en amplitude (*AM*). La figure 2.1 illustre les différents instruments constituant un banc de mesure DPI.



Figure 2.1 : Banc d'injection directe de puissance (DPI)

Le signal produit par le générateur RF est amplifié par un amplificateur de puissance avant d'être injecté au circuit testé. L'injection du signal se fait à travers un coupleur directif dont l'utilisation permet de mesurer les deux puissances incidente et réfléchie et par conséquent la puissance absorbée par le DUT. Entre le coupleur et la broche testée, une capacité d'injection est placée. Cette capacité, dite capacité DPI, joue un rôle important car elle permet d'isoler le DUT du système d'injection (amplificateur, générateur RF) d'un point de vue composante continue. Dans certains cas, un té de polarisation peut être utilisé à la place de la capacité. Il permet alors d'appliquer à la fois la tension continue de polarisation provenant de l'alimentation DC et le signal RF de perturbation provenant du générateur.

2.2.Injection par boucle de courant (BCI)

Cette technique sert aussi à caractériser l'immunité conduite des circuits intégrés. Elle est à la base dérivée des tests de validation des systèmes avioniques et automobiles. Elle est aussi normalisée [55] et se base sur le principe du couplage inductif pour faire parvenir la perturbation jusqu'au circuit sous test. Pour cela, une pince d'injection, dans laquelle circule un courant, induit elle-même un courant dans un câble relié à une broche du circuit intégré. Une deuxième boucle, dite pince de relecture et placée plus près du composant, permet de mesurer le courant injecté. Le niveau du courant injecté varie entre 50 mA et 300 mA pour les composants selon le niveau de sévérité souhaité. L'inconvénient de cette méthode est qu'elle requiert une puissance considérable pouvant atteindre 100W afin de générer les courants perturbateurs. La limite fréquentielle de cette technique est semblable à celle du test DPI (1 GHz).

La figure 2.2 illustre le banc de mesure associé à la technique BCI.



Figure 2.2 : Banc d'injection par boucle de courant (BCI)

2.3. Test en cage de Faraday (WBFC)

Les câbles connectés aux circuits imprimés peuvent émettre des perturbations qui atteignent directement les circuits intégrés. A partir de ce principe, la méthode de test en cage de Faraday (*WorkBench Faraday Cage*) a été proposée comme méthode de mesure de l'immunité conduite des circuits intégrés pour une gamme de fréquences d'injection allant de 150 kHz à 1 GHz [56]. La perturbation RF est injectée à travers une impédance de 150 Ω et peut être de type continu ou modulé en amplitude. La cage est une enceinte métallique dans laquelle une carte de dimensions définies est utilisée pour insérer le circuit sous test. La conception de la carte de test est un facteur important dont dépend la qualité des résultats obtenus. Il est préférable que sa conception permette la réduction du bruit du mode commun. La cage sert à isoler le circuit intégré placé à l'intérieur de toute sorte de perturbation électromagnétique extérieure. De plus, tous les signaux accèdent à l'enceinte à travers des filtres afin d'empêcher la transformation de la cage en une cavité résonante dans le cas où ses dimensions deviennent comparables vis-à-vis de la longueur d'onde du signal perturbateur. La figure 2.3 montre une photo de la cage de Faraday.



Figure 2.3 : Cage de Faraday

2.4. Tests d'immunité aux perturbations transitoires

Les signaux d'agression transitoires sont des perturbations impulsionnelles de courte durée. On distingue deux grandes catégories : les décharges électrostatiques (*ESD*) et les transitoires électriques rapides, appelées aussi surcharges électriques (*EOS pour Electrical Over Stress*). Les décharges électrostatiques sont caractérisées par une grande tension pouvant atteindre 15 kV avec un temps de montée très rapide (quelques centaines de picosecondes) et une durée courte de quelques nanosecondes. Par ailleurs, les surcharges électriques ont une tension moins importante mais une durée plus longue pouvant aller jusqu'à 10 ms [12].

Le standard IEC 61000-4-2 propose une méthode de test de l'immunité des circuits intégrés dans le domaine des ESD [57]. Le banc d'injection est basé sur l'utilisation d'un générateur d'impulsions qui permet de faire varier l'amplitude et la largeur de l'impulsion à injecter. La variation de ces deux paramètres permet de couvrir les différents cas d'une agression transitoire. Le signal généré est ensuite injecté à travers un boîtier de réflectométrie temporelle. Cet instrument joue le rôle exact du coupleur directif ; il permet de mesurer les impulsions injectée et réfléchie. Un oscilloscope sert à la fois à surveiller le critère d'immunité et à visualiser les différentes impulsions.

D'autres techniques ont été proposées en se basant sur des stress de type HBM (*Human Body Model*) [58] et CDM (*Charged Device Model*) [59]. La méthode TLP (*Transmission Line Pulsing*) permet de reproduire un stress de type HBM en générant une impulsion en courant [62]. L'utilité de ce banc consiste à donner un moyen de faire un test non destructif permettant d'analyser le comportement des structures de protection contre les ESD avant leur détérioration. La technique VF-TLP (*Very Fast-Transmission Line Pulsing*) [60], permet d'injecter des impulsions plus courtes assimilables à un stress CDM. Ce banc permet de tracer la caractéristique I-V de la structure de protection en vue de son optimisation. Le courant envoyé au composant dans le cas d'un stress de type CDM est plus important que le courant du stress HBM. La figure 2.4 illustre les formes d'onde des courants générés suite à des stress HBM et CDM.



Figure 2.4 : Forme typique d'une onde de type (a) HBM (b) CDM [61]
2.5. Mesure par sonde HFPI

La méthode HFPI (*High Frequency conducted Power Injection*) a été présentée comme une alternative à la méthode DPI [62]. La mesure de l'immunité d'un circuit intégré en se basant sur cette technique consiste à utiliser une sonde de mesure dédiée. La sonde HFPI contient un voltmètre et un ampèremètre RF intégrés dans un boîtier et qui permettent la mesure de la tension et du courant de perturbation de la broche testée. L'avantage de cette technique est qu'elle permet d'estimer la variation de l'impédance de la broche en fonction de la fréquence de la perturbation du fait que les signaux de tension et de courant sont mesurés dans le domaine temporel avec le déphasage entre eux. Toutefois, la mesure de la tension et du courant n'est possible qu'après l'application d'une procédure de calibration de l'impèremètre et du voltmètre en fonction de la fréquence. La sonde HFPI permet d'injecter des perturbations de type CW jusqu'à une fréquence de 3 GHz et une puissance de 30W [63]. Cependant, un support spécifique jouant le rôle d'un plan de masse est nécessaire et doit faire partie du PCB contenant le circuit à tester. La figure 2.5 montre une photo de la sonde HFPI.



Figure 2.5 : Photo de la sonde HFPI[62]

En comparaison à la technique DPI, la méthode HFPI permet de s'affranchir de quelques limitations de la DPI telle que l'influence du chemin d'injection du fait que le couplage du signal RF n'est pas influencé par les éléments du PCB sur lequel le circuit sous test est monté. De plus, la tension et le courant de perturbation sont mesurés. Ainsi, la puissance et l'impédance du circuit au moment de sa défaillance peuvent être aussi déterminées. Le banc de mesure requis lors d'une mesure d'immunité HFPI contient les mêmes instruments qu'un banc de mesure DPI. La figure 2.6 illustre un banc de mesure HFPI.



Figure 2.6 : Banc de mesure HFPI [63]

2.6. Mesure par sonde RFIP

Le principe de mesure de l'immunité conduite des circuits intégrés en utilisant une sonde RFIP (*Resistive RF Injection Probe*) a été proposé comme une alternative à la méthode normalisée DPI [64].Le principe de la mesure consiste à placer une impédance connue Z_p dans le chemin d'injection de la perturbation. Ensuite, en utilisant deux sondes différentielles connectées à un oscilloscope, la tension aux bornes de Z_p et la tension de perturbation entre la masse et la broche testée sont mesurées. La figure 2.7 illustre le principe de la mesure RFIP.



Figure 2.7 : Principe de la mesure RFIP [64]

Le rôle de la sonde différentielle P1 est de permettre le calcul du courant de perturbation. Avec la mesure effectuée par la deuxième sonde P2, la tension de perturbation est déterminée. Par conséquent, l'impédance d'entrée du circuit testé et la puissance de perturbation peuvent être déduites. Cette technique permet ainsi de restituer tous les paramètres d'immunité (tension, courant, impédance d'entrée, puissance absorbée) d'une broche testée d'un circuit intégré soumis à une perturbation de type CW. De ce fait, quatre courbes de susceptibilité du circuit testé en fonction de la fréquence peuvent être restituées au lieu d'une seule courbe de susceptibilité en puissance avec la technique DPI.

Une évolution substantielle de cette technique de mesure a été élaborée dans le cadre de ce travail. Dans le chapitre suivant, les éléments de modification de la technique RFIP seront présentés et notamment le développement d'une sonde de mesure permettant d'assurer la détermination des différents paramètres d'immunité en s'affranchissant de l'utilisation des sondes différentielles. De plus, la caractérisation du banc de mesure RFIP prenant en considération tous les éléments nécessaires à la détermination de ces paramètres sera développée davantage.

3.Modélisation de la susceptibilité

Avec la complexité accrue des modules et des systèmes électroniques, la modélisation est devenue une étape essentielle permettant de réduire le coût et le temps de la commercialisation de produits fiables. La modélisation de la susceptibilité est d'une importance cruciale pour les concepteurs des circuits intégrés ainsi que pour les utilisateurs. En effet, les concepteurs ont intérêt à fournir aux usagers un modèle traduisant l'immunité de leurs circuits afin d'être plus compétitifs sur le marché. Les utilisateurs, à leur tour, bénéficieront de tels modèles comme des boîtes noires pouvant être intégrées dans un environnement de simulation donné. D'autre part, les modèles CEM des composants peuvent être exploités en vue de développer des modèles CEM au niveau équipement et système. De ce fait, il devient possible d'étudier le problème d'obsolescence des circuits par simulation afin d'anticiper l'ampleur de la régression des performances CEM d'un dispositif donné.

Cependant, quelques difficultés sont rencontrées pour la modélisation de la susceptibilité. D'une part, les sources de perturbation sont très diversifiées d'où l'importance de l'identification de la nature de la perturbation en vue de définir le domaine le plus adéquat pour la modélisation (domaine fréquentiel pour les perturbations continues et temporel pour les perturbations transitoires). D'autre part, le fonctionnement d'un circuit intégré change d'une application à l'autre ce qui rend la prédiction de l'immunité tributaire de la nature du circuit ainsi que des critères de susceptibilité qui sont liés à son fonctionnement.

Comme pour les techniques de mesure, un effort de normalisation de la modélisation a été déployé dans le but de produire des standards auxquels se réfèrent les concepteurs pour développer les modèles d'immunité de leurs composants. Nous pouvons citer, entre autres, le projet IEC 62433 de la commission électrotechnique internationale. Ce projet vise à développer des modèles génériques d'émission et de susceptibilité des circuits intégrés pour les perturbations conduites et rayonnées.

Après une introduction de l'état de l'art de la modélisation de la susceptibilité des circuits intégrés, les techniques de modélisation du couplage vont être présentées et les standards déjà établis seront décrits.

3.1.Etat de l'art de la modélisation de la susceptibilité

Plusieurs essais de modélisation de la susceptibilité des circuits intégrés ont été réalisés. Les modèles proposés sont basés sur des approches « boîte noire » et moins souvent « boîte blanche ». Le premier type de modèles consiste en une représentation du comportement d'un circuit intégré sous une forme équivalente tandis que le second type permet de décrire les structures internes du composant à condition de connaître les schémas électriques internes. Ces différents modèles reposent aussi bien sur l'exploitation des résultats de mesure que sur des simulations et peuvent être dérivés d'autres modèles ou standards existants.

En ce qui concerne les modèles basés sur les approches « boîtes blanches », ces derniers requièrent la connaissance de la description physique des composants (les structures internes et le design). Parmi les travaux basés sur cette approche, nous pouvons citer en particulier les études de *Fiori* qui a établi une relation entre la tension d'offset de sortie d'un amplificateur opérationnel et les tensions perturbatrices de mode commun et de mode différentiel [65].

D'autres travaux se sont intéressés à des circuits plus complexes de type circuits mixtes. Ainsi, un modèle d'immunité d'un convertisseur analogique-numérique embarqué dans un microcontrôleur a été réalisé en se basant sur des données du constructeur du composant. La connaissance de ces données a permis d'extraire le modèle des chemins de couplage des perturbations et d'identifier le mécanisme physique causant la défaillance du circuit [16]. Une association du modèle d'émissivité et d'immunité a pu aussi être établie.

Pour des raisons de confidentialité, il est rarement possible d'avoir accès aux structures internes des composants pour bâtir des modèles tels que déjà présentés. Ceci amène dans la majorité des cas à considérer l'approche « boîte noire » comme une approche préférée par les fondeurs qui ne souhaitent pas divulguer des informations concernant le design de leurs circuits. Dans cette optique, la méthodologie consiste à créer des macromodèles faciles à simuler et reproduisant le comportement du circuit vis-à-vis des perturbations.

Plusieurs modèles ont été proposés selon cette approche. Certains modèles requièrent très peu de données et sont de nature analytique, donc permettent d'estimer le seuil de susceptibilité rapidement comme pour une chaîne de portes logiques où l'interférence électromagnétique peut engendrer l'apparition d'erreurs dynamiques. D'autres travaux ont développé des modèles comportementaux. On peut citer le modèle comportemental à base de réseaux de neurones proposé par *Chahine* [66]. Après avoir réalisé l'injection de la perturbation pour différentes fréquences et amplitudes sur chaque entrée du circuit sous test et mesuré sa réponse, l'ensemble des signaux mesurés en entrée et en sortie donne lieu à un réseau de neurones permettant d'extraire un modèle mathématique du circuit testé. Le modèle a été vérifié en faisant des mesures DPI sur l'entrée d'un inverseur.

La mesure de type 'On-Chip' peut aussi être un moyen aidant à l'extraction des modèles comportementaux. A titre d'exemple, des travaux de recherche ont développé un capteur sur puce qui mesure le bruit interne d'une entrée/sortie numérique et restitue une fonction de transfert à partir de laquelle la pénétration du bruit peut être prédite [3].

Une autre piste pour le développement des modèles d'immunité consiste à profiter de l'expérience déjà acquise à partir de la modélisation de l'émission parasite des circuits intégrés. Ainsi, le modèle d'émissivité ICEM peut être modifié de façon à prédire la susceptibilité [38].

L'approche de la modélisation comportementale consiste à considérer le circuit comme étant une boîte noire et ensuite modéliser sa susceptibilité par rapport à une sortie traduisant le comportement du circuit suite à une perturbation. Dans cette optique, l'un des aspects de la modélisation comportementale consiste à établir un modèle simulable de toute la chaîne de mesure et non pas uniquement du circuit sous test. Dans [67], un modèle complet de simulation de la mesure DPI a été introduit. Il prend en compte tous les éléments du banc de mesure ainsi que le circuit sous test et son environnement (carte électronique, alimentation) et permet de prédire le niveau requis de puissance injectée engendrant une perturbation du circuit selon un critère bien défini et jusqu'à 1 GHz. La génération de modèles comportementaux permettant de prédire l'immunité des circuits analogiques non linéaires tout en protégeant la propriété intellectuelle a fait l'objet de l'étude présentée dans [68]. L'avantage de ce travail est qu'il permet d'une part de cacher la *'netlist'* réelle du composant en le substituant avec des réseaux artificiels de neurones et d'autre part de collecter les données fréquentielles des aspects fonctionnel et bruité du circuit non linéaire en se basant sur la simulation.

3.2. Techniques de modélisation du couplage

Afin de modéliser le couplage rayonné qui existe entre une onde électromagnétique et une structure conductrice, plusieurs méthodes numériques peuvent être utilisées. Ces méthodes s'appuient essentiellement sur la résolution des équations de Maxwell et permettent de modéliser l'interaction des champs électromagnétiques avec les objets physiques et leurs environnements. Elles sont applicables dans le domaine fréquentiel ou temporel et font la résolution en se basant sur un maillage volumique ou surfacique des objets considérés. Plusieurs méthodes existent avec des avantages et des inconvénients pour chacune d'entre elles et un domaine d'application bien spécifique en dehors duquel la méthode perd son efficacité. Les méthodes les plus connues sont la méthode des moments (*Method of Moments, MoM*), la méthode des éléments finis (*Finite-Element Method, FEM*) et la méthode des différences finies dans le domaine temporel (*Finite-Difference Time-Domain, FDTD*). Ces trois méthodes sont comparées en deux tableaux dans l'ouvrage de *Davidson* [69]. Le premier tableau concerne les problèmes des régions ouvertes (problèmes de radiation et de diffusion) et le second s'intéresse aux problèmes des ondes guidées. Bien qu'elles soient puissantes et efficaces, ces méthodes sont complexes et leur utilisation est coûteuse.

Les ondes électromagnétiques provenant d'une source de perturbation parviennent généralement vers les zones sensibles du circuit intégré en traversant les lignes de transmission. L'analyse du couplage des ondes avec les lignes de transmission s'avère donc utile. Les couplages capacitifs et inductifs mutuels sont estimés à l'aide de modèles de diaphonie. Les pertes peuvent être prises en compte ainsi que les discontinuités des pistes (modélisées par des circuits passifs). En hautes fréquences, un couplage important peut avoir

lieu sur les pistes courtes et même sur les broches du circuit intégré et la puissance couplée est décorrélée de la longueur des pistes [70].

Pour ce qui est de la modélisation des chemins de couplage conduits, plusieurs techniques sont envisageables. D'abord, les boîtiers des circuits intégrés constituent le support principal par lequel la perturbation se propage et atteint la fonction sensible. De ce fait, un modèle du boîtier doit être établi et intégré dans le modèle d'immunité global du composant. De façon générale, les boîtiers sont caractérisés par leurs paramètres RLC ainsi que les couplages inductifs et capacitifs existant entre les broches. En se basant sur les méthodes numériques, un maillage tridimensionnel du boîtier peut être utilisé pour extraire ces différents paramètres. L'extraction du modèle RLC des structures contenant des éléments métalliques et diélectriques est aussi possible en appliquant une méthode numérique dite PEEC (*Partial Element Equivalent Circuit*) [71] qui est une méthode de modélisation 3D valide jusqu'à la fréquence maximale déterminée par le maillage.

D'autre part, les phénomènes basés sur la transmission et la réflexion d'une onde peuvent conduire à l'extraction de modèles suite à l'utilisation d'une technique de mesure appropriée. En effet, ces phénomènes peuvent être étudiés à la fois dans le domaine temporel et fréquentiel selon la technique de mesure à utiliser.

La réflectométrie dans le domaine temporel (*Time Domain Reflectometry*) et la mesure TDT (*Time Domain Transmission*) sont deux méthodes temporelles [72]. La première méthode permet de donner un modèle RLC d'une ligne de transmission quelconque ou d'une broche testée. La deuxième technique permet d'estimer la nature de la diaphonie qui existe entre deux broches données d'un boîtier. Il est aussi possible d'appliquer ces méthodes sans la puce du circuit intégré afin de déduire le modèle du chemin de couplage défini par le boîtier. Dans le domaine fréquentiel, la mesure des paramètres S à l'aide d'un analyseur de réseaux (*VNA pour Vector Network Analyzer*) permet de déduire un circuit électrique équivalent du chemin de couplage correspondant à la broche mesurée. De plus, l'utilisation d'un impédancemètre permet d'évaluer la variation de l'impédance d'entrée d'une broche donnée en fonction de la fréquence.

3.3. Standards de modélisation de l'immunité

3.3.1. Modèle IBIS

Le modèle IBIS (*Input/Output Buffer Information Specification*) [28] a été développé par Intel en 1993. C'est un modèle comportemental qui s'intéresse à l'étude de l'effet des blocs entrées/sorties du circuit et du boîtier sur les signaux le traversant. L'approche suivie est donc une approche boîte noire qui ne nécessite pas la connaissance de la structure interne du circuit. Dans ce contexte, ce modèle est convenable dans la mesure où il se présente sous forme de fichiers de données de type texte rassemblant les informations techniques sur les entrées/sorties du circuit. La portabilité sur les différentes plateformes de simulation ainsi que la réduction des temps de simulation sont les objectifs les plus pertinents à réaliser via le recours à ce modèle.

Un fichier de spécifications IBIS contient plusieurs informations. Nous pouvons citer, entre autres :

- Les données générales du circuit
- Le modèle électrique du boîtier (*modèle RLC en général*)
- La liste des broches (*appelée pinout*)
- Les tables décrivant les caractéristiques courant-tension des diodes de protection ESD

La figure 2.8 illustre un modèle IBIS d'un driver CMOS standard.



Figure 2.8 : Modèle IBIS d'un driver CMOS standard

Le modèle est convenable pour la simulation de l'intégrité des signaux mais il reste insuffisant pour réaliser des simulations CEM car il ne prend pas en compte certains critères comme les variations des tensions d'alimentation dues à l'activité interne du composant (bruit de commutation simultanée). Il faut aussi rajouter que ce modèle est ouvert ce qui permet d'apporter des améliorations d'une version à l'autre dans le but de pouvoir l'intégrer dans les simulations électromagnétiques.

3.3.2. Modèle IMIC

Le modèle IMIC (*I/O Interface Model for Integrated Circuits*) a été défini par la JEITA (*Japan Electronics and Information Technology Industries Association*) et publié en mars 2001 [73]. Ce modèle est venu remédier à certaines lacunes du modèle IBIS en offrant la possibilité d'y rajouter quelques informations complémentaires. A titre d'exemple, il est possible de commander les transistors de sortie avec des modèles de formes d'onde et aussi de rajouter des réseaux RL dans les rails d'alimentation de ces transistors. Ce modèle se présente sous forme de circuits écrits en format SPICE et couvrant la totalité ou une partie des buffers entrées/sorties ainsi que le boîtier. Les données du modèle sont répertoriées sous trois sections : circuit intégré, boîtier et modules. Cette classification permet aux concepteurs de travailler sur chaque partie séparément. Néanmoins, l'inconvénient majeur du modèle IBIS, à savoir la négligence de l'effet de l'activité interne du circuit, n'a pas été résolu avec le modèle IMIC. La figure 2.9 montre l'architecture du modèle IMIC.



Figure 2.9: Exemple d'un modèle IMIC

3.3.3. Modèle ICIM-CI

Le modèle ICIM-CI (*Integrated Circuits Immunity Model-Conducted Immunity*) est une composante du modèle ICIM servant à modéliser l'immunité des circuits intégrés dans le cas où les perturbations sont de nature conduite [30]. Dans le cadre du projet IEC 62433, le modèle ICIM est actuellement en voie de normalisation pour l'immunité conduite et encore en développement pour l'immunité rayonnée. L'idée consiste à définir une méthodologie générique permettant de créer un modèle comportemental de l'immunité d'un circuit intégré en prenant en compte les aspects de sa fonctionnalité. La figure 2.10 représente un schéma bloc du modèle ICIM-CI tel qu'il a été proposé. L'architecture de ce modèle est donc basée sur deux blocs.



Figure 2.10 : Structure du modèle ICIM-CI

Le bloc PDN (*Passive Distribution Network*) sert à établir le lien entre les perturbations RF externes et les perturbations résiduelles internes. Il est principalement constitué d'éléments passifs tels que les résistances, les condensateurs et les inductances. Il est aussi possible d'y inclure les diodes de protection mais ceci n'est pas obligatoire. Le rôle du PDN est de faire une description du réseau d'alimentation ainsi que la modélisation du boîtier du circuit intégré et des interconnexions aboutissant à la fonction intégrée sensible qui représente l'objectif de

l'étude d'immunité. D'une manière simplifiée, ce bloc représente l'impédance d'entrée de la broche testée.

Quant au bloc IB (*Immunity Behaviour*), il sert à modéliser la réponse du circuit intégré à la perturbation subie. Il est essentiellement formé par des éléments actifs qui représentent la puce du circuit intégré. Ce bloc fournit une sortie comportementale qui peut être comparée à un critère de susceptibilité prédéfini dans le but d'établir les courbes de susceptibilité dans la gamme des fréquences de l'application concernée. Le contrôle de la défaillance peut être effectué de différentes manières. En effet, le bloc de détection qui sert à surveiller le critère de susceptibilité peut être incorporé à l'intérieur du bloc IB ; le résultat ainsi obtenu est sous forme d'une sortie « tout ou rien » valable uniquement pour un critère spécifique. Autrement, la détection peut être effectuée en dehors du bloc IB ce qui permet de garder la sortie comportementale pour une comparaison avec n'importe quel critère. Ce dernier choix offre à l'utilisateur du modèle une flexibilité au niveau de l'interprétation de la sortie du bloc IB.

Dans le cadre de nos travaux, nous nous sommes basés sur la structure du modèle ICIM-CI pour développer le modèle d'immunité d'un convertisseur analogique-numérique embarqué dans un microcontrôleur. Les résultats correspondant à la modélisation seront présentés dans le dernier chapitre de ce manuscrit.

Conclusion

Dans ce chapitre, les principales techniques de mesure de la susceptibilité conduite des circuits intégrés ont été décrites. Ceci permet de situer la technique développée dans le cadre de la thèse parmi ces différentes techniques afin de pouvoir dégager ses avantages et ses inconvénients lors d'une étude comparative. D'autre part, du fait que la mesure de l'immunité des circuits intégrés sert de base à la modélisation de leur susceptibilité, une étude sur les différentes techniques de modélisation ainsi que les standards établis a été présentée.

Dans le chapitre suivant, la présentation et la caractérisation de la technique RFIP améliorée ainsi que du banc de mesure associé va être présentée en détails. Le dernier chapitre sera ensuite consacré à la mesure et la modélisation de l'immunité d'un convertisseur analogique-numérique en se basant sur les techniques RFIP et DPI ainsi que sur la méthodologie du modèle ICIM-CI.

Chapitre 3

Méthode RFIP : Caractérisation de la sonde utilisée et du banc de mesure

Introduction

Comme nous l'avons montré, plusieurs techniques de mesure permettent de caractériser la susceptibilité conduite des composants et équipements électroniques. Ce chapitre présente la caractérisation et la validation d'une nouvelle technique de mesure de la susceptibilité conduite des composants électroniques, reposant sur une évolution de la technique RFIP présentée dans le chapitre 2.

1. Présentation de la technique RFIP

1.1. Principe de la mesure

La méthode de mesure d'immunité par sonde RFIP permet de déterminer les paramètres principaux de l'immunité d'un circuit intégré au niveau de la broche testée. Ces paramètres sont la puissance absorbée, la tension et le courant de perturbation nécessaires pour mettre en défaut le circuit ainsi que la valeur de l'impédance de sa broche testée au moment de la défaillance. De ce fait, cette technique représente une extension de la méthode DPI et permet de restituer de plus des données complémentaires aidant à une meilleure analyse de l'immunité.

Comme exposé au chapitre 2, le principe de cette technique consiste à faire une mesure différentielle de tension aux bornes d'une résistance dont la valeur d'impédance est connue. Dans la première version présentée par J-L. Levant [64], cette mesure différentielle est assurée par l'utilisation de deux sondes RF différentielles connectées à un oscilloscope. Le travail réalisé dans le cadre de nos travaux consiste à proposer une évolution majeure de la technique RFIP. Ainsi, nous allons développer et caractériser une sonde de mesure appelée sonde RFIP sous la forme d'une carte électronique simple comportant la résistance de mesure et deux blocs amplificateurs identiques à base de transistors MOSFET permettant la mesure différentielle recherchée. Cette évolution apporte plusieurs avantages. La sonde RFIP est une carte électronique de petite taille, peu dispendieuse et facile à mettre en œuvre. Son utilisation permet de s'affranchir notamment de l'utilisation des sondes RF différentielles qui peuvent être relativement chères.

Le banc de mesure RFIP est constitué d'équipements généralement utilisés lors d'une mesure DPI. La procédure de la mesure RFIP est semblable à celle de la DPI avec quelques petites différences.

La figure 3.1 montre respectivement les schémas-blocs des bancs de mesure DPI et RFIP.



Figure 3.1 : (a) Schéma-bloc d'un banc de mesure DPI (b) Schéma-bloc du banc de mesure RFIP

Dans le cadre d'une mesure DPI, on injecte la puissance de perturbation à travers une capacité placée en amont de la broche à agresser dite capacité DPI. Ensuite, un coupleur associé à un wattmètre permet de mesurer les puissances injectée et réfléchie et donc la puissance absorbée par le circuit sous test au moment de l'apparition du défaut. Pour la mesure RFIP, l'ensemble « coupleur + wattmètre » est remplacé par la sonde RFIP dont les deux sorties sont connectées à un oscilloscope afin de mesurer les deux tensions aux bornes de la résistance. Aussi bien dans le cas de la méthode DPI que RFIP, un té de polarisation peut être utilisé pour assurer à la fois l'injection du signal RF et la polarisation DC du circuit testé.

Afin d'extraire les courbes de susceptibilité du circuit testé, un ensemble d'opérations doit être effectué. La figure 3.2 illustre l'organigramme de la mesure RFIP.

Pour une fréquence donnée, le signal de perturbation est injecté avec une puissance incidente initiale minimale. On augmente ensuite la valeur de la puissance incidente tout en surveillant le critère d'immunité. Lorsque le seuil d'immunité est atteint, on sauvegarde la fréquence ainsi que les dernières valeurs des paramètres d'immunité c'est-à-dire la tension, le courant, la puissance absorbée et l'impédance calculés aux bornes du composant sous test. Cette opération est répétée pour toutes les fréquences de test. A l'issue de la mesure, nous pouvons tracer les quatre courbes de susceptibilité correspondant aux différents paramètres relevés.



Figure 3.2 : Organigramme de la mesure RFIP

1.2. Extraction des paramètres d'immunité

La figure 3.3 représente les différents éléments du banc de mesure RFIP ainsi que les courants et les tensions y circulant.



Figure 3.3 : Courants et tensions circulant dans le banc de mesure RFIP

Plusieurs étapes sont nécessaires pour déterminer les paramètres d'immunité RFIP d'un composant. La première étape concerne la mesure des tensions V_{ch1} et V_{ch2} ainsi que le déphasage entre elles à l'aide d'un oscilloscope. La deuxième étape consiste à calculer à partir de ces trois grandeurs, la tension V_{DUT} et le courant I_{DUT} au niveau du composant sous test. Il est enfin possible par une dernière étape de calcul de déterminer la puissance P_{DUT}

et l'impédance d'entrée du composant Z_{DUT} . La mesure des tensions de part et d'autre de l'impédance Z_p se fait par le biais de deux blocs nommés AMP1 et AMP2 jouant le rôle d'amplificateurs de mesure. L'étude de la conception de ces blocs sera détaillée ultérieurement. Chaque bloc amplificateur est représenté par un quadripôle et nous pouvons par la suite exploiter la théorie des réseaux pour lier les courants et tensions de sortie à ceux d'entrée. Dans notre cas, nous choisissons d'utiliser les paramètres Z.

Pour être en conformité avec la convention utilisée pour les courants dans un quadripôle, ces derniers sont considérés toujours rentrants.

La sonde RFIP et l'oscilloscope permettent de mesurer les valeurs des tensions V_{ch1} et V_{ch2} qui représentent les données élémentaires du modèle de calcul des paramètres d'immunité. Le té de polarisation assure le découplage entre la tension DC et le signal RF et joue en même temps le rôle de la capacité d'injection DPI à travers laquelle la broche testée est agressée par la perturbation provenant du générateur. La perturbation est par la suite acheminée à la broche testée à travers le câble coaxial.

La technique repose sur le principe suivant : à partir des tensions V_{ch1} et V_{ch2} récupérées sur un oscilloscope numérique avec la valeur du déphasage entre elles, nous déduisons les valeurs de V_1 , V_2 , I_1 et I_2 et par conséquent celles de I_{zp} et de la chute de tension V_p . De la même façon, connaissant V_2 et I_{zp} , il est alors possible de déterminer V_3 et I_3 et à posteriori la tension V_{DUT} et le courant I_{DUT} à l'entrée du circuit sous test.

Chaque constituant de la chaîne de mesure, allant de l'oscilloscope jusqu'au DUT, doit être caractérisé séparément à l'aide de mesures de paramètres S. La caractérisation de la sonde RFIP ainsi que les autres constituants du banc de mesure sera détaillée davantage dans la suite de ce chapitre.

Tous les paramètres S sont ensuite convertis en paramètres Z en utilisant les formules de conversion adéquates [74]. Connaissant la tension et le courant à l'entrée de chaque bloc considéré comme un quadripôle, la tension et le courant de sortie peuvent être déduits en se basant sur ses paramètres Z. Ce calcul est répété autant de fois que le signal traverse un élément du banc de mesure.

Etant donné V_{ch1} et V_{ch2}, I_{ch1} et I_{ch2} sont donnés par :

$$I_{ch1} = -V_{CH1}/Z_{01}$$
(3.1)

$$I_{ch2} = -V_{CH2}/Z_{02} \tag{3.2}$$

 Z_{01} et Z_{02} sont respectivement les impédances d'entrées des canaux 1 et 2 de l'oscilloscope. Les tensions V_1 et V_2 aux bornes de Z_p sont donnés par :

$$V_{1} = I_{1} \times Z_{11a} + I_{CH1} \times Z_{12a}$$
(3.3)

$$V_2 = I_2 \times Z_{11b} + I_{CH2} \times Z_{12b}$$
(3.4)

Avec:

$$I_{1} = \frac{(V_{CH1} - Z_{22a} \times I_{CH1})}{Z_{21a}}$$
(3.5)

$$I_{2} = \frac{(V_{CH2} - Z_{22b} \times I_{CH2})}{Z_{21b}}$$
(3.6)

Où $[Z_{ija}]$ et $[Z_{ijb}]$ sont respectivement les paramètres Z des amplificateurs 1 et 2. Le même principe est suivi pour le calcul de V₃ et I₃ à la sortie du té de polarisation et V_{DUT} et I_{DUT} à l'entrée du DUT. Les équations (3.7) et (3.8) permettent de calculer V_{DUT} et I_{DUT}.

$$I_{DUT} = \frac{-(V_3 - Z_{11c} \times I_3)}{Z_{12c}}$$
(3.7)

$$V_{DUT} = -I_{DUT} \times Z_{22c} + I_3 \times Z_{21c}$$
(3.8)

 $[Z_{ijc}]$ étant les paramètres Z du câble coaxial.

Finalement, l'impédance et la puissance transmise à l'entrée du DUT peuvent être déduites par les équations (3.9) et (3.10) :

$$Z_{DUT} = \frac{V_{DUT}}{I_{DUT}}$$
(3.9)

$$P_{DUT} = \operatorname{Re}\left\{ \frac{(V_{DUT} \times conj(V_{DUT}))}{Z_{DUT}} \right\}$$
(3.10)

1.3. Validation du modèle d'extraction des paramètres d'immunité par simulation

Les équations définies dans la section précédente représentent un modèle mathématique d'extraction des paramètres d'immunité d'un circuit sous test soumis à une perturbation de type conduit. Ce modèle est implémenté dans un logiciel de calcul numérique (Matlab) afin de faciliter la détermination et le traitement des résultats de mesure. Toutefois, avant de l'appliquer à des mesures RFIP sur des charges réelles et analyser ainsi les résultats obtenus, le modèle de calcul est d'abord validé par simulation.

Un banc de mesure virtuel a été élaboré dans le logiciel ADS (*Advanced Design System*, *Agilent*) afin de reproduire le banc de mesure RFIP. La simulation permet d'obtenir les valeurs de V_{DUT} , I_{DUT} et P_{DUT} . De même, les amplitudes des tensions V_{ch1} et V_{ch2} ainsi que la valeur du déphasage entre elles sont obtenues à partir de la même simulation. Ensuite, ces données sont injectées dans le modèle de calcul Matlab et les différentes valeurs calculées pour les paramètres au niveau du DUT sont comparées à celles obtenues par simulation ADS. La figure 3.4 illustre les opérations à suivre afin de réaliser cette validation en simulation.



Figure 3.4 : Organigramme de la validation du modèle de calcul par simulation

Les éléments du banc de mesure virtuel sont montrés à la figure 3.5. Une résistance de 50 Ω a été placée comme charge et la simulation permet de récupérer les valeurs de la tension, du courant et de la puissance à l'entrée de la charge. Des fichiers de paramètres S mesurés sont employés pour reproduire le comportement des éléments du banc de mesure en fonction de la fréquence. Chaque bloc de paramètres S mesurés est utilisé à la fois dans le simulateur ADS ainsi que dans le script de calcul Matlab. Pour l'impédance Z_p , il n'est pas utile d'utiliser un bloc de paramètres S comme pour les autres constituants du banc de mesure. Un modèle électrique de la résistance est ainsi utilisé. Bien évidemment, l'équation donnant l'impédance de la résistance est utilisée dans le code Matlab de calcul des paramètres d'immunité.



Figure 3.5 : Banc de mesure virtuel en simulation

Une simulation de type « *Harmonic Balance* » est effectuée afin de tracer dans le domaine temporel les différents courants et tensions obtenus pour une fréquence donnée. En effet, l'analyse transitoire n'est pas possible avec l'utilisation de blocs décrits par des paramètres S définis dans le domaine fréquentiel.

La figure 3.6 illustre la comparaison entre les valeurs calculées par Matlab et les valeurs extraites par la simulation ADS pour les différents paramètres (tension, courant, puissance et impédance). La tension et le courant sont en valeur efficace et la puissance de test injectée par le générateur RF vaut 0 dBm.



Figure 3.6 : Validation du modèle de calcul des paramètres par simulation

Les résultats obtenus montrent que tous les paramètres ont été restitués avec une bonne précision. Nous pouvons donc nous baser sur les équations (3.7) à (3.10) pour estimer les paramètres d'immunité du DUT lors d'une mesure RFIP. Les écarts visibles sur quelques fréquences sont dus au fait que nous nous sommes placés dans un cas réel de mesure où les tensions V_{ch1} et V_{ch2} sont renseignées avec une précision de 0,01 mV. L'amélioration de la précision de ces tensions permet donc de réduire les écarts observés.

Dans cette configuration précise, c'est-à-dire en utilisant une charge de 50 Ω et une puissance injectée de 0 dBm, la courbe de puissance P_{DUT} nous permet d'estimer les pertes en puissance du banc de mesure RFIP. Ces pertes sont principalement dues à une désadaptation de la ligne avec l'impédance Z_p (résistance de 10 Ω dans ce cas) placée sur le parcours de la perturbation. Nous pouvons déduire que les pertes en puissance injectée augmentent en fonction de la fréquence de mesure. Jusqu'à 100 MHz, ces pertes sont estimées à environ 1 dB mais augmentent progressivement avec la fréquence pour atteindre un niveau de 6 dB à 900 MHz. Le choix de la valeur de Z_p sera donc un point important afin de limiter les pertes de puissance injectée introduite par la présence de la sonde RFIP.

2. Etude et caractérisation de la sonde RFIP

La technique RFIP étant basée sur l'utilisation de la sonde de mesure des tensions aux bornes de la résistance, un soin particulier va donc être attribué à l'étude de cette sonde. En effet,

tous les autres éléments du banc de mesure sont classiques et leur caractérisation ne nécessite pas la réalisation de tâches particulières autre que la mesure de leurs paramètres S. De ce fait, la sonde RFIP, qui est formée des deux blocs amplificateurs identiques et de la résistance d'impédance Z_p , sera étudiée dans les sections suivantes par simulation et par mesure. Aussi, les étapes de conception et de caractérisation de la sonde seront détaillées et le banc de mesure RFIP sera caractérisé dans sa totalité en vue de réaliser des mesures d'immunité sur des circuits complexes. La sonde RFIP sera enfin utilisée pour mesurer l'impédance de composants passifs connus. Ces résultats permettront de valider le fonctionnement de la sonde et d'énoncer quelques limites de fonctionnement de cette dernière.

2.1. Cahier des charges de la sonde RFIP

Du fait que la technique RFIP a été proposée comme une méthode de mesure alternative à la méthode DPI, la sonde de mesure développée doit répondre à certains critères en termes de fréquence et de puissance injectée de perturbation. Trois critères ou caractéristiques importants doivent être pris en considération.

- Premièrement, la sonde doit être placée dans la chaîne de mesure en minimisant ses pertes d'insertion. C'est-à-dire que la sonde doit atténuer le moins possible le signal de perturbation injecté au circuit. Nous allons présenter, par la suite, la conception de la sonde permettant d'atteindre cet objectif et ensuite valider ce choix par mesure et simulation.
- Deuxièmement, le banc de mesure RFIP doit assurer la caractérisation de l'immunité conduite d'un circuit intégré donné jusqu'à une fréquence de 1 GHz, similairement à la fréquence du test DPI normalisé. Ceci implique la restitution de quatre courbes de susceptibilité correspondant chacune à un paramètre d'immunité mesuré avec la meilleure précision possible au plus près de la broche agressée. Pour ce faire, nous allons montrer les différentes étapes de caractérisation de la sonde RFIP permettant d'améliorer la précision des résultats d'immunité calculés notamment en se basant sur des techniques de « de-embedding ».
- Troisièmement, le banc de mesure RFIP doit assurer la caractérisation de l'immunité conduite d'un composant pour des puissances de perturbation de l'ordre de 25 dBm. Cette limite en puissance a été définie en considérant les puissances nécessaires pour perturber un convertisseur analogique numérique embarqué dans un microcontrôleur. L'étude de l'immunité de ce dernier fait l'objet du chapitre 4 de ce document.

2.2. Conception des blocs amplificateurs de la sonde RFIP

La sonde RFIP consiste en un circuit imprimé (PCB) classique sur substrat FR4 avec des composants montés en surface (composants CMS). Le schéma électrique de la sonde a été proposé par Jean-Luc Levant de la société ATMEL Nantes avec qui nous avons collaboré. Il contient deux blocs amplificateurs identiques placés de part et d'autre d'une résistance dont l'impédance est à caractériser en fonction de la fréquence. Les deux blocs amplificateurs ont donc le même schéma électrique et représentent les éléments essentiels de la sonde puisqu'ils

permettent la mesure des tensions aux bornes de la résistance. Le schéma électrique d'un bloc amplificateur est présenté à la figure 3.7.



Figure 3.7: Schéma électrique du bloc amplificateur

Le schéma de l'amplificateur présenté dans la figure 3.7 s'articule autour d'un transistor MOSFET à double grille (transistor BF 998 de chez NXP [75]). Ce transistor contient deux grilles dont l'une est réservée à l'entrée des signaux RF (grille G_1) et l'autre sert à polariser le transistor (grille G_2). Cette grille peut aussi être utilisée dans des applications du contrôle du gain ou de conversion de fréquences. La source est quant à elle reliée à la masse ce qui permet de réaliser un montage source commune équivalent à un montage amplificateur de tension. Le drain est directement connecté à la sortie via un condensateur de découplage.

La polarisation de la grille G_2 avec un potentiel constant sert à réduire les pertes du gain engendrées par l'effet Miller. Cet effet consiste en une augmentation de la capacité d'entrée équivalente d'un amplificateur due à l'amplification de la capacité parasite entre l'entrée et les terminaux de sortie [76]. L'augmentation de la capacité parasite, dite capacité de Miller, peut avoir pour effet dans notre cas de diminuer l'impédance d'entrée de l'amplificateur ce qui est tout à fait indésirable par rapport à l'utilité de la sonde RFIP comme étant une sonde de mesure. En effet, il est préférable de réduire au maximum les courants partant dans les blocs amplificateurs afin de faire parvenir le maximum de courant de perturbation au circuit sous test, et donc de limiter les pertes d'insertion de la sonde RFIP.

De plus, la structure interne en cascode du transistor à double grille contribue à l'amélioration de la réponse de l'amplificateur en hautes fréquences. En effet, l'inconvénient d'un

amplificateur de tension classique est que sa bande passante est réduite à cause des capacités parasites. Les concepteurs relient généralement sa sortie à un autre étage amplificateur à drain commun (suiveur en tension) ou à grille commune (suiveur en courant) afin d'obtenir une réponse plus favorable en fréquence. Le transistor à double grille incorpore en interne cette association « source commune / grille commune » ce qui permet de miniaturiser le bloc amplificateur en réduisant le nombre de composants requis et ainsi réduire la taille du PCB de la sonde RFIP.

2.3. Etude et caractérisation des blocs amplificateurs

Un prototype de la sonde RFIP a été réalisé afin de valider sa conception, comprendre les points clés de la mesure et enfin déterminer des voies d'amélioration de ses performances.

2.3.1. Mesure des paramètres S des blocs amplificateurs

Du fait que le modèle de calcul des paramètres d'immunité RFIP est basé sur les paramètres S mesurés des différents éléments du banc de mesure, une mesure des paramètres S des deux blocs amplificateurs a été effectuée en utilisant l'analyseur de réseau vectoriel. Pour cette mesure, la résistance d'impédance Z_p a été déconnectée. Ainsi, il devient possible de caractériser les deux amplificateurs séparément entre les ports d'entrée et de sortie de chaque bloc.La figure 3.8 illustre le principe de la mesure des paramètres S du bloc amplificateur.



Figure 3.8 : Mesure des paramètres S (a) Déconnexion de Z_p (b) Mesure au VNA

Le VNA utilisé permet de faire la mesure sur une gamme de fréquences allant de 5 Hz à 3 GHz et avec des puissances incidentes pouvant atteindre 10 dBm au maximum. Il a été calibré au préalable en se basant sur le standard SOLT (*Short, Open, Load, Thru*).

2.3.2. Paramètres S mesurés

Les paramètres S mesurés des deux blocs amplificateurs sont reportés à la figure 3.9. Les paramètres S_{11} et S_{22} représentent les paramètres de réflexion aux ports 1 et 2, respectivement, et les paramètres S_{21} et S_{12} donnent une idée sur la transmission directe et inverse à travers le bloc amplificateur.



Figure 3.9 : Paramètres S mesurés des blocs amplificateurs

Bien que les deux amplificateurs soient identiques, nous pouvons observer qu'il existe quelques différences entre les paramètres S notamment pour les fréquences supérieures à 100 MHz. Ceci met en évidence l'importance de la caractérisation de chaque amplificateur séparément afin d'améliorer la précision du calcul des paramètres d'immunité lors d'une mesure RFIP.

Les paramètres S_{11} et S_{21} relatifs à la réflexion et la transmission au niveau du port d'entrée de l'amplificateur donnent des indications sur quelques aspects de la sonde RFIP. En effet, la valeur du paramètre S_{21} est constante sur la quasi-totalité de la bande des fréquences de mesure. De même, la simulation montre que le rapport entre la tension de sortie et la tension d'entrée de l'amplificateur est aussi constant sur cette gamme de fréquences. Le paramètre de réflexion S_{11} , quant à lui, est nul jusqu'à une fréquence proche de 200 MHz. La figure 3.10 illustre le module et la phase du paramètre S_{11} mesuré du bloc amplificateur.



Figure 3.10 :(a) Module du paramètre $S_{11}(b)$ phase du paramètre S_{11}

Le module du paramètre S_{11} est égal à 1 jusqu'à une fréquence égale à 200 MHz et sa phase est nulle jusqu'à 10 MHz, ce qui correspond à un circuit ouvert à l'entrée des blocs amplificateurs. Ce résultat valide le choix de la conception de l'amplificateur en se basant sur le transistor MOSFET à haute impédance d'entrée. Ainsi, le courant qui part dans les blocs amplificateurs est très faible voire négligeable devant le courant qui traverse la sonde vers le circuit testé. Toutefois, au-delà de 10 MHz, la phase décroît pour atteindre -180° à 1 GHz. Ce déphasage correspond à la phase du tronçon de ligne utilisé pour la mesure au VNA des paramètres S. La figure 3.11 montre l'emplacement de la piste d'interconnexion prise en compte lors de la mesure des paramètres S de l'amplificateur 1.



Figure 3.11 : Emplacement de la piste d'interconnexion

En utilisant la simulation ADS, le déphasage engendré par un modèle générique d'une ligne de transmission peut être estimé et soustrait de la phase mesurée pour le paramètre de réflexion. Cela conduit à une phase quasi-nulle sur la totalité de la gamme des fréquences de mesure ce qui confirme qu'il s'agit bien d'un circuit ouvert à l'entrée des blocs amplificateurs.

Ce tronçon de ligne a un effet sur les différents paramètres S mesurés des deux blocs amplificateurs. De ce fait, préalablement à l'extraction des paramètres RFIP, un processus de « de-embedding » doit être appliqué aux paramètres S des blocs amplificateurs afin d'enlever l'effet de ces lignes de transmission supplémentaires. Plus de détails sur le de-embedding sera donné dans la suite de ce chapitre.

2.4. Choix de la valeur de Z_p

Après avoir étudié les blocs amplificateurs, l'élément restant de la sonde RFIP est la résistance d'impédance Z_p aux bornes de laquelle la mesure différentielle est effectuée. En effet, afin de bien choisir la valeur de cette résistance, un bon compromis doit être réalisé entre deux facteurs :

- L'impédance maximale mesurable par la sonde RFIP
- Les pertes d'insertion provoquée par cette dernière.

Concernant le premier point, il est assez évident de comprendre que plus la valeur de l'impédance Z_{DUT} est grande, plus le courant I_{Zp} circulant dans l'impédance Z_p sera faible. Un courant faible engendrera automatiquement une différence de potentiel V_p faible et donc des tensions V_{ch1} et V_{ch2} d'amplitude très proche. L'oscilloscope utilisé mesure les amplitudes de

 V_{ch1} et V_{ch2} avec une certaine précision. Si la différence d'amplitude entre V_{ch1} et V_{ch2} devient de l'ordre de grandeur de la précision de l'oscilloscope, alors le calcul de l'impédance Z_{DUT} sera erroné. Afin d'illustrer ce problème, la figure 3.12 présente une configuration très basique en basse fréquence d'une mesure d'impédance en utilisant la sonde RFIP.



Figure 3.12 : Influence de la valeur de Z_p sur la mesure de Z_{DUT}

Considérons le cas où $V_p = 0,2 \text{ mV}$ (valeur minimale que l'oscilloscope peut mesurer) et $V_{DUT} = V_2 = 1 \text{ V}$. Déterminons maintenant pour trois valeurs de Z_p différentes (1 Ω , 10 Ω et 50 Ω)l'impédance maximale calculable à partir d'une mesure utilisant la sonde RFIP. Pour une résistance de 1 Ω , 10 Ω et 50 Ω , les courants minimaux mesurables sont respectivement : 200 μ A,20 μ A et 4 μ A conduisant à des impédances Z_{DUT} maximales respectivement égales à : 5 k Ω , 50 k Ω et 250 k Ω . Ainsi, l'augmentation de la valeur de la résistance d'impédance Z_p permet d'augmenter la limite maximale de valeur d'impédance pouvant être mesurée avec la technique RFIP.

Concernant le deuxième point, la figure 3.13-(b) illustre le paramètre de transmission de la sonde RFIP pour les trois valeurs de Z_p considérées. Ces résultats sont issus d'une simulation ADS de la sonde de type « S parameters » en se basant sur les paramètres S mesurés des deux blocs amplificateurs et en mettant 50 Ω à leurs sorties (voir figure 3.13-(a)).



Figure 3.13 :Simulation du paramètre de transmission de la sonde RFIP (a) Modèle de la simulation(b) Résultats pour différentes valeurs de Z_p

Les courbes obtenues montrent que la valeur du paramètre de transmission directe diminue en augmentant la valeur de Z_p ce qui correspond à une augmentation des pertes d'insertion de la sonde.

Un compromis doit être fait afin pour minimiser les pertes d'insertion de la sonde tout en permettant une mesure d'impédance Z_{DUT} relativement élevée. Le bon compromis est réalisé en utilisant une résistance ayant une valeur de 10 Ω du fait que cette valeur permet d'assurer une valeur maximale d'impédance mesurable par la méthode RFIP ainsi qu'une atténuation de l'ordre de 1 dB jusqu'à 200 MHz et de 5dB au maximum pour les fréquences supérieures.

2.5. Limitations de la sonde RFIP et solutions d'amélioration

Dans cette section, nous allons discuter les limitations de la sonde en termes de précision de calcul des paramètres d'immunité sur toute la bande de fréquence de mesure ainsi que de la puissance de perturbation maximale pouvant être injectée à travers la sonde permettant de conserver un calcul correct des paramètres d'immunité. Des solutions d'améliorations sont aussi présentées en conformité avec le cahier des charges que nous avons déjà défini.

2.5.1. Limitation fréquentielle et amélioration de la précision de calcul

i. Importance du de-embedding lors de la caractérisation de la sonde RFIP

Lors de la caractérisation de l'immunité d'un circuit intégré à l'aide de la technique RFIP, il est utile d'avoir recours au de-embedding dans le but d'améliorer la précision en fréquence des résultats du modèle d'extraction des paramètres. La figure 3.14 montre les différents courants et tensions dans la sonde RFIP accessibles avec et sans de-embedding.



Figure 3.14: Courants et tensions dans la sonde RFIP

Les courants et les tensions dans la sonde sont estimés par le modèle à l'aide des paramètres S mesurés des deux blocs amplificateurs ainsi que la valeur de l'impédance Z_p à la fréquence de mesure. Néanmoins, ces paramètres incluent, en plus des amplificateurs, la contribution des lignes d'interconnexion et des connecteurs SMA présents sur le PCB de la sonde. Ceci a une répercussion directe notamment sur le calcul des tensions V₁ et V₂ à l'entrée des amplificateurs ainsi que la valeur du courant I_{zp} qui traverse la sonde. Par ailleurs, nous avons

intérêt à ce que ces tensions soient estimées au voisinage immédiat de la résistance Z_p . Comme le modèle mathématique d'extraction des paramètres d'immunité est construit de telle sorte que les sorties de chaque bloc constituent les entrées du bloc suivant, un manque de précision à n'importe quelle étape de calcul résulte en la propagation des erreurs jusqu'au calcul final de I_{dut} et V_{dut} et par conséquent Z_{dut} et P_{dut} . Ce manque de précision augmente avec la fréquence. Ainsi, il est incontournable de passer par une procédure de « deembedding » des paramètres S des amplificateurs et de la résistance d'impédance Z_p . Les techniques de « de-embedding » employées et les résultats correspondant au « deembedding » effectué sont traités dans les sections suivantes.

ii. Techniques de de-embedding utilisées

Il est parfois impossible de placer les plans de référence d'un analyseur de réseaux au voisinage immédiat du composant à caractériser. Il est alors dans certain cas nécessaire d'avoir recours à un procédé mathématique permettant d'enlever d'une structure donnée, les effets de portions indésirables qui ont été incluses dans la mesure de ses paramètres de réseaux Ce procédé mathématique est appelé « de-embedding ».La figure 3.15 illustre les paramètres S mesurés et ceux souhaités lors d'une mesure au VNA.



Figure 3.15 : Paramètres S mesurés et souhaités

Généralement, on dispose d'une structure en cascade dans laquelle le DUT est au milieu comme représenté sur la figure 3.16.



Figure 3.16: Mise en cascade des blocs mesurés

Plusieurs techniques de de-embedding existent suivant les cas rencontrés. Pour notre part, nous en avons utilisé deux. La première est utilisée pour déterminer la matrice des amplificateurs de la sonde RFIP. La deuxième est utilisée pour extraire l'impédance Z_p .

a- Méthode de de-embedding 1

Du fait que la multiplication des matrices de paramètres S des différents éléments ne permet pas de conclure sur les paramètres S de l'ensemble, le passage à d'autres types de paramètres tels que les paramètres de transfert ou les paramètres chaîne est indispensable. Nous avons choisi de travailler avec les paramètres de transfert (paramètres T). Du fait que nous disposons des paramètres Z utilisés dans le modèle de calcul des paramètres d'immunité, ces derniers peuvent être convertis en paramètres T en se basant sur les formules de passage suivantes [87] :

$$\begin{bmatrix} T_{11} & T_{12} \\ T_{21} & T_{22} \end{bmatrix} = \begin{bmatrix} \frac{Z_{11}}{Z_{21}} & \frac{-\Delta Z}{Z_{21}} \\ \frac{1}{Z_{21}} & \frac{-Z_{22}}{Z_{21}} \end{bmatrix}$$
(3.11)

Avec $\Delta Z = Z_{21} \times Z_{12} - Z_{11} \times Z_{22}$.

La matrice T de l'ensemble est donc égale à la multiplication des matrices T des différents éléments. La matrice globale de la structure mesurée est donnée par :

$$[T_m] = [T_A] [T_D] [T_B]$$
(3.12)

Les matrices $[T_A]$ et $[T_B]$ représentent les paramètres T des blocs d'accès et $[T_D]$ les paramètres T du DUT (*voir figure 3.16*). Si les matrices $[T_A]$ et $[T_B]$ sont connus alors la matrice T du DUT peut se calculer grâce à l'équation (3.13).

$$[T_D] = [T_A]^{-1} [T_m] [T_B]^{-1}$$
(3.13)

Les paramètres T du DUT obtenus après de-embedding peuvent être reconvertis en paramètres S ou Z à l'aide des formules liant les différents paramètres de réseaux [77].

b- Méthode de de-embedding 2

Dans le cas où les matrices $[T_A]$ et $[T_B]$ ne sont pas connus, d'autres techniques sont possibles pour supprimer les éléments parasites et extraire la matrice $[T_D]$. Ces techniques nécessitent cependant un kit de calibration spécial. La technique présentée est le de-embedding « openthru » [78]. La figure 3.17 illustre le principe de ce de-embedding.



Figure 3.17 : Principe du de-embedding 'open-thru'

Cette technique consiste à réaliser trois mesures différentes citées ci-dessous :

- Une mesure '*open*' où l'élément de matrice [T_D] est enlevé. Cette mesure permet d'annuler l'effet des éléments parasites parallèles, généralement les effets capacitifs.
- Une mesure '*Thru*' où l'élément de matrice [T_D] est remplacé par un court-circuit de longueur électrique nulle. Cette mesure permet de prendre en compte l'effet des impédances série dans les paramètres S globaux.
- Une mesure '*load*' où l'élément de matrice $[T_D]$ est présent. Les paramètres S correspondants alors à la matrice $[T_m]$.

A partir des différents paramètres S mesurés, un ensemble d'opérations de conversion entre les paramètres de réseaux permet d'obtenir la matrice $[S_D]$ de la structure à caractériser.

2.5.2. Limitation en puissance injectée

i. Limite avec la configuration actuelle

Afin de répondre aux besoins des utilisateurs, la sonde RFIP doit répondre à certaines spécifications concernant la puissance transmise au DUT tout en restant dans de bonnes conditions de mesurabilité des paramètres d'immunité. Ainsi, la puissance de perturbation injectée à travers la sonde doit être suffisante pour mettre en défaut différents types de circuits intégrés ayant des limites de susceptibilité variables. Comme énoncé précédemment, une puissance supérieure à 25 dBm doit pouvoir être injectée vers le circuit sous test. Toutefois, la configuration actuelle de la sonde RFIP présente une certaine limitation au niveau de la

puissance de perturbation pouvant être injectée vers le circuit testé. En effet, au-delà d'une certaine puissance incidente à l'entrée de chacun des deux amplificateurs, ces derniers ne fonctionnent plus dans leur régime linéaire et passent en régime de saturation. Ce phénomène de saturation limite l'usage de la sonde à des puissances de l'ordre de 5 dBm ce qui ne correspond pas du tout à l'objectif de la méthode.

A titre d'exemple, la figure 3.18 illustre le schéma du montage ainsi qu'une photo de l'écran de l'oscilloscope à l'issue d'un test de la sonde RFIP à 10 MHz pour une puissance injectée de 10 dBm à l'entrée de la sonde chargée 50 Ω en sortie.



Figure 3.18 : (a) Configuration du test (b) Saturation des signaux de sortie

Les signaux représentatifs des deux tensions V_{ch1} et V_{ch2} sont clairement écrêtés. Par conséquent, les amplitudes des signaux ainsi que leur déphasage sont erronés et ne sont plus fiables pour l'estimation des paramètres d'immunité en utilisant le modèle de calcul détaillé dans la section 1.2.

Afin de déterminer la limite exacte de la puissance injectée à partir de laquelle les amplificateurs sont saturés, le gain en tension de ces derniers est estimé en mesure dans les mêmes conditions précédentes et les résultats correspondants sont affichés dans la figure 3.19.



Figure 3.19 : Limitation en puissance injectée de la sonde

Les résultats montrent que le niveau du gain est quasiment constant pour des puissances injectées allant jusqu'à 5 dBm. Au-delà de ce niveau de puissance, la valeur du gain commence à décroître du fait que le niveau de tension de sortie sature. Cette limite correspond

donc au début de la saturation. En effet, avec de telles performances, il n'est pas possible de tester l'immunité d'un grand nombre de circuits intégrés d'où la nécessité d'apporter une amélioration à la limitation de la sonde en termes de puissance injectée.

ii. Influence de la capacité d'entrée et limites de mesurabilité de la sonde RFIP

Le bloc amplificateur étant conçu autour d'un transistor MOSFET à double grille, le phénomène de la saturation concerne donc ce composant actif dont le comportement vis-à-vis des niveaux de tensions qui se présentent à son entrée influe directement la limite de l'utilisation de la sonde RFIP en termes de puissances injectées.

Afin d'améliorer la limite en puissance de la sonde RFIP, deux solutions sont envisageables. La première solution consiste à changer l'architecture du bloc amplificateur notamment en utilisant un transistor MOSFET de puissance pouvant supporter des niveaux de tension à son entrée plus importants que le transistor actuel. Actuellement, l'utilisation des transistors de type LDMOS ou GaN permet à la fois d'élever la fréquence de fonctionnement et la puissance dissipée. Toutefois, passer à une autre architecture de la sonde nécessite du temps pour l'étude de la nouvelle conception ainsi que pour sa validation par simulation et par mesure. De ce fait, considérer une deuxième solution semble être plus judicieux. Cette deuxième solution consiste à introduire des modifications mineures sur la conception actuelle de la sonde.

La conception du bloc amplificateur fait apparaître un condensateur de découplage nommée C_{amp} à l'entrée de la grille G_1 du transistor (grille du signal). La valeur actuelle de cette capacité est de 100 nF. L'étude de la fiche technique du transistor utilisé montre la présence d'une capacité interne, nommée C_{G1} de 2.1 pF à 1 MHz [79], entre la grille G_1 et la source. Cette capacité est en effet située entre G_1 et la masse du fait que la source du transistor est reliée à la masse (montage source commune). La figure 3.20 montre les différentes capacités présentes à l'entrée du transistor.



Figure 3.20 : Capacités à l'entrée du transistor MOSFET

Comme montré à la figure 3.20, les deux capacités en série forment un pont diviseur de tension. La tension V_{in} est la tension d'entrée du condensateur causant si elle est trop élevée la saturation de ce dernier, et la tension V_{tot} est la tension d'entrée de l'amplificateur dont la valeur dépend de la puissance de perturbation injectée à travers la sonde RFIP. Les deux tensions sont reliées par la relation suivante :

$$V_{in} = \frac{Z_{C_{G1}}}{Z_{C_{G1}} + Z_{C_{amp}}} V_{tot} = \frac{C_{amp}}{C_{G1} + C_{amp}} V_{tot}$$
(3.14)

Soit la variable X telle que $X = \frac{C_{amp}}{C_{G1} + C_{amp}} = \frac{C_{amp}}{2.1 + C_{amp}}$; X < 1 quelle que soit la valeur de C_{amp}.

La figure 3.21 illustre la variation de X en fonction de C_{amp} . Si on fixe la valeur de V_{tot} à 1V, cette même courbe montre la variation de V_{in} en fonction de la capacité C_{amp} .



Figure 3.21 : Variation de X en fonction de la capacité Camp

La courbe montre que la valeur de X (et par conséquent celle de V_{in}) augmente avec l'augmentation de la valeur de la capacité C_{amp} . De ce fait, en réduisant la valeur de la capacité C_{amp} , la saturation du transistor est retardée. Il devient alors possible d'injecter davantage de puissance de perturbation à travers la sonde RFIP sans pour autant changer la conception de cette dernière.

La solution proposée consiste donc à changer la valeur de la capacité actuelle égale à 100 nF (capacité C26 dans le schéma de la figure 3.7) par une capacité de valeur plus faible. A titre d'exemple : avec la capacité actuelle, 99,99% de la tension V_{tot} est transmis à l'entrée du transistor tandis qu'avec une capacité de 0,5 pF, ce pourcentage est réduit à 19,2%. La figure 3.22 montre les résultats de mesure du paramètre de transmission de l'amplificateur avec $C_{amp} = 100$ nF puis 0,5 pF.



Figure 3.22 : Paramètres de transmission mesurés pour deux valeurs de Camp

Les résultats obtenus montrent que la valeur du coefficient de transmission S_{21} diminue d'environ 14 dB à partir de 1 MHz en passant d'une capacité de 100 nF à une capacité de 0,5 pF. Cette atténuation correspond bien à la diminution de la valeur de la tension de sortie par rapport à celle de la tension d'entrée, ce qui permet par conséquent d'injecter davantage de puissance à travers la sonde.

Etant donné ces résultats, nous pouvons faire un paramétrage de la valeur de la capacité C_{amp} qui serait convenable à la caractérisation d'un circuit intégré donné après avoir testé son niveau de susceptibilité d'une manière globale. Dans ce contexte, nous définissons la dynamique de mesurabilité de la sonde RFIP qui est bornée par deux limites : la limite supérieure qui correspond à la puissance à partir de laquelle les amplificateurs sont saturés et la limite inférieure qui correspond à la puissance en dessous de laquelle l'amplitude des signaux V_{ch1} et V_{ch2} devient inférieure à 3 mV (niveau de tension proche du niveau du bruit de l'oscilloscope).

La limite basse a été estimée en simulation pour différentes valeurs de la capacité C_{amp} allant de 0,1 pF à 100 nF pour une fréquence de 10 MHz. Le modèle de simulation ADS utilisé est basé sur les paramètres S mesurés des blocs amplificateurs et la sonde a été chargée avec une résistance de 50 Ω . Toutefois, il n'est pas possible d'estimer la limite supérieure car le phénomène de saturation ne peut pas être observé avec ce type de modèle basé sur les paramètres S des amplificateurs et non pas sur leur modèle électrique. Les résultats de simulation obtenus sont représentés à la figure 3.23.



Figure 3.23 : Variation de la limite inférieure de mesurabilité en fonction de Camp

Le premier constat que nous pouvons donner est que la limite inférieure de mesurabilité de la sonde RFIP diminue avec l'augmentation de la capacité C_{amp} . Ainsi, afin de caractériser des circuits intégrés à forte susceptibilité, nous avons intérêt à augmenter la valeur de la capacité C_{amp} pour couvrir une dynamique concentrée autour des faibles puissances. D'un autre côté, nous avons déjà démontré que la diminution de C_{amp} contribue à retarder l'apparition de la saturation et donc à augmenter la limite supérieure de mesurabilité de la sonde. Dans le cas de circuits nécessitant de forts niveaux de perturbation pour être mis en défaut, la diminution de la capacité C_{amp} permet d'assurer la caractérisation de leur immunité. En conclusion, le dimensionnement de la valeur de la capacité C_{amp} permet d'étudier la susceptibilité de différents types de circuits intégrés ayant des niveaux de susceptibilités variés.

Dans le paragraphe suivant, nous montrons les résultats de mesure correspondant à l'amélioration de la limite supérieure de mesurabilité de la sonde RFIP et nous validons ensuite le choix de la capacité d'entrée par rapport au circuit étudié.

iii. Amélioration de la limite en puissance

Suite à la modification de la conception des blocs amplificateurs (capacité de 100 nF remplacée par une capacité de 0,5 pF), la limite en puissance injectée de la sonde RFIP est réévaluée selon la même configuration du test présentée à la figure 3.18-(a). La figure 3.24 montre les courbes de compression de l'amplificateur pour trois fréquences différentes du signal de perturbation (10 MHz, 50 MHz et 500 MHz).



Figure 3.24 : Courbes de compression du bloc amplificateur

Les résultats montrent que les courbes de la puissance de sortie en fonction de la puissance d'entrée de l'amplificateur gardent une allure linéaire pour des puissances injectée dans la sonde RFIP allant jusqu'à 25 dBm. A partir de cette limite, nous pouvons observer le début du phénomène de la saturation. Ces résultats confirment l'effet de la diminution de la capacité C_{amp} et que la limite en puissance injectée s'est nettement améliorée grâce à cette modification.

D'autre part, les deux limites de mesurabilité de la sonde ont été estimées en mesure pour ces deux valeurs de capacité sur toute la gamme des fréquences de mesure. Les résultats correspondant sont reportés à la figure 3.25.



Figure 3.25 : Limites de mesurabilité mesurées de la sonde RFIP

Nous pouvons observer que la dynamique des puissances assurant la mesurabilité en utilisant la sonde RFIP semble être constante pour les deux cas et est égale à environ 40 dBm. Ces résultats confirment aussi les résultats de simulation du fait que la diminution de la capacité C_{amp} de l'amplificateur résulte en une translation vers le haut de la dynamique de puissance. Ainsi, les limites supérieures et inférieures dans le cas $C_{amp} = 0.5$ pF sont supérieures aux limites supérieures et inférieures dans le cas $C_{amp} = 100$ nF, respectivement.

Pour notre application, la dynamique assurée par une capacité de 0,5 pF est convenable à la caractérisation de l'immunité d'un convertisseur analogique-numérique embarqué dans un microcontrôleur. En effet, cette dynamique permet d'étudier la susceptibilité de ce composant pour différents critères de susceptibilité. L'étude de l'immunité de ce composant fait l'objet du dernier chapitre du présent manuscrit.

3. Caractérisation du banc de mesure RFIP

Après avoir expliqué le principe de la mesure RFIP et caractérisé la sonde utilisée, l'intérêt sera porté dans cette section à la caractérisation du banc de mesure dans sa globalité. La sonde RFIP a été réalisée conformément aux points clés de l'étude précédente. Plus de détails sur la réalisation du *layout* de la sonde est donné dans l'annexe 1 à la fin du manuscrit. La figure 3.26 montre une photo de la sonde RFIP.



Figure 3.26: Photo de la sonde RFIP

L'importance de prendre en considération chaque élément de la chaîne de mesure avec le maximum de précision découle du fait que chaque étape de calcul doit fournir des résultats précis à l'étape suivante afin de parvenir à une bonne estimation des paramètres d'immunité au niveau du DUT. De ce fait, nous allons présenter les résultats de de-embedding associés à la sonde RFIP ainsi que les étapes de caractérisation des autres constituants du banc de mesure. La figure 3.27 présente le banc de mesure RFIP.



Figure 3.27 : Banc de mesure RFIP

Comme nous pouvons l'observer sur la figure 3.27, l'oscilloscope permet d'afficher les deux signaux V_{ch1} et V_{ch2} qui représentent les données élémentaires du modèle de calcul des paramètres d'immunité RFIP. Le signal RF qui traverse la sonde vers le DUT est découplé de la tension continue à l'aide du té de polarisation qui assure aussi le couplage de la perturbation électromagnétique vers le circuit. Le câble coaxial permet de transférer le signal perturbateur vers la broche testée du DUT.

3.1. Caractérisation de la sonde RFIP

Nous avons déjà montré que la simple mesure des paramètres S des amplificateurs et de la résistance d'impédance Z_p ne suffit pas à déterminer avec précision les tensions V_1 et V_2 ainsi que le courant I_{zp} traversant la sonde (voir la section 2.5.1). De ce fait, une procédure de deembedding doit être effectuée et un kit de de-embedding a été conçu avec la sonde RFIP pour faciliter la mesure des éléments requis pour le de-embedding des amplificateurs et de la résistance Z_p . La figure 3.28 montre le kit nécessaire pour le de-embedding des différents constituants de la sonde.



Figure 3.28 : Photo du kit de de-embedding

3.1.1. Caractérisation des amplificateurs

Les deux amplificateurs fonctionnent ensemble comme une sonde RF différentielle fixée aux bornes de la résistance d'impédance Z_p . Leur rôle est de permettre la mesure des tensions V_1 et V_2 de part et d'autre de Z_p , et ce à travers la connaissance des tensions mesurées V_{ch1} et V_{ch2} ainsi que leurs paramètres S. Comme les tensions V_1 et V_2 doivent être estimées au voisinage immédiat de Z_p et que les paramètres S mesurés ne permettent pas de le faire, une opération de de-embedding est incontournable. La figure 3.29 illustre les différents courants et tensions dans la sonde RFIP accessibles avec et sans de-embedding ainsi que le principe du de-embedding pour l'amplificateur 1 (même principe pour l'autre amplificateur).



Figure 3.29 : Principe du de-embedding des amplificateurs

Du fait que la mesure au VNA des paramètres S de l'amplificateur a été effectuée entre les ports d'entrée et de sortie indiqués sur la figure 3.29, la tension d'entrée calculée serait égale à V_1 '. Afin de ramener cette tension à la position de la tension V_1 , l'effet du connecteur SMA et du tronçon de la ligne d'entrée doit être enlevé des paramètres S mesurés. Le de-embedding ne concerne pas la ligne de transmission de sortie puisqu'elle fait partie du bloc amplificateur et sa contribution aux paramètres S doit être gardée. Le principe de de-embedding utilisé est la méthode basée sur la cascade des paramètres T (voir paragraphe 2.5.1-ii).

Néanmoins, la mesure au VNA de la partie qui sert à faire le de-embedding des amplificateurs comprend la contribution d'un connecteur SMA supplémentaire (voir figure 3.28). Afin d'assurer le maximum de précision pour les paramètres S utilisés lors d'une mesure RFIP,
l'effet de ce connecteur additionnel doit être aussi éliminé par de-embedding. Pour ce faire, nous avons réalisé une mesure au VNA du paramètre de réflexion S_{11} du connecteur tout seul. Ensuite, en utilisant la simulation ADS, un *« fitting »* a été réalisé entre les paramètres mesurés et les paramètres d'un modèle électrique du connecteur SMA. Ce *fitting* est obtenu pour une capacité de 0,82 pF. La figure 3.30 montre la comparaison entre le paramètre S_{11} mesuré et celui de la capacité 0,82 pF.



Figure 3.30 : Comparaison entre mesure et modèle du connecteur SMA (a) Module (b) Phase

Finalement, un de-embedding en simulation ADS est appliqué pour obtenir les paramètres S des blocs amplificateurs qui seront par la suite utilisés dans le modèle de calcul des paramètres d'immunité RFIP.

La figure 3.31 montre une comparaison entre les paramètres de réflexion et de transmission de l'amplificateur 1 avant et après de-embedding. Le de-embedding permet d'améliorer la valeur du coefficient de réflexion notamment pour les fréquences supérieures à 100 MHz.



Figure 3.31 : Paramètres S de l'amplificateur avant et après de-embedding (a) S_{11} (b) S_{21}

D'autre part, l'avantage majeur du de-embedding des blocs amplificateurs est la correction de la phase des paramètres S. La figure 3.32 montre les résultats de comparaison entre la phase des paramètres S_{11} et S_{21} avant et après de-embedding.



Figure 3.32 : Phase des paramètres S avant et après de-embedding (a) S_{11} (b) S_{21}

On peut observer que la phase du coefficient de réflexion a été compensée par le deembedding. La phase du paramètre de transmission a aussi subi une légère correction suite au de-embedding.

3.1.2. Caractérisation de l'impédance Z_p

Une résistance CMS de 10 Ω est utilisée dans la sonde RFIP et joue le rôle de l'impédance Z_p aux bornes de laquelle la mesure différentielle est effectuée. Il est connu que la valeur de l'impédance des composants passifs n'est pas constante en fonction de la fréquence notamment lorsque celle-ci augmente et fait apparaître des éléments parasites supplémentaires. Comme la valeur de l'impédance Z_p doit être connue avec précision lors de la mesure RFIP, nous devons être en mesure de connaître sa valeur exacte à la fréquence de travail. De ce fait, la résistance d'impédance Z_p a été caractérisée avec trois mesures au VNA en utilisant le kit de de-embedding dans le but d'appliquer la procédure du de-embedding « open-thru » (méthode de de-embedding 2) présentée précédemment. A l'issue de cette opération, nous obtenons les quatre paramètres S de Z_p après de-embedding. Par la suite, une conversion des paramètres S vers les paramètres ABCD est mise en œuvre. En effet, dans le cas d'une impédance série, les paramètres ABCD sont donnés par [80] :

$$\begin{bmatrix} A & B \\ C & D \end{bmatrix} = \begin{bmatrix} 1 & Z \\ 0 & 1 \end{bmatrix}$$
(3.15)

Le paramètre B permet donc d'obtenir directement la valeur exacte de l'impédance Z_p recherchée sur toute la gamme des fréquences désirée. La figure 3.33 montre les résultats correspondants aux paramètres ABCD de la résistance obtenus avant et après de-embedding.



Figure 3.33 : Paramètres ABCD de Z_p avant et après de-embedding

Les résultats montrent que le de-embedding permet de restituer avec une grande précision les valeurs théoriques des paramètres A, C et D (respectivement 1, 0 et 1). Par conséquent, la valeur du paramètre B, qui correspond à l'impédance de la résistance seule, est fiable et peut être utilisée dans le modèle de calcul des paramètres d'immunité lors des mesures RFIP. Les résultats correspondant à ce paramètre montrent aussi l'effet des éléments parasites (correspondant au tronçon de ligne d'interconnexion et au connecteur SMA) sur l'impédance Z_p notamment pour les fréquences supérieures à 100 MHz, où ces éléments induisent un écart important entre la valeur réelle de l'impédance obtenue après de-embedding et sa valeur avant de-embedding.

3.2. Caractérisation des éléments du banc de mesure

Après avoir détaillé les étapes de caractérisation de la sonde RFIP, nous allons montrer dans cette partie l'étude consacrée à la caractérisation des autres éléments du banc de mesure, à savoir les deux voies de mesure de l'oscilloscope, le té de polarisation et le câble coaxial. Cette caractérisation est essentiellement basée sur la mesure au VNA des différents paramètres S de ces éléments.

3.2.1. Impédances d'entrée des voies de l'oscilloscope

L'oscilloscope permet de mesurer les deux tensions de sortie des blocs amplificateurs. La connaissance des impédances des voies de mesure est aussi essentielle pour le modèle de calcul des paramètres d'immunité afin de déterminer les courants I_{ch1} et I_{ch2} (voir les

équations 3.1 et 3.2). Les voies de mesure ont une impédance d'entrée de 50Ω . Toutefois, rien ne garantit que cette valeur soit gardée constante sur l'intégralité de la gamme des fréquences de mesure. Par conséquent, une mesure du paramètre de réflexion S₁₁ des deux voies de l'oscilloscope a été effectuée afin de déterminer leurs impédances d'entrée, pouvant être déduites en utilisant l'équation suivante :

$$Z_{in} = Z_0 \times \frac{1 + S_{11}}{1 - S_{11}} \tag{3.16}$$

 Z_0 étant l'impédance caractéristique du VNA (généralement 50 Ω).

La figure 3.34 montre le module et la phase mesurés des impédances des deux voies de mesure. Nous pouvons remarquer qu'elles ont à peu près la même impédance. La contribution des câbles connectant les sorties des blocs amplificateurs aux voies de l'oscilloscope est aussi prise en compte lors de la caractérisation de leurs impédances d'entrée.



Figure 3.34 : Impédances d'entrée des voies de mesure (a) Module (b) Phase

3.2.2. Choix et caractérisation du té de polarisation

Le té de polarisation est le composant qui permet à la fois d'injecter la perturbation RF et d'amener la tension DC nécessaire au fonctionnement du circuit sous test. Nous disposons de deux types de té de polarisation différents : l'un de chez 'PULSAR' ayant la référence 'BT-52-400S' (noté té de polarisation 1) et l'autre de chez 'Mini-Circuits' ayant la référence 'ZFBT-4R2GW' (noté té de polarisation 2). La figure 3.35 montre une photo des tés de polarisation disponibles.



Figure 3.35 : Différents tés de polarisation

Afin de pouvoir choisir le té de polarisation qui semble le plus adapté à la mesure RFIP, nous avons procédé à une caractérisation des deux composants par des mesures au VNA. Dans le but d'assurer la précision des paramètres mesurés, la mesure a été effectuée dans les mêmes conditions que celle d'une mesure d'immunité RFIP. De ce fait, le port 1 du VNA est relié au port 'RF' du té de polarisation (port d'entrée), le port 2 est relié au port 'RF+DC' (port de sortie) et le port 'DC' est relié à l'alimentation de la tension continue en état de fonctionnement (délivrant une tension DC de 2,5 V). La figure 3.36 est une photo de la mesure au VNA du té de polarisation.



Figure 3.36 : Caractérisation du té de polarisation à l'analyseur de réseaux

La figure 3.37 illustre une comparaison entre les paramètres S_{11} et S_{21} des deux tés de polarisation. Du fait de la symétrie de ces composants, nous ne montrons pas les résultats correspondants aux paramètres S_{22} et S_{12} .



Figure 3.37 : Paramètres S des tés de polarisation (a) S_{11} (b) S_{21}

Les résultats montrent que les niveaux de réflexion et de transmission des deux tés sont à peu près comparables entre 1 MHz et 100 MHz. Toutefois, le té de polarisation 2 présente des caractéristiques plus stables notamment pour les fréquences supérieures à 200 MHz.

Cependant, il se peut que d'autres critères de choix du té de polarisation rentrent en jeu selon le type de l'application. En effet, la transmission est un paramètre important mais la qualité de l'isolation peut aussi être déterminante, notamment pour des applications où la valeur de la puissance injectée à travers le té de polarisation est assez importante. Le degré d'isolation détermine en effet le niveau de protection des instruments assurant la délivrance du signal RF (générateur RF) et de la tension DC (alimentation continue). Avec le manque d'isolation et l'augmentation de la puissance, le bon fonctionnement de ces derniers peut être dégradé. La figure 3.38 montre les paramètres de transmission mesurés entre les ports 'RF' et 'DC' lorsque le port de sortie 'RF+DC' est chargé avec un bouchon 50 Ω .



Figure 3.38 : Isolation des tés de polarisation

Les résultats montrent que l'atténuation du té de polarisation 1 est nettement meilleure que celle de l'autre té de polarisation, ce qui implique une meilleure qualité d'isolation entre le signal RF et la tension DC pour le té de polarisation 1.

Dans notre cas, les puissances injectées à travers le té de polarisation ne sont pas très élevées. Finalement, notre choix s'est orienté vers le té de polarisation 2 à cause de sa meilleure stabilité et parce qu'il présente une isolation suffisamment satisfaisante pour nos mesures.

3.2.3. Caractérisation du câble d'injection

Le câble coaxial d'injection représente le dernier élément du banc de mesure RFIP. Bien que son influence sur les paramètres courant et tension ne semble pas grande, il est quand même important de le caractériser afin de garantir le maximum de précision lors de l'estimation des paramètres d'immunité à l'entrée de la broche agressée. De ce fait, une mesure au VNA a été réalisée pour cet élément. Néanmoins, il n'a pas été possible de faire une mesure directe des paramètres S à deux ports puisque l'autre extrémité du câble coaxial est connectée à la broche testée du circuit intégré (voir figure 3.39). Ainsi, seule une mesure en circuit ouvert (câble déconnecté de la broche du composant) du paramètre de réflexion S₁₁ a été réalisée. Ensuite, nous effectuons un « *fitting* » entre les paramètres mesurés et les paramètres simulés d'un

modèle de câble coaxial dans ADS. La figure 3.39 montre une photo du câble coaxial ainsi que le modèle ADS extrait.



Figure 3.39 : (a) Photo et (b) modèle ADS du câble coaxial d'injection

Le modèle de simulation utilisé pour le «*fitting* », ayant déjà des paramètres qui correspondent aux paramètres réels du câble notamment la longueur de 7 cm environ, permet d'avoir des courbes parfaitement confondues avec les courbes de la mesure. La figure 3.40 montre une comparaison entre la mesure et le modèle.



Figure 3.40 : « Fitting » entre mesure et modèle (a) Module (b) Phase

Finalement, les paramètres S à deux ports du modèle extrait du câble sont exportés et seront utilisés dans le modèle du calcul des paramètres d'immunité RFIP. Les paramètres S du câble coaxial sont alors déduits et illustrés à la figure 3.41. Le paramètre de transmission est aussi quasiment égal à 0 dB sur toute la gamme des fréquences de mesure ce qui correspond à une absence de pertes de puissance au niveau du câble coaxial.



Figure 3.41: Paramètres S du câble coaxial (a) S₁₁, S₂₂ (b) S₂₁, S₁₂

4. Validation de la technique RFIP par mesure sur des composants connus

Après avoir validé le principe de la mesure RFIP avec la simulation et détaillé les différentes étapes de la caractérisation du banc de mesure, nous allons montrer dans cette partie les résultats correspondants à la validation de la technique RFIP par mesure sur des composants passifs ayant des impédances connues. En effet, il ne s'agit pas d'une mesure d'immunité dans ce cas mais plutôt d'une application de la méthode RFIP sur ces composants afin de comparer l'impédance estimée par cette dernière à celle mesurée au VNA. Le modèle de calcul contient tous les paramètres S correspondants aux différents éléments du banc de mesure RFIP sauf ceux du câble coaxial qui n'est pas employé dans ce cas. La figure 3.42 montre une photo de la validation de la technique RFIP par mesure d'un bouchon 50 Ω connecté à la sortie du té de polarisation.



Figure 3.42 : Validation de la méthode RFIP par mesure

Le signal injecté par le générateur ayant une puissance de 0 dBm, l'impédance du bouchon est estimée par le modèle de calcul pour des fréquences allant de 1 à 900 MHz. Les résultats sont reportés à la figure 3.43 et comparés aux résultats de mesure.



Figure 3.43 : Comparaison entre l'impédance pour les mesures RFIP et VNA

Les résultats précédents montrent que la technique RFIP permet de restituer la valeur de l'impédance de la charge avec une faible incertitude pour des fréquences inférieures à 100 MHz. Au-delà de cette limite, l'incertitude du calcul augmente avec la fréquence.

Afin de comprendre l'origine de cette dérive, une simulation ADS reproduisant un banc de mesure virtuel à base de paramètres S mesurés a été effectuée. Les résultats de la figure 3.44 correspondent à la comparaison entre la mesure RFIP et la simulation ADS pour la tension et le courant au niveau de la charge.



Figure 3.44 : (a) *Tension de la charge 50* Ω (b) *Courant de la charge 50* Ω

A partir de ces résultats, nous pouvons déduire que les incertitudes observées pour les hautes fréquences sont essentiellement dues à des erreurs au niveau de l'estimation du courant. En effet, la sensibilité du calcul de l'impédance à la valeur du courant augmente les erreurs de calcul. L'effet des incertitudes du courant sur le calcul de l'impédance est présenté avec plus de détails dans le paragraphe suivant. De plus, les erreurs au niveau du calcul des phases du courant et de la tension peuvent résulter en des erreurs de déphasage entre ces deux grandeurs. Ces incertitudes de déphasage conduisent ainsi à des erreurs d'estimation de l'impédance d'entrée de la broche testée.

La validation de la méthode RFIP est complétée en réalisant des mesures d'impédance sur d'autres types de charges telles qu'une résistance de 470 Ω et un condensateur de 275 pF. La figure 3.45 montre les résultats de comparaison entre la mesure RFIP et la mesure au VNA pour ces charges.



Figure 3.45 : (a) Impédance de la capacité 275 pF (b) Impédance de la résistance 470 Ω

Nous pouvons observer une bonne corrélation entre les courbes obtenues pour les deux cas. Les incertitudes observées dans le cas de la résistance 470 Ω sont aussi dues aux erreurs d'estimation du courant. De toute façon, la mesure de ces différents composants appartenant à divers types et valeurs de composants passifs permet de valider la technique RFIP comme une technique capable d'effectuer des mesures d'impédance d'entrée des circuits intégrés. De ce fait, nous pouvons nous attendre à ce que la technique RFIP permette de caractériser l'immunité de circuits intégrés appartenant à des familles différentes (analogiques, numériques ou mixtes).

5. Sources des incertitudes de la mesure RFIP

La mesure de l'immunité d'un circuit intégré en se basant sur la technique RFIP est basée sur la caractérisation de la sonde utilisée ainsi que du banc de mesure associé afin de permettre l'extraction des différents paramètres d'immunité à l'aide d'un modèle de calcul. Bien que nous ayons effectué la caractérisation en paramètres S des différents éléments de la chaîne de mesure RFIP avec le maximum de précision, il existe toujours des imprécisions de calcul.

En réalité, les incertitudes observées sont essentiellement dues à des limitations expérimentales. Plus précisément, ces limitations concernent la caractérisation au VNA des amplificateurs de la sonde RFIP d'une part et la mesure d'immunité RFIP des circuits intégrés à haute impédance d'entrée d'autre part.

En ce qui concerne la première cause d'incertitude, quelques travaux se sont intéressés à l'étude de l'effet de l'augmentation ou de la diminution de l'impédance mesurée par un analyseur de réseaux sur la précision de mesure effectuée par celui-ci [81]. La courbe de la figure 3.46 illustre la variation du coefficient de réflexion S_{11} mesuré au VNA en fonction de la valeur de la partie réelle de l'impédance.



Figure 3.46 : Paramètre de réflexion S_{11} *en fonction de l'impédance* [81]

La valeur de ce paramètre est toujours inférieure à 1 en valeur absolue quelle que soit la valeur de l'impédance. Cependant, la courbe présentée montre que, pour les faibles et hautes impédances, la sensibilité du paramètre de réflexion augmente considérablement. Ainsi, toutes les impédances supérieures à 1 k Ω sont uniquement représentées par des coefficients de réflexion situés entre 0,9 et 1. La conséquence de cette grande sensibilité est qu'une erreur de mesure du paramètre de réflexion considérée souvent comme négligeable pourrait résulter en une grande erreur au niveau de l'estimation de l'impédance associée.

Par ailleurs, la technique RFIP requiert la mesure des paramètres S des deux blocs amplificateurs constituant la sonde. L'impédance d'entrée de ces derniers est élevée du fait de la présence des transistors MOSFET à haute impédance à leurs entrées. Par conséquent, du fait que le modèle de calcul des paramètres d'immunité utilise les paramètres Z des deux blocs amplificateurs, et étant donné que les formules de passage des paramètres S vers les paramètres Z font tous intervenir le paramètre S_{11} , les erreurs dues à ces incertitudes se propagent d'une étape de calcul à la suivante et finissent par générer des erreurs au niveau des paramètres d'immunité calculés à l'étape finale.

L'élimination de toutes les incertitudes dues aux mesures au VNA est impossible mais nous pouvons néanmoins les minimiser au maximum en suivant de bonnes pratiques d'utilisation de cet instrument. Avec une calibration correcte du VNA sur la bande fréquentielle concernée ainsi qu'un moyennage de la mesure pour tous les points de fréquences, la reproductibilité de la mesure des paramètres S peut être améliorée.

D'autre part, des incertitudes des résultats RFIP notamment pour le calcul de l'impédance et de la puissance peuvent avoir lieu à cause d'une limitation intrinsèque de la technique RFIP lors de la caractérisation de l'immunité de circuits à haute impédance d'entrée. La figure 3.47 illustre cette limitation.



Figure 3.47 : Limitation lors de la mesure RFIP des circuits à haute impédance d'entrée

En effet, la grande impédance d'entrée de la broche testée résulte en un courant de perturbation très faible. Par conséquent, le courant I_{zp} qui circule dans la sonde RFIP et la chute de tension V_p aux bornes de la résistance d'impédance Z_p sont à leurs tours très faibles. La faible valeur de V_p signifie que les tensions d'entrée des amplificateurs (tensions V_1 et V_2) et par extension les signaux des tensions V_{ch1} et V_{ch2} mesurées à l'oscilloscope, ont quasiment la même amplitude.

Ainsi, la précision de l'oscilloscope est aussi importante que la précision des mesures au VNA. Nous avons donc intérêt à utiliser un oscilloscope dont les différentes voies sont bien calibrées et ayant une bonne résolution au niveau de la mesure des amplitudes et du déphasage. De plus, quelques astuces peuvent être suivies dans le but d'améliorer la précision de l'oscilloscope dans ce cas tels que le moyennage et la stabilisation des signaux. L'utilisation des câbles rigides pour connecter les sorties de la sonde aux voies de l'oscilloscope permet aussi d'éviter la variation du déphasage entre les signaux mesurés.

Conclusion

Dans ce chapitre, nous avons introduit l'évolution proposée de la technique RFIP en présentant le principe de mesure et en le validant par la suite en simulation. L'étude d'un prototype de sonde nous a permis de dégager les points importants à améliorer en termes de précision de calcul et de puissance injectée sur la bande des fréquences de fonctionnement, et finalement de concevoir une sonde RFIP conforme au cahier des charges demandé. Le banc de mesure RFIP a été ensuite caractérisé en prenant compte de tous les éléments intervenant dans la mesure. Finalement, nous avons validé le principe de la technique RFIP par mesure sur des composants connus. Cette validation permet d'envisager l'utilisation de cette technique pour l'étude de l'immunité de circuits intégrés complexes. Dans le chapitre suivant, nous allons montrer les résultats de caractérisation et de modélisation de l'immunité d'un convertisseur analogique-numérique intégré dans un microcontrôleur en se basant sur la technique RFIP.

Chapitre 4

Caractérisation et modélisation de l'immunité d'un convertisseur analogiquenumérique

Dans le cadre de ce chapitre, nous allons présenter une étude de l'immunité conduite d'un convertisseur analogique-numérique (ADC) embarqué dans un microcontrôleur. Cette étude est essentiellement basée sur des mesures de l'immunité de ce composant en utilisant notamment la technique RFIP développée dans ce travail ainsi que la méthode DPI dont les résultats servent à établir une comparaison avec la méthode RFIP. Ensuite, la méthodologie de modélisation de l'immunité de l'ADC sera présentée selon le modèle ICIM-CI extrait des deux techniques DPI et RFIP. Les avantages de la modélisation basée sur la méthode RFIP seront aussi discutés à travers des comparaisons entre les résultats du modèle et ceux de la mesure.

1. Présentation du convertisseur analogique-numérique

1.1. Choix et description du circuit

Le microcontrôleur est un circuit mixte qui embarque à la fois des fonctionnalités analogiques et numériques. Ce circuit intégré est de plus en plus utilisé dans l'industrie du fait de son bas coût ainsi que sa capacité à réaliser plusieurs tâches de contrôle et de commande. Notre choix s'est orienté vers ce circuit pour plusieurs raisons. D'une part, ce circuit présente des problèmes avérés d'immunité vis-à-vis des interférences électromagnétiques provenant des émissions rayonnées et conduites des éléments de l'environnement. D'autre part, le choix du convertisseur analogique-numérique intégré dans ce circuit est justifié par la facilité de l'observation du critère d'immunité du fait que le cœur logique restitue un résultat numérique à la sortie sur lequel nous pouvons aisément appliquer le critère de susceptibilité souhaité.

Le convertisseur analogique-numérique est embarqué dans un microcontrôleur ATMEL et possède une résolution de 10 bits, c'est-à-dire que le résultat de conversion est restitué sous forme d'un résultat binaire à 10 bits à la fin d'une opération de conversion à dix étapes. La figure 4.1 illustre la topologie interne de l'ADC.



Figure 4.1: Topologie interne du convertisseur analogique-numérique

Afin de produire le résultat binaire à la sortie, trois blocs internes à l'ADC fonctionnent ensemble : le convertisseur numérique-analogique (*DAC pour Digital-to-Analog Converter*),

le comparateur et le registre à approximations successives (*SAR pour Successive Approximation Register*). A l'entrée de l'ADC, deux tensions DC se présentent. La tension V_{REF} représente la tension de référence de conversion. Cette tension correspond à la broche A_{REF} du microcontrôleur utilisé [82] et peut être fournie soit par une alimentation externe soit par une source interne au microcontrôleur. Quant à la tension V_{in} , elle est fournie par une alimentation DC externe et représente la tension à convertir par l'ADC.

Le bloc DAC permet de créer une tension analogique V_{DAC} en vue de la comparer à la tension à convertir V_{in} . Ces deux tensions sont comparées par le circuit comparateur qui fournit à son tour le résultat de cette comparaison au registre à approximations successives. Ce dernier commande une nouvelle étape de conversion afin d'ajuster la valeur de la tension V_{DAC} pour s'approcher au mieux de V_{in} . Au bout de dix étapes de conversion, le bloc SAR fait apparaître le résultat à la sortie de l'ADC. En plus de la tension V_{DAC} , le bloc DAC fournit une tension supplémentaire V_R qui est utilisée comme référence autour de laquelle la comparaison est centrée. En effet, la tension V_R est ajustée à une valeur égale à la moitié de la tension de référence (soit $V_R = 1,25V$ pour une référence $V_{REF} = 2,5V$).

Lorsqu'une conversion débute, deux phases successives sont appliquées au niveau du comparateur. La première phase, dite phase de verrouillage, consiste à mémoriser la valeur de la tension à convertir V_{in} . Cette tension est mémorisée en utilisant une capacité au niveau de l'entrée inverseuse du comparateur et en configurant ce dernier en circuit suiveur de tension (contre-réaction). Durant la deuxième phase, dite phase de conversion, la contre-réaction est ouverte et la tension V_{DAC} est acheminée à la place de la tension V_{in} . En fin de conversion, lorsque V_{DAC} approche V_{in} , l'entrée inverseuse du comparateur converge vers une tension proche de V_R et la conversion est ainsi centrée autour de cette dernière.

1.2. Carte de test

Afin de récupérer le résultat de conversion de l'ADC, une routine de programmation en langage C est exécutée par le microcontrôleur et permet de renvoyer les bits de conversion à travers une liaison série de type RS-232. Le résultat est envoyé à un PC de commande suite à une requête de conversion lancée par un script Matlab et acheminée vers l'ADC par le biais de la même liaison. Pour éviter l'encombrement, une carte supplémentaire a été développée afin de permettre l'ajout de l'électronique nécessaire à la mise en place de la liaison RS-232 ainsi que de la tension V_{in} délivrée par une référence de tension précise dont la sortie est commandée par un potentiomètre. Pour notre étude, la perturbation est injectée à travers la broche A_{REF} du microcontrôleur qui correspond à la tension de conversion de l'ADC. La perturbation est injectée à l'aide d'un câble coaxial dénudé dont l'âme centrale est soudée à la broche concernée. La figure 4.2 montre une photo de la carte de test du microcontrôleur.



Figure 4.2: Carte de test du microcontrôleur (a) Face avant (b) Face arrière

1.3. Configurations de mesure et chemins de couplage

La mesure de l'immunité de l'ADC sera faite en considérant la dérive du résultat de conversion obtenu après perturbation par rapport au résultat initial selon un critère de susceptibilité donné. Quant à la tension Vin, la valeur de celle-ci est fixée avant de commencer la mesure et ne peut provenir que d'une source extérieure au microcontrôleur. Par ailleurs, la documentation technique du microcontrôleur indique trois configurations possibles pour la tension de référence de conversion V_{REF} [83]. La première possibilité consiste à utiliser une tension de référence externe comme dans le cas de la tension V_{in}. La seconde possibilité consiste à utiliser la tension d'alimentation du bloc analogique du microcontrôleur (tension A_{Vcc}). Cette tension est connectée à l'ADC par un switch passif. La dernière configuration consiste à utiliser une référence générée en interne par un amplificateur en se basant sur une référence de tension ayant une structure 'bandgap'. Cette tension a une valeur fixe de 2,56 V. Ainsi, la tension V_{REF} peut être externe ou interne au convertisseur analogique-numérique. Nous allons montrer par la suite l'impact du type de la configuration choisie sur l'immunité de l'ADC. La figure 4.3, tirée de la documentation technique du composant, montre la structure permettant de sélectionner la nature de la tension de référence. Le choix se fait par programmation de deux bits d'un registre spécifique du microcontrôleur (bits REFS0 et REFS1 du registre ADMUX).



Figure 4.3: Sélection de la tension de référence V_{REF} [84]

D'autre part, l'injection de la perturbation à travers la broche A_{REF} résulte en des erreurs de conversion de l'ADC suite au couplage des perturbations à l'intérieur de cette fonction. Du fait que la perturbation est injectée sur l'entrée du bloc DAC, les tensions de sortie de ce bloc (tensions V_{DAC} et V_R) sont susceptibles d'être perturbées. Ces tensions sont à leur tour connectées au comparateur. La figure 4.4 illustre les chemins de couplage éventuels à l'intérieur de l'ADC. L'effet de ces chemins sur les erreurs de conversion sera détaillé davantage dans les sections suivantes selon la configuration de mesure choisie.



Figure 4.4: Chemins de couplage à l'intérieur de l'ADC

1.4. Choix du critère de susceptibilité

Le résultat de conversion de l'ADC est restitué sous forme d'un résultat binaire transformable en résultat décimal en se basant sur l'équation (4.1):

$$Res = \frac{V_{in} \times (2^{10} - 1)}{V_{REF}}$$
(4.1)

 V_{in} est la tension analogique à convertir et V_{REF} représente la tension de référence de conversion présente à la broche A_{REF} .

Avec une sortie de conversion à 10 bits, nous pouvons obtenir 1024 résultats décimaux. Le passage d'un résultat à un autre dépend de la valeur du pas de quantification, appelé aussi quantum. Ce dernier est donné par la relation suivante :

$$q = \frac{V_{REF}}{2^{10}}$$
(4.2)

Le quantum correspond donc à la plus petite variation de tension qui correspond à une modification du résultat de conversion. Le passage d'un résultat de conversion décimal au résultat suivant correspond à une précision de 1 LSB (*Least Significant Bit*). Avant son intégration, le convertisseur analogique-numérique présente une précision absolue de ± 1 LSB. Toutefois, cette précision diminue à $\pm 2,5$ LSB avec l'intégration de l'ADC dans le microcontrôleur avec les autres fonctions analogiques et numériques. Cette chute de précision est due au fait que l'ADC partage le même substrat silicium avec le cœur logique du

microcontrôleur. Par conséquent, les perturbations émises par ce dernier sous forme de sauts de tension atteignent l'ADC par couplage substrat [16].

Le critère de susceptibilité retenu lors des mesures de l'immunité de l'ADC est le nombre de LSB perdus suite à la perturbation. Le résultat de conversion obtenu après l'injection de la perturbation à travers la broche A_{REF} est comparé à un résultat théorique avant perturbation. Ce résultat initial correspond à une valeur de la tension à convertir V_{in} située dans la dynamique de conversion qui démarre à 0 V et s'arrête à V_{REF} . Le quantum varie selon la valeur de la tension de référence V_{REF} . Ainsi, le nombre de LSB perdus pour une perturbation de même amplitude est d'autant plus grand que la tension de référence est réduite. Dans notre cas, la tension de référence choisie est de 2,5 V. Cette tension permet d'avoir un quantum de 2,44 mV.

D'autre part, il est préférable de considérer un critère de susceptibilité égal à une puissance de deux pour pouvoir lier la perturbation à une erreur au niveau de l'estimation d'un bit résultant d'une étape parmi les dix étapes de conversion. A titre d'exemple, un critère de 8 LSB perdus correspond à une erreur au niveau de la septième étape de conversion.

Lors de la mesure d'immunité de l'ADC, nous effectuons 100 conversions pour une fréquence et puissance de perturbation données. Nous considérons que l'ADC atteint le critère de susceptibilité retenu pour le test si au moins un résultat de conversion dépasse l'intervalle [Res_{th} – critère ; Res_{th} + critère], où Res_{th} est le résultat de conversion obtenu avant d'appliquer la perturbation. La figure 4.5 illustre la répartition des cent résultats de conversion obtenus à 10 MHz lorsque l'ADC est soumis à une perturbation, et ce dans le cas d'une tension V_{REF} externe égale à 2,503 V et une tension V_{in} égale à 1,248 V (résultat de conversion théorique égal à 510).



Figure 4.5: Répartition des résultats de conversion

2. Caractérisation de l'immunité de l'ADC par la technique RFIP

Dans cette section, nous rappelons le banc de mesure RFIP dédié à la mesure de l'immunité du convertisseur analogique-numérique. Ensuite, les résultats de la mesure RFIP sont validés

et comparés avec des résultats d'autres techniques de mesure. Finalement, les résultats d'immunité RFIP sont analysés pour les différents critères de susceptibilité dans le but de dégager quelques conclusions sur le comportement de l'ADC en fonction de la fréquence.

1.1. Banc de mesure RFIP

Dans le chapitre précédent, nous avons montré la caractérisation des différents éléments du banc de mesure RFIP intervenant dans le calcul des paramètres d'immunité d'un circuit intégré donné. La figure 4.6 est une photo du banc de mesure RFIP dédié à la caractérisation de l'immunité d'un ADC embarqué dans un microcontrôleur. Un PC de contrôle, non visible dans la photo, commande le lancement des 100 conversions suite à la perturbation et traite les résultats envoyés par l'ADC.



Figure 4.6: Banc de mesure RFIP de l'ADC

2.2. Validation de la technique RFIP

La mesure de l'immunité d'un circuit intégré en se basant sur la technique RFIP est basée sur la caractérisation de la sonde utilisée ainsi que du banc de mesure associé afin de permettre l'extraction des différents paramètres d'immunité à l'aide d'un modèle de calcul.

La figure 4.7 montre les résultats de mesure RFIP dans le cas V_{REF} externe pour un critère de susceptibilité de 32 LSB. Afin de valider les résultats RFIP obtenus, nous les avons comparés avec des résultats provenant d'autres techniques de mesure sauf pour le courant. La courbe de susceptibilité en puissance est comparée avec les résultats de mesure DPI. Pour l'impédance, une mesure au VNA du paramètre de réflexion permet d'extraire l'impédance d'entrée de la broche testée et de la comparer à l'impédance RFIP. Finalement, la tension RFIP est comparée avec les résultats de mesure de la tension de perturbation acquis en utilisant une sonde RF connectée à l'oscilloscope.



Figure 4.7 : Résultats RFIP à 32 LSB pour V_{REF} externe (a) Tension (b) Courant (c) Puissance (d) Impédance

Les résultats RFIP obtenus montrent globalement une bonne corrélation avec les autres résultats de mesure. Nous pouvons ainsi en déduire que l'estimation du courant de perturbation avec la technique RFIP est aussi satisfaisante, bien que nous n'ayons pas eu la possibilité de faire une comparaison avec des résultats de mesure directe du courant d'entrée. Toutefois, nous pouvons remarquer la présence de quelques écarts dans la zone de fréquences entre 1 MHz et 10 MHz pour le calcul de la puissance et de l'impédance. En effet, ces écarts sont dus aux incertitudes de la techniques RFIP lors de la mesure de circuits à haute impédance d'entrée. Les origines de cette limitation ont déjà été expliquées dans le chapitre précédent.

2.3. Investigation des spécificités des mesures RFIP

Maintenant que la méthode de mesure est validée, nous allons l'utiliser pour analyser plus en détail l'immunité du convertisseur analogique/numérique. Nous présentons dans ce paragraphe les résultats d'immunité RFIP correspondant au cas de configuration V_{REF} interne pour différents critères de susceptibilité.

2.3.1 Courbes de susceptibilité RFIP

La figure 4.8 représente les mesures RFIP de la puissance de perturbation de l'ADC pour certains critères de susceptibilité entre 4 et 32 LSB perdus et pour les cas V_{REF} interne.



Figure 4.8 : Courbes de susceptibilité RFIP en puissance absorbée

En observant les résultats, il est possible de dégager quelques caractéristiques communes de l'immunité du circuit testé. Tout d'abord, la susceptibilité de l'ADC aux perturbations conduites diminue avec l'augmentation de la fréquence de perturbation. L'immunité de l'ADC est donc meilleure en hautes fréquences. D'autre part, pour passer d'un critère donné au critère suivant, le niveau de la puissance perturbatrice fournie est bien évidemment plus élevé. En effet, étant donné que l'ADC fournit le résultat de conversion après dix étapes de calcul, la génération d'une erreur à la sixième étape par exemple nécessite une perturbation plus grande que celle requise pour causer une erreur à la septième étape. Ceci est dû au fait que la marge de tension présente aux deux entrées du comparateur est d'autant plus grande que l'étape de conversion est antérieure, puisque l'approximation de la valeur de la tension V_{DAC} par rapport à celle de V_{in} s'améliore en passant d'une étape de calcul à l'étape suivante.

D'autre part, les profils d'immunité peuvent être divisés en deux phases selon la fréquence et la puissance de perturbation. La première phase correspond aux fréquences et aux puissances inférieures à 30 MHz et 0 dBm (zone hachée). Dans cette zone, le niveau de puissance requis pour passer d'un critère à l'autre dépasse 5 dBm supplémentaire dans la majorité des cas. La deuxième phase correspond aux fréquences supérieures à 30 MHz. En effet, dans cette plage de fréquences, une faible puissance est à chaque fois nécessaire pour atteindre un critère d'immunité plus élevé. A une fréquence donnée dans cette plage, la puissance de perturbation nécessaire au passage du critère 4 LSB au critère 32 LSB est plus faible que pour une fréquence de 10 MHz par exemple. Ainsi, la dynamique des puissances de perturbation diminue globalement avec l'augmentation de la fréquence. De plus, en considérant chaque critère séparément, nous pouvons observer que la dynamique des puissances de perturbation vue sur toute la gamme des fréquences de mesure diminue avec l'augmentation du critère de susceptibilité. Une étude des mécanismes de perturbation de l'ADC dans ces deux zones de fréquences sera présentée dans la prochaine section.

En plus des courbes de susceptibilité en puissance absorbée, la technique RFIP permet aussi de restituer les autres paramètres d'immunité à savoir la tension, le courant et l'impédance du circuit testé. Nous montrons dans la figure 4.9 les courbes de susceptibilité correspondant à ces différents paramètres dans le cas V_{REF} interne.



Figure 4.9 : Courbes de susceptibilité RFIP (a) Tension (b) Courant (c) Impédance

La connaissance des courbes de susceptibilité en tension et en courant permet d'avoir une idée sur la variation de ces paramètres en fonction de la fréquence. Plus précisément, le courant d'entrée au niveau de la broche agressée est très faible et constant pour les fréquences entre 1 MHz et 10 MHz quel que soit le critère de susceptibilité. Ainsi, du fait que la puissance absorbée augmente dans cette gamme de fréquences, cette augmentation est principalement due à l'augmentation de la tension RFIP d'un critère donné au critère suivant (voir figure 4.9-(a)). Dans ce cas, la technique RFIP permet d'identifier le paramètre responsable de la caractérisation de la susceptibilité de l'ADC en basses fréquences (tension de perturbation). D'autre part, les mesures montrent que le courant de perturbation pour un critère donné augmente en fonction de la fréquence sauf pour les fréquences situées entre 100 MHz et 300 MHz. Les courbes de tension semblent aussi suivre la même tendance en fonction de la fréquence de courant (augmentation puis diminution puis augmentation de nouveau) mais à des plages de fréquences différentes selon le critère.

L'avantage majeur de la technique RFIP est en effet la possibilité de mesurer l'impédance du circuit sous test au moment de l'apparition du défaut, c.-à-d. que la variation de l'impédance d'entrée de la broche agressée peut être déterminée en fonction de la puissance absorbée. Cette propriété de la technique RFIP est avantageuse du fait que nous n'avons pas besoin de faire des mesures complémentaires au VNA, faites probablement dans des conditions différentes que celles durant lesquelles la mesure a été effectuée. D'autre part, la connaissance de l'impédance en fonction de la puissance de perturbation permet de détecter la présence d'effets non linéaires qui pourraient éventuellement apparaître dans le circuit avec l'augmentation de puissance. La variation de l'impédance en fonction du niveau de perturbation peut aussi nous renseigner sur un changement des chemins de couplage des perturbations à l'intérieur du circuit intégré. Une modification des chemins de couplage peut être initiée par l'augmentation du niveau de la perturbation ce qui engendrerait éventuellement un changement du réseau passif par lequel la perturbation est acheminée et par conséquent une variation de l'impédance d'entrée vue de la broche testée. Dans notre cas, quel que soit le critère de susceptibilité, l'impédance d'entrée de la broche A_{REF} est quasiment la même sur toute la gamme des fréquences de mesure (voir figure 4.9-(c)) sauf dans la plage des fréquences entre 1 MHz et 10 MHz où les différences sont dues aux incertitudes de calcul de la méthode RFIP. Ainsi, pour les puissances absorbées permettant d'atteindre les critères de susceptibilité situés entre 4 et 32 LSB perdus, il n'y a pas de changement au niveau de l'impédance d'entrée de la broche d'injection. Cette propriété est intéressante entre autres pour la modélisation de l'immunité de l'ADC en se basant sur la méthodologie ICIM-CI, que nous développerons davantage dans la suite de ce chapitre, du fait que nous pouvons extraire un seul PDN (Passive Distribution Network) utilisé quel que soit le niveau de perturbation subi par l'ADC.

La connaissance de l'impédance d'entrée du circuit lors de sa perturbation permet aussi de déterminer la nature de l'impédance rencontrée par les perturbations (résistive, capacitive ou inductive). Une mesure au VNA du paramètre de réflexion de la broche A_{REF} a été effectuée afin d'en extraire son impédance. La figure 4.10 montre une comparaison des parties réelle et imaginaire entre la mesure au VNA et deux mesures RFIP à deux critères de susceptibilité différents.



Figure 4.10 : Impédance d'entrée (a) Partie réelle (b) Partie imaginaire

Les résultats obtenus montrent que la technique RFIP permet de calculer l'impédance du circuit testé avec une précision acceptable pour les fréquences supérieures à 10 MHz. Pour les fréquences inférieures à 10 MHz, les incertitudes de la mesure RFIP lors de la caractérisation des circuits à haute impédance d'entrée affectent le calcul de l'impédance.

2.3.2. Effet de la configuration de mesure sur l'immunité de l'ADC

Dans ce paragraphe, nous étudions l'effet du changement de la configuration de la tension de référence sur les paramètres d'immunité de l'ADC. La figure 4.11 illustre une comparaison entre les cas V_{REF} externe et V_{REF} interne pour les différents paramètres d'immunité obtenus par mesure RFIP pour un critère de susceptibilité de 32 LSB.



Figure 4.11 : Paramètres RFIP obtenus selon la configuration de V_{REF}

La figure 4.11-(c) relative aux courbes de susceptibilité en puissance absorbée montre que la susceptibilité de l'ADC augmente globalement en utilisant une tension de référence interne. Plus précisément, une analyse conjointe des courbes de susceptibilité obtenues en tension et en courant dans la bande de fréquences [10MHz; 70MHz] montre que la tension est le paramètre le plus influent en ce qui concerne la caractérisation de la susceptibilité dans cette zone du fait que les courants estimés dans les deux cas sont comparables. Ce genre de conclusions tirées à partir des données supplémentaires de la technique RFIP démontre tout l'apport de cette technique pour une meilleure compréhension de l'immunité des circuits intégrés. D'autre part, les courbes d'impédance RFIP (voir figure 4.11-(d)) montrent que la modification de la configuration de mesure n'a pas d'effet sur l'impédance d'entrée de la

broche A_{REF} . Cependant, les différences observées entre 1 MHz et 10 MHz ne sont pas dues à un changement au niveau de l'impédance mais plutôt aux incertitudes de mesure de la technique RFIP. En effet, ces incertitudes ne sont pas tributaires de la fréquence de fonctionnement de l'ADC. Nous avons montré dans le chapitre 3 qu'elles apparaissent lorsqu'il s'agit de caractériser des broches de circuits intégrés à hautes impédances d'entrée, ce qui est exactement le cas de la broche A_{REF} dans la zone de faibles fréquences.

3. Analyse de l'immunité du convertisseur analogique-numérique

3.1. Introduction

En effectuant la mesure de l'immunité du convertisseur analogique-numérique sur toute la gamme des fréquences situées entre 1 MHz et 900 MHz, nous avons pu remarquer la présence de deux phases différentes d'immunité correspondant à des limites définies en fréquence et en puissance de perturbation (voir figure 4.8). Nous avons ainsi établi que l'immunité de l'ADC s'améliore avec l'augmentation de la fréquence. Dans une étude précédente effectuée par J-B. Gros sur le même ADC que nous étudions [16], il a pu mettre en œuvre la distinction entre ces deux zones d'immunité. Toutefois, à cause d'une limitation en puissance de perturbation injectée au circuit testé, les mesures réalisées sur l'ADC étaient limitées à des fréquences allant jusqu'à 100 MHz et à des puissances de l'ordre de 0 dBm. Il a aussi étudié les chemins de couplage des perturbations à l'intérieur de l'ADC. Ces chemins ont été modélisés ce qui a permis d'établir les fonctions de transfert correspondantes. A partir de la simulation du gain de ces fonctions de transfert, le modèle annonçait des gains de couplage faibles pour les fréquences supérieures à 30 MHz ce qui explique l'amélioration de l'immunité de l'ADC dans la seconde zone d'immunité (fréquences > 30 MHz).

La figure 4.12 représente les cent résultats de conversion obtenus à 10 et 300 MHz dans les mêmes conditions de mesure que celles de la figure 4.5.



Figure 4.12 : Dispersion et moyenne des résultats de conversion

A partir des résultats obtenus, nous pouvons observer la présence de deux phénomènes distincts quant à la répartition des résultats de conversion. D'une part, la dispersion de ces derniers semble différer d'une fréquence à l'autre. D'autre part, la valeur moyenne des résultats de conversion diminue en augmentant la fréquence de la perturbation. Nous présenterons par la suite des résultats permettant de comprendre l'évolution de cette variation en fonction de la fréquence et de la puissance de perturbation. De plus, quelques hypothèses sur les mécanismes d'erreur de la conversion seront aussi discutées.

3.2.Dispersion des résultats de conversion et variation de moyenne

Les résultats de la figure 4.12 montrent que la dispersion des résultats de conversion autour de la moyenne est plus importante à 10 MHz qu'à 300 MHz. A 300 MHz, 80% des résultats de conversion sont répartis entre 480 et 490 et la moyenne est autour de 481. A 10 MHz, les résultats varient entre 495 et 525 pour une moyenne égale à 513.Par contre, il est intéressant de constater que la variation de la valeur moyenne est quant à elle nettement plus importante pour une fréquence de 300 MHz. Nous rappelons que le résultat de conversion théorique vaut 510.

La variation de la valeur moyenne sera davantage discutée ultérieurement en proposant quelques pistes de réflexion sur ses origines. Ainsi, nous présenterons quelques hypothèses sur les facteurs de perturbation de l'ADC pour les fréquences qui n'ont pas été couvertes par l'étude précédente de J-B. Gros.

La variation de la valeur moyenne en fonction de la puissance est estimée par mesure pour trois fréquences différentes en prenant comme puissance de départ la puissance P_0 qui représente la puissance à laquelle l'ADC est perturbé à 16 LSB. La puissance est ensuite incrémentée par pas de 1 dBm. Ainsi, le choix de ces fréquences permet de couvrir trois gammes différentes de puissances de perturbation à savoir [-15 dBm; -3 dBm], [4 dBm; 16 dBm] et [22 dBm; 29 dBm] pour les fréquences 10, 100 et 900 MHz, respectivement. Les résultats correspondants sont reportés à la figure 4.13.



Figure 4.13 : Variation de la valeur moyenne en fonction de la puissance de perturbation

Les résultats obtenus confirment bien la diminution de la moyenne des résultats de conversion à 100 MHz et 900 MHz. Nous pouvons en déduire que l'ADC subit le même type de dégradation dans la zone correspondant aux fréquences supérieures à 30 MHz (voir figure 4.8). A 900 MHz, lorsque la perturbation atteint un niveau élevé (proche de 30dBm), l'ADC restitue une moyenne presque nulle ce qui traduit un défaut total de l'opération de conversion. D'autre part, la valeur de la moyenne ne subit quasiment pas de variation à 10 MHz.

A partir de ces résultats, nous pouvons déduire qu'en basses fréquences, la dégradation de l'ADC est caractérisée par une dispersion des résultats de conversion. Cependant, pour les fréquences de la seconde zone identifiée à la figure 4.8, l'erreur de conversion est plutôt caractérisée par la variation de la moyenne des résultats.

3.3. Hypothèses sur les causes de la dispersion et de la variation de moyenne

Dans ce paragraphe, nous essayons de donner quelques hypothèses sur les origines des phénomènes observés dans l'étude précédente à savoir la dispersion des résultats de conversion et la diminution de leur valeur moyenne en fonction de la puissance de perturbation.

Lors de l'étude des chemins de couplage à l'intérieur de l'ADC, J-B. Gros a pu identifier le comparateur comme étant le bloc responsable des erreurs de conversion. En effet, les perturbations injectées au niveau de la broche A_{REF} se couplent aux deux entrées du comparateur en passant par le circuit DAC. Une équation d'immunité a pu être établie afin de décrire le mécanisme d'erreur. Cette équation fait apparaître deux modes de perturbation : un mode commun décrit par la marge de tension entre les deux entrées du comparateur et un mode différentiel décrit par la phase relative entre les signaux de ces deux entrées. Le circuit DAC, selon cette étude limitée en fréquence, n'intervient pas dans le mécanisme de dégradation de l'ADC et constitue uniquement un chemin emprunté par les perturbations. De ce fait, la dispersion des résultats à 10 MHz peut être expliquée en se basant sur cette étude. En effet, les deux tensions V_{DAC} et V_R sont comparées au niveau des deux entrées du comparateur (voir paragraphe 1.1). Si une perturbation se superpose sur l'une de ces deux tensions continues, un signal sinusoïdal parasite se crée et engendre un dépassement anormal de l'une des tensions d'entrée. Ainsi, à l'instant de comparaison, une erreur de comparaison est commise et le résultat de conversion calculé est erroné. Du fait que l'erreur de comparaison peut survenir à n'importe quelle étape de conversion, le résultat de conversion retourné par l'ADC est fortement dispersé selon le numéro du bit erroné parmi les dix bits de conversion et selon la nature de l'erreur (bit calculé à 1 au lieu de 0 et vice versa).

Nous nous intéressons maintenant à la variation de la valeur moyenne des résultats de conversion. Deux possibilités peuvent être considérées. D'après l'équation (4.1), une variation de la valeur moyenne des résultats peut être induite soit par une variation de la tension V_{REF} , soit de la tension V_{in} . L'autre possibilité consiste à considérer des phénomènes intrinsèques probablement non linéaire au niveau des blocs DAC et comparateur et ainsi la génération de résultats de conversion erronés.

En conclusion, l'erreur de conversion pourrait être due à une dégradation de la fonctionnalité des blocs constituant l'ADC ou bien à des variations des tensions intervenant dans le processus de conversion à savoir les tensions V_{REF} , V_{in} , V_R et V_{DAC} (voir figure 4.4).

Du fait que les tensions V_R et V_{DAC} sont générées en interne par le bloc DAC, il n'est pas possible de vérifier par mesure s'ils sont perturbées ou pas puisque nous n'avons pas accès à ces tensions via des broches externes du microcontrôleur. Ainsi, nous ne pouvons pas vérifier l'état de fonctionnement du bloc DAC dans la zone des fréquences et des puissances qui n'a pas été étudiée par J-B. Gros (qui a conclu que le bloc DAC n'est pas dégradé pour des niveaux de perturbation inférieurs à 0 dBm). Toutefois, dans les paragraphes suivants, nous allons discuter certaines de ces hypothèses en présentant l'étude de la variation des tensions V_{in} et V_{REF} en fonction de la puissance de perturbation.

3.4. Effet des perturbations sur la tension V_{in}

La tension à convertir V_{in} est fournie par une référence de tension précise montée sur la carte de test auxiliaire dont l'utilisation permet de générer une tension DC très stable. Nous présentons à la figure 4.14 les résultats de la variation de la valeur moyenne de la tension V_{in} en fonction de la puissance absorbée par le DUT, et ce pour des fréquences couvrant la totalité de la gamme des fréquences de mesure (entre 1 MHz et 900 MHz). La valeur moyenne de V_{in} est mesurée à l'aide d'une sonde de tension connectée à l'oscilloscope et placée au niveau de la broche du microcontrôleur correspondant à cette tension. Nous rappelons que le signal de perturbation est injecté sur la broche A_{REF} du microcontrôleur.



Figure 4.14 : Variation de la valeur moyenne de la tension V_{in}

La valeur de la tension V_{in} de départ étant égale à 1,248 V, les résultats de la figure 4.14 montrent que la valeur moyenne de V_{in} n'est pas influencée par la puissance de perturbation. Même l'injection d'une puissance de 20 dBm ne provoque qu'une modification de 4 mV de la valeur moyenne de V_{in} , ce qui représente une variation négligeable.

D'autre part, l'injection d'une perturbation sur la broche A_{REF} peut potentiellement provoquer l'apparition d'une composante alternative sur la tension V_{in} par couplage. D'après la relation (4.1), une telle variation provoquerait des erreurs du résultat de conversion. La variation de la valeur efficace de la tension V_{in} en fonction de la puissance absorbée et pour les mêmes fréquences de la figure 4.14 est représentée à la figure 4.15. Cette variation est mesurée à l'aide d'une sonde de tension connectée à l'oscilloscope.



Figure 4.15 : Variation de la valeur efficace de la tension V_{in}

Les résultats montrent que pour des puissances inférieures à 0 dBm, la tension V_{in} atteint au maximum une amplitude de 10 mV. Avec l'augmentation du niveau de la perturbation et selon la fréquence, la valeur efficace de V_{in} augmente jusqu'à plusieurs dizaines de millivolts.

En se basant sur l'équation (4.1), et en supposant que la valeur de la tension V_{REF} ne subit pas de variation, le résultat de conversion obtenu pour le pire cas est estimé pour quelques fréquences en fonction de la puissance absorbée. La figure 4.16 illustre les résultats obtenus.



Figure 4.16 : Résultat de conversion en fonction de la puissance absorbée

Nous pouvons observer une augmentation de la valeur de conversion en fonction de la puissance de perturbation à partir de 0 dBm (même sens de variation que celui de V_{in}). A titre d'exemple, à 500 MHz, une perturbation de 20 dBm peut provoquer une perte de précision d'environ 40 LSB.

Nous pouvons conclure sur l'influence de V_{in} sur les courbes d'immunité mesurée. Nous avons constaté premièrement que l'injection d'une perturbation sur l'entrée A_{REF} du microcontrôleur ne provoque pas de modification de la valeur moyenne de V_{in} , impliquant que cette dernière n'est pas responsable de la variation de la valeur moyenne des résultats de conversion. Deuxièmement, nous avons constaté l'apparition d'une composante alternative sur la tension V_{in} lors de la perturbation. Nous avons vu de plus que la composante alternative supplémentaire pouvait provoquer une variation suffisante du résultat de conversion pour atteindre le critère d'immunité lors des mesures de susceptibilité. Nous pouvons ainsi en déduire que la présence de cette tension alternative peut être la cause de l'augmentation de la dispersion des résultats de conversion et peut jouer un rôle significatif dans la perturbation de la dispersion de l'ADC.

L'étude de l'effet des perturbations sur la tension à convertir V_{in} vient aussi complémenter l'étude sur les chemins de couplage réalisée par J-B. Gros. En effet, son étude a permis d'identifier des couplages sur les tensions V_R et V_{DAC} (voir figure 4.4). Nous venons ainsi de prouver que les perturbations peuvent se coupler sur la tension V_{in} et contribuer ainsi au mécanisme d'erreur de l'ADC avec les autres tensions perturbées.

3.5. Effet des perturbations sur la tension V_{REF}

Pour ce qui est de la tension de référence V_{REF} , nous avons vu que celle-ci peut être externe ou interne au microcontrôleur (voir paragraphe 1.3). La figure 4.17présente les courbes d'immunité DPI pour les deux configurations de mesure correspondant à une tension V_{REF} externe et interne. Les courbes de susceptibilité présentées correspondent à des critères allant de 4 à 128 LSB perdus.



Figure 4.17 : Courbes de susceptibilité DPI (a) V_{REF} externe (b) V_{REF} interne

Premièrement, les résultats obtenus confirment les mesures d'immunité de l'ADC réalisée avec la méthode RFIP. Deuxièmement, il est intéressant d'observer que quelle que soit la configuration de V_{REF} , nous avons toujours deux phases d'immunité en fonction de la fréquence (la première phase correspond à la zone en gris dans les figures 4.17-(a) et 4.17-(b). Il semble donc que le comportement de l'ADC vis-à-vis de la perturbation soit identique pour les deux configurations de la tension V_{REF} . Cependant, si on s'intéresse aux niveaux d'immunité mesurés, nous pouvons observer globalement que l'ADC en configuration V_{REF} interne est plus susceptible que dans le cas de la configuration V_{REF} externe.

Dans la suite de cette section, nous allons étudier l'effet des perturbations sur la tension V_{REF} dans les deux configurations de mesure. La variation de la tension V_{REF} en fonction de la puissance est mesurée selon le principe montré à la figure 4.18.



Figure 4.18 : Test de la variation de la tension V_{REF}

La perturbation est injectée à travers l'entrée « RF » du té de polarisation et atteint la broche testée par l'entrée « RF+DC ». Sur l'entrée « DC », la tension de référence V_{REF} est fournie par une alimentation DC (cas où V_{REF} est externe) et à la fois connectée à un voltmètre numérique qui permet de faire une lecture précise de la tension présente à l'entrée de la broche A_{REF} lors de la perturbation. Dans le cas où la tension V_{REF} est interne, l'alimentation DC n'est pas utilisée et le voltmètre est connecté tout seul à l'entrée « DC » du té de polarisation.

3.5.1. Effet des perturbations dans le cas V_{REF} externe

La mesure de la variation de la tension V_{REF} externe en fonction de la puissance absorbée est effectuée selon le principe déjà décrit et les résultats correspondants à des fréquences situées entre 1 MHz et 700 MHz sont présentés à la figure 4.19. La valeur de la tension V_{REF} de départ est 2,497 V.



Figure 4.19 : Influence de la puissance absorbée sur la tension de référence externe

Les résultats montrent que la puissance absorbée par le microcontrôleur n'a aucun effet sur la valeur de la tension de référence externe qui reste quasiment constante pour des puissances allant jusqu'à 12 dBm et ne subit qu'une variation négligeable pour les puissances supérieures. L'ADC est donc dans ce cas perturbé sans que la valeur moyenne de la tension de référence le soit. Ainsi, la diminution de la valeur moyenne des résultats de conversion ne peut pas être expliquée par un effet quelconque des perturbations sur la tension de référence. Elle est donc probablement due à un phénomène intrinsèque du bloc DAC ou du comparateur qui fait que le résultat de conversion à une étape donnée soit estimé à 0 au lieu de 1 (pour avoir une diminution du résultat décimal formé à la base de 10 bits de conversion). Si le comparateur est considéré responsable des erreurs de conversion, la diminution du résultat de conversion avec l'augmentation de la puissance pourrait être expliquée par un phénomène de redressement sur la tension V_{DAC} de telle sorte qu'elle soit supérieure à la tension V_{in} à l'étape de conversion corrompue. En effet, étant donné que les tensions V_{in} et V_{DAC} sont connectées aux entrées non inverseuse et inverseuse du comparateur respectivement, la différence de tension (V_{in} - V_{DAC}) donne lieu à un bit égal à 0 dans le cas ou V_{DAC}> V_{in}.

3.5.2. Effet des perturbations dans le cas V_{REF} interne

Nous présentons dans ce qui suit une étude de la variation de la tension V_{REF} générée par une structure *bandgap* embarquée dans ce même microcontrôleur en fonction de la puissance de perturbation. Une mesure semblable à la mesure réalisée pour le cas V_{REF} externe a été effectuée après avoir reprogrammé le microcontrôleur. La figure 4.20 montre les résultats obtenus pour les mêmes fréquences.



Figure 4.20 : Influence de la puissance absorbée sur la tension de référence interne

Nous pouvons observer que, contrairement au cas V_{REF} externe, la perturbation de l'ADC selon cette configuration affecte la valeur de la tension de référence utilisée pour le calcul du résultat de conversion. Les résultats montrent aussi que la perturbation de V_{REF} suit quasiment la même allure pour les différentes fréquences allant de 1 MHz à 700 MHz. Toutefois, l'apparition de l'effet de la perturbation dépend de la fréquence. En effet, plus la fréquence augmente plus la puissance nécessaire pour modifier la tension de référence est grande. A titre d'exemple, l'effet de la perturbation à 1 MHz est visible à partir de -5 dBm alors qu'il ne l'est pour 700 MHz qu'à partir de 12 dBm.

Il est intéressant d'observer des variations différentes de V_{REF} en fonction de la puissance de perturbation. En augmentant la puissance, la valeur moyenne de V_{REF} augmente dans un premier temps pour atteindre un maximum de 3 V environ puis diminue pour atteindre des valeurs inférieures à la valeur de V_{REF} sans perturbation.

Etant donné ces résultats, nous pouvons supposer, dans le cas d'une configuration V_{REF} interne, que les variations de la valeur moyenne des résultats de conversion de l'ADC sont dues à une modification de la valeur moyenne de la tension V_{REF} .

Afin de vérifier cette hypothèse, nous cherchons à comparer pour trois fréquences, la variation du nombre des LSB perdus en fonction de la puissance du signal d'interférence, dans le cas où les LSB perdus sont extraits à partir de la mesure DPI présentée à la figure 4.17-(b) et dans le cas où ils sont déterminés par calcul (voir équation (4.1); $V_{in} = 1,276$ V) en utilisant les valeurs de V_{REF} perturbées récupérées sur la figure 4.21.

La figure 4.21 illustre les résultats correspondants aux différentes comparaisons à 1, 100 et 700 MHz.



Figure 4.21 : Comparaison du nombre de LSB perdus en fonction de la puissance absorbée (a) à 1 MHz (b) à 100 MHz (c) à 700 MHz

Les résultats obtenus permettent de confirmer partiellement l'hypothèse déjà avancée. En effet, à 1 MHz, la variation de la tension de référence n'a aucun effet sur les erreurs de calcul du résultat de conversion. La figure 4.21-(a) montre que l'ADC est perturbé pour des critères de susceptibilité allant jusqu'à 128 LSB perdus avant que la puissance n'ait un effet sur la tension V_{REF} (nombre théorique de LSB perdus quasi nul). Ainsi, le mécanisme de perturbation de l'ADC en faibles fréquences, est principalement dû à la présence d'un signal alternatif sur la tension V_{in} comme présenté au paragraphe 3.4 ainsi qu'à la présence de composantes alternatives sur les tensions V_{DAC} et V_R comme conclu du travail de J-B Gros (voir figure 4.4).

Néanmoins, à 100 MHz et 700 MHz, les résultats présentés sur les figures 4.21-(b,c) montre que la variation de la valeur moyenne de la tension V_{REF} est la principale cause de la perturbation de l'ADC au moins jusqu'à des critères de susceptibilité allant à 64 LSB perdus.

2. Modélisation de l'immunité du convertisseur analogique-numérique

Après avoir caractérisé et analysé l'immunité du convertisseur analogique-numérique par des mesures DPI et RFIP, nous allons présenter dans cette partie la méthodologie de modélisation de l'immunité de ce composant en se basant sur l'architecture du modèle ICIM-CI. La

modélisation de l'immunité des systèmes et des modules électroniques en général et des circuits intégrés en particulier est en effet parmi les objectifs principaux du projet SEISME dans lequel s'inscrit ce travail. Les différentes approches de modélisation à partir des résultats de mesure obtenus sont discutées. D'autre part, l'utilité de la technique RFIP pour l'amélioration de l'extraction du modèle d'immunité des composants électroniques est aussi démontrée.

4.1. Présentation du modèle ICIM-CI

Le modèle ICIM-CI est la composante du modèle ICIM servant à modéliser l'immunité des circuits intégrés dans le cas où les perturbations sont de nature conduite. L'idée consiste à définir une méthodologie générique permettant de créer un modèle comportemental d'immunité d'un circuit intégré en prenant en compte les aspects de fonctionnalité de ce dernier et non pas uniquement son activité interne. La structure de ce modèle a été déjà décrite dans le deuxième chapitre du présent manuscrit. Ce modèle est donc constitué de deux blocs principaux : le bloc PDN et le bloc IB. Le bloc PDN représente le réseau d'impédance ainsi que les chemins de couplage que les interférences électromagnétiques empruntent à l'intérieur de la puce. Quant au bloc IB, il sert à modéliser la réponse du circuit intégré à la perturbation subie. Nous rappelons le schéma-bloc du modèle ICIM-CI dans la figure 4.22.



Figure 4.22 : Structure du modèle ICIM-CI

4.2. Méthodologie de construction du modèle ICIM-CI de l'ADC

Le modèle ICIM-CI du convertisseur analogique-numérique peut être construit selon différentes approches en se basant sur les résultats de mesure DPI ou RFIP. En gardant la même structure constituée des deux blocs PDN et IB, ces derniers peuvent être construits de façons différentes.

4.2.1. Bloc PDN

En ce qui concerne le bloc PDN, son extraction est possible en connaissant le paramètre de réflexion S_{11} de la broche testée. La connaissance du paramètre S_{11} est équivalente à la connaissance du PDN et vice versa, du fait que l'impédance d'entrée et le paramètre S_{11} sont liés.

Dans le cas de notre étude, nous considérons l'entrée du circuit sur la broche A_{REF} où est injectée la perturbation. Une mesure au VNA du paramètre de réflexion de cette broche permet la détermination de l'impédance d'entrée de l'ADC. De plus, à partir de cette mesure

au VNA, un PDN sous forme de schéma électrique peut être déterminé. La méthode classique consiste à faire un « *fitting* » manuel à partir d'un modèle électrique que l'on modifie afin de s'approcher au maximum des caractéristiques de la mesure. Une autre méthode consiste à suivre un processus automatique proposé par des outils dédiés. Ces différentes approches seront davantage détaillées dans la suite de cette partie.

L'inconvénient de ces approches est qu'une mesure complémentaire aux mesures d'immunité doit être effectuée afin d'extraire le PDN. De ce fait, pour bâtir le modèle ICIM-CI basé sur des mesures DPI, nous devons obligatoirement passer par des mesures au VNA afin de déterminer le PDN. Toutefois, la technique RFIP permet de s'affranchir de cette limitation du fait que l'impédance d'entrée de la broche testée figure parmi les paramètres d'immunité fournis à l'issue d'une mesure d'immunité. Ainsi, les données de l'impédance RFIP peuvent être utilisées pour déduire le PDN sans avoir besoin de faire des mesures additionnelles. Leur utilisation a aussi l'avantage de produire un PDN extrait dans les mêmes conditions que la mesure d'immunité (PDN de défaillance) contrairement au cas du PDN extrait par mesure au VNA où la puissance injectée à la broche mesuré est fixe. Dans le cas de la mesure RFIP de l'immunité de l'ADC, nous avons déjà montré qu'un PDN unique représentant le PDN de défaillance peut être extrait quelle que soit la puissance de perturbation (voir figure 4.9-(c)).

4.2.2. Bloc IB

Le bloc IB, pour sa part, peut être construit selon différentes manières. La première façon consiste à remplir ce bloc par des tableaux tridimensionnels représentant chacun les paramètres d'immunité correspondant à n fréquences de mesure pour p critères de susceptibilité différents. Le bloc IB est ainsi constitué d'un seul tableau lorsqu'il s'agit de mesure DPI (tableau des données de la puissance) et de quatre tableaux distincts dans le cas d'une mesure RFIP (tableaux de tension, courant, puissance et impédance). Concernant le bloc de détection qui sert pour le test du critère de susceptibilité, nous avons choisi de le placer en dehors du bloc IB (voir paragraphe 3.3.3 du deuxième chapitre). Les figures 4.23 et 4.24 montrent les structures du modèle ICIM-CI dérivé des mesures DPI et RFIP, respectivement, et ce dans le cas d'un bloc IB sous forme de tableaux.


Figure 4.23 : Modèle ICIM-CI dérivé de la mesure DPI



Figure 4.24 : Modèle ICIM-CI dérivé de la mesure RFIP

D'autre part, nous pouvons construire le bloc IB différemment en se basant sur les résultats de la mesure d'immunité. Dans ce cas, un bloc IB comportemental est envisagé en développant

des fonctions analytiques traduisant les résultats de mesure. Pour cela, les tableaux tridimensionnels sont interprétés différemment afin de générer des équations reliant le nombre de LSB perdus et la puissance absorbée par le DUT, et ce en fonction de la fréquence. La figure 4.25 illustre le principe de construction du modèle ICIM-CI avec un bloc IB comportemental dans le cas de la mesure DPI. Le même principe peut être répété avec les différents paramètres d'immunité RFIP pour en extraire le modèle ICIM-CI comportemental.



Figure 4.25 : Modèle ICIM-CI comportemental dérivé de la mesure DPI

L'avantage de cette approche est qu'elle permet d'obtenir des résultats simulés pour des critères de susceptibilité intermédiaires aux critères déjà couverts par les mesures. En d'autres termes, cette approche sert à prédire, par extrapolation, l'état d'immunité de l'ADC pour des critères différents de ceux retenus pendant la mesure, ce qui donne à l'utilisateur une flexibilité au niveau du choix du critère de susceptibilité.

4.2.3. Fonctionnement du modèle

Après avoir décrit les différentes approches de construction des blocs PDN et IB, nous allons présenter la méthodologie d'extraction des courbes d'immunité à partir du modèle ICIM-CI. En effet, la puissance injectée (Pini) représente l'entrée du modèle similairement à la mesure d'immunité où l'injection d'une puissance de perturbation est le point de départ pour l'obtention des courbes de susceptibilité. De ce fait, afin d'extraire les courbes de susceptibilité qui représentent les sorties du modèle, la puissance injectée est incrémentée et la puissance absorbée du modèle (Pabs) est calculée pour chaque incrément et comparée à la valeur qui lui correspond dans le tableau du bloc IB pour une fréquence et un critère donnés. Sachant que la puissance absorbée du modèle est calculée à partir du PDN et de la puissance injectée, cette dernière est incrémentée jusqu'à ce qu'on obtienne le plus petit écart entre les valeurs de la puissance absorbée du modèle et celle de la mesure. Cette opération est ensuite répétée pour toutes les fréquences afin d'obtenir les différentes puissances injectées causant la défaillance du composant pour le critère choisi et tracer ainsi la courbe de susceptibilité correspondante. Dans le cas du modèle ICIM-CI dérivé de la mesure RFIP, l'utilisateur du modèle possède le choix de produire les courbes de susceptibilité selon le paramètre qui lui convient en suivant le même principe déjà décrit pour la puissance absorbée.

L'extraction des courbes de susceptibilité nécessite alors la connaissance des paramètres du modèle (P_{abs} dans le cas de la mesure DPI et P_{abs} , V_{abs} et I_{abs} dans le cas de la mesure RFIP). Le calcul de ces paramètres est détaillé dans le paragraphe suivant.

4.3. Calcul des paramètres du modèle ICIM-CI

Le bloc PDN fournit en sortie les paramètres traduisant les perturbations résiduelles absorbées par la fonction sensible du circuit intégré. Les paramètres P_{abs} , V_{abs} et I_{abs} représentent alors la puissance, la tension et le courant absorbés par la puce. La détermination des expressions analytiques de ces paramètres en fonction des entrées du bloc IB (puissance injectée et PDN) est ainsi inévitable pour l'extraction des courbes de susceptibilité par modélisation. Dans la suite de cette section, nous élaborons la démonstration des expressions de ces paramètres en fonction de la puissance injectée et du paramètre de réflexion S₁₁.

Soient a_1 et b_1 les ondes incidente et réfléchie au niveau de la broche testée telles que représentées à la figure 4.26.



Figure 4.26 : Grandeurs d'entrée et de sortie du PDN

La tension et le courant à l'entrée du bloc PDN sont liés à ces deux grandeurs par les relations suivantes [85] :

$$V_{abs} = \sqrt{Z_0} (a_1 + b_1) ; I_{abs} = \frac{1}{\sqrt{Z_0}} (a_1 - b_1)$$
(4.3)

Z₀ étant l'impédance caractéristique.

Les puissances injectée et réfléchie peuvent être aussi liées aux ondes par les relations suivantes :

$$P_{inj} = \frac{1}{2} |a_1|^2$$
; $P_{ref} = \frac{1}{2} |b_1|^2$ (4.4)

D'autre part, la puissance absorbée est donnée par :

$$P_{abs} = \frac{1}{2} \operatorname{Re} \left(V_{abs}^* \times I_{abs} \right) = P_{inj} - P_{ref}$$
(4.5)

 $V^{\ast}_{\ abs}$ étant la valeur complexe de la tension V_{abs} .

En utilisant l'équation (4.5) :

$$P_{abs} = \frac{1}{2} (|a_1|^2 - |b_1|^2) = \frac{1}{2} |a_1|^2 (1 - \frac{|b_1|^2}{|a_1|^2}) = \frac{1}{2} |a_1|^2 (1 - |S_{11}|^2)$$

La puissance absorbée est donc dérivée comme suit :

$$P_{abs} = P_{inj} \left(1 - |S_{11}|^2 \right)$$
(4.6)

En réalité, seule la formule de la puissance restituée par le PDN est couramment rencontrée dans la littérature. Toutefois, afin de développer le modèle ICIM-CI basé sur la technique RFIP, les différentes formules des paramètres d'immunité et notamment celles du courant et de la tension doivent être déterminées en fonction des entrées.

Sachant que :

$$P_{abs} = P_{inj} - P_{ref}
ightarrow P_{inj} = P_{abs} + P_{ref}$$

⇔ $P_{inj} = P_{abs} + \frac{1}{2} |b_1|^2$

Or, l'onde réfléchie b₁ peut être exprimée en fonction de V_{abs} et I_{abs} par :

$$b_{1} = \frac{V_{abs} - Z_{0} I_{abs}}{2\sqrt{Z_{0}}}$$

$$\Rightarrow P_{inj} = P_{abs} + \frac{|V_{abs} - Z_{0} I_{abs}|^{2}}{8Z_{0}}$$
Ce qui implique:
$$|V_{abs} - Z_{0} I_{abs}| = 2\sqrt{2} \times \sqrt{Z_{0}(P_{inj} - P_{abs})}$$
(4.7)

D'autre part, l'impédance d'entrée de la broche testée est donnée par :

$$Z_{in} = \frac{V_{abs}}{I_{abs}} = Z_0 \times \frac{1 + S_{11}}{1 - S_{11}}$$

La tension et le courant absorbés sont alors déduits à l'aide des équations (4.8) et (4.9):

$$V_{abs} = Z_0 I_{abs} \times \frac{1 + S_{11}}{1 - S_{11}}$$
(4.8)

$$I_{abs} = \frac{V_{abs}}{Z_0} \times \frac{1 - S_{11}}{1 + S_{11}}$$
(4.9)

En remplaçant l'équation (4.9) dans l'équation (4.7), la formule de la tension absorbée est donc obtenue:

$$|V_{abs}| = \frac{\sqrt{2Z_0(P_{inj} - P_{abs})}}{|\frac{S_{11}}{1 + S_{11}}|}$$
(4.10)

De même, en remplaçant l'équation (4.8) dans l'équation (4.7), la formule du courant absorbé est aussi déduite :

$$|I_{abs}| = \frac{\sqrt{2(P_{inj} - P_{abs})}}{\sqrt{Z_0} |\frac{S_{11}}{1 - S_{11}}|}$$
(4.11)

La tension et le courant absorbés sont ensuite déterminés en fonction de la puissance injectée et du coefficient de réflexion en remplaçant la puissance absorbée par son expression donnée par l'équation (4.6) :

$$|V_{abs}| = \sqrt{2Z_0 P_{inj}} \times |1 + S_{11}|$$
(4.12)

$$|\mathbf{I}_{abs}| = \sqrt{\frac{2P_{inj}}{Z_0}} \times |\mathbf{1} - \mathbf{S}_{11}|$$
(4.13)

Les valeurs exprimées par les deux équations précédentes sont les modules des valeurs efficaces de la tension et du courant de perturbation, respectivement.

En conclusion, les différents paramètres sont déterminés par le modèle ICIM-CI en utilisant les quatre formules suivantes :

$$\mathbf{P_{abs}} = \mathbf{P_{inj}} (\mathbf{1} - |\mathbf{S_{11}}|^2)$$
$$|\mathbf{V_{abs}}| = \sqrt{2Z_0 P_{inj}} \times |\mathbf{1} + S_{11}|$$
$$|\mathbf{I_{abs}}| = \sqrt{\frac{2P_{inj}}{Z_0}} \times |\mathbf{1} - S_{11}|$$
$$|\mathbf{Z_{DUT}}| = |\frac{\mathbf{V_{abs}}}{\mathbf{I_{abs}}}|$$

Il est intéressant de constater que les amplitudes de V_{abs} et I_{abs} dépendent seulement des paramètres P_{inj} et S_{11} . Ces équations peuvent alors être utilisées aussi bien pour la modélisation RFIP que DPI.

4.4. Extraction du bloc PDN

4.4.1. Mesure d'impédance

Comme déjà expliqué dans le paragraphe 3.2, le bloc PDN du modèle ICIM-CI peut être construit de différentes manières. La méthode la plus simple consiste à utiliser les données de l'impédance RFIP pour former le PDN et récupérer les paramètres de réflexion nécessaires au calcul des paramètres P_{abs} , V_{abs} et I_{abs} . Le calcul du paramètre S_{11} à partir de l'impédance RFIP est donné par l'équation (4.14) :

$$S_{11} = \frac{Z_{RFIP} - Z_0}{Z_{RFIP} + Z_0}$$
(4.14)

4.4.2. Schéma électrique simplifié du PDN

Afin de déterminer un PDN pouvant être interprété physiquement pour comprendre la nature des chemins de couplage, un modèle électrique simplifié à base de quelques éléments RLC est proposé. Ensuite, une approximation des valeurs de ces éléments est effectuée avec le logiciel ADS en temps réel afin de voir l'effet des modifications sur les courbes correspondantes. La figure 4.27 montre le schéma électrique du modèle du PDN ainsi qu'une comparaison du module et de la phase de l'impédance.



Figure 4.27 : (a) Schéma électrique du PDN simplifié (b,c) Module et phase de l'impédance

Les résultats obtenus pour ce modèle sont satisfaisants jusqu'à une fréquence d'environ 500 MHz. Au-delà de cette fréquence, il faut complexifier davantage le modèle en rajoutant d'autres composants afin de pouvoir reproduire la variation de l'impédance en hautes fréquences et notamment la variation de la phase.

4.4.3. Schéma électrique complexe du PDN

L'autre possibilité consiste à faire une extraction automatisée du PDN à l'aide d'outils spécifiques que l'on trouve généralement associés aux logiciels de simulation RF. A titre d'exemple, l'outil « *Broadband SPICE Model Generator* » [86] du logiciel ADS permet de générer, à partir d'un fichier de mesure au VNA du paramètre de réflexion de la broche testée, un modèle électrique du PDN simulable avec n'importe quel simulateur de type SPICE. La génération du modèle électrique du PDN est effectuée selon des algorithmes mathématiques ayant la possibilité d'imposer le caractère passif du modèle généré. L'avantage de cette méthode est qu'elle restitue des modèles ayant des caractéristiques qui corrèlent parfaitement avec les caractéristiques de la mesure. De plus, la prise en compte des éléments non linéaires du PDN est possible via la génération de blocs polynomiaux. La figure 4.28 montre une comparaison entre l'amplitude et la phase du paramètre S₁₁ pour la mesure et le modèle.



Figure 4.28 : Comparaison du paramètre de réflexion (a) Amplitude (b) Phase

Néanmoins, ces modèles générés automatiquement ont quelques inconvénients. D'une part, la complexité du modèle augmente avec l'augmentation des variations à reproduire au niveau des données de la mesure (résonances et antirésonances). De ce fait, le modèle peut contenir un grand nombre d'éléments dans le cas où l'impédance d'entrée de la broche testée fait apparaitre plusieurs variations de son module ou de sa phase. D'autre part, si la passivité du modèle généré est imposée, ce dernier peut contenir des éléments non physiques tels que des éléments R, L ou C de valeur négative. La présence de tels éléments ne permet pas de faire une interprétation correcte de la nature des chemins de couplage empruntés par les perturbations à l'intérieur de la puce. La figure 4.29 illustre le modèle du PDN généré pour le fichier de mesure de la broche A_{REF} .



Figure 4.29 : Schéma électrique du PDN complexe

4.4.4. Comparaison entre les différentes approches

En conclusion, afin d'évaluer la qualité du PDN extrait à partir des mesures RFIP, une comparaison entre les trois approches est établie dans la figure 4.30.



Figure 4.30 : Comparaison entre les impédances des différents PDN (a) Module (b) Phase

Les résultats montrent que la technique RFIP permet de restituer des résultats satisfaisants quant à l'extraction du bloc PDN du modèle ICIM-CI, ce qui permet de valider l'avantage de l'utilisation de cette technique pour la modélisation de l'immunité des circuits intégrés.

4.5. Résultats de la modélisation:

Après avoir discuté les différentes approches de construction du modèle ICIM-CI en général et du bloc PDN en particulier, nous présentons dans cette section les résultats correspondants à la modélisation de la susceptibilité de l'ADC. Ces résultats sont basés à la fois sur les mesures RFIP et DPI dans le cas d'une configuration de mesure avec une tension de référence externe.

4.5.1. Résultats dérivés de la mesure DPI

i. Modèle ICIM-CI à base de tableaux

Comme déjà expliqué, afin d'extraire la courbe de susceptibilité à partir du modèle ICIM-CI, la puissance injectée est incrémentée et la puissance absorbée du modèle est calculée et comparée à celle de la mesure dans le but de trouver la meilleure valeur, c'est-à-dire celle présentant le plus petit écart avec la mesure. L'incrément de la puissance injectée P_{inj} correspond au plus petit incrément que nous pouvons introduire en mesure. La valeur de l'incrément est donc égale à 0,01 dBm ce qui permet de restituer la valeur de la puissance injectée la plus précise pour un PDN donné. La figure 4.31 montre les résultats de l'approximation de la puissance absorbée à la fois pour le PDN simplifié et le PDN complexe.



Figure 4.31 : Approximation de la puissance absorbée (a) PDN simplifié (b) PDN complexe

Les résultats obtenus montrent que la nature du PDN a une influence sur la précision du fitting réalisé. En effet, avec le PDN complexe, nous sommes parvenus à trouver des valeurs de la puissance absorbée ayant un écart maximal de 0,5 dBm pour toutes les fréquences de mesure. Toutefois, le PDN simplifié ne permet pas d'avoir des résultats aussi précis que le PDN complexe mais les résultats sont tout de même satisfaisants jusqu'à une fréquence de 500 MHz, limite à partir de laquelle la corrélation du PDN extrait avec la mesure diminue (voir paragraphe précédent). Ainsi, pour chaque valeur de P_{abs} calculée, la valeur correspondante de la puissance injectée P_{inj} est sauvegardée pour tracer les courbes de susceptibilité de l'ADC. La courbe 4.32montre une comparaison entre les puissances injectées du modèle pour les deux types de PDN et celles de la mesure pour un critère de 4 LSB perdus.



Figure 4.32 : Estimation de la puissance injectée par modélisation

Une bonne corrélation avec la mesure peut être observée quant aux résultats de modélisation obtenus ce qui permet de valider le modèle ICIM-CI dérivé des mesures DPI. Ainsi, la modélisation permet de prédire la puissance injectée nécessaire à la mise en défaut du convertisseur analogique-numérique pour un critère de susceptibilité donné.

Par ailleurs, la précision du PDN utilisé dans le modèle est déterminante pour la précision des courbes de susceptibilité extraites. Nous pouvons ainsi remarquer que la courbe du modèle dans le cas du PDN simplifié s'éloigne considérablement de la courbe de mesure au-delà de

500 MHz. D'autre part, la précision du *fitting* des puissances absorbées est aussi un paramètre influent. En effet, même avec un PDN très précis tel que le PDN complexe, l'écart de *fitting* maximal de 0,5 dBm réalisé pour ce PDN résulte en un écart d'environ 2 dBm entre 50 MHz et 100 MHz au niveau de la courbe de puissance injectée correspondante.

L'utilisation du PDN complexe, du fait de sa précision par rapport aux résultats de mesure au VNA de la broche A_{REF} , est aussi utile à la détermination de la tension, du courant et de l'impédance d'entrée du circuit testé au moment de sa défaillance. Ceci est possible grâce aux différentes équations développées dans le paragraphe 3.3 permettant de calculer ces paramètres en fonction du paramètre de réflexion et de la puissance injectée. Dans le cas du PDN complexe, la puissance injectée du modèle peut être assimilée à la puissance injectée en mesure à l'entrée immédiate de la broche testée. D'autre part, avec la prise en compte du constat déjà validé par les mesures RFIP et disant que l'impédance d'entrée de la broche testée ne varie pas en fonction du niveau de perturbation introduit, le PDN complexe extrait à partir de la mesure au VNA à une puissance donnée correspond bien au PDN de la défaillance. Dans ce cas précis, la modélisation permet de restituer les paramètres d'immunité de l'ADC I_{DPI} et V_{DPI} (courant et tension présents à l'entrée du composant au moment de la défaillance) en se basant sur les mesures DPI qui ne retournent à la base que la courbe de susceptibilité en puissance. La figure 4.33 illustre les courbes de susceptibilité extraites parle modèle ICIM-CI pour un critère de susceptibilité de 4 LSB perdus.



Figure 4.33 : Courbes de susceptibilité (a) Tension (b) Courant (c) Module de l'impédance

Les résultats de modélisation obtenus donnent une idée sur la variation du courant et de la tension de perturbation en fonction de la fréquence, ce qui permet d'approfondir l'analyse de l'immunité du circuit testé.

ii. Modèle ICIM-CI comportemental

Dans ce paragraphe, nous allons montrer la méthodologie de construction d'un modèle ICIM-CI comportemental.

En effet, l'idée consiste à reformuler les tableaux de mesure afin de représenter les résultats de mesure sous une autre forme. La figure 4.34 illustre le nombre de LSB perdus en fonction des puissances DPI mesurées aux différentes fréquences entre 1 MHz et 900 MHz. Les critères de susceptibilité considérés sont 8, 16, 32, 64 et 128 LSB perdus.

Afin d'harmoniser la nature des échelles utilisées pour cette représentation, l'axe des ordonnées est tracé en échelle logarithmique et la puissance DPI est tracée en dBm sur l'axe des abscisses. De ce fait, nous pouvons d'emblée remarquer que les différentes courbes peuvent être modélisées par des droites affines dans une première approximation. Chacune de ces droites s'écrit donc sous la forme :

LSB perdus =
$$a(f_0) \times P_{DPI} + b(f_0)$$
 (4.15)

Avec $a(f_0)$ et $b(f_0)$ les coefficients de la droite pour une fréquence f_0 donnée.



Figure 4.34 : Nombre de LSB perdus en fonction de la puissance DPI

Afin de construire le modèle ICIM-CI comportemental, une série d'approximations des courbes de mesure est réalisée pour toutes les fréquences en se basant sur une régression linéaire. Les différents coefficients 'a' et 'b' sont donc déterminés. Ensuite, pour pouvoir calculer le nombre de LSB perdus par le modèle en utilisant l'équation (4.15), nous devons déterminer des fonctions mathématiques permettant de restituer les valeurs des coefficients 'a' et 'b' pour une fréquence donnée. Ainsi, une seconde approximation a été effectuée en utilisant des fonctions polynômiales s'écrivant sous les formes suivantes:

$$a(f) = \sum_{i=0}^{n} x_i f^i \; ; \; b(f) = \sum_{i=0}^{m} y_i f^i$$
(4.16)

Du fait de la difficulté de trouver une seule fonction mathématique traduisant la variation des coefficients 'a' et 'b' en fonction de la fréquence, plusieurs fonctions ont été déterminées pour deux plages différentes de fréquences (la première plage entre 1 MHz et 20 MHz et la deuxième entre 30 MHz et 900 MHz). La figure 4.35 montre une comparaison entre les courbes obtenues par approximation polynômiale et les courbes de variation des coefficients 'a' et 'b' issus de la première approximation des courbes de la figure 4.35.



Figure 4.35 : Approximation des coefficients (a) Coefficient 'a' (b) Coefficient 'b'

Une fois les fonctions 'a(f)' et 'b(f)' déterminées, les courbes de susceptibilité en puissance peuvent être extraites à partir du modèle ICIM-CI. Pour chaque fréquence de mesure, la puissance injectée du modèle est incrémentée avec un pas de 0,01 dBm et la puissance absorbée P_{abs} est calculée à l'aide du PDN. Ensuite, le nombre de LSB perdus calculé par le modèle en utilisant l'équation (4.15) est approximé au critère de susceptibilité défini par l'utilisateur jusqu'à ce qu'on obtienne le plus petit écart entre ces deux valeurs. Ainsi, les valeurs des puissances absorbées et injectées sont relevées. La figure 4.36 illustre une comparaison entre les courbes de susceptibilité de mesure et celles du modèle pour un critère de 16 LSB.



Figure 4.36 : Courbes de susceptibilité (a) Puissance absorbée (b) Puissance injectée

Les courbes obtenues montrent une bonne corrélation entre les résultats de mesure et ceux du modèle, ce qui permet de valider l'approche du modèle ICIM-CI comportemental. Comme déjà expliqué, cette approche permet de produire des courbes de susceptibilité correspondant à n'importe quel critère et non pas uniquement aux critères définis lors de la mesure puisque les fonctions extraites sont continues et couvrent tous les critères possibles entre 8 et 128 LSB perdus.

Bien que nous ayons montré une application de cette méthodologie en se basant sur les mesures de la puissance DPI, il est aussi possible de l'appliquer avec les différents paramètres d'immunité RFIP afin d'extraire les courbes de susceptibilité correspondantes.

4.5.2. Résultats dérivés de la mesure RFIP

Les courbes de susceptibilité peuvent être extraites à partir des résultats de la mesure RFIP en suivant le même principe déjà expliqué et basé sur l'approximation de la puissance absorbée. L'avantage de l'utilisation de la technique RFIP pour la modélisation de l'immunité d'un circuit intégré quelconque selon le modèle ICIM-CI est la possibilité de déterminer le bloc PDN à partir des résultats RFIP de mesure d'impédance (voir l'équation (4.14)).

La figure 4.37-(a) présente la comparaison des courbes P_{RFIP} en fonction de la fréquence pour la mesure et le modèle. La figure 4.37-(b) présente la comparaison des courbes P_{inj} (correspondant à la puissance injectée au moment de la défaillance) en fonction de la fréquence. Les courbes d'immunité présentées correspondent à un critère d'immunité de 16 LSB.



Figure 4.37 : (a) Approximation de P_{abs} (b) Comparaison des puissances injectées

L'approximation de la puissance absorbée en se basant le PDN extrait de la mesure RFIP est satisfaisante en présentant un écart maximal de 2,3 dBm entre la mesure et le modèle. De plus, la courbe de la puissance injectée estimée par le modèle présente des écarts comparables au cas de la puissance absorbée. Ainsi, la bonne corrélation entre les courbes du modèle et de mesure en puissance injectée permet de valider le modèle ICIM-CI extrait des résultats RFIP.

Ensuite, les autres courbes de susceptibilité sont extraites en se basant sur les équations déjà établies. Les différents résultats correspondant à la comparaison entre la mesure et le modèle ICIM-CI sont reportés à la figure 4.38.



Figure 4.38 : Comparaison entre mesure et modèle (a) Tension (b) Courant (c) Impédance

Comme prévu, le modèle restitue la même courbe d'impédance que celle de la mesure RFIP (voir courbe 4.38-(c)). En ce qui concerne la tension et le courant, les valeurs de ces paramètres sont calculées avec les paramètres S_{11} estimés à partir de l'impédance RFIP mesurée ainsi que les valeurs de la puissance injectée du modèle. De ce fait, les incertitudes des paramètres S_{11} et P_{inj} utilisés pour la détermination de la tension et du courant par le modèle, résultent en quelques écarts des courbes correspondantes par rapport aux courbes de la mesure RFIP. Les écarts observés dépendent de la fréquence. D'une manière générale, nous pouvons noter que ces écarts sont d'autant plus importants que la valeur du paramètre de perturbation augmente (au-dessus de 1 V pour la tension et de 30 mA pour le courant).

Conclusion

Dans ce chapitre, nous avons montré l'utilisation des techniques DPI et RFIP pour la caractérisation et la modélisation de l'immunité d'un circuit complexe tel qu'un convertisseur analogique-numérique embarqué dans un microcontrôleur.

Nous avons aussi relevé l'apport de l'utilisation de la technique RFIP pour la modélisation. Le premier avantage de l'extraction du modèle d'immunité via la technique RFIP est la détermination de l'impédance d'entrée du composant sous test sans avoir à réaliser de mesures complémentaires au VNA. Le deuxième avantage concerne la détermination de l'impédance d'entrée du composant de la défaillance et donc dépendamment de la puissance de perturbation. Ce dernier avantage permet en plus de déterminer un PDN unique ou un PDN dépendant du critère d'immunité selon la nature du circuit testé.

Le contexte actuel de l'électronique impose la prise en compte des contraintes CEM lors de la conception des circuits intégrés. Ainsi, le recours à la modélisation de la compatibilité électromagnétique devient une étape incontournable dans le cycle de conception des circuits intégrés. La modélisation de la CEM des circuits intégrés concerne les aspects d'émissivité et de susceptibilité de ces derniers. Des techniques de mesure convenable sont donc nécessaires afin de produire les résultats requis pour l'extraction des modèles.

L'augmentation des problèmes CEM pose particulièrement des soucis au niveau de l'immunité. Le travail présenté dans ce manuscrit apporte une contribution à la caractérisation et la modélisation de la susceptibilité conduite des circuits intégrés. Dans ce travail de thèse, nous avons d'une part développé la technique de mesure RFIP dédiée à la caractérisation de la susceptibilité des circuits intégrés et d'autre part montré la méthodologie d'extraction du macromodèle d'immunité du circuit testé selon la proposition de norme ICIM-CI. L'étude présentée a été appliquée à un convertisseur analogique-numérique intégré dans un circuit microcontrôleur.

L'évolution proposée de la technique RFIP a été montrée en présentant le principe de mesure et en le validant par la suite en simulation. L'étude d'un prototype de sonde nous a permis de dégager les points importants à améliorer en termes de précision de calcul et de puissance injectée sur la bande des fréquences de fonctionnement, et finalement de concevoir une sonde RFIP conforme au cahier des charges demandé. Le banc de mesure RFIP a été ensuite caractérisé en prenant en compte tous les éléments intervenant dans la mesure. Finalement, nous avons validé le principe de la technique RFIP par mesure sur des composants connus. Cette validation permet d'envisager l'utilisation de cette technique pour l'étude de l'immunité de circuits intégrés complexes.

La technique RFIP a ensuite été utilisée pour l'analyse, la caractérisation et la modélisation de l'immunité conduite d'un convertisseur analogique-numérique embarqué dans un microcontrôleur.

D'une part, l'analyse de l'immunité a permis de distinguer deux zones différentes de susceptibilité selon la fréquence et la puissance de la perturbation. Nous avons donc dégagé les phénomènes observés quant aux résultats de conversion obtenus suite à la perturbation du convertisseur. Afin d'apporter des explications à ces phénomènes, des hypothèses ont été avancées concernant la dispersion des résultats de mesure ainsi que la variation de leur moyenne. Selon la configuration de mesure retenue, ces hypothèses ont été discutées à la lumière de résultats de mesure des paramètres ayant été identifiés comme responsables du mécanisme d'erreur du convertisseur.

D'autre part, la technique RFIP a permis la caractérisation de l'immunité du convertisseur. En plus de la puissance absorbée, la technique permet de restituer le courant et la tension présents à l'entrée du composant au moment de sa défaillance. La valeur de l'impédance d'entrée de la broche testée a pu être déterminée ce qui permet de détecter une dépendance éventuelle de l'impédance par rapport au niveau de perturbation introduit.

Ensuite, la méthodologie d'extraction du modèle d'immunité de l'ADC selon l'architecture ICIM-CI a été expliquée. Nous avons détaillé les différentes approches de construction des blocs PDN et IB ainsi que le fonctionnement du modèle en vue de la détermination des différentes courbes de susceptibilité. Les résultats de modélisation obtenus à partir des mesures DPI et RFIP ont été aussi confrontés à des résultats de mesure ce qui a permis de valider les macromodèles d'immunité extraits. Nous avons aussi montré l'apport de l'utilisation de la technique RFIP pour la modélisation. En effet, le premier avantage de l'extraction du modèle d'immunité via la technique RFIP est la détermination de l'impédance d'entrée du composant testé sans avoir à réaliser de mesures complémentaires au VNA. Le deuxième avantage concerne la détermination de l'impédance d'entrée du composant au moment de la défaillance et donc dépendamment de la puissance de perturbation. Ce dernier avantage permet en plus de déterminer, selon la nature du circuit étudié, un PDN unique ou un PDN tributaire du critère de susceptibilité.

La technique RFIP possède beaucoup d'avantages en vue d'améliorer la compréhension de l'immunité des circuits intégrés ainsi qu'extraire des macromodèles d'immunité pouvant être intégrés dans le flot de conception de ces derniers. La mise en œuvre du banc de mesure RFIP étant basé sur la sonde de mesure, le coût de cette dernière ne dépasse pas quelques dizaines d'euros ce qui permet d'alléger le coût total d'un banc de mesure d'immunité. Toutefois, cette technique a quelques limitations en termes d'impédances maximales mesurées et de puissance injectée de perturbation. Les voies futures d'amélioration de cette technique porteront notamment sur la conception d'une sonde de mesure RFIP assurant la mesure d'immunité pour des fréquences supérieures à 1 GHz et des puissances de perturbation au-delà de 30 dBm. Pour ce faire, un travail de conception doit être réalisé sur l'architecture des blocs amplificateurs de la sonde en utilisant des transistors RF de puissance.

Références bibliographiques

[1] Wikipedia,"1967 USS Forrestal fire", [Online]

http://en.wikipedia.org/wiki/1967_USS_Forrestal_fire?oldid=403938610

[2]Eur-Lex, "Directive 2004/108/CE du parlement européen relative au rapprochement des législations des états membres concernant la compatibilité électromagnétique",[Online] http://eur-lex.europa.eu/LexUriServ/LexUriServ.do?uri=OJ:L:2004:390:0024:0037:fr:PDF

[3] E. Lamoureux, "*Etude de la susceptibilité des circuits intégrés numérique aux agressions hyperfréquences*", thèse soutenue le 25 janvier 2006, INSA Toulouse.

[4] Document interne du projet SEISME "Simulation de l'Emission et de l'Immunité des Systèmes et des Modules Electroniques".

[5] T. Zak, "Intégration des exigences d'intégrité de signal et de compatibilité électromagnétique dans la conception des cartes électroniques rapides et mixtes", thèse de doctorat de l'INSA, 2001.

[6] W.G. Duff, "*Fundamentals of electromagnetic compatibility*", Interference Control Technologies, Gainesville, 1988.

[7] P. Degauque, J. Hamelin, "*Compatibilité électromagnétique: bruits et perturbations radioélectriques*", Edition Dunod Paris, 1990.

[8] S. Vauchamp, "Contribution à la caractérisation de sources fortes puissances : Mesure instantanée de champ électromagnétique par signature d'un objet neutre (méthode Michelson)", Thèse de Doctorat de l'Université de Limoges, 2008.

[9] C. Diaz, S.M. Kang, C. Duvvury, "*Electrical overstress and electrostatic discharge*", IEEE Transactions on Reliability, vol. 44, pp. 2-5, 1995.

[10] M. Wirthlin, E. Johnson, N. Rollins, "*The Reliability of FPGA Circuit Designs in the Presence of Radiation Induced Configuration Upset*", IEEE Symposium on Field-Programmable Custom Computing Machines, 2003.

[11] W.D. Greason, "*Electrostatic damage in Electronic devices and Systems*", Research studies press, 1989.

[12] N. Lacrampe, "Méthodologie de modélisation et de caractérisation de l'immunité des cartes électroniques vis-à-vis des décharges électrostatiques", thèse soutenue le 20 mai 2008, INSA Toulouse.

[13]"Les principes du

radar",[Online]http://www.radartutorial.eu/07.waves/Ondes%20et%20bandes%20de%20fr%C3%A9q uences.fr.html

[14] "Principes de la transmission sans fil", [Online] <u>http://www.aideonline.com/pages/dossier-Introduction_au_sans_fil-34-2.html</u>

[15] Electrosmog, "*Téléphones Mobiles et Champs Électromagnétiques*", [Online] <u>http://www.electrosmog.info/IMG/pdf/Telephones-Mobiles.pdf</u>

[16] J.B. Gros, "Modélisation de l'immunité des circuits intégrés complexes aux perturbations électromagnétiques", Thèse de doctorat de l'université Bordeaux 1, 2010.

[17] S. Ben Dhia, M. Ramdani, E. Sicard, "*Electromagnetic compatibility of integrated circuits: Techniques for low emission and susceptibility*", Springer Science Editions, 2006.

[18] J.C. Joly, E. Delahaye, J. Geiswiller, B. Pecqueux, J.N. Tixier, Y. Daudy, "Approche Numérique des Défauts de Faradisation dans la bande 500 MHz – 10 GHz : comparaison avec l'expérience", 2002.

[19] F. Marty, "Caractérisation Expérimentale et Probabiliste et Couplage d'une Onde Electromagnétique Hyperfréquence à des circuits", Thèse de doctorat de l'Université Paris VI, 2001.

[20] T. Williams, "EMC for product designer", 2nd edition, pp.147-153, 1999.

[21] IUT1 de Grenoble, "*Les chemins des perturbations ou couplage*" [Online] <u>http://iut-tice.ujf-grenoble.fr/tice-espaces/GEII/dh/wupload/CEM/couplage.pdf</u>

[22] S. Sedore, "SCEPTRE: An automated digital computer program for determining the response of electronic systems to transient nuclear radiation", IBM Space Guidance Center, vol. 11, 1967.

[23] J. Whalen, J. Tront, C. Larson, J. Roe, "*Computer-aided analysis of RFI effects in integrated circuits*," IEEE transactions on electromagnetic compatibility, p. 64-70, 1978.

[24] J. Whalen, "Predicting RFI effects in semiconductor devices at frequencies above 100 MHz", IEEE transactions on Electromagnetic Compatibility, vol. 21, no. 4, pp. 281–282, Nov. 1979.

[25] J.N. Roach, "Susceptibility of a 1KNMOS memory to conducted electromagnetic interference", IEEE International Symposium on Electromagnetic Compatibility, p. 85-90, 1981.

[26] H.B. Bakoglu, "Circuits, Interconnections, and Packaging for VLSI", Addison-Wesley Publications, 1990.

[27] F. Fiori, "A new nonlinear model of EMI-induced distortion phenomena in feedback CMOS operational amplifiers," IEEE Transactions on Electromagnetic Compatibility, vol. 44, n° 4, pp. 495-502, 2002.

[28] Norme IBIS, "*I/O Buffer Information Specification*", version 6.0, 2013, [Online] <u>http://www.eda.org/ibis/ver6.0/ver6_0.pdf</u>

[29] "IEC62433-2: EMC IC modeling - Part 2: Models of integrated circuits for EMI behavioral simulation - Conducted emissions modeling (ICEM-CE)", IEC, 2008.

[30] C. Marot, J-L. Levant, "Future IEC 62433-4: Integrated Circuit - EMC IC modeling- Part 4: ICIM-CI, Integrated Circuit Immunity Model-Conducted Immunity", [Online] www.iec.ch

[31] World Semiconductor Trade Statistics [Online] www.wsts.org

[32] [Online] www.embedded.com

[33] M.P. Robinson, T.M. Benson, C. Christopoulos, "Effect of logic family on radiated emissions from digital circuits", IEEE transactions on electromagnetic compatibility, vol. 40, no. 3, 1998.

[34] M. Camp, H. Garbe, "Susceptibility of personal computer systems to fast transient electromagnetic pulses", IEEE Transactions on Electromagnetic Compatibility, vol. 48, no. 4, 2006.

[35] G.D. Barber, D.L. Herke, "Conducted Susceptibility Measurements on Integrated Circuits", IEEE colloquium on electromagnetic hazards to active electronic components, 1994.

[36] International Technology Roadmap for Semiconductors [Online] http://www.itrs.net

[37] A. Boyer, "*Prédire la susceptibilité des circuits aux agressions électromagnétiques*", Electronique, n°. 189, p. 2-5, 2008.

[38] S. Baffreau, "Susceptibilité des microcontrôleurs aux agressions électromagnétiques", Thèse de doctorat de l'INSA de Toulouse, 2003.

[39] Altera Application Note, "Simultaneous Switching Noise (SSN) Analysis and Optimizations", 2014, [Online] http://www.altera.com/literature/hb/qts/qts_qii52018.pdf

[40] A. Boyer, "*Méthode de Prédiction de la Compatibilité Electromagnétique des Systèmes en Boîtier*", Thèse de doctorat de l'INSA de Toulouse, 2007.

[41] J. Ben Hadj Slama, "Modélisation de rayonnement électromagnétique des circuits d'électronique de puissance. Application à un hacheur", Thèse de doctorat de l'Ecole Centrale de Lyon, 1992.

[42] IEC 62132-1 part 1, "Integrated Circuits, Measurement of Electromagnetic Immunity, 150 kHz – 1 GHz: General and Definitions", 2001.

[43] F. Fiori, P. S. Crovetti, "*Linear voltage regulator susceptibility*", IEEE Symposium on Industrial Electronics, pp. 8 – 11, 2002.

[44]C.Walravens, S.vanWinckel, J-M.Redouté, M.Steyaert, "*Efficient reduction of electromagnetic interference effects in operational amplifiers*", Electronics Letters, vol.43, no.2, pp.84-85, 2007.

[45] C. Andrei, "Impact du bruit substrat sur les oscillateurs contrôlés en tension à 4.5GHz, intégrés en technologie BiCMOS $0.35\mu m$ ", Thèse de doctorat de l'INSA de Lyon, 2005.

[46] J.J. Laurin, S.G. Zaky, K.G. Balmain, "*EMI-Induced Failures in Crystal Oscillators*", IEEE Transactions on Electromagnetic Compatibility, Vol. 33, No. 4, pp. 334-342, 1991.

[47] S. Korte, M. Camp, H. Garbe, "Hardware *and software simulation of transient pulse impact on integrated circuits*", International Symposium on Electromagnetic Compatibility, Vol. 2, 2005.

[48] E. Haseloff, "*Latch-Up, ESD, and Other Phenomena*", Texas Instruments Application Report, 2000, [Online] <u>http://www.ti.com/lit/an/slya014a/slya014a.pdf</u>

[49] C. Maréchal, M. Klingler, M. Heddebaut, B. Demoulin, "*Etude de l'impact d'une perturbation électromagnétique sur le fonctionnement de composants logiques électroniques*", Journal de Physique, Vol. 2, No. 6, pp. 743-756, Grenoble, 1995.

[50] R. Bouaziz, S. Baffreau, E. Sicard, G. Motet, "*Réduction par logiciel de la susceptibilité électromagnétique des architectures numériques construites autour des microcontrôleurs pour applications embarqués*", conférence nationale CEM 04, Toulouse, 2004.

[51] Wikipedia, "Clock Skew" [Online] http://en.wikipedia.org/wiki/Clock_skew

[52] T. Smith, "Evaluer les performances dynamiques de numériseurs par le test des bits effectifs", Electronique, n°. 203, p. 45-48, Juin 2009.

[53] Commission Electrotechnique Internationale, norme IEC 62132-4, "Integrated circuits - Measurement of electromagnetic immunity: 150 kHz to 1GHz - Part 4: Direct RF power injection method", 2006.

[54] S. Op't Land, R. Perdriau, M. Ramdani, I. Gil, F. Lafon, "*Design of a 20 GHz DPI Method for SOIC8*", EMC Europe 2012, Rome, 17-21 septembre 2012.

[55] Commission Electrotechnique Internationale, norme IEC 62132-3, "Integrated circuits - measurement of electromagnetic immunity: 150 kHz to 1 GHz - Part 3: Bulk Current Injection method", 2006.

[56] Commission Electrotechnique Internationale, norme IEC 62132-5, "Integrated circuits - Measurement of electromagnetic immunity: 150 kHz to 1 GHz - Part 5: Workbench Faraday cage method", 2005.

[57] Commission Electrotechnique Internationale, norme IEC 61000-4-2, "*Electromagnetic compatibility (EMC) - Part 4-2: Testing and measurement techniques - Electrostatic discharge immunity test*", 2008.

[58] ESD Association WG 5.1, "ESD STM5.1-2001: Standard Test Method for Electrostatic discharge Sensitivity Testing- Human Body Model (HBM) Component Level", 2001, [Online] http://www.apcee.com/file/stm5101.pdf

[59] ESD Association, "ESD STM5.3.1-1999: Standard Test Method for Electrostatic discharge Sensitivity Testing- Charged Device Model (CDM) Component Level" 1999, [Online] www.esda.org/documents/ANSI-ESDS5.3.1-2009.pdf

[60]H. Gieser, M. Haunschild, "Very-Fast Transmission Line Pulsing of Integrated Structures and the Charge Device Model", IEEE Transactions on Components, Packaging and Manufacturing Technology – Part C, Vol. 21, n°4, pp. 278-285, 1998.

[61] A. Rivière, "*Protection des Circuits Intégrés CMOS Profondément Submicroniques contre les Décharges Electrostatiques*", Thèse de doctorat de l'université Montpellier 2, 2008.

[62] G. Auderer, "High Frequency Conducted Power Injection, an Alternative Methodology to IEC 62132-4 (DPI-Method) to Test Robustness of VLSIs", LANGER EMV-Technik GmbH, 2005.

[63] LANGER EMV-Technik, "P500 probes for RF injection based on IEC EN 62132-4", [Online] http://www.langer-emv.com/produkte/ic-messtechnik/stoeraussendung-leitungsgebunden/hfeinkopplung-p500/

[64] J-L. Levant, J-B. Gros, G. Duchamp, M. Ramdani, "*Resistive RF injection Probe Test Method*", EMC Compo 09, 7th International Workshop on Electromagnetic Compatibility of Integrated Circuits, France, 2009.

[65] F. Fiori, P. Crovetti,"*Nonlinear Effects of Radio Frequency Interference in Operational Amplifiers*", IEEE Transactions on Circuits and Systems, vol. 49, pages 367-372, 2002.

[66] I. Chahine, "*Caractérisation et modélisation de la susceptibilité conduite des circuits intégrés aux perturbations électromagnétiques*", Thèse de doctorat de l'université de Rouen, 2007.

[67] A. Alaeldine, R. Perdriau, M. Ramdani, J.L. Levant, M. Drissi, "A Direct Power Injection Model for Immunity Prediction in Integrated Circuits", IEEE Transactions on Electromagnetic Compatibility, vol.50, Feb. 2008.

[68] C. Gazda, D. Ginste, H. Rogier, I. Couckuyt, T. Dhaene, K. Stijnen, H. Pues, "*Harmonic Balance Surrogate-Based Immunity Modeling of a Nonlinear Analog Circuit*", IEEE Transactions on Electromagnetic Compatibility, vol.55, Dec. 2013.

[69]D.B. Davidson, "Computational Electromagnetics for RF and Microwave Engineering", Second Edition, Cambridge University Press, 2010.

[70] F. Marty, "*Caractérisation expérimentale et probabiliste du couplage d'une onde hyperfréquence à des circuits*", Thèse de doctorat de l'université Paris VI, 2001.

[71] F. DUVAL, "Gestion du câblage des masses électriques dans un véhicule automobile : *Application CEM*", Thèse de doctorat de l'université Paris-Sud 11, 2007.

[72] J. Andrews, "*Time Domain Reflectometry (TDR) and Time Domain Transmission (TDT) Measurement Fundamentals*", Picosecond Application Note AN-15, 2004, [Online] http://www.picosecond.com/objects/AN15_TDR_TDT.pdf

[73] Japan Electronics and Information Technology industries Association (JEITA)," *Standard for I/O Interface Model for Integrated Circuits (IMIC)*", mars 2001, [Online] <u>http://home.jeita.or.jp/tsc/std-pdf/ED-5302.pdf</u>

[74] D. Frickey, "Conversions between S, Z, Y, H, ABCD and T Parameters which are valid for complex source and load impedances", IEEE transactions on Microwave Theory and Techniques, vol. 42, 1994.

[75] BF998/BF998R datasheet, 1996, [Online] <u>http://www.nxp.com/documents/data_sheet/BF998.pdf</u>

[76] Wikipedia, "Miller effect", [Online] http://en.wikipedia.org/wiki/Miller_effect

[77] D. Pozar, "Microwave Engineering", 4th Edition, John Wiley and Sons, pp. 192.

[78] H. Cho, D. Burk, "A Three-step Method for the De-embedding of high frequency S-parameter Measurements", IEEE Transactions on Electron Devices, 1991.

[79] BF998/BF998R datasheet, 1996, Caractéristiques dynamiques, pp.4, [Online] <u>http://www.nxp.com/documents/data_sheet/BF998.pdf</u>

[80] D. Pozar, "Microwave Engineering", 4th Edition, John Wiley and Sons, pp. 190.

[81] M. Randus, K. Hoffmann, "Microwave Impedance Measurement for Nanoelectronics", Radio engineering Journal, pp 276-283, 2011.

[82] AT90PWM3B microcontroller datasheet, pp 3, ATMEL, 2013 [Online] http://www.atmel.com/devices/at90pwm3b.aspx?tab=document [83] AT90PWM3B microcontroller datasheet, pp 240, ATMEL, 2013 [Online] http://www.atmel.com/devices/at90pwm3b.aspx?tab=document

[84] AT90PWM3B microcontroller datasheet, pp 235, ATMEL, 2013 [Online] http://www.atmel.com/devices/at90pwm3b.aspx?tab=document

[85]F. Caspers, "*RF engineering basic concepts: S-parameters*", Université d'Aarhus, Danemark, 2010, [Online] <u>http://cas.web.cern.ch/cas/denmark-2010/lectures/caspers-s-parameters.pdf</u>

[86] Agilent technologies, "*Broadband SPICE model generator*", 2006, [Online]<u>http://cp.literature.agilent.com/litweb/pdf/ads2006update1/pdf/bbspice.pdf</u>

Publications dans des revues internationales

- A. Ayed, T. Dubois, J-L. Levant, G. Duchamp, "A new method for the characterization of electronic components immunity", IEEE Transactions on Instrumentation and Measurement (Accepté pour la publication).
- A. Ayed, T. Dubois, J-L. Levant, G. Duchamp, "*Immunity modeling of an ADC embedded in a micro-controller via DPI and RFIP techniques*", IEEE Transactions on Electromagnetic Compatibility (Soumis).

Communications dans des conférences internationales

- A. Ayed, T. Dubois, J-L. Levant, G. Duchamp, "*Méthode RFIP: vers une meilleure caractérisation de l'immunité des circuits intégrés*", 17^{ème} Colloque International et Exposition sur la Compatibilité Electromagnétique (CEM 2014), Clermont-Ferrand, juillet 2014.
- A. Ayed, T. Dubois, J-L. Levant, G. Duchamp, "*RFIP method: towards a better characterization of integrated circuits immunity*", International Symposium on Electromagnetic Compatibility (EMC Europe), pp. 686 691, Gothenburg, septembre 2014.

Liste des figures

- Figure 1.1 : Différentes branches de la CEM
- Figure 1.2 : Exemple de propagation des perturbations électromagnétiques dans un avion
- Figure 1.3 : Niveaux de perturbation en CEM
- Figure 1.4 : Défauts résultants d'une décharge électrostatique dans les circuits intégrés
- Figure 1.5 : Exemple d'équipements de communication sans fil
- Figure 1.6 : Pics du courant consommé par un circuit intégré
- *Figure 1.7 : Modes de couplage d'une perturbation électromagnétique*
- Figure 1.8 : Couplage rayonné dans un PoP
- Figure 1.9 : Couplage conduit dans un circuit intégré mixte
- Figure 1.10 : Diminution de la longueur du canal des transistors
- Figure 1.11 : Carte électronique d'un iPhone 3G
- Figure 1.12 : Fréquence interne des circuits intégrés et densité d'intégration
- Figure 1.13 : Evolution des tensions d'alimentation avec les technologies d'intégration
- Figure 1.14 : Evolution des marges de bruit d'un inverseur CMOS
- Figure 1.15 : Effet du bruit de commutation simultanée
- Figure 1.16: Tension parasite et son spectre suite à un bruit de commutation simultanée
- Figure 2.1 : Banc d'injection directe de puissance (DPI)
- Figure 2.2 : Banc d'injection par boucle de courant (BCI)
- Figure 2.3 : Cage de Faraday
- Figure 2.4 : Formes typiques d'ondes de type HBM et CDM
- Figure 2.5 : Photo de la sonde HFPI
- Figure 2.6 : Banc de mesure HFPI
- Figure 2.7 : Principe de la mesure RFIP
- Figure 2.8 : Modèle IBIS d'un driver CMOS standard
- Figure 2.9: Exemple d'un modèle IMIC
- Figure 2.10 : Structure du modèle ICIM-CI
- Figure 3.1 : Schémas-blocs des bancs de mesure DPI et RFIP

- Figure 3.2 : Organigramme de la mesure RFIP
- Figure 3.3 : Courants et tensions circulant dans le banc de mesure RFIP
- Figure 3.4 : Organigramme de la validation du modèle de calcul par simulation
- Figure 3.5 : Banc de mesure virtuel en simulation
- Figure 3.6 : Validation du modèle de calcul des paramètres par simulation
- Figure 3.7: Schéma électrique du bloc amplificateur
- Figure 3.8 : Mesure des paramètres S
- Figure 3.9 : Paramètres S mesurés des blocs amplificateurs
- Figure 3.10 : Module et phase du paramètre S_{11}
- Figure 3.11 : Emplacement de la piste d'interconnexion
- Figure 3.12 : Influence de la valeur de Z_p sur la mesure de Z_{DUT}
- Figure 3.13 : Simulation du paramètre de transmission de la sonde RFIP
- Figure 3.14: Courants et tensions dans la sonde RFIP
- Figure 3.15 : Paramètres S mesurés et souhaités
- Figure 3.16: Mise en cascade des blocs mesurés
- Figure 3.17 : Principe du de-embedding 'open-thru'
- Figure 3.18 : Saturation des signaux de sortie
- *Figure 3.19 : Limitation en puissance injectée de la sonde*
- Figure 3.20 : Capacités à l'entrée du transistor MOSFET
- Figure 3.21 : Variation de X en fonction de la capacité C_{amp}
- Figure 3.22 : Paramètres de transmission mesurés pour deux valeurs de Camp
- Figure 3.23 : Variation de la limite inférieure de mesurabilité en fonction de C_{amp}
- *Figure 3.24 : Courbes de compression du bloc amplificateur*
- Figure 3.25 : Limites de mesurabilité mesurées de la sonde RFIP
- Figure 3.26: Photo de la sonde RFIP
- Figure 3.27 : Banc de mesure RFIP
- Figure 3.28 : Photo du kit de de-embedding
- Figure 3.29 : Principe du de-embedding des amplificateurs
- Figure 3.30 : Comparaison entre mesure et modèle du connecteur SMA

- *Figure 3.31 : Paramètres S de l'amplificateur avant et après de-embedding*
- Figure 3.32 : Phase des paramètres S avant et après de-embedding
- Figure 3.33 : Paramètres ABCD de Z_p avant et après de-embedding
- Figure 3.34 : Impédances d'entrée des voies de mesure
- Figure 3.35 : Différents tés de polarisation
- Figure 3.36 : Caractérisation du té de polarisation à l'analyseur de réseaux
- Figure 3.37 : Paramètres S des tés de polarisation
- Figure 3.38 : Isolation des tés de polarisation
- Figure 3.39 : Photo et modèle ADS du câble coaxial d'injection
- Figure 3.40 : « Fitting » entre mesure et modèle
- Figure 3.41: Paramètres S du câble coaxial
- Figure 3.42 : Validation de la méthode RFIP par mesure
- Figure 3.43 : Comparaison entre l'impédance pour les mesures RFIP et VNA
- Figure 3.44 : Tension et courant de la charge 50 Ω
- Figure 3.45 : Impédances de la capacité 275 pF et de la résistance 470 Ω
- *Figure 3.46 : Paramètre de réflexion S*₁₁ *en fonction de l'impédance*
- Figure 3.47 : Limitation lors de la mesure RFIP des circuits à haute impédance d'entrée
- Figure 4.1: Topologie interne du convertisseur analogique-numérique
- *Figure 4.2: Carte de test du microcontrôleur*
- Figure 4.3: Sélection de la tension de référence V_{REF}
- Figure 4.4: Chemins de couplage à l'intérieur de l'ADC
- Figure 4.5: Répartition des résultats de conversion
- Figure 4.6: Banc de mesure RFIP de l'ADC
- Figure 4.7 : Résultats RFIP à 32 LSB pour V_{REF} externe
- Figure 4.8 : Courbes de susceptibilité RFIP en puissance absorbée
- Figure 4.9 : Différentes courbes de susceptibilité RFIP
- Figure 4.10 : Parties réelle et imaginaire de l'impédance d'entrée
- Figure 4.11 : Paramètres RFIP obtenus selon la configuration de V_{REF}
- Figure 4.12 : Dispersion et moyenne des résultats de conversion

- Figure 4.13 : Variation de la valeur moyenne en fonction de la puissance de perturbation
- Figure 4.14 : Variation de la valeur moyenne de la tension V_{in}
- Figure 4.15 : Variation de la valeur efficace de la tension V_{in}
- Figure 4.16 : Résultat de conversion en fonction de la puissance absorbée
- Figure 4.17 : Courbes de susceptibilité DPI
- Figure 4.18 : Test de la variation de la tension V_{REF}
- Figure 4.19 : Influence de la puissance absorbée sur la tension de référence externe
- *Figure 4.20 : Influence de la puissance absorbée sur la tension de référence interne*
- Figure 4.21 : Comparaison du nombre de LSB perdus en fonction de la puissance absorbée
- Figure 4.22 : Structure du modèle ICIM-CI
- Figure 4.23 : Modèle ICIM-CI dérivé de la mesure DPI
- Figure 4.24 : Modèle ICIM-CI dérivé de la mesure RFIP
- Figure 4.25 : Modèle ICIM-CI comportemental dérivé de la mesure DPI
- Figure 4.26 : Grandeurs d'entrée et de sortie du PDN
- Figure 4.27 : Schéma électrique du PDN simplifié
- Figure 4.28 : Comparaison du paramètre de réflexion
- Figure 4.29 : Schéma électrique du PDN complexe
- Figure 4.30 : Comparaison entre les impédances des différents PDN
- Figure 4.31 : Approximation de la puissance absorbée
- Figure 4.32 : Estimation de la puissance injectée par modélisation
- Figure 4.33 : Courbes de susceptibilité
- Figure 4.34 : Nombre de LSB perdus en fonction de la puissance DPI
- Figure 4.35 : Approximation des coefficients
- Figure 4.36 : Courbes de susceptibilité en puissances absorbée et injectée
- Figure 4.37 : Approximation de P_{abs} et comparaison des puissances injectées
- Figure 4.38 : Comparaison entre mesure et modèle

Liste des tableaux

Tableau 1.1 : Evolution des tensions d'alimentation et de la densité des portes

ANNEXES

ANNEXE 1 – REALISATION DU LAYOUT DE LA SONDE RFIP

Le logiciel de simulation ADS est doté d'un outil permettant la réalisation des schémas des circuits imprimés ainsi que le routage associé. Cet outil a été choisi du fait de sa flexibilité au niveau du dimensionnement des composants du PCB (réalisation d'empreintes personnalisées des composants).

Le substrat utilisé pour la sonde RFIP est un substrat FR4 d'épaisseur 0.8 mm. Le choix d'une épaisseur du diélectrique plus petite que l'épaisseur classique des substrats FR4 qui est égale à 1.5 mm permet de réduire les pertes dans le diélectrique (facteur de perte 40 fois plus petit dans le cas du FR4 0.8 mm en comparaison au substrat FR4 1.5 mm) [A1-1]. La réduction des pertes de puissance dans le substrat est une propriété souhaitée pour la sonde RFIP du fait que nous avons intérêt à minimiser au maximum son impact sur la transmission du signal perturbateur depuis la source jusqu'au circuit sous test.



La figure A1.1 montre une photo du *layout* de la sonde RFIP.

Figure A1.1: Layout de la sonde RFIP

Les connecteurs SMA étant tous soudés sur le même côté, l'architecture proposée consiste à placer les deux blocs amplificateurs identiques symétriquement par rapport à la résistance Z_p de telle sorte que leur caractérisation par la mesure au VNA devient plus facile (en enlevant Z_p , chacun des amplificateurs peut être caractérisé séparément). A l'entrée des amplificateurs, nous avons prévu un emplacement pour deux capacités en série afin de pouvoir contrôler la dynamique en puissance pouvant être injectée à travers la sonde. Dans notre cas, nous n'avons utilisé qu'une seule capacité de 0,5 pF suivie d'une résistance 0 Ω pour assurer la connexion.

Puisque les lignes de transmission ont un effet sur la précision de calcul des paramètres d'immunité, les entrées des deux amplificateurs sont aussi placées au voisinage immédiat de la résistance Z_p . De plus, les longueurs électriques des lignes micro-ruban de part et d'autre de Z_p ainsi que celles des lignes de sortie des amplificateurs (vers les voies CH₁ et CH₂) sont toutes égales. D'autre part, vu que l'impédance des deux ports de mesure du VNA vaut 50 Ω , l'impédance des lignes de transmission a été aussi ajustée à 50 Ω afin de garantir une adaptation d'impédance jusqu'aux entrées des amplificateurs. La largeur des lignes micro-ruban a été déterminée à partir de certains paramètres du substrat selon des équations données [A1-2]. Toutefois, les coudes sur les lignes de transmission apportent une rupture d'impédance (lignes menant aux voies CH₁ et CH₂). Pour remédier à ce problème, les règles de la conception indiquent que les coudes doivent être chanfreinés et que la longueur du pan coupé doit être égale à 1,6 fois la largeur W de la piste [A1-3].

La figure A1.2 montre une représentation d'une ligne micro-ruban avec plan de masse ainsi que les équations de calcul de son impédance pour différents cas.



Figure A1.2: Détermination de l'impédance d'une ligne micro-ruban [A1-2]

L'étude réalisée dans le chapitre 3 a révélé l'importance du de-embedding pour l'amélioration du calcul des paramètres d'immunité. De ce fait, un kit de de-embedding spécifique est conçu pour assurer la mesure au VNA des éléments parasites dont l'influence sur les paramètres S mesurés doit être annulée. Les éléments du de-embedding présents sur la sonde RFIP sont reproduits avec les mêmes dimensions et caractéristiques dans le kit de de-embedding. Ce dernier permet d'une part de mesurer les paramètres S du tronçon de ligne qui sont nécessaires au de-embedding des paramètres S des amplificateurs. D'autre part, ce kit permet d'effectuer les trois mesures nécessaires à la détermination de la valeur exacte de l'impédance Z_p en fonction de la fréquence (mesures *open, thru* et *load*).

La figure A1.3 montre les photos de la sonde RFIP et du kit de de-embedding après la réalisation des PCB correspondants.





Figure A1.3: (a) Sonde RFIP (b) Kit de de-embedding

[A1-1] Substrats pour circuits imprimés[Online] http://www.hb9afo.ch/substrats.htm

[A1-2] T.L. Wu, "Transmission Lines and Components" [Online] http://ntuemc.tw/upload/file/2011021716275842131.pdf

[A1-3] American Radio Relay League, "UHF/Microwave Experimenter's Manual: Antennas, Components and Design".

ANNEXE 2 – ETUDE DE QUELQUES ASPECTS DU BLOC AMPLIFICATEUR

Vérification de la stabilité des amplificateurs

Compte tenu du rôle des amplificateurs dans la chaîne de mesure, nous nous assurons tout d'abord de leur stabilité sur la gamme des fréquences envisagée. En se basant sur les paramètres S d'un amplificateur, sa stabilité peut être étudiée à partir du facteur de stabilité K, dit aussi facteur de *Rollett* [A2-1]. Ce facteur est donné par :

$$\mathbf{K} = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\Delta|^2}{2|S_{12}S_{21}|} \quad \text{avec } \Delta = \mathbf{S}_{11}\mathbf{S}_{22} - \mathbf{S}_{12}\mathbf{S}_{21}$$

L'amplificateur est inconditionnellement stable quel que soit la charge si K>1 et Δ <1 [A2-2].La figure A2.1 montre les paramètres K et Δ calculés à partir des paramètres S mesurés du bloc amplificateur.



Figure A2.1 : (a) Facteur de stabilité K (b) Facteur Δ

Les résultats obtenus montrent que l'amplificateur est inconditionnellement stable sur toute la gamme des fréquences de mesure.

Evaluation du modèle de simulation de l'amplificateur

Nous avons utilisé les paramètres S mesurés des blocs amplificateurs dans la simulation ADS. Cependant, nous avions la possibilité d'utiliser en simulation un modèle du bloc amplificateur. Ce dernier est basé sur un modèle fourni par le constructeur du transistor MOSFET à double grille qui représente l'élément central de ce bloc. Pour les autres éléments, des composants passifs idéaux de type RLC constituent le reste du schéma électrique de l'amplificateur.

Afin d'évaluer les caractéristiques du modèle du transistor, une simulation de type DC a été effectuée à l'aide du logiciel ADS. Cette simulation permet d'extraire les caractéristiques de transfert ($I_D = f(V_{G1})$) ainsi que les caractéristiques de sortie ($I_D = g(V_{DS})$) du transistor dans

le but de les comparer aux caractéristiques de mesure annoncées dans la fiche technique du composant. Les différents résultats sont représentés dans les figures A2.2 et A2.3.



Figure A2.2 : Caractéristiques de transfert ($V_{DS} = 8V$, $T = 25^{\circ}C$) (a) Datasheet (b) Simulation



Figure A2.3 : Caractéristiques de sortie ($V_{G2-S} = 4V$, $T = 25^{\circ}C$) (a) Datasheet (b) Simulation

Bien que les caractéristiques de transfert du modèle semblent globalement bien reproduire celles de la fiche technique, ses caractéristiques de sortie ne sont pas tout à fait conformes aux données de mesure notamment pour les tensions V_{G1-S} positives où le courant du drain ne sature pas comme prévu à partir d'une tension $V_{DS} = 4V$ (voir figure A2.3-(a)).

Ensuite, afin d'évaluer le modèle du bloc amplificateur, nous comparons les paramètres S obtenus en mesure et ceux obtenus par la simulation ADS du modèle. La figure A2.4 montre les résultats de cette comparaison.



Figure A2.4 : (a,b) Paramètres de réflexion (c,d) Paramètres de transmission

Hormis le paramètre de réflexion directe S_{11} dont les courbes présentent une bonne corrélation, de fortes différences sont observées pour tous les autres paramètres. Ces écarts peuvent être expliqués par deux raisons. D'une part, le modèle utilisé du transistor présente un manque de précision vis-à-vis du comportement réel du transistor en fonctionnement. D'autre part, les composants passifs utilisés dans le modèle sont idéaux et ne prennent pas en considération les éléments parasites qui apparaissent avec l'augmentation de la fréquence. Ainsi, ce manque de précision ne nous permet pas de retenir le modèle de l'amplificateur dans les simulations. Les simulations se sont donc basées sur des blocs de fichiers de paramètres S mesurés des deux blocs amplificateurs.

[[]A2-1] J.M. Rollett, "Stability and power gain invariants of linear two-ports", IRE Transactions on Circuit Theory, Vol. 9, No. 3, 1962.

[[]A2-2] E.L. Tan, X. Sun, K.S. Ang, "Unconditional Stability Criteria for Microwave Networks", PIERS Proceedings, Beijing, China, 2009.
Titre: Développement de méthodologies pour l'extraction et la construction de macromodèles d'immunité électromagnétique appliqués aux circuits intégrés

Résumé: De nos jours, la modélisation de la compatibilité électromagnétique est devenue une étape importante de la conception des circuits intégrés permettant un gain sur les délais de validation et les coûts de production. Dans ces travaux de thèse, une contribution à la caractérisation et à la modélisation de la susceptibilité conduite des circuits intégrés est présentée. D'abord, une évolution substantielle de la technique RFIP est élaborée. Cette technique permet de caractériser la susceptibilité conduite des circuits intégrés. Nous avons montré les différentes étapes de caractérisation de la sonde de mesure développée ainsi que du banc de mesure en vue d'une extraction des paramètres d'immunité d'un circuit intégré soumis à des perturbations électromagnétiques. Le principe de la mesure RFIP a été validé par simulation et par mesure notamment lors de la caractérisation de l'immunité d'un convertisseur analogique-numérique embarqué dans un microcontrôleur. Ensuite, la méthodologie de construction de macromodèles d'immunité électromagnétique appliqués aux circuits intégrée est présentée. Le macromodèle construit du convertisseur est basé sur la structure du modèle ICIM-CI et ses paramètres sont extraits à partir des résultats de mesure RFIP. Les différentes approches de construction des blocs du macromodèle sont discutées. La technique RFIP s'est avérée avantageuse pour l'amélioration de la compréhension. la caractérisation et la modélisation de l'immunité des circuits intégrés.

Mots-clés: CEM, Susceptibilité, Circuits intégrés, Technique RFIP, Macromodèle ICIM-CI

Title: Development of methodologies for the extraction of electromagnetic immunity macromodels applied to integrated circuits

Abstract: Nowadays, electromagnetic compatibility modeling has become an important step during integrated circuits design which allows time-to-market and production costs reduction. In this PhD thesis, we present a contribution to the characterization and modeling of integrated circuits susceptibility to electromagnetic interferences. First, a substantial evolution of the RFIP technique, which represents a measurement technique of integrated circuits conducted susceptibility, is presented. Different characterization steps of the developed measurement probe as well as the measurement test bench are shown. RFIP measurement principle is validated through simulation and measurement, especially on an analog-to-digital converter (ADC) embedded in a microcontroller. Then, the methodology of the extraction of the ADC's immunity macromodel is explained according to the ICIM-CI model structure. Macromodel's parameters are deduced from RFIP measurement results. Different approaches for the construction of the macromodel's blocks are discussed. RFIP technique shows many advantages leading to enhance understanding, characterization and modeling of integrated circuits immunity.

Keywords: EMC, Susceptibility, Integrated circuits, RFIP technique, ICIM-CI macromodel

Laboratoire de l'Intégration du Matériau au Système (IMS)

[UMR 5218, 351 Cours de la Libération 33405 Talence]