Automated Generation of Heterogeneous Multiprocessor Architectures: Software and Hardware Aspects - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2013

Automated Generation of Heterogeneous Multiprocessor Architectures: Software and Hardware Aspects

Génération automatique d'architectures multiprocesseurs hétérogènes: aspects logiciel et matériel

Résumé

Embedded systems are now ubiquitous and the increase in the in- tegration capacity allows for more features and capabilities. This trend has led to the emergence of Heterogeneous Multiprocessors Systems-on-Chip(H-MPSoC)whichprovideawaytorespectthecost and performance constraints inherent to embedded systems. How- ever they also make the task of designing and programming such systems a long and arduous process. The skills required along with the long development time are obstacles to their diffusion. It is thus necessary to develop tools that will free designers from architectural and programming details, so that they can focus on the tasks where they can bring added-value. The objective is thus to automatize the tedious tasks that burden the design of H-MPSoC, in particular on FPGA, by providing a higher-level of abstraction following a method that brings together High-Level Synthesis and hardware/software co- design beyond the existing solutions which are whether incomplete or unfit. The presented work aims at providing an answer to these problems. They introduce a design framework relying on the automation of te- dious tasks and allowing designers to express their expertise where they want to. For this, we rely on an architecture model defined with a high-level formalism independent from implementation details, pro- viding a solution to the lack of multiprocessor architecture in FPGAs. Thisspecificationmodelalsoallowsdesignerstoprovidedesigncon- straintsinaccordancewiththeirlevelofexpertiseorinvolvement.The design space exploration is implemented as a scalable algorithm re- lying on fast and accurate estimation techniques. A method for the explorationofhardwareacceleratorsbasedonhigh-levelsynthesis to provide fast cost estimations is introduced. Finally the integration of model-driven engineering methods enables portability and reuse by generating the final design implementation. The framework is val- idated through two case studies: an MJPEG video decoder and a morecomplexfacedetectionapplication.
Les systèmes embarqués sont aujourd’hui omniprésents et les progrès d’intégration accompagnant cette évolution permettent d’accroître leurs fonctionnalités et capacités potentielles. Cette co_évolution a conduit à l’emergence de systèmes-sur-puce multiprocesseurs hétérogènes qui répondent aux contraintes des systèmes embarqués en termes de performances et d’énergie. Cependant cet avantage se traduit par une complexité de conception et de programmation accrue. Le niveau d’expertise requis ainsi que le temps de développement limitent considérablement leur déploiement, il est donc nécessaire de réaliser des outils permettant d’affranchir les concepteurs des détails architecturaux et de programmation afin qu’ils puissent mobiliser leurs efforts sur les étapes à forte valeur ajoutée. L’objectif est donc d’automatiser les tâches fastidieuses et chronophages propres à la conception d’architectures multiprocesseurs hétérogènes, notamment sur FPGA, en élevant le niveau d’abstraction selon une approche qui unifie la synthèse de haut-niveau et la co-conception logicielle/matérielle au-delà des ap- proches existantes qui se révèlent partielles ou inadaptées. Les travaux de cette thèse sont une réponse à ce problème, ils présentent un outil de conception reposant sur le principe d’une automatisation des tâches fastidieuses et laissant la main au concepteur là où celui-ci le souhaite. Pour cela, on s’appuie sur un modèle d’architecture défini à l’aide d’un formalisme de haut-niveau indépendant des détails d’implémentation, palliant ainsi l’absence d’architecture multiprocesseur sous-jacente dans les FPGA. Ce modèle de spécification permet également au concepteur de fournir les contraintes à différents niveaux de détails en fonction des connaissances du système ou de son niveau d’implication. L’exploration de l’espace de conception se fait grâce à un algorithme scalable et reposant sur des estimations rapides et précises. Une méthode d’exploration des accélérateurs matériels, utilisant la synthèse de haut-niveau pour une estimation rapide des coûts. Enfin, l’intégration de méthodes d’ingénierie dirigée par les modèles permet la génération du design final et notamment des fichiers d’implémentation en fonction de la cible, facilitant ainsi la portabilité et la réutilisation des designs. L’outil a été validé à travers deux études de cas: un décodeur vidéo MJPEG et une application complexe de détection de visage.
Fichier principal
Vignette du fichier
manuscript260213.pdf (5.94 Mo) Télécharger le fichier
Loading...

Dates et versions

tel-01130482 , version 1 (11-03-2015)

Identifiants

  • HAL Id : tel-01130482 , version 1

Citer

Youenn Corre. Automated Generation of Heterogeneous Multiprocessor Architectures: Software and Hardware Aspects. Hardware Architecture [cs.AR]. Université de Bretagne Sud, 2013. English. ⟨NNT : ⟩. ⟨tel-01130482⟩
199 Consultations
206 Téléchargements

Partager

Gmail Facebook X LinkedIn More