

Intégration d'architectures mixtes reconfigurables: Application à la détection de défauts dans des structures hétérogènes

Sabeha Fettouma Zedek

► To cite this version:

Sabeha Fettouma Zedek. Intégration d'architectures mixtes reconfigurables : Application à la détection de défauts dans des structures hétérogènes. Micro et nanotechnologies/Microélectronique. INSA de Toulouse, 2015. Français. NNT : 2015ISAT0005 . tel-01149650v2

HAL Id: tel-01149650 https://theses.hal.science/tel-01149650v2

Submitted on 2 Jul 2015

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers. L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.





En vue de l'obtention du

DOCTORAT DE L'UNIVERSITÉ DE TOULOUSE

Délivré par :

Institut National des Sciences Appliquées de Toulouse (INSA de Toulouse)

Présentée et soutenue par : Sabeha Fettouma ZEDEK

Le lundi 23 mars 2015

Titre :

Intégration d'architectures mixtes reconfigurables : Application à la détection de défauts dans des structures hétérogène .

École doctorale et discipline ou spécialité :

ED GEET : Micro et Nanosystèmes

Unité de recherche :

LAAS-CNRS

Directeur(s) de Thèse :

Jean Yves FOURNIOLS (Professeur, INSA-Toulouse) Christophe ESCRIBA (MCF, INSA Toulouse)

Rapporteurs :

El-Bay BOURENNANE (Professeur, Université de Bourgogne) Camel TANOUGAST (MCF, Université de Metz)

Autre(s) membre(s) du jury :

Carmen MARTIN (MCF, Ecole Nationale d'Ingénieurs de Tarbes) Alain CAZARRE (Professeur, Université de Toulouse III Paul Sabatier) François PERES(Professeur, Ecole Nationale d'Ingénieurs de Tarbes) Thierry SENTENAC (MCF, Ecole des Mines d'Albi-Carmaux)

Résumé / Abstract

Les activités scientifiques que nous présentons dans ce manuscrit de thèse s'inscrivent dans la thématique de l'intelligence ambiante, axe stratégique ADREAM au sein du LAAS-CNRS. Depuis plusieurs années notre équipe de recherche N2IS fédère l'approche technologique de la SHM avec pour objectif la surveillance de santé structurelle. En effet, la maturité des matériaux innovants tels que les composites suscitent un intérêt certain auprès des constructeurs aéronautiques, ou bien encore l'utilisation des matériaux de type béton pour des ouvrages d'art, sont autant de structures hétérogènes qui nécessitent une surveillance périodique et/ou continue. Ceci, afin de détecter des cracks, des fissures, des corrosions surfaciques ou bien encore des délaminages. Pour ce faire, les solutions existantes s'appuient usuellement sur des technologies de contrôle non destructif (CND) qui intègrent le plus souvent des réseaux de capteurs à faible consommation interfacés avec des systèmes d'analyses des signaux. Ces approches CND présentent des limitations fonctionnelles majeures : elles ne sont pas versatiles et ne permettent pas d'assurer une continuité de service dans un mode « dégradé » lors d'un fonctionnement sur batterie avec un niveau d'énergie minimal. Notre travail de recherche se situe dans une perspective liée à la quantification d'un niveau de robustesse de structure hétérogène. Il a pour ambition le développement et l'intégration de systèmes matériels mixtes (analogiques/numériques) reconfigurables. Au terme d'une investigation sur les principales solutions technologiques matérielles reprogrammables et compte tenu de la problématique liée aux développements d'algorithmes d'analyse embarqués et de la minimisation de la consommation énergétique des capteurs, le choix s'est porté sur des technologies complémentaires FPAA et FPGA. Initialement nos études de recherche se sont focalisées sur l'étude de fonction analogique matérielle reconfigurable analogique. L'objectif est de démontrer une faisabilité conceptuelle en intégrant un système de conditionnement complexe (implémentation d'une technique de détection synchrone), ceci en considérant le compromis entre la prise de décision d'une reconfiguration à la volée vis-à-vis d'une gestion rationnelle de l'énergie du système. Dès lors, se pose la question de comment intégrer et stocker des données nécessaires au développement d'un traitement numérique performant ? Une solution repose sur une approche hybride avec une puce de type Zynq produite par Xilinx et embarquée sur une Zedboard. Cette solution, plus performante qu'une approche PSoC a permis le développement et l'implémentation de techniques de traitement de signal grâce à des outils d'optimisation et de génération de code de haut niveau. Au terme de ce travail de recherche, les résultats obtenus démontrent la validité des concepts mis en œuvre et permettent d'engager dès à présent le développement d'architectures intelligentes de nouvelle génération.

Scientific activities described in this PhD thesis are part of the theme of smart environment, strategy axes of ADREAM with the LAAS-CNRS. Since several years, our research team (N2IS) had a field of interest in SHM (Structural Health Monitoring) with the objective of doing a smart diagnostic on different heterogeneous structures. Indeed, the maturity of innovative materials such as composites triggering interest among aircraft manufacturers, or even the use of materials like concrete structures of civil engineering, all those heterogeneous structures that require periodic monitoring and / or continuous one. This is to detect cracks, disbond, surface corrosion or even delamination. To do this, existing solutions usually rely on technologies of nondestructive testing (NDT) that incorporate mostly sensor networks low-power systems interfaced with analysis of signals. These approaches have significant functional limitations: they are not versatile and do not allow for continuity of service in a "degraded" when operating on battery power with a minimum level of energy mode. Our research is a view related to the quantization level of robustness of a heterogeneous structure. Its aim is the development and integration of hardware reconfigurable mixed (A / D) systems. After an investigation of the main technological solutions reprogrammable hardware and given the problems associated with developments in analytical embedded and minimizing the energy consumption of sensor algorithms. The choice was based on technologies like FPAA and FPGA. Initially our research studies have focused on the study of reconfigurable analog hardware analog. The objective was to show a conceptual feasibility of integrating a complex conditioning system (implementation of a synchronous detection technique), considering the tradeoff between a decision on the fly reconfiguration and a rational energy management system. Therefore, the question of how to integrate and store data necessary for the development of an efficient digital processing. A solution based on a hybrid approach with a chip produced by Xilinx called Zynq and embedded on a Zedboard. This solution is more efficient than a PSoC approach and allowed the development and implementation of signal processing techniques with tools for optimization and provided a solution of self-generation code trough a graphic interface. Following this research, the results obtained demonstrate the validity of the concepts implemented and allow us to imagine the next smart generation architectures.

Remercîments

A mes parents que j'aime tendrement et à toutes les personnes qui m'ont soutenue un grand merci

Sommaire

RESUME / ABSTRACT					
Remero	CIMENTS	5			
Бомма	Sommaire				
INTROD	DUCTION GENERALE	9			
СНАРІТ	RE 1 : ETAT DE L'ART DES METHODES ET CAPTEURS POUR LA SHM	13			
1.1	CHAPITRE 1 : INTRODUCTION	15			
1.2	1.2 Controle Non Destructif ou SHM ? 1				
1.3	LA SHM DES OUVRAGES D'ART	18			
1.3.1	Spécificités de la SHM des ouvrages d'art	18			
1.3.2	Exemples de défauts à détecter	19			
1.3.3	Le suivi dans le temps des ouvrages d'art	20			
1.3.4	Stratégies de détection de défauts dans les ouvrages d'art	21			
1.4	LA SHM DES STRUCTURES AERONAUTIQUES	21			
1.5	SHM ACTIVE OU PASSIVE ?	25			
1.6	METHODES DE DETECTION DE DEFAUTS DANS LES STRUCTURES	25			
1.6.1	La technique des ondes guidées	25			
1.6.2	La méthode de l'impédance électromécanique	26			
1.6.3	La méthode de vibration active	27			
1.6.4	L'analyse modale	28			
1.7	LES CAPTEURS DE LA SHM	28			
1.7.1	Capteur à Fibre optique	29			
1.7.2	Accéléromètres	30			
1.7.3	Capteur jauge de contrainte	32			
1.7.4	Capteur piézoélectrique	34			
1.8	PLATEFORMES RECONFIGURABLES :	35			
1.9	OBJECTIFS DE LA THESE	39			
1.10	CONCLUSION DU CHAPITRE 1	39			
1.11	BIBLIOGRAPHIE DU CHAPITRE 1	41			
СНАРІТ	RE 2 : DETECTION DE DEFAUTS DANS LE DOMAINE TEMPOREL	45			
2.1	CHAPITRE 2 : INTRODUCTION	47			
2.1	MODELISATION DES ONDES DE LAMB GENEREES PAR DES CAPTEURS PIEZO	51			
2.2	BANC EXPERIMENTAL	55			
2.2.1	Caractérisation du capteur mis en œuvre	57			
2.2.2 Interface capteur matériau					
2.2.3 Amplificateur de charge					
2.3	RESULTATS EXPERIMENTAUX DE LA METHODE TEMPORELLE DE DETECTION DE DEFAUTS POUR UNE PLAQUE ALUMINIUM	60			
2.4	RESULTATS EXPERIMENTAUX DE LA METHODE PITCH CATCH POUR UNE PLAQUE COMPOSITE	66			

2.5	CONCLUSION DU CHAPITRE 2	69		
2.6	BIBLIOGRAPHIE DU CHAPITRE 2:	69		
Снаріт	RE 3 : DETECTION DE DEFAUTS DANS LE DOMAINE FREQUENTIEL	71		
3.1	CHAPITRE 3 : INTRODUCTION	73		
3.2	TECHNIQUE EMI	73		
3.3	TECHNIQUE D'ANALYSE MODALE	75		
3.3.1	Jauge de contrainte pour la détection de défauts par analyse modale	76		
3.3.2	Amélioration du SNR (« Signal Noise Ratio ») par Détection synchrone	80		
3.4	IMPLEMENTATION SUR UNE ARCHITECTURE ANALOGIQUE RECONFIGURABLE	85		
3.4.1	Implémentation de la détection synchrone sur le AN231E04	87		
3.4.2	Comparaison entre une détection synchrone en composants discrets et implantée dans une			
arch	itecture reconfigurable	89		
3.5	TECHNIQUE D'ANALYSE MODALE PAR DETECTION SYNCHRONE EMBARQUEE DANS UN FPAA AVEC MULTIPLIEUR EXTER 93	NE		
3.6	CONCLUSION DU CHAPITRE 3	96		
3.7	Bibliographie du chapitre 3	97		
СНАРІІ	re 4 : Integration des methodologies de detection de defauts sur plateforme	5		
RECON	FIGURABLES	99		
4.1.	CHAPITRE 4 : INTRODUCTION	101		
4.2.	PLATEFORME RECONFIGURABLE ZEDBOARD :	102		
4.2.1	Introduction à la plateforme générique	102		
4.2.2	Présentation de la plateforme Zedboard	103		
4.3	INTEGRATION DE LA METHODE TEMPORELLE DE DETECTION DE DEFAUTS	105		
4.3.1	Génération du stimulus à destination du PZT	107		
4.3.2	Acquisition/Mesure du signal observé par le PZT	108		
4.3.3	Généralisation de la méthode d'extraction de signatures temporelles	111		
4.4	INTEGRATION DE LA METHODE FREQUENTIELLE DE DETECTION DE DEFAUTS	112		
4.4.1	Choix de la méthode de calcul FFT en fonction de l'occupation de blocs	112		
4.4.2	Programmation de la FFT en C	115		
4.4.3	Programmation de la FFT en VHDL	117		
4.4.4	Programmation de la FFT en Simulink Via HDL-Coder	119		
4.3.1	Validation algorithme sur une barre de composite	124		
4.5	CONCLUSION DU CHAPITRE 4	125		
4.6	BIBLIOGRAPHIE DU CHAPITRE 4	126		
CONC	LUSION	127		
Ma Pr	RODUCTION SCIENTIFIQUE	131		
ANNEX	'E5	133		
ANNEX	ANNEXE A : CIRCUITS DEVELOPPES			
ANNEXE B : CODE DE PROGRAMMATION DU FPAA1				
ANNEX	ANNEXE C : CODE DE PROGRAMMATION DU ZYNQ			
GLOSS	AIRE	159		

Introduction Générale

La surveillance de santé des structures, communément appelée Structural Health Monitoring (SHM) est une science dont un des objectifs est d'identifier ou d'aider au diagnostic l'apparition de défauts dans des structures. L'enjeu économique est gigantesque car ce domaine rassemble la problématique de la sécurité à celle d'une maintenance préventive qui a un coût d'exploitation exorbitant. Citons comme secteur d'activité l'aéronautique qui a normalisé un processus de « petites » et « grandes visites » où l'appareil est soumis à une batterie de tests et d'inspections après un certain nombre d'heures de vol ou systématiquement avant tout décollage. Quelle approche généraliser pour des structures encore plus complexes, que la science qualifie de systèmes ? Les ouvrages d'art, les moteurs, les complexes industriels sont autant d'exemples où aucun modèle mathématique de vieillissement n'est abouti et où une inspection (même assistée, on pense aux drones par exemple) n'est pas satisfaisante. Et comment anticiper ou localiser la zone où la probabilité de défaut est grande afin de concentrer des méthodes précises d'inspection. Risquons à la métaphore de la problématique d'une météorite de la taille d'un grain de sable qui serait tombée sur un terrain de rugby. Quel travail que d'inspecter avec son détecteur de métaux chaque centimètre carré ! A moins qu'un système d'aide à la décision ait été déployé sur la zone et soit en mesure de localiser les zones à plus forte probabilité pour concentrer les efforts en ces points.

C'est cette approche que des scientifiques nomment SHM où l'avènement de capteurs capables de collaborer (au sens d'échange d'informations). Les systèmes SHM seraient déployés un peu comme on tisse une maille de filet, ce qui nous permettera la collecte d'informations via une instrumentation distribuée. Ces nœuds de mesure et de diagnostic, doivent nécessairement être autonomes en analyse pour limiter la quantité d'informations à échanger : on leur attribue (le marketing le reprend hélas à son compte) le qualificatif de **SMART NODES** connectés.

Le but de la SHM est l'implémentation de stratégies pour la détection de défauts ou d'endommagements dans diverses structures [1] pour une surveillance à long terme. Prenons quelques exemples : le contrôle de moteur automobile, des fuselages d'avions, et que penser pour les ponts, les tunnels qui ont une durée de vie supérieure au siècle... Comment effectuer le suivi de ces structures ?

Nous voyons la surveillance de santé des structures comme l'implantation de capteurs répartis dans ces structures, dont les propriétés mécaniques définissent une signature électrique que l'on suivra au cours du temps. Si cette signature sort du cadre fixé par des critères de danger, des alertes sont émises : ces critères de danger ont été établis lors de travaux menés par D. Balageas, C. Fritzen et A. Güemes [2] pour les structures de type ouvrage d'art ou aéronautique et ont été adaptés à d'autres domaines au sein de notre laboratoire du LAAS-CNRS, avec différents travaux et projets (« MSEPP » collaboration Ratier [3], « Diagnostat » (collaboration Airbus) [4], le suivi d'attention des conducteurs automobiles , la surveillance des personnes âgées [5], [6], la détection de parasites dans les installations agro-alimentaires ...

On peut se projeter vers un avenir où dans certaines situations professionnelles, l'environnement, les hommes et les objets, seront instrumentés pour échanger des données : la surveillance devient alors une fonction parmi d'autres, utilisant l'instrumentation déjà en place. Dans ce contexte, il faut être capable :

- d'installer une fonction de surveillance qui n'a pas été prévue dès le départ,
- de modifier une installation existante,
- de mettre en œuvre de nouvelles architectures de surveillance,
- de faire face à des situations « catastrophiques » (pouvant entraîner un accident), qui impliquent des corrections d'urgence,
- d'appliquer des fonctionnements « dégradés ».

C'est là qu'intervient la notion d'adaptation au sens de l'évolution du système de mesure aux variations de la structure et de l'environnement. On pourrait se risquer à prendre l'exemple d'un homme dont on souhaiterait monitorer son activité physique pour diagnostiquer son risque de maladie cardiovasculaire lié à sa sédentarité. Le paramètre à exploiter à 30ans, n'est pas le même qu'à 50 et 70 ans. La mesure et le diagnostic doivent donc évoluer et s'adapter : on introduit ici la notion de «reconfigurabilité» afin d'éviter des coûts supplémentaires liés à ces changements.

Les travaux que nous conduisons dans l'équipe N2IS (Nano Ingénerie et Intégration des Systèmes) au LAAS-CNRS se focalisent sur la conception de nœuds de capteurs intelligents qui seraient dotés d'une capacité d'évolution, sans forcément « télécharger une mise à jour » comme nos produits actuels mais en embarquant des capacités de reconfiguration autonomes. Ainsi, notre réseau de capteurs dédiés à la SHM doit pouvoir s'adapter à un changement brusques de conditions sans intervention humaine extérieure : supposons qu'il s'agisse d'un niveau de batterie qui chute ; les niveaux d'énergie arrivant à des seuils critiques, notre système s'adapte en mettant une partie non indispensable à son bon fonctionnement en veille ou alors une modification des fréquences de travail sans détérioration des données recueillies : c'est le mode de fonctionnement « dégradé ».

En matière de circuits reconfigurables, il existe actuellement sur le marché une large gamme de circuits analogiques, numériques ou mixtes (ou hybrides combinant analogique et numérique reconfigurable). Tout l'intérêt de l'utilisation de ce type de produit hybride réside

dans la construction d'architectures souples et adaptables. Voici les spécifications d'un nœud reconfigurable tel qu'on peut le concevoir:

- Capacité à conditionner un signal analogique à l'aide de circuits analogiques reconfigurables pour la mise en forme des signaux en sortie des capteurs.
- Présence d'une unité de calcul numérique utilisant à son tour une architecture reconfigurable pour le traitement du signal.
- Possibilité de choisir le protocole de transfert de données qui permette une communication optimale.

Ce type de nœuds intelligents peut s'adapter à de nouveaux capteurs en faisant simplement une modification d'architecture interne selon les besoins ou peut être reconfiguré selon les besoins d'un opérateur distant.

Dans la plupart des projets menés jusqu'à présent, seule la partie numérique est reconfigurable ; avec des architectures câblées ou purement logicielle embarquées. Citons à titre d'exemples de nœuds de capteurs ; les travaux sur FPGA de l'institut de technologie de Zurich dans le cadre d'un projet de vêtements intelligents [7]; les travaux sur FGPA de l'université de Shandong (Chine) [8].

L'objectif de ce travail de thèse est de :

- Mettre en œuvre des approches de détection des défauts dans les structures de grandes envergures.
- Intégrer ces approches sur des plateformes reprogrammables (Analogiques, Numériques ou hybrides).
- Développer et éprouver le bon fonctionnement de ce type d'approches et les intégrer dans un nœud de capteur intelligent avec une approche reconfigurable hybride. Cela ouvrirait la voie à des centaines d'applications et ne se cantonnerait pas au seul domaine de la SHM.

Le contexte d'étude est le diagnostic de défauts dans des éléments de structure où nous allons nous centrer sur l'analyse de la propagation des vibrations mécaniques; générées extérieurement à la structure ou générées par les capteurs eux-mêmes. La méthode recherchée se place dans le cas de faibles énergies d'activation de ces ondes mécaniques (quelques Joules).

Voici mon plan de travail :

- Nous allons dans un premier temps faire un état de l'art des techniques de détection de défauts dans les structures. Nous avons porté un intérêt particulier à deux domaines. La SHM des structures aéronautiques et la SHM des ouvrages d'art. Dans ce même chapitre, nous allons évoquer des stratégies d'intégration de ces techniques sur des plateformes reprogrammables capable d'évoluer afin de répondre aux besoins.
- 2. Nous nous sommes penchées sur une technique de détection de défauts par ondes de Lamb, l'analyse de la signature temporelle des structures devra nous permettre de localiser des défauts sur des structures de grande envergure.

- 3. L'Approche par analyse modale qui représente l'exploitation fréquentielle des signatures de nos structures afin d'évaluer l'évolution des fréquences propres avant et après endommagements nous permettent d'extraire une information utile sur l'état de la structure. Nous avons également exploré la solution de l'intégration du conditionnement analogique du signal en sortie du capteur sur une plateforme analogique reprogrammable qui nous a permis d'améliorer l'observation de l'écart entre les δf entre l'état initial et l'état endommagé.
- 4. A partir des conclusions sur la faisabilité d'analyse temporelle et fréquentielle, nous allons tenter d'associer ces méthodes pour ensuite les embarquer dans une plateforme hybride.

Ce manuscrit décrit donc la mise en œuvre de banc de détection de défauts pour les structures de grandes envergures et de leur intégration.

- [1] C. R. Farrar et K. Worden, *Structural Health Monitoring : A Machine Learning Perspective*, 1 edition. Chichester, West Sussex, U.K. ; Hoboken, N.J: Wiley-Blackwell, 2012.
- [2] D. Balageas, C. P. Fritzen, et A. Güemes, *Structural Health Monitoring*. Wiley, 2010.
- [3] M. Lastapis, « Surveillance de la santé des structures aéronautiques en composites: développement d'un système embarqué à base d'accéléromètres », Thèse de doctorat, Laboratoire d'automatique et d'analyse des systèmes, Toulouse, France, 2011.
- [4] H. Boukabache, « Etude et développement d'un nœud piézoélectrique intégré dans un microsystème reconfigurable: applications à la surveillance "de santé" de structures aéronautiques », phdthesis, INSA de Toulouse, 2013.
- [5] Y. Charlon, « Conception de dispositifs électroniques portés pour le suivi de l'état de santé des personnes âgées », phdthesis, Université de Toulouse III, 2014.
- [6] W. Bourennane, « Étude et conception d'un système de télésurveillance et de détection de situations critiques par suivi actimétrique des personnes à risques en milieu indoor et outdoor », phdthesis, Université Toulouse le Mirail Toulouse II, 2013.
- [7] C. Plessl, R. Enzler, H. Walder, J. Beutel, M. Platzner, et L. Thiele, « Reconfigurable hardware in wearable computing nodes », in *Sixth International Symposium on Wearable Computers, 2002.* (ISWC 2002). Proceedings, 2002, p. 215-222.
- [8] Y. Li, Z. Jia, F. Liu, et S. Xie, « Hardware reconfigurable wireless sensor network node with power and area efficiency », *IET Wirel. Sens. Syst.*, vol. 2, n^o 3, p. 247-252, sept. 2012.

1

Chapitre 1 : Etat de l'art des méthodes et capteurs pour la SHM

1.1 Chapitre 1 : Introduction

Les travaux menés dans ce manuscrit sont consacrés à l'intégrité des structures, discipline de recherche qualifiée par l'acronyme SHM pour *Structural Health Monitoring*. Nous avons fait le pari de faire de la SHM embarquée, ou du Smart Sensing SHM, c'est-à-dire développer et embarquer sur une plateforme matérielle reconfigurable des méthodes de détection de défauts dans des éléments de structures aéronautiques et génie civil.

Les motivations de cette approche sont issues des travaux déjà conduits dans l'équipe Nano Ingénierie et Intégration Systèmes (N2IS) du LAAS-CNRS [1], [2], [3], [4] en partenariat avec des acteurs industriels de l'aéronautique et du génie civil au travers de contrats de collaboration. L'idée défendue par mes travaux de recherche est de tirer profit des avancées technologiques des plateformes reconfigurables analogiques et numériques pour embarquer des techniques de détection de défauts afin de démontrer la faisabilité de systèmes autonomes en analyse et en détection dédiés à la maintenance préventive de structures.

De par notre proximité avec le pôle de compétitivité mondial AESE (Aerospace-Valley) l'aéronautique est un utilisateur/prescripteur de solutions SHM, mais d'autres secteurs profitent de ces avancées, voire développent leurs propres solutions : l'énergie, en particulier dans le domaine de l'éolien, l'automobile (motorisation et carrosserie), le transport ferroviaire (suivi de la dilatation et du vieillissement des rails), les ouvrages d'art (les ponts, les bâtisses, les autoroutes), la construction navale. En résumé tous les systèmes complexes, ayant une durée de vie de plusieurs décennies, pour lesquels il n'est pas possible de simuler un vieillissement qui est lié aux conditions d'utilisation et d'environnement, sont potentiellement concernés par la SHM.

Des solutions industrielles existent au niveau national et international. Citons, non exhaustivement :

- OSMOS entreprise Française spécialisée dans la SHM à base de fibre optique pour le marché du génie civil ;
- SMART FIBERS qui développe des technologies de détection à partir de réseaux de Bragg destinées aux marchés des oléoducs, gazoducs, génie civil ;
- SVIBS et son produit ARTEMIS (Ambient Response Testing and Modal Identification Software) solution logicielle d'analyse modale à partir de données statistiques ;
- MISTRAS Group Inc, qui propose des solutions d'imagerie ultrason et d'analyse vibratoire assez orientées pour le diagnostic de l'intégrité des structures de l'industrie nucléaire ;
- ACCELENT TECHNOLOGIES Inc, et son approche SMART Layer® brevetée qui repose macroscopiquement sur une instrumentation distribuée par réseaux de capteurs piézoélectriques

La SHM essaye de répondre à un certain nombre de questions que l'évolution des matériaux, le vieillissement des structures et les défauts de fabrications peuvent nous poser :

- 1. Quels sont les enjeux sécuritaires et économiques de développement de la SHM ?
- 2. Comment définit-on les dommages du système ?
- 3. Quelles sont les conditions opérationnelles et environnementales de fonctionnement?
- 4. Quelles sont les limites d'acquisition des données ?

Après avoir défini quelques notions du domaine de SHM ; nous nous attarderons sur les différentes techniques de SHM existantes, où un verrou scientifique est l'utilisation de nouveaux

matériaux composites et leur vieillissement dans conditions utilisation/environnement où il est nécessaire de quantifier tout risque d'apparition de signes de fatigue.



Figure 1.1: Schématisation du principe de détection de défauts dans les structures

Une structure quelle qu'elle soit est contrôlée à partir d'un ou plusieurs capteurs selon les besoins, la complexité et le type de matériau. L'ensemble des données est collecté, conditionné, stocké et traité. Une fois ces étapes validées le diagnostic peut être établi et transmis à un opérateur.

Notre vision de la SHM pourrait se comparer au stéthoscope du médecin, qui lui permet d'écouter la réponse du patient à différentes sollicitations (respirez profondément, ne respirez plus, dites 33, toussez,...) puis de se servir de ces informations pour déduire un diagnostic à partir de comparaisons.

Notre ambition n'est pas d'affirmer la présence d'un défaut mais de proposer une méthode mobile ou embarquée dans ou sur la structure à surveiller, et détecter une variation de comportement à des sollicitations et ainsi proposer une analyse préventive d'un risque en localisant, si possible, la zone ; ce que l'approche par réseaux de capteurs peut permettre.

Notre cahier des charges est donc de rendre 'portable' la SHM en proposant des méthodes de traitement de capteurs embarquées dans une plateforme mixte analogique/numérique capable de se reconfigurer pour s'adapter à la structure ou aux capteurs utilisés.

1.2 Contrôle Non Destructif ou SHM ?

Quelle que soit la structure en service, pont, avion, bâtiment, grande roue de fête foraine, ... il est important non plus d'estimer son temps de vie en fin de construction, mais de proposer un suivi et un diagnostic PREVENTIF des risques de dégradation mais calculé à juste escient pendant le fonctionnement.

On ne parle plus ici de maintenance préventive avec un cycle de visites d'inspection mais d'un besoin de surveillance H24 de l'intégrité et de l'évolution de ladite structure.

Le bénéfice est multiple :

• du point de vue sécuritaire et économique:

- prévenir les catastrophes, à la détection de points de ruptures ou défaillances à haut risques
- réduire/éviter les temps d'arrêt de fonctionnements (Immobilisations d'appareils, fermeture de routes ou de ponts ...) pour inspection ;
- mais aussi du point de vue optimisation des règles de conception par retour d'expérience et optimisation du cycle des visites de maintenance :
 - Fournir des données clefs aux constructeurs pour l'amélioration des produits.
 - Changer les procédures de maintenances, réduire les coûts en évitant la mobilisation de personnels qualifiés lorsque les données reçues correspondent à un fonctionnement normal, éviter des opérations lourdes tels que le démontage et le réassemblage.
 - o optimiser les matériaux utilisés.

Ancêtre de la SHM et plus connu du grand public, le contrôle non destructif (CND) constitue un champ d'application privilégié des découvertes de la physique. Aussi l'histoire des essais non destructifs (END) commence-t-elle avec celle de la physique moderne à la fin du XIXe siècle : découverte des rayons X, des courants de Foucault, de la piézoélectricité, etc.

Ce n'est toutefois qu'à partir de la seconde guerre mondiale que les techniques du CND ont pris leur essor dans l'industrie, en particulier dans la métallurgie : contrôle des aciers, radiographie des soudures. Une vigoureuse accélération du progrès et du développement des END s'est manifesté ensuite vers les années soixante-soixante-dix avec le développement rapide de secteurs très demandeurs tels que l'industrie du nucléaire, l'aéronautique civile et militaire, les gazoducs, oléoducs et les plates-formes offshore. La dernière décennie enfin voit l'émergence des techniques de CND qui ne pouvaient pas être mises en œuvre sans l'apport d'une électronique intégrée et d'une informatique puissante; on assiste ainsi au développement rapide des contrôles entièrement automatiques et à l'essor des techniques « puissance-vore » en traitement informatique, comme les contrôles optiques.

Ces besoins croissants de calcul et de retour d'informations à un temps T quelconque ont poussé les scientifiques à se pencher sur de nouvelles pistes. Les enjeux du développement et de la solide implantation de la SHM petite fille de la CND comme thème de recherche sont majeurs, d'abord pour des questions de sécurité et de fiabilité puis pour des raisons sociétales avec des vrais défis : une grande partie des ouvrages d'art ont été construits au début du 20^{ième} siècle, le vieillissement des flottes aériennes et maritimes, la complexification des processus de fabrication des pièces mécaniques et l'apparition de nouveaux matériaux, nous poussent à nous pencher sur le vieillissement et le comportement des structures afin d'éviter des drames et de réduire les coûts.

Les moyens mobilisés pour l'entretien, la vérification et le remplacement sont colossaux. Le livre de V.Giurgiutiu [5] fait état de plus de 200 milliards de dollars dépensés annuellement par les États Unis dans l'entretien de leurs installations et équipements, environ un quart passe dans l'entretien et la réparation de la flotte aérienne commerciale.

Sur 576 600 ponts dans l'inventaire national des États-Unis, environ un tiers sont soit "structurellement déficients" et ont besoin de réparations, ou "obsolètes" ne répondant plus aux normes actuelles et doivent être remplacées. Les coûts associés à l'infrastructure vieillissante sont devenus une préoccupation constante.

Durant nos travaux, nous nous sommes intéressés « modestement » à la caractérisation de structures de renforcement en matériau composites pour le béton ainsi qu'à des plaques de structure d'avion (composite et aluminium). Les deux paragraphes suivants présentent un résumé des enjeux de la SHM dans ces deux domaines en particulier.

1.3 La SHM des ouvrages d'art

1.3.1 Spécificités de la SHM des ouvrages d'art

Le suivi des structures est primordial pour les raisons que nous avons évoquées dans le sous chapitre précédent, dans ce marché émergent, le génie civil et l'aéronautique se partagent « la part du lion » : le génie civil détient 60% du marché de la santé des structures.

Avec une densité de population croissante, la sollicitation constante des structures, les changements climatiques et les éventuels mal façons, nous pouvons parler d'augmentation des risques encourus. Une absence de suivi du processus de construction ou du vieillissement de la structure peut être catastrophique et provoquer des pertes humaines et matérielles importantes (figure 1.2).



Figure 1.2: (a)- Image après l'effondrement d'un pont à Minneapolis en 2007 (b)-Effondrement d'un pont au nord-est de la chine dans la ville de Harbin en 2011

La SHM arrive dans un contexte où les méthodes traditionnelles montrent leurs limites, elles se résument en quelques points:

- inspection visuelle programmée : elle se fait de façon ponctuelle par du personnel qualifié mais n'ayant pas toujours accès à des zones exigües ou difficiles à atteindre sans compter le facteur erreur humaine.
- technologies souvent câblées donc problèmes de coûts et nécessitant des installations annexes pour la collecte des données
- densité de capteurs trop importante, générant des coûts d'exploitation importants. Par exemple le pont Bill Emerson Memorial, 86 Capteurs, 1 300 000\$ soit plus de 15 000\$ par capteur).

C'est dans ce contexte que sont apparus des systèmes intégrés directement à la structure, d'autres ont été ajoutés à postériori avec un seul et même objectif affiché, augmenter la durée de vie des structures sans danger. Des solutions fleurissent dans le monde, mais à titre expérimentales ; citons au Danemark le « Great Belt Bridge », au Canada « the Confederation Bridge » , à Hong Kong le « Tsing Ma Bridge » avec une instrumentation construite autour des capteurs anémomètres, température, jauges de contraintes, accéléromètres et capteurs de corrosion.

L'intérêt du développement de dispositifs SHM dans le génie civil peut se résumer dans les enjeux suivants :

- Prévenir les catastrophes dues au vieillissement des structures.
- Quasi inexistence de données nous renseignant sur l'état des autoroutes, des ponts ou des bâtisses; d'où l'importance d'un suivi pour mieux comprendre leurs comportement dans le temps.
- Définir les scénarios qui mènent à des défauts altérant gravement la structure.
- Assister les opérateurs de maintenance.
- Contrôler les constructions, pour réduire les risques.
- Assister les dispositifs d'urgence, le contrôle du trafic, évacuation des bâtisses en signalant les défaillances.

1.3.2 Exemples de défauts à détecter

Pour mieux appréhender la problématique, il est nécessaire de définir ce que nous voulons détecter, comment le détecter et enfin quelle décision prendre. Pour ce faire, il est nécessaire d'introduire la notion de défaut d'établir les stratégies optimums pour une meilleure réactivité des nœuds de capteurs à la détection des dommages.

Les défauts (dommages) peuvent être définis comme un changement introduit (intentionnellement ou pas) dans un système, ce qui peut nuire aux performances actuelles ou futures de ce dernier [6]. Cette large définition concerne donc les structures homogènes ou hétérogènes, du génie civil de l'aéronautique, de la mécanique et tout autre système de fabrication humaine qui a une durée de vie bornée.

Chaque structure est soumise à différentes sollicitations en charge ou à vide. La figure 1.3 représente les forces appliquées à vide sur une structure de pont suspendu. Ces forces impactent la structures à long terme, nous appelons ce phénomène vieillissement, il est accéléré par des facteurs externes.



Figure 1.3: Représentation des éléments constituant un pont suspendu ainsi que l'ensemble des forces subies.



Figure 1.4: Représentation des dommages éventuels

1.3.3 Le suivi dans le temps des ouvrages d'art

Un paramètre primordial dans la conception de systèmes SHM est le temps, avec un paradoxe pour l'électronicien : les défauts ont une constante de temps « très très très très très très très faible » alors que la scrutation par des capteurs et donc la fréquence d'échantillonnage ne doit pas occulter cette apparition ou bien ; et c'est la stratégie où on se place, on ne cherche pas à identifier la naissance du défaut mais sa « croissance » au sens de l'accroissement et dans ce cas l'échantillonnage capteur peut devenir nettement plus espacé.

Les défauts tels que la corrosion, l'affaissement et les cracks ... souvent catalysés par des effets d'humidité, de températures conjuguées à des charges (trafic, vent) et des modifications de structuration du sol des fondations, sont des phénomènes qui évoluent lentement, on peut donc les qualifier de quasi statique.

Les stratégies temporelles sont multiples:

- le suivi ponctuel (périodique) : la mesure est périodique et peut être accélérée à l'apparition d'un événement ou automatiquement à partir d'une donnée pré-introduite dans le système.
- le suivi à court terme : ce type de mesure se fait dans des cas de changements non prévus exemple une déviation, cela change éventuellement la fréquentation sur une route annexe ou un pont à proximité. Ces courtes périodes peuvent aussi convenir dans le cas où les mesures ne peuvent se faire que pendant un intervalle précis.

• le suivi à long terme : ici on parle d'une instrumentation sur plusieurs années voire dans l'idéal durant la vie entière de la structure [7].

Avec l'évolution des technologies des capteurs et du stockage des données, l'exercice est devenu moins ardu. Un monitoring à long terme peut s'appliquer sur des structures ou les changements s'opèrent lentement, nous pouvons considérer que la ville de Venise en Italie serait un lieu idéal architecturalement et aussi scientifiquement pour expérimenter ces techniques de suivi.

1.3.4 Stratégies de détection de défauts dans les ouvrages d'art

Il existe une multitude de capteurs sensibles aux changements dans les structures avec une dominante dans ce secteur autour de techniques optiques et piézoélectriques.

Phénomène observé	Stratégie de Monitoring	Type de capteur	Remarque
Déplacement et tassement des fondations	L ¹ : Local, T ² :Continu, C ³ :Statique, t ⁴ : long terme	Laser, LVDT, Système à Liquide Hydrostatique	Comparaison entre la position de départ et finale (précision selon sensibilité du capteur)
Déplacement	S: Globale, Court terme, Statique ou dynamique	LVDT Laser GPS	Comparaison entre la position de départ et finale (précision selon sensibilité du capteur)
Inclinaison et Rotation	L: Local, T: Court Terme, t: En continu	inclinomètre	•
Détection de crack et localisation	Global, Dynamique	Fibre optique, PZT, CVM	Grande précision
Vibrations	Global, Court terme, Périodique, Continue Trigger, Dynamique	Accéléromètre	
Corrosion	Local, Long terme, Continue, Statique	Radiographie, PZT	enclenchement manuel, installé sur les structures

Tableau : récapitulatifs de techniques de détection de défauts sur des ouvrages d'art.

Lors de la surveillance des paramètres caractéristiques de ces phénomènes, il suffit le plus souvent de mesurer les valeurs de crête sur une durée plus longue en fonction de la vitesse des actions qui créent le phénomène.

1.4 La SHM des structures aéronautiques

L'aéronautique et ses impératifs de sécurité conjugués à la maitrise des coûts et du vieillissement de la flotte en exploitation est un domaine prescripteur et demandeur de nouvelles technologies de CND. Avec l'avènement des nouveaux matériaux capables de diminuer la masse des structures, les techniques d'essais en vol pour qualifier un appareil doivent évoluer pour certains éléments de structure vers des techniques de suivi en opération.

¹ L: Stratégie de localisation

² T: Stratégie temporelle

³ C: Charge

⁴ Durée du suivi

Les apports de la SHM à l'intégrité des structures aéronautiques sont nombreux : la figure 1.5 présente la théorie défendue par Schmidt [8] qui privilégie l'intégration des systèmes SHM directement dans les structures pour optimiser la masse des structures de 20%, avec un impact bénéfique sur les intervalles d'inspection et la maintenance.



Figure 1.5: Courbe représentant l'influence de l'intégration de la SHM dans la conception

L'analyse des diverses causes d'accidents d'avion pointe la relative faible influence de la carence d'entretien. Néanmoins, l'importance de réduire les interventions humaines en automatisant des inspections n'en est pas moins grande. Les courbes de la figure 1.6 sont tirées du rapport de Boeing sur la sécurité publié en Aout 2014 [9].



Figure 1.6: Courbe représentant l'évolution des accidents par années de la flotte aérienne nord-américaine et mondiale

L'entretien est seul responsable de 14% de perte de coque. En outre, il convient de noter que seulement 4% de tous les accidents sont dus à des faiblesses structurelles. Il est possible de conclure que grâce à l'introduction de SHM, une amélioration de la maintenance et une diminution des accidents de structure conduirait à une réduction globale de 10%, ce qui est loin de ce qui est nécessaire pour éviter une augmentation significative du nombre d'accidents dans un proche avenir, si le trafic aérien continue d'augmenter [10].

Un autre grand défi de la SHM est d'augmenter la sécurité dans les appareils modernes, il est important de noter, depuis le début des années 2000, l'évolution de la part de composite dans les structures afin d'alléger les structures et de réduire la consommation des appareils (figure 1.7).



Figure 1.7: Évolution du pourcentage de composite dans les appareils commerciaux depuis les années 60 à nos jours



Figure 1.8: Illustration de la répartition des matériaux dans un Boeing 787 [10]

Les matériaux utilisés sont un paramètre clef dans la stratégie de suivi, ils déterminent entre autre le choix des capteurs. A cela vient s'ajouter l'influence des charges et forces subies par la structure, celles-ci déterminent plutôt le maillage sensoriel à mettre en place. La figure 1.9 représente les forces appliquées à la structure, ce qui nous éclaire aussi sur l'évolution des défauts tels que les fissures.



Figure 1.9: Représentation des différents stress que peut subir un voilage d'avion [11].

Les principaux défauts latents, c'est-à-dire difficilement observables par un technicien spécialisé lors des visites de contrôle sont :

- les cracks : le mécanisme des fissures dans ces matériaux dépend de leur homogénéité et ductilité -capacité du matériau à se déformer plastiquement sans se rompre- Les matériaux tels que l'aluminium sont plus sensibles aux fissures. Les micros fissures génèrent des réactions en chaine dans le matériau pendant la durée de vie suite à des sollicitations mécaniques de fonctionnement et aux charges.
- les délaminations (décollements) : ces défauts concernent la partie de la structure en composite. L'un des avantages majeurs des composites stratifiés à renforts de fibres longues est la capacité d'orienter les fibres de chaque pli afin d'accroitre les propriétés, de résistance et rigidité. Malgré d'excellentes propriétés dans le plan, les stratifiés présentent un problème propre aux matériaux réalisés par stratification: la rupture inter-laminaire. Ce mécanisme de rupture se caractérise par un décollement ou une décohésion entre les plis du stratifié ; d'où sa dénomination de délaminage [12].
- la corrosion : la corrosion est un autre défaut auquel sont exposées les structures aéronautiques. Elle ne touche que les parties métalliques et on recense trois grands groupes comme le résume le tableau ci-après publié par "The American Institute of Aeronautics and Astronautics" publié en 1991.

Dépendance au temps	Dépendant du Temps	Indépendant du temps
Attaque globale	Corrosion de fatigue	• Corrosion au niveau des fissures dues à
		une contrainte
Rivets		 Causes environnementales
Craquellement du revêtement		• Hydrogène
Corrosion des crevasses		
Corrosion des jonctions		

Tableau : Catégories de corrosions dans les pièces de structures aéronautiques publié en 1991 par The American

 Institute of aeronautics and Astronautics Inc [12].

1.5 SHM active ou passive ?

Les techniques de détection de défauts peuvent être mises dans deux catégories, passives ou actives [5] :

- On parle de « détection passive » lorsque les principaux paramètres à observer se font à travers un (ou plusieurs) capteur(s) en écoute de la structure, les données sont ainsi stockées et traitées. Citons l'exemple des méthodes acoustiques, méthodes de variation de pression de type Comparative Vacuum Monitoring, ou suivi à base de jauges de contraintes.
- En revanche, « **la détection active** » exploite une excitation de la structure (par ellemême comme l'exemple d'une hélice [3] ou par des actionneurs) où les capteurs installés se chargent de la récupération des signaux et de leur analyse (temps réel si possible) à travers d'algorithmes implémentés. Citons les méthodes vibratoires et d'impédance électromécanique [13].



La figure 1.10 est une représentation de ces deux modes de fonctionnement.

Figure 1.10: Représentation des méthodes SHM (a) Technique de détection passive, (b) Technique de détection active

1.6 Méthodes de détection de défauts dans les structures

1.6.1 La technique des ondes guidées

La méthode des ondes guidées est une technique permettant une inspection globale et rapide de structures tubulaires ou de plaques. Les ondes ultrasons sont générées et transmises dans l'échantillon ou la structure à inspecter et se propagent. Les éventuels défauts provoquent des réflexions visibles sur le signal enregistré. La vitesse de propagation de l'onde dépend de sa fréquence et du milieu de propagation. Une analyse du temps de propagation et de l'amplitude suffit à détecter et localiser l'éventuel dommage [14].

Lorsqu'une onde élastique se propage dans une structure mince (l'épaisseur étant de l'ordre de grandeur de la longueur d'onde), elle subit de nombreuses réflexions sur les surfaces supérieures et inférieures de la structure. La propagation d'onde résultant de l'interférence de ces ondes est guidée par les surfaces de la plaque. Les ondes présentes sont appelées ondes guidées. Pour ce type d'ondes, il est nécessaire de prendre en compte le phénomène de dispersion fréquentielle, c'est-à-dire que les vitesses de phase et d'énergie, ainsi que l'atténuation, de l'onde sont fonction de la fréquence. Il est également important de mettre en avant le caractère multimodal des ondes guidées [15].

Les ondes élastiques sont présentes en génie civil pour les études sismiques et dans le contrôle non destructif par ultrasons.



(b) Déformation de la plaque mode antisymétrique

Figure 1.11: Déformation de la plaque par onde de Lamb (a) Déformation symétrique (b) Déformation antisymétrique

Les ondes de Lamb sont largement appliquées en SHM des structures aéronautiques, ce qui est dû à leurs faibles atténuation en volume, il est nécessaire de préciser que pour ce qui est des matériaux composites, la dispersion angulaire est plus complexe ce qui implique une étude plus approfondie. Les transducteurs utilisés sont des piézoélectriques que nous allons mettre en œuvre dans le chapitre 2.

1.6.2 La méthode de l'impédance électromécanique

La méthode de l'impédance électromécanique se base sur deux principes physiques. Le premier étant le couplage structure et capteur (un capteur piézoélectrique qui permet d'interroger la structure), le second est la propagation des ondes dans le matériau. L'application de cette méthode est introduite par le professeur Rogers et ses doctorants en 1993 dans le contrôle non destructif des structures [16].

Dans le génie civil cette méthode est employée avec des actionneurs de type pots vibrants ou vérins hydrauliques pour les structures les plus imposantes, les récepteurs peuvent être des accéléromètres ou des vibromètres laser.

Dans l'aéronautique l'actionneur est un piézoélectrique qui sert aussi de récepteur pour acquérir les réponses dynamiques structurelles. Le modèle de couplage électromécanique entre le transducteur et la structure est représentée dans la figure 1.12. [17].



Figure 1.12: Principe de mesure d'impédance électromécanique



Figure 1.13: Mise en œuvre du principe de mesure d'impédance électromécanique

Nous présenterons dans le chapitre 3 un exemple de mise en œuvre de cette technique.

1.6.3 La méthode de vibration active

L'idée de base derrière la méthode de détection de défauts par vibration actives est que les caractéristiques dynamiques structurelles sont fonctions des propriétés physiques, telles que la masse, la rigidité et d'amortissement [18].

Par conséquent, les dommages résultant des changements de propriétés physiques peuvent causer des différences détectables dans les réponses de vibration. Les paramètres caractéristiques dynamiques couramment utilisés dans le procédé comprennent la forme du spectre du signal, ou la recherche des échos et des coefficients de propagation, d'amortissement et d'atténuation du signal.

La figure 1.14 est une représentation d'un système SHM à vibration active, le rôle de l'actionneur est de transmettre des vibrations et celui des capteurs est de récupérer le signal transmis, si la

signature montre des ondes réfléchies qui ne sont pas dues à des effets de bords, nous pouvons conclure à la présence d'un défaut.



Figure 1.14: Banc de mesure vibratoire classique pour la détection de défauts dans les structures

A noter que par rapport à la méthode par ondes guidées ou celle de l'impédance électromécanique (EMI), les fréquences de vibration dans la méthode des vibrations actives sont généralement beaucoup plus faibles. C'est cette technique que nous allons mettre au point et embarquer dans une plateforme reconfigurable.

1.6.4 L'analyse modale

L'analyse des propriétés dynamiques des structures passe par l'étude de leurs modes propres déduits de différents types d'excitation vibratoires. Les modes propres des structures sont les propriétés vibratoires les plus élémentaires d'une structure. Toutes les structures possèdent des fréquences uniques pour chaque mode de vibration lié à sa masse et à sa rigidité.

Cette propriété de base peut être utilisée pour détecter l'apparition de dommages en signalant des changements dans la fréquence des modes. Le principal frein de l'application de ce type de méthode de détection est l'impossibilité de localiser le défaut; ce qui nécessite une analyse supplémentaire pour positionner.

Les défauts sur les structures engendrent des modifications de masse, de rigidité et de propriété d'amortissement. Les méthodes de surveillance globale de la santé des structures focalisent souvent sur les propriétés modales [19].

En revanche, la sensibilité en fréquence des dommages est relativement faible, en particulier dans les structures de grandes envergures, les dégâts doivent être importants pour provoquer un changement détectable par le système de mesure. C'est ce verrou que nous allons essayer de lever en proposant une méthode d'analyse combinant une détection synchrone dans le chapitre 3.

1.7 Les capteurs de la SHM

Essayer de dresser un inventaire des capteurs serait vain de part un catalogue immense (160Millions de citations du terme « sensor » dans Google, et même jusqu'à 380 000 en accolant l'acronyme SHM). Intégrés aux structures cibles nous limitons l'analyse aux capteurs exploitant des déformations mécaniques statiques et/ou dynamiques : jauges de contrainte, capteurs à fibres optiques, capteurs piézoélectriques, capteurs à courants de Foucault, accéléromètres MEMS.

1.7.1 Capteur à Fibre optique

La technologie optique est largement répandue en SHM, elle est sensible à plusieurs grandeurs physiques dont la déformation, la température, la pression, etc. Le capteur optique représente l'une des technologies les plus utilisées. Les raisons du succès sont multiples :

- Insensibilités aux interférences électromagnétiques.
- Technologie légère et petite donc également adaptée à l'aéronautique.
- Stable, grâce aux propriétés du verre, la fibre n'est pas sensible à la corrosion ou aux produits chimiques.
- Mesure longue distance.
- Transmission des données à haut débit.
- Longue durée de vie du système.

Citons les quatre technologies optiques principalement exploitées dans le domaine de la SHM :

• les capteurs à réseau de Bragg (figure 1.15) : un laser transmet la lumière d'une plage de longueurs d'ondes donnée dans la fibre. Des grilles optiques, situées en divers points, reflètent des longueurs d'ondes particulières de la lumière. En cas de déformation de la fibre, elles sont décalées et transmises, au lieu d'être réfléchies. Les variations du spectre réfléchi révèlent les modifications de la structure de la fibre, des contraintes exercées et/ou de la température [20].



Figure 1.15: Principe de fonctionnement d'un réseau de Bragg

• les **capteurs d'interférométrie** (figure 1.16) : l'interféromètre agit en interférant optiquement avec la lumière se propageant dans la référence. Ces capteurs sont capables de fournir une information précise sur le déphasage dû à la déformation de la structure. Ce déphase permet de déterminer la présence d'un défaut et sa sévérité.



Figure 1.16: Principe de fonctionnement d'un interféromètre

les capteurs continument répartis (figure 1.17): ils exploitent l'OTDR (Optical Time Domain Reflectometer) en assurant la fonction de réflectomètre optique dans le domaine temporel. L'effet Raman permet une mesure de température et l'effet Brillouin permet la mesure de la température et de la déformation. Le principe réside en l'envoi d'une impulsion sur le câble à la rencontre d'un élément perturbateur (épissure, défaut, angle trop brusque), la réflexion d'une partie du signal est mesurée par l'ODTR sous forme d'un pic non linéaire. L'interprétation des résultats permet de définir s'il y a défaut ou pas.



Figure 1.17: Représentation de la diffusion dans la fibre

• les **capteurs à modulation d'intensité** : les capteurs à fibres optiques utilisant la variation de l'intensité lumineuse qui est induite par la quantité à mesurer ou mesurande (température, déformation, pression, ...). Cette approche est de loin la plus facile à mettre en œuvre car il existe de nombreuses configurations pour induire une modulation d'intensité, donc quasiment l'ensemble des mesurandes peuvent être détectées [21].

1.7.2 Accéléromètres

Les accéléromètres sont utilisés en tant que dispositif de mesure de phénomènes dynamiques suite à un choc ou une variation de la projection de la gravité terrestre.

Toujours construits sur l'exploitation du déplacement d'une masse sismique, plusieurs technologies sont disponibles :

• accéléromètre **piézoélectrique** (figure 1.18) : lorsqu'une accélération est appliquée à la base du capteur, celle-ci est transmise au corps d'épreuve qui applique une force proportionnelle au mouvement à la composante piézoélectrique, qui à son tour transforme cette grandeur physique en grandeur électrique [22].



(b) Design pour détection de cisamenent(c)Design pour détection de compression

accéléromètre piézorésistif (figure 1.19) : plutôt prédestinés à la mesure de choc sur des structures à grande déformation, ce qui nécessite une très bonne réponse en basse fréquence, ainsi que pour des chocs à forts niveaux d'accélération sur des structures à grande rigidité, ce qui nécessite une étendue de mesure importante mais aussi une fréquence de résonance très élevée [23]. Ces accéléromètres peuvent être fabriqués à partir de jauges de contraintes métalliques, du silicium piézo-résistif ou de MEMS. La figure 1.19 représente un matériau résistif, généralement lié à une poutre en porte à faux qui subit une flexion sous l'effet de l'accélération. Cette flexion provoque une déformation de la résistance, ce qui conduit à une variation de sa résistance. Les résistances sont normalement configurées en pont de Wheatstone, ce qui constitue un changement dans la tension de sortie qui est proportionnelle à l'accélération



Figure 1.19: Principe de fonctionnement d'accéléromètre piézo-résistif

• accéléromètre à **capacité variable** (figure 1.20) ou **équilibre de force** (figure 1.21) : c'est cette technologie qui a certainement été à la base du déferlement des technologies MEMS. Utilisé dans de multiples applications, il consomme peu, et donne des mesures à très basse fréquence ainsi qu'en continu.



 Figure 1.20: Principe de fonctionnement d'accéléromètre à capacité variable

 Position initiale : C1= C2

 Position initiale : C1



Figure 1.21: Principe de fonctionnement d'accéléromètre à équilibre de force.

1.7.3 Capteur jauge de contrainte

La mesurande primaire (Force) agit sur un corps d'épreuve sollicité en traction, compression, flexion, ou cisaillement. La déformation qui en résulte (mesurande secondaire) est traduite électriquement au moyen de jauges collées sur le corps d'épreuve et montées dans un pont de Wheatstone.



La figure 1.22 montre trois exemples de jauges de contraintes de chez HBM avec des spécificités différentes :

- uniaxiale capteur de flexion,
- biaxiale capteur de compression
- biaxiale de cisaillement.

Ces capteurs sont considérés comme solidaires de la structure, ce qui implique que les déformations subies par celle-ci le sont aussi par la jauge de déformations ; d'où des précautions sur le collage et l'interface entre la jauge et la structure à monitorer.

$$R = \rho \frac{l}{S}$$
$$\frac{\Delta R}{R} = \frac{\Delta \rho}{\rho} + \frac{\Delta l}{l} - \frac{\Delta S}{S}$$
$$\frac{\Delta R}{R} = k \frac{\Delta l}{l}$$
$$k = (1 - 2\nu)$$

Avec :

- ρ Coefficient de résistivité dépendant de l'alliage.
- l longueur du fil de la résistance.
- S Section de la résistance.
- $\frac{\Delta R}{R}$ Variation de résistance.
- $\frac{\Delta \rho}{\rho}$ Variation de résistivité.
- $\frac{\Delta l}{l}$ Variation de logeur.
- $\frac{\Delta S}{2}$ Variation de section.
- v^5 Coefficient de poisson

Les brins sont alignés suivant la direction de l'allongement ou de la contraction et chaque élément (fil) subit les mêmes déformations que s'il était tendu par ses extrémités. Si on considère un fil fin que l'on soumet à une traction (dans la limite de son domaine élastique), il s'allonge sous l'effet

⁵ Cela s'appelle également facteur de jauge, il dépend du métal employé

de cette force pendant que la section diminue. Les jauges de contraintes peuvent être appliquées sur des matériaux composites, les métaux et les matériaux hétérogènes tels que le béton qui sont aussi la base des ouvrages d'art.

La mise en œuvre de ce type de capteur doit prendre en compte le type de matériau, prenons l'exemple du béton, connaissant le caractère hétérogène du béton, il est nécessaire de choisir des capteurs longs (discontinuité du matériau), ce qui permet d'avoir une moyenne de déformation pour une information plus pertinente. Les jauges de contraintes servent au monitoring à court terme, et ne sont sensibles qu'aux mouvements longitudinaux et aussi aux transversaux mais avec une sensibilité moindre [24].

1.7.4 Capteur piézoélectrique

Les capteurs piézoélectriques sont fréquemment utilisés pour mesurer les vibrations de basse ou haute fréquence. Comparé avec des sondes acoustiques classiques, les capteurs piézoélectriques présentent des avantages non négligeables par rapport à leur poids, taille et coût. Les céramiques PZT (Titano-Zirconate de Plomb en Lead Zirconate Titanate) et les films PVDF (Polyfluorure de Vinylidène en PolyVinyliDene Fluoride) sont les deux capteurs les plus exploités en SHM.



Figure 1.23: Principe de fonctionnement des matériaux piézoélectriques.

Ces capteurs fonctionnent sur le principe de piézoélectricité ; les contraintes appliquées sur le matériau génèrent une réponse de charge et vice-versa, un champ électrique externe appliqué aux capteurs peut entraîner dans un champ de déformation induit par effet piézoélectrique inverse. Par conséquent, les capteurs piézoélectriques peuvent être utilisés à la fois comme des capteurs et actionneurs. La figure 1.24 représente un échantillon de capteurs piézoélectriques que nous pouvons trouver dans le commerce.



Figure 1.24: Différents transducteurs du marché (a) Film piézoélectrique (b)Céramiques en PZT à formes diverses (c) Patch céramique piézoélectrique PVDF (d)macro fibre composite(MFC)

1.8 Plateformes reconfigurables :

La conception de circuits analogiques exige des connaissances et un savoir-faire qui bien souvent s'acquiert avec le temps et les projets. Nous pouvons citer certaines « banalités » rencontrées lors de la conception telles que l'influence du bruit environnant, la stabilité des tensions d'alimentation, les problèmes de non-linéarité, les effets de mode commun, de rayonnement... « Bref chacun sait que quand l'analogique va tout va ... »

Deux types de conception existent en électronique :

- la conception de cartes avec des éléments discrets qui fixent une fonction avec un certain niveau de « reconfigurabilité »,
- la conception « totalement reconfigurable » (à la limite près de la taille mémoire ou des cellules programmables) ou le concepteur propose une architecture paramétrable et reconfigurable logiciellement. En ajoutant les solutions de reprogrammation à distance (par lien IP, par onde RF) ces architectures évoluent et peuvent même décider de se corriger et de se reconfigurer d'elles-mêmes.

Le concepteur d'électronique numérique a adopté depuis près de vingt ans l'approche logiciel embarqué alors que sa conception analogique restait entièrement figée et non évolutive... jusqu'à l'arrivée de solutions technologiques offertes par les solutions FPAA (Anadigm reste le seul à ce jour) comme début de réponse.

Avec le boom qu'ont connu les FPGA et la maitrise de l'intégration de systèmes analogiques reconfigurables, les puces comprennent désormais les deux parties sur le même dispositif et deviennent "hybrides" sous la dénomination PSoc ou SoC.



Figure 1.25: Aperçu des acteurs des composants numériques et hybrides

Alors qu'un cycle de conception analogique nécessite parfois des itérations avant la fabrication; un FPAA ou un composant hybride peut faire évoluer son architecture selon les observations de la qualité des signaux et s'adapter parfois à l'environnement ou aux imperfections des capteurs et des alimentations de la carte [25].
La Figure 1.26 représente un schéma bloc décrivant le principe de l'architecture hybride. La partie analogique est connectée à la partie numérique à travers une interface qui n'est autre qu'un ensemble de convertisseurs analogiques numériques et numériques analogiques avec une communication bidirectionnelle.



Figure 1.26: Schéma bloc d'un circuit reprogrammable hybride

Les circuits analogiques reconfigurables sont des circuits intégrés versatiles comprenant plusieurs blocs analogiques reprogrammables. Si nous devions avoir une vision d'ensemble du composant, nous le décomposerions en matrices de fonctions figées ou à définir avec une granularité plus ou moins importante, un réseau d'interconnexion et enfin des espaces mémoires capable de stocker la configuration du système. Ils ont l'avantage d'être reprogrammables plusieurs centaine de milliers de cycles ou pas, (EEPROM technologie dépendant), plusieurs fonctions peuvent être implémentées sur une même puce, le temps de développement est minime ce qui permet une réduction des coûts et des performances énergétiques.



Figure 1.27: Schéma conceptuel d'un FPAA par D'Mello et Gulak [26]

Les premiers travaux sur les FPAA commencèrent dans les années quatre-vingt avec les travaux de M.S.Sivilotti [27], ce qui permit de poser les premiers jalons de la recherche dans le domaine. Il fut suivi par un certain nombre de chercheurs, Lee et Gulak [28] et bien d'autres. La tendance dominante de l'époque était l'application de cette technologie aux réseaux de neurones, l'effervescence autour de ce sujet a permis la tenue de la première conférence internationale

entièrement dédiée aux FPAA (*Field Programmable Analog Array Conference, BOSTON, Juin 1997*).

Les tableaux suivants ont pour seul intérêt de montrer l'effervescence du sujet des architectures analogiques mixtes dans un chip.

FPAA	Date	Laboratoire(Université)	Designer	
ASP (Analog Signal Processor)	1987	Colombia university NY (USA)	D.Vallencourt, Yannis Tsividis [29]	
Prototype-Chip	1988	California Institute of Technology (USA)	M.A. Sivilotti [27]	
FPAA (Sub-Tresh. & Transcond.)	1990-1991	University of Toronto (Canada)	E.K.F. Lee, P.G. Gulak [30], [30]	
EPAC (Electronically Programmable Analog Array)	1994	Portland State University (USA)	E. Pierzchala [31]	
MFSDB (Multi-Function Signal	1994	University Park Nottingham (UK)	S.Chang, B. R. Hayes Gill,C.G.	
FPMA (Field Programmable Mixed	1995	University of Toronto (Canada)	P. Chow, P. G. Gulak [33]	
SC-FPMA (Field Programmable Mixed Signal Array)	1996		C.Zhang, A. Brat, I. Macbeth [34]	
SC-FPAA (Switched Capacitor FPAA)	1996	University of Illinois (USA)	H. kutuk, S. Kang [35]	
PTA (Programmable Transistor Arrays)	1996	Caltech/ JPL (USA)	A. Stoica [36]	
FIPSoC (Field Programmable System on Chip)	1997	SIDSA, WML, MIKRON GmbH, Universitat Politecnica de Catalunya, Universidad de Sevilla (Spain)	MIKRON GmbH, Universitat Catalunya, Universidad de Duong, J. Madrenas, M. Angel Aguirre, J.M. Insenser [37]	
CCII-FPAA (Current Conveyors- FPAA)	1997	INSA-Lyon(France)	C.Premont, R.Grisel, N. Abouchi, J.P. Chante [38]	
CM-FPAA (Current-Mode FPAA)	1998	Texas A&M University (USA)	X. Quan, S.H.K. Embabi, E. Sanchez-Sinencio [39]	
Palmo- FPAMS (Filed Programmable Analog Mixed Signal)	1998	University of Edinburg (UK)	A.Hamilton, K. Papathanasiou, m. R. Tamplin, T. Brandtner [40]	
FPMAA (Last A for Antifuse) for Space applications	A for Antifuse) for 1998 The Johns Hopkins University (USA)		K. Strhbehn, R.T. Edwards, S.e Jaskulek, R.Katz [41]	
EHW (Evolvable Hardware)	1998	University of Tokyo (Japan)	M.Murakawa, S.Yoshizawa, T.Adachi, S. Suzuki, K.Takasuka, M. Iwata, T. higuchi [42]	
Evolvable Motherboard	1998	University of Sussex	P.Layzell [43]	
PAMA (Programmable Analog Multiplexer Array)	2000	Jet Propulsion Lab/ICA (USA/Brazil)	R.Zebulum, H.Sinohara, M.Vellasco, C.C.Santini, M.A.C.Pacheco, M.Szwarcman [44]	
FPTA (Field Programmable Transistor Array)	2001	Heidelberg university (Germany)	J. Langeheine, J. Becker, S. Folling, K. Meier, J. Schemmel [45]	
FPAA(CMOS Continuous Time OTA-C)	2002	Technical university of Gdansk(Poland)	B.Pankiewicz, M. Wojcikowski, S. Szczepanski, Sun Yichuang [46]	
FPTA (Field Programmable Transistor Array)	2004	University of Kaiserslautern (Germany)	S.K. Lakshmanan, A. Konig [47]	
FPAA (Gm-C CABs Hexagonal interconnection)	2004	Albert-Ludwigs- University (Germany)	J. Becker, Y. Manoli [48]	
FPAA (Floating Gate Approach)	2004	Georgia institute of Technology (USA)	T.S. Hall [25]	
EHW (Evolvable Hardware)	2007	Nanjing university of Aeronautics and Astronautics (China)	Q. Ji, Y. Wang, M. Xie, J. Cui [49]	
FPAA-OTA	2007	Georgia Institute of Technology (USA)	P.E. Hasler, C.M. Twigg [49]	
FPAA(Wave Active Filter Design method)	2008	University of Patras (Greece)	N. Fragoulis, G. Souliotis, D. Besiris, K. Giannakopoulos [50]	
RAP-FPAA (Reconfigurable Analog Processor)	2010	University of Shanghai (China) Wenhui Fu, Jun Jiang; X Siyu Yang, Ting Yi, Zh Hong [51]		
FPAA (Floting Gate Based FPAA)	2010	Georgia Institute of Technology (USA)	A.Basu, S. Brink, C. Schlottmann, [52]	
VMMs-FPAA(Vector matrix Multipliers in FPAA)	2011	Georgia Institute of Technology (USA)	C.R. Schlottmann, P.E. Hasler [53]	
CMOS- FPAA	2013	Chinese Academy of Science, Benjing (China)	X. Cheng, T.Yin, Q. Wu, [54]	

Chronologie des avancées des travaux du monde de la recherche en architecture hybrides reconfigurables

Brevets	Date	Pays	Inventeurs
Low glitch current switch	1981	USA	Paul R. Henneuse [55]
Semi conductive MOS Resistance Network		USA	Z. Czarnul [56]
Mixed Mode Analog / Digital Programmable Interconnect	1992	USA	K.A. El Ayat [57]
architecture			
Integrated Circuit for Analog System	1993	USA	Pilkington Micro-Electronics [58]
Integrated Circuit and Gate array	1994	USA	Norimitsu Sako [59]
Embedded Programmable Sensor Calibration method		USA	Robert D. Juntunen [60]
Dimensionable analogue component array	1999	Ger.	Dr Kampe, Steffen Dipl Ing Arlt [61]
Field-programmable analog array with memristors	2013	USA	Jianhua Yang et al [62]
Field-programmable analog array	2013	USA	Dev V. Gupta [63]
PSoC Architecture	2014	USA	Warren Snyder, Monte Mar [64]

Chronologie des brevets) majeurs en architecture hybrides reconfigurables
(Liste non exhaustive, brevets retenus de façon partiale peut être)

NOM	Description	Date	Industriel
GAP-01	Analog Signal Processing Subsystem	1982	Precision Monolithics Inc. [55]
Imp-Prog.	Voltage Tunable Linear Filters Move onto a chip		Electronic Design [65], [66]
Filter			
X9C102	Nonvolatile Digital Potentiometer	1994	Xicor [66]
IMP50E10	Programmable Analog Signal Conditioning Circuit		IMP Inc. [66]
AD603	Low noise, 90Mhz Variable gain Amplifier		Analog Devices [66]
TRAC		1996	Zetex
DPAD2-FPAA	Dual Pico Amp Diodes Field Programmable Analog Array	1998	Motorola
EPAD	Electrically Programmable Analog Devices	1998	Advenced Linear devices Inc.
ispPAC	In System Programmable Analog Circuit		Lattice Semiconductor Corporation
			[55], [47]
PSoc	Programmable System on Chip Mixed Signal Array	2002	Cypress [67]
dsASP FPAA	Dynamically programmable Analog Signal Processors FPAA	2002	Anadigm [68]
PGA309	Voltage programmable output sensor conditioner	2003	Texas Instrument [69]
MLX90308	Programmable sensor interface	2004	Melxis [70]
AD855x	Zero-Drift, Digitally Programmable sensor Signal amplifier	2004	Analog Device [71]
MTI04	Multi Channel Programmable Gain, Transimpedance Amplifier	2006	MAZeT [72]
CN-0209	Fully programmable universal Analog front End For Process Contrôle		Analog Device [71]
	Applications		
AND8413/D	Programmable Analog Functions	2013	On Semiconductor [73]

Chronologie des avancées des travaux du milieu industriel

Les recherches dans le domaine du FPAA ont donné naissance à des architectures diverses et variées, elles se sont adaptées aux besoins et aux technologies de conception. Nous aborderons dans cette thèse l'exemple d'utilisation d'un FPAA de chez Anadigm, le AN231E04; pour une implémentation de détection synchrone (chapitre 3).

Les Zynq sont la nouvelle génération des circuits programmables sur puce (All *Programmable SoC***⁶**) reprogrammables sur puce [74]. Nous l'avons classé dans les systèmes reprogrammables hybrides de par la présence d'une carte fille AMS101 qui sert d'interface avec le monde analogique.

A noter que ce composant que nous allons utiliser dans le chapitre 4 n'est plus à ce jour le dernier né de la gamme puisqu'en février 2014, à l'occasion du salon Embedded World 2014, Xilinx a présenté les circuits multi cœurs programmables de gamme Zynq dits MPSoC (Multi-Processing System on Chip) qui viendront compléter par le haut la gamme Zynq-7000, composants associant un ou plusieurs cœurs Cortex-A9 à une matrice de FPGA.

⁶ Les SoC(System on Chip) sont des systèmes contenant un ensemble de fonctionnalités qui nous évite de faire appel à plusieurs puce pour concevoir un système.

1.9 Objectifs de la thèse

Les systèmes SHM intègrent et combinent aujourd'hui un nombre important de capteurs, dont la diversité continue de croître, nous avons cité dans ce chapitre plusieurs d'entre eux. L'un des défis majeurs, notamment dans l'aéronautique et le génie civil, est de développer un système de contrôle dont la robustesse et la durée de vie doivent être supérieures à celles de la structure surveillée.

Nous pouvons évoquer en quelques points les différentes parties que nous allons développer dans ce document :

- exploration d'approches temporelles et fréquentielles pour la détection de défauts dans les structures par des méthodes basées sur des faibles énergies d'activation de la structure
- Tests sur des structures métalliques et composites
- Implantation des algorithmes éprouvés sur plateforme reprogrammables.

La plupart des systèmes SHM sont répertoriés selon la technologie de capteur mise en œuvre et pourtant l'objectif principal n'est pas de faire une simple restitution des données collectées mais de parvenir à extraire de l'information utile (l'état de la structure). Le traitement des données est à ce titre la clef de voute du système, il permet entre autre à l'opérateur d'obtenir une information précieuse sur l'état de la structure sans autre intervention, ni déplacement sur site.

Afin de déterminer l'existence d'une dégradation, d'être à même de la localiser ou encore caractériser le défaut (crack, délaminages, fissures, corrosion...), évaluer la taille et l'évolution des défauts et définir les conditions environnementales qui influent sur la structure, il est nécessaire de développer un traitement de données adéquat et compatible et pourquoi pas générique dans certaines situations.

1.10 Conclusion du chapitre 1

Nous avons pu voir dans ce chapitre tout l'intérêt que peut représenter le développement de technologies SHM performantes, ainsi que les nombreux enjeux à venir pour la sécurité des usages et les finances des états et des industries de l'aéronautique et du génie civil. Cela fait de la SHM un axe de recherches et de développement stratégique du futur.

Les nombreuses techniques de détection éprouvées jusqu'ici et exposées dans ce chapitre, nous permettent de prendre conscience de l'immense champ d'investigations tant au niveau technologique qu'au niveau logiciel. Ces évolutions peuvent toucher l'ensemble des composantes de la chaine d'acquisition et de traitement des données. Si on pense intégration au sens de l'autonomie de décision placée et donc nécessairement embarquée dans un composant on peut se risquer à un canevas des thèmes du SHM :

- Intégration des capteurs dans les structures, développement de nouveaux capteurs.
- Intégration des systèmes de traitement dans une électronique peu encombrante.
- Intelligence pour se reconfigurer et s'adapter à l'environnement.
- Durée d'exploitation sans intervention humaine et gestion raisonnée de l'énergie.

Considérant la grande diversité des stratégies qui peuvent être mises en place dans l'évolution de la détection de défauts dans les structures et la multitude de capteurs exploitables, nous allons

concentrer nos efforts dans la suite de ce manuscrit sur certains points afin de contribuer à notre niveau à associer deux types de capteurs (piezo et jauge), une méthode temporelle et/ou fréquentielle pour traiter les signaux à une plateforme matérielle analogique et numérique entièrement paramétrable logiciellement et donc reconfigurable.

Afin d'obtenir une solution à cette équation, il faut définir les objectifs et besoins.

- ✓ Les structures ciblées sont des structures de grande envergure => des capteurs capable d'avoir une longue portée mais pas au détriment de la sensibilité (Candidats: PZT, Accéléromètre et Jauge de contrainte).
- ✓ Être capable d'exploiter les signatures (temporelle ou fréquentielles) sachant que les mesures se font sur des plages de temps réduites => excitations externes pour la détection de défauts (les défauts ciblés sont plutôt les cracks et les corrosions, ce qui élimine d'emblée l'accéléromètre puisqu'il est plus indiqué pour la détection de déplacement et d'inclinaison en mesure statique).
- ✓ Le type d'intégration envisageable => choix technologique (microcontrôleur, DSP, FPGA, FPAA, PSOC, ...).
- ✓ Nous nous concentrerons donc sur les capteurs piézoélectrique et jauge de contrainte. Nous favoriserons l'exploitation de la mécanique vibratoire des structures pour éviter les mesures en statiques (Éviter : la dérive de la mesure, Temps de mesure et de diagnostic trop long).

1.11 Bibliographie du chapitre 1

- [1] S. Muratet, « Conception, caractérisation et modélisation : fiabilité prédictive de MEMS à actionnement électrothermique », phdthesis, INSA de Toulouse, 2005.
- [2] M. Matmat, « Pour une approche complète de l'évaluation de fiabilité dans les microsystèmes », phdthesis, INSA de Toulouse, 2010.
- [3] M. Lastapis, « Surveillance de la santé des structures aéronautiques en composites: développement d'un système embarqué à base d'accéléromètres », Thèse de doctorat, Laboratoire d'automatique et d'analyse des systèmes, Toulouse, France, 2011.
- [4] H. Boukabache, « Etude et développement d'un noeud piézoélectrique intégré dans un microsystème reconfigurable: applications à la surveillance "de santé" de structures aéronautiques », phdthesis, INSA de Toulouse, 2013.
- [5] V. Giurgiutiu, *Structural Health Monitoring : with Piezoelectric Wafer Active Sensors*. Academic Press, 2008.
- [6] C. R. Farrar et K. Worden, *Structural Health Monitoring : A Machine Learning Perspective*, 1 edition. Chichester, West Sussex, U.K. ; Hoboken, N.J: Wiley-Blackwell, 2012.
- [7] Hejll, Arvid, « Civil structural health monitoring: strategies, methods and applications », Thèse de doctorat, Lulea university of technology, Sweden, 2007.
- [8] H.-J. Schmidt et B. Schmidt-Brandecker, « Design Benefits in Aeronautics Resulting from SHM », in Proc. of the 6th International Workshop on Structural Health Monitoring, DEStech Publ., 2007, p. 762–769.
- [9] Boeing, « Statistical summary of commercial jet airplane accidents worldwide operations-from 1959 to 2013 ». juill-2014.
- [10] D. Balageas, C. P. Fritzen, et A. Güemes, *Structural Health Monitoring*. Wiley, 2010.
- [11] D. vikalp, « Smart intelligent aircraft structures », 08-mai-2014.
- [12] Anh Tuan Tran, « Etude du délaminage en mode II de composites unidirectionnels soumis à des sollicitations rapides : approche globale et approche locale », phdthesis, Arts et Métiers ParisTech, 2011.
- [13] Lei Qiu, Shenfang Yuan, PeiPei Liu, Dong Liang, Lihua Shi Jian Cai, Compos. Their Appl., août 2012.
- [14] A. Raghavan et C. E. Cesnik, « Review of guided-wave structural health monitoring », Shock Vib. Dig., vol. 39, n° 2, p. 91–116, 2007.
- [15] L. Taupin, « Modelling ultrasonic methods for structural health monitoring of instrumented aeronautic structures for their optimization », Theses, Ecole Polytechnique X, 2011.
- [16] V. Giurgiutiu et C. Rogers, « Electro-mechanical (E/M) impedance method for structural health monitoring and non-destructive evaluation », in *Structural Health Monitoring—Current Status and Perspective*, California, USA, 1997.
- [17] V. Giurgiutiu et C. A. Rogers, « Recent advancements in the electromechanical (E/M) impedance method for structural health monitoring and NDE », in 5th Annual International Symposium on Smart Structures and Materials, 1998, p. 536–547.
- [18] C. R. Farrar, S. W. Doebling, et D. A. Nix, « Vibration-based structural damage identification », *Philos. Trans. R. Soc. Lond. Ser. Math. Phys. Eng. Sci.*, vol. 359, n° 1778, p. 131–149, 2001.
- [19] Jean PIRANDA, « Analyse modale expérimentale ». Techniques de l'ingenieur, déc-2001. http://www.techniques-ingenieur.fr/base-documentaire/mesures-analyses-th1/mesuresacoustiques-et-vibratoires-42420210/analyse-modale-experimentale-r6180/, accessed January 3, 2014.

- [20] G. Asch, Les capteurs en instrumentation industrielle 7ème édition. Dunod, 2010.
- [21] E. MARIN, « Capteurs à fibres optiques ». Optique pour l'ingénieur, sept-2007.
- [22] J. S. Wilson, Sensor technology handbook. Elsevier, 2004.
- [23] M. CHAMBROUX, « Les Accéléromètres piézorésistifs Mesure statique ou Dynamique Basse ». juill-2014.
- [24] A. E. Aktan, F. N. Catbas, K. A. Grimmelsman, et M. Pervizpour, « Development of a model health monitoring guide for major bridges », *Rep. Dev. FHWA Res. Dev.*, 2002.
- [25] T. S. Hall, « TOWARDS DYNAMICALLY RECONFIGURABLE MIXEDSIGNAL ELECTRONICS FOR EMBEDDED AND INTELLIGENT SENSOR SYSTEMS », Theses, Georgia Institute of Technology, 2004.
- [26] D. R. D'Mello et P. G. Gulak, « Design Approaches to Field-Programmable Analog Integrated Circuits », Analog Integr. Circuits Signal Process., vol. 17, nº 1-2, p. 7-34, sept. 1998.
- [27] M. A. Sivilotti, « A Dynamically Configurable Architecture for Prototyping Analog Circuits », *Adv. Res. VLSI Proceeding Caltech Conf. VLSI*, p. 237-248, 1988.
- [28] E. K. F. Lee et P. G. Gulak, « A CMOS Field-programmable Analog Array », in Solid-State Circuits Conference, 1991. Digest of Technical Papers. 38th ISSCC., 1991 IEEE International, 1991, p. 186-314.
- [29] D. Vallancourt et Y. Tsividis, « Timing-controlled fully programmable analogue signal processors using switched continuous-time filters », *Circuits Syst. IEEE Trans. On*, vol. 35, n° 8, p. 947-954, août 1988.
- [30] E. K.F.Lee et P. G. Gulak, « Prototype Design of a Field Programmable analog Array », in *Canadian Conference on Very Large Scale Integration*, 1991, p. Tp 11.4.
- [31] E. Pierzchala, G. Gulak, et L. Chua, *Field-Programmable Analog Arrays*. Springer Science & Business Media, 1998.
- [32] C. J. P., B. R. HAYES-GILL S. T. CHANG, « Implementation of a Multi-function Signal Detection Block for a Field Programmable Analogue Array using MIETEC 2.4um CMOS process and Mentor Graphics Software Version 8.2 », in *Eurochip Workshop on VLSI Design Training, Dresden, October*, 1994, vol. 5, p. 226–231.
- [33] P. Chow, P. G. Gulak, et P. Chow, « A Field-Programmable Mixed-Analog-Digital Array », in Field-Programmable Gate Arrays, 1995. FPGA '95. Proceedings of the Third International ACM Symposium on, 1995, p. 104–109.
- [34] C. Zhang, A. Bratt, et M. I, « A New Field Programmable Mixed Signal Array and its Application », in 4Th Canadian Workshop on Field Programmable Devices, Toronto, Canada, 1996, p. 104–109.
- [35] H. Kutuk et S.-M. Kang, « A field-programmable analog array (FPAA) using switched-capacitor techniques », in *Circuits and Systems, 1996. ISCAS '96., Connecting the World., 1996 IEEE International Symposium on*, 1996, vol. 4, p. 41-44 vol.4.
- [36] A. Stoica, « Reconfigurable Transistor Array for Evolvable Hardware », in *Caltech/JPL Novel Technology Report*, 1996, vol. 4.
- [37] J. Faura, C. Horton, P. van Duong, J. Madrenas, M. . Aguirre, et J. M. Inserser, « A novel mixed signal programmable device with on-chip microprocessor », in *Custom Integrated Circuits Conference*, 1997., Proceedings of the IEEE 1997, 1997, p. 103-106.
- [38] C. Premont, R. Grisel, N. Abouchi, et J. Chante, « Current-conveyor based field programmable analog array », in *Circuits and Systems, 1996., IEEE 39th Midwest symposium on*, 1996, vol. 1, p. 155-157 vol.1.
- [39] X. Quan, S. H. K. Embabi, et E. Sanchez-Sinencio, « A current-mode based field programmable analog array architecture for signal processing applications », in *Custom Integrated Circuits Conference, 1998. Proceedings of the IEEE 1998*, 1998, p. 277-280.

- [40] A. Hamilton, K. Papathanasiou, M. Tamplin, et T. Brandtner, « Palmo: Field programmable analogue and mixed-signal VLSI for evolvable hardware », in *Evolvable Systems: From Biology to Hardware*, vol. 1478, M. Sipper, D. Mange, et A. Pérez-Uribe, Éd. Springer Berlin Heidelberg, 1998, p. 335-344.
- [41] K. Strhbehn, R. T. Edwards, S. E. Jaskulek, et R. Katz, « Field Programmable Analog Arrays for Space Applications », in *In proceeding of the 7 th NASA Symposium on VLSI Design, Albuquerque*, 1998, p. 1-10.
- [42] M. Murakawa, S. Yoshizawa, T. Adachi, S. Suzuki, K. Takasuka, M. Iwata, et T. Higuchi, « Analogue EHW chip for intermediate frequency filters », in *Evolvable Systems: From Biology to Hardware*, vol. 1478, M. Sipper, D. Mange, et A. Pérez-Uribe, Éd. Springer Berlin Heidelberg, 1998, p. 134-143.
- [43] P. Layzell, « The Evolvable Motherboard- A Test Platform for the Research of Intrinsic Hardware Evolution », in *University of Sussax Report*, 1996.
- [44] R. Zebulum, H. Sinohara, M. Vellasco, C. C. Santini, M. A. Pacheco, et M. Szwarcman, « A reconfigurable platform for the automatic synthesis of analog circuits », in *Evolvable Hardware*, 2000. Proceedings. The Second NASA/DoD Workshop on, 2000, p. 91-98.
- [45] J. Langeheine, J. Becker, S. Folling, K. Meier, et J. Schemmel, « A CMOS FPTA chip for intrinsic hardware evolution of analog electronic circuits », in *Evolvable Hardware*, 2001. Proceedings. The Third NASA/DoD Workshop on, 2001, p. 172-175.
- [46] B. Pankiewicz, M. Wojcikowski, S. Szczepanski, et Y. Sun, « A field programmable analog array for CMOS continuous-time OTA-C filter applications », *Solid-State Circuits IEEE J. Of*, vol. 37, n° 2, p. 125-136, févr. 2002.
- [47] S. K. Lakshmanan et A. Konig, « Reconfigurable amplifier circuits for adaptive sensor systems employing bio-inspiration », in *Hybrid Intelligent Systems, 2004. HIS '04. Fourth International Conference on*, 2004, p. 38-43.
- [48] J. Becker et Y. Manoli, « A continuous-time field programmable analog array (FPAA) consisting of digitally reconfigurable GM-cells », in *Circuits and Systems, 2004. ISCAS '04. Proceedings of the 2004 International Symposium on,* 2004, vol. 1, p. I-1092-5 Vol.1.
- [49] P. E. Hasler et C. M. Twigg, « An OTA-based Large-Scale Field Programmable Analog Array (FPAA) for faster On-Chip Communication and Computation », in *Circuits and Systems, 2007. ISCAS 2007. IEEE International Symposium on*, 2007, p. 177-180.
- [50] N. Fragoulis, G. Souliotis, D. Besiris, et K. Giannakopoulos, « Field-programmable analogue array design based on the wave active filter design method », *Int. J. Electron. Commun.*, vol. 63, n° 10, p. 889 - 895, 2009.
- [51] W. Fu, J. Jiang, X. Qin, S. Yang, T. Yi, et Z. Hong, « A large-scale Reconfigurable Analog Processor based on Field Programmable Analog Array technology », in *Solid-State and Integrated Circuit Technology (ICSICT), 2010 10th IEEE International Conference on*, 2010, p. 406-408.
- [52] A. Basu, S. Brink, C. Schlottmann, S. Ramakrishnan, C. Petre, S. Koziol, F. Baskaya, C. M. Twigg, et P. Hasler, « A Floating-Gate-Based Field-Programmable Analog Array », *Solid-State Circuits IEEE J. Of*, vol. 45, n° 9, p. 1781-1794, sept. 2010.
- [53] C. R. Schlottmann et P. E. Hasler, « A Highly Dense, Low Power, Programmable Analog Vector-Matrix Multiplier: The FPAA Implementation », *Emerg. Sel. Top. Circuits Syst. IEEE J. On*, vol. 1, n° 3, p. 403-411, sept. 2011.
- [54] X. Cheng, T. Yin, Q. Wu, Y. Jia, et H. Yang, « A CMOS Field Programmable Analog Array for intelligent sensory application », in *Field Programmable Logic and Applications (FPL), 2013 23rd International Conference on*, 2013, p. 1-4.
- [55] P. R. Henneuse, Low glitch current switch. Google Patents, 1981.
- [56] Z. Czarnul, Semiconductive MOS resistance network. Google Patents, 1987.

- [57] El-Ayat et K. A, *Mixed mode analog/digital programmable interconnect architecture*. Google Patents, 1992.
- [58] A. Kenneth et G. (Northwich, Integrated circuit for analogue system. US Patent, 1993.
- [59] N. Sako, Integrated circuit and gate array. Google Patents, 1994.
- [60] M. Juntunen; Robert D. (Minnetonka, *Embedded programmable sensor calibration method*. uspto, 1997.
- [61] J. D. Kampe et S. D. I. Arlt, Dimensionable analogue component array. Google Patents, 1999.
- [62] J. Yang, M. S. Qureshi, G. M. Ribeiro, et R. S. Williams, *Field-programmable analog array with memristors*. Google Patents, 2013.
- [63] D. V. Gupta, *Field programmable analog array*. Google Patents, 2013.
- [64] W. Snyder et M. Mar, *PSOC architecture*. Google Patents, 2014.
- [65] G. Gulak et R. D'Mello, « A Dynamically Configurable Architecture for Prototyping Analog Circuits », *SPIE Vol 2914*, p. 152-169, 1996.
- [66] G. GULAK et D. R. D'Mello, « A Review of Field Programmable Analog Arrays », in *High-Speed Computing, Digital Signal Processing, and Filtering Using Reconfigurable Logic,* 1996, p. 152–169.
- [67] Cypress, Datasheet PSoC. 2014. http://www.cypress.com/.
- [68] Anadigm, Datasheets dsASP & FPAA. 2002. http://www.anadigm.com/products.asp
- [69] Actel et T. Instruments, Datasheet PGA309. 2005.
- [70] M. M. I. Systems, Datasheet MLX90308. 2005. http://www.melexis.com/
- [71] A. Devices, Datasheet AD855x. 2004. http://www.analog.com/
- [72] MAZeT, Datasheet MTI04. 2006. http://www.mazet.de/
- [73] ON.Semiconductor®, Datasheets AND8413/D. 2010. http://www.onsemi.com/
- [74] L. H. Crockett, R. Elliot, et M. Enderwitz, *The Zynq Book: Embedded Processing with the Arm Cortex-A9 on the Xilinx Zynq-7000 All Programmable Soc.* Strathclyde Academic Media, 2014.



Chapitre 2 : Détection de défauts dans le domaine temporel

2.1 Chapitre 2 : Introduction

Les travaux menés dans ce manuscrit sont consacrés à l'intégrité des structures, thématique de recherche décrite sous le nom de *Structural Health Monitoring* (SHM), avec deux spécificités :

- détecter des défauts avec une assez faible énergie d'activation pour solliciter la structure,
- proposer une méthode où, d'une part, les capteurs sont collés sur la structure pour pourvoir appliquer la méthode à des structures existantes et, d'autre part, le traitement du signal est embarqué pour conférer une autonomie de mesure et diagnostic.

Aussi, l'objectif de nos travaux reste le développement d'un système le plus intégré possible, car non invasif pour les structures ; capable d'exploiter différents types de capteurs de déformation statiques en traitant le signal par différentes méthodes embarquées dans une plateforme reconfigurable qui jouera le rôle de concentrateur d'un éventuel réseau de capteurs déployés sur les structures instrumentées [1], [2], [3].

Nous allons circonscrire le domaine d'application à des structures « grandes en taille » associant des éléments métalliques ou composites. On se focalise donc sur des exemples d'éléments de structures d'aile d'avion ou d'éléments de structures poutres béton.

Bien qu'un lecteur puisse pointer ce choix au vu du caractère disjoint entre le domaine aéronautique et génie civil ; trois éléments rejoignent ces deux domaines :

- l'impératif de robustesse et de sureté de fonctionnement sur une très longue période d'utilisation donc la nécessité d'une maintenance préventive ;
- l'introduction des matériaux composites dans les deux domaines avec des avantages mais un comportement élastique fragile qui impose une stratification du matériau avec des plis orientés parallèlement aux sollicitations ;
- le caractère complexe et les contraintes subies par les structures qui imposent des outils d'aide à la surveillance.

Après avoir introduit la notion de SHM dans le chapitre précédent, ce chapitre se concentre sur les techniques de détection de défauts dans le domaine temporel. Les matériaux concernés dans cette étude sont utilisés dans l'aéronautique, à savoir l'aluminium (Al2024) et le composite (Plaque de FRP).

Aussi, ce second chapitre va présenter la mise en place de cette détection à travers la création d'une signature temporelle avec comme approche:

- la description des ondes élastiques,
- la présentation des techniques temporelles de détection de défauts,
- la description d'un banc de caractérisation.
- la validation de la méthode de détection des défauts.

Nous avons identifié dans le chapitre d'introduction que les capteurs de détection de défauts SHM sont multiples selon les spécificités des dommages à détecter (taille, profondeur de l'endommagement, propriétés du matériau,...).

Deux capteurs vont être abordés :

- la jauge de contrainte [4] connue pour quantifier les forces appliquées et donc prédire le comportement en mesure statique, elle peut également, grâce à une approche dynamique, permettre de déterminer les dommages par rapport à la répartition des énergies des modes propres de la structure. Cette technique permet d'identifier la présence de dommages mais ne permet pas de les localiser.
- le capteur piézoélectrique [5], sa propriété de réversibilité lui confère des fonctions de capteurs ou d'actionneurs qui peuvent être combinées.

Une approche à base de capteurs piézoélectrique apparaît donc plus pertinente du fait de la complexité des structures, en présentant différentes propriétés dont :

- le temps de réponse: les actionneurs piézoélectriques permettent un temps de réponse de quelques microsecondes. Des accélérations de plus de 10.000g peuvent être obtenues.
- la consommation: le fonctionnement statique, même la tenue de lourdes charges pendant de longues périodes, ne consomme pratiquement rien, l'actionneur piézoélectrique se comporte comme un condensateur électrique, au repos.
- la sensibilité au bruit externe: l'effet piézoélectrique est lié à des champs électriques, des actionneurs piezo ne produisent pas de champs magnétiques, ils n'en sont donc pas affectés.
- la rigidité ou capacité de charge pour la génération de forces : un actionneur piézoélectrique est un système ressort-masse, la rigidité de l'actionneur dépend du module d'élasticité de la céramique (environ 25% de celle de l'actier) ainsi que de la section transversale et de la longueur du matériau actif et d'autres paramètres non linéaires. Les actionneurs ont des raideurs typiques entre 1 et 2000 N/µm et des limites de compression entre 10 et 100 000N. On notera que quelques précautions sont à prendre pour d'une part coller le piezo à la structure et d'autre part pour protéger la céramique piézoélectrique des forces de cisaillement de flexion et de torsion.
- la résolution : les actionneurs piézoélectriques convertissent directement l'énergie électrique en énergie mécanique et vice versa et permettent des mouvements dans la gamme sub-nanométrique. Aucun élément de friction ne limite théoriquement la résolution ; cependant l'interface entre l'actionneur et la structure est faite de colle qui peut avoir une plus ou moins grande importance au niveau de la transduction. La résolution effective dépend grandement de l'électronique associée ainsi que des paramètres mécaniques.

Il existe plusieurs façons d'exploiter les piezos en SHM pour la détection de défauts dans les structures dont deux approches les plus répandues à savoir le "Pitch/Catch" et le "Pulse/Echo" (Figure 2.1a et 2.1b) . Sous ces acronymes se cachent un principe physique d'exploitation des propriétés d'émission et de propagation d'ondes de Lamb dans un matériau de faible épaisseur ce qui engendre des oscillations élastiques ; celles-ci se propageant le long de la structure, à la rencontre d'un éventuel dommage, cela provoque des réflexions d'ondes visibles sur le signal reçu .

Ces oscillations peuvent être générées par un transducteur piézoélectrique et récupérées par le même capteur (méthode Pulse/écho) ou bien par d'autres capteurs (méthode Pitch/catch).



(b) Méthode par pulse/echo

Figure 2.1: Principes de détection de défauts.

Nous pouvons voir sur les figures 2.2 et 2.3 la forme du signal ainsi obtenu lors de la mise en œuvre d'une détection de sans et avec défaut par « Pulse/Echo » et « Pitch/Catch ».



Figure 2.2: Acquisition de signaux par la méthode Pitch/Catch.



Figure 2.3: Acquisition de signaux à partir de la méthode Pulse/Echo (plaque sans/avec défaut).

Nous validerons les résultats obtenus en faisant des comparaisons entre signatures saines et endommagées en développant l'exploitation des signaux sous Matlab® en régime temporel (chapitre 2) et en régime fréquentiel (chapitre 3). Puis nous montrerons dans le chapitre 4 comment nous pouvons **transcrire ces techniques sur des plateformes reconfigurables** et validerons les implémentations par comparaisons avec des résultats Matlab®.

2.1 Modélisation des ondes de Lamb générées par des capteurs piezo

Un signal est un modèle de représentation d'un phénomène évolutif dans le temps et a pour vocation de transporter de l'information. Ici le signal étudié est le résultat d'une excitation transmise par un transducteur piézoélectrique qui se présente sous la forme d'une onde élastique guidée, baptisée onde de Lamb se propageant le long de la surface à inspecter.

En se permettant la métaphore avec un quartz pour lequel un certain nombre de règles permettent de le faire fonctionner à sa fréquence nominale, il en est de même pour un piezo où nous devons maitriser les paramètres des ondes Lamb. Les ondes de Lamb⁷ sont les modes de propagation d'une plaque isotrope dans le vide. Elles peuvent être générées lorsque l'épaisseur de la structure d'essai est de l'ordre de quelques longueurs de l'onde de celles-ci et où l'échantillon est d'une épaisseur uniforme. Les ondes de Lamb ont la propriété de rester confinées à l'intérieur de parois minces, elles se propagent également sur de longues distances (plusieurs mètres) le long de l'axe principal de la structure. En outre, les ondes guidées peuvent également voyager dans les courbes et permettre une mesure rapide de grandes surfaces.

L'équation de Rayleigh-Lamb ne présentant pas de solution analytique, les solutions sont donc extraites de deux équations caractéristiques, appelées équations transcendantes de Rayleigh-Lamb qui détermine les couples (ω , k) de chaque mode.

Les équations d'ondes sont:

Avec:

$$s^{2} = k^{2} - k_{T}^{2}$$
$$q^{2} = k^{2} - k_{L}^{2}$$

 $(k^2 + s^2)^2 \cosh(qd) \sinh(sd) + 4k^2 qs \sinh(qd) \cosh(sd)$ $(k^2 + s^2)^2 \cosh(sd) \sinh(qd) - 4k^2 qs \sinh(sd) \cosh(qd)$

sachant que:

$$k_L = \omega \sqrt{\frac{\rho}{\lambda + 2\mu}}$$

et

$$k_T = \omega \sqrt{\frac{\rho}{\mu}}$$

où :

- k est le nombre d'onde⁸ $k = 2\pi/\lambda$ [rad/m]
- k_L et k_T sont respectivement le nombre d'onde longitudinal et transversal.
- λ Premier coefficient de Lamé [N/m]
- μ le module de cisaillement, aussi appelé second coefficient de Lamé [N/m] parfois noté G
- ρ densité volumique [kg/m³]
- d=h/2, valeur équivalente à la moitié de l'épaisseur de la plaque [m]

La résolution numérique des équations permet de trouver les courbes de dispersion des modes symétriques et antisymétriques ; où la vitesse d'onde n'est affectée que par la fréquence ($v = \frac{\omega}{v}$).

Pour la propagation de mode d'onde de Lamb, ainsi que pour tout autre type d'ondes dispersives, l'énergie transportée par le mode ne se propage pas à la même vitesse que les fronts d'ondes donc la vitesse de groupe V_g , qui représente la vitesse de propagation d'un paquet d'ondes de pulsation centrale ω , diffère de la vitesse de phase V_{Φ} .

L'évolution de la vitesse de groupe des 8 premiers modes de Lamb est décrite figure 2.4, alors que la figure 2.5 représente l'évolution des vitesses de phase pour les 8 premiers modes de Lamb d'une plaque d'aluminium.

⁷ Willis Eugene Lamb, Junior (<u>12 juillet 1913</u> à <u>Los Angeles</u> - <u>15 mai 2008</u> à <u>Tucson</u>, <u>Arizona</u>, <u>États-Unis¹</u>) <u>Physicien américain</u>. a partagé son prix Nobel de physique en1955

⁸ Le nombre d'onde désigne l'équation



Figure 2.4: Courbes de dispersion des modes dans le plan du produit fréquence épaisseur, vélocité de phase.



Figure 2.5: Courbes de dispersion par groupe de vitesse de phase dans le plan du produit fréquence épaisseur, vélocité de phase.

Selon la gamme de fréquence où nous travaillons, nous pouvons identifier les modes de propagations. La figure 2.5 représente les courbes de propagation des ondes symétriques et antisymétriques selon leurs groupes de vitesse de phase V_g .

L'intérêt de ces tracés réside dans le fait que selon **nos fréquences de travail du capteur piezo choisi, nous pouvons déterminer quels modes d'ondes influent sur notre structure**. La caractérisation du transducteur prend alors tout son sens.

Nous avons donc extrait figure 2.6 le comportement fréquentiel de notre capteur à l'aide d'un analyseur Agilent 4294, où l'acquisition se fait au travers d'une connexion USB avec un PC.



Figure 2.6: Représentation de la variation du module d'impédance complexe d'un PZT en fonction de la fréquence du capteur (courbe supérieure) et variation de phase en fonction de la fréquence (courbe inférieure)

Nous observons sur nos courbes figure 2.6 représentant le module de l'impédance de notre transducteur en fonction de la fréquence ainsi que sa phase en fonction de sa fréquence. Nous pouvons extraire de ces courbes la résonance et l'antirésonance de notre capteur aux valeurs respectives de 200kHz et 230kHz. On en conclut que les ondes se propagent dans la plaque de test selon les modes A_0 et S_0 .



Figure 2.7: Interaction du PZT avec les modes d'ondes (a) animation du mode symétrique (b) animation du mode antisymétrique

La figure 2.7 représente la transduction de l'énergie électrique en énergie élastique, l'application de la tension aux bornes du transducteur provoque une oscillation en contraction et en extension ce qui provoque les formes d'ondes que nous observons sur le mode A_0 et S_0 .



Figure 2.8: (a) Orientation des composantes du vecteur de vitesse des modes A0 et S0 (b) Forme d'onde des modes (c) Confinement de l'onde dans une plaque isotrope

Après avoir caractérisé les ondes de Lamb, la figure 2.8 décrit le mouvement de l'onde en milieu confiné homogène et d'épaisseur constante. Les ondes se heurtent aux parois et se réfléchissent : c'est cette propriété de réflexion et atténuation qui va être exploitée pour détecter un défaut [6].

2.2 Banc expérimental

Le banc d'expérimentation développé spécifiquement se décompose en plusieurs parties: le capteur, l'électronique de conditionnement, la carte d'acquisition et enfin l'interface logicielle.

Son principe de fonctionnement est simple :

- l'unité de calcul transmet la forme d'onde désirée au générateur de signaux ;
- la sortie du générateur est connectée à un capteur N qui est ou en émission simple ou en émission, réception ;
- un capteur (N ou N') en réception est connecté à une électronique de conditionnement elle-même connectée à une carte d'acquisition;
- les signaux sont comparés et mis en forme sous Matlab®.



charge

Figure 2.9: Principe de fonctionnement du banc de mesure pour la détection de défauts par « Pulse/Echo » et « Pitch/Catch ».



Figure 2.10: Banc expérimental de détection de défauts par onde de Lamb.

Les signaux réfléchis nous permettent d'établir un diagnostic, selon le type de réflexion, nous pouvons affirmer ou non la présence d'un défaut. Dans la littérature [7], nous pouvons retrouver, le type d'onde adéquat concernant notre cas d'étude, plaque de grande surface avec faible épaisseur, elle résulte de la modulation d'un signal sinusoïdal modulé par une fonction de Hanning [8]. La figure 2.11 est une représentation du résultat de ce produit ainsi que celle de son spectre.



Figure 2.11: Forme d'onde temporelle du signal stimulus pour la génération d'ondes de Lamb dans les mariaux suivi de sa transformée de Fourier⁹.

⁹ Jean Baptiste Joseph Fourier est un mathématicien et physicien français (21 mars 1768 - 16 mai 1830). Il est connu pour ses travaux sur la décomposition de fonctions périodiques en séries trigonométriques convergentes appelées séries de Fourier et leur application au problème de la propagation de la chaleur.

2.2.1 Caractérisation du capteur mis en œuvre

Il a été établi durant des travaux de thèse menés au sein de notre laboratoire ([9], [10], [11], [12]) que l'approche optimum pour ce type de capteur et sur des structures aéronautiques se faisait comme suit :

- type de l'effecteur: PZT, ce matériau piézoélectrique génère un déplacement suivant trois axes ce qui implique que nous pouvons diriger les ondes émises selon les besoins, il possède un coefficient électromécanique K31=51%, ce qui implique un bon rapport de rendement énergétique entre la tension appliquée sur l'axe et l'actuation mécanique, donc une déformation suffisante.
- dimension de l'effecteur: pour minimiser l'impact de la déformation normale subie par le piézoélectrique tout en assurant la génération d'une contrainte uniforme sur la structure, nous avons choisi une géométrie en forme de disque de par le choix d'un facteur de forme, l'épaisseur est minime par rapport au diamètre, ce qui aura pour effet de privilégier la déformation radiale par rapport à la déformation normale [9].
- effecteur à contact direct: la solidarité entre l'effecteur et la structure permet une transmission maximale des déformations subit et une émission idéal des ondes élastiques pour l'inspection de la structure.

Nous avons vu dans le chapitre concernant la SHM que les structures aéronautiques étaient composées de plusieurs matériaux avec une prédominance de composite et d'aluminium. La caractéristique physique et mécanique des deux n'étant pas tout à fait identique, cela implique des défauts différents.

Alors que le défaut de type crack est commun aux deux types de matériaux, la corrosion est un défaut inhérent aux structures métalliques alors que le délaminage et le décollement sont typiques du composite [13].

2.2.2 Interface capteur matériau

Afin de faciliter le placement et éventuel déplacement des capteurs (pour identifier le paramètre de maile du réseau, dans un but de limiter le nombre de nœuds de mesure), nous nous sommes penchés sur un moyen de solidariser un capteur à la structure tout en ayant la possibilité de modifier sa position et de ne pas l'entraver. Pour se faire, après quelques recherches une solution qui nous est apparue la plus adaptée est la laque d'argent. Les impédances d'un piezo flexible libre, celle d'une pastille PZT¹⁰ que nous avions décrite dans la partie choix du capteur de ce chapitre. La figure 2.12 représente les impédances de ces capteurs ainsi que celles des impédances de la pastille PZT sur une plaque d'AL2024 de (30cm x 30cm x 0.5cm) obtenues selon les colles utilisées.

Nous pouvons remarquer que les PZT libres peuvent parfaitement exprimer leurs fréquence de résonance, une fois solidarisés avec le matériau et selon le type de colle utilisée, nous avons une sorte de résonance atténuée ou décalée mais toujours présente à (200kHz antirésonance, 230kHz résonance).

¹⁰ Céramiques *PZT* (Titano-Zirconate de Plomb), (ou **LZT** pour les anglophones, pour *Lead Zirconate Titanate*) sont des matériaux de formule chimique Pb(Zr_x, Ti_{1-x})O₃



Figure 2.12: Les fréquences d'antirésonances et de résonances du capteur couplées à une structure d'Al2024 de 30cmx30 cm libre et selon trois collages différents.

2.2.3 Amplificateur de charge

Un capteur piézoélectrique peut être modélisé comme une source de courant suivie d'un condensateur et d'une résistance de shunt, ou comme une source de tension avec un condensateur et une résistance série. Ces modèles représentés sur la figure 2.13, sont extraits de la documentation de Texas Instrument [14].



Figure 2.13: Modèle électriques d'un capteur piézoélectrique(a) représente le modèle à base de source de courant et (b) le modèle à base source tension.

La charge produite dépend de la constante piézoélectrique du capteur. Cette charge peut être exploitée à l'aide d'un amplificateur de charge qui est un intégrateur de courant délivrant une tension de sortie proportionnelle à la valeur intégrée du courant d'entrée.

La figure 2.14 représente un modèle type d'amplificateur de charge avec la modélisation du capteur piézoélectrique de type générateur de courant.



Figure 2.14: Schéma électrique d'un amplificateur de charge classique

L'amplificateur compense la charge d'entrée à l'aide d'un condensateur de contreréaction de référence, et produit une tension de sortie inversement proportionnelle à la valeur du condensateur de référence, mais proportionnelle à la charge d'alimentation totale s'écoulant au cours de la période T spécifiée. Le circuit agit comme un convertisseur charge-tension. Le gain du circuit dépend de la valeur du condensateur de contre-réaction. Son rôle est d'équilibrer la charge injectée par la déformation du capteur sous l'effet de la contrainte.

Du point de vue conception, nous avons fait le choix du mode amplification en tension, nous nous sommes donc attachés à concevoir un amplificateur de charge adaptable avec la possibilité de modifier les valeurs de capacité afin d'éviter les problèmes de saturation selon le matériau. Nous avons aussi ajouté un amplificateur afin d'avoir un signal lisible en toute circonstances, et afin de diminuer la bande passante nous avons ajouté un filtre passe bas pour « couper » selon les besoins (Figure 2.15).



Figure 2.15: Diagramme de Bode de l'amplificateur



Figure 2.16: Schéma électrique de l'amplificateur de charge réalisé.

Les amplificateurs sélectionnés pour mettre en œuvre ce circuit sont des OPA2227. Ils ont l'avantage de combiner faible bruit et large bande passante.

La figure 2.16 représente le circuit que nous avons réalisé et dédié à un double usage :

- pour les matériaux isotropes, si aucun filtrage n'est nécessaire en sortie il suffit de placer des résistances de 0Ω;
- pour les matériaux hétérogène du génie civil, on peut limiter la bande passante en ajustant la constante de temps du filtre passe bas en sortie de l'architecture principale.

Nous verrons dans les sous-parties suivantes les résultats de mesure selon deux types de matériaux : aluminium ou composite. Les échantillons ont été posés sur des matériaux « amortisseurs » (mousse et papier à bulles) afin d'éviter que des perturbations extérieurs viennent polluer le signal utile (on fixe ainsi les conditions aux limites).

2.3 Résultats expérimentaux de la méthode temporelle de détection de défauts pour une plaque aluminium

Pour la mise en œuvre de la méthode de détection de défauts « Pitch/Catch », nous devons transmettre une excitation. La figure 2.17 représente le stimulus générant la propagation d'onde élastique sur la structure, il s'agit du résultat de modulation d'une fonction sinus par une fenêtre de Hanning.



Remarque :

• on vérifie (figure 2.18) en appliquant la transformée de Fourier de ce signal que le signal est bien adapté à la fréquence nécessaire pour tirer parti du piezo utilisé ;

• bien que les gammes de tensions de polarisation du PZT soient nombreuses, elles doivent être compatibles avec les plateformes d'intégration que nous allons utiliser. Ici nous travaillerons entre [-10V, 10V] pour une meilleure lisibilité des signaux.

Les échantillons testés sont représentés sur la figure 2.19, nous avons voulu nous concentrer sur des structures d'un demi mètre carré minimum afin d'éviter les effets de bords.

Les échos de bord peuvent empêcher d'avoir une bonne lisibilité directe du signal, si un endommagement est présent sur la structure et que certains échos de bord arrivent avant l'écho. Dans ce cas de figure il y a un risque de superposition de signal (échos de bord et de défaut), ce qui impliquerait une mauvaise lisibilité. C'est pour cela qu'il est nécessaire de prendre en considération l'emplacement des capteurs afin d'éviter de compromettre les mesures.



Figure 2.19: Echantillon de mesure de plaque Al 2024 saine et endommagée.



Figure 2.20: Observation du signal au niveau du PZT₁ émetteur (cas d'une plaque saine).

Nous voyons sur la courbe représentée figure 2.20 le résultat d'une émission ne rencontrant aucun dommage sur son passage, ceci n'implique donc pas de réflexion. Au vu d'une part de la topologie en longueur de la plaque et d'autre part des conditions aux limites (maintien de la plaque en extrémité), on n'observe ici aucun écho de bord.

La synchronisation de l'observation du déplacement des modes sur les PZT_1 , PZT_2 , PZT_3 est détaillée Figure 2.21 ; où il est ainsi possible de déterminer la distance minimale entre deux (PZT_i , PZT_{i+1}) qui est donnée par la durée du stimuli appliqué au PZT1 et la vitesse de propagation des modes.



Figure 2.21: Observation du signal au niveau de chacun des PZT du réseau d'instrumentation PZT_1 émetteur (cas d'une plaque saine, amplification de 10 pour PZT_2 et PZT_3).

Poursuivons l'exploration du réseau de capteurs en observant le signal perçu («Catch » en anglais) par le piezo en mode capteur situé à 50cm du piezo émetteur. La figure 2.22 représente la propagation des modes reçus par le troisième capteur PZT_3 .



Figure 2.22: Observation au niveau du PZT₃ (en mode catch) *amplifié avec un gain de 10* représentant la propagation des modes A₀ et S₀ sur plaque saine.

Le délai d'arrivée de l'onde (δ =0.12 ms) permet de vérifier expérimentalement la distance entre les deux PZT : la vitesse de propagation dans l'aluminium étant de v=4200m/s=4.2m/ms [15], on en déduit une distance expérimentale égale à δ v=0,504m soit 50.4cm pour une distance réelle de 50cm !

Focalisons notre méthode sur la plaque endommagée qui présente un crack de 3cm de long et 2mm de profondeur. Nous voyons sur la figure 2.23 la modification de signatures temporelles des signaux par comparaison à la figure 2.21 : c'est l'apparition des échos qui traduit la signature du défaut.



Figure 2.23: Observation du signal au niveau de chacun des PZT du réseau d'instrumentation PZT₁ émetteur (cas d'une plaque endommagée).

Peut-on localiser le défaut ? Analysons la signature temporelle du PZT1 qui a émis les ondes de Lamb stimulus. On note un écho observé avec un décalage 0.14ms temporel ce qui positionne le défaut à une distance égale à 0.14x4.2=59cm mais qui correspond à un aller/retour de l'onde entre le PZT1 et le crack. On en déduit donc que le crack est à une distance de 29.5cm de part et d'autre du PZT1 ; pour une position théorique du crack à 30cm « à droite » du PZT₁.



Figure 2.24: Observation du signal au niveau du PZT₁ émetteur (cas d'une plaque endommagée).

Il est donc nécessaire d'affiner la direction du crack en auscultant les autres PZT du réseau. La figure 2.24 indique le relevé du signal temporel au niveau du PZT_2 . Le premier train d'onde correspond au passage des modes direct, le second traduit ou même « trahit » la présence d'un défaut localisé à une distance 0.5x0.02x4.2=4.2cm.



Figure 2.25: Observation du signal au niveau du PZT₂ en écoute (cas d'une plaque endommagée).

Par itérations sur ce cas d'étude où PZT_i et défaut sont alignés on détermine ainsi les rayons puis par intersections les zones de localisation de défaut (figure 2.26).



Figure 2.26: Localisation du défaut par analyse des échos.

2.4 Résultats expérimentaux de la méthode pitch catch pour une plaque composite

Appliquons la même démarche d'analyse pour une plaque de composite prélevée sur un échantillon de renforcement faisant partie d'une structure d'aile ATR de dimensions (Longueur ; largeur)= (1,80m ; 25cm). Le crack est de 3cm de longueur avec une profondeur de 2 mm et les coordonnées des positions des capteurs $PZT_{i=1,2,3,4}$ sont (figure 2.27):

- PZT₁ (20cm, 20cm); PZT₂ (50cm, 20cm).
- PZT₃ (20cm, 6cm); PZT₄ (50cm, 6cm)



Figure 2.27: Echantillon de mesure pour la détection de défauts sur composite Axe PZT_1 - PZT_2 pas de défaut Axe PZT_3 - PZT_4 défaut



Figure 2.28: Émission d'onde sur plaque de composite saine en Pitch/Catch (émetteur PZT₁ (bleu), récepteur PZT₂(rouge))

Sachant que les capteurs PZT_1 et PZT_2 sont sur un axe « sans défaut » ; comme pour le cas étudié de la plaque aluminium, nous observons figure 2.28 une propagation quasi similaire où l'amortissement à la fin du stimulus traduit l'absorption du signal par l'interface entre la structure et l'actionneur.

En revanche, une émission par PZT3 induit l'observation du défaut(en l'occurrence un crack situé à 24cm du piezo PZT_4 en mode écoute) par le signal traité au niveau de PZT_4 (figure2.29).



Figure 2.29: Courbe du récepteur PZT₄

Nous voyons clairement sur la courbe l'arrivée de l'onde d'excitation légèrement atténuée du fait de la distance parcourue (dans un modèle sans perte ou idéal elle aurait la même amplitude que l'excitation de départ). Elle est suivie d'un écho moins important mais identifiable, il s'agit de la réflexion du défaut. Les échos qui suivent sont beaucoup plus atténués et sont dus à des échos de bord.

Appliquons le principe de localisation décrit précédemment à partir du traitement des échos par seuillage des amplitudes. Sachant que la vitesse de propagation des ondes de Lamb dans le composite est de 1700m/s, avec une mesure δ =1.5x10⁻⁴s nous avons une distance entre le PZT4 et le défaut est d=1.5x10⁻⁴x1700= 0.255 m = 25.5cm.

L'écho de bord quant à lui apparait à $\delta = 4x10^{-4}$ s soit d= $\delta = 4x10^{-4}x1700 = 0.68$ m=68cm avec une erreur de 2cm. Sachant que pour une localisation plus précise, il est nécessaire d'avoir un troisième capteur pour la triangulation.

2.5 Conclusion du chapitre 2

Nous avons vu dans ce chapitre, comment nous pouvons exploiter les ondes de Lamb dans la détection de défauts de façon directe, à savoir l'identification à partir d'une signature temporelle et l'extraction des échos par seuillage sur les signaux temporels.

Cette approche que nous avons testé sur des éléments de structure aéronautiques AL2024 et composite permet d'identifier des défauts de type cracks.

L'exploitation des ondes de Lamb nous permet d'identifier des dommages à travers les réflexions dues aux défauts dans le domaine temporel. Nous avons aussi été capables de localiser les défauts par triangulation et montrer que l'erreur de détection à deux capteurs est possible avec une erreur minimum lorsque le crack et les capteurs sont selon les axes de propagation des ondes générées.

L'ensemble des mesures que nous avons expérimentées, permettent de résumer en partie les avantages et les inconvénients de cette méthode d'analyse temporelle dans le tableau suivant :

Défauts	Détection	Sensibilité	Avantages	Inconvénients	Matériau
Cracks	++	++	-Diagnostic	-Pas de détection multi	Composite
			immédiat	défauts	Aluminium
			-localisation	- sensibilité moyenne	
			possible par	$L_{min}^{11}=3mm$	
			triangulation		
Corrosion	+	-	-Diagnostic	- dépend de la profondeur	Aluminium
			immédiat	de corrosion	
Délaminage	+	-	-diagnostic	- dépend du	Composite
			immédiat	positionnement du capteur	

Tableau : Récapitulatif des détections de défauts par ondes de Lamb.

Légende : (-) Mauvais (+) Moyen (++) Bon (+++) Très bon

Bien que ces techniques de comparaison de signatures permettent une identification directe de la présence ou non de défauts, il est tout de même envisageable que l'information fréquentielle des capteurs puisse à son tour nous permettre d'extraire une information précieuse sur la santé de l'échantillon.

Il est quand même important de souligner deux limites à cette méthode :

- le cas mono défaut mais placé proche d'un bord avec le risque de la confondre avec l'écho de bord,
- le cas multi défauts où selon la topologie de réseau de capteurs assurant l'instrumentation, il peut devenir quasi impossible de traiter tous les échos.

2.6 Bibliographie du chapitre 2:

¹¹ Longueur Minimum du défaut

- C. Boller, « Next generation structural health monitoring and its integration into aircraft design », Int. J. Syst. Sci., vol. 31, n° 11, p. 1333-1349, janv. 2000.
- [2] C. R. Farrar, G. Park, et K. M. Farinholt, « Sensor Network Paradigms », in *Encyclopedia of Structural Health Monitoring*, John Wiley & Sons, Ltd, 2009.
- [3] C.-Y. Chong et S. P. Kumar, « Sensor networks: evolution, opportunities, and challenges », *Proc. IEEE*, vol. 91, n° 8, p. 1247-1256, août 2003.
- [4] H. Choi, S. Choi, et H. Cha, « Structural Health Monitoring system based on strain gauge enabled wireless sensor nodes », in 5th International Conference on Networked Sensing Systems, 2008. INSS 2008, 2008, p. 211-214.
- [5] J. J. Dosch, D. J. Inman, et E. Garcia, « A Self-Sensing Piezoelectric Actuator for Collocated Control », J. Intell. Mater. Syst. Struct., vol. 3, nº 1, p. 166-185, janv. 1992.
- [6] W. H. Prosser, M. D. Seale, et B. T. Smith, « Time-frequency analysis of the dispersion of Lamb modes », J. Acoust. Soc. Am., vol. 105, n° 5, p. 2669-2676, mai 1999.
- [7] V. Giurgiutiu, Structural Health Monitoring: with Piezoelectric Wafer Active Sensors. Academic Press, 2007.
- [8] D. N. Alleyne et P. Cawley, « Optimization of lamb wave inspection techniques », NDT E Int., vol. 25, n° 1, p. 11-22, 1992.
- [9] H. Boukabache, « Etude et développement d'un noeud piézoélectrique intégré dans un microsystème reconfigurable: applications à la surveillance "de santé" de structures aéronautiques », phdthesis, INSA de Toulouse, 2013.
- [10] M. Matmat, « Pour une approche complète de l'évaluation de fiabilité dans les microsystèmes », phdthesis, INSA de Toulouse, 2010.
- [11] S. Muratet, « Conception, caractérisation et modélisation : fiabilité prédictive de MEMS à actionnement électrothermique », phdthesis, INSA de Toulouse, 2005.
- [12] M. Lastapis, Surveillance de la santé des structures aéronautiques en composites : développement d'un système embarqué à base d'accéléromètres. Toulouse, INSA, 2011.
- [13] S. S. Kessler, S. M. Spearing, et C. Soutis, « Damage detection in composite materials using Lamb wave methods », Smart Mater. Struct., vol. 11, n° 2, p. 269, avr. 2002.
- [14] James Karki, « Signal Conditioning Piezoelectric Sensors ». Texas Instruments, sept-2000. http://www.ti.com/lit/an/sloa033a/sloa033a.pdf (January 03, 2015).
- [15] V. C. Protopappas, D. I. Fotiadis, et K. N. Malizos, « Guided ultrasound wave propagation in intact and healing long bones », Ultrasound Med. Biol., vol. 32, nº 5, p. 693-708, mai 2006.



Chapitre 3 : Détection de défauts dans le domaine fréquentiel
3.1 Chapitre 3 : Introduction

Après avoir vu les techniques de détection de défauts dans les structures à partir de signatures temporelles, intéressons-nous dans ce chapitre à une exploitation fréquentielle des signaux en vue de déduire s'il est possible de trouver une méthode de détection de ces défauts.

L'ambition de ce chapitre est d'explorer une approche de détection de défauts à partir d'une analyse fréquentielle améliorée par une détection synchrone embarquée dans un composant de type FPAA. Aussi, ce chapitre va développer les points suivants:

- présentation de la technique classique de détection de défauts par mesure d'impédance électromécanique (EMI¹²)
- analyse modale et son exploitation pour identifier un défaut, à partir de ces données.
- détection synchrone pour s'affranchir des problèmes de bruit ambiant induits par l'environnement de mesure.
- Intégration du conditionnement sur FPAA¹³ et validation de l'approche.

Tout au long de ce chapitre une attention particulière sera portée sur la réalisation matérielle et le traitement de l'information inhérents à une exploitation fréquentielle. Ainsi, la saturation en amplitude ne devra jamais être observée au niveau de la génération ou de l'acquisition des signaux sous peine de distorsion harmonique venant anéantir la recherche d'une variation de signature fréquentielle.

De même l'importance du rapport signal sur bruit est observée avec une approche originale qui va consister à mettre en place, en composants discrets, puis dans une plateforme FPAA, une chaîne complète de détection synchrone.

3.2 Technique EMI

Une des techniques les plus employée pour la détection de défauts dans le domaine fréquentiel est la technique EMI [1]. La technique de détection électromécanique, schématisée sur la figure 3.1, se base sur l'identification de fréquences propres de résonance de la structure couplée au capteur pour détecter d'éventuels défauts.



Figure 3.1: La détection de défauts par mesure d'impédance électromécanique

Nous utilisons cette approche au sein du laboratoire pour identifier l'existence ou non de défauts sur des éprouvettes de type aluminium et composite.

Soumis à une tension sinusoïdale balayant le spectre de fréquence de quelque Hz à quelques centaines de kHz dans notre cas ($f_{resonance} = 230$ kHz), nous pouvons donc nous limiter à une bande

¹² Electromechanical Impedance

¹³ Field Programmable Analog Array

moins importante que celle proposée par l'appareil [40 Hz, 110MHz]. Le capteur solidaire de la structure à travers un collage de type cyanoacrylate se déforme et l'application d'une force qui induit une propagation d'ondes dans le matériau avec une portée de 30cm à 200cm selon le matériau.



Figure 3.2: Principe de fonctionnement du banc de mesure pour la détection de défaut par mesure d'impédance électromécanique

Le principe est similaire à ce que nous avons pu voir dans le chapitre deux. La mesure de référence est celle qui est effectuée sur une structure saine, elle est ensuite comparée à des mesures effectuées après usure (bien qu'ici nous allons provoquer mécaniquement un défaut pour un gain de temps). La figure 3.3 résume l'approche où on observe nettement le changement de signature fréquentielle ce qui valide la technique de détection à la simple limite de la taille et du coût de l'appareil (ici un Agilent 4294A). Dès lors cette méthode doit être transposée pour pouvoir l'intégrer au sens système embarqué dans une plateforme de coût raisonnable (notion d'instrumentation intelligente par nœuds).



Figure 3.3: Mesure d'impédance d'une structure seine, une structure avec un crack et une structure à deux cracks.

Des travaux d'intégration dans une plateforme PSOC¹⁴ ont été conduits au sein de notre laboratoire [2] et ont permis l'intégration de la méthode EMI sur un dispositif PSoC5 de chez Cypress (Figure 3.4). Les résultats expérimentaux (Figure 3.5) montrent clairement que

¹⁴ Programmable System on Chip (Cypress®)

l'intégration de la méthode donne des résultats quasi identiques à ce que nous avons pu obtenir à partir de la mesure avec l'Agilent4294A.



Figure 3.4: Premier prototype d'intégration EMI sur PSoC 5



Figure 3.5: Comparaison entre le calcul d'impédance effectué par le système embarqué (courbe rouge en étoiles) et la mesure effectuée par l'analyseur d'impédance Agilent 4294A (courbe continue bleue).

3.3 Technique d'analyse modale

Nous avons évoqué dans le premier chapitre présentant l'état des différentes approches pour la détection de défauts dans les structures. Une des méthodes est la détection de défauts à partir d'une analyse modale.

Les méthodes d'analyse modale sont des méthodes d'investigation relativement récentes, qui ont été mises en œuvre pour établir et (ou) améliorer la connaissance *du modèle dynamique des structures réelles.* En effet, les paramètres significatifs permettant de représenter le comportement dynamique d'une structure linéaire, quelle que soit sa complexité, sont « concentrés » dans un nombre de paramètres modaux réduits : fréquences propres, amortissements et formes propres associées. Le comportement dynamique de la structure sous des conditions d'excitation particulières en l'absence de toute modélisation ne requiert que la seule connaissance de ces paramètres. C'est la raison pour laquelle l'analyse modale expérimentale est devenue grâce aux progrès de l'informatique et de l'instrumentation, une méthode privilégiée d'investigation dans le domaine de la dynamique des structures [3].

L'analyse modale est une approche d'autant plus intéressante qu'elle permet d'extraire une information qu'elle que soit le type de structure sous réserve de disposer d'un capteur capable de donner une réponse fréquentielle sur une bande de fréquences.

Nous avons démontré, dans le chapitre 2, combien le PZT était une bonne option dans la détection de défauts (crack, délaminages) en régime statique. Poursuivons son utilisation en régime fréquentiel.

Reprenons les analyses précédentes et tentons de les exploiter dans le domaine fréquentiel. La figure 3.6 présente les signatures spectrales comparatives entre une structure aluminium saine et endommagée.



Figure 3.6: Spectre de signaux acquis en statique à gauche sur aluminium sain, à gauche sur échantillon endommagé.

De prime abord, notons que même si le spectre du signal mesuré par le capteur PZT est enrichi en harmoniques, il n'est pas possible de déterminer une signature fréquentielle initiale vu que de par son utilisation (fenêtre de Hanning cf chapitre 2 §2.2) le capteur piezo ne génère qu'un lobe de fréquences dans le matériau sur lequel il est placé. Ainsi la figure 3.6a confirme notre affirmation où on ne retrouve que l'harmonique à 200kHz qui a été générée par les ondes de Lamb d'où une signature fréquentielle de la plaque saine qui est trop « simple » pour être considéré comme la signature à suivre en évolution dans le temps.

En observant la figure 3.6b, on note la présence de différents harmoniques dans le cas d'une structure aluminium endommagée. Ce phénomène est lié aux phénomènes d'échos exploités dans le chapitre précédent qui créent un enrichissement du spectre alors que de par le fait que le piezo génère un signal pseudo sinusoïdal.

En conséquence, les modes propres de la structure ne sont pas sollicités par le piezo, ce qui écarte le piezo de l'approche méthodologique de détection par analyse du déplacement des modes propres.

3.3.1 Jauge de contrainte pour la détection de défauts par analyse modale

Poursuivons le concept d'analyse modale et intéressons-nous au capteur de type jauge de contrainte (et sa variation de résistance) pour surveiller des structures sollicitées en traction, en compression, en flexion, ou en cisaillement. La jauge collée au corps d'épreuve subit les sollicitations en même temps que la structure, ce type de suivi statique est classiquement utilisé en génie civil [4].

Le phénomène d'apparition naturel de défauts étant très lent dans un environnement « normal » nous avons pris le choix d'une analyse dynamique de barres de type CFRP (CARBON Fiber Reinforced Plastic) équipées de jauges de contrainte LY1x de 120Ω [5] collées dans le sens des fibres sensible pour détecter la traction et la compression de la barre (Figure 3.7).



Capteurs de déformation Jauges de contraintes

Figure 3.7: Eprouvettes de mesure pour la détection de défauts sur des barres FRP

Afin d'obtenir une reproductibilité des mesures suite à une sollicitation dynamique (Figure 3.8), nous nous sommes penchés sur comment créer simplement une méthode de tests facile et reproductible du point de vue de la force appliquée sur la barre CFRP. En constatant (Figure 3.9) qu'en ancrant d'un côté la barre, la force appliquée du côté opposé varie linéairement avec l'inclinaison mesurée, la solution d'une inclinaison initiale constante semble être une solution simple et efficace pour générer les oscillations qui vont se propager dans la structure pour solliciter, espérons-le, les modes de la barre.



Figure 3.8: Oscillation libre de la barre FRP suite à un lâcher à θ = 35degrés. (unité en abscisse le Volt)



Figure 3.9: Relation linéaire entre F (force appliquée [N]) et θ (angle de déformation [rad])

L'exploitation du signal se fait classiquement par un montage Wheatstone (figure 3.10).



Figure 3.10: Montage en pont de Wheatstone à une jauge de contrainte.

A l'équilibre (figure 3.10) la tension V_{AB} est nulle, soit la condition :

$$\frac{R_1}{R_{jauge}} = \frac{R_3}{R_4}$$

La variation de tension qui est liée à la variation des valeurs de résistance présentes dans le pont s'exprime comme suit:

$$V_{AB} = V_B - V_A = \frac{E \times R_{jauge}}{R_3 + R_{jauge}} - \frac{E \times R_4}{R_3 + R_4} = \Delta R_{jauge} \times \frac{E}{R_1 + R_{jauge}}$$

La figure 3.11 représente le spectre en réponse à l'oscillation de la barre CFRP. En prenant en compte les pics qui sont une image des modes propres, on obtient une signature fréquentielle riche en harmoniques. L'identification de la fréquence fondamentale associée au premier pic indique ici f_0 =29.78Hz.



Figure 3.11: Identification des modes propres d'une barre de renforcement CFRP non endommagée.

Après endommagement, la figure 3.12 représente le nouveau spectre où même si la fréquence du mode fondamental reste la même (ici $f_0=29.39$ Hz), ce sont les modes supérieurs qui sont décalés comme le représente la figure 3.13.



Figure 3.12: Identification des modes propres d'une barre de renforcement CFRP **après endommagement** (entaille de 1mm de longueur et 500µm de profondeur).

La superposition des deux signatures fréquentielles présentées figure 3.13 montre une des difficultés à exploiter cette méthode avec peu d'énergie d'activation.



Figure 3.13: Superposition des signatures fréquentielles sans et avec défaut d'une barre CFRP.

3.3.2 Amélioration du SNR (« Signal Noise Ratio ») par Détection synchrone

L'idée que nous souhaitons mettre en œuvre est de mettre en place une détection synchrone pour améliorer le rapport signal sur bruit et améliorer la précision dans l'obtention de la signature fréquentielle modale de la structure.



Figure 3.14: Banc expérimental de détection de défauts sur les barres FRP.

La détection synchrone s'appuie sur la modulation de la source d'alimentation du capteur pour déplacer le signal dans la zone la moins bruitée du spectre. Le signal est ensuite amplifié et filtré de manière sélective. Il est alors dirigé vers un multiplieur pour effectuer la démodulation synchrone, puis filtré à l'aide d'un intégrateur (Figure 3.15). Afin d'exploiter un signal « amélioré », nous avons mis en œuvre la technique de détection synchrone en conception classique sous forme de composants discrets. Le système mis en place est constitué des éléments suivants:



Figure 3.28: Schéma bloc de la détection synchrone.

La mise en équations donne:

$$V_{out} = EG_d A \cos(\omega_m t) + b_f(t)$$
$$V_{porteuse} = E \cos(\omega_m t)$$
$$V_{mult} = E^2 \frac{G_d A}{2} + E^2 \frac{G_d A}{2} \cos(\omega_m t) + b_f \cos(\omega_m t)$$

Avec :

- V_{out} signal en sortie de l'amplificateur,
- V_{porteuse} signal de modulation,
- V_{mult} signal en sortie du multiplieur,
- E=1V amplitude de la porteuse cad tension d'alimentation du capteur lors d'une polarisation constante.
- $G_d = 10$, Gain de l'amplificateur,
- A variation de la mesure qui varie temporelle entre -1V et 1V.
- ω_m pulsation de modulation avec $f_m = 100 \text{kHz}$
- b_f fonction qui modélise le bruit temporel prépondérant en basses fréquences.

Le signal en sortie du multiplieur est ensuite filtré par un passe bas (Fréquence de coupure Fc) pour ne récupérer que la composante « continue » du comportement du capteur $V_{mult} = E^2 \frac{G_d A}{2}$.

Notre approche va donc être la suivante : nous allons établir le spectre du signal délivré par la jauge en mode statique afin de quantifier l'amélioration apportée par la chaîne de détection synchrone.

Nous avons fait le choix de polariser le pont à 100kHz pour nous éloigner des basses fréquences fortement bruitées, le choix de cette fréquence est liée au fait que le bruit y est moins élevé.

On connecte donc le pont de Wheatstone comprenant le capteur à la détection synchrone (Figure 3.16) avec une polarisation via un signal de fréquence égale à 100kHz (tiré du spectre de puissance de bruit du banc), qui est aussi la fréquence centrale du passe bande de notre détection synchrone.



Figure 3.15: Circuit de détection synchrone en sortie du pont de Wheatstone.



Figure 3.16: Schéma électrique de la détection synchrone discrète qui comprend également le circuit à pont de Wheatstone classique à polarisation constante.

Le schéma électrique suivant représente le système complet composé des éléments :

- pont de Wheatstone : Lorsque la source d'alimentation est alternative, il est nécessaire d'adjoindre un ensemble de deux condensateurs destiné à équilibrer les capacités des câbles de liaison aux jauges [6].
- *amplificateur d'instrumentation*: nous utilisons en sortie du pont un ampli. d'instrumentation INA128. En connectant une résistance entre les pins 1 et 8 nous pouvons obtenir un gain allant de 1 à 10000(dans notre circuit l'amplification est de $10 \Rightarrow R_8=10\Omega$).
- *filtre passe bande* : le filtre passe bande est centré à 100kHz, son diagramme de Bode est représenté dans figure 3.17.
- *multiplieur* : nous avons choisi un AD835.

- *amplificateur* : Nous avons utilisé un OPA2227 car faible bruit, nous l'avons connecté en amplificateur non inverseur avec un gain de 50.
- *filtre passe bande* : le dernier bloc représente le filtre passe bas dont la fréquence de coupure est de 2kHz. L'objectif étant de réduire la bande passante et donc le bruit.



Figure 3.17: Le circuit câblé de la détection synchrone discrète qui comprend également le circuit à pont de Wheatstone classique à polarisation constante.

Eprouvons la solution de détection synchrone en observant ou pas l'évolution du bruit dans la bande « utile » de quelques kHz de détection de la méthode des mode propres.





Figure 3.19: Bruit de la chaîne de mesure avec et sans détection synchrone en composants discrets

L'évolution du rapport signal sur bruit étant encourageante, on peut donc passer à une implantation de la méthode sur une architecture embarquée de type FPAA (Figure 3.20).



Figure 3.20: Montage de la détection synchrone incluant le FPAA

3.4 Implémentation sur une architecture analogique reconfigurable

Le concept présenté ici est de développer une architecture dédiée au SHM qui soit entièrement reconfigurable « logiciellement ». Nous allons donc présenter ici l'implantation de l'ensemble des éléments analogiques de la chaîne de détection synchrone dans le composant AN231K04-DEVLP3 qui est une plateforme de design analogique sur les AnadigmApex dpASP avec comme principales caractéristiques :

- Dimension 12.2 x 9.7 cm
- Polarisation à 12.5V
- Protection contre les court circuits
- Interface USB standard pour charger les circuits conçus via AnadigmDesigner®2
- Capable d'enregistrer la configuration via la mémoire flash du PIC
- Capable d'écrire sur le circuit et de booter à partir d'une EEPROM



Figure 3.21: La plateforme de design analogique AN231K04-DEVLP3 de Anadigm Extrait de la documentation constructeur : http://www.anadigm.com/_doc/UM231000-K001A.pdf



Figure 3.22: Architecture interne d'un circuit AN231E04.

La figure 3.22 est le schéma de l'architecture interne de la puce AN231E04 qui un processeur de signal analogique; il permet de réaliser plusieurs opérations dont le conditionnement d'un signal , des filtrages , des amplification , des additions des multiplications , linéarisation ,....

Il est composé de :

- Une matrice (2 x 2) de blocs configurables appelés CAB¹⁵
- CAM¹⁶ sont les fonctions que l'on implémente sur les CAB
- Des interconnexions programmables
- Des Entrées / Sorties Programmables
- Une source d'horloge gérée en interne et générée en externe
- Une référence interne de bande interdite pour une compensation en température (évite les dérives)
- Une LUT de 8x256 pour générer des formes d'ondes
- Des SRAM pour le stockage des données de configuration
- Une interface SPI pour le chargement du bitstream de configuration à partir du microcontrôleur ici un PIC

¹⁵ Configurable Analog Block.

¹⁶ Configurable Anlog Modul

A la programmation de la puce les blocs s'interconnectent pour obtenir la fonction désirée dans la limite de la disponibilité des ressources, de la compatibilité en courant, en tension et en fréquence et surtout des fonctions, ceci grâce au logiciel de programmation Anadigmdesigner2®.

3.4.1 Implémentation de la détection synchrone sur le AN231E04

Afin de montrer la faisabilité de l'intégration du ce type de système complexe sur une puce reprogrammable, cette partie traite de cette implémentation et son évaluation. La conception et l'implémentation se font à travers un logiciel dédié à la programmation des puces de chez Anadigm le logiciel AnadigmDesigner2®. La figure 3.23 est une représentation de ce qui sera embarqué sur la puce. L'amplificateur d'instrumentation différentiel permet une interface directe avec la carte de développement dont les entrées sorties sont différentielles. Nous avons conçu pour les premières séries de tests une carte d'interface pour injecter des signaux à partir de signaux référencés et également afin d'obtenir des sorties référencées dont le schéma est en annexe.



Figure 3.23: étapes de conception de circuit sur AnadigDesigner2®

En choisissant les CAM correspondants à la fonction que l'on souhaite réaliser, l'outil AnadigmFiltre vient compléter cette bibliothèque de fonctions ce qui permet de réaliser son propre filtre.



Figure 3.24: Le circuit de détection synchrone en programmation graphique sur AnadigDesigner2®

Les paramètres spécifiques du filtre que nous avons souhaité obtenir (nous nous sommes appuyés sur le spectre de densité de bruit pour choisir la fréquence centrale), sont contenus dans le tableau suivant.

Paramètres du filtre	
Type de filtre	Passe Bande
Ripple (ondulation)	1dB
Atténuation Stop Band	14dB
Largeur de bande	10 K Hz
Gain	0 dB
Fréquence centrale	100 kHz
Largeur de stop band	100 kHz
Facteur de qualité	4.91
Fréquence centrale	100kHz

Tableau : Tableau récapitulatif de l'ensemble des paramètres de notre filtre passe bande



Figure 3.25: Diagramme de Bode du filtre passe bande Tchebychev centré à 100 kHz

L'exploitation de notre architecture de détection synchrone confirme l'amélioration du rapport signal sur bruit sur notre barre CFRP (Figure 3.26).



Remarque : Si nous devions relever des aspects négatifs, c'est le manque de CAB disponibles, ce qui nous oblige à être très attentifs aux paramètres des fonctions implémentées.

3.4.2 Comparaison entre une détection synchrone en composants discrets et implantée dans une architecture reconfigurable

Essayons de répondre par la comparaison des mesures sur un exemple à l'idée préconçue : « c'est embarqué donc c'est mieux.. ». Comparons avantages et inconvénients de la détection synchrone en électronique CMS discrète et embarquée sur FPAA. Avant de démarrer la comparaison, il faut s'assurer que les caractéristiques des filtres sont quasi identiques.



Figure 3.27: Module du diagramme de Bode mesuré des deux implémentations



Figure 3.28: Diagramme de Bode des filtres passe bas

Risquons-nous à la comparaison des différentes implantations, l'une en composants discrets donc dédiés à une configuration donnée (même si des potentiomètres programmables pourraient faire évoluer certaines caractéristiques au prix d'une conception lourde) et l'autre potentiellement modifiable à volonté avec la seule limite des disponibilités en nombre de blocs CAB du FPAA.

La figure 3.29 compare les trois méthodes d'instrumentation de la jauge :

- En bleu, la mesure brute qui, notons-le, est déjà assez «faiblement bruitée »notamment parce que nous sommes en conditions idéales d'expérimentation (alimentation stabilisée, câbles blindés,...)
- En rouge, la mesure obtenue par détection synchrone avec une électronique CMS d'une carte spécifique que nous avons conçu. Une nette amélioration en basse fréquence est observée (plus de 15dB de gagnés sur la plage des premiers mode observés dans l'analyse modale de la barre CFRP)
- En noir, la mesure obtenue par détection synchrone embarquée dans le FPAA. Cette observation a été répétée à maintes reprises sur cet exemple montre, avec ce composant de Anadigm, sur cet exemple assez exigeant en termes de performances de traitement du signal, que la conception analogique reconfigurable n'est pas aussi efficace qu'une conception analogique « standard » !



Figure 3.29: Comparaison des spectres de bruit des différentes implémentations

Poussons plus loin cette observation et essayons d'identifier si des éléments internes au FPAA sont potentiellement à remettre en cause du point de vue bruit généré. Externalisons le multiplieur du FPAA en utilisant un multiplieur de type AD835 placé à l'extérieur du composant. Le résultat présenté figure 3.30 est digne d'intérêt car il démontre le caractère bruiteur du multiplieur dans le FPAA et différencie du point de vue qualité du signal la détection synchrone embarquée avec un multiplieur externe.



Figure 3.30: Comparaison des spectres de bruit des différentes implémentations avec externalisation du multiplieur sur l'implémentation avec FPAA

Au bilan, l'association FPAA et multiplieur externe même si est moins performante qu'une carte spécifique dédiée est digne d'intérêt de par les avantages qu'elle procure:

- Gain en temps de conception : il est clairement établi que la conception FPAA est largement moins longue que la conception du système à partir de composants discret.
- Flexibilité de l'architecture : l'architecture est paramétrable et modifiable par observation et itérations.

En revanche le bémol (au-delà du coût) est la consommation électrique comme le compare le tableau ci-après.

Conditionnement	Puissance consommée
Conditionnement classique	131 mW
Conditionnement à détection synchrone à composants discrets	242 mW
Conditionnement reprogrammable et multiplieur externe	728mW

Tableau : récapitulatif de la consommation de chaque architecture

Jusqu'ici nous avons vu plusieurs étapes de notre cycle de conception en V, les spécifications su systèmes (détection synchrone analogique), la conception logiciel, la création de la fonction avec AnadigmDesigner2®, la conception physique avec l'implémentation sur la puce et le pont de Wheatstone, test et validation par l'expérimentation et l'évaluation des résultats obtenus et enfin il ne nous reste qu'une seule étape qui est la vérification et la validation.

Pour valider notre système, nous avons décidé de le soumettre à des sources de bruits supplémentaires et contrôlées. Pour ce faire nous avons ajouté à notre circuit une source en série avec la première.

Cette série vient mettre fin à notre cycle de conception mais ne clôt en aucun cas la stratégie de développement de la plateforme configurable.

L'enjeu étant de développer une plateforme SHM générique, il est nécessaire de se pencher sur d'autres aspects du système que nous avions évoqué, la « reconfigurabilité » du dispositif et le traitement pour la détection de défauts ainsi que la gestion de l'énergie.

3.5 Technique d'analyse modale par détection synchrone embarquée dans un FPAA avec multiplieur externe

A ce stade de l'étude, résumons nos objectifs. On voulait démontrer si la méthode d'analyse modale où on note un déplacement de la signature fréquentielle du capteur en cas de défaut observé est applicable lorsque de faibles énergies d'activation (ou de petits défauts) sont générées dans la structure.

La figure 3.13 (reproduite ci-après pour faciliter la lecture mais volontairement non numérotée) ne nous avait pas permis de conclure sur l'application de la méthode modale pour détecter un défaut puisque les deux signatures fréquentielles avant et après défaut étaient quasi confondues.



Superposition des signatures fréquentielles sans et avec défaut d'une barre CFRP.

Appliquons notre traitement embarqué FPAA avec multiplieur externe sur cette même structure. On observe bien le décalage des modes propres sur la figure 3.32 ce qui atteste sur notre exemple la capacité de détection de la méthode de détection synchrone.





En se focalisant sur le décalage de chaque mode propre on confirme l'efficacité de la détection synchrone qui permet ainsi de mettre en exergue un défaut.

Le tableau suivant est un récapitulatif des valeurs de fréquences des 5 premiers modes propres de la barre CFRP dans les trois cas suivants : sans endommagement, avec endommagement et avec endommagement et détection synchrone. Nous avons également ajouté le Δf entre les deux afin de voir plus clairement le décalage entre l'état initial et l'état endommagé

Modes	$Fréquence f_1$ en Hz sans endommagement	Fréquencef2enHzendommagéesansdétectionsynchrone	Fréquence f_3 enHzendommagéeavecdétectionsynchrone	<i>∆f=f₃-f</i> 1
1	29.7852	29.9765	29.2969	0.4884
2	60.0586	57.9531	58.5938	1.4654
3	89.8438	94.1702	87.8906	1.9532
4	116.699	123.150	116.699	0
5	147.949	152.129	146.973	0.976

Tableau : récapitulatif des variations de modes propres de la barre CFRP avec et sans endommagement.

Considérant les variations minimes, il est préférable d'observer ces données différemment. Pour ce faire, nous allons observer l'évolution de ces modes dans le temps, les courbes sont présentées sur la figure 3.32.



Nous voyons que les variations sont quasiment indétectables sur les deux premiers modes, alors que les trois derniers évoluent très différemment. Cela indique clairement qu'il y a eu une modification dans la structure qui est inhérente à un dommage.

3.6 Conclusion du chapitre 3

Dans ce chapitre, nous avons mis en évidence une nouvelle approche pour exploiter une analyse modale sur la détection de petits défauts dans une barre CFRP en utilisant une jauge de contrainte. La méthode que nous avons développé et embarqué sur une plateforme reconfigurable FPAA est une détection synchrone qui en augmentant le rapport signal sur bruit en basse fréquence a permis de faire apparaître un décalage en fréquence exploitable entre une structure saine et une structure endommagée même faiblement.

Les tests et mesures de ce chapitre ont montré des résultats prometteurs avec deux contraintes dans le cas de la détection synchrone embarquée :

- Le tout analogique embarqué dans le FPAA n'est pas concluant de par le caractère bruiteur du multiplieur. Aussi une approche hybride combinant FPAA et multiplieur externe a donné de très bons résultats [7].
- la consommation du FPAA reste tout de même trop importante comparée à une solution en composants discrets. Est-ce le prix à payer de la reconfiguration analogique ?

Au niveau du FPAA, les fonctions mises à disposition sont nombreuses et permettent de mettre en œuvre plusieurs stratégies de conditionnement, cependant nous nous heurtons à un problème d'encombrement : un simple filtrage d'ordre élevé (exemple entre 6 et 8) peut à lui seul connecter presque l'ensemble des composants.

En revanche le concept de reconfigurabilité prend un sens en associant le FPAA à un processeur digital (micro contrôleur ou FPGA,) via le SPI. L'idée étant d'implanter les algorithmes Matlab dans la cible de calcul numérique. C'est cette démarche que nous allons développer dans le chapitre suivant

3.7 Bibliographie du chapitre 3

- [1] W. Yan et W. Q. Chen, « Structural Health Monitoring Using High-Frequency Electromechanical Impedance Signatures », *Adv. Civ. Eng.*, vol. 2010, p. e429148, mars 2010.
- [2] H. Boukabache, « Etude et développement d'un nœud piézoélectrique intégré dans un microsystème reconfigurable: applications à la surveillance de santé" de structures aéronautiques », Thèse INSA de Toulouse, 2013.
- [3] Jean PIRANDA, « Analyse modale expérimentale ». Techniques de l'ingénieur, déc-2001.
- [4] S. W. Doebling, C. R. Farrar, M. B. Prime, et D. W. Shevitz, « Damage identification and health monitoring of structural and mechanical systems from changes in their vibration characteristics: A literature review », LA-13070-MS, 249299, mai 1996.
- [5] HBM, « Strain Gages and Accessories ».. <u>http://www.hbm.com.pl/pdf/s1265.pdf</u>, accessed January 5, 2014.
- [6] G. Asch, *Les capteurs en instrumentation industrielle 7ème édition*. Dunod, 2010.
- [7] S. Zedek, C. Codreanu, A. Belisario, J.-Y. Fourniols, C. Escriba, T. Camps, R. Francois, « Adaptable Synchronous Detection for the SHM of Composite Component: Autonomous FPAA Architecture on Polyimide Film », EWSHM-7th European Workshop on Structural Health Monitoring 2014, 6-8 Juillet 2014, Nantes, FRANCE.



Chapitre 4 : Intégration des méthodologies de détection de défauts sur plateformes reconfigurables

4.1. Chapitre 4 : Introduction

Les chapitres précédents ont fait l'objet du développement de deux méthodes de détection de défauts dans les structures : une approche temporelle et une approche fréquentielle. L'objectif scientifique était de développer une méthodologie de détection où le traitement du signal. Plus exactement l'algorithme était développé sous Matlab® et donc forcément non embarquable dans une plateforme matérielle intégrée.

Dans ce chapitre nous allons faire converger ces approches méthodologiques dans une plateforme qui va regrouper ces deux méthodes afin de proposer un principe générique de détection de défauts SHM dans une plateforme reconfigurable.

Plusieurs solutions d'architectures s'offrant à nous (figure 4.1), nous avons fait le choix d'intégrer ces méthodes sur une puce Zynq, système mono puce programmable (System On Chip en anglais) de la société Xilinx.

Le système hybride Zynq est un dispositif combinant des possibilités de traitement analogique et numérique entièrement reconfigurables, ce qui permet d'acquérir les signaux analogiques et les traiter localement avec une flexibilité et une capacité de reconfiguration logicielle.

Nous développons dans ce chapitre plusieurs points pour une intégration efficace des deux techniques :

- Présentation de la plateforme reconfigurable.
- Intégration de la méthode temporelle : les éléments clef de cette partie consistent à stocker l'excitation (stimulis de l'Onde de Lamb) et l'appliquer au PZT par l'intermédiaire du module analogique AMS101 connecté directement à l'XADC de la carte Zynq.
- Intégration de la méthode fréquentielle : pour ce faire, il sera nécessaire d'implémenter une transformée de Fourier afin d'exploiter la signature fréquentielle décrite dans la méthode d'analyse modale.

Baptisée SoC, cette plateforme reconfigurable est supérieure à une architecture FPGA car elle rassemble des CAN/ CNA, un processeur Dual cortex-A9 ainsi que 85000 cellules logiques programmables.



Figure 4.1: Schématisation du choix de plateforme pour le concepteur

4.2. Plateforme reconfigurable Zedboard :

4.2.1 Introduction à la plateforme générique

Notre volonté d'embarquer les différentes méthodes de diagnostic SHM dans une plateformes reprogrammable est la quête d'une architecture totalement adaptative capable de se reconfigurer et de s'adapter à la structure, aux niveaux d'énergie perçus, aux capteurs, aux variations de l'environnements. Cette notion de plateforme GENERIQUE constituerait un nœud AUTONOME en mesure et en diagnostic capable d'exécuter différentes stratégies de traitement du signal. La figure 4.2 résume cette notion d'architecture de fusion de méthodes de diagnostic de défauts dans des structures.



Figure 4.2: Plateforme générique intégrée et reprogrammable.

Chaque élément du cycle peut être décrit comme suit :

- Choix du capteur pour le diagnostic : Les capteurs dédiés à la détection de défauts dans les structures sont nombreux, nous en avons cité quelques-uns sans être exhaustifs dans le chapitre 1 de ce manuscrit. Leur choix est déterminé par le type de matériau, la localisation du capteur, la complexité de la pièce et la superficie à inspecter, d'où l'intérêt d'un système qui peut être interfacé à plusieurs dispositifs sensoriels.
- Intelligence embarquée: Les systèmes intelligents (SMART SYSTEMS) s'inscrivent dans le progrès des environnements intelligents (détecteurs et actionneurs intégrées pour réagir à des évènements et s'adapter aux conditions externes). Cela implique donc le développement d'algorithmes adaptatifs capables d'appréhender une série d'événements. Concernant la SHM, nous pourrions parler d'événements tels que des impacts sur la structure, des niveaux d'énergie du système ou d'un changement dans l'architecture du réseau.

- **Communication** : La stratégie de communication des nœuds de capteurs est liée à plusieurs aspects clef :
 - Architecture du réseau.
 - Rapidité et fiabilité.
 - Installation et maintenance.
 - Durabilité (longévité du système).
- Plateforme reconfigurable : l'intelligence du système passe par l'adaptation du dit système. Il est nécessaire d'avoir des dispositifs programmables qui doivent être configurés de façon à s'adapter aux conditions externes. Quel que soit l'entrée, nous avons besoin de les discriminer et de réagir en conséquence; le tout de façon automatique et autonome.
- Stratégie multi-capteurs : Un aspect non négligeable de la plateforme générique est la possibilité de s'interfacer avec plusieurs capteurs. Le principal obstacle dans ce type d'approche est la multitude de possibilités. Les capteurs ne sont pas toujours compatibles en fréquence, tension ou intensité.
- Gestion de l'énergie : Les besoins énergétiques sont au cœur du développement de tous les dispositifs électroniques ; pouvoir gérer une alimentation avec une stratégie de veille, ou de mise en sommeil de modules particulier en cas de besoin fait aussi partie de cette stratégie de plateforme générique.
- Alimentation : Le choix de l'alimentation dépend de l'installation et des besoins dans le cas d'un système autonome et embarqué ; il est nécessaire de penser à une stratégie liée à une batterie, rechargeable à partir de sources disponibles dans l'environnement ou à partir d'une charge fixe.

Il est à noter que les sous fonctions alimentation, gestion/récupération/stockage de l'énergie et transmission sans fil ne sont pas abordées dans notre travail.

4.2.2 Présentation de la plateforme Zedboard

Afin de remplir ce cahier des charges, notre choix s'est porté sur la Zedboard représentée sur la Figure 4.3.



Figure 4.3: Photo de la carte de développement Zedboard à laquelle est connectée la carte AMS101

Cette plateforme est constituée de :

- Xilinx® XC7Z020-1-CSG484CESEPP
- Mémoires: DDR3 512MB, 25MB de mémoire flash.
- Plusieurs interfaces : USB_JTAG¹⁷, ETHERNET, USB, carte SD, USB_UART, ...
- Oscillateurs : 33.333MHz, 100MHz.
- **PS**: Processing system
 - Dual ARM Cortex-A9 processor based.
 - Plusieurs périphériques de connexion.
- **PL**: Programmable logic avec interface AXI pour la communication bilatérale entre les deux parties, et 85000 cellules logiques programmables.



Figure 4.4: Schéma bloc de l'architecture interne de la puce Zynq Xilinx[®] partie système en clair et partie logique en jaune [1].



Figure 4.5: Carte AMS101 (Xilinx[®]) [2]

On identifie six sous fonctions utiles au concepteur :

- 1- Cavalier pour la sélection de la source du signal (Externe ou DAC).
- 2- Les 20 pin de connexion au XADC du Zynq.
- 3- Pin pour la connexion avec un signal externe.
- 4- Entrées / Sorties numériques.
- 5- CAN 16 bit (AD5065) [3].

¹⁷ Joint Test Action Group est le nom de la norme <u>IEEE</u> 1149.1

6- Buffer pour les convertisseurs analogiques numériques.

La figure 4.5 illustre la suite des tâches dont doit s'acquitter le concepteur : dans un premier temps, la répartition des tâches pour déterminer le choix du SoC puis le design et le développement de chaque module.



Figure 4.6: Ensemble de tâches à acquitter pour la conception de système reconfigurable

4.3 Intégration de la méthode temporelle de détection de défauts

La carte fille que nous voyons sur la figure 4.3 (en haut à droite) est une ASM 101 (Mixed Signal Analogique) qui permet d'interfacer des signaux analogiques externes (la Zedboard offre certes 17 entrées analogiques limitées à 3.3V mais non accessibles sur la carte de développement en direct par conséquent l'AMS101 sert d'interface).



Figure 4.7: Banc expérimental de test sur composite et AL2024

A ce stade de nos travaux, rassemblons les éléments de notre méthode de détection démontrée dans le chapitre 2 pour converger vers une intégration dans la plateforme reconfigurable.

La démarche que nous avons identifiée dans le chapitre 2 peut se résumer sous les étapes suivantes:

• Etape1 : Génération des stimuli à appliquer au PZT



Copie de la figure 2.17 (chapitre 2) : forme d'onde à appliquer au PZT émetteur d'ondes de Lamb

- Etape2 : Acquisition/Mesure du signal observé par le PZT en mode écoute (pour la méthode pitch catch) ou mesurer le signal du piezo qui a émis. On notera que l'ampli de charges ne pouvant être intégré à la carte AMS, il devra être rajouté en amont de celle-ci. Afin de pousser notre raisonnement d'intégration, nous allons essayer de ne pas utiliser d'amplificateur de charges.
- Etape3 : Validation de l'algorithme de détection de défauts implanté dans le Zynq:





4.3.1 Génération du stimulus à destination du PZT

La carte AMS101 (numéro HW-AMS101-G) fournit une source analogique pour vérifier les performances XADC et AMS (figure 4.7).



Figure 4.8: Schéma bloc de l'AMS (Xilinx[®]) [4]

Parmi les nombreuses solutions proposées par Xilinx à partir des différentes IDE¹⁸ proposées, nous avons l'AMS evaluator capable de nous donner une interface graphique développée sur LabView[®] afin d'observer l'évolution d'un signal connecté à l'une des 17 entrées analogiques de la carte. Le Zynq-7000 comprend deux convertisseurs analogique-numérique 12 bits à 1Msp (XADC) implantés « en dur », un multiplexeur destiné à gérer les entrées différentielles externes, une référence de tension interne (figure 4.8).

¹⁸ Integrated Development Environment *fr* Environmement de développement


Figure 4.9: Schéma bloc du système SoC Zynq (Extrait de la datasheet Zynq Xilinx[®])

Une fois la carte connectée, nous devons identifier le port COM utilisé, paramétrer l'interface graphique LabVIEW[®] et commencer à acquérir les données temporelles.



Figure 4.10: Interface graphique de l'outil AMS101 Evaluator.

4.3.2 Acquisition/Mesure du signal observé par le PZT

Afin de pouvoir acquérir les signaux en connexion directe avec la carte AMS 101, il est plus simple d'utiliser la programmation graphique. Il est nécessaire de créer des liaisons capables de gérer l'interface Zynq/AXI ainsi que AXI/Convertisseur si nous devions schématiser le flux, il se ferait selon la chaine représentée sur la figure 4.10.



Figure 4.11: Schématisation des blocs nécessaires à l'acquisition de signaux externes en temporel

Pour réaliser les connexions, il est plus simple d'utiliser la suite Vivado et sa programmation graphique [5].

L'interface utilisateur graphique (GUI) connue sous le nom Vivado est un environnement de conception intégré (IDE). L'IDE fournit une interface pour assembler, mettre en œuvre et valider la conception à partir d'IP. En outre, tous les flux peuvent être exécutés en utilisant Tcl¹⁹. Ces commandes peuvent être programmées à partir d'un langage haut niveau C ou de manière interactive en utilisant la conception Vivado Suite à partir des blocs IP.



Figure 4.12: Flot de conception haut niveau Vivado [6].

Il nous est donc nécessaire de vérifier si l'ensemble des IP nécessaires sont disponibles autrement il est indispensable de revenir au code C ou VHDL.

¹⁹ Tool commande language



Figure 4.13: Interface graphique de Vivado(Xilinx IDE) représentant les différents composants embarqués sur la carte Zynq pour l'acquisition directe de signaux analogiques.

La figure 4.11 représente donc les modules de connexion entre le XADC qui communique avec le processeur à travers une interface AXI. Les données sont transmises à la DDR3.

Bien que nous ayons démontré l'avantage de l'utilisation de l'amplificateur de charge (cf. chapitre 2), on peut aussi connecter directement le capteur PZT et obtenir des signatures temporelles exploitables. Toutefois nous l'utiliserons en adaptant les amplitudes de polarisation au lieu de [-10V, 10V], nous polarisons entre [-1V, 1V].

4.3.3 Généralisation de la méthode d'extraction de signatures temporelles

L'algorithme de détection de la présence ou non d'un endommagement et sa localisation est ainsi mis en œuvre où les différents échos sont déterminés automatiquement par seuillage en amplitude des signaux. L'automatisation du traitement des signaux dans la carte Zynq donne un exemple de convergence de notre méthode sur un exemple plus général en figure 4.12 et figure 4.13 que nous avons traité.



Figure 4.14: Plaque aluminium AL2024 et localisation de deux défauts D₁ et D₂.



Figure 4.15: Plaque aluminium et observation des signaux via un traitement par la carte Zynq.



Figure 4.16: Probabilité de localisation des défauts avec différents seuillages (le cas (d) étant approchant de la réalité de localisation des défauts présentés figure 4.14)

4.4 Intégration de la méthode fréquentielle de détection de défauts

Nous avons démontré dans le chapitre 3 une amélioration notable de l'analyse modale en augmentant le rapport signal sur bruit du signal du piezo par l'intermédiaire d'une détection synchrone. Nous avons aussi démontré une limite du composant FPAA de Anadigm sur la qualité moindre de son bloc multiplieur que nous avions dû externaliser pour tirer profit des avancées de la méthode de détection synchrone proposée.

Pour ne pas perdre de vue notre ambition d'intégration, nous allons développer dans les paragraphes suivants l'implantation de la méthode démontrée mais en utilisant un composant hybride en l'occurrence, pour notre étude, le Zynq ZC020CLG484-1 câblé sur une plateforme Zboard de la société AVNET.

La première « brique » nécessaire à la méthode d'analyse modale de détection de défauts avec faible énergie d'activation est l'implémentation de la FFT sur la Zynq que nous allons aborder selon trois approches distinctes :

- en programmation VHDL
- en programmation C
- en programmation Simulink (Génération automatique de Code VHDL, Verilog à travers la toolbox Matlab® HDL Coder)

Les critères de comparaison des trois approches seront le temps d'exécution de la fonction et la facilité (bien que parfois jugée non objectivement) de développement.

4.4.1 Choix de la méthode de calcul FFT en fonction de l'occupation de blocs

Plusieurs approches sont envisageables pour coder une Transformée de Fourier Rapide. Bien que parfois les fabricants fournissent des blocs IP (bien souvent payants) nous allons opter pour un souci de maitrise et de comparaison pour notre propre implantation. Le calcul de TFD se fait selon l'équation suivante :

$$X(k) = \sum_{n=0}^{N-1} x(n) e^{-j2\pi \frac{nk}{N}}$$

avec : x_n donnée,

N nombre d'échantillons n indice des entrées temporelles k indice des sorties en fréquentiel avec $0 \le k \le N - 1$

Sans optimisation au travers d'un algorithme on obtiendrait:

- N² multiplications
- N.(N-1) additions complexes

ce qui très vite est rédhibitoire du point de vue espace blocs occupés.

L'algorithme de la FFT de Cooley et Tukey [6] selon le radical 2 se présente comme suit :

$$X(k) = \sum_{n=0}^{N-1} x(n) e^{-2\pi j \frac{nk}{N}} = \sum_{n=0}^{N-1} x(n) w_N^{nk}$$

où $w_N^{nk} = e^{-2\pi j \frac{nk}{N}}$ est une constante trigonométrique de la FFT baptisée « twiddle ».

Alors que dans l'expression de TFD précédente n représente un index de temps et k de fréquence, pour Cooley et Tukey la décimation en fréquence de la TFD peut être décomposée en deux parties, partie paire et partie impaire, d'où une décomposition selon les deux équations suivantes :

$$A_{2k} = \sum_{\substack{n=0\\\frac{N}{2}-1\\\frac{N}{2}-1}}^{\frac{N}{2}-1} (x_n + x_{n+N/2}) w_{N/2}^{nk}$$
$$A_{2k+1} = \sum_{n=0}^{\frac{N}{2}-1} (x_n + x_{n+N/2}) w_{N/2}^{nk}$$

La représentation en papillon en deux points se fait selon la figure suivante :



Figure 4.17: Papillon d'un Radix 2 sur 2 points

Un premier module codé sur 8 points prend la forme représentée ci-après :



Figure 4.18: Papillon d'un Radix 2 sur 8 points

Pour le split radix développé par Duhamel et Hollman [7] la décomposition se fait selon 4k+1 et 4k+3.

$$A_{4k+1} = \sum_{n=0}^{\frac{N}{4}-1} (x_n - j x_{n+\frac{N}{4}} - x_{n+\frac{N}{2}} + j x_{n+\frac{3N}{4}}) w_N^n w_{\frac{N}{4}}^{nk}$$
$$A_{4k+3} = \sum_{n=0}^{\frac{N}{4}-1} (x_n + j x_{n+\frac{N}{4}} - x_{n+\frac{N}{2}} - j x_{n+\frac{3N}{4}}) w_N^{3n} w_{\frac{N}{4}}^{nk}$$

En observant la forme en papillon de la cellule de base du split Radix de la figure 4.19, nous voyons bien qu'il apparait ici une économie de calcul encore plus flagrante si l'on compare le Radix de la figure 4.18 à la figure équivalente sur 8 points du split radix de la figure 4.20.



Figure 4.19: Papillon d'un split radix 4 points.



Figure 4.20: Papillon d'un split radix 8 points.

On remarque que dans les deux cas précédents l'ordre d'entrelacement est obtenu à partir de l'ordre naturel en appliquant une méthode dite « bit reversal ». Cette technique consiste à inverser les bits de l'ordre naturel, le tableau ci-après représente un exemple avec 4 points.

Indice d'ordre	code binaire	représentation	indice	ordre
naturel		retournée	entrelacé	
0	00	00	0	
1	01	10	2	
2	10	01	1	
3	11	11	33	

Ordre des données en entrée de l'algorithme selon la technique du bit reversal

La comparaison des différentes méthodes (du point de vue nombre de multiplications ce qui est le paramètre le plus dimensionnant versus les additions) est résumée ci-après où il est inutile de commenter pourquoi on ne pourra pas aller sur une implantation TFD.

Ν	TFD	Radix	Radix 4	Split
		2		Radix
8	64	2	2	2
16	256	10	8	8
32	1024	34	28	26
64	4096	98	76	72
128	16384	258	204	186
256	65536	642	492	456
512	262144	1538	1196	1082
1024	1048576	3538	2732	2504

Nombre de multiplications selon différents algorithmes efficaces

4.4.2 Programmation de la FFT en C

N'étant pas spécialiste du langage C, nous allons utiliser (comme un concepteur l'aurait fait) une IP mise à disposition par Xilinx mais de type algorithme Radix4 (Split Radix n'étant pas disponible). L'environnement de développement, impose la décomposition selon plusieurs étapes :

- Modification de la bibliothèque associée aux fonctions DSP (NET10).
- Récupération du code source en C.
- Paramétrer l'environnement de développement et faire attention à ne pas créer de conflit dans la nomination des répertoires.
- Charger les bonnes librairies et le code.
- Choisir le type de communication des données.
- Charger le bitstream.



Figure 4.21: Schéma bloc décrivant les parties mises en jeu dans le fonctionnement de l'application de la FFT.

	plarer - fft-zynq/fft-zynq.c - Xilinx	SDK							X
ile Edit Source	Refactor Navigate Search Bu	un <u>Project</u> Xilinx Tor	ols <u>W</u> indow <u>H</u> elp					-	
13 - E @ &)	B	► 10 m 24 20 4	9.4 5 % 🗖	: - 22	8	04.	1 1 1 - 1		Remote Syst
Remote Systems	E2 🐨 Team 🔍 🗇 🗖	seatest.c C	NE10_random.c	fft-zynq.o	fft-zyn	q.c 23			E Outline 23
Image: System: Image				<pre>ri[ii2] / = ("(([ii12]) ')(fft opts.source_waddr)) + () ri[ii2] = (float) ("((([ii12] ')(fft_opts.source_waddr)) ri[ii2] = 0.0; debug) { st 16 pairs of real and imaginary numbers in input table st 16 pairs of real and imaginary numbers in input table ff('input sample[Xd] = Xf, Xf\n", ii/2, in_ptr[ii], in_ptr[ii] debug) { ii1clfft_opts.size; ii+; jj++) { tr[ii2] = 0.0; ff_opts.debug-1] = 1.0; ting FFT\p\n"); the output data needs to be converted from floating point out_type i = FLQAT22) { = tap_output; spts.regs_vaddr->arch) {</pre>					I Is table to the second se
			} switch (fft_op	ts.regs_vad	dr->arch) {				# CORE # NO_PIPELINE # PIPELINE
			} switch (fft_op case ADM ·	ts.regs_vad	dr->arch) {	2 -		, -	CORE NO_PIPELINE PIPELINE M
		*	} switch (fft_op case &DM - Details II @ Task	its.regs_vad	dr->arch) {	~	Terminal 1 (Terminals 22	•	# CORE # NO_PIPELINE # PIPELINE *
		* Remote System D Root Connections Resource	} switch (fft_op case &DM - Details 22 @ Task Parent prof.	s Eemote s	dr->arch) {	⇔ ⇔ ⊟ Host nam	37 Terminal 1 37 Terminals 22		# CORE # NO_PIPELINE # PIPELINE * +
		Remote System D Root Connections Resource	} switch (fft_op case ABM - Details 22 @ Task Parent prof DavidsW7t DavidsW7t	Remote sy Local SSH Only	dr->arch) { Connectio Some subs Some subs	Host nam LOCALHC 192.168.1.	3 ⁰⁹ Terminal 1 3 ⁰⁹ Terminals 22 3 ⁰⁹ 192166110 22 2yng>		# CORE # NO.9PELINE # PIPELINE *
Properties SI	G. Remote Scretchpad □□	A Remote System D Root Connections Resource Coal 1921681.10	} switch (fft_op race ABM - Details 23 @ Task Parent prof DavidsW7L_ DavidsW7L_	Remote sy Local SSH Only	dr->arch) { Connectio Some subs Some subs	Host nam LOCALHC 192168.1.	3 th Terminal1 3 th Terminals 22 3 th 192168.10 22 23 2ymq> 2 2	F	# CORE # NO.PPELINE # PPELINE * *
Properties S3	역, Remote Scretchpad) ····································	Resource Resource Elocal 1921581.10	} switch (fft_op case &BH - Details 32 @ Task Parent prof DavidsW7t DavidsW7t	Remote sy Local SSH Only	dr->arch) { Connectio Some subs	Host nam LOCALHC 192.168.1.	ی ۳ Terminal I (۲۰۰۵) ۱۹۷۱ (۱۹۹۵) ۱۹۷۱ (۱۹۹۵) ۱۹۷۹ (۱۹۹۵) ۱۹۷۹ (۱۹۹۵)	,	# CORE # NO.PPELINE # PIPELINE
Properties St	 G. Remote Scretchpad □ □<	Remote System D Root Connections Resource Local 2192.158.1.10	} switch (fft_op case ABY Details 32 @ Task Parent prof DavidsW7t_ DavidsW7t_	Remote sy Local	dr->arch) { Connectio Some subs	Host nam LOCALHC 192.168.1.	a ^{gn} Terminal 1 a ^{gn} Terminals 22 ق ^{gn} 1923 (63.110 22 2yng>	,	# CORE # NO.PIPELINE # PIPELINE
Properties 32 Property Connected Name	S., Remote Scratchpad □ □ □ State □ □ □ □ □ □ □ Value Yes Sch Terminals	Remote System E Resource System E Resource Clocal 2 192.168.1.10	} switch (fft_op rate Abit - Details 33 a Task Parent prof DavidsW/T DavidsW/T	Remote sy Local SSH Only	dr->arch) { Connectio Some subs Some subs	Host nam LOCALHC 192168.1.	الم	,	# CORE # NO.PIPELINE # PIPELINE C
Properties SI Property Connected Name Number of childr	역, Remote Scratchpad	Remote System I Root Connections Resource Local 192168.110	} switch (fft_op race_ABM - Details (2) ① Task Parent prof DevidsW7f	regs_vad m s F C C C Remote sy Local SSH Only	dr->arch) { Connectio Some subs	Host nam LOCALHC 192.168.1.	ुष Terminal 1 (ुष Terminals २३ रुष 1921681.10 २३ २улар	,	# CORE # NO.PPELINE # PIPELINE C
Properties S3 Property Connected Name Number of childr Port	 Remote Scratchpad Image: Second control of the second control	Remote System C Root Connections Resource C Local 192168.1.0	} switch (fft_op case Ant - Details 23 @ Task Parent prof DavidsW7f DavidsW7f	Remote p Local SSH Only	dr-sarch) { Connectio Some subs Some subs	Host nam LOCALHC 1921681.	a ^{gn} Terminal 1 a ^{gn} Terminals 22 ق ^o gn 1923.68.110 22 zyng>		# CORE # NO.PPELINE # PIPELINE
Properties 33 Property Connected Namber of childr Port Type	S., Remote Scratchpad □ □ The second secon	Remote System E Resource Source Sourc	} switch (fft_op rese Abit - Details 33 Parent prof DavidsW71 DavidsW71	Remote sy Local SSH Only	dr->arch) { Connectio Some subs	Host nam LOCALHC 1921681.	9 ⁹⁹ Terminal I (9 ⁹⁰ Terminals 22 9 ⁹⁰ 192168.110 22 zyng>		# CORE # NO.PPELINE # PIPELINE C C
Properties SI Property Connected Name Number of childr Port Type User ID User ID	G., Remote Scratchpad Image: Control Image: Control Image: Control Value Image: Control Value Image: Control Sub Terminals Image: Control 0 Image: Control Subsystem Image: Control root (Inherited) Image: Control	Remote System C Resource Local 192168.1.10	} switch (fft_op case_BMI - Details 22 @ Task Parent prof DavidsW7f DavidsW7f	Remote sy Local SSH Only	dr->arch) { Cannectio Some subs Some subs	Host nam LOCALHC 192168.1.	ুল Terminal 1 এল Terminals হয় খুল 19216110 টে হynq>	•	# CORE # NO.PPELINE # PIPELINE C

Figure 4.22: Capture écran de l'environnement SDK avec le projet de la FFT

En considérant le cas d'étude de la barre CFRP (cf. chapitre 3) où on avait 512 pts pour établir la FFT, après implantation de l'algorithme Radix4, on obtient un temps d'exécution de 105.10 µs.

Remarque : on aurait aussi pu obtenir le même résultat d'implantation du bloc FFT Radix4 en utilisant le langage « graphique » de Vivado mais avec aucune interaction/modification/optimisation sur le code généré.



Figure 4.23: Bloc de FFT disponible sous Vivado.

4.4.3 Programmation de la FFT en VHDL

La programmation en VHDL est une autre possibilité pour l'implémentation sur la puce Zynq, l'avantage de l'utilisation de code VHDL est l'implémentation matérielle, ce qui implique un traitement en direct donc à priori une rapidité d'exécution ; adage que nous allons vérifier.

Le code présenté si dessous décrit l'algorithme du Split Radix sur 4 points. Il suffit d'interconnecter les blocs de FFT4 pour augmenter N.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_SIGNED.ALL;
entity SRFFT_4 is
 generic (WIDTH : natural:=4);
          port ( Io0,Io1,Io2,Io3:IN STD_LOGIC_VECTOR (WIDTH downto 0);
               Qo0,Qo1,Qo2,Qo3:IN STD_LOGIC_VECTOR (WIDTH downto 0);
              Iout0,Iout1,Iout2,Iout3: OUT STD_LOGIC_VECTOR (WIDTH+2 downto 0);
              Qout0,Qout1,Qout2,Qout3: OUT STD_LOGIC_VECTOR (WIDTH+2 downto 0)
                                  ):
end SRFFT_4;
architecture Behavioral of SRFFT_4 is
signal In_r0,In_r1,In_r2,In_r3 : STD_LOGIC_VECTOR (WIDTH+1 downto 0);
signal In_i0,In_i1,In_i2,In_i3 : STD_LOGIC_VECTOR (WIDTH+1 downto 0);
begin
-- calcul intermédiaire
-- reel
In_r0 \le SXT (Io0,WIDTH+2) + SXT(Io2,WIDTH+2);
In_r1 \le SXT (Io1,WIDTH+2) + SXT(Io3,WIDTH+2);
In_r2 \le SXT (Io0,WIDTH+2) - SXT(Io2,WIDTH+2);
In_r3 \le SXT (Qo3,WIDTH+2) - SXT(Qo1,WIDTH+2);
-- imaginaire
In_i0 \le SXT (Qo0,WIDTH+2) + SXT(Qo2,WIDTH+2);
In_i1 \le SXT (Qo1,WIDTH+2) + SXT(Qo3,WIDTH+2);
In_i2 <= SXT (Qo0,WIDTH+2) - SXT(Qo2,WIDTH+2);
In_i3 <= SXT (Io1,WIDTH+2) - SXT(Io3,WIDTH+2);
-- calcul sorties
-- reel
Iout0 <= SXT (In_r0,WIDTH+3) + SXT(In_r1,WIDTH+3);
Iout1 \leq SXT (In_r0,WIDTH+3) - SXT(In_r1,WIDTH+3);
Iout2 <= SXT (In_r2,WIDTH+3) - SXT(In_r3,WIDTH+3);
Iout3 \leq SXT (In_r2,WIDTH+3) + SXT(In_r3,WIDTH+3);
-- imaginaire
Qout0 <= SXT (In_i0,WIDTH+3) + SXT(In_i1,WIDTH+3);
Qout1 <= SXT (In_i0,WIDTH+3) - SXT(In_i1,WIDTH+3);
Qout2 \le SXT (In_i2,WIDTH+3) - SXT(In_i3,WIDTH+3);
Qout3 \le SXT (In_i2,WIDTH+3) + SXT(In_i3,WIDTH+3);
```

end Behavioral;

Le premier module consiste en une FFT sur 4 points en Split Radix les résultats obtenus sont représentés dans la figure 4.24. Nous pouvons y voir les entrées correspondants à des signaux

convertis en fichiers binaires sous Matlab, la simulation est faite avec Isim et la validation des résultats est faite sous Matlab® en comparant les sorties générées par le Zynq au calcul de la FFT sous Matlab.

Name	Value	0 ns	10 ns	20 ns	30 ns	40 ns	50 ns 160 ns	70 ns
1 ret_t	0							
▶ 📢 K0_K[3:0]	-1.	0	5	2			-1	
II 11_1[3:0]	-7	0	3	1	-1		-7	
▶ 📲 i2_t[3:0]	-4	0	6	1	-1		-4	
B_t[3:0]	-1	0	4	5			-1	
d)_t[3:0]	0	0	1			0		
▶ 駴 q1_t[3:0]	σ	(0			
q2_t[3:0]	σ	(0			
q3_t[3:0]	٥	(0			
iout0_t(5:0)	-13	(U						-13
iout1_t[5:0]	з	U) () () () () () () () () () (X (3
iout2_t[5:0]	3	U U)·	3 X 0	3
▶ 🍕 iout3_t(5:0]	a	(U			X ·		X •	3
■ qout0_t[5:0]	a	(U			X		0	
qouti_t[5:0]	6	C U						6
qout2_t[5:0]	σ	C U				X	0	
qout3_t[5x0]	-6	(U			0	χ	4 X 0	

Figure 4.24: Visualisation Isim du calcul pour la FFT4 points (figure volontairement illisible où seule la couleur verte témoigne de l'exécution correcte de la fonction)



Figure 4.25: Module papillon 4 points aperçu de comparaison Matlab®

Les superpositions des entités FFT4 nous permettent d'obtenir la FFT sous 8 points, la modularisation de ces fonctions et leur interconnexion nous permettent d'obtenir des résultats sur des FFT n^2 croissantes tout en optimisant le calcul par la réduction des opérations substantielles dues à l'algorithme du Split Radix.



Figure 4.26: Module papillon 8 points complet

les résultats obtenus sur 8 points sont représentés sur la figure 4.26.

bjects ↔□ # ×	10						4(190/933/ng
Balan Objects for	1 8	Name	Value	3,603 na	3,800 no	an COO,P	4,000 ns
Object Name	-	▶ 😻 r_o0[14:0]	33766	٥		33766	32%7
adc_signal[11.	0	▶ ₩ r_e1[14:5]	467	ð		467	300
1g ok	a	► Tr. 02[14:5]	a		0		
Lia n.ot	1	▶ 🙀 (_e3[14:0]	467	0	X	467	329
r o1[14.0]	-	► M (_04[27/7]	8210	0		1210	8119
a (.02[14:0]	2	▶ 😻 r_e5[27:0]	245722	0	X	246722	X 106579
t_e5[14:0]	1	▶ ₩ r_ol[27:0]	215680	0		240650	106541
C_04[27:0]	r	▶ 🦬 r_e7[77:0]	0140	0		8165	6011
r c6[27:0]	-	▶ 🔣 Le0(14:0]	0			0	
€.67[27:0]	10	▶ 🙀 Lot(14:0)	107	ð		187	387
- Lo0[14/0]	11	► 102[14:0]	a			ð	
01[14:0]	20	I_00(14.0)	32551	•		32581	32301
2 Lo3[14/0]	B	► M 1_04[27.0]	1721	•		1721	7123
a Lo4[27/2]		▶ ₩ 1_05(27.0)	247579	0		247379	X 304685
a (o5[27:0]		► 1_ct(27.0]	268188085	0		288358035	263 100 753
2 L 07[77:0]		▶ ₩ i oī[21:0]	268423777	0	X	210433777	269408371
La dk dw a		The effe ate to	.0				
La elk_div				V1- 4 300 037			
- att.0				A11 - 204 933 15			



Remarque : Un inconvénient de ce type d'approche est la gestion des « pakages » contenant les « twiddles », et la connexion inter modulaire est très délicate à mettre en œuvre.

Nous nous sommes donc penchés sur une solution qui nous permettait de mettre en œuvre des systèmes complexes en un temps moins important, la récente collaboration entre Matlab® et Xilinx, nous a fourni un outil idéal le « HDL-Coder ».

4.4.4 Programmation de la FFT en Simulink Via HDL-Coder

Afin de réduire significativement les temps de développements ainsi que les erreurs de conception, des outils de générations automatiques de codes ont été développés en collaboration avec Xilinx, Matlab® ce qui facilite pour le concepteur l'intégration via Simulink. HDL Coder peut générer du code HDL correspondant à la cible avec Xilinx LogiCORE IP. Le noyau Xilinx à opérateurs flottants prend en charge un ensemble de fonctions arithmétiques à virgule flottante optimisées pour la synthèse sur les dispositifs Xilinx. La prise en charge automatique et autonome de la virgule flottante facilite grandement la suite des opérations.

Le paragraphe suivant énumère la méthode de prise en main à la manière d'une « assistance à la pise en main ».

Pour commencer il faut garantir la configuration de la carte afin de communiquer avec Matlab® :

- Ajuster les cavaliers qui permettent de contrôler les fonctions systèmes (les sources de boot et les configurations d'E/S).
- Connecter le JTAG (afin de programmer la carte), l'UART (Communiquer avec le système d'exploitation (Linux) et l'Ethernet (externaliser des opérations CPU).
- Connecter le câble d'alimentation.
- ✓ Étape 1: une fois Matlab® lancé, il est nécessaire de télécharger des packages supplémentaires permettant de prendre en charge la Zedboard

HOME	PLOTS	APPS	SHORTCUTS						12	Search D	ocumentation	P
New New Op	Find Files	knport Dats W	Seve Open Variable • Seve Open Variable •	Analyze Code	Simulink Library	Layout	Preferences Set Path Paralel +	? Help	Re Re Ad	mmunty xqueat Support 35-Ons. +		
- 	Lii C. • Worl	× Zynq 13	VARIABLE 3b_Demos + LED_Blinking +	CODE	BIROUNK	61	NRONMENT		0	Get More Apps Get Apps from File Exchange		•
Current Folder	۲	Command W	Window		_			-	-	C.111.1.1		
📄 Name 💌		(New to h	MATLAB? Watch this Video, see Exa	mples, or read Getting Start	ed.					Find and sital hardware support packages	-	M
und gewinntd uvide, commandstat slep bill en			۲	Get MathWorks Products View and download MathWorks product trials	Ex1 videoinput Ex1 zyną util LinuiSer.							
am hdlcod	er_led_blinki								Check	t for Product Updates		

✓ Étape 2: connexion de Matlab® à la suite ISE de chez Xilinx.



✓ Étape 4: Établir la connexion série.

>> z = z.setupZynqHardware()

Connecting to Zynq hardware using serial port COM9...

✓ Étape 5: Vérifier la bonne configuration.



Une fois la connexion établie, il suffit de créer la fonction via Simulink.



Figure 4.28: Capture écran du code graphique Simulink d'une FFT en streaming à base de blocs de « Sysgenerator ».

HDL advisor génère automatiquement le code VHDL ou C de notre architecture et l'implémente sur la carte de développement.

Il est important de définir ce qui est pris en charge par la partie logique et par la partie processeur. Une fois les fonctions définies, un simple clic droit nous donne accès au workflow C/C++ ou au workflow HDL. Nous nous déciderons ici pour une conception FPGA classique HDL (optimale par rapport au C/C++ qui dépend du compilateur)

Find: •	\$ \$						
Big HDL Workflow Advisor Big 1. Set Target An 1. Set Target Device a An 1.2. Set Target Interfac Big 2. Prepare Model For HDL Cool Big 3. INE Code Generation	1.1. Set Target Device an Analysis (^Triggers Update Set Target Device and Syn Input Parameters Target workflow: IP Co	nd Synthesis Tool e Diagram) thesis Tool for HDL code generation re Generation				•	
4. Embedded System Integrat	Target platform: ZedBo	pard		•	Launch Board Mana	ger	
	Synthesis tool: Xilinx IS	Æ				Ψ.	
	Family: Zynq	*	Device:	xc7z020		*	
	Package: dg484	*	Speed:	-1		-	
	Project folder: hdl_prj	Project folder: hdl_prj Browse					
	Set Target Library (fo	or floating-point synthesis support)					
	Run This Task						
	Result: 🥑 Passed						
Upgrade Advisor	Passed Set Target I	Device and Synthesis Tool.					
Code Generation Advisor							
Performance Advisor							
					Help	Apply	

Figure 4.29: Capture écran du HDL workflow advisor.

La figure 4.29 est une capture d'écran de ce flot de validation et de génération de code. Sachant que les modules utilisés sont des modules Xilinx ils sont protégés et donc pas consultables. L'utilisation du module équivalent Simulink génère un code lisible et optimisé en VHDL.

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;
ENTITY HDL_Optimized_FFT IS
PORT( clk
              : IN std_logic;
    reset
                      : IN std_logic;
                      : IN std_logic;
    clk_enable
                      : IN std_logic_vector(11 DOWNTO 0); -- sfix12_En6
    In1_re
                      : IN std_logic_vector(11 DOWNTO 0); -- sfix12_En6
    In1_im
                      : OUT std_logic;
    ce_out
                      : OUT std_logic_vector(11 DOWNTO 0); -- sfix12_En6
    Out2_re
    Out2_im
                       : OUT std_logic_vector(11 DOWNTO 0) -- sfix12_En6
    ):
END HDL_Optimized_FFT;
ARCHITECTURE rtl OF HDL_Optimized_FFT IS
 -- Component Declarations
 COMPONENT FFT_HDL_Optimized
  PORT( clk
                     : IN std_logic;
     reset
                     : IN std_logic;
     enb
                     : IN std logic;
     dataIn re
                     : IN std logic vector(11 DOWNTO 0); -- sfix12 En6
                     : IN std_logic_vector(11 DOWNTO 0); -- sfix12_En6
     dataIn im
     validIn
                      : IN std_logic;
                    : OUT std_logic_vector(11 DOWNTO 0); -- sfix12_En6
     dataOut_re
     dataOut_im
                    : OUT std_logic_vector(11 DOWNTO 0); -- sfix12_En6
     validOut
                    : OUT std_logic
```

```
);
END COMPONENT;
-- Component Configuration Statements
FOR ALL : FFT_HDL_Optimized
 USE ENTITY work.FFT_HDL_Optimized(rtl);
-- Signals
SIGNAL Constant1_out1
                                : std_logic;
                                      : std_logic_vector(11 DOWNTO 0); -- ufix12
SIGNAL FFT_HDL_Optimized_out1_re
SIGNAL FFT_HDL_Optimized_out1_im
                                      : std_logic_vector(11 DOWNTO 0); -- ufix12
SIGNAL FFT_HDL_Optimized_out2
                                       : std_logic;
BEGIN
u FFT HDL Optimized : FFT HDL Optimized
 PORT MAP( clk => clk,
       reset => reset,
       enb => clk_enable,
       dataIn_re => In1_re, -- sfix12_En6
       dataIn_im => In1_im, -- sfix12_En6
       validIn => Constant1_out1,
       dataOut_re => FFT_HDL_Optimized_out1_re, -- sfix12_En6
       dataOut_im => FFT_HDL_Optimized_out1_im, -- sfix12_En6
       validOut => FFT_HDL_Optimized_out2
       );
Constant1_out1 <= '1';
ce_out <= clk_enable;
Out2_re <= FFT_HDL_Optimized_out1_re;
Out2_im <= FFT_HDL_Optimized_out1_im;
END rtl;
```

Une fois l'ensemble des étapes validées, il suffit d'embarquer le code sur la puce. Le « bitstream » est généré automatiquement sous Matlab® et est envoyé vers ISE qui enclenche une programmation de la carte.

O Find:		
urent system: holoder: _debdc; _coldc:	3.2.1. Perform Place and Roote Analysis Run place and Roote Processing and Roote Processing and Roote Run The Table Result @ Posed Person Place and Roote. Synthese Table Lippe Person Place and Roote. Synthese Table Lippe And Colspan="2">Synthese Table Lippe Synthese Table Lippe Synthese Table Lippe Table Lippe Table Lippe Table Lippe Synthese Table Lippe Table Lippe Table Lippe Table Lippe Table Lippe Table Lippe <td col<="" th=""></td>	

Figure 4.30: Capture écran du workflow une fois les étapes validées.

La figure suivante représente le « workflow » une fois l'ensemble des étapes validées. Le flot se termine par le chargement du code, le routage et l'interconnexion des blocs. Le résultat de la FFT du signal injecté est validé par la comparaison avec l'exécution d'un code Matlab® classique.



Figure 4.31: Observation des signaux sur SysgenScop des différentes entrées/sorties du Bloc FFT de Sysgen.

Maintenant que nous avons évoqué les différentes approches pour l'implémentation de la carte afin d'obtenir la signature fréquentielle, nous pouvons établir une comparaison entre les méthodes.

Le temps de mise en œuvre des différentes approches est très disparate, la programmation C et VHDL dépend de la taille de la FFT. La programmation à travers Simulink est la technique la plus performante en termes de temps de programmation, elle ne nécessite que la connexion de blocs Simulink (Sysgen ou Simulink). Il suffit ensuite de les paramétrer selon les besoins, le Workflow-Advisor de HDL-Coder nous permettant de générer automatiquement le code en VHDL.

Méthode	Programmation C	Programmation VHDL	Programmation Simulink
Temps de mise en œuvre	(-) 2 semaines	(-) 2 semaines	(+) jours
Temps d'exécution	(-) 365.1 µs	(+)105.1µs -	(+)118.1µs
Puissance consommée	(-)	(+)	(+)

Au final, risquons-nous à comparer les méthodes :

Comparatif de performances selon l'approche

4.3.1 Validation algorithme sur une barre de composite

Afin de valider les mesures effectuées sur la barre CFRP au chapitre 3, nous allons comparer les résultats des spectres obtenus en intégrant cette méthode d'analyse modale dans la carte Zynq.

Reprenons le cas exemple traité dans le chapitre 3 où nous avions identifié un décalage de fréquence dans le décalage de cinq premiers modes En se focalisant sur le décalage de chaque mode propre, on confirme l'efficacité de la détection synchrone qui permet ainsi de mettre en exergue un défaut.



Figure 4.32: Analyse modale pour identification de défauts sur une barre CFRP.

Le tableau suivant est un récapitulatif des valeurs de fréquences des 5 premiers modes propres de la barre CFRP dans les trois cas suivants : sans endommagement, avec endommagement et avec endommagement et détection synchrone. Nous avons également ajouté le Δf entre les deux afin de voir plus clairement le décalage entre l'état initial et l'état endommagé

Modes	<i>Fréquence f</i> ¹ en Hz sans endommagement	<i>Fréquence</i> en Hz barre endommagée avec détection synchrone sur Zynq	<i>Fréquence</i> en Hz barre endommagée avec détection synchrone mais multiplieur en externe du FPAA
1	29.7852	30.2969	29.9765
2	60.0586	58.5938	57.9531
3	89.8438	94.9776	94.1702
4	116.699	123.699	123.150
5	147.949	152.473	152.129

 Tableau : récapitulatif des variations de modes propres de la barre CFRP avec et sans endommagement, avec un traitement embarqué Zynq ou « postprocessé Matlab® ».

Remarque : Les différences observées entre le calcul implanté dans la carte Zynq et le calcul effectué avec le conditionnement analogique FPAA sont liées à la nature même du conditionnement qui diffère entre ces deux approches.

Les résultats viennent d'une part valider la méthode d'observation de défaut démontrée dans le chapitre 3 et surtout confirment l'implantation de la méthodologie dans la carte Zynq qui fournit ces données automatiquement, tel un diagnostic !

4.5 Conclusion du chapitre 4

Dans ce chapitre, nous avons fait un choix technologique afin de pouvoir intégrer un système complet dans un seul composant hybride. Nous avons démontré le « portage dans une plateforme embarquée » des méthodes présentées dans le chapitre 3.

A travers le Zynq nous avons répondu à nos besoins en matière d'intégration. La détection temporelle s'avère plus simple à mettre en place grâce à l'interface graphique de Vivado. L'algorithme de détection de la présence ou non d'un endommagement et sa localisation est ainsi mis en œuvre où les différents échos sont déterminés automatiquement par seuillage en amplitude des signaux ; seuillage dépendant du matériau et des dimensions de la structure.

Nous avons exploré une intégration de la méthode fréquentielle (avec détection synchrone ce qui était notre originalité) selon différentes possibilités de transcription de la FFT et observé les résultats entre une programmation en C ou enVHDL.

Nous en concluons que s'agissant du temps de réalisation, il est préférable d'optimiser en passant par les outils de programmation graphiques Simulink ou Vivado qui permettent une génération de code automatique ; reste que l'utilisation de HDL Coder avec Simulink a l'avantage de nous donner accès au code source en VHDL !

Nous pouvons envisager des modifications pour des applications précises contrairement à l'outil Vivado qui génère automatiquement le bitstream sans droit de regard sur le contenu.

Nous avons vu à travers les différentes implémentations la convergence des résultats ; ce qui nous permet d'entrevoir un début de réponse aux plateformes génériques.

4.6 Bibliographie du chapitre 4

- [1] Xilinx, «Zynq-7000 All Programmable SoC ». http://www.xilinx.com/products/silicondevices/soc/zynq-7000.html, 20-mai-2014.
- [2] Xilinx, «AMS101 Evaluation Card». http://www.xilinx.com/support/documentation/boards_and_kits/ams101/ug886-ams101eval-card.pdf, 06-nov-2013.
- [3] Analog Devises, *Data_sheets/AD5025_5045_506*. http://www.analog.com/static/imported-files/data_sheets/AD5025_5045_5065.pdf, 2008.
- [4] User guide AMS101 Evaluation Card. http://www.xilinx.com/support/documentation/boards_and_kits/ams101/ug886-ams101eval-card.pdf, 2013.
- [5] Xilinx, *Vivado Design Suite User Guide : Getting Started*. http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug910-vivado-getting-started.pdf, 2014.
- [6] M. Puschel et M. Rotteler, « Cooley-Tukey FFT like algorithm for the discrete triangle transform », in *Digital Signal Processing Workshop*, 2004 and the 3rd IEEE Signal Processing Education Workshop. 2004 IEEE 11th, 2004, p. 158-162.
- [7] P. Duhamel et H. Hollmann, « `Split radix' FFT algorithm », *Electron. Lett.*, vol. 20, n° 1, p. 14-16, janv. 1984.

CONCLUSION

Nous avons à travers les différentes parties développées dans ce manuscrit, pu voir quels sont les enjeux sécuritaires et économiques de la SHM et proposé et testés des méthodes temporelles et fréquentielles de détection de défauts par analyse de la propagation d'ondes mécaniques dans des structures.

Nous avons développé différentes techniques de détection dans les chapitres 2 et 3 et démontré une approche nouvelle d'utilisation de détection synchrone sur une plateforme analogique reprogrammable. Cela nous a permis d'adapter l'analyse modale à des faibles énergies mécaniques d'activation.

L'objectif de rassembler les techniques de détection et d'analyse dans une plateforme hybride ont été développées dans le chapitre 4. A ce titre, c'est vers la plateforme hybride Zynq que nous avons transféré les solutions de traitement du signal pour combiner une approche adaptative en nous rapprochant de l'objectif de plateforme générique évolutive dédiée au SHM.

Le concept proposé d'utiliser un composant hybride pour le SHM permet de donner corps à l'idée d'intégration au sens de l'autonomie de décision embarquée dans un composant en regroupant les fonctionnalités utilisées par le concepteur électronique et l'utilisateur de solutions de Contrôle Non Destructif :

- Intégration des capteurs dans les structures, développement de nouveaux capteurs.
- Intégration des systèmes de traitement dans une électronique peu encombrante.
- Intelligence pour se reconfigurer et s'adapter à l'environnement.
- Durée d'exploitation sans intervention humaine et gestion raisonnée de l'énergie.

Considérant la grande diversité des stratégies qui peuvent être mises en place dans l'évolution de la détection de défauts dans les structures et la multitude de capteurs exploitables, nous avons concentré nos efforts sur deux types de capteurs (piezo et jauge de contrainte), et cela parce qu'ils sont un axe de réponse à l'observation de la propagation des ondes mécaniques de faible énergie.

Nous avons ensuite défini la meilleure approche par rapport au traitement de chaque capteur méthode temporelle et/ou fréquentielle, pour une exploitation optimale des données reçues par le capteur.

- Nous avons sélectionné l'approche temporelle pour l'exploitation des signatures et réussi à identifier des défauts à partir d'une atténuation des ondes réfléchies de Lamb. Nous avons également été capable par triangulation de localiser les dommages avec une bonne précision.
- Nous avons ensuite utilisé une approche qui commence à se généraliser en SHM qui est l'identification des modes propres souvent appliquée dans la modélisation par éléments finis. Notre contribution est l'ajout nécessaire d'un traitement du signal par détection synchrone afin d'accentuer les variations en fréquences des différents modes conséquentes à un dommage. Un bémol à cette méthode est la difficulté de localiser précisément le dommage.

Nous nous sommes intéressés à « transposer » des méthodes de détection de défauts sur une plateforme matérielle analogique et numérique entièrement paramétrable « logiciellement » et donc reconfigurable.

Nous avons vu dans la plateforme FPAA une innovation majeure, faire des circuits analogiques en un temps record, il suffit de connecter des fonctions pour définir le système global, la richesse des possibilités offertes permettant d'implémentation une détection synchrone. Son utilisation nous a permis d'améliorer le rapport signal sur bruit du système et donc d'avoir une meilleure lisibilité des données fréquentielles.

Les insuffisances de la plateforme FPAA (bruit interne du multiplieur, manque de cellules, assez faible bande passante,...) nous ont poussé à explorer d'autres voies pour pouvoir concevoir un prototype capable de prendre en charge le stockage des données et le traitement numérique du signal tout en nous déchargeant de la complexité de la partie analogique.

Alors que des travaux précédents de l'équipe s'étaient focalisés sur les PSoC de chez Cypress, démontrant des limites en taille de données et complexité de portage des algorithmes nous avons le choix de porter nos méthodes de détection sur une architecture Zynq.

Nous avons exploité cette plateforme afin d'y implémenter une partie des algorithmes de détection de défauts mis en œuvre dans le chapitre 2 et 3. Les résultats montrent des capacités de calcul performantes, une rapidité de mise en œuvre et la possibilité d'implémenter des fonctionnalités annexes, comme l'enclenchement du diagnostic, la génération d'alerte et la mise en œuvre du protocole de communication.

Nous avons donc contribué à lever une partie des verrous présentés dans le cycle de la figure suivante :



- Capteur de diagnostic : choix de deux types de capteur (Piézoélectrique et jauge de contrainte dans notre travail de thèse) (ceux-ci ne sont en rien les seuls choix possibles)
- Intelligence embarquée : nous avons pu embarquer de l'intelligence à travers la reconfiguration selon les besoins de la partie analogique, embarquer des algorithmes complexes sur la plateforme hybride.
- Circuits programmables : nous avons pu voir à travers nos investigations le choix de la plateforme la plus adapté à nos besoins et objectifs
- Stratégie multi-capteurs : à travers la plateforme hybride nous avons démontré que nous pouvons varier les entrées si l'on respecte les gammes de tensions et de fréquences. Nous avons utilisé les deux types de capteurs que nous avions choisis au départ (piézoélectrique et jauge contrainte).

Nous pouvons imaginer que la suite des travaux à conduire pourrait se concentrer sur les parties encore inexploitées du cycle à savoir :

- Etablir une stratégie de gestion de l'énergie correspondante à la fréquence des mesures qui doivent être faites selon la structure à examiner et la réactivité au dépistage du défaut.
- Le protocole de communication à mettre en place entre les différents nœuds de capteur sans oublier la définition du maillage du réseau adapté à la structure à examiner.

Les environnements intelligents et l'internet des objets feront que les approches telles que celle que nous avons mise en œuvre se généraliseront. Le développement et le perfectionnement de ces approches nous permettrons d'obtenir des informations en temps réel sur l'état des moteurs de nos véhicules, des ponts que nous empruntons et des avions que nous prenons.

Nous aurons essayé d'apporter des éléments de réponse et de méthodologies au travers de ces trois années de travaux...

Ma Production scientifique

RICL:

H.BOUKABACHE, C.ESCRIBA, S.ZEDEK, et J.Y.FOURNIOLS, « Wavelet decomposition based diagnostic for structural health monitoring on metallic aircrafts: case of crack triangulation and corrosion detection », Int. J. Progn. Health Manag., vol. 4, no 1, p. –13, mars 2013.

H.BOUKABACHE, C.ESCRIBA, S.ZEDEK, D.MEDALE, S.ROLET, et J.Y.FOURNIOLS, « System on chip integration of a new electrochemical impedance calculation method for aircraft structures health monitoring », Sensors, vol. 12, no 10, p. 13617–13635, oct. 2012.

CICL:

A.BELISARIO, S.ZEDEK, T.CAMPS, R.FRANCOIS, C.ESCRIBA, J.Y.FOURNIOLS, "SHM based on modal analysis: accelerometer and piezoelectric transducers instrumentation for civil engineering in heterogeneous structures", European Workshop on Structural Health Monitoring (EWSHM) 2014 du 08 juillet au 11 juillet 2014, Nantes (France), Juillet 2014, 7p., N° 14185 Lien : http://hal.inria.fr/hal-01021063

S.ZEDEK, C.CODREANU, A.BELISARIO, J.Y.FOURNIOLS, C.ESCRIBA, T.CAMPS, R.FRANCOIS "Adaptable synchronous detection for the SHM of composite component: autonomous FPAA architecture on Polyimide film", European Workshop on Structural Health Monitoring (EWSHM) 2014 du 08 juillet au 11 juillet 2014, Nantes (France), Juillet 2014, 5p., N° 14158 Lien : <u>http://hal.inria.fr/hal-01022000</u>

A.BELISARIO, C.CODREANU, S.ZEDEK, J.Y.FOURNIOLS, T.CAMPS, C.ESCRIBA, R.FRANCOIS, "Multi-sensing strategy for SHM in civil engineering: case study of e structural element with carbon fiber reinforcement", International Workshop of Structural Health Monitoring (IWSHM) 2013 du 10 septembre au 12 septembre 2013, Stanford (USA), Septembre 2013, pp.831-838, N° 13275

H.BOUKABACHE, S.ZEDEK, C.ESCRIBA, J.Y.FOURNIOLS, "Reconfigurable architecture based on programmable system on chip and versatile interface for multi sensors instrumentations applied to SHM: case of an ATR72 wing panels", International Workshop of Structural Health Monitoring (IWSHM) 2013 du 10 septembre au 12 septembre 2013, Stanford (USA), Septembre 2013, pp.454-460, N° 13263

C.CODREANU, J.LUBIN, S.ZEDEK, T.CAMPS, F.RAOUL, "New microelectronic stress sensor network for the structural health management of carbon fiber reinforced polymer components", More Electric Aircraft (MEA) 2012 du 20 novembre au 21 novembre 2012, Bordeaux (France), Novembre 2012, 5p., N° 12802

H.BOUKABACHE, C.ESCRIBA, S.ZEDEK, J.Y.FOURNIOLS, "Structural health monitoring on metallic aircrafts using flexible and bulk PZT transducers: case of corrosion detection and crack localization", Annual Conference of the Prognostics and Health Management Society (PHM 2012), Mineapolis (USA), 23-27 Septembre 2012, pp.215-223, N° 12507

Annexes

Annexe A : Circuits développés

L'annexe A rassemble l'ensemble des circuits réalisés durant ces travaux de thèse.

- Amplificateur de charge



- Circuit de la détection synchrone discrète



- Détection synchrone avec externalisation du multiplieur







142
Annexe b : Code de Programmation

du FPAA

- Configuration standard:

// Define inputs on ports
#define port_a_inputs 0x3F
#define port_b_inputs 0xC5
#define port_c_inputs 0x98

<pre>#define AN231_NO_ERROR input(PIN_A0) //sense ERRb high #define AN231_SI_Low output_low(PIN_C5) //drive SI low #define AN231_SI_High output_high(PIN_C5) //drive SI high #define AN231_SCLK_Low output_low(PIN_C3) //drive SCLK how #define AN231_SCLK_High output_high(PIN_C3) //drive SCLK high #define AN231_SCLK_Low output_low(PIN_B3) //drive SCLK high #define Red_LED_ON output_high(PIN_B5) //turn on red LED - drive RB5 hi #define Green_LED_OFF output_low(PIN_B4) //turn on green LED - drive RB4 #define Green_LED_OFF</pre>	#define	AN231_EXECUTE_Low	output_low(PIN_C2)	//drive EXECUTE low, MODE
<pre>#define AN231_ST_Low output_low(PIN_C5) //drive SI low #define AN231_ST_High output_high(PIN_C5) //drive SI high #define AN231_SCLK_Low output_low(PIN_C3) //drive SCLK Low #define AN231_SCLK_High output_high(PIN_C3) //drive SCLK high #define AN231_CS2b_Low output_low(PIN_B3) //drive CS2b low #define Red_LED_ON output_high(PIN_B5) //turn on red LED - drive RB5 hi #define Green_LED_ON output_low(PIN_B5) //turn on green LED - drive RB4 #define Green_LED_OFF output_low(PIN_B4) //turn on green LED - drive RB4</pre>	#define	AN231 NO ERROR	input(PIN A0)	//sense ERRb high
<pre>#define AN231_ST_High output_high(PIN_C5) //drive SI high #define AN231_SCLK_Low output_low(PIN_C3) //drive SCLK how #define AN231_SCLK_High output_high(PIN_C3) //drive SCLK high #define AN231_CS2b_Low output_low(PIN_B3) //drive CS2b low #define Red_LED_ON output_high(PIN_B5) //turn on red LED - drive RB5 hi #define Green_LED_ON output_low(PIN_B5) //turn on green LED - drive RB4 #define Green_LED_OFF output_low(PIN_B4) //turn on green LED - drive RB4</pre>	#define	AN231 SI Low	output_low(PIN_C5)	//drive SI low
<pre>#define AN231_SCLK_Low output_low(PIN_C3) //drive SCLK low #define AN231_SCLK_High output_high(PIN_C3) //drive SCLK high #define An231_CS2b_Low output_low(PIN_B3) //drive SCLK high #define Red_LED_ON output_low(PIN_B5) //turn on red LED - drive RB5 hi #define Green_LED_ON output_low(PIN_B5) //turn on green LED - drive RB4 #define Green_LED_OFF output_low(PIN_B4) //turn on green LED - drive RB4</pre>	#define	AN231 SI High	output high (PIN C5)	//drive SI high
<pre>#define AN231_SCLK_High #define AN231_SCLK_High #define AN231_CS2b_Low output_low(PIN_B3) //drive CS2b low #define Red_LED_ON output_low(PIN_B5) //turn on red LED - drive RB5 hi #define Green_LED_OFF output_low(PIN_B5) //turn on green LED - drive RB5 lo #define Green_LED_OFF output_low(PIN_B4) //turn on green LED - drive RB4 #define Green_LED_OFF</pre>	#define	AN231 SCLK Low	output low (PIN C3)	//drive SCLK low
<pre>#define AN231_CS2b_Low output_low(PIN_B3) //drive CS2b low #define Red_LED_ON output_high(PIN_B5) //turn on red LED - drive RB5 hi #define Red_LED_OFF output_low(PIN_B5) //turn on red LED - drive RB5 low #define Green_LED_ON output_high(PIN_B4) //turn on green LED - drive RB4 #define Green_LED_OFF output_low(PIN_B4)</pre>	#define	AN231 SCLK High	output high(PIN C3)	//drive SCLK high
#define Red_LED_ON output_high(PIN_B5) //turn on red LED - drive RB5 hi #define Red_LED_OFF output_low(PIN_B5) //turn on red LED - drive RB5 lo #define Green_LED_ON output_high(PIN_B4) //turn on green LED - drive RB4 #define Green_LED_OFF output_low(PIN_B4) //turn on green LED - drive RB4	#define	AN231_CS2b_Low	output_low(PIN_B3)	//drive CS2b low
	#define #define #define #define	Red_LED_ON Red_LED_OFF Green_LED_ON Green_LED_OFF	<pre>output_high(PIN_B5) output_low(PIN_B5) output_high(PIN_B4) output_low(PIN_B4)</pre>	//turn on red LED - drive RB5 high //turn on red LED - drive RB5 low //turn on green LED - drive RB4 high //turn on green LED - drive RB4 low

typedef int8 an_Byte;

void Data_Write(int8 data); void Initialize(void); void Load_Primary_Circuit(void);

```
/* données de configuration */
```

#define Primary_Config_Size 115 const an_Byte Primary_Data[] = 0x00, 0x00, 0x00, 0x00, 0x00, 0xD5, 0xB7, 0x20, 0x01, 0x00, 0x01, 0x01, 0x04, 0x00, 0x05, 0x07, 0x20, 0x04, 0x00, 0x01, 0x01, 0x04, 0x00, 0x00, 0x20, 0x04, 0x00, 0x02, 0x05, 0x00, 0x00, 0x40, 0x00, 0x00, 0x51, 0xFF, 0x1F, 0xF1, 0x2A, 0xC2, 0x01, 0x01, 0x40, 0x2A, 0xDE, 0x01, 0x02, 0x02, 0xFF, 0x2A, 0xC6, 0x02, 0x01, 0x80, 0x2A, 0xD6, 0x02, 0x01, 0x08, 0x2A, 0xC0, 0x03, 0x08, 0xEF, 0xEE, 0x02, 0x3C, 0xEA, 0xEA, 0x3B, 0x02, 0x2A, 0xCD, 0x03, 0x14, 0x84, 0x00, 0x00, 0x00, 0x20, 0x00, 0x20, 0x01, 0x12, 0x01, 0x82, 0x00, 0x30, 0x00, 0x10, 0x01, 0x12, 0x01, 0x81, 0x0C, 0x2A, 0x89, 0x04, 0x17, 0x03, 0x01, 0x00, 0x00, 0x20, 0x00, 0x20, 0x01, 0x31, 0x01, 0x82, 0x00, 0x05, 0x00, 0x30, 0x00, 0x10, 0x00, 0x05, 0x05, 0x15, 0x01, 0x81, 0x2A, 0x00 void Data_Write(int8 data) { int8 bit = 8; while (bit--)
{if (data & 0x80) AN231_SI_High; //if MSB=1 then set data pin high AN231_SI_High; //1: AN231_SCLK_High; //pulse SCLK once AN231_SCLK_Low; AN231_SI_Low; //set data pin low data <<= 1; //left shift the data by 1 bit void Load_Primary_Circuit(void) int8 i; //turn off the red LED
//turn off the green LED Red LED OFF; Red LED_OFF; //turn off the green LED Green_LED_OFF; //turn off the green LED for (i = 0; i < Primary_Config_Size; i++) Data_Write(Primary_Data[i]); if (AN231_NO_ERROR) // if NO_ERROR then... Green_LED_ON; // turn on green LED close // else if ERRb is luce N; // turn on green LED &... // else if ERRb is low then.... // turn on red LED &... else Red_LED_ON;

}
Void main (void)
{
 Initialize(); // set up inital configuration of the PIC & FPAA
 Load_Primary_Circuit();
 }
 //**** Fin code configuration unique C basé sur les exemples de M.lovell anadigm*****//

Reconfiguration automatique du FPAA

```
#device *=16 ADC=8
#use delay(clock=18432000)
#fuses HS, NOWDT, PUT, NOPROTECT, NOBROWNOUT, NOLVP, NOCPD, NOWRT, NODEBUG
// Define inputs on ports
#define port_a_inputs
#define port_b_inputs
#define port_c_inputs
                                                 0x3F
                                0xC5
                                                 0x98
#define AN321_EXECUTE_Low output_low(pin_c2)
#define AN321_ACTIVATE input
#define AN321_NO_ERROR input
                                                                                                   //drive EXECUTE low
                                               input (pin_b7)
                                                                                                                                     //sense ACTIVATE high
                                                 input (pin a0)
                                                                                                                                     //sense ERRb high
#define AN321_NO_ERROR
#define AN321_DIN_Low
#define AN321_DIN_High
#define AN321_DCLK_Low
#define AN321_DCLK_High
#define AN321_CS2b_Low
                                               output_low(pin_c5)
output_high(pin_c5)
output_low(pin_c3)
output_low(pin_c3)
output_low(pin_b3)
                                                                                                                     //drive DIN low
                                                                                                                     //drive DIN high
//drive DCLK low
                                                                                                                     //drive DCLK high
                                                                                                                     //drive CS2b low
#define Red_LED_ON
                                                                  output high (pin b5)
                                                                                                                                     //turn on red LED - drive
RB5 high
#define Red_LED_OFF
                                                                 output_low(pin_b5)
                                                                                                                                     //turn on red LED - drive
RB5 low
                                                                                                                    //turn on green LED - drive RB4 high
//turn on green LED - drive RB4 low
                                                output_high(pin_b4)
output_low(pin_b4)
#define Green_LED_ON
#define Green LED OFF
            int8 an_Byte;
typedef
void Data_Write(int8 data);
void Initialize(void);
void Reconfig(int8 *array, int8 size);
void Osc Freq Reconfig(int8 freq);
void Load_Primary_Circuit(void);
//#define UpdateGainSize
                                                               30 // I had to know what is Gain Size ?
#define Primary_Config_Size
const an_Byte Primary_Data[] =
1:
void Reconfig(int8 *array, int8 size)
                int8 i;
                Data_Write(0xD5);
                                                                                                                                     //send sync byte
                Data_Write(0x01);
                                                                                                                                      //send TD
                Data_Write(0x05);
                                                                                                                                      //send control byte
                Data_Write(0x2A);
                                                                                                                                      //send inv sync byte
                Data Write (0x00);
                                                                                                                                     //send 1 dummy byte
}
void Data_Write(int8 data)
                int8 bit = 8;
                while (bit--)
                - {
                                 if (data & 0x80)
                                      AN231_DIN_High;
AN231_DCLK_High;
AN231_DCLK_Low;
                                                                                                         //if MSB=1 then set data pin high
                                                                                  //pulse DCLK once
                                                                                                 //set data pin low
                                      AN231_DIN_Low;
                                                                                                                     //left shift the data by 1 bit
                                      data \leq <= 1;
void Osc_Freq_Reconfig(int8 freq)
                an_Byte Reconfig_Data[] = {0xC0, 0x04, 0x0A, 0x02, 0x01, 0x81, 0x40, 0x01, 0x81, 0xFE, 0x00, 0x10, 0xFE, 0x2A, 0xCE,
                                                                                                                         0x04, 0x01, 0x3C, 0x2A, 0x94, 0x04,
0x08, 0x02, 0x01, 0x82, 0xEE, 0x00, 0x20, 0x00, 0xEF};
                const an_Byte cap_C1[] = {0x02, 0x04, 0x06, 0x06, 0x06};
                const an_Byte cap_C2[] = {0x40, 0x7F, 0x8F, 0x8F, 0x8F;
const an_Byte cap_C3[] = {0x4F, 0x7F, 0x8F, 0x8F, 0x8F;
const an_Byte cap_C3[] = {0xFE, 0xFC, 0xFD, 0x8E, 0x98;
const an_Byte cap_C4[] = {0xFE, 0xFD, 0xFD, 0x8E, 0x99;
```

146

```
const an_Byte cap_C5[] = {0x3C, 0x78, 0xB4, 0xD2, 0x96};
const an_Byte cap_C6[] = {0x02, 0x04, 0x06, 0x07, 0x05};
const an_Byte cap_C7[] = {0xEE, 0xEE, 0xEE, 0xD1, 0x78};
const an_Byte cap_C8[] = {0xEF, 0xEE, 0xEF, 0xD1, 0x78};
                     Reconfig_Data[3] = cap_C1[freq];
Reconfig_Data[6] = cap_C2[freq];
Reconfig_Data[9] = cap_C3[freq];
                     Reconfig_Data[12] = cap_Cs[rreq];
Reconfig_Data[12] = cap_C4[freq];
Reconfig_Data[17] = cap_C5[freq];
Reconfig_Data[22] = cap_C6[freq];
Reconfig_Data[25] = cap_C7[freq];
Reconfig_Data[29] = cap_C8[freq];
                      Reconfig(Reconfig_Data, UpdateGainSize);
void Load_Primary_Circuit(void)
                     int8 i;
                     Red LED OFF;
                                                                                                                                                                               //turn off the red LED
                     Green_LED_OFF;
                                                                                                                                                                                                     //turn off the
green LED
                     for (i = 0; i < Primary_Config_Size; i++)</pre>
                                           Data_Write(Primary_Data[i]);
                                                                                                                                  //send primary data
                     if (AN221_ACTIVATE && AN221_NO_ERROR) //if ACTIVATE is high & no error then....
                                           Green_LED_ON;
                                                                                                                                                                                                    //turn on green
LED &...
                     else
                     //else if ACTIVATE not high or ERRb is low then....
                                           Red_LED_ON;
                                                                                                                                                                                                    //turn on red
LED &...
```

```
void Initialize(void)
```

```
disable_interrupts(GLOBAL);
disable_interrupts(INT_RDA);
                                                                                                 //disable global interrupts
                                                                             //disable interrupt on RS232 receive data
//disable port B pull-ups
//disable adc
                   port_b_pullups(false);
setup_adc(adc_off);
setup_adc_ports(no_analogs);
                                                                             //make all port a pins digital IOs
                                                                                                 //set up port A inputs
//set up port B inputs
//set up port C inputs
                   set_tris_a(port_a_inputs);
                   set_tris_c(port_c_inputs);
set_tris_c(port_c_inputs);
                   Red LED ON;
                                                                                                                                        //turn on red LED
                  Red_LED_ON;
Green_LED_ON;
AN221_DCLK_Low;
AN221_DIN_Low;
AN221_EXECUTE_Low;
AN221_CS2b_Low;
delay_ms(1000);
Red_LED_OFF;
Green_UD_CDD_DE
                                                                                                                                        //turn on green LED
//set up initial state of FPAA pins
                                                                                                                                        //wait 1 second
                                                                                                                    //turn off red LED
                                                                                                                                       //turn off green LED
                   Green_LED_OFF;
void main (void)
                   int8 Freq = 0;
                   Initialize();
                                                                                                                                       // set up inital configuration of the PIC
& FPAA
                   Load_Primary_Circuit();
                   while (TRUE)
                                      Osc_Freq_Reconfig(Freq);
                                      Freq = (Freq > 4) ? 0 : Freq;
                   }
```

Annexe c : Code de Programmation du Zynq

Programmation VHDL générée par HDL Coder -

	File Name: hdlsrc\hdlcoder_of	dm_fft\HDL_Op	otimize	ed_FFT.vhd
	Cleated. 2014 05 25 11.12.45			
	Generated by MATLAB 8.3 and H	DL Coder 3.4		
	Bate and Clocking Details			
	Model base rate: 1			
	Target subsystem base rate: 1			
	Clock Enable Sample Time			
	ce_out 1			
	Output Signal	Clock Enable	e Samp	ble Time
	Out2_re	ce_out	1	
	Module: HDL_Optimized_FFT			
	Source Path: hdlcoder_ofdm_ff	t/HDL Optimiz	zed FF1	
	HIELALCHY LEVEL: 0			
	Simulink model description fo	r hdlcoder_of	dm_fft	::
	OFDM Receiver with 512-Point This model shows how to use S	Streaming 1/C) FFT	pr(TM) to check generate
	and verify HDL code for a 512	-point stream	ning T/	O DIF FFT block.
		1		
LII USI USI	BRARY IEEE; E IEEE.std_logic_1164. ALL; E IEEE.numeric_std. ALL ;			
EN	TITY HDL Optimized FFT IS			
1	PORT (clk	:	IN	<pre>std_logic;</pre>
	reset	-	IN	std_logic;
	CIK_enable In1 re		IN	sta_logic; std_logic_vector(11_DOWNTO_0): sfix12_Ep6
	Inl im		IN	std logic vector(11 DOWNTO 0); sfix12 En6
	ce_out	:	OUT	<pre>std_logic;</pre>
	Out2_re		OUT	std_logic_vector(11 DOWNTO 0); sfix12_En6
):	•	001	Std_logic_vector(ii bownio b) Slixiz_Ene
EN	D HDL Optimized FFT;			
AR	CHITECTURE rtl OF HDL_Optimize	d_FFT IS		
	Component Declarations			
(PORT (c]k		IN	std logic:
	reset	:	IN	std logic;
	enb	:	IN	std_logic;
	dataIn_re	-	IN	std_logic_vector(11 DOWNTO 0); sfix12_En6
	validIn		IN	std_logic;
	dataOut re		OUT	std_logic_vector(11 DOWNTO 0); sfix12 En6
	dataOut_im	:	OUT	<pre>std_logic_vector(11 DOWNTO 0); sfix12_En6</pre>
	validOut	:	OUT	std_logic
,); END COMPONENT:			
1	Component Configuration Sta FOR ALL : FFT_HDL_Optimized	tements		
	USE ENTITI WORK.FFT_IDE_OPCI	mii2ed(101),		

- Test bench HDL_Coder :

```
__ ____
_ _
-- Module: HDL Optimized FFT tb pkg
-- Path: hdlsrc\hdlcoder ofdm fft
-- Created: 2014-05-25 11:14:17
-- Generated by MATLAB 8.3 and HDL Coder 3.4
-- Description: test bench package
___
___
_____
LIBRARY IEEE;
USE IEEE.std logic 1164.all;
USE IEEE.numeric std.ALL;
USE work.HDL_Optimized_FFT_pkg.ALL;
PACKAGE HDL Optimized FFT tb pkg IS
  -- Type Definitions
  TYPE Serializer out1 type IS ARRAY (0 TO 8000) OF std logic vector(11 DOWNTO 0);
  -- Constants
  -- Functions
  FUNCTION to integer( x : IN std logic) RETURN integer;
  FUNCTION to_hex( x : IN std_logic) RETURN string;
  FUNCTION to hex( x : IN std_logic_vector) RETURN string;
  FUNCTION to hex( x : IN bit vector ) RETURN string;
  FUNCTION to hex( x : IN signed ) RETURN string;
  FUNCTION to hex( x : IN unsigned ) RETURN string;
  FUNCTION to hex( x : IN real ) RETURN string;
  FUNCTION SLICE( x : IN bit_vector; slice : In Integer) RETURN std_logic_vector;
  FUNCTION SLICE( x : IN bit_vector; slice : In Integer) RETURN signed;
FUNCTION SLICE( x : IN bit_vector; slice : In Integer) RETURN unsigned;
  -- Procedures
  PROCEDURE Serializer_out1_procedure
                          ____std_logic;
    (SIGNAL clk : IN
SIGNAL reset : IN
     SIGNAL rdenb : IN
                           std_logic;
                 : INOUT unsigned(12 DOWNTO 0);
: OUT std_logic);
     SIGNAL addr
     SIGNAL done
  PROCEDURE Out2_re_procedure
                   : IN
    (SIGNAL clk
                           std logic;
     SIGNAL reset
                     : IN
                             std logic;
```

```
SIGNAL rdenb : IN std_logic;
     SIGNAL addr
                    : INOUT unsigned(12 DOWNTO 0);
                  : OUT std_logic);
     STGNAL done
END HDL Optimized FFT tb pkg;
PACKAGE BODY HDL Optimized FFT tb pkg IS
  FUNCTION to integer( x : IN std logic) RETURN integer IS
   VARIABLE int: integer;
  BEGIN
    IF x = '0' THEN
     int := 0;
    ELSE
     int := 1;
   END IF;
   RETURN int;
  END:
  FUNCTION to hex( x : IN std logic vector) RETURN string IS
    VARIABLE result : STRING(1 TO 256); -- 1024 bits max
    VARIABLE i
                    : INTEGER;
    VARIABLE imod
                   : INTEGER;
                   : INTEGER;
    VARIABLE j
    VARIABLE jinc
                    : INTEGER;
                  : std logic vector(1023 DOWNTO 0);
   VARIABLE newx
  BEGIN
    newx := (OTHERS => '0');
    IF x'LEFT > x'RIGHT THEN
     j := x'LENGTH-1;
      inc := -1;
    ELSE
     j := 0;
     jinc := 1;
    END IF;
   FOR i IN X'RANGE LOOP
     newx(j) := x(i);
      j := j+jinc;
   END LOOP; -- i
    i := x'LENGTH-1;
    imod := x'LENGTH MOD 4;
    IF
         imod = 1 THEN i := i+3;
    ELSIF imod = 2 THEN i := i+2;
    ELSIF imod = 3 THEN i := i+1;
    END IF;
    j := 1;
    WHILE i >= 3 LOOP
     IF newx(i DOWNTO (i-3)) = "0000" THEN result(j) := '0';
     ELSIF newx(i DOWNTO (i-3)) = "0001" THEN result(j) := '1';
     ELSIF newx (i DOWNTO (i-3)) = "0010" THEN result (j) := '2';
     ELSIF newx(i DOWNTO (i-3)) = "0011" THEN result(j) := '3';
     ELSIF newx(i DOWNTO (i-3)) = "0100" THEN result(j) := '4';
     ELSIF newx(i DOWNTO (i-3)) = "0101" THEN result(j) := '5';
     ELSIF news(i DOWNTO (i-3)) = "0110" THEN result(i) := '6';
     ELSIF newx(i DOWNTO (i-3)) = "0111" THEN result(j) := '7';
     ELSIF newx(i DOWNTO (i-3)) = "1000" THEN result(j) := '8';
     ELSIF newx(i DOWNTO (i-3)) = "1001" THEN result(j) := '9';
     ELSIF newx(i DOWNTO (i-3)) = "1010" THEN result(j) := 'A';
     ELSIF newx(i DOWNTO (i-3)) = "1011" THEN result(j) := 'B';
     ELSIF newx(i DOWNTO (i-3)) = "1100" THEN result(j) := 'C';
     ELSIF news(i DOWNTO (i-3)) = "1101" THEN result(j) := 'D';
     ELSIF newx(i DOWNTO (i-3)) = "1110" THEN result(j) := 'E';
     ELSIF newx(i DOWNTO (i-3)) = "1111" THEN result(j) := 'F';
     ELSE result(j) := 'X';
     END IF;
     i := i-4;
      j := j+1;
    END LOOP;
    RETURN result (1 TO j-1);
  END:
```

```
FUNCTION to hex( x : IN std logic ) RETURN string IS
 BEGIN
  RETURN std logic'image(x);
 END;
 FUNCTION to hex( \mathbf{x} : IN bit vector ) RETURN string IS
 BEGIN
   RETURN to hex( to stdlogicvector(x) );
 END:
 FUNCTION to hex( x : IN signed ) RETURN string IS
 BEGIN
   RETURN to hex ( std logic vector(x) );
 END;
 \ensuremath{\mbox{FUNCTION}} to hex( x : IN unsigned ) \ensuremath{\mbox{RETURN}} string \ensuremath{\mbox{IS}}
 BEGIN
   RETURN to hex( std logic vector(x) );
 END;
 FUNCTION to hex( x : IN real ) RETURN string IS
 BEGIN
   RETURN real'image(x);
 END:
 FUNCTION SLICE ( x : IN bit vector; slice : IN Integer) RETURN std logic vector IS
   variable result : std logic vector(slice - 1 DOWNTO 0);
 BEGIN
   result := to stdlogicvector(bit vector'(x))(slice - 1 DOWNTO 0);
   RETURN result:
 END;
 FUNCTION SLICE ( x : IN bit vector; slice : IN Integer) RETURN signed IS
   variable result : signed(slice - 1 DOWNTO 0);
 BEGIN
   result := signed(to stdlogicvector(bit vector'(x))(slice - 1 DOWNTO 0));
   RETURN result;
 END;
 FUNCTION SLICE ( x : IN bit vector; slice : IN Integer) RETURN unsigned IS
   variable result : unsigned(slice - 1 DOWNTO 0);
 BEGIN
   result := unsigned(to stdlogicvector(bit vector'(x))(slice - 1 DOWNTO 0));
   RETURN result;
 END:
 PROCEDURE Serializer_out1_procedure
   (SIGNAL clk : IN std_logic;
SIGNAL reset : IN std_logic;
    SIGNAL rdenb : IN
                              std_logic;
                  : INOUT unsigned(12 DOWNTO 0);
: OUT std logic) IS
    SIGNAL addr
    SIGNAL done
 BEGIN
-- Counter to generate Addr.
   IF reset = '1' THEN
              <= TO UNSIGNED(0,13);
     addr
   ELSIF clk'event and clk = '1' THEN
IF rdenb = '1' THEN
        IF (addr = TO UNSIGNED(8000, 13)) THEN
          addr
                  <= addr;
        ELSE
                   <= addr + TO UNSIGNED(1,13);
          addr
        END IF;
```

```
addr <= addr;
      END TE:
    END IF;
-- Done Signal generation.
    IF reset = '1' THEN
      done <= '0';
    ELSIF (addr = TO UNSIGNED(8000, 13)) THEN
      done <= '1';
    ELSE
      done <= '0';</pre>
    END IF;
  END Serializer out1 procedure;
  PROCEDURE Out2 re_procedure
    (SIGNAL clk : IN std_logic;
SIGNAL reset : IN std_logic;
SIGNAL rdenb : IN std_logic;
SIGNAL addr : INOUT unsigned(12 DOWNTO 0);
SIGNAL done : OUT std_logic) IS
  BEGIN
-- Counter to generate Addr.
   IF reset = '1' THEN
addr <= TO UNSIGNED(0,13);</pre>
    ELSIF clk'event and clk = '1' THEN
IF rdenb = '1' THEN
        IF (addr = TO UNSIGNED(8000, 13)) THEN
          addr
                   <= addr;
        ELSE
          addr
                    <= addr + TO UNSIGNED(1,13);
        END IF;
      ELSE
        addr <= addr;</pre>
      END IF;
    END IF;
-- Done Signal generation.
    IF reset = '1' THEN
      done <= '0';
    ELSIF (addr = TO UNSIGNED(8000, 13)) THEN
      done <= '1';</pre>
    ELSE
     done <= '0';
    END IF;
  END Out2_re_procedure;
END HDL Optimized FFT tb pkg;
_____
___
-- Module: HDL Optimized FFT tb data
-- Path: hdlsrc\hdlcoder ofdm fft
-- Created: 2014-05-25 11:14:18
-- Generated by MATLAB 8.3 and HDL Coder 3.4
-- Description: test bench data package
___
___
_____
USE work.HDL Optimized FFT pkg.ALL;
LIBRARY IEEE;
USE IEEE.std logic 1164.all;
USE IEEE.numeric std.ALL;
USE work.HDL Optimized FFT tb pkg.ALL;
PACKAGE HDL Optimized FFT tb data IS
  CONSTANT Serializer_out1_re_force : Serializer_out1_type;
CONSTANT Serializer_out1_im_force : Serializer_out1_type;
  CONSTANT Out2_re_re_expected : Serializer_out1_type;
```

ELSE

```
CONSTANT Out2_re_im_expected : Serializer_out1_type;
END HDL_Optimized_FFT_tb_data;
PACKAGE BODY HDL_Optimized_FFT_tb_data IS
  CONSTANT Serializer_out1_re_force : Serializer_out1_type :=
    (
         X"fe8",
         X"fbf",
         X"faf",
         X"fd8",
         X"fec",
         X"ff4",
         X"02c",
         X"01b",
         X"00c",
         x"010",
         X"fe3",
         X"fec",
         X"fd7",
         X"fa7",
         X"fde",
         X"fe6",
         X"ff4",
         X"fe7",
         X"fa0",
         X"004",
         X"01a",
         X"fb6",
         X"017",
         x"02d",
         X"fdd",
         X"ffc",
         X"fdf",
         X"fe0",
         X"00c",
         X"ff1",
         x"028",
         x"000",
         X"fa7",
         x"030",
         X"02f",
         X"fd2",
         X"01c",
         x"000",
         X"fcf",
         X"00f",
         X"004",
         X"fef",
         X"fff",
         X"fc7",
         X"fcf",
         X"fe0",
         X"fac",
         X"fc3",
        .....
X"b4a",
         x"010",
         x"529",
         X"0d1",
         x"719",
         X"Ofe",
         X"af0",
         x"133",
         X"efc",
         X"fff",
         X"2f5",
         X"f00",
         X"2e7",
         X"d14",
```

```
X"fd8".
        X"ef5"
        X"f0e");
END HDL Optimized FFT tb data;
__ ___
___
-- Module: HDL Optimized FFT tb
-- Path: hdlsrc\hdlcoder_ofdm_fft
-- Created: 2014-05-25 11:14:17
-- Generated by MATLAB 8.3 and HDL Coder 3.4
-- Hierarchy Level: 1
___
___
__ ____
LIBRARY IEEE;
USE IEEE.std logic 1164.all;
USE IEEE.numeric std.ALL;
USE work.HDL Optimized FFT pkg.ALL;
USE work.HDL Optimized FFT tb pkg.ALL;
USE work.HDL Optimized FFT tb data.ALL;
ENTITY HDL Optimized FFT tb IS
END HDL Optimized FFT tb;
ARCHITECTURE rtl OF HDL Optimized FFT tb IS
 _____
  -- Component Declarations
                                  _____
 COMPONENT HDL Optimized FFT
  PORT ( clk
                                       : IN std_logic;
: IN std_logic;
        reset
        clk enable
                                      : IN std logic;
        In1_re
In1_im
                                      : IN std_logic_vector(11 DOWNTO 0); -- sfix12_En6
: IN std_logic_vector(11 DOWNTO 0); -- sfix12_En6
                                      : OUT std logic;
        ce out
                                      : OUT std_logic_vector(11 DOWNTO 0); -- sfix12_En6
: OUT std_logic_vector(11 DOWNTO 0) -- sfix12_En6
        Out2 re
        Out2 im
        );
  END COMPONENT;
  -- Component Configuration Statements
  _____
  FOR ALL : HDL Optimized FFT
   USE ENTITY work.HDL Optimized FFT(rtl);
  -- Constants
 CONSTANT clk high
                                          : time := 5 ns;
 CONSTANT clk low
                                          : time := 5 ns;
  CONSTANT clk_period
                                         : time := 10 ns;
 CONSTANT clk_hold
CONSTANT MAX TIMEOUT
                                          : time := 2 ns;
                                       : integer := 513; -- uint32
 CONSTANT MAX ERROR COUNT
                                       : integer := 8001; -- uint32
  -- Signals
  SIGNAL clk
                                       : std_logic; -- boolean
  SIGNAL reset
                                        : std logic; -- boolean
                                        : std_logic; -- boolean
  SIGNAL clk enable
                                        : std logic vector(11 DOWNTO 0); -- sfix12 En6
  SIGNAL In1 re
  SIGNAL In1_im
                                        : std_logic_vector(11 DOWNTO 0); -- sfix12 En6
                                        : std logic; -- boolean
  SIGNAL ce out
                                        : std logic vector(11 DOWNTO 0); -- sfix12 En6
  SIGNAL Out2 re
  SIGNAL Out2 im
                                       : std logic vector(11 DOWNTO 0); -- sfix12 En6
  SIGNAL tb enb
                                        : std logic; -- boolean
                                      : std logic; -- boolean
  SIGNAL srcDone
```

```
SIGNAL snkDone
                                     : std_logic; -- boolean
                                      : std_logic; -- boolean
 SIGNAL testFailure
                                     : std logic; -- boolean
 SIGNAL tbenb_dly
                                     : std logic; -- boolean
 SIGNAL rdEnb
 SIGNAL Serializer_out1_rdenb
SIGNAL Serializer_out1_addr
SIGNAL Serializer_out1_done
SIGNAL Out2_re_testFailure
                                    : std_logic; -- boolean
                                    : unsigned(12 DOWNTO 0); -- ufix13
: std logic; -- boolean
                                     : std logic; -- boolean
 SIGNAL Out2_re_timeout
SIGNAL Out2_re_errCnt
                                     : integer; -- uint32
                                     : integer; -- uint32
 SIGNAL Out2 im errCnt
                                     : integer; -- uint32
                                     : std_logic; -- boolean
 SIGNAL Out2_re_rdenb
 SIGNAL Out2 re addr
                                     : unsigned(12 DOWNTO 0); -- ufix13
 SIGNAL Out2 re done
                                     : std logic; -- boolean
                                     : std_logic_vector(11 DOWNTO 0); -- sfix12 En6
 SIGNAL Out2_re_ref
                                     : std_logic_vector(11 DOWNTO 0); -- sfix12 En6
 SIGNAL Out2 im ref
 SIGNAL check1 Done
                                     : std logic; -- boolean
BEGIN
 -- Component Instances
 u HDL Optimized FFT: HDL Optimized FFT
   PORT MAP (
            clk
                                          => clk,
            reset
                                          => reset,
            clk_enable
                                          => clk enable,
            In1_re
In1_im
                                          => In1_re,
                                          => In1 im,
            ce_out
                                          => ce out,
                                          => Out2_re,
            Out2 re
                                                       );
            Out2 im
                                          => Out2 im
 -- Block Statements
 _____
 -- Driving the test bench enable
 _____
 tb enb <= '0' WHEN reset = '1' ELSE
          '1' WHEN snkDone = '0' ELSE
           '0' AFTER clk period * 2;
 completed msg: PROCESS (clk, reset)
 BEGIN
   IF (reset = '1') THEN
      -- Nothing to reset here.
   ELSIF clk'event AND clk = '1' THEN
     IF snkDone='1' THEN
      IF (testFailure = '0') THEN
            ASSERT FALSE
              SEVERITY NOTE;
       ELSE
            ASSERT FALSE
              SEVERITY NOTE;
       END IF;
     END IF;
   END IF;
 END PROCESS completed msg;
 -- System Clock (fast clock) and reset
 ___ ____
                                   _____
 clk gen: PROCESS
 BEGIN
   clk <= '1';
   WAIT FOR clk high;
   clk <= '0';
   WAIT FOR clk low;
```

```
IF snkDone = '1' THEN
   clk <= '1';
   WAIT FOR clk high;
   clk <= '0';
   WAIT FOR clk low;
   WAIT;
 END IF;
END PROCESS clk gen;
reset_gen: PROCESS
BEGIN
 reset <= '1';</pre>
 WAIT FOR clk period * 2;
 WAIT UNTIL clk'event AND clk = '1';
 WAIT FOR clk hold;
 reset <= '0';</pre>
 WAIT;
END PROCESS reset gen;
__ ____
-- Testbench clock enable
tb_enb_delay : PROCESS (clk)
BEGIN
 IF clk'event AND clk = '1' THEN
   IF reset = '1' THEN
    tbenb dly <= '0';</pre>
   ELSIF tb_enb = '1' THEN
    tbenb_dly <= tb_enb;</pre>
   END IF;
 END IF;
END PROCESS tb_enb_delay;
rdEnb <= tbenb_dly WHEN snkDone = '0' ELSE</pre>
       '0';
_____
-- Read the data and transmit it to the DUT
_____
Serializer_out1_procedure (
 clk => clk,
         => reset,
 reset
        >> Serializer_out1_rdenb,
=> Serializer_out1_addr,
 rdenb
 addr
 done
        => Serializer out1 done);
Serializer out1 rdenb <= rdEnb;</pre>
stimuli Serializer out1 : PROCESS (Serializer out1 addr, Serializer out1 rdenb)
BEGIN
 IF Serializer out1 rdenb = '1' THEN
   In1_re <= Serializer_out1_re_force(TO_INTEGER(Serializer_out1_addr)) AFTER clk_hold;</pre>
   In1 im <= Serializer out1 im force(TO INTEGER(Serializer out1 addr)) AFTER clk hold;
 END IF:
END PROCESS stimuli Serializer out1;
 _ _____
-- Create done signal for Input data
_____
srcDone <= Serializer_out1_done;</pre>
_____
-- Checker: Checking the data received from the DUT.
_____
Out2_re_procedure (
      => clk,
=> reset,
 clk
 reset
```

```
rdenb
             => Out2 re rdenb,
             => Out2_re_addr,
=> Out2_re_done);
    addr
    done
 Out2 re rdenb <= ce out;
 Out2_re_ref <= Out2_re_re_expected(TO_INTEGER(Out2_re_addr));</pre>
 Out2 im ref <= Out2 re im expected (TO INTEGER(Out2 re addr));
 checker_1: PROCESS(clk, reset)
 BEGIN
   IF reset = '1' THEN
     Out2_re_timeout <= 0;</pre>
     Out2_re_errCnt <= 0;
Out2_re_testFailure <= '0';</pre>
   ELSIF clk event and clk ='1' THEN
     IF Out2_re rdenb = '1' THEN
       Out2_re_timeout <= 0;</pre>
       IF (Out2 re /= Out2 re re expected(TO INTEGER(Out2 re addr))) OR (Out2 im /=
Out2_re_im_expected(TO_INTEGER(Out2_re_addr))) THEN
          Out2 re errCnt <= Out2 re_errCnt + 1;
         Out2_re_testFailure <= '1';</pre>
         ASSERT FALSE
           REPORT "Error in Out2_re/Out2_im: Expected (real) "
            & to hex(Out2 re re expected(TO INTEGER(Out2 re addr))))
           & " Actual (real) "
           & to_hex(Out2_re)
           & " Expected (imaginary) "
           & to hex(Out2 re im expected(TO INTEGER(Out2 re addr))))
            & " Actual (imaginary) "
           & to hex(Out2 im)
           SEVERITY ERROR;
          IF Out2_re_errCnt >= MAX_ERROR COUNT THEN
           ASSERT FALSE
             REPORT "Number of errors have exceeded the maximum error"
             SEVERITY Warning;
         END IF;
       END IF;
     ELSIF Out2 re timeout > MAX TIMEOUT AND Out2 re rdenb = '1' THEN
       Out2 re errCnt <= Out2 re errCnt + 1;
       Out2 re testFailure <= '1';</pre>
       ASSERT FALSE
         REPORT "Timeout: Data was not received after timeout."
         SEVERITY FAILURE ;
     ELSIF Out2_re_rdenb = '1' THEN
       Out2 re timeout <= Out2 re timeout + 1 ;
     END IF;
   END IF;
 END PROCESS checker 1;
 checkDone 1: PROCESS (clk, reset)
 BEGIN
   IF reset = '1' THEN
     check1 Done <= '0';
   ELSIF clk'event and clk ='1' THEN
     IF check1 Done = '0' AND Out2 re done = '1' AND Out2 re rdenb = '1' THEN
       check1_Done <= '1';</pre>
     END IF;
   END TE:
 END PROCESS checkDone 1;
  _____
                            _____
  -- Create done and test failure signal for output data
 snkDone <= check1 Done;</pre>
 testFailure <= Out2 re testFailure;</pre>
                         _____
  -- -----
  -- Global clock enable
  __ ____
  clk enable <= tbenb dly AFTER clk hold WHEN snkDone = '0' ELSE
```

```
'0' AFTER clk_hold;
-- Assignment Statements
END rtl;
```

Glossaire

- AMS Analog Mixed Signal
- AXI Advanced eXtensible Interface
- CAM Configurable Analog Module
- CAN Convertisseur Analogique Numérique
- CFRP Carbon Fiber Reinforced Polymere
- CAB Configurable Analog Bloc
- CNA Convertisseur Numérique Analogique
- CND Contrôl Non Destructif
- CPU Central Processing Unit
- DDR3 Double Data Rate 3rd generation
- DSP Digital Signal Processor
- EMI Electromechanical Impedance
- FFT Fast Fourier Transform
- FPAA Field Programmable Ananlog Array
- FPGA Field Programmable Gate Array
- GUI Graphical User Interface
- I/O Input/ output
- IDE Integrated Development Environment
- IP Intellectual Property
- ISE Environnement de développement intégré pour le développement, la simulation et la compilation du code HDL pré et post synthèse.
- JTAG Joint Test Action Group
- LUT Look Up table
- PIC Peripheral Interface Controller
- PSoC Programmable System on Chip
- SDK Software Development Kit
- SHM Structural Health Monitoring
- SoC System on Chip
- SPI Peripheral Interface Serial
- SRAMStatic Random Access Memory
- Tcl Tool commande language
- UART Universal Asynchronous Receiver Transmitter
- VHDL VHSIC Hardware Description Language