Approches d'optimisation et de personnalisation des réseaux sur puce (NoC : Networks on Chip) - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2014

Networks on Chip optimization and customization approaches

Approches d'optimisation et de personnalisation des réseaux sur puce (NoC : Networks on Chip)

Résumé

Systems-on-chip (SoC) have become more and more complex due to the development of integrated circuit technology. Recent studies have shown that in order to improve the performance of a specific SoC application domain, the on-chip inter-connects (OCI) architecture must be customized at design-time or at run-time. Related approaches generally provide application-specific SoCs tailored to specific applications. The aim of this thesis is to carry out new approaches for Network-on-Chip (NoC) and study their performances, especially in terms of latency, throughput, energy consumption and simplicity of implementation. We have proposed an approach to allow designers to customize a candidate OCI architecture by adding strategic links in order to match large application workload. The analytical evaluation focuses on improving the physical parameters of the NoC topology regardless of the application that should run on. The evaluation by simulation focuses to evaluate the communication performances of the NoC. Simulations results show the effectiveness of this approach to improve the NoC performances. We have also introduced a compartmental Fluid-flow based modeling approach to allocate required resource for each buffer based on the application traffic pattern. Simulations are conducted and results show the efficiency of this modeling method for a buffer space optimized allocation. Finally, we proposed a joint approach based on a system dynamics theory for evaluating the performance of a flow control algorithm in NoCs. This algorithm allows NoC elements to dynamically adjust their inflow by using a feedback control-based mechanism. Analytical and simulation results showed the viability of this mechanism for congestion avoidance in NoCs.
Les systèmes embarqués sur puce (SoC : Systems-on-Chip) sont devenus de plus en plus complexes grâce à l’évolution de la technologie des circuits intégrés. Des études récentes ont montré que pour améliorer les performances du réseau su puce (NoC : Network-on-Chip), l’architecture de celui-ci pouvait être personnalisée, soit au moment de la conception, soit au moment de l’exécution. L’objectif principal de cette thèse est d’implémenter de nouvelles approches pour améliorer les performances des NoCs, notamment la latence, le débit, la consommation d’énergie, et la simplicité de mise en œuvre. Nous avons proposé une approche pour permettre aux concepteurs de personnaliser l'architecture d’un NoC par insertion de liens stratégiques, pour qu’elle soit adaptée à de nombreuses applications, sous la contrainte d’un budget limité en termes de nombre de liens. L’évaluation analytique porte sur l’amélioration des paramètres physiques de la topologie du NoC sans tenir compte de l’application qui devrait s’exécuter dessus. L’évaluation par simulation porte sur l’évaluation des performances de communication du NoC. Les résultats de simulations montrent l’efficacité de notre approche pour améliorer les performances du NoC. Nous avons également introduit une approche de modélisation par réseau à compartiments pour allouer les ressources nécessaires pour chaque tampon selon le modèle de trafic de l'application cible. Les résultats de simulations montrent l'efficacité de cette approche de modélisation pour l’allocation optimisée de l'espace tampon. Enfin, nous avons proposé une approche conjointe basée sur la théorie des systèmes dynamiques pour évaluer la performance d'un algorithme de contrôle de flux dans les NoCs. Cet algorithme permet aux éléments du NoC d’ajuster dynamiquement leur entrée en utilisant un mécanisme basé sur le contrôle de flux par rétroaction. Les résultats d’évaluations analytiques et de simulation montrent la viabilité de ce mécanisme pour éviter la congestion dans les NoCs.
Fichier principal
Vignette du fichier
Thèse Chariete.pdf (11.03 Mo) Télécharger le fichier

Dates et versions

tel-01174271 , version 1 (08-07-2015)

Identifiants

  • HAL Id : tel-01174271 , version 1

Citer

Abderrahim Chariete. Approches d'optimisation et de personnalisation des réseaux sur puce (NoC : Networks on Chip). Informatique [cs]. Université de Technologie de Belfort-Montbéliard (UTBM), 2014. Français. ⟨NNT : ⟩. ⟨tel-01174271⟩
253 Consultations
340 Téléchargements

Partager

Gmail Facebook X LinkedIn More