Modulateur ΣΔ Complexe Passe-Bande à Temps-Continu pour la Réception Multistandard - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2010

ΣΔ modulator Complex Bandpass in Continuous-Time for Multistandard Reception

Modulateur ΣΔ Complexe Passe-Bande à Temps-Continu pour la Réception Multistandard

Résumé

The research that we present in this thesis is in the field of circuit design and systems for scanning multi-standard wideband radio signals. The purpose of this work is the development of new methodologies for the design of analog and mixed VLSI circuits, and low consumption for analog-digital converter (ADC). We propose the use of a complex type continuous-time ΣΔ ADC bandpass for Low-IF architecture. This allows to simplify the analog stage baseband dodging the need for circuits such as the automatic gain controller, the anti-aliasing filter, and filters image rejection. The receiver is more linear and has an adequate degree of integrability for multistandard software radio applications Type Restricted (SDR). The first contribution is to provide an original and fully automated methodology ΣΔ modulator design for reception SDR. A new stabilization strategy based on the placement of the zeros and poles of the loop filter is developed allowing to simplify the passage of time-discrete to continuous-time with a simple correspondence between the areas for integrators and resonators the loop filter. The second contribution is the construction of a generic architecture of the ΣΔ modulator complex continuous-time following an original methodology. The basic elements of this architecture are the two low-pass ΣΔ modulators for I and Q channels in time-continuous. Both filters loops are cross coupled in the polyphase structure, allowing the shift to the intermediate frequency of the receiver. We designed a sizing tool for MATLAB modulators ΣΔ multistandard stable high order continuous-time, low pass, band pass real and complex. The third contribution of this work relates to the proposal for an advanced design methodology VLSI circuits for mixed type ΣΔ ADCs. This design methodology allows a combination of the downlink approaches' Top-down and uplink 'bottom-up', which makes it possible to analyze the design compromises by the concurrent use of the transistor-level circuits and behavioral models. This approach allows to combine both the accuracy and speed of process simulation during the design type of ΣΔ ADCs. Behavioral modeling of the ΣΔ modulator, using the VHDL-AMS language, has allowed us to developed a model library for the consideration of imperfections such as noise, jitter, the loop delay at the behavioral level. To illustrate the methodology proposed design, an example of the verification by the mixed simulation is provided through the design of a quantizer in CMOS technology. The extraction parameters imperfections diagram transistor level has made it possible to enrich the behavioral model and prevent abnormalities causing degradation ΣΔ modulator performance.
Le travail de recherche que nous présentons dans cette thèse s’inscrit dans le domaine de la conception des circuits et systèmes pour la numérisation des signaux radio large bande multistandard. La finalité de ces travaux est l’établissement de nouvelles méthodologies de conception des circuits analogiques et mixtes VLSI, et à faible consommation pour le convertisseur analogique numérique (CAN). Nous proposons l’utilisation d’un CAN de type Σ∆ complexe passe-bande à temps-continu pour l’architecture Low-IF. Ce qui permet de simplifier l’étage analogique en bande de base en esquivant le besoin de circuits tels que le contrôleur de gain automatique, le filtre anti-repliement et les filtres de rejection d’images. Le récepteur est plus linéaire et présente un degré d’intégrabilité adéquat pour les applications multistandard de type Radio logicielle Restreinte (SDR). La première contribution consiste à proposer une méthodologie originale et complètement automatisée de dimensionnement du modulateur Ʃ∆ pour la réception SDR. Une nouvelle stratégie de stabilisation, basée sur le placement des zéros et des pôles du filtre de boucle, est élaborée permettant ainsi de simplifier le passage du temps-discret vers le temps-continu par une simple correspondance entre les domaines pour les intégrateurs et les résonateurs du filtre de boucle. La deuxième contribution concerne la construction d’une architecture générique du modulateur Ʃ∆ complexe à temps-continu en suivant une méthodologie originale. Les éléments de base de cette architecture sont les deux modulateurs Ʃ∆ passe-bas pour les voies I et Q à temps-continu. Les deux filtres de boucles sont en couplage croisé en structure polyphase, ce qui permet le décalage vers la fréquence intermédiaire du récepteur. Nous avons conçu un outil de dimensionnement sous MATLAB pour les modulateurs Σ∆ multistandard stables d’ordre élevés à temps-continu, passe bas, passe- bande réel et complexe. La troisième contribution de ces travaux concerne la proposition d’une méthodologie de conception avancée de circuits mixtes VLSI pour les CANs de type Ʃ∆. Cette méthodologie de conception permet une combinaison des approches descendante ‘Top-down’ et montante ‘Bottom-up’, ce qui rend possible l’analyse des compromis de conception par l’utilisation concurrente des circuits au niveau transistor et des modèles comportementaux. Cette approche permet de faire allier à la fois la précision et la vitesse de processus de simulation lors de la conception des CANs de type Ʃ∆. La modélisation comportementale du modulateur Σ∆, en utilisant le langage VHDL-AMS, nous a permis de développé une bibliothèque de modèles permettant la prise en compte des imperfections tels que le bruit, le jitter, le retard de boucle au niveau comportemental. Afin d’illustrer la méthodologie de conception proposée, un exemple de la vérification par la simulation mixte est fourni à travers la conception d’un quantificateur en technologie CMOS. L’extraction des paramètres des imperfections du schéma au niveau transistor a permit d’enrichir le modèle comportemental et de prévenir les anomalies causant la dégradation des performances du modulateur Σ∆.
Fichier principal
Vignette du fichier
These_jouida.pdf (2.65 Mo) Télécharger le fichier
Loading...

Dates et versions

tel-01260043 , version 1 (21-01-2016)

Identifiants

  • HAL Id : tel-01260043 , version 1

Citer

Nejmeddine Jouida. Modulateur ΣΔ Complexe Passe-Bande à Temps-Continu pour la Réception Multistandard. Micro et nanotechnologies/Microélectronique. Université Bordeaux 1 Sciences et Technologies; École Supérieure des Communications, Tunis, 2010. Français. ⟨NNT : ⟩. ⟨tel-01260043⟩
128 Consultations
205 Téléchargements

Partager

Gmail Facebook X LinkedIn More