Power reduction in digital circuits - TEL - Thèses en ligne Access content directly
Theses Year : 2016

Power reduction in digital circuits

La réduction de consommation dans les circuits digitaux

Jan Láník
  • Function : Author

Abstract

The topic of this thesis are methods for power reduction in digital circuits by reducing average switching on the transistor level. These methods are structural in the sense that they are not related to tuning physical properties of the circuitry but to the internal structure of the implemented logic an d therefore independent on the particular technology. We developed two novel methods. One is based on optimizing the structure of the combinatorial part of a circuit during synthesis. The second method is focused on sequential part of the circuit. It looks for clock gating conditions that can be used to disable idle parts of a circuit and uses formal methods to prove that the function of the circuit will not be altered.
Le sujet de cette thèse est la réduction de consommation dans les circuits digitaux, et plus particulièrement dans ce cadre les méthodes basées sur la réduction de la fréquence de commutation moyenne, au niveau transistor. Ces méthodes sont structurelles, au sens où elles ne sont pas liées à l’optimisation des caractéristiques physique du circuit mais sur la structure de l’implémentation logique, et de ce fait parfaitement indépendantes de la technologie considérée. Nous avons développé dans ce cadre deux méthodes nouvelles. La première est basée sur l’optimisation de la structure de la partie combinatoire d’un circuit pendant la synthèse logique. La seconde est centrée sur la partie séquentielle du circuit. Elle consiste en la recherche de conditions permettant de détecter qu’un sous-circuit devient inactif, de sorte à pouvoir désactiver ce sous-circuit en coupant la branche correspondante de l’arbre d’horloge, et utilise des méthodes formelles pour prouver que la fonctionnalité du circuit n’en serait pas affectée.
Fichier principal
Vignette du fichier
LANIK_2016_archivage.pdf (1.5 Mo) Télécharger le fichier
Origin : Version validated by the jury (STAR)
Loading...

Dates and versions

tel-01432236 , version 1 (11-01-2017)

Identifiers

  • HAL Id : tel-01432236 , version 1

Cite

Jan Láník. Power reduction in digital circuits. Hardware Architecture [cs.AR]. Université Grenoble Alpes, 2016. English. ⟨NNT : 2016GREAM016⟩. ⟨tel-01432236⟩
175 View
253 Download

Share

Gmail Facebook Twitter LinkedIn More