

SPIM

Thèse de Doctorat

 Damien GUILBERT



école doctorale sciences pour l'ingénieur et microtechniques
UNIVERSITÉ DE TECHNOLOGIE BELFORT-MONTBÉLIARD

Tolérance aux défauts et optimisation des convertisseurs DC/DC pour véhicules électriques à pile à combustible

Soutenue le 01/12/2014

Jury

M. Hamid GUALOUS	Rapporteur	IUT de Cherbourg-Manche
M. Gianpaolo VITALE	Rapporteur	CNR, Palerme –Italie
M. Mohamed BENBOUZID	Examineur	Université de Brest
M. Omar BOUHALI	Examineur	Université de Jijel (Algérie)
M. Abdesslem DJERDIR	Directeur de thèse	Université de Technologie de Belfort-Montbéliard
M. Arnaud GAILLARD	Co-encadrant de thèse	Université de Technologie de Belfort-Montbéliard
M. Abdoul N'DIAYE	Co-encadrant de thèse	Université de Technologie de Belfort-Montbéliard
M. Pascal VENET	Examineur	Université Claude Bernard de Lyon

Remerciements

Mes premiers remerciements s'adressent à Messieurs **Abder KOUKAM**, Professeur à l'UTBM et ex-Directeur du laboratoire IRTES-SET, et **Yassine RUICHEK**, professeur à l'UTBM et directeur du laboratoire IRTES-SET, pour m'avoir accueilli au sein de leur laboratoire et également pour leurs encouragements. Je souhaiterais exprimer ma profonde gratitude à Madame **Ariane GLATIGNY**, secrétaire du laboratoire IRTES-SET pour sa gentillesse et sa disponibilité de tous les instants.

Je remercie profondément Monsieur **Abdesslem DJERDIR**, Maître de conférences-HDR et directeur du département Energie de l'UTBM, d'avoir dirigé cette thèse, de m'avoir permis de mener mes travaux de recherche dans les meilleures conditions possibles, pour sa disponibilité de tous les instants, sa gentillesse et ses précieux conseils qu'il m'a témoigné durant toute la durée de la thèse.

Je souhaiterais exprimer mes sincères remerciements à Messieurs **Arnaud GAILLARD**, Maître de conférences à l'UTBM, et **Abdoul N'DIAYE**, Docteur-Ingénieur à l'UTBM, pour avoir encadré cette thèse, pour m'avoir transmis leurs connaissances, expériences et conseils. J'ai beaucoup appris à leurs côtés et j'espère que l'on pourra travailler de nouveau ensemble dans le futur.

Je souhaiterais exprimer mes sincères remerciements à Monsieur **Mohamed BENBOUZID**, Professeur à l'Université de Brest, pour m'avoir fait l'honneur de présider mon jury et également pour sa gentillesse et sa disponibilité qu'il a toujours eu à mon égard depuis notre rencontre lors des journées Jeunes Chercheurs en Génie Electrique (JCGE) en Juin 2013 à Saint-Nazaire.

J'adresse mes remerciements les plus sincères à Messieurs **Hamid GUALOUS**, Professeur à l'IUT de Cherbourg-Manche, et **Gianpaolo VITALE**, Chargé de recherche au CNR de Palerme (Italie), pour l'intérêt qu'ils ont porté à ce travail de thèse en acceptant d'être les rapporteurs de ma thèse et également pour leurs soutiens et leurs conseils concernant mes projets personnels et professionnels.

Je remercie également Messieurs **Omar BOUHALI**, Professeur à l'Université de Jijel (Algérie), et **Pascal VENET**, Professeur à l'Université Claude Bernard de Lyon, pour m'avoir fait l'honneur de participer à mon jury de thèse en tant qu'examineurs, pour leurs retours d'expérience et leurs conseils.

J'aimerais remercier sincèrement Monsieur **David BOUQUAIN**, Maître de conférences à l'UTBM et ex-Directeur du département Energie pour sa gentillesse, sa disponibilité, ses conseils en enseignement qui m'ont beaucoup apporté pendant mes vacances.

Je souhaiterais remercier très chaleureusement toute l'équipe technique du département Energie de l'UTBM, Messieurs **Patrice LUBERDA**, **Abdelmajid NAIMI**, **Minh-Dinh TRAN**, **Hugues OSTERMANN**, **Eric SUGNY**, **Pierre DEBOLT**, **Djelalli LARIOUMLIL** qui ont su créer une atmosphère de travail très agréable et pour m'avoir aidé et encouragé dans mes travaux expérimentaux. Je leur exprime ma plus profonde sympathie et leur souhaite beaucoup de bonheur et de réussite dans leurs vies personnelles et professionnelles futures.

J'adresse mes remerciements les plus profonds à tout l'ensemble du personnel du département Energie de l'UTBM (enseignants-chercheurs, doctorants, secrétaire) pour leurs disponibilités et leurs soutiens qu'ils ont su me témoigner pendant ces trois années de thèse.

Remerciements

J'adresse une pensée particulière à Monsieur **Benjamin BLUNIER**, Maître de Conférences à l'UTBM, qui est décédé le 23 Février 2012. Il a été pour moi une source d'inspiration tant sur la recherche que sur les enseignements.

Je souhaiterais remercier très chaleureusement **Laurence MARY**, **Sabine LANTZ-CRELIER**, **Karine DIEZ**, **Xavier FRANCOIS**, **Fabien HAREL**, **Denis CANDUSSO** pour leurs aides et leurs soutiens de tous les jours. Je remercie également mes collègues du projet MobyPost avec lesquelles j'ai pris beaucoup de plaisir à travailler et à discuter, **Sebastien FAIVRE**, et **Charles HIGEL**.

Vorrei rivolgere un ringraziamento speciale ai miei colleghi Italiani del progetto MobyPost, **Roman KOHLER**, **Marcello**, e **Roberto BIANCHI** per le loro amicizie e per i momenti trascorsi assieme a loro.

Un grand merci à tous mes amis doctorants et post-doctorants du FCLAB, **Mona**, **Zhixue**, **Raffaele**, **Djafar**, **Elodie Pahon**, **Elodie Lechartier**, **Ali**, **Zhongliang**, **Joseba**, **Abdulkader**, **Soichi**, **Pierre**, **Jerôme**, **Raïssa**, **Serge**, **Abdelfatah**, **Simon**, **Mathieu**, **Hamza**, **Javier**, **Daniel**, **Neigel**, **Rosa-Elvira**, **Aïcha**, **Haitham**, **Nathalie**, **Djedjiga**, **Guillaume**. Je leur souhaite beaucoup de bonheur et de réussite dans tous leurs projets personnels et professionnels futurs.

J'aimerais remercier tous mes collègues du conseil scientifique de l'UTBM que j'ai pu côtoyer de Mai 2012 à Mai 2014.

Je tiens aussi à remercier tous ceux qui ont eu la gentillesse d'assister à la soutenance de cette thèse.

Je remercie mes parents **Evelyne** et **Jean-Paul**, mes deux frères **Laurent** et **Michael**, mes grands-mères **Odette** et **Jeannine**, pour m'avoir transmis tous leurs amours et leurs forces depuis ma naissance. Ils m'ont toujours encouragé et soutenu dans la poursuite de mes études. Je leurs serais toujours reconnaissant d'avoir cru en moi.

J'aimerais dédier ce travail de thèse à la mémoire de mon papa, Monsieur **Jean-Paul GUILBERT**, décédé le 16 Octobre 2014.

Sommaire

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

1.1. Introduction	3
1.2. Contexte du sujet de thèse	3
1.2.1. Présentation du projet MobyPost	3
1.2.2. Partenaires industriels du projet	4
1.2.3. Description des phases du projet	6
1.2.3.1. Phase 1 : mesures, calculs et choix technologiques	7
1.2.3.2. Phase 2 : Validation de la chaîne de traction sur bancs expérimentaux.....	9
1.2.3.3. Phase 3 : intégration de la chaîne de traction dans un véhicule prototype.....	10
1.2.3.4. Perspectives	11
1.3. Chaîne de traction du véhicule MobyPost.....	12
1.3.1. Présentation générale.....	12
1.3.2. Choix de l'architecture de la chaîne de traction	15
1.3.3. Composants	16
1.3.3.1. PàC	16
1.3.3.2. Convertisseur DC/DC	23
1.3.3.3. Stockage d'énergie : batteries	24
1.3.3.4. Ensemble moteurs-variateurs	25
1.4. Problématiques et objectifs de la thèse.....	25
1.5. Conclusion.....	26

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

2.1. Introduction	33
2.2. Convertisseurs DC/DC pour des applications PàC	33
2.2.1. Topologie boost classique	33
2.2.2. Topologies non-isolées tolérantes aux défauts	37
2.2.3. Topologies isolées	50

Sommaire

2.3.	Topologies de convertisseur DC/DC avec commutation douce.....	51
2.4.	Etude comparative et synthèse	54
2.5.	Conclusion.....	57

Chapitre 3 : Dimensionnement et commande

3.1.	Introduction	63
3.2.	Dimensionnement et contrôle du convertisseur DC/DC boost entrelacé.....	63
3.2.1	Présentation et choix du nombre de phases du convertisseur DC/DC boost entrelacé .	63
3.2.2	Dimensionnement des composants du convertisseur	82
3.2.3	Modélisation du convertisseur	85
3.2.4	Objectifs et choix du contrôle du convertisseur	87
3.2.5	Conception du contrôle du convertisseur	88
3.2.6	Simulations en vue de la validation du contrôle du convertisseur	90
3.3.	Dimensionnement et contrôle du convertisseur DC/DC boost entrelacé flottant	92
3.3.1	Présentation et choix du nombre de phases du convertisseur entrelacé flottant	92
3.3.2	Dimensionnement des composants du convertisseur	93
3.3.3	Modélisation du convertisseur	96
3.3.4	Conception du contrôle du convertisseur	98
3.3.5	Simulations en vue de la validation du contrôle du convertisseur	98
3.4.	Etude comparative des deux structures	99
3.5.	Conclusion.....	100

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

4.1.	Introduction	107
4.2.	Eléments critiques dans les convertisseurs DC/DC	107
4.3.	Méthodes de détection et des contrôles tolérants aux défauts.....	108
4.3.1.	Introduction	108
4.3.2.	Méthodes de détection et contrôles tolérants aux défauts pour les convertisseurs	110
4.3.3.	Synthèse	117

Sommaire

4.4.	Algorithmes de détection et des contrôles tolérants aux défauts.....	119
4.4.1.	Principes de la méthode de détection pour les défauts de type circuit-ouvert	119
4.4.2.	Principes de la méthode de détection pour les défauts de type court-circuit	127
4.4.3.	Contrôles tolérants aux défauts pour la PàC	131
4.4.4.	Contrôle tolérant aux défauts pour les inductances des convertisseurs DC/DC	136
4.5.	Simulation en vue de validation	139
4.5.1.	Introduction	139
4.5.2.	Résultats de simulation.....	140
4.6.	Conclusion.....	143
Chapitre 5 : Implémentation expérimentale et tests de validation		
5.1.	Introduction	151
5.2.	Présentation de la maquette expérimentale réalisée	151
5.3.	Décalage des signaux de commande et création des défauts avec la carte FPGA	155
5.4.	Validation du contrôle tolérant aux défauts en cas d'assèchement de la membrane...157	
5.5.	Validation des algorithmes de détection pour le convertisseur	161
5.6.	Implémentation et tests de validation et de comparaison des méthodes de détection	176
5.7.	Conclusion.....	184
Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC		
6.1.	Introduction	189
6.2.	Revue des effets de l'ondulation de courant sur la PàC	189
6.3.	Modélisation et validation expérimentale du modèle multi physique de la PàC	191
6.3.1.	Introduction	191
6.3.2.	Validation expérimentale du modèle multi physique de la PàC	192
6.4.	Etude des interactions entre la PàC et les topologies entrelacées	196
6.4.1.	Etude analytique de l'effet d'un mode dégradé sur le convertisseur DC/DC	196
6.4.2.	Etude des interactions entre la PàC et les topologies entrelacées par simulation	199

Sommaire

6.4.3. Etude expérimentale des interactions entre la PàC et les topologies entrelacées.....	204
6.5. Conclusion.....	208

Introduction générale

Les véhicules électriques à batteries, les véhicules électriques hybrides et les véhicules électriques à pile à combustible sont présentés par les spécialistes comme l'alternative la plus efficace, permettant un transport avec de très faibles et même zéro émissions de gaz à effet de serre. Dans le cas des véhicules électriques utilisant comme carburant l'hydrogène, les piles à combustible (PàCs) ont beaucoup à offrir. En effet, les PàCs sont devenus des éléments cruciaux pour la génération de puissance dans les applications automobiles. Depuis le début du 21^{ème} siècle, la PàC à membrane échangeuse de protons, "*Proton Exchange Membrane Fuel Cell (PEMFC)*", a tiré profit d'un intérêt croissant de la part des chercheurs publics et privés en raison de sa densité de puissance élevée, un électrolyte solide, et des fonctionnements à faible température lui permettant un démarrage plus rapide.

Cependant, bien que les véhicules électriques à PàC n'émettent pas de gaz à effet de serre durant le fonctionnement, la production d'hydrogène en amont génère des émissions de CO₂, dépendant fortement de la source d'énergie primaire utilisée. Malgré que l'hydrogène soit l'élément le plus abondant de l'univers, il n'est pas présent à l'état naturel sur Terre. Dans le cadre du projet européen MobyPost (<http://moby-post-project.eu/>), l'hydrogène est produit à partir de l'électrolyse de l'eau utilisant l'énergie électrique produite par des générateurs photovoltaïques. Ceci permet d'annuler l'empreinte carbone lors de la production d'hydrogène et d'assurer un cycle complètement vert de l'énergie en employant l'hydrogène comme seul carburant des véhicules électriques à PàC.

Le véhicule électrique à PàC a besoin d'un grand nombre de composants notamment la PàC, les convertisseurs de puissance (DC/DC et DC/AC), moteur et d'une source auxiliaire de puissance (e.g. batteries ou supercondensateurs). Ce travail de recherche se focalise principalement sur la PàC et son convertisseur DC/DC. En raison de la faible tension produite par une PàC, un convertisseur DC/DC est indispensable afin d'élever cette tension jusqu'au niveau de celle du bus DC. Afin d'être optimaux, ces convertisseurs doivent répondre à de nombreuses problématiques pour les applications véhicules électriques à pile à combustible telles que : faible masse et petit volume, faible coût et réduction de l'ondulation du courant, fiabilité. En effet, la continuité de service de la chaîne de traction reste l'un des défis majeurs pour que les véhicules à PàC puissent accéder au marché grand public de l'automobile. La présence de défauts dans la chaîne de traction conduit à des dysfonctionnements dans les véhicules et ainsi réduire ses performances par rapport aux véhicules conventionnels. Dans la chaîne de traction, les convertisseurs de puissance consomment environ 30% de la puissance mise en jeu (20% pour le convertisseur DC/DC et 10% pour le convertisseur DC/AC). Dans un contexte de véhicule où le réservoir d'énergie embarqué est très limité, il est crucial de gagner tous les points de rendements possibles notamment au niveau du convertisseur DC/DC où la marge d'amélioration semble être la plus intéressante. Le convertisseur DC/DC est l'élément le plus critique dans la chaîne de traction et peut être exposé à des défaillances pendant son fonctionnement. C'est pourquoi, cette dernière doit inclure une topologie de convertisseur DC/DC tolérante aux défauts.

L'objectif de cette thèse est de proposer, dimensionner et contrôler une structure de convertisseur DC/DC tolérante aux défauts pour les véhicules à PàC. Au cours des trois années de travaux, la structure entrelacée 3 phases a été sélectionnée comme la meilleure solution répondant aux contraintes précédemment citées. Des algorithmes de gestion des modes dégradés de ce convertisseur ont été développés et implémentés expérimentalement. A ce titre, l'interaction PàC-convertisseur DC/DC a été étudiée. Une approche théorique, de simulation et expérimentale a été mise en œuvre pour mener à bien ce travail.

Le présent rapport donne les éléments principaux de ces recherches en expliquant les problématiques étudiées, les méthodologies suivies et les résultats obtenus. Il comporte six

Introduction générale

chapitres, une introduction et conclusion générales, trois annexes et la liste des références bibliographiques d'où ces travaux ont été inspirés.

Le premier chapitre présente dans un premier temps le contexte du sujet de thèse : le projet Européen MobyPost. Par la suite, différentes architectures de chaîne de traction d'un véhicule électrique à pile à combustible (PàC) sont expliquées, permettant d'expliquer les raisons du choix de l'architecture utilisée dans le projet MobyPost. Partant de cette architecture, les différents composants de la chaîne de traction sont exposés. Les verrous scientifiques et techniques des véhicules électriques à PàC ainsi que les objectifs de ce travail de recherche ont été donnés.

Le deuxième chapitre donne une vue d'ensemble des convertisseurs DC/DC non-isolés, isolés et avec commutation douce pour des applications PàC. Ces topologies sont comparées afin d'évaluer les topologies les plus appropriées en termes de compacité, de rendement, de réduction de l'ondulation du courant et de la tolérance aux défauts. Des instructions sont définies afin d'aider au choix de la topologie la plus appropriée compte tenu des critères ci-dessus. Ainsi, un tableau de synthèse des topologies présentées permet de dégager le meilleur choix de la topologie la plus adaptée aux véhicules à PàC.

Le troisième chapitre présente les deux topologies entrelacées étudiées dans le cadre de ce travail de recherche. Par la suite, le choix du nombre de phase de chaque topologie est discuté en termes de réduction de l'ondulation de courant et des composants magnétiques, optimisation de l'efficacité énergétique et tolérance aux défauts. Chaque composant du convertisseur DC/DC est dimensionné en se basant sur un cahier des charges donné. Enfin, une étude est portée sur la commande des deux topologies en termes de tolérance aux défauts.

Le quatrième chapitre traite des éléments les plus critiques dans les convertisseurs DC/DC. Un état de l'art des méthodes de détection des défauts et des contrôles tolérants aux défauts des convertisseurs DC/DC est présenté. Des statistiques sont données comme par exemple l'utilisation des contrôles tolérants aux défauts avec les méthodes de détection des défauts et la répartition des différents contrôles tolérants aux défauts utilisés dans la littérature. Enfin, des algorithmes de détection et des contrôles tolérants aux défauts sont développés. Des résultats de simulation sont discutés afin de démontrer l'efficacité des algorithmes développés.

Le cinquième chapitre est consacré à la validation expérimentale des algorithmes de détection associés à des contrôles tolérants aux défauts développés à la fois pour la PàC et le convertisseur DC/DC. Cette validation est basée sur l'association d'une PàC et des convertisseurs DC/DC étudiés. Les algorithmes de détection de défauts associés à des contrôles tolérants aux défauts ont été implémentés sur un système de temps réel de type dSPACE. Les algorithmes proposés sont comparés avec deux algorithmes existants dans la littérature en termes de performances.

Enfin, dans le sixième chapitre, un focus est fait sur l'impact des défauts d'interrupteurs de puissance sur l'interaction PàC et convertisseur DC/DC. Seule la topologie entrelacée classique est étudiée sans appliquer de contrôle tolérant aux défauts. Les résultats sont présentés à partir d'études analytiques, des simulations et des essais expérimentaux entre les deux systèmes. Une meilleure compréhension des effets des modes de fonctionnement défectueux pourra permettre la mise en place de contrôles tolérants aux défauts adaptée aux applications automobiles.

Liste des figures

Fig.1. 1: Concept général « du soleil à la roue » du projet Européen MobyPost.	4
Fig.1. 2: Partenaires Européens du projet MobyPost.	5
Fig.1. 3. Répartition des tâches de l'équipe « chaîne de traction » de l'UTBM.	6
Fig.1. 4: Déroulement des phases du projet.	7
Fig.1. 5: Principe du dimensionnement des composants principaux.	8
Fig.1. 6: (a) profil de conduite, (b) profil de puissance.	9
Fig.1. 7: Banc de test expérimental.	10
Fig.1. 8: Architectures basiques de chaîne de traction de véhicule électrique à PàC.	14
Fig.1. 9: Architecture de la chaîne de traction du véhicule électrique à PàC MobyPost.	16
Fig.1. 10: Système PàC [1.10].	18
Fig.1. 11: Diagrammes en radar de l'état de l'art et objectifs (2017) pour un système PàC de 80kWe : (a) système PàC, (b) stack.	20
Fig.1. 12: Identification des différentes pertes sur la courbe de polarisation.	22
Fig.1. 13: Courbe de polarisation pour le stack d'une PàC de type PEM.	23
Fig.1. 14: Choix du type de convertisseur DC/DC selon les besoins.	23
Fig. 2. 1: Architecture de la topologie boost.	34
Fig. 2. 2: Gain de tension idéale et parfait d'un convertisseur DC/DC boost.	35
Fig. 2. 3: Efficacité énergétique pour différentes valeurs de R_L	35
Fig. 2. 4: Chronogrammes de fonctionnement de la topologie boost.	36
Fig. 2. 5: Convertisseur boost trois niveaux tolérant aux défauts pour un système photovoltaïque (PV).	37
Fig. 2. 6: Topologie de convertisseur DC/DC boost tolérant aux défauts [2.14].	38
Fig. 2. 7: Variations basiques du convertisseur DC/DC boost.	39
Fig. 2. 8: Convertisseur DC/DC boost flottant entrelacé 2 phases.	40
Fig. 2. 9: Convertisseur DC/DC boost entrelacé flottant 4 phases.	41
Fig. 2. 10: Convertisseur DC/DC boost entrelacé flottant en cascade.	41
Fig. 2. 11: Comparaison des gains d'élévation entre les différentes topologies.	42
Fig. 2. 12: Variation du rapport entre l'ondulation de courant de la PàC et l'ondulation de courant d'une inductance de phase en fonction du rapport cyclique.	43
Fig. 2. 13: Topologies de convertisseur DC/DC boost entrelacé : (a) 2 phases, (b) 3 phases, (c) 4 phases.	45
Fig. 2. 14: Variation du rapport entre l'ondulation de courant de la PàC et l'ondulation de courant d'une inductance de phase en fonction du rapport cyclique.	46
Fig. 2. 15: Convertisseur DC/DC boost entrelacé avec circuit à capacités commutées.	47
Fig. 2. 16: Comparaison du gain d'élévation.	47
Fig. 2. 17: Convertisseur DC/DC boost entrelacé avec inductances couplées et capacités commutées.	48
Fig. 2. 18: Convertisseur DC/DC boost entrelacé avec annulation du rapport cyclique pour quelconque valeur de rapport cyclique.	49
Fig. 2. 19: Comparaison du rapport cyclique.	49
Fig. 2. 20: Architecture de convertisseur DC/DC boost entrelacé avec composants magnétiques réduits.	50
Fig. 2. 21: Configurations basiques des convertisseurs DC/DC isolés.	51
Fig. 2. 22: Fonctionnement en forte commutation.	52
Fig. 2. 23: Fonctionnement en commutation douce.	53

Liste des figures

Fig. 3. 1: Topologies proposées : (a) convertisseur DC/DC boost entrelacé 2 phases, (b) convertisseur DC/DC boost entrelacé 3 phases, (c) convertisseur DC/DC boost entrelacé 4 phases.	64
Fig. 3. 2: Ondulation de courant de la PàC suivant le nombre de phases du convertisseur DC/DC boost entrelacé.	67
Fig. 3. 3: Vue de face et de dessus de l'inductance.	68
Fig. 3. 4: Circuit équivalent magnétique de l'inductance.	70
Fig. 3. 5: Réduction de l'énergie stockée et des surfaces associées.	72
Fig. 3. 6: Définitions des pertes par commutation dans un interrupteur de puissance lors du passage à l'état fermé.	74
Fig. 3. 7: Définitions des pertes par commutation dans un interrupteur de puissance lors du passage à l'état ouvert.	75
Fig. 3. 8: Formes d'onde typique illustrant le phénomène de recouvrement inverse d'une diode.	76
Fig. 3. 9: Pertes joules dans l'inductance : (a) topologie boost classique, (b) topologies entrelacées.	79
Fig. 3. 10: Pertes par commutation dans l'interrupteur de puissance : (a) topologie boost classique, (b) topologies entrelacées.	80
Fig. 3. 11: Efficacité énergétique : (a) topologie boost classique, (b) topologies entrelacées.	81
Fig. 3. 12: Schéma équivalent électrique de la topologie boost entrelacée : (a) $0 < t < DT_s$, (b) $DT_s < t < T_s$	82
Fig. 3. 13: Courbe de polarisation de la PàC et sa région de fonctionnement.	83
Fig. 3. 14: Résistance différentielle de la courbe de polarisation de la PàC.	83
Fig. 3. 15: Evolution du gain de tension en fonction du rapport cyclique.	83
Fig. 3. 16: Evolution de la valeur de l'inductance en fonction du rapport cyclique.	84
Fig. 3. 17: Structure du contrôle avec deux boucles de régulation.	88
Fig. 3. 18: Interface de l'outil Sisotool dans le logiciel Matlab/Simulink.	89
Fig. 3. 19: Modèle Simulink du contrôle du convertisseur.	90
Fig. 3. 20: Performances dynamiques de la PàC pour une variation de la charge.	91
Fig. 3. 21: Courants de phase pour une variation de la charge.	91
Fig. 3. 22: Tension du bus DC pour une variation de la charge.	92
Fig. 3. 23: Performances en régime permanent du contrôle du convertisseur.	92
Fig. 3. 24: Architecture du convertisseur DC/DC boost entrelacé flottant.	93
Fig. 3. 25: Schéma équivalent électrique de la topologie boost entrelacée flottante : (a) $0 < t < DT_s$, (b) $DT_s < t < T_s$	94
Fig. 3. 26: Evolution du gain en fonction du rapport cyclique.	95
Fig. 3. 27: Performances dynamiques de la PàC et du convertisseur pour une variation de la charge.	98
Fig. 3. 28: Performances dynamiques du convertisseur pour une variation de la charge.	99
Fig. 3. 29: Performances dynamiques du convertisseur pendant un régime permanent.	99
Fig. 4. 1: Distribution des défaillances pour chaque composant de puissance pour un convertisseur DC/DC.	108
Fig. 4. 2: Schéma général de la gestion des défauts.	109
Fig. 4. 3: Evolution du nombre d'articles sur la détection des défauts d'interrupteur de puissance dans les convertisseurs DC/DC [4.25].	110
Fig. 4. 4: Convertisseur boost trois niveaux tolérant aux défauts pour un système photovoltaïque (PV).	110
Fig. 4. 5: Détection d'un convertisseur DC/DC isolé Full-Bridge [4.11].	111
Fig. 4. 6: Convertisseur Half-Bridge multi-niveau tolérant aux défauts [4.12].	112
Fig. 4. 7: Convertisseurs DC/DC non isolés : (a) convertisseur buck, (b) convertisseur boost, (c) convertisseur buck-boost, (d) convertisseur cuk.	113

Liste des figures

Fig. 4. 8: Comportement du courant dans l'inductance suivant la commande de l'interrupteur de puissance.	114
Fig. 4. 9: Architecture d'un convertisseur DC/DC boost entrelacé composé de trois phases.	114
Fig. 4. 10: Système de conversion de puissance typique d'un véhicule électrique hybride [4.19].	116
Fig. 4. 11: Convertisseur DC/DC Parallel-Connected Single Active Bridge (PCSAB) monté en parallèle [4.21].	117
Fig. 4. 12: Répartition des articles présentant un contrôle tolérant aux défauts associée à une méthode de détection.	118
Fig. 4. 13: Répartition des contrôles tolérants aux défauts par catégorie.	118
Fig. 4. 14: Répartition des défauts étudiés dans chaque article.	118
Fig. 4. 15: Représentation des trois courants de phase du convertisseur dans un plan circulaire.	120
Fig. 4. 16: Représentation des trois courants de phase et des trois nouvelles variables dans un plan circulaire.	120
Fig. 4. 17: Représentation des trois courants de phase et des trois nouvelles variables dans un plan circulaire: (a) défaut circuit-ouvert phase 1, défaut circuit-ouvert phase 2, défaut circuit-ouvert phase 3.	121
Fig. 4. 18: (a) mode sain, (b) mode dégradé (défaut phase 1).	123
Fig. 4. 19: Algorithme de détection des défauts.	124
Fig. 4. 20: Principe de détection des défauts : rapport cyclique D grand.	126
Fig. 4. 21: Principe de détection des défauts : rapport cyclique D petit.	127
Fig. 4. 22: Principe de l'algorithme de détection pour les défauts de court-circuit.	128
Fig. 4. 23: Principe de détection des défauts de court-circuit : rapport cyclique D petit.	129
Fig. 4. 24: Principe de détection des défauts de court-circuit : rapport cyclique D grand.	130
Fig. 4. 25: Vue générale de la PàC utilisée.	133
Fig. 4. 26: Interface du logiciel fourni avec la PàC MES.	134
Fig. 4. 27: Principe de communication entre la PàC, le convertisseur DC/DC et la MicroAutoBox.	134
Fig. 4. 28: Impact sur l'ondulation de courant en cas d'un fonctionnement dégradé.	135
Fig. 4. 29: Principe du contrôle tolérant aux défauts.	135
Fig. 4. 30: Cartographie de la plage de fonctionnement des inductances en mode sain et dégradé pour le convertisseur DC/DC boost entrelacé 3 phases [4.40].	137
Fig. 4. 31: Cartographie de la plage de fonctionnement des inductances en mode sain et dégradé pour le convertisseur DC/DC boost entrelacé flottant 4 phases.	137
Fig. 4. 32: Caractéristique magnétique idéale d'une inductance.	138
Fig. 4. 33: Tracé de l'induction magnétique en fonction du courant pour un mode dégradé des deux topologies étudiées.	139
Fig. 4. 34: Modélisation du contrôle tolérant aux défauts en mode discret.	140
Fig. 4. 35: Résultats de simulation : (a) courants de phase et PàC, (b) variables α , β , γ , (c) signaux de détection.	141
Fig. 4. 36: Effet de l'application du contrôle tolérant aux défauts sur l'ondulation de courant de la PàC.	142
Fig. 4. 37: Résultats de simulation : (a) courants de phase et PàC, (b) signaux de détection.	143
Fig. 5. 1: Banc de test expérimental-PàC et topologies entrelacées : (a) Vue d'ensemble, (b) détails de la topologie entrelacée flottante.	152
Fig. 5. 2: Carte de mesure des courants de phase.	152
Fig. 5. 3: Carte de mesure de la tension du bus DC.	153
Fig. 5. 4: Diagramme de la carte dSPACE DS1104.	153
Fig. 5. 5: Carte d'interface entre dSPACE et la carte FPGA.	154
Fig. 5. 6: Connecteurs de la carte FPGA.	154

Liste des figures

Fig. 5. 7: Connecteurs de la carte FPGA.....	155
Fig. 5. 8: Cartes drivers ARCEL-2108 de la société ARCEL.....	155
Fig. 5. 9: Assignement des entrées et sorties de la carte FPGA.....	156
Fig. 5. 10: Langage de description.....	156
Fig. 5. 11: Programmation en VHDL pour la simulation de défauts avec les boutons poussoirs de la carte FPGA.....	157
Fig. 5. 12: Impacts de d'un défaut d'assèchement de la membrane sur les performances de la PàC : (a) tension et courant de la PàC, (b) résistance et état de la membrane, (c) puissance électrique produite par la PàC.....	158
Fig. 5. 13: Ajout de la MicroAutoBox au banc expérimental.....	159
Fig. 5. 14: Validation du contrôle tolérant aux défauts : (a) tension et courant de la PàC, (b) résistance et état de la membrane, (c) température du stack, (d) puissance électrique produite par la PàC.....	161
Fig. 5. 15: Interface Matlab/Simulink pour le contrôle du convertisseur et l'implémentation des algorithmes de détection.....	162
Fig. 5. 16: Validation de l'algorithme de détection pour des rapports cycliques faibles $0 < D < 0.3$: (a) $D=0.1$, Voie 1 : courant PàC [500A/div], Voie 2 : courant phase 1 [100A/div], Voie 3 : courant phase 2 [100A/div], Voie 4 : courant phase 3 [100A/div], (b) $D=0.2$, (c) $D=0.3$	163
Fig. 5. 17: Validation de l'algorithme de détection pour des rapports cycliques intermédiaires $0.4 < D < 0.6$: (a) $D=0.4$, Voie 1 : courant PàC [500A/div], Voie 2 : courant phase 1 [100A/div], Voie 3 : courant phase 2 [100A/div], Voie 4 : courant phase 3 [100A/div], (b) $D=0.5$, (c) $D=0.6$	164
Fig. 5. 18: Validation de l'algorithme de détection pour des rapports cycliques élevés $0.7 < D < 0.8$: (a) $D=0.7$, Voie 1 : courant PàC [500A/div], Voie 2 : courant phase 1 [100A/div], Voie 3 : courant phase 2 [100A/div], Voie 4 : courant phase 3 [100A/div], (b) $D=0.8$	165
Fig. 5. 19: Equilibre de la tension du bus DC après l'apparition d'un défaut : $D=0.5$, Voie 1 : tension bus DC [100V/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div], (b) $D=0.8$	166
Fig. 5. 20 Validation de l'algorithme de détection pour une valeur de rapport cyclique $D=0.1$: (a) courants de phase, (b) évolution des variables, (c) signal de détection.....	167
Fig. 5. 21: Validation de l'algorithme de détection pour une valeur de rapport cyclique $D=0.2$: (a) courants de phase, (b) évolution des variables, (c) signal de détection.....	168
Fig. 5. 22: Validation de l'algorithme de détection pour une valeur de rapport cyclique $D=0.3$: (a) courants de phase, (b) évolution des variables, (c) signal de détection.....	169
Fig. 5. 23: Validation de l'algorithme de détection pour une valeur de rapport cyclique $D=0.6$: (a) courants de phase, (b) évolution des variables, (c) signal de détection.....	170
Fig. 5. 24: Validation de l'algorithme de détection pour une valeur de rapport cyclique $D=0.7$: (a) courants de phase, (b) évolution des variables, (c) signal de détection.....	171
Fig. 5. 25: Evolution des variables au cours du temps pour un défaut sur la phase 1, $D=0.7$: (a) variable α , (b) variable β , (c) variable γ	172
Fig. 5. 26: Reconfiguration du signal de décalage une fois le défaut de circuit-ouvert détecté sur la phase 1, $D=0.7$: (a) régime transitoire, voie 1 : tension du bus DC [200V/div], voie 2 : courant phase 1 [10A/div], voie 3 : courant phase 2 [10A/div], voie 4 : courant phase 3 [10A/div], (b) régime permanent.....	173
Fig. 5. 27: Effet de la modification du décalage temporel des signaux de commande sur l'ondulation de courant, $D=0.7$: voie 1 : courant PàC [10A/div], voie 2 : courant phase 1 [10A/div], voie 3 : courant phase 2 [10A/div], voie 4 : courant phase 3 [10A/div].....	174
Fig. 5. 28: Effet du contrôle tolérant aux défauts sur l'ondulation de courant comparée à un mode dégradé sans contrôle tolérant aux défauts.....	174

Liste des figures

<i>Fig. 5. 29: Reconfiguration du signal de décalage une fois le défaut de circuit-ouvert détecté sur la phase 2, $D=0.76$: voie 1 : courant PàC [5A/div], voie 2 : courant phase 1 [10A/div], voie 3 : courant phase 2 [10A/div], voie 4 : courant phase 3 [10A/div].</i>	175
<i>Fig. 5. 30: Effet du contrôle tolérant aux défauts sur les courants de phase $D=0.78$: (a) courants de phases, (b) signal de détection du défaut.</i>	176
<i>Fig. 5. 31: Etude des performances de l'algorithme, $D=0.2$: (a) courants de phases, (b) signal de détection du défaut.</i>	177
<i>Fig. 5. 32: Etude des performances de l'algorithme, $D=0.3$: (a) courants de phases, (b) signal de détection du défaut.</i>	178
<i>Fig. 5. 33: Etude des performances de l'algorithme, $D=0.5$: (a) courants de phases, (b) signal de détection du défaut.</i>	178
<i>Fig. 5. 34: Etude des performances de l'algorithme, $D=0.6$: (a) courants de phases, (b) signal de détection du défaut.</i>	179
<i>Fig. 5. 35: Etude des performances de l'algorithme, $D=0.7$: (a) courants de phases, (b) signal de détection du défaut.</i>	180
<i>Fig. 5. 36: Performances de l'algorithme pour des défauts de court-circuit, $D=0.3$ Voie 1 : courant PàC [500A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div].</i>	181
<i>Fig. 5. 37: Performances de l'algorithme pour des défauts de court-circuit, $D=0.4$ Voie 1 : courant PàC [500A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div].</i>	182
<i>Fig. 5. 38: Performances de l'algorithme pour des défauts de court-circuit, $D=0.5$ Voie 1 : courant PàC [500A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div].</i>	182
<i>Fig. 5. 39: Performances de l'algorithme pour des défauts de court-circuit, $D=0.6$ Voie 1 : courant PàC [500A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div].</i>	182
<i>Fig. 5. 40: Performances de l'algorithme pour des défauts de court-circuit, $D=0.7$ Voie 1 : courant PàC [500A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div].</i>	183
<i>Fig. 6. 1: Configuration du banc de test expérimental pour la simulation de l'ondulation de courant.</i>	190
<i>Fig. 6. 2: Schéma bloc de la modélisation multi-physique de la PàC.</i>	191
<i>Fig. 6. 3: Bancs de test des essais expérimentaux : (a) laboratoire, (b) chambre climatique.</i>	192
<i>Fig. 6. 4: Comparaison entre une PàC non conditionnée et conditionnée.</i>	193
<i>Fig. 6. 5: Comparaison entre la courbe de polarisation expérimentale et celle obtenue avec le modèle multi physique développé.</i>	193
<i>Fig. 6. 6: Profil dynamique du courant de charge.</i>	194
<i>Fig. 6. 7: Simulation du modèle avec le profil de charge.</i>	194
<i>Fig. 6. 8: (a) validation du modèle électrique, (b) validation du modèle thermique.</i>	195
<i>Fig. 6. 9: Validation du modèle multi physique par un profil de courant dynamique.</i>	195
<i>Fig. 6. 10: Observation des fonctions de purge et de court-circuit pendant le fonctionnement de la PàC : voie 1 : courant du stack (100A/div), voie 2 : courant phase 1 (100A/div), voie 3 : courant phase 3 (100A/div), Voie 4 : courant phase 3 (100A/div).</i>	196
<i>Fig. 6. 11: Formes d'onde idéales pour un convertisseur boost entrelacé 3 phases : (a) : fonctionnement en mode sain pour $2/3 < D < 1$, (b) : fonctionnement en mode dégradé pour $1/2 < D < 1$.</i>	197
<i>Fig. 6. 12: Evolution de l'ondulation de la tension du bus DC pour un mode sain et dégradé.</i>	199
<i>Fig. 6. 13: Schéma de principe illustrant la génération d'un défaut de type circuit-ouvert.</i>	200

Liste des figures

Fig. 6. 14: Résultats de simulation : (a) tension du bus DC, (b) courant PàC et courants de phase, (c) tension PàC, (d) température PàC.	202
Fig. 6. 15: Puissance instantanée calculée de la PàC : (a) mode sain, (b) mode dégradé.	203
Fig. 6. 16: Consommation hydrogène instantanée calculée de la PàC : (a) mode sain, (b) mode dégradé.	203
Fig. 6. 17: Banc de test réalisé pour cette étude.	204
Fig. 6. 18: Simulation de défauts d'interrupteur de puissance en utilisant les boutons poussoirs de la carte FPGA.	205
Fig. 6. 19: Effet d'un mode de fonctionnement dégradé : (a) voie 1 : courant PàC [10A/div], voie 2: courant phase 1 [10A/div], voie 3 : courant phase 2 [10A/div], voie 4 : courant phase 3 [10A/div], (b) : voie 1 : courant PàC [10A/div], voie 4: tension du bus DC [50V/div].	206
Fig. 6. 20: Effet d'un mode de fonctionnement dégradé sur l'ondulation de courant: (a) voie 1 : courant PàC [10A/div], voie 2: courant phase 2 [10A/div], voie 3 : courant phase 3[10A/div], voie 4 : courant phase 3 [50V/div].	206
Fig. 6. 21: Mesures de données de la PàC: (a) Tension et courant de la PàC, (b) résistance interne et état de la membrane, (c) température du stack.	207

Liste des Tableaux

<i>Tableau 1. 1: Avantages et inconvénients des différentes architectures de chaîne de traction</i>	<i>15</i>
<i>Tableau 1. 2: Caractéristiques de la PàC utilisée.....</i>	<i>21</i>
<i>Tableau 1. 3: Caractéristiques d'une batterie</i>	<i>24</i>
<i>Tableau 2. 1: Comparaison des topologies de convertisseurs DC/DC pour des applications PàC.</i>	<i>55</i>
<i>Tableau 3. 1: Caractéristiques électriques de la topologie boost classique et boost entrelacé.</i>	<i>65</i>
<i>Tableau 3. 2: Spécifications du système.</i>	<i>66</i>
<i>Tableau 3. 3: Ondulation de courant d'entrée en fonction du courant nominal de la PàC pour un convertisseur à N phases.</i>	<i>67</i>
<i>Tableau 3. 4: Détermination des valeurs des inductances et des surfaces associées.</i>	<i>71</i>
<i>Tableau 3. 5: Réduction de l'énergie stockée et des surfaces associées.</i>	<i>73</i>
<i>Tableau 3. 6: Spécification des composants du convertisseur DC/DC boost entrelacé.</i>	<i>85</i>
<i>Tableau 3. 7: Caractéristiques électriques de la topologie boost entrelacée flottante [3.35]</i>	<i>95</i>
<i>Tableau 3. 8: Comparaison des topologies entrelacées.....</i>	<i>100</i>
<i>Tableau 4. 1: Indications pour la détection de la phase défectueuse.....</i>	<i>125</i>
<i>Tableau 4. 2: Indications pour l'état de santé de la PàC.....</i>	<i>133</i>
<i>Tableau 4. 3: Contrôle tolérant aux défauts à appliquer suivant la phase défectueuse [4.40].</i>	<i>136</i>
<i>Tableau 4. 4: Paramètres de simulation et des essais expérimentaux</i>	<i>140</i>
<i>Tableau 5. 1: Synthèse des performances de l'algorithme de détection des défauts de type court-circuit</i>	<i>165</i>
<i>Tableau 5. 2: Synthèse des performances de l'algorithme de détection des défauts de type circuit-ouvert.....</i>	<i>180</i>
<i>Tableau 5. 3: Synthèse des performances de l'algorithme de détection des défauts de type court-circuit</i>	<i>183</i>
<i>Tableau 6. 1 Caractéristiques techniques de la PàC</i>	<i>192</i>
<i>Tableau 6. 2: Caractéristiques du convertisseur DC/DC.</i>	<i>199</i>

Nomenclature

Acronymes

ECU	Unité de Contrôle Electronique.
DOE	Département Américain de l'énergie.
FPGA	Field Programmable Gate Array.
IBC	Convertisseur DC/DC boost entrelacé
ICE	Internal Combustion Engine.
FIBC	Convertisseur DC/DC boost entrelacé flottant.
MEA	Assemblage Electrode Membrane.
PàC	Pile à Combustible.
PEMFC	Pile à combustible à membrane échangeuse de protons.
SLPM	Standard Liter Per Minute.
VHDL	VHSIC Hardware Description Language.

Symboles Romains

A	Surface active de l'électrode (cm^2).
a	Activité.
C	Condensateur (F).
C_{dl}	Capacité double couche de la PàC (F).
C_p	Capacité thermique massique du stack de la PàC ($\text{J mol}^{-1}\text{K}^{-1}$).
D	Dimension.
d	Rapport cyclique du convertisseur.
E_{Nernst}	Tension de Nernst (V).
F	Constante de Faraday (96485 C mol^{-1}).
f_s	Fréquence de commutation (kHz).
i	Densité de courant (A cm^{-2}).
i_{fc}	Courant PàC (A).
i_0	Densité de courant d'échange de référence (A cm^{-2}).
L	Inductance (H).
m_{stack}	Masse total du stack de la PàC (kg).
n	Nombre d'électrons échangés par mole de réactants (2 for the PEMFC).
N	Nombre de phase.
N_c	Nombre de cellules de la PàC.
\dot{N}_{H_2}	Debit d'hydrogène (mol s^{-1}).

Nomenclature

P	Pression des gaz (Pa).
P_{el}	Puissance électrique produite par la PàC (W).
P_{H2}	Valeur de l'énergie de l'hydrogène consommé (W).
P_{sat}	Pression de saturation de la vapeur (Pa).
p_v	Pression partielle de la vapeur (Pa).
\dot{Q}_{chem}	Puissance produite disponible due à la réaction électrochimique (J).
\dot{Q}_{elec}	Energie électrique produite par la PàC (J).
\dot{Q}_{loss}	Pertes de chaleur qui sont principalement transférées par la convection de l'air (J).
\dot{Q}_{net}	Chaleur nette générée par la réaction chimique (J).
$\dot{Q}_{sens+latent}$	Chaleur sensible et latent absorbée pendant le fonctionnement de la PàC (J).
R	Résistance de charge.
R_G	Constante des gaz ($8.314 \text{ J mol}^{-1}\text{K}^{-1}$).
R_m	Résistance équivalente de la membrane ($\Omega.cm^2$).
S	Interrupteur de puissance.
T	Temperature (K).
T_s	Période de commutation du convertisseur DC/DC.
t	Epaisseur de la membrane (μm).
V_{cell}	Potentiel de la cellule (V).
V_{fc}	Tension totale de la PàC (V).
\dot{V}_{H2}	Débit volumétrique de la consommation d'hydrogène (slpm).
v_{mh2}	Volume molaire (lit mol^{-1}) de l'hydrogène aux conditions standards ($P=1\text{atm}$ and $T=15^\circ\text{C}$).

Symboles Grecs

α	Coefficient de transfert des électrons, 0.5 pour l'anode (avec deux électrons impliqué) et $\alpha = 0.1$ à 0.5 pour la cathode.
Δ_H	Valeur max de la chaleur de combustion de l'hydrogène (286kJ mol^{-1}).
η_{fc}	Efficacité énergétique de la PàC (%).
λ	Contenu en eau de la membrane.
σ	Conductivité de la membrane (S cm^{-1}).
τ	Constante de temps (s).

Nomenclature

Exposants

a	Anode.
act	Activation.
c	Cathode.
con	Concentration.
H ₂	Hydrogene.
i	Index.
m	Membrane.
O ₂	Oxygene.
ohm	Ohmique.
v	Vapeur.
s	Notation de Laplace.
sat	Saturation.

Chapitre 1

Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à Pile à combustible

Résumé :

Ce premier chapitre présente dans un premier temps le contexte du sujet de thèse : le projet Européen MobyPost. Par la suite, différentes architectures de chaîne de traction d'un véhicule électrique à pile à combustible (PàC) sont expliquées, permettant d'expliquer les raisons du choix de l'architecture utilisée dans le projet MobyPost. Partant de cette architecture, les différents composants de la chaîne de traction sont exposés. Les verrous scientifiques et techniques des véhicules électriques à PàC ainsi que les objectifs de ce travail de recherche ont été donnés.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

Sommaire du chapitre 1

1.1. Introduction	3
1.2. Contexte du sujet de thèse	3
1.2.1. Présentation du projet MobyPost	3
1.2.2. Partenaires industriels du projet	4
1.2.3. Description des phases du projet	6
1.2.3.1. Phase 1 : mesures, calculs et choix technologiques	7
1.2.3.2. Phase 2 : Validation de la chaîne de traction sur bancs expérimentaux.....	9
1.2.3.3. Phase 3 : intégration de la chaîne de traction dans un véhicule prototype.....	10
1.2.3.4. Perspectives	11
1.3. Chaîne de traction du véhicule MobyPost.....	12
1.3.1. Présentation générale.....	12
1.3.2. Choix de l'architecture de la chaîne de traction	15
1.3.3. Composants	16
1.3.3.1. PàC	16
1.3.3.2. Convertisseur DC/DC	23
1.3.3.3. Stockage d'énergie : batteries	24
1.3.3.4. Ensemble moteurs-variateurs	25
1.4. Problématiques et objectifs de la thèse.....	25
1.5. Conclusion.....	26

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

1.1. Introduction

Afin de faire face à la pollution de l'air, le réchauffement climatique et l'épuisement des ressources pétrolières de la Terre, le transport électrique, incluant les véhicules électriques à batteries, les véhicules électriques hybrides et les véhicules électriques à PàC semble être l'alternative la plus efficace au remplacement des véhicules conventionnels dans le futur en offrant plus de sécurité, en réduisant les nuisances sonores, et en permettant un transport avec de très faibles émissions de gaz à effet de serre. Dans le cas des véhicules électriques utilisant comme carburant l'hydrogène, les Piles à Combustible (PàCs) ont beaucoup à offrir dans le développement des véhicules électriques respectueux de l'environnement. En effet, en offrant de faibles nuisances sonores, et un transport respectueux de l'environnement sans émissions de gaz à effet de serre, les PàCs sont devenus des éléments cruciaux pour la génération de puissance dans les applications automobiles. Par ailleurs, depuis les dernières décennies, la PàC à membrane échangeuse de protons, bien connue sous le nom de *Proton Exchange Membrane Fuel Cell (PEMFC)*, a tiré profit d'un intérêt croissant de la part des chercheurs publics et privés en raison de sa densité de puissance élevée, un électrolyte solide, et des fonctionnements à faible température lui permettant un démarrage plus rapide. Tous ces bénéfices la rendent particulièrement bien adaptée aux applications automobiles.

Afin que les véhicules électriques à PàC puissent remplacer un jour les véhicules conventionnels, de nombreux verrous scientifiques et techniques doivent être levés, particulièrement en termes de fiabilité.

Dans ce premier chapitre, l'objectif dans un premier temps est de présenter le contexte du sujet de thèse dans le cadre du projet Européen MobyPost. Par la suite, une discussion est portée sur les différentes architectures de chaîne de traction existantes dans la littérature concernant les véhicules électriques à PàC. Cette discussion conduit à la présentation de la chaîne de traction choisie et de ses différents composants pour le projet MobyPost. Parmi tous les composants de la chaîne de traction, un focus est donné sur la PàC et le convertisseur DC/DC associé, qui sont fortement liés au sujet de thèse. Dans une dernière partie, les verrous scientifiques et techniques et les objectifs de ce travail de thèse sont clairement énoncés.

1.2. Contexte du sujet de thèse

1.2.1. Présentation du projet MobyPost

Le travail de cette thèse de doctorat a été réalisé au sein du laboratoire IRTES-SET (Institut de Recherche sur les Transports, l'Énergie et la Société, EA 7274) et de la Fédération de Recherche FCLAB (FR CNRS 3539) à l'Université de Technologie de Belfort-Montbéliard (UTBM). Il consiste en l'optimisation et la tolérance aux défauts² des convertisseurs DC/DC pour un véhicule électrique à PàC. Ce sujet de thèse s'inscrit dans le cadre du projet Européen MobyPost « Mobility with Hydrogen for Postal Delivery » [1.1], cofinancé par la commission européenne dans le cadre du 7^{ième} PCRD (Programme Cadre de Recherche et Développement)-2009. La vision du projet est de développer un nouveau concept de mobilité durable. En effet, MobyPost vise à développer une flotte de 10 véhicules électriques alimentés par des PàCs pour des applications de livraison du courrier. L'originalité du projet réside dans la production d'hydrogène. L'énergie est produite en toute autonomie grâce à la construction d'une infrastructure intégrant des panneaux photovoltaïques connectés à des électrolyseurs qui permettront la production d'hydrogène localement. En résumé, une production 100% propre et un véhicule zéro émission de gaz à effet de serre de la production d'hydrogène jusqu'à la roue. Ce

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

projet permet de prendre en considération toute la chaîne de production à la consommation à travers la solution « du soleil à la roue » représentée sur la figure 1.1 ci-dessous.




Fig.1. 1: Concept général « du soleil à la roue » du projet Européen MobyPost.

Par ailleurs, le développement de deux stations de production et de ravitaillement en hydrogène constitue quant à lui un second volet essentiel du projet MobyPost. Ces deux stations ont été construites en Franche-Comté et intégrées à des plateformes existantes, dédiées à la distribution du courrier plus précisément à Audincourt (25) et Lons-le-Saunier (39). Chaque station est constituée d'un générateur photovoltaïque qui alimente un électrolyseur. A la sortie de l'électrolyseur, l'hydrogène est stocké sous forme gazeuse. Ce dernier alimentant la PàC dans le véhicule est stocké à bord dans des réservoirs à hydrures métalliques (stockage basse pression : environ 10 bar). Contrairement au stockage à haute pression (entre 350 et 700 bar) utilisé actuellement, le stockage à basse pression assure plus de sécurité à bord des véhicules. Une fois les réservoirs remplis, le facteur débute sa tournée pour la distribution de courrier, réalisée de manière silencieuse et en ne rejetant que l'eau issue de la transformation de l'hydrogène en électricité à travers la PàC embarquée.

1.2.2. Partenaires industriels du projet

Les partenaires du projet ont été soigneusement sélectionnés afin d'assurer une approche multidisciplinaire qui est crucial pour atteindre les objectifs visés. Le partenariat rassemble un groupe équilibré de compétences qui comprend toute la chaîne de valeur à prendre en compte pour la conception et la fabrication du véhicule et de l'infrastructure. Le projet regroupe neuf partenaires issues de quatre pays européens (Allemagne, France, Suisse et Italie). Cette composition ne résulte pas seulement d'un équilibre d'un point de vue géographique (nord, centrale et sud de l'Europe) mais également du savoir-faire et de l'expertise des différents partenaires pour mener à bien ce projet. La situation géographique des neuf partenaires est montrée sur la figure 1.2.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible



Fig.1. 2:Partenaires Européens du projet MobyPost.

Le consortium se compose de quatre catégories de partenaires : (1) des instituts de recherche, (2) des partenaires industriels, (3) des centres de transfert de technologie et (4) des partenaires de démonstration. Le rôle de chaque partenaire est clairement défini et les complémentarités sont évidentes.

Les instituts de recherche sont des acteurs reconnus dans leur domaine d'expertise respectif :

- Institut Pierre Vernier (IPV).
- Université de Technologie de Belfort-Montbéliard (UTBM) représentée par l'IRTES-SET, l'IFSTTAR et le FCLAB.
- European Institute for Energy Research (EIFER).

Sur le plan industriel, deux PME et deux grandes entreprises sont impliquées dans le développement des véhicules et des infrastructures, qui sont respectivement:

- DUCATI Energia S.p.A (véhicule).
- MES S.A (PàC).
- Mahytec Sarl (réservoirs basses pressions à hydrures métalliques).
- H2Nitidor (électrolyseur);

En ce qui concerne le transfert de technologie, deux partenaires de par leurs longues expériences et leurs réseaux sont inclus dans le consortium :

- IPV.
- Steinbeis-Europa-Zentrum (SEZ).

En outre, l'UTBM et deux partenaires sont principalement responsables des activités de démonstration, de test et de formation ainsi que la sensibilisation à l'utilisation de l'hydrogène dans les véhicules :

- DUCATI Energia comme concepteur du véhicule.
- La Poste comme utilisateur final du véhicule.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

Enfin, l'UTBM a en charge trois tâches résumées ci-dessous :

- 1) La conception, le dimensionnement et l'intégration de la chaîne de traction du véhicule.
- 2) La conception ergonomique du poste de conduite.
- 3) Le design du style extérieur du véhicule.

1.2.3. Description des phases du projet

L'implication des équipes de recherche de l'IRTES-SET dans le projet MobyPost se fait à travers deux équipes du laboratoire Systèmes et Transports (SET). L'équipe Ergonomie et Conception de Systèmes (ERCOS) est responsable de la conception ergonomique du poste de conduite du véhicule ainsi que le design de son aspect extérieur. L'équipe Commande et Conversion de l'Énergie (CCE) quant à elle, apporte ses compétences dans le domaine du génie électrique pour la conception, l'intégration et le test de la chaîne de traction du véhicule. Depuis Avril 2013, l'UTBM assure la coordination du projet en raison du retrait de l'IPV. Dans tous ces travaux, l'équipe CCE collabore étroitement avec l'IFSTTAR au sein de la fédération de recherche FCLAB. Au sein du projet, cette collaboration est dénommée par l'équipe « chaîne de traction ». La figure 1.3 représente la répartition des tâches au sein de cette équipe.




Fig.1. 3. Répartition des tâches de l'équipe « chaîne de traction » de l'UTBM.

Les travaux de l'équipe « chaîne de traction » au cours des trois premières années (Février 2011-Février 2014) du projet se sont déroulés selon les trois phases illustrées ci-dessous :

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible



Fig.1. 4: Déroulement des phases du projet.

1.2.3.1. Phase 1 : mesures, calculs et choix technologiques

Le travail effectué par l'UTBM pendant la période Février 2011-Janvier 2012 se concentrait d'une part sur la conception de la chaîne de traction du véhicule, son intégration dans le futur véhicule MobyPost et le développement de solutions matérielles et logicielles pour le contrôle, la gestion de l'énergie et la supervision. Les principales conclusions de ces travaux sont résumées ci-dessous :

- En s'appuyant sur la description et l'analyse des cycles de conduite mesurés, un pré-dimensionnement de la chaîne de traction du véhicule MobyPost a été effectué. A partir des résultats de simulation obtenus, il a été observé que le poids, le coefficient de traînée aérodynamique, et l'efficacité énergétique de la chaîne de traction influe sur la quantité d'hydrogène (H_2) qui doit être embarquée à bord du véhicule MobyPost.
- Sur la base d'une étude comparative de trois architectures de chaîne de traction (présentées dans la section 1.3), une architecture a été proposée et validée par les partenaires du projet.
- Deux logiciels (i.e. logiciel ADVISOR (Advanced VehIcle SimulatOR), logiciel VEHLIB) ont été développés et sont prêts à effectuer différentes simulations en se basant sur certaines données du véhicule et des composants de la chaîne de traction. Les objectifs des simulations sont donnés ci-dessous :
 - Traiter les cycles de conduite mesurés par La Poste.
 - Dimensionner les sources d'énergie embarquées à bord du véhicule MobyPost.
 - Dimensionner et choisir les différents composants de la chaîne de traction.
 - Développer la gestion d'énergie de la chaîne de traction.
 - Concevoir le convertisseur DC/DC (i.e. continu/continu) de la chaîne de traction.
 - Etudier les fonctionnements en mode dégradé (i.e. en présence de défauts) de la chaîne de traction. Les modes défectueux se concentrent sur les défauts provenant de la PàC (e.g. température de stack excessive).
 - Optimiser le dimensionnement de la chaîne de traction en termes d'efficacité énergétique, poids, et les caractéristiques mécaniques du véhicule.

Afin de dimensionner les composants principaux de la chaîne de traction du véhicule MobyPost (e.g. PàC, batteries), un modèle de véhicule électrique est simulé avec différents cycles de

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

conduite mesurés par La Poste. Le modèle de véhicule utilisé pour aider au dimensionnement des composants considère le comportement d'un véhicule simplifié [1.2]. Le véhicule est considéré comme une masse rigide avec les mêmes dimensions que le véhicule électrique Quadeo utilisé par La Poste pour la livraison de courriers. Les résultats de simulation permettent d'obtenir dans un premier temps la puissance nécessaire pour la première source d'énergie (i.e. PàC) basée sur le fait que la PàC fonctionne à une puissance constante pendant tout le cycle ; dans un second temps la capacité de la seconde source de puissance (i.e. batteries) pour absorber les pics de puissance pendant le cycle est déterminée [1.3]. Le diagramme (Fig. 1.5) explique le principe de dimensionnement des composants principaux de la chaîne de traction. Partant des résultats de simulation avec les cycles de conduite et des caractéristiques mécaniques du véhicule électrique Quadeo, le dimensionnement des sources de puissance embarquées est réalisé.





Fig.1. 5: Principe du dimensionnement des composants principaux.

La figure 1.6 illustre le profil de conduite et le profil de puissance d'une mission de livraison de courrier de La Poste aidant au dimensionnement des composants de la chaîne de traction.


Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

Vitesse (km/h)



(a)

Puissance (W)



(b)

Fig.1. 6: (a) profil de conduite, (b) profil de puissance.

1.2.3.2. Phase 2 : Validation de la chaîne de traction sur bancs expérimentaux

Le travail effectué par l'UTBM pendant la période Février 2012-Mai 2013 portait tout d'abord sur l'intégration de la chaîne de traction dans le véhicule MobyPost à travers les tâches suivantes :

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

- Achats, tests et validation des composants de la chaîne de traction sur différents bancs d'essai disponibles aux plateformes IRTES-SET et FCLAB.
- Intégrer et tester la chaîne de traction avec le véhicule « freeduck » conçu par l'entreprise Italienne DUCATI Energia.
- Conception d'un système supplémentaire pour la gestion de l'échange de chaleur entre la PàC et les réservoirs d'hydrogène.
- Démarrage de l'intégration de la chaîne de traction sur le prototype du véhicule MobyPost. Dans le même temps, l'UTBM continue le suivi du développement du véhicule, de son style et sa conception ergonomique à travers l'équipe ERCOS du laboratoire SET.

La figure 1.7 donne une vue d'ensemble du banc de test expérimental réalisé pour tester les différents composants de la chaîne de traction.




Fig.1. 7: Banc de test expérimental.

1.2.3.3. Phase 3 : intégration de la chaîne de traction dans un véhicule prototype

Le travail effectué par l'UTBM pendant la période Juin 2013-Février 2014 concerne d'une part la poursuite de l'intégration de la chaîne de traction et également les tests sur le prototype « 0 » du véhicule MobyPost à travers les tâches suivantes :

- Conception du schéma électrique (faisceau) et toutes les fixations mécaniques des différents composants de la chaîne de traction (de la PàC jusqu'aux onduleurs).
- Intégration de tous les éléments de la chaîne de traction sur le prototype 0 du véhicule.
- Effectuer tous les tests nécessaires pour valider la chaîne de traction intégrée et le faisceau en mode statique (i.e. le véhicule est à l'arrêt) et le mode de conduite (i.e. le véhicule circulant sur la route).
- Transférer les schémas électriques et les documents associés à l'entreprise DUCATI Energia.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

- Aider l'entreprise MES à l'amélioration de la conception des PàCs et de l'installation à bord du véhicule en se basant sur les essais sur le prototype 0 du véhicule.

La deuxième tâche accomplie par l'équipe CCE pendant cette période consiste à superviser et à assurer le suivi des développements des partenaires.

1.2.3.4. Perspectives

Au cours de la période 2014-2015, deux missions principales sont en charge de l'équipe « chaîne de traction » : l'homologation du véhicule et la mise en service de la flotte des 10 véhicules.

La tâche d'homologation devait être assurée à la base par l'entreprise partenaire DUCATI Energia. Cependant, en raison de la complexité du système d'hydrogène et de la localisation géographique de La Poste et de l'entreprise MaHyTec, l'UTBM a été désigné par le consortium pour assurer la préparation et l'exécution du processus d'homologation des véhicules. Cette dernière sera délivrée par le Centre National de Réception des Véhicules (CNRV) à la base de tests techniques qui seront effectués par l'organisme d'homologation (UTAC) sur le véhicule en utilisant les moyens de tests disponibles au FCLAB. L'homologation proprement dite sera une réception à titre isolée (RTI) de chacun des 10 véhicules MobyPost selon les étapes suivantes :

- DUCATI Energia délivrera une certification européenne des véhicules en tant que véhicules tout-électriques.
- La Poste délivrera 10 cartes d'immatriculations des 10 véhicules tout-électriques.
- La Poste avec le support de l'UTBM, sollicitera le CNRV pour la délivrance des RTI pour les 10 véhicules afin de leur permettre de circuler sur la route en mode hybride hydrogène-électrique. Le rôle de l'UTBM dans cette étape est d'effectuer tous les tests exigés par le CNRV et l'UTAC. Le problème principal dans ce processus vient du fait que la technologie de stockage d'hydrogène par des hydrures métalliques (celle utilisée dans les véhicules MobyPost) n'est pas mentionnée dans la réglementation européenne sur les véhicules à hydrogène à savoir les règlements 79/2009 et 406/2010.

En raison des nombreuses nouvelles technologies à bord du véhicule MobyPost et de la complexité de son système de propulsion, seule l'équipe « chaîne de traction » est apte à mettre en service les véhicules pour La Poste. Ceci se fera à travers les tâches suivantes :

- Assistance à l'industrialisation.
- Formation des futurs utilisateurs des véhicules.
- Mise en service du monitoring des véhicules.
- Analyse des données du terrain pour le retour d'expérience.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

1.3. Chaîne de traction du véhicule MobyPost

1.3.1. Présentation générale

Parmi les technologies existantes de PàC, la PàC à membrane d'échange de protons (i.e. PEMFC) est l'une des technologies les plus prometteuses pour la production d'énergie dans les applications automobiles en raison de son temps de démarrage rapide et un bon rapport poids/puissance. Une cellule de PàC produit une très faible tension de l'ordre de 0.676V à puissance nominale [1.4]. C'est pourquoi, plusieurs cellules sont mises en série afin de former un stack dans l'objectif d'augmenter la tension de sortie. Toutefois, cette tension reste relativement faible pour des applications automobiles où la tension du bus DC est généralement élevée de l'ordre d'une centaine de volts. Par conséquent, un convertisseur statique DC/DC est exigé pour permettre l'interface entre la PàC et le bus DC du véhicule.

Le convertisseur DC/DC a pour rôle d'adapter la tension de sortie de la PàC afin d'atteindre la tension requise sur le bus DC. En effet, la tension délivrée par la PàC est fortement dépendante de la charge. En outre, afin d'être optimaux, les convertisseurs DC/DC doivent répondre à de nombreuses problématiques dans les applications véhicules électriques à PàC en termes de masse, de volume, d'efficacité énergétique, d'ondulation de courant d'entrée et de tolérance aux défauts. Par ailleurs, en raison du faible temps de réponse dynamique de la PàC, une source auxiliaire de puissance (e.g. batteries et/ou supercondensateurs) est exigé pour assister à la propulsion du véhicule durant les phases transitoires et pour absorber l'énergie cinétique pendant les phases de freinage régénératif. Généralement, un convertisseur DC/DC bidirectionnel est nécessaire pour la charge et la décharge de la source auxiliaire de puissance suivant le cas de fonctionnement du véhicule. Ils existent différentes architectures de chaîne de traction de véhicule électrique à PàC [1.5], [1.6], comme illustrées sur la figure 1.8.

Pour l'architecture de la figure 1.8(a), un pack de batteries de faible ou haute tension est connecté directement au bus DC. La batterie est utilisée pour fournir les pics de puissance pendant les phases transitoires en raison du faible temps de réponse dynamique de la PàC. De plus, la batterie permet d'absorber l'énergie électrique pendant les phases de freinage régénératif. La PàC permet de recharger les batteries pendant le fonctionnement du véhicule.

Dans l'architecture de la figure 1.8(b), les batteries ne sont pas connectées directement au bus DC, elles sont connectées par l'intermédiaire d'un convertisseur DC/DC bidirectionnel. Ce convertisseur permet de gérer les flux d'énergie entre les batteries et le bus DC. Cette architecture est plus coûteuse dû à l'ajout du convertisseur et offre une meilleure fiabilité lorsque l'un des convertisseurs DC/DC est défaillant [1.5] pour assurer une continuité de fonctionnement contrairement à une architecture série (figure 1.8(a)).


En ce qui concerne l'architecture de la figure 1.8(c), des supercondensateurs sont utilisés pour fournir les pics de puissance pendant les phases d'accélération du véhicule. Cette architecture permet de réduire drastiquement le nombre de cycle (i.e. charge et décharge) des batteries et donc conduit à prolonger la durée de vie de celles-ci [1.5].

Pour l'architecture de la figure 1.8(d), les batteries sont remplacées par des supercondensateurs associés à un convertisseur DC/DC bidirectionnel afin d'augmenter la compacité de la chaîne de traction comparée à l'architecture sur la figure 1.8(b).


Enfin, l'architecture de la figure 1.8(e) présente un problème de conception intrinsèque. Cette dernière possède un bus de tension DC qui fluctue en raison de la réponse en régime transitoire de la PàC. Quand la tension du bus DC change, le couple maximal que le groupe moteur-variateur peut produire change lui aussi. De ce fait, quand la tension du bus DC diminue, le couple aussi

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

diminue et vice-versa. Par conséquent, afin de maintenir un contrôle optimal du groupe moteur-variateur, le contrôleur doit surveiller en permanence la tension du bus DC et de suivre le couple maximal disponible de telle sorte que le groupe moteur-variateur ne demande pas plus de couple que le bus DC peut fournir [1.5]. Cette architecture a des performances réduites par rapport aux autres architectures car la tension du bus DC est fluctuante pendant le fonctionnement du véhicule.



(a)



(b)

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible




Fig.1. 8: Architectures basiques de chaîne de traction de véhicule électrique à PàC.

Le tableau 1.1 ci-dessous permet de synthétiser les avantages et inconvénients des différentes architectures de chaîne de traction qui ont été présentées précédemment.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

Tableau 1. 1: Avantages et inconvénients des différentes architectures de chaîne de traction

Architecture	Avantages	Inconvénients
Figure 8(a)	-Encombrement réduit -Contrôle simple -Faible coût	-Fiabilité moyenne en cas d'un convertisseur de puissance défectueux
Figure 8(b)	-Meilleure fiabilité en cas d'un convertisseur de puissance défectueux	-Coût -Encombrement supplémentaire dû à l'ajout d'un convertisseur
Figure 8(c)	-Prolongement de la durée de vie des batteries -Meilleure fiabilité en cas d'un convertisseur de puissance défectueux	-Coût -Encombrement
Figure 8(d)	-Augmentation de la compacité de la chaîne de traction avec les supercondensateurs -Amélioration de l'efficacité énergétique	-Coût
Figure 8(e)	-Encombrement réduit -Coût	-Réduction des performances -Complexité de contrôle -Fiabilité en cas de défaut d'un convertisseur

1.3.2. Choix de l'architecture de la chaîne de traction

Afin de choisir la meilleure architecture pour la chaîne de traction du véhicule MobyPost, trois architectures (Fig. 1.8(a), 1.8(b), 1.8(e)) ont été comparées à partir des résultats de simulations. Celles-ci ont été réalisées en utilisant des profils de conduite provenant des missions de livraison du courrier effectuées par La Poste. Les modèles des composants utilisés pour les simulations sont détaillées. Un modèle semi-empirique pour modéliser la PàC [1.7] faisant intervenir les conditions de fonctionnement (e.g. pression, température, humidité relative) a été utilisé. En ce qui concerne le convertisseur DC/DC, un modèle moyen a été utilisé afin d'optimiser le temps de simulation en raison du fonctionnement en haute fréquence de ce convertisseur. Les batteries sont modélisées à partir d'un modèle multi physique (i.e. domaine électrique et thermique) proposé par Watrin et al [1.8]. Le groupe moteur-variateur est modélisé à partir des équations dynamiques permettant de reproduire son fonctionnement. Cinq critères ont été pris en compte dans le choix de l'architecture de chaîne de traction:

- Nombre de convertisseurs DC/DC.
- Encombrement.
- Complexité du contrôle.
- Rendement.
- Fiabilité et coût.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

En analysant les avantages et inconvénients de ces architectures donnés dans le tableau 1, il peut être vu que la première architecture semble être la plus intéressante en raison de sa simplicité, compacité, faible coût et une fiabilité correcte.

La figure 1.9 ci-dessous représente l'architecture retenue pour la chaîne de traction retenue du véhicule MobyPost avec tous ses composants.




Fig.1. 9: Architecture de la chaîne de traction du véhicule électrique à PàC MobyPost.

1.3.3. Composants

Tout d'abord, les chaînes de traction des véhicules électriques à PàC ont besoin d'un grand nombre de composants parmi lesquels la PàC, les convertisseurs de puissance DC/DC et DC/AC, moteur électrique et enfin d'une source auxiliaire de puissance (e.g. batteries ou supercondensateurs). L'objectif de cette partie est de présenter les différents composants de la chaîne de traction et également leurs rôles dans le fonctionnement du véhicule électrique à PàC. Dans le cadre de ce sujet de thèse, l'accent est porté sur la PàC et le convertisseur DC/DC associé.




1.3.3.1. PàC

A) Principe de fonctionnement

Le principe de fonctionnement de la PàC est fort ancien. Celui-ci est attribué à Sir William Grove en 1839, bien qu'il apparaisse que le chimiste allemand Christian F. Schönbein découvrit indépendamment le même effet à peu près en même temps (voire un an avant) [1.7]. Le principe est basé sur la réaction entre deux gaz : l'hydrogène utilisé comme carburant et l'oxygène utilisé comme comburant. Le principe de fonctionnement de la PàC est relativement simple : il peut être décrit comme l'inverse de l'électrolyse. Plus précisément, il consiste à une combustion électrochimique contrôlée entre l'oxygène et l'hydrogène entraînant la production simultanée d'électricité, eau et chaleur suivant la formule générale :



Les réactions électrochimiques dans la PàC se produisent simultanément à l'anode et à la cathode. Les réactions basiques de la PàC sont :



Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

Le fonctionnement de la PàC est très similaire à une batterie. Toutefois, la batterie est un élément de stockage d'énergie, et son énergie maximale est déterminée par la quantité de réactifs (e.g. lithium) qu'elle contient. Par comparaison, la PàC est un appareil de conversion d'énergie, qui produit de l'énergie sous forme d'électricité et de chaleur aussi longtemps que l'hydrogène est fourni.

Un système PàC consiste généralement d'un stack (i.e. association de cellules en série) et a besoin d'un grand nombre d'équipements auxiliaires, pour fournir l'apport d'hydrogène et oxygène, la compression et l'humidification des gaz (e.g. compresseur à air), refroidissement, conditionnement de la puissance électrique à travers les convertisseurs de puissance et contrôle du système. Un schéma général du système PàC est donné en figure 1.10.

Les différents auxiliaires présentés en Fig. 10 sont définis ci-dessous :

1) *Système de fourniture en hydrogène*

L'hydrogène peut être fourni soit par un réservoir d'hydrogène ou à partir d'un réformateur externe. Dans le réservoir, l'hydrogène peut être soit stocké sous des pressions élevées comprise entre 350 et 700 bar (diminution du volume de l'hydrogène en augmentant la pression du gaz suivant la loi physique de Boyle-Mariotte [1.9]), sous forme liquide ou encore dans des hydrures métalliques comme dans le cas du projet MobyPost. Avant que le gaz pénètre dans la PàC, la pression de l'hydrogène doit être contrôlée par un régulateur de pression.

2) *Système de fourniture en oxygène (air)*

L'air fournit au compartiment cathode de la PàC est habituellement compressé via un compresseur d'air. Dans certaines applications (e.g. PEMFC), l'air est humidifié avant d'entrer dans la PàC. Dépendant des technologies de PàC (pression, température), l'arrivée d'air peut être compressée par un moto-compresseur ou par une turbine. Un échangeur de chaleur peut être également ajouté dans le circuit d'alimentation en air, afin de préchauffer l'arrivée d'air.

Dans certaines applications, la PàC peut être alimentée avec de l'oxygène pur stocké en forme compressé. L'utilisation d'oxygène pur permet d'augmenter significativement les performances de la PàC et de se débarrasser du compresseur à air, qui est un appareil de consommation d'énergie réduisant l'efficacité énergétique du système PàC [1.7].

3) *Système de refroidissement*

La réaction électrochimique se produisant à l'intérieur de la PàC génère de la chaleur. Cette dernière doit être évacuée afin de maintenir une température de fonctionnement constante de la PàC. Pour des PàCs de faible puissance, la convection naturelle à la surface de la cellule ou le ventilateur de refroidissement (convection forcée) est suffisante pour évacuer la chaleur. Dans le cas de PàCs de forte puissance, le refroidissement de l'air n'est pas suffisant pour dissiper la chaleur. De là, d'autres systèmes de refroidissement plus complexes, tels que le refroidissement de l'eau, doit être utilisé. Dans des applications PàC à températures élevées, la chaleur évacuée de la PàC doit être réutilisée pour des objectifs de cogénération, formant par conséquent un système communément appelé *Combined Heat and Power (CHP)*.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible




Fig.1. 10: Système PàC [1.10].

4) Convertisseurs de puissance

La tension de sortie de la PàC varie en fonction du courant électrique délivrée (courbe de polarisation). Afin de maintenir une tension de sortie stable, les convertisseurs statiques de puissance sont utilisés comme une interface entre la PàC et la charge. La charge par exemple pourrait être un autre convertisseur de puissance, des composants de stockage d'énergie (batteries, supercondensateurs) ou un moteur électrique.

5) Système de contrôle

Afin d'assurer un fonctionnement correct du système en termes de performances et sécurité, il est nécessaire d'avoir un système de contrôle pour gérer les différents sous-systèmes. Un sous-système de contrôle bien conçu permet à la PàC de fonctionner dans les meilleures conditions de fonctionnement.

B) La technologie PEMFC

L'électrolyte utilisé dans les PàCs de type PEMFC est une membrane à échange d'ions, qui est fabriquée principalement à partir de polymères d'acide perfluorosulfonique (telles que Nafion®). Les PEMFCs fonctionnent à des températures relativement faibles (environ 80°C), possédant une densité de puissance élevée et l'état solide de leurs électrolytes permettent d'éviter le risque de fuites et de corrosions. Tous ces avantages la rendent particulièrement bien adaptée aux applications de transport, où un démarrage rapide est exigé. Par ailleurs, cette technologie est également un candidat prometteur pour la cogénération distribué et pour les sources de puissance portable (e.g. ordinateur, téléphone portable). Cependant, cette dernière possède ses propres inconvénients. En effet, le catalyseur fait en platine (Pt) rend la PàC susceptible d'être contaminé

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

par du monoxyde de carbone (CO), qui empoisonne les sites catalytiques. Elles exigent également une gestion du refroidissement et de l'eau afin de fonctionner dans de bonnes conditions. En effet, les membranes doivent être gardées dans un bon niveau d'hydratation afin de garder une conductivité protonique optimale [1.7]. Si cette condition n'est pas respectée, il y'a un risque que les membranes se détériorent, qui pourraient conduire à la dégradation de la PàC elle-même.

C) Les défis techniques dans les applications automobiles


Dépendant de l'application où la PàC est employée, ils existent différents défis techniques pour la commercialisation des PàCs. Dans cette partie, seuls les défis techniques liés aux applications de transport sont traités. Ceux-ci ainsi que les objectifs à atteindre dans les applications de transport sont donnés par le département de l'énergie (DOE pour Department Of Energy) des Etats-Unis [1.11].

Le coût et la durabilité sont les défis majeurs pour la commercialisation des PàC. Le coût des systèmes PàC doit être réduit afin qu'ils soient compétitifs avec les moteurs à combustion interne, communément appelés *Internal Combustion Engines* (ICEs). A l'heure actuelle, ceux-ci coûtent environ 25-35\$/kW (état de l'art-Août 2011) [1.11] ; tandis qu'un système PàC, incluant tous les auxiliaires, coûte 47\$/kW (état de l'art-2012) [1.12]. Ce dernier doit coûter moins de \$30/kW afin que cette technologie soit compétitive. Une importante partie du prix des PàCs de type PEM, provient des catalyseurs en métal précieux (e.g. platine) qui sont actuellement utilisés à l'anode et à la cathode pour les réactions électrochimiques [1.11], [1.12]. De plus, les systèmes PàC exigent d'être aussi durables et fiables que les moteurs automobiles actuels. De là, la durée de vie doit être étendue jusqu'à 5000h (environ 241.000 km) avec moins de 10% de pertes de performances à la fin de sa vie.


Les PàCs doivent être capables de démarrer et de fonctionner dans une gamme complète de conditions environnementales extérieures (-40° à 40°C). Dans ces conditions environnementales externes, le temps de démarrage à 50% de la puissance nominale (80kWe) doit être aussi petit que possible : 30s à -20°C et 5s à 20°C. Par ailleurs, les membranes sont des composants critiques du stack d'une PàC et doivent être capable de fonctionner dans une gamme complète de conditions de fonctionnement de température et d'humidité. Les membranes actuellement commercialisées ont besoin d'humidification. Une humidification externe ajoute un coût et de la complexité au système. La durée de vie des catalyseurs est également un défi et peut être compromise par la dissolution et le frittage du platine. Enfin, le poids et le volume des systèmes PàC actuels doivent être réduit drastiquement afin de rejoindre les exigences de compacité automobile qui s'appliquent à la fois pour la PàC et également pour les composants auxiliaires tels que le compresseur, humidificateurs, pompes, stockage de l'hydrogène, convertisseur DC/DC, etc...

Les objectifs du DOE et également l'état de l'art sont résumés dans des diagrammes en radar sur la figure 1.11 à la fois pour le système PàC (i.e comprenant le stack et les auxiliaires) et le stack lui-même [1.11], [1.12].

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible



(a)



(b)

Fig.1. 11: Diagrammes en radar de l'état de l'art et objectifs (2017) pour un système PàC de 80kWe : (a) système PàC, (b) stack.

D) Caractéristique statique (courbe de polarisation)

La PàC qui est utilisée dans le véhicule MobyPost a une puissance électrique de 1kW et est composée de 40 cellules afin de former un stack. Certaines données de la PàC de l'entreprise suisse MES sont données ci-dessous :

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

Tableau 1. 2: Caractéristiques de la PàC utilisée

Configuration du stack	
Technologie de PàC	PEMFC
Nombre de cellules	40 Cellules
Alimentation en hydrogène	99,99% hydrogène sec
Pression nominal d'alimentation en hydrogène	0,5Bar=500kPa
Alimentation en air	Air ambiant
Pression en air	Pression ambiante
Refroidissement	Refroidi via un ventilateur d'air
Masse	5,2kg
Caractéristiques et conditions de fonctionnement	
Puissance nominale de sortie	1kW
Courant à puissance nominale	42A
Tension à puissance nominale	26V
Plage de tension	24-36V
Température ambiante de fonctionnement	0-35°C
Humidité relative de fonctionnement	30-80%
Chaleur dissipée à puissance nominale	1kW

La courbe de polarisation (i.e. caractéristique de la tension tracée en fonction du courant) est la caractéristique la plus importante, qui permet de caractériser le fonctionnement et les performances de la PàC. Lorsque le courant débité par la PàC augmente, cela conduit à une chute de tension. Cette chute de tension est due à des pertes irréversibles. Ces pertes peuvent être classifiées en trois catégories [1.7], [1.13]:

- **Pertes d'activation** sont dues à la lenteur de la réaction électrochimique ayant lieu à la surface des électrodes. Elles dépendent des réactions électrochimiques, de la matière et la microstructure du catalyseur, des activités des réactifs et faiblement sur la densité de courant.
- **Pertes ohmiques** sont causées par deux phénomènes :
 - La résistance des matériaux au passage des électrons
 - La résistance de l'électrolyte au passage des ions

Les pertes ohmiques sont proportionnelles à la densité de courant (A/cm^2) et dépendent de la sélection des matériaux, de la géométrie du stack et de la température.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

- **Pertes par concentration (transport de masse)** sont le résultat des variations de concentration des réactifs à la surface des électrodes. Ces pertes dépendent fortement de la densité de courant, de l'activité des réactifs et de la structure des électrodes.

La figure 1.12 ci-dessous permet d'illustrer les différentes pertes sur la courbe de polarisation d'une PàC.




Fig.1. 12: Identification des différentes pertes sur la courbe de polarisation.

Comme le souligne la Fig. 1.12, à faible densité de courant, les pertes d'activation sont dominantes. Les pertes ohmiques qui sont directement proportionnelles à la densité de courant, deviennent ensuite prépondérantes sur une large gamme de densité de courant. Enfin, à des densités de courant élevées, les pertes par concentration deviennent dominantes. Par la suite, les pertes irréversibles sont présentées plus en détail. En tenant compte de ses pertes, la tension délivrée, V_{fc} par la PàC peut être exprimée par :

$$E_{cell} = E_{th} - \sum pertes = E_{th} - \Delta_{act} - \Delta_{ohm} - \Delta_{conc} \quad (1.4)$$

Où E_{th} est la tension idéale de la PàC (mise en évidence sur la Fig. 1.12), bien connue comme tension de Nernst.

L'équation (1.4) modélisant physiquement la courbe de polarisation fait intervenir de nombreux paramètres tels que la pression des gaz, la température et l'humidité relative. Tous ces paramètres ont des effets sur la tension de Nernst et les différentes pertes. De ce fait, en modifiant les conditions de fonctionnement, la forme de la courbe de polarisation change. En effet, suivant les conditions de fonctionnement, la PàC peut être sujette à des défauts tels que l'assèchement ou le noyage de la membrane. En résumé, en faisant varier les conditions de fonctionnement de la PàC, des fautes sur cette dernière peuvent être simulées.

La figure 1.13 ci-dessous montre la tension expérimentale tracée en fonction du courant pour le stack complet de PEMFC (utilisé dans le projet MobyPost) à une température de 23°C.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible




Fig.1. 13: Courbe de polarisation pour le stack d'une PàC de type PEM.

1.3.3.2. Convertisseur DC/DC

Malgré les avantages des PEMFCs énoncés dans la section précédente, certaines problématiques sont toujours en attente, en particulier sur la faible tension produite en sortie de cette dernière. Le nombre de cellules dans un stack est limité ou déterminé par la tension requise du stack. Généralement, la surface active est comprise entre 50 et 300cm² dépendant de l'application et de la puissance de sortie désirée [1.7], [1.13]. Dans le cas de la PàC utilisée dans le projet MobyPost, elle a une puissance de sortie d'1kW et est composée de 40 cellules avec une surface active de 61cm². La tension à vide d'une cellule est égale à 0,9V (i.e. en admettant que la tension de chaque cellule est identique), ce qui correspond à une tension de 36V pour le stack complet (Fig. 1.13). En raison de la faible tension produite par la PàC, un convertisseur DC/DC est indispensable afin d'élever cette tension jusqu'au niveau de tension du bus DC. La figure 1.14 ci-dessous montre la courbe de polarisation expérimentale du stack de la PàC, permettant de déterminer le type de convertisseur DC/DC nécessaire pour correspondre aux exigences de la tension du bus DC et donc de l'application.




Fig.1. 14: Choix du type de convertisseur DC/DC selon les besoins.

Afin d'être optimaux, les convertisseurs DC/DC doivent répondre à de nombreuses problématiques dans les applications véhicule électrique à PàC [1.14], [1.15] :

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

1. Faible masse et petit volume ;
2. Haute efficacité énergétique ;
3. Haute densité de puissance ;
4. Faible coût ;
5. Faible perturbation électromagnétique ;
6. Ondulation de courant réduite afin de prolonger la durée de vie de la PàC.

Alors que les cinq premiers items des problématiques sont liés aux applications automobiles, le dernier item en revanche, s'applique à la PàC. Ces dernières années, de nombreux articles ont été publiés concernant l'impact de l'ondulation du courant des convertisseurs de puissance sur le stack de la PàC [1.16]-[1.20]. En dépit que l'impact sur la durabilité de la PàC n'est à ce jour pas bien comprise, de nombreuses observations ont été rapportés dans la littérature. Suite aux travaux de ces chercheurs, la réduction de l'ondulation du courant est devenue l'une des plus importantes caractéristiques requises pour les applications PàC.

Généralement, le convertisseur DC/DC boost est utilisé comme interface entre la PàC et le bus DC en raison de sa simplicité [1.21]. En effet, en raison de la faible tension produite par la PàC, un convertisseur DC/DC élévateur de tension est nécessaire afin d'adapter les niveaux de tension de la PàC au bus DC. Pour cette raison, ce type de convertisseur est utilisé dans la chaîne de traction du véhicule MobyPost. Toutefois, cette architecture présente de nombreux inconvénients, particulièrement en termes de tolérance aux défauts.

1.3.3.3. Stockage d'énergie : batteries

Le bus DC du véhicule MobyPost est composé d'un pack de 4 batteries Lithium-fer magnésium phosphate (LiFeMgPO_4) de faible tension. Les caractéristiques d'une batterie sont référencées dans le tableau 1.3.

Tableau 1. 3: Caractéristiques d'une batterie

Caractéristique	Valeur
Capacité nominale	110Ah
Tension minimale	10V
Tension nominale	12.8V
Tension maximale	14.6V
Masse	15.8kg
Energie spécifique	89Wh/kg
Energie volumique	139Wh/l

Le choix de cette technologie de batteries s'explique par le fait qu'elle présente un très bon rapport qualité/prix (i.e. 0.9€/Wh) et une durabilité très satisfaisante comprise entre 2000 et 3000 cycles (un cycle correspond à une charge et une décharge) [1.22], [1.23]. L'association des 4 batteries en série permet d'obtenir une tension de 51.2V sur le bus DC. En se basant sur les caractéristiques électriques de la PàC, le rapport d'élévation du convertisseur DC/DC boost ne va pas au-delà de 2 permettant d'optimiser l'efficacité énergétique du convertisseur et donc de la chaîne de traction [1.24]. L'hybridation de la PàC et du pack de batteries présentent de nombreux avantages comme cela a été mentionné dans la présentation des différentes architectures de chaîne de traction d'un véhicule électrique à PàC.

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

1.3.3.4. Ensemble moteurs-varianteurs

Le bus de tension DC permet d'alimenter l'ensemble moteur-varianteurs de la chaîne de traction du véhicule. Cet ensemble est composé de deux convertisseurs DC/AC (i.e. onduleurs) pour l'alimentation de deux moteurs roues. Les onduleurs sont composés d'interrupteurs de puissance de type IGBT permettant de réaliser la traction du véhicule et également la récupération de l'énergie électrique issue des phases de freinage. Cette énergie est absorbée par le pack de batteries situé en amont des onduleurs. Un moteur-roue comprend un moteur synchrone à aimants permanents incorporé dans la roue du véhicule, lequel est capable de propulser ce dernier. L'intérêt principal des moteurs-roues est de se passer des systèmes de transmission et de leurs pertes énergétiques. Cela permet également de libérer du volume dans le véhicule, utilisable pour stocker de l'énergie. L'utilisation du moteur-roue permet aussi un contrôle séparé du couple, ce qui rend possible la réalisation d'un différentiel électrique.

1.4. Problématiques et objectifs de la thèse

Au-delà des problématiques pour les convertisseurs DC/DC présentées dans la section 1.3.3.2, la fiabilité et la continuité de service des chaînes de tractions restent des préoccupations majeures afin que les véhicules électriques puissent accéder au marché grand public de l'automobile [1.15]. En effet, la présence de défauts dans les chaînes de traction peut conduire à des dysfonctionnements dans les véhicules et ainsi réduire ses performances par rapport aux véhicules conventionnels. Dans l'hypothèse où des défauts électriques se produisaient, les chaînes de traction des véhicules électriques à PàC devraient inclure des topologies et/ou contrôles tolérants aux fautes pour les différents convertisseurs DC/DC et DC/AC [1.25]. Un contrôle tolérant aux défauts peut-être définie comme la capacité à compenser les défauts de manière à qu'ils ne conduisent pas à des défaillances du système et à la réduction des performances du véhicule électrique [1.26]. Cependant, des topologies et contrôles tolérants aux fautes pour des convertisseurs DC/AC ont été largement étudiés dans la littérature [1.27]-[1.31]. C'est pourquoi, ce travail de recherche se focalise essentiellement sur les topologies de convertisseur DC/DC.

Dans la chaîne de traction, les convertisseurs de puissance consomment environ 30% de la puissance mise en jeu (20% pour le convertisseur DC/DC et 10% pour le convertisseur DC/AC). Dans un contexte de véhicule où le réservoir d'énergie embarqué est très limité, il est crucial de gagner tous les points de rendements possibles notamment au niveau du convertisseur DC/DC où la marge d'amélioration semble être la plus intéressante. Idéalement, le convertisseur DC/DC doit avoir le moins de pertes possible, conduisant à un meilleur rendement [1.25]. Le rendement du convertisseur DC/DC doit être typiquement plus élevé que 94% [1.15]. Pendant les fonctionnements defectueux (i.e. présence de défauts), le rendement du convertisseur DC/DC peut être fortement impacté.

Enfin, la réduction de l'ondulation de courant à l'entrée du convertisseur DC/DC est l'une des exigences les plus importantes requises pour les applications véhicule électrique à PàC. Des recherches conduites à la Fédération de Recherche FCLAB sur l'impact de l'ondulation de courant à haute fréquence (i.e. entre 1 et 5 kHz) sur la PàC [1.16], [1.18] ont permis de montrer que l'ondulation de courant entraîne des dégradations sur les potentiels des cellules à long terme. Dans les convertisseurs DC/DC, la réduction de l'ondulation de courant est généralement associée à l'ajout de volume, masse et la réduction du rendement. C'est pourquoi, il est très important d'optimiser son dimensionnement.

En regard du projet Mobypost et de la chaîne de traction retenue, le travail de thèse consiste dans un premier temps à réaliser une recherche bibliographique sur les topologies de convertisseur DC/DC pour des applications PàC. En s'appuyant sur ce travail préliminaire, l'objectif est de

Chapitre 1 : Challenges scientifiques et techniques des chaînes de traction des véhicules électriques à pile à combustible

faire ressortir les topologies de convertisseur DC/DC qui répondent aux problématiques des véhicules électriques à PàC, particulièrement en termes d'efficacité énergétique et de tolérance aux défauts.

Dans un deuxième temps, les éléments les plus critiques dans les convertisseurs DC/DC sont introduits. Le travail de thèse se concentre sur un élément en particulier (i.e. interrupteur de puissance) du convertisseur DC/DC, en raison de l'intérêt croissant de la communauté scientifique internationale pour la détection des défauts de ce composant. De plus, une première revue est donnée concernant les méthodes de détection existantes associées aux contrôles tolérants aux défauts pour les convertisseurs DC/DC.

Ensuite, il sera question de développer des algorithmes de détection proposés pour les défauts d'interrupteur de puissance de type circuit ouvert et court-circuit et également des stratégies tolérantes aux défauts associées afin d'optimiser le fonctionnement de la PàC et du convertisseur DC/DC. Ces algorithmes de détection sont validés dans un premier temps par simulation.

Enfin, le travail prévoit la réalisation d'un banc expérimental comprenant une PàC et le convertisseur DC/DC étudié. L'objectif dans un premier temps est d'étudier les interactions entre la PàC et le convertisseur DC/DC en cas de défaut d'interrupteur de puissance. Ensuite, le travail consiste à implémenter les algorithmes de détection et stratégies tolérantes aux défauts développés dans un système de développement temps réel afin de valider leurs fonctionnements et leurs performances pour différents points de fonctionnement.

1.5. Conclusion

Après avoir introduit le projet Européen MobyPost et l'architecture de la chaîne de traction choisi, la dernière partie du chapitre consistait à énumérer les verrous scientifiques et techniques à la fois sur la PàC et le convertisseur DC/DC. La fiabilité et la continuité de service des chaînes de tractions restent de nos jours des préoccupations majeures afin que les véhicules électriques puissent accéder au marché grand public de l'automobile. La présence de défauts dans les chaînes de traction peut conduire à des dysfonctionnements dans les véhicules et ainsi réduire ses performances par rapport aux véhicules conventionnels. En général, les convertisseurs DC/DC boost sont choisis pour conditionner l'énergie entre la PàC et le bus DC. Cependant, comme cette topologie ne présente pas de degrés de liberté, l'apparition d'un défaut compromettrait son fonctionnement et également le fonctionnement de la chaîne de traction utilisé dans le projet MobyPost, qui présente une fiabilité moyenne en cas de défauts.

Pour éviter l'arrêt du fonctionnement du véhicule, des topologies et/ou contrôles tolérants aux défauts doivent être utilisés dans les chaînes de traction. En raison d'une présence importante des topologies et contrôles tolérants aux fautes pour des convertisseurs DC/AC dans la littérature, ce travail de thèse se focalise essentiellement sur les convertisseurs DC/DC. De plus, le rendement du convertisseur peut être compromis pendant les fonctionnements défectueux et donc peut conduire à une baisse d'autonomie du véhicule. C'est pourquoi, le rendement doit être optimisé à travers le dimensionnement de ces composants. Enfin, les objectifs de la thèse ont été donnés permettant de dessiner la ligne directrice de ce travail de recherche.

Dans le chapitre 2, des architectures de convertisseurs DC/DC pour des applications PàC sont présentées. L'objectif est de les comparer en se basant sur les problématiques actuelles des véhicules électriques à PàC. Cette comparaison pourra permettre de choisir les topologies les plus adaptées en termes d'efficacité énergétique et de tolérance aux défauts afin de poursuivre ce travail de recherche.

Références du chapitre 1

- [1.1] MobyPost, “Mobility with Hydrogen For Postal Delivery”, Juin 2014, disponible en ligne: <http://mobyproject.eu/>
- [1.2] M. Jain, C. Desai, N. Kharm, S. Williamson, “Optimal powertrain component sizing of a fuel cell plug-in hybrid electric vehicle using multi-objective genetic algorithm”, in: *Proceedings of the 35th Conference of IEEE Industrial Electronics, IECON’09*, 2009, pp. 3741-46.
- [1.3] S. Faivre, A. Ravey, D. Guilbert, A. N’Diaye, A. Gaillard, D. Bouquain, A. Djerdir, “Design and experimental validation of MobyPost vehicle’s powertrain”, in: *Proceedings of International Conference on Fundamentals and Development of Fuel Cells(FDFC 2013)*, 2013, Karlsruhe.
- [1.4] DOE, “DOE Fuel Cell Technologies Program Record”, U.S. Department of Energy, September 2012, disponible en ligne: http://www.hydrogen.energy.gov/pdfs/12020_fuel_cell_system_cost_2012.pdf
- [1.5] S.M. Naylor, V. Pickert, D.J. Atkinson, “Fuel cell Drive Train Topologies-Computer Analysis of Potential Systems”, in: *Proceedings of the 3rd IET International Conference on Power Electronics, Machines and Drives*, 2006, pp. 398-403.
- [1.6] G. Dawei, J. Zhenhua, L. Qingchun, “Performance Comparison of Different Fuel Cell Vehicle Power Trains”, in: *Proc. Of IEEE Vehicle Power and Propulsion Conference (VPPC’08)*, 2008, pp. 1-5.
- [1.7] F. Barbir, “PEM Fuel Cells: Theory and Practice”, Elsevier Academic Press, 2005.
- [1.8] N. Watrin, R. Roche, H. Ostermann, B. Blunier, A. Miraoui, “Multiphysical Lithium-Based Battery Model for Use in State-of-Charge Determination”, *IEEE Transactions on Vehicular Technology*, Vol. 61, Iss. 8, 2012, pp. 3420-3429.
- [1.9] N. Marquardt, “Introduction to the principles of Vacuum Physics”, University of Dortmund, 44221 Dortmund, Germany.
- [1.10] B. Blunier, A. Miraoui, “Air management in PEM fuel cells: State-of-the-art and perspectives”, in: *Proceedings of IEEE Electrical Machines and Power Electronics (ACEMP’07)*, 2007, pp. 245-254.
- [1.11] DOE, “Hydrogen, fuel cells and infrastructure technologies program, multi-year research, development and demonstration plan”, U.S. Department of Energy, December 2013, disponible en ligne: http://www1.eere.energy.gov/hydrogenandfuelcells/mypp/pdfs/fuel_cells.pdf
- [1.12] DOE, “DOE Fuel Cell Technologies Program Record”, U.S. Department of Energy, September 2012, disponible en ligne: http://www.hydrogen.energy.gov/pdfs/12020_fuel_cell_system_cost_2012.pdf
- [1.13] J. Larminie, A. Dicks, “Fuel Cell Systems Explained (Second Edition)”, Wiley, 2003.
- [1.14] Y. Song, “Analysis and design of high frequency link power conversion systems for fuel cell power conditioning”, PhD thesis, Texas A&M University, 2004.
- [1.15] DOE, “2013 DOE Vehicle Technologies Office Annual Merit Review”, U.S. Department of Energy, May 2013, disponible en ligne:

Références du chapitre 1

http://energy.gov/sites/prod/files/2014/04/f14/2013_amr_03.pdf

- [1.16] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, “Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling”, *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [1.17] G. Fontes, C. Turpin, S. Astier, T. Meynard, “Interactions between fuel cell and power converter: Influence of current harmonics on a fuel cell stack”, *IEEE Transactions Power Electronics*, Vol. 22, Iss. 2, 2007, pp. 670-678.
- [1.18] B. Wahdame, L. Girardot, D. Hissel, F. Harel, X. François, D. Candusso, M.C. Pera, L. Dumercy, “Impact of power converter current ripple on the durability of a fuel cell stack”, in *Proceedings of IEEE International Symposium on Industrial Electronics (ISIE'08)*, 2008, pp. 1495-1500.
- [1.19] R.S. Gemmen, “Analysis for the effect of inverter ripple current on fuel cell operating condition”, *J. Fluids Eng*, Vol. 125, Iss. 3, 2003, pp. 576-585.
- [1.20] W. Choi, P.N. Enjeti, J.W. Howze, “Development of an equivalent circuit model of a fuel cell to evaluate the effects of inverter ripple current”, *Journal of Power Sources*, Vol. 158, Iss. 2, 2007, pp. 670-678.
- [1.21] X. Yu, M.R. Starke, L.M. Tolbert, B. Ozpineci, “Fuel cell power conditioning for electric power applications: a summary”, *IET Electric Power Applications*, Vol. 1, Iss. 5, 2007, 643-656.
- [1.22] Comparaison des différentes technologies de batterie lithium, plomb, Juillet 2014, disponible en ligne : <http://www.masolise.com/PBCPPlayer.asp?ID=1305747>
- [1.23] Comparison of battery types, Août 2014, disponible en ligne : http://en.wikipedia.org/wiki/Comparison_of_battery_types
- [1.24] R.W. Erickson, D. Maksimovic, “Fundamentals of Power Electronics: Second Edition”, Kluwer Academic Publishers, Janvier 2001.
- [1.25] D. Guilbert, A. Gaillard, A. N’Diaye, A. Djerdir, “Comparaison de topologies de convertisseurs DC/DC entrelacées en cas de défauts d’interrupteurs de puissance pour véhicule électrique à PàC”, *La Revue 3E.I*, n°74, Octobre 2013, pp. 49-57.
- [1.26] R. Isermann, “Fault-Diagnosis Applications, Model-based condition monitoring: actuators, drives, machinery, plants, sensors, and fault-tolerant systems”, Springer, 2011.
- [1.27] S. Karimi, A. Gaillard, P. Poure, S. Saadate, “FPGA-based Real-Time Power Converter Failure Diagnosis for Wind Energy Conversion Systems”, *IEEE Transactions on Industrial Electronics*, Vol. 55, Iss. 12, December 2008, pp. 4299-4308.
- [1.28] S.S. Moosavi, A. Djerdir, Y. Aït-Amirat, D. A. Khaburi, “Fault Detection In 3-Phase Traction Motor Using Artificial Neural Networks”, *IEEE Transportation Electrification Conference and Expo (ITEC)*, 2012, pp. 1-6.
- [1.29] S. Kwan-on, L. De Lillo, L. Empringham, P. Wheeler, “Fault-tolerant matrix converter motor drives with fault detection of open switch faults”, *IEEE Transactions Industrial Electronics*, Vol. 59, 2012, pp. 257-268.

Références du chapitre 1

- [1.30] S. S. Moosavi, A. Djerdir, Y. Aït-Amirat, D. A. Khaburi, “Artificial Neural Networks Based Fault Detection In 3-Phase Pmsm Traction Motor”, *IEEE International Conference on Electrical Machines (ICEM'2012)*, 2012, France.
- [1.31] W. Sleszynski, J. Nieznanski, A. Cichowski, “Open-Transistor fault diagnostics in voltage-source inverters by analyzing the load currents”, *IEEE Transactions Industrial Electronics*, Vol. 56, No. 11, 2009, pp. 4681-4688.

Chapitre 2

Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

Résumé :

Dans ce deuxième chapitre, une vue d'ensemble des convertisseurs DC/DC non-isolés, isolés et avec commutation douce pour des applications pile à combustible est présentée. Ces topologies sont comparées afin d'évaluer les topologies les plus appropriées en termes de compacité, de rendement, de réduction de l'ondulation du courant et de la tolérance aux défauts. Des instructions sont définies afin d'aider au choix de la topologie la plus appropriée compte tenu des critères ci-dessus. Ainsi, un tableau de synthèse des topologies présentées permet de dégager le meilleur choix de la topologie la plus adaptée aux véhicules à PàC.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

Sommaire du chapitre 2

2.1. Introduction	33
2.2. Convertisseurs DC/DC pour des applications PàC	33
2.2.1. Topologie boost classique	33
2.2.2. Topologies non-isolées tolérantes aux défauts	37
2.2.3. Topologies isolées	50
2.3. Topologies de convertisseur DC/DC avec commutation douce.....	51
2.4. Etude comparative et synthèse	54
2.5. Conclusion.....	57

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

2.1. Introduction

Le convertisseur DC/DC a pour rôle d'augmenter la tension de sortie de la PàC afin d'atteindre la tension requise sur le bus DC. Afin d'être optimaux, les convertisseurs DC/DC doivent répondre à de nombreuses problématiques dans les applications véhicule électrique à PàC en termes de masse, de volume, d'efficacité énergétique, d'ondulation de courant d'entrée et de tolérance aux défauts. Généralement, un convertisseur DC/DC boost est utilisé pour réaliser l'interface entre une PàC et le bus DC. Cependant, cette architecture présente de nombreux inconvénients. Ne possédant pas de degrés de liberté, cette architecture est non-tolérante aux défauts. En se basant sur l'architecture série de la chaîne de traction qui est actuellement utilisé pour le projet MobyPost, l'apparition d'un défaut dans le convertisseur DC/DC boost compromettrait le fonctionnement du véhicule. C'est pourquoi, depuis ces dernières années, de nouvelles architectures de convertisseur DC/DC ont été proposées afin d'améliorer la fiabilité des chaînes de traction.

Dans ce chapitre, une vue d'ensemble des convertisseurs DC/DC non-isolés, isolés et avec soft-switching pour des applications PàC est présentée. Ces topologies sont comparées et mises en contraste afin d'évaluer les topologies les plus appropriées en termes de compacité, rendement, réduction de l'ondulation du courant et la tolérance aux défauts.

2.2. Convertisseurs DC/DC pour des applications PàC

Des états de l'art sur les convertisseurs DC/DC pour des applications véhicule électrique à PàC ont déjà été reportés dans la littérature. Kabalo et al [2.1] comparent les convertisseurs DC/DC non-isolés et isolés en termes de volume, coût, ondulation de courant et efficacité énergétique sans toutefois prendre en compte la tolérance aux défauts. Bellur et al [2.2] présentent une sélection de convertisseurs DC/DC (non-isolés, isolés et avec soft-switching) pour des applications véhicule électrique en les comparant en termes d'efficacité énergétique et compacité. Enfin, Kawamura et al [2.3] présentent des convertisseurs DC/DC non-isolés élévateurs de tension pour des applications véhicule électrique et les comparent en termes d'efficacité énergétique.

Dans cette partie du rapport, une étude est réalisée sur une sélection de topologies de convertisseur DC/DC tolérantes aux défauts. Par ailleurs, une première étude est portée sur le convertisseur boost qui est généralement utilisée pour les applications PàC [2.4]. Cette étude a pour objectif de mettre en lumière les contraintes de l'utilisation de cette topologie au regard des problématiques actuelles pour les véhicules électriques à PàC.

2.2.1. Topologie boost classique

Généralement, le convertisseur DC/DC boost est utilisé comme interface entre la PàC et le bus DC en raison de sa simplicité [2.4]. L'architecture du convertisseur composée d'une inductance, d'un interrupteur et d'une diode est montrée sur la figure 2.1.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible




Fig. 2. 1: Architecture de la topologie boost.

Cette topologie permet d'élever la tension en sortie de la PàC qui délivre une tension de faible amplitude. Le gain de tension idéale de la topologie boost est le suivant [2.5]:

$$M(D) = \frac{V_{dc}}{V_{fc}} = \frac{1}{1-D} \quad (2.1)$$

En prenant en compte la résistance interne R_L de l'inductance L_1 , le gain de tension réelle est donné par l'expression suivante [2.5]:

$$M(D) = \frac{V_{dc}}{V_{fc}} = \frac{1}{1-D} \left(\frac{1}{1 + \frac{R_L}{R(1-D)^2}} \right) \quad (2.2)$$

Où D est le rapport cyclique et R représente l'ensemble des charges (réseau de bord, moteur de traction et auxiliaires). En se basant sur les équations (2.1) et (2.2), les gains de tension ont été tracés sur la figure 2.2.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible




Fig. 2. 2: Gain de tension idéale et parfait d'un convertisseur DC/DC boost.

Comme le souligne la Fig. 2.2, en prenant en compte la résistance interne, le gain de tension n'est plus infini. Il est limité par le rapport R_L/R . De la même façon, l'efficacité énergétique du convertisseur boost peut être exprimée en fonction du rapport cyclique et du rapport R_L/R [2.5]:

$$\eta = \frac{1}{1 + \frac{R_L}{(1-D)^2 R}} \quad (2.3)$$

La figure 2.3 représente l'efficacité énergétique en fonction du rapport cyclique D .




Fig. 2. 3: Efficacité énergétique pour différentes valeurs de R_L .

Comme le démontre la Fig. 2.3, l'efficacité énergétique chute drastiquement pour des rapports cycliques et des valeurs de résistance R_L élevés.

L'ondulation de courant est l'une des caractéristiques les plus importantes requise pour les convertisseurs DC/DC afin de minimiser les dégradations à long terme sur la PàC [2.6].

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

L'équation suivante exprime l'ondulation de courant pour cette topologie en fonction de la valeur de l'inductance L_l :

$$\Delta i_{fc} = \frac{V_{dc}D(1-D)}{L_l f_s} \quad (2.4)$$

Où V_{dc} représente la tension du bus DC et f_s représente la fréquence de commutation du convertisseur. En s'appuyant sur l'équation (2.4), il peut être vu que la réduction de l'ondulation de courant exige l'utilisation d'inductance avec un large volume, ce qui conduit à l'augmentation du volume global du convertisseur DC/DC ainsi que son prix. En outre, le prix de l'inductance est étroitement lié au volume de l'inductance. En effet, une inductance avec un large volume conduit à un prix plus élevé. Le volume de l'inductance peut être réduit en augmentant la fréquence de commutation du convertisseur, mais cela conduirait à l'augmentation des pertes par commutation des semi-conducteurs de puissance et également aux pertes dans le noyau magnétique de l'inductance. La figure 2.4 représente les formes d'onde de courant de la topologie boost classique en mode de conduction continue [2.5].




Fig. 2. 4: Chronogrammes de fonctionnement de la topologie boost.

Cette topologie présente les avantages suivants [2.5] :

1. Structure simple.
2. Contrôle simple.
3. Faible coût.

Toutefois, cette topologie présente plusieurs inconvénients pour des applications véhicule électrique à PàC [2.5]:

1. Faible rendement pour des gains de tension élevés.
2. Gain d'élévation faible.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

3. Poids et volume de l'inductance (faible compacité).
4. Ondulation de courant élevé.
5. Sensibilité aux défauts (arrêt de fonctionnement).

Comme le convertisseur boost ne possède pas de redondance statique [2.7], si un défaut apparaît sur l'interrupteur, le fonctionnement du convertisseur n'est plus assuré. Ce défaut peut conduire à l'arrêt du véhicule. En raison des inconvénients du convertisseur DC/DC boost, la recherche s'est intensifiée afin de proposer de nouvelles architectures afin de satisfaire les exigences des applications véhicule électrique à PàC [2.8].

2.2.2. Topologies non-isolées tolérantes aux défauts

Afin d'améliorer le gain d'élévation de la topologie boost, différentes topologies ont été proposées dans la littérature [2.9]-[2.12]. Cependant, ces dernières souffrent toujours d'une ondulation de courant élevé afin de garder un volume d'inductance faible. De plus, elles sont non tolérantes aux défauts en l'absence de redondance statique. Ribeiro et al. [2.13] présentent un convertisseur boost trois niveaux tolérant aux défauts pour une application photovoltaïque (Fig. 2.5).




Fig. 2. 5: Convertisseur boost trois niveaux tolérant aux défauts pour un système photovoltaïque (PV).

La tolérance aux défauts est rendue possible grâce à l'ajout d'un triac placé entre le point milieu des deux condensateurs d'entrée et le point milieu des deux interrupteurs de puissances. Le triac permet de reconfigurer la topologie de base en un convertisseur boost deux niveaux. La reconfiguration partielle de l'architecture en un convertisseur Boost deux niveaux en utilisant un triac présente certains inconvénients : réduction de la puissance (environ 30%), élévation de l'ondulation du courant d'entrée du convertisseur, tension plus élevée aux niveaux des interrupteurs (30% de contraintes électriques supplémentaires) [2.13]. En raison de ces inconvénients, cette topologie tolérante aux défauts ne convient pas à des applications véhicule électrique à PàC.

Jamshidpour et al. [2.14] proposent une topologie de convertisseur DC/DC boost tolérant aux défauts (Fig. 2.6) basée sur de la redondance dynamique [2.7]. Dans cet article, une source photovoltaïque et un supercondensateur sont connectés à un bus DC au moyen de deux convertisseurs DC/DC boost. Après la détection d'un défaut sur un interrupteur de puissance (i.e. circuit ouvert et court-circuit), un bras redondant (S_{R1} et S_{R2}) permet d'assurer une continuité de service en commutant les interrupteurs bidirectionnels (i.e. triac) appropriés (T_1 ou T_2).

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible






Fig. 2. 6: Topologie de convertisseur DC/DC boost tolérant aux défauts [2.14].

Il est important de souligner que l'utilisation de la redondance dynamique n'augmente pas seulement le coût, le volume et le poids du convertisseur, mais en même temps détériore la fiabilité globale du système car le taux de défaillance augmente avec plus de composants. C'est pourquoi, cette solution n'est pas envisageable pour les applications véhicule électrique à PàC.

Plusieurs topologies basées sur l'architecture basique du convertisseur DC/DC boost classique ont été proposées [2.15] afin d'améliorer la compacité, le gain de tension et également l'efficacité énergétique. Des modifications basiques apportées au convertisseur DC/DC boost classique sont illustrées sur la Fig. 2.7. Elles permettent de construire des architectures entrelacées tolérantes aux défauts afin d'améliorer le gain d'élevation et minimiser l'ondulation de courant d'entrée.




(a) convertisseur DC/DC boost non flottant




(b) Convertisseur DC/DC boost flottant avec l'inductance et diode placée sur le rail négatif

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible



(c) Convertisseur DC/DC boost flottant avec l'inductance placée sur le rail positif et diode sur le rail négatif



(d) Convertisseur DC/DC boost flottant avec l'inductance placée sur le rail négatif et diode sur le rail positif

Fig. 2. 7: Variations basiques du convertisseur DC/DC boost.

L'association de deux ou plus d'architectures boost entrelacées flottantes permet d'améliorer le gain de tension comparé à la topologie boost classique car les tensions aux bornes des condensateurs s'additionnent. De plus, avec la présence de redondance statique [9], le convertisseur est apte à fonctionner en mode dégradé. Pour toutes ces raisons, les architectures boost flottantes entrelacées conviennent parfaitement aux attentes des applications véhicule électrique à PàC [2.8]. La Fig. 2.8 représente un convertisseur DC/DC boost flottant entrelacé à 2 phases et est construit à partir de la version non flottante du convertisseur boost (i.e. partie haute) et celle flottante (i.e. partie basse) [2.15].

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible




Fig. 2. 8: Convertisseur DC/DC boost flottant entrelacé 2 phases.

Le concept d'entrelacement de cette topologie est garanti par la connexion en parallèle de la version non flottante et flottante du convertisseur DC/DC boost à l'entrée et du décalage des signaux de commande pour les interrupteurs S_1 et S_2 . L'entrelacement permet de réduire l'ondulation de courant d'entrée. De plus, cette topologie permet de réduire les contraintes électriques (i.e. tension et courant) sur les semi-conducteurs de puissance. Le gain d'élévation de cette topologie est donné par la relation suivante :

$$M(D) = \frac{1+D}{1-D} \quad (2.5)$$

Partant de cette architecture, d'autres topologies peuvent être construites. Deux nouvelles topologies sont données sur les figures 2.9 et 2.10. La première est une topologie boost entrelacée flottante composée de 4 phases ; tandis que la deuxième est une topologie boost entrelacée flottante montés en cascade [2.15]. Le nombre de phases d'un convertisseur DC/DC boost entrelacé flottant doit être toujours pair afin de garder un équilibre entre la partie non flottante (i.e. partie haute) et la partie flottante (i.e. partie basse). De plus, en terme de fiabilité, cette architecture est plus robuste comparée à celle avec deux phases. En effet, en perdant une phase du convertisseur sur la Fig. 2.8, cela conduirait à un déséquilibre entre le bus flottant et non-flottant. Par contre, la perte d'une phase de l'une des parties (i.e. flottantes ou non flottantes) pour un convertisseur à 4 phases, pourrait être compensé par l'autre phase située sur la partie défectueuse. Cependant, en gardant l'équilibre du convertisseur, cela conduit à la surcharge d'une phase, créant par conséquent des contraintes électriques supplémentaires en particulier sur les composants magnétiques. Le principe de l'entrelacement flottant et la connexion en cascade est utilisé pour obtenir une topologie de convertisseur DC/DC boost flottant entrelacé en cascade (Fig. 2.10). La connexion en cascade de ce convertisseur permet d'obtenir un gain de tension élevé et une ondulation de la tension du bus DC faible. Le gain de tension de cette architecture est donné par la relation suivante :

$$M(D) = \frac{2}{(1-D_1)(1-D_2)} - 1 \quad (2.7)$$

Où D_1 , D_2 sont les rapports cycliques des étages 1 et 2 respectivement (Fig. 2.10).

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible




Fig. 2. 9: Convertisseur DC/DC boost entrelacé flottant 4 phases.




Fig. 2. 10: Convertisseur DC/DC boost entrelacé flottant en cascade.

La figure 2.11 permet de comparer les gains d'élévation idéaux de la topologie boost classique, des topologies entrelacées flottantes et de la topologie boost entrelacée flottante montée en cascade.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible




Fig. 2. 11: Comparaison des gains d'élévation entre les différentes topologies.

Comme il est possible d'observer sur la Fig. 2.11, les topologies boost entrelacées flottantes permettent d'obtenir des gains d'élévation très élevés comparé à celui d'une topologie boost classique. En travaillant à des rapports cycliques plus faibles, cela permet d'optimiser l'efficacité énergétique de la topologie [2.5].

A partir des Fig. 2.8, 2.9 et 2.10, il est possible d'évaluer la réduction de l'ondulation de courant des topologies entrelacées comparées à la topologie boost classique. Tout d'abord, les expressions mathématiques de l'ondulation de courant d'entrée du convertisseur ont été obtenues en admettant les hypothèses suivantes :

- 1) La résistance parasite de l'inductance est négligeable.
- 2) Les interrupteurs de puissance sont idéaux.
- 3) Les composants magnétiques sont identiques.
- 4) Les commandes des interrupteurs de puissance sont décalées de T_s/N où T_s représente la période de commutation du convertisseur.
- 5) Le convertisseur fonctionne en mode de conduction continue.

Dans la littérature [2.16], le fonctionnement en mode de conduction discontinue d'un convertisseur DC/DC boost entrelacé a été étudié. Le principal inconvénient de ce mode de conduction est la complexité du contrôle du convertisseur en raison de la relation non-linéaire entre le rapport cyclique et la tension du bus DC. Pour cette raison, ce mode de fonctionnement n'est pas étudié dans ce travail de recherche.

Le rapport entre l'ondulation du courant d'entrée et l'ondulation du courant dans une inductance est donné par l'expression suivante :

$$M(D) = \frac{\Delta i_{fc}}{\Delta i_L} \quad (2.8)$$

Δi_L est l'ondulation de courant d'un convertisseur DC/DC boost classique (voir équation (2.4)).

En partant Fig. 2.8, 2.9 et 2.10, la dérivée du courant d'entrée est donnée par l'expression suivante :

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

$$\frac{di_{fc}}{dt} = \sum_{n=1}^{n=N} \frac{di_{Ln}}{dt} \quad (2.9)$$

Le rapport $M(D)$ de la topologie boost entrelacée flottante à 2 phases (Fig. 2.8) et de celle montée en cascade (Fig. 2.10) est donné par les expressions suivantes :

$$M(D) = \begin{cases} \frac{(1-2D)}{(1-D)} \text{ pour } 0 < D < \frac{1}{2} \\ \frac{(2D-1)}{D} \text{ pour } \frac{1}{2} < D < 1 \end{cases} \quad (2.10)$$

De la même façon, le rapport $M(D)$ de la topologie boost entrelacée flottante à 4 phases (Fig. 2.9) est donné par les expressions suivantes :

$$M(D) = \begin{cases} \frac{(1-4D)}{(1-D)} \text{ pour } 0 < D < 1/4 \\ \frac{(4D-1)(2-4D)}{4D(1-D)} \text{ pour } \frac{1}{4} < D < 1/2 \\ \frac{(4D-3)(2-4D)}{4D(1-D)} \text{ pour } \frac{1}{2} < D < 3/4 \\ \frac{4D-3}{D} \text{ pour } \frac{3}{4} < D < 1 \end{cases} \quad (2.11)$$

La variation du rapport $M(D)$ en fonction du rapport cyclique est donnée sur la figure 2.12.




Fig. 2. 12: Variation du rapport entre l'ondulation de courant de la PàC et l'ondulation de courant d'une inductance de phase en fonction du rapport cyclique.

D'une part, en analysant la Fig. 2.12, il peut être observé que l'ondulation de courant de la PàC s'annule pour des rapports cycliques spécifiques, qui sont des valeurs multiples de $1/N$ avec N le nombre de phases du convertisseur. Pour un convertisseur entrelacé flottant à 2 phases, l'ondulation de courant s'annule pour une valeur de rapport cyclique de 0.5 ; tandis qu'un convertisseur entrelacé flottant à 4 phases s'annule pour des valeurs de 0.25, 0.5, 0.75. D'autre part, il est évident que l'ondulation de courant de la PàC est toujours plus faible que l'ondulation

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

de courant dans une inductance, permettant d'augmenter cette dernière et par conséquent diminuer la valeur de l'inductance selon l'équation (2.4). En diminuant la valeur de l'inductance et du courant la traversant, cela permet de réduire son volume, son poids et son coût [2.17]. En s'appuyant sur la Fig. 2.12, il peut-être observé que la topologie entrelacée flottante à 4 phase est le meilleur choix d'un point de vue de la réduction de l'ondulation de courant.

Afin de minimiser l'ondulation de courant d'entrée de la topologie boost entrelacée flottante monté en cascade, une large valeur d'inductance est requise et par conséquent augmente le volume global du convertisseur. Par ailleurs, la fiabilité du convertisseur diminue en utilisant le principe de connexion en cascade. La fiabilité du convertisseur peut-être amélioré en utilisant le principe d'entrelacement, mais cela reviendrait à accroître la complexité du convertisseur.

Comme nous avons pu le voir, les topologies entrelacées flottantes sont construites à partir de différentes versions du convertisseur boost représentées sur la Fig. 2.7. Partant de l'architecture de base (Fig. 2.1) de la topologie boost, il est possible de construire des topologies entrelacées. Ces topologies consistent à relier n convertisseurs boost classique en parallèle partageant un bus DC commun et au décalage des signaux de commande des interrupteurs de puissance (similairement aux topologies entrelacées flottantes). Le décalage dépend du nombre de bras du convertisseur et est égal à T/n où T est la période de commutation du convertisseur.

Les avantages de ces topologies sont énumérés ci-dessous [2.18]:

1. Taille et volume des composants passifs (i.e. inductance) sont réduits.
2. Ondulation du courant d'entrée et l'ondulation du bus DC sont réduits. L'ondulation de courant d'entrée et de la tension de sortie s'annule pour des points spécifiques de rapport cyclique (i.e. $D=a/n$ où $a=1$ à $n-1$) dépendant du nombre de bras du convertisseur.
3. La fréquence de l'ondulation de courant d'entrée est augmentée.
4. Le convertisseur est modulaire. Il améliore la fiabilité du système en raison de la présence de degré de liberté et augmente la puissance du dit convertisseur grâce au montage en parallèle des phases.
5. La gestion thermique est simple. La mise en parallèle des phases permet une meilleure distribution thermique.
6. Les caractéristiques de courant des semi-conducteurs de puissance sont réduites en raison de l'entrelacement du convertisseur.

On peut trouver dans la littérature des convertisseurs DC/DC boost entrelacé comprenant 2 phases [2.18], 3 phases [2.19], [2.20] ou bien encore 4 phases [2.20], [2.21], [2.22]. Les architectures des convertisseurs DC/DC boost entrelacé à 2, 3 et 4 phases sont représentées sur la figure 2.13.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible




Fig. 2. 13: Topologies de convertisseur DC/DC boost entrelacé : (a) 2 phases, (b) 3 phases, (c) 4 phases.

Malgré les avantages apportés par le concept d'entrelacement, les contraintes de tension sur les interrupteurs de puissance et les diodes restent identiques à celles d'un convertisseur DC/DC boost classique, ce qui limite l'efficacité énergétique du convertisseur en raison des pertes par commutation. De plus, ces topologies souffrent d'un gain de tension limité, qui est identique à celui d'un convertisseur DC/DC boost classique (équation (2.2)).

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

Les rapports entre l'ondulation du courant d'entrée et l'ondulation du courant dans une inductance pour la topologie entrelacée à deux phases et celle à 4 phases sont identiques aux topologies entrelacées flottantes (voir équations (2.10) et (2.11)). En ce qui concerne la topologie entrelacée à trois phases, le rapport entre l'ondulation du courant d'entrée et l'ondulation du courant dans une inductance est donné par les expressions suivantes :

$$M(D) = \begin{cases} \frac{(1-3D)}{(1-D)} \text{ pour } 0 < D < 1/3 \\ \frac{(3D-1)(2-3D)}{3D(1-D)} \text{ pour } \frac{1}{3} < D < 2/3 \\ \frac{(3D-2)}{D} \text{ pour } \frac{2}{3} < D < 1 \end{cases} \quad (2.12)$$

Ces expressions ont été obtenues en se basant sur les hypothèses énoncées pour l'évaluation du rapport entre l'ondulation du courant d'entrée et l'ondulation du courant dans une inductance pour les topologies flottantes entrelacées. La variation de ce rapport en fonction du rapport cyclique pour les topologies entrelacées est donnée sur la figure 2.14.




Fig. 2. 14: Variation du rapport entre l'ondulation de courant de la PàC et l'ondulation de courant d'une inductance de phase en fonction du rapport cyclique.

Similairement aux topologies flottantes entrelacées, l'ondulation de courant d'un convertisseur DC/DC boost entrelacé à 3 phases s'annule pour des valeurs de rapport cyclique de 0.33 et 0.66. En s'appuyant sur la Fig. 2.14, on peut observer que la diminution de l'ondulation de courant d'un convertisseur à 3 phases à celui à 4 phases n'est pas très importante ; tandis que la réduction de l'ondulation de courant entre un boost classique et un boost entrelacé à 2 phases est très importante. D'un point de vue de la réduction de l'ondulation de courant, les avantages d'un convertisseur DC/DC boost entrelacé à 4 phases ne sont pas aussi attractifs en raison de sa complexité et à son coût supplémentaire. Par conséquent, le convertisseur DC/DC boost entrelacé à 3 phases se présente comme le meilleur candidat parmi les topologies proposées (Fig. 2.13) en termes de réduction de l'ondulation de courant.

Afin d'améliorer le gain de tension du convertisseur DC/DC boost entrelacé, un circuit à capacités commutées peut être ajouté à celui-ci. La Fig. 2.15 illustre le convertisseur DC/DC boost entrelacé à 2 phases associé à un circuit de capacités commutées [2.23]. Un gain de tension élevé est obtenu par la cellule de capacité commutée. Le gain de tension est donné par l'expression suivante [2.24] :

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

$$M(D) = \frac{(D+1)}{(1-D)} \quad (2.13)$$

Où M représente le nombre d'étages multiplicateurs. Cette architecture présente 1 étage. La comparaison entre le gain d'élévation de cette topologie et celle d'un boost classique est illustrée sur la figure 2.16. Pour un même gain d'élévation, ce convertisseur permet de travailler à des rapports cycliques plus faibles comparés à une topologie boost entrelacé classique, permettant de minimiser les pertes par conduction dans les interrupteurs de puissance [2.23]. Le concept d'entrelacement permet de réduire l'ondulation de courant comme illustré sur la Fig. 2.14. Le gain d'élévation peut être encore augmenté en ajoutant une phase supplémentaire et un circuit de capacités commutées mais cela reviendrait à accroître la complexité du convertisseur et son prix. Malgré que cette topologie soit naturellement tolérante aux défauts, un défaut sur l'une des phases du convertisseur compromettrait son bon fonctionnement en raison de la présence d'un circuit à capacités commutées. L'inconvénient principal de cette architecture est que les semi-conducteurs de puissance continuent de travailler sous des fréquences de commutation élevées, conduisant à des pertes par commutation importantes. De manière similaire à la topologie boost entrelacé classique, l'architecture à capacités commutées souffre d'importantes contraintes de tension.




Fig. 2. 15: Convertisseur DC/DC boost entrelacé avec circuit à capacités commutées.




Fig. 2. 16: Comparaison du gain d'élévation.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

Afin de réduire la taille et le volume des composants magnétiques, les deux inductances séparées dans la Fig. 2.15 peuvent être intégrés avec des inductances couplées [2.24], [2.25].

La figure 2.17 illustre un convertisseur DC/DC boost entrelacé à haut gain d'élévation avec des inductances couplées et des capacités commutées. Les inductances couplées permettent de réaliser une commutation à courant nulle, permettant d'améliorer l'efficacité énergétique du convertisseur. Cependant, plusieurs cellules de capacités commutées sont requises pour obtenir un gain de tension élevé (voir équation (2.13)).

Une autre topologie de convertisseur DC/DC boost entrelacé a été proposée dans la littérature [2.26], qui introduit des améliorations aux performances offertes par les traditionnels convertisseurs DC/DC boost entrelacé. L'architecture du convertisseur est illustrée sur la figure 2.18. L'avantage principal de cette architecture est que l'annulation de l'ondulation du courant d'entrée peut être obtenue pour n'importe quelle valeur de rapport cyclique désiré sans augmenter le nombre de composants. En effet, elle est garantie par le fait que quand une inductance se charge, l'autre se décharge. Par conséquent, si l'ondulation de courant des deux inductances est égale en module ; alors l'ondulation de courant d'entrée est nulle. De plus, elle offre un gain de tension plus élevé par rapport aux convertisseurs DC/DC boost entrelacés classiques et par conséquent est parfaitement adaptée pour des applications véhicules électrique à PàC où la tension du bus DC est généralement élevé. Le gain de tension peut être augmenté au moyen de l'utilisation de multiplicateurs formés par l'association diode et condensateur.




Fig. 2. 17: Convertisseur DC/DC boost entrelacé avec inductances couplées et capacités commutées.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible




Fig. 2. 18: Convertisseur DC/DC boost entrelacé avec annulation du rapport cyclique pour quelconque valeur de rapport cyclique.

Le gain d'élévation de l'architecture est donné par la relation suivante [2.26] :

$$M(D) = \frac{1}{D(1-D)} \quad (2.14)$$

La comparaison entre le gain d'élévation de cette topologie et celle d'un boost classique est illustrée sur la figure 2.19.




Fig. 2. 19: Comparaison du rapport cyclique.

De manière similaire aux topologies illustrées sur les Fig. 2.15 et 2.17, cette architecture présente un inconvénient en termes de tolérance aux défauts malgré la présence de redondance statique. Si un défaut sur l'une des phases du convertisseur se produisait, la topologie perdrait ses avantages en termes de gain d'élévation et de l'annulation du rapport cyclique. La même topologie pourrait être développée en 4 phases afin d'annuler l'ondulation de courant [2.26], mais cela reviendrait à accroître la complexité du convertisseur et de son coût avec l'ajout de deux phases supplémentaires et de cellules multiplicatrices pour l'optimisation du gain d'élévation.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

Une autre architecture de convertisseur DC/DC boost entrelacé a été proposée dans la littérature [2.27]. Cette dernière est illustrée sur la figure 2.20.




Fig. 2. 20: Architecture de convertisseur DC/DC boost entrelacé avec composants magnétiques réduits.

Cette architecture permet de réduire le nombre de composants magnétiques comparés à une topologie entrelacée classique avec 4 phases. Toutefois, les contraintes électriques de courant sur les composants magnétiques sont plus importantes et entraînent par conséquent une masse supplémentaire. De plus, l'ondulation de courant d'entrée reste plus importante [2.27]. Les contraintes électriques sur les semi-conducteurs de puissance sont plus élevées comparées à une topologie entrelacée classique avec 4 phases. Par conséquent, les pertes par conduction et par commutation sont beaucoup plus importantes. La réduction du nombre d'inductances permet de minimiser à la fois les pertes joule et les pertes dans le noyau magnétique [2.27].

2.2.3. Topologies isolées

Certaines applications exigent une isolation électrique entre l'entrée et la sortie du convertisseur. Tels convertisseurs utilisent des circuits fonctionnant à haute fréquence avec un transformateur afin de réaliser l'isolation galvanique. Habituellement, la fréquence de ces convertisseurs est comprise entre une dizaine et une centaine de kilohertz, permettant de réduire drastiquement la taille et le volume du transformateur [2.28]. Cependant, le fonctionnement en haute fréquence peut-être pénalisé par l'augmentation des effets des courants de Foucault et l'effet de peau [2.28]. Le transformateur peut être soit abaisseur ou élévateur de tension sans compromettre l'efficacité énergétique du convertisseur comparé aux topologies non-isolées où le gain d'élévation est étroitement lié à l'efficacité énergétique. En dimensionnant de façon optimale le transformateur, les contraintes de tension et courant imposées sur les semi-conducteurs de puissance peuvent être minimisées, permettant d'optimiser l'efficacité énergétique et de réduire le coût du convertisseur.

On peut trouver dans la littérature différentes configurations pour les convertisseurs DC/DC isolés. La figure 2.21 présente deux configurations basiques de convertisseurs DC/DC isolés [2.29].

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible




Fig. 2. 21: Configurations basiques des convertisseurs DC/DC isolés.

L'inductance qui est utilisée comme source de courant peut-être placée soit à l'entrée ou à la sortie du convertisseur. Si l'inductance est placée à l'entrée du convertisseur, cela exige un courant élevé dans le composant magnétique ; tandis que si l'inductance est placée à la sortie du convertisseur, cela conduit à l'augmentation des contraintes de tension sur les semi-conducteurs de puissance. Il est possible d'intégrer l'inductance dans l'inductance de fuite du transformateur. L'onduleur peut-être une source de tension avec un condensateur à l'entrée du convertisseur ou une source de courant avec une inductance à l'entrée du convertisseur. En pratique, les topologies de source de tension et de courant sont combinées afin de garantir une haute efficacité énergétique et des hautes performances [2.29].

Les convertisseurs DC/DC isolés ne sont généralement pas considérés pour la chaîne de traction d'un véhicule électrique à PàC car ils exigent des systèmes de conditionnement de tension supplémentaires [2.4]. C'est pourquoi, les topologies de convertisseur DC/DC isolés ont été écartées de cette étude. En Annexe I, une sélection de topologies isolées est présentée pour des applications PàC.

2.3. Topologies de convertisseur DC/DC avec commutation douce

Généralement, les semi-conducteurs de puissance fonctionnent en forte commutation, bien connu sous le terme *hard-switching*. Les interrupteurs de puissance opèrent dans des circuits qui fonctionnent en régime de commutation. Le passage répété d'un état passant à l'état bloqué ou vice-versa, n'est pas instantané et s'accompagne de régimes transitoires sur le courant établi dans le composant et conduit aux pertes par commutation qui sont directement proportionnelles à la fréquence de commutation du convertisseur. Par ailleurs, les pertes de puissance les plus importantes dans les convertisseurs DC/DC proviennent des phénomènes de recouvrement inverse des diodes [2.28]. Les pertes de puissance par commutation durant les phases transitoires sont illustrées sur la figure 2.22.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible




Fig. 2. 22: Fonctionnement en forte commutation.

La puissance moyenne dissipée par le composant pendant un cycle complet de fonctionnement est donnée par la relation suivante :

$$P_{pertes} = \frac{1}{T} \int_0^T P(t) = \frac{1}{T} \int_0^T v(t)i(t) \quad (2.15)$$

Où T représente la durée ou la période d'un cycle complet de commutation.

L'énergie perdue durant une seule période de commutation limite l'énergie maximale qui peut être transférée à travers le semi-conducteur de puissance. Cette énergie perdue est directement proportionnelle à la fréquence de commutation du convertisseur. En d'autres termes, plus la fréquence de commutation est élevée, et plus les pertes d'énergie sont importantes ce qui conduit inévitablement à une dégradation de l'efficacité énergétique du convertisseur. Comme il a été mentionné auparavant, les diodes génèrent des pertes de puissances importantes dues au phénomène de recouvrement inverse. Ces pertes dépendent de plusieurs facteurs tels que la température, courant initial et du courant de recouvrement inverse [2.28]. En raison du phénomène de recouvrement inverse, les diodes sont les principales contributrices aux pertes totales provenant des semi-conducteurs de puissance. Afin de réduire les pertes par recouvrement inverse, d'autres technologies de diode peuvent être employées telles que les diodes en Silicium (SiC) et nitrure de gallium (GAN) ou des diodes faibles tension de type Schottky basées en Silicium mais ces dernières ne sont pas destinées à des applications automobiles puisqu'elles sont généralement utilisées pour des faibles courants. De l'autre côté, les diodes en Silicium et nitrure de gallium sont des candidates potentielles afin de substituer les diodes traditionnelles.

Depuis ces dernières années, la recherche s'est accentuée en proposant des nouvelles solutions afin de réduire les pertes par commutation du convertisseur, parmi lesquelles la méthode de commutation douce, bien connue sous le terme de *soft-switching* [2.30]-[2.35]. Cette méthode consiste à modifier légèrement une cellule de commutation (i.e. ajout de composants) afin de réduire les pertes par commutation. Les composants qui peuvent être ajoutés à une cellule de commutation sont :

1. Inductances et condensateurs formant un circuit résonant.
2. Interrupteurs auxiliaires.
3. Diodes.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

Le principe de la méthode de commutation douce est illustré sur la figure 2.23.




Fig. 2. 23: Fonctionnement en commutation douce.

Comme il peut être observé sur la Fig. 2.23, le courant de montée pendant la fermeture de l'interrupteur de puissance peut-être retardé par un composant inductif ; tandis qu'une capacité permet d'assister la phase d'ouverture de l'interrupteur.

Les avantages liés à l'utilisation de la commutation douce sont les suivantes :

1. Réduction drastique des pertes par commutation du convertisseur ;
2. Fréquence de commutation plus élevée, ce qui traduit une baisse significative de la taille et du volume des composants passifs en particulier les inductances et les condensateurs.

En conséquence, on aboutit à un convertisseur plus léger avec une efficacité énergétique optimisée. En outre, l'utilisation de la commutation douce dans les convertisseurs de puissances conduit à certains inconvénients. Les inconvénients principaux sont:

1. Le coût supplémentaire lié à la modification de la cellule de commutation (ajout de composants pour former un circuit résonnant).
2. Augmentation de la complexité du convertisseur avec l'ajout de composants.

Généralement, les circuits de commutation douce exigent des compromis de conception en termes de prix, complexité, fiabilité, pertes de puissance, et enfin performances du circuit. Les techniques de commutation douce sont employées à la fois pour les convertisseurs DC/DC non-isolées et isolées afin de minimiser les pertes de puissance pendant les phases de commutation. Généralement, les circuits de commutation douce permettent d'obtenir un courant et/ou une tension nulle pendant les phases de commutation et sont bien connus sous ces termes *zero current switching (ZCS)* et *zero voltage switching (ZVS)*. De là, l'efficacité énergétique du convertisseur peut être améliorée en dépit des circuits de soft-switching qui génèrent des pertes relativement faibles si ces derniers sont bien conçus.

En résumé, la commutation douce permet d'améliorer le rendement du convertisseur et peut être ajouté à n'importe quelle topologie. Toutefois, les topologies intégrant la commutation douce n'apporte pas de réelles améliorations en termes de tolérance aux défauts et de la réduction de l'ondulation de courant. C'est pourquoi, les topologies avec commutation douce ne sont pas traitées dans cette étude. En annexe I, une sélection de topologies avec commutation douce est présentée pour des applications PàC.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

2.4. Etude comparative et synthèse

Afin de choisir la topologie la plus appropriée parmi toutes les topologies qui ont été présentées dans ce chapitre, les problématiques décrites dans le chapitre 1 doivent être considérées. Dans notre cas d'étude, l'application est un véhicule électrique alimenté par une PàC. De là, le convertisseur doit être capable de réguler et stabiliser la tension du bus DC quel que soit la tension d'entrée de la PàC qui est généralement relativement faible. Etant donné que la tension du bus DC est inférieure à 100V pour notre application (i.e. projet MobyPost), le convertisseur DC/DC ne nécessite pas un important rapport d'élévation de tension. De plus, pour les applications automobiles, la masse, le volume et le coût sont des problématiques très importantes. En effet, la difficulté réside dans le dimensionnement optimal des composants magnétiques afin de minimiser la masse, volume et également l'ondulation de courant qui est l'une des caractéristiques les plus importantes pour l'utilisation des convertisseurs DC/DC pour des applications PàC. Enfin, dans ce type d'application, un haut niveau de fiabilité est nécessaire. Le convertisseur DC/DC joue un rôle essentiel dans le maintien d'un fonctionnement normal pour l'architecture série de la chaîne de traction du véhicule MobyPost. Par conséquent, la fiabilité de ce convertisseur est cruciale, puisque un défaut dans ces circuits pourrait provoquer une panne ou un dysfonctionnement sur l'ensemble de la chaîne de traction.

Le tableau 2.1 ci-dessous compare les différentes topologies de convertisseurs DC/DC en se basant sur les problématiques actuelles liées aux applications véhicule électrique à PàC

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

Tableau 2. 1: Comparaison des topologies de convertisseurs DC/DC pour des applications PàC.

Convertisseur	Efficacité	Masse	Ondulation de courant	Gain de tension	Tolérance aux défauts
Boost	Faible	Moyen	Elevée	Faible	Non
Boost monté en cascade	Faible	Moyen	Elevée	Elevé	Non
Boost avec un circuit à capacités commutées	Faible	Moyen	Elevée	Elevé	Non
Boost avec un circuit hybride à capacités commutées	Moyen	Moyen	Elevée	Elevé	Non
Boost trois niveaux	Moyen	Moyen	Elevée	Très élevé	Non
Boost entrelacé	Elevée	Moyen	Faible	Moyen	Oui
Boost entrelacé avec capacités commutées	Elevée	Moyen	Faible	Elevé	Oui
Boost entrelacé avec un circuit à capacités commutées et inductances couplées	Moyen	Moyen	Faible	Haut	Oui
Boost entrelacé avec annulation du rapport cyclique	Elevée	Moyen	Très faible	élevée	Oui
Boost flottant entrelacé	Elevée	Faible	Faible	Elevé	Oui
Boost flottant entrelacé en cascade	Moyen	Moyen	Moyen	Elevé	Oui

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

Convertisseur	Efficacité	Masse	Ondulation de courant	Gain de tension	Tolérance aux défauts
Boost entrelacé avec réduction de composants magnétiques	Elevée	Faible	Moyen	Moyen	Oui
Topologies isolées	Moyen	Moyen	moyen	Elevé	Non
Topologies avec commutation douce	Elevée	Moyen	Elevée	Moyen	Non

Les topologies de convertisseurs DC/DC isolés sont recommandées pour des applications où des gains de tension élevés et une isolation électrique sont exigés pour des raisons de sécurité. Généralement, ces topologies sont utilisées pour des applications stationnaires et non embarquées car elles exigent des systèmes de conditionnement supplémentaires. Certaines topologies isolées possèdent des circuits de commutation douce permettant de réduire drastiquement les pertes par commutation et par conséquent d'améliorer l'efficacité énergétique du convertisseur. Cependant, l'ajout de ce type de circuit augmentant la complexité du convertisseur, reste envisageable pour toutes les structures.

Les topologies de convertisseurs DC/DC non-isolés sont davantage considérées pour des applications automobiles. Toutefois, le convertisseur DC/DC boost ne permet pas de prendre en compte toutes les contraintes de son utilisation dans des applications automobiles particulièrement en termes de masse, volume et tolérance aux défauts. Malgré l'ajout de commutation douce et de capacités commutés à la topologie boost classique, cette dernière souffre toujours des problèmes, en particulier en termes de tolérance aux défauts. Le concept d'entrelacement ajouté à une topologie boost classique présente de nombreux avantages notamment pour améliorer l'efficacité énergétique, la fiabilité en cas de défauts, la réduction du volume des inductances et également de l'ondulation de courant d'entrée. Pour obtenir un gain de tension élevée en sortie sans l'utilisation de transformateur, le convertisseur DC/DC boost flottant entrelacé est particulièrement intéressant en raison de la présence d'un bus non flottant et flottant contrairement au convertisseur DC/DC boost entrelacé classique. Ces deux topologies sont naturellement tolérantes aux défauts en raison de la présence de redondance statique. Cette redondance s'oppose à la redondance dynamique, souvent employée afin de rendre une topologie tolérante aux défauts. L'inconvénient principal de l'utilisation de cette redondance est qu'elle augmente le coût, le volume et le poids du convertisseur. C'est pourquoi, cette solution n'est pas envisageable pour les applications véhicule électrique à PàC. En raison des bénéfices de ces deux topologies entrelacées pour les applications véhicule électrique à pile à combustible, ces dernières ont été choisies comme les meilleures structures de convertisseur DC/DC destinées aux véhicules électriques à PàC.

Chapitre 2 : Les convertisseurs DC/DC tolérants aux défauts pour véhicule électrique à pile à combustible

2.5. Conclusion

Une sélection de convertisseurs DC/DC incluant des topologies non-isolées, isolées et avec commutation douce pour des applications PàC ont été comparées en se basant sur les problématiques actuelles à savoir la réduction du volume et du poids, la réduction de l'ondulation du courant d'entrée ou encore la tolérance aux défauts. En partant de ce tableau de comparaison, la sélection de la meilleure topologie n'est pas une tâche facile car cette dernière doit satisfaire plusieurs contraintes qui ont été mentionnées dans ce chapitre.

Grâce à leurs performances naturelles en termes de tolérance aux défauts et d'ondulation de courant d'entrée, les structures entrelacées flottantes et non ont été choisies pour la suite de ces recherches.

Le chapitre 3 se focalise sur le dimensionnement et le contrôle des deux topologies entrelacées.

Références du chapitre 2

- [2.1] M. Kabalo, B. Blunier, D. Bouquain, A. Miraoui, “State-of-the-art of DC-DC converters for fuel cell vehicles”, in: *Proceedings of IEEE Vehicle and Propulsion Conference (VPPC)*, 2010, pp. 1-6.
- [2.2] D.M. Bellur, M.K. Kazimierczuk, “DC-DC converters for electric vehicle applications”, in: *Proceedings of IEEE Electrical Insulation Conference and Electrical Manufacturing Expo*, 2007, pp. 286-293.
- [2.3] A. Kawamura, M. Pavlovski, Y. Tsuruta, “State-of-the-art high power density and high efficiency DC-DC chopper circuits for HEV and FCEV applications”, in: *Proceedings of 13th IEEE Power Electronics and Motion Control Conference*, 2008, pp. 7-20.
- [2.4] X. Yu, M.R. Starke, L.M. Tolbert, B. Ozpineci, “Fuel cell power conditioning for electric power applications: a summary”, *IET Electric Power Applications*, Vol. 1, Iss. 5, 2007, 643-656.
- [2.5] R.W. Erickson, D. Maksimovic, “Fundamentals of Power Electronics: Second Edition”, Kluwer Academic Publishers, Janvier 2001.
- [2.6] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, “Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling”, *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [2.7] R. Isermann, “Fault-Diagnosis Applications, Model-based condition monitoring: actuators, drives, machinery, plants, sensors, and fault-tolerant systems”, Springer, 2011.
- [2.8] DOE, “2013 DOE Vehicle Technologies Office Annual Merit Review”, U.S. Department of Energy, May 2013, disponible en ligne: http://energy.gov/sites/prod/files/2014/04/f14/2013_amr_03.pdf
- [2.9] B.R. Lin, J.J. Chen, “Analysis and implementation of a soft-switching converter with high-voltage conversion ratio”, *IET Electric Power Applications*, Vol. 1, Iss. 3, 2008, pp. 386-394.
- [2.10] E.H. Ismail, M.A. Al-Saffar, A.J. Sabzali, A.A. Fardoun, “A Family of Single-Switch PWM Converters With High Step-Up Conversion Ratio”, *IEEE Transaction on Circuits and Systems I: Regular papers*, Vol. 55, Iss. 4, May 2008, pp. 1159-1171.
- [2.11] A.A. Fardoun, E.H. Ismail, “Ultra Step-Up DC-DC Converter With Reduced Switch Stress”, *IEEE Transactions on Industry Applications*, Vol. 46, Iss. 5, 2010, pp. 2025-2034.
- [2.12] B.R. Lin, H.H. Lu, Y.L. Hou, “Single-phase power factor correction circuit with three-level boost converter”, in: *Proceedings of the IEEE International Symposium on Industrial Electronics*, Vol. 2, 1999, pp. 445-450.
- [2.13] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, “Fault tolerant strategy for a photovoltaic DC\DC converter”, *IEEE Transactions on Power Electronics*, Vol. 28, No. 6, 2013, pp. 3008-3018.
- [2.14] E. Jamshidpour, M. Shahbazi, P. Poure, E. Gholipour, S. Saadate, “Fault tolerant operation of single-ended non-isolated DC-DC converters under open and short-circuit switch faults”, in: *Proceedings of 15th European Conference on Power Electronics and Applications (EPE)*, 2013, pp. 1-7.

Références du chapitre 2

- [2.15] D. Coutellier, V.G. Agelidis, S. Choi, “Experimental verification of floating-output interleaved-input DC-DC high-gain transformer-less converter topologies”, in: *Proceedings of IEEE Power Electronics Specialists Conference (PESC)*, 2008, pp. 562-568.
- [2.16] B. Vulturescu, A. De Bernardinis, R. Lallemand, G. Coquery, “Traction power converter for PEM fuel cell multi-stack generator used in urban transportation”, in: *Proceedings of IEEE European Conference on Power Electronics and Applications*, 2007, pp. 1-10.
- [2.17] D. Guilbert, A. Gaillard, A. N’Diaye, A. Djerdir, “Comparaison de topologies de convertisseurs DC/DC entrelacées en cas de défauts d’interrupteurs de puissance pour véhicule électrique à pile à combustible”, *La Revue 3E.I*, n°74, Octobre 2013, pp. 49-57.
- [2.18] P. Thounthong, B. Davat, “Study of a multiphase interleaved step up converter for fuel cell high power applications”, *Energy Conversion and Management*, Vol. 51, Iss. 4, April 2010, pp. 826-832.
- [2.19] H. El Fadil, F. Giri, J.M. Guerrero, “Adaptive sliding mode control of interleaved parallel boost converter for fuel cell energy generation system”, *Mathematics and Computers in Simulation*, Vol. 91, May 2013, pp. 193-210.
- [2.20] N. Benyahia, H. Denoun, A. Badji, M. Zaouia, T. Rekioua, N. Benamrouche, D. Rekioua, “MPPT controller for an interleaved boost dc-dc converter used in fuel cell electric vehicles”, *International Journal of Hydrogen Energy*, 2014, forthcoming.
- [2.21] W. Subsingha, P. Sarakarn, “4 Phase Interleaved DC Boost Converter for PEMFC Applications”, *Procedia Engineering*, Vol. 32, 2012, pp. 1127-1134.
- [2.22] J.C. Hwang, L.H. Chen, S.N. Yeh, “Comprehensive analysis and design of multi-leg fuel cell boost converter”, *Applied Energy*, Vol. 84, Iss. 12, December 2007, pp. 1274-1288.
- [2.23] R. Gules, L.L. Pfitscher, L.C. Franco, “An interleaved boost DC-DC converter with large conversion ratio”, in: *Proceedings of IEEE International Symposium on Industrial Electronics (ISIE '03)*, Vol. 1, 2003, pp. 411-416.
- [2.24] R. Giral, L. Martinez-Solamero, R. Leyva, J. Maixe, “Sliding-mode control of interleaved boost converters”, *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, Vol. 47, Iss. 9, 2000, pp. 1330-1339.
- [2.25] R. Seyezhai, B.L. Mathur, “Design and implementation of interleaved boost converter for fuel cell systems”, *International Journal of Hydrogen Energy*, Vol. 37, Iss. 4, February 2012, pp. 3897-3903.
- [2.26] J.C. Rosas-Caro, J.E. Valdez-Resendiz, J.C. Mayo-Maldonado, R. Salas-Cabrera, J.M. Ramirez-Arredondo, J. Salome-Baylon, “Interleaved Power Converter With Current Ripple Cancellation at a Selectable Duty Cycle”, in: *Proceedings of IEEE Energy Conversion Congress and Exposition (ECCE)*, 2011, pp. 122-126.
- [2.27] O. Hegazy, J. Van Mierlo, P. Lataire, “Analysis, Modeling, and Implementation of a Multidevice Interleaved DC/DC Converter for Fuel Cell Hybrid Electric Vehicles”, *IEEE Transactions on Power Electronics*, Vol. 27, Iss. 11, November 2012, pp. 4445-4458.
- [2.28] J. Ferrieux, F. Forest, “Alimentations à découpage Convertisseurs à resonance: Principes-composants-modélisation”, Paris, France, Dunod, 1999.

Références du chapitre 2

- [2.29] J.S. Lai, D.J. Nelson, “Energy Management Power Converters in Hybrid Electric and Fuel Cell Vehicles”, *Proceedings of the IEEE*, Vol. 95, Iss. 4, April 2007, pp. 766-777.
- [2.30] S.S. Saha, “Efficient soft-switched boost converter for fuel cell applications”, *International Journal of Hydrogen Energy*, Vol. 36, Iss. 2, January 2011, pp. 1710-1719.
- [2.31] G. Kovacevic, A. Tenconi, R. Bojoi, “Advanced DC-DC converter for power conditioning in hydrogen fuel cell systems”, *International Journal of Hydrogen Energy*, Vol. 33, Iss. 12, June 2008, pp. 3215-3219.
- [2.32] A.K. Rathore, “Interleaved soft-switched active-clamped L-L type current-fed half-bridge DC-DC converter for fuel cell applications”, *International Journal of Hydrogen Energy*, Vol. 34, Iss. 24, December 2009, pp. 9802-9815.
- [2.33] M. Delshad, H. Farzanehfard, “A new soft switched push pull current fed converter for fuel cell applications”, *Energy Conversion and Management*, Vol. 52, Iss. 2, February 2011, pp. 917-923.
- [2.34] Q. Zhao, F.C. Lee, “High-efficiency, high step-up DC-DC converters”, *IEEE Transactions on Power Electronics*, Vol. 18, Iss. 1, 2003, pp. 65-73.
- [2.35] R.J. Wai, C.Y. Lin, C.C. Chu, “High step-up DC-DC converter for fuel cell generation system”, in: *Proceedings of the 30th Annual Conference of IEEE Industrial Electronics Society (IECON'04)*, 2004, pp. 57-62.

Chapitre 3

Dimensionnement et

commande

Résumé :

Ce chapitre présente dans un premier temps les deux topologies entrelacées étudiées dans le cadre de ce travail de recherche. Par la suite, le choix du nombre de phase de chaque topologie est discuté en termes de réduction de l'ondulation de courant et des composants magnétiques, optimisation de l'efficacité énergétique et tolérance aux défauts. Ensuite, chaque composant du convertisseur DC/DC est dimensionné en se basant sur un cahier des charges donné. Enfin, une étude est portée sur la commande des deux topologies en termes de tolérance aux défauts.

Chapitre 3 : Dimensionnement et commande

Sommaire du chapitre 3

3.1.	Introduction	63
3.2.	Dimensionnement et contrôle du convertisseur DC/DC boost entrelacé	63
3.2.1	Présentation et choix du nombre de phases du convertisseur DC/DC boost entrelacé .	63
3.2.2	Dimensionnement des composants du convertisseur	82
3.2.3	Modélisation du convertisseur	85
3.2.4	Objectifs et choix du contrôle du convertisseur	87
3.2.5	Conception du contrôle du convertisseur	88
3.2.6	Simulations en vue de la validation du contrôle du convertisseur	90
3.3.	Dimensionnement et contrôle du convertisseur DC/DC boost entrelacé flottant	92
3.3.1	Présentation et choix du nombre de phases du convertisseur entrelacé flottant	92
3.3.2	Dimensionnement des composants du convertisseur	93
3.3.3	Modélisation du convertisseur	96
3.3.4	Conception du contrôle du convertisseur	98
3.3.5	Simulations en vue de la validation du contrôle du convertisseur	98
3.4.	Etude comparative des deux structures	99
3.5.	Conclusion.....	100

Chapitre 3 : Dimensionnement et commande

3.1. Introduction

Deux topologies de convertisseur DC/DC entrelacées ont été choisies pour assurer le conditionnement d'énergie de la PàC alimentant la chaîne de traction d'un véhicule électrique à PàC. L'avantage principal de ces deux topologies est qu'elles possèdent une redondance naturelle, communément appelée dans la littérature *redondance statique* [3.1]. La redondance statique s'oppose à la redondance dynamique qui consiste à l'ajout d'interrupteur de puissance pouvant être commandé par un contrôle tolérant aux défauts lors des cas de fonctionnement défectueux [3.1], [3.2]. Il est important de souligner que la redondance dynamique augmente le coût, le volume et le poids du convertisseur. Une autre forme de redondance existe destinée aux capteurs de mesure, communément appelé dans la littérature *redondance analytique* [3.1]. Cette redondance consiste à utiliser les capteurs toujours actifs afin de reconstruire le signal du capteur défectueux [3.1].

Le dimensionnement des composants des topologies entrelacées est un problème souvent complexe et exigeant afin de répondre aux problématiques actuelles dans les véhicules électriques à PàC. De l'autre côté, le contrôle des topologies entrelacées est un challenge particulièrement pour des fonctionnements en mode dégradé, afin d'assurer la continuité de service du système tout en offrant de bonnes performances.

Dans ce chapitre, une première étude est portée sur la topologie boost entrelacée. Le but est d'optimiser le nombre de phases de cette dernière en termes d'ondulation de courant d'entrée, du volume des composants magnétiques, d'efficacité énergétique et de tolérance aux défauts. Par la suite, le dimensionnement des composants des deux topologies entrelacées est optimisé. Enfin, une étude se concentre sur le contrôle des deux topologies entrelacées en mode sain et dégradé.

Ces études serviront à affiner le choix de la structure du convertisseur DC/DC recherchée pour l'alimentation de la chaîne de traction du véhicule électrique à PàC de la manière la plus fiable possible et la plus efficace énergétiquement.

3.2. Dimensionnement et contrôle du convertisseur DC/DC boost entrelacé

3.2.1 Présentation et choix du nombre de phases du convertisseur DC/DC boost entrelacé

La topologie boost entrelacé, bien connue sous le nom de *Interleaved Boost Converter (IBC)*, consiste à relier N convertisseur boost en parallèle partageant un bus DC commun. Dans la littérature, des convertisseurs DC/DC à 2, 3 et 4 phases ont été reportés [3.3]-[3.7]. Cependant, aucune étude dans la littérature ne présente le choix du nombre de phase du convertisseur en se basant sur les contraintes actuelles de l'utilisation de ce convertisseur dans les applications automobiles. C'est pourquoi, dans cette partie une étude est portée sur le choix de la meilleure topologie du point de vue de la réduction de l'ondulation de courant et du volume des composants magnétiques, de l'optimisation de l'efficacité énergétique et de la tolérance aux défauts. La figure 3.1 montre l'architecture du convertisseur DC/DC boost entrelacé pour 2, 3 et 4 phases.

Chapitre 3 : Dimensionnement et commande




Fig. 3. 1: Topologies proposées : (a) convertisseur DC/DC boost entrelacé 2 phases, (b) convertisseur DC/DC boost entrelacé 3 phases, (c) convertisseur DC/DC boost entrelacé 4 phases.

Un convertisseur DC/DC boost est généralement connecté à une PàC en raison de la faible tension produite par cette dernière. Toutefois, cette topologie présente de nombreux inconvénients : forte masse, grand volume, ondulation de courant élevée, et manque de fiabilité (intolérance aux défauts). Par conséquent, en mettant en parallèle le convertisseur DC/DC boost avec la technique d'entrelacement, ces inconvénients sont évités.

Le tableau 3.1 montre que les caractéristiques électriques (i.e. courant et tension) des composants de l'électronique de puissance d'un convertisseur DC/DC boost entrelacé sont plus faibles qu'un convertisseur boost classique.

Chapitre 3 : Dimensionnement et commande

Tableau 3. 1: Caractéristiques électriques de la topologie boost classique et boost entrelacé.

Topologie	Caractéristiques de courant	Caractéristiques de tension
Boost classique	I_{fc}	V_{dc}
Boost entrelacé	I_{fc}/N	V_{dc}

a) Evaluation de l'ondulation du courant d'entrée

L'impact de l'ondulation de courant à basse fréquence et à haute fréquence sur la PàC a été examiné dans la littérature [3.8]-[3.13]. Les études ont montré qu'une ondulation de courant à basse fréquence (i.e. environ 100-120Hz) produit par les convertisseurs DC/AC a plus d'impact sur la durée de vie, rendement, consommation d'hydrogène et de capacité de puissance en sortie qu'une ondulation de courant à fréquence élevée (i.e. >1kHz). Cependant, ces auteurs ne donnent pas d'éléments d'explication sur les mécanismes de dégradation de la PàC. De plus, l'impact sur la PàC dépend fortement de l'amplitude de l'ondulation de courant. Une amplitude d'ondulation de courant trop élevée, pourrait causer des dégradations beaucoup plus importantes en particulier sur la durée de vie des catalyseurs en platine [3.8], [3.9], [3.13]. Il a été suggéré dans la littérature [3.14], [3.15] que l'ondulation de courant devrait être limitée à moins de 10% du courant nominal de la PàC. Par la suite, une étude est proposée afin d'évaluer la meilleure topologie pour la réduction de l'ondulation de courant.

Dans le chapitre 2, les expressions du rapport entre l'ondulation du courant d'entrée et l'ondulation du courant dans une inductance ont été données pour les topologies entrelacées (Fig. 3.1). Partant de ces expressions et de l'expression de l'ondulation de courant dans un convertisseur boost classique, il est possible de déduire les expressions de l'ondulation de courant d'entrée du convertisseur. Tout d'abord, les expressions de l'ondulation de courant d'entrée pour la topologie entrelacée à 2 phases (Fig. 3.1a) sont données par :

$$\Delta i_{fc} = \begin{cases} \frac{V_{dc}D(1-2D)}{LF_s} \text{ pour } 0 < D < 1/2 \\ \frac{V_{dc}(2D-1)(1-D)}{LF_s} \text{ pour } \frac{1}{2} < D < 1 \end{cases} \quad (3.1)$$

Pour la topologie entrelacée à 3 phases (Fig. 3.1b), les expressions de l'ondulation de courant sont données par :

$$\Delta i_{fc} = \begin{cases} \frac{V_{dc}(1-3D)D}{LF_s} \text{ pour } 0 < D < 1/3 \\ \frac{V_{dc}(3D-1)(2-3D)}{3LF_s} \text{ pour } \frac{1}{3} < D < 2/3 \\ \frac{V_{dc}(3D-2)(1-D)}{LF_s} \text{ pour } \frac{2}{3} < D < 1 \end{cases} \quad (3.2)$$

Enfin, pour la topologie entrelacée à 4 phases (Fig. 3.1c), les expressions de l'ondulation de courant sont données par :

Chapitre 3 : Dimensionnement et commande

$$\Delta i_{fc} = \begin{cases} \frac{V_{dc}(1-4D)D}{LF_s} & \text{pour } 0 < D < 1/4 \\ \frac{V_{dc}(4D-1)(2-4D)}{4LF_s} & \text{pour } \frac{1}{4} < D < 1/2 \\ \frac{V_{dc}(4D-3)(2-4D)}{4LF_s} & \text{pour } \frac{1}{2} < D < 3/4 \\ \frac{V_{dc}(4D-3)(1-D)}{LF_s} & \text{pour } \frac{3}{4} < D < 1 \end{cases} \quad (3.3)$$

Il a été montré dans le chapitre 2 que l'ondulation de courant de la PàC est toujours plus faible que l'ondulation de courant dans une inductance, permettant d'augmenter cette dernière et par conséquent diminuer la valeur de l'inductance. Toutefois, en raison des pertes dans le noyau magnétique et afin de garantir un mode de fonctionnement en conduction continue, l'ondulation de courant critique dans une inductance doit respecter la condition suivante [3.16]:

$$\Delta i_L \leq \frac{i_{fc}}{N} \quad (3.4)$$

En diminuant à la fois la valeur de l'inductance et le courant la traversant, cela permet de réduire le volume, le poids, et le coût.

La meilleure façon de montrer comment l'ondulation de courant de la PàC (exprimée en % du courant nominal de la PàC) diminue en fonction du nombre de bras du convertisseur DC/DC boost entrelacé est de déterminer l'ondulation de courant. Les spécifications du système données dans le tableau 3.2 pour une valeur d'inductance fixe, sont la base de la présente étude.

Tableau 3. 2: Spécifications du système.

Paramètres	Valeur
Puissance nominale de la PàC, P_{fc}	1 kW
Courant nominal de la PàC, I_{fc}	42 A
Ondulation de courant d'entrée, Δi_{fc}	3,4 A
Tension nominale de la PàC, V_{fc}	26 V
Tension du bus DC, V_{dc}	100 V
Fréquence de commutation, F_s	20 kHz

La valeur de l'inductance a été fixée à 120 μ H (voir 3.2.2). La figure 3.2 montre la variation de l'ondulation de courant de la PàC exprimée en pourcentage du courant nominal suivant le nombre de phases du convertisseur DC/DC boost entrelacé. Ces résultats montrent que la diminution de l'ondulation de courant d'un convertisseur à 3 bras à celui à 4 bras n'est pas significative. Ce n'est pas le cas d'un convertisseur boost classique à celui à 2 bras où l'ondulation de courant est réduite drastiquement. D'un point de vue de la réduction de l'ondulation de courant, les avantages d'un convertisseur DC/DC boost entrelacé à 4 bras ne sont pas aussi attractifs en raison de sa complexité et à son coût supplémentaire. Par conséquent, le convertisseur DC/DC boost entrelacé à 3 bras se présente comme le meilleur candidat parmi les topologies proposées (Fig. 3.1) en termes de réduction de l'ondulation de courant.

Chapitre 3 : Dimensionnement et commande




Fig. 3. 2: Ondulation de courant de la PàC suivant le nombre de phases du convertisseur DC/DC boost entrelacé.

L'ondulation de courant de la PàC exprimée en fonction du courant nominal de la PàC pour un convertisseur DC/DC boost entrelacé à N phases est donnée dans le tableau 3.3.

Tableau 3. 3: Ondulation de courant d'entrée en fonction du courant nominal de la PàC pour un convertisseur à N phases.

Boost classique	Convertisseur DC/DC boost entrelacé 2 bras	Convertisseur DC/DC boost entrelacé 3 bras	Convertisseur DC/DC boost entrelacé 4 bras
24,8%	12,4%	8,2%	6,2%

b) Evaluation du volume de l'inductance

Le concept d'entrelacement permet de diminuer la valeur moyenne du courant dans chaque phase et par conséquent de diminuer la valeur et le volume de l'inductance. En effet, en diminuant à la fois la valeur de l'inductance et le courant la traversant, cela permet la réduction du volume, du poids, du coût et de l'énergie maximale stockée. En raison du fait qu'il n'y a pas besoin d'un matériau magnétique avec une induction à saturation élevée, la ferrite peut être utilisée comme matériau magnétique pour le noyau de l'inductance, dont son induction de saturation varie entre 0.25 et 0.5T et possède un coût plus faible comparé à d'autres noyaux magnétiques. Par ailleurs, le matériau en ferrite présente de faibles pertes dans le noyau magnétique [3.17]. La figure 3.3 montre la vue de face et de dessus de l'inductance.

L'énergie stockée dans une inductance est proportionnelle à la valeur de l'inductance et à celle du courant max :

$$W = \frac{1}{2} L I_{Lmax}^2 \quad (3.5)$$

L'inductance est caractérisée par ses dimensions externes : largeur, w_i , longueur, l_i , hauteur, h_i et par le volume de l'inductance, V_i et enfin la masse totale, m_i . Le volume de l'inductance peut être obtenu par la relation suivante :

$$V_i = w_i l_i h_i \quad (3.6)$$

Où :

$$w_i = b + 2k_d b, l_i = 2b + 2k_d b, h_i = h + b + e \quad (3.7)$$




Fig. 3.3: Vue de face et de dessus de l'inductance.

En se basant sur les équations (3.6) et (3.7), le volume de la géométrie de l'inductance illustrée sur la Fig. 3.3 est donné par :

$$V_i = (b + 2k_d b)(2b + 2k_d b)(h + b + e) \quad (3.8)$$

Ce volume peut être exprimé sous une forme différente en prenant en compte les caractéristiques géométriques du noyau [3.18] :

$$V = \left(\frac{2}{3}\right) \frac{1 + k_d}{k_d^4} \left(1 + \frac{k_D}{k_d}\right) (1 + 2k_d) A^{\frac{3}{4}} \quad (3.9)$$

Chapitre 3 : Dimensionnement et commande

Où :

$$k_D = \frac{S_B}{S_f} \quad (3.10)$$

$$A = S_B S_F = \frac{k_B L I_{Lmax} I_{Leff}}{J B_M} \quad (3.11)$$

Le coefficient S_B représente la surface bobinable de l'inductance ; tandis que S_F représente la surface du noyau magnétique. Le coefficient K_B représente le coefficient de remplissage du bobinage, I_{Leff} représente le courant efficace de l'inductance, J est la densité de courant, B_M est l'induction magnétique et enfin A représente le produit des aires entre S_B et S_F .

La surface bobinable, S_B permet de quantifier la place disponible pour le bobinage compte tenu des distances d'isolement entre les joues de la carcasse et le noyau magnétique. Cette surface peut être calculée par la relation suivante [3.18]:

$$S_B = K_B S_{cu} = K_B \frac{n I_{Leff}}{J} \quad (3.12)$$

Où : S_{cu} représente la section du fil de cuivre et n représente le nombre de spires de l'enroulement.

La surface du noyau magnétique peut être calculée par [3.18] :

$$S_F = \frac{L I_{Lmax}}{n B_M} \quad (3.13)$$

La masse du noyau magnétique peut être calculée par la relation suivante :

$$m_c = \rho_{cm} V_c \quad (3.14)$$

Où : ρ_{cm} est la densité massique du noyau magnétique. Pour la ferrite, elle vaut approximativement 5g/cm^3 [3.17]. Enfin, V_c représente le volume du noyau magnétique et peut être exprimé comme suit :

$$V_c = l_c A_c \quad (3.15)$$

Où : l_c est la longueur moyenne du circuit magnétique ; tandis que A_c est l'aire de la section centrale. En se basant sur la géométrie de l'inductance (Fig. 3.3), l_c et A_c sont donnés respectivement par les expressions suivantes :

$$l_c = 4k_d b + \frac{9b}{2} + 3h + 3e \quad (3.16)$$

$$A_c = b^2 \quad (3.17)$$

Partant de la géométrie de l'inductance (Fig. 3.3), il est possible de déduire le circuit magnétique équivalent de l'inductance qui est donné sur la figure 3.4.

Chapitre 3 : Dimensionnement et commande




Fig. 3. 4: Circuit équivalent magnétique de l'inductance.

La lettre R est la reluctance magnétique (H^{-1}), NI est la force magnétomotrice (ampères-tours) et enfin ϕ est le flux magnétique (Wb).

La reluctance d'un circuit magnétique peut être calculée par l'expression suivante :

$$R = \frac{l}{\mu_0 \mu_r A} \quad (3.18)$$

Où : l est la longueur du circuit (m), μ_0 est la perméabilité du vide ($4\pi 10^{-7} H.m^{-1}$), μ_r est la perméabilité relative du matériau utilisé (sans dimension) et enfin A est la surface du circuit (m^2).

En se basant sur la géométrie de l'inductance (Fig. 3.3), les reluctances magnétiques R_{EFAB} , R_{BE} , R_{BCDE} , R_e et R_{e1} sont données par les équations suivantes :

$$R_{EFAB} = R_{BCDE} = \frac{4k_d b + 5b + 4h + 4e}{\mu_0 \mu_r b^2} \quad (3.19)$$

$$R_{BE} = \frac{\frac{b}{2} + h + e}{\mu_0 \mu_r b^2} \quad (3.20)$$

$$R_e = \frac{2e}{\mu_0 b^2} \quad (3.21)$$

$$R_{e1} = \frac{e}{\mu_0 b^2} \quad (3.22)$$

Afin de calculer la valeur de l'inductance, il est nécessaire de déterminer la reluctance équivalente du circuit magnétique donné sur la Fig. 3.4. La reluctance équivalente est donnée par :

$$R_{eq} = \frac{2k_d b + 3(b+h+e)}{\mu_0 \mu_r b^2} + \frac{2e}{\mu_0 b^2} \quad (3.23)$$

Enfin, la valeur de l'inductance peut être calculée par :

$$L = \frac{n^2}{R_{eq}} = n^2 \mu_0 b^2 \left(\frac{1}{2e} + \frac{\mu_r}{2k_d b + 3(b+h+e)} \right) \quad (3.24)$$

Chapitre 3 : Dimensionnement et commande

A partir de la valeur du produit des aires (équation (3.11)) des différents circuits magnétiques disponibles chez les fabricants comme par exemple Ferroxcube [3.19], il est possible de choisir un modèle respectant le cahier des charges de l'énergie maximale de l'inductance. De la même façon, les conducteurs peuvent être choisis sur le site du fabricant Elektrisola [3.20] en se basant sur les sections des conducteurs et également à l'épaisseur de peau à la fréquence de commutation du convertisseur [3.18].

Par la suite, il reste à déterminer la valeur de l'entrefer e et le nombre de spires n . En outre, le nombre de spires n doit respecter les trois critères énoncés ci-dessous [3.21] :

- 1) $n > n_1$ (B_M , e) afin d'éviter la saturation du circuit magnétique :

$$S_F = \frac{LI_{Lmax}}{nB_{max}} \geq \frac{LI_{Lmax}}{nB_M} ;$$

- 2) $n > n_2$ (L , e) afin d'avoir la bonne valeur d'inductance :

$$L \geq n^2 \mu_0 b^2 \left(\frac{1}{2e} + \frac{\mu_r}{2k_d b + 3(b+h+e)} \right) ;$$

- 3) $n < n_3$ afin de pouvoir loger les fils dans la fenêtre de la bobine :

$$S_B \geq K_B \frac{n I_{Leff}}{J}$$

Les valeurs des inductances et les volumes et les énergies stockées des topologies proposées en s'appuyant sur le cahier des charges du système sont donnés dans le tableau 3.4. Les calculs ont été effectués avec un coefficient K_B égal à 1,6, une densité de courant J égal à 5A/mm² et une induction magnétique B_M égal à 0.3T. De plus, la valeur de l'inductance a été calculée afin de garantir un mode de conduction continue, ce qui signifie que la condition dans l'équation (3.4) est toujours respectée.

Tableau 3. 4: Détermination des valeurs des inductances et des surfaces associées.

Topologie	Valeur de l'inductance (μH) : L	Courant par phase (A) : I	Energie stockée (J) : W	Surface du noyau magnétique (mm ²) : S _F	Surface de bobinage (mm ²) : S _B
Boost classique	350	42	0.3087	910	657
Boost entrelacé 2 phases	180	21	0.0397	357	270
Boost entrelacé 3 phases	120	14	0.0118	180	175
Boost entrelacé 4 phases	90	10.5	0.0050	113	85

Chapitre 3 : Dimensionnement et commande

L'équation (3.25) permet de quantifier en pourcentage la réduction de l'énergie totale stockée dans les inductances et des surfaces associées (i.e. noyau magnétique et bobinage) par rapport un convertisseur boost classique. $E_{inductance(1)}$, $S_{magnétique(1)}$, $S_{bobinage(1)}$ représentent respectivement l'énergie stockée, la surface du noyau magnétique et la surface de bobinage d'un convertisseur boost classique. $E_{inductance(N)}$, $S_{magnétique(N)}$, $S_{bobinage(N)}$ représente l'énergie stockée dans une seule inductance et les surfaces associées dans le noyau magnétique et de bobinage d'un convertisseur boost entrelacé à N phases. $E(N)$, $S_m(N)$ et $S_b(N)$ représentent respectivement la réduction exprimée en pourcentage de l'énergie stockée et des surfaces associées.

$$\begin{aligned} \frac{E(N)}{100} &= \left(\frac{E_{inductance(1)} - N E_{inductance(N)}}{E_{inductance(1)}} \right) \\ \frac{S_m(N)}{100} &= \left(\frac{S_{magnétique(1)} - N S_{magnétique(N)}}{S_{magnétique(1)}} \right) \\ \frac{S_b(N)}{100} &= \left(\frac{S_{bobinage(1)} - N S_{bobinage(N)}}{S_{bobinage(1)}} \right) \end{aligned} \quad (3.25)$$

La figure 3.5 permet de représenter graphiquement la réduction en pourcentage de l'énergie stockée et des surfaces du noyau magnétique et du bobinage. En s'appuyant sur la Fig. 3.5, il peut être observé que la réduction de l'énergie stockée et de la surface du noyau magnétique entre un convertisseur boost entrelacé à 3 et 4 phases n'est pas si importante comparée au cas entre un convertisseur boost entrelacé à 2 et 3 phases. Par contre, la surface de bobinage réduit drastiquement en passant d'un convertisseur boost entrelacé 3 phases à celui composé de 4 phases. En conclusion, il peut être vu que la topologie entrelacée à 4 phases apporte très peu de bénéfices supplémentaires comparée à celle composée de 3 phases. De plus, la topologie à 4 phases est plus coûteuse avec l'ajout d'une inductance, une diode, un interrupteur de puissance. Ce rajout rend également la commande plus complexe. C'est pourquoi, la topologie à 3 phases est la meilleure candidate d'un point de vue de la réduction de l'énergie stockée, du volume des inductances et de la simplicité de la commande.




Fig. 3. 5: Réduction de l'énergie stockée et des surfaces associées.

Chapitre 3 : Dimensionnement et commande

Les réductions de l'énergie totale et des surfaces associées sont retranscrites dans le tableau 3.5.

Tableau 3. 5: Réduction de l'énergie stockée et des surfaces associées.

	Topologie entrelacée 2 phases	Topologie entrelacée 3 phases	Topologie entrelacée 4 phases
Réduction de l'énergie stockée	74.3%	88.5%	93.5%
Réduction de la surface du noyau magnétique	21.5%	40.65%	50.3%
Réduction de la surface du bobinage	17.8%	20%	48.2%

c) Optimisation de l'efficacité énergétique

Chaque topologie de convertisseur DC/DC boost entrelacé présentée sur la Fig. 3.1 est analysée afin d'évaluer les pertes dans chaque composant, qui permet de déterminer la topologie la plus appropriée en termes d'optimisation de l'efficacité énergétique. Par la suite, les différentes catégories de pertes sont détaillées.

- Pertes dans l'inductance

Ces pertes comprennent les pertes cuivre (P_{cop}) qui sont causées l'effet de peau et de proximité et les pertes dans le noyau magnétique (P_{core}) qui sont causées par les phénomènes d'hystérésis et de courant de Foucault. Ces pertes dépendent fortement du matériau du noyau magnétique et du diamètre des enroulements [3.16], [3.18]. Les pertes cuivre sont exprimées par la relation suivante [3.18]:

$$P_{cop} = \left(\frac{1}{T} \int_t^{T+t} (i_L^2)(t) dt \right) R_L \quad (3.26)$$

Où i_L représente le courant traversant l'inductance, R_L est la résistance équivalente série de l'inductance. Les pertes dans le noyau magnétique s'expriment par la relation suivante :

$$P_{core}(mW) = a(f_s)^b \left(\frac{\Delta B}{2} \right)^c m_c \quad (3.27)$$

Où a est une constante dépendante du matériau du noyau magnétique, b est l'exposant de la fréquence de commutation f_s , c est l'exposant de l'induction magnétique, et m_c est le poids du circuit magnétique en kg, ΔB est l'induction magnétique du circuit magnétique en Tesla. En analysant l'équation (3.27), il peut être vu que les pertes dans le noyau magnétique sont proportionnelles à la fréquence de commutation du convertisseur DC/DC et au poids du circuit magnétique.

- Pertes dans l'interrupteur de puissance

Les pertes totales dans l'interrupteur de puissance comprennent deux types de pertes :

1. Les pertes par conduction.

Chapitre 3 : Dimensionnement et commande

2. Les pertes par commutation.

Les pertes par conduction dans l'interrupteur de puissance peuvent être calculées à partir de l'expression suivante [3.16]:

$$P_{cop} = \left(\frac{1}{T} \int_t^{T+t} (i_{sw}^2)(t) dt \right) R_{on} + \left(\frac{1}{T} \int_t^{T+t} (i_{sw})(t) dt \right) v_s \quad (3.28)$$

Où v_s et R_{on} sont respectivement la chute de tension et la résistance interne de l'interrupteur de puissance et enfin i_{sw} représente le courant traversant l'interrupteur de puissance pendant les phases de commutation.

Les pertes par commutation, en revanche, représentent les dissipations de puissance pendant les phases de commutation de l'état passant à l'état bloqué et vice-versa. La figure 3.6 illustre la définition des pertes par commutation pendant la transition de l'état bloqué à passant.




Fig. 3. 6: Définitions des pertes par commutation dans un interrupteur de puissance lors du passage à l'état fermé.

En analysant la Fig. 3.6, t_{don} représente le retard du passage de l'état bloqué à passant, qui se définit comme l'intervalle de temps entre l'instant où la tension de grille V_{GE} atteint 10% de la valeur finale et l'instant où le courant du collecteur I_C a atteint 10% de sa valeur finale. t_r représente le temps de montée, qui est défini comme le temps où le courant du collecteur passe de 10% à 90% de sa valeur finale. Le temps total t_{on} du passage de l'état bloqué à passant est la somme de t_{don} et t_r . L'énergie dissipée durant cette commutation est l'intégration du produit du courant du collecteur et la tension collecteur-émetteur du temps t_1 à t_2 . La figure 3.7 illustre la définition des pertes par commutation pendant la transition de l'état passant à bloqué.

Chapitre 3 : Dimensionnement et commande




Fig. 3. 7: Définitions des pertes par commutation dans un interrupteur de puissance lors du passage à l'état ouvert.

En s'appuyant sur la Fig. 3.7, t_{doff} est le retard entre l'instant où la tension de grille chute de 90% de sa valeur initiale et l'instant où le courant du collecteur chute de 90% de sa valeur initiale. t_f est le temps de descente entre les instants où le courant du collecteur chute de 90% à 10% de sa valeur initiale le long d'une ligne droite extrapolée dessinée entre les instants où le courant passe de 90% à 60%. Le temps total t_{off} du passage de l'état passant à bloqué est la somme de t_{doff} et t_f . L'énergie dissipée durant cette commutation est l'intégration du produit du courant du collecteur et la tension collecteur-émetteur du temps t_3 à t_4 . Les pertes par commutation peuvent être calculées par l'expression suivante [3.16]:

$$P_{sw} = \frac{1}{2} I_{sw} V_{sw} (t_r + t_f) f_s \quad (3.29)$$

Où I_{sw} et V_{sw} sont respectivement le courant et la tension de l'interrupteur de puissance pendant les commutations.

- Pertes dans la diode

La diode a des pertes par conduction qui sont proportionnelles à la tension de seuil V_F multipliée par le courant i_d traversant la diode. Les pertes par conduction incluent également des pertes dues à la résistance interne R_d de la diode. Ces pertes sont déterminées à partir de l'expression suivante :

$$P_{dcon} = \left(\frac{1}{T} \int_t^{T+t} (i_d^2) (t) dt \right) R_d + \left(\frac{1}{T} \int_t^{T+t} (i_d) (t) dt \right) V_f \quad (3.30)$$

Une autre source de pertes de puissance est due au phénomène de recouvrement inverse. Les formes d'onde typiques illustrant le phénomène de recouvrement inverse d'une diode sont montrées sur la figure 3.8 [3.22].

Chapitre 3 : Dimensionnement et commande




Fig. 3. 8: Formes d'onde typique illustrant le phénomène de recouvrement inverse d'une diode.

Quand la diode est polarisée en inverse pendant la période ($t_0 < t < t_1$), l'inductance série de la diode continue à forcer le passage du courant à travers la diode. La tension de seuil V_F restera constante jusqu'à ce que le courant soit nul à t_1 . Pendant la période ($t_1 < t < t_2$), les charges stockées au sein de la diode de jonction PN sont épuisées, conduisant à une valeur de courant négatif élevé qui atteint un pic I_{RM} à un temps t_2 . La diode se comporte comme une source d'énergie durant la période ($t_1 < t < t_2$) délivrant une énergie au circuit. Quand la charge stockée est épuisée à travers la jonction, la tension V_F à travers la diode chute brutalement dans la direction de la polarité inverse et après un bref dépassement elle s'établit à une valeur constante polarisée en inverse à un temps ($t > t_3$). Les pertes dues au phénomène de recouvrement inverse peuvent être calculées à partir de l'expression suivante :

$$P_{dri} = Q_{rr} V_d f_s \quad (3.31)$$

Où V_d est à la tension appliquée à la diode pendant la commutation et Q_{rr} est la charge de recouvrement inverse.

A présent, l'objectif est de détailler les équations synthétisant les différentes pertes dans un convertisseur DC/DC boost classique. Par la suite, ces équations sont adaptées pour un convertisseur IBC pour N phases. Toutes les pertes sont exprimées en fonction du courant de la PàC i_{fc} .

- 1) Pertes dans l'inductance : ces pertes incluent les pertes joules ou cuivre (P_{cop}), qui sont causés par l'effet de peau et de l'effet de proximité, et les pertes dans le noyau (P_{core}), qui sont causées par le phénomène d'hystérésis et des courants de Foucault et du type de fil utilisé :

$$P_{cop} = R_L (i_{fc}^2 + \frac{\Delta i_{fc}^2}{12}) \quad (3.32)$$

$$P_{core} = 6.5 (f_s)^{1.51} \left(\frac{\Delta B}{2}\right)^{1.74} m \quad (3.33)$$

- 2) Pertes dans le condensateur : ces pertes sont dues à la résistance équivalente série (R_c), bien connue sous le nom d'ESR (equivalent serie resistance) [3.16]:

$$P_{cap} = R_c (i_{fc}^2 D (1 - D)) \quad (3.34)$$

Chapitre 3 : Dimensionnement et commande

- 3) Pertes dans l'interrupteur de puissance : ces pertes incluent les pertes par conduction (P_{scon}) et les pertes par commutation (P_{sw}) :

$$P_{scon} = D(R_{on} \left(i_{fc}^2 + \frac{\Delta i_{fc}^2}{12} \right) + V_s i_{fc}) \quad (3.35)$$

$$P_{sw} = \frac{i_{fc}^2 V_{dc}^2 t_{fs}}{2 I_{test} V_{test}} \quad (3.36)$$

$$\text{Avec } t = t_{d(on)} + t_r + t_{d(off)} + t_f \quad (3.37)$$

Où V_s et R_{on} sont respectivement la chute de tension et la résistance interne du MOSFET ; $t_{d(on)}$, t_r , $t_{d(off)}$, et t_f sont respectivement le temps de retard pour la fermeture, temps de montée pour la fermeture, temps de retard pour l'ouverture, et le temps de descente pour l'ouverture. Ces données peuvent être obtenues à partir du datasheet du fabricant. I_{test} et V_{test} sont le courant et la tension, respectivement, sous lesquels le MOSFET a été testé pour déterminer les données ci-dessus.

- 4) Pertes dans la diode : ces pertes incluent les pertes par conduction (P_{dcon}) et les pertes du recouvrement inverse (P_{dri}) :

$$P_{dcon} = (1 - D)(R_d \lambda + V_f i_{fc}) \quad (3.38)$$

$$\text{Avec } \lambda = \left(i_{fc}^2 + \frac{\Delta i_{fc}^2}{12} \right) \quad (3.39)$$

$$P_{dri} = \frac{V_{dc}^2 i_{fc} I_{RM} t_{rr} f_s}{2 I_{test} V_{test}} \quad (3.40)$$

Où V_f et R_d sont respectivement la chute de tension et la résistance interne de la diode. I_{RM} et t_{rr} sont le courant de recouvrement inverse et le temps de recouvrement inverse, respectivement. Toutes ces données peuvent être obtenues à partir de la datasheet du fabricant.

Les pertes totales et l'efficacité énergétique du convertisseur Boost sont données par les relations suivantes :

$$P_{boost,total} = P_{cop} + P_{core} + P_{cap} + P_{scon} + P_{sw} + P_{dcon} + P_{dri} \quad (3.41)$$

$$\eta_{boost} = \frac{P_{fc} - P_{boost,total}}{P_{fc}} \quad (3.42)$$

Où P_{fc} représente la puissance électrique délivrée par la PàC.

Par la suite, toutes les équations de pertes sont adaptées pour un convertisseur DC/DC boost entrelacé à N phases.

- 1) Pertes dans l'inductance : ces pertes sont la somme des pertes de chaque inductance d'un convertisseur boost entrelacé à N phases et sont exprimées en fonction de ces dernières :

$$P_{cop} = R_L \left(\frac{i_{fc}^2}{N} + \frac{N \Delta i_L^2}{12} \right) \quad (3.43)$$

Chapitre 3 : Dimensionnement et commande

$$P_{core} = 6.5N(f_s)^{1.51} \left(\frac{\Delta B}{2}\right)^{1.74} m \quad (3.44)$$

2) Pertes dans le condensateur :

$$P_{cap} = R_c(Ni_L^2 D(1-D)) \quad (3.45)$$

3) Pertes dans le MOSFET : ces pertes sont la somme des pertes de chaque interrupteur d'un convertisseur boost entrelacé à N phases:

$$P_{scon} = D \left(R_{on} \left(\frac{i_{fc}^2}{N} + \frac{N\Delta i_L^2}{12} \right) + V_s(i_{fc}) \right) \quad (3.46)$$

$$P_{sw} = \frac{i_{fc}^2 V_{dc}^2 t_{fs}}{2N I_{test} V_{test}} \quad (3.47)$$

4) Pertes dans la diode : ces pertes sont la somme des pertes de chaque diode d'un convertisseur boost entrelacé à N phases:

$$P_{dcon} = (1-D)(R_d \lambda + V_f i_{fc}) \quad (3.48)$$

$$\text{Avec } \lambda = \left(\frac{i_{fc}^2}{N} + \frac{N\Delta i_L^2}{12} \right) \quad (3.49)$$

$$P_{dri} = \frac{V_{dc}^2 i_{fc} I_{RM} t_{rr} f_s}{2I_{test} V_{test}} \quad (3.50)$$

Les pertes totales et l'efficacité énergétique du convertisseur Boost sont données par les relations suivantes :


$$P_{IBC_N,total} = P_{cop} + P_{core} + P_{cap} + P_{scon} + P_{sw} + P_{dcon} + P_{dri} \quad (3.51)$$

$$\eta_{IBC_N} = \frac{P_{fc} - P_{IBC_N,total}}{P_{fc}} \quad (3.52)$$


Afin d'évaluer l'efficacité énergétique des différentes topologies de convertisseur DC/DC boost entrelacé, la courbe de polarisation de la PàC étudiée a été utilisée. En effet, la courbe de polarisation est une courbe non linéaire qui dépend fortement de la charge. On peut trouver dans la littérature des études sur l'efficacité énergétique des convertisseurs DC/DC pour des applications PàC [3.23]-[3.26]. Toutefois, les auteurs évaluent l'efficacité énergétique quand la PàC fonctionne à tension nominale tout en variant la charge ce qu'il ne permet pas de refléter la réalité. En outre, en se basant sur la littérature existante, la PàC fonctionnera dans la région ohmique afin d'éviter les régions à faible et haute tension pour prolonger la durée de vie de la PàC [3.27]. Les figures 3.9 et 3.10 représentent respectivement les pertes joules dans l'inductance et les pertes par commutation dans l'interrupteur de puissance pour la topologie boost classique et

Chapitre 3 : Dimensionnement et commande

les topologies entrelacées (Fig. 3.1). Ces deux catégories de pertes ont été choisies car ce sont les principales contributrices à la dégradation de l'efficacité énergétique de ces topologies.




(a)



(b)

Fig. 3. 9: Pertes joules dans l'inductance : (a) topologie boost classique, (b) topologies entrelacées.



(a)





Fig. 3.10: Pertes par commutation dans l'interrupteur de puissance : (a) topologie boost classique, (b) topologies entrelacées.

En analysant les Fig. 3.9 et 3.10, on peut observer que les pertes joules dans l'inductance et les pertes par commutation dans l'interrupteur de puissance diminuent en augmentant le nombre de phases de la topologie entrelacée. En outre, les pertes de puissance diminuent drastiquement lorsque le courant de la PàC augmente, en passant d'une topologie de 2 à 3 phases. En revanche, ce n'est pas le cas en passant d'une topologie de 3 à 4 phases, car la réduction des pertes de puissance n'est pas aussi importante. La figure 3.11 représente l'efficacité énergétique de la topologie boost classique (i.e. utilisée dans le projet MobyPost) et des topologies entrelacées.






Fig. 3. 11: Efficacité énergétique : (a) topologie boost classique, (b) topologies entrelacées.

En analysant la Fig. 3.11, on peut observer que les topologies entrelacées 3 et 4 phases conservent une haute efficacité énergétique (>94%) pour une large gamme de puissance ; tandis que l'efficacité énergétique de la topologie boost classique et la topologie entrelacée 2 phases chute en augmentant le courant de la PàC. Selon le département américain de l'énergie [3.28], l'efficacité énergétique des convertisseurs DC/DC dans les applications automobiles doit être supérieure à 94%. Pour des charges faibles, l'efficacité énergétique d'une topologie à 3 phases est supérieure à une topologie à 4 phases. En outre, comme il a été mentionné dans cette section, la PàC fonctionnera dans sa région ohmique afin de prolonger sa durée de vie. En se basant sur la Fig. 3.11, les topologies à 3 et 4 phases ont approximativement la même efficacité énergétique aux limites de la région ohmique. En conclusion, d'un point de vue de l'efficacité énergétique, la topologie entrelacée à 3 phases est le meilleur choix parmi les topologies proposées dans la Fig. 3.1. Il est important de souligner que les calculs de pertes présentés dans cette section se basent sur les caractéristiques du convertisseur boost classique utilisé dans le cadre du projet MobyPost et également des caractéristiques électriques des composants (e.g. interrupteur de puissance, diode, inductance, condensateur) de la topologie entrelacée réalisée sur banc de test.

d) Tolérance aux défauts

Les topologies entrelacées ont la capacité d'être naturellement tolérantes aux défauts en raison de la présence de redondance statique. Cette dernière consiste à la mise en parallèle de plusieurs topologies boost classique, communément appelé dans la littérature *module* [3.29] afin d'augmenter la fiabilité du système en cas de défauts. En d'autres termes, si un défaut venait à se produire sur une phase, les phases restantes dites *saines* pourraient être utilisées comme un système de compensation évitant par conséquent toute interruption de fourniture d'énergie à la charge. Généralement, le nombre de modules doit être choisi afin de respecter la condition suivante:

$$Nb_{module} = 2n + 1 \quad (3.53)$$

Où n représente le nombre de défauts qui peut être toléré par la topologie.

En bref, une topologie entrelacée à 3 phases est requise pour tolérer un défaut ; tandis qu'une topologie entrelacée à 5 phases est nécessaire pour tolérer deux défauts. Dans notre cas d'étude, il a été considéré qu'un seul défaut peut être toléré par le convertisseur, qui est généralement adopté

Chapitre 3 : Dimensionnement et commande

dans la littérature [3.2]. En se basant sur notre étude développée dans ce chapitre, la topologie entrelacée à 3 phases est le meilleur choix possible.

3.2.2 Dimensionnement des composants du convertisseur

Le convertisseur DC/DC boost entrelacé à 3 phases est dimensionné en se basant sur les caractéristiques du système PàC présentées dans le tableau 3.2. La première étape de conception consiste à déterminer le gain de tension exigé pour notre application. La figure 3.12 représente les schémas électriques équivalents du convertisseur DC/DC boost entrelacé selon les deux périodes de fonctionnement (i.e. pour $0 < t < DT_s$ et $DT_s < t < T$) [3.16].




Fig. 3. 12: Schéma équivalent électrique de la topologie boost entrelacée : (a) $0 < t < DT_s$, (b) $DT_s < t < T_s$.

Où R_L représente la résistance parasite de l'inductance L , R_{on} et V_s représentent respectivement la résistance interne et la tension de seuil de l'interrupteur de puissance, et enfin R_d et V_f représentent respectivement la résistance interne et la tension de seuil de la diode. La diode D_0 permet d'empêcher le courant de retourner dans la PàC. La première étape du dimensionnement consiste à déterminer le rapport cyclique exigé pour la plage de fonctionnement de la PàC (i.e. région ohmique). Le rapport cyclique peut être déterminé par l'expression suivante prenant en compte tous les éléments parasites présentés dans la Fig. 3.12 [3.16]:

$$M(D) = \frac{(V_{fc} - DV_s - (1-D)V_f)(1-D)R}{V_{fc}(R_L + DR_{on} + (1-D)R_d + (1-D)^2R)} \quad (3.54)$$

La figure 3.13 représente la courbe de polarisation expérimentale de la PàC et particulièrement sa zone de fonctionnement (i.e. région ohmique). La région ohmique de la PàC a été déterminée à partir de la résistance différentielle [3.30]. En effet, cette dernière permet d'étudier plus facilement les variations de la courbe de polarisation et par conséquent déduire les trois régions de fonctionnement définies dans le chapitre 1. La résistance différentielle est déterminée à partir de l'expression suivante [3.30]:

$$R_{diff} = \frac{\partial v_{fc}}{\partial i_{fc}} \quad (3.55)$$

La figure 3.14 illustre la résistance différentielle de la courbe de polarisation, qui permet de caractériser les différentes régions de fonctionnement de la PàC. La zone 1 représente la région d'activation ; tandis que la zone 2 représente la région ohmique et enfin la zone 3 représente la région de concentration.

Chapitre 3 : Dimensionnement et commande




Fig. 3. 13: Courbe de polarisation de la P&C et sa région de fonctionnement.




Fig. 3. 14: Résistance différentielle de la courbe de polarisation de la P&C.

En se basant sur l'équation (3.54), le gain de tension du convertisseur DC/DC boost entrelacé a été tracé sur la figure 3.15.




Fig. 3. 15: Evolution du gain de tension en fonction du rapport cyclique.

Chapitre 3 : Dimensionnement et commande

En se basant sur l'équation (3.54) et la courbe de polarisation illustrée sur la Fig. 3.15, le rapport cyclique exigé est : au début de la région ohmique ($D=0.7$) et à la fin de la région ohmique ($D=0.78$).

Comme il a été mentionné auparavant, le concept d'entrelacement permet de diminuer la moyenne du courant dans les inductances de phase et par conséquent de diminuer la valeur et le volume de l'inductance. En utilisant nos résultats précédents sur le rapport cyclique, l'équation (3.2) permet de déterminer la valeur de l'inductance L :

$$L = \frac{V_{dc}(3D-2)(1-D)}{\Delta i_{fc} f_s} \quad (3.56)$$

Il a été suggéré dans la littérature de limiter l'ondulation de courant à moins de 10% du courant de la PàC [3.14], [3.15] afin de limiter les dégradations à long terme sur les catalyseurs en platine [3.8], [3.13]. Dans notre dimensionnement, l'ondulation de courant d'entrée (côté PàC) est fixée à 8% du courant nominal de la PàC, qui signifie ($\Delta i_{fc}=3.4A$). L'évolution de la valeur de l'inductance en fonction du rapport cyclique est montrée sur la figure 3.16.




Fig. 3.16: Evolution de la valeur de l'inductance en fonction du rapport cyclique.

En se basant sur la Fig. 3.16, la valeur de l'inductance est égale à $120\mu H$ pour permettre un fonctionnement aux limites de la région ohmique. Cette valeur d'inductance permet de garantir un mode de fonctionnement en conduction continue en se basant sur l'équation (3.4).

Par comparaison, la valeur du condensateur C peut être déterminée par l'expression suivante pour notre gamme de fonctionnement [3.31]:

$$C = \frac{V_{dc}(3D-2)}{3Rf_s\Delta V_{dc}} \quad (3.57)$$

Où R représente la résistance de charge et ΔV_{dc} représente l'ondulation de la tension du bus DC. Pour un fonctionnement nominal, la résistance de charge est égale à 10Ω . Pour des raisons de stabilité, une valeur de condensateur de $1mF$ a été choisie. Les caractéristiques électriques de courant et de tension d'un convertisseur boost entrelacé ont été données auparavant (Tableau 3.2). La réduction des contraintes de courant d'un convertisseur boost entrelacé offre plus de flexibilité dans les interrupteurs de puissance et les inductances. Toutefois, ces composants peuvent être soumis à plus de stress en particulier pour les fonctionnements en mode dégradé en cas de perte

Chapitre 3 : Dimensionnement et commande

d'une phase. En effet, en cas de perte d'une phase, le courant augmente sur les phases saines de 50%, ce qui peut conduire à des contraintes électriques supplémentaires, des défaillances et également à la saturation magnétique des inductances [3.32], [3.33]. C'est pourquoi, il est crucial de prendre en considération le cas d'un fonctionnement en mode dégradé. Dans ce travail de recherche, les interrupteurs de puissance ont été dimensionnés en conséquence afin de garantir la fiabilité du convertisseur en cas de défaut. En ce qui concerne les inductances, la prise en compte d'un fonctionnement dégradé dans son dimensionnement, reviendrait à accroître le volume et le prix ce qui n'est pas envisageable pour les applications véhicule électrique à PàC [34]. Ainsi, un contrôle tolérant aux défauts est vitale afin d'éviter ce surdimensionnement et la saturation du circuit magnétique.

Pour les interrupteurs de puissance (S_1, S_2, S_3), des modules IGBT (ref. IXGN120N60A3D1) de l'entreprise IXYS ont été choisis. La contrainte de tension de ce module est de 600V, qui correspond à 6 fois plus que la contrainte de tension nécessaire au point de fonctionnement (i.e. $V_{dc}=100V$). Concernant la contrainte de courant de ce module, elle est égale à 120A, qui correspond à 8.5 fois plus que la contrainte de courant nécessaire au point de fonctionnement nominal en mode sain (i.e. 14A) ; tandis qu'elle correspond à 5.7 fois plus que la contrainte de courant nécessaire au point de fonctionnement nominal en mode dégradé (i.e. 21A) . Le choix d'un module IGBT s'explique par le fait qu'il permet de réduire les pertes par conduction (i.e. faible résistance interne de l'IGBT) par rapport à des modules MOSFET [33]. L'inconvénient principal des modules IGBT est les pertes par commutation en raison de leurs fonctionnements en forte commutation. Afin de garantir une bonne efficacité énergétique, une fréquence de commutation ($f_s=20$ kHz) a été choisie. Pour les diodes (D_1, D_2, D_3), nous utilisons les diodes antiparallèles des modules IGBT présentés précédemment. Afin de protéger la PàC des courants négatifs, nous utilisons un module de diodes (ref. DSEP 2x 101-04A) de l'entreprise IXYS placé en série avec la PàC. Cette diode conduit pendant toute la durée de fonctionnement du système. Afin de réduire les pertes par conduction, la diode est réalisée grâce à la connexion en parallèle de deux diodes. Les données des composants du convertisseur DC/DC boost entrelacé sont données dans le tableau 3.6.

Tableau 3. 6: Spécification des composants du convertisseur DC/DC boost entrelacé.

Composant	Specification	I _{max}	V _{max}
IGBT : S_1 à S_3	3x IXGN120N60A3D1	120A	600V
Diodes : D_1 à D_3	Diodes antiparallèles de IXGN120N60A3D1	120A	600V
Diode PàC : D_0	DSEP 2x 101-04A	100A	400V
Inductances : L_1 à L_3	3x (120 μ H CEFEM)	30A	200V
Condensateur : C	1000 μ F électrolytique Kendeil	30A	400V

3.2.3 Modélisation du convertisseur

Afin de concevoir les contrôles pour des objectifs de performance, des modèles dynamiques appropriés de la topologie sont exigés. Dans un premier temps, les équations relatives au convertisseur (Fig. 3.12) sont données pour les deux séquences de fonctionnement représentées. Afin de simplifier l'analyse, nous prenons en compte seulement la résistance parasite de

Chapitre 3 : Dimensionnement et commande

l'inductance R_L . Pour la séquence de fonctionnement ($0 < t < DT_s$), les équations sont données ci-dessous :

$$\begin{cases} L \frac{di_{L1}}{dt}(t) = v_{fc}(t) - R_L i_{L1}(t) \\ L \frac{di_{L2}}{dt}(t) = v_{fc}(t) - R_L i_{L2}(t) \\ L \frac{di_{L3}}{dt}(t) = v_{fc}(t) - R_L i_{L3}(t) \\ C \frac{dv_{dc}}{dt} = -i_{dc}(t) \end{cases} \quad (3.58)$$

Pour la séquence de fonctionnement ($DT_s < t < T_s$), les équations sont données ci-dessous :

$$\begin{cases} L \frac{di_{L1}}{dt}(t) = v_{fc}(t) - R_L i_{L1}(t) - v_{dc}(t) \\ L \frac{di_{L2}}{dt}(t) = v_{fc}(t) - R_L i_{L2}(t) - v_{dc}(t) \\ L \frac{di_{L3}}{dt}(t) = v_{fc}(t) - R_L i_{L3}(t) - v_{dc}(t) \\ C \frac{dv_{dc}}{dt} = i_{L1}(t) + i_{L2}(t) + i_{L3}(t) - i_{dc}(t) \end{cases} \quad (3.59)$$

Par la suite, la modélisation moyenne, bien connue sous le nom *averaged-circuit models* [3.31], a été appliquée aux équations (3.58) et (3.59). Le modèle moyen du convertisseur est donné ci-dessous :

$$L \frac{di_{L1}}{dt}(t) = V_{fc}(t) - R_L i_{L1}(t) - (1 - D_1)V_{dc}(t) \quad (3.60)$$

$$L \frac{di_{L2}}{dt}(t) = V_{fc}(t) - R_L i_{L2}(t) - (1 - D_2)V_{dc}(t) \quad (3.61)$$

$$L \frac{di_{L3}}{dt}(t) = V_{fc}(t) - R_L i_{L3}(t) - (1 - D_3)V_{dc}(t) \quad (3.62)$$

$$C \frac{dv_{dc}}{dt} = (1 - D_1)i_{L1}(t) + (1 - D_2)i_{L2}(t) + (1 - D_3)i_{L3}(t) - i_{dc}(t) \quad (3.63)$$

A partir de cette modélisation, les modèles en petits signaux, communément appelé *averaged small signal model* [3.31] ont été déduits. Cette modélisation permet de prendre en considération le régime permanent et transitoire du système. Par conséquent, on écrira :

$$x(t) = X(t) + \widetilde{x}(t) \quad (3.64)$$

Où x représente la variable, X représente le régime permanent et enfin \widetilde{x} représente une petite variation autour de ce régime permanent.

Le modèle moyen en petits signaux du convertisseur DC/DC boost entrelacé est donné ci-dessous :

$$\begin{cases} L \frac{d\tilde{i}_{L1}(t)}{dt} = \tilde{V}_{fc}(t) - R_L \tilde{i}_{L1}(t) - (1 - D_1)\tilde{V}_{dc}(t) + V_{dc}(t)\tilde{d}_1(t) \\ L \frac{d\tilde{i}_{L2}(t)}{dt} = \tilde{V}_{fc}(t) - R_L \tilde{i}_{L2}(t) - (1 - D_2)\tilde{V}_{dc}(t) + V_{dc}(t)\tilde{d}_2(t) \\ L \frac{d\tilde{i}_{L3}(t)}{dt} = \tilde{V}_{fc}(t) - R_L \tilde{i}_{L3}(t) - (1 - D_3)\tilde{V}_{dc}(t) + V_{dc}(t)\tilde{d}_3(t) \end{cases} \quad (3.65)$$

$$C \frac{d\tilde{v}_{dc}(t)}{dt} = (1 - D_1)\tilde{i}_{L1}(t) - I_{L1}\tilde{d}_1(t) + (1 - D_2)\tilde{i}_{L2}(t) - I_{L2}\tilde{d}_2(t) + (1 - D_3)\tilde{i}_{L3}(t) - I_{L3}\tilde{d}_3(t) - \tilde{i}_{dc}(t) \quad (3.66)$$

Chapitre 3 : Dimensionnement et commande

En admettant l'hypothèse que les rapports cycliques (D_1 , D_2 et D_3) sont identiques, les différentes fonctions de transfert de ce convertisseur boost entrelacé avec une charge résistive R sont données ci-dessous.

$$G_{diL}(s) = \frac{\widetilde{i_L(s)}}{\widetilde{d}(s)} = \frac{V_{dc}RCs + R(1-D)i_L + V_{dc}}{RLCs^2 + s(L+RR_LC) + R_L + R(1-D)^2} \quad (3.67)$$

$$G_{div}(s) = \frac{\widetilde{V_{dc}(s)}}{\widetilde{d}(s)} = \frac{-RLi_Ls + RV_{dc}(1-D) - RR_Li_L}{RLCs^2 + s(L+RR_LC) + R_L + R(1-D)^2} \quad (3.68)$$

Les fonctions de transfert (3.67) et (3.68) du second ordre peuvent se mettre sous la forme canonique suivante :

$$G_{diL}(s) = \frac{\widetilde{i_L(s)}}{\widetilde{d}(s)} = \frac{K_{id}(T_zs+1)}{\left(\frac{s}{\omega_n}\right)^2 + \frac{2\xi}{\omega_n}s + 1} \quad (3.69)$$

$$G_{div}(s) = \frac{\widetilde{V_{dc}(s)}}{\widetilde{d}(s)} = \frac{K_{vd}(T_{z1}s+1)}{\left(\frac{s}{\omega_n}\right)^2 + \frac{2\xi}{\omega_n}s + 1} \quad (3.70)$$

Où :

$$k_{id} = R(1-D)i_L + V_{dc} \quad (3.71)$$

$$T_z = \frac{V_{dc}RC}{R(1-D)i_L + V_{dc}} \quad (3.72)$$

$$k_{vd} = RV_{dc}(1-D) - RR_Li_L \quad (3.73)$$

$$T_{z1} = -\frac{R_Li_L}{RV_{dc}(1-D) - RR_Li_L} \quad (3.74)$$

$$\omega_n = \frac{1}{\sqrt{LC}} \sqrt{\frac{R_L + R(1-D)^2}{R}} \quad (3.75)$$

$$\xi = \omega_n \frac{L + RR_LC}{2(R_L + R(1-D)^2)} \quad (3.76)$$

Les fonctions de transfert (3.67) et (3.68) sont des systèmes du second ordre avec un pôle double avec une fréquence de coupure (3.75) et avec un zéro (3.72), (3.74). La fréquence de coupure et également les zéros sont fonction du rapport cyclique D . Dans un système en boucle fermée, les éléments du système changeront lorsque le rapport cyclique change, ce qui signifie que la fonction de transfert change elle aussi. Ce qui rend par conséquent la conception du contrôleur pour ce convertisseur complexe d'un point de vue de la stabilité et de la bande passante.

3.2.4 Objectifs et choix du contrôle du convertisseur

Afin de choisir et de concevoir correctement les correcteurs, il est essentiel d'établir les objectifs de contrôle, qui peuvent être formulés comme suit :

1. La tension du bus DC doit être régulée à chaque instant lors des variations de charge et des conditions de fonctionnements de la PàC influant sur la courbe de polarisation ;
2. Le courant de la PàC doit être réparti équitablement entre les différentes phases des convertisseurs afin d'éviter une surcharge sur l'une des phases, particulièrement pour des valeurs de charge élevées. En outre, les courants de phase doivent être correctement décalés les uns par rapports aux autres afin de minimiser l'ondulation de courant d'entrée qui est indésirable dans les applications PàC [3.6], [3.8] ;

Chapitre 3 : Dimensionnement et commande

3. La stabilité et les performances dynamiques doivent être toujours garanties quand le système fonctionne en boucle fermée.

Par ailleurs, ces objectifs de contrôle doivent être respectés pour des conditions de fonctionnement en mode dégradé. En d'autres termes, la régulation de la tension du bus DC et la répartition équitable du courant dans chaque phase doivent être assurés en présence de défauts. Dans le cas du projet MobyPost, un pack de batteries est connecté directement sur le bus DC. C'est pourquoi, le convertisseur DC/DC boost contrôle le courant en sortie de la PàC par l'intermédiaire d'un contrôleur PI. Généralement, ce type de contrôle est utilisé pour les topologies boost entrelacées [3.3], [3.6], [3.7], [3.31] permettant de répartir équitablement la puissance instantanée sur chaque phase. Cependant, ce contrôle a besoin de la mise en place d'un contrôle tolérant aux défauts, permettant de répartir équitablement le courant une fois le défaut détecté. Sans ce contrôle tolérant aux défauts, le courant n'est pas bien réparti dans les phases saines, conduisant à une surcharge et des contraintes électriques supplémentaires en particulier sur les inductances [3.31]. Dans ce travail de thèse, il a été décidé de s'éloigner un peu de l'architecture de la chaîne de traction actuellement utilisée dans le cadre du projet MobyPost. En effet, le but est d'étudier l'impact qu'un défaut pourrait avoir sur la régulation de la tension du bus DC en sortie du convertisseur. Cette tension joue un rôle primordial dans la fourniture de la puissance au groupe moteur-variateur. Dans cette optique, un contrôle PI intégrant deux boucles de régulation (i.e. courant et tension) semble le plus approprié afin de satisfaire les objectifs de contrôle [3.33].

3.2.5 Conception du contrôle du convertisseur

Tout d'abord, le diagramme bloc du contrôle intégrant les deux boucles de régulation en boucle fermée pour une phase est montré sur la Figure 3.17.




Fig. 3. 17: Structure du contrôle avec deux boucles de régulation.

Le gain de la boucle de courant interne est égal à :

$$T_i(s) = G_{ci}(s)G_p(s)G_{diL}(s)H_{fi}(s) \quad (3.77)$$

Le gain de la boucle de tension externe est égal à :

$$T_v(s) = \frac{G_{cv}(s)G_{ci}(s)G_p(s)G_{div}(s)H_{fv}(s)}{1+T_i(s)} \quad (3.78)$$

Sur la Fig. 3.17, $G_{cv}(s)$ est le contrôleur PI permettant d'obtenir la référence du courant de phase à partir de l'écart entre la référence de la tension du bus DC et la tension du bus DC mesurée. $G_{ci}(s)$ est le contrôleur PI permettant d'obtenir le rapport cyclique à partir de l'écart entre la référence de courant et le courant mesuré. $G_p(s)$ est la fonction de transfert du modulateur de la

Chapitre 3 : Dimensionnement et commande

largeur d'impulsions (MLI) (i.e. décalage des signaux de commande), qui peut être initialement considéré égal à 1 (pour l'amplitude du signal en dent de scie égal à 1). $G_{dil}(s)$ et $G_{div}(s)$ sont les fonctions de transfert définies respectivement avec les équations (3.69) et (3.70). $H_{fi}(s)$ et $H_{fv}(s)$ sont les fonctions de transfert des filtres de mesure pour les courants de phase et la tension du bus DC :

$$H_{fi}(s) = \frac{K_{fi}}{1+T_{fi}s} \quad (3.79)$$

$$H_{fv}(s) = \frac{K_{fv}}{1+T_{fv}s} \quad (3.80)$$

Où : $K_{fi}=K_{fv}=1$ et $T_{fi}=T_{fv}=22\mu s$.

Les correcteurs $G_{cv}(s)$ et $G_{ci}(s)$ ont été conçus en utilisant l'outil Sisotool® disponible dans le logiciel Matlab/Simulink (Fig. 3.18).




Fig. 3. 18: Interface de l'outil Sisotool dans le logiciel Matlab/Simulink.

Les paramètres du correcteur ont été optimisés afin de satisfaire les exigences de conception telles que la marge de phase (MP) et la marge de gain (MG), temps de stabilisation, communément appelé *settling time*. Les fonctions de transfert $G_{cv}(s)$ et $G_{ci}(s)$ sont la forme suivante :

$$G_{ci}(s) = K_i \left(1 + \frac{1}{T_i(s)} \right) \quad (3.81)$$

$$G_{cv}(s) = K_v \left(1 + \frac{1}{T_v(s)} \right) \quad (3.82)$$

En résumé, ils conduisent aux performances satisfaisantes, à savoir une marge de phase à 45° et une marge de gain à 10dB. Les valeurs des paramètres des deux correcteurs sont données ci-dessous :

$$K_i=10 ; T_i=0,002 ; K_v=50 ; T_v=0.5 \quad (3.83)$$

La prochaine section consiste à valider les performances du contrôle à travers des résultats de simulation.

Chapitre 3 : Dimensionnement et commande

3.2.6 Simulations en vue de la validation du contrôle du convertisseur

Afin de simuler le convertisseur DC/DC boost entrelacé et son contrôle, nous avons utilisé le logiciel Matlab/Simulink et plus particulièrement la librairie SimPowerSystems®. La figure 3.19 montre le contrôle du convertisseur réalisé dans l'environnement Simulink.




Fig. 3. 19: *Modèle Simulink du contrôle du convertisseur.*

Le convertisseur DC/DC est connecté à un modèle multi physique de la PàC couvrant le domaine électrique et thermique. Afin de faciliter l'étude, l'ensemble des charges (réseau de bord, moteur de traction et auxiliaires) est considéré comme une charge résistive connectée au bus DC. Les figures 3.20, 3.21 et 3.22 montrent les évolutions de la tension et le courant du stack de la PàC, les courants de phase et la tension du bus DC pour une variation de la charge. Partant de ces figures, il peut être observé que le contrôleur du convertisseur offre de bonnes performances en termes de stabilité et précision. Concernant le temps de réponse, il peut être observé que les courants de phase et la tension du bus DC suivent parfaitement leurs références avec un temps de stabilisation de l'ordre de 5ms. Comme la PàC représenté une source de puissance avec de faibles dynamiques, le temps de réponse du contrôleur proposé est acceptable. La figure 3.23, quant à elle, représente la réponse en régime permanent du contrôleur après une variation de la charge. D'une part, nous pouvons observer que les courants de phase sont parfaitement décalés de 120° comme désirés par les objectifs de contrôle. D'autre part, il peut être observé que l'ondulation de courant est très faible, qui souligne l'avantage de cette topologie pour les applications PàC.




Fig. 3. 20: Performances dynamiques de la P&C pour une variation de la charge.




Fig. 3. 21: Courants de phase pour une variation de la charge.




Fig. 3. 22: Tension du bus DC pour une variation de la charge.




Fig. 3. 23: Performances en régime permanent du contrôle du convertisseur.

3.3. Dimensionnement et contrôle du convertisseur DC/DC boost entrelacé flottant

3.3.1 Présentation et choix du nombre de phases du convertisseur DC/DC boost entrelacé flottant

Cette architecture présente des avantages similaires à la topologie entrelacée classique. La différence principale entre les deux topologies, c'est qu'il est possible d'obtenir un rapport d'élévation plus élevée avec la topologie boost entrelacée flottante grâce à son architecture [3.32]. Pour un gain d'élévation identique, cette dernière fonctionnant à des rapports cycliques plus faibles, permet de garantir une meilleure efficacité énergétique que la topologie boost entrelacée classique [3.32]. Afin de respecter l'équilibre du bus flottant, le nombre d'entrelacements du convertisseur FIBC doit être toujours paire. Kabalo et al [3.23] ont proposé une analyse sur les topologies entrelacées flottantes à 2, 4 et 6 phases afin de déterminer la meilleure topologie en termes de réduction de l'ondulation de courant et du volume des composants magnétiques, et l'optimisation de l'efficacité énergétique. Cette analyse a pu montrer que la topologie entrelacée flottante à 4 phases était la meilleure candidate. L'architecture de cette topologie est donnée sur la

Chapitre 3 : Dimensionnement et commande

figure 3.24. Similairement à la topologie entrelacée classique, cette architecture présente une redondance naturelle à la fois pour la partie non flottante (i.e. partie haute) et la partie flottante (i.e. partie basse). Toutefois, cette redondance présente un inconvénient majeur en raison de la présence de deux bus DC, à la fois non flottant et flottant. En effet, si un défaut venait à se produire sur l'une des deux parties, cela conduirait à un déséquilibre entre les deux bus DC. Pour éviter ce déséquilibre, la phase saine sur la partie défectueuse, devra compenser entièrement la phase défectueuse. Alors que pour une topologie boost classique, les courants des phases saines compensent la phase défectueuse en se répartissant équitablement le courant (i.e. 50% d'élévation) ; le courant de la phase saine de la partie défectueuse compense à elle seule la phase défectueuse (i.e. 100% d'élévation) afin de maintenir un équilibre entre les deux bus DC. En conséquence, cela conduit à des contraintes électriques plus importantes sur les composants magnétiques et les interrupteurs de puissance [3.32].




Fig. 3. 24: Architecture du convertisseur DC/DC boost entrelacé flottant.

3.3.2 Dimensionnement des composants du convertisseur

Le convertisseur DC/DC boost entrelacé flottant à 4 phases est dimensionné en se basant sur les caractéristiques du système PàC présentées dans le tableau 3.2. La première étape de conception consiste à déterminer le gain de tension exigé pour notre application. La figure 3.25 représente les schémas électriques équivalents du convertisseur DC/DC boost entrelacé selon les deux périodes de fonctionnement (i.e. pour $0 < t < DT_s$ et $DT_s < t < T$) [3.16].

Chapitre 3 : Dimensionnement et commande




Fig. 3. 25: Schéma équivalent électrique de la topologie boost entrelacée flottante : (a) $0 < t < DT_s$, (b) $DT_s < t < T_s$.

Où R_L représente la résistance parasite de l'inductance L , R_{on} et V_s représentent respectivement la résistance interne et la tension de seuil de l'interrupteur de puissance, et enfin R_d et V_f représentent respectivement la résistance interne et la tension de seuil de la diode. La diode D_0 permet d'empêcher le courant de retourner dans la P&C. La première étape du dimensionnement consiste à déterminer le rapport cyclique exigé pour la plage de fonctionnement de la P&C (i.e. région ohmique). Le rapport cyclique peut être déterminé par l'expression suivante prenant en compte tous les éléments parasites présentés dans la Fig. 3.25:

$$M(D) = \frac{(V_{fc} - DV_s - (1-D)V_f)(2R(1-D)(1+D))}{V_{fc}(1+D)(R_L + DR_{on} + (1-D)R_d + 2R(1-D)^2)} \quad (3.84)$$

En se basant sur l'équation (3.84), le gain de tension du convertisseur DC/DC boost entrelacé flottant a été tracé sur la figure 3.26.

Chapitre 3 : Dimensionnement et commande




Fig. 3. 26: Evolution du gain en fonction du rapport cyclique.

En se basant sur l'équation (3.84) et la courbe de polarisation illustrée sur la Fig. 3.13, le rapport cyclique exigé est : au début de la région ohmique ($D=0.55$) et à la fin de la région ohmique ($D=0.62$).

Le tableau 3.7 présente les caractéristiques électriques (i.e. courant et tension) des composants de l'électronique de puissance d'un convertisseur DC/DC boost entrelacé flottant.

Tableau 3. 7: Caractéristiques électriques de la topologie boost entrelacée flottante [3.35]

Topologie	Caractéristiques de courant	Caractéristiques de tension
Boost entrelacée flottant à 4 phases	$\frac{V_{dc}}{1+D}$	$\frac{i_{fc}}{2(1+D)}$

Pour la plage de fonctionnement du rapport cyclique, l'inductance de chaque phase peut être déterminée par l'expression suivante [3.35] :

$$L = \frac{(3-4D)(D-0.5)V_{dc}}{(1+D)\Delta i_{fc}f_s} \quad (3.85)$$

L'inductance L a été calculée de façon à garantir un régime de fonctionnement continu, traduit par l'équation suivante [3.35]:

$$\Delta i_L \leq \frac{i_{fc}}{1+D} \quad (3.86)$$

$$\text{Où: } \Delta i_L = \frac{D(1-D)V_{dc}}{(1+D)Lf_s} \quad (3.87)$$

Malgré que la réduction des contraintes de courant d'un convertisseur boost flottant entrelacé offre plus de flexibilité dans les interrupteurs de puissance et les inductances, ces composants peuvent être soumis à plus de stress en particulier pour les fonctionnements en mode dégradé en cas de perte d'une phase. En effet, comme il a mentionné auparavant, afin de garder l'équilibre entre les deux bus DC, une phase défectueuse conduit à l'augmentation du courant (i.e. 100% d'élévation) de la phase saine localisée sur la partie défectueuse. Similairement à la topologie entrelacée classique, la prise en compte de ce mode défectueux dans le dimensionnement des inductances reviendrait à ajouter de la masse, du volume, et une baisse significative de l'efficacité

Chapitre 3 : Dimensionnement et commande

énergétique qui n'est pas envisageable pour une application véhicule électrique à PàC [3.28]. C'est pourquoi, une stratégie tolérante aux défauts est plus adaptée pour cette application afin de minimiser les contraintes de courant sur les inductances. D'autre part, le dimensionnement des interrupteurs de puissance réalisé dans la section 3.2.2, permet de prendre en considération ces contraintes de courant supplémentaire sur les interrupteurs de puissance en cas de fonctionnement dégradé.

3.3.3 Modélisation du convertisseur

De la même façon que l'étude du convertisseur DC/DC boost entrelacé, les équations relatives au FIBC sont données pour les deux séquences de fonctionnement (Fig. 3.24). Pour la séquence de fonctionnement ($0 < t < DT_s$), les équations sont données ci-dessous :

$$\left\{ \begin{array}{l} L \frac{di_{L1}}{dt}(t) = v_{fc}(t) - R_L i_{L1}(t) \\ L \frac{di_{L2}}{dt}(t) = v_{fc}(t) - R_L i_{L2}(t) \\ L \frac{di_{L3}}{dt}(t) = v_{fc}(t) - R_L i_{L3}(t) \\ L \frac{di_{L4}}{dt}(t) = v_{fc}(t) - R_L i_{L4}(t) \\ C_1 \frac{dV_{c1}}{dt} = -i_{dc}(t) \\ C_2 \frac{dV_{c2}}{dt} = -i_{dc}(t) \end{array} \right. \quad (3.88)$$

Pour la séquence de fonctionnement ($DT_s < t < T_s$), les équations sont données ci-dessous :

$$\left\{ \begin{array}{l} L \frac{di_{L1}}{dt}(t) = v_{fc}(t) - R_L i_{L1}(t) - v_{c1} \\ L \frac{di_{L2}}{dt}(t) = v_{fc}(t) - R_L i_{L2}(t) - v_{c1} \\ L \frac{di_{L3}}{dt}(t) = v_{fc}(t) - R_L i_{L3}(t) - v_{c2} \\ L \frac{di_{L4}}{dt}(t) = v_{fc}(t) - R_L i_{L4}(t) - v_{c2} \\ C_1 \frac{dV_{c1}}{dt} = i_{L1}(t) + i_{L2}(t) - i_{dc}(t) \\ C_2 \frac{dV_{c2}}{dt} = i_{L3}(t) + i_{L4}(t) - i_{dc}(t) \end{array} \right. \quad (3.89)$$

Le modèle moyen du convertisseur est donné ci-dessous :

$$L \frac{di_{L1}}{dt}(t) = V_{fc}(t) - R_L i_{L1}(t) - (1 - D_1)V_{c1}(t) \quad (3.90)$$

$$L \frac{di_{L2}}{dt}(t) = V_{fc}(t) - R_L i_{L2}(t) - (1 - D_1)V_{c1}(t) \quad (3.91)$$

$$L \frac{di_{L3}}{dt}(t) = V_{fc}(t) - R_L i_{L3}(t) - (1 - D_2)V_{c2}(t) \quad (3.92)$$

$$L \frac{di_{L4}}{dt}(t) = V_{fc}(t) - R_L i_{L3}(t) - (1 - D_2)V_{c2}(t) \quad (3.93)$$

$$C_1 \frac{dV_{c1}}{dt} = (1 - D_1)i_{L1}(t) + (1 - D_1)i_{L2}(t) - i_{dc}(t) \quad (3.94)$$

$$C_2 \frac{dV_{c2}}{dt} = (1 - D_2)i_{L3}(t) + (1 - D_2)i_{L4}(t) - i_{dc}(t) \quad (3.95)$$

Le modèle moyen en petits signaux du convertisseur DC/DC boost entrelacé est donné ci-dessous :

Chapitre 3 : Dimensionnement et commande

$$\begin{cases} L \frac{d\tilde{i}_{L1}(t)}{dt} = \tilde{V}_{fc}(t) - R_L \tilde{i}_{L1}(t) - (1 - D_1) \tilde{V}_{C1}(t) + V_{C1}(t) \tilde{d}_1(t) \\ L \frac{d\tilde{i}_{L2}(t)}{dt} = \tilde{V}_{fc}(t) - R_L \tilde{i}_{L2}(t) - (1 - D_1) \tilde{V}_{C1}(t) + V_{C1}(t) \tilde{d}_1(t) \\ L \frac{d\tilde{i}_{L3}(t)}{dt} = \tilde{V}_{fc}(t) - R_L \tilde{i}_{L3}(t) - (1 - D_2) \tilde{V}_{C2}(t) + V_{C2}(t) \tilde{d}_2(t) \\ L \frac{d\tilde{i}_{L4}(t)}{dt} = \tilde{V}_{fc}(t) - R_L \tilde{i}_{L4}(t) - (1 - D_2) \tilde{V}_{C2}(t) + V_{C2}(t) \tilde{d}_2(t) \end{cases} \quad (3.96)$$

$$C_1 \frac{d\tilde{v}_{c1}(t)}{dt} = (1 - D_1) \tilde{i}_{L1}(t) - I_{L1} \tilde{d}_1(t) + (1 - D_2) \tilde{i}_{L2}(t) - I_{L2} \tilde{d}_2(t) - \tilde{i}_{dc}(t) \quad (3.97)$$

$$C_2 \frac{d\tilde{v}_{c2}(t)}{dt} = (1 - D_2) \tilde{i}_{L3}(t) - I_{L3} \tilde{d}_2(t) + (1 - D_2) \tilde{i}_{L4}(t) - I_{L4} \tilde{d}_2(t) - \tilde{i}_{dc}(t) \quad (3.98)$$

En admettant l'hypothèse que les rapports cycliques (D_1 , D_2) sont identiques, les différentes fonctions de transfert de ce convertisseur boost entrelacé avec une charge résistive R sont données ci-dessous [3.32].

$$G_{dil}(s) = \frac{\tilde{i}_L(s)}{\tilde{d}(s)} = \frac{\frac{2(D+3)}{1-D} \left(1 + \frac{RC}{D+3}s\right)}{(2R(1-D)^2 + 2R_L) + (2L + RR_L C)s + (RLC)s^2} \quad (3.99)$$

$$G_{div}(s) = \frac{V_{dc}(s)}{\tilde{d}(s)} = \frac{(2R(1-D)V_{dc} - \frac{2Ri_{fc}(R_L + Ls)}{1+D})}{(2R(1-D)^2 + 2R_L) + (2L + RR_L C)s + (RLC)s^2} \quad (3.100)$$

Les fonctions de transfert (3.99) et (3.100) du second ordre peuvent se mettre sous la forme canonique suivante :

$$G_{dil}(s) = \frac{\tilde{i}_L(s)}{\tilde{d}(s)} = \frac{K_{id}(T_z s + 1)}{\left(\frac{s}{\omega_n}\right)^2 + \frac{2\xi}{\omega_n} s + 1} \quad (3.101)$$

$$G_{div}(s) = \frac{V_{dc}(s)}{\tilde{d}(s)} = \frac{K_{vd}(T_{z1} s + 1)}{\left(\frac{s}{\omega_n}\right)^2 + \frac{2\xi}{\omega_n} s + 1} \quad (3.102)$$

Où :

$$k_{id} = \frac{2(D+3)}{1-D} \quad (3.103)$$

$$T_z = \frac{RC}{D+3} \quad (3.104)$$

$$k_{vd} = \frac{2R(1-D)(1+D)V_{dc} - 2RR_L i_{fc}}{1+D} \quad (3.105)$$

$$T_{z1} = -\frac{2Ri_{fc}}{2R(1-D)(1+D)V_{dc} - 2RR_L i_{fc}} \quad (3.106)$$

$$\omega_n = \frac{1}{\sqrt{LC}} \sqrt{\frac{2R(1-D)^2 + 2R_L}{R}} \quad (3.107)$$

$$\xi = \frac{1}{4} \omega_n \frac{2L + RR_L C}{R(1-D)^2 + R_L} \quad (3.108)$$

Chapitre 3 : Dimensionnement et commande

3.3.4 Conception du contrôle du convertisseur

En se basant sur la structure de contrôle du convertisseur DC/DC boost entrelacé flottant (Fig. 3.17), les paramètres des deux correcteurs PI ont été déterminés. Les paramètres sont donnés ci-dessous :

$$K_i=5; T_i=0,003 ; K_v=80 ; T_v=0,6 \quad (3.109)$$

3.3.5 Simulations en vue de la validation du contrôle du convertisseur

Idem que la topologie boost entrelacée classique, des simulations ont été réalisées dans l'environnement Matlab/Simulink afin de valider les performances du contrôle du convertisseur. Les figures 3.27 et 3.28 montrent les évolutions du courant du stack de la PàC, les courants de phase et la tension du bus DC pour une variation de la charge. Partant de ces figures, il peut être constaté que le contrôleur du convertisseur offre de très bonnes performances en termes de stabilité et précision. Concernant le temps de réponse, il peut être observé que les courants de phase et la tension du bus DC suivent parfaitement leurs références avec un temps de stabilisation de l'ordre de 20ms. Comme la PàC représente une source de puissance avec de faibles dynamiques, le temps de réponse du contrôleur proposé reste acceptable. La figure 3.29, quant à elle, représente la réponse en régime permanent du contrôleur après une variation de la charge. D'une part, il peut être observé que les courants de phase sont parfaitement décalés de 90° comme désirés par les objectifs de contrôle. D'autre part, il peut être noté que l'ondulation de courant est proche de zéro, qui souligne l'avantage de cette topologie pour les applications PàC avec la topologie boost entrelacée classique.




Fig. 3. 27: Performances dynamiques de la PàC et du convertisseur pour une variation de la charge. .




Fig. 3. 28: Performances dynamiques du convertisseur pour une variation de la charge.




Fig. 3. 29: Performances dynamiques du convertisseur pendant un régime permanent.

3.4. Etude comparative des deux structures

Cette partie a pour objectif de résumer les avantages et inconvénients des deux topologies entrelacées qui ont été discutés dans ce chapitre. Le tableau 3.8 souligne que la topologie entrelacée flottante offre un meilleur rendement que celui de la topologie boost entrelacée classique. Ceci est dû à un fonctionnement avec des rapports cycliques plus faibles pour un même gain d'élévation. Les deux architectures bénéficient d'une redondance naturelle permettant de garantir une continuité de service du convertisseur tout en réduisant son volume. Toutefois, un fonctionnement dans un mode défectueux va conduire à des contraintes électriques supplémentaires, en particulier pour la topologie entrelacée flottante. En effet, la phase saine de la partie défectueuse va compenser entièrement la perte d'une phase, provoquant une baisse drastique de l'efficacité énergétique. De plus, si aucun contrôle tolérant aux défauts n'est appliquée à ce convertisseur afin de minimiser les contraintes de courant, cela pourrait conduire à la saturation des composants magnétiques et par conséquent à la perte du contrôle du convertisseur [3.32]-[3.34]. Compte tenu du coût et de la moindre complexité, la structure IBC est le meilleur choix pour des applications automobiles.

Chapitre 3 : Dimensionnement et commande

Tableau 3. 8: Comparaison des topologies entrelacées

Topologie	Avantage	Inconvénient
Boost entrelacé classique	<ul style="list-style-type: none">-Bon rendement-Réduction de l'ondulation de courant-Faible volume des composants magnétiques-Redondance statique	<ul style="list-style-type: none">-Contraintes électriques de courant supplémentaires en cas de défaut (i.e. 50% de l'élévation du courant)-Coût élevé--Complexité de contrôle élevée
Boost flottant entrelacé	<ul style="list-style-type: none">-Gain d'élévation élevé-Meilleur rendement-Réduction de l'ondulation de courant-Faible volume des composants magnétiques-Redondance statique	<ul style="list-style-type: none">-Contraintes électriques de courant supplémentaires en cas de défaut (i.e. 100% de l'élévation du courant)-Coût très élevé-Complexité de contrôle très élevée

3.5. Conclusion

Les critères de sélection de la meilleure topologie se basent sur la réduction de l'ondulation de courant et du volume des composants magnétiques, l'optimisation de l'efficacité énergétique et de la tolérance aux défauts. Ainsi, on conclut que la topologie entrelacée classique à trois phases est le meilleur candidat. Les composants du convertisseur ont été dimensionnés en prenant en considération les contraintes électriques de courant supplémentaires lors des fonctionnements défectueux. Afin d'éviter le surdimensionnement des composants magnétiques entraînant l'ajout de volume et de masse dans le convertisseur, il faut mettre en place un contrôle tolérant aux défauts une fois la phase défectueuse détectée. Le contrôle du convertisseur a été réalisé afin de faire fonctionner la PàC dans sa région ohmique évitant par conséquent les régions à faible et haute tension pour prolonger la durée de vie de la PàC. Les performances du contrôleur ont été validées à travers des simulations réalisées dans l'environnement Matlab/Simulink.

Le prochain chapitre 4 présente une revue sur les algorithmes de détection de défauts et les contrôles tolérants aux défauts utilisés pour les convertisseurs DC/DC. Deux algorithmes de détection et des contrôles tolérants aux défauts sont proposés pour les topologies entrelacées.

Références du chapitre 3

- [3.1] R. Isermann, "Fault-Diagnosis Applications, Model-based condition monitoring: actuators, drives, machinery, plants, sensors, and fault-tolerant systems", Springer, 2011.
- [3.2] E. Jamshidpour, M. Shahbazi, P. Poure, E. Gholipour, S. Saadate, "Fault tolerant operation of single-ended non-isolated DC-DC converters under open and short-circuit switch faults", in: *Proceedings of 15th European Conference on Power Electronics and Applications (EPE)*, 2013, pp. 1-7.
- [3.3] P. Thounthong, B. Davat, "Study of a multiphase interleaved step-up converter for fuel cell high power applications", *Energy Conversion and Management*, Vol. 51, Iss. 4, April 2010, pp. 826-832.
- [3.4] S. Hiranuma, T. Takayanagi, N. Hoshi, J. Aruna, M. Cao, "Experimental consideration on DC-DC converter circuits for fuel cell hybrid vehicles", in: *Proceedings of IEEE International Electric Vehicle Conference (IEVC)*, March 2012, pp. 1-8.
- [3.5] H. Xu, X. Wen, E. Qiao, X. Guo, L. Kong, "High Power Interleaved Boost Converter in Fuel Cell Hybrid Electric Vehicle", in: *Proceedings of IEEE International Conference on Electric Machines and Drives*, May 2005, pp. 1814-19.
- [3.6] O. Hegazy, J. Van Mierlo, P. Lataire, "Analysis, control and comparison of DC/DC boost converter topologies for fuel cell hybrid electric vehicle applications", in: *Proceedings of the 2011 -14th European Conference on Power Electronics and Applications (EPE 2011)*, 2011, pp. 1-10.
- [3.7] W. Subsingha, P. Sarakarn, "4 Phase Interleaved DC Boost Converter for PEMFC Applications", *Procedia Engineering*, Vol. 32, 2012, pp. 1127-1134
- [3.8] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, "Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling", *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [3.9] M. Uno, K. Tanaka, "Pt/C catalyst degradation in proton exchange membrane fuel cells due to high-frequency potential cycling induced by switching power converters", *Journal of Power Sources*, Vol. 196, Iss. 23, December 2011, pp. 9884-89.
- [3.10] B. Wahdame, L. Girardot, D. Hissel, F. Harel, X. François, D. Candusso, M.C. Pera, L. Dumercy, "Impact of power converter current ripple on the durability of a fuel cell stack", in *Proceedings IEEE International Symposium on Industrial Electronics (ISIE '08)*, 2008, pp. 1495-1500.
- [3.11] G. Fontes, C. Turpin, S. Astier, T. Meynard, "Interactions between fuel cell and power converter: Influence of current harmonics on a fuel cell stack", *IEEE Transactions Power Electronics*, Vol. 22, Iss. 2, 2007, pp. 670-678.
- [3.12] F. Sergi, "PEM fuel cell systems analysis for grid connected applications", PhD thesis, University of Rome "Tor Vergata", 2009.
- [3.13] P. Thounthong, B. Davat, S. Raël, P. Sethakul, "Fuel starvation", *IEEE Industry Applications Magazine*, Vol. 15, Iss. 4, 2009, pp. 52-59.
- [3.14] J.S. Lai, C. Liu, A. Ridenour, "Multiphase soft switched dc/dc converter and active control technique for fuel cell ripple current elimination", April 14 2009, US Patent 7,518,886.

Références du chapitre 3

- [3.15] A. Testa, S. De Caro, D. Caniglia, V. Antonucci, M. Ferraro, F. Sergi, “Compensation of the low frequency current ripple in single phase grid connected fuel cell power systems”, in: *Proceedings of the 13th European Conference on Power Electronics and Applications (EPE’09)*, 2009, pp. 1-10.
- [3.16] R.W. Erickson, D. Maksimovic, “Fundamentals of Power Electronics: Second Edition”, Kluwer Academic Publishers, Janvier 2001.
- [3.17] M. Rylko, B. Lyons, K. Hartnett, J. Hayes, M. Egan, “Magnetic material comparisons for high-current gapped and gapless foil wound inductors in high frequency DC-DC converters”, in: *Proc. 13th IEEE EPE-PEMC*, 2008, pp. 1249-1256.
- [3.18] J. Ferrieux, F. Forest, *Alimentations à Découpage Convertisseurs à Résonance: Principes Composants Modélisation*. Paris, France: Dunod, 1999.
- [3.19] www.ferroxcube.com
- [3.20] www.elecktrisola.com
- [3.21] T. Lequeu, “Calcul des inductances et des transformateurs”, IUT GEII, 2^{ème} année, Option E.E.P, disponible en ligne : <http://www.thierry-lequeu.fr/data/IUT-EDP-CM.pdf>
- [3.22] C.L. Ma, P.O. Lauritzen, “A simple power diode model with forward and reverse recovery”, in: *Proceedings of the 22nd Annual IEEE Power Electronics Specialists Conference (PESC’91)*, 1991, pp. 411-415.
- [3.23] M. Kabalo, D. Paire, B. Blunier, D. Bouquain, M. Godoy Simoes, A. Miraoui, “Experimental Validation of High-Voltage-Ratio Low-Input-Current-Ripple converters for Hybrid Fuel Cell Supercapacitors Systems”, *IEEE Transactions on Vehicular Technology*, Vol. 61, Iss. 8, October 2012, pp. 3430-3440.
- [3.24] W. Subsingha, P. Sarakarn, “4 Phase Interleaved DC Boost Converter for PEMFC Applications”, *Procedia Engineering*, Vol. 32, 2012, pp. 1127-1134.
- [3.25] R. Seyezhai, B.L. Mathur, “Design and implementation of interleaved boost converter for fuel cell systems”, *International Journal of Hydrogen Energy*, Vol. 37, Iss. 4, 2012, pp. 3897-3903.
- [3.26] G.Y.Choe, J.S.Kim, H.S Kang and B.K.Lee, “An Optimal Design Methodology of an Interleaved Boost Converter for Fuel Cell Applications”, *Journal of Electrical Engineering & Technology*, Vol.5, No.2, 2010, pp. 319-328.
- [3.27] J.B. Benziger, M. Barclay Satterfield, W.H.J. Hogarth, J.P. Nehlsen, I.G. Kevrekidis, “The power performance curve for engineering analysis of fuel cells”, *Journal of Power Sources*, Vol. 155, Iss. 6, April 2006, pp. 272-285.
- [3.28] DOE, “2013 DOE Vehicle Technologies Office Annual Merit Review”, U.S. Department of Energy, May 2013, disponible en ligne: http://energy.gov/sites/prod/files/2014/04/f14/2013_amr_03.pdf
- [3.29] M. Muenchhof, M. Beck, R. Isermann, “Fault Diagnosis and Fault Tolerance of Drive Systems: Status and Research”, *European Journal and Control*, Vol. 15, Iss. 3-4, 2009, pp. 370-388.
- [3.30] Supramaniam Srinivasan, *FUEL CELLS: From Fundamentals to Applications*,

Références du chapitre 3

Springer.

- [3.31] A. De Bernardinis, D. Candusso, F. Harel, G. Coquery, “Power Electronics Interface for an Hybrid PEMFC Generating System with Fault Management Strategies for Transportation”, in: *Proceedings of European Conference on Power Electronics and Application*, 2009, Barcelona, Spain.
- [3.32] D. Guilbert, A. Gaillard, A. N’Diaye, A. Djerdir, “Energy Efficiency and Fault Tolerance Comparison of DC/DC Converters Topologies for Fuel Cell Electric Vehicles”, in: *Proceedings of IEEE Transportation Electrification Conference and Expo (ITEC’13)*, Dearborn, USA, June 2013, pp. 1-7
- [3.33] J.G. Kassakian, M.F. Schlecht, G.C. Verghese, “Principles of power electronics”, Addison-Wesley, 1991.
- [3.34] D. Guilbert, “Dimensionnement des composants magnétiques d’un convertisseur DC/DC boost entrelacé tolérant aux défauts pour des applications véhicule électrique à pile à combustible”, in : *Proceedings of Conférence des jeunes chercheurs en génie électrique (JCGE’14)*, 4-5 Juin 2014, Saint-Louis, France.
- [3.35] D. Coutellier, V.G. Agelidis, S. Choi, “Experimental verification of floating-output interleaved-input DC-DC high-gain transformer-less converter topologies”, in: *Proceedings of IEEE Power Electronics Specialists Conference (PESC)*, 2008, pp. 562-568.

Chapitre 4

Détection des défauts et fonctionnement en mode dégradé

Résumé :

L'objectif de ce chapitre est de présenter dans un premier temps les éléments les plus critiques dans les convertisseurs DC/DC. Par la suite, un premier état de l'art des méthodes de détection des défauts et des contrôles tolérants aux défauts des convertisseurs DC/DC est présenté. Des statistiques sont données comme par exemple l'utilisation des contrôles tolérants aux défauts avec les méthodes de détection des défauts et la répartition des différents contrôles tolérants aux défauts utilisées dans la littérature. Enfin, des algorithmes de détection et des contrôles tolérants aux défauts sont développés. Des résultats de simulation sont discutés afin de démontrer l'efficacité des algorithmes développés.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

Sommaire du chapitre 4

4.1.	Introduction	107
4.2.	Eléments critiques dans les convertisseurs DC/DC	107
4.3.	Méthodes de détection et des contrôles tolérants aux défauts.....	108
4.3.1.	Introduction	108
4.3.2.	Méthodes de détection et contrôles tolérants aux défauts pour les convertisseurs	110
4.3.3.	Synthèse	117
4.4.	Algorithmes de détection associés aux contrôles tolérants aux défauts.....	119
4.4.1.	Principes de la méthode de détection pour les défauts de type circuit-ouvert	119
4.4.2.	Principes de la méthode de détection pour les défauts de type court-circuit	127
4.4.3.	Contrôles tolérants aux défauts pour la PàC	131
4.4.4.	Contrôle tolérant aux défauts pour les inductances des convertisseurs DC/DC	136
4.5.	Simulation en vue de validation	139
4.5.1.	Introduction	139
4.5.2.	Résultats de simulation.....	140
4.6.	Conclusion.....	143

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

4.1. Introduction

Les convertisseurs de puissance jouent un rôle crucial dans le bon fonctionnement du véhicule étant donné qu'ils sont les composants les plus critiques dans la chaîne de traction. En effet, ces systèmes intègrent des interrupteurs de puissance qui sont soumis à de fortes contraintes à la fois électrique et thermique pour les applications automobiles. Dans l'hypothèse où des défauts électriques se produisaient, les chaînes de traction des véhicules électriques à PaC devraient inclure des topologies et/ou des contrôles tolérants aux défauts pour les différents convertisseurs DC/DC et DC/AC. Des méthodes de détection et des contrôles de contrôle tolérants aux défauts pour les convertisseurs DC/AC ont été largement étudiés dans la littérature. La détection des défauts dans les convertisseurs DC/DC est devenue quant à lui une thématique de recherche émergente depuis ces dernières années. Cela souligne la prise de conscience de l'importance de la fiabilité des convertisseurs DC/DC dans le fonctionnement normal d'une chaîne de traction.

Dans ce chapitre, une étude bibliographique est réalisée sur les méthodes de détection avant d'aborder en détails des développements de la thèse dans ce domaine. Les algorithmes proposés sont expliqués et simulés afin de démontrer leur pertinence.

4.2. Éléments critiques dans les convertisseurs DC/DC

Récemment (i.e. 2011), une enquête sur l'industrie concernant la fiabilité des convertisseurs de puissance a été réalisée afin de déterminer les besoins de l'industrie et les attentes de fiabilité [4.1]. Selon cette enquête, les interrupteurs de puissance sont classés comme les composants les plus fragiles dans les convertisseurs de puissance. En outre, l'enquête a permis de souligner les causes des principales contraintes des semi-conducteurs de puissance :

- 1) Environnement ;
- 2) Transitoires (charge, changement des conditions de fonctionnement de la source d'entrée, défauts) ;
- 3) Charge importante.

En outre, une étude sur la distribution des défaillances pour chaque composant de puissance pour un convertisseur DC/DC de type Half-Bridge Forward a été réalisée [4.2] (Fig. 4.1). En se basant sur l'ouvrage « Military Handbook MIL-HDBK 217F » [4.3], l'étude a montré que les condensateurs électrolytiques aluminium et les interrupteurs de puissance ont les taux de défaillances et de dégradation les plus élevés parmi les composants des convertisseurs DC/DC. En effet, 60% des dysfonctionnements et des pannes qui sont signalés, sont dus aux condensateurs électrolytiques aluminium ; tandis que 31% des défaillances et pannes proviennent des interrupteurs de puissance. De nombreux travaux ont été rapportés dans la littérature concernant l'impact de la dégradation des condensateurs dans les convertisseurs DC/DC [4.2], [4.4]-[4.8] depuis les dernières décennies. C'est pourquoi, ce travail de recherche se focalise sur l'impact et la détection des défauts d'interrupteurs de puissance. Dans la prochaine section de chapitre, un état de l'art des méthodes de détection de défauts d'interrupteurs de puissance et des contrôles tolérants aux défauts pour les convertisseurs DC/DC est donné.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 1: Distribution des défaillances pour chaque composant de puissance pour un convertisseur DC/DC.

4.3. Méthodes de détection et des contrôles tolérants aux défauts

4.3.1. Introduction

Au cours des dernières décennies, les progrès dans la technologie de l'électronique de puissance a permis de développer l'utilisation des convertisseurs de puissance dans une large gamme d'applications, notamment l'aérospatiale, avions, bateaux, trains, les véhicules électriques et également les systèmes de production d'énergie renouvelable. Dans de telles applications critiques, un haut niveau de fiabilité est exigé. La fiabilité comme elle est définie dans la littérature [4.9], correspond à la capacité d'un système à accomplir une fonction requise dans des conditions d'état, dans les limites d'un champ d'application donné, pendant une période de temps donnée.

Les convertisseurs de puissance jouent un rôle essentiel dans le maintien du fonctionnement normal pour tous les types de transport électrique, y compris les véhicules électriques, les véhicules électriques hybrides, les véhicules électriques plug-in et les véhicules électriques à PàC. Par conséquent, la fiabilité de ces convertisseurs est cruciale, puisque un défaut dans ces circuits pourrait provoquer une défaillance ou un dysfonctionnement sur l'ensemble de la chaîne de traction si aucune compensation n'a été prise. Une défaillance est défini comme une interruption permanente de la capacité d'un système à accomplir une fonction requise dans des conditions de fonctionnement spécifiée; tandis qu'un dysfonctionnement est une irrégularité intermittente dans l'accomplissement de la fonction désirée d'un système [4.9].

En résumé, la perte d'une fonction du convertisseur de puissance peut avoir des conséquences graves, comme l'arrêt de fonctionnement du véhicule ou bien la réduction des performances du véhicule par rapport aux véhicules conventionnels. Pour cette raison, l'utilisation de méthodes de détection de défauts est cruciale afin d'indiquer des défauts indésirables ou non-permises dans les convertisseurs de puissance. En outre, la détection des défauts doit satisfaire les exigences suivantes [4.9] :

1. La détection rapide de petits défauts avec un comportement dans le temps brusque et naissant ;
2. Détection des défauts dans le processus de fonctionnement du convertisseur à la fois sur les actionneurs et les capteurs de mesure ;
3. Détection des défauts dans des circuits fermés ;

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

4. Supervision des processus de fonctionnement en régime transitoire.

La détection rapide des défauts a pour objectif d'avoir assez de temps pour mettre en place une gestion des défauts, appelée *contrôle tolérant aux défauts*. Un contrôle tolérant aux défauts peut être définie comme la capacité à compenser les défauts de manière à qu'ils ne conduisent pas à des défaillances du système et à la réduction des performances du véhicule électrique. Suivant le niveau de dangerosité du défaut et des objectifs à atteindre lors des fonctionnements en mode dégradé, les actions suivantes peuvent être prises [4.9] :

1. Réparation et maintenance pour prévenir et retirer les défaillances et les défauts.
2. Arrêt de fonctionnement en cas de défauts graves pour le fonctionnement du véhicule et l'environnement.
3. Reconfiguration du contrôle et de l'architecture (redondance dynamique en utilisations des composants additionnels) des convertisseurs de puissance. En outre la reconfiguration de l'architecture est possible si des composants redondants ont été utilisés, qui exige par conséquent des convertisseurs de puissance conçus initialement comme tolérants aux défauts.

La figure 4.2 illustre le schéma général du lien entre la détection des défauts et des différentes actions qui peuvent être mises en place pendant les fonctionnements en mode dégradé.




Fig. 4. 2: Schéma général de la gestion des défauts.

En raison de l'importance des semi-conducteurs de puissance (cf. partie 4.2), de nombreux chercheurs ont publiés des articles concernant des méthodes de détection de défauts pour les convertisseurs de puissance, incluant les convertisseurs DC/DC [4.10]-[4.24]. L'historique représenté sur la figure 4.3, montre l'évolution du nombre d'articles [4.25] concernant les méthodes de détection des défauts d'interrupteurs de puissance associées dans certains cas à des contrôles tolérants aux défauts. Cette évolution souligne que la détection des défauts dans les convertisseurs DC/DC est un sujet émergent en électronique de puissance. Les défauts les plus communs dans les interrupteurs de puissance sont les défauts de circuit-ouvert, de commande et de court-circuit [4.22]. En outre, les défauts de circuit-ouvert peuvent être une conséquence des défauts de court-circuit si et seulement si les fusibles fondent avant qu'un défaut de court-circuit endommage le système [4.26]. Différentes méthodes de détection et contrôles tolérants aux défauts ont été reportées dans la littérature pour les convertisseurs DC/DC, incluant les topologies non-isolées et isolées.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 3: Evolution du nombre d'articles sur la détection des défauts d'interrupteur de puissance dans les convertisseurs DC/DC [4.25].

4.3.2. Méthodes de détection des défauts et des contrôles tolérants aux défauts pour les convertisseurs DC/DC

Tout d'abord, Ribeiro et al [4.10] proposent une méthode de détection des défauts d'interrupteurs de puissance de type circuit-ouvert et une topologie tolérante aux défauts sur un convertisseur boost trois niveaux représenté sur la figure 4.4.




Fig. 4. 4: Convertisseur boost trois niveaux tolérant aux défauts pour un système photovoltaïque (PV).

La méthode de détection se base sur les variables de contrôle en utilisant le principe MPPT (i.e. maximum power point tracking) et l'équilibre de la tension du condensateur sur le bus DC. Le contrôle tolérant aux défauts exige peu de composants supplémentaires à la topologie de base. Après l'apparition du défaut, la topologie peut être partiellement reconfigurée en un convertisseur Boost deux niveaux en utilisant un triac placé entre le point milieu des deux condensateurs d'entrée et le point milieu des deux interrupteurs de puissances. La méthode de détection utilise deux capteurs de mesure (V_{PV} et i_{PV}) pour le contrôle *MPPT* et deux capteurs de tension supplémentaires (V_{C1} et V_{C2}). La reconfiguration partielle de l'architecture en un convertisseur Boost deux niveaux en utilisant un triac présente certains inconvénients : réduction de la

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

puissance (environ 30%), élévation de l'ondulation du courant d'entrée du convertisseur, tension plus élevée aux niveaux des interrupteurs (30% de contraintes électriques supplémentaires). Le défaut peut être détecté en 105ms en utilisant un système de prototypage rapide de type dSPACE.

Pei et al [4.11] proposent une méthode de détection des défauts d'interrupteurs de puissance de type circuit-ouvert sur un convertisseur isolé Full-Bridge (FB) illustré sur la figure 4.5.




Fig. 4. 5: Détection d'un convertisseur DC/DC isolé Full-Bridge [4.11].

Cette dernière se base sur la comparaison entre la tension primaire du transformateur et sa valeur de référence. Si un défaut est présent, le contrôleur DSP génère une indication de défaut. Ensuite, une stratégie (Active phase-shifted (APS) est appliqué au convertisseur pour identifier précisément l'endroit du défaut. Il est très facile de localiser la position exacte de l'interrupteur défectueux car la forme d'onde de la tension primaire dépend fortement de l'endroit où le défaut s'est produit. Une fois le défaut localisé, le convertisseur se reconfigure en un convertisseur Half-Bridge en commutant l'interrupteur sain sur le bras défectueux et en ajoutant un enroulement redondant côté secondaire. Par conséquent, la tension en sortie du convertisseur reste constante malgré la présence d'un défaut circuit-ouvert sur un interrupteur. La méthode de détection présente a les avantages suivants : faible coût, haute fiabilité et conception simple du circuit. Un seul capteur de tension est utilisé dans la détection. Pour reconfigurer l'architecture du convertisseur, très peu d'éléments sont ajoutés pour fournir la capacité de redondance (4 fusibles (interrupteurs principaux), un enroulement secondaire auxiliaire, deux relais de commutation notés S_{R1} et S_{R2}). Un défaut est détecté en 23ms. Une fois le défaut détecté, l'architecture est reconfigurée instantanément.

Ambusaidi et al [4.12] proposent une topologie de convertisseur DC/DC (H-bridge) tolérante aux défauts représentée sur la figure 4.6 basée sur la redondance et une stratégie de reconfiguration du contrôle en cas de défauts d'interrupteur de puissance de type circuit ouvert et court-circuit. La redondance est réalisée par l'utilisation d'un convertisseur multi-niveaux communément appelé *multilevel converter* constitué d'un bras redondant et des composants auxiliaires (interrupteurs, diodes). Par comparaison, le contrôle consiste à commander les interrupteurs auxiliaires afin de produire la tension requise en sortie du convertisseur en minimisant le nombre d'interrupteurs et de diodes en conduction.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 6: Convertisseur Half-Bridge multi-niveau tolérant aux défauts [4.12].

En outre, cet article examine différents scénarios de fonctionnement pour démontrer la capacité de la tolérance aux défauts du convertisseur. Différents combinaisons d'états de commutation et de rapports cycliques sont évaluées et comparées en termes de pertes et de contenu harmonique de la tension de sortie. Cette étude permet d'identifier la meilleure combinaison et par conséquent offre de meilleures performances au convertisseur en termes d'efficacité énergétique et de contenu harmonique de la tension. Pour diagnostiquer les défauts de court-circuit, un optocoupleur est utilisé. Les défauts de court-circuit sont simulés en commutant un interrupteur additionnel placé en parallèle de l'autre interrupteur. Les défauts de circuit ouvert sont détectés grâce à l'utilisation de 9 capteurs de courants et d'un contrôleur « Dspic ». Si ce dernier ne reçoit pas de signal du capteur, il détermine qu'il y'a un défaut de circuit ouvert et ensuite identifie les interrupteurs qui doivent être activés pour obtenir la tension requise en sortie du convertisseur. En revanche, les défauts de court-circuit pour des diodes sont détectés en utilisant des capteurs de tension (18 au total), tandis que pour les interrupteurs de puissance, les défauts sont détectés via les cartes drivers des interrupteurs de puissance. Une fois le défaut est détecté, l'interrupteur ou la diode défectueuse sont isolés en désactivant l'interrupteur de sélection correspondant. Une fois que le défaut est apparu, la méthode de détection détecte le défaut en $50\mu\text{s}$ puis le contrôle tolérant aux défauts est appliquée en $70\mu\text{s}$. Le convertisseur utilisé avec cette méthode de détection est très peu utilisé pour des applications de faible et moyenne puissance en raison du coût élevé et d'un principe de fonctionnement complexe.

Jung et al [4.13] proposent une méthode de détection des défauts d'interrupteurs de type circuit-ouvert sur deux convertisseurs DC/DC Forward montés en parallèle, pour des raisons de tolérance aux défauts et pour gagner en fiabilité. La méthode de détection est basée sur la différence entre les mesures de courant (utilisation d'un transformateur de courant) des deux convertisseurs placés en parallèle. Les mesures se basent sur un transformateur de courant. Lorsque la différence est proche de zéro, cela signifie que les deux convertisseurs sont équilibrés en courant et donc il n'y a pas de défaut. Par contre, si la différence est très grande, alors l'un des deux convertisseurs est défectueux. Pour déterminer quel convertisseur est défectueux, la méthode de détection utilise le signe de l'erreur. Afin de fournir la puissance vers la charge de façon équilibrée, le convertisseur défectueux est détecté puis isolé, ce qui permet d'équilibrer le courant sur un seul convertisseur. La topologie Forward ne possède pas de degré de liberté en cas de défauts. C'est pourquoi, deux convertisseurs sont montés en parallèle. Un défaut est détecté en $500\mu\text{s}$.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

Jamshidpour et al [4.14], [4.22] proposent une nouvelle, rapide, et efficace méthode de détection des défauts d'interrupteurs de puissance (circuit ouvert et court-circuit) basé sur du FPGA. La méthode de détection est basée sur des critères de courant et de temps qui observe la pente du courant dans l'inductance tout au long du fonctionnement. Cette dernière est basée sur deux algorithmes qui considèrent la forme de courant de l'inductance pour détecter les défauts d'interrupteurs de puissance. Le premier est plus rapide que le deuxième, mais il est moins robuste pour détecter un défaut de type circuit ouvert pour des petites valeurs de rapport cyclique et à détecter un défaut de type court-circuit pour des valeurs élevées de rapport cyclique ou pour des cas avec des fréquences de commutation élevées. En revanche, le deuxième est plus robuste et détecte efficacement les défauts pour toutes conditions, mais il n'est pas aussi rapide que le premier. Le deuxième peut être vu comme un algorithme de secours dans le cas où le premier ne détectait pas le défaut. Cette méthode de détection peut être appliquée à tous les topologies de convertisseurs DC/DC non-isolés (Fig. 4.7) car le courant traversant l'inductance a le même comportement illustré sur la figure 4.8. La méthode de détection proposée n'exige pas de capteurs supplémentaires car elle utilise le capteur de courant utilisé pour le contrôle du convertisseur. Une fois le défaut détecté, la redondance dynamique est utilisé (i.e. ajout d'un bras redondant composé de deux IGBT et deux interrupteurs bidirectionnels de type triac) pour assurer une continuité de service. Le premier algorithme de la méthode de détection peut détecter les défauts en $20\mu\text{s}$; tandis que le deuxième détecte les défauts en $124\mu\text{s}$ pour des rapports cycliques faibles pour des défauts de type circuit ouvert et pour des rapports cycliques élevés pour des défauts de type court-circuit.




Fig. 4.7: Convertisseurs DC/DC non isolés : (a) convertisseur buck, (b) convertisseur boost, (c) convertisseur buck-boost, (d) convertisseur cuk.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 8: Comportement du courant dans l'inductance suivant la commande de l'interrupteur de puissance.

Pei et al [4.15] proposent une méthode de détection rapide pour des défauts d'interrupteur de puissance de type court-circuit pour un convertisseur DC/DC full-bridge phase shifted. Le courant d'entrée du convertisseur et la tension primaire du convertisseur sont utilisés comme critère de détection. Basé sur l'association de critère de détection en temps réel et des signaux de commande des interrupteurs de puissance, l'interrupteur défectueux peut être identifié rapidement et par conséquent d'empêcher la dégradation du système. Par la suite, un contrôle tolérant aux défauts adapté est appliqué au système afin de permettre une continuité de service. Le convertisseur défectueux peut-être reconfiguré en une architecture asymétrique Half-Bridge (AHB). Un circuit auxiliaire est composé d'une diode et d'un interrupteur et est utilisé entre la sortie du redresseur et la capacité C de filtrage pour compenser la tension de sortie. L'interrupteur défectueux peut être détecté en une période de commutation, et le contrôle tolérant aux défauts est appliquée. La méthode proposée peut minimiser le temps de détection et permettre la continuité de service du convertisseur. La méthode proposée présente les avantages suivants : faible coût, détection de défauts rapide et haute fiabilité.

Les contrôles tolérants aux défauts [4.10]-[4.15] qui ont été présentées ci-dessus exigent l'utilisation de redondance dynamique associée à contrôle tolérant aux défauts, qui est non adaptée pour des applications automobiles. Dans la suite de cette section, d'autres contrôles tolérants aux défauts sont présentées sans l'utilisation de redondance dynamique.

Ribeiro et al [4.16] présentent une méthode de détection de défauts pour un convertisseur DC/DC boost entrelacé composé de trois phases pour une application système photovoltaïque. L'architecture du convertisseur est représentée sur la figure 4.9.




Fig. 4. 9: Architecture d'un convertisseur DC/DC boost entrelacé composé de trois phases.

La méthode de détection consiste à utiliser la dérivée du courant d'entrée ($ipv(t)$) comme signature du défaut. La dérivée du courant d'entrée est étudiée minutieusement pour un mode sain

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

et dégradé (défaut circuit-ouvert). La méthode présentée est robuste face aux transitoires et au déséquilibre du courant entre phases, et n'exige pas de capteurs additionnels. En résumé, cette dernière se base sur le comportement des variables du système pendant les commandes de commutation, en utilisant seulement la dérivée du courant d'entrée et de quelques calculs mathématiques basiques. Cet article ne présente pas de contrôle tolérant aux défauts. Une étude précise de la dérivée du courant pendant chaque intervalle de conduction permet d'identifier précisément la phase défectueuse.

Hadi Hafizi et al [4.17] présentent une méthode de détection basé sur le modèle de Markov caché¹ est présentée. La méthode de détection est appliquée à un convertisseur DC-DC boost (cf. Fig. 4.7). Quatre modèles de Markov sont formés pour étudier les variations des paramètres du modèle dans le convertisseur de puissance. Chaque modèle de Markov est créé sur la base de 14 états visibles, ce qui génère probabilité de chaque pas de temps correspondant à un motif de défaut de signature. La méthode proposée peut couvrir plusieurs défauts qui peuvent se produire dans n'importe quel élément du convertisseur de puissance. Il peut également obtenir une grande précision de détection des défauts prédéfinis en temps réel. Les résultats de simulation démontrent une performance de détection précise en utilisant des modèles de Markov.

Ribeiro et al [4.18] proposent une méthode de détection de défauts d'interrupteur de puissance de type circuit ouvert pour des convertisseurs DC/DC dual active bridge. La méthode utilise les tensions du côté AC pour les deux convertisseurs DC/DC dual active bridge. Deux capteurs supplémentaires de tension pour les deux convertisseurs Bridge côté AC sont nécessaires pour la méthode de détection de défauts. Les défauts peuvent être détectés en 25 μ s.

Park et al [4.19] proposent une méthode de détection de défauts d'interrupteur de puissance de type circuit ouvert pour un convertisseur DC/DC boost (cf. Fig. 4.10), étant un élément d'une chaîne de traction d'un véhicule électrique hybride. La méthode se base sur la comparaison du rapport cyclique et les pentes du courant dans l'inductance. Le capteur de courant utilisé pour le contrôle du convertisseur, est exploité pour l'algorithme de détection de défauts. Trois périodes de commutation sont nécessaires pour détecter un défaut sachant que la fréquence de commutation du convertisseur est égale à 50kHz. Par conséquent, le temps nécessaire pour détecter un défaut est de 75 μ s. Le contrôle tolérant aux défauts consiste à un circuit tolérant aux défauts associé à une reconfiguration du contrôle permettant d'assurer une continuité de service.

¹ : *La modélisation de Markov caché est une technique pour l'étude des éléments observés disposés en série en temps discret. La technique utilise des méthodes stochastiques; une série temporelle est générée et analysée par un modèle de probabilité paramétrique. Il est paramétrique dans le sens où il est entièrement décrit par une liste finie de nombres réels. Un modèle de Markov caché est un formalisme mathématique qui permet la modélisation de systèmes stochastiques, qui peuvent subir des changements caractéristiques à temps incertains. Il est souvent appelé un processus doublement stochastique, dans lequel une chaîne de Markov régit le changement de caractéristique du système. Chaque état de la chaîne de Markov est associé à un processus stochastique ou de distribution qui supporte la nature aléatoire de l'observation.*

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 10: Système de conversion de puissance typique d'un véhicule électrique hybride [4.19].

Fatah et al [4.20] proposent une méthode de détection de défauts d'interrupteur de puissance de type circuit ouvert pour des convertisseurs DC/DC buck et boost (cf. Fig. 4.7). Une approche analytique de la génération de résidus et en utilisant des observateurs avec des entrées inconnues est proposée comme méthode de détection et d'isolation de défauts d'interrupteurs de puissance de type circuit-ouvert. Le contrôle tolérant aux défauts consiste à isoler la phase défectueuse par l'intermédiaire d'une reconfiguration du contrôle.

Park et al [4.21] présentent une méthode de détection de défauts d'interrupteur de puissance de type circuit-ouvert et un contrôle tolérant aux défauts pour un convertisseur DC/DC Parallel-Connected Single Active Bridge (PCSAB) illustré sur la figure 4.11. Les caractéristiques structurelles et opérationnelles de ce type de convertisseur conduisent à plusieurs avantages, particulièrement pour les applications hautes puissances. En mettant en parallèle des convertisseurs modulaires, les caractéristiques de courant et de puissance pour chaque convertisseur modulaire peuvent être diminuées et en entrelaçant les cellules de commutation, les ondulations de courant en entrée et en sortie peuvent être significativement réduites sans augmenter les pertes par commutation et le stress sur les composants électriques. De plus, ce type de convertisseur possède également une meilleure fiabilité lors d'un fonctionnement défectueux avec un défaut d'interrupteur de puissance de type circuit-ouvert. La méthode de détection proposée permet à la fois de localiser et de déterminer le type de défaut en utilisant un seul capteur de courant à la sortie. Dépendant du type de défaut (un défaut ou deux défauts se produisant en même temps), le contrôle tolérant aux défauts proposé essaye de maintenir la capacité du convertisseur non touché par le défaut ou améliorer la qualité du courant de sortie lors d'un fonctionnement défectueux. La faisabilité de la méthode de détection et également du contrôle tolérant aux défauts proposé est vérifiée par des simulations et des résultats expérimentaux. La méthode de détection proposée utilise un seul capteur de courant en sortie. Quand un défaut d'interrupteur de puissance de type circuit-ouvert apparaît, le courant de sortie est fortement affecté (distorsion). En mesurant le courant de sortie, des informations importantes (e.g. localisation du défaut) peuvent être obtenus, permettant par conséquent de mettre en place des contrôles tolérants aux défauts adaptés. Afin d'extraire des informations précieuses du courant de sortie qui contient des ondulations à haute fréquence, le capteur de courant doit mesurer le courant de sortie à chaque instant lorsque chaque paires d'interrupteurs sont bloqués. C'est à cet instant que le courant de sortie de chaque convertisseur modulaire atteint sa valeur max. En suivant les valeurs de courant mesuré pour chaque pair d'interrupteur dans chaque convertisseur modulaire et en comparant ces valeurs par rapport aux autres, la localisation et le type de défaut peuvent être déterminés. En raison de la nature du mode de conduction discontinu (DCM) et dépendant de la localisation et de l'instant du défaut, la méthode de détection proposée

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

ne prend pas plus de deux périodes de commutation, voire même moins d'une période de commutation pour détecter le défaut.




Fig. 4. 11: Convertisseur DC/DC Parallel-Connected Single Active Bridge (PCSAB) monté en parallèle [4.21].

Enfin, Nie et al [4.24] proposent une méthode de détection rapide de défauts d'interrupteurs de puissance pour les convertisseurs DC-DC PWM fonctionnant en mode de conduction continu. La méthode proposée utilise la tension du composant magnétique (inductance ou transformateur) pour diagnostiquer un défaut dans le convertisseur. Basé sur la mesure en temps réel de la tension du composant magnétique et des signaux de commande provenant des drivers pour la commande des interrupteurs, les caractéristiques des défauts de circuit ouvert ou de court-circuit sont rapidement extraites, et ainsi ces défauts peuvent être rapidement détectés. La tension du composant magnétique peut être mesurée par un enroulement auxiliaire dans le noyau magnétique, et les signaux de commande peuvent être obtenus facilement du circuit de commande. Par ailleurs, la méthode de détection peut être implémentée dans un circuit logique hardware, et par la suite il peut être intégré dans le circuit de commande. L'avantage principal de cette méthode est qu'elle peut être appliquée aussi bien aux topologies non isolées (e.g. buck, boost, buck-boost, cuk, sepic, zeta) que celles isolées (e.g. forward, flyback, push-pull, half bridge) présentées dans le chapitre 2. L'élément qui unit ces topologies entre elles est l'inductance pour les topologies non isolées et le transformateur pour les topologies isolées. Etant donné que la fréquence de commutation du convertisseur est égale à 48kHz, un défaut peut être détecté en moins de 20 μ s.

4.3.3. Synthèse

Partant de l'état de l'art réalisé à partir des articles disponibles sur la plateforme *IEEE Xplore* [4.25], des données sont tracées sur les figures 4.12, 4.13 et 4.14. Dans l'annexe II, un tableau récapitulatif des algorithmes de détection présentés dans la section précédente est donné. Ces algorithmes sont comparés en termes de rapidité, de nombre de capteurs, et d'efficacité.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

Avec contrôle tolérant aux défauts Sans contrôle tolérant aux défauts




Fig. 4. 12: Répartition des articles présentant un contrôle tolérant aux défauts associée à une méthode de détection.

Redondance dynamique et contrôle tolérant aux défauts Contrôle tolérant aux défauts Modularité




Fig. 4. 13: Répartition des contrôles tolérants aux défauts par catégorie.

Circuit ouvert et court-circuit Circuit ouvert court-circuit Capteur de courant et circuit ouvert




Fig. 4. 14: Répartition des défauts étudiés dans chaque article.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

Il a été mis en évidence en début de chapitre que les condensateurs électrolytiques aluminium et les interrupteurs de puissance sont les éléments les plus critiques dans les convertisseurs DC/DC. En effet, 60% des disfonctionnements et des pannes sont dus à des défaillances des condensateurs électrolytiques ; tandis que 31% des défaillances sont dues aux interrupteurs de puissance. Ce travail de recherche se concentre essentiellement sur l'impact et la détection des défauts d'interrupteur de puissance. A travers une étude bibliographique, il a été montré que la détection des défauts d'interrupteur de puissance dans les convertisseurs DC/DC est une thématique de recherche en pleine émergence. Différentes méthodes de détection ont été proposées dans la littérature pour les convertisseurs DC/DC non-isolés et isolés traitant des défauts de type circuit-ouvert, court-circuit.

L'état de l'art, 47% des articles présentent une méthode de détection pour les défauts de type circuit ouvert et de de court-circuit ; à part égale des articles présentent une méthode de détection applicable seulement à des défauts de type circuit ouvert. Les méthodes proposées se basent dans la plupart des cas sur l'observation de mesures permettant de diagnostiquer si un défaut est présent. De l'autre côté, l'intelligence artificielle (i.e. réseaux de neurones), traitement du signal (i.e. transformé de Fourier, filtre de Kalman), méthodes statistiques sont aussi employés pour diagnostiquer les défauts.

Dans 38% des articles, la méthode de détection est associée à un contrôle tolérant aux défauts, permettant d'assurer la continuité de service du convertisseur tout en lui offrant de bonnes performances. Dans 66% des cas, le contrôle tolérant aux défauts consiste à l'utilisation de redondance dynamique associée à un contrôle tolérant aux défauts. Toutefois, ce contrôle est destiné à des applications stationnaires et non embarquées car elle conduit à l'ajout de coût, volume et poids du convertisseur, mais en même temps détériore la fiabilité globale du système car le taux de défaillance augmente avec plus de composants.

La modularité et un contrôle tolérant aux défauts sont des pistes intéressantes à explorer pour les convertisseurs DC/DC entrelacés pour des applications automobiles afin de réduire les effets néfastes d'un fonctionnement en mode dégradé.

4.4. Développement des algorithmes de détection associés à des contrôles tolérants aux défauts

4.4.1. Principes de la méthode de détection développée pour les défauts de type circuit-ouvert

La méthode de détection des défauts d'interrupteur de puissance de type circuit ouvert développée pour le convertisseur DC/DC boost entrelacé utilise seulement les mesures des trois capteurs de courants. Ces mesures sont également utilisées pour le contrôle du convertisseur à la fois pour les fonctionnements en mode sain et dégradé. Cette méthode est valable pour les topologies entrelacées présentées dans le chapitre 2 quel que soit le nombre de phases. En faisant l'analogie des courants de phases avec des grandeurs triphasées sinusoïdales, il est possible de représenter les trois courants de phase avec des coordonnées cartésiennes dans une grille circulaire, composé d'un module r (valeur efficace du courant) et d'un déphasage θ en raison du concept d'entrelacement. Sur la figure 4.15, les trois courants de phase sont représentés en coordonnées cartésiennes dans un plan circulaire.

Les coordonnées cartésiennes (x, y) des trois courants de phases peuvent se déterminer à partir des coordonnées polaires (r, θ) :

$$\begin{cases} x = r \cos(\theta) \\ y = r \sin(\theta) \end{cases} \quad (4.1)$$

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 15: Représentation des trois courants de phase du convertisseur dans un plan circulaire.

Où θ est le déphasage du courant en radian.

Afin de déterminer quelle phase est défectueuse, trois nouvelles variables (α , β , γ) sont créés à partir des mesures des trois capteurs de courants. Ces dernières sont définies par les équations suivantes :

$$\begin{cases} \alpha = i_{L1}(t) - i_{L2}(t) \\ \beta = i_{L2}(t) - i_{L3}(t) \\ \gamma = i_{L3}(t) - i_{L1}(t) \end{cases} \quad (4.2)$$

A partir de des trois nouvelles variables, l'objectif est d'observer en temps réel ces trois variables qui comparent les courants qui sont déphasés l'un par rapport à l'autre de 120° . Sur la figure ci-dessous, les trois courants de phase ainsi que les variables α , β , γ sont représentés en coordonnées cartésiennes dans un plan circulaire:






Fig. 4. 16: Représentation des trois courants de phase et des trois nouvelles variables dans un plan circulaire.

En analysant le comportement des trois variables, il est possible de déterminer la nature du défaut et également quelle phase est défectueuse. Sur la figure ci-dessous, trois nouvelles représentations sont données suivant la phase défectueuse (i.e. 1, 2, 3).


Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé



(a)



(b)



(c)


Fig. 4. 17: Représentation des trois courants de phase et des trois nouvelles variables dans un plan circulaire: (a) défaut circuit-ouvert phase 1, défaut circuit-ouvert phase 2, défaut circuit-ouvert phase 3.

Comme il est possible de voir sur la Fig. 4.17, suivant la phase défectueuse, les trajectoires des nouvelles variables sont modifiées. Par exemple, pour la phase 1, les trajectoires de α et γ sont modifiées. Pour la phase 2, les trajectoires de α et β sont modifiées. Pour la phase 3, les trajectoires de β et γ sont modifiées. Il est évident que la Fig. 4.17 représente les trajectoires en régime permanent. En régime transitoire, après apparition du défaut, les trajectoires se déplacent d'un angle de 30° comparées à celle d'un fonctionnement sain. Pendant la transition d'un mode

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

sain et dégradé, les trajectoires peuvent se déplacer soit dans le sens horaire (i.e. la variable sera strictement positive) soit dans le sens antihoraire (i.e. la variable sera strictement négative).

Sur la figure 4.18 est représentée les chronogrammes des ordres de commande, des courants de phase, des trois nouvelles variables à la fois pour un fonctionnement en mode sain et dégradé pour un convertisseur DC/DC boost entrelacé 3 phases.



(a)

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 18: (a) mode sain, (b) mode dégradé (défaut phase 1).

Partant des Fig. 4.17 et 4.18, il est possible de déduire l’algorithme de détection donné ci-dessous.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 19: Algorithme de détection des défauts.

L'algorithme de détection donné ci-dessous se base sur ces différentes étapes :

- 1) Construction des trajectoires des variables α , β , γ à partir des mesures des trois capteurs de courant.
- 2) Les trajectoires de chaque variable sont analysées en temps réel en se basant sur la représentation cartésienne (Fig. 4.17) des variables suivant la phase défectueuse. Pour signaler un défaut sur une phase, certaines conditions doivent être réunies d'où l'idée de caractériser chaque phase défectueuse avec une représentation cartésienne des variables α , β , γ (e.g. Fig. 4.17).
- 3) Afin d'éviter toute fausse détection, les trajectoires sont observées pendant une période assez longue (N période d'observation égal à NT_s où T_s est la période d'horloge du compteur; alors il peut être conclu qu'un défaut s'est produit. Le seuil temporel N , utilisé dans la méthode proposée, doit être choisi supérieur au retard maximum dû aux spécifications des composants utilisés (driver, module MOSFET, capteurs de courant/tension, période d'échantillonnage de dSPACE). Sinon, le délai inhérent mais normal du système pourrait être interprété comme un défaut.
- 4) Une fois le défaut détecté, les contrôles tolérants aux défauts peuvent être mis en place, dépendant des objectifs à atteindre pendant un fonctionnement en mode dégradé.

Le tableau 4.1 ci-dessous donne des indications permettant de reconnaître la phase défectueuse, qui correspond à la deuxième étape :

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

Tableau 4. 1: Indications pour la détection de la phase défectueuse

Phase défectueuse	Conditions (Fig. 4.17)
1	$\alpha < 0$ et $\gamma > 0$
2	$\alpha > 0$ et $\beta < 0$
3	$\beta > 0$ et $\gamma < 0$

La figure 4.20 représente respectivement les chronogrammes des ordres de commande, des courants de phase, des trois nouvelles variables, du signal de l'erreur, et la sortie du compteur pour un défaut sur la phase avec un rapport cyclique grand. Dans le chapitre 3, la plage de rapport cyclique a été déterminée sur laquelle le convertisseur est amené à fonctionner. Cette plage s'applique aux chronogrammes représentés sur la Fig. 4.20. Cette dernière illustre à travers des chronogrammes le fonctionnement de l'algorithme de détection d'un point de vue théorique. Afin de couvrir tout le champ d'application, les chronogrammes ont été réalisés pour un rapport cyclique faible (Fig. 4.21). La Fig. 4.21 montre l'efficacité de l'algorithme de détection proposé lors de fonctionnements avec des valeurs de rapport cyclique faible. Alors que certains algorithmes de détection proposés dans la littérature [4.14], [4.22] perdent en efficacité pour des valeurs de rapport cyclique faible, la méthode proposée conserve sa robustesse pour une large plage de fonctionnement, lui permettant ainsi d'être utilisée dans diverses applications. Les conditions représentées les sorties du compteur.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 20: Principe de détection des défauts : rapport cyclique D grand.




Fig. 4. 21: Principe de détection des défauts : rapport cyclique D petit.

4.4.2. Principes de la méthode de détection développée pour les défauts de type court-circuit

L'algorithme de détection des défauts de type court-circuit se base sur la comparaison entre les courants des trois phases et un seuil de référence. Le principe de l'algorithme est donné sur la figure 4.22.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 22: Principe de l'algorithme de détection pour les défauts de court-circuit.

Cet algorithme se base sur les étapes suivantes :

- 1) Le contrôle du convertisseur permet d'obtenir le courant de référence de chaque phase.
- 2) Détermination de la référence de l'ondulation de courant en se basant sur la mesure de la tension du bus DC, du rapport cyclique, de la fréquence de commutation et de la valeur de l'inductance L.
- 3) Association du courant de référence et la valeur de l'ondulation de courant sont associés pour déduire le seuil limite max du courant. Ceci afin d'éviter toute fausse détection (prise en compte des bruits de mesure et des imprécisions), un nouveau seuil est défini.
- 4) Comparaison de ce seuil limite aux courants de phases provenant des capteurs de mesure. Si un défaut de court-circuit venait à se produire, le courant dépasserait le seuil limite, conduisant à la détection du défaut ;
- 5) Une fois la phase défectueuse détectée, envoi d'un signal de défaut au contrôle tolérant aux défauts permettant de gérer la perte de la phase.

Les figures 4.23 et 4.24 représentent respectivement les chronogrammes des ordres de commande, des courants de phase, du signal de l'erreur à la fois pour un rapport cyclique petit et grand. Ces dernières illustrent le fonctionnement et l'efficacité de l'algorithme de détection à la

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

fois pour des rapports cycliques faibles et élevés. La différence principale entre un fonctionnement à rapport cyclique faible et élevé est le temps nécessaire pour détecter un défaut de court-circuit. En effet, le temps de détection sera plus long pour un fonctionnement à une valeur de rapport cyclique élevé comparé à celui avec un rapport cyclique faible [4.14], [4.22]. Les deux algorithmes de détection proposés sont validés par des résultats de simulation dans la dernière section de ce chapitre.




Fig. 4. 23: Principe de détection des défauts de court-circuit : rapport cyclique D petit.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 24: Principe de détection des défauts de court-circuit : rapport cyclique D grand.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

4.4.3. Contrôles tolérants aux défauts pour la PàC

Depuis ces dernières années, la tolérance aux défauts dans la PàC a connu un intérêt croissant de la part de la communauté scientifique internationale afin de répondre aux exigences industrielles dans l'objectif de commercialiser les PàCs à grande échelle [4.27], [4.28]. La tolérance aux défauts dans les PàCs a été étudiée à travers de nombreux articles disponibles dans la littérature [4.29]-[4.37].

Dans [4.29], [4.35], les auteurs présentent des résultats obtenus lors d'essais expérimentaux du comportement électrique et dynamique d'une PàC de type PEM composée de 20 cellules avec une puissance de 500W fonctionnant en mode dégradé. La PàC est connectée à une diode antiparallèle de type by-pass. La PàC a été placée dans un banc de test expérimental qui reproduit le couplage électrique en série de deux PàCs. Les résultats expérimentaux obtenus permettent de démontrer le rôle des diodes de type by-pass dans le cas de fonctionnements dégradés. Le mode dégradé étudié dans cet article consiste à interrompre soudainement les gaz réactants alimentant la PàC. Ce défaut est bien connu sous le terme *fuel starvation*. Ce défaut provoque la chute brutale de la tension du stack, qui peut être critique pour assurer une continuité de service de la PàC. De plus, cela conduit à une perte de performances et également à une diminution de sa durée de vie. A travers les essais expérimentaux, les auteurs ont montré que les diodes de type by-pass étaient capables d'isoler électriquement la PàC défectueuse.

Dans [4.30], les auteurs présentent un système de contrôle tolérant aux défauts pour une chaîne de traction hybride composée d'une PàC et de batteries pour un bus de ville. La tolérance aux défauts consiste au diagnostic, détection de défauts et un contrôle tolérant aux défauts.

Dans [4.31], les auteurs présentent une revue sur les architectures électriques et fluidiques pour des PàCs multi-stack (multi-stack fuel cell). Par ailleurs, les effets de ces architectures sur les performances de la PàC sont présentés. Des PàC multi-stack présentent de nombreux avantages parmi lesquels plus de redondance qu'un système PàC simple. Cette redondance peut être utilisée pour autoriser des fonctionnements en mode dégradé (i.e. continuité de service). Les défauts les plus communs dans une PàC sont le noyage, l'assèchement de la membrane et l'empoisonnement par monoxyde de carbone (CO) des sites catalytiques. L'association en série multi-stack proposée dans la littérature, est facile à implémenter et présente de nombreux avantages parmi lesquels : système bon marché exigeant une faible quantité de convertisseurs DC/DC pour connecter les multiples PàCs au bus DC et en fournissant une tension globale élevée. En outre, elle présente un inconvénient en termes de tolérance aux défauts. En d'autres mots, si un défaut venait à se produire sur une PàC, cela conduirait à la défaillance du système global. Afin d'augmenter la fiabilité du système, une diode antiparallèle de type by-pass peut être utilisée avec chaque PàC du système multi-stack.

Dans [4.32], les auteurs présentent un système de supervision, capable de diagnostiquer différents types de défauts durant le fonctionnement d'une PàC de type PEM. Le diagnostic des défauts est développé en se basant sur les réseaux bayésiens qui peuvent qualifier et quantifier les relations « cause-effet » parmi les variables du système. Le diagnostic des défauts est basé sur la supervision en ligne des variables facile à mesurer comme la tension, le courant et la température. Aucun contrôle tolérant aux défauts n'est proposée une fois le défaut détecté afin d'améliorer les performances de la PàC.

Dans [4.33], les auteurs se focalisent sur la question de la sécurité d'une chaîne de traction d'un bus alimenté par une PàC.

Dans [4.34], les auteurs présentent un modèle de contrôle prédictif (MCP) tolérant aux défauts pour un système PàC. Le MCP a pour objectif d'éviter les phénomènes de « fuel starvation » qui

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

dégradent les performances de la PàC et réduisent sa durée de vie. Une fois le défaut détecté, le PCP agit sur la tension du compresseur à air, permettant de contrôler la pression d'oxygène.

Dans [4.36], les auteurs présentent un système PàC modulaire tolérant aux défauts à travers l'utilisation de plusieurs stacks de PàC connectés en série. Chaque stack est connecté à un convertisseur DC/DC isolé de type push-pull. Ce système modulaire présente de nombreux avantages parmi lesquels : la puissance produite par chaque stack de PàC peut être indépendamment contrôlé par chaque convertisseur ; si un stack est défectueux, le convertisseur DC/DC associé peut être mis hors service, tandis que le reste du système continue à fonctionner à puissance réduite.

Enfin, dans [4.37], les auteurs présentent une structure hiérarchique pour la détection de défaut et le contrôle tolérant aux défauts d'une PàC à oxyde solide. La structure se compose d'un système de surveillance et de contrôle qui effectue le diagnostic et la reconfiguration du système de contrôle.

La majeure partie des articles présentée ci-dessus proposent des systèmes PàC tolérants aux défauts afin d'assurer une continuité de service en cas de défaillances. Toutefois, ces articles ne présentent pas de contrôles tolérants aux défauts pour éviter la présence du défaut au sein du fonctionnement de la PàC. C'est pourquoi, ce travail propose deux contrôles tolérants aux défauts pour améliorer les performances et prolonger la durée de vie de la PàC. Un focus particulier est fait sur des contrôles tolérants aux défauts appliqués au convertisseur DC/DC et non à la PàC comme présentée dans la littérature. Côté PàC, le défaut étudié est un assèchement de la membrane, qui l'est des défauts les plus communs dans les PàCs [4.31]. Concernant les convertisseurs DC/DC, les défauts de type circuit-ouvert et court-circuit sont étudiés.

Tout d'abord, un défaut d'assèchement de la membrane peut être causé soit par un fonctionnement sur une longue période (i.e. vieillissement naturel) ou par un incident de fonctionnement, tel que la contamination de la membrane ou à l'interruption des gaz réactants alimentant la PàC [4.38]. En l'absence d'eau, la membrane tend vers un état d'assèchement, provoquant la chute drastique de la tension du stack [4.38]. Par conséquent, la chute de tension est un premier indicateur d'un fonctionnement en mode dégradé. La présence de ce défaut va conduire à une chute des performances de la PàC et également à une diminution de sa durée de vie [4.29], [4.38]. Dans l'optique d'améliorer les performances de la PàC à long terme et ainsi optimiser sa durée de vie [4.27], [4.28], il est crucial de proposer un contrôle tolérant aux défauts une fois le défaut détecté.

Afin de détecter un défaut d'assèchement, nous nous basons sur les données mesurées par la PàC de l'entreprise MES. Les données dont nous avons besoin sont celles liées à la membrane, à savoir sa résistance électrique et son état de santé. Lors d'un défaut d'assèchement, la résistance électrique de la membrane (i.e. résistance traduisant le passage des protons) tend à augmenter, provoquant des pertes supplémentaires dans la membrane et donc par conséquent la chute de la tension du stack. La PàC MES exprime la résistance électrique sous forme de pourcentage, où la référence d'un état optimal d'hydratation de la membrane est traduite par une valeur de 100%. Une valeur de résistance supérieure à 100% et une chute de tension traduit un assèchement de la membrane. Une autre donnée très importante est son état de santé. Cette dernière est traduite par les valeurs présentées dans le tableau 4.2

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

Tableau 4. 2: Indications pour l'état de santé de la PàC

Valeur	Signification
10	Membrane trop humidifiée/noyée
20	Membrane humidifiée
30	Condition optimale de fonctionnement de la membrane
40	Membrane sèche
50	Membrane trop sèche, possibles détériorations sur la membrane

Toutes ces données proviennent du système de contrôle embarqué dans la PàC, bien connu sous le terme *Electronic Control Unit* (ECU). La figure 4.25 montre une vue générale de la PàC avec l'ECU.




Fig. 4. 25: Vue générale de la PàC utilisée.

Les données fournies par l'ECU peuvent être surveillées à l'écran d'un ordinateur par l'intermédiaire du logiciel « FC supervisor H₂ » dont l'interface est représentée sur la figure 4.26. La communication entre le PC et l'ECU de la PàC est réalisée via un câble RS232.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 26: Interface du logiciel fourni avec la PàC MES.

Les données de l'ECU peuvent être transmises à un système temps réel pour le prototypage rapide de type MicroAutoBox par l'intermédiaire du bus CAN. La MicroAutoBox est utilisée également pour le contrôle du convertisseur DC/DC et pour gérer le fonctionnement dégradé de la PàC comme celui étudié dans cette section. La figure 4.27 illustre la communication entre ces composants.




Fig. 4. 27: Principe de communication entre la PàC, le convertisseur DC/DC et la MicroAutoBox

Dans ce travail de recherche, le défaut d'assèchement de la membrane est dû à un fonctionnement nominal de la PàC pendant une période longue. Une fois le défaut détecté par la MicroAutoBox au moyen des données provenant de l'ECU, l'objectif par la suite est d'appliquer un contrôle tolérant aux défauts sur le convertisseur DC/DC afin d'agir sur la PàC. Ce dernier consiste à dégrader les performances du convertisseur à travers son contrôle afin de ramener la PàC dans un fonctionnement optimal (i.e. hydratation de la membrane). L'application du contrôle tolérant aux défauts doit garantir une bonne efficacité énergétique à la fois pour la PàC et son convertisseur DC/DC associé. Concernant la PàC, la meilleure efficacité énergétique est obtenue pour des charges partielles [4.39]. Pour des faibles charges, l'efficacité de la PàC est impactée par la consommation d'énergie de ses auxiliaires. Pour des fortes charges, l'efficacité tend à diminuer en raison de la faible efficacité de la tension [4.39]. Il est important de souligner qu'un

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

fonctionnement de la PàC pour des charges partielles conduit à optimiser sa durée de vie. En effet, un fonctionnement pour des charges faibles conduit à une dégradation des catalyseurs et des électrodes ; tandis qu'un fonctionnement à de fortes charges entraîne des contraintes thermiques sévères sur la membrane [4.39]. Concernant le convertisseur DC/DC boost entrelacé, il offre une très bonne efficacité énergétique sur une large plage de fonctionnement.

Un défaut de type circuit-ouvert ou court-circuit (en considérant que la phase défectueuse est isolée avant que le système soit endommagé) provoque l'augmentation drastique de l'ondulation de courant de la PàC. La figure 4.28 montre l'augmentation de l'ondulation de courant en mode dégradé comparé à un fonctionnement en mode sain pour une topologie classique entrelacée [4.40]. L'ondulation de courant est exprimée en pourcentage par rapport au courant nominal de la PàC (i.e. 42A donné dans le chapitre 3). L'ondulation de courant de la PàC en mode dégradé dépasse la limite fixée dans la littérature [4.41], [4.42]. Cette augmentation est due principalement à un décalage des signaux non adapté en cas de perte d'une phase du convertisseur. Comme il a été reporté dans la littérature [4.43], [4.44], une ondulation de courant de l'ordre de 20% à fréquence élevée dégrade à long terme la tension du stack, diminuant par conséquent la durée de vie de la PàC. Le contrôle tolérant aux défauts consiste par conséquent à modifier le décalage des signaux de commande suivant la phase défectueuse.




Fig. 4. 28: Impact sur l'ondulation de courant en cas d'un fonctionnement dégradé.

En effet, ce contrôle dépend fortement de la phase défectueuse. Un mauvais décalage des signaux entraînerait l'augmentation drastique de l'ondulation de courant [4.40]. Le diagramme de principe du contrôle tolérant aux défauts est illustré sur la figure 4.29.




Fig. 4. 29: Principe du contrôle tolérant aux défauts.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

Dans le cadre de ce travail de recherche, le décalage des signaux de commande des interrupteurs de puissance est réalisé au moyen d'une carte FPGA. Cette dernière utilise le premier signal de commande (i.e. signal de référence) pour l'interrupteur S_1 provenant de dSPACE (le contrôle du convertisseur est implémenté dans l'environnement Matlab/Simulink puis transféré sur une carte temps réel dSPACE DS1104), puis crée les signaux manquants pour les autres interrupteurs en les décalant correctement par rapport à la référence. Ces décalages temporels sont réalisés par l'intermédiaire d'un programme en VHDL en utilisant le logiciel Quartus II [4.40]. En mode sain, les signaux de commande sont décalés les uns par rapport aux autres de $T_s/3$, qui représenté un angle de décalage de 120° . T_s est la période de commutation du convertisseur.

Le tableau 4.3 indique le contrôle tolérant aux défauts à appliquer à un convertisseur DC/DC boost entrelacé suivant la phase défectueuse [4.40].

Tableau 4. 3: Contrôle tolérant aux défauts à appliquer suivant la phase défectueuse [4.40].

Phase défectueuse	Contrôle tolérant aux défauts à appliquer
Défaut phase 1	1) Isolation de la phase 1 (en cas de défaut court-circuit) 2) Reconfigurer PWM phase 3 ($2T_s/3 \rightarrow 5T_s/6$)
Défaut phase 2	1) Isolation de la phase 2 (en cas de défaut court-circuit) 2) Reconfigurer PWM phase 3 ($2T_s/3 \rightarrow T_s/2$)
Défaut phase 3	1) Isolation de la phase 1 (en cas de défaut court-circuit) 2) Reconfigurer PWM phase 2 ($T_s/3 \rightarrow T_s/2$)

4.4.4. Contrôle tolérant aux défauts pour les composants magnétiques des convertisseurs DC/DC

Comme il a été mentionné dans le chapitre 3, les composants magnétiques sont soumis à des contraintes électriques de courant supplémentaire pendant les fonctionnements en mode dégradé. En effet, afin de compenser la perte d'une phase et garantir la fourniture d'une puissance constante au groupe moteur-variateur, les courants des phases saines augmentent de l'ordre de 50% pour une topologie DC/DC boost entrelacée classique. Par comparaison, le courant de la phase saine de la partie défectueuse augmente de 100% ; tandis que les courants de phases sur la partie non défectueuse ne sont pas impactés par la perte d'une phase. Les figures 4.30 et 4.31 montrent l'évolution du courant sur les plages de fonctionnements (définis dans le chapitre 3) pour ces deux topologies à la fois pour un fonctionnement sain et dégradé. L'augmentation drastique des courants de phase va conduire à des pertes additionnelles dans le convertisseur en particulier au niveau des composants magnétiques [4.40].

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 30: Cartographie de la plage de fonctionnement des inductances en mode sain et dégradé pour le convertisseur DC/DC boost entrelacé 3 phases [4.40].




Fig. 4. 31: Cartographie de la plage de fonctionnement des inductances en mode sain et dégradé pour le convertisseur DC/DC boost entrelacé flottant 4 phases.

Afin d'éviter la saturation du circuit magnétique des inductances, la condition suivante doit être respectée [4.45]:

$$S_F = \frac{LI_{Lmax}}{nB_{max}} \geq \frac{LI_{Lmax}}{nB_M} \quad (4.3)$$

Où S_f représente la surface du noyau magnétique, L est la valeur de l'inductance, n est le nombre de spires, B_{max} est l'induction magnétique maximale, I_{Lmax} est le courant traversant l'inductance, et enfin B_M est l'induction magnétique. Généralement, on idéalise la caractéristique magnétique d'une inductance de la manière suivante (le phénomène d'hystérésis doit être pris en compte que pour le calcul des pertes fer) [4.46]:

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 32: Caractéristique magnétique idéale d'une inductance.

L'induction magnétique B et l'excitation magnétique H sont liées par la relation suivante :

$$B = \mu_0 \mu_r H \quad (4.4)$$

Où μ_0 représente la perméabilité magnétique du vide et μ_r représente la perméabilité magnétique du matériau. Lorsque la température augmente, la perméabilité décroît comme montrée sur la Fig. 116 [4.46]. Si l'induction magnétique de l'inductance dépasse l'induction magnétique maximale (décrit par l'équation (4.3) et la Fig. 4.32), l'inductance est saturée, ce qui provoque la chute de la valeur de l'inductance et par conséquent la perte du contrôle du convertisseur car le contrôle dépend fortement des paramètres du système [4.46]. En s'appuyant sur les caractéristiques des inductances choisies, l'induction maximale est égale à 0.45T. Les inductances ont été dimensionnées de telle sorte à supporter le courant nominal représenté sur les Fig. 4.30 et 4.31 pour un fonctionnement nominal. Ce courant est lié à l'induction magnétique et est égal dans notre cas d'étude à 0.3T. Le flux magnétique de l'inductance est déterminé à partir de la relation suivante :

$$\varphi = L I_L = N B_M S_F \quad (4.5)$$

Comme L , N et S_F sont des constantes, nous pouvons écrire que le courant I_L est proportionnelle à l'induction magnétique B_M .

$$B_M = \frac{L}{N S_F} I_L \quad (4.6)$$

A partir de l'équation (4.6), nous pouvons déterminer l'induction magnétique de l'inductance en fonction du courant la traversant (Fig. 4.33). De là, il est possible de prévoir la saturation des inductances.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 33: Tracé de l'induction magnétique en fonction du courant pour un mode dégradé des deux topologies étudiées.

En s'appuyant sur la Fig. 4.33, il est possible d'observer que les inductances du circuit magnétique du convertisseur DC/DC boost entrelacé sont saturées à la limite de la région ohmique de la PàC. Par comparaison, les inductances du circuit magnétique du convertisseur DC/DC boost entrelacé flottant sont saturées au-delà d'un courant de 15A, ce qui limite davantage la plage de fonctionnement de la PàC contrairement à celle de la topologie boost entrelacée. Afin d'éviter la saturation des composants magnétiques et de ce fait une perte de contrôle du convertisseur, un contrôle tolérant aux défauts est cruciale. Cette dernière consiste à dégrader les performances du convertisseur (i.e. reconfiguration du contrôle) afin de ramener les inductances dans une plage de fonctionnement saine. Par ailleurs, le contrôle devra anticiper lors d'un passage en fonctionnement sain en dégradé, l'élévation du courant pour pallier à la saturation des composants magnétiques. En se basant sur les Fig. 4.30, 4.31, et 4.33, la topologie boost entrelacée est limitée à un fonctionnement avec un rapport cyclique de 0.77 en mode dégradé ; tandis que la topologie boost entrelacée flottante est limitée à un rapport cyclique de 0.6.

4.5. Simulation en vue de validation

4.5.1. Introduction

Afin de préparer les essais expérimentaux, les simulations sont réalisées entièrement en mode discret avec un certain pas d'échantillonnage, pour garantir une bonne précision des résultats. Dans l'annexe III, le passage des modèles continus en discret est expliqué.

La figure 4.34 donne le programme de simulation du contrôle tolérant aux défauts en mode discret :

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 34: Modélisation du contrôle tolérant aux défauts en mode discret

4.5.2. Résultats de simulation

En utilisant la librairie SimPowerSystems et le logiciel Matlab/Simulink, un modèle a été développé afin de vérifier l'efficacité des algorithmes de détection proposés dans la section précédente. Les paramètres utilisés en simulation sont résumés dans le tableau 16.

Tableau 4. 4: Paramètres de simulation et des essais expérimentaux

Paramètres	Valeurs
V_{fc}	26V
L	120 μ H
R	14 Ω
f_s	20 kHz

En tenant compte des retards et des temps morts du convertisseur [22], un large temps d'observation des défauts est utilisé. Dans notre cas, NTs est choisi égal à 1ms. La période d'horloge (T_s) est choisi égale à 0.1 μ s, Par conséquent, N est choisi égal à 10000.

Les résultats de simulation sont donnés ci-dessous pour l'algorithme de détection des défauts de type circuit ouvert.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 35: Résultats de simulation : (a) courants de phase et PàC, (b) variables α , β , γ , (c) signaux de détection.

En s'appuyant sur la Fig. 4.35, il est possible d'observer le changement de trajectoires des trois nouvelles variables lors de l'apparition d'un défaut sur l'une des trois phases du convertisseur DC/DC boost entrelacé. L'algorithme de détection permet de localiser précisément le défaut en se basant sur le tableau 4.1. Une fois la phase défectueuse localisée, le contrôle tolérant aux défauts est appliquée basée sur le tableau 4.3.

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé

La figure 4.36 illustre l'effet de l'application du contrôle tolérant aux défauts (i.e. reconfiguration du décalage des signaux de commande des interrupteurs) sur l'ondulation de courant de la PàC une fois que la phase défectueuse a été localisée.





Fig. 4. 36: Effet de l'application du contrôle tolérant aux défauts sur l'ondulation de courant de la PàC.

Comme il peut être observé sur la Fig. 4.36, l'application du contrôle tolérant aux défauts permet de réduire considérablement l'ondulation de courant par rapport à un fonctionnement dégradé sans contrôle tolérant aux défauts.

Par la suite, l'algorithme de détection pour les défauts de type court-circuit a été implémenté dans l'environnement Matlab/Simulink afin d'évaluer l'efficacité de cet algorithme. Les résultats de simulation sont donnés sur la figure 4.37 pour le même point de fonctionnement (tableau 4.4).



(a)

Chapitre 4 : Détection des défauts et fonctionnement en mode dégradé




Fig. 4. 37: Résultats de simulation : (a) courants de phase et PàC, (b) signaux de détection.

Lorsque le courant de la phase 2 dépasse le seuil limite (cf. 4.4.2), l'algorithme de défaut détecte un défaut de court-circuit. Par la suite, la phase défectueuse est isolée afin de protéger la PàC. Un nouveau décalage temporel est appliqué au convertisseur permettant de réduire drastiquement le courant de la PàC.

4.6. Conclusion

Les condensateurs électrolytiques aluminium et les interrupteurs de puissance sont les composants les plus fragiles dans les convertisseurs DC/DC. La littérature des dernières années montre que la détection des défauts dans les convertisseurs DC/DC est un sujet émergent en électronique de puissance. Dans la présente étude, la redondance statique des topologies entrelacées est utilisée pour assurer une continuité de service sans ajouter un coût et volume supplémentaire au convertisseur DC/DC utilisé dans les chaînes de traction des véhicules électriques à PàC.

Les algorithmes de détection développés à la fois pour les défauts de circuit ouvert et court-circuit et les contrôles tolérants aux défauts associés ont été présentés. Un contrôle tolérant aux défauts à travers le convertisseur DC/DC entrelacé pour un défaut d'assèchement sur la membrane de la PàC a été proposé. Jusqu'à présent, cette voie n'a pas été encore explorée dans la littérature.

Un autre contrôle tolérant aux défauts développé consiste à prévoir et à empêcher la saturation des composants magnétiques lors des fonctionnements dégradés.

Enfin, la simulation numérique a été utilisée pour valider les algorithmes de détection développés. Les résultats ont montré l'efficacité des algorithmes pour la détection, l'identification de la nature du défaut, mais aussi la localisation de la phase défectueuse.

Le chapitre 5 a pour objectif de valider expérimentalement les algorithmes de détection et les contrôles tolérants aux défauts développés.

Références du chapitre 4

- [4.1] S. Yang, A. Bryant, P. Mawby, D. Xiang, R. Li, and P. Tavner, “An industry-based survey of reliability in power electronic converters”, *IEEE Trans. Ind. Appl.*, vol. 47, no. 3, May 2011, pp. 1441–1451.
- [4.2] A. Lahyani, P. Venet, G. Grellet, P.J. Viverge, “Failure Prediction of Electrolytic Capacitors During Operation of a Switchmode Power Supply”, *IEEE Transactions on Power Electronics*, Vol. 13, Iss. 6, November 1998, pp. 1199-1207.
- [4.3] Military Handbook 217 F, “Reliability prediction of electronic equipment”, February 1995.
- [4.4] A.M.R. Amaral, A.J.M. Cardoso, “On-line fault detection of aluminium electrolytic capacitors, in step-down DC-DC converters, using input current and output voltage ripple”, *IET Electric Power Applications*, Vol. 5, Iss. 3, March 2012, pp. 315-322.
- [4.5] A.M.R. Amaral, A.J.M. Cardoso, “Use of ESR to Predict Failure of Output Filtering Capacitors in Boost Converters”, in: *Proceedings of IEEE International Symposium on Industrial Electronics*, Vol. 2, May 2004, pp. 1309-1314.
- [4.6] C. Kulkarni, G. Biswas, X. Koutsoukos, J. Celaya, K. Goebel, “Integrated diagnostic/prognostic experimental setup for capacitor degradation and health monitoring”, in: *Proceedings of IEEE ATESTCON*, 2010, pp. 1-7.
- [4.7] G.M. Buiatti, A.M.R. Amaral, A.J.M. Cardoso, “An Online Technique for Estimating the Parameters of Passive Components in Non-Isolated DC/DC Converters”, in: *Proceedings of the IEEE International Symposium on Industrial Electronics (ISIE'07)*, June 2007, pp. 606-610.
- [4.8] A.M.R. Amaral, A.J.M. Cardoso, “Fault diagnosis on switch-mode power supplies operating in discontinuous mode”, in: *Proceedings of the IEEE Second International Conference on Power Electronics, Machines and Drives (PEMD 2004)*, 2004, pp. 197-202.
- [4.9] R. Isermann, “Fault-Diagnosis Applications, Model-based condition monitoring: actuators, drives, machinery, plants, sensors, and fault-tolerant systems”, Springer, 2011.
- [4.10] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, “Fault tolerant strategy for a photovoltaic DC\DC converter”, *IEEE Transactions on Power Electronics*, Vol. 28, No. 6, 2013, pp. 3008-3018.
- [4.11] X. Pei, S. Nie, Y. Chen, Y. Kang, “Open-Circuit Fault Diagnosis and Fault-Tolerant Strategies for Full-Bridge DC-DC Converters”, *IEEE Transactions Power Electronics*, Vol. 27, No. 5, 2012, pp. 2550-2565.
- [4.12] K. Ambusaidi, V. Pickert, B. Zahawi, “New circuit topology for fault tolerant H-bridge DC-DC converter”, *IEEE Transactions Power Electronics*, Vol. 25, no. 6, 2010, pp. 1509-1516.
- [4.13] M.J. Jung, S.E. Park, S.U. Oh, H.J. Lee, S.J. Seong, “Fault detection and isolation of two DC-DC converters parallel operation with single CT”, in: *Proceedings of IEEE International Symposium on Industrial Electronics*, Vol. 2, 2001, pp. 1060-1065.
- [4.14] E. Jamshidpour, M. Shahbazi, P. Poure, E. Gholipour, S. Saadate, “Fault tolerant operation of single-ended non-isolated DC-DC converters under open and short-circuit switch faults”, in: *Proceedings of the 15th European Conference on Power Electronics and Applications (EPE)*, 2013, pp. 1-7.

Références du chapitre 4

- [4.15] X. Pei, S. Nie, Y. Kang, “Switch Short-Circuit Fault Diagnosis and Remedial Strategy for Full-Bridge DC-DC Converters”, *IEEE Transaction on Power Electronics*, forthcoming.
- [4.16] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, “Open-Circuit Fault Diagnosis in Interleaved DC-DC Converters”, *IEEE Transactions on Power Electronics*, 2014, Vol. 29, Iss. 6, pp. 3091-3102.
- [4.17] M. Hadi Hafizi, A. Izadian, “Model-Based Fault Diagnosis of a DC-DC Boost Converter Using Hidden Markov Model”, in: *Proceedings of the IEEE International Conference on Electro/Information Technology (EIT)*, 2013, pp. 1-4.
- [4.18] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, “Fault analysis of dual active bridge converters”, in: *Proceedings of 38th Annual Conference on IEEE Industrial Electronics Society*, 2012, pp. 398-403.
- [4.19] T. Park, T. Kim, “Novel fault tolerant power conversion system for hybrid electric vehicles”, in: *Proceedings of IEEE Vehicle Power and Propulsion Conference (VPPC)*, IL, USA, 2011, pp. 1-6.
- [4.20] B. Fatah, Y. Hamed, M. Chokri, H. Naceur, H. Hassan, “Faults detection and isolation for energy management system in electric traction”, in: *Proceedings of International Conference on Electrical Engineering and Software Applications (ICEESA)*, 2013, pp. 1-6.
- [4.21] K. Park, Z. Chen, “Open-Circuit Fault Detection and Tolerant Operation for a Parallel-Connected SAB dc-dc Converter”, in: *Proceedings of the Twenty-Ninth IEEE Applied Power Electronics Conference and Exposition (APEC)*, March 2014, pp. 1966-1972.
- [4.22] M. Shahbazi, E. Jamshidpour, P. Poure, S. Saadate, M. Zolghadri, “Open and Short-Circuit Switch Fault Diagnosis for Non-Isolated DC-DC Converters using Field Programmable Gate Array”, *IEEE Transactions on Industrial Electronics*, Vol. 60, Iss. 9, Sept. 2013, pp. 4136-4146.
- [4.23] V. Choudhary, E. Ledezma, R. Ayyanar, R.M. Button, “Fault tolerant circuit topology and control method for input-series and output-parallel modular DC-DC converters”, *IEEE Transactions Power Electronics*, Vol. 23, No. 1, 2008, pp. 402-411.
- [4.24] S. Nie, X. Pei, Y. Chen, Y. Kang, “Fault Diagnosis of PWM DC-DC Converters Based on Magnetic Component voltages equation”, *IEEE Transactions on Power Electronics*, Vol. 29, Iss. 9, 2014, pp. 4978-4988.
- [4.25] Librairie IEEE Xplore, Octobre 2014, disponible en ligne: <http://ieeexplore.ieee.org/Xplore/home.jsp>.
- [4.26] S. Karimi, A. Gaillard, P. Poure, S. Saadate, “Current Sensor Fault-Tolerant Control for WECS With DFIG”, *IEEE Transactions on Industrial Electronics*, Vol. 56, Iss. 11, November 2009, pp. 4660-70.
- [4.27] DOE, “Hydrogen, fuel cells and infrastructure technologies program, multi-year research, development and demonstration plan”, U.S. Department of Energy, December 2013, disponible en ligne: http://www1.eere.energy.gov/hydrogenandfuelcells/mypp/pdfs/fuel_cells.pdf
- [4.28] DOE, “DOE Fuel Cell Technologies Program Record”, U.S. Department of Energy, September 2012, disponible en ligne:

Références du chapitre 4

http://www.hydrogen.energy.gov/pdfs/12020_fuel_cell_system_cost_2012.pdf

- [4.29] A. De Bernardinis, D. Candusso, F. Harel, X. François, G. Coquery, “Experiments of a 20 cell PEFC operating under fault conditions with diode by-pass circuit for uninterrupted power delivery”, *Energy Conversion and Management*, Vol. 51, Iss. 5, May 2010, pp. 1044-1054.
- [4.30] L. Xu, J. Li, M. Ouyang, J. Hua, X. Li, “Active fault tolerance control system of fuel cell hybrid city bus”, *International Journal of Hydrogen Energy*, Vol. 35, Iss. 22, November 2010, pp. 12510-12520.
- [4.31] N. Marx, L. Boulon, F. Gustin, D. Hissel, K. Agbossou, “A review of multi-stack and modular fuel cell systems: Interests, application areas and on-going research activities”, *International Journal of Hydrogen Energy*, Vol. 39, Iss. 23, August 2014, pp. 12101-12111.
- [4.32] L.A.M. Riascos, F.G. Cozman, P.E. Miyagi, M.G. Simoes, “Bayesian Network Supervision on Fault Tolerant Fuel Cells”, in: *Proceedings of 41st IAS Annual Meeting of Industry Applications Conference*, 2006, pp. 1059-1066.
- [4.33] Z. Feng, Z. Zhong, “A Systematic Approach of Improving a Fault Tolerant Fuel Cell Bus Powertrain Safety level”, in: *Proceedings of IEEE International Conference on Vehicular Electronics and Safety (ICVES)*, 2006, pp. 73-77.
- [4.34] V. Puig, A. Rosich, C. Ocampo-Martinez, R. Sarrate, “Fault-tolerant explicit MPC of PEM fuel cells”, in: *Proceedings of the 46th IEEE Conference on Decision and Control*, 2007, pp. 2657-2662.
- [4.35] A. De Bernardinis, G. Coquery, “First Approach for a Fault Tolerant Power Converter Interface for Multi-Stack PEM Fuel Cell Generator in Transportation Systems”, in: *Proceedings of 13th Power Electronics and Motion Control Conference*, 2008, pp. 2192-2199.
- [4.36] L. Palma, P.N. Enjeti, “A Modular Fuel Cell, Modular DC-DC Converter Concept for High Performance and Enhanced reliability”, *IEEE Transactions on Power Electronics*, Vol. 24, Iss. 6, June 2009, pp. 1437-1443.
- [4.37] Y. Sun, S. Ghantasala, N.H. El-Farra, “Monitoring and Fault-Tolerant Control of Distributed Power Generation: Application to Solid Oxide Fuel Cells”, in: *Proceedings of American Control Conference (ACC)*, 2010, pp. 448-453.
- [4.38] N. Yousfi Steiner, D. Hissel, Ph. Moçotéguy, D. Candusso, “Diagnosis of polymer electrolyte fuel cells failure modes (flooding and drying out) by neural networks modeling”, *International Journal of Hydrogen Energy*, Vol. 36, Iss. 4, February 2011, pp. 3067-3075.
- [4.39] D. Candusso, E. Rullière, I. Valero, “A fuel cell hybrid power source for a small electric vehicle”, *Journal of renewable energy sources*, 2001, pp. 85-92.
- [4.40] D. Guilbert, A. Gaillard, A. N’Diaye, A. Djerdir, “Diagnostic de défauts d’un convertisseur DC/DC boost entrelacé pour véhicules électriques à pile à combustible”, in :

Références du chapitre 4

- proceedings of Symposium de Genie Electrique (SGE) : EF-EPF-MGE 2014*, 8-10 Juillet 2014, ENS Cachan, pp. 1-10.
- [4.41] J.S. Lai, C. Liu, A. Ridenour, “Multiphase soft switched dc/dc converter and active control technique for fuel cell ripple current elimination”, April 14 2009, US Patent 7,518,886.
- [4.42] A. Testa, S. De Caro, D. Caniglia, V. Antonucci, M. Ferraro, F. Sergi, “Compensation of the low frequency current ripple in single phase grid connected fuel cell power systems”, in: *Proceedings of the 13th European Conference on Power Electronics and Applications (EPE'09)*, 2009, pp. 1-10.
- [4.43] B. Wahdame, L. Girardot, D. Hissel, F. Harel, X. François, D. Candusso, M.C. Pera, L. Dumercy, “Impact of power converter current ripple on the durability of a fuel cell stack”, in *Proceedings of IEEE International Symposium on Industrial Electronics (ISIE'08)*, 2008, pp. 1495-1500.
- [4.44] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, “Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling”, *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [4.45] T. Lequeu, “Calcul des inductances et des transformateurs”, IUT GEII, 2^{ème} année, Option E.E.P, disponible en ligne : <http://www.thierry-lequeu.fr/data/IUT-EDP-CM.pdf>
- [4.46] B. Multon, “Composants passifs (magnétiques et capacitifs) de l'électronique de puissance”, ENS Cachan, disponible en ligne : http://www.geea.org/IMG/pdf/ComposantsPassifs_Multon.pdf

Chapitre 5

Implémentation expérimentale et tests de validation

Résumé :

L'objectif de ce cinquième chapitre est de valider expérimentalement les algorithmes de détection associés à des contrôles tolérants aux défauts développés à la fois pour la PàC et le convertisseur DC/DC. Cette validation est basée sur l'association d'une PàC et des convertisseurs DC/DC étudiés. Les algorithmes de détection de défauts associés à des contrôles tolérants aux défauts ont été implémentés sur un système de temps réel de type dSPACE. Par la suite, les algorithmes proposés sont comparés avec deux algorithmes existants dans la littérature en termes de performances.

Chapitre 5 : Implémentation expérimentale et tests de validation

Sommaire du chapitre 5

5.1. Introduction	151
5.2. Présentation de la maquette expérimentale réalisée	151
5.3. Décalage des signaux de commande et création des défauts avec la carte FPGA	155
5.4. Validation du contrôle tolérant aux défauts en cas d'assèchement de la membrane	157
5.5. Validation des algorithmes de détection pour le convertisseur DC/DC	161
5.6. Implémentation et tests de validation et de comparaison des méthodes de détection	176
5.7. Conclusion.....	184


Chapitre 5 : Implémentation expérimentale et tests de validation

5.1. Introduction

La première partie de ce chapitre est dédiée à la description du banc de test développé dans le cadre de la thèse. Cette description concerne aussi bien la partie puissance (PàC, convertisseur DC/DC entrelacé) que la partie commande (cartes de mesure, processeur de contrôle et supervision). Par la suite, une explication est donnée concernant le décalage des signaux de commande et la création des défauts d'interrupteur de puissance par l'intermédiaire de la carte FPGA. Les résultats expérimentaux sont donnés afin de valider les algorithmes de détection et les contrôles tolérants aux défauts développés. Enfin, les performances de ces algorithmes de détection sont comparées avec celles obtenues pour deux autres algorithmes de détection proposés dans la littérature.

5.2. Présentation de la maquette expérimentale réalisée

Afin de valider les algorithmes développés, des tests expérimentaux ont été réalisés entre une PàC de type PEMFC et les topologies entrelacées. Le banc de test expérimental est illustré sur la figure 5.1. La PàC est alimenté en utilisant l'hydrogène stocké dans un réservoir sous pression et avec de l'air propre et sec provenant d'un compresseur. Afin d'alimenter l'ECU de la PàC, ce dernier est connecté à une source de puissance externe. Les topologies entrelacées possèdent un capteur de courant à effet Hall par phase et un capteur de tension en sortie pour contrôler la tension du bus DC. Afin de faciliter l'étude, l'ensemble des charges (réseau de bord, moteur de traction et auxiliaires) est considéré comme une charge résistive connectée au bus DC des topologies entrelacées. Le système de contrôle des topologies entrelacées réalisé dans l'environnement Matlab/Simulink a été implémenté sur une carte temps réel dSPACE DS1104. Les signaux de commande des interrupteurs de puissance sont générés par le bloc *PWM Signal Generator* fourni par la librairie dSPACE. Néanmoins, ces signaux de commande ne sont pas décalés les uns par rapport aux autres. Ils sont transférés sur une carte FPGA afin de les décaler correctement les uns par rapport aux autres selon la topologie entrelacée. Le décalage est réalisé au moyen d'un programme en VHDL utilisant le logiciel Quartus II (cf. 5.3).



Chapitre 5 : Implémentation expérimentale et tests de validation




Fig. 5. 1: Banc de test expérimental-PàC et topologies entrelacées : (a) Vue d'ensemble, (b) détails de la topologie entrelacée flottante.

La topologie entrelacée flottante représentée sur la Fig. 5.1 a été reconvertie en une topologie boost entrelacée classique composée de trois phases.

a) Cartes de mesure

Les courants de phase des topologies entrelacées sont mesurés par des capteurs de courant de référence L03S050 D15 de l'entreprise TAMURA. Par comparaison, la tension du bus DC est mesurée par un capteur de tension de référence LV-25P de l'entreprise LEM. Les signaux de mesure sont filtrés en utilisant filtre passe bas du 1^{er} ordre. Avant que les signaux de mesure soient envoyés sur la carte dSPACE 1104, ils sont ajustés en gain afin d'adapter la plage de la tension d'entrée du convertisseur analogique-numérique. Les cartes de mesure de courant et de tension sont montrées respectivement sur les figures 5.2 et 5.3.




Fig. 5. 2: Carte de mesure des courants de phase.

Chapitre 5 : Implémentation expérimentale et tests de validation




Fig. 5. 3: Carte de mesure de la tension du bus DC.

b) Carte de temps réel dSPACE 1104

Les sorties des signaux provenant des cartes de mesures sont envoyés à un convertisseur analogique-numérique de la carte dSPACE DS1104. Le système de contrôle développé dans l'environnement Matlab/Simulink pour les deux topologies entrelacées est transféré à la carte dSPACE au moyen du module Real-Time Interface (RTI) target link de Matlab. Les signaux de commande des interrupteurs de puissance sont au format numérique (0-5V). Le diagramme de la carte DS1104 est donné sur la figure 5.4.




Fig. 5. 4: Diagramme de la carte dSPACE DS1104.

Chapitre 5 : Implémentation expérimentale et tests de validation

c) Carte d'interface entre dSPACE et la carte FPGA

Cette carte assure l'interface entre la carte dSPACE DS1104 et la carte FPGA. Cette dernière est greffée sur la carte FPGA comme illustrée sur la figure 5.5, par l'intermédiaire de deux connecteurs (Fig. 5.6). Les signaux de commande des interrupteurs de puissance provenant de la carte dSPACE DS1104 sont transférés à la carte FPGA via la carte d'interface. La carte FPGA permet de décaler dans le temps les signaux afin de réaliser le concept d'entrelacement.

d) Carte d'interface entre la carte FPGA et les cartes drivers des interrupteurs de puissance

Cette carte est utilisée pour réaliser l'interface entre la sortie de la carte FPGA et des cartes drivers des interrupteurs de puissance. Elle permet de transférer les pulses des différents interrupteurs de puissance vers les cartes drivers. La carte d'interface est illustrée sur la figure 5.7.

Carte d'interface




Fig. 5. 5: Carte d'interface entre dSPACE et la carte FPGA.




Fig. 5. 6: Connecteurs de la carte FPGA.

Carte
d'interface




Fig. 5. 7: Connecteurs de la carte FPGA.

e) Cartes drivers des interrupteurs de puissance

Les interrupteurs de puissance des topologies entrelacées sont pilotés par l'intermédiaire de cartes drivers de la société ARCEL de référence ARCEL-2108 (Fig. 5.8). Ces cartes permettent:

- 1) Une haute isolation entre la partie contrôle et puissance.
- 2) La génération de signaux de défaut de type collecteur ouvert (logique positive ou négative) en cas de court-circuit.
- 3) L'ajustement des temps morts entre les signaux complémentaires.
- 4) Le contrôle de deux IGBTs ou MOSFETs dans une structure Half-Bridge ou indépendamment.



Fig. 5. 8: Cartes drivers ARCEL-2108 de la société ARCEL.

5.3. Décalage des signaux de commande et création des défauts avec la carte FPGA

La première étape consiste à assigner les pins des connecteurs (voir Fig. 5.6) aux différentes entrées et sorties de la carte FPGA qui sont :

Chapitre 5 : Implémentation expérimentale et tests de validation

- 1) **Entrées** : 4 signaux de commande provenant de dSPACE + 4 signaux compléments + 4 signaux pour la détection des défauts. Utilisation de 4 boutons poussoirs pour la simulation de défauts d'interrupteur de puissance.
- 2) **Sorties** : 4 signaux de commande décalés + 4 signaux compléments. Utilisation de 4 leds pour signaler la présence d'un défaut sur une phase du convertisseur.

La figure 5.9 illustre la fenêtre permettant d'assigner les entrées et sorties de la carte FPGA en utilisant les numéros de Pin. La figure 5.10 représente l'interface principale du logiciel Quartus II, communément appelé *langage de description*. Le bloc de description où est implémenté le programme VHDL permet d'illustrer les différentes entrées et sorties de la carte FPGA, définies précédemment. Le décalage des signaux de commande des interrupteurs de puissance est réalisé par l'intermédiaire d'un programme en VHDL. Le programme réceptionne les signaux de commande de dSPACE puis les décale convenablement suivant la topologie entrelacée et s'il y a dans le cas échéant la présence d'un défaut.

	From	To	Assignment Name	Value	Enabled
1		entree_PWM[1]	Location	PIN_200	Yes
2		entree_PWM[2]	Location	PIN_202	Yes
3		entree_PWM[3]	Location	PIN_177	Yes
4		horloge	Location	PIN_29	Yes
5		raz	Location	PIN_23	Yes
6		sortie_PWM[1]	Location	PIN_180	Yes
7		sortie_PWM[2]	Location	PIN_201	Yes
8		sortie_PWM[3]	Location	PIN_175	Yes
9		test	Location	PIN_187	Yes
10		entree_PWM[4]	Location	PIN_176	Yes
11		entree_PWM[5]	Location	PIN_216	Yes
12		entree_PWM[6]	Location	PIN_206	Yes
13		entree_PWM[7]	Location	PIN_208	Yes
14		entree_PWM[8]	Location	PIN_214	Yes
15		sortie_PWM[4]	Location	PIN_203	Yes
16		sortie_PWM[5]	Location	PIN_217	Yes
17		sortie_PWM[6]	Location	PIN_215	Yes
18		sortie_PWM[7]	Location	PIN_207	Yes
19		sortie_PWM[8]	Location	PIN_213	Yes
20		LED3	Location	PIN_56	Yes
21		LED4	Location	PIN_55	Yes
22		LED5	Location	PIN_54	Yes
23		LED6	Location	PIN_53	Yes
24		BP1	Location	PIN_58	Yes
25		BP2	Location	PIN_59	Yes
26		BP3	Location	PIN_60	Yes

Fig. 5. 9: Assignment des entrées et sorties de la carte FPGA.




Fig. 5. 10: Langage de description.

Chapitre 5 : Implémentation expérimentale et tests de validation

Le décalage des signaux se base sur un paramètre défini dans le programme en VHDL. Celui-ci est dénommé *shift_value* et est donné par la relation suivante :

$$shift_value = \frac{T_s}{360} 100^6 \quad (5.1)$$

Où T_s est la période de commutation du convertisseur et θ est l'angle de décalage du signal de commande du convertisseur. Dans le cas de la topologie entrelacée classique, l'angle de décalage est égal à 120° ; tandis que l'angle de décalage vaut 90° pour la topologie entrelacée flottante. En se basant sur le contrôle tolérant aux défauts développé dans le chapitre 4, la valeur de décalage peut être modifiée suivant la phase défectueuse du convertisseur.


Les 4 boutons poussoirs disponibles sur la carte FPGA sont utilisés pour simuler deux types de défauts (i.e. circuit ouvert et court-circuit) d'interrupteur de puissance. En position repos, le bouton poussoir (e.g. BP1) est représenté par un signal logique égal à 1 et par conséquent les signaux de commande sont envoyés aux cartes drivers pour piloter les interrupteurs de puissance. Par comparaison, lorsque le bouton poussoir est activé (signal logique égal à 0), les signaux de commande peuvent être soit forcés à 0 (i.e. simulation défaut de type circuit ouvert) ou bien à 1 (i.e. simulation défaut de type court-circuit). Un exemple de code VHDL utilisé pour simuler un défaut d'interrupteur de puissance de type circuit-ouvert sur l'interrupteur S1 est donné sur la figure 5.11.

```
if      (BP1 = '0') then
    filtered_PWM1_sig <= '0';
    filtered_PWM2_sig <= '0';
elsif  (BP1 = '1') then
    filtered_PWM1_sig <= filtered_PWM1;
    filtered_PWM2_sig <= filtered_PWM2;
end if;
```


Fig. 5. 11: Programmation en VHDL pour la simulation de défauts avec les boutons poussoirs de la carte FPGA.

5.4. Validation du contrôle tolérant aux défauts en cas d'assèchement de la membrane de la PàC


Avant de valider expérimentalement le contrôle tolérant aux défauts, un défaut d'assèchement de la membrane a été simulé afin d'illustrer les impacts sur les performances de la PàC. Ce défaut s'est produit suite à un fonctionnement prolongé de la PàC. Les impacts d'un défaut d'assèchement de la membrane sont illustrés sur la figure 5.12.



(a)



(b)



(c)

Fig. 5. 12: Impacts de d'un défaut d'assèchement de la membrane sur les performances de la PàC : (a) tension et courant de la PàC, (b) résistance et état de la membrane, (c) puissance électrique produite par la PàC.

Chapitre 5 : Implémentation expérimentale et tests de validation

Le défaut se produit à environ $t=330s$. A cet instant, la tension du stack chute conduisant à une baisse significative de ces performances. Avant l'apparition du défaut, la PàC produit une puissance électrique moyenne de 680 W ; tandis qu'elle ne produit plus que 630 W après l'apparition du défaut. Cela représente une perte de puissance de 8%. La chute de la tension du stack et les données liées à l'état de la membrane mettent en évidence l'assèchement de la membrane. Les pertes de puissance pourraient être plus conséquentes si le courant appelé par la charge venait à augmenter. Dans un cas critique de fonctionnement (e.g. forte charge), la tension du stack pourrait passer en dessous de son seuil de fonctionnement, conduisant à un arrêt prématuré de cette dernière. C'est pourquoi, l'application d'un contrôle tolérant aux défauts au niveau du convertisseur DC/DC est cruciale pour éviter ces désagréments.


La figure 5.13 illustre le banc de test expérimental avec l'ajout d'un système temps réel « MicroAutoBox » permettant de mettre en place le contrôle tolérant défauts sur le convertisseur en cas d'assèchement de la membrane de la PàC.





Fig. 5. 13: Ajout de la MicroAutoBox au banc expérimental.

Les données enregistrées par l'ECU de la PàC sont transférées par l'intermédiaire d'un bus CAN à la MicroAutoBox. Le contrôle tolérant aux défauts est implémentée sur la MicroAutoBox permettant de dégrader les performances du convertisseur afin que la membrane de la PàC puisse retrouver une conductivité protonique optimale. Les résultats expérimentaux sont donnés sur la figure 5.14.


Chapitre 5 : Implémentation expérimentale et tests de validation



(a)



(b)



(c)




Fig. 5. 14: Validation du contrôle tolérant aux défauts : (a) tension et courant de la PàC, (b) résistance et état de la membrane, (c) température du stack, (d) puissance électrique produite par la PàC.

A $t=90s$, la tension du stack chute brutalement, se rapprochant dangereusement de son seuil limite de fonctionnement (i.e. 24V). La puissance produite chute de 800W à 710W, ce qui représente une chute de puissance de 11%. Afin d'éviter que la PàC se mette en défaut, le contrôle tolérant aux défauts est appliqué. En dégradant les performances du convertisseur, la membrane permet de retrouver au bout d'un certain temps une humidification optimale permettant de garantir des bonnes performances de la PàC. Un gain de puissance de l'ordre de 9% est obtenu après avoir appliqué le contrôle tolérant aux défauts.

5.5. Validation des algorithmes de détection et des contrôles tolérants aux défauts pour le convertisseur DC/DC boost entrelacé

a) Validation de l'algorithme de détection proposé pour les défauts de court-circuit

Dans un premier temps, les algorithmes de détection pour les défauts de circuit ouvert et de court-circuit ont été implémentés dans l'environnement Matlab/Simulink. La figure 5.15 illustre le programme développé sous Matlab/Simulink pour le contrôle du convertisseur et la détection des défauts du convertisseur DC/DC. En raison de la limitation du temps d'accès du système de prototypage rapide dSPACE, la fréquence de commutation du convertisseur a été limitée à 1kHz. Afin d'obtenir une ondulation de courant faible et un régime de conduction continue, des inductances de 2mH par phase ont été utilisées.

Chapitre 5 : Implémentation expérimentale et tests de validation






Fig. 5. 15: Interface Matlab/Simulink pour le contrôle du convertisseur et l'implémentation des algorithmes de détection.

Afin d'évaluer les performances de l'algorithme de détection pour les défauts de court-circuit, différents essais à des valeurs de rapport cyclique entre 0,1 et 0,8 ont été réalisés. Les résultats obtenus avec un oscilloscope 4 voies sont montrés sur les figures 5.16, 5.17 et 5.18.



(a)




(b)



(c)

Fig. 5. 16: Validation de l'algorithme de détection pour des rapports cycliques faibles $0 < D < 0.3$: (a) $D=0.1$, Voie 1 : courant P&C [100A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div], (b) $D=0.2$, (c) $D=0.3$.



(a)

Chapitre 5 : Implémentation expérimentale et tests de validation






Fig. 5. 17: Validation de l'algorithme de détection pour des rapports cycliques intermédiaires $0.4 < D < 0.6$: (a) $D=0.4$, Voie 1 : courant PàC [100A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div], (b) $D=0.5$, (c) $D=0.6$.






Fig. 5. 18: Validation de l'algorithme de détection pour des rapports cycliques élevés $0.7 < D < 0.8$: (a) $D=0.7$, Voie 1 : courant PàC [100A/div], Voie 2 : courant phase 1 [10A/div], Voie 3 : courant phase 2 [10A/div], Voie 4 : courant phase 3 [10A/div], (b) $D=0.8$.

Le tableau 17 ci-dessous permet de synthétiser les temps de détection obtenus pour les différentes valeurs de rapports cycliques.

En se basant sur les résultats expérimentaux obtenus, l'algorithme de détection proposé permet de détecter très rapidement un défaut de court-circuit. Une fois le défaut détecté, le contrôle tolérant aux défauts isole la phase défectueuse, conduisant à un défaut de type circuit-ouvert. Les phases saines permettent de compenser le défaut, comme l'illustre la Fig. 5.18b. En s'appuyant sur les temps de détection obtenus (5.1) et on peut affirmer que l'algorithme de détection présente de bonnes performances pour une large gamme de rapport cyclique. Pour des rapports cycliques élevés, le temps de détection augmente légèrement comparé à un court-circuit pour des valeurs de rapport cyclique faible. Toutefois, l'allongement du temps de détection n'a aucun impact sur le convertisseur et sur la PàC. La figure 5.19 permet de démontrer que la tension du bus DC n'est pas impactée suite à la détection et à l'isolation de la phase défectueuse.

Tableau 5. 1: Synthèse des performances de l'algorithme de détection des défauts de type court-circuit

Rapport cyclique	Temps de détection
D=0.1	100 μ s
D=0.2	200 μ s
D=0.3	300 μ s
D=0.4	400 μ s
D=0.5	500 μ s
D=0.6	600 μ s
D=0.7	700 μ s
D=0.8	800 μ s




Fig. 5. 19: Equilibre de la tension du bus DC après l'apparition d'un défaut : $D=0.5$, Voie 1 : tension bus DC [100V/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div], (b) $D=0.8$.

b) Validation de l'algorithme de détection proposé pour les défauts de circuit-ouvert

De la même façon qu'aux essais réalisés pour les défauts de court-circuit, les performances de l'algorithme de détection de défauts de type circuit-ouvert ont été évaluées pour des faibles et hautes valeurs de rapport cyclique. Les résultats expérimentaux ont été tracés à l'aide du logiciel Matlab/Simulink en se basant sur les mesures enregistrées par le logiciel ControlDesk de dSPACE. Ceux-ci sont illustrés sur les figures 5.20, 5.21, 5.22, 5.23 et 5.24.

En se basant sur les résultats expérimentaux obtenus, l'algorithme de détection proposé permet de détecter très rapidement un défaut de circuit ouvert. Une fois le courant de la phase défectueuse nul, les phases saines compensent l'absence d'une phase permettant de garantir une continuité de service à une puissance constante. Alors que certains algorithmes de détection proposés dans la littérature perdent en performance pour des petites valeurs de rapports cycliques, l'algorithme proposé permet de garantir des bonnes performances sur une large plage de rapport cyclique. Par conséquent, cet algorithme peut être utilisé pour n'importe quelle plage de fonctionnement d'un convertisseur DC/DC entrelacé. L'algorithme permet de détecter le défaut en une période de commutation du convertisseur, ce qui revient à un temps de détection de 1ms sachant que la fréquence du convertisseur est égale à 1kHz.







Fig. 5. 20 Validation de l'algorithme de détection pour une valeur de rapport cyclique $D=0.1$: (a) courants de phase, (b) évolution des variables, (c) signal de détection.



(a)




(b)




(c)


Fig. 5. 21: Validation de l'algorithme de détection pour une valeur de rapport cyclique $D=0.2$: (a) courants de phase, (b) évolution des variables, (c) signal de détection.



(a)



(b)



(c)

Fig. 5. 22: Validation de l’algorithme de détection pour une valeur de rapport cyclique $D=0.3$: (a) courants de phase, (b) évolution des variables, (c) signal de détection.




Fig. 5. 23: Validation de l'algorithme de détection pour une valeur de rapport cyclique $D=0.6$: (a) courants de phase, (b) évolution des variables, (c) signal de détection.




Fig. 5. 24: Validation de l'algorithme de détection pour une valeur de rapport cyclique $D=0.7$: (a) courants de phase, (b) évolution des variables, (c) signal de détection.

Chapitre 5 : Implémentation expérimentale et tests de validation

La figure 5.25 illustre l'évolution des trois variables α , β , γ au cours du temps lors d'un défaut sur la phase 1 obtenue au moyen d'un oscilloscope.






Fig. 5. 25: Evolution des variables au cours du temps pour un défaut sur la phase 1, $D=0.7$: (a) variable α , (b) variable β , (c) variable γ .

Chapitre 5 : Implémentation expérimentale et tests de validation

c) Validation du décalage temporel des signaux de commande en cas de défauts

Afin de diminuer l'ondulation de courant de la PàC, le décalage temporel des signaux de commande des interrupteurs de puissance est modifié en se basant sur la phase défectueuse. La figure 5.26 illustre la modification du décalage temporel en cas d'un défaut circuit-ouvert sur la phase 1.




Fig. 5. 26: Reconfiguration du signal de décalage une fois le défaut de circuit-ouvert détecté sur la phase 1, $D=0.7$: (a) régime transitoire, voie 1 : tension du bus DC [200V/div], voie 2 : courant phase 1 [10A/div], voie 3 : courant phase 2 [10A/div], voie 4 : courant phase 3 [10A/div], (b) régime permanent.

Chapitre 5 : Implémentation expérimentale et tests de validation

La Fig. 5.26 montre que le décalage temporel du signal de commande de l'interrupteur de puissance S_3 est modifié après détection d'un défaut de circuit-ouvert sur la phase 1. Le régime permanent valide le décalage temporel des courants de la phase 2 et 3 de 180° au lieu de 120° sans contrôle tolérant aux défauts. La perte d'une phase et la reconfiguration du signal de commande n'a aucun effet sur la régulation de la tension du bus DC, permettant de fournir une puissance constante aux onduleurs.

La figure 5.27 illustre l'effet de l'application du contrôle tolérant aux défauts sur l'ondulation de courant.




Fig. 5.27: Effet de la modification du décalage temporel des signaux de commande sur l'ondulation de courant, $D=0.7$: voie 1 : courant P&C [10A/div], voie 2 : courant phase 1 [10A/div], voie 3 : courant phase 2 [10A/div], voie 4 : courant phase 3 [10A/div].

La compensation de la phase défectueuse par les deux phases saines permet de retrouver un régime permanent en quelques ms. La figure 5.28 permet de quantifier sur la plage de fonctionnement du convertisseur l'effet du contrôle tolérant aux défauts sur la réduction de l'ondulation de courant de la P&C par rapport à un fonctionnement dégradé sans contrôle tolérant aux défauts.




Fig. 5.28: Effet du contrôle tolérant aux défauts sur l'ondulation de courant comparée à un mode dégradé sans contrôle tolérant aux défauts.

Chapitre 5 : Implémentation expérimentale et tests de validation

La figure 5.29 illustre la modification du décalage temporel en cas d'un défaut circuit-ouvert sur la phase 2.





Fig. 5. 29: Reconfiguration du signal de décalage une fois le défaut de circuit-ouvert détecté sur la phase 2, $D=0.76$: voie 1 : courant PàC [5A/div], voie 2 : courant phase 1 [10A/div], voie 3 : courant phase 2 [10A/div], voie 4 : courant phase 3 [10A/div].

Idem que les résultats présentés sur les Fig. 5.26 et 5.27, le décalage temporel du signal de commande de l'interrupteur de puissance S_3 est modifié à la suite de la détection d'un défaut de circuit-ouvert sur la phase 2. Ce résultat ainsi que ceux présentés précédemment permettent de valider la modification du décalage temporel suivant la phase défectueuse.


d) Validation du contrôle tolérant aux défauts pour éviter la saturation des composants magnétiques

En se basant sur l'étude analytique réalisée dans le chapitre 4 concernant la saturation des composants magnétiques, un essai expérimental a été réalisé afin de valider le contrôle tolérant aux défauts lorsque la PàC fonctionne à puissance nominale. Les résultats expérimentaux ont été tracés à l'aide du logiciel Matlab/Simulink en se basant sur les mesures enregistrées par le logiciel ControlDesk de dSPACE. Ceux-ci sont donnés sur la figure 5.30.

Comme il peut être observé sur la Fig. 5.30, une fois le défaut de circuit-ouvert détecté par l'algorithme de détection, le contrôle tolérant aux défauts est appliqué au convertisseur afin de dégrader les performances du convertisseur. Dans ce cas, les limites de fonctionnement des inductances pour un mode dégradé sont atteintes, permettant d'optimiser les performances du convertisseur.



(a)



(b)

Fig. 5. 30: Effet du contrôle tolérant aux défauts sur les courants de phase $D=0.78$: (a) courants de phases, (b) signal de détection du défaut.

5.6. Implémentation et tests de validation et de comparaison des méthodes de détection

a) Implémentation de la première méthode de détection et résultats expérimentaux

La première méthode de détection sélectionnée pour des objectifs de comparaison avec l'algorithme de détection proposé consiste à comparer le rapport cyclique et la pente du courant dans l'inductance [5.1]. Des détails supplémentaires sur cet algorithme sont donnés dans le chapitre 4. Dans l'article original, cet algorithme est appliqué à un convertisseur DC/DC boost pour des défauts de circuit-ouvert. Ce dernier peut être adapté à une topologie boost entrelacé en se basant sur les mesures des courants de phase provenant des capteurs utilisés dans le contrôle du convertisseur. En outre, cet algorithme a été validé seulement pour un rapport cyclique de 0.5, sans toutefois analyser ses performances pour d'autres valeurs de rapports cycliques. C'est pourquoi, dans cette section, nous étudions les performances de cet algorithme pour d'autres

Chapitre 5 : Implémentation expérimentale et tests de validation

valeurs de rapports cycliques. Les résultats expérimentaux de cet algorithme ont été tracés à l'aide du logiciel Matlab/Simulink en se basant sur les mesures enregistrées par le logiciel ControlDesk de dSPACE. Ceux-ci sont illustrés sur les figures 5.31, 5.32, 5.33, 5.34 et 5.35.






Fig. 5. 31: Etude des performances de l'algorithme, $D=0.2$: (a) courants de phases, (b) signal de détection du défaut.




Chapitre 5 : Implémentation expérimentale et tests de validation




(b)

Fig. 5. 32: Etude des performances de l'algorithme, $D=0.3$: (a) courants de phases, (b) signal de détection du défaut.




(a)




(b)

Fig. 5. 33: Etude des performances de l'algorithme, $D=0.5$: (a) courants de phases, (b) signal de détection du défaut.




(a)




(b)

Fig. 5. 34: Etude des performances de l'algorithme, $D=0.6$: (a) courants de phases, (b) signal de détection du défaut.



(a)

Chapitre 5 : Implémentation expérimentale et tests de validation



(b)

Fig. 5. 35: Etude des performances de l'algorithme, $D=0.7$: (a) courants de phases, (b) signal de détection du défaut.

Le tableau 5.2 ci-dessous permet de synthétiser les temps de détection obtenus pour les différentes valeurs de rapports cycliques.

Tableau 5. 2: Synthèse des performances de l'algorithme de détection des défauts de type circuit-ouvert

Rapport cyclique	Temps de détection
$D=0.2$	1.5ms
$D=0.3$	1.4ms
$D=0.5$	1.2ms
$D=0.6$	200 μ s
$D=0.7$	200 μ s

En se basant sur les résultats expérimentaux obtenus pour cet algorithme de détection de défauts de circuit-ouvert, on conclut que ce dernier propose de très bonnes performances pour des rapports cycliques élevés (avec un temps de détection de 200 μ s). On note que l'algorithme proposé dans cette thèse est plus performant que cet algorithme. Ce dernier perd en performances pour des rapports cycliques faibles comme cela est souligné dans le tableau 18. Cette perte de performances s'explique par le fait que le convertisseur travaille à la limite de la conduction continue, rendant plus complexe la détection d'un circuit ouvert. Les résultats expérimentaux présentés sur les Fig. 5.20, 5.21 et 5.22 soulignent que l'algorithme de détection est robuste pour des faibles valeurs de rapports cycliques, bien que le convertisseur fonctionne à la limite de la conduction continue.

En dépit que l'algorithme de détection n'ait été proposé que pour détecter des défauts de circuit-ouvert, celui-ci peut être adapté afin de détecter les défauts de court-circuit. En effet, en comparant la référence du temps de montée du courant (i.e. DT) et la pente du courant, il est possible de détecter si un défaut de court-circuit s'est produit. Cet algorithme, du point de vue théorique, ressemble par principe (i.e. comparaison à une référence), à l'algorithme proposé dans le chapitre 4 de ce manuscrit de thèse. Cet algorithme de détection a été implémenté sur cible dSPACE. Les résultats expérimentaux obtenus présentent des similitudes avec ceux obtenus dans ce chapitre pour l'algorithme de détection proposé. Cet algorithme perd en performances pour des valeurs de rapports cycliques élevés. Toutefois, cette perte de performances n'a pas d'impact ni

Chapitre 5 : Implémentation expérimentale et tests de validation

sur la régulation de la tension du bus DC ni sur la PàC. Ceci est dû au fait que le défaut est détecté avant que le seuil max du courant de la PàC soit atteint.

b) Implémentation de la deuxième méthode de détection et résultats expérimentaux

La deuxième méthode de détection sélectionnée pour des objectifs de comparaison avec l'algorithme de détection proposé consiste à observer la pente du courant dans l'inductance tout au long du fonctionnement [5.2]. Des détails supplémentaires sur cet algorithme sont donnés dans le chapitre 4. Dans l'article original, cet algorithme est appliqué à un convertisseur DC/DC boost pour des défauts de circuit-ouvert et court-circuit. Toutefois, aucun contrôle tolérant aux défauts n'est proposée afin par exemple d'assurer une continuité de service du convertisseur. En continuité à cet article [5.2], les auteurs proposent un convertisseur DC/DC boost tolérant aux défauts en ajoutant un bras redondant à ce dernier, permettant d'assurer une continuité de service [5.3].

Le même algorithme de détection est utilisé, et permet d'utiliser le bras redondant au moyen de triacs en cas de défauts. Ce dernier peut être adapté à une topologie boost entrelacée en se basant sur les mesures des courants de phase provenant des capteurs utilisés dans le contrôle du convertisseur. Les performances de cet algorithme ont été étudiées pour des valeurs de rapports cycliques faibles et élevées à la fois pour des défauts de circuit-ouvert et court-circuit. L'étude a montré que pour des rapports cycliques faibles (i.e. défaut circuit ouvert) et élevés (défaut court-circuit), le temps de détection est multiplié par six [5.2]. Toutefois, étant donné que les algorithmes de détection sont implémentés sur cible FPGA, le temps de détection est très rapide, d'une dizaine à une centaine de μs . Seuls les résultats expérimentaux obtenus pour des défauts de court-circuit sont présentés dans cette section (cf Fig. 5.36, 5.37, 5.38, 5.39 et 5.40).




Fig. 5. 36: Performances de l'algorithme pour des défauts de court-circuit, $D=0.3$ Voie 1 : courant PàC [100A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div].

Chapitre 5 : Implémentation expérimentale et tests de validation




Fig. 5. 37: Performances de l'algorithme pour des défauts de court-circuit, $D=0.4$ Voie 1 : courant PàC [100A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div].



Fig. 5. 38: Performances de l'algorithme pour des défauts de court-circuit, $D=0.5$ Voie 1 : courant PàC [100A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div].




Fig. 5. 39: Performances de l'algorithme pour des défauts de court-circuit, $D=0.6$ Voie 1 : courant PàC [100A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div].

Chapitre 5 : Implémentation expérimentale et tests de validation




Fig. 5. 40: Performances de l'algorithme pour des défauts de court-circuit, $D=0.7$ Voie 1 : courant PàC [100A/div], Voie 2 : courant phase 1 [50A/div], Voie 3 : courant phase 2 [50A/div], Voie 4 : courant phase 3 [50A/div].

Le tableau 5.3 ci-dessous permet de synthétiser les temps de détection obtenus pour les différentes valeurs de rapports cycliques.

Tableau 5. 3: Synthèse des performances de l'algorithme de détection des défauts de type court-circuit

Rapport cyclique	Temps de détection
$D=0.3$	400 μ s
$D=0.4$	400 μ s
$D=0.5$	500 μ s
$D=0.6$	1.1ms
$D=0.7$	1ms

A partir des résultats expérimentaux obtenus pour cet algorithme, il peut être conclu que ce dernier propose de très bonnes performances pour des rapports cycliques faibles, comme cela a été démontré dans les articles [5.2], [5.3]. L'utilisation d'un système de prototypage rapide de type dSPACE plutôt qu'une carte FPGA, réduit les performances de l'algorithme de détection. En effet, en raison d'une période d'échantillonnage très faible (i.e. 1 μ s), l'utilisation d'une carte FPGA permet de gagner, entre autres, en temps de détection. Toutefois, les résultats obtenus avec dSPACE sont corrects compte tenu de la fréquence de commutation du convertisseur (i.e. 1 kHz). Les résultats de détection sont similaires à ceux obtenus pour l'algorithme de détection proposé. Ce deuxième algorithme de détection perd en performances pour des rapports cycliques élevés comme cela est souligné dans le tableau 5.3; tandis que l'algorithme proposé permet de conserver de bonnes performances même pour ces valeurs de rapports cycliques. En effet, comme la référence du courant max de phase s'adapte pour chaque point de fonctionnement, cela permet d'optimiser le temps de détection.

5.7. Conclusion

Les algorithmes de détection proposés dans cette thèse à la fois pour les défauts de circuit-ouvert et de court-circuit ont été implémentés dans le système de prototypage rapide dSPACE. Les performances de ces algorithmes ont été étudiées pour une large gamme de valeurs de rapport cyclique. Les résultats expérimentaux ont montré la robustesse et les performances des algorithmes de détection sur une large gamme de fonctionnement, leur permettant d'être utilisés pour une large variété d'applications.

Après avoir validé expérimentalement les algorithmes de détection, les contrôles tolérants aux défauts ont été implémenté sur cible dSPACE et FPGA. Tout d'abord, il a été montré expérimentalement l'impact de l'assèchement de la membrane sur les performances de la PàC. En présence de ce défaut, la tension du stack chute brutalement entraînant une baisse significative de la puissance électrique produite. Le contrôle tolérant aux défauts proposé, dégrade les performances du convertisseur quand le défaut est détecté via les mesures enregistrées à l'ECU. Les résultats expérimentaux ont permis de valider ce contrôle et d'ouvrir de nouvelles perspectives quant à la compensation des défauts provenant de la PàC avec le convertisseur DC/DC. De l'autre côté, la reconfiguration du décalage des signaux de commande suivant la phase défectueuse, permet de réduire drastiquement l'ondulation de courant de la PàC. En s'appuyant sur la littérature existante (cf. chapitre 6) sur l'effet de l'ondulation de courant haute fréquence sur la PàC, la réduction de l'ondulation de courant permet de minimiser les dégradations à long terme, en particulier sur la perte de surface active de platine des catalyseurs. En ce qui concerne les composants magnétiques, le contrôle tolérant aux défauts permet de dégrader (suivant le cas de fonctionnement) les performances du convertisseur afin d'éviter la saturation du circuit magnétique, qui pourrait provoquer dans le cas échéant une perte de contrôle du convertisseur.

Deux algorithmes de détection proposés dans la littérature ont été implémentés dans la maquette expérimentale dans l'objectif de comparer leurs performances à celles des algorithmes de détection proposés. Ces algorithmes (i.e. algorithme 1 et 2) ont été choisis pour leur simplicité d'implémentation et leurs performances. Il sort de cette étude que l'algorithme proposé est robuste et performant même pour des valeurs de rapports cycliques faibles. Bien que le premier algorithme n'ait été proposé que pour détecter des défauts de circuit-ouvert, celui-ci peut être adapté afin de détecter les défauts de court-circuit. Ce nouvel algorithme présente des performances similaires à celles de l'algorithme proposé. Le deuxième algorithme a montré de très bonnes performances pour détecter des défauts de court-circuit pour des faibles valeurs de rapports cycliques. Toutefois, l'algorithme perd en performances pour des rapports cycliques élevés ; tandis que l'algorithme proposé permet de conserver de bonnes performances même pour ces valeurs de rapports cycliques. En effet, comme la référence du courant max de phase s'adapte pour chaque point de fonctionnement, cela permet par conséquent d'optimiser le temps de détection.

Enfin, les programmes ainsi que les algorithmes développés ont été utilisés dans l'étude des interactions entre une PàC et le convertisseur DC/DC. Le but étant d'avoir un premier retour sur l'impact des défauts sur les performances des échanges PàC-charge à travers le convertisseur DC/DC. Le chapitre 6 est entièrement consacré à la présentation de cette étude et ses résultats.

Références du chapitre 5

- [5.1] T. Park, T. Kim, “Novel fault tolerant power conversion system for hybrid electric vehicles”, in: *Proceedings of IEEE Vehicle Power and Propulsion Conference (VPPC)*, IL, USA, 2011, pp. 1-6.
- [5.2] M. Shahbazi, E. Jamshidpour, P. Poure, S. Saadate, M. Zolghadri, “Open and Short-Circuit Switch Fault Diagnosis for Non-Isolated DC-DC Converters using Field Programmable Gate Array”, *IEEE Transactions on Industrial Electronics*, Vol. 60, Iss. 9, Sept. 2013, pp. 4136-4146.
- [5.3] E. Jamshidpour, M. Shahbazi, P. Poure, E. Gholipour, S. Saadate, “Fault tolerant operation of single-ended non-isolated DC-DC converters under open and short-circuit switch faults”, in: *Proceedings of the 15th European Conference on Power Electronics and Applications (EPE)*, 2013, pp. 1-7.

Chapitre 6

Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC

Résumé :

L'objectif de ce dernier chapitre est d'étudier l'impact des défauts d'interrupteurs de puissance sur l'interaction PàC et convertisseur DC/DC. Dans ce chapitre, seule la topologie entrelacée classique est étudiée en termes de tolérance aux défauts sans appliquer de contrôle tolérant aux défauts. Les résultats sont présentés à partir d'études analytiques, des simulations et des essais expérimentaux entre les deux systèmes. Une meilleure compréhension des effets des modes de fonctionnement défectueux pourra permettre la mise en place de contrôles tolérants aux défauts adaptée aux applications automobiles.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC

Sommaire du chapitre 6

6.1.	Introduction	189
6.2.	Revue des effets de l'ondulation de courant sur la PàC	189
6.3.	Modélisation et validation expérimentale du modèle multi physique de la PàC	191
6.3.1.	Introduction	191
6.3.2.	Validation expérimentale du modèle multi physique de la PàC	192
6.4.	Etude des interactions entre la PàC et les topologies entrelacées	196
6.4.1.	Etude analytique de l'effet d'un mode dégradé sur le convertisseur DC/DC ...	196
6.4.2.	Etude des interactions entre la PàC et les topologies entrelacées par simulation	199
6.4.3.	Etude expérimentale des interactions entre la PàC et les topologies entrelacées	204
6.5.	Conclusion.....	208

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC

6.1. Introduction

Les PàC notamment du type PEM ont besoin d'un convertisseur DC/DC afin d'interfacer la PàC et le bus DC. Habituellement, un convertisseur DC/DC boost est utilisé afin d'élever et stabiliser la tension provenant du stack de la PàC dans les applications stationnaires et embarquées. Le courant délivré par la PàC est soumis à la commutation à basse et haute fréquence. Le convertisseur DC/DC génère, de par sa nature, des oscillations de courant à des fréquences supérieures à 10kHz ; tandis que les convertisseurs DC/AC génèrent des oscillations de courant à basse fréquence (100-120Hz), dépendant de la charge et du type de convertisseur DC/AC utilisé. Afin de réduire les oscillations de courant générées par les convertisseurs de puissance, des filtres passifs peuvent être rajoutés [6.1], [6.2]. Cependant, cela exige l'ajout de composants, de masse et de volume qui ne sont pas adaptées pour des applications automobiles.

Une meilleure compréhension des effets des fonctionnements en mode dégradé sur la PàC et le convertisseur DC/DC permettra de mettre en place des actions appropriées pour minimiser les effets néfastes tout en optimisant le fonctionnement de la chaîne de traction.

Dans ce chapitre, un premier état de l'art de l'impact de l'ondulation de courant (i.e. basse et haute fréquence) sur la PàC est donné. Par la suite, un modèle multi physique de la PàC étudiée est réalisé afin de reproduire avec précision le comportement de la PàC pendant des fonctionnements en mode dégradé. Enfin, des études analytiques, par simulations et expérimentales sont illustrées, visant à obtenir une meilleure vision des effets d'un fonctionnement défectueux sur les interactions PàC/Convertisseur DC/DC.

6.2. Revue des effets de l'ondulation de courant sur la PàC

Dans la littérature, différentes études ont été réalisées sur les interactions des systèmes (ex : PàC, convertisseurs de puissance, moteurs électriques). Dans [6.3]-[6.5], les auteurs ont étudiés les interactions entre un onduleur et un moteur électrique en termes de pertes, rendement et changement des paramètres du système; tandis que dans [6.6], les auteurs se sont concentrés sur les défauts de court-circuit des interrupteurs de puissance et leurs interactions avec les enroulements du stator d'un moteur de traction électrique. Sinon, très peu d'études ont été portées sur les interactions entre une PàC et des convertisseurs de puissance, particulièrement en cas de défauts. Dans [6.7], les auteurs ont examiné l'influence des harmoniques de courant des convertisseurs de puissance sur le stack d'une PàC; alors que dans [6.8], les auteurs démontrent l'influence du condensateur d'entrée du convertisseur sur les réponses électriques dynamiques d'une PàC. Par comparaison, les effets de l'impédance interne de la PàC sur les performances dynamiques du convertisseur DC/DC sont étudiés dans [6.9], [6.10], et en [6.11], les auteurs examinent les interactions électriques durant les phases transitoires entre un modèle transitoire d'une PàC et convertisseurs de puissance incluant convertisseurs DC/DC et DC/AC.

A ce jour, l'impact de l'ondulation de courant sur la durée de vie de la PàC n'est pas encore bien compris. En outre, quelques observations ont déjà été rapportées pour mettre en évidence les effets de l'ondulation de courant sur les pertes additionnelles internes, le rendement, la consommation en hydrogène, la capacité de puissance électrique en sortie et la durée de vie. Par ailleurs, la dégradation de la tension du stack de la PàC est l'un des facteurs principal régissant la « vie » de la PàC [6.12]. Les effets de l'ondulation de courant basse fréquence générée par les convertisseurs DC/AC ont été étudiés dans [6.7], [6.9], [6.13]-[6.18]. Par comparaison, les effets de l'ondulation de courant haute fréquence générée par les convertisseurs DC/DC ont été étudiés dans [6.7], [6.9], [6.16], [6.19]-[6.21]. Généralement, une charge électronique combinée avec un générateur de signal sont utilisés pour simuler l'ondulation de courant provenant des convertisseurs de puissance (Fig. 6.1).

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC




Fig. 6. 1: Configuration du banc de test expérimental pour la simulation de l'ondulation de courant.

Cependant, l'utilisation d'un générateur de signal limite le champ d'investigation jusqu'à une fréquence d'ondulation de courant égale à 10 kHz [6.19]-[6.21].

En se basant sur la littérature existante, il est évident qu'une ondulation de courant à basse fréquence (i.e. environ 100-120Hz) produite par les convertisseurs DC/AC a plus d'impact sur la durée de vie, rendement, consommation d'hydrogène et de capacité de puissance en sortie qu'une ondulation de courant à fréquence élevée (i.e. >1kHz). Cependant, ces auteurs ne donnent pas d'éléments d'explication sur les mécanismes de dégradation de la PàC. De plus, l'impact sur la PàC dépend fortement de l'amplitude de l'ondulation de courant. Une amplitude d'ondulation de courant trop élevée, pourrait causer des dégradations beaucoup plus importantes particulièrement sur la durée de vie des catalyseurs en platine.

D'autre part, Wahdame et al [6.19] et Gerard et al [6.20] ont démontré en comparant un test de référence de vieillissement et un test dynamique (i.e. application d'une ondulation de courant) sur un stack composé de 5 cellules, que la tension de ce dernier est soumise à des dégradations en raison de la fréquence de l'ondulation de courant comprise entre 1 et 5kHz. Malgré que la fréquence d'ondulation de courant reste inférieure aux fréquences usuelles de commutation des convertisseurs DC/DC (i.e. >10kHz), cette gamme de fréquence est suffisamment élevée pour être représentative de la réalité. Concernant la valeur de l'amplitude de courant, elle représente une valeur haute maximale pour les convertisseurs DC/DC élévateurs. De plus, les auteurs ont observés une grande disparité relative entre les performances des différentes cellules formant le stack.

Wahdame et al [6.19] ont pu montrer qu'il existe une certaine sensibilité des oscillations de courant sur la durée de vie de la PàC malgré le fait qu'il n'y ait pas d'impact direct sur les performances. De plus, ils ont démontrés que les oscillations de courant sont filtrés dans la PàC par la capacité double couche, mais pas par la membrane.

Par ailleurs, en utilisant la caractérisation par voltampérométrie, Gerard et al [6.20] ont montré une augmentation significative du courant de perméation de la membrane à la fin du test dynamique ainsi qu'une diminution de la surface active de platine particulièrement importante pour les cellules 1 et 2 (i.e. chute de 29% pour la cellule 1 et de 23% pour la cellule 2). Ce résultat, bien que non confirmé dans l'article, pourrait être une piste d'explication qui mettrait en relation le taux de dégradation de la surface active du platine avec le potentiel de la cellule.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC

6.3. Modélisation et validation expérimentale du modèle multi physique de la PàC

6.3.1. Introduction

Afin de reproduire avec précision le comportement réel du système PàC pendant les fonctionnements en mode dégradé, une modélisation multi-physique de cette dernière a été utilisée. Cette modélisation couvre le domaine électrique et thermique. Cette dernière a été développée sur les principes de l'électrochimie et de la conservation de l'énergie en thermodynamique. Dans l'annexe IV, les expressions mathématiques sont présentées pour construire un modèle multi-physique pour un stack d'une PàC à membrane échangeuse de protons. Ces expressions sont dérivées de sept hypothèses présentées ci-dessous [6.22], [6.23] :

- 1) Modélisation 1-D, permettant la description des phénomènes physiques, en l'occurrence électrique et thermique sur un seul axe dans l'espace. Cet axe est choisi pour être dans la direction de diffusion des gaz.
- 2) Les gaz sont considérés comme parfaits et uniformément distribués.
- 3) Les pressions sont constantes dans les canaux d'écoulement des gaz.
- 4) Le combustible est de l' H_2 humidifié et le comburant est de l'air humidifié. Il est supposé que la pression efficace de la vapeur d'eau côté anode représente 50% la pression de la vapeur humidifié tandis que la pression de la vapeur d'eau représente 100% côté cathode.
- 5) La PàC fonctionne à une température inférieure à $100^\circ C$ et le produit de la réaction chimique entre l'hydrogène et l'oxygène est de l'eau liquide.
- 6) Les propriétés thermodynamiques sont évaluées à la température moyenne du stack, les variations de température à travers le stack sont négligeables, et la capacité thermique massique totale du stack est considérée comme constante.
- 7) Les paramètres de chaque cellule peuvent être rassemblés pour représenter le stack de la PàC.

La figure 6.2 ci-dessous, montre le schéma bloc de la modélisation multi-physique avec ses différentes entrées et sorties.




Fig. 6. 2: Schéma bloc de la modélisation multi-physique de la PàC.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC

6.3.2. Validation expérimentale du modèle multi physique de la PàC

Les essais expérimentaux ont été réalisés afin de les comparer au modèle multi physique développé dans la section précédente. Les bancs de test de la PàC réalisés à la plateforme Energie et Environnement (EE) de l'UTBM et dans la chambre climatique du FCLAB pour des essais à différentes températures de fonctionnement sont montrés sur la figure 6.3. De plus, les caractéristiques techniques de la PàC commerciale utilisées pour des objectifs de modélisation sont données dans le tableau 6.1. Durant les essais expérimentaux, les mesures de données ont été enregistrées par le logiciel « FC supervisor H₂ », (présenté dans le chapitre 4) fourni par le fabricant Suisse de la PàC. Ce logiciel permet d'enregistrer des mesures telles que : pression H₂, courant et tension de la PàC, température du stack, résistance interne de la membrane, etc... La période d'échantillonnage du logiciel est de 500 ms. Tout d'abord, la PàC a été conditionnée. Le conditionnement consiste à faire fonctionner la PàC neuve pendant une période assez longue à une hygrométrie élevée aux conditions nominales (cf. tableau 6.1) afin d'hydrater l'Assemblage Membrane Electrode (AME) neuve et sèche. La figure 6.4 illustre la comparaison de la courbe de polarisation pour la PàC non conditionnée et celle obtenue après le conditionnement.




Fig. 6. 3: Bancs de test des essais expérimentaux : (a) laboratoire, (b) chambre climatique.

Tableau 6. 1 Caractéristiques techniques de la PàC

PARAMETRES	VALEURS
Nombre de cellules, N _{cell}	40
Masse du stack, m _{stack}	2.2 [kg]
Epaisseur de la membrane, t _m	18 [μm]
Surface active, A	61 cm ²
Plage de tension du stack, V _{fc}	24-36 [V]
Tension nominale du stack, V _{fc}	26 [V]
Courant du stack, i _{fc}	42[A]
Puissance nominale, P _{fc}	1 [kW]

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC




Fig. 6. 4: Comparaison entre une PàC non conditionnée et conditionnée.

Comme il peut être observé sur la Fig. 6.4, en l'absence de conditionnement, la courbe de polarisation expose des performances très faibles. En effet, la tension du stack chute drastiquement lorsque le courant de charge augmente, traduisant une membrane sèche. Cet essai a été stoppé brusquement à un courant de charge de 28A en raison de la mise en défaut de la PàC (i.e. $V_{fc} < 22V$ pendant plus de 3s). Après le conditionnement, les tensions cellules augmentent de 50mV environ, ce qui représente une élévation de tension pour le stack de 2V (Fig. 6.4). La comparaison entre la courbe de polarisation expérimentale et celle obtenue avec le modèle multi physique est illustrée sur la figure 6.5.




Fig. 6. 5: Comparaison entre la courbe de polarisation expérimentale et celle obtenue avec le modèle multi physique développé.

Comme il peut être observé de la Fig. 6.5, la courbe de polarisation obtenue via le modèle multi physique permet de reproduire avec une grande précision les performances réelles de la PàC.

Ensuite, un test dynamique a été réalisé à travers un profil dynamique. Ce dernier dure 12549s et est donné sur la figure 6.6. Le profil de charge est contrôlé par une charge électronique programmable connectée à la PàC (Fig. 6.3a). Le même profil est ensuite appliqué au modèle multi physique de la PàC pour des objectifs de simulation. En outre, les mêmes conditions physiques expérimentales ont été reproduites pour les simulations (e.g. température ambiante, courant du stack). La figure 6.7 montre le schéma de simulation du modèle en tenant compte du profil de courant de charge.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC




Fig. 6. 6: Profil dynamique du courant de charge.






Fig. 6. 7: Simulation du modèle avec le profil de charge.

La figure 6.8 compare les résultats expérimentaux à la fois pour le domaine électrique et thermique. Comme il peut être observé, le modèle multi physique permet de donner une bonne concordance avec les résultats expérimentaux malgré de petites erreurs visibles.



Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC



(b)

Fig. 6. 8: (a) validation du modèle électrique, (b) validation du modèle thermique.

Par la suite, un profil de charge dynamique a été appliqué au modèle et aussi à la PàC. Contrairement au profil de charge précédent, celui-ci permet de faire fonctionner la PàC sur toute sa plage de fonctionnement. En d'autres termes, la PàC fonctionne entre une tension comprise entre 28 et 34V (région ohmique). Comme le montre la Fig. 6.9, le modèle permet de prédire avec une grande précision malgré quelques erreurs notables la tension réelle du stack de la PàC.




Fig. 6. 9: Validation du modèle multi physique par un profil de courant dynamique.

Il est important de souligner que la PàC utilisé pour les essais expérimentaux possède deux fonctions internes. Ces fonctions permettent d'accroître les performances de la PàC pendant des fonctionnements sur des longues durées. La première fonction consiste à une purge cyclique de l'hydrogène. Afin d'éliminer l'eau et les impuretés du côté hydrogène (i.e. anode) durant le fonctionnement, une valve de purge est ouverte périodiquement. La durée de chaque purge est choisie sur la base de la production de puissance électrique et la consommation d'hydrogène. Par la suite, l'unité de contrôle électronique de la PàC essaie de comprendre l'état de la membrane (i.e. assèchement, noyage) et sur cette base, la durée de la purge est modifiée. Généralement, la durée de la purge est comprise entre 70ms et 1s. Les purges d'hydrogène sont visibles sur la Fig. 6.10 pendant un essai expérimental. Avant tout, la fonction de purge provoque la chute du courant de la PàC à 0. A la fin de la purge, le convertisseur DC/DC retrouve son point de fonctionnement. Comme il peut être observe sur la Fig. 6.10, la fonction de purge dure

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC

approximativement 80ms et par conséquent n'a pas d'impact critique sur la stratégie de contrôle. En ce qui concerne la deuxième fonction, elle consiste à court-circuiter la PàC. En effet, afin d'améliorer les performances de la PàC et pour des raisons de diagnostic, l'unité de contrôle électronique court-circuite la PàC toutes les 20s pendant 50ms. En s'appuyant sur la validation expérimentale du modèle multi physique de la PàC, l'objectif est de connecter une PàC avec les topologies entrelacées afin de réaliser une étude approfondie sur les interactions de ces deux systèmes en cas de défauts d'interrupteurs de puissance. Alors que plusieurs études séparées existent dans la littérature se concentrant sur des PàCs ou bien sur des convertisseurs DC/DC, plusieurs aspects de leurs interactions exigent davantage de recherche, particulièrement en cas de défauts. Enfin, une comparaison entre les résultats de simulation et expérimentaux permettra d'ouvrir une discussion sur le réel impact des défauts d'interrupteur de puissance sur la PàC.





Fig. 6. 10: Observation des fonctions de purge et de court-circuit pendant le fonctionnement de la PàC : voie 1 : courant du stack (100A/div), voie 2 : courant phase 1 (100A/div), voie 3 : courant phase 3 (100A/div), Voie 4 : courant phase 3 (100A/div).

6.4. Etude des interactions entre la PàC et les topologies entrelacées


6.4.1. Etude analytique de l'effet d'un mode dégradé sur le convertisseur DC/DC

Une étude analytique a permis de mettre en lumière les effets d'un fonctionnement en mode dégradé à la fois sur la PàC et le convertisseur DC/DC boost entrelacé. Tout d'abord, les signaux de commande des interrupteurs de puissance, le courant d'entrée, les courants de phases et la tension de sortie sont illustrés sur la figure 6.11 dans le cas d'un fonctionnement en mode sain et dégradé (i.e. perte de la phase 1). Ces diagrammes sont tracés pour la plage de fonctionnement définie dans le chapitre 3.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC



(a)



(b)

Fig. 6. 11: Formes d'onde idéales pour un convertisseur boost entrelacé 3 phases : (a) : fonctionnement en mode sain pour $2/3 < D < 1$, (b) : fonctionnement en mode dégradé pour $1/2 < D < 1$.

Comme le montre la Fig. 6.11, un fonctionnement en mode dégradé va provoquer l'augmentation de l'ondulation du courant d'entrée et de la tension de sortie si aucun contrôle tolérant aux défauts n'est appliquée. Comme il a été mentionné dans le chapitre 3, en se basant sur la loi de Kirchhoff (équation (3.3)) et sur le fonctionnement du convertisseur, il est possible de déduire les

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC

expressions de l'ondulation de courant. L'ondulation de courant pour un mode sain (Fig. 186a) est donnée par la relation suivante [6.24]:

$$\Delta i_{fc_sain} = \frac{V_{dc}(3D-2)(1-D)}{Lf_s} \quad (6.1)$$

De la même façon, la même étude peut être réalisée afin de déterminer la nouvelle équation de l'ondulation de courant en cas d'un fonctionnement dégradé. En effet, cette équation est différente comparée à un convertisseur boost entrelacé à 2 phases en raison du décalage temporel des signaux de commande qui est égal à 120° (Fig. 6.11b) au lieu de 180° . Pour cette raison, l'ondulation de courant d'un convertisseur boost entrelacé à 2 phases fonctionnant en mode dégradé est plus élevée comparé à un fonctionnement sain avec convertisseur boost entrelacé à 2 phases. La nouvelle expression est donnée ci-dessous :

$$\Delta i_{fc_dégradé} = \frac{2V_{dc}(D-\frac{1}{3})(1-D)}{Lf_s} \quad (6.2)$$

Cette équation est par la suite validée à travers des résultats de simulation et expérimentales. Dans le chapitre 4 (cf. Fig. 4.28), il a été présenté l'évolution de l'ondulation de courant en mode sain et dégradé pour la plage de fonctionnement de la PàC.

Idem que cette étude, il est possible de déterminer l'expression de l'ondulation de la tension du bus DC. En se basant sur le fonctionnement du convertisseur (Fig. 6.11a), l'ondulation de la tension du bus DC en mode sain est donnée par l'expression suivante [6.24] :

$$\Delta V_{dc_sain} = \frac{V_{dc}(3D-2)}{3RCf_s} \quad (6.3)$$

De la même manière, on peut déterminer la nouvelle équation de l'ondulation de la tension du bus DC dans le cas d'un fonctionnement dégradé (Fig. 6.11b). L'ondulation de la tension du bus DC est différente de celle obtenue avec un convertisseur boost entrelacé fonctionnant en mode sain. La nouvelle équation est donnée ci-dessous :

$$\Delta V_{dc_dégradé} = \frac{V_{dc}(D-\frac{1}{3})}{RCf_s} \quad (6.4)$$

Cette équation est par la suite validée à travers des résultats de simulation et expérimentales. Il est très important de souligner que pour des architectures spécifiques de chaîne de traction de véhicule électrique à PàC (architectures b et d de la Fig. 1.8 présenté dans le chapitre 1), le convertisseur DC/DC fournit directement la puissance au groupe moteur/variateur à travers le bus DC. Pour cette raison, il est crucial de fournir une puissance constante sur le bus DC pour les onduleurs. L'évolution de l'ondulation de la tension du bus DC en mode sain et dégradé est illustrée sur la figure 6.12.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC




Fig. 6. 12: Evolution de l'ondulation de la tension du bus DC pour un mode sain et dégradé.

Comme il est peut être observé sur la Fig. 6.12, l'ondulation de la tension du bus DC reste très faible malgré une légère augmentation, et par conséquent elle n'a d'impact critique sur le fonctionnement des onduleurs pour les architectures de chaîne de traction présentées précédemment.

La prochaine section présente des résultats de simulation sur l'étude des interactions entre la PàC et la topologie entrelacée classique.

6.4.2. Etude des interactions entre la PàC et les topologies entrelacées par simulation

Suite à l'étude analytique dans la section précédente, le modèle multi physique de la PàC et le modèle des topologies entrelacées associées à leurs contrôles respectifs ont été implémentés dans des simulations numériques. Le logiciel Matlab/Simulink a été adopté comme outil de simulation, avec les caractéristiques du convertisseur DC/DC données dans le tableau 6.2.

Tableau 6. 2: Caractéristiques du convertisseur DC/DC.

PARAMETRES	VALEURS
Tension de bus DC, V_{dc}	100 [V]
Résistance interne de l'IGBT, R_{on}	6 [mΩ]
Tension de seuil de l'IGBT, V_s	1.45 [V]
Résistance interne de la diode, R_d	11 [mΩ]
Tension de seuil de la diode, V_f	1.1 [V]
Résistance parasite de l'inductance, R_L	40 [mΩ]
Inductance, L	120 [μH]
Fréquence de commutation, f_s	20 [kHz]

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC

Un défaut d'interrupteur de puissance de type-circuit ouvert peut être généré en agissant sur la commande de l'interrupteur de puissance. Le schéma de principe illustrant la génération d'un défaut de type circuit-ouvert est donné sur la figure 6.13. Ce dernier est généré à un temps donné t_{OCF} comme le montre la Fig. 6.13. Dans un premier temps, les résultats de simulation pour la topologie entrelacée classique sont donnés sur la figure 6.14.






Fig. 6. 13: Schéma de principe illustrant la génération d'un défaut de type circuit-ouvert.




(a)

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC



(b)



(c)

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC




Fig. 6. 14: Résultats de simulation : (a) tension du bus DC, (b) courant PàC et courants de phase, (c) tension PàC, (d) température PàC.

Un défaut de circuit-ouvert sur l'interrupteur S_3 a été simulé à $t_{OCF}=0.05$ lorsque la PàC fonctionnait à un régime permanent. Le convertisseur DC/DC fonctionne à un rapport cyclique de 0.75 (i.e. région ohmique). Comme il peut être observé sur la Fig. 6.14a, la tension du bus DC rencontre un état transitoire après l'apparition du défaut d'une durée approximative de 15ms, avant de se rétablir autour de sa référence. En dépit de la perte d'une phase du convertisseur, le convertisseur continue de fournir de la puissance aux onduleurs sans interruption. L'ondulation de la tension du bus DC en fonctionnement dégradé augmente par rapport à celle en fonctionnement sain. Toutefois, l'augmentation reste très faible entre les deux fonctionnements sans avoir un impact réel sur l'alimentation des onduleurs. Une ondulation de tension de 0.31V a été mesurée pour le fonctionnement dégradé en s'appuyant sur la Fig. 6.14a. Par ailleurs, en se basant sur la Fig. 6.14b, la perte d'une phase du convertisseur conduit à l'augmentation des courants de phase (i.e. augmentation de 50% par rapport à un fonctionnement sain) et par conséquent de l'ondulation de courant de la PàC. Une ondulation de courant de 9A a été mesurée pour le fonctionnement dégradé, ce qui correspond à 21% du courant nominal de la PàC. Cette valeur nous permet de valider l'équation (6.2) déterminée dans l'étude analytique.

Afin d'étudier l'impact de l'augmentation de l'ondulation de courant sur les performances de la PàC, la puissance instantanée de cette dernière a été déterminée et est tracée sur la figure 6.15. En se basant sur la Fig. 6.14c, la réponse en tension de la PàC n'est pas affectée par l'élévation de l'ondulation de courant comparée à celle obtenue dans [6.13], [6.18] pour des ondulations de courant basse fréquence. En effet, l'ondulation de la réponse en tension de la PàC est très faible, environ 1.5V. Toutefois, cette valeur est six fois plus élevée que celle pour un fonctionnement sain (i.e. 0.25V). Comme il peut être observé sur la Fig. 6.15, l'augmentation de l'ondulation de courant n'a pas d'impact réel sur la puissance instantanée car sa valeur moyenne reste identique.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC




Fig. 6. 15: Puissance instantanée calculée de la PàC : (a) mode sain, (b) mode dégradé.

La consommation d'hydrogène instantanée est illustrée sur la figure 6.16.




Fig. 6. 16: Consommation hydrogène instantanée calculée de la PàC : (a) mode sain, (b) mode dégradé.

En s'appuyant sur la Fig. 6.16, il peut être observé qu'il y a une très faible augmentation de la consommation d'hydrogène en fonctionnement dégradé comparé à un fonctionnement sain. En effet, la consommation d'hydrogène moyenne pour un mode sain est égale à 8.6 slpm ; tandis que pour un fonctionnement dégradé, la consommation d'hydrogène moyenne est égale à 8.85 slpm. Par conséquent, la consommation d'hydrogène a augmenté de 3%. En se basant sur les résultats précédents et l'équation (IV.29), l'efficacité énergétique de la PàC baisse de 0.4% par rapport à un fonctionnement en mode sain. Ainsi, il peut être conclu que l'augmentation de l'ondulation de courant a un faible impact sur la consommation d'hydrogène et l'efficacité énergétique de la PàC.

En ce qui concerne la température du stack, elle n'est pas affectée par un défaut comme il peut être observé sur la Fig. 6.14d, puisque le courant moyen de la PàC reste identique entre un mode sain et dégradé. Comme il a été mentionné dans la section 6.3.2, l'état de la membrane dépend fortement de son

En partant de ces résultats obtenus par simulation pour la topologie entrelacée classique, l'objectif de la prochaine section est de comparer ces résultats via des essais expérimentaux.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC

6.4.3. Etude expérimentale des interactions entre la PàC et les topologies entrelacées

Afin de valider les résultats obtenus par simulations, des tests expérimentaux ont été réalisés entre une PàC de type PEMFC et la topologie entrelacée classique. Pour cette étude, la maquette expérimentale développée dans le chapitre 5 a été utilisée (Fig. 6.17).




Fig. 6. 17: Banc de test réalisé pour cette étude.

Afin de simuler les défauts d'interrupteur de puissance, une défaillance est introduite dans les signaux de commande des interrupteurs de puissance en utilisant les boutons poussoirs disponibles sur la carte FPGA. La carte FPGA voit un signal logique '0' lorsque le bouton poussoir est pressé (défaut) ; tandis que la carte FPGA voit un signal logique '1' lorsque le bouton poussoir est non pressé (pas de défaut). Le schéma de principe est donné sur la figure 6.18.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC






Fig. 6. 18: Simulation de défauts d'interrupteur de puissance en utilisant les boutons poussoirs de la carte FPGA.

Tout d'abord, pendant le fonctionnement de la PàC, une défaillance a été créée dans le signal de commande de l'interrupteur S_1 de la topologie entrelacée classique. Les résultats expérimentaux liés à cet essai sont illustrés sur la figure 6.19. En s'appuyant sur la Fig. 6.19, les résultats obtenus par simulation peuvent être validés. De plus, il peut être observé que la PàC répond très rapidement afin de compenser la perte d'une phase du convertisseur. Suite au défaut sur la phase 1, les courants des deux phases saines augmentent de 50% afin de le compenser. Il est important de souligner que la perte d'une phase n'a pas d'impact sur la régulation de la tension du bus DC et par conséquent sur l'alimentation des onduleurs. La figure 6.20 illustre l'impact d'un fonctionnement dégradé sur le courant de la PàC. La forme de l'ondulation de courant de la PàC permet de valider les chronogrammes de la Fig. 6.11. De plus, nous avons mesuré une valeur approximative de 9.5A pour l'ondulation de courant, permettant de valider l'équation (6.2) de l'étude analytique et également la consommation d'hydrogène obtenue en simulation.



(a)

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC



(b)

Fig. 6. 19: Effet d'un mode de fonctionnement dégradé : (a) voie 1 : courant PàC [10A/div], voie 2: courant phase 1 [10A/div], voie 3 : courant phase 2 [10A/div], voie 4 : courant phase 3 [10A/div], (b) : voie 1 : courant PàC [10A/div], voie 4: tension du bus DC [50V/div].




Fig. 6. 20: Effet d'un mode de fonctionnement dégradé sur l'ondulation de courant: (a) voie 1 : courant PàC [10A/div], voie 2: courant phase 2 [10A/div], voie 3 : courant phase 3 [10A/div], voie 4 : courant phase 3 [50V/div].

Pendant ces essais expérimentaux, les données de la PàC ont été mesurées par l'intermédiaire du logiciel « FC supervisor H₂ » et sont illustrées sur la figure 6.21. Ces résultats correspondent à l'essai expérimental sur la topologie entrelacée classique. Le défaut a été créé à $t_{OCF}=200s$. Etant donné que la période d'échantillonnage du logiciel est égale à 500ms, les ondulations de courant et de tension de la PàC ne sont pas visibles sur la Fig. 6.21a. Comme il peut être observé sur la Fig. 6.21, le fonctionnement de la PàC n'est pas affecté suite à un défaut sur le convertisseur. Concernant l'impact sur la membrane de la PàC, cette dernière n'est pas affectée par le défaut. En effet, la résistance interne de la PàC et l'indicateur de l'état de santé de la membrane ne sont pas impactées après l'apparition du défaut, ni par la température qui reste inchangée (Fig. 6.21c). Pendant les purges de l'hydrogène (i.e. chute de tension de la PàC), l'indicateur de l'état de santé de la membrane monte à des valeurs de 45. Toutefois, ce chiffre ne traduit pas un assèchement de la membrane car la purge ne dure pas plus d'1s.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC




Fig. 6. 21: Mesures de données de la PàC: (a) Tension et courant de la PàC, (b) résistance interne et état de la membrane, (c) température du stack.

Chapitre 6 : Etude de l'influence des défauts sur l'interaction entre la pile à combustible et le convertisseur DC/DC

6.5. Conclusion

En se basant sur les résultats obtenus en simulation et lors des différentes expérimentations, il peut être conclu que le fonctionnement de la PàC n'est pas affecté suite à une défaillance sur les topologies entrelacées. L'augmentation de l'ondulation de courant entre un mode sain et dégradé conduit à une légère surconsommation d'hydrogène, 3% pour la topologie entrelacée classique. De plus, en dépit de la perte d'une phase, la topologie entrelacée continue à fournir de la puissance à la charge sans interruption grâce aux phases saines permettant de compenser le défaut.

Concernant un défaut de court-circuit, si la phase défectueuse est isolée avant que ce défaut endommage le système, alors ce défaut peut conduire un défaut de type circuit-ouvert. Les résultats expérimentaux obtenus sur un faible temps de fonctionnement n'ont pas permis de montrer si l'augmentation de l'ondulation de courant à des fréquences 40 et 60 kHz a des effets néfastes sur les performances de la PàC et plus particulièrement sur sa membrane. Malgré cela, il a été démontré que la PàC répond bien en cas d'une défaillance sur le convertisseur DC/DC. En se basant sur les effets de l'ondulation de courant à haute fréquence, l'augmentation de l'ondulation de courant (i.e. 20% du courant nominal de la PàC) pourrait conduire à des dégradations à long terme, en particulier avec la diminution de la surface active de platine des catalyseurs. Etant donné que le catalyseur joue un rôle clé dans les réactions électrochimiques à la fois à l'anode et à la cathode, le contrôle tolérant aux défauts développé dans le chapitre 4 et validé dans le chapitre 5, permettra de réduire drastiquement l'ondulation de courant et par conséquent les dégradations sur les catalyseurs en platine.

Références du chapitre 6

- [6.1] M. Schenck, K. Stanton, J.S. Lai, “Fuel cell and power conditioning system interactions”, in: *Proceedings of IEEE Applied Power Electronics Conference*, Austin, TX, March 2005, pp. 114-120.
- [6.2] W. Shireen, R.A. Kulkarni, M. Arefeen, “Analysis and minimization of input ripple current in PWM inverters for designing reliable fuel cell power systems”, *Journal of Power Sources*, Vol. 156, Iss. 2, June 2006, pp. 448-454.
- [6.3] O.V. Thorsen, M. Dalva, “Interaction of system parameters on AC motor transients in PWM inverter drives”, in *IEEE International Electrical Machines and Drives Conference (IEMDC)*, 2001, pp. 300-303.
- [6.4] A. Boglietti, P. Ferraris, M. Lazzari, M. Pastorelli, “Influence of the inverter characteristics on the iron losses in PWM inverter-fed induction motors”, *IEEE Transactions on Industry Applications*, Vol. 32, Iss. 5, 1996, pp. 1190-1194.
- [6.5] J. Han, R. Liu, X. Ma, “Research of the influence of different PWM inverters on the eddy current losses on induction motors”, *International Conference on Electrical Machines and Systems (ICEMS)*, 2011, pp. 1-6.
- [6.6] K.H. Kim, D.U. Choi, B.G. Gu, I.S. Jung, “Fault model and Performance evaluation of an inverter-fed permanent magnet synchronous motor under winding shorted turn and inverter switch open”, *IET Electric Power Applications*, Vol. 4, Iss. 4, April 2010, pp. 214-225.
- [6.7] G. Fontes, C. Turpin, S. Astier, T. Meynard, “Interactions between fuel cell and power converter: Influence of current harmonics on a fuel cell stack”, *IEEE Transactions Power Electronics*, Vol. 22, Iss. 2, 2007, pp. 670-678.
- [6.8] C. Liu, A. Ridenour, J. Lai, “Modeling and Control of a Novel Six-Leg Three-Phase High-Power Converter for Low Voltage Fuel Cell Applications”, *IEEE Transactions on Power Electronics*, Vol. 21, Iss. 5, 2006, pp. 1292-1300.
- [6.9] L. Palma, M. Harfman-Todorovic, P. Enjeti, S. Choi, “Analysis of DC-DC Converter Stability in Fuel Cell Powered Portable Electronic Systems”, in *Proc. IEEE Power Electronics Specialists Conference (PESC'06)*, 2006, pp. 1-6.
- [6.10] M. Harfman Todorovic, L. Palma, M. Chellappan, P. Enjeti, “Design considerations for fuel cell powered UPS”, in *Proc. Applied Power Electronics conference and Exposition (APEC)*, 2008, pp. 1984-1990.
- [6.11] D.D. Marquezini, D.B. Ramos, R.Q. Machado, F.A. Farret, “Interaction between proton exchange fuel cells and power converters for AC integration”, *IET Renewable Power Generation*, Vol. 2, Iss. 3, 2008, pp. 151-161.
- [6.12] S. Jemei, F. Harel, X. François, D. Candusso, D. Hissel, M.C. Pera, J.M. Kauffmann, “PEM Fuel Cell Modelization Including Durability Considerations”, in *Proceedings IEEE ISIE 2005*, 2005, pp. 833-838.
- [6.13] W. Choi, P.N. Enjeti, J.W. Howze, “Development of an equivalent circuit model of a fuel cell to evaluate the effects of inverter ripple current”, *Journal of Power Sources*, Vol. 158, Iss. 2, 2007, pp. 670-678.

Références du chapitre 6

- [6.14] R. Ferrero, M. Marracci, B. Tellini, “Impedance Spectroscopy on a Single PEM Fuel Cell, for the Evaluation of Current Ripple Effects”, in *Proceedings IEEE International Instrumentation and Measurement Technology Conference (IIMTC)*, May 2012, pp. 52-56.
- [6.15] R.S. Gemmen, “Analysis for the effect of inverter ripple current on fuel cell operating condition”, *J. Fluids Eng*, Vol. 125, Iss. 3, 2003, pp. 576-585.
- [6.16] J.H. Kim, M.H. Jang, J.S. Choe, D.Y. Kim, Y.S. Tak, B.H. Cho, “An Experimental analysis of the Ripple Current Applied Variable Frequency Characteristic in a Polymer Electrolyte Membrane Fuel Cell”, *Journal of Power Electronics*, Vol. 11, Iss. 1, January 2011, pp. 82-89.
- [6.17] M. Uno, K. Tanaka, “Pt/C catalyst degradation in proton exchange membrane fuel cells due to high-frequency potential cycling induced by switching power converters”, *Journal of Power Sources*, Vol. 196, Iss. 23, December 2011, pp. 9884-89.
- [6.18] F. Sergi, “PEM fuel cell systems analysis for grid connected applications”, PhD thesis, University of Rome “Tor Vergata”, 2009.
- [6.19] B. Wahdame, L. Girardot, D. Hissel, F. Harel, X. François, D. Candusso, M.C. Pera, L. Dumercy, “Impact of power converter current ripple on the durability of a fuel cell stack”, in *Proceedings IEEE International Symposium on Industrial Electronics (ISIE'08)*, 2008, pp. 1495-1500.
- [6.20] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, “Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling”, *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [6.21] O. Rallieres, “Modelisation et caractérisation de Piles à Combustible et Electrolyseurs PEM”, PhD thesis, Université de Toulouse”, Novembre 2011.
- [6.22] F. Barbir, “PEM Fuel Cells: Theory and Practice”, Elsevier Academic Press, 2005.
- [6.23] C. Wang, M.H. Nehrir, S.R. Shaw, “Dynamic Models and Model Validation for PEM Fuel Cells Using Electrical Circuits”, *IEEE Transaction on Energy Conversion*, Vol. 20, Iss. 2, June 2005, pp. 442-451.
- [6.24] A. De Bernardis, D. Candusso, F. Harel, G. Coquery, “Power Electronics Interface for a Hybrid PEMFC Generating System with Fault Management Strategies for Transportation”, in: *Proceedings of European Conference on Power Electronics and Application*, 2009, Barcelona, Spain.

Conclusion générale

Le premier objectif de cette thèse était de proposer, dimensionner et contrôler une structure de convertisseur DC/DC tolérante aux défauts pour les véhicules à PàC. Ce type de convertisseurs DC/DC doit répondre à de nombreuses problématiques dans les applications véhicule électrique à PàC à savoir, la compacité, l'efficacité énergétique, l'ondulation de courant et la tolérance aux défauts. A la base d'une recherche bibliographique poussée sur les structures non-isolées et isolées appropriées pour des applications PàC, deux topologies entrelacées (i.e. version classique et flottante) ont été choisies. Une étude comparative des deux structures a pu faire ressortir que la topologie entrelacée classique à 3 phases était la meilleure solution pour des applications véhicules électriques à pile à combustible.

Une revue sur les algorithmes de détection des défauts d'interrupteurs de puissance a pu montrer que cette thématique de recherche est en pleine émergence dans la littérature. En se basant sur cette dernière il a été observé que 38% des articles présentent une méthode de détection associée à un contrôle tolérant aux défauts, permettant d'assurer la continuité de service du convertisseur tout en lui offrant de bonnes performances. Dans 66% des cas, le contrôle tolérant aux défauts consiste à l'utilisation de redondance dynamique associée à un contrôle tolérant aux défauts.

Des algorithmes de détection et des contrôles tolérants ont été développés à la fois pour les défauts de circuit ouvert et de court-circuit. Un contrôle tolérant aux défauts à travers le convertisseur DC/DC entrelacé pour un défaut d'assèchement sur la membrane de la PàC a été proposé. Un autre contrôle tolérant aux défauts développé consiste à prévoir et à empêcher la saturation des composants magnétiques lors des fonctionnements dégradés. Les résultats de simulation numériques ont permis de valider les algorithmes de détection développés et de montrer l'efficacité des algorithmes pour la détection, l'identification de la nature du défaut mais aussi la localisation de la phase défectueuse.

Les algorithmes de détection proposés dans cette thèse à la fois pour les défauts de circuit-ouvert et de court-circuit ont été implémentés dans le système de prototypage rapide dSPACE. Les performances de ces algorithmes ont été étudiées pour une large gamme de valeurs de rapport cyclique. Les résultats expérimentaux ont montré la robustesse et les performances des algorithmes de détection sur une large gamme de fonctionnement, leur permettant d'être utilisés pour une large variété d'applications. De plus, les commandes tolérantes aux défauts associées aux algorithmes de détection ont démontré leurs pertinences dans les applications véhicule électrique à pile à combustible.

Ce travail de recherche s'est soldé par un début d'investigation sur l'interaction entre la pile à combustible et le convertisseur DC/DC entrelacé en cas de défauts sur ce dernier. Il a été montré qu'un défaut sur le convertisseur entraîne l'augmentation drastique de l'ondulation de courant, conduisant à une surconsommation d'hydrogène et à des dégradations à long terme. Toutefois, la continuité du système est assurée en protégeant au mieux la pile à combustible grâce à la mise en place d'algorithmes de détection de défauts et des commandes tolérantes aux défauts. Ce domaine d'étude semble être encore vierge compte tenu des publications disponibles dans la littérature. Il est ainsi opportun de continuer ces travaux en liant diagnostic de convertisseurs DC/DC et celui de la PàC afin d'assurer les meilleures performances possibles et surtout la meilleure durée de vie possible pour la PàC. L'identification en ligne des dégradations de la PàC par spectroscopie d'impédance et voltampérométrie permettrait aux convertisseurs DC/DC une meilleure gestion des modes dégradés.

Par ailleurs, l'implémentation des algorithmes de détection sur cible FPGA permettra de gagner entre autres en temps de détection. Ceci permettra une intégration aisée du convertisseur DC/DC

Conclusion générale

boost entrelacé avec les algorithmes de détection dans un véhicule électrique à pile à combustible grandeur nature.

Annexe I

**Topologies isolées et avec
commutation douce pour des
applications pile à
combustible**

1. Sélection de topologies de convertisseur DC/DC isolées pour des applications pile à combustible

Les figures I.1 et I.2 illustrent deux topologies de convertisseurs DC/DC isolées bien connues. La première est connue comme la topologie Flyback et la seconde comme Forward.




Fig. I. 1. Convertisseur DC/DC isolé Flyback.




Fig. I. 2. Convertisseur DC/DC isolé Forward.

Le convertisseur DC/DC isolé de type Flyback a besoin de très peu de composants et représente une structure assez simple. Les inconvénients principaux de cette topologie sont une ondulation de courant d'entrée élevée, contraintes de tension et de courant élevées sur les semi-conducteurs de puissance et une source de courant discontinue [I.1]. Cette topologie est destinée à des applications à faible puissance [I.1]. En ce qui concerne le convertisseur DC/DC isolé de type Forward, l'inductance L_1 est placée sur le noyau du transformateur permettant de réaliser la démagnétisation du transformateur en raison de l'énergie restante dans le noyau magnétique de ce dernier, qui peut conduire à des problèmes de saturation [I.1]. Similairement à la topologie Flyback, cette topologie a besoin de très peu de composants et est une structure assez simple. Les inconvénients de cette topologie sont la présence de deux composants magnétiques, mauvaise usage du circuit magnétique du transformateur, contraintes de tension et de courant élevées sur les semi-conducteurs de puissance et une source de courant discontinue [I.1]. Ce convertisseur est

Annexe I

aussi destiné à des applications à faible puissance [I.1]. Par ailleurs, les deux topologies souffrent de l'absence de degré de liberté en cas de défauts. Afin de gagner en fiabilité, Jung et al [I.2] proposent l'utilisation de deux convertisseurs DC/DC Forward montés en parallèle. Afin de fournir la puissance vers la charge de façon équilibrée, le convertisseur défectueux est détecté puis isolé, ce qui permet d'équilibrer le courant sur un seul convertisseur.

Le convertisseur DC/DC isolé le plus employé est le convertisseur Full-Bridge, illustré sur la figure I.3 [I.3].




Fig. I. 3. Convertisseur DC/DC isolé Full-Bridge.

Les avantages principaux de cette topologie sont les suivants [I.3]:

1. Topologie la plus employée pour les applications à forte puissance ;
2. Contraintes de tension raisonnables sur les semi-conducteurs de puissance.

De l'autre côté, cette topologie présente de nombreux inconvénients :

1. Nombre élevé de composants ;
2. Pertes par conduction importantes ;
3. Un contrôle en courant est exigé afin d'éviter la saturation du transformateur ;
4. Faible efficacité énergétique pour un rapport de transformation donné ;
5. Fiabilité.

Pei et al [I.4], [I.5] proposent un convertisseur DC/DC isolé Full-Bridge tolérant aux défauts (Fig. I.4). Une fois le défaut localisé, le convertisseur se reconfigure en un convertisseur Half-Bridge en commutant l'interrupteur sain sur le bras défectueux et en ajoutant un enroulement redondant côté secondaire.

Annexe I




Fig. I. 4. Convertisseur DC/DC isolé Full-Bridge tolérant aux défauts [I.4].

Afin de réduire les pertes par conduction du convertisseur DC/DC Full-Bridge, la figure I.5 présente une autre topologie qui dérive de la précédente architecture (Fig. I.3), connue comme la topologie Full-Bridge à résonance série [I.3]. L'avantage principal de cette topologie comparé la précédente topologie, est qu'il n'y a pas de problèmes de saturation avec le transformateur. D'autre part, la fréquence de commutation du convertisseur peut être augmentée. De là, le volume des composants passifs peut être à son tour réduit.




Fig. I. 5. Convertisseur DC/DC isolé Full-Bridge à résonance série.

Afin de réduire le nombre de composants de la topologie Full-Bridge, un convertisseur DC/DC isolé Half-Bridge peut être utilisé. L'architecture du convertisseur est représentée sur la figure I.6.

Annexe I




Fig. I. 6. Convertisseur DC/DC isolé Half-Bridge.

Avec cette topologie, le nombre de composants est réduit. Ce convertisseur contrairement à la topologie Full-Bridge possède des interrupteurs de puissance à faible tension. L'inconvénient principal de cette topologie est que les interrupteurs de puissance doivent supporter deux fois plus de courant comparé à la topologie Full-Bridge. De plus, il peut avoir des problèmes de déséquilibre en raison de la présence des deux condensateurs sur la partie Half-Bridge onduleur. Tandis que les topologies isolées présentées précédemment ont un rapport de transformation fixé, une des topologies convenables pour les applications PàC est le convertisseur Push-Pull représenté sur la figure I.7.




Fig. I. 7. Convertisseur DC/DC isolé Push-Pull.

Ce convertisseur est destiné à des applications à faible puissance. L'inconvénient principal de cette topologie est que les interrupteurs de puissance doivent supporter deux fois la tension d'entrée du convertisseur. C'est pourquoi, un interrupteur de puissance (i.e. MOSFET ou IGBT) pouvant supporter des tensions élevées est nécessaire. Dans ce cas, il y'aura un risque de pertes par conduction élevées en raison d'une chute de tension importante en conduction, qui dégrade

Annexe I

l'efficacité énergétique du convertisseur. Afin de réduire l'ondulation de courant d'entrée et de tension en sortie, des composants passifs (i.e. inductances et condensateurs) sont requis. De l'autre côté, la taille et le volume de ces composants sont des problématiques actuelles dans les applications automobiles. Pour diminuer le volume des composants passifs et en même temps garantir une ondulation de courant la plus faible possible, l'utilisation de plusieurs phases en parallèle est recommandée. La figure I.8 montre la topologie la plus avantageuse pour des applications à forte puissance [I.6]. C'est un convertisseur triphasé composé de 6 phases.




Fig. I. 8. Convertisseur DC/DC isolé V6.

Les avantages de cette architecture sont donnés ci-dessous [I.6]:

1. La connexion Δ/Y permet de doubler la tension de sortie du convertisseur sans augmenter le nombre de spires du transformateur. Cela permet la réduction des inductances de fuite associées ;
2. Réduction du courant efficace par phase. Cela permet de réduire les pertes par conduction ;
3. Élimination de l'inductance sur le bus DC qui permet de réduire le volume et le prix du convertisseur ;
4. Réduction importante des perturbations électromagnétiques ;
5. Haut rendement ;
6. Les trois phases du convertisseur sont commandées avec un décalage de 120° permettant d'annuler l'ondulation de courant d'entrée.

Le principal inconvénient de cette topologie est l'utilisation d'un grand nombre de composants.

Il existe un second groupe de convertisseur DC/DC isolé qui présente une inductance en série à l'entrée du convertisseur. La figure I.9 représente un convertisseur DC/DC isolé L-type [I.7]. L'avantage principal de cette topologie est la réduction du volume des inductances ainsi que la possibilité d'éliminer l'ondulation de courant à l'entrée du convertisseur. Afin de minimiser les contraintes de tension sur les interrupteurs de puissance en raison de la décharge d'énergie des inductances dans ces derniers pendant les phases de commutation, l'utilisation d'un circuit de serrage passif, bien connu sous l'expression *passive clamping circuit* est indispensable. En outre, l'utilisation de ce circuit accroît la complexité et également les pertes additionnelles. D'autre part, la conception de ce convertisseur montre que le volume des inductances reste dominant et le rendement du convertisseur n'est pas satisfaisant [I.8]. Afin de réduire le nombre d'inductances, un convertisseur DC/DC isolé Full-Bridge avec une source de courant à l'entrée comme illustré sur la figure I.10.




Fig. I. 9. Convertisseur DC/DC isolé L-type.




Fig. I. 10. Convertisseur DC/DC isolé Full-Bridge avec une source de courant à l'entrée.

Similairement à la précédente topologie, un circuit de serrage actif est indispensable pour minimiser les contraintes de tension sur les interrupteurs de puissance pendant la décharge de l'inductance durant les phases de commutation. La topologie utilise seulement une inductance mais ajoute un interrupteur de puissance pour former un circuit de serrage actif.

2. Sélection de topologies de convertisseur DC/DC avec commutation douce pour des applications pile à combustible

Afin d'optimiser le gain de tension du convertisseur DC/DC boost classique, une inductance couplée peut être utilisée comme un transformateur [I.9]. La figure I.11 illustre un convertisseur DC/DC boost avec une inductance couplée.




Fig. I. 11. Convertisseur DC/DC boost avec inductance couplée.

Le gain de tension de ce convertisseur peut être amélioré à travers le dimensionnement du nombre de spires de l'inductance couplée. L'énergie de fuite peut être absorbée et la tension aux bornes de l'interrupteur pendant la phase d'ouverture est supprimée par la diode et condensateur de serrage dénotés C_1 et D_1 .

Afin de profiter des avantages liés aux techniques de commutation douce, un circuit auxiliaire est ajouté à l'architecture précédente. Le circuit permet d'obtenir une tension et un courant nul pendant les phases de commutation. La nouvelle architecture est représentée sur la figure I.12 [I.10]. Afin de minimiser les pertes supplémentaires liées au circuit de commutation douce, le temps de commutation pour passer à l'état passant des deux interrupteurs de puissance auxiliaires est très court [I.10]. Dans [I.11], un autre circuit auxiliaire est utilisé pour garantir une tension nulle aux bornes de l'interrupteur de puissance pendant les phases de commutation. La nouvelle architecture est montrée sur la figure I.13. L'inductance résonnante L_s est employée pour garantir une tension nulle aux bornes de l'interrupteur principal et celui provenant du circuit de commutation douce [I.11]. Pour le convertisseur boost, un autre circuit de commutation douce a été proposé dans la littérature [I.12]. L'architecture avec le circuit de commutation douce sont présentés sur la figure I.14.

Annexe I




Fig. I. 12. Convertisseur DC/DC boost avec inductance couplée et circuit de commutation douce.




Fig. I. 13. Convertisseur DC/DC boost avec inductance couplée et circuit de commutation douce.




Fig. I. 14. Convertisseur DC/DC boost avec circuit de commutation douce.

Le circuit auxiliaire se compose d'un interrupteur de puissance S_2 , une diode D_1 , deux inductances L_1 et L_2 et enfin d'un condensateur C_s . L'ajout de ce circuit permet d'obtenir un courant nul lors du passage à l'état fermé de l'interrupteur S_1 . De plus, en dimensionnant convenablement L_1 , les pertes par recouvrement inverse de la diode D_2 peuvent être minimisées. La présence de la capacité C_s en série avec l'interrupteur S_2 permet d'obtenir une tension nulle

Annexe I

aux bornes de ce dernier lors du passage à l'état ouvert [I.12]. De là, l'efficacité énergétique du convertisseur est améliorée.

Les concepts d'inductances couplées et les capacités couplées peuvent être combinés afin d'obtenir un gain de tension élevé pour le convertisseur boost classique [I.13]. La figure I.15 illustre le convertisseur DC/DC boost avec inductance couplée et capacités commutées [I.13].




Fig. I. 15. Convertisseur DC/DC boost avec inductance couplée et capacités commutées.

Un haut gain d'élévation de tension est obtenu grâce à l'association des inductances couplées et des capacités commutées. Les phénomènes de recouvrement inverse de la diode D sont minimisés grâce à l'inductance de fuite de l'inductance couplée. Un courant nul pendant la phase de fermeture de l'interrupteur S_1 est obtenu afin de réduire les pertes par commutation.

Les topologies présentées sur les Fig. I.12, I.13, I.14 et I.15 permettent de réduire drastiquement les pertes par commutation et par conséquent contribue à l'amélioration de l'efficacité énergétique mais au dépend de l'augmentation de la complexité du circuit de contrôle. Par ailleurs, les contraintes de tension et de courant des semi-conducteurs de puissance restent élevées pour des applications à forte puissance, ce qui conduit à des pertes par conduction importantes. En outre, l'absence de degrés de libertés en cas de défaut et une ondulation de courant à forte amplitude freine l'usage de ces topologies pour des applications automobiles. En ajoutant un circuit de commutation douce auxiliaire pour la topologie entrelacée classique (Fig. 2.13), une nouvelle architecture peut être obtenue permettant de garantir un courant nul des interrupteurs de puissance pendant les phases de fermeture. Le convertisseur DC/DC boost entrelacé avec le circuit de commutation douce auxiliaire est montré sur la figure I.16 [I.14]. Le circuit auxiliaire de commutation douce est composé d'une inductance, un condensateur et un interrupteur de puissance. L'ajout de ce circuit sur chaque phase permet de garantir un courant nul pendant les phases de commutation des interrupteurs de puissance S_1 et S_2 . Cependant, le circuit auxiliaire de commutation douce augmente la complexité de contrôle du circuit et le gain de tension reste inchangé.




Fig. I. 16. Convertisseur DC/DC boost entrelacé avec circuit de commutation douce.

Une autre solution est proposée pour obtenir les performances des techniques de commutation douce et également pour minimiser les phénomènes de recouvrement inverse des diodes d'un convertisseur boost classique trois niveaux présenté à la Fig. I.17. Le circuit de commutation douce associé à ce convertisseur est montré sur la Fig. I.17 [I.15].




Fig. I. 17. Convertisseur DC/DC boost trois niveaux avec circuit de commutation douce.

Les interrupteurs S_{c1} et S_{c2} du circuit auxiliaire sont commandés à la fermeture avant la mise en conduction des interrupteurs principaux S_1 et S_2 . Lors des phases de fermeture des interrupteurs principaux, une tension nulle aux bornes de ces derniers est obtenue grâce à la résonance des condensateurs C_{s1} , C_{s2} et les inductances L_{r1} et L_{r2} . Cependant, les interrupteurs de puissance du circuit auxiliaire fonctionnent en forte commutation, conduisant à des pertes par commutation supplémentaires. Les techniques de commutation douce sont aussi utilisées pour les topologies DC/DC isolées qui ont été présentées dans ce chapitre. L'apport de ces techniques dans les topologies isolées permet de minimiser les pertes par commutation des interrupteurs de puissance et également à la réduction des phénomènes de recouvrement inverse des diodes. Toutefois, les bénéfices apportés par la commutation douce restent très faibles en particulier sur l'optimisation

Annexe I

de l'efficacité énergétique du convertisseur [I.12]-[I.14]. De plus, en raison du développement de nouveaux semi-conducteurs à large bande, bien connu sous le terme *wide band gap semiconductors*, l'utilisation des techniques de commutation douce est amené à devenir obsolète [I.16], particulièrement si les diodes classiques sont remplacées par des diodes en Silicium (SiC) et nitrure de gallium (GAN).

Références

- [I.1] D.K. Choi, B.K. Lee, S.W. Choi, C.Y. Won, D.W. Yoo, “A novel power conversion circuit for cost-effective battery-fuel cell hybrid systems”, *Journal of Power Sources*, Vol. 152, December 2005, pp. 245-255.
- [I.2] M.J. Jung, S.E. Park, S.U. Oh, H.J. Lee, S.J. Seong, “Fault detection and isolation of two DC-DC converters parallel operation with cingle CT”, in: *Proceedings of IEEE International Symposium on Industrial Electronics*, Vol. 2, 2001, pp. 1060-1065.
- [I.3] J. Wang, F.Z. Peng, J. Anderson, A. Joseph, R. Buffenbarger, “Low cost fuel cell converter system for residential power generation”, *IEEE Transactions on Power Electronics*, Vol. 19, Iss. 5, September 2004, pp. 1315-1322.
- [I.4] X. Pei, S. Nie, Y. Chen, Y. Kang, “Open-Circuit Fault Diagnosis and Fault-Tolerant Strategies for Full-Bridge DC-DC Converters”, *IEEE Transactions Power Electronics*, Vol. 27, No. 5, 2012, pp. 2550-2565.
- [I.5] X. Pei, S. Nie, Y. Kang, “Switch Short-Circuit Fault Diagnosis and Remedial Strategy for Full-Bridge DC-DC Converters”, *IEEE Transaction on Power Electronics*, forthcoming.
- [I.6] J.S. Lai, “A high-performance V6 converter for fuel cell power conditioning system”, in: *Proceedings of IEEE Vehicle Power and Propulsion Conference (VPPC)*, September 2005, pp. 1-7.
- [I.7] J.S. Lai, D.J. Nelson, “Energy Management Power Converters in Hybrid Electric and Fuel Cell Vehicles”, *Proceedings of the IEEE*, Vol. 95, Iss. 4, April 2007, pp. 766-777.
- [I.8] J. Lai and F. Peng, “Multilevel converters-a new breed of power converters”, *IEEE Transaction on Industry Applications*, Vol. 32, Iss. 3, 1996, pp. 509-517.
- [I.9] Q. Zhao, F.C. Lee, “High-efficiency, high step-up DC-DC converters”, *IEEE Transactions on Power Electronics*, Vol. 18, Iss. 1, 2003, pp. 65-73.
- [I.10] R.J. Wai, C.Y. Lin, C.C. Chu, “High step-up DC-DC converter for fuel cell generation system”, in: *Proceedings of the 30th Annual Conference of IEEE Industrial Electronics Society (IECON'04)*, 2004, pp. 57-62.
- [I.11] T.F. Wu, Y.S. Lai, J.C. Hung, Y.M. Chen, “Boost Converter with Coupled Inductors and Buck-Boost Type of Active Clamp”, in: *Proceedings of the 36th Power Electronics Specialists Conference (PESC'05)*, 2005, pp. 399-405.
- [I.12] S.S. Saha, “Efficient soft-switched boost converter for fuel cell applications”, *International Journal of Hydrogen Energy*, Vol. 36, Iss. 2, January 2011, pp. 1710-1719.
- [I.13] R.J. Wai, R.Y. Duan, “High-efficiency DC/DC converter with high voltage gain”, *IEEE Proceedings Electric Power Applications*, Vol. 152, Iss. 4, 2005, pp. 793-802.
- [I.14] C.M. De Oliveira Stein, J.R. Pinheiro, H.L. Hey, “A ZCT auxiliary commutation circuit for interleaved boost converters operating in critical conduction mode”, *IEEE Transactions on Power Electronics*, Vol. 17, Iss. 6, 2002, pp. 954-962.

Annexe I

- [I.15] M.T. Zhang, Y. Jiang, F.C. Lee, M.M. Jovanovic, “Single-phase three-level boost power factor correction converter”, in: *proceedings of Applied Power Electronics Conference and Exposition (APEC'95)*, 1995, pp. 434-439.
- [I.16] S.J. Pearton, et al, “Wide band gap ferromagnetic semiconductors and oxides”, *Journal of Applied Physics*, Vol. 93, Iss. 1, 2003.

Annexe II

Comparaison des algorithmes de détection proposés dans la littérature

Annexe II

Principe de la méthode	Types de convertisseurs	Types de défauts	Capteurs	Temps de détection	Stratégie tolérante aux défauts
Utilisation d'un circuit auxiliaire pour détecter les défauts [1]	Convertisseur DC/DC Buck	Circuit ouvert et court-circuit	Utilisation du capteur de tension existant	/	Non
La méthode de détection est basée sur la différence entre les mesures de courant des deux convertisseurs placés en parallèle [2]	Convertisseur DC/DC Forward.	Circuit-ouvert	Les courants sont mesurés à partir d'un transformateur de courant (supplément).	500µs	Oui. Utilisation de redondance dynamique (ajout d'un convertisseur Forward) + stratégie tolérante aux défauts (isolation + rééquilibrage du courant).
Utilisation des moments statistiques d'ordre élevé [3]	Deux convertisseurs DC/DC Buck montés en cascade	Circuit-ouvert	Utilisation de capteurs de courant et de tension existants (contrôle) : 4 capteurs au total	>200µs	Non
Utilisation des moments statistiques d'ordre élevé [4]	Deux convertisseurs DC/DC Buck montés en cascade	Circuit-ouvert	Utilisation de capteurs de courant et de tension existants (contrôle) : 4 capteurs au total	>200µs	Non

Annexe II

Principe de la méthode	Types de convertisseurs	Types de défauts	Capteurs	Temps de détection	Stratégie tolérante aux défauts
Utilisation des échantillons du courant du bus DC comme signature des défauts [5]	Convertisseur DC/DC full-bridge ZVS (Zero-voltage switching).	Circuit ouvert et court-circuit	Utilisation d'un transformateur de courant (supplément)	>130ms	Non
Pas de méthode proposée [6]	Trois topologies de convertisseurs isolées de type Forward	Circuit ouvert et court-circuit	/	/	Oui. Modularité du convertisseur
Utilisation de 9 capteurs de courant (circuit ouvert) et avec la carte driver de l'interrupteur (court-circuit) [7]	Topologie H-bridge avec un bras redondant et de composants auxiliaires.	Circuit ouvert et court-circuit	Utilisation de 9 capteurs de courants (supplément)	>120 μ s (détection (50 μ s) et reconfiguration architecture (70 μ s))	Oui. Redondance dynamique avec reconfiguration du contrôle
Utilisation des filtres de Kalman [8]	Convertisseur DC/DC boost.	Circuit-ouvert	/	/	Non.

Annexe II

Principe de la méthode	Types de convertisseurs	Types de défauts	Capteurs	Temps de détection	Stratégie tolérante aux défauts
Utilisation du champ magnétique de proximité comme critère de diagnostic, FFT + réseaux de neurones [9]	phase shift full bridge (PSFB), Boost, Flyback	Circuit ouvert et court-circuit	Utilisation d'un « magnetic near field probe (MNFB) pour capturer le champ magnétique BF et HF à proximité du convertisseur (supplément)	/	Non
Utilisation du champ magnétique de proximité comme critère de diagnostic, FFT + réseaux de neurones [10]	Buck	Circuit ouvert et court-circuit	Utilisation d'un « magnetic near field probe (MNFB) pour capturer le champ magnétique BF et HF à proximité du convertisseur (supplément)	/	Non

Annexe II

Principe de la méthode	Types de convertisseurs	Types de défauts	Capteurs	Temps de détection	Stratégie tolérante aux défauts
Utilisation du champ magnétique de proximité comme critère de diagnostic, FFT + réseaux de neurones [11]	Convertisseur DC/DC Buck et phase shift full bridge (PSFB)	Circuit ouvert et court-circuit	Utilisation d'un « magnetic near field probe (MNFB) pour capturer le champ magnétique BF et HF à proximité du convertisseur.	/	Non
Mesure du champ magnétique proche pour estimer le courant magnétisant du transformateur HF utilisé dans le convertisseur ZVS full bridge associé à un convertisseur Buck. Utilisation des résidus et de l'espace de parité [12]	Convertisseur DC/DC ZVS full bridge.	Défauts d'interrupteur de puissance (circuit ouvert) et capteurs de courant.	Utilisation d'un « magnetic near field probe (MNFB) pour capturer le champ magnétique du transformateur HF	/	Non
Comparaison du rapport cyclique avec la pente du courant dans l'inductance [13]	Convertisseurs Boost	Circuit-ouvert	Utilisation du capteur de courant utilisé pour le contrôle du Boost.	>75µS (3 périodes de commutation).	Oui. Utilisation d'un circuit tolérant aux fautes et d'une reconfiguration du contrôle. Avantage: pas d'ajout d'interrupteurs de puissance.

Annexe II

Principe de la méthode	Types de convertisseurs	Types de défauts	Capteurs	Temps de détection	Stratégie tolérante aux défauts
Utilisation du spectre de fréquence des signaux [14]	Convertisseur Boost et Full Bridge (FB)	Circuit ouvert et court-circuit	Capteur de courant issu de la boucle de régulation	>1.9ms	Non
Utilisation de la tension primaire du transformateur comme critère de diagnostic, qui est obtenue facilement grâce à l'utilisation d'un enroulement auxiliaire [15]	Phase-shifted full bridge (PSFB).	Circuit-ouvert	Capteur de tension utilisé dans le diagnostic du défaut.	>23ms (détection + reconfiguration architecture)	Oui. Redondance dynamique et reconfiguration du convertisseur. Le convertisseur PSFB est reconfiguré en un « asymmetrical half-bridge (AHB) ». (Redondance).
Contrôle de la tension du condensateur « flying capacitor » [16]	Topology of a three-level parallel resonant converter	Circuit ouvert et court-circuit	Capteur de tension	>10 μ S (3 périodes de commutation).	Non.

Annexe II

Principe de la méthode	Types de convertisseurs	Types de défauts	Capteurs	Temps de détection	Stratégie tolérante aux défauts
Mesure de la chute de tension dans chaque interrupteur de puissance (état passant) [17]	Dual active bridge (DAB) converter	Circuit-ouvert	Pas de capteur de tension utilisé pour la détection. Un circuit a été réalisé afin de mesurer la chute de tension aux bornes des interrupteurs tout en minimisant le coût.	/	Non
Mesures de tension et de courant des différents niveaux de conversion d'énergie + traitement des signaux [18]	Convertisseur Boost	Circuit-ouvert	Utilisation des capteurs de tension et de courant utilisés dans le contrôle du convertisseur.	/	Non.
Le concept de la matrice de connexion généralisée pour une analyse de circuit « sneak » est utilisée dans cette recherche [19]	Convertisseur DC-DC Buck.	Circuit ouvert et court-circuit	Capteurs de tension et de courant à l'entrée et à la sortie du convertisseur Buck	>0.3ms (circuit ouvert) >0.4ms (court-circuit)	Non

Annexe II

Principe de la méthode	Types de convertisseurs	Types de défauts	Capteurs	Temps de détection	Stratégie tolérante aux défauts
Utilisation des tensions du côté AC pour les deux convertisseurs Bridge [20]	Dual Active bridge converter	Circuit-ouvert	Deux capteurs supplémentaires de tension pour les deux convertisseurs Bridge côté AC	>25 μ s	Non.
Observation de la forme d'onde du courant dans l'inductance au cours du temps [21]	Topologies non-isolées (buck, boost, buck-boost, Sepic and Dual-Sepic, Cuk)	Circuit ouvert et court-circuit	Le courant est mesuré à partir de la boucle de courant du contrôle du convertisseur.	>20 μ S	Non.
La méthode de diagnostic se base sur les variables de contrôle pour la MPPT et l'équilibre de la tension du condensateur sur le bus DC [22]	Convertisseur Boost trois niveaux	Circuit-ouvert	Utilisation des capteurs pour le contrôle MPPT du convertisseur Boost (tension et courant côté PV) et enfin de deux capteurs supplémentaires pour la tension de sortie au niveau du condensateur.	>105ms (reconfiguration + detection)	Oui. Reconfiguration partielle de l'architecture en un convertisseur Boost deux niveaux en utilisant un triac.

Annexe II

Principe de la méthode	Types de convertisseurs	Types de défauts	Capteurs	Temps de détection	Stratégie tolérante aux défauts
une méthode de diagnostic basé sur le modèle de Markov caché (HMM) [23]	Convertisseur DC/DC non-isolée Boost	Circuit-ouvert	/	/	Non
La méthode de détection est basée sur des critères de courant et de temps qui observe la pente du courant dans l'inductance tout au long du fonctionnement [24]	Topologies non-isolées (buck, boost, buck-boost, Sepic and Dual-Sepic, Cuk)	Circuit ouvert et court-circuit	Le courant est mesuré à partir de la boucle de courant du contrôle du convertisseur.	>20 μ S pour le premier algorithme, >124 μ s pour le deuxième pour des rapports cycliques faibles (circuit-ouvert), et rapports cycliques élevés (court-circuit).	Oui. Utilisation de redondance dynamique (ajout d'un bras redondant composé de deux IGBT et deux interrupteurs bidirectionnels de type triac).
Utilisation de réseaux de neurones + FFT sur la tension de la PàC [25]	Topologies non-isolées et isolées	Défauts d'interrupteur de puissance (circuit ouvert) et défauts PàC (noyage/assèchement membrane).	Pour le convertisseur, les capteurs de courants utilisés pour le contrôle du convertisseur DC/DC sont utilisés.	>100ms	Non

Annexe II

Principe de la méthode	Types de convertisseurs	Types de défauts	Capteurs	Temps de détection	Stratégie tolérante aux défauts
Approche analytique de la génération de résidus en utilisant des observateurs avec des entrées inconnues [26]	Convertisseur Boost et Buck-Boost	Défauts d'interrupteur de puissance (circuit ouvert et court-circuit)	Capteurs du contrôle du convertisseur	/	Oui. Isolation de la phase défectueuse (reconfiguration contrôle)
La méthode de diagnostic consiste à utiliser la dérivée du courant d'entrée comme signature du défaut [27]	Convertisseur Boost entrelacé 3 phases (IBC).	Circuit-ouvert	Utilisation des capteurs de courant pour contrôler le convertisseur.	>0.6ms (moins d'une période d'une phase du convertisseur)	Non.
Le courant d'entrée du convertisseur et également la tension de l'enroulement primaire du transformateur sont utilisés comme critère de diagnostic [28]	Phase-shifted full bridge (PSFB).	Court-circuit	Capteurs du contrôle du convertisseur + capteur supplémentaire pour le diagnostic.	1.5 μ s (détection), 5 μ s (isolation phase défectueuse), 9 μ s (stratégie tolérante aux défauts).	Non

Annexe II

Principe de la méthode	Types de convertisseurs	Types de défauts	Capteurs	Temps de détection	Stratégie tolérante aux défauts
<p>En mesurant le courant de sortie, des informations importantes (e.g. localisation du défaut) peuvent être obtenus, permettant par conséquent de mettre des stratégies tolérantes aux défauts adaptées [29]</p>	<p>Convertisseur DC/DC Parallel-Connected Single Active Bridge (PCSAB)</p>	<p>Circuit-ouvert</p>	<p>Capteur de courant en sortie de chaque convertisseur modulaire. Dans ce cas, 3 convertisseurs, donc 3 capteurs de courant nécessaires.</p>	<p>0.1ms (détection + reconfiguration du contrôle)</p>	<p>Oui. La stratégie tolérante aux défauts dépend du type de défaut. 1 défaut : changement de la fréquence de commutation, 2 défauts : modification de l'angle de décalage des signaux de commande.</p>
<p>La méthode proposée utilise la tension du composant magnétique (inductance ou transformateur) pour diagnostiquer un défaut dans le convertisseur [30]</p>	<p>Convertisseurs DC/DC non-isolés (buck, boost, buck-boost, cuk, sepic, zeta) et isolés (forward, flyback, push-pull, half bridge).</p>	<p>Circuit ouvert et court-circuit</p>	<p>Ajout d'un enroulement supplémentaire afin de mesurer la tension du composant magnétique.</p>	<p>>20μS (1 période de commutation)</p>	<p>Non.</p>

Reference : Annexe II

- [1] A. del Rio Vasquez, A.A. Nogueiras-Melendez, J.J. Rodriguez-Andina, J. Farina, A. Lago, "Using a fault detecting circuit for parallel connected DC/DC converters", *IEEE International Symposium on Industrial Electronics (ISIE '98)*, Vol. 2, 1998, pp. 359-362.
- [2] M.J. Jung, S.E. Park, S.U. Oh, H.J. Lee, S.J. Seong, "Fault detection and isolation of two DC-DC converters parallel operation with cingle CT", *IEEE International Symposium on Industrial Electronics*, Vol. 2, 2001, pp. 1060-1065.
- [3] R. Jayabalan and B. Fahimi, "Monitoring and fault diagnosis of cascaded multiconverter systems in hybrid electric vehicles," in *Proc. IEEE Conf. Veh. Power Propul.*, Sep. 2005, pp. 1–5.
- [4] R. Jayabalan and B. Fahimi, "Monitoring and fault diagnosis of dc–dc multistage converter for hybrid electric vehicles," in *Proc. 5th IEEE Int. Symp. Diagn. Electr. Mach., Power Electron. Drives*, Sep. 2005, pp. 1–6.
- [5] S. Y. Kim, K. Nam, H. Song, and H. Kim, "Fault diagnosis of a ZVS dc–dc converter based on dc-link current pulse shapes," *IEEE Trans. Ind. Electron.*, vol. 55, no. 3, pp. 1491–1494, Mar. 2008.
- [6] V. Choudhary, E. Ledezma, R. Ayyanar, R.M. Button, "Fault tolerant circuit topology and control method for input-series and output-parallel modular DC-DC converters", *IEEE Transactions Power Electronics*, Vol. 23, No. 1, 2008, pp. 402-411.
- [7] K. Ambusaidi, V. Pickert, B. Zahawi, "New circuit topology for fault tolerant H-bridge DC-DC converter", *IEEE Transactions Power Electronics*, Vol. 25, no. 6, 2010, pp. 1509-1516.
- [8] A. Izadian, P. Khayyer, "Application of Kalman filters in model-based fault diagnosis of a DC-DC boost converter", *36th Annual Conference on IEEE Industrial Electronics Society, IECON 2010*, 2010, pp. 369-372.
- [9] S. Nie, Y. Chen, X. Pei, Y. Kong, "A DSP-based diagnostic system for DC-DC converters using the shape of voltage cross the magnetic components", *Energy Conversion Congress and Exposition (ECCE)*, 2010.
- [10] Y. Chen, S. Nie, X. Pei, Y. Kang, "State monitoring and fault diagnosis of the PWM converter using the magnetic field near the inductor components", *Energy Conversion Congress and Exposition (ECCE)*, 2010, pp. 1901-1907.
- [11] Y. Chen, X. Pei, S. Nie, and Y. Kang, "Monitoring and diagnosis for the dc-dc converter using the magnetic near field waveform," *IEEE Trans. Ind. Electron.*, vol. 58, no. 5, Apr. 2011, pp. 1634–1647.
- [12] F. Guerin, C. Labarre, D. Lefebvre, "Magnetic near-field measurement for FDI of ZVS full bridge isolated buck converter", *IEEE International Symposium on Diagnostics for Electric Machines, Power Electronics & Drives (SDEMPD)*, 2011, pp. 344-349.
- [13] T. Park, T. Kim, "Novel fault tolerant power conversion system for hybrid electric vehicles", in *IEEE Vehicle Power and Propulsion Conference (VPPC)*, IL, USA, 2011.
- [14] M. Gonzalez, B. Raison, S. Bacha, L. Brun, "Fault diagnosis in a grid-connected photovoltaic system by applying a signal approach", *37th Annual Conference on IEEE Industrial Electronics Society (IECON)*, 2011, pp. 1354-1359.
- [15] X. Pei, S. Nie, Y. Chen, Y. Kang, "Open-Circuit Fault Diagnosis and Fault-Tolerant Strategies for Full-Bridge DC-DC Converters", *IEEE Transactions Power Electronics*, Vol. 27, No. 5, 2012, pp. 2550-2565.
- [16] H. Sheng, F. Wang, C.W. Tipton, "A fault detection and protection scheme for three level DC-DC Converters based on monitoring flying capacitor voltage", *IEEE Transactions on Power Electronics*, Vol. 27, No. 2, February 2012, pp. 685-697.
- [17] A.M. Airabella, G.G. Oggier, L.E. Piris-Botalla, C.A. Falco, G.O. Garcia, "Open transistors and diodes fault diagnosis strategy for dual active bridge DC-DC converter", *10th IEEE/IAS International Conference on Industry Applications (INDUSCON)*, 2012, pp. 1-6 .
- [18] T. Kamel, Y. Biletskiy, C.P. Diduh, L. Chang, "Fault diagnoses for all the stages of the power electronic converter", *25th IEEE Canadian Conference on Electrical & Computer Engineering (CCECE)*, 2012, pp. 1-4.
- [19] R.R. Soman, E.M. Davidson, S.D.J. McArthur, J.E. Fletcher, "Model-based methodology using modified sneak circuit analysis for power electronic converter fault diagnosis", *IET Power Electronics*, Vol. 5, Issue. 6, 2012, pp. 813-826.
- [20] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, "Fault analysis of dual active bridge converters", *38th Annual Conference on IEEE Industrial Electronics Society*, 2012, pp. 398-403.

Reference : Annexe II

- [21] M. Shahbazi, E. Jamshidpour, P. Poure, S. Saadate, M. Zolghadri, "Open and Short-Circuit Switch Fault Diagnosis for Non-Isolated DC-DC Converters using Field Programmable Gate Array", *IEEE Transactions on Industrial Electronics*, Vol. 60, Iss. 9, Sept. 2013, pp. 4136-4146.
- [22] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, "Fault tolerant strategy for a photovoltaic DC\DC converter", *IEEE Transactions on Power Electronics*, Vol. 28, No. 6, 2013, pp. 3008-3018.
- [23] M. Hadi Hafizi, A. Izadian, "Model-Based Fault Diagnosis of a DC-DC Boost Converter Using Hidden Markov Model", *IEEE International Conference on Electro/Information Technology (EIT)*, 2013, pp. 1-4
- [24] E. Jamshidpour, M. Shahbazi, P. Poure, E. Gholipour, S. Saadate, "Fault tolerant operation of single-ended non-isolated DC-DC converters under open and short-circuit switch faults", *15th European Conference on Power Electronics and Applications (EPE)*, 2013, pp. 1-7.
- [25] A. Mohammadi, D. Guilbert, A. Gaillard, D. Bouquain, D. Khaburi, A. Djerdir, "Fault Diagnosis Between PEM Fuel Cell and DC/DC Converter Using Neural Networks for Automotive Applications", *39th Annual Conference on IEEE Industrial Electronics Society, IECON 2013*, 2013, pp. 1-6.
- [26] B. Fatah, Y. Hamed, M. Chokri, H. Naceur, H. Hassan, "Faults detection and isolation for energy management system in electric traction", *International Conference on Electrical Engineering and Software Applications (ICEESA)*, 2013, pp. 1-6.
- [27] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, "Open-Circuit Fault Diagnosis in Interleaved DC-DC Converters", *IEEE Transactions on Power Electronics*, Vol. 29, Iss. 6, 2014, pp. 3091-3102.
- [28] X. Pei, S. Nie, Y. Kang, "Switch Short-Circuit Fault Diagnosis and Remedial Strategy for Full-Bridge DC-DC Converters", *IEEE Transaction on Power Electronics*, forthcoming.
- [29] K. Park, Z. Chen, "Open-Circuit Fault Detection and Tolerant Operation for a Parallel-Connected SAB dc-dc Converter", in: *Proceedings of the Twenty-Ninth IEEE Applied Power Electronics Conference and Exposition (APEC)*, March 2014, pp. 1966-1972.
- [30] S. Nie, X. Pei, Y. Chen, Y. Kang, "Fault Diagnosis of PWM DC-DC Converters Based on Magnetic Component voltages equation", *IEEE Transactions on Power Electronics*, Vol. 29, Iss. 9, 2014, pp. 4978-4988.

Annexe III

Discrétisation des contrôleurs PI et des porteuses PWM

1. Discrétisation des régulateurs PI

Dans ce travail de recherche, le contrôle de la tension du bus DC et des courants de phase est assuré par des régulateurs PI. Les objectifs de contrôle des régulateurs en mode sain et dégradé sont résumés par les trois points suivants :

1. La tension du bus DC doit être régulée à chaque moment durant les variations de la charge mais également des conditions de fonctionnement de la PàC (ex. température, pression, humidité relative) ;
2. Les courants de phase doivent être équilibrés (même amplitude) afin d'éviter toute surcharge de l'une des phases, particulièrement pour des charges élevées. De plus, les courants de phase doivent être correctement décalés afin de minimiser l'ondulation du courant d'entrée qui est indésirable dans les applications pile à combustible ;
3. Toujours garantir la stabilité et les performances dynamiques du système en boucle fermée.

La fonction de transfert d'un régulateur PI, liant sa sortie Y à son entrée X, est donnée par :

$$\frac{Y}{X} = k_p + \frac{k_i}{s} \quad (\text{II.1})$$

Où k_p représente le gain proportionnel, k_i est le gain intégral et enfin s est l'opérateur de Laplace.

En appliquant la transformation du bloqueur d'ordre zéro, bien connue sous le nom *Zero-Order Hold (ZOH)*, où l'intégrateur $1/s$ devient $T_e z^{-1}/(1-z^{-1})$. T_e représente la période d'échantillonnage. En utilisant cette transformation et également l'équation (7), nous obtenons :

$$\frac{Y}{X} = \frac{k_p - k_p z^{-1} + T_e z^{-1} k_i}{1 - z^{-1}} \quad (\text{II.2})$$

La figure ci-dessous illustre le schéma bloc d'un régulateur PI discrétisé :




Fig. II. 1. Schéma bloc d'un régulateur PI discrétisé.

2. Génération numérique des signaux PWM

La génération numérique des signaux de commande PWM sont nécessaires dans la commande des interrupteurs de puissance afin de garantir le bon fonctionnement du contrôle du convertisseur et également la réduction du rapport $\Delta i_{fc} / \Delta i_L$ (figure 2). Le premier signal PWM qui est utilisée dans cette étude comme référence (PWM1), est construit à partir d'un bloc « compteur » qui génère une rampe périodique d'amplitude A et de période T (période de commutation du convertisseur). L'amplitude A est calculée à partir du rapport suivant :

$$A = \frac{T}{T_e} \quad (\text{II.3})$$

En se basant sur la relation (9), l'amplitude est égale à **500** en choisissant une période d'échantillonnage T_e égale à $0.1\mu\text{s}$. La figure ci-dessous illustre le principe de la génération numérique de la porteuse triangulaire :




Fig. II. 2. Principe de la génération numérique du signal PWM

Afin de garantir le concept d'entrelacement, chaque signal PWM doit être décalé l'un par rapport à l'autre de $T/3$. Ce décalage temporel est destiné pour un convertisseur boost entrelacé avec trois bras. Afin de réaliser ce décalage temporel en mode discret, nous utilisons un bloc *Delay* « z^{-n} » où n est la longueur du retard.

- Réglage du retard pour le signal PWM2

-Décalage en mode continu : $T/3$

-Décalage en mode discret : $n = \frac{T/3}{T_e} = \frac{T}{3T_e} = \mathbf{167}$

- Réglage du retard pour le signal PWM3

-Décalage en mode continu : $2T/3$

-Décalage en mode discret : $n = \frac{2T/3}{T_e} = \frac{2T}{3T_e} = \mathbf{334}$

Ces retards sont destinés pour un fonctionnement en mode sain. Par contre, pour un fonctionnement en mode dégradé, le décalage doit être modifié de telle sorte à minimiser l'ondulation du courant d'entrée et par conséquent le rapport $\Delta i_{fc} / \Delta i_L$.

Annexe III

Comme il a été expliqué dans le chapitre 4, la stratégie tolérante aux défauts dépend fortement de la phase défectueuse. Dans cette partie, les nouveaux décalages temporels à appliquer suivant la phase défectueuse sont donnés ci-dessous :

- Défaut phase 1 : le décalage temporel PWM3 doit être modifié

- Décalage en mode continu : $5T/6$

- Décalage en mode discret : $n = \frac{5T/6}{T_e} = \frac{5T}{6T_e} = \mathbf{417}$

- Défaut phase 2 : le décalage temporel PWM3 doit être modifié

- Décalage en mode continu : $T/2$

- Décalage en mode discret : $n = \frac{T/2}{T_e} = \frac{T}{2T_e} = \mathbf{250}$

- Défaut phase 3 : le décalage temporel PWM2 doit être modifié

- Décalage en mode continu : $T/2$

- Décalage en mode discret : $n = \frac{T/2}{T_e} = \frac{T}{2T_e} = \mathbf{250}$

Annexe IV

Modélisation multi-physique d'une pile à combustible de type PEMFC

1. Modélisation du domaine électrique

Le domaine électrique permet de décrire la courbe de polarisation et les pertes associées (e.g. activation, ohmique et concentration) présentés dans le chapitre 1. En prenant en compte ces pertes, la tension de sortie d'une cellule, la tension de sortie V_{cell} d'une seule cellule est exprimée par l'expression suivante:

$$V_{cell} = E_{Nernst} - V_{act} - V_{ohm} - V_{con} \quad (IV.1)$$

Où E_{Nernst} est le potentiel thermodynamique d'une cellule, qui représente la tension réversible ; V_{act} représente les pertes d'activation, causées par l'énergie d'activation de l'anode et la cathode ; V_{ohm} représente les pertes ohmiques qui prennent en compte la résistance des matériaux au passage des électrons et la résistance de l'électrolyte au passage des ions ; V_{con} représente les pertes par concentration, qui considère la chute de tension causée par la réduction de concentration des gaz réactants. Comme il a été clairement écrit dans la littérature, il y a un autre terme de perte associé aux courants internes, bien connu sous le terme *fuel crossover*. Pour cette raison, cet effet a été considéré dans la modélisation du domaine électrique, en considérant une densité de courant constante même à vide. En résumé, E_{Nernst} représente la tension à vide ; tandis que la somme de tous les autres termes donne la réduction de la tension cellule utile, qui peut être atteint aux bornes de la cellule, lorsqu'un courant de charge spécifique est requis.

Tout d'abord, la tension réversible de la cellule E_{Nernst} , communément appelée *tension de Nernst* est calculée à partir de l'expression modifiée de Nernst, considérant les possibles variations de température comparée à sa valeur standard de 25°C:

$$E_{Nernst} = 1.229 - 0.85 \times 10^{-3} (T - 298.15) + 4.3085 \times 10^{-5} T [\ln(P_{H_2}) + \frac{1}{2} \ln(P_{O_2})] \quad (IV.2)$$

Où T est la température de la cellule en [K], P_{H_2} and P_{O_2} sont respectivement les pressions partielles d'hydrogène et d'oxygène en [atm].

La réaction électrochimique ne peut pas se produire spontanément sans combiner les molécules réactives avec l'un l'autre. De ce fait, l'énergie requise pour initier la réaction chimique est appelé énergie d'activation. Comme cette dernière n'est pas convertie en énergie utile, elle est donc considérée comme une perte d'énergie. Les pertes d'activation se produisent à la fois à la cathode et à l'anode. Cependant, la réaction d'oxydation de l'hydrogène à l'anode est rapide; tandis que la réaction de réduction de l'oxygène à la cathode est beaucoup plus lente car cette dernière exige beaucoup plus de surtension. Ainsi, la chute de tension résultant des pertes d'activation est dominée par les conditions de réaction à la cathode. Les pertes d'activation à la cathode peuvent être exprimées par l'expression suivante:

$$V_{act} = \frac{R_G T}{\alpha F} \ln\left(\frac{i}{i_0}\right) \quad (IV.3)$$

Où R_G est la constante des gaz, α représente le coefficient de transfert de charge, F est la constante de Faraday, i_0 est la densité de courant d'échange de référence. La densité de courant d'échange de référence dépend fortement de la température et de la pression partielle des réactants. Enfin, i représente la densité de courant et il est obtenu en divisant le courant de la PàC i_{fc} par la surface active de l'électrode A :

$$i = \frac{i_{fc}}{A} \quad (IV.4)$$

Annexe IV

Les pertes ohmiques se produisent à cause de la résistance à la circulation des ions dans l'électrolyte et à la résistance au passage des électrons à travers les composants conducteurs électriquement de la PàC. La chute de tension globale ohmique est calculée dans la membrane. La membrane polymère utilisée est une Nafion™ fabriquée par Dupont, qui est largement utilisé dans les piles à combustible de type PEM. La conductivité de la Nafion dépend fortement du contenu en eau de la membrane et de la température. Généralement, la conductivité protonique de la Nafion augmente linéairement lorsque son contenu en eau λ augmente et exponentiellement lorsque la température augmente. De là, la conductivité protonique peut être exprimée par:

$$\sigma_m(T, \lambda) = (\sigma_{303K}) \exp\left[1268\left(\frac{1}{303} - \frac{1}{T}\right)\right] \quad (\text{IV.5})$$

$$\text{Où: } \sigma_{303K}(\lambda) = 0.005193\lambda - 0.00326 \quad (\text{IV.6})$$

Le contenu en eau de la membrane, λ_m varie généralement entre 0 et 14, qui est équivalent à une humidité relative de 0% et 100% (conditions idéales) respectivement. Cependant, des valeurs de paramètre λ_m ont été reportées dans la littérature à 22 et 23 sous des conditions extrêmes de saturation. Tout d'abord, le contenu en eau de la membrane λ_m peut être calculé en utilisant les activités des gaz dans l'anode et la cathode:

$$a_i = \frac{p_{v,i}}{p_{sat,i}} \quad (\text{IV.7})$$

Où $p_{v,i}$ est la pression partielle de vapeur et $p_{sat,i}$ est la pression de saturation de la vapeur.

La pression de saturation de la vapeur est une fonction de la température, qui est donnée par:

$$\log_{10} p_{sat} = -2.1794 + 0.02953T - 9.1837 \cdot 10^{-5}T^2 + 1.4454 \cdot 10^{-7}T^3 \quad (\text{IV.8})$$

Dans le cas des gaz, les activités des gaz sont équivalentes à l'humidité relative. L'indice i est soit l'anode (a) ou la cathode (c). Partant de l'équation (IV.7), le contenu en eau de la membrane est calculé par:

$$\lambda_i = \begin{cases} 0.043 + 17.81a_i - 39.85a_i^2 + 36a_i^3 & 0 < a_i \leq 1 \\ 14 + 1.4(a_i - 1) & 1 < a_i \leq 3 \\ 16.8 & a_i > 3 \end{cases} \quad (\text{IV.9})$$

L'activité moyenne de l'eau a_m est donnée par:

$$a_m = \frac{a_a + a_c}{2} \quad (\text{IV.10})$$

Ainsi, le contenu en eau de la membrane λ_m est calculé par l'équation (IV.9) en utilisant l'activité moyenne de l'eau, entre les activités de l'eau à l'anode et à la cathode. Puisque la conductivité

Annexe IV

protonique de la membrane polymère est fortement dépendante du contenu en eau de la membrane λ_m , la résistance électrique interne est une fonction de la conductivité protonique σ_m et de l'épaisseur de la membrane t_m :

$$R_m = \frac{t_m}{\sigma_m} \quad (\text{IV.11})$$

Enfin, les pertes ohmiques due à la résistance de la membrane R_m dans les piles à combustible de type PEM est donnée par l'expression suivante :

$$\Delta V_{ohm} = iR_m \quad (\text{IV.12})$$

Les pertes par concentration se produisent quand un gaz réactant est consommé rapidement à l'électrode par la réaction électrochimique. La chute de tension résultant des pertes par concentration peut être approximée par la relation suivante:

$$\Delta V_{con} = i \left(c \frac{i}{i_{max}} \right)^d \quad (\text{IV.13})$$

Les paramètres c , d , i_{max} sont des constantes qui dépendent de la température, de la pression partielle d'oxygène dans la cathode et enfin de la pression partielle de vapeur. Ces paramètres peuvent être déterminés empiriquement. En outre, le paramètre i_{max} est la densité de courant qui cause une chute de tension abrupte.

Les dynamiques de la pile à combustible sont principalement gouvernées par ce qu'on appelle l'effet de la « capacité double couche », bien connue sous le nom *double layer capacity*. Lorsque deux matériaux de charge différents sont maintenus en contact, soit une accumulation de charge sur leur surface ou un transfert de charge de l'un à l'autre se produisent. La couche de charge en correspondance avec l'interface électrolyte / électrode se comporte comme un stockage de charges électriques, et par conséquent, du point de vue du circuit électrique, peut être représenté par un condensateur. A chaque variation de tension, un délai est nécessaire pour la charge, en cas d'augmentation de la tension, ou de fuite, en cas de diminution de la tension. Cette temporisation affecte les surtensions d'activation et de concentration, et non la chute ohmique, dont la variation peut être toutefois considérée comme instantanée comme le montre la Figure 2 représentant le schéma électrique équivalent d'une pile à combustible de type PEM.




Fig. III. 1. Schéma électrique équivalent d'une pile à combustible de type PEM.

Annexe IV

Les surtensions d'activation et de concentration peuvent être modélisées par un système du 1^{er} ordre avec une constante de temps $T=CR_a$, où C est la capacité équivalente en F et R_a est la résistance équivalente en Ω .

$$\frac{d(\Delta V_{act} + \Delta V_{con})}{dt} = \frac{1}{C} i_{fc} - \frac{1}{T} (\Delta V_{act} + \Delta V_{con}) \quad (IV.14)$$

La constante de temps T gouvernant les dynamiques est une variable suivant les conditions de charge, puisque la résistance équivalente R_a est une fonction des surtensions d'activation et de concentration et du courant de charge :

$$T = CR_a = C \left(\frac{\Delta V_{act} + \Delta V_{con}}{i_{fc}} \right) \quad (IV.15)$$

Enfin, en appliquant l'hypothèse (7) (cf. chapitre 6), la tension nette du stack qui se compose de N_{cell} cellules, peut être obtenue simplement par le produit de N_{cell} par la tension d'une seule cellule E_{cell} :

$$V_{fc} = N_{cell} E_{cell} \quad (IV.16)$$

2. Modélisation du domaine thermique

Comparé au domaine électrique, le domaine thermique permet de décrire la génération de chaleur, les échanges de chaleur par convection dans les canaux, les diffusions de chaleur par conduction ou par transport de masse, la radiation, la convection naturelle. Par ailleurs, afin d'améliorer la précision du modèle thermique, la transition de phase de l'eau, bien connue sous le nom de *water phase change* a été prise en considération. En effet, durant le fonctionnement du stack, l'eau à l'état gazeux se condense en liquide lorsque la pression de la vapeur d'eau rejoint la pression de saturation. De l'autre côté, si la pression de la vapeur d'eau diminuait, la vapeur d'eau pourrait s'évaporer. Durant une transition de phase, la température de l'eau continue à être constante, mais un échange de chaleur appelé « chaleur latente » se produit. Les effets des transitions de phase de l'eau sur la distribution de la température dans des piles à combustible de type PEM ont été étudiés dans la littérature. Ces auteurs ont démontré que la transition de phase de l'eau a une grande influence sur la température finale prédite par le modèle thermique d'un stack d'une pile à combustible de type PEM.

D'un point de vue global, la conservation de l'énergie du stack peut être faite en considérant les différentes sources de chaleur. Selon l'hypothèse (6) (cf. chapitre 6), la chaleur nette produite par la réaction chimique au cœur de la pile à combustible, qui provoque l'augmentation ou la diminution de la température, peut être écrite comme :

$$m_{stack} C_{p,stack} \frac{dT_{stack}}{dt} = \dot{Q}_{net} \quad (IV.17)$$

$$\dot{Q}_{net} = \dot{Q}_{chem} - \dot{Q}_{elec} - \dot{Q}_{sens+latent} - \dot{Q}_{loss} \quad (IV.18)$$

Où m_{stack} est la masse totale du stack (kg), $C_{p,stack}$ est la capacité thermique massique du stack ($J \text{ mol}^{-1} K^{-1}$), \dot{Q}_{chem} est la puissance thermodynamique théorique produite durant la réaction électrochimique (J), \dot{Q}_{elec} est l'énergie électrique (J), $\dot{Q}_{sens+latent}$ correspond à la chaleur sensible et latente absorbé durant le fonctionnement pour chacune des couches (anode, cathode, eau) et enfin \dot{Q}_{loss} qui traduit la perte de chaleur qui est principalement transférée par la convection de l'air.

A l'état d'équilibre, $\dot{Q}_{net} = 0$ et par conséquent, la pile à combustible fonctionne à une température constante. Durant les phases transitoires (e.g. variation de la charge, changement des conditions de fonctionnement, défauts), la température du stack peut augmenter ou diminuer selon l'équation (IV.17).

Annexe IV

Tout d'abord, la puissance thermodynamique, Q_{chem} produite durant la réaction électrochimique est donnée par l'expression suivante :

$$Q_{chem} = N_{H_2,cons} \Delta G \quad (IV.19)$$

Où $N_{H_2,cons}$ est le débit molaire de l'hydrogène (mol s^{-1}). De l'autre côté, ΔG est la fonction d'enthalpie libre, plus connue sous le nom d'*énergie de Gibbs*, qui change avec la température et est donnée par la relation suivante :

$$\Delta G = \Delta G_0 - RT \ln(P_{H_2} P_{O_2}^{0.5}) \quad (IV.20)$$

La puissance électrique Q_{elec} produite est donnée par :

$$Q_{elec} = N_{cell} V_{fc} i_{fc} \quad (IV.21)$$

La chaleur sensible et latente absorbé durant le fonctionnement peut être exprimé par l'équation suivante :

$$Q_{sens+latent} = (N_{H_2,out} T_{stack} - N_{H_2,in} T_{amb}) C_{H_2} + (N_{O_2,out} T_{stack} - N_{O_2,in} T_{amb}) C_{O_2} + N_{H_2O,gen} (T_{stack} - T_{amb}) C_{H_2O,l} + N_{H_2O,gen} H_v \quad (IV.22)$$

Par définition, la chaleur dite « sensible » correspond à la quantité de chaleur qui est échangée sans transition de phase mais change la température du système. Par opposition, la chaleur latente est absorbée pendant une transition de phase tout en conservant une température constante.

Les pertes de chaleur, qui sont principalement dues à la convection de l'air, peuvent être estimées par la formule suivante basée sur la loi de Newton :

$$Q_{loss} = N_{cell} h_{cell} A_{cell} (T_{stack} - T_{amb}) \quad (IV.23)$$

Où h_{cell} est le coefficient de transfert de chaleur ($\text{W m}^{-2}\text{K}^{-1}$) qui peut être estimé à partir d'essais expérimentaux, A_{cell} représente la surface externe d'une cellule, T_{amb} est la température ambiante.

Annexe IV

3. Synthèse des phénomènes physiques modélisés

Partant du modèle multi-physique couvrant le domaine électrique et thermique, un tableau a été réalisé afin de synthétiser les phénomènes physiques modélisés

Tableau IV. 1. Phénomènes physiques modélisés.

Domaine électrique	Tension idéale ou potentiel de Nernst Pertes d'activation Pertes ohmiques (résistives) Pertes par concentration ou pertes par transport de masse Effet dynamique de la capacité double couche
Domaine thermique	Distribution de la température non-isotherme Variation de la température dynamique Conduction entre les matériaux solides Convection forcée dans les canaux Flux de chaleur du au transport de masse par convection Convection naturel (ou par radiation) sur la surface externe Chaleur latente dû à la transition de phase de l'eau

4. Données complémentaires au modèle multi-physique

Au-delà du domaine électrique et thermique modélisé, des données complémentaires telles que la consommation d'hydrogène et le rendement ont été ajouté au modèle multi-physique (Fig. 6.2 p. 191). Tout d'abord, les débits molaires des réactants (e.g. hydrogène, oxygène, eau) sont déterminés par la première loi sur l'électrolyse de Faraday:

$$\dot{N}_{H_2} = \frac{N_{cell} i_{fc}}{2F} \quad (IV.24)$$

$$\dot{N}_{O_2} = \frac{N_{cell} i_{fc}}{4F} \quad (IV.25)$$

$$\dot{N}_{H_2O} = \frac{N_{cell} i_{fc}}{2F} \quad (IV.26)$$

Où \dot{N} est le débit molaire (mol s^{-1}), i_{fc} est le courant du stack (A), et F est la constante de Faraday présentée précédemment.

Généralement, les débits des gaz sont exprimés en litres standard par minute, bien connu sous le nom de *standard liters per minute (slpm)*. Un litre standard correspond à la quantité de gaz qui occuperait un litre de volume aux conditions standards, c'est-à-dire à une pression atmosphérique de 101.3kPa, et une température de 288.15K (15°C). Le volume molaire des gaz peut être calculé en utilisant l'équation d'état issue de la loi des gaz parfaits :

$$PV = NRT \quad (IV.27)$$

Où P est la pression absolue du gaz (Pa), N est la quantité de matière (mol), V est le volume du gaz (m^3), T est la température absolue du gaz (K) et enfin R est la constante universelle des gaz parfaits ($8.314 \text{ J K}^{-1} \text{ mol}^{-1}$). En partant de l'équation (IV.27), le volume molaire est donné par :

$$V_m = \frac{V}{N} = \frac{RT}{P} \quad (IV.28)$$

Annexe IV

Aux conditions standards de pression et de température énoncées précédemment, le volume molaire de l'hydrogène est :

$$V_m = \frac{8.314 \times 288.15}{101300} = 0.02365 \text{ m}^3 \text{ mol}^{-1}$$

Par conséquent, la consommation d'hydrogène en litres standard par minute est donnée par l'expression suivante :

$$\dot{V}_{H_2} = v_{mh_2} 60 \dot{N}_{H_2} \quad (\text{IV.29})$$

En partant de l'équation (IV.24) et (IV.29) et du résultat trouvé pour le volume molaire de l'hydrogène, la consommation d'hydrogène peut se résumer par cette équation :

$$\dot{V}_{H_2} = 0.0074 N_{cell} \dot{i}_{fc} \quad (\text{IV.30})$$

Toute autre chose, le rendement de la pile à combustible est déterminé par le rapport suivant :

$$\eta_{fc} = \frac{P_{el}}{P_{H_2}} \quad (\text{IV.31})$$

Où η_{fc} est le rendement de la pile à combustible, P_{el} est la puissance électrique produite par la pile à combustible et enfin P_{H_2} traduit la puissance consommée par le carburant, c'est-à-dire l'hydrogène. Il est évident que ces deux grandeurs doivent avoir la même unité, c'est-à-dire en W ou kW.

La puissance électrique produite est obtenue par le produit de la tension et du courant du stack :

$$P_{el} = V_{fc} \dot{i}_{fc} \quad (\text{IV.32})$$

Enfin, la valeur de la puissance consommée par l'hydrogène (J s^{-1} ou W) est donnée par la relation suivante :

$$P_{H_2} = \Delta_H \dot{N}_{H_2} \quad (\text{IV.33})$$

Où \dot{N}_{H_2} est le débit molaire de l'hydrogène, évalué par l'expression (IV.24) et Δ_H correspond à l'enthalpie de la réaction de combustion de l'hydrogène bien connue sous le terme *chaleur de combustion*. La valeur de Δ_H est donnée dans la Table 1 et représente la quantité de chaleur qui peut être générée par une combustion complète d'une mole d'hydrogène.

Références

- [IV.1] D. Guilbert, A. Gaillard, A. Mohammadi , A. N'Diaye, A. Djerdir, “ Investigation of the interactions between proton exchange membrane fuel cell and interleaved DC/DC boost converter in case of power switch faults”, *International Journal of Hydrogen Energy*, Vol. 40, Iss. 1, January 2015, pp. 519-537.

Liste des publications

Ce travail de thèse a donné lieu aux publications suivantes :

1) Revues Internationales

- D. Guilbert, A. Gaillard, A. Mohammadi, A. N'Diaye, A. Djerdir, "Investigation of the interactions between proton exchange membrane fuel cell and interleaved DC/DC boost converter in case of power switch faults", *International Journal of Hydrogen Energy*, Vol. 40, Iss. 1, January 2015, pp. 519-537.
- D. Guilbert, A. Gaillard, A. N'Diaye, A. Djerdir, "A comprehensive review of the effects of low and high-frequency current ripple on proton exchange membrane fuel cells", *Journal of Fuel Cell Science and Technology*, 2014, (article soumis et en attente de notification).

2) Conférences Internationales

- D. Guilbert, A. Gaillard, A. N'Diaye, A. Djerdir, "Energy Efficiency and Fault Tolerance Comparison of DC/DC Converters Topologies for Fuel Cell Electric Vehicles", in: *Proceedings of IEEE Transportation Electrification Conference and Expo (ITEC'13)*, Dearborn, USA, June 2013, pp. 1-7. (Présentation orale).
- D. Guilbert, A. Mohammadi, A. Gaillard, A. N'diaye, A. Djerdir, "Interactions between Fuel Cell and DC/DC Converter for Fuel Cell Electric Vehicle Applications: Influence of Faults", in: *Proceedings of the 39th Annual Conference of the IEEE Industrial Electronics Society*, 2013, pp. 912-917. (Présentation orale).
- A. Mohammadi, D. Guilbert, A. Gaillard, D. Bouquain, A. Djerdir, "Faults Diagnosis Between PEM Fuel Cell and DC/DC Converter Using Neural Networks for Automotive Applications", in: *Proceedings of 39th Annual Conference of the IEEE Industrial Electronics Society*, 2013, pp. 8186-8191. (Présentation orale).
- D. Guilbert, A. Gaillard, A. N'Diaye, A. Djerdir, "Power Switch Fault-Tolerant Control of a floating Interleaved Boost Converter for Fuel Cell Electric Vehicles", *6th International Conference on Fundamentals and Development of Fuel Cells*, from 3 to 5 February 2015, Toulouse, France. (Article accepté pour présentation orale).
- D. Guilbert, A. Gaillard, A. N'Diaye, A. Djerdir, "Fault-tolerant control for PEMFC and its DC/DC converter", *5th International Youth Conference on Energy 2015*, from 27 to 30 May 2015, Pisa, Italy. (Article accepté pour présentation orale).

Liste des publications

3) Revues nationales

- D. Guilbert, A. Gaillard, A. N'Diaye, A. Djerdir, “Comparaison de topologies de convertisseurs DC/DC entrelacées en cas de défauts d’interrupteurs de puissance pour véhicule électrique à pile à combustible”, *La Revue 3E.I*, n°74, Octobre 2013, pp. 49-57. (Article présenté oralement lors des journées JCGE’13 à Saint-Nazaire).

4) Conférences nationales

- D. Guilbert, “Dimensionnement des composants magnétiques d’un convertisseur DC/DC boost entrelacé tolérant aux défauts pour des applications véhicule électrique à pile à combustible”, in : Proceedings of Conférence des jeunes chercheurs en génie électrique (JCGE’14), 4-5 Juin 2014, Saint-Louis, France, pp. 1-9. (Présentation poster).
- D. Guilbert, A. Gaillard, A. N'Diaye, A. Djerdir, “Diagnostic de défaut d’un convertisseur DC/DC boost entrelacé pour véhicules électriques à pile à combustible”, in : *proceedings of Symposium de génie électrique (SGE)*, 8-10 Juillet 2014, Cachan, pp. 1-10. (Présentation poster).

5) Colloques

- D. Guilbert, A. Gaillard, A. N'Diaye, A. Djerdir, “Comparaison de trois topologies de convertisseurs DC/DC pour véhicules électriques à pile à combustible”, in : *Proceedings of Conférence des jeunes chercheurs de l’UTBM IngéDoc 2012*, Sevenans, 14 Décembre 2012. (Présentation orale).
- D. Guilbert, A. Gaillard, A. N'Diaye, A. Djerdir, “Conception optimale d’un convertisseur DC/DC boost entrelacé tolérant aux défauts pour des applications véhicules électriques à pile à combustible”, in : *Proceedings of Conférence des jeunes chercheurs de l’UTBM IngéDoc 2014*, Sevenans, 10 Avril 2014. (Présentation orale).

Récompense : Prix de la meilleure présentation orale pour cet article.

Références bibliographiques

Chapitre 1

- [1.1] MobyPost, “Mobility with Hydrogen For Postal Delivery”, Juin 2014, disponible en ligne: <http://mobyproject.eu/>
- [1.2] M. Jain, C. Desai, N. Kharm, S. Williamson, “Optimal powertrain component sizing of a fuel cell plug-in hybrid electric vehicle using multi-objective genetic algorithm”, in: *Proceedings of the 35th Conference of IEEE Industrial Electronics, IECON’09*, 2009, pp. 3741-46.
- [1.3] S. Faivre, A. Ravey, D. Guilbert, A. N’Diaye, A. Gaillard, D. Bouquain, A. Djerdir, “Design and experimental validation of MobyPost vehicle’s powertrain”, in: *Proceedings of International Conference on Fundamentals and Development of Fuel Cells(FDFC 2013)*, 2013, Karlsruhe.
- [1.4] DOE, “DOE Fuel Cell Technologies Program Record”, U.S. Department of Energy, September 2012, disponible en ligne: http://www.hydrogen.energy.gov/pdfs/12020_fuel_cell_system_cost_2012.pdf
- [1.5] S.M. Naylor, V. Pickert, D.J. Atkinson, “Fuel cell Drive Train Topologies-Computer Analysis of Potential Systems”, in: *Proceedings of the 3rd IET International Conference on Power Electronics, Machines and Drives*, 2006, pp. 398-403.
- [1.6] G. Dawei, J. Zhenhua, L. Qingchun, “Performance Comparison of Different Fuel Cell Vehicle Power Trains”, in: *Proc. Of IEEE Vehicle Power and Propulsion Conference (VPPC’08)*, 2008, pp. 1-5.
- [1.7] F. Barbir, “PEM Fuel Cells: Theory and Practice”, Elsevier Academic Press, 2005.
- [1.8] N. Watrin, R. Roche, H. Ostermann, B. Blunier, A. Miraoui, “Multiphysical Lithium-Based Battery Model for Use in State-of-Charge Determination”, *IEEE Transactions on Vehicular Technology*, Vol. 61, Iss. 8, 2012, pp. 3420-3429.
- [1.9] N. Marquardt, “Introduction to the principles of Vacuum Physics”, University of Dortmund, 44221 Dortmund, Germany.
- [1.10] B. Blunier, A. Miraoui, “Air management in PEM fuel cells: State-of-the-art and perspectives”, in: *Proceedings of IEEE Electrical Machines and Power Electronics (ACEMP’07)*, 2007, pp. 245-254.
- [1.11] DOE, “Hydrogen, fuel cells and infrastructure technologies program, multi-year research, development and demonstration plan”, U.S. Department of Energy, December 2013, disponible en ligne: http://www1.eere.energy.gov/hydrogenandfuelcells/mypp/pdfs/fuel_cells.pdf
- [1.12] DOE, “DOE Fuel Cell Technologies Program Record”, U.S. Department of Energy, September 2012, disponible en ligne: http://www.hydrogen.energy.gov/pdfs/12020_fuel_cell_system_cost_2012.pdf
- [1.13] J. Larminie, A. Dicks, “Fuel Cell Systems Explained (Second Edition)”, Wiley, 2003.
- [1.14] Y. Song, “Analysis and design of high frequency link power conversion systems for fuel cell power conditioning”, PhD thesis, Texas A&M University, 2004.

Références bibliographiques

- [1.15] DOE, “2013 DOE Vehicle Technologies Office Annual Merit Review”, U.S. Department of Energy, May 2013, disponible en ligne : http://energy.gov/sites/prod/files/2014/04/f14/2013_amr_03.pdf
- [1.16] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, “Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling”, *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [1.17] G. Fontes, C. Turpin, S. Astier, T. Meynard, “Interactions between fuel cell and power converter: Influence of current harmonics on a fuel cell stack”, *IEEE Transactions Power Electronics*, Vol. 22, Iss. 2, 2007, pp. 670-678.
- [1.18] B. Wahdame, L. Girardot, D. Hissel, F. Harel, X. François, D. Candusso, M.C. Pera, L. Dumercy, “Impact of power converter current ripple on the durability of a fuel cell stack”, in *Proceedings of IEEE International Symposium on Industrial Electronics (ISIE'08)*, 2008, pp. 1495-1500.
- [1.19] R.S. Gemmen, “Analysis for the effect of inverter ripple current on fuel cell operating condition”, *J. Fluids Eng*, Vol. 125, Iss. 3, 2003, pp. 576-585.
- [1.20] W. Choi, P.N. Enjeti, J.W. Howze, “Development of an equivalent circuit model of a fuel cell to evaluate the effects of inverter ripple current”, *Journal of Power Sources*, Vol. 158, Iss. 2, 2007, pp. 670-678.
- [1.21] X. Yu, M.R. Starke, L.M. Tolbert, B. Ozpineci, “Fuel cell power conditioning for electric power applications: a summary”, *IET Electric Power Applications*, Vol. 1, Iss. 5, 2007, 643-656.
- [1.22] Comparaison des différentes technologies de batterie lithium, plomb, Juillet 2014, disponible en ligne : <http://www.masolise.com/PBCPPlayer.asp?ID=1305747>
- [1.23] Comparison of battery types, Août 2014, disponible en ligne : http://en.wikipedia.org/wiki/Comparison_of_battery_types
- [1.24] R.W. Erickson, D. Maksimovic, “Fundamentals of Power Electronics: Second Edition”, Kluwer Academic Publishers, Janvier 2001.
- [1.25] D. Guilbert, A. Gaillard, A. N’Diaye, A. Djerdir, “Comparaison de topologies de convertisseurs DC/DC entrelacées en cas de défauts d’interrupteurs de puissance pour véhicule électrique à PàC”, *La Revue 3E.I.*, n°74, Octobre 2013, pp. 49-57.
- [1.26] R. Isermann, “Fault-Diagnosis Applications, Model-based condition monitoring: actuators, drives, machinery, plants, sensors, and fault-tolerant systems”, Springer, 2011.
- [1.27] S. Karimi, A. Gaillard, P. Poure, S. Saadate, “FPGA-based Real-Time Power Converter Failure Diagnosis for Wind Energy Conversion Systems”, *IEEE Transactions on Industrial Electronics*, Vol. 55, Iss. 12, December 2008, pp. 4299-4308.
- [1.28] S.S. Moosavi, A. Djerdir, Y. Aït-Amirat, D. A. Khaburi, “Fault Detection In 3-Phase Traction Motor Using Artificial Neural Networks”, *IEEE Transportation Electrification Conference and Expo (ITEC)*, 2012, pp. 1-6.

Références bibliographiques

- [1.29] S. Kwan-on, L. De Lillo, L. Empringham, P. Wheeler, “Fault-tolerant matrix converter motor drives with fault detection of open switch faults”, *IEEE Transactions Industrial Electronics*, Vol. 59, 2012, pp. 257-268.
- [1.30] S. S. Moosavi, A. Djerdir, Y. Aït-Amirat, D. A. Khaburi, “Artificial Neural Networks Based Fault Detection In 3-Phase Pmsm Traction Motor”, *IEEE International Conference on Electrical Machines (ICEM'2012)*, 2012, France.
- [1.31] W. Sleszynski, J. Nieznanski, A. Cichowski, “Open-Transistor fault diagnostics in voltage-source inverters by analyzing the load currents”, *IEEE Transactions Industrial Electronics*, Vol. 56, No. 11, 2009, pp. 4681-4688.

Chapitre 2

- [2.1] M. Kabalo, B. Blunier, D. Bouquain, A. Miraoui, “State-of-the-art of DC-DC converters for fuel cell vehicles”, in: *Proceedings of IEEE Vehicle and Propulsion Conference (VPPC)*, 2010, pp. 1-6.
- [2.2] D.M. Bellur, M.K. Kazimierczuk, “DC-DC converters for electric vehicle applications”, in: *Proceedings of IEEE Electrical Insulation Conference and Electrical Manufacturing Expo*, 2007, pp. 286-293.
- [2.3] A. Kawamura, M. Pavlovski, Y. Tsuruta, “State-of-the-art high power density and high efficiency DC-DC chopper circuits for HEV and FCEV applications”, in: *Proceedings of 13th IEEE Power Electronics and Motion Control Conference*, 2008, pp. 7-20.
- [2.4] X. Yu, M.R. Starke, L.M. Tolbert, B. Ozpineci, “Fuel cell power conditioning for electric power applications: a summary”, *IET Electric Power Applications*, Vol. 1, Iss. 5, 2007, 643-656.
- [2.5] R.W. Erickson, D. Maksimovic, “Fundamentals of Power Electronics: Second Edition”, Kluwer Academic Publishers, Janvier 2001.
- [2.6] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, “Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling”, *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [2.7] R. Isermann, “Fault-Diagnosis Applications, Model-based condition monitoring: actuators, drives, machinery, plants, sensors, and fault-tolerant systems”, Springer, 2011.
- [2.8] DOE, “2013 DOE Vehicle Technologies Office Annual Merit Review”, U.S. Department of Energy, May 2013, disponible en ligne: http://energy.gov/sites/prod/files/2014/04/f14/2013_amr_03.pdf
- [2.9] B.R. Lin, J.J. Chen, “Analysis and implementation of a soft-switching converter with high-voltage conversion ratio”, *IET Electric Power Applications*, Vol. 1, Iss. 3, 2008, pp. 386-394.
- [2.10] E.H. Ismail, M.A. Al-Saffar, A.J. Sabzali, A.A. Fardoun, “A Family of Single-Switch PWM Converters With High Step-Up Conversion Ratio”, *IEEE Transaction on Circuits and Systems I: Regular papers*, Vol. 55, Iss. 4, May 2008, pp. 1159-1171.
- [2.11] A.A. Fardoun, E.H. Ismail, “Ultra Step-Up DC-DC Converter With Reduced Switch Stress”, *IEEE Transactions on Industry Applications*, Vol. 46, Iss. 5, 2010, pp. 2025-2034.

Références bibliographiques

- [2.12] B.R. Lin, H.H. Lu, Y.L. Hou, “Single-phase power factor correction circuit with three-level boost converter”, in: *Proceedings of the IEEE International Symposium on Industrial Electronics*, Vol. 2, 1999, pp. 445-450.
- [2.13] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, “Fault tolerant strategy for a photovoltaic DC/DC converter”, *IEEE Transactions on Power Electronics*, Vol. 28, No. 6, 2013, pp. 3008-3018.
- [2.14] E. Jamshidpour, M. Shahbazi, P. Poure, E. Gholipour, S. Saadate, “Fault tolerant operation of single-ended non-isolated DC-DC converters under open and short-circuit switch faults”, in: *Proceedings of 15th European Conference on Power Electronics and Applications (EPE)*, 2013, pp. 1-7.
- [2.15] D. Coutellier, V.G. Agelidis, S. Choi, “Experimental verification of floating-output interleaved-input DC-DC high-gain transformer-less converter topologies”, in: *Proceedings of IEEE Power Electronics Specialists Conference (PESC)*, 2008, pp. 562-568.
- [2.16] B. Vulturescu, A. De Bernardinis, R. Lallemand, G. Coquery, “Traction power converter for PEM fuel cell multi-stack generator used in urban transportation”, in: *Proceedings of IEEE European Conference on Power Electronics and Applications*, 2007, pp. 1-10.
- [2.17] D. Guilbert, A. Gaillard, A. N’Diaye, A. Djerdir, “Comparaison de topologies de convertisseurs DC/DC entrelacées en cas de défauts d’interrupteurs de puissance pour véhicule électrique à pile à combustible”, *La Revue 3E.I.*, n°74, Octobre 2013, pp. 49-57.
- [2.18] P. Thounthong, B. Davat, “Study of a multiphase interleaved step up converter for fuel cell high power applications”, *Energy Conversion and Management*, Vol. 51, Iss. 4, April 2010, pp. 826-832.
- [2.19] H. El Fadil, F. Giri, J.M. Guerrero, “Adaptive sliding mode control of interleaved parallel boost converter for fuel cell energy generation system”, *Mathematics and Computers in Simulation*, Vol. 91, May 2013, pp. 193-210.
- [2.20] N. Benyahia, H. Denoun, A. Badji, M. Zaouia, T. Rekioua, N. Benamrouche, D. Rekioua, “MPPT controller for an interleaved boost dc-dc converter used in fuel cell electric vehicles”, *International Journal of Hydrogen Energy*, 2014, forthcoming.
- [2.21] W. Subsingha, P. Sarakarn, “4 Phase Interleaved DC Boost Converter for PEMFC Applications”, *Procedia Engineering*, Vol. 32, 2012, pp. 1127-1134.
- [2.22] J.C. Hwang, L.H. Chen, S.N. Yeh, “Comprehensive analysis and design of multi-leg fuel cell boost converter”, *Applied Energy*, Vol. 84, Iss. 12, December 2007, pp. 1274-1288.
- [2.23] R. Gules, L.L. Pfitscher, L.C. Franco, “An interleaved boost DC-DC converter with large conversion ratio”, in: *Proceedings of IEEE International Symposium on Industrial Electronics (ISIE’03)*, Vol. 1, 2003, pp. 411-416.
- [2.24] R. Giral, L. Martinez-Solamero, R. Leyva, J. Maixe, “Sliding-mode control of interleaved boost converters”, *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, Vol. 47, Iss. 9, 2000, pp. 1330-1339.
- [2.25] R. Seyezhai, B.L. Mathur, “Design and implementation of interleaved boost converter for fuel cell systems”, *International Journal of Hydrogen Energy*, Vol. 37, Iss. 4, February 2012, pp. 3897-3903.

Références bibliographiques

- [2.26] J.C. Rosas-Caro, J.E. Valdez-Resendiz, J.C. Mayo-Maldonado, R. Salas-Cabrera, J.M. Ramirez-Arredondo, J. Salome-Baylon, “Interleaved Power Converter With Current Ripple Cancellation at a Selectable Duty Cycle”, in: *Proceedings of IEEE Energy Conversion Congress and Exposition (ECCE)*, 2011, pp. 122-126.
- [2.27] O. Hegazy, J. Van Mierlo, P. Lataire, “Analysis, Modeling, and Implementation of a Multidevice Interleaved DC/DC Converter for Fuel Cell Hybrid Electric Vehicles”, *IEEE Transactions on Power Electronics*, Vol. 27, Iss. 11, November 2012, pp. 4445-4458.
- [2.28] J. Ferrieux, F. Forest, “Alimentations à découpage Convertisseurs à résonance: Principes-composants-modélisation”, Paris, France, Dunod, 1999.
- [2.29] J.S. Lai, D.J. Nelson, “Energy Management Power Converters in Hybrid Electric and Fuel Cell Vehicles”, *Proceedings of the IEEE*, Vol. 95, Iss. 4, April 2007, pp. 766-777.
- [2.30] S.S. Saha, “Efficient soft-switched boost converter for fuel cell applications”, *International Journal of Hydrogen Energy*, Vol. 36, Iss. 2, January 2011, pp. 1710-1719.
- [2.31] G. Kovacevic, A. Tenconi, R. Bojoi, “Advanced DC-DC converter for power conditioning in hydrogen fuel cell systems”, *International Journal of Hydrogen Energy*, Vol. 33, Iss. 12, June 2008, pp. 3215-3219.
- [2.32] A.K. Rathore, “Interleaved soft-switched active-clamped L-L type current-fed half-bridge DC-DC converter for fuel cell applications”, *International Journal of Hydrogen Energy*, Vol. 34, Iss. 24, December 2009, pp. 9802-9815.
- [2.33] M. Delshad, H. Farzanehfard, “A new soft switched push pull current fed converter for fuel cell applications”, *Energy Conversion and Management*, Vol. 52, Iss. 2, February 2011, pp. 917-923.
- [2.34] Q. Zhao, F.C. Lee, “High-efficiency, high step-up DC-DC converters”, *IEEE Transactions on Power Electronics*, Vol. 18, Iss. 1, 2003, pp. 65-73.
- [2.35] R.J. Wai, C.Y. Lin, C.C. Chu, “High step-up DC-DC converter for fuel cell generation system”, in: *Proceedings of the 30th Annual Conference of IEEE Industrial Electronics Society (IECON'04)*, 2004, pp. 57-62.

Chapitre 3

- [3.1] R. Isermann, “Fault-Diagnosis Applications, Model-based condition monitoring: actuators, drives, machinery, plants, sensors, and fault-tolerant systems”, Springer, 2011.
- [3.2] E. Jamshidpour, M. Shahbazi, P. Poure, E. Gholipour, S. Saadate, “Fault tolerant operation of single-ended non-isolated DC-DC converters under open and short-circuit switch faults”, in: *Proceedings of 15th European Conference on Power Electronics and Applications (EPE)*, 2013, pp. 1-7.
- [3.3] P. Thounthong, B. Davat, “Study of a multiphase interleaved step-up converter for fuel cell high power applications”, *Energy Conversion and Management*, Vol. 51, Iss. 4, April 2010, pp. 826-832.
- [3.4] S. Hiranuma, T. Takayanagi, N. Hoshi, J. Aruna, M. Cao, “Experimental consideration on DC-DC converter circuits for fuel cell hybrid vehicles”, in: *Proceedings of IEEE International Electric Vehicle Conference (IEVC)*, March 2012, pp. 1-8.

Références bibliographiques

- [3.5] H. Xu, X. Wen, E. Qiao, X. Guo, L. Kong, “High Power Interleaved Boost Converter in Fuel Cell Hybrid Electric Vehicle”, in: *Proceedings of IEEE International Conference on Electric Machines and Drives*, May 2005, pp. 1814-19.
- [3.6] O. Hegazy, J. Van Mierlo, P. Lataire, “Analysis, control and comparison of DC/DC boost converter topologies for fuel cell hybrid electric vehicle applications”, in: *Proceedings of the 2011 -14th European Conference on Power Electronics and Applications (EPE 2011)*, 2011, pp. 1-10.
- [3.7] W. Subsingha, P. Sarakarn, “4 Phase Interleaved DC Boost Converter for PEMFC Applications”, *Procedia Engineering*, Vol. 32, 2012, pp. 1127-1134
- [3.8] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, “Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling”, *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [3.9] M. Uno, K. Tanaka, “Pt/C catalyst degradation in proton exchange membrane fuel cells due to high-frequency potential cycling induced by switching power converters”, *Journal of Power Sources*, Vol. 196, Iss. 23, December 2011, pp. 9884-89.
- [3.10] B. Wahdame, L. Girardot, D. Hissel, F. Harel, X. François, D. Candusso, M.C. Pera, L. Dumercy, “Impact of power converter current ripple on the durability of a fuel cell stack”, in *Proceedings IEEE International Symposium on Industrial Electronics (ISIE'08)*, 2008, pp. 1495-1500.
- [3.11] G. Fontes, C. Turpin, S. Astier, T. Meynard, “Interactions between fuel cell and power converter: Influence of current harmonics on a fuel cell stack”, *IEEE Transactions Power Electronics*, Vol. 22, Iss. 2, 2007, pp. 670-678.
- [3.12] F. Sergi, “PEM fuel cell systems analysis for grid connected applications”, PhD thesis, University of Rome “Tor Vergata”, 2009.
- [3.13] P. Thounthong, B. Davat, S. Raël, P. Sethakul, “Fuel starvation”, *IEEE Industry Applications Magazine*, Vol. 15, Iss. 4, 2009, pp. 52-59.
- [3.14] J.S. Lai, C. Liu, A. Ridenour, “Multiphase soft switched dc/dc converter and active control technique for fuel cell ripple current elimination”, April 14 2009, US Patent 7,518,886.
- [3.15] A. Testa, S. De Caro, D. Caniglia, V. Antonucci, M. Ferraro, F. Sergi, “Compensation of the low frequency current ripple in single phase grid connected fuel cell power systems”, in: *Proceedings of the 13th European Conference on Power Electronics and Applications (EPE'09)*, 2009, pp. 1-10.
- [3.16] R.W. Erickson, D. Maksimovic, “Fundamentals of Power Electronics: Second Edition”, Kluwer Academic Publishers, Janvier 2001.
- [3.17] M. Rylko, B. Lyons, K. Hartnett, J. Hayes, M. Egan, “Magnetic material comparisons for high-current gapped and gapless foil wound inductors in high frequency DC-DC converters”, in: *Proc. 13th IEEE EPE-PEMC*, 2008, pp. 1249-1256.
- [3.18] J. Ferrieux, F. Forest, Alimentations à Découpage Convertisseurs à Résonance: Principes Composants Modélisation. Paris, France: Dunod, 1999.
- [3.19] www.ferroxcube.com

Références bibliographiques

- [3.20] www.elecktrisola.com
- [3.21] T. Lequeu, "Calcul des inductances et des transformateurs", IUT GEII, 2^{ème} année, Option E.E.P, disponible en ligne : <http://www.thierry-lequeu.fr/data/IUT-EDP-CM.pdf>
- [3.22] C.L. Ma, P.O. Lauritzen, "A simple power diode model with forward and reverse recovery", in: *Proceedings of the 22nd Annual IEEE Power Electronics Specialists Conference (PESC'91)*, 1991, pp. 411-415.
- [3.23] M. Kabalo, D. Paire, B. Blunier, D. Bouquain, M. Godoy Simoes, A. Miraoui, "Experimental Validation of High-Voltage-Ratio Low-Input-Current-Ripple converters for Hybrid Fuel Cell Supercapacitors Systems", *IEEE Transactions on Vehicular Technology*, Vol. 61, Iss. 8, October 2012, pp. 3430-3440.
- [3.24] W. Subsingha, P. Sarakarn, "4 Phase Interleaved DC Boost Converter for PEMFC Applications", *Procedia Engineering*, Vol. 32, 2012, pp. 1127-1134.
- [3.25] R. Seyezhai, B.L. Mathur, "Design and implementation of interleaved boost converter for fuel cell systems", *International Journal of Hydrogen Energy*, Vol. 37, Iss. 4, 2012, pp. 3897-3903.
- [3.26] G.Y.Choe, J.S.Kim, H.S Kang and B.K.Lee, "An Optimal Design Methodology of an Interleaved Boost Converter for Fuel Cell Applications", *Journal of Electrical Engineering & Technology*, Vol.5, No.2, 2010, pp. 319-328.
- [3.27] J.B. Benziger, M. Barclay Satterfield, W.H.J. Hogarth, J.P. Nehlsen, I.G. Kevrekidis, "The power performance curve for engineering analysis of fuel cells", *Journal of Power Sources*, Vol. 155, Iss. 6, April 2006, pp. 272-285.
- [3.28] DOE, "2013 DOE Vehicle Technologies Office Annual Merit Review", U.S. Department of Energy, May 2013, disponible en ligne : http://energy.gov/sites/prod/files/2014/04/f14/2013_amr_03.pdf
- [3.29] M. Muenchhof, M. Beck, R. Isermann, "Fault Diagnosis and Fault Tolerance of Drive Systems: Status and Research", *European Journal and Control*, Vol. 15, Iss. 3-4, 2009, pp. 370-388.
- [3.30] Supramaniam Srinivasan, FUEL CELLS: From Fundamentals to Applications, Springer.
- [3.31] A. De Bernardinis, D. Candusso, F. Harel, G. Coquery, "Power Electronics Interface for an Hybrid PEMFC Generating System with Fault Management Strategies for Transportation", in: *Proceedings of European Conference on Power Electronics and Application*, 2009, Barcelona, Spain.
- [3.32] D. Guilbert, A. Gaillard, A. N'Diaye, A. Djerdir, "Energy Efficiency and Fault Tolerance Comparison of DC/DC Converters Topologies for Fuel Cell Electric Vehicles", in: *Proceedings of IEEE Transportation Electrification Conference and Expo (ITEC'13)*, Dearborn, USA, June 2013, pp. 1-7
- [3.33] J.G. Kassakian, M.F. Schlecht, G.C. Verghese, "Principles of power electronics", Addison-Wesley, 1991.

Références bibliographiques

- [3.34] D. Guilbert, “Dimensionnement des composants magnétiques d’un convertisseur DC/DC boost entrelacé tolérant aux défauts pour des applications véhicule électrique à pile à combustible”, in : *Proceedings of Conférence des jeunes chercheurs en génie électrique (JCGE’14)*, 4-5 Juin 2014, Saint-Louis, France.
- [3.35] D. Coutellier, V.G. Agelidis, S. Choi, “Experimental verification of floating-output interleaved-input DC-DC high-gain transformer-less converter topologies”, in: *Proceedings of IEEE Power Electronics Specialists Conference (PESC)*, 2008, pp. 562-568.

Chapitre 4

- [4.1] S. Yang, A. Bryant, P. Mawby, D. Xiang, R. Li, and P. Tavner, “An industry-based survey of reliability in power electronic converters”, *IEEE Trans. Ind. Appl.*, vol. 47, no. 3, May 2011, pp. 1441–1451.
- [4.2] A. Lahyani, P. Venet, G. Grellet, P.J. Viverge, “Failure Prediction of Electrolytic Capacitors During Operation of a Switchmode Power Supply”, *IEEE Transactions on Power Electronics*, Vol. 13, Iss. 6, November 1998, pp. 1199-1207.
- [4.3] Military Handbook 217 F, “Reliability prediction of electronic equipment”, February 1995.
- [4.4] A.M.R. Amaral, A.J.M. Cardoso, “On-line fault detection of aluminium electrolytic capacitors, in step-down DC-DC converters, using input current and output voltage ripple”, *IET Electric Power Applications*, Vol. 5, Iss. 3, March 2012, pp. 315-322.
- [4.5] A.M.R. Amaral, A.J.M. Cardoso, “Use of ESR to Predict Failure of Output Filtering Capacitors in Boost Converters”, in: *Proceedings of IEEE International Symposium on Industrial Electronics*, Vol. 2, May 2004, pp. 1309-1314.
- [4.6] C. Kulkarni, G. Biswas, X. Koutsoukos, J. Celaya, K. Goebel, “Integrated diagnostic/prognostic experimental setup for capacitor degradation and health monitoring”, in: *Proceedings of IEEE AUTESTCON*, 2010, pp. 1-7.
- [4.7] G.M. Buiatti, A.M.R. Amaral, A.J.M. Cardoso, “An Online Technique for Estimating the Parameters of Passive Components in Non-Isolated DC/DC Converters”, in: *Proceedings of the IEEE International Symposium on Industrial Electronics (ISIE’07)*, June 2007, pp. 606-610.
- [4.8] A.M.R. Amaral, A.J.M. Cardoso, “Fault diagnosis on switch-mode power supplies operating in discontinuous mode”, in: *Proceedings of the IEEE Second International Conference on Power Electronics, Machines and Drives (PEMD 2004)*, 2004, pp. 197-202.
- [4.9] R. Isermann, “Fault-Diagnosis Applications, Model-based condition monitoring: actuators, drives, machinery, plants, sensors, and fault-tolerant systems”, Springer, 2011.
- [4.10] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, “Fault tolerant strategy for a photovoltaic DC\DC converter”, *IEEE Transactions on Power Electronics*, Vol. 28, No. 6, 2013, pp. 3008-3018.
- [4.11] X. Pei, S. Nie, Y. Chen, Y. Kang, “Open-Circuit Fault Diagnosis and Fault-Tolerant Strategies for Full-Bridge DC-DC Converters”, *IEEE Transactions Power Electronics*, Vol. 27, No. 5, 2012, pp. 2550-2565.

Références bibliographiques

- [4.12] K. Ambusaidi, V. Pickert, B. Zahawi, “New circuit topology for fault tolerant H-bridge DC-DC converter”, *IEEE Transactions Power Electronics*, Vol. 25, no. 6, 2010, pp. 1509-1516.
- [4.13] M.J. Jung, S.E. Park, S.U. Oh, H.J. Lee, S.J. Seong, “Fault detection and isolation of two DC-DC converters parallel operation with single CT”, in: *Proceedings of IEEE International Symposium on Industrial Electronics*, Vol. 2, 2001, pp. 1060-1065.
- [4.14] E. Jamshidpour, M. Shahbazi, P. Poure, E. Gholipour, S. Saadate, “Fault tolerant operation of single-ended non-isolated DC-DC converters under open and short-circuit switch faults”, in: *Proceedings of the 15th European Conference on Power Electronics and Applications (EPE)*, 2013, pp. 1-7.
- [4.15] X. Pei, S. Nie, Y. Kang, “Switch Short-Circuit Fault Diagnosis and Remedial Strategy for Full-Bridge DC-DC Converters”, *IEEE Transaction on Power Electronics*, forthcoming.
- [4.16] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, “Open-Circuit Fault Diagnosis in Interleaved DC-DC Converters”, *IEEE Transactions on Power Electronics*, 2014, Vol. 29, Iss. 6, pp. 3091-3102.
- [4.17] M. Hadi Hafizi, A. Izadian, “Model-Based Fault Diagnosis of a DC-DC Boost Converter Using Hidden Markov Model”, in: *Proceedings of the IEEE International Conference on Electro/Information Technology (EIT)*, 2013, pp. 1-4.
- [4.18] E. Ribeiro, A.J. Marques Cardoso, C. Boccaletti, “Fault analysis of dual active bridge converters”, in: *Proceedings of 38th Annual Conference on IEEE Industrial Electronics Society*, 2012, pp. 398-403.
- [4.19] T. Park, T. Kim, “Novel fault tolerant power conversion system for hybrid electric vehicles”, in: *Proceedings of IEEE Vehicle Power and Propulsion Conference (VPPC)*, IL, USA, 2011, pp. 1-6.
- [4.20] B. Fatah, Y. Hamed, M. Chokri, H. Naceur, H. Hassan, “Faults detection and isolation for energy management system in electric traction”, in: *Proceedings of International Conference on Electrical Engineering and Software Applications (ICEESA)*, 2013, pp. 1-6.
- [4.21] K. Park, Z. Chen, “Open-Circuit Fault Detection and Tolerant Operation for a Parallel-Connected SAB dc-dc Converter”, in: *Proceedings of the Twenty-Ninth IEEE Applied Power Electronics Conference and Exposition (APEC)*, March 2014, pp. 1966-1972.
- [4.22] M. Shahbazi, E. Jamshidpour, P. Poure, S. Saadate, M. Zolghadri, “Open and Short-Circuit Switch Fault Diagnosis for Non-Isolated DC-DC Converters using Field Programmable Gate Array”, *IEEE Transactions on Industrial Electronics*, Vol. 60, Iss. 9, Sept. 2013, pp. 4136-4146.
- [4.23] V. Choudhary, E. Ledezma, R. Ayyanar, R.M. Button, “Fault tolerant circuit topology and control method for input-series and output-parallel modular DC-DC converters”, *IEEE Transactions Power Electronics*, Vol. 23, No. 1, 2008, pp. 402-411.
- [4.24] S. Nie, X. Pei, Y. Chen, Y. Kang, “Fault Diagnosis of PWM DC-DC Converters Based on Magnetic Component voltages equation”, *IEEE Transactions on Power Electronics*, Vol. 29, Iss. 9, 2014, pp. 4978-4988.

Références bibliographiques

- [4.25] Librairie IEEE Xplore, Octobre 2014, disponible en ligne: <http://ieeexplore.ieee.org/Xplore/home.jsp>.
- [4.26] S. Karimi, A. Gaillard, P. Poure, S. Saadate, "Current Sensor Fault-Tolerant Control for WECS With DFIG", *IEEE Transactions on Industrial Electronics*, Vol. 56, Iss. 11, November 2009, pp. 4660-70.
- [4.27] DOE, "Hydrogen, fuel cells and infrastructure technologies program, multi-year research, development and demonstration plan", U.S. Department of Energy, December 2013, disponible en ligne: http://www1.eere.energy.gov/hydrogenandfuelcells/mypp/pdfs/fuel_cells.pdf
- [4.28] DOE, "DOE Fuel Cell Technologies Program Record", U.S. Department of Energy, September 2012, disponible en ligne: http://www.hydrogen.energy.gov/pdfs/12020_fuel_cell_system_cost_2012.pdf
- [4.29] A. De Bernardinis, D. Candusso, F. Harel, X. François, G. Coquery, "Experiments of a 20 cell PEFC operating under fault conditions with diode by-pass circuit for uninterrupted power delivery", *Energy Conversion and Management*, Vol. 51, Iss. 5, May 2010, pp. 1044-1054.
- [4.30] L. Xu, J. Li, M. Ouyang, J. Hua, X. Li, "Active fault tolerance control system of fuel cell hybrid city bus", *International Journal of Hydrogen Energy*, Vol. 35, Iss. 22, November 2010, pp. 12510-12520.
- [4.31] N. Marx, L. Boulon, F. Gustin, D. Hissel, K. Agbossou, "A review of multi-stack and modular fuel cell systems: Interests, application areas and on-going research activities", *International Journal of Hydrogen Energy*, Vol. 39, Iss. 23, August 2014, pp. 12101-12111.
- [4.32] L.A.M. Riascos, F.G. Cozman, P.E. Miyagi, M.G. Simoes, "Bayesian Network Supervision on Fault Tolerant Fuel Cells", in: *Proceedings of 41st IAS Annual Meeting of Industry Applications Conference*, 2006, pp. 1059-1066.
- [4.33] Z. Feng, Z. Zhong, "A Systematic Approach of Improving a Fault Tolerant Fuel Cell Bus Powertrain Safety level", in: *Proceedings of IEEE International Conference on Vehicular Electronics and Safety (ICVES)*, 2006, pp. 73-77.
- [4.34] V. Puig, A. Rosich, C. Ocampo-Martinez, R. Sarrate, "Fault-tolerant explicit MPC of PEM fuel cells", in: *Proceedings of the 46th IEEE Conference on Decision and Control*, 2007, pp. 2657-2662.
- [4.35] A. De Bernardinis, G. Coquery, "First Approach for a Fault Tolerant Power Converter Interface for Multi-Stack PEM Fuel Cell Generator in Transportation Systems", in: *Proceedings of 13th Power Electronics and Motion Control Conference*, 2008, pp. 2192-2199.
- [4.36] L. Palma, P.N. Enjeti, "A Modular Fuel Cell, Modular DC-DC Converter Concept for High Performance and Enhanced reliability", *IEEE Transactions on Power Electronics*, Vol. 24, Iss. 6, June 2009, pp. 1437-1443.

Références bibliographiques

- [4.37] Y. Sun, S. Ghantasala, N.H. El-Farra, “Monitoring and Fault-Tolerant Control of Distributed Power Generation: Application to Solid Oxide Fuel Cells”, in: *Proceedings of American Control Conference (ACC)*, 2010, pp. 448-453.
- [4.38] N. Yousfi Steiner, D. Hissel, Ph. Moçotéguy, D. Candusso, “Diagnosis of polymer electrolyte fuel cells failure modes (flooding and drying out) by neural networks modeling”, *International Journal of Hydrogen Energy*, Vol. 36, Iss. 4, February 2011, pp. 3067-3075.
- [4.39] D. Candusso, E. Rullière, I. Valero, “A fuel cell hybrid power source for a small electric vehicle”, *Journal of renewable energy sources*, 2001, pp. 85-92.
- [4.40] D. Guilbert, A. Gaillard, A. N’Diaye, A. Djerdir, “Diagnostic de défauts d’un convertisseur DC/DC boost entrelacé pour véhicules électriques à pile à combustible”, in : *proceedings of Symposium de Genie Electrique (SGE) : EF-EPF-MGE 2014*, 8-10 Juillet 2014, ENS Cachan, pp. 1-10.
- [4.41] J.S. Lai, C. Liu, A. Ridenour, “Multiphase soft switched dc/dc converter and active control technique for fuel cell ripple current elimination”, April 14 2009, US Patent 7,518,886.
- [4.42] A. Testa, S. De Caro, D. Caniglia, V. Antonucci, M. Ferraro, F. Sergi, “Compensation of the low frequency current ripple in single phase grid connected fuel cell power systems”, in: *Proceedings of the 13th European Conference on Power Electronics and Applications (EPE’09)*, 2009, pp. 1-10.
- [4.43] B. Wahdame, L. Girardot, D. Hissel, F. Harel, X. François, D. Candusso, M.C. Pera, L. Dumercy, “Impact of power converter current ripple on the durability of a fuel cell stack”, in *Proceedings of IEEE International Symposium on Industrial Electronics (ISIE’08)*, 2008, pp. 1495-1500.
- [4.44] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, “Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling”, *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [4.45] T. Lequeu, “Calcul des inductances et des transformateurs”, IUT GEII, 2^{ème} année, Option E.E.P, disponible en ligne : <http://www.thierry-lequeu.fr/data/IUT-EDP-CM.pdf>
- [4.46] B. Multon, “Composants passifs (magnétiques et capacitifs) de l’électronique de puissance”, ENS Cachan, disponible en ligne : http://www.geea.org/IMG/pdf/ComposantsPassifs_Multon.pdf

Chapitre 5

- [5.1] T. Park, T. Kim, “Novel fault tolerant power conversion system for hybrid electric vehicles”, in: *Proceedings of IEEE Vehicle Power and Propulsion Conference (VPPC)*, IL, USA, 2011, pp. 1-6.
- [5.2] M. Shahbazi, E. Jamshidpour, P. Poure, S. Saadate, M. Zolghadri, “Open and Short-Circuit Switch Fault Diagnosis for Non-Isolated DC-DC Converters using Field Programmable

Références bibliographiques

Gate Array”, *IEEE Transactions on Industrial Electronics*, Vol. 60, Iss. 9, Sept. 2013, pp. 4136-4146.

- [5.3] E. Jamshidpour, M. Shahbazi, P. Poure, E. Gholipour, S. Saadate, “Fault tolerant operation of single-ended non-isolated DC-DC converters under open and short-circuit switch faults”, in: *Proceedings of the 15th European Conference on Power Electronics and Applications (EPE)*, 2013, pp. 1-7.

Chapitre 6

- [6.1] M. Schenck, K. Stanton, J.S. Lai, “Fuel cell and power conditioning system interactions”, in: *Proceedings of IEEE Applied Power Electronics Conference*, Austin, TX, March 2005, pp. 114-120.
- [6.2] W. Shireen, R.A. Kulkarni, M. Arefeen, “Analysis and minimization of input ripple current in PWM inverters for designing reliable fuel cell power systems”, *Journal of Power Sources*, Vol. 156, Iss. 2, June 2006, pp. 448-454.
- [6.3] O.V. Thorsen, M. Dalva, “Interaction of system parameters on AC motor transients in PWM inverter drives”, in *IEEE International Electrical Machines and Drives Conference (IEMDC)*, 2001, pp. 300-303.
- [6.4] A. Boglietti, P. Ferraris, M. Lazzari, M. Pastorelli, “Influence of the inverter characteristics on the iron losses in PWM inverter-fed induction motors”, *IEEE Transactions on Industry Applications*, Vol. 32, Iss. 5, 1996, pp. 1190-1194.
- [6.5] J. Han, R. Liu, X. Ma, “Research of the influence of different PWM inverters on the eddy current losses on induction motors”, *International Conference on Electrical Machines and Systems (ICEMS)*, 2011, pp. 1-6.
- [6.6] K.H. Kim, D.U. Choi, B.G. Gu, I.S. Jung, “Fault model and Performance evaluation of an inverter-fed permanent magnet synchronous motor under winding shorted turn and inverter switch open”, *IET Electric Power Applications*, Vol. 4, Iss. 4, April 2010, pp. 214-225.
- [6.7] G. Fontes, C. Turpin, S. Astier, T. Meynard, “Interactions between fuel cell and power converter: Influence of current harmonics on a fuel cell stack”, *IEEE Transactions Power Electronics*, Vol. 22, Iss. 2, 2007, pp. 670-678.
- [6.8] C. Liu, A. Ridenour, J. Lai, “Modeling and Control of a Novel Six-Leg Three-Phase High-Power Converter for Low Voltage Fuel Cell Applications”, *IEEE Transactions on Power Electronics*, Vol. 21, Iss. 5, 2006, pp. 1292-1300.
- [6.9] L. Palma, M. Harfman-Todorovic, P. Enjeti, S. Choi, “Analysis of DC-DC Converter Stability in Fuel Cell Powered Portable Electronic Systems”, in *Proc. IEEE Power Electronics Specialists Conference (PESC’06)*, 2006, pp. 1-6.
- [6.10] M. Harfman Todorovic, L. Palma, M. Chellappan, P. Enjeti, “Design considerations for fuel cell powered UPS”, in *Proc. Applied Power Electronics conference and Exposition (APEC)*, 2008, pp. 1984-1990.
- [6.11] D.D. Marquezini, D.B. Ramos, R.Q. Machado, F.A. Farret, “Interaction between proton exchange fuel cells and power converters for AC integration”, *IET Renewable Power Generation*, Vol. 2, Iss. 3, 2008, pp. 151-161.

Références bibliographiques

- [6.12] S. Jemei, F. Harel, X. François, D. Candusso, D. Hissel, M.C. Pera, J.M. Kauffmann, “PEM Fuel Cell Modelization Including Durability Considerations”, in *Proceedings IEEE ISIE 2005*, 2005, pp. 833-838.
- [6.13] W. Choi, P.N. Enjeti, J.W. Howze, “Development of an equivalent circuit model of a fuel cell to evaluate the effects of inverter ripple current”, *Journal of Power Sources*, Vol. 158, Iss. 2, 2007, pp. 670-678.
- [6.14] R. Ferrero, M. Marracci, B. Tellini, “Impedance Spectroscopy on a Single PEM Fuel Cell, for the Evaluation of Current Ripple Effects”, in *Proceedings IEEE International Instrumentation and Measurement Technology Conference (IIMTC)*, May 2012, pp. 52-56.
- [6.15] R.S. Gemmen, “Analysis for the effect of inverter ripple current on fuel cell operating condition”, *J. Fluids Eng*, Vol. 125, Iss. 3, 2003, pp. 576-585.
- [6.16] J.H. Kim, M.H. Jang, J.S. Choe, D.Y. Kim, Y.S. Tak, B.H. Cho, “An Experimental analysis of the Ripple Current Applied Variable Frequency Characteristic in a Polymer Electrolyte Membrane Fuel Cell”, *Journal of Power Electronics*, Vol. 11, Iss. 1, January 2011, pp. 82-89.
- [6.17] M. Uno, K. Tanaka, “Pt/C catalyst degradation in proton exchange membrane fuel cells due to high-frequency potential cycling induced by switching power converters”, *Journal of Power Sources*, Vol. 196, Iss. 23, December 2011, pp. 9884-89.
- [6.18] F. Sergi, “PEM fuel cell systems analysis for grid connected applications”, PhD thesis, University of Rome “Tor Vergata”, 2009.
- [6.19] B. Wahdame, L. Girardot, D. Hissel, F. Harel, X. François, D. Candusso, M.C. Pera, L. Dumercy, “Impact of power converter current ripple on the durability of a fuel cell stack”, in *Proceedings IEEE International Symposium on Industrial Electronics (ISIE'08)*, 2008, pp. 1495-1500.
- [6.20] M. Gerard, J.P. Poirot-Crouzevier, D. Hissel, M.C. Pera, “Ripple Current Effects on PEMFC Aging Test by Experimental and Modeling”, *Journal of Fuel Cell Science and Technology*, Vol. 8, April 2011, pp. 1-5.
- [6.21] O. Rallieres, “Modelisation et caractérisation de Piles à Combustible et Electrolyseurs PEM”, PhD thesis, Université de Toulouse”, Novembre 2011.
- [6.22] F. Barbir, “PEM Fuel Cells: Theory and Practice”, Elsevier Academic Press, 2005.
- [6.23] C. Wang, M.H. Nehrir, S.R. Shaw, “Dynamic Models and Model Validation for PEM Fuel Cells Using Electrical Circuits”, *IEEE Transaction on Energy Conversion*, Vol. 20, Iss. 2, June 2005, pp. 442-451.
- [6.24] A. De Bernardis, D. Candusso, F. Harel, G. Coquery, “Power Electronics Interface for an Hybrid PEMFC Generating System with Fault Management Strategies for Transportation”, in: *Proceedings of European Conference on Power Electronics and Application*, 2009, Barcelona, Spain.

Résumé

Ces dernières années, la fiabilité et la continuité de service des chaînes de traction sont devenus des défis majeurs afin que les véhicules électriques puissent accéder au marché grand public de l'automobile. En effet, la présence de défauts dans les chaînes de traction peut conduire à des dysfonctionnements dans les véhicules et ainsi réduire ses performances par rapport aux véhicules conventionnels. Dans l'hypothèse où des défauts électriques se produisaient, les chaînes de traction des véhicules électriques à pile à combustible devraient inclure des topologies et/ou contrôles tolérants aux défauts pour les différents convertisseurs DC/DC et DC/AC. Dans le cadre de ce travail de recherche, un focus est fait sur le convertisseur DC/DC associé à la pile à combustible de la chaîne de traction. Ce dernier doit répondre aux problématiques majeures des applications véhicule électrique à pile à combustible à savoir : faible masse et petit volume, haute efficacité énergétique, réduction de l'ondulation de courant d'entrée et fiabilité. A la base d'une recherche bibliographique poussée sur les structures non-isolées et isolées appropriées pour des applications PàC, une topologie de convertisseur DC/DC entrelacé a été choisie permettant de respecter les contraintes des véhicules électriques à pile à combustible.

Ce travail de thèse a ensuite consisté à dimensionner et contrôler la structure de convertisseur DC/DC tolérante aux défauts choisie pour les véhicules à PàC. Des algorithmes de gestion des modes dégradés de ce convertisseur ont été développés et implémentés expérimentalement. A ce titre, l'interaction PàC-convertisseur DC/DC a été étudiée. Une approche théorique, de simulation et expérimentale a été mise en œuvre pour mener à bien ce travail.

Mots-clefs : Véhicule électrique, convertisseur DC/DC, tolérance aux défauts, détection de défauts, contrôle tolérant aux défauts, optimisation.

Abstract

Over the last years, reliability and continuity of service of powertrains have become major challenge so that the fuel cell electric vehicles (FCEV) can access to to the mass automotive market. Indeed, the presence of faults in power trains can lead up to malfunctions in the vehicle and consequently reduce its performances compared with conventional vehicles. In the case of electrical faults, power trains of FCEV have to include fault tolerant topology and/or control for the different DC/DC and DC/AC converters. Within the framework of this research work, the study is focused on DC/DC converter combined with a Proton Exchange Membrane Fuel Cell (PEMFC). The DC/DC converter must respond to challenging issues in FCEV applications such as: low weight and small volume, high energy efficiency, fuel cell current ripple reduction and reliability. Basing on a thorough bibliographical study on non-isolated and isolated DC/DC converter topologies, an interleaved DC/DC boost converter has been chosen meeting the FCEV requirements.

The purpose of this thesis has then consisted in sizing and controlling the chosen fault-tolerant DC/DC converter topology for FCEVs. Algorithms for degraded mode management of this converter have been developed and implemented experimentally. As such, the interaction between PEMFC and interleaved DC/DC boost converter has been investigated. A theoretical approach, simulation and experimental results have been carried out to complete this work.

Keywords: Electric vehicle, DC/DC converter, fault tolerance, fault detection, fault-tolerant control, optimization.

The logo for SPIM (École doctorale SPIM) features a blue horizontal bar on the left, followed by the letters 'S', 'P', 'I', and 'M' in a large, white, sans-serif font.

■ École doctorale SPIM - Université de Technologie Belfort-Montbéliard

F - 90010 Belfort Cedex ■ tél. +33 (0)3 84 58 31 39

■ ed-spim@univ-fcomte.fr ■ www.ed-spim.univ-fcomte.fr

