3D Monolithic Integration : performance, Power and Area Evaluation for 14nm and beyond - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2017

3D Monolithic Integration : performance, Power and Area Evaluation for 14nm and beyond

Intégration monolithique en 3D : étude du potentiel en termes de consommation, performance et surface pour le nœud technologique 14nm et au-delà

Résumé

3DVLSI integration, also known as monolithic or sequential integration is presented and evaluated in this thesis as a potential contender to continue the scaling for CMOS logic circuits. The main advantage of this technology compared to the already existing 3D parallel integration is its high alignment among tiers, enabling small size and pitch with the inter-tier contacts (3DCO). Another great 3DVLSI feature is its improved capability to place and route circuits, compared to the planar approach: the interconnections can be shorter as the design has an additional degree of freedom in the Z direction. For instance, long wires in planar circuits can cut thanks to 3DCO contacts, lowering the interconnection parasitic elements and speeding up the circuit as well as reducing the power. In this framework, the thesis has been divided into two parts: the first part is dedicated to the evaluation of Performance, Power and Area (PPA) of 3D circuits and gives design guidelines. The second part treats the variability in 3D circuits by using a 3D unified statistical model and propose an approach for the multi-tier variability.
L'intégration 3DVLSI, également connue sous le nom d'intégration monolithique ou séquentielle, est présentée et évaluée dans cette thèse comme une alternative à la réduction du nœud technologique des circuits logiques CMOS. L’avantage principal de cette technologie par rapport à l'intégration parallèle 3D, déjà existante, est l'alignement précis entre les niveaux, ce qui permet des contacts 3D réduits et plus proches. Un autre avantage, extrêmement favorable à l’approche 3DVLSI, est l’amélioration du placement et du routage par rapport aux circuits planaires, notamment parce qu’elle permet des interconnexions plus courtes et qu’elle offre a un degré de liberté supplémentaire dans la direction Z pour la conception. Par exemple, les fils les plus longs dans les circuits planaires peuvent ainsi être réduits grâce aux contacts 3DCO, en diminuant les éléments parasites d'interconnexion. Il est ainsi possible d’augmenter la vitesse du circuit et de réduire la puissance électrique. Dans ce contexte, la thèse a été divisée en deux parties. La première partie traite de l’évaluation de la Consommation, des Performances et de la Surface (CPS) et donne des recommandations pour la conception des circuits 3D. La deuxième partie traite la variabilité des circuits 3D en utilisant un modèle statistique unifié, et en proposant une approche pour la variabilité des circuits multi-niveaux.
Fichier principal
Vignette du fichier
AYRES_DE_SOUSA_2017_diffusion.pdf (11.31 Mo) Télécharger le fichier
Origine : Version validée par le jury (STAR)

Dates et versions

tel-01726290 , version 1 (08-03-2018)

Identifiants

  • HAL Id : tel-01726290 , version 1

Citer

Alexandre Ayres de Sousa. 3D Monolithic Integration : performance, Power and Area Evaluation for 14nm and beyond. Micro and nanotechnologies/Microelectronics. Université Grenoble Alpes, 2017. English. ⟨NNT : 2017GREAT065⟩. ⟨tel-01726290⟩
407 Consultations
805 Téléchargements

Partager

Gmail Facebook X LinkedIn More