



HAL
open science

Nouvelle architecture d'amplificateur de puissance fonctionnant en commutation

Anthony Disserand

► **To cite this version:**

Anthony Disserand. Nouvelle architecture d'amplificateur de puissance fonctionnant en commutation. Electronique. Université de Limoges, 2017. Français. NNT : 2017LIMO0107 . tel-01740302

HAL Id: tel-01740302

<https://theses.hal.science/tel-01740302v1>

Submitted on 21 Mar 2018

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

Université de Limoges - Faculté des Sciences et Techniques
Ecole Doctorale n° 521 : Sciences et Ingénierie pour l'Information
XLIM - CCSNL, UMR CNRS 7252

THESE

Pour obtenir le grade de

Docteur de l'Université de Limoges

Spécialité : "Electronique des Hautes Fréquences, Photonique et
Systèmes"

Présentée et soutenue publiquement par

Anthony Disserand

le 15 décembre 2017

**Nouvelle architecture d'amplificateur de
puissance fonctionnant en commutation.**

Directeurs de thèse : **Raymond Quéré, Philippe Bouysse et Audrey Martin**

Jury :

Jean-Christophe Nallatamby,	Professeur, XLIM, Université de Limoges	Président du jury
Jean-Claude De Jaeger,	Professeur, IEMN, Université de Lille	Rapporteur
Nathalie Deltimple,	MCF-HDR, IMS, Université de Bordeaux	Rapporteur
Olivier Jardel,	Ingénieur Thales Alenia Space	Examineur
Luc Lapierre,	Ingénieur CNES	Examineur
Audrey Martin,	MCF, XLIM, Université de Limoges	Examineur
Raymond Quéré,	Professeur, XLIM, Université de Limoges	Examineur
Christophe Auvinet,	Ingénieur UMS	Invité
Philippe Bouysse,	MCF, XLIM, Université de Limoges	Invité
Benoît Lefebvre,	Ingénieur Thales Alenia Space	Invité



Droits d'auteurs / Copyright



Cette création est mise à disposition selon le Contrat : « Paternité - Pas d'Utilisation Commerciale - Pas de modification 3.0 France » disponible en ligne à l'adresse suivante : <http://creativecommons.org/licenses/by-nc-nd/3.0/fr/>.

This work is licensed under the Creative Commons Attribution - Pas d'Utilisation Commerciale - Pas de Modification 3.0 France License. To view a copy of this license, visit <http://creativecommons.org/licenses/by-nc-nd/3.0/fr/> or send a letter to Creative Commons, PO Box 1866, Mountain View, CA 94042, USA.

« Dès lors qu'on sépare entièrement une idée de sa base dans l'expérience réelle, il n'est pas difficile d'établir un lien entre elle et presque n'importe quelle autre idée. »

La crise de la culture — Hannah Arendt

*A ma famille,
mes parents, mon frère,
ma femme et mon futur fils.*

Remerciements

Je tiens tout d'abord à remercier messieurs Bernard Jarry et Dominique Baillargeat pour m'avoir permis d'effectuer mes trois années de doctorat au sein de l'équipe CCSNL du laboratoire XLIM.

Mes remerciements vont à M. Jean-Christophe Nallatamby pour avoir accepté de présider cette soutenance de thèse.

Je voudrais également exprimer mes remerciements à M. Jean-Claude De Jaeger, professeur à l'Université de Lille et Mme Nathalie Deltimple, maître de conférence HDR à l'Université de Bordeaux pour avoir accepté d'être rapporteurs de ce travail et pour avoir consacré du temps à lire mes travaux.

J'adresse également mes remerciements à messieurs Luc Lapierre (CNES), Olivier Jardel et Benoît Lefebvre (Thales Alenia Space) qui ont suivi mes travaux de thèse et qui ont pris part au jury en qualité d'examineurs et invités.

J'exprime également ma reconnaissance à Christophe Auvinet, Guillaume Callet, Philippe Auxéméry, Marc Camiade et Jean-Pierre Viaud de la société UMS (United Monolithic Semiconductors) pour m'avoir permis de réaliser des circuits intégrés MMIC.

Je souhaite plus personnellement remercier Raymond Quéré, Philippe Bouysse et Audrey Martin, co-directeurs de cette thèse, pour avoir dirigé mes travaux. Je les remercie vivement pour leur confiance, leur disponibilité et pour les échanges qui m'ont permis de progresser.

Le cadre de ma thèse m'a été particulièrement favorable, tant à Brive qu'à Limoges, c'est pourquoi je souhaite remercier le personnel de chacun de ces établissements dans lequel j'ai séjourné. Tout particulièrement Michel Prigent, Jean-Michel Nébus, Pierre Médrel et Jean-Christophe Nallatamby pour leur sympathie et leur participation à mes réflexions. Je remercie également Edson Martinod qui m'a gentiment prêté sans sourciller son matériel de mesure.

Je souhaite aussi remercier les deux secrétaires du département, Marie Célérier et Marie-Claude Lerouge qui ont oeuvré pour que tout au long de ma thèse je n'ai pas à me soucier de l'administration. J'espère également avoir été un bon facteur lors de mes déplacements Brive \Leftrightarrow Limoges.

Mes remerciements vont également à l'ensemble du personnel du laboratoire qui m'ont permis d'avancer (Sylvain, Tibault, Damien, Clément, Cyril et Sébastien), ainsi qu'à l'équipe pédagogique de l'IUT GEII de Brive et du personnel qui a contribué de près ou de loin à mon doctorat, notamment Olivier Halluin et Joël Andrieu pour m'avoir donné l'opportunité de participer à des activités d'enseignement.

J'ai également une pensée pour les doctorants avec qui j'ai passé ces trois ans entre Brive (Fred et puïk-puïk, Julien, Romain, Frank, Nanda, Vincent, Ahmad, Karim et son fromage blanc, Gwenn, Houda, ...) et Limoges (Abhijeet, Sylvain et ses 22h de présence journalière, Arnaud, Alexi, Wafa et les paris Caf', ...).

Ma dernière pensée va à mes parents, ma femme et mes amis qui m'ont tous suivis et soutenus tout au cours de ces trois années de doctorat.

Table des matières

Liste des figures	xii
Liste des tableaux	xix
Introduction générale	1
Chapitre I Circuits en commutation pour l'amplification de puissance	5
1 Génération de puissance pour les télécommunications RF	6
1.1 Chaîne d'émission radiofréquence	6
1.1.1 Impact des modulations sur les amplificateurs	8
1.2 Les transistors HEMT en technologie GaN	12
1.2.1 Le transistor HEMT	13
1.2.2 La technologie GaN	14
1.2.3 Modèle électrique d'un transistor HEMT GaN	15
1.3 Le HEMT GaN en commutation	16
2 Amplification de puissance à haut rendement	16
2.1 Les Amplificateurs Classe E	17
2.2 Les Amplificateurs Classe D	20
2.2.1 Classe D tension	21
2.2.2 Classe D courant	24
3 Architectures d'amplificateurs mettant en œuvre la modulation de polarisation	26
3.1 Envelope Elimination and Restoration	27
3.2 Envelope Tracking	28
4 Modulateurs de polarisation	31
4.1 Convertisseurs dc-dc	31
4.1.1 Buck	31
4.1.2 Boost	34
4.2 Commande des commutateurs de puissance	36
4.3 Hybrid Switching Amplifier (HSA)	38
5 Conclusion	39
Chapitre II De la cellule de commutation aux commutateurs de puissance	41
1 Introduction	42
2 Cellule de Commutation initiale	42
2.0.1 État ON	43
2.0.2 État OFF	43
2.0.3 Conclusion	44
3 Cellule de Commutation à trois transistors	44

3.1	État ON	45
3.2	État OFF	46
3.3	Minimisation des pertes relatives à l'état OFF	48
4	Mise en œuvre du commutateur à deux états hybride	50
4.1	Simulations	50
4.2	Mesures	50
5	Mise en œuvre d'un commutateur à deux états intégré	53
5.1	De l'hybride à l'intégré	53
5.2	Conception des motifs de tests MMIC	54
5.2.1	Cellule de commutation 4.4mm	55
5.3	Mesure de la cellule de commutation 4.4mm	57
6	Mise en œuvre d'un commutateur à quatre états	61
6.1	Mesures du commutateur à quatre états	62
6.2	conclusion	65
7	Cellule de commutation isolée	65
7.1	État ON	66
7.2	État OFF	67
7.3	Conception de la cellule de test isolée	68
7.4	Mesure de la cellule de commutation isolée à base de transistors 10x300 μ m	69
8	Circuits de commutation multi-niveaux	72
8.1	Commutateur trois niveaux	72
8.2	Mesure du commutateur trois niveaux	74
9	Conclusion	75
10	Perspectives des commutateurs de puissance	76
10.1	Possibilité d'implémenter une commande positive	76
10.2	Amélioration de l'isolation des cellules multi-niveaux	77

Chapitre III Conception de modulateurs de polarisation : Exemples d'applications RF

		79
1	Introduction	80
2	Modulateurs de polarisations appliqués à l'Enveloppe Tracking	80
2.1	Banc de mesure d'enveloppe	80
2.1.1	Description de l'amplificateur de puissance	80
2.1.2	Le banc de mesure d'enveloppe	82
2.1.3	Signaux modulés utilisés expérimentalement	84
2.1.4	Mesures de l'amplificateur avec des signaux modulés	85
2.2	Implémentation de l'Enveloppe Tracking Continu (ETC)	86
2.2.1	Le modulateur de polarisation continue	86
2.2.2	Mesure d'ETC basée sur un modulateur hybride	88
2.3	Implémentation de l'Enveloppe Tracking Discret (ETD)	91
2.3.1	Mesure d'ETD avec un modulateur de polarisation hybride	91
2.4	Synthèse & Conclusion	94
3	Modulateur vectoriel de puissance	96
3.1	Modulateur Vectoriel de Puissance (VPM)	96
3.2	Mise en œuvre expérimentale	98
3.3	Résultats et perspectives	99

Chapitre IV	Application à l'amplification de puissance en commutation	101
1	Introduction	102
2	Circuit en demi-pont	102
2.1	Description	102
2.2	Caractérisation du circuit demi-pont	104
3	Amplificateur de puissance classe D	106
3.1	Principe de fonctionnement d'amplificateur de puissance classe D	107
3.2	Implémentation du pont en H	109
3.3	Réalisation et mesures de l'amplificateur pont en H	111
3.3.1	Description de la puce MMIC	111
3.3.2	Mesures sur charge résistive	113
3.4	Problématique de l'isolation des commutateurs flottants	115
3.5	Mise en œuvre du pont en H à base de commutateurs isolés	116
4	Conclusion et perspectives	117
4.1	Conclusion	117
4.2	Perspectives	118
	Conclusion générale	122
	Annexe A Rendement des commutateurs de puissance	127
1	Rendements du commutateur seul	128
1.1	Courants et tensions lors des états ON et OFF	128
1.2	Courant moyen et tension efficace	128
1.3	Rendement, première approche	128
1.4	Rendement, seconde approche	129
2	Rendement du commutateur à diodes	130
2.1	Calculs des états ON et OFF	130
2.2	Rendement	130
3	Rendement du commutateur isolé	132
3.1	Calculs des états ON et OFF	132
3.2	Rendement	133
4	Fonctionnement dans le cas de la mise en parallèle de cellules isolées	134
4.1	Celles-ci sont allumées chacune leurs tours (jamais en même temps)	134
4.2	Cas particulier de deux commutateurs isolés ON en même temps	135
	Annexe B Courants et tensions des commutateurs de puissance à l'état OFF	137
1	Cas générique du commutateur non-isolé	138
2	Autres formats de commutateurs	140
	Annexe C Rendement de l'amplificateur classe D demi-pont	141
1	Schémas équivalents	142
2	Puissances consommées et délivrées	142
2.1	Etat ON	142
2.2	Etat OFF	142
3	Rendement	142
	Annexe D Rendement de l'amplificateur classe D pont complet	145

1	Architecture du PA	146
2	Configurations du PA	147
2.1	Configuration A	147
2.2	Configuration B	147
2.3	Configuration C	148
2.4	Configuration D	148
3	Rendement global du PA	148
Bibliographie		151

Table des figures

I.1	Synoptique d'une chaine de transmission RF.	6
I.2	Représentation des différents types de modulation analogiques.	7
I.3	Exemple de constellation dans le cas d'une modulation QAM16 (S : Amplitude du symbole et ψ : Phase du symbole).	7
I.4	Exemples de constellations courantes.	7
I.5	Exemple de modulation et illustration des grandeurs significatives.	8
I.6	Illustration du recul en puissance et impact du décalage de la PDF sur le rendement des PA.	9
I.7	Représentation symbolique des différents indicateurs de linéarités (EVM et ACPR).	10
I.8	Illustration de l'intermodulation jusqu'à l'ordre 7 (l'ordre des raies est noté au-dessus de celles-ci).	11
I.9	Illustration du bilan de puissance en lien avec un système (Amplificateur de puissance).	11
I.10	Empilement des couches de semi-conducteurs permettant le fonctionnement des transistors HEMTs. Le substrat est souvent choisi en fonction de ses propriétés thermiques et de son cout.	13
I.11	Caractéristique en courant et tension d'un transistor HEMT normally-on.	14
I.12	Comparaison des différents matériaux utilisés pour la réalisation de transistor à l'aide de la Figure de mérite de Johnson. Toutes les valeurs sont normalisées vis-à-vis du diamant.	14
I.13	Modèle générique de transistors HEMT incluant la source de courant, les éléments passifs non linéaires intrinsèques et les modèles équivalents des accès extrinsèques [1].	15
I.14	Réseaux I(V) d'un transistor et zones de fonctionnement saturé/bloqué.	16
I.15	Topologie d'amplificateurs de puissance fonctionnant en classe E avec une capacité de shunt.	17
I.16	Courbes de tension, courant et cycle de charge de l'amplificateur classe E idéal chargé par une capacité parallèle de $90pF$ à $700MHz$	19
I.17	Représentation de la tension aux bornes du transistor, et des modifications qui lui sont imposées lors de la variation des différents éléments du circuit de charge.	20
I.18	Schémas simplifiés des classes D modes tension et courant.	21
I.19	Schémas équivalents de l'amplificateur classe D mode tension.	22
I.20	Schémas équivalents de l'amplificateur classe D lors de ses états <i>on</i> et <i>off</i>	23
I.21	Classe D mode courant avec les différentes tensions et différents courants mis en jeux.	25

I.22	Illustration des pertes lors de l'utilisation d'un amplificateur avec une polarisation fixe.	27
I.23	Illustration des pertes lors de l'utilisation d'un amplificateur avec une polarisation modulée.	27
I.24	Synoptique de la méthode de Kahn (EER).	28
I.25	Impact du changement de polarisation sur la droite de charge d'un amplificateur classe B.	29
I.26	Synoptique de la méthode d'enveloppe tracking de drain.	29
I.27	Illustration de loi de commandes discrètes pour gain constant et rendement maximum.	30
I.28	Schémas d'un convertisseur DC-DC Buck.	32
I.29	schémas d'un convertisseur DC-DC Buck à l'état ON (a) et OFF (b).	32
I.30	Schémas d'un convertisseur DC-DC Buck présentant les principaux éléments parasites.	33
I.31	Schémas d'un convertisseur DC-DC Boost.	34
I.32	schémas d'un convertisseur DC-DC boost à l'état OFF (a) et ON (b).	34
I.33	Fonction de transfert du convertisseur boost en fonction du rapport cyclique de la commande.	35
I.34	Schémas associés au calcul du rendement global de l'architecture boost.	36
I.35	Commande des commutateurs boost utilisés en basses fréquences.	36
I.36	Commande des commutateurs buck utilisés en basses fréquences.	37
I.37	Commande des commutateurs buck basée sur des transistors normally-off en commutation.	37
I.38	schémas équivalents à l'état ON (a) et OFF (b) du circuit de commande basé sur des transistors normally-off en commutation.	38
I.39	Architecture du convertisseur de tension hybride.	39
II.1	Schéma de principe de la cellule de commutation : première version [2].	43
II.2	Illustration de l'auto polarisation du transistor T_1 lors de l'état OFF.	43
II.3	Schéma du commutateur développé à Xlim.	44
II.4	Schéma équivalent de la cellule à l'état ON.	45
II.5	Rendement ON maximum de la cellule de commutation en fonction de la dimension du transistor de puissance ($R_L = 50\Omega$ et $R_{onT_1} = 4.5\Omega$).	46
II.6	Cycle de charge et points de fonctionnement simulés du transistor de puissance pour différentes valeurs de charges ($n=8$).	46
II.7	Schéma équivalent de la cellule lors de l'état OFF.	47
II.8	Auto-polarisation de l'état OFF de la cellule de commutation.	47
II.9	Cellule avec optimisation du rendement à l'état OFF.	49
II.10	Rendement moyen théorique et simulé du commutateur en fonction de V_{SS} pour différentes valeurs de rapport cyclique α ($V_{D_1} = V_{D_2} = 1V$, $R_{T_{1ON}} = 0.375\Omega$, $R_L = 50\Omega$, $V_{DD} = 50V$, $R_a = 100\Omega$, $V_p = 3.2V$).	50
II.11	Résultats d'une simulation temporelle du modèle complet à 50MHz de fréquence de commutation pour des tensions $V_{SS} = 15V$ et $V_{DD} = 45V$. La charge R_L est égale à 50Ω , le rapport cyclique est de 50% (b).	51
II.12	Photographie du commutateur deux états (a) et synoptique du banc de mesure (b).	51

II.13	Mesure de la tension de sortie du commutateur deux états à 50MHz (a) et 100MHz(b), pour une tension $V_{DD} = 40V$ et une tension $V_{SS} = 10V$	52
II.14	Rendement moyen en fonction de la fréquence ($V_{DD} = 40V, V_{SS} = 10V$), pour un rapport cyclique de 50%.	52
II.15	Rendement moyen en fonction des tensions V_{DD} et V_{SS} lors d'un fonctionnement à 50MHz et un rapport cyclique de 50%.	53
II.16	Rendement moyen mesuré et simulé en fonction du rapport cyclique pour différentes fréquences. (a) $Ra = 30\Omega$ et (b) $Ra = 60\Omega$	53
II.17	Cellule de commutation avec gestion des niveaux ON et OFF sans diodes.	54
II.18	Puce MMIC contenant les quatre motifs de test.	55
II.19	Mesure de la caractéristique I(V) du transistor de test $10 \times 300\mu m$	55
II.20	Motif de test du commutateur sans isolation à base d'un transistor T_1 $16 \times 275\mu m$	56
II.21	Résultats de simulation du commutateur à base d'un transistor T_1 $16 \times 275\mu m$ ($V_{DD} = 45V, V_{SS} = -7V$ et $R_L = 50\Omega$).	56
II.22	Photographie de la puce de test montée en boîtier sur la platine FR4.	57
II.23	Conditions de mesures du commutateur sous test à base d'un transistor T_1 $16 \times 275\mu m$	58
II.24	Fonction de transfert mesurée du commutateur non isolé à base d'un transistor $16 \times 275\mu m$	58
II.25	Montage permettant la caractérisation temporelle du commutateur.	59
II.26	Mesures temporelles du commutateur non isolé à base de transistor $16 \times 275\mu m$, pour différentes fréquences de commutation et différents rapports cycliques.	59
II.27	Rendement du commutateur non isolé à base de transistor $16 \times 275\mu m$, pour différentes fréquences de commutation et différents rapports cycliques. La courbe théorique ne prend pas en compte les effets transitoires.	60
II.28	Rendement du commutateur en fonction de la charge, pour une tension de sortie à l'état haut de 50V (a) et illustration de l'impact de la charge sur le point de fonctionnement ON du transistor de puissance (b).	60
II.29	Comparaison des performances de commutateurs Xlim (a) et des publications internationales (b). Références : Alpaga [3]; CoPEC, Nov.2016 [4]; FBH [5]; CoPEC, Mar.2016 [6].	61
II.30	Schéma de principe du commutateur quatre niveaux.	61
II.31	Photographie du commutateur quatre états.	62
II.32	Synoptique du banc de mesure du commutateur hybride quatre états.	62
II.33	Signaux de commande (rouge) et de sortie (bleu) du commutateur en fonction du temps. (a) et table de vérité associée (b).	63
II.34	Mesure des formes temporelles du commutateur multi-niveaux à 25MHz de fréquence d'enveloppe de sortie (soit 150Msymboles/s) pour des tensions de sorties entre 10 et 40V appliqués à une charge de 50 Ω	63
II.35	Mesure des formes temporelles du commutateur multi-niveaux à 45MHz de fréquence d'enveloppe de sortie (soit 270Msymboles/s) pour des tensions de sorties entre 10 et 40V appliqués à une charge de 50 Ω	64
II.36	Rendement moyen mesuré et simulé en fonction de la fréquence d'enveloppe lorsque $\alpha = 50\%$ et de la charge (signal de sortie de forme sinusoïdale, les tensions de sortie sont comprises entre 20 et 50V).	64
II.37	Schéma de la cellule isolée.	65

II.38	Réseau I(V) simulé d'un transistor GH25 16x275 μm	66
II.39	Schéma équivalent de la cellule isolée lors de l'état ON.	66
II.40	Schéma équivalent de la cellule isolée lors de l'état OFF.	67
II.41	Réseau I(V) d'un transistor 16x275 μm avec les cycles de charges des transistors T1 et T4.	68
II.42	Motif de test de la cellule isolée à base de transistors 10x300 μm	69
II.43	Résultats de simulation de la cellule isolée ($V_{DD} = 45\text{V}$, $V_{SS} = -7\text{V}$, $R_L = 50\Omega$).	69
II.44	Circuit implémenté sur la platine de test FR4, avec le commutateur isolé à base de transistors 10x300 μm dans le boîtier RF (boîtier jaune).	70
II.45	Rendement du commutateur isolé à base de transistors 10x300 μm en fonction de la charge, pour une tension d'alimentation de 50V.	70
II.46	Rendement de la cellule isolée à base de transistors 10x300 μm en fonction de sa fréquence de commutation et du rapport cyclique de la tension de sortie, sur une charge 50 Ω	71
II.47	Mesures temporelles du commutateur isolé à base de transistors 10x300 μm , pour différentes fréquences de commutation et différents rapports cycliques ($R_L = 50\Omega$).	72
II.48	Réticule de commutation à trois niveaux de sortie ON.	73
II.49	Simulation du commutateur trois niveaux à base de transistors 10x300 μm ($R_L = 50\Omega$).	74
II.50	Montage nécessaire à la mise en œuvre du commutateur trois niveaux.	74
II.51	Résultats de mesure du commutateur trois niveaux.	75
II.52	Résultats de mesure du commutateur 3 niveaux ON.	75
II.53	Schéma d'un commutateur optimisé en isolation.	77
III.1	Photographie de l'amplificateur 25W Xlim avec les accès de polarisations dédiés à l'utilisation sous modulation de polarisation.	81
III.2	Caractéristiques statiques simulées (pointillés) et mesurées (traits pleins) de l'amplificateur pour plusieurs polarisations de drain à 2.1GHz et $I_{ds0}=10\text{mA}$	81
III.3	Gain en puissance, PAE et puissance de sortie simulée en fonction de la fréquence pour plusieurs tensions de polarisation de drain. ($I_{ds0}=10\text{mA}$).	82
III.4	a) Mesures des profils statiques de la résistance présentée par l'amplificateur RF à son accès de drain pour différentes tensions de polarisation de drain en fonction de la puissance de sortie. b) Comparaison des profils statiques de la résistance mesurés en statique (R_{ds0}) de l'amplificateur en polarisation de drain fixe (noir) et en polarisation de drain dynamique (rouge).	82
III.5	Synoptique du banc de mesure d'enveloppe.	83
III.6	Description des mesures nécessaires à l'étalonnage du banc de mesure.	83
III.7	Mesure de calibration du banc. La bonne superposition des courbes pour une connexion directe prouve la qualité de l'étalonnage.	84
III.8	Allure temporelle de la puissance d'enveloppe du signal modulé.	85
III.9	PDF de la modulation 16QAM.	85
III.10	Caractéristiques de l'amplificateur 25W Xlim pour quatre tensions de polarisation fixes. Lors de l'extraction de ces caractéristiques, le signal d'entrée était modulé par une QAM16 de 2MHz de bande passante.	86

III.11	Spectres d'entrée et de sortie de l'amplificateur de puissance 25W Xlim polarisé par une tension continue de 40V.	86
III.12	Synoptique du modulateur de polarisation discret.	87
III.13	Shéma du convertisseur de tension de type Buck (a) et paramètres [S] du filtre de reconstruction (b).	87
III.14	Photographie du convertisseur DC-DC.	88
III.15	Mesure temporelle (a) et spectrale (b) du modulateur de polarisation dont la commande PWM à 100MHz est associée à un signal de 10MHz de bande passante (charge 50Ω).	88
III.16	Montage réalisé pour la mise en œuvre de l'ETC.	89
III.17	Loi de commande en rapport cyclique (a) et en tension en fonction de la puissance d'entrée du PA (b).	89
III.18	PDF du signal de sortie du modulateur.	90
III.19	Superposition des courbes de rendement et gain lors de polarisation fixe et de polarisation dynamique continue.	90
III.20	Spectre de sortie de l'amplificateur fonctionnant en ETC.	90
III.21	Loi de commande appliquée à l'amplificateur de puissance.	92
III.22	Mesure de la distribution des points de polarisation (ce diagramme prend en compte la totalité des points de mesures).	92
III.23	Allures temporelles normalisées de l'enveloppe d'entrée et de la tension appliquée au drain de l'amplificateur.	92
III.24	Superposition des caractéristiques de l'amplificateur fonctionnant à polarisation fixe et à polarisation dynamique (rouge : loi de commande à rendement du PA maximum).	93
III.25	Spectre de sortie de l'amplificateur de puissance fonctionnant en ETD.	93
III.26	Caractéristiques 40V, ETD et ETC d'un amplificateur présentant une puissance de sortie moyenne de 37.2dBm.	95
III.27	Principe du suivi d'enveloppe moyenne.	96
III.28	Schéma fonctionnel du Vector Power Modulator.	97
III.29	Schéma fonctionnel détaillé du Vector Power Modulator.	97
III.30	Caractéristiques statiques du modulateur de puissance RF.	98
III.31	Banc de mesure utilisé pour caractériser la fonction VPM.	98
III.32	Constellation de sortie du VPM (ab) et performance en fonction du débit effectif (b).	99
IV.1	Synoptique des éléments à mettre en œuvre lors de l'amplification de puissance avec un PA classe D en commutation (a) et allure de la puissance de sortie en fonction du rapport cyclique (b).	103
IV.2	Layout du demi-pont à base de transistors UMS GH25 10x300μm (a) et schéma associé (b).	104
IV.3	Assemblage du demi-pont intégré sur une platine de test.	104
IV.4	Fonction de transfert (a) et allure temporelle des signaux (b) de l'amplificateur classe D demi-pont mesurés à 20MHz.	105
IV.5	Rendement du demi-pont à différentes fréquences et différentes tensions V_{DD} (rapport cyclique = 50%, $R_L = 50\Omega$).	105

IV.6	Rendement du classe D demi-pont en fonction de la charge (a) et tension de sortie simulée et mesurée du demi-pont pour $R_L = 50\Omega$ (b). Toutes ces mesures ont été réalisées avec $V_{DD} = 50V$ et rapport cyclique = 50%.	106
IV.7	Amplificateur de puissance en commutation basée sur l'architecture classe D pont complet.	107
IV.8	Description des quatre configurations de l'amplificateur classe D pont complet.	108
IV.9	Exemple de signal de sortie non filtré d'un amplificateur de puissance à commandes numériques (a) et évolution de la tension RMS du signal de sortie non filtré en fonction de $\Delta\phi$ et V_{DD} (b).	108
IV.10	Illustration de l'impacte de $\Delta\phi$ sur la puissance de sortie de l'amplificateur classe D pont complet.	109
IV.11	Illustration des commandes permettant le pilotage de l'amplificateur de puissance classe D pont complet.	110
IV.12	Amplificateur de puissance en commutation basée sur l'architecture classe D pont complet.	111
IV.13	Puissance fournie à la charge (50Ω) et rendement théorique et simulé de l'amplificateur classe D pont complet.	111
IV.14	Photographie (a) et schémas(b) du PA classe D pont-complet MMIC.	112
IV.15	Montage de la puce MMIC dans un boîtier RF (a) contenant un circuit de découplage (b et c).	112
IV.16	Assemblage du boîtier RF contenant la puce MMIC sur une platine de test.	113
IV.17	Banc de mesure temporel du PA classe D pont complet.	113
IV.18	Rendement simulé du PA classe D pont complet dans les conditions décrites Tableau.IV.3.	114
IV.19	Rendement mesuré et simulé du PA classe D pont complet dans les conditions décrites Tableau.IV.4.	114
IV.20	Mesure filtrée de la tension aux bornes de la charge.	115
IV.21	Chemins de courants en jeu dans l'amplificateur classe D pont complet basé sur le commutateur non isolé.	115
IV.22	Architecture d'amplificateur classe D pont en H basé sur des cellules de commutations isolées.	116
IV.23	Mesure non filtrée de la tension aux bornes de la charge (Conditions 3 du Tableau.IV.5).	117
IV.24	Rendement mesuré du PA classe D pont complet avec et sans isolation.	117
IV.25	Architecture de commutateur avec une amélioration de l'isolation (a) et schéma simulé permettant la validation de son isolation (b).	118
IV.26	Résultats simulés de la cellule avec une amélioration de l'isolation.	119
IV.27	Rendement de l'architecture d'amplificateur classe D pont en H basé sur les cellules avec optimisation du taux de pincement du transistor T_4	119
IV.28	Architecture d'amplificateur classe D pont en H basé sur les cellules avec optimisation du taux de pincement du transistor T_4	119
A.1	Commutateur seul, états ON et OFF.	128
A.2	Commutateur à diodes, états ON et OFF.	130
A.3	Commutateur isolé, états ON et OFF.	132
A.4	Deux cellules isolées en parallèle.	134

A.5	Deux cellules isolées en parallèle fonctionnant tour à tour.	134
A.6	Deux cellules isolées en parallèle ON simultanément.	135
A.7	Schéma simplifié illustrant le fonctionnement de deux cellules isolées en parallèle ON simultanément.	135
B.1	Schéma équivalent de la cellule lors de l'état OFF.	138
C.1	Schémas du demi-pont (a) et fonctionnements ON (b) et OFF (c).	142
D.1	Schéma de l'amplificateur de puissance en commutation basé sur l'architecture classe D pont complet avec drivers de grilles intégrés.	146
D.2	Description des quatre configurations de l'amplificateur classe D pont complet.	146
D.3	Schéma équivalent de l'amplificateur de puissance en commutation dans sa configuration B.	148
D.4	Illustration de la tension de sortie non filtrée du PA classe D pont complet.	149
D.5	Courbe théorique du rendement de l'amplificateur classe D pont complet.	150

Liste des tableaux

I.1	Récapitulatif des PAPR de différents standards de télécommunication [7].	9
I.2	Table des caractéristiques des matériaux [8, 9].	15
I.3	Rendements et puissances des différents travaux mettant en œuvre des amplificateurs de puissance en classe E.	20
II.1	Dimensions des éléments du commutateur à base d'un transistor $10 \times 300 \mu\text{m}$	56
II.2	Table des différents rendements et temps simulés pour le commutateur à base d'un transistor T_1 $16 \times 275 \mu\text{m}$	57
II.3	Dimensions des éléments de la cellule de test isolée.	69
II.4	Niveaux de polarisations utilisés pour la conception du commutateur trois niveaux.	72
II.5	Dimensions des différents éléments du commutateur trois niveaux.	72
II.6	Récapitulatif des rendements du commutateur trois niveaux.	74
III.1	Récapitulatif des spécifications de l'amplificateur RF.	81
III.2	Caractéristiques de gain et de puissance à différentes tensions de polarisation.	85
III.3	Récapitulatif des performances de l'amplificateur fonctionnant en ETC et de la caractéristique à 40V. Ici, les puissances de sorties moyennes sont différentes, mais les puissances maximums sont équivalentes.	91
III.4	Comparaison des performances à polarisation fixe de 40V et en ETD pour une puissance de sortie identique.	94
III.5	Comparaison des performances à polarisation fixe de 40V et en ETD / ETC pour des puissances de sortie identiques.	95
IV.1	Dimension des éléments de l'amplificateur demi-pont intégré.	103
IV.2	Table de vérité de l'amplificateur de puissance classe D pont complet.	107
IV.3	Exemple de paramètres optimums pour l'amplification de puissance avec le PA classe D pont complet.	114
IV.4	Paramètres utilisés pour la mesure du PA classe D pont complet.	114
IV.5	Paramètres utilisés pour la mesure du PA classe D pont complet sans isolation (Cond.1 et Cond.2) et avec isolation (Cond.3).	117
D.1	Etat des switches lors du fonctionnement du PA classe D dans sa configuration A.	147

Introduction générale

L'activité économique et sociale d'un pays développé est fortement dépendante de ses infrastructures de communications. Celles-ci sont extrêmement présentes dans notre environnement, sous forme filaire (téléphonie fixe, réseaux fibrés, ...) et sans fils (téléphonie mobile, WiFi, télévision, communications spatiales, ...). Elles sont une source importante de développement économique et technique, issues d'un besoin du grand public [10] se répercutant sur les acteurs industriels [11] et les organismes de recherches du secteur.

Ces évolutions des systèmes communicants, notamment sans fils, permettant de répondre aux besoins commerciaux et utilitaires, passeront par la numérisation des chaînes d'émission-réception et par la conception de chaînes de transmission plus sobres d'un point de vue énergétique, et ce, sans dégrader les performances (puissance et qualité) des signaux en transmis.

Une rupture technologique a eu lieu suite aux recherches menées durant ces trente dernières années. Celles-ci ont permis de mettre au point des composants dits à large bande interdite comme le nitrure de gallium (GaN) possédant des qualités intrinsèques remarquables. Les plus importants centres de recherches et industries se sont ainsi portés sur l'étude du GaN, matériau clé pour la réalisation de transistors capables de travailler à hautes fréquences, fortes puissances et sous des conditions de températures élevées. L'intérêt de ces composants peut être appréciée en observant les activités économiques des fonderies et le dynamisme de rachat de ces dernières par des industries de plus grandes envergures : les américains Cree, devenus Wolfspeed ainsi que Nitronex racheté par Macom en 2014, les japonais Fujitsu et Mitsubishi ou encore les européens United Monolithic Semiconductors et Ommic.

Ces technologies, arrivant à maturité, sont utilisées pour répondre aux besoins industriels. Nous nous concentrerons, dans cette thèse, sur l'application de ces composants à la réduction de la consommation des émetteurs radio-fréquence. Ces travaux ont pour but d'explorer des solutions permettant la réduction des pertes énergétiques des émetteurs RF, celles-ci impactant fortement les dimensions des dispositifs de gestion thermique et de génération énergétique.

La réduction du coût énergétique des chaînes d'émissions peut se voir de différentes façons. Pour une gestion flexible des émetteurs, il est indispensable de concevoir des blocs de puissance dont les entrées seront commandées numériquement et dont la sobriété

énergétique est avérée. Nous parlons ici d'amplificateurs en classe D ou S [12] basés sur des commutateurs de puissance à fort rendement.

De même, la gestion dynamique de la polarisation des amplificateurs de puissance RF dans une chaîne d'émission est un enjeu majeur des systèmes de communications modernes. Elle permet de faire fonctionner les amplificateurs à leur rendement énergétique maximum tout en préservant l'intégrité des signaux transmis.

Le CNES a été novateur sur le sujet et a porté avec le laboratoire Xlim et Thales Alenia Space, une R&T sur ce thème de recherche. Ces travaux de thèse ont pour but d'explorer des solutions permettant la réduction des pertes énergétiques dans l'étage de puissance des émetteurs RF.

Le premier chapitre de ce manuscrit présente le contexte de ces travaux avec un point bibliographique sur les circuits en commutation pour l'amplification de puissance, que ce soit pour les modulateurs de polarisation ou pour des architectures dédiées.

Le cœur de ce travail de thèse concerne des cellules de commutations de puissances qui feront l'objet du Chapitre II. Une analyse du principe de fonctionnement de la cellule de commutation en technologie GaN avec son évolution de la technologie hybride à son implémentation MMIC sera détaillée.

La mise en œuvre de ces commutateurs dans le cadre d'un système d'amplification de puissance à gestion de polarisation fera l'objet du troisième chapitre, qui proposera deux applications RF : la première est l'enveloppe tracking (discret et continu), la seconde est une nouvelle architecture de modulateur de puissance vectoriel basée sur une gestion de la consommation.

Le dernier chapitre sera, quant à lui, dédié à la conception et à la mise en œuvre d'un amplificateur de puissance à commandes numériques, basé sur une architecture de type pont en H, liant simplicité de fonctionnement et performances énergétiques prometteuses pour les recherches à venir.

Chapitre I

Circuits en commutation pour l'amplification de puissance

Sommaire

1	Génération de puissance pour les télécommunications RF	6
1.1	Chaine d'émission radiofréquence	6
1.2	Les transistors HEMT en technologie GaN	12
1.3	Le HEMT GaN en commutation	16
2	Amplification de puissance à haut rendement	16
2.1	Les Amplificateurs Classe E	17
2.2	Les Amplificateurs Classe D	20
3	Architectures d'amplificateurs mettant en œuvre la modulation de polarisation	26
3.1	Envelope Elimination and Restoration	27
3.2	Envelope Tracking	28
4	Modulateurs de polarisation	31
4.1	Convertisseurs dc-dc	31
4.2	Commande des commutateurs de puissance	36
4.3	Hybrid Switching Amplifier (HSA)	38
5	Conclusion	39

1 Génération de puissance pour les télécommunications RF

1.1 Chaîne d'émission radiofréquence

L'objectif d'un système de télécommunication est de transmettre un message (Enveloppe) sur de longues distances, et ce, au travers d'un milieu (Canal de propagation) pouvant être un support solide (câble, fibre...) ou libre (transmissions sans fil — Figure.I.1).




FIGURE I.1 – Synoptique d'une chaîne de transmission RF.

La longueur du canal de transmission et l'atténuation linéique qu'il impose au signal à transmettre ne permet généralement pas la transmission d'une (ou plusieurs) enveloppe sous sa forme originale (en bande de base). Les transmissions hertziennes se basent donc sur une transposition des signaux à transmettre vers les hautes fréquences. Ainsi, l'impact du canal et les différentes parties de la chaîne de transmission sont limitées. Les premières modulations (analogiques — Figure.I.2) se déclinaient le plus souvent sous trois aspects :

La modulation d'amplitude consiste à multiplier le signal en bande de base par un autre signal haute fréquence de forme sinusoïdale (porteuse — Figure.I.2(a)).

La modulation de fréquence consiste à faire varier la fréquence porteuse en fonction de l'enveloppe du signal à transmettre (Figure.I.2(b)).

La modulation de phase consiste à faire varier la phase instantanée du signal en fonction de la dérivée de l'enveloppe du signal d'entrée (Figure.I.2(b)).

De nos jours, les signaux à transmettre sont plus complexes et ont engendré de nouveaux types de modulations, mettant notamment en jeu des combinaisons d'amplitudes et de phase [13, 14].

Avant d'être émis, le signal est numérisé puis les séquences binaires (images de l'enveloppe) sont réparties suivant deux signaux I et Q qui sont tous deux recombinaés en quadrature (Figure.I.3). Ainsi, nous obtenons une constellation de symboles ayant chacun une amplitude (I.1) et une phase (I.2) qui leur est propre.





FIGURE I.2 – Représentation des différents types de modulation analogiques.


 FIGURE I.3 – Exemple de constellation dans le cas d'une modulation QAM16 (S : Amplitude du symbole et ψ : Phase du symbole).

$$S = \sqrt{S_I^2 + S_Q^2} \quad (\text{I.1})$$

$$\psi = \text{atan} \left(\frac{Q}{I} \right) \quad (\text{I.2})$$

D'autres types de modulation IQ couramment utilisés [13] sont présentés Figure I.4.




FIGURE I.4 – Exemples de constellations courantes.

1.1.1 Impact des modulations sur les amplificateurs

L'un des éléments les plus critiques d'une chaîne de transmission RF est l'amplificateur de puissance (PA), il s'agit en effet du plus important consommateur d'énergie des systèmes de télécommunication actuels (50 à 80% de la consommation globale d'une station de base [15]). Dans le but d'améliorer les performances liées aux systèmes d'amplification, différentes pistes et options sont investiguées, celles-ci peuvent se décliner de différentes façons, à commencer par la modification des technologies, qui peuvent permettre à une même architecture d'atteindre des niveaux de performances supérieurs. Les architectures sont également une source d'évolution importante des chaînes de transmission RF ; mais leur développement nécessite des études approfondies du comportement temporel (lié à la qualité des informations traitées) et fréquentiel (notamment à cause des contraintes d'utilisation des bandes de fréquences allouées par les organismes agréés). Nous étudierons donc dans ce chapitre les différents moyens connus d'optimiser les amplificateurs de puissance. Ces différentes analyses nous permettront de comparer les performances des méthodes d'amplifications existantes.

Les signaux modulés les plus utilisés mettent en jeu des combinaisons de modulation de phase et d'amplitudes, voire même de fréquences [16], dans ces conditions, il est important de définir les grandeurs impactant l'amplification de puissance :

La puissance d'enveloppe se définit comme étant le produit tension/courant moyen sur une période RF.

La puissance moyenne d'enveloppe correspond à la moyenne de la puissance instantanée sur une trame (fréquence de la bande de base).

Peak to Average Power Ratio (PAPR) est le rapport entre la puissance crête (maximum) et la puissance moyenne (Figure.I.5).

La fonction de densité de probabilité de puissance (PDF) représente la répartition statistique de la puissance du signal.




FIGURE I.5 – Exemple de modulation et illustration des grandeurs significatives.

L'évolution des technologies incite à augmenter les débits d'information transmises par les systèmes de télécommunication, ce qui a pour conséquence d'augmenter les PAPR (Tab I.1), correspondant à un étalement important de la PDF à l'entrée des PA.

	Standard	Année de Lancement	Bande Passante (MHz)	Efficacité Spectrale (bps/Hz)	PAPR (dB)
2G cellular	GSM	1991	0.2	0.17	0.0
Digital TV	DVB-H	2007	8	0.28	8.0
2.75G cellular	GSM+EDGE	2003	0.2	0.33	3.5
3G cellular	WCDMA FDD	2001	5	0.51	7.0
Digital TV	DVB-T	1997	8	0.55	8.0
Wi-Fi	IEEE 802.11a/g	2003	20	0.90	9.0
WiMAX	IEEE 802.16d	2004	20	1.20	8.5
Wi-Fi	IEEE 802.11n	2007	20	2.40	9.0
3.5G cellular	HSDPA	2007	5	2.88	8.0
3.9G cellular	LTE	2009	20	8.00	10.0

Tableau I.1 – Récapitulatif des PAPR de différents standards de télécommunication [7].

Pour respecter les critères de linéarité, les concepteurs d’amplificateurs de puissance sur-dimensionnent ceux-ci pour qu’ils fonctionnent avec un fort recul en puissance (Back-OFF, Fig I.6). Cette méthode impose un fonctionnement de l’amplificateur en zone linéaire impliquant une réduction significative du rendement.




FIGURE I.6 – Illustration du recul en puissance et impact du décalage de la PDF sur le rendement des PA.

Les performances d’une chaîne d’émission radiofréquence sont conditionnées par deux critères que sont la linéarité (indicateur de l’intégrité du signal transmis) et le rendement (indiquant l’efficacité avec laquelle la conversion d’énergie DC-RF est réalisée). La linéarité est un aspect essentiel du comportement d’un système destiné à transmettre un signal. Cette grandeur permet de connaître les distorsions apportées par un composant ou système sur le signal transmis. Nous définirons ici quelques grandeurs relatives à cette mesure de linéarité. De façon basique, le rapport des puissances de sortie et d’entrée (AM-AM), régulièrement comparable au gain, donne une information graphique sur les zones de fonctionnements linéaires ou non d’un système. Couplé à l’analyse de l’évolution de la

phase de sortie par rapport à la puissance d'entrée (AM-PM), il est possible de déterminer l'impact d'un dispositif sur le signal qui transite. L'AM-PM est particulièrement sensible dans le cas de modulation de phase ou de fréquence [17].

Ces grandeurs ne sont cependant pas suffisantes pour traduire les performances en linéarité du système lors de sa mise en œuvre, il existe donc d'autres *Figures de mérites* que sont le taux de dispersion de puissance sur les fréquences proches (ACPR — Adjacent Channel Power Ratio, Figure.I.7(a)) et l'amplitude d'erreur du vecteur portant un symbole à transmettre (EVM — Error Vector Magnitude, Figure.I.7(b)). Lors du design d'un système, le cahier des charges de celui-ci impose des valeurs d'EVM et d'ACPR maximales liées aux contraintes de largeurs de bandes autorisées (pour l'ACPR) ou au support de transmission et systèmes de réception (dans le cas de l'EVM).




FIGURE I.7 – Représentation symbolique des différents indicateurs de linéarités (EVM et ACPR).

Chacune de ces grandeurs est prévisible, l'ACPR est lié (dans le cas d'amplificateur) aux distorsions AM-AM et AM-PM lorsque les puissances d'entrée sont élevées. Ces distorsions imposent un étalement fréquentiel de la puissance en sortie. Nous définissons l'ACPR comme étant la différence (en dB) entre les niveaux de puissance dans la bande et dans les lobes secondaires. La répartition de ces puissances se fait sur les multiples de la porteuse dans le cas d'une porteuse unique, mais dans le cas d'un système d'amplification mettant en œuvre plusieurs porteuses (à f_1 et f_2), chacune des fréquences ($\pm m \cdot f_1 \pm n \cdot f_2$) reçoit une portion de puissance issue des effets non linéaires du système. La puissance de ces raies d'intermodulation (IM_N) est liée à leur ordre ($N = |n| + |m|$). La Figure I.8 montre que la répartition fréquentielle de ces intermodulations est liée à leur ordre. Les intermodulations d'ordre pair se situent en basses fréquences et autour des multiples pairs de la porteuse tandis que les intermodulations d'ordre impair se situent autour de la porteuse et au-delà autour des multiples impairs [18].




FIGURE I.8 – Illustration de l'intermodulation jusqu'à l'ordre 7 (l'ordre des raies est noté au-dessus de celles-ci).

L'EVM (Error Vector Magnitude) est proportionnel à la perte des informations contenues dans le signal transmis. Lorsqu'un symbole transite par un élément de la chaîne d'émission ou de réception, il voit sa phase et son amplitude modifiées, l'EVM représente ce vecteur de modification, il se mesure donc en bande de base sur une représentation IQ des symboles d'entrée et de sortie, tel qu'indiqué Figure I.7(b). Dans le cas d'une modulation à plusieurs symboles, l'EVM retenu est la moyenne des EVM de chaque symbole normalisé par rapport au module maximum [19] tel que le montre l'équation (I.3).

$$EVM(\%) = \frac{1}{S_{max}} \left(\frac{1}{Nb_{symboles}} \sum_{symb=1}^{Nb_{symboles}} \Delta I_{symb}^2 + \Delta Q_{symb}^2 \right) \quad (I.3)$$

Le second aspect essentiel du comportement de la chaîne d'émission RF concerne l'énergie nécessaire pour la faire fonctionner. Le rendement d'un élément de la chaîne correspond au taux de conversion de la puissance d'alimentation continue en puissance RF utile (fournie à la charge). A chaque élément correspond une puissance dissipée (I.4 - Figure I.9) qui est fonction des formes d'ondes.

$$P_{in} + P_{dc} = P_{out} + P_{diss} \quad (I.4)$$




FIGURE I.9 – Illustration du bilan de puissance en lien avec un système (Amplificateur de puissance).

Dans les calculs de rendement, il est important de connaître le rôle de chaque accès, il nous permet de déterminer quelle composante du signal est utile au calcul de celui-ci,

les puissances d'entrée et de sortie correspondent à des signaux alternatifs (fréquences non-nulles) et la composante DC correspond à un simple produit tension courant en sortie de l'alimentation. Rigoureusement, le rendement est donc le rapport entre l'apport en puissance RF du système et la puissance continue consommée (I.5). Il est également appelé PAE (Power Added Efficiency) :

$$\eta = PAE = \frac{P_{out} - P_{in}}{P_{dc}} = 1 - \frac{P_{diss}}{P_{dc}} \quad (I.5)$$

D'un point de vue pratique, lorsque la puissance d'entrée est très faible devant la puissance de sortie, nous définissons un rendement de sortie (η_D - I.6) :

$$\eta_D = \frac{P_{out}}{P_{dc}} \quad (I.6)$$

1.2 Les transistors HEMT en technologie GaN

Le transistor constitue le cœur des circuits actifs. Les différentes applications et secteurs d'activités (télécommunication, spatiale, militaire ...) nécessitant la mise en œuvre de circuits actifs hautes performances ont incité au développement des technologies se positionnant dans différentes applications en fonction de leurs potentiels (gain, bruit, linéarité, rendement, fréquence maximum ...). La majorité des transistors utilisés dans les télécommunications actuelles appartiennent à deux grandes familles :

Les Transistors à jonctions, parmi lesquels se trouvent les transistors bipolaires (BJT) et les transistors à hétérojonction (HBT) commandés par le courant présenté sur l'accès *base*.

Les transistors à effet de champs, incluant notamment les transistors basés sur l'association de métal, d'oxyde et d'un semiconducteur (MOSFET). Cette famille de transistor est commandée par la différence de potentiel présente entre les accès *grille* et *source*. La variante de ces structures la plus répandue aujourd'hui dans les systèmes radio fréquence est la structure dite à haute mobilité électronique (HEMT).

Nous ne décrivons ici que les transistors à effet de champ ainsi que la variante HEMT qui tirent parti de deux propriétés complémentaires dans les applications visées. Leur premier avantage est de fonctionner plus haut en fréquence que la majorité des transistors bipolaires (notamment grâce à une capacité d'accès plus faible [17]) et le second concerne l'utilisation de matériaux à grand gap permettant un transport de puissance élevé.

Les transistors à effet de champs (FET) sont des composants à trois accès. Le courant circulant entre les accès de drain et de source est contrôlé par la différence de potentiel appliquée entre la grille et la source. Lorsque cette différence de potentiel (V_{gs}) est fortement négative, le champ électrique sous l'électrode de grille crée une zone de charge et d'espace (ZCE) dépeuplée de charges mobiles. L'appauvrissement en charges mobiles entraîne une réduction de la section effective du canal drain-source, limitant ainsi le courant traversant le canal.

1.2.1 Le transistor HEMT

De par sa structure, le transistor HEMT est différent des FET. Son architecture basée sur l'empilement de matériaux grand-gap différents [20] crée une interface sur lesquels les niveaux de Fermi des deux matériaux s'alignent. Cet alignement entraîne la discontinuité des bandes de valence et de conduction, imposant ainsi un minimum local de l'énergie potentielle. Dans cette configuration physique, les électrons sont confinés à l'interface [21]. Cette interface inter-matériaux est extrêmement fine et contient des électrons ne pouvant se déplacer que dans la direction parallèle aux couches ; cette zone est appelée *2-dimensional electron gas* (2DEG, Figure.I.10).




FIGURE I.10 – Empilement des couches de semi-conducteurs permettant le fonctionnement des transistors HEMTs. Le substrat est souvent choisi en fonction de ses propriétés thermiques et de son coût.

Le confinement des électrons dans le 2DEG permet d'atteindre de forts niveaux de mobilité électronique [21] et de fortes densités de courant lors de l'utilisation à fréquences élevées. Ce type de transistor a la possibilité d'être exploité dans de nombreuses applications, et ce jusqu'à des fréquences extrêmement élevées [22]. Les caractéristiques de ces transistors vont être fortement impactées par l'association des matériaux [23]. Ces dernières années ont vu évoluer ces assemblages de façon à atteindre des techniques de commandes évoluées et demandées par les utilisateurs [6]. Les commandes actuelles de ces composants sont dites normally-on, ce qui correspond à une conduction du courant dans le canal 2DEG lorsque le potentiel présent entre la grille et la source est nul. Lorsque cette tension est réduite ($V_{gs} < 0$), le nombre de porteurs majoritaires dans le 2DEG est réduit, ce qui a pour conséquence l'affaiblissement du courant traversant ce canal. De même que pour les FET, la première tension négative V_{gs} pour laquelle le courant dans le canal drain-source est nul est appelée tension de pincement (V_p — Figure.I.11).




FIGURE I.11 – Caractéristique en courant et tension d'un transistor HEMT normally-on.

L'autre type de composant (normally-off) présente une tension de pincement (V_p) supérieure ou égale à $0V$, ce qui permet d'assurer la non-conduction du courant lors d'une défaillance des circuits de commande du transistor.

1.2.2 La technologie GaN

Les matériaux utilisés dans les structures HEMTs sont des facteurs de performances, le choix de ceux-ci doit être fait en fonction des applications visées. Les systèmes de puissances hyperfréquences ont notamment besoin de composants capables de fonctionner haut en fréquence tout en pouvant traiter des puissances importantes. De façon à classer les différents matériaux, nous utilisons la Figure de mérite de Johnson [24] mettant en opposition les puissances, fréquences maximales et matériaux mis en jeu (Figure.I.12 et I.2).




FIGURE I.12 – Comparaison des différents matériaux utilisés pour la réalisation de transistor à l'aide de la Figure de mérite de Johnson. Toutes les valeurs sont normalisées vis-à-vis du diamant.

Les transistors à base de diamant étant extrêmement chers et non-matures à l'heure actuelle, ceux à base de GaN présentent actuellement des combinaisons de performances inégalées :

	Gap (eV)	Champ de claquage (MV/cm)	Vitesse de saturation (10^7 cm/v)	Conductivité thermique (KW/cm)	Johnson FOM
Diamant	5.45	5.6	2.7	20	50.4
GaN	3.39	3.3	2.5	1.3	27.5
4H-SiC	3.26	3	2	3.3 - 4.5	20
GaAs	1.42	0.4	1	0.43	2.7
Si	1.1	0.3	1	1.5	1

Tableau I.2 – Table des caractéristiques des matériaux [8, 9].

Vitesse de saturation élevée, permettant le travail à haute fréquence,
Grand Gap, impliquant un fort champ de claquage et permettant ainsi l'utilisation de ces transistors sous fortes polarisations.

Les propriétés de ce matériau en font donc un candidat idéal pour les applications RF, qu'il s'agisse d'amplification de puissance ou de conversion de puissance [25].

1.2.3 Modèle électrique d'un transistor HEMT GaN

Pour être utilisé dans un outil de simulation, il est nécessaire de modéliser les transistors, le modèle du composant doit prendre en compte les effets physiques de l'assemblage des matériaux. Le cœur du modèle d'un transistor est la source de courant [26] donnant lieu à l'effet transistor. A cette source sont rajoutés les effets capacitifs, résistifs et les effets de diodes dus à la juxtaposition des couches. Ces éléments forment la partie intrinsèque du transistor (Figure.I.13).




FIGURE I.13 – Modèle générique de transistors HEMT incluant la source de courant, les éléments passifs non linéaires intrinsèques et les modèles équivalents des accès extrinsèques [1].

Les équations permettant, à partir des mesures, de déterminer les éléments du modèle sont présentées dans [27]. La partie extrinsèque du transistor représente les pads d'accès

et sont représentés par des modèles électroniques de lignes de transmissions. Les modèles basiques de transistors ne prennent en compte que les sources de courant. Certains modèles plus évolués peuvent prendre en compte les aspects thermiques [28], les effets de pièges ou peuvent décrire le fonctionnement du transistor en inverse (lorsque le courant se propage de la source vers le drain [29]).

1.3 Le HEMT GaN en commutation

Pour bien appréhender ces travaux de thèse, il est nécessaire de décrire l'intérêt et le principe de fonctionnement des transistors en commutation. Un transistor utilisé comme commutateur possède deux zones de fonctionnement, l'une correspond à un court-circuit entre son drain et sa source (transistor saturé) et l'autre est assimilable à un circuit ouvert (transistor bloqué). Chacun de ces états est déterminé par la tension de commande entre la grille et la source du transistor en commutation. Dans le cas d'un transistor normalement conducteur (normally-on), la zone de saturation correspond à une tension de commande proche de 0V et la zone de blocage est choisie en fixant la commande en dessous de la tension de pincement du transistor. La Figure I.14 présente les caractéristiques tensions/courants d'un transistor HEMT normally-on ; la coloration du réseau "I(V)" représente la puissance dissipée à l'intérieur même de ce transistor.




FIGURE I.14 – Réseaux I(V) d'un transistor et zones de fonctionnement saturé/bloqué.

Nous pouvons nous rendre compte sur cette Figure que durant l'état bloqué ($V_{gs} \leq 0V$), le transistor ne dissipe pas de puissance, cependant, lors de l'état saturé, la tension drain-source du transistor n'est pas nulle. Nous avons donc lors de l'état saturé un fort courant qui traverse le canal drain source du transistor aux bornes duquel une tension est présente ; nous observons ici l'effet de la résistance équivalente du canal drain-source du transistor lors de son état dit *ON*, cette résistance est appelée R_{ON} et sera d'autant plus faible que le transistor aura un développement de grille important (un courant plus important pourra traverser le transistor sans faire varier la tension V_{ds}).

2 Amplification de puissance à haut rendement

L'une des principales applications des transistors est l'amplification, cette fonction consiste à convertir de l'énergie continue (DC) en puissance RF utile. Les premières

architectures d'amplificateurs étaient basées sur l'utilisation de tubes. Ceux-ci sont encore très présents dans un grand nombre d'applications telles que les télécommunications spatiales, notamment parcequ'ils présentent un très fort rendement sur de larges bandes passantes et qu'ils peuvent délivrer des puissances très supérieures aux SSPAs (Solid State Power Amplifier). Mais leur poids et leur encombrement sont des obstacles, que ce soit pour la miniaturisation des dispositifs commerciaux, pour la montée en fréquence des systèmes de télécommunication ou, dans le cas du spatial, le coût engendré par la masse de tels systèmes.

Depuis les années 1980 et l'apparition des transistors à l'état solides ayant de faibles dimensions et poids [30], les méthodes d'amplifications ont été transposées à ceux-ci, qu'il s'agisse des classes de fonctionnement linéaires (classe A, AB), présentant de faibles rendements, ou qu'il s'agisse de classes présentant un compromis rendement/linéarité plus intéressant, mettant en jeu par exemple la gestion des formes d'ondes tensions/courants au niveau de la source de courant du transistor (Classe F et F^{-1} [31]).

Toutes ces architectures à base de composants à l'état solides sont utilisées dans un très grand nombre d'applications télécom ou radar, mais aucune ne permet actuellement de supplanter le compromis rendement/bande passante des amplificateurs à tubes. C'est pourquoi, de nombreuses études visent à utiliser des composants en commutation (fort rendement) fonctionnant à haute fréquence (classes D, S, E). Cette approche d'architectures en commutation doit permettre d'atteindre une bande relative de 100%, mais leur fréquence de fonctionnement est fortement limitée par les technologies à l'état solides et les techniques de commandes numériques.

2.1 Les Amplificateurs Classe E

L'amplificateur classe E a été développé en 1975 par Nathan O. Sokal et Alan D. Sokal [32, 33], il est constitué d'un seul transistor en commutation (ON lorsque $V_{gs}(t) \approx 0$ et OFF lorsque $V_{gs}(t) \approx V_p$). La différence entre la topologie de l'amplificateur classe E et celle des autres classes d'amplification est que le transistor est chargé par une capacité parallèle (Figure I.15).




FIGURE I.15 – Topologie d'amplificateurs de puissance fonctionnant en classe E avec une capacité de shunt.

L'explication de son fonctionnement a suscité un grand nombre de publications [34, 35, 36]. Il apparaît que le rendement d'un tel amplificateur pourrait approcher les 100%,

mais les pertes liées aux non-idéalités des composants dégradent ces performances ; en comparaison à la classe B, cette topologie permettrait de réduire les pertes d'un facteur 2 [37].

De façon à simplifier l'étude de cette classe, nous posons les hypothèses suivantes :

- Le transistor est un commutateur parfait,
- L'inductance de choc L_S est suffisamment importante pour être considérée idéale,
- Le filtre est idéal, la tension aux bornes de la charge est donc parfaitement sinusoïdale,
- Le rapport cyclique est de 50%.

Le transistor fonctionnant en commutation idéale, nous étudierons ce système en deux étapes, celles-ci correspondront donc aux deux états du transistor (saturé puis bloqué) tout en respectant les équations garantissant le fonctionnement optimal de l'amplificateur classe E (I.7 - I.8) :

$$V_{ds}(\theta)|_{\theta=2\pi n} = 0 \quad (\text{I.7})$$

$$\frac{dV_{ds}(\theta)}{d\theta} \Big|_{\theta=2\pi n} = 0 \quad (\text{I.8})$$

Nous commencerons par étudier ce circuit lorsque le transistor est à l'état ON (saturé - I.9) :

$$I_c(\theta) = \omega C \frac{dV_{ds}(\theta)}{d\theta} = 0 \quad (\text{I.9})$$

Sachant que le filtre est idéal, il est possible d'écrire la relation (I.10) régissant le courant traversant le transistor (ici φ est introduit par l'inductance L_X) :

$$I(\theta) = Id_0 + I_c(\theta) + I_{RL}(\theta) = Id_0 + I_{RL} \sin(\theta + \varphi) \quad (\text{I.10})$$

Or, les conditions initiales imposent un courant $I(\theta)$ nul lorsque $\theta = 0$, nous obtenons donc (I.11) :

$$Id_0 = -I_{RL} \sin(\theta + \varphi) \quad (\text{I.11})$$

Soit un courant traversant le transistor (I.12) :

$$I(\theta) = I_{RL} [\sin(\theta + \varphi) - \sin(\varphi)] \quad (\text{I.12})$$

Nous considérons maintenant le commutateur bloqué pour $\pi < \theta < 2\pi$. Le transistor étant un commutateur parfait, aucun courant ne le traverse ; cependant, un courant est maintenant présent dans la branche de la capacité car celle-ci n'est plus court-circuitée (I.13) :

$$I_c(\theta) = Id_0 + I_{RL} \sin(\theta + \varphi) \quad (\text{I.13})$$

Ce courant associé à la capacité permet de déterminer la tension engendrée aux bornes du transistor (I.14) :

$$V_{ds}(\theta) = \frac{1}{C\omega} \int_{\pi}^{\theta} I_c(\theta) d\theta = \frac{1}{C\omega} [Id_0\theta + I_{RL} \cos(\theta + \varphi) - I_{RL} \cos(\theta)] \quad (\text{I.14})$$

Cette tension $V_{ds}(\theta)$ combinée à l'équation (I.7) nous permet de déterminer l'angle


optimum (φ) ainsi que l'inductance (L_X) qui permet de l'obtenir (I.15) :

$$\frac{-I_{RL}}{C\omega} [\sin(\varphi)(\theta - \varphi) + \cos(\varphi) + \cos(\theta + \varphi)] = 0 \Rightarrow \varphi = \arctan\left(\frac{-2}{\pi}\right) \approx -0,57\text{rad} \quad (\text{I.15})$$

Après modifications des formules via l'équation (I.11) de façon à pouvoir les normaliser vis-à-vis de I_{d_0} (I.16 - I.17), nous pourrons en tracer les allures.

$$I(\theta) = \begin{cases} I_{d_0} (1 + \cos(\theta) - \frac{\pi}{2} \sin(\theta)) & \text{si } 0 < \theta < \pi \\ 0 & \text{si } \pi < \theta < 2\pi \end{cases} \quad (\text{I.16})$$

$$v_{ds}(\theta) = \begin{cases} 0 & \text{si } 0 < \theta < \pi \\ \frac{I_{d_0}}{C\omega} [\theta - \frac{3\pi}{2} - \frac{\pi}{2} \cos(\theta) - \sin(\theta)] & \text{si } \pi < \theta < 2\pi \end{cases} \quad (\text{I.17})$$



(a) courant et tension aux bornes du transistor de commutation.

(b) Droite de charge de l'amplificateur classe E chargé par une capacité de shunt.

FIGURE I.16 – Courbes de tension, courant et cycle de charge de l'amplificateur classe E idéal chargé par une capacité parallèle de 90pF à 700MHz .

La Figure I.16 montre que les courants/tensions aux bornes du transistor ne se superposent jamais, ceci implique qu'aucune puissance n'est dissipée par celui-ci, le rendement de drain est donc de 100%. La puissance délivrée à la charge est donc identique à la puissance fournie par l'alimentation, en utilisant l'équation (I.18), il est possible de déterminer simplement la valeur des différents composants [38].

$$V_{d_0} \cdot I_{d_0} = \frac{1}{2} V_{RL} I_{RL} \quad (\text{I.18})$$

Un rendement de 100% n'est cependant pas atteignable, en effet, les courants et tensions aux bornes du transistor en commutation ne peuvent pas être nuls [39]. Le rendement d'un tel amplificateur est donc généralement inférieur à 95% (Figure I.3) :

Référence	[40]	[41]	[42]	[43]	[44]
Rendement de Drain	93.1%	93.6%	94.6%	85%	94.6%
Puissance de Sortie	32.6W	26.8W	31W	90W-180W	13.18W
Fréquence	4 MHz	13.6 MHz	13.56 MHz	1200 MHz	5800 MHz

Tableau I.3 – Rendements et puissances des différents travaux mettant en œuvre des amplificateurs de puissance en classe E.

Cette classe de fonctionnement étant basée sur un réseau d'adaptation de sortie passif, il est possible de l'implémenter de différentes façons, notamment à l'aide de lignes. Les différents réseaux d'adaptation basés sur des lignes permettent d'influer sur des paramètres d'amplifications, dont le rendement et le gain [45].

Il apparaît que le fonctionnement optimal de cette classe ne serait pas celui présenté ci-dessus [46]. En effet, il est possible de déplacer le point d'inflexion de la tension Drain-Source du transistor en commutation lors de l'état OFF de celui-ci en modifiant la valeur des composants du circuit de charge (Figure I.17). Dans ces nouvelles conditions, une augmentation de la puissance de sortie sans pour autant augmenter la puissance continue d'alimentation est envisageable. L'application de ces modifications [47] permet une augmentation du rendement de l'amplificateur de l'ordre de 4pts.




FIGURE I.17 – Représentation de la tension aux bornes du transistor, et des modifications qui lui sont imposées lors de la variation des différents éléments du circuit de charge.

2.2 Les Amplificateurs Classe D

L'amplificateur classe D, tel que nous l'aborderons ici, a été développé en 1959 par P. J. Baxandall [48] dans le but de réaliser des oscillateurs à hautes performances, il se décline également sous une forme d'amplificateur conventionnel, ne fonctionnant pas en commutation, mais se présentant comme deux amplificateurs classe B associés en *push-pull* [49]. Aujourd'hui, sa première utilisation est l'amplification à haut rendement de signaux audio (basses fréquences). Cet amplificateur a la particularité de faire fonctionner deux dispositifs en commutation [50].

La principale limite à l'utilisation de ces amplificateurs classe D est liée à cette particularité, car de nos jours, même si un composant en commutation à un rendement proche de 100%, il n'est pas aisé de générer les signaux de commande adéquats en haute fréquence [37, 51].

L'amplificateur classe D peut se présenter sous deux formes distinctes dont le fonctionnement diffère [52]. Ils sont connus sous les noms de “*mode tension*” (Figure.I.18(a)) et “*mode courant*” (Fig I.18(b)).




FIGURE I.18 – Schémas simplifiés des classes D modes tension et courant.

Dans l'amplificateur classe D mode tension, les commutateurs sont placés de façon à obtenir à leurs bornes des tensions de formes carrées auxquels correspondent des formes d'ondes de courant semi-sinusoïdales. Les éléments filtrants (inductances et capacités) permettent d'obtenir sur la charge un signal à la fréquence fondamentale. Contrairement au mode tension, le mode courant met en œuvre deux commutateurs imposant à leurs bornes un courant de forme carrée, ce qui implique des tensions semi-sinusoïdales. Comme nous l'avons vu précédemment, les commutateurs peuvent être des transistors. Les montages amplificateurs en classe D sont très souvent réalisés à base de transistor MOSFET ou Bipolaires [53] notamment car il est plus aisé de piloter un transistor bipolaire à “*émetteur flottant*” (S_1 Figure.I.18(a)) qu'un transistor FET normalement-ON à “*source flottante*”. De plus lors du design d'un amplificateur classe D mode courant, les différentes capacités C_{ds} sont prises en compte dans le filtre de sortie.

La montée en fréquence de l'amplificateur classe D est un défi qui peut être relevé en développant une commande adaptée de façon à faire commuter des transistors rapides et capables de véhiculer de la puissance malgré une configuration “*source flottante*”.

Nous commencerons par décrire de façon détaillée le fonctionnement de l'amplificateur classe D tension avant de décrire plus rapidement le fonctionnement de l'amplificateur classe D courant dont le fonctionnement est similaire.

2.2.1 Classe D tension

La Figure I.19(a) rappelle le circuit simplifié de l'amplificateur classe D tension sur lequel une capacité de découplage a été ajoutée pour protéger la source de tension continue des signaux RF engendrés par la commutation des transistors [54]. Plusieurs schémas détaillés des éléments réels à mettre en œuvre pour le bon fonctionnement de l'amplificateur classe D *tension* sont présentés dans [38]. Lors de l'étude, cette structure va être développée en utilisant les éléments les plus importants des transistors dans le cas d'une utilisation en commutation. Ces éléments sont les principales clés et limitations du fonctionnement de l'amplificateur classe D tension. En effet, la fonction “commutateur” est la base de

l'architecture, mais la résistance en série ($R_{ON_{T_n}}$, Fig. I.19(b)) limite le fonctionnement basse fréquence de l'amplificateur de puissance, en étant un élément dissipatif entre la source de puissance et la charge ; en revanche, la capacité parallèle ($C_{ds_{T_n}}$) a peu d'effet en basse fréquence, mais impacte directement le signal de sortie pour des fréquences élevées par son comportement filtrant [55].




FIGURE I.19 – Schémas équivalents de l'amplificateur classe D mode tension.

Lors de cette étude, nous considérerons les deux interrupteurs (T_1 et T_2) commandés de façon complémentaire (nécessaire au bon fonctionnement de l'amplificateur classe D) avec un rapport cyclique de 50%. Nous considérerons également le filtre (L, C) idéal et centré autour de la fréquence de commutation, ce qui implique sur la charge un courant décrit Eq. (I.19) :

$$i_{R_L}(\theta) = I_{R_L} \sin(\theta) \quad (\text{I.19})$$

Les capacités ($C_{ds_{T_n}}$) ne permettent pas la conduction du courant continu, nous pouvons donc facilement définir les deux configurations du circuit étudié pour en comprendre le fonctionnement (Fig. I.20).

Nous considérons donc les commandes dans l'ordre décrit ci-dessous (Eqs. I.20 et I.21) :

$$T_1 : \begin{cases} \text{fermé} & 0 < \theta \leq \pi \\ \text{ouvert} & \pi < \theta \leq 2\pi \end{cases} \quad (\text{I.20})$$


$$T_2 : \begin{cases} \text{ouvert} & 0 < \theta \leq \pi \\ \text{fermé} & \pi < \theta \leq 2\pi \end{cases} \quad (\text{I.21})$$

Cela nous permet d'écrire les relations de courants et tensions suivantes (Eqs. I.22 et I.23) :

$$I_{ds1}(\theta) = \begin{cases} \frac{V_{dd}}{R_{ON_{T1}} + R_L} & 0 < \theta \leq \pi \\ 0 & \pi < \theta \leq 2\pi \end{cases} \quad (\text{I.22})$$

$$V_{R_L}(\theta) = \begin{cases} 0 & 0 < \theta \leq \pi \\ \frac{V_{dd} \cdot R_L}{R_{ON_{T1}} + R_L} & \pi < \theta \leq 2\pi \end{cases} \quad (\text{I.23})$$

La tension moyenne appliquée à la charge, en considérant un rapport cyclique de 50%,


 FIGURE I.20 – Schémas équivalents de l'amplificateur classe D lors de ses états *on* et *off*.

est (Eq. I.24) :

$$\langle V_{R_L} \rangle = \frac{V_{dd}}{2} \frac{R_L}{R_L + R_{ON_{T1}}} \quad (\text{I.24})$$

Ce qui correspond à une puissance délivrée à une charge réelle $\langle P_{R_L} \rangle$ (Eq. I.25) :

$$\langle P_{R_L} \rangle = \frac{V_{dd}^2 \cdot R_L}{2(R_L + R_{ON_{T1}})} \quad (\text{I.25})$$

La puissance consommée par l'amplificateur est définie équation I.26 :

$$P_{DC} = \frac{V_{dd}^2}{2(R_{ON_{T1}} + R_L)^2} \quad (\text{I.26})$$

Soit un rendement (hors effets transitoires) décrit Eq. I.27 :

$$\eta_D = \frac{\langle P_{R_L} \rangle}{P_{DC}} = \frac{1}{\frac{R_{ON_{T1}}}{R_L} + 1} \quad (\text{I.27})$$

Nous allons maintenant prendre en compte les pertes occasionnées par les capacités C_{ds} (en négligeant les résistances ON des transistors). Pour cela, nous définissons le courant traversant ces capacités (i_c , Eq. I.28) puis calculons les puissances que chacune d'entre elles dissipe lors d'une charge ou décharge (Eq. I.29) :

$$I_c(\theta') = C_{ds} \frac{\partial V_C(\theta')}{\partial \theta'} \quad (\text{I.28})$$

$$P_{diss_C} = \frac{1}{2\pi} \int_0^{2\pi} I_c(\theta') V_C(\theta') \partial \theta' = \frac{2\pi f C_{ds}}{2\pi} V_{dd}^2 = f V_{dd}^2 C_{ds} \quad (\text{I.29})$$

Soit une puissance dissipée accumulant les quatre charges et décharges des capacités (Eq. I.30) :

$$P_{diss_{C_{tot}}} = 4V_{dd}^2 f C_{ds} \quad (\text{I.30})$$

Il est possible de dissocier $R_{ON_{T1}}$ du rendement (Eq. I.27) de façon à observer l'impact des capacités Cds (Eq. I.31) :

$$Rend_{D_{Cds}} = 1 - \frac{4V_{dd}^2 f Cds}{\frac{V_{dd}^2}{2R_L}} = 1 - 8R_L f Cds \quad (I.31)$$

Au vu des Eq. I.27 et I.31, il est possible déterminer le rendement en fonction des deux éléments que sont $R_{ON_{T1}}$ et Cds (Eq. I.32) :

$$\eta_{D_{Cds}/Ron} = \frac{1}{\frac{R_{ON_{T1}}}{R_L} + 1} - \frac{8 \cdot f Cds}{R_{ON_{T1}} + R_L} \quad (I.32)$$

Nous pouvons voir ici que le rendement de telles architectures peut s'approcher de 100% lorsque les résistances ON des transistors sont nulles, que le filtre est parfaitement centré à f_0 et que les commutations présentent des pentes infinies (cela implique un contrôle parfait de tous les harmoniques - condition limite de la classe F). Le point dur n'est cependant pas soulevé dans cette description, il concerne la commande du commutateur S_1 (Figure. I.18(a)). Pour pouvoir amplifier de la puissance (plus d'une dizaine de watts) à des fréquences importantes, l'utilisation de transistors GaN est indispensable, mais cette technologie propose peu de transistor normmally-off commercial. Il est donc nécessaire de concevoir des drivers de grille [56] qui à partir d'un signal de commande simple (référéncé à la masse) soient capables de piloter ce commutateur [57].

2.2.2 Classe D courant

De façon à simplifier l'étude de l'amplificateur classe D mode courant, nous considérerons le filtre et les commutateurs comme idéaux ; de même que précédemment, la première demi-période correspond à l'état fermé du commutateur 1 représenté par un transistor sur la Figure.I.21, et inversement, le commutateur 2 sera fermé lors de la deuxième demi-période (Eq.I.33), (Eq.I.34).

$$T_1 : \begin{cases} \text{fermé} & 0 < \theta \leq \pi \\ \text{ouvert} & \pi < \theta \leq 2\pi \end{cases} \quad (I.33)$$

$$T_2 : \begin{cases} \text{ouvert} & 0 < \theta \leq \pi \\ \text{fermé} & \pi < \theta \leq 2\pi \end{cases} \quad (I.34)$$

Dans ces conditions, le courant traversant la charge (I_{tot}) peut se définir (Eq.I.35) :

$$I_{tot}(\theta) = \begin{cases} -I_{dc} & 0 < \theta \leq \pi \\ I_{dc} & \pi < \theta \leq 2\pi \end{cases} = I_{dc} \frac{4}{\pi} \left(\sin(\theta) + \frac{1}{3}\sin(3\theta) + \frac{1}{5}\sin(5\theta) + \dots \right) \quad (I.35)$$

Le filtre centré à f_0 étant considéré idéal, nous définissons la tension aux bornes de la charge (Eq.I.36) :

$$V_{RL}(\theta) = \widehat{V_{RL}} \sin(\theta) = R_L I_{dc} \frac{4}{\pi} \sin(\theta) \quad (I.36)$$

Les inductances de choc imposent une tension moyenne V_{dd} sur le drain de chacun des




FIGURE I.21 – Classe D mode courant avec les différentes tensions et différents courants mis en jeu.

transistors T_1 et T_2 , d'où (Eq.I.37) :

$$\frac{1}{2\pi} \int_0^{2\pi} V_{RL}(\theta) d\theta = V_{dd} \quad (\text{I.37})$$

d'où (I.38) :

$$\frac{1}{\pi} R_L I_{dc} \frac{4}{\pi} = V_{dd} \quad (\text{I.38})$$

$$\widehat{V}_{RL} = \pi V_{dd}$$

Les équations (I.36) et (I.38) nous permettent de déterminer le courant I_{dc} :

$$I_{dc} = \frac{\pi^2 V_{dd}}{4 R_L} \quad (\text{I.39})$$

L'application d'une simple loi des noeuds nous permet de déterminer les courants $I_{ds1}(\theta)$ (I.40) et $I_{ds2}(\theta)$ (I.41) :

$$I_{ds1}(\theta) = \begin{cases} 2I_{dc} & 0 < \theta \leq \pi \\ 0 & \pi < \theta \leq 2\pi \end{cases} \quad (\text{I.40})$$

$$I_{ds2}(\theta) = \begin{cases} 0 & 0 < \theta \leq \pi \\ 2I_{dc} & \pi < \theta \leq 2\pi \end{cases} \quad (\text{I.41})$$

De même, une simple application de la loi des mailles permet d'obtenir l'expression des tensions aux bornes des commutateurs (I.42), (I.43) :

$$V_{ds1}(\theta) = \begin{cases} V_{RL}\theta & 0 < \theta \leq \pi \\ 0 & \pi < \theta \leq 2\pi \end{cases} \quad (\text{I.42})$$

$$V_{ds2}(\theta) = \begin{cases} 0 & 0 < \theta \leq \pi \\ -V_{RL}(\theta) & \pi < \theta \leq 2\pi \end{cases} \quad (\text{I.43})$$

Une décomposition de ces courants et tensions permet d'apprécier l'effet de cette

topologie sur les impédances vues à chaque harmonique :

$$V_{ds1}(\theta) = V_{dd} + \frac{\pi}{2}V_{dd}\sin(\theta) - \frac{2}{2^2-1}V_{dd}\cos(2\theta) - \frac{2}{4^2-1}V_{dd}\cos(4\theta) - \frac{2}{6^2-1}V_{dd}\cos(6\theta) - \dots \quad (\text{I.44})$$

$$I_{ds1}(\theta) = I_{dc} + \frac{4}{\pi}I_{dc}\sin(\theta) + \frac{4}{3\pi}I_{dc}\sin(3\theta) + \frac{4}{5\pi}I_{dc}\sin(5\theta) + \dots \quad (\text{I.45})$$

$$V_{ds2}(\theta) = V_{dd} - \frac{\pi}{2}V_{dd}\sin(\theta) - \frac{2}{2^2-1}V_{dd}\cos(2\theta) - \frac{2}{4^2-1}V_{dd}\cos(4\theta) - \frac{2}{6^2-1}V_{dd}\cos(6\theta) - \dots \quad (\text{I.46})$$

$$I_{ds2}(\theta) = I_{dc} - \frac{4}{\pi}I_{dc}\sin(\theta) - \frac{4}{3\pi}I_{dc}\sin(3\theta) - \frac{4}{5\pi}I_{dc}\sin(5\theta) - \dots \quad (\text{I.47})$$

Ces formules (I.44), (I.45), (I.46), (I.47) nous permettent de conclure que les harmoniques de $V_{ds1}(\theta)$ et $V_{ds2}(\theta)$ ont des amplitudes identiques et représentent des courts-circuits aux harmoniques impaires. Inversement, les courants ($I_{ds1}(\theta)$ et $I_{ds2}(\theta)$) présentent une même amplitude déphasée de 180° et présentent des circuits ouverts aux harmoniques pairs.

Il est donc possible de faire un lien entre l'amplificateur classe F [58] et le classe D courant, qui peut être vu comme un classe F push-pull [59].

Connaissant les ondes de tension (I.38) et courant (I.39), nous pouvons calculer les différentes puissances en jeu :

$$P_{dc} = V_{dd}2I_{dc} = \frac{\pi^2 V_{dd}^2}{2R_L} \quad (\text{I.48})$$

$$P_{RL} = \frac{1}{2} \frac{\widehat{V}_{RL}^2}{R_L} = \frac{1}{2} \frac{\pi^2 V_{dd}^2}{R_L} \quad (\text{I.49})$$

Le rendement étant ici le rapport des puissances fournies par l'alimentation (I.48) et délivrées à la charge (I.49), il est de 100%. Mais ces équations considèrent cependant une charge différentielle et des commutateurs idéaux ; l'insertion des résistances ON [60] et OFF des transistors, ainsi que la capacité C_{gs} permettrait d'obtenir des puissances et rendements plus réalistes (Voir paragraphe classe D tension et [61]).

3 Architectures d'amplificateurs mettant en œuvre la modulation de polarisation

Les amplificateurs en commutation présentent un rendement important, mais sont peu courants de par leur complexité de mise en œuvre aux fréquences microondes.

Les amplificateurs de puissance conventionnels (sinusoïdaux ou à mise en forme temporelle) présentent des lieux de rendements maximums étroits et non corrélés avec la probabilité de présence des signaux à amplifier. De plus, l'utilisation de ces amplificateurs sous de forts reculs en puissance pour répondre aux contraintes de linéarité, réduit sensiblement le rendement moyen de l'étage de puissance. En analysant les équations des classes d'amplifications sinusoïdales, nous pouvons nous rendre compte que le seul moyen d'augmenter le rendement est de réduire le rapport $P_{dc}/P_{fondamentale}$ [54]. Ce rapport mets en jeu

P_{dc} , fixée par l'utilisateur et $P_{fondamental}$ lié à la modulation. Lors de l'utilisation à forte puissance de sortie, ce rapport est faible ($P_{dc} = P_{out} = P_{fondamental}$) mais si la puissance d'entrée est faible, alors $P_{fondamental}$ (faible également) fait fortement augmenter le rapport donnant lieu à d'importantes pertes énergétiques (Figure.I.22).




FIGURE I.22 – Illustration des pertes lors de l'utilisation d'un amplificateur avec une polarisation fixe.

Deux méthodes ont été pensées pour limiter cette dissipation. La première, l'*Envelope Elimination and Restoration* (EER), a pour principe de faire fonctionner l'amplificateur avec une puissance d'entrée constante, puis de faire varier dynamiquement son gain (via la polarisation de drain) pour moduler la puissance de sortie. La seconde méthode, l'*Envelope Tracking* (ET), vise à modifier dynamiquement le rapport $P_{dc}/P_{fondamental}$ en modulant la polarisation de l'amplificateur (Figure.I.23).




FIGURE I.23 – Illustration des pertes lors de l'utilisation d'un amplificateur avec une polarisation modulée.

3.1 Envelope Elimination and Restoration

La méthode d'*Envelope Elimination and Restoration* (EER) également appelée méthode de Kahn[62] permet d'amplifier linéairement un signal de forte puissance en utilisant des composants non linéaires. Pour cela, le signal d'entrée (complexe) est séparé en deux modulations :

Une modulation d'amplitude image de la puissance de l'enveloppe d'entrée (basse fréquence).

Une modulation de phase dont l'enveloppe est constante.

Seule la modulation de phase va être appliquée à l'entrée RF de l'amplificateur. L'enveloppe d'entrée étant constante, le PA sera fait de façon à présenter un maximum de rendement à cette puissance, et ce, pour différentes polarisations.

La modulation d'amplitude va être amplifiée (fonction basse fréquence) puis appliquée sur le drain du PA (polarisation) pour contrôler son gain, faisant varier sa puissance de sortie (Figure.I.24). Ce PA fonctionne comme un amplificateur saturé à gain variable contrôlé par sa polarisation de drain.




FIGURE I.24 – Synoptique de la méthode de Kahn (EER).

Le maintien du PA en saturation permet l'amplification de puissance à fort rendement, quelque soit le type de modulation [63, 64]. Cependant, pour respecter les critères de linéarité nécessaires aux télécommunications, il est important de synchroniser les voies RF et BF, qui contiennent respectivement les informations de phase et d'amplitude de chaque symbole [65]. La linéarité va également être fortement conditionnée par la qualité d'amplification du modulateur de polarisation et de la conversion PM/AM de l'amplificateur [66]. Pour minimiser les non-linéarités de cette architecture, des systèmes de pré-distorsions et d'asservissement sont couramment appliqués aux synchroniseurs de phase et au modulateur de polarisation [67].

3.2 Envelope Tracking

La seconde méthode permettant l'amélioration du rendement et/ou de la linéarité fonctionne, non plus en faisant varier le gain du PA à puissance constante, mais en le faisant fonctionner à puissance d'entrée variable et à tension de polarisation modulée. En faisant varier la tension de polarisation au rythme de l'enveloppe [68] pour adapter au mieux, et continuellement, le rapport $P_{dc}/P_{fondamentale}$, la position du cycle de charge du transistor est modifiée dynamiquement suivant l'axe horizontal V_{ds} . Ainsi, il est possible de réduire fortement le courant I_{ds} à faibles puissances d'entrée (Figure.I.25).




FIGURE I.25 – Impact du changement de polarisation sur la droite de charge d’un amplificateur classe B.

Pour faire varier la polarisation de drain, un modulateur de polarisation (*Supply Modulator* - SM) est mis en place entre l’alimentation continue et l’amplificateur (Figure.I.26). Ce convertisseur devra être capable de suivre l’enveloppe du signal modulé d’entrée ; il faudra donc que sa bande passante (BF) soit importante (les signaux LTE ont une bande de l’ordre de 20MHz [69]).




FIGURE I.26 – Synoptique de la méthode d’enveloppe tracking de drain.

L’un des points critiques de l’ET est l’alignement temporel (dans le plan du transistor) entre le signal de polarisation et la puissance d’entrée. Si cet alignement n’est pas idéal, la

polarisation appliquée au PA ne sera plus optimale, ce qui implique une dégradation du rendement et de la linéarité.

Le rendement de cette architecture se calcule entre l'alimentation DC (alimentant le SM), l'accès d'entrée (avant le coupleur, Figure.I.26) et l'accès de sortie du PA. En négligeant les pertes liées au coupleur, au détecteur d'enveloppe et au calculateur de loi de commande (fonctions réalisées numériquement en amont), le rendement est décrit par l'équation (I.50).

$$\eta_{global} = \eta_{SM} \cdot \eta_{PA} \quad (I.50)$$

Un grand nombre de paramètres interviennent dans ce rendement. L'impédance du de l'accès de polarisation de drain du PA varie en fonction de la puissance d'entrée et de la polarisation. Le modulateur de polarisation voit donc sa charge évoluer dans le temps dégradant ainsi ses conditions d'adaptation (le transfert de puissance du SM au PA n'est pas optimal continuellement). L'autre facteur conditionnant le rendement et le bon fonctionnement de l'ET est la loi de commande du modulateur de polarisation [70]. Cette loi met en relation la puissance d'entrée du PA et la tension appliquée à son drain. Il existe une infinité de lois applicables au modulateur de polarisation (Figure.I.27) parmi lesquelles on trouve une loi à rendement maximum, à gain constant (linéarité maximum) et de nombreux compromis rendement/linéarité [71, 72].




FIGURE I.27 – Illustration de loi de commandes discrètes pour gain constant et rendement maximum.

Une première loi peut être déterminée en analysant les caractéristiques statiques du PA, mais une loi optimale est complexe à déterminer. L'impact du changement de polarisation sur le PA n'est pas négligeable lors du fonctionnement, il entraîne notamment une variation de l'impédance de drain du PA et influe sur la puissance de sortie, pouvant résulter en une caractéristique rendement/linéarité très différente de celle désirée [73].

L'implémentation de l'ET est délicate, elle nécessite un amplificateur de puissance présentant une impédance de drain (accès DC) adaptée au modulateur de polarisation et constante [74]. De son côté, le modulateur de polarisation doit être capable de fournir une puissance suffisante à l'impédance de l'amplificateur (accès de polarisation), et aux

autres impédances que pourra présenter le PA. Il est tout aussi important d'avoir un modulateur dont la bande passante est suffisante pour reproduire au mieux l'enveloppe du signal d'entrée. Il faut ensuite extraire une loi de commande et garantir l'alignement temporel des différents signaux dans le plan du transistor.

4 Modulateurs de polarisation

Pour que les modulateurs de polarisations soient efficaces, il est nécessaire d'utiliser des architectures quasi sans pertes, celles présentées ici mettent donc en œuvre des transistors en commutation.

4.1 Convertisseurs dc-dc

Dans ces travaux de thèse, la principale utilisation des transistors décrits précédemment est la commutation de puissance. Nous décrirons donc ici les techniques de commandes des transistors en commutation, ainsi que les effets limitatifs de ceux-ci dans les différentes applications mettant en œuvre la commutation.

Une grande partie des applications de transistor en commutation est la conversion de tension (DC-DC), cette fonction correspond notamment aux modulateurs de polarisation qui seront mis en place dans la suite de ce manuscrit, nous décrivons donc ici les différentes architectures existantes et détaillerons leurs points forts et points sensibles.

Un convertisseur dc-dc est défini comme un circuit qui, à partir d'une source d'énergie continue, est capable de générer un courant ou une tension différente à la charge. Ce courant ou cette tension fournie à la charge peut, dans le cas des convertisseurs dc-dc, être supérieur ou inférieur au courant/tension continu fourni par l'alimentation au convertisseur [75]. Dans tous les cas, ces convertisseurs utilisent un signal de commande en commutation (ou à découpage).

Il est évident que de tels systèmes permettant d'alimenter des dispositifs, qu'ils soient passifs ou actifs, se doivent, lors de la conversion d'énergie, de mettre en œuvre des éléments de circuits non dissipatifs. Ici, l'utilisation de transistors en commutation s'impose [75].

4.1.1 Buck

La structure Buck (Fig. I.28, également appelée *step-down converter*) permet de convertir une tension (alternative ou continue) en une autre tension (alternative ou continue) dont la valeur moyenne sera inférieure à celle de l'alimentation. Cette structure permet cependant de fournir à sa charge un courant moyen pouvant être supérieur à celui de son alimentation [76].




FIGURE I.28 – Schémas d'un convertisseur DC-DC Buck.

Dans ce circuit, le transistor et la diode sont deux commutateurs complémentaires formant un demi-pont en H [77]. Ici, seul le transistor est commandé (par sa tension V_{gs} , il nécessite donc une commande flottante difficile à concevoir), mais la structure impose à la diode d'être passante lorsque le transistor est bloqué et inversement. Le couple LC stocke l'énergie lors des états ON (transistor passant, Fig. I.29(a)) puis la redistribue lors des états OFF (transistor bloqué, Fig. I.29(b)).




FIGURE I.29 – schémas d'un convertisseur DC-DC Buck à l'état ON (a) et OFF (b).

Les temps de charge/décharge des éléments passifs (inductance et capacité) permettent de maintenir une tension de sortie constante en agissant comme un filtre passe-bas d'ordre 2 dont la fréquence de coupure est $f_c = 1/(2\pi\sqrt{LC})$.

Généralement le contrôle du commutateur (transistor) est réalisé à l'aide d'un signal PWM (Pulse Width Modulation) de rapport cyclique α (I.51, T représente la période du signal PWM) :

$$\alpha = \frac{t_{ON}}{T} = \frac{t_{ON}}{t_{ON} + t_{OFF}} \quad (\text{I.51})$$

Lors de l'état ON, le transistor est passant, la tension aux bornes de la diode est donc $-V_{dd}$ ce qui a pour effet de la faire fonctionner dans sa zone de blocage. Dans ces conditions, l'énergie issue de la source de tension est donc distribuée au réseau RLC (R étant la

4.1.2 Boost

La structure boost permet d'appliquer à la charge une tension supérieure à celle de l'alimentation continue. Pour cela, cette structure repose sur deux interrupteurs (généralement une diode et un transistor).

Un schéma équivalent du convertisseur boost (aussi appelée *voltage-boost* dans [76] ou *step-up converter*) est présenté Figure.I.31.




FIGURE I.31 – Schémas d'un convertisseur DC-DC Boost.

Ici, l'inductance a pour rôle de stocker l'énergie, qui par la suite sera dirigée vers la charge [80]. On peut noter que l'ensemble capacité/diode assure une fonction de type "détecteur d'enveloppe", ce qui permet d'obtenir sur la charge une tension continue.

Le concept de base du convertisseur boost est le suivant : dans un premier temps le commutateur (transistor) étant fermé (saturé), un courant circule dans l'inductance qui emmagasine de l'énergie [81]. Ensuite, lors de l'ouverture (blocage) de l'interrupteur, la diode devient passante : l'énergie emmagasinée dans l'inductance est transférée au condensateur. Pendant le cycle suivant, le condensateur se décharge dans la résistance tandis que l'inductance emmagasine à nouveau de l'énergie [79].

De façon à mieux appréhender ce phénomène, nous allons calculer les courants présents dans chacun des états. Lors de l'état OFF, le commutateur est fermé (Figure.I.32(a)), nous représentons donc la diode par son schéma équivalent simplifié (un circuit ouvert).




FIGURE I.32 – schémas d'un convertisseur DC-DC boost à l'état OFF (a) et ON (b).

La tension aux bornes de l'inductance répond donc à la fonction (I.58) :

$$V_L = L \cdot \frac{\delta I_L}{\delta t} \quad (\text{I.58})$$

Le courant I_L augmente donc de façon linéaire lors de l'état OFF (état décrit par sa durée — I.59) :

$$I_{Lmax} - I_{Lmin} = \Delta I_{LOFF} = \frac{V_{DC}}{L} \cdot \alpha T \quad (\text{I.59})$$

Lors de l'état ON (Figure.I.32(b)), la tension aux bornes de l'inductance répond à la même fonction (I.58), et peut être mise sous la forme (I.60, en considérant que la diode à une tension inverse nulle) :

$$V_L = V_{DC} - V_{RL} \quad (\text{I.60})$$

Nous pouvons donc écrire (I.61) :

$$\Delta I_{LON} = \frac{(V_{DC} - V_{RL})(1 - \alpha)T}{L} \quad (\text{I.61})$$

Le fonctionnement étant périodique, il est possible de sommer le courant croissant (ΔI_{LOFF}) et le courant décroissant (ΔI_{LON}) pour trouver la fonction de transfert en tension de l'architecture boost (I.62, I.63 - Figure.I.33) :

$$\Delta I_{LOFF} + \Delta I_{LON} = 0 \quad (\text{I.62})$$

$$\frac{V_{RL}}{V_{DC}} = \frac{1}{1 - \alpha} \quad (\text{I.63})$$




FIGURE I.33 – Fonction de transfert du convertisseur boost en fonction du rapport cyclique de la commande.

Il a été démontré dans [79] que le rendement global du convertisseur boost associé au schéma complet (Figure.I.34) s'écrit (I.64) :

$$\eta = \frac{1}{1 + \frac{r_L + \alpha \cdot r_{ds}}{(1 - \alpha)^2 \cdot R_L} + \frac{r_F + \alpha \cdot r_C}{(1 - \alpha) \cdot R_L} + \frac{V_F}{V_{RL}} + f_{sw} C_0 R_L} \quad (\text{I.64})$$




FIGURE I.34 – Schémas associés au calcul du rendement global de l'architecture boost.

Les différences notables par rapport au convertisseur Buck sont :

- La tension V_{R_L} n'est pas linéaire en fonction du rapport cyclique α ,
- En pratique, on ne peut guère dépasser $\alpha=50\%$, soit un facteur multiplicatif fois 2.

4.2 Commande des commutateurs de puissance

D'autres types de circuits permettent la commande de commutateurs de puissance. Ceux-ci sont particulièrement adaptés aux circuits basses fréquences et mettent en œuvre des amplificateurs opérationnels (AOP) ainsi que des signaux périodiques nécessitant des générateurs harmoniques hauts en fréquence. Les circuits permettant la commande des convertisseurs boost sont relativement simples en RF du fait du montage *source commune* du transistor de puissance (source connectée à un potentiel continu connu). En basse fréquence, il est courant d'asservir la commande de ce transistor grâce à une mesure simultanée du courant et de la tension délivrée à la charge (Figure.I.35, [82]).




FIGURE I.35 – Commande des commutateurs boost utilisés en basses fréquences.

De même, la commande des circuits de type buck en basses fréquences est basée sur des comparateurs et sur l'utilisation de sources nécessitant un fort contenu harmonique de la fréquence PWM [78]. Pour simplifier la commande du transistor, celui-ci est couramment




FIGURE I.38 – schémas équivalents à l'état ON (a) et OFF (b) du circuit de commande basé sur des transistors normally-off en commutation.

est basé sur l'association d'une diode (D_b) et d'une capacité (C_b) qui se charge lors des états OFF du circuit (la capacité est en parallèle à l'alimentation) et qui va distribuer ses charges à T_p lors du passage à ON de celui-ci. Ce système permet d'augmenter la pente de tension de sortie lors des transitions ON→OFF, ce qui impacte positivement le rendement et la fréquence maximum d'utilisation du dispositif.

4.3 Hybrid Switching Amplifier (HSA)

Contrairement aux architectures de conversions de tension présentées précédemment, le HSA (Fig. I.39, [84, 85, 86]) associe une conversion de tension à base de commutation (*switching stage*) et à un étage linéaire (*linear stage*) ce qui impacte de façon positive la linéarité de la fonction de conversion de tension. En effet, l'étage linéaire va permettre de fournir un courant large bande à la charge et donc de répondre aux appels de courants rapides. L'étage en commutation est pour sa part limité en bande passante mais permet de délivrer un courant plus important. Dans cette architecture, l'étage en commutation (ayant un rendement important) va délivrer la majorité du courant nécessaire à la charge, ainsi, le rendement global de ce convertisseur ne va pas être fortement impacté par le faible rendement de l'étage linéaire.

La commande de l'étage en commutation (convertisseur dc-dc de type buck) se fait par l'intermédiaire d'un comparateur à hystérésis dont la tension de sortie va être fonction de $\varepsilon(t) = V_{R_L}(t) - V_{in}$:

- Si $\varepsilon(t) > 0$ alors le comparateur bloque le transistor en commutation ; l'inductance (L) et la diode vont alors assurer la circulation d'un courant ($\frac{di_L(t)}{dt} < 0$).
- Si $\varepsilon(t) < 0$, le transistor va fonctionner dans sa zone de saturation, le courant traversant l'inductance va augmenter ($\frac{di_L(t)}{dt} > 0$).




FIGURE I.39 – Architecture du convertisseur de tension hybride.

La tension de sortie est donc reproduite de façon linéaire grâce à un asservissement en tension. Depuis les premières apparitions de ces architectures [87] destinées aux signaux à faibles bandes passantes (audio), de nombreuses architectures basées sur le HSA existent et permettent d'améliorer soit le rendement, la linéarité ou la dynamique de sortie de celui-ci [88, 89].

5 Conclusion

Les chaînes d'émissions RF sont des assemblages complexes de sous-fonctions RF. Parmi ces sous-fonctions, l'amplificateur de puissance représente un des blocs les plus gourmand en termes d'énergie consommée [90] et l'optimisation de son rendement énergétique représente un axe de recherche majeur.

Nous avons ainsi pu voir, dans ce chapitre, différentes architectures d'amplificateur de puissance à haut rendement (classes E et D) et d'amplificateurs mettant en oeuvre la modulation de polarisation (ET et EER).

Un focus sur les modulateurs de polarisation à également été présenté. Force est de constater que la difficulté est liée aux contraintes de puissance, vitesse et rendement imposées au circuits de gestion de polarisation. C'est dans ce contexte que va être présenté au chapitre suivant la cellule de commutation de puissance à haute vitesse initiale et ses différentes évolutions en technologie hybride et intégrée.

Chapitre **II**

De la cellule de commutation aux commutateurs de puissance

Sommaire

1	Introduction	42
2	Cellule de Commutation initiale	42
3	Cellule de Commutation à trois transistors	44
4	Mise en œuvre du commutateur à deux états hybride	50
5	Mise en œuvre d'un commutateur à deux états intégré	53
6	Mise en œuvre d'un commutateur à quatre états	61
7	Cellule de commutation isolée	65
8	Circuits de commutation multi-niveaux	72
9	Conclusion	75
10	Perspectives des commutateurs de puissance	76

1 Introduction

Comme évoqué dans le premier chapitre de ce manuscrit, les signaux RF de télécommunications présentent des débits de données croissants et font ainsi appel à de nouvelles générations de modulations (N-QAM, CDMA, ...) conduisant à des variations rapides et significatives de leurs enveloppes. La problématique énergétique devient un point crucial entraînant l'étude d'architectures d'amplificateurs permettant l'amélioration des rendements électriques.

Une des voies d'amélioration de ce rendement réside en la réalisation d'une gestion dynamique de la polarisation d'un amplificateur RF de manière simultanée aux variations de l'enveloppe du signal à amplifier.

Ce deuxième chapitre va ainsi se focaliser sur l'étude de la conversion DC-DC utilisant une cellule de commutation originale en technologie GaN. Cette cellule de commutation a été initiée lors de précédents travaux de recherche [2, 3] et a fait l'objet d'un projet FUI *Alpaga 2* traitant de solutions innovantes pour les futurs PAs. Ces solutions à base de gestion de polarisation permettront une amélioration de la linéarité et du rendement de ceux-ci. Les travaux de thèse présentés dans ce chapitre proposent une version optimisée et améliorée du commutateur en question [91]. Il est constitué de HEMTs normally-off en technologie GaN et permet de commuter de fortes puissances à des vitesses élevées. Une première partie concerne la cellule initiale et une description détaillée de son principe de fonctionnement. Puis, une seconde partie mettra en avant les améliorations significatives apportées à cette structure, ainsi que les conceptions, réalisations et mesures de celles-ci, que ce soit en technologie hybride ou MMIC. Une des difficultés majeure de réalisation réside dans la commande des transistors de puissance dont le potentiel de source est flottant (sans référence à un potentiel fixe connu). Enfin, une analyse de l'état de l'art sur les performances de ce type de commutateurs permettra de positionner ces travaux dans le domaine de la commutation de puissance à haute fréquence.

2 Cellule de Commutation initiale

La cellule de commutation dans sa version initiale est présentée Figure II.1. Cette structure est composée de deux transistors HEMTs en technologie GaN normally-on. Cette technologie a été retenue, car elle permet un transport important de puissance et des vitesses de commutations élevées (critères importants pour les applications visées). Le transistor T_2 a le rôle de commutateur de commande, il ne transporte pas de puissance et permet de piloter le transistor T_1 qui lui, a pour rôle de commuter la puissance. Il sert à véhiculer ou à bloquer le courant allant de la source continue (V_{DD}) vers la charge. Le troisième élément de ce commutateur est la résistance d'auto polarisation R_a : celle-ci permet, lors de l'état OFF, le maintien de T_1 proche du pincement ($V_{gs_{T1}} \approx V_p$).

Cette résistance d'auto polarisation est néanmoins au cœur d'un compromis : si celle-ci à une forte valeur, le transistor T_1 est plus proche du pincement, ce qui entraîne une réduction de la consommation à l'état OFF. En revanche, cette augmentation de R_a provoque une dégradation du temps de montée du transistor ce qui est limitant en termes de fréquence de commutation de la cellule. Ce point sera détaillé par la suite.




FIGURE II.1 – Schéma de principe de la cellule de commutation : première version [2].

2.0.1 État ON


A l'état ON, la cellule applique idéalement sur la charge une tension V_{DD} et doit être capable de délivrer un courant important. Cet état permet, en fonction de l'application visée, de définir la taille des transistors. Pour être saturé, T_1 doit être polarisé à $V_{gsT_1} \approx 0V$. Le transistor de commande (T_2) va donc être bloqué ($V_{gsT_2} \leq V_{pT_2}$), le courant dans R_a est nul, ce qui permet d'obtenir une tension grille-source V_{gsT_1} nulle et de placer T_1 en saturation. La tension $V_{out_{ON}}$ est alors donnée (II.1) par l'écriture du pont diviseur formé entre R_L et la résistance drain source R_{onT_1} de T_1 en saturation.

$$V_{out_{ON}} = V_{DD} \cdot \frac{R_L}{R_L + R_{onT_1}} \quad (\text{II.1})$$

Si R_{onT_1} est très faible devant R_L , alors $V_{out_{ON}} = V_{DD}$.

2.0.2 État OFF

Cet état est obtenu en maintenant le transistor de puissance à la limite du blocage grâce à un courant résiduel traversant la résistance d'auto polarisation (R_a). Ce courant est le point de fonctionnement donné par l'intersection entre la courbe $I_{dsT_1} = f(V_{gsT_1})$ et la droite représentant le courant en fonction de la tension aux bornes de la résistance R_a ($I_{Ra} = f(V_{Ra})$) ayant pour pente $-1/R_a$, comme le montre la Figure II.2.


 FIGURE II.2 – Illustration de l'auto polarisation du transistor T_1 lors de l'état OFF.

Cet état s'obtient en saturant le transistor driver (T_2). Le temps de transition de OFF→ON dépend majoritairement de la constante de temps liée à la capacité Grille-Source du transistor de puissance (C_{gsT_1}).

Une description rigoureuse et détaillée des états transitoires de cette cellule est présentée dans les travaux de thèse [3].

2.0.3 Conclusion

La limitation principale de cette cellule de commutation est le compromis nécessaire entre rendement et vitesse de commutation. En effet, dans le cadre d'une gestion dynamique de polarisation pour une application en enveloppe tracking (conversion de tension), le rendement est un point essentiel de l'évolution des terminaux radio-fréquence (RF), mais la fréquence de commutation reste un facteur crucial lié à la bande passante des signaux à traiter. Ainsi, comme évoqué dans la partie introductive, l'élément de la cellule ayant un impact direct sur ce compromis est la résistance R_a :

Plus R_a est élevé, plus la tension Grille-Source de T_1 est importante lors de l'état OFF, ce qui permet d'être très proche du pincement du transistor et de réduire le courant I_{dsT_1} traversant R_a et le canal drain source du transistor T_1 . Les pertes lors de cet état s'en trouvent réduites : celles liées à R_a deviennent faibles en comparaison de celles dans T_1 .

Plus R_a est faible, plus la constante de temps $\tau = R_a \cdot C_{gsT_1}$ diminue et plus le temps de commutation s'améliore, mais c'est au détriment du rendement.

Afin de s'affranchir du compromis rendement/vitesse imposé par la résistance R_a de valeur fixe, cette résistance a été remplacée par un transistor commuté. Le remplacement de R_a par le canal drain-source d'un transistor unitaire a la particularité de présenter une impédance variable : faible pour les états ON puis forte lors des états OFF.

3 Cellule de Commutation à trois transistors

Cette cellule est constituée de trois transistors pHEMTs normally-on en technologie GaN. Le schéma électrique du commutateur de puissance développé [91] est présenté Figure II.3, il permet de piloter un transistor source flottante (T_1) à l'aide de la commande de grille d'un transistor source commune (T_2).




FIGURE II.3 – Schéma du commutateur développé à Xlim.

L'innovation remarquable de cette cellule de commutation réside dans l'auto polarisation du transistor en source flottante (T_1). Cette auto polarisation est assurée par l'ensemble T_3 - Ra qui permet d'obtenir une résistance variable entre le drain et la source de T_3 , celle-ci aura une valeur élevée lors des états OFF de la cellule (Charge isolée de V_{DD}), puis faible lors des états ON ($V_{out} \approx V_{DD}$). La résistance Ra permet l'auto polarisation du transistor T_3 de façon similaire à la cellule précédente. Cette nouvelle architecture doit permettre de lever un verrou dans le domaine des commutations hautes fréquences, en conservant un rendement élevé et des vitesses de commutation rapides. Nous commencerons par présenter le fonctionnement statique de cette cellule (états ON et OFF) de façon à mieux appréhender par la suite son fonctionnement dynamique.

3.1 État ON

L'état ON correspond au maximum de transfert de puissance entre la source de tension continue V_{DD} et la charge R_L . Pour obtenir cet état, le transistor T_2 de commande est équivalent à un interrupteur ouvert. Ainsi, aucun courant ne circule dans Ra , la tension aux bornes de cette résistance est donc nulle ce qui permet de saturer le transistor T_3 d'auto polarisation. Dans ce cas, T_3 présente une résistance équivalente drain-source : R_{onT_3} de très faible valeur. La saturation de T_3 permet d'appliquer une tension de commande V_{gsT_1} telle que le transistor T_1 est en conduction. Il présente alors une résistance équivalente Drain-Source très faible (R_{onT_1} - Figure II.4).




FIGURE II.4 – Schéma équivalent de la cellule à l'état ON.

Idéalement, si on considère que I_{dsT_3} est nulle, alors $I_{dsT_{1on}} = I_{R_L}$. Dans cette configuration, la puissance fournie à la charge P_{R_L} est définie par l'équation (II.2) :

$$P_{R_L} = R_L \cdot I_{dsT_{1on}}^2 \quad (\text{II.2})$$

La puissance dissipée dans le transistor de puissance est (II.3) :

$$P_{dissT_1} = \frac{R_{onT_1}}{n} \cdot I_{dsT_{1on}}^2 \quad (\text{II.3})$$

Le paramètre n représente le facteur d'échelle entre la taille de T_1 et celle d'un transistor élémentaire (n est directement lié à la largeur de grille totale de T_1). Il est donc ici possible

de déterminer analytiquement le rendement maximum du commutateur lors de son état ON (II.4, Figure II.5) :

$$\eta_{ON} = \frac{P_{RL}}{P_{RL} + P_{dissT_1}} = \frac{R_L}{R_L + \frac{R_{onT_1}}{n}} \quad (\text{II.4})$$

Cette expression est une valeur majorante du rendement, car elle repose sur l'hypothèse que $I_{dsT_3} = 0$ et qu'aucune puissance n'est dissipée dans l'étage driver.




FIGURE II.5 – Rendement ON maximum de la cellule de commutation en fonction de la dimension du transistor de puissance ($R_L = 50\Omega$ et $R_{onT_1} = 4.5\Omega$).

L'équation (II.4) montre que le rendement de la cellule de commutation à l'état ON dépend de la résistance de charge R_L , celle-ci influe sur la puissance de sortie en déplaçant le point de fonctionnement de cet état (Fig. II.6).




FIGURE II.6 – Cycle de charge et points de fonctionnement simulés du transistor de puissance pour différentes valeurs de charges ($n=8$).

3.2 État OFF

Lors de l'état OFF, la tension de sortie du commutateur doit être minimale. Cette tension s'obtient en saturant T_2 , dont le courant commuté I_{dsT_2} contrôle le point de fonctionnement du transistor T_3 (Figure II.7). La saturation de T_2 permet de présenter une

tension $V_{gs_{T_1}} = -V_{ds_{T_3}}$ proche du pincement. Ainsi, comme le montre la Figure II.8, le courant résiduel traversant les sections Drain-Source des transistors T_2 et T_3 va permettre de fixer une tension aux bornes de la résistance R_a . Cette même tension, directement appliquée entre la source et le drain du transistor d'auto polarisation (T_3) va permettre le maintien de T_1 dans un état très proche du blocage.




FIGURE II.7 – Schéma équivalent de la cellule lors de l'état OFF.




FIGURE II.8 – Auto-polarisation de l'état OFF de la cellule de commutation.

La tension V_{out} aux bornes de la charge n'est donc pas nulle. Les calculs rigoureux permettant de déterminer sa valeur précise sont détaillés en Annexe.B. En première approximation, la tension de sortie s'écrit (II.5) :

$$V_{out_{OFF}} = V_{Ra} + V_{ds_{T_3}} \approx 2V_p \quad (\text{II.5})$$

Le courant fourni par l'alimentation (V_{DD}) peut-être déterminé par (II.6) :

$$I_{ds_{T_1_{OFF}}} = I_{R_L} + I_{ds_{T_3_{OFF}}} \approx \frac{2V_p}{R_L} + \frac{V_p}{R_a} \quad (\text{II.6})$$

Ces courants et tensions étant non nuls, nous pouvons déterminer les pertes du transistor

T_1 liées à cet état (II.7) :

$$P_{diss_{T_{1OFF}}} = V_{ds_{T_{1off}}} \cdot I_{ds_{T_{1off}}} \approx V_p(V_{DD} - 2V_p) \frac{2Ra + R_L}{Ra \cdot R_L} \quad (\text{II.7})$$

Ainsi que celles liées au transistor T_3 et à la résistance Ra (II.8) :

$$P_{diss_{T_{3off}}} = P_{diss_{RaOFF}} \approx \frac{V_p^2}{Ra} \quad (\text{II.8})$$

Ces pertes sont fonction de Ra , ce qui implique que la valeur de cette résistance va impacter le rendement global du commutateur. La puissance délivrée à la charge est (II.9) :

$$P_{R_{L呢}} \approx \frac{(2V_p)^2}{R_L} \quad (\text{II.9})$$

Le rendement à l'état OFF peut alors être défini par (II.10) :

$$\eta_{OFF} = \frac{P_{R_{L呢}}}{P_{diss_{T_{1off}}} + P_{diss_{T_{3off}}} + P_{diss_{RaOFF}} + P_{R_{L呢}}} \quad (\text{II.10})$$

Soit, tous calculs faits (II.11) :

$$\eta_{OFF} = \frac{4V_p Ra}{V_{DD}(2Ra + R_L)} \quad (\text{II.11})$$

Ces résultats théoriques conduisent à plusieurs remarques :

- La tension aux bornes de la charge n'est pas nulle, elle est égale à $2V_p$. Cette valeur n'est pas modifiable avec cette topologie.
- La puissance résiduelle fournie à la charge a été considérée comme une puissance utile, ce qui permet de définir le rendement à l'état OFF. Si on ne la considère pas comme puissance utile, le rendement est nul et toute la puissance fournie par l'alimentation est perdue.
- Les pertes dans T_1 dépendent de R_L : plus sa valeur est faible, plus les pertes dans T_1 augmentent. Une solution permettant de rendre ses pertes indépendantes de la charge R_L est d'isoler la charge de la cellule pendant l'état OFF : ceci fera l'objet du paragraphe 3.3.

3.3 Minimisation des pertes relatives à l'état OFF

Afin d'isoler la charge R_L de la cellule, et ainsi optimiser le rendement, deux diodes formant une fonction OU sont insérées entre la source de T_1 et la charge (Figure II.9). Une alimentation supplémentaire V_{SS} peut ainsi être appliquée sur la charge (D_2 passante) pendant l'état OFF tout en isolant la cellule de commutation (D_1 bloquée). Cette structure, pour fonctionner correctement, nécessite une tension V_{SS} supérieure à $2V_p$ (II.5).




FIGURE II.9 – Cellule avec optimisation du rendement à l'état OFF.

La puissance fournie à la charge s'exprime par (II.12) :

$$P_{RL_{OFF}} = \frac{(V_{SS} - V_{D_2})^2}{R_L} \quad (\text{II.12})$$

La puissance dissipée totale est la somme de la puissance consommée par la cellule et de la puissance dissipée par la diode D_2 (II.13) :

$$P_{diss_{OFF}} = \frac{V_{DD}V_p}{R_a} + \frac{V_{D_2}(V_{SS} - V_{D_2})}{R_L} \quad (\text{II.13})$$

Le rendement à l'état OFF s'exprime désormais par la relation suivante (II.14) :

$$\eta_{OFF} = \frac{(V_{SS} - V_{D_2})^2}{V_{D_2}(V_{OFF} - V_{D_2}) + \frac{V_{DD}V_pR_L}{R_a}} \quad (\text{II.14})$$

L'expression analytique du rendement moyen théorique de cette cellule de commutation lors de l'alternance d'états ON et OFF dépend du rapport cyclique de la commande (α) et s'exprime sous la forme suivante (II.15) :

$$\eta_{moyen} = \alpha \frac{R_L}{R_L + \frac{R_{onT1}}{n}} \left(1 - \frac{V_{D_1}}{V_{DD}}\right) + (1 - \alpha) \frac{(V_{SS} - V_{D_2})^2}{V_{D_2}(V_{SS} - V_{D_2}) + \frac{V_{DD}V_pR_L}{R_a}} \quad (\text{II.15})$$

La Figure II.10 présente l'évolution du rendement moyen théorique et simulé en fonction de V_{SS} pour trois valeurs de rapport cyclique.

Pour les fortes valeurs de α , le rendement moyen est plus élevé, dépassant 80% dans toutes les configurations. Dans ce cas-là, la durée de l'état ON avec un fort rendement est supérieure à celle de l'état OFF qui présente un rendement plus faible.

Le rendement s'améliore lorsque la tension V_{SS} augmente, car la consommation de la cellule à l'état OFF reste constante alors que la puissance délivrée à la charge augmente avec V_{SS} .




FIGURE II.10 – Rendement moyen théorique et simulé du commutateur en fonction de V_{SS} pour différentes valeurs de rapport cyclique α ($V_{D_1} = V_{D_2} = 1V$, $R_{T_{1ON}} = 0.375\Omega$, $R_L = 50\Omega$, $V_{DD} = 50V$, $R_a = 100\Omega$, $V_p = 3.2V$).

4 Mise en œuvre du commutateur à deux états hybride

Après l’analyse théorique des différents états que peut prendre le commutateur à diodes, nous avons réalisé les mesures nécessaires à l’évaluation de ses performances. Celle-ci seront confrontées aux simulations pour permettre de valider les résultats simulés, et ainsi s’assurer que de prochaines simulations pourront être considérées fiables.

4.1 Simulations

Les simulations du commutateur (Figure.II.9) sont basées sur le modèle phénoménologique des transistors GaN UMS GH50 de développement $8 \times 150 \mu m$, modèle réalisé par la société AMCAD Engineering. Afin de réaliser une analyse la plus fine possible, le dispositif en commutation a été simulé en prenant en compte les éléments parasites tels que les wire-bondings, les capacités des perles d’accès DC ainsi que les schémas équivalents des composants CMS utilisés pour la réalisation de la version hybride du circuit. Les résultats d’une simulation temporelle sont présentés Figure II.11.

Ce circuit a été assemblé par Thalès Alenia Space à Toulouse dans le cadre de la R&T CNES “SSPA Haut rendement à commutation de polarisation”.

4.2 Mesures

Nous exposons ici les mesures du commutateur deux états (Figure II.12(a)), les premières mesures sont réalisées avec une charge de 50Ω à l’aide d’un oscilloscope. La Figure II.12(b) présente la configuration du banc de mesure mis en place.




FIGURE II.11 – Résultats d’une simulation temporelle du modèle complet à 50MHz de fréquence de commutation pour des tensions $V_{SS} = 15V$ et $V_{DD} = 45V$. La charge R_L est égale à 50Ω , le rapport cyclique est de 50% (b).




FIGURE II.12 – Photographie du commutateur deux états (a) et synoptique du banc de mesure (b).

Les puissances DC sont directement mesurées par les alimentations DC, la tension en sortie de l’atténuateur est mesurée sur une voie 50Ω de l’oscilloscope (Figure.II.12(b)). La puissance de sortie moyenne est calculée à partir de la valeur RMS de la tension de sortie mesurée par l’oscilloscope.

La Figure II.13 représente les formes temporelles mesurées de la tension de sortie pour des fréquences de commande respectivement égales à 50MHz et 100MHz. Nous pouvons observer des temps de montée et de descente similaires de l’ordre de 1.5 à 2.5ns, correspondant à des slew-rate de 33.3V/ns et 20V/ns respectivement. Nous pouvons également observer sur ces formes temporelles une oscillation amortie sur les états hauts qui devient pénalisante lors de la montée en fréquence. En effet, la pseudo-période de cette oscillation n’est pas liée à la fréquence de commutation, mais semble être la réponse indicielle d’un circuit d’ordre 2 ou plus. On peut donc supposer que cet effet est lié aux effets inductifs et capacitifs présents aux différents accès.

Les Figures II.14 et II.15 montrent l’évolution du rendement moyen en fonction des différents paramètres que sont : V_{DD} , V_{SS} , α (rapport cyclique) et la fréquence. La Figure.II.16 montre le fonctionnement du commutateur en fonction du rapport cyclique . Un rendement supérieur à 70% est obtenu pour des rapports cycliques supérieurs à 30%




FIGURE II.13 – Mesure de la tension de sortie du commutateur deux états à 50MHz (a) et 100MHz(b), pour une tension $V_{DD} = 40V$ et une tension $V_{SS} = 10V$.

et les rendements atteignent 90% pour les forts rapports cycliques. Il est à noter que la barre des 100MHz est franchie avec des rendements supérieurs à 75% pour des rapports cycliques supérieurs à 50%.






FIGURE II.14 – Rendement moyen en fonction de la fréquence ($V_{DD} = 40V$, $V_{SS} = 10V$), pour un rapport cyclique de 50%.

L'ensemble de ces résultats mettent en avant l'intérêt d'utiliser de fortes tensions V_{DD} et V_{SS} pour maintenir un bon rendement. Des fréquences de commutation basses permettent logiquement d'atteindre les meilleurs rendements. Lorsque le rapport cyclique est élevé, la durée des états ON devient prépondérante, ce qui se traduit par de forts rendements. Il sera envisageable, lors de la mise en œuvre du commutateur avec des signaux à rapports cycliques variables, de limiter la gamme du rapport-cyclique pour ne faire fonctionner le commutateur que dans la zone à fort rendement. Ces figures mettent également en avant l'impact de la résistance d'auto polarisation R_a qui, lorsqu'elle est faible, permet un fonctionnement haut en fréquence au détriment du rendement. En contrepartie, lorsque R_a est de forte valeur, le circuit est limité en fréquence d'utilisation, mais son rendement basse fréquence est amélioré.

Les résultats obtenus pour ce circuit de commutation à 2 états sont encourageants et nous ont incités à poursuivre avec une intégration MMIC afin d'améliorer encore ses performances.




(a) Rendement moyen en fonction de la tension V_{DD} ($V_{SS} = 10V$).




(b) Rendement moyen en fonction de la tension V_{SS} ($V_{DD} = 40V$).

FIGURE II.15 – Rendement moyen en fonction des tensions V_{DD} et V_{SS} lors d'un fonctionnement à 50MHz et un rapport cyclique de 50%.



(a) $V_{DD} = 45V$, $V_{SS} = 10V$ et $R_a = 30\Omega$.



(b) $V_{DD} = 45V$, $V_{SS} = 10V$ et $R_a = 60\Omega$

FIGURE II.16 – Rendement moyen mesuré et simulé en fonction du rapport cyclique pour différentes fréquences. (a) $R_a = 30\Omega$ et (b) $R_a = 60\Omega$.

5 Mise en œuvre d'un commutateur à deux états intégré

5.1 De l'hybride à l'intégré

La cellule de commutation présentée précédemment était réalisée en technologie hybride, à base de transistors GaN UMS GH50. Lors de cette réalisation, la gestion du niveau OFF se faisait par l'intermédiaire de diodes formant une fonction OU logique.

Ce montage présente plusieurs limitations :

- Le niveau OFF minimum est de $2V_p$
- Le circuit à diodes génère des pertes importantes ($P_{dissD1} = V_{D1}(V_{DD} - V_{D1})/(R_L + R_{ONT1})$ et $P_{dissD2} = V_{SS}(V_{SS} - V_{D2})/R_L$)

- Les diodes ne sont pas intégrables et présentent des capacités série limitant la vitesse de commutation.

Pour s'affranchir de l'impact des diodes et atteindre un niveau OFF inférieur à $2V_p$, la source de tension continue V_{SS} est connectée directement à la source du transistor de commande T_2 (Figure.II.17)




FIGURE II.17 – Cellule de commutation avec gestion des niveaux ON et OFF sans diodes.

De cette façon, les rendements peuvent être améliorés (suppression des pertes des diodes) et la tension de sortie OFF est maintenant réglable (II.16).

$$V_{R_L} = \begin{cases} \frac{V_{DD} R_L}{R_L + R_{ONT1}} & \rightarrow \text{Cellule ON} \\ V_{SS} + 2 \cdot V_p & \rightarrow \text{Cellule OFF} \end{cases} \quad (\text{II.16})$$

Le rendement global de cette cellule de commutation est donné eq (II.17) en considérant le rapport cyclique α du signal de commutation (dcf. Annexe.A.10)).

$$\eta = \frac{\alpha \left(\frac{V_{DD} \cdot R_L}{R_L + R_{ONT1}} \right)^2 + (1 - \alpha) \cdot (V_{SS} + 2V_p)^2}{\frac{R_L \cdot V_{DD}^2 \cdot \alpha}{R_L + R_{ONT1}} + V_{DD} (1 - \alpha) (V_{SS} + 2V_p + \frac{R_L \cdot V_p}{R_a})} \quad (\text{II.17})$$

Ici, la charge de la cellule est fixée par l'application, tout comme la tension de pincement des transistors est fixée par la technologie employée. De même, V_{DD} doit être supérieure à V_{SS} qui ne doit pas dépasser $2V_p$, sans quoi la source auxiliaire (V_{SS}) fournirait un courant ($V_{SS} - 2V_p / R_L$) traversant le canal drain source de T_2 et T_3 risquant de les dégrader.

5.2 Conception des motifs de tests MMIC

Une puce MMIC de test a été conçue et réalisée avec le soutien d'UMS. Cette puce est composée de quatre motifs de test (Figure.II.18).





FIGURE II.18 – Puce MMIC contenant les quatre motifs de test.

Nous pouvons voir ici trois cellules de commutations à deux états présentant des transistors de dimensions différentes. L'une d'entre elles est basée sur une topologie différente que nous appellerons isolée, celle-ci sera décrite dans la section 7. Le motif 2 est un transistor seul dont le développement de grille est de 3mm ($10 \times 300 \mu\text{m}$). Son intérêt est de vérifier son fonctionnement, car de telles dimensions sont très peu courantes, nous avons donc mesuré sa caractéristique $I(V)$, pour des courants I_{ds} ne dépassant pas $\pm 1\text{A}$ (Figure.II.19).

FIGURE II.19 – Mesure de la caractéristique $I(V)$ du transistor de test $10 \times 300 \mu\text{m}$.

Cette caractérisation valide le fonctionnement de transistors de cette taille et nous a également permis de déterminer la résistance équivalente de son canal drain-source lorsque celui-ci est passant : 1.55Ω .

Le premier motif que nous allons décrire est le motif 1, qui est un commutateur deux niveaux basés sur un transistor de 4.4mm ($16 \times 275 \mu\text{m}$).

5.2.1 Cellule de commutation 4.4mm

Cette cellule de commutation est basée sur la même topologie que décrite précédemment (Figure.II.20). La dimension du transistor T_1 a été choisie suffisante pour fournir la puissance à de faibles charges. Les dimensions des transistors sont données dans le Tableau.II.1, elles sont optimisées pour une tension de polarisation V_{DD} de 45V et une tension de référence V_{SS} de -7.5V.




FIGURE II.20 – Motif de test du commutateur sans isolation à base d’un transistor T_1 $16 \times 275 \mu\text{m}$.

$R_a(\Omega)$	$T_1(\mu\text{m})$	$T_2(\mu\text{m})$	$T_3(\mu\text{m})$
$2 \times 60 = 120$	16×275	2×75	8×60

Tableau II.1 – Dimensions des éléments du commutateur à base d’un transistor $10 \times 300 \mu\text{m}$.

Des résultats de simulations (ne prenant pas en compte les éléments passifs) sont présentés Figure.II.21.




FIGURE II.21 – Résultats de simulation du commutateur à base d’un transistor T_1 $16 \times 275 \mu\text{m}$ ($V_{DD} = 45\text{V}$, $V_{SS} = -7\text{V}$ et $R_L = 50\Omega$).

Cette simulation donne lieu à des rendements et temps de commutation décrits dans le Tableau.II.2. Une simulation a également été faite en prenant en compte les paramètres [S] des éléments passifs et montre que leur impact est négligeable, tout comme la version précédente.

$\eta_{moyen}(\%)$	$\eta_{ON}(\%)$	$\eta_{OFF}(\%)$	$Temps_{ON \rightarrow OFF}(ns)$	$Temps_{OFF \rightarrow ON}(ns)$
89	95.5	0.025	0.68	0.56


Tableau II.2 – Table des différents rendements et temps simulés pour le commutateur à base d'un transistor T_1 $16 \times 275 \mu m$.

Ces simulations nous indiquent que la taille du transistor de puissance influence fortement le rendement (la résistance ON équivalente du canal drain-source du transistor est d'autant plus faible que celui-ci est grand), mais dégrade les temps de commutation, notamment à cause des capacités grille-source des transistors qui se trouvent associées aux résistances R_{dsT_3} pour T_1 et R_a pour T_3 .


5.3 Mesure de la cellule de commutation 4.4mm

Les mesures sous pointes ne permettent pas une caractérisation correcte de ces dispositifs (au-delà de la complexité du câblage, les longueurs de fils connectant les masses entraînent des difficultés à stabiliser les cellules de commutation), ainsi toutes les puces MMIC ont été montées dans des boîtiers RF. Ces assemblages permettent un bon découplage des potentiels DC et un bon confinement des parties RF.

Comme on peut le voir sur la Figure.II.22(a), chaque puce est entourée d'un PCB accueillant les capacités de découplage et les éléments d'adaptation nécessaires au bon fonctionnement des commutateurs. Ces boîtiers sont ensuite rapportés sur un PCB FR4 permettant d'amener proprement les tensions de polarisation, et facilitant la gestion des commandes (Figure.II.22(b)).



(a) Boîtier avec réticule de test



(b) Support pratique avec boîtier de réticule de test

FIGURE II.22 – Photographie de la puce de test montée en boîtier sur la platine FR4.

La Figure.II.23 présente le schéma électrique réalisé permettant la caractérisation de ce dispositif. Par la suite, les valeurs des différentes sources de tensions et charges seront modifiées selon la configuration de test souhaitée.




FIGURE II.23 – Conditions de mesures du commutateur sous test à base d’un transistor T_1 $16 \times 275 \mu\text{m}$.

La première mesure a consisté en l’extraction de la fonction de transfert (Figure.II.24). Grâce à cette mesure, il est possible de déterminer les commandes les plus simples permettant de démontrer le bon fonctionnement du commutateur.




FIGURE II.24 – Fonction de transfert mesurée du commutateur non isolé à base d’un transistor $16 \times 275 \mu\text{m}$.

On voit que l’entrée du commutateur agit comme un comparateur à seuil, avec un seuil de déclenchement V_{THD} proche de -2V . Il sera donc possible de commander la cellule avec une tension carrée ou avec un sinus centré autour de V_{THD} , ce dernier étant plus facile à générer en haute fréquence. Les mesures suivantes sont réalisées à l’aide d’un oscilloscope temps réel ayant une bande passante de 8GHz (20Gsamples/s : Tektronix TDS6804B). Cet oscilloscope est directement relié à la sortie de la cellule via un atténuateur -20dB , ce qui permet d’éviter l’utilisation de sondes et de présenter une charge 50Ω à la cellule (Figure.II.25).




FIGURE II.25 – Montage permettant la caractérisation temporelle du commutateur.

Lors de l'utilisation du commutateur avec une charge 50Ω , la tension d'alimentation V_{DD} est de $50V$ et une tension de commande du niveau bas est réglée de façon à mesurer une tension $V_{out_{OFF}} = 0V$.

Il est possible de maintenir la dynamique de sortie $0V \rightarrow 50V$ jusqu'à une fréquence de $500MHz$ (Figure.II.26). Au-delà de cette fréquence, la dynamique de sortie est réduite du fait des temps de commutation (Temps de montée = $550ps$, Temps de descente = $475ps$, voir Figure.II.26).




FIGURE II.26 – Mesures temporelles du commutateur non isolé à base de transistor $16 \times 275\mu m$, pour différentes fréquences de commutation et différents rapports cycliques.

Un slew-rate de $96V/ns$ est mesuré dans cette configuration, il fixe la fréquence de commutation maximale pour une dynamique donnée. Par exemple, la fréquence maximale correspondant à une dynamique de $30V$ est supérieure à $700MHz$. Le rendement du commutateur se dégrade avec la fréquence de commutation (Figure.II.27). Cependant, le rendement peut être maintenu au-dessus de 90% lors de l'utilisation du commutateur à $20MHz$, et au-dessus de 80% pour des fréquences de commutation jusqu'à $100MHz$ avec un rapport cyclique limité à 35% .




FIGURE II.27 – Rendement du commutateur non isolé à base de transistor $16 \times 275 \mu\text{m}$, pour différentes fréquences de commutation et différents rapports cycliques. La courbe théorique ne prend pas en compte les effets transitoires.

Ce rendement est dépendant de la charge, qui impose le courant circulant dans les transistors. Si ce courant est supérieur à 1.25A ($R_L < 40\Omega$) alors le point de fonctionnement ON du transistor sort de la zone ohmique pour rejoindre la zone saturée, l'énergie dissipée dans le transistor augmente fortement (Figure.II.28).




FIGURE II.28 – Rendement du commutateur en fonction de la charge, pour une tension de sortie à l'état haut de 50V (a) et illustration de l'impact de la charge sur le point de fonctionnement ON du transistor de puissance (b).

Malgré cette chute du rendement, le commutateur mesuré est capable de fournir plus de 2A à une charge de 25Ω . Des performances équivalentes n'ont jamais été publiées à notre connaissance (Figure.II.29). Cela en fait un candidat idéal pour des applications commutation de puissance rapide.




FIGURE II.29 – Comparaison des performances de commutateurs Xlim (a) et des publications internationales (b).

Références : Alpaqa [3]; CoPEC, Nov.2016 [4]; FBH [5]; CoPEC, Mar.2016 [6].

6 Mise en œuvre d'un commutateur à quatre états

Pour réaliser un circuit capable de délivrer quatre tensions de sortie différentes, trois cellules en parallèle sont donc associées à l'aide de diodes réalisant une fonction OU (Figure II.30). La tension de sortie correspond à la tension la plus élevée apportée sur l'anode de chacune des diodes par les différents commutateurs, la tension V_{DD4} étant la plus petite des quatre tensions d'alimentation.




FIGURE II.30 – Schéma de principe du commutateur quatre niveaux.

Les commandes à affecter à chaque voie sont indépendantes et relativement simples à réaliser mettant à profit l'effet "comparateur à seuil" de chaque cellule.

Partant du fait qu'une cellule à l'état ON isolée de la charge consomme moins qu'à l'état OFF, la méthode de commande optimale consiste à placer à l'état ON la cellule désirée ainsi que toutes celles présentant une tension de sortie inférieure. Cette méthode permet également de réduire les écarts de tension entre deux niveaux de sortie consécutifs et réduit donc les risques d'oscillations lors des changements d'état.

6.1 Mesures du commutateur à quatre états

L'assemblage du circuit a été réalisé par Thales Alenia Space (Figure II.31). Les mesures du commutateur quatre niveaux ont été réalisées dans les mêmes conditions que les mesures de la cellule élémentaire (Figure II.32). L'oscilloscope utilisé (Tektronix MSO/DPO5000B) possède une bande passante de 1GHz suffisante pour analyser les signaux de sortie du commutateur. Les quatre tensions d'alimentation utilisées sont : $V_{DD4} = 10V$, $V_{DD3} = 20V$, $V_{DD2} = 30V$ et $V_{DD1} = 40V$.




FIGURE II.31 – Photographie du commutateur quatre états.




FIGURE II.32 – Synoptique du banc de mesure du commutateur hybride quatre états.

Les signaux de commande choisis pour ces mesures sont tels que le signal de sortie soit représentatifs d'une forme sinusoïdale (Figure II.33).




FIGURE II.33 – Signaux de commande (rouge) et de sortie (bleu) du commutateur en fonction du temps. (a) et table de vérité associée (b).

Les Figures II.34 et II.35 présentent les résultats de mesures superposés aux simulations de la forme temporelle de sortie pour des fréquences du signal d'enveloppe respectivement de $f_{ENV} = 25MHz$ et $f_{ENV} = 45MHz$. Ces mesures conduisent respectivement à des fréquences apparentes d'échantillonnage de 150MHz et 270MHz (6 fois la fréquence du signal d'enveloppe) avec des rendements respectifs de 71.3% et 68.3%. Un filtrage numérique de type passe-bas à 250MHz est réalisé par l'oscilloscope.

À partir de $f_{ENV} = 50MHz$, la période des oscillations amorties générées lors des transitions devient moins négligeable devant la durée d'un état établi ce qui dégrade l'intégrité du signal.




FIGURE II.34 – Mesure des formes temporelles du commutateur multi-niveaux à 25MHz de fréquence d'enveloppe de sortie (soit 150Msymboles/s) pour des tensions de sorties entre 10 et 40V appliqués à une charge de 50Ω .




FIGURE II.35 – Mesure des formes temporelles du commutateur multi-niveaux à 45MHz de fréquence d’enveloppe de sortie (soit 270Msymboles/s) pour des tensions de sorties entre 10 et 40V appliqués à une charge de 50Ω .

Les rendements mesurés et simulés en fonction de la fréquence d’enveloppe sont présentés sur la Figure II.36. Un rendement moyen constant autour de 70% est mesuré jusqu’à $f_{ENV} = 45MHz$, soit une fréquence de commutation apparente de 270MHz.

On observe une différence entre le rendement simulé et mesuré pouvant s’expliquer par un écart sur la valeur du $R_{ds_{ON}}$ du transistor d’autopolarisation entre le modèle (0.74Ω) et le transistor réellement utilisé au sein du démonstrateur (1.55Ω en considérant les effets résistifs des connexions). Afin d’évaluer l’effet de la valeur de la résistance de charge, des mesures pour deux valeurs de R_L ont été réalisées. Ces résultats, pour des valeurs de R_L respectivement de 25Ω et 50Ω et des niveaux de tensions V_{DDi} allant de 20V à 50V, sont présentés Figure II.36.




FIGURE II.36 – Rendement moyen mesuré et simulé en fonction de la fréquence d’enveloppe lorsque $\alpha = 50\%$ et de la charge (signal de sortie de forme sinusoïdale, les tensions de sortie sont comprises entre 20 et 50V).

Le rendement augmente lorsque la charge R_L diminue. En effet, la puissance de sortie augmente alors que seul la puissance dissipée lors des états ON augmente, celle dissipée lors des états OFF reste inchangée car elle est indépendante de la charge.

6.2 conclusion

Les limites en termes de vitesse de commutation obtenues avec les versions hybrides peuvent être surpassées en réalisant une version intégrée du commutateur multi-niveaux. L'utilisation de diodes pour isoler les différentes cellules n'est pas à ce jour concevable en technologie MMIC, mais l'utilisation de cellules en parallèle sans diodes n'est cependant pas envisageable. En effet, si les sorties de deux commutateurs de puissance sont directement reliées, certains transistors verront leurs tensions V_{gs} passer en dessous de $-30V$, voire $-50V$, ce qui implique l'activation de pièges rallongeant fortement le temps de commutation du transistor en question, voire une dégradation du composant. Il convient donc de modifier l'architecture multi-niveaux initiale (avec diodes) en proposant un dispositif d'isolation n'altérant pas le rendement et ne risquant pas de dégrader les composants.

7 Cellule de commutation isolée

Toujours avec pour objectif la mise en parallèle de plusieurs cellules, une nouvelle architecture, que l'on appellera « isolée », a été conçue. Un brevet (Thales, CEA, Université de Limoges, CNRS) a été déposé [92] pour cette architecture qui associe à la cellule de commutation précédente un 4^{ème} transistor (T_4), dit transistor d'isolation commandé à l'identique du transistor de puissance T_1 (Figure.II.37).





FIGURE II.37 – Schéma de la cellule isolée.

On peut voir ici que le transistor d'isolation (T_4) fonctionne en inverse : lors de l'état ON de la cellule, le courant issu de l'alimentation parcourt ce transistor de la source vers le drain. D'après son réseau I(V) (Figure.II.38), ce transistor fonctionnera de façon similaire une diode dont le seuil varie légèrement en fonction du pincement. Lors de la simulation de cette cellule de commutation isolée, il est important de s'assurer de la validité du modèle dans sa zone inverse. Une simulation de sa caractéristique I(V) sur une large plage de tensions de drain (positives et négatives) permet de valider le comportement du modèle lorsque le transistor fonctionne avec une polarisation négative (le modèle utilisé ici est issu du design kit UMS).


 FIGURE II.38 – Réseau I(V) simulé d'un transistor GH25 16x275 μm .

Le fonctionnement en inverse a pu être mesuré et contrôlé en polarisant un transistor GaN en inverse avec un courant source-drain DC de 1A durant plus de 12h, ce qui permet de valider le fonctionnement non destructif du composant en zone inverse.

7.1 État ON

Comme pour les cellules précédentes, l'état ON correspond au maximum de transfert de puissance entre la source de tension continue V_{DD} et la charge (R_L). Pour obtenir cet état, le transistor T_2 de commande est bloqué. Le mécanisme d'auto polarisation permet donc d'appliquer une tension $V_{gsT_1} = V_{gsT_4}$ proche de 0V et maintien ainsi ces deux transistors (T_1 et T_4) saturés (Figure.II.39).




FIGURE II.39 – Schéma équivalent de la cellule isolée lors de l'état ON.

Dans ces conditions, la tension fournie à la charge est décrite par l'équation suivante (Eq.II.18) :

$$V_{out_{ON}} = \frac{V_{DD} \cdot R_L}{R_{onT_1} + R_{onT_4} + R_L} \quad (\text{II.18})$$

Et le courant consommé par la cellule prend la forme suivante (Eq.II.19) :

$$I_{dd_{ON}} = \frac{V_{DD}}{R_{onT_1} + R_{onT_4} + R_L} \quad (\text{II.19})$$

Le rendement maximum de la cellule lors de cet état peut alors être mis sous la forme (Eq.II.20) :

$$\eta_{ON} = \frac{R_L}{Ron_{T4} + Ron_{T1} + R_L} \quad (\text{II.20})$$

On voit ici que le rendement lors de l'état ON dépend du développement de grille des transistors de puissance (T_1 et T_4) vis-à-vis de la charge, plus leurs développements seront larges, plus leurs Ron respectifs diminueront, entraînant une augmentation du rendement. Il existe cependant des limites à leurs tailles dues d'une part à la capacité grille-source qui augmente proportionnellement au développement de grille, et d'autre part les réticules MMIC sont de dimensions limitées.

7.2 État OFF

De même que pour la cellule non isolée, lors de l'état OFF, la charge doit être isolée de l'alimentation. Le processus d'auto polarisation est identique au cas de la cellule non isolée vu précédemment (Figure.II.40). La saturation de T_2 permet de présenter une tension $V_{gsT1} = V_{gsT4} = -V_{dsT3}$ proche du pincement. Ainsi, comme le montre la Figure.II.40, les transistors T_1 et T_4 présentent de fortes résistances drain-source.




FIGURE II.40 – Schéma équivalent de la cellule isolée lors de l'état OFF.

La tension présentée à la charge dans ces conditions est donc (II.21) :

$$V_{out_{OFF}} = V_{SS} + 2V_p + V_{dsT4} \quad (\text{II.21})$$

Pour obtenir une tension de sortie nulle, il faut régler $V_{SS} = -2V_p$. Ainsi, le potentiel sur la source de T_1 est nul, il n'y a pas de courant dans la charge, la tension sur la charge est de 0V (Figure.II.41). Avec ces hypothèses ($V_{SS} = -2V_p \rightarrow V_{dsT4} = 0$), la puissance dissipée à l'état off peut se mettre sous la forme (II.22) :

$$P_{diss_{OFF}} = \frac{V_{DD}V_p}{R_a} \quad (\text{II.22})$$

Cette puissance dissipée dépend de la technologie et de la résistance d'auto polarisation. Il convient donc de maximiser cette résistance pour diminuer les pertes relatives à cet état OFF, mais une trop forte valeur de résistance viendrait dégrader les temps de commutation, de part la constante de temps créée avec la capacité C_{gsT3} .




FIGURE II.41 – Réseau I(V) d'un transistor $16 \times 275 \mu\text{m}$ avec les cycles de charges des transistors T_1 et T_4 .


Le rendement moyen théorique de cette cellule de commutation lors de l'alternance d'états ON et OFF dépend du rapport cyclique de la commande (α) et s'exprime sous la forme suivante (II.23, cf. calculs détaillés Annexe.A.53) :

$$\eta = \frac{\alpha \left(\frac{V_{DD} \cdot R_L}{R_{ON_{T4}} + R_{ON_{T1}} + R_L} \right)^2}{\frac{\alpha \cdot V_{DD}^2}{R_{ON_{T4}} + R_{ON_{T1}} + R_L} + (1 - \alpha) \frac{V_P}{R_a} V_{DD}} \quad (\text{II.23})$$

Cette cellule permet donc de commuter un fort courant à partir d'un signal de commande faible tout en répondant à la problématique d'une implémentation en technologie intégrée.

7.3 Conception de la cellule de test isolée


La cellule isolée seule a été implantée sur le réticule de test. Ce motif a permis dans un premier temps de valider le fonctionnement du commutateur isolé et de comparer ses performances au commutateur non isolé. À la suite de cette comparaison, nous pourrions déterminer précisément l'impact et l'influence du transistor d'isolation sur la commutation, que ce soit en termes de fréquence de commutation (impact des capacités intrinsèques du transistor) ou en termes de rendement (impédance de charge optimale, impact du $R_{ON_{T4}}$). Ce motif est présenté Figure.II.42, on distingue clairement les transistors de puissance et d'isolation (à droite) reliés par une même grille, et par une même source. Les transistors T_1 et T_4 sont ainsi implémentés dans un motif unique. Les tailles des transistors retenues ici sont mentionnées dans le Tableau.II.3.


 FIGURE II.42 – Motif de test de la cellule isolée à base de transistors $10 \times 300 \mu\text{m}$.

$R_a(\Omega)$	$T_1(\mu\text{m})$	$T_2(\mu\text{m})$	$T_3(\mu\text{m})$	$T_4(\mu\text{m})$
110	10×300	8×30	8×100	10×300

Tableau II.3 – Dimensions des éléments de la cellule de test isolée.

Les simulations ont présenté de bons résultats fonctionnels (Figure.II.43), mais il reste des interrogations concernant la validité des modèles de transistors lors de leur utilisation avec des tensions V_{ds} négatives, comme c'est le cas du transistor d'isolation T_4 (modélisation des effets convectifs et capacitifs en inverse).


 FIGURE II.43 – Résultats de simulation de la cellule isolée ($V_{DD} = 45\text{V}$, $V_{SS} = -7\text{V}$, $R_L = 50\Omega$).

7.4 Mesure de la cellule de commutation isolée à base de transistors $10 \times 300 \mu\text{m}$

La fonction de transfert de cette cellule isolée est semblable à celle présentée précédemment, elle agit donc comme un comparateur à seuil dont le déclenchement est proche de la tension de pincement du transistor de commande T_2 . Tous les circuits de test ont été réalisés

avec la même puce MMIC, celle-ci est brasée au fond d'un boîtier RF dans lequel est également implanté un PCB (Rogers) sur lequel sont présents les éléments de découplage du circuit. Ce boîtier RF a ensuite été monté sur une platine de test (PCB FR4, Figure.II.44) permettant d'appliquer proprement les polarisations, et permettant également la gestion des signaux de commande (Figure.II.44).




FIGURE II.44 – Circuit implémenté sur la platine de test FR4, avec le commutateur isolé à base de transistors $10 \times 300 \mu\text{m}$ dans le boîtier RF (boîtier jaune).

Le dispositif mis en place autour du transistor de commande T2 permet la commande de la cellule (commutations ON↔OFF) et la gestion de la tension appliquée à la charge lors de l'état OFF via le potentiel V_{SS} .

Les transistors de puissance utilisés ici ($10 \times 300 \mu\text{m}$) étant différents de ceux utilisés dans la précédente cellule ($16 \times 275 \mu\text{m}$), la charge optimale est différente. Nous avons donc mesuré les performances de ce commutateur isolé en fonction de la charge (Figure.II.45), en utilisant des sondes de tension haute impédance (Tektronix TPP1000) reliées à un oscilloscope de bande passante 1GHz.




FIGURE II.45 – Rendement du commutateur isolé à base de transistors $10 \times 300 \mu\text{m}$ en fonction de la charge, pour une tension d'alimentation de 50V.

Les transistors de puissances ayant des développements de grille plus faibles que

précédemment, les charges faibles les font fonctionner dans leurs zones saturées entraînant plus de pertes. Ceci implique une translation de la charge optimale mesurée de 60Ω pour le circuit précédent vers 75Ω pour cette version isolée. Nous pouvons voir sur la courbe (Figure.II.45) que la cellule isolée est capable de fournir des courants supérieurs à $2A$ à une charge inférieure à 25Ω , ce qui en fait un bon candidat pour les applications de puissance. Pour compléter la caractérisation de ce dispositif, nous avons mesuré les rendements en fonction de la fréquence de commutation et du rapport cyclique sur charge 50Ω (Figure.II.46). Ces mesures ont été réalisées en plaçant sur la sortie un atténuateur $-20dB$ puis l'oscilloscope $8GHz$, permettant d'avoir une bonne résolution temporelle et des mesures fiables (Figure.II.25).




FIGURE II.46 – Rendement de la cellule isolée à base de transistors $10 \times 300\mu m$ en fonction de sa fréquence de commutation et du rapport cyclique de la tension de sortie, sur une charge 50Ω .

Les rendements obtenus sont inférieurs à ceux de la cellule non isolée en raison de la présence de T_4 (transistor d'isolation) qui présente des pertes. En effet, la résistance équivalente de son canal drain-source n'est pas négligeable et entraîne des pertes d'autant plus grandes que la charge est faible ($P_{diss T_4} = R_{on T_4} \cdot I_{ds T_4}^2 = R_{on T_4} (V_{out}/R_L)^2$). Les mesures temporelles du dispositif isolé (Figure.II.47) nous ont permis de déterminer les temps de commutations suivants :

- Temps de montée : $450ps$
- Temps de descente : $385ps$

Se traduisant par des slew-rates de l'ordre de $120V/ns$.




FIGURE II.47 – Mesures temporelles du commutateur isolé à base de transistors $10 \times 300 \mu\text{m}$, pour différentes fréquences de commutation et différents rapports cycliques ($R_L = 50 \Omega$).

Ces mesures permettent de valider l'isolation du commutateur grâce au transistor T_4 , et ainsi de s'assurer de la possibilité de réaliser des commutateurs multi-niveaux en associant plusieurs cellules isolées. Malgré un rendement dégradé du fait de l'ajout d'un transistor d'isolation, la fréquence de commutation maximum reste importante, de l'ordre de 500MHz (5 fois supérieure à la fréquence de commutation maximale des circuits hybrides).

8 Circuits de commutation multi-niveaux

8.1 Commutateur trois niveaux

La conception de la structure à trois niveaux (Figure.II.48) a été réalisée en considérant trois tensions de polarisation (Tableau.II.4), les transistors de l'étage driver ont donc tous des dimensions différentes décrites dans le Tableau.II.5. Ces dimensions ont été optimisées par simulation avec pour objectif d'atteindre un rendement maximum.

$V_{haut}(V)$	$V_{milieu}(V)$	$V_{bas}(V)$	$V_{SS}(V)$
50	35	20	-6

Tableau II.4 – Niveaux de polarisations utilisés pour la conception du commutateur trois niveaux.

Niveau	$R_a(\Omega)$	$T_1(\mu\text{m})$	$T_2(\mu\text{m})$	$T_3(\mu\text{m})$	$T_4(\mu\text{m})$
Haut	210	10x300	8x35	8x55	10x300
Milieu	157	10x300	8x50	8x90	10x300
Bas	150	10x300	8x46	8x50	10x300

Tableau II.5 – Dimensions des différents éléments du commutateur trois niveaux.

Les points importants lors du design de ce commutateur à trois niveaux sont les positions des capacités de découplage, les dimensions des résistances et la largeur des lignes :

Les capacités de découplage doivent être au plus près des transistors de puissance (T1) pour des questions de stabilité/découplage. Elles sont indispensables au bon fonctionnement du commutateur. Ici, ces capacités sont de forte valeur (10pF) de façon à maximiser leur effet.

La résistance d'auto polarisation est constituée de deux résistances en série de façon à réduire considérablement l'encombrement.

Les différentes pistes ont été dimensionnées avec les valeurs ROR pour ne pas risquer d'être détériorées lors du fonctionnement, et notamment lors d'éventuels pics de courant.




FIGURE II.48 – Réticule de commutation à trois niveaux de sortie ON.

Comme vu précédemment, l'impact de lignes métallisées sur le fonctionnement du commutateur n'est pas significatif. Nous présentons donc ici des simulations ne prenant pas en compte les paramètres [S] de celles-ci (Figure.II.49). Il est important de remarquer que le fonctionnement ON de deux commutateurs simultanément est interdit. Les signaux de commande simulés ici ne sont pas optimisés en temps, une étude complémentaire est à mener pour déterminer quels signaux permettraient un fonctionnement optimal des commutateurs.




FIGURE II.49 – Simulation du commutateur trois niveaux à base de transistors $10 \times 300 \mu\text{m}$ ($R_L = 50 \Omega$).

Les différentes simulations nous ont permis de déterminer un rendement moyen de 84% sur les trois niveaux ayant des durées égales, ce rendement moyen n'est pas optimal notamment à cause de la commande non optimisée. Le rendement associé à chaque niveau de tension est indiqué dans le Tableau.II.6 :

Niveau	Tension de sortie (V)	Rendement (%)
Haut	43.8	89.5
Milieu	33.3	88.6
Bas	19.4	78.5

Tableau II.6 – Récapitulatif des rendements du commutateur trois niveaux.

8.2 Mesure du commutateur trois niveaux

Comme pour les autres circuits mesurés, la puce MMIC a été brasée au fond d'un boîtier RF, dans lequel un PBC (Rogers) est inséré avec tous les éléments de découplage et d'adaptation nécessaires au bon fonctionnement du circuit.




FIGURE II.50 – Montage nécessaire à la mise en œuvre du commutateur trois niveaux.

Pour la démonstration, les niveaux de tensions ont été fixés à 20, 35 et 50V. Les commandes ont été générées de telle sorte que le niveau le plus haut dure 30% de la

période, le niveau intermédiaire 40% et le niveau bas 30%.

Un résultat de mesure est présenté Figure.II.51. Lors de cette mesure, le motif se répétait à une fréquence de 5MHz, ce qui correspond à un maintien des états haut et bas de 60ns. Nous pouvons voir une commutation franche et rapide entre les trois niveaux qui s'établissent correctement. Chacun de ces niveaux présente une puissance différente fournie à la charge 50Ω. La puissance de sortie crête est ici de 42W.




FIGURE II.51 – Résultats de mesure du commutateur trois niveaux.

La fréquence de commutation maximale peut être augmentée avec une gestion plus précise des commandes. Il est nécessaire d'utiliser des instruments capables de changer rapidement d'états (avec une dynamique de 5V), et capables de gérer des déphasages analogiques sur des signaux carrés. Les manipulations faites jusqu'alors ne nous ont pas permis de faire fonctionner le commutateur avec une fréquence supérieure à 50MHz (Figure.II.52).




FIGURE II.52 – Résultats de mesure du commutateur 3 niveaux ON.

9 Conclusion

Les commutateurs en technologie hybride permettent de commuter des puissances de l'ordre de 100W crête avec des vitesses de commutation élevées supérieures à 100MHz. La consommation intrinsèque des commutateurs est très faible à l'état ON. Leur consommation

à l'état bas dépend d'une part de la tension d'alimentation de la cellule et d'autre part de la valeur de la résistance d'autopolarisation R_a . La valeur de R_a peut être augmentée pour réduire cette consommation, cependant une trop forte valeur conduit à une dégradation du temps de commutation. Le choix de la valeur de R_a fait donc l'objet d'un compromis.

Nous avons pu, avec les circuits MMIC fabriqués au sein d'UMS, réaliser différents démonstrateurs de commutateurs de puissance prenant différentes formes et basés sur les cellules de commutation élémentaires isolées et non isolées (brevets [91, 92]). Ceux-ci sont capables de commuter des tensions supérieures à 50V à des fréquences de l'ordre de 500 MHz. Une nouvelle architecture de commutateur, issue du dernier brevet, a également pu être mise en place. Elle a permis de valider le principe de parallélisation de commutateurs. Des campagnes de mesures restent encore à mener pour déterminer notamment les performances des circuits à plusieurs niveaux de sortie. Ces mesures nécessitent cependant d'apporter une attention toute particulière à la génération des signaux de commandes, qui doivent être rapides et compatibles avec l'entrée du circuit de commutation ainsi qu'aux dispositifs de mesure. Ces commutateurs devront permettre la mise en œuvre de différentes techniques d'amplification, que ce soit en tant que tels (classe D, DAC) ou associés à des amplificateurs de puissance (Envelope Tracking). Des améliorations de ces commutateurs sont à l'étude, avec notamment, un changement technologique (GH25 GH15) qui devrait permettre d'augmenter la fréquence maximale de commutation : les prévisions laissent entrevoir des fréquences de commutation de l'ordre de 1GHz.

10 Perspectives des commutateurs de puissance

Comme nous avons pu le voir Figure.II.29, les commutateurs conçus et mis en œuvre durant cette thèse présentent des performances comparables à celles développées dans les autres instituts de recherches [6, 4, 5]. Leurs rendements et leurs slew-rates en font des candidats de choix pour les applications de conversion de puissance malgré la complexité de mise en œuvre des commandes avec des niveaux négatifs (Figure.II.24).

10.1 Possibilité d'implémenter une commande positive

Pour simplifier les signaux de commande, il serait intéressant d'envisager certaines améliorations, parmi lesquelles l'association de transistors GaN de modes différents sur une même puce. Ainsi, les transistors T_1 , T_3 et T_4 resteraient des HEMTs GaN *normally-on* tandis que T_2 serait de type *normally-off*. Cette approche rendue possible récemment [93] permettrait de modifier la commande du circuit de commutation sans pour autant en modifier le fonctionnement de l'ensemble. De plus, une modification de cet ordre indique une possibilité de contrôler (lors de la fabrication de la puce) les différentes tensions de pincement des transistors, ce qui permettrait, d'après les formules analytiques du rendement de réduire significativement les pertes de la cellule (Annexe.A).

Une autre approche permettant d'implémenter une commande positive serait de mettre en œuvre différentes technologies de transistors. L'utilisation d'un transistor de commande T_2 en technologie nMOS permettrait également de déplacer le seuil de comparaison de la commande d'entrée vers une tension positive. Cette solution bas coût a cependant

l'inconvénient de nécessiter la mise en œuvre de bondings limitant les performances en fréquence et en stabilité de la cellule de commutation.

10.2 Amélioration de l'isolation des cellules multi-niveaux

Au-delà des méthodes de commandes, les performances des commutateurs multi-niveaux intégrés peuvent être améliorées en pinçant plus fortement le transistor d'isolation T_4 . Dans les versions réalisées, la tension V_{gsT_4} permettant son pincement lors des états OFF est proche de V_p sans toutefois l'atteindre, ce qui implique un courant de fuite I_{dsT_4} non négligeable. Pour améliorer le fonctionnement de ce dispositif, il est envisageable de modifier le montage électrique du commutateur, comme le montre la Figure.II.53.




FIGURE II.53 – Schéma d'un commutateur optimisé en isolation.

Ainsi, lors de l'état OFF, la tension V_{gsT_4} sera définie par (II.24) :

$$V_{gsT_4} = Ra_1 \cdot I_{dsT_3} + V_{gsT_3} \approx 2V_p \quad (\text{II.24})$$

Il apparait clairement que l'isolation sera plus efficace, mais une campagne de mesure visant à comparer les fréquences maximales de fonctionnement sera à mener, car le temps de commutation de T_4 sera fortement impacté par l'effet passe-bas de $Ra_1 \cdot C_{gsT_4}$ et par la tension grille-source appliquée pour le maintenir bloqué.

Chapitre	III
----------	------------

Conception de modulateurs de polarisation : Exemples d'applications RF

Sommaire

1	Introduction	80
2	Modulateurs de polarisations appliqués à l'Envelope Tracking	80
2.1	Banc de mesure d'enveloppe	80
2.2	Implémentation de l'Envelope Tracking Continu (ETC)	86
2.3	Implémentation de l'Envelope Tracking Discret (ETD)	91
2.4	Synthèse & Conclusion	94
3	Modulateur vectoriel de puissance	96
3.1	Modulateur Vectoriel de Puissance (VPM)	96
3.2	Mise en œuvre expérimentale	98
3.3	Résultats et perspectives	99

1 Introduction

La technique de suivi d'enveloppe (ET) consiste à moduler dynamiquement la tension d'alimentation de l'amplificateur de puissance RF en fonction de l'enveloppe du signal d'entrée. Il en résulte un rendement énergétique accru. Avec cette technique, l'amplificateur de puissance ne peut plus être considéré comme un élément isolé, il doit être pensé conjointement avec le modulateur de polarisation. Ainsi une attention particulière doit être portée au niveau de l'accès de polarisation du PA [74]. La variation rapide de la tension de polarisation implique une conception spécifique de l'amplificateur de puissance prenant en compte des contraintes, non seulement de bande passante, mais également de puissance. Un autre point à considérer est le bilan énergétique global, le modulateur de polarisation devant travailler à très haut rendement afin d'impacter le moins possible le rendement global de l'architecture.

Une première partie de ce chapitre est ainsi dédiée à la description d'un amplificateur de puissance conçu spécifiquement pour l'enveloppe tracking ainsi qu'à la présentation du banc d'enveloppe utilisé par la suite pour caractériser ce type de dispositifs.

Une seconde partie présente différents modulateurs de polarisations dédiés à l'enveloppe tracking, que ce soit pour l'ET Continue (ETC) ou Discret (ETD). Cette partie présentera également les résultats de ces deux applications et conclura sur une comparaison des deux topologies.

La troisième partie présente une seconde application RF mettant en œuvre un modulateur de polarisation. Cette application a pour rôle de générer un signal RF de puissance (Vector Power Modulator). Nous nous intéresserons, tout particulièrement à la mise en œuvre expérimentale de ce dispositif et aux résultats obtenus.

2 Modulateurs de polarisations appliqués à l'Enveloppe Tracking

2.1 Banc de mesure d'enveloppe

2.1.1 Description de l'amplificateur de puissance

L'amplificateur que nous avons utilisé est issu des travaux de thèse d'Arnaud Delias (Figure.III.1, [94]). Il a été conçu spécifiquement pour mettre en œuvre des techniques d'amplification à gestion de polarisation.

Son accès de polarisation de drain est donc adapté à la bande passante du signal RF. Le point clé de cette conception réside dans la limitation des effets capacitifs de l'accès DC, pour ne pas filtrer le signal d'alimentation, tout en assurant un découplage de l'alimentation suffisant.

Le Tableau III.1 présente les différents paramètres de l'amplificateur de puissance développé autour d'un transistor CREE CGHV1F025S [95] et monté sur un PCB de type Rogers RO4350B.




FIGURE III.1 – Photographie de l'amplificateur 25W Xlim avec les accès de polarisations dédiés à l'utilisation sous modulation de polarisation.

Paramètres	Valeurs
Tensions de polarisation de drain	20V à 40V
Fréquence (f_0)	2.1GHz
Bande passante vidéo	150MHz
Bande passante RF	1GHz (40%)
Gain _{max}	>10dB
PAE _{max}	>40%
Puissance de sortie maximum	24W (44dBm)

Tableau III.1 – Récapitulatif des spécifications de l'amplificateur RF.

Les Figure.III.2 et Figure.III.3 présentent des mesures et simulations issues de la thèse d'Arnaud Delias [94]. Ces figures montrent une puissance de sortie maximum de l'ordre de 45dBm, ainsi qu'un maintien du rendement lors du changement de polarisation (20V à 40V) sur une dynamique de 6 à 7dB de puissance de sortie.




FIGURE III.2 – Caractéristiques statiques simulées (pointillés) et mesurées (traits pleins) de l'amplificateur pour plusieurs polarisations de drain à 2.1GHz et $I_{ds0}=10\text{mA}$.




FIGURE III.3 – Gain en puissance, PAE et puissance de sortie simulée en fonction de la fréquence pour plusieurs tensions de polarisation de drain. ($I_{ds0}=10\text{mA}$).

Lors de l'utilisation d'un amplificateur de puissance en envelope tracking, l'un des points essentiels est la valeur de la charge présentée par l'accès de polarisation de drain de l'amplificateur. L'évolution de cette résistance équivalente R_{ds0} en régime statique en fonction de la puissance de sortie est présentée Figure.III.4. On relève dans la zone de compression de l'amplificateur une valeur quasi constante d'environ 40Ω en régime de polarisation dynamique sur un recul d'environ 6dB de la puissance de sortie (courbe rouge Figure.III.4b).




FIGURE III.4 – a) Mesures des profils statiques de la résistance présentée par l'amplificateur RF à son accès de drain pour différentes tensions de polarisation de drain en fonction de la puissance de sortie. b) Comparaison des profils statiques de la résistance mesurés en statique (R_{ds0}) de l'amplificateur en polarisation de drain fixe (noir) et en polarisation de drain dynamique (rouge).

2.1.2 Le banc de mesure d'enveloppe

Le banc de mesure d'enveloppe utilisé a été développé lors de la thèse de Pierre Medrel [96] au sein du laboratoire XLIM. Ce banc permet d'émuler une chaîne d'émission, avec un générateur de signaux (VSG) dont les trames IQ sont générées et traitées sous Labview [97]. Un préamplificateur linéaire permet de délivrer le niveau de puissance nécessaire à l'excitation du dispositif sous test et des coupleurs en entrée et en sortie associé à un switch RF permettent de mesurer les ondes avec un analyseur de signaux vectoriels (VSA).

$$\tilde{S}_{corr}(f) = \frac{1}{\tilde{S}_{43}(f)} \tilde{S}_{mes}(f) \quad (\text{III.2})$$

L'étalonnage du banc de mesure est validé par la mesure d'une connexion directe entre les plans 2 et 3. L'égalité des puissances d'entrée et de sortie mesurées en CW dans les plans 2 et 3 est vérifiée puis comparée à la puissance mesurée par la sonde de puissance (en série avec le coupleur de sortie).

Pour l'étalonnage en phase, un signal d'enveloppe de type rampe est utilisé. Ce signal permet de balayer l'ensemble de la dynamique du récepteur tout en effectuant des mesures d'enveloppes complexes en entrée et en sortie. La comparaison des mesures d'enveloppes corrigées en amplitude et en phase pour une connexion directe, sur une dynamique de puissance d'enveloppe d'entrée large, permet de vérifier l'exactitude de la mesure sur une plage de puissance supérieure à celle qui sera utilisée lors de la mise en œuvre de l'Enveloppe Tracking (Figure.III.7).




FIGURE III.7 – Mesure de calibration du banc. La bonne superposition des courbes pour une connexion directe prouve la qualité de l'étalonnage.

2.1.3 Signaux modulés utilisés expérimentalement

Le banc d'enveloppe est équipé d'un générateur de signaux vectoriels dont la fréquence d'échantillonnage maximale est de 100MHz (Rohdes & Schwarz SMU200A [98]).

Afin de valider l'association modulateur-amplificateur en limitant les effets transitoires, nous avons utilisé un signal présentant une bande passante étroite (Figure.III.8 et Figure.III.9) :

- QAM 16
- Fréquence d'échantillonnage : 10MHz
- Roll off : 0.6
- Débit symbole : 1.25MSymb/s
- Bande Passante : 2MHz

Une bande étroite permet d'utiliser le commutateur multi-niveaux en dessous de sa fréquence d'utilisation maximum (≈ 250 Msymb/s) et va donc permettre d'évaluer ses performances en s'affranchissant partiellement des effets transitoires (qui deviendront prépondérants lors de débits symboles plus importants).




FIGURE III.8 – Allure temporelle de la puissance d'enveloppe du signal modulé.




FIGURE III.9 – PDF de la modulation 16QAM.

La puissance moyenne du signal modulé peut être ajustée sur le banc de mesure de façon à contrôler le niveau de compression de l'amplificateur en puissance crête.

2.1.4 Mesures de l'amplificateur avec des signaux modulés

Cet amplificateur a été conçu pour fonctionner à 2.1GHz avec une tension de drain variable entre 20V et 40V. L'objectif étant ici de valider le bénéfice de l'ET sur l'amplificateur, nous avons donc mesuré dans un premier temps l'amplificateur sous quatre polarisations fixes équi-réparties (20, 27, 33 et 40V) en présence du signal modulé. Les différentes caractéristiques mesurées de l'amplificateur sont présentées Tableau III.2 et Figure.III.10.

	20V	27V	33V	40V
Pout moyen (dBm (W))	35.6 (3.6)	37.4 (5.5)	38.5 (7.1)	39.4 (8.7)
Gain non compressé (dB)	8.0	10.2	11.0	12.0

Tableau III.2 – Caractéristiques de gain et de puissance à différentes tensions de polarisation.




FIGURE III.10 – Caractéristiques de l'amplificateur 25W Xlim pour quatre tensions de polarisation fixes. Lors de l'extraction de ces caractéristiques, le signal d'entrée était modulé par une QAM16 de 2MHz de bande passante.

Les résultats obtenus Figure.III.10 montrent que la variation de polarisation permet de maintenir un rendement crête à environ 45% sur une dynamique de puissance de sortie de 8dB. Ces caractéristiques mettent en évidence l'apport potentiel de l'ET sur cet amplificateur.

La mesure du spectre du signal de sortie permet d'observer la linéarité de cet amplificateur, un ACPR de l'ordre de 30dB est mesuré pour une tension de polarisation fixe de 40V (Figure.III.11).




FIGURE III.11 – Spectres d'entrée et de sortie de l'amplificateur de puissance 25W Xlim polarisé par une tension continue de 40V.

2.2 Implémentation de l'Envelope Tracking Continu (ETC)

2.2.1 Le modulateur de polarisation continue

Le principe d'un modulateur de polarisation pour l'ETC est de restituer la forme d'onde temporelle de l'enveloppe amplifiée. Pour réaliser cette opération, nous avons choisi d'utiliser une architecture proche de la structure Buck : l'enveloppe initiale est convertie en un signal PWM qui va piloter un commutateur (à deux niveaux de sortie) dont les

tensions hautes et basses constituent les limites du signal final. En sortie du commutateur, un filtre passe-bas, dit filtre de reconstruction, permet de rejeter la fréquence PWM pour ne conserver que l'enveloppe initiale amplifiée (Figure.III.12).




FIGURE III.12 – Synoptique du modulateur de polarisation discret.

Dans notre cas, le modulateur PWM est émulé par un AWG, le signal PWM est généré à une fréquence de 100MHz.

Le commutateur de puissance mis en œuvre est décrit dans la section.4.2 du chapitre précédent, celui-ci étant capable de commuter plus de 50V à 100MHz.

Nous avons choisi de l'associer à un filtre passe-bas d'ordre 4 (Figure.III.13(a) et Figure.III.14) dont la bande passante de 10MHz permet de bien rejeter la fréquence PWM à 100MHz (Figure.III.13(b)). Celui-ci a été conçu pour être adapté à une charge R_L de 25Ω , les inductances L_1 et L_2 peuvent supporter des courants de plusieurs ampères.




FIGURE III.13 – Schéma du convertisseur de tension de type Buck (a) et paramètres [S] du filtre de reconstruction (b).





FIGURE III.14 – Photographie du convertisseur DC-DC.

Pour valider le fonctionnement de ce modulateur pour ETC, nous avons réalisé une première mesure sur charge réelle de 50Ω . Le signal reconstruit est issu d'une constellation 16-QAM dont la bande passante est de 10MHz. Nous avons, pour maximiser le rendement du modulateur, limité les rapports cycliques du signal PWM entre 40 et 100% produisant ainsi un signal de sortie allant de 10 à 30V (Figure.III.15(a)). Un spectre de la tension de sortie du modulateur a été mesuré et permet de valider l'effet du filtre à la fréquence PWM (Figure.III.15(b)). Lors de cette mesure, le rendement moyen mesuré du modulateur de polarisation sur la trame IQ est de 75%.

FIGURE III.15 – Mesure temporelle (a) et spectrale (b) du modulateur de polarisation dont la commande PWM à 100MHz est associée à un signal de 10MHz de bande passante (charge 50Ω).

2.2.2 Mesure d'ETC basée sur un modulateur hybride

Pour mettre en œuvre l'ETC, nous utilisons ce même modulateur de polarisation de type convertisseur buck DC-DC constitué d'une seule cellule de commutation à 2 niveaux associée à un filtre de reconstruction. Ce filtre d'ordre 4 présente une bande passante de 4MHz. L'amplificateur de puissance utilisé présente quant à lui une charge équivalente de drain de 40Ω .




FIGURE III.16 – Montage réalisé pour la mise en œuvre de l’ETC.

Pour mettre en œuvre l’ETC, la première étape consiste à extraire l’enveloppe du signal d’entrée, puis à calculer le rapport cyclique adapté au suivi des lieux de rendement maximum. Par la suite, nous imposerons un rapport cyclique minimal de 30% de façon à ne jamais travailler dans des zones où le modulateur de polarisation présente de faibles rendements (Figure.III.17).




FIGURE III.17 – Loi de commande en rapport cyclique (a) et en tension en fonction de la puissance d’entrée du PA (b).

Nous convertissons ensuite ces rapports cycliques en signaux PWM : pour chaque point de puissance extrait, nous générons un signal PWM constitué de dix échantillons par période. Puis nous les implémentons dans l’AWG de façon à piloter le commutateur (Figure.III.18).




FIGURE III.18 – PDF du signal de sortie du modulateur.

La superposition des caractéristiques à polarisation fixe et sous ETC montrent une nette amélioration du rendement au niveau de l'amplificateur (Figure.III.19). Nous pouvons également noter que la loi de commande à rendement maximum permet de maintenir l'amplificateur à une compression élevée pour chacun des états, il se trouve donc dans des zones à fort rendement au détriment d'une réduction de la linéarité (Figure.III.20).




FIGURE III.19 – Superposition des courbes de rendement et gain lors de polarisation fixe et de polarisation dynamique continue.




FIGURE III.20 – Spectre de sortie de l'amplificateur fonctionnant en ETC.

Le Tableau III.3 présente les résultats de mesures effectuées sur l’amplificateur sous 40V en polarisation fixe et dans le cadre de la mise en œuvre de la technique d’enveloppe tracking continue pour une même valeur de la puissance de sortie.

Polarisation	40V	ETC
Pout moyen (dBm (W))	37.20 (5.2)	36.86 (4.8)
EVM (%)	2.9	6.1
$P_{dc_{DrainPA}}$ (W)	18	10.9
PAE_{PA} (%)	27.2	38.1
Rendement _{Modulateur} (%)	-	71.3
PAE _{Globale} (%)	27.2	27.2

Tableau III.3 – Récapitulatif des performances de l’amplificateur fonctionnant en ETC et de la caractéristique à 40V. Ici, les puissances de sorties moyennes sont différentes, mais les puissances maximums sont équivalentes.

Les résultats de ce tableau mettent en évidence une amélioration sensible du rendement au niveau de l’amplificateur d’environ 10 points par rapport à l’amplificateur sous polarisation fixe (40V). Concernant le rendement global (PA + modulateur) les résultats restent du même ordre ($\approx 27\%$).

2.3 Implémentation de l’Enveloppe Tracking Discret (ETD)

Lors de la mise en œuvre de l’ETD, nous utilisons le commutateur de puissance multi-niveaux comme modulateur de polarisation. Celui-ci sera directement relié à l’accès de drain du PA en minimisant la longueur des connexions pour réduire leur effet inductif. La commande des commutateurs multi-niveaux est très différente des commutateurs continus. Ils ne sont plus commandés par un signal PWM calculé à partir de l’enveloppe, mais chacune des voies est sélectionnée lorsqu’elle doit devenir passante. Pour définir une loi de commande, nous nous servons des mesures de l’amplificateur à différentes polarisations fixes. Puis nous mettons en relations les puissances d’entrée/sortie, les rendements, les gains et les polarisations. Ainsi, après avoir mesuré l’amplificateur, de simples comparaisons entre la puissance d’enveloppe et le rendement (ou gain) optimum associé permettent de déterminer quelle tension d’alimentation appliquer et donc la voie du commutateur à sélectionner.

2.3.1 Mesure d’ETD avec un modulateur de polarisation hybride

Nous avons retenus une stratégie de commande des cellules qui permet d’optimiser le rendement global : les cellules délivrant des tensions supérieures à celle souhaitée sur l’accès de drain du PA sont bloquées, toutes les autres cellules sont placées à l’état OFF. Cela est possible grâce aux diodes formant la fonction OU logique (cf. Chapitre II). Pour “suivre” les lieux à rendement maximum du PA (Figure.III.21), nous comparons le signal d’entrée modulé à des seuils de puissances discrets. Ces seuils sont choisis après avoir mesuré l’amplificateur fonctionnant à différentes polarisations fixes.




FIGURE III.21 – Loi de commande appliquée à l’amplificateur de puissance.

Nous pouvons clairement observer que cette loi de commande à rendement maximum favorise les états bas (Figure.III.22 et Figure.III.23), le modulateur de polarisation fonctionnera donc dans une zone présentant le rendement le moins élevé.




FIGURE III.22 – Mesure de la distribution des points de polarisation (ce diagramme prend en compte la totalité des points de mesures).




FIGURE III.23 – Allures temporelles normalisées de l’enveloppe d’entrée et de la tension appliquée au drain de l’amplificateur.

En observant la forme temporelle de la tension de sortie du modulateur (Figure.III.23), on identifie distinctement les 4 niveaux discrets de polarisation. Par ailleurs, le courant de

drain délivré par le modulateur “suit” parfaitement l'évolution temporelle de l'enveloppe du signal modulé. Ces résultats de mesure valident le bon fonctionnement du modulateur multi-niveau ainsi que son couplage à l'amplificateur fonctionnant en ET.

La Figure.III.24 présente la superposition des caractéristiques de l'amplificateur en polarisation fixe et sous polarisation dynamique. Celle-ci nous permet de voir que le rendement de l'amplificateur est amélioré, la polarisation dynamique permet de suivre en effet le lieu des rendements maximums de ce PA. Le rendement de celui-ci est maintenu à son niveau le plus haut sur une plage de puissance de sortie de l'ordre de 6 à 8dB.




FIGURE III.24 – Superposition des caractéristiques de l'amplificateur fonctionnant à polarisation fixe et à polarisation dynamique (rouge : loi de commande à rendement du PA maximum).

La Figure.III.25 présente la mesure du spectre du signal de sortie de l'amplificateur pour ce fonctionnement en ETD.




FIGURE III.25 – Spectre de sortie de l'amplificateur de puissance fonctionnant en ETD.

Le Tableau III.4 synthétise les résultats de mesures effectuées sur l'amplificateur sous 40V en polarisation fixe et dans le cadre de la mise en œuvre de la technique d'enveloppe tracking discret à quatre niveaux pour une même valeur de puissance de sortie.

Polarisation	40V	ETD
Pout moyen (dBm (W))	37.20 (5.2)	37.2 (5.3)
EVM (%)	2.9	6.4
Pdc _{DrainPA} (W)	18	13
PAE_{PA} (%)	27.2	36
Rendement _{Modulateur} (%)	-	74.9
PAE _{Global} (%)	27.2	27

Tableau III.4 – Comparaison des performances à polarisation fixe de 40V et en ETD pour une puissance de sortie identique.

Ces résultats valident le couplage modulateur / PA avec la solution ETD et montrent une amélioration du rendement de l'amplificateur de près de 9 points par rapport à l'amplificateur sous polarisation fixe. Le rendement global (PA + modulateur) reste sensiblement le même. Une synthèse et discussion de l'ensemble des résultats sur l'ET sera menée dans le paragraphe.2.4.

2.4 Synthèse & Conclusion

Les mesures précédentes montrent les potentialités des configurations ETD et ETC en termes d'amélioration du rendement de l'amplificateur de puissance.

Le Tableau III.5 présente une synthèse comparative des architectures d'amplification sous polarisation fixe (40V) et à polarisation modulée ETD et ETC pour une même puissance de sortie moyenne. La Figure.III.26 associe également les différentes caractéristiques mesurées.

L'amplificateur sous ET présente une PAE propre améliorée d'environ 10 points. Lors de cette étude, le rendement du système complet (PA + modulateur) reste du même ordre de grandeur que ce soit sous polarisation fixe ou ET. Cependant si nous réalisons un bilan thermique, il est à noter que l'ET permet de répartir la zone de dissipation thermique sur les deux dispositifs : PA et modulateur de polarisation. Cette répartition de la chaleur permet une meilleure gestion thermique de l'ensemble.

Les deux dernières lignes du Tableau III.5 de synthèse mettent en évidence cette répartition des zones de dissipation. La résistance thermique du transistor étant de l'ordre de 7.3°C/W (cf datasheet CREE [95]), il est ainsi possible d'extraire la température par la relation suivante (III.3) :

$$T_j(^{\circ}C) = R_{TH} \left(\frac{^{\circ}C}{W} \right) \cdot P_{diss}(W) + T_{socte}(^{\circ}C) \quad (III.3)$$

L'écart de température ΔT par rapport au PA sous polarisation fixe a été déduit pour les deux architectures ETD et ETC. Les résultats mettent nettement en évidence la répartition de la dissipation thermique entre le PA et le modulateur : l'ET permet de réduire significativement la température de jonction du transistor de l'amplificateur. L'ET a donc un impact positif sur la fiabilité des équipements pour les applications visées.

L'énergie dissipée se répartit donc entre le PA et le modulateur, ce dernier jouant le rôle d'une "pompe à calories".

À la vue de ces premiers résultats, la technique ETC présente des performances légèrement supérieures et sa mise en œuvre est nettement plus simple au niveau circuit. Ceci étant, elle sera à priori plus limitée en bande passante que la technique ETD et la miniaturisation du filtre de reconstruction reste un point difficile.

Polarisation	40V	ETD	ETC
Pout moyen (dBm (W))	37.20 (5.2)	37.2 (5.3)	36.86 (4.8)
EVM (%)	2.9	6.4	6.1
$P_{dc_{DrainPA}}$ (W)	18	13	10.9
PAE_{PA} (%)	27.2	36	38.1
Rendement _{Modulateur} (%)	-	74.9	71.3
PAE _{Globale} (%)	27.2	27	27.2
Température T_j^{-1} (°C)	151.4	115.1	99.7
ΔT : Écart de température (°C)	-	36.3	51.7

Tableau III.5 – Comparaison des performances à polarisation fixe de 40V et en ETD / ETC pour des puissances de sortie identiques.




FIGURE III.26 – Caractéristiques 40V, ETD et ETC d'un amplificateur présentant une puissance de sortie moyenne de 37.2dBm.

Afin d'améliorer le rendement global de ce type de système, les commutateurs de puissance MMIC sont de bons candidats. En effet, leur rendement, largement supérieur à celui des cellules à diodes, devrait permettre une augmentation de la PAE globale de plus de 5points. Une façon d'augmenter plus significativement ce rendement en puissance ajoutée serait d'appliquer l'ET à des enveloppes de bandes plus étroites, faisant ainsi travailler le modulateur dans ses zones à fort rendement.

Un autre point de perspective se situe au niveau de l'optimisation de la loi de commande en fonction de la modulation appliquée qui serait un élément clef d'amélioration de la technique d'enveloppe tracking.

La loi de commande du couple modulateur de polarisation/PA ne peut plus être uniquement issue d'une simple interprétation graphique des caractéristiques à polarisation fixe (statique) car cette dernière s'avère non optimale en dynamique sauf à travailler à des fréquences très inférieures à la fréquence de coupure du modulateur de polarisation. Il conviendrait donc d'ajuster la loi de commande en fonction de la modulation avec par exemple l'implémentation d'un système bouclé permettant de mesurer les paramètres et de les réajuster en dynamique. Il devient nécessaire pour améliorer les systèmes en envelope tracking de développer une méthode de détermination de la loi de commande optimale prenant en compte le rendement du commutateur de polarisation, le rendement du PA (en polarisation modulée) et la forme du signal à amplifier (PDF→PAPR).

A titre d'exemple, pour atteindre des bandes de modulations très larges (ex. dans un satellite, un PA peut voir des enveloppes issues de plusieurs modulations de 150MHz recombinaées, ce qui donne lieu à des modulations de 3GHz de bande passante), il est nécessaire d'envisager un suivi d'enveloppes moyennes ou "globales", moins couteux en bandes passantes [99], ce qui implique une connaissance du signal ou l'insertion d'un retard à l'émission. Il est donc question ici de mémoriser une partie du signal pour délivrer une tension de polarisation optimale sur la zone temporelle prise en compte (Figure.III.27).




FIGURE III.27 – Principe du suivi d'enveloppe moyenne.

3 Modulateur vectoriel de puissance

3.1 Modulateur Vectoriel de Puissance (VPM)

Le *Vector Power Modulator* (VPM) est un dispositif nécessitant un modulateur de polarisation dont nous proposons une description succincte dans ce paragraphe, l'objectif étant ici d'illustrer un autre exemple d'application d'un modulateur de polarisation. Ces travaux sont actuellement en cours au laboratoire XLIM et sont réalisés dans le cadre de la thèse à venir de Mr A. Dasgupta [100].

Ce dispositif n'a pas pour vocation unique l'amplification un signal RF mais la réalisation simultanée des opérations de génération de puissance et de modulation vectorielle (Figure.III.28).




FIGURE III.28 – Schéma fonctionnel du Vector Power Modulator.

L'enveloppe d'un signal modulé s'exprime sous forme polaire par (III.4) :

$$X(t) = A(t) \cdot e^{j\phi(t)} \quad (\text{III.4})$$

L'approche retenue dans le VPM est de gérer séparément l'amplitude $A(t)$ et la phase $\phi(t)$ de chaque symbole de la constellation de sortie. Cette approche peut se traduire par le schéma bloc du VPM présenté Figure.III.29 dans le quel on distingue différentes fonctions.




FIGURE III.29 – Schéma fonctionnel détaillé du Vector Power Modulator.

L'élément central de ce dispositif est le modulateur de puissance RF. Ce modulateur, développé à XLIM, permet de générer une puissance RF maximale de 25W avec une dynamique de modulation d'environ 12dB à la fréquence de 2.4GHz. Pour une puissance d'entrée fixe, la variation de puissance de sortie est obtenue en contrôlant le gain du modulateur par sa polarisation. La structure interne du modulateur, décrite plus précisément dans [100, 101], est constituée de deux étages amplificateurs à base de transistors GaN HEMT : un étage driver et un étage de puissance. Le contrôle du gain de l'ensemble se fait par la gestion de la polarisation commune des drains des transistors des deux étages. Pour se faire, nous utilisons un modulateur de polarisation de type ETD (3 ou 4 niveaux) tel que celui utilisé précédemment.

Les sauts de phase sont générés en amont et contenus dans le signal RF à enveloppe constante appliqué à l'entrée du modulateur de puissance RF. Les différents plots d'une constellation numérique sont alors générés en modulant de façon synchrone la puissance de sortie RF avec les sauts de phase.

3.2 Mise en œuvre expérimentale

Nous avons choisi de démontrer ce principe en générant une constellation 16-QAM. Cette constellation se décompose en 12 états de phase, combinés avec 3 états distinctes. La modulation de phase sera réalisée à l'aide du modulateur IQ interne à la source RF (SMU R&S [98]) contrôlé par un programme Labview. L'amplitude sera synthétisée par le modulateur de tension discret (4 niveaux à diodes) commandé par un AWG (AWG5014B Tecktronix [102]) piloté via le même programme Labview.

Les caractéristiques statiques du modulateur de puissance RF ont été tracées (Figure.III.30) et ont démontré une dynamique de puissance de sortie suffisamment large pour permettre à génération d'une constellation 16-QAM avec une puissance crête de 25W. L'intérêt de cette structure est qu'elle permet de générer un signal modulé directement avec la puissance nécessaire à en vue de l'émission, mais en travaillant toujours à rendement maximum (Figure.III.30). Le modulateur de puissance RF fonctionne comme un amplificateur à deux étages saturés à gain variable.




FIGURE III.30 – Caractéristiques statiques du modulateur de puissance RF.

L'association du modulateur de puissance RF et du modulateur de tension sur le banc de mesure (Chapitre III.2.1.2, Figure.III.31) a permis de valider le fonctionnement de cette architecture VPM et également de mettre en avant ces performances (Figure.III.32).




FIGURE III.31 – Banc de mesure utilisé pour caractériser la fonction VPM.




FIGURE III.32 – Constellation de sortie du VPM (ab) et performance en fonction du débit effectif (b).

3.3 Résultats et perspectives

Cette nouvelle architecture VPM basée sur l'association d'un modulateur de polarisation en commutation et d'un modulateur de puissance RF permet de générer des signaux RF de qualité jusqu'à des débits importants (EVM<5% jusqu'à 60Msb/s), et ce en maintenant un rendement en puissance ajoutée de l'ordre de 40% quelque soit le débit (Figure.III.32). Il s'agit ici d'un second exemple mettant en avant l'intérêt des commutateurs de puissance. Nous pouvons voir Figure.III.32 que le rendement du modulateur de polarisation joue un rôle important dans la consommation globale du système. L'implémentation de cette architecture avec des commutateurs MMIC permettra d'atteindre des débits supérieurs tout en conservant un rendement global au moins égale à celui-ci. Cette mesure sera réalisée dans le cadre de la thèse d'Abhijeet Dasgupta.

Chapitre IV

Application à l'amplification de puissance en commutation

Sommaire

1	Introduction	102
2	Circuit en demi-pont	102
	2.1 Description	102
	2.2 Caractérisation du circuit demi-pont	104
3	Amplificateur de puissance classe D	106
	3.1 Principe de fonctionnement d'amplificateur de puissance classe D	107
	3.2 Implémentation du pont en H	109
	3.3 Réalisation et mesures de l'amplificateur pont en H	111
	3.4 Problématique de l'isolation des commutateurs flottants	115
	3.5 Mise en œuvre du pont en H à base de commutateurs isolés	116
4	Conclusion et perspectives	117
	4.1 Conclusion	117
	4.2 Perspectives	118

1 Introduction

Les équipements de télécommunications du futur devront supporter des débits de données très élevés et présenter des propriétés d'adaptation au trafic très importantes. De plus, ces transmissions devront être effectuées en minimisant l'énergie consommée. Ces contraintes de largeur de bande, de flexibilité et d'efficacité énergétique constituent un véritable défi pour la conception des amplificateurs de puissance qui représentent l'élément clé pour minimiser la consommation énergétique.

L'émergence de technologies de composants comme les transistors HEMTs en Nitrure de Gallium (GaN) laisse entrevoir la possibilité de réaliser des amplificateurs en commutation dont les rendements théoriques avoisinent les 100% dans le domaine des radio fréquences. Les premières approches sur les amplificateurs en commutation ont permis le développement de classes de fonctionnement basées sur le conditionnement optimal des formes d'ondes en entrée et en sortie de l'élément actif de l'amplificateur ; ce sont les classes de fonctionnement F, F inverse, E ... qui offrent d'excellents rendements, mais qui sont limitées en bande passante [103]. Une alternative à cette limitation consiste en l'utilisation de transistors en commutation pure conduisant au concept d'amplificateur de puissance numérique. Ce sont des amplificateurs classe D qui comportent comme éléments essentiels un driver, un commutateur de puissance et un filtre de reconstruction [104, 105].

La cellule de commutation avec driver intégré décrite dans les chapitres précédents est une excellente candidate en tant que brique de base pour la conception de ce type d'amplificateur de puissance. Elle doit permettre, associée à une commande élaborée, de générer des formes d'ondes RF à partir de signaux numériques simples.

L'architecture que nous proposons doit permettre, à partir d'éléments en commutation, de générer un signal RF. Pour être effectif, le signal de sortie doit être une sinusoïde de valeur moyenne nulle et d'amplitude modulable. Pour obtenir ce résultat, nous nous sommes inspirés des structures dites *pont en H*, bien connues dans le domaine des basses fréquences, utilisées notamment pour piloter des moteurs à courant continu. Cette architecture pont en H peut être vue comme l'association push-pull de deux amplificateurs classe D mode tension en commutation.

Nous verrons donc dans ce chapitre un circuit dit *demi-pont*, issu de l'association d'un commutateur non-isolé et d'un transistor source-commune, formant la partie active des amplificateurs classe D mode tension. Cette architecture sera tout d'abord testée seule sur charge résistive, afin d'évaluer les performances d'un amplificateur de puissance classe D demi-pont. Par la suite, deux demi-ponts seront associés en vis-à-vis pour former un pont en H complet. Cet amplificateur classe D pont complet délivre une puissance RF à une charge différentielle. Sa tension de sortie est similaire à une onde RF (valeur moyenne nulle, puissance variable, ...).

2 Circuit en demi-pont

2.1 Description

Ce circuit dit *demi-pont* est un amplificateur classe D mode tension (Chapitre I.2.2.1) en commutation. Le principal point clé de ce type de structure (Figure.IV.1) réside dans la commande du commutateur flottant (SW_1). La technologie GaN ne permettant pas encore

l'utilisation de transistors complémentaires, il est nécessaire d'associer au commutateur flottant SW_1 un circuit de commande de grille. Les circuits de commande de grille les plus courants (*Gate drivers* ou *High-Side gate driver*) reposent sur des architectures de type "boot-strap" qui ont pour objectif de reporter les variations du potentiel de source sur le potentiel de grille en y intégrant la commande [106]. La solution que nous proposons consiste à utiliser comme commutateur SW_1 la cellule non isolée avec driver intégré présentée Chapitre II qui est une solution alternative au problème de la source flottante. Ce type d'amplificateur est commandé par un signal de type PWM dont la fréquence fondamentale correspond à la fréquence de la porteuse RF obtenue après un filtrage passe-bande. La variation de puissance de sortie est obtenue en modifiant le rapport cyclique du signal de commande (Figure.IV.1(b)).




FIGURE IV.1 – Synoptique des éléments à mettre en œuvre lors de l'amplification de puissance avec un PA classe D en commutation (a) et allure de la puissance de sortie en fonction du rapport cyclique (b).

Une première réalisation intégrée a été conçue dans le but d'être associée à un autre demi-pont pour former un pont complet. Il a donc été essentiel de s'affranchir des diodes (incompatibles avec les architectures en pont complet et impossibles à intégrer sous contraintes d'encombrement ou avec de faibles effets capacitifs), tout en assurant un pilotage simple de l'amplificateur.

Le schéma que nous avons implémenté et la puce associée sont présentés Figure.IV.2. Les différentes dimensions des composants sont décrites dans le Tableau.IV.1.

$Ra(\Omega)$	$T_1(\mu m)$	$T_2(\mu m)$	$T_3(\mu m)$	$T_A(\mu m)$
180	10x300	2x80	4x80	10x300

Tableau IV.1 – Dimension des éléments de l'amplificateur demi-pont intégré.

Les transistors T_1 et T_A travaillent de façon complémentaire : T_1 est ON quand T_A est OFF et inversement. Ce fonctionnement est obtenu simplement en reliant les entrées de commandes In_{Top} et In_A puisque la cellule avec driver intégré fonctionne en inverseur. Cependant, nous pouvons voir sur le schéma deux signaux de commande distincts. Ceux-ci ont été séparés pour permettre, si nécessaire, de compenser les constantes de temps liées




FIGURE IV.2 – Layout du demi-pont à base de transistors UMS GH25 10x300 μ m (a) et schéma associé (b).

au driver du commutateur flottant. La Figure.IV.3 montre le circuit utilisé pour gérer la commande des transistors T_2 et T_A (ici, un seul AWG est utilisé pour piloter les deux entrées).




FIGURE IV.3 – Assemblage du demi-pont intégré sur une platine de test.

Le potentiel de source de T_2 par rapport à la masse est ajusté par V_{SS} . Cette tension est réglée pour obtenir 0V sur la source de T_1 lorsque le SW_1 est OFF (cf. Chapitre II). La source de tension $V_{gs_{OT2}}$ est au voisinage de la tension de pincement des composants. La commande variable délivrée par l'AWG est commune aux deux transistors T_2 et T_A .

2.2 Caractérisation du circuit demi-pont

Une mesure de la fonction de transfert sur charge résistive (Figure.IV.4(a)) montre une "ouverture" liée au décalage temporel entre les signaux d'entrée et de sortie. Cette ouverture correspond au temps de réponse d'environ 5ns du demi-pont fonctionnant dans cette configuration (Figure.IV.4(b)).




FIGURE IV.4 – Fonction de transfert (a) et allure temporelle des signaux (b) de l’amplificateur classe D demi-pont mesurés à 20MHz.

Le rendement maximum de cette structure, sans prendre en compte les pertes de transitions (cf. Annexe.C) s’exprime comme indiqué équation (IV.1). Ses variations mesurées expérimentalement en fonction de la fréquence et de la tension V_{DD} sont présentées Figure.IV.5.

$$\eta = \frac{1}{1 + \frac{R_{onT1}}{R_L} + \frac{1-\alpha}{\alpha} \cdot \left(\frac{V_p}{V_{DD}} - \frac{V_p \cdot V_{SS}}{V_{DD}^2} \right) \cdot \frac{(R_L + R_{onT1})^2}{R_a \cdot R_L}} \quad (IV.1)$$




FIGURE IV.5 – Rendement du demi-pont à différentes fréquences et différentes tensions V_{DD} (rapport cyclique = 50%, $R_L = 50\Omega$).

Nous pouvons voir sur cette figure que le rendement décroît en fonction de la fréquence. Ceci est lié aux temps de commutations qui deviennent de moins en moins négligeables vis-à-vis de la période (temps de montée et temps de descente inférieurs à 500ps). Nous pouvons également observer que le rendement dépend de la tension d’alimentation : lorsque la dynamique de sortie augmente, le slew-rate étant constant, les temps de commutation augmentent et s’en suit une détérioration du rendement.

La charge de l’amplificateur impacte également son rendement (Figure.IV.6(a)). Pour de faibles résistances de charge, la chute de rendement est liée à la résistance ON du

commutateur flottant SW_1 (Figure.IV.6(b)). Cette résistance intervient dans le pont diviseur formé par l'alimentation, la charge et la résistance drain source du transistor. Par ailleurs, la charge minimale avant dégradation importante du rendement est donnée idéalement par le rapport $V_{DD}/I_{dss} = 22\Omega$.




FIGURE IV.6 – Rendement du classe D demi-pont en fonction de la charge (a) et tension de sortie simulée et mesurée du demi-pont pour $R_L = 50\Omega$ (b). Toutes ces mesures ont été réalisées avec $V_{DD} = 50V$ et rapport cyclique = 50%.

Nous avons validé dans ce paragraphe le fonctionnement du circuit demi pont basé sur la cellule de commutation non isolée avec driver intégré.

D'un point de vue expérimental, la gestion des deux commandes d'entrée avec les différents réglages d'offset est une tâche délicate. Celle-ci pourrait être facilitée par le développement d'une électronique appropriée à la mise en forme des signaux et à une gestion séparée des commandes. D'un point de vue simulation, les résultats sont cohérents avec les mesures, on peut noter cependant une faiblesse des modèles utilisés pour décrire les fonctionnements en zone ohmique des transistors de puissances.

Néanmoins, les mesures sur charges résistives ont permis de démontrer le bon fonctionnement de ce dispositif avec des rendements supérieurs à 80% jusqu'à des fréquences de 300MHz pour $V_{DD} = 50V$ et jusqu'à 500MHz pour $V_{DD} = 20V$.

3 Amplificateur de puissance classe D

Le demi-pont présenté dans la section précédente va nous permettre de mettre en œuvre un amplificateur de puissance avec des commandes numériques. Les architectures d'amplificateurs de puissance se prêtant le mieux à des commandes numériques sont les amplificateurs classe D (ou S) en commutation [107]. Nous présentons dans ce paragraphe une structure de type amplificateur classe D mode tension basé sur l'association de deux demi-ponts présentés précédemment.

3.1 Principe de fonctionnement d'amplificateur de puissance classe D

Cette architecture pont complet (ou pont en H) basée sur l'association de deux circuits demi-ponts est présentée Figure.IV.7.




FIGURE IV.7 – Amplificateur de puissance en commutation basée sur l'architecture classe D pont complet.

Pour commander l'amplificateur, nous avons choisi d'utiliser une commande dérivée de celle décrite par H. Chireix [108]. Le principe est de piloter la puissance de sortie RF par un déphasage relatif entre les commandes des demi-ponts [52].

L'analyse du fonctionnement du pont en H repose sur quatre états distincts liés aux commandes (Figure.IV.8). Comme pour les demi-ponts, les commutateurs SW_A et SW_C doivent être commandés complémentaires (il en est de même pour SW_B et SW_D).

Dans ces quatre configurations, la tension de sortie différentielle vaut $V_{out} = V_1 - V_2$. Il suffit donc de commander V_1 et V_2 pour parcourir ces configurations comme indiqué dans le Tableau.IV.2.

V_1	V_2	V_{out}	Configuration
0	0	0	D
0	V_{dd}	$-V_{dd}$	C
V_{dd}	0	V_{dd}	A
V_{dd}	V_{dd}	0	B

Tableau IV.2 – Table de vérité de l'amplificateur de puissance classe D pont complet.

Pour obtenir un signal de sortie RF, ces quatre configurations sont présentes (Figure.IV.9) à chaque période RF de façon à obtenir une tension qui, après filtrage, sera de forme sinusoïdale.




FIGURE IV.8 – Description des quatre configurations de l’amplificateur classe D pont complet.




FIGURE IV.9 – Exemple de signal de sortie non filtré d’un amplificateur de puissance à commandes numériques (a) et évolution de la tension RMS du signal de sortie non filtré en fonction de $\Delta\phi$ et V_{DD} (b).

Sur la forme d'onde de sortie non filtrée (Figure.IV.9), le paramètre important est le déphasage noté $\Delta\phi$ entre deux configurations A et C . En effet, le niveau de puissance au fondamental de ce signal est directement proportionnel au déphasage $\Delta\phi$ (Figure.IV.9). Lorsque cet angle sera nul, la puissance de sortie sera maximale, et inversement, la puissance de sortie sera d'autant plus faible que $\Delta\phi$ sera grand (Eq.IV.2 et Figure.IV.10).

$$V_{RL-RMS} = V_{DD} \cdot \sqrt{\frac{\pi - \Delta\phi}{\pi}} \quad (\text{IV.2})$$




FIGURE IV.10 – Illustration de l'impacte de $\Delta\phi$ sur la puissance de sortie de l'amplificateur classe D pont complet.

Pour obtenir ce résultat, les commutateurs sont pilotés par des signaux carrés à la fréquence RF et ont des rapports cycliques de 50%. Ces commandes sont illustrées Figure.IV.11. A ce stade, la mise en œuvre pratique de ce principe est possible avec diverses solutions de commandes de transistors flottants.

3.2 Implémentation du pont en H

Nous proposons une réalisation de la structure pont en H à base de deux demi-ponts à cellules non-isolées avec drivers intégrés telle que présentée Figure.IV.12. La connaissance de cette topologie nous permet de faire l'analyse théorique du bilan énergétique de l'ensemble.

L'un des point clé de cette architecture est son rendement (dépendant de la topologie et de la technologie des circuits de commutation). Pour le calculer, il faut prendre en compte les pertes (Eqs. IV.3 et IV.4) et les puissances fournies à la charge (Eqs. IV.5 et IV.6) lors du fonctionnement de l'amplificateur dans ses différentes configurations.

$$P_{diss} = \frac{1}{2\pi} \left[\int_0^{\pi-\Delta\phi} P_{diss_A} \partial\theta + \int_{\pi-\Delta\phi}^{\pi} P_{diss_B} \partial\theta + \int_{\pi}^{2\pi-\Delta\phi} P_{diss_C} \partial\theta + \int_{2\pi-\Delta\phi}^{2\pi} P_{diss_D} \partial\theta \right] \quad (\text{IV.3})$$

$$P_{diss} = 2\pi \cdot \frac{V_p \cdot (V_{DD} - V_{SS})}{R_a} + \frac{V_{DD}^2 \cdot (R_{ON_A} + R_{ON_C})}{(R_L + R_{ON_A} + R_{ON_C})^2} \cdot \frac{\pi - \Delta\phi}{\pi} \quad (\text{IV.4})$$

$$P_{RL} = \frac{1}{2\pi} \left[\int_0^{\pi-\Delta\phi} P_{RL_A} \partial\theta + \int_{\pi-\Delta\phi}^{\pi} P_{RL_B} \partial\theta + \int_{\pi}^{2\pi-\Delta\phi} P_{RL_C} \partial\theta + \int_{2\pi-\Delta\phi}^{2\pi} P_{RL_D} \partial\theta \right] \quad (\text{IV.5})$$




FIGURE IV.11 – Illustration des commandes permettant le pilotage de l’amplificateur de puissance classe D pont complet.

$$P_{RL} = \frac{V_{DD}^2 \cdot R_L}{(R_L + R_{ON_A} + R_{ON_C})^2} \cdot \frac{\pi - \Delta\phi}{\pi} \quad (\text{IV.6})$$

Le rendement moyen de cette architecture est décrit par l’équation (IV.7). Le détail des calculs permettant de déterminer ce rendement est présenté en Annexe.D.

$$\eta = \frac{1}{\frac{(R_L + R_{ON_A} + R_{ON_C})}{R_L} + \frac{V_P \cdot (V_{DD} - V_{SS})}{V_{DD}^2} \cdot \frac{(R_L + R_{ON_A} + R_{ON_C})^2}{R_A \cdot R_L} \cdot \frac{\pi}{\pi - \Delta\phi}} \quad (\text{IV.7})$$

Lors de l’utilisation de l’amplificateur à forte puissance, son rendement est élevé, les deux cellules de commutation sont “ON” et ne dissipent que très peu de puissance. A contrario, lorsque la puissance est minimale ($\Delta\phi$ est grand) les cellules présentent des pertes (Figure.IV.13).




FIGURE IV.12 – Amplificateur de puissance en commutation basée sur l’architecture classe D pont complet.




FIGURE IV.13 – Puissance fournie à la charge (50Ω) et rendement théorique et simulé de l’amplificateur classe D pont complet.

3.3 Réalisation et mesures de l’amplificateur pont en H

3.3.1 Description de la puce MMIC

Cet amplificateur a été réalisé sur une puce MMIC (Figure.IV.14) mettant en vis-à-vis deux demi-ponts identiques basés sur des transistors de puissances de 3mm de développement de grille ($10 \times 300\mu\text{m}$ UMS GH25).




FIGURE IV.14 – Photographie (a) et schémas(b) du PA classe D pont-complet MMIC.

La complexité du circuit rend sa mesure sous pointes impossible, il a donc été assemblé dans un boîtier RF, dans lequel nous avons inséré un PCB (Rogers 4350B - Figure.IV.15(a)) permettant de découpler les alimentations au plus près du composant (Figure.IV.15(b)).




FIGURE IV.15 – Montage de la puce MMIC dans un boîtier RF (a) contenant un circuit de découplage (b et c).

Nous avons ensuite reporté ce boîtier RF sur une platine de test (PCB FR4) permettant de procéder aux mesures. Ce support sert à connecter les alimentations DC et permet la gestion des commandes (Figure.IV.16).




FIGURE IV.16 – Assemblage du boîtier RF contenant la puce MMIC sur une platine de test.

Les entrées/sorties RF se font via des connecteurs SMA présents sur le boîtier RF.

3.3.2 Mesures sur charge résistive

Nous avons réalisé les mesures temporelles avec l'oscilloscope Tektronix MDO4104B-6 (bande passante = 1GHz) dont les entrées ($1M\Omega$) sont connectées à chaque accès de la charge différentielle (Figure.IV.17).

La génération des commandes est faite par l'AWG Tektronix AWG5014C intégrant une fonction permettant la gestion du déphasage $\Delta\phi$ du signal de sortie.




FIGURE IV.17 – Banc de mesure temporel du PA classe D pont complet.

Des simulations préalables permettent de déterminer les commandes favorisant le

rendement. Le Tableau.IV.3 décrit l'une des conditions permettant de garder un fort rendement sur une large plage de puissance de sortie (proportionnelle à $\Delta\phi$ - Figure.IV.18).

Paramètres	Valeurs
V_{SS}	-10V
V_{gs0-T_2}	-2.6V
V_{DD}	7V
Amplitude Cmd.	4V
Offset Cmd.	-3.6V
Fréquence Cmd.	5MHz

Tableau IV.3 – Exemple de paramètres optimums pour l'amplification de puissance avec le PA classe D pont complet.

Nous pouvons voir dans le tableau précédent que la tension d'offset optimale de la commande est de -3.6V. L'AWG ne nous a pas permis d'implémenter cette valeur. D'autres valeurs de réglage, moins favorables, mais compatibles avec les instruments disponibles, ont pu être mises en œuvre. Avec ces valeurs, un rendement maximum (à $\Delta\phi \approx 0^\circ \iff$ Puissance de sortie maximum) de l'ordre de 50% a pu être atteint (Tableau.IV.4 et Figure.IV.19).

Paramètres	Cond. 1	Cond. 2
V_{SS}	-12V	-10V
V_{gs0T_2}	-3V	-2V
V_{DD}	5V	5V
Amplitude Cmd.	3.1V	4.5V
Offset Cmd.	-1.7V	-1.3V
Fréquence Cmd.	5MHz	5MHz

Tableau IV.4 – Paramètres utilisés pour la mesure du PA classe D pont complet.

Cette valeur de rendement (50%) implique un fonctionnement à basse tension d'alimentation (ici, $V_{DD} = 5V$). Expérimentalement, la tension V_{DD} maximale que nous avons pu utiliser a été limitée à 5V. Au delà de cette valeur, il apparaît des oscillations visibles aux bornes de la résistance de charge ainsi qu'un accroissement anormal du courant fourni par l'alimentation.

Nous avons, malgré ces conditions de fonctionnement limitées du circuit, pu valider le principe de modulation de puissance par commandes déphasées (Figure.IV.20) en utilisant une tension V_{SS} de forte valeur ($V_{SS} < -10V$) permettant un fort pincement et blocage du canal drain-source du transistor de commande T_2 .

Cette mesure a été réalisée sur une charge résistive de 50Ω puis filtrée numériquement par l'oscilloscope.




FIGURE IV.18 – Rendement simulé du PA classe D pont complet dans les conditions décrites Tableau.IV.3.




FIGURE IV.19 – Rendement mesuré et simulé du PA classe D pont complet dans les conditions décrites Tableau.IV.4.




FIGURE IV.20 – Mesure filtrée de la tension aux bornes de la charge.

3.4 Problématique de l'isolation des commutateurs flottants

Les problèmes expérimentaux rencontrés limitant la tension d'alimentation à 5V sont selon nous imputables à l'utilisation de cellules non isolées pour les commutateurs SW_A et SW_B . En effet, comme le montre la Figure.IV.21, bien que le commutateur SW_A soit OFF, une partie du courant provenant de la charge est dérivé dans le transistor T_3 du driver.




FIGURE IV.21 – Chemins de courants en jeu dans l'amplificateur classe D pont complet basé sur le commutateur non isolé.

Afin d'analyser ce problème, nous avons réalisé des simulations : elles n'ont pas permis de démontrer un dysfonctionnement notable du circuit dû à ce défaut d'isolation. Nous en concluons que le défaut d'isolation, s'il n'impacte que peu le fonctionnement du circuit, est en revanche à l'origine des instabilités observées expérimentalement. En effet, ces défauts d'isolations font apparaître plusieurs boucles favorables à l'apparition d'oscillations. La difficulté majeure pour un circuit comportant autant de transistors est de mettre en place une simulation fiable permettant de prédire, d'analyser et de contrôler la stabilité globale de ce circuit.

En conclusion, la complexité du circuit et de son implémentation rendent sa mesure difficile avec les instruments utilisés. Il est nécessaire de développer une électronique de

commande permettant de gérer les différents offsets et niveaux d'une part, et l'utilisation d'un FPGA par exemple, permettant la synchronisation et la flexibilité temporelle nécessaire d'autre part.

De même, les résultats extraits sont fortement conditionnés par les instruments de mesure temporelle (bande passante des oscilloscopes, impédance des sondes ...). Leur impact sur les conditions de charge aux nœuds auxquels ils sont connectés perturbe le fonctionnement du circuit.

3.5 Mise en œuvre du pont en H à base de commutateurs isolés

Afin d'améliorer les performances de l'amplificateur classe D pont complet, nous l'avons implémenté avec les cellules de commutation isolées (présentées Chapitre II.7), ainsi le problème lié au manque d'isolation doit être atténué. Nous ne disposons pas de puce MMIC de cette structure isolée du pont en H. Nous avons donc associé deux cellules MMIC isolées à deux transistors discrets Cree 10W (CGH40010F) jouant le rôle des commutateurs SW_C et SW_D (Figure.IV.22).




FIGURE IV.22 – Architecture d'amplificateur classe D pont en H basé sur des cellules de commutations isolées.

La Figure.IV.23 présente les formes temporelles de la tension aux bornes de la charge pour différentes valeurs de $\Delta\phi$. Cette mesure a permis de valider de nouveau le principe de fonctionnement de l'architecture à commandes déphasées.




FIGURE IV.23 – Mesure non filtrée de la tension aux bornes de la charge (Conditions 3 du Tableau.IV.5).

La Figure.IV.24 présente une comparaison des rendements mesurés avec et sans isolation. Bien que non-optimale, ces caractérisations et résultats montrent une amélioration d'environ 15 points du rendement avec une structure isolée.

Paramètres	Cond. 1	Cond. 2	Cond. 3
V_{SS}	-12V	-10V	-15V
V_{gs0-T_2}	-3V	-2V	-2.4V
V_{DD}	5V	5V	5V
Amplitude Cmd.	3.1V	4.5V	4.5V
Offset Cmd.	-1.7V	-1.3V	-1.9V
Fréquence Cmd.	5MHz	5MHz	5MHz
Cellules isolées	Non	Non	Oui

Tableau IV.5 – Paramètres utilisés pour la mesure du PA classe D pont complet sans isolation (Cond.1 et Cond.2) et avec isolation (Cond.3).




FIGURE IV.24 – Rendement mesuré du PA classe D pont complet avec et sans isolation.

4 Conclusion et perspectives

4.1 Conclusion

Nous avons pu étudier et mesurer trois amplificateurs à commandes numériques. Le premier, un amplificateur demi-pont permet de commuter plus de 50V à des fréquences pouvant atteindre 350MHz. Un deuxième amplificateur de type pont en H avec des cellules non-isolées à permis de valider le principe de pilotage par commandes déphasées dérivé du principe proposé par H. Chirex. Des problèmes d'instabilités n'ont pas permis de tester ses performances à des tensions supérieures à 5V. La dernière architecture, de type pont en H avec des cellules de commutations isolées, a permis de démontrer une amélioration du rendement par rapport à l'architecture non-isolée.

L'expérience a mis en évidence des problèmes de stabilité récurrents lorsque deux circuits

demi-pont sont associés pour former un pont en H. Ces Problèmes d'instabilité sont complexes et très dépendants de la mise en œuvre pratique du système, leur analyse nécessite une étude plus approfondie du couplage des deux demi-ponts.

4.2 Perspectives

La cellule de commutation isolée ne présente pas une isolation parfaite, en effet la tension $V_{gsT_4} = V_{gsT_1}$ n'est pas suffisamment inférieure à la tension de pincement du transistor d'isolation. Il faut donc apporter une modification à la topologie existante des commutateurs (comme le mentionnait les perspectives du Chapitre II.10.2). cela permettrait de supprimer tout courant provenant de la sortie lorsque celui-ci est OFF. Cette structure est présentée Figure.IV.25(a), elle permet un meilleur contrôle du pincement du transistor d'isolation T_4 lors de l'état OFF.




FIGURE IV.25 – Architecture de commutateur avec une amélioration de l'isolation (a) et schéma simulé permettant la validation de son isolation (b).

Pour l'appliquer au pont en H, nous avons simulé les performances en isolation de cette cellule en lui appliquant un potentiel de sortie (Figure.IV.25(b)) et en faisant varier la tension V_{gsT_4} avec le pont à résistance (Figure.IV.25(b)) en conservant $R_{a1} + R_{a2} = 100\Omega$. Nous avons fixé les potentiels V_{DD} et V_{SS} respectivement à 50V et 0V (Figure.IV.26).

Une configuration stable et performante de l'amplificateur classe D nécessite une isolation importante de la charge vis-à-vis des entrées des commutateurs flottants. Il serait intéressant d'implémenter l'amplificateur avec cette dernière structure de commutateur. La Figure.IV.27 présente les performances issues de la simulation de cette architecture (Figure.IV.28) commandée avec deux sinus et une unique tension d'offset pilotant les quatre commutateurs.






FIGURE IV.26 – Résultats simulés de la cellule avec une amélioration de l'isolation.


 FIGURE IV.27 – Rendement de l'architecture d'amplificateur classe D pont en H basé sur les cellules avec optimisation du taux de pincement du transistor T_4 .

 FIGURE IV.28 – Architecture d'amplificateur classe D pont en H basé sur les cellules avec optimisation du taux de pincement du transistor T_4 .

Si cette architecture peut être réalisée et validée, il sera important d'envisager son

fonctionnement avec une charge d'utilisation non différentielle. Ceci implique la conception d'un balun très large bande car l'amplificateur conçu permet de générer un signal de type RF jusqu'à une fréquence maximale définie par la pente des tensions commutées.

Conclusion générale

L'ouverture des sociétés actuelles conduit au développement de systèmes de communications sans fils toujours plus performants. Ces développements sont fortement soutenus par les industriels qui jouent un rôle d'intermédiaires entre les populations (ou autres organismes "clients") et les unités de recherche & développement. Les prochains développements de ces ressources incluent la numérisation des chaînes d'émission/réception et la réduction de leur consommation énergétique, c'est dans ce contexte que ces travaux de thèse ont été menés.

Dans le premier chapitre, a été présenté une synthèse mettant en évidence les problématiques liées à la chaîne d'émission et tout particulièrement à la génération de puissance. Il est clair, au regard des performances des systèmes actuels, que l'élément à l'origine de la majorité des pertes énergétiques est l'amplificateur de puissance. C'est pourquoi ce chapitre a décrit des architectures telles que l'*Envelope Tracking* permettant de limiter la consommation de l'étage de puissance.

Une étude des différents blocs de cette architecture a été réalisée et il apparaît que les commutateurs de puissances, qui sont une brique de base des amplificateurs à modulation de polarisation (*Envelope Tracking, Envelope Elimination & Restoration*), pouvant également permettre la réalisation d'amplificateurs en commutation pure dans le domaine des hautes fréquences.

Le deuxième chapitre s'est focalisé sur le développement d'un commutateur de puissance. Basée sur de précédents travaux [3], ces travaux se sont reposés sur différents brevets, dont le premier [91] concerne un commutateur deux niveaux hybride en technologie GaN présentant des temps de commutation 0→50V de l'ordre de la nanoseconde et conduisant à des fréquences de commutation de 100MHz. Plusieurs commutateurs de ce type dont le rendement moyen avoisine 78% ont pu être associés pour former un commutateur multi-niveaux hybride dont le débit symbole (un symbole étant associé à un maintien de niveau) peut atteindre 250Msb/s.

Une intégration monolithique de ce commutateur a été réalisée et a permis d'atteindre des slew-rates de 120V/ns avec des commutations 0→30V à plus de 700MHz. Le rendement de ces commutateurs sous leur forme intégrée MMIC est bien supérieur à celui des réalisations hybrides (85% à 100MHz). Un second brevet [92] concerne, quant à lui, une architecture permettant d'isoler les cellules de commutation les unes des autres sans l'utilisation de diodes. Ainsi, il a été possible d'implémenter des commutateurs MMIC multi-niveaux dont le fonctionnement a pu être validé au cours de ces travaux.

Toutes les topologies de commutateurs mis en œuvre durant cette thèse permettent le transport de courants de plus de 2A en valeur crête, ce qui en fait d'excellents candidats pour les applications de puissance comme l'ETC (commutateur 2 niveaux), l'ETD (commutateurs multi-niveaux) ou les amplificateurs de puissance numériques.

Le chapitre trois a été dédié à l'utilisation de ces commutateurs dans la conception de modulateurs de polarisation. Ainsi, le commutateur deux niveaux associé à un filtre permet de réaliser un convertisseur de tension DC-DC type Buck dont la bande passante peut atteindre 10% de la fréquence de commutation du switch (100MHz pour le commutateur hybride). Ce convertisseur DC-DC a permis la mise en œuvre de l'architecture d'ETC améliorant ainsi le rendement moyen du PA utilisé de 11 points.

Dans ce même chapitre, plusieurs commutateurs hybrides à diodes ont été associés pour former un convertisseur numérique analogique de puissance, celui-ci étant capable de délivrer des tensions pouvant atteindre 50V à des débits avoisinant 250Msb/s. Nous l'avons ensuite mis en place sur l'accès de drain d'un PA pour mettre en œuvre l'ETD. Cette méthode a permis d'augmenter de 9 points le rendement moyen du PA.

Ainsi, les deux méthodes d'*Envelope Tracking* ont été mises en œuvre sur un PA dédié [94] associé aux commutateurs deux et quatre niveaux hybrides (à diodes). Chacune d'entre elles a conduit à une amélioration du rendement de l'amplificateur (25W) de 9 à 11 points mais le rendement global de l'étage de puissance est resté sensiblement constant. Cela signifie que le rendement moyen des commutateurs hybrides n'est pas suffisant, leur rendement moyen ($\approx 75\%$) est le seuil au-delà duquel le rendement global des étages de puissances fonctionnant avec des modulateurs de polarisation est viable.

Il a tout de même été possible d'analyser l'impact bénéfique de l'ET sur la gestion thermique des étages de puissance. En effet, le rendement étant constant, ainsi que la puissance de sortie, la dissipation thermique totale en ET est similaire à celle observée ce même PA fonctionnant à polarisation fixe. La surface active, source de chaleur en ET se répartie entre les transistors du modulateur et le transistor du PA. Il y a donc une répartition de la dissipation thermique qui réduit la température de fonctionnement du PA et favorise sa fiabilité.

La fin du chapitre trois propose une nouvelle architecture d'amplificateur de puissance numérique appelée "Modulateur Vectoriel de Puissance". Elle met en œuvre une architecture proche de l'EER permettant de générer des vecteurs de puissance à partir d'une source RF, d'un déphaseur commandé numériquement, d'un modulateur de tension à commande numérique et d'un montage amplificateur à deux étages. Cette architecture inédite n'est pas applicable, en l'état, à des chaînes de télécommunication car le spectre du signal de sortie est extrêmement large (du fait de la modulation de phase non-filtrée) mais des méthodes de confinement spectrale peuvent être pensées pour rendre cette architecture viable dans une chaîne d'émission.

Dans le chapitre quatre, une architecture numérique d'amplificateur de puissance basée sur de la commutation pure a été présentée. Il s'agit d'une structure dite "pont en H" associant deux commutateurs flottants (cellules de commutation décrites dans le chapitre deux) et deux commutateurs dont la commande est référencée à la masse.

Associée à une commande en phase judicieuse, inspirée de la méthode *Chireix*, cette architecture peut permettre de générer un signal RF à puissance variable. Ceci est possible grâce à deux signaux de commande translatés en phase l'un par rapport à l'autre, la

différence de phase présente entre ces signaux définissant la puissance de sortie.

Plusieurs points limitent cependant les performances de cette architecture dont la bande passante relative est proche de 100%. Dans un premier temps, il est difficile de générer des signaux de commandes idéaux : la génération de formes carrés étant compliquée en haute fréquence, nous avons utilisé la fonction comparateur à seuil des cellules pour les piloter à l'aide d'ondes sinusoïdales à offsets réglables. Cependant, la gestion des phases de ces signaux dans le plan d'accès des cellules de commutation s'est révélée difficile.

Au delà de ces problèmes de commandes, cette architecture possède une sortie différentielle, il sera donc nécessaire de développer des transformateurs permettant d'exploiter cet amplificateur dans une chaîne d'émission.

Enfin, il est important de noter que ces trois années de thèse ont permis de développer des architectures de commutateurs de puissances avancées en termes de rendement et de fréquence de commutations.

Bien qu'il existe encore une marge de progression des performances de ces cellules, leur aptitude à commuter avec des slew-rates de 120V/ns présente un fort intérêt industriel. Les prochains travaux à envisager devront, en outre, porter sur l'optimisation de leurs dimensions (et ainsi réduire leurs coûts) et de tester leur fiabilité en vue d'utilisation dans des dispositifs commercialisables.

Annexe
A

Rendement des commutateurs de puissance

Sommaire

1	Rendements du commutateur seul	128
1.1	Courants et tensions lors des états ON et OFF	128
1.2	Courant moyen et tension efficace	128
1.3	Rendement, première approche	128
1.4	Rendement, seconde approche	129
2	Rendement du commutateur à diodes	130
2.1	Calculs des états ON et OFF	130
2.2	Rendement	130
3	Rendement du commutateur isolé	132
3.1	Calculs des états ON et OFF	132
3.2	Rendement	133
4	Fonctionnement dans le cas de la mise en parallèle de cellules isolées .	134
4.1	Celles-ci sont allumées chacune leurs tours (jamais en même temps)	134
4.2	Cas particulier de deux commutateurs isolés ON en même temps	135

1 Rendements du commutateur seul




FIGURE A.1 – Commutateur seul, états ON et OFF.

1.1 Courants et tensions lors des états ON et OFF

$$I_{dd_{ON}} = \frac{V_{DD}}{R_L + R_{ON_{T1}}} \quad (\text{A.1})$$

$$I_{dd_{OFF}} = \frac{V_{SS} + 2V_p}{R_L} + \frac{V_p}{R_a} \quad (\text{A.3})$$

$$V_{out_{ON}} = \frac{V_{DD} \cdot R_L}{R_L + R_{ON_{T1}}} \quad (\text{A.2})$$

$$V_{out_{OFF}} = V_{SS} + 2V_p \quad (\text{A.4})$$

1.2 Courant moyen et tension efficace

$$I_{dd_{moyen}} = \alpha I_{dd_{ON}} + (1 - \alpha) I_{dd_{OFF}} \quad (\text{A.5})$$

$$V_{out_{EFF}} = \sqrt{\frac{1}{T} \left[\int_0^\tau V_{out_{ON}}^2 dt + \int_\tau^T V_{out_{OFF}}^2 dt \right]} \quad (\text{A.7})$$

$$I_{dd_{moyen}} = \frac{V_{DD}}{R_L + R_{ON_{T1}}} + (1 - \alpha) \left[\frac{V_{SS} + 2V_p}{R_L} + \frac{V_p}{R_a} \right] \quad (\text{A.6})$$

$$V_{out_{EFF}} = \sqrt{\alpha V_{out_{ON}}^2 + (1 - \alpha) V_{out_{OFF}}^2} \quad (\text{A.8})$$

1.3 Rendement, première approche

$$\eta = \frac{V_{out_{EFF}}^2 / R_L}{V_{DD} \cdot I_{dd_{moyen}}} \quad (\text{A.9})$$

$$\eta = \frac{\alpha \left(\frac{V_{DD} \cdot R_L}{R_L + R_{ON_{T1}}} \right)^2 + (1 - \alpha)(V_{SS} + 2Vp)^2}{\frac{R_L \cdot V_{DD}^2 \cdot \alpha}{R_L + R_{ON_{T1}}} + V_{DD} \cdot (1 - \alpha) \left[V_{SS} + 2Vp + \frac{R_L \cdot Vp}{Ra} \right]} \quad (\text{A.10})$$

1.4 Rendement, seconde approche

$$\eta = \frac{\alpha \cdot V_{out_{ON}}^2 + (1 - \alpha) \cdot V_{out_{OFF}}^2}{V_{DD} \cdot R_L \cdot (\alpha \cdot I_{dd_{ON}} + (1 - \alpha) \cdot I_{dd_{OFF}})} \quad (\text{A.11})$$

$$\eta_{ON} = \frac{V_{out_{ON}}^2}{R_L \cdot V_{DD} \cdot I_{dd_{ON}}} \quad (\text{A.12}) \qquad \eta_{OFF} = \frac{V_{out_{OFF}}^2}{R_L \cdot V_{DD} \cdot I_{dd_{OFF}}} \quad (\text{A.14})$$

$$\eta_{ON} \cdot I_{dd_{ON}} = \frac{V_{out_{ON}}^2}{R_L \cdot V_{DD}} \quad (\text{A.13}) \qquad \eta_{OFF} \cdot I_{dd_{OFF}} = \frac{V_{out_{OFF}}^2}{R_L \cdot V_{DD}} \quad (\text{A.15})$$

$$\eta = \frac{\alpha \cdot \eta_{ON} \cdot I_{dd_{ON}} + (1 - \alpha) \cdot \eta_{OFF} \cdot I_{dd_{OFF}}}{\alpha \cdot I_{dd_{ON}} + (1 - \alpha) \cdot I_{dd_{OFF}}} \quad (\text{A.16})$$

$$\eta = \frac{\alpha \cdot \eta_{ON} + (1 - \alpha) \cdot \eta_{OFF} \cdot \frac{I_{dd_{OFF}}}{I_{dd_{ON}}}}{\alpha + (1 - \alpha) \cdot \frac{I_{dd_{OFF}}}{I_{dd_{ON}}}} \quad (\text{A.17})$$

2 Rendement du commutateur à diodes




FIGURE A.2 – Commutateur à diodes, états ON et OFF.

2.1 Calculs des états ON et OFF

ON

$$V_{out_{ON}} = R_L \cdot I_{dd_{ON}} \quad (\text{A.18})$$

$$I_{dd_{ON}} = \frac{V_{DD}}{R_{ON_{T1}} + R_L + V_{D1}/I_{dd_{ON}}} = \frac{V_{DD} - V_{D1}}{R_{ON_{T1}} + R_L} \quad (\text{A.19})$$

$$I_{SS} = 0 \quad (\text{A.20})$$

$$P_{out_{ON}} = V_{out_{ON}} \cdot I_{out_{ON}} = \frac{V_{out_{ON}}^2}{R_L} = R_L \cdot I_{dd_{ON}}^2 \quad (\text{A.21})$$

$$P_{out_{ON}} = R_L \left[\frac{V_{DD} - V_{D1}}{R_{ON_{T1}} + R_L} \right]^2 \quad (\text{A.22})$$

$$P_{dc_{ON}} = I_{dd_{ON}} \cdot V_{DD} + I_{ss_{ON}} \cdot V_{SS} \quad (\text{A.23})$$

$$P_{dc_{ON}} = V_{DD} \frac{V_{DD} - V_{D1}}{R_{ON_{T1}} + R_L} \quad (\text{A.24})$$

$$\eta_{ON} = \frac{P_{out_{ON}}}{P_{dc_{ON}}} = \frac{R_L}{V_{DD}} \cdot \left(\frac{V_{DD} - V_{D1}}{R_{ON_{T1}} + R_L} \right) \quad (\text{A.25})$$

OFF

$$V_{out_{OFF}} = V_{SS} - V_{D2} \quad (\text{A.26})$$

$$I_{ss_{OFF}} = \frac{V_{SS} - V_{D2}}{R_L} \quad (\text{A.27})$$

$$I_{dd_{OFF}} = V_p / R_a \quad (\text{A.28})$$

$$P_{out_{OFF}} = \frac{(V_{SS} - V_{D2})^2}{R_L} \quad (\text{A.29})$$

$$P_{dc_{OFF}} = \frac{V_{DD} \cdot V_p}{R_a} + \frac{V_{SS} \cdot (V_{SS} - V_{D2})}{R_L} \quad (\text{A.30})$$

$$\eta_{OFF} = \frac{(V_{SS} - V_{D2})^2}{V_{DD} \cdot V_p \cdot R_L / R_a + V_{SS} \cdot (V_{SS} - V_{D2})} \quad (\text{A.31})$$

2.2 Rendement

$$V_{out_{EFF}} = \sqrt{\alpha \cdot V_{out_{ON}}^2 + (1 - \alpha) \cdot V_{out_{OFF}}^2} \quad (\text{A.32})$$

$$P_{out_{EFF}} = V_{out_{EFF}}^2 / R_L \quad (\text{A.33})$$

$$Pdc_{moyen} = \alpha \cdot Pdc_{ON} + (1 - \alpha) \cdot Pdc_{OFF} \quad (\text{A.34})$$

$$\eta = \frac{Pout_{EFF}}{Pdc_{moyen}} \quad (\text{A.35})$$

$$\eta = \frac{\alpha \cdot R_L^2 \cdot \left(\frac{V_{DD} - V_{D1}}{R_{ON_{T1}} + R_L} \right)^2 + (1 - \alpha)(V_{SS} - V_{D2})^2}{\alpha \cdot V_{DD} \cdot \left(\frac{V_{DD} - V_{D1}}{R_{ON_{T1}} + R_L} \right) + (1 - \alpha) \left(\frac{V_{DD} \cdot V_P}{R_a} + \frac{V_{SS} \cdot (V_{SS} - V_{D2})}{R_L} \right)} \quad (\text{A.36})$$

3 Rendement du commutateur isolé




FIGURE A.3 – Commutateur isolé, états ON et OFF.

3.1 Calculs des états ON et OFF

ON

$$V_{out_{ON}} = \frac{V_{DD} \cdot R_L}{R_{ON_{T1}} + R_{ON_{T4}} + R_L} \quad (\text{A.37})$$

$$I_{dd_{ON}} = \frac{V_{DD}}{R_{ON_{T1}} + R_{ON_{T4}} + R_L} \quad (\text{A.38})$$

$$\eta_{ON} = \frac{V_{out_{ON}}^2 / R_L}{V_{DD} \cdot I_{dd_{ON}}} \quad (\text{A.39})$$

$$\eta_{ON} = \frac{V_{DD}^2 \cdot R_L}{(R_{ON_{T1}} + R_{ON_{T4}} + R_L)^2} \cdot \frac{1}{\frac{V_{DD}^2}{R_{ON_{T1}} + R_{ON_{T4}} + R_L}} \quad (\text{A.40})$$

$$\eta_{ON} = \frac{R_L}{R_{ON_{T1}} + R_{ON_{T4}} + R_L} \quad (\text{A.41})$$

OFF

$$V_{out_{OFF}} = V_{SS} + 2V_p + V_{ds_{T4}} \quad (\text{A.42})$$

$$I_{dd_{OFF}} = V_p R_a + \frac{V_{SS} + 2V_p + V_{ds_{T4}}}{R_L} \quad (\text{A.43})$$

$$\eta_{OFF} = \frac{V_{out_{OFF}}^2 / R_L}{V_{DD} \cdot I_{dd_{OFF}}} \quad (\text{A.44})$$

$$\eta_{OFF} = \frac{(V_{SS} + 2V_p + V_{ds_{T4}})^2}{V_{DD} \cdot R_L \cdot \left(V_p R_a + \frac{V_{SS} + 2V_p + V_{ds_{T4}}}{R_L} \right)} \quad (\text{A.45})$$

$$\eta_{OFF} = \frac{V_{SS} + 2V_p + V_{ds_{T4}}}{\frac{V_{DD} \cdot V_p \cdot R_L}{R_a} + V_{DD} \cdot (V_{SS} + 2V_p + V_{ds_{T4}})} \quad (\text{A.46})$$

Ici, le rendement OFF n'a pas de sens, si V_{SS} est réglé tel que $V_{out_{OFF}} = 0$, alors il n'y a pas de puissance OFF. On peut simplifier l'équation du rendement off en posant $V_{ds_{T4}} = R_{OFF_{T4}} \cdot I_{ds_{T4}}$ dans les conditions où $V_{SS} = -2V_p$ on obtient $V_{ds_{T4}} = 0$. Le point important de cette architecture est la puissance dissipée à l'état OFF :

$$P_{diss_{OFF}} = \frac{V_{DD} \cdot V_p}{R_a} + \frac{V_{ds_{T4}} \cdot (V_{SS} + 2V_p + V_{ds_{T4}})}{R_L} \quad (\text{A.47})$$

Si $V_{ds_{T4}} = 0$ alors : $P_{diss_{OFF}} = \frac{V_{DD} \cdot V_p}{R_a}$ ET $P_{out_{OFF}} = 0$

3.2 Rendement

Dans les conditions où $V_{ds_{T4}} = 0$ lors de l'état OFF :

$$V_{out_{EFF}} = \sqrt{\alpha \cdot V_{out_{ON}}^2 + (1 - \alpha) \cdot V_{out_{OFF}}^2} \quad (\text{A.48})$$

$$P_{out_{EFF}} = V_{out_{EFF}}^2 / R_L \quad (\text{A.49})$$

$$P_{dc_{moyen}} = \alpha \cdot P_{dc_{ON}} + (1 - \alpha) \cdot P_{dc_{OFF}} \quad (\text{A.50})$$

$$\eta_{EFF} = \frac{P_{out_{EFF}}}{P_{dc_{moyen}}} \quad (\text{A.51})$$

$$\eta = \frac{\alpha \cdot \left(\frac{V_{DD} \cdot R_L}{R_{ON_{T1}} + R_{ON_{T4}} + R_L} \right)^2 + (1 - \alpha) \cdot (V_{SS} + 2V_p)^2}{\frac{\alpha \cdot V_{DD}^2}{R_{ON_{T1}} + R_{ON_{T4}} + R_L} + (1 - \alpha) \cdot \left(\frac{V_p}{R_a} + \frac{V_{SS} + 2V_p}{R_L} \right) \cdot V_{DD}} \quad (\text{A.52})$$

Dans les conditions où $V_{ds_{T4}} = 0$ lors de l'état off $\rightarrow V_{SS} + 2V_p = 0$:

$$\eta = \frac{\alpha \cdot \left(\frac{V_{DD} \cdot R_L}{R_{ON_{T1}} + R_{ON_{T4}} + R_L} \right)^2}{\frac{\alpha \cdot V_{DD}^2}{R_{ON_{T1}} + R_{ON_{T4}} + R_L} + (1 - \alpha) \cdot \frac{V_p}{R_a} \cdot V_{DD}} \quad (\text{A.53})$$

4 Fonctionnement dans le cas de la mise en parallèle de cellules isolées

4.1 Celles-ci sont allumées chacune leurs tours (jamais en même temps)




FIGURE A.4 – Deux cellules isolées en parallèle.




FIGURE A.5 – Deux cellules isolées en parallèle fonctionnant tour à tour.

Cellule 1 ON, cellule 2 OFF

Mêmes résultats que pour la cellule isolée seule ON.

Cellule 1 OFF, cellule 2 ON

Etat de T_4 :

- $V_{dsT_4} = V_{DD2} - (V_{SS} + 2V_p)$
- $V_{gsT_4} = V_p$

Le transistor est proche du pincement (comme T_1). Si $V_{DD2} > V_{DD1}$ alors c'est lui qui fournira le courant V_p/R_a à la résistance d'auto polarisation.

4.2 Cas particulier de deux commutateurs isolés ON en même temps




FIGURE A.6 – Deux cellules isolées en parallèle ON simultanément.




FIGURE A.7 – Schéma simplifié illustrant le fonctionnement de deux cellules isolées en parallèle ON simultanément.

$$V_{out} = \frac{(V_{DD1} + V_{DD2}) \frac{R_L \cdot (R_{ON_{T4}} + R_{ON_{T1}})}{R_L + R_{ON_{T1}} + R_{ON_{T4}}}}{R_{ON_{T1}} + R_{ON_{T4}} + R_L \cdot (R_{ON_{T4}} + R_{ON_{T1}}) R_L + R_{ON_{T1}} + R_{ON_{T4}}} \quad (\text{A.54})$$

$$V_{out} = \frac{R_L \cdot (V_{DD1} + V_{DD2}) \cdot (R_{ON_{T1}} + R_{ON_{T4}})}{(R_L \cdot R_{ON_{T1}} + R_{ON_{T4}}) \cdot (R_{ON_{T1}} + R_{ON_{T4}}) + R_L \cdot (R_{ON_{T1}} + R_{ON_{T4}})} \quad (\text{A.55})$$

$$V_{out} = \frac{R_L \cdot (V_{DD1} + V_{DD2})}{R_{ON_{T1}} + R_{ON_{T4}} + 2 \cdot R_L} \quad (\text{A.56})$$

$$I_{dd1} = \frac{V_{DD1} - V_{out}}{R_{ON_{T1}} + R_{ON_{T4}}} \quad (\text{A.57})$$

$$I_{dd1} = \frac{V_{DD1}}{R_{ON_{T1}} + R_{ON_{T4}}} - \frac{R_L \cdot (V_{DD1} + V_{DD2})}{(R_{ON_{T1}} + R_{ON_{T4}}) \cdot (R_{ON_{T1}} + R_{ON_{T4}} + 2 \cdot R_L)} \quad (\text{A.58})$$

$$I_{dd1} = \frac{V_{DD1} \cdot (R_{ON_{T1}} + R_{ON_{T4}} + 2 \cdot R_L) - R_L \cdot (V_{DD1} + V_{DD2})}{(R_{ON_{T1}} + R_{ON_{T4}}) \cdot (R_{ON_{T1}} + R_{ON_{T4}} + 2 \cdot R_L)} \quad (\text{A.59})$$

$$I_{dd1} = \frac{V_{DD1} \cdot (R_{ON_{T1}} + R_{ON_{T4}}) + 2 \cdot V_{DD1} \cdot R_L - V_{DD1} \cdot R_L - V_{DD2} \cdot R_L}{(R_{ON_{T1}} + R_{ON_{T4}}) \cdot (R_{ON_{T1}} + R_{ON_{T4}} + 2 \cdot R_L)} \quad (\text{A.60})$$

$$I_{dd1} = \frac{V_{DD1} \cdot (R_{ON_{T1}} + R_{ON_{T4}}) + R_L \cdot (V_{DD1} - V_{DD2})}{(R_{ON_{T1}} + R_{ON_{T4}}) \cdot (R_{ON_{T1}} + R_{ON_{T4}} + 2 \cdot R_L)} \quad (\text{A.61})$$

Si :

- $V_{DD1} = 10V$
- $V_{DD2} = 50V$
- $R_{ON_{T1}} = R_{ON_{T4}} = 0.5\Omega$
- $R_L = 50\Omega$

Alors : $I_{dd1} = -19A \ll 0$.

Si $V_{DD1} \gg V_{DD2} \rightarrow I_{dd2} < 0$ et $V_{ds_{T4_{Cell-2}}} < 0$.

Si $V_{DD2} \gg V_{DD1} \rightarrow I_{dd1} < 0$ et $V_{ds_{T4_{Cell-1}}} < 0$.

Annexe **B**

Courants et tensions des commutateurs de puissance à l'état OFF

Sommaire

1	Cas générique du commutateur non-isolé	138
2	Autres formats de commutateurs	140

1 Cas générique du commutateur non-isolé

La configuration de la cellule que nous analysons ici est la suivante :




FIGURE B.1 – Schéma équivalent de la cellule lors de l'état OFF.

Les valeurs importantes à déterminer sont I_{dsT3} et V_{gsT1} , celles-ci donnent une information indispensable à la pleine compréhension du fonctionnement des commutateurs. Pour les obtenir, il est nécessaire d'utiliser les équations permettant de caractériser les transistors en jeu :

$$I_{dsT1} = I_{dssT1} \cdot \left(1 - \frac{V_{gsT1}}{V_p}\right) \quad (\text{B.1})$$

$$V_{gsT1} = -V_{dsT3} \quad (\text{B.2})$$

$$I_{dsT1} = I_{dssT1} \cdot \left(1 - \frac{V_{gsT1}}{V_p}\right) \quad (\text{B.3})$$

$$R_{dsT3} = \frac{R_{onT3}}{1 - \frac{V_{gsT3}}{V_p}} \quad (\text{B.4})$$

$$V_{gsT3} = -R_a \cdot I_{dsT3} \quad (\text{B.5})$$

Le calcul du courant d'autopolarisation (traversant T_3 et R_a) est dépendant de la saturation de T_1 :

$$I_{dsT1} = I_{dsT3} + I_{RL} \quad (\text{B.6})$$

$$I_{dsT1} = I_{dsT3} + \frac{I_{dsT3} \cdot (R_a + R_{offT3})}{R_L} \quad (\text{B.7})$$

Cette valeur de I_{dsT1} peut également être déterminée par l'intermédiaire de la tension drain source de T_3 :

$$I_{dsT1} = I_{dssT1} \cdot \left(1 + \frac{V_{dsT3}}{V_p}\right) \quad (\text{B.8})$$

Il est ici possible de comparer les deux équations précédentes :

$$Id_{ssT1} \cdot \left(1 + \frac{V_{dsT3}}{V_p}\right) = Id_{sT3} \cdot \left(1 + \frac{Ra + R_{offT3}}{R_L}\right) \quad (B.9)$$

Qui, en faisant intervenir (B.4) devient :

$$Id_{ssT1} \cdot \left(1 + \frac{1}{V_p} \cdot \frac{Ron_{T3} \cdot Id_{sT3}}{1 - \frac{V_{gsT3}}{V_p}}\right) = Id_{sT3} \left(1 + \frac{Ra + R_{offT3}}{R_L}\right) \quad (B.10)$$

$$Id_{ssT1} \cdot \left(1 + \frac{Ron_{T3} \cdot Id_{sT3} / V_p}{1 + \frac{Ra \cdot Id_{sT3}}{V_p}}\right) = Id_{sT3} \left(1 + \frac{Ra}{R_L} + \frac{Ron_{T3} / R_L}{1 + \frac{Ra \cdot Id_{sT3}}{V_p}}\right) \quad (B.11)$$

$$Id_{ssT1} + \frac{Id_{ssT1} \cdot Ron_{T3} \cdot Id_{sT3} V_p}{1 + \frac{Ra \cdot Id_{sT3}}{V_p}} = Id_{sT3} \cdot \left(1 + \frac{Ra}{R_L}\right) + Id_{sT3} \cdot \frac{Ron_{T3} / R_L}{1 + \frac{Ra \cdot Id_{sT3}}{V_p}} \quad (B.12)$$

$$Id_{ssT1} \cdot \frac{Ron_{T3} \cdot Id_{sT3}}{V_p} = \left[Id_{sT3} \cdot \left(1 + \frac{Ra}{R_L}\right) + Id_{sT3} \cdot \frac{Ron_{T3} / R_L}{1 + \frac{Ra \cdot Id_{sT3}}{V_p}} \right] \cdot \left(1 + \frac{Ra \cdot Id_{sT3}}{V_p}\right) \quad (B.13)$$

$$Id_{ssT1} \cdot \frac{Ron_{T3}}{V_p} = \left(1 + \frac{Ra}{R_L} + \frac{Ron_{T3}}{R_L}\right) - \frac{Id_{ssT1}}{Id_{sT3}} \left(1 + \frac{Ra \cdot Id_{sT3}}{V_p}\right) \quad (B.14)$$

$$Id_{ssT1} \cdot \frac{Ron_{T3}}{V_p} = 1 + \frac{Ra + Ron_{T3}}{R_L} - \frac{Id_{ssT1}}{Id_{sT3}} - \frac{Ra \cdot Id_{ssT1}}{V_p} \quad (B.15)$$

$$Id_{ssT1} \cdot \left(\frac{Ron_{T3}}{V_p} + \frac{Ra}{V_p}\right) - 1 - \frac{Ra + Ron_{T3}}{R_L} = \frac{-Id_{ssT1}}{Id_{sT3}} \quad (B.16)$$

$$Id_{sT3} = \frac{-Id_{ssT1}}{Id_{ssT1} \cdot \frac{Ron_{T3} + Ra}{V_p} - 1 - \frac{Ra + Ron_{T3}}{R_L}} \quad (B.17)$$

Ces calculs peuvent être vérifiés de façon analytique. Nous calculerons ici le courant Id_{sT3} en considérant :

- $R_L = 50\Omega$
- $Ra = 100\Omega$
- $V_p = -3.5V$
- $Ron_{T3} = 2\Omega$
- $Id_{ssT1} = 2.8A$

Ces valeurs conduisent à un courant $Id_{sT3} = 33mA$. Cette valeur est proche de celle simulée (32mA) confirmant ainsi la validité de ces équations.

La tension V_{dsT3} s'obtient en appliquant les formules ci-dessous :

$$V_{gsT3} = -Ra \cdot Id_{sT3} \quad (B.18)$$

$$V_{dsT3} = \frac{Ron_{T3}}{1 - \frac{V_{gsT3}}{V_p}} \cdot Id_{sT3} \quad (B.19)$$

$$V_{dsT3} = \frac{Ron_{T3} \cdot Id_{sT3}}{1 + \frac{Ra \cdot Id_{sT3}}{V_p}} \quad (B.20)$$

La valeur analytique de Vds_{T3} obtenue à partir des valeurs décrites précédemment est de $-1.2V$. Ceci indique un mauvais pincement de T_1 nécessaire à l'autopolarisation du commutateur.

2 Autres formats de commutateurs

Quelque soit le schéma du commutateur, si celui-ci est basé sur le même driver que celui présenté dans la section précédente, le potentiel Vgs_{T1} sera le même, seule l'impédance de la charge varie. Si l'on considère une charge parfaitement isolée, R_L devient infinie et les courants et tensions répondront aux équations suivantes :

$$Ids_{T3} = \frac{-Ids_{T1}}{Ids_{T1} \cdot \frac{Ron_{T3} + Ra}{Vp} - 1} \quad (B.21)$$

$$Vds_{T3} = \frac{Ron_{T3} \cdot Ids_{T3}}{1 + \frac{Ra \cdot Ids_{T3}}{Vp}} \quad (B.22)$$

Annexe **C**

Rendement de l'amplificateur classe D demi-pont

Sommaire

1	Schémas équivalents	142
2	Puissances consommées et délivrées	142
2.1	Etat ON	142
2.2	Etat OFF	142
3	Rendement	142

1 Schémas équivalents




FIGURE C.1 – Schémas du demi-pont (a) et fonctionnements ON (b) et OFF (c).

2 Puissances consommées et délivrées

2.1 Etat ON

Conformément au schéma présenté ci-dessus, la puissance consommée lors de l'état ON est :

$$P_{dcON} = \frac{V_{DD}^2}{R_L + R_{onT1}} \quad (C.1)$$

Celle délivrée à la charge est définie comme suit :

$$P_{RLON} = \left(\frac{V_{DD}}{R_L + R_{onT1}} \right)^2 \quad (C.2)$$

2.2 Etat OFF

Durant l'état OFF, si V_{SS} est telle que $V_{RL} = 0V$, la puissance délivrée à la charge est nulle tandis que la puissance consommée répond à l'équation suivante :

$$P_{dcOFF} = \frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a} \quad (C.3)$$

3 Rendement

Le rendement de cette architecture se décline sous la forme suivante :

$$\eta = \frac{\frac{1}{T} \left[\int_0^\alpha P_{RLON} \partial t + \int_\alpha^T P_{RLOFF} \partial t \right]}{\frac{1}{T} \left[\int_0^\alpha Pdc_{ON} \partial t + \int_\alpha^T Pdc_{OFF} \partial t \right]} \quad (C.4)$$

$$\eta = \frac{\frac{\alpha \cdot R_L V_{DD}^2}{(R_L + Ron_{T1})^2} + 0}{\frac{\alpha \cdot V_{DD}^2}{R_L + Ron_{T1}} + (1 - \alpha) \cdot \frac{(V_{DD} - V_{SS}) \cdot V_P}{Ra}} \quad (C.5)$$

$$\eta = \frac{\alpha \cdot R_L \cdot V_{DD}^2}{\alpha \cdot V_{DD}^2 \cdot (R_L + Ron_{T1} + (1 - \alpha) \cdot \frac{(V_{DD} - V_{SS}) \cdot V_P}{Ra}) \cdot (R_L + Ron_{T1})^2} \quad (C.6)$$

$$\eta = \frac{\alpha \cdot R_L}{\alpha \cdot (R_L + Ron_{T1} + (1 - \alpha) \cdot \frac{(V_{DD} - V_{SS}) \cdot V_P}{V_{DD}^2 \cdot Ra}) \cdot (R_L + Ron_{T1})^2} \quad (C.7)$$

$$\eta = \frac{R_L}{R_L + Ron_{T1} + \frac{1 - \alpha}{\alpha} \cdot \left(\frac{V_P}{V_{DD}} - \frac{V_P \cdot V_{SS}}{V_{DD}^2} \right) \cdot \frac{(R_L + Ron_{T1})^2}{Ra}} \quad (C.8)$$

$$\eta = \frac{1}{1 + \frac{Ron_{T1}}{R_L} + \frac{1 - \alpha}{\alpha} \cdot \left(\frac{V_P}{V_{DD}} - \frac{V_P \cdot V_{SS}}{V_{DD}^2} \right) \cdot \frac{(R_L + Ron_{T1})^2}{Ra \cdot R_L}} \quad (C.9)$$

Annexe **D**

Rendement de l'amplificateur classe D pont complet

Sommaire

1	Architecture du PA	146
2	Configurations du PA	147
2.1	Configuration A	147
2.2	Configuration B	147
2.3	Configuration C	148
2.4	Configuration D	148
3	Rendement global du PA	148

1 Architecture du PA

L'amplificateur de puissance classe D dont nous allons calculer le rendement est présenté Figure.D.1. Les signaux de commandes qui permettront de sélectionner les différents états de cet amplificateur (Figure.D.2) sont décrits dans le Chapitre.IV.




FIGURE D.1 – Schéma de l'amplificateur de puissance en commutation basé sur l'architecture classe D pont complet avec drivers de grilles intégrés.




FIGURE D.2 – Description des quatre configurations de l'amplificateur classe D pont complet.

La première étape nécessaire au calcul du rendement global est la caractérisation de chacune des configurations que pourra prendre l'amplificateur. Nous considérerons que les switches A et B et que les switches C et D le sont également. Cette approximation conduit à deux valeurs de résistances ON, qui seront R_{ON_A} (pour les switches A et B) et R_{ON_C} (pour les switches C et D). Lors des états OFF (ouverts) des transistors sans drivers, nous les considérerons sans pertes.

2 Configurations du PA

2.1 Configuration A

L'état des commutateurs (Tableau.D.1) nous permet de déterminer les puissances dissipées, consommées et fournies à la charge.

SW_A	SW_B	SW_C	SW_D	$Driver_A$	$Driver_B$
ON	OFF	OFF	ON	ON	OFF

Tableau D.1 – Etat des switches lors du fonctionnement du PA classe D dans sa configuration A.

$$P_{dissA-Driver} = \frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a} \quad (D.1)$$

$$P_{dissA,Res.ON} = \frac{V_{DD}^2 \cdot \left(1 - \frac{R_L + R_{ONC}}{(R_L + R_{ONA} + R_{ONC})}\right)}{(R_L + R_{ONA} + R_{ONC})} + \frac{V_{DD}^2 \cdot R_{ONC}}{(R_L + R_{ONA} + R_{ONC})^2} \quad (D.2)$$

$$P_{dissA} = \frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a} + \frac{V_{DD}^2 (R_{ONA} + R_{ONC})}{(R_L + R_{ONA} + R_{ONC})^2} \quad (D.3)$$

$$P_{RLA} = \frac{V_{DD}^2 \cdot R_L}{(R_L + R_{ONA} + R_{ONC})^2} \quad (D.4)$$

$$\eta_A = \frac{P_{RLA}}{P_{dissA} + P_{RLA}} = \frac{(V_{DD}^2 \cdot R_L) / (R_L + R_{ONA} + R_{ONC})^2}{\frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a} + \frac{V_{DD}^2 (R_{ONA} + R_{ONC})}{(R_L + R_{ONA} + R_{ONC})^2} + \frac{V_{DD}^2 \cdot R_L}{(R_L + R_{ONA} + R_{ONC})^2}} \quad (D.5)$$

$$\eta_A = \frac{V_{DD}^2 \cdot R_L}{V_{DD}^2 \cdot (R_L + R_{ONA} + R_{ONC}) + \frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a} \cdot (R_L + R_{ONA} + R_{ONC})} \quad (D.6)$$

$$\eta_A = \frac{R_L}{(R_L + R_{ONA} + R_{ONC}) + \frac{V_{DD} - V_{SS}}{V_{DD}^2} \cdot \frac{V_p}{R_a} \cdot (R_L + R_{ONA} + R_{ONC})} \quad (D.7)$$

La formule du rendement est la même si l'on considère $\eta_A = P_{RLA}/P_{dcA}$ avec $P_{dcA} = \frac{V_{DD}^2}{(R_L + R_{ONA} + R_{ONC})} + \frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a}$

2.2 Configuration B

Dans cette configuration, SW_A et SW_B sont "ON" ainsi que leurs drivers. La tension aux bornes de la charge est nulle, le courant la traversant vaut également zero, le PA se comporte alors comme un circuit ouvert. (Figure.D.3).

$$P_{RLB} = 0 \quad (D.8)$$

$$P_{dissB} = 0 \quad (D.9)$$




FIGURE D.3 – Schéma équivalent de l'amplificateur de puissance en commutation dans sa configuration B.

2.3 Configuration C

Cet état est symétrique à la configuration A. Les switches A et B étant identiques (de même que SW_C et SW_D), les puissances de sortie, puissances dissipées et consommées sont identiques à celles de la configuration A.

$$P_{RLC} = \frac{V_{DD}^2 \cdot R_L}{(R_L + R_{ON_A} + R_{ON_C})^2} \quad (D.10)$$

$$P_{diss_C} = \frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a} + \frac{V_{DD}^2 (R_{ON_A} + R_{ON_C})}{(R_L + R_{ON_A} + R_{ON_C})^2} \quad (D.11)$$

$$P_{dc_C} = \frac{V_{DD}^2}{(R_L + R_{ON_A} + R_{ON_C})} + \frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a} \quad (D.12)$$

2.4 Configuration D

Lors du fonctionnement du PA dans cette configuration, la puissance de sortie est nulle. Les switches C et D ne sont parcourus par aucun courant mais les drivers de SW_A et SW_B consomment chacun une puissance $P_{diss_{Driver}} = (V_{DD} - V_{SS}) \cdot V_p / R_a$.

$$P_{RLD} = 0 \quad (D.13)$$

$$P_{diss_D} = 2 \cdot \frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a} \quad (D.14)$$

$$P_{dc_D} = 2 \cdot \frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a} \quad (D.15)$$

3 Rendement global du PA

Pour être consistant, le rendement d'une telle architecture doit être calculé sur une période RF, mettant en oeuvre les quatre configurations du PA (Figure.D.4) et faisant apparaître le déphasage $\Delta\phi$.




FIGURE D.4 – Illustration de la tension de sortie non filtrée du PA classe D pont complet.

$$P_{diss} = \frac{1}{2\pi} \left[\int_0^{\pi-\Delta\phi} P_{diss_A} \partial\theta + \int_{\pi-\Delta\phi}^{\pi} P_{diss_B} \partial\theta + \int_{\pi}^{2\pi-\Delta\phi} P_{diss_C} \partial\theta + \int_{2\pi-\Delta\phi}^{2\pi} P_{diss_D} \partial\theta \right] \quad (D.16)$$

$$P_{diss} = \frac{1}{2\pi} \left[\int_0^{\pi-\Delta\phi} P_{diss_A} \partial\theta + \int_0^{\Delta\phi} P_{diss_B} \partial\theta + \int_0^{\pi-\Delta\phi} P_{diss_C} \partial\theta + \int_0^{\Delta\phi} P_{diss_D} \partial\theta \right] \quad (D.17)$$

$$P_{diss} = \frac{1}{2\pi} \left[2 \int_0^{\pi-\Delta\phi} P_{diss_A} \partial\theta + \int_0^{\Delta\phi} P_{diss_D} \partial\theta \right] \quad (D.18)$$

$$P_{diss} = \frac{\pi - \Delta\phi}{\pi} \cdot \left[\frac{(V_{DD} - V_{SS}) \cdot V_p}{R_a} + \frac{V_{DD}^2 \cdot (R_{ON_A} + R_{ON_C})}{(R_L + R_{ON_A} + R_{ON_C})^2} \right] + \frac{\Delta\phi}{\pi} \left(\frac{2 \cdot V_p \cdot (V_{DD} - V_{SS})}{R_a} \right) \quad (D.19)$$

$$P_{diss} = \frac{V_p \cdot (V_{DD} - V_{SS})}{R_a} + \frac{\pi - \Delta\phi}{\pi} \cdot \frac{V_{DD}^2 \cdot (R_{ON_A} + R_{ON_C})}{(R_L + R_{ON_A} + R_{ON_C})^2} \quad (D.20)$$

$$P_{RL} = \frac{1}{2\pi} \left[\int_0^{\pi-\Delta\phi} P_{RL_A} \partial\theta + \int_{\pi-\Delta\phi}^{\pi} P_{RL_B} \partial\theta + \int_{\pi}^{2\pi-\Delta\phi} P_{RL_C} \partial\theta + \int_{2\pi-\Delta\phi}^{2\pi} P_{RL_D} \partial\theta \right] \quad (D.21)$$

$$P_{RL} = \frac{1}{\pi} \int_0^{\pi-\Delta\phi} P_{RL_A} \partial\theta \quad (D.22)$$

$$P_{RL} = \frac{V_{DD}^2 \cdot R_L}{(R_L + R_{ON_A} + R_{ON_C})^2} \cdot \frac{\pi - \Delta\phi}{\pi} \quad (D.23)$$

$$\eta = \frac{P_{RL}}{P_{RL} + P_{diss}} = \frac{V_{DD}^2 \cdot R_L \cdot (\pi - \Delta\phi) / \pi \cdot (R_L + R_{ON_A} + R_{ON_C})^2}{\frac{V_{DD}^2 \cdot R_L \cdot (\pi - \Delta\phi)}{\pi \cdot (R_L + R_{ON_A} + R_{ON_C})^2} + \frac{V_p \cdot (V_{DD} - V_{SS})}{R_a} + \frac{V_{DD}^2 \cdot (R_{ON_A} + R_{ON_C}) \cdot (\pi - \Delta\phi)}{\pi \cdot (R_L + R_{ON_A} + R_{ON_C})^2}} \quad (D.24)$$

$$\eta = \frac{V_{DD}^2 \cdot R_L \cdot (\pi - \Delta\phi) / \pi \cdot (R_L + R_{ON_A} + R_{ON_C})^2}{\frac{V_{DD}^2 \cdot (\pi - \Delta\phi)}{\pi \cdot (R_L + R_{ON_A} + R_{ON_C})^2} \cdot (R_L + R_{ON_A} + R_{ON_C}) + \frac{V_p \cdot (V_{DD} - V_{SS})}{R_a}} \quad (D.25)$$

$$\eta = \frac{V_{DDL}^2 \cdot (\pi - \Delta\phi)}{V_{DD}^2 \cdot (\pi - \Delta\phi) \cdot (R_L + R_{ON_A} + R_{ON_C}) + \frac{V_P \cdot (V_{DD} - V_{SS})}{R_a} \cdot \pi \cdot (R_L + R_{ON_A} + R_{ON_C})^2} \quad (D.26)$$

$$\eta = \frac{1}{\frac{(R_L + R_{ON_A} + R_{ON_C})}{R_L} + \frac{V_P \cdot (V_{DD} - V_{SS})}{V_{DD}^2} \cdot \frac{(R_L + R_{ON_A} + R_{ON_C})^2}{R_a \cdot R_L} \cdot \frac{\pi}{\pi - \Delta\phi}} \quad (D.27)$$




FIGURE D.5 – Courbe théorique du rendement de l'amplificateur classe D pont complet.

Bibliographie

- [1] Dominique Schreurs, Mirtin O'Droma, Anthony A. Goacher, and Michael Gadringer. *RF Power Amplifier Behavioral Modeling*. Cambridge University Press, New York, NY, USA, 1st edition, 2008.
- [2] Ludovic Baqué. *Optimisation du rendement d'amplificateurs de puissance sous contraintes de linéarité en présence de modulations numériques complexes*. PhD thesis, Université de limoges, 2008.
- [3] Patrick Augeau. *Alimentations de puissance agiles en technologie GaN pour l'amplification de puissance RF*. PhD thesis, Université de limoges, 2014.
- [4] Y. Zhang, M. Rodríguez, and D. Maksimović. Very high frequency pwm buck converters using monolithic gan half-bridge power stages with integrated gate drivers. *IEEE Transactions on Power Electronics*, 31(11) :7926–7942, Nov 2016.
- [5] N. Wolff, W. Heinrich, and O. Bengtsson. 100-mhz gan-hemt class-g supply modulator for high-power envelope-tracking applications. *IEEE Transactions on Microwave Theory and Techniques*, 65(3) :872–880, March 2017.
- [6] A. Sepahvand, Y. Zhang, and D. Maksimovic. High efficiency 20 8211 ;400 mhz pwm converters using air-core inductors and monolithic power stages in a normally-off gan process. In *2016 IEEE Applied Power Electronics Conference and Exposition (APEC)*, pages 580–586, March 2016.
- [7] openET alliance. Peak-to-average power ratio table. <https://www.open-et.org>.
- [8] U. K. Mishra, L. Shen, T. E. Kazior, and Y. F. Wu. Gan-based rf power devices and amplifiers. *Proceedings of the IEEE*, 96(2) :287–305, Feb 2008.
- [9] T. P. Chow, I. Omura, M. Higashiwaki, H. Kawarada, and V. Pala. Smart power devices and ics using gaas and wide and extreme bandgap semiconductors. *IEEE Transactions on Electron Devices*, 64(3) :856–873, March 2017.
- [10] Autorité de régulation des communications électroniques et des postes. Chiffres clés 2015/2016. https://www.arcep.fr/fileadmin/reprise/publications/rapport/rap-2015/Chiffres-Cles_2015_2016.pdf. [Online; accessed 26-september-2017].
- [11] Autorité de régulation des communications électroniques et des postes. Observatoire des marchés des communications électroniques. <https://www.arcep.fr/fileadmin/reprise/observatoire/4-2016/obs-marches-t4-2016-300317.pdf>. [Online; accessed 26-september-2017].

- [12] A. Wentzel, F. Hühn, and W. Heinrich. The digital power amplifier for the wireless infrastructure : Status and prospects. In *2017 IEEE Topical Conference on RF/Microwave Power Amplifiers for Radio and Wireless Applications (PAWR)*, pages 14–17, Jan 2017.
- [13] E. McCune. *Practical digital wireless signals*. Cambridge University Press, Cambridge, 2010.
- [14] P. Varahram, S. Mohammady, B.M. Ali, and N. Sulaiman. *Power Efficiency in Broadband Wireless Communications*. Taylor & Francis, 2014.
- [15] Jingjin Wu, Yujing Zhang, M. Zukerman, and E.K.-N. Yung. Energy-efficient base-stations sleep-mode techniques in green cellular networks : A survey. *Communications Surveys Tutorials, IEEE*, 17(2) :803–826, Secondquarter 2015.
- [16] S. Hong, M. Sagong, C. Lim, K. Cheun, and S. Cho. Fqam : A modulation scheme for beyond 4g cellular wireless communication systems. In *2013 IEEE Globecom Workshops (GC Wkshps)*, pages 25–30, Dec 2013.
- [17] Stephen A. Maas. *Nonlinear Microwave and RF Circuits*. Artech House, 2003.
- [18] Richard Chi Hsi Li. *RF Circuit Design*. Information and Communication Technology Series,. Wiley, 2012.
- [19] Patrick Roblin. *Nonlinear RF Circuits and Nonlinear Vector Network Analyzers*. Cambridge University Press, 2011. Cambridge Books Online.
- [20] B.S. Virdee, A.S. Virdee, and B.Y. Banyamin. *Broadband Microwave Amplifiers*. Artech House microwave library. Artech House, 2004.
- [21] Michel Bon and André Scavennec. Transistors et circuits intégrés à hétérostructures. *Techniques de l'ingénieur Technologies des dispositifs actifs*, 1999.
- [22] W. R. Deal, K. Leong, W. Yoshida, A. Zamora, and X. B. Mei. InP HEMT integrated circuits operating above 1,000 GHz. In *2016 IEEE International Electron Devices Meeting (IEDM)*, pages 29.1.1–29.1.4, Dec 2016.
- [23] André Scavennec and Sylvain Delage. Transistors et circuits intégrés à hétérostructures (iii-v). *Techniques de l'ingénieur Technologies des dispositifs actifs*, base documentaire : TIB286DUO.(ref. article : e2450), 2017. fre.
- [24] E. Johnson. Physical limitations on frequency and power parameters of transistors. In *1958 IRE International Convention Record*, volume 13, pages 27–34, March 1965.
- [25] Z. Popovic. Gan power amplifiers with supply modulation. In *2015 IEEE MTT-S International Microwave Symposium*, pages 1–4, May 2015.
- [26] Y. Tajima, B. Wrona, and K. Mishima. Gaas fet large-signal model and its application to circuit designs. *IEEE Transactions on Electron Devices*, 28(2) :171–175, Feb 1981.
- [27] P. Aaen, J.A. Plá, and J. Wood. *Modeling and Characterization of RF and Microwave Power FETs*. The Cambridge RF and Microwave Engineering Series. Cambridge University Press, 2007.
- [28] Christophe Charbonniaud. *Caractérisation et modélisation électrothermique non linéaire de transistors à effet de champ GaN pour l'amplification de puissance micro-onde*. PhD thesis, Université de Limoges, 2005. Thèse de doctorat dirigée par Teyssier, Jean-Pierre et Quéré, Raymond Électronique des hautes fréquences et optoélectronique. Communications optiques et micro-ondes Limoges 2005.

- [29] Olivier Jardel. *Contribution à la modélisation des transistors pour l'amplification de puissance aux fréquences microondes : développement d'un nouveau modèle électrothermique de HEMT AlGaN/GaN incluant les effets de pièges*. PhD thesis, Université de Limoges, 2008. Thèse de doctorat dirigée par Quéré, Raymond-Floriot, Didier et Teyssier, Jean-Pierre Électronique des hautes fréquences et optoélectronique Limoges 2008.
- [30] Frederick H Raab, Peter Asbeck, Steve Cripps, Peter B Kenington, Zoya B Popovic, Nick Pothecary, John F Sevic, and Nathan O Sokal. Rf and microwave power amplifier and transmitter technologies-part 1. *High Frequency Electronics*, 2(3) :22–36, 2003.
- [31] John L B Walker. *HandBook of RF and Microwave Power Amplifiers*. Cambridge, 2012.
- [32] N.O. Sokal and A.D. Sokal. Class e-a new class of high-efficiency tuned single-ended switching power amplifiers. *Solid-State Circuits, IEEE Journal of*, 10(3) :168–176, Jun 1975.
- [33] Nathan O. Sokal and Alan D. Sokal. High-efficiency tuned switching power amplifier. *U. S. Patent 3,919,656*, Apr - expired 1973.
- [34] F.H. Raab. Idealized operation of the class e tuned power amplifier. *Circuits and Systems, IEEE Transactions on*, 24(12) :725–735, Dec 1977.
- [35] M.K. Kazimierczuk and W.A. Tabisz. Class c-e high-efficiency tuned power amplifier. *Circuits and Systems, IEEE Transactions on*, 36(3) :421–428, March 1989.
- [36] N.O. Sokal. Class e high-efficiency switching-mode tuned power amplifier with only one inductor and one capacitor in load network-approximate analysis. *Solid-State Circuits, IEEE Journal of*, 16(4) :380–384, Aug 1981.
- [37] Michel Turin. *Amplification de puissance radiofréquence à l'état solide - Classes, systèmes et technologies*. Techniques de l'ingénieur, 2008.
- [38] Andrei Grebennikov and Nathan O. Sokal. *Switchmode RF Power Amplifiers*. Newnes, 2007.
- [39] K.J. Herman and R.E. Zulinski. The infeasibility of a zero-current switching class-e amplifier. *Circuits and Systems, IEEE Transactions on*, 37(1) :152–154, Jan 1990.
- [40] M. Hayati, A. Lotfi, M.K. Kazimierczuk, and H. Sekiya. Analysis, design, and implementation of the class-e zvs power amplifier with mosfet nonlinear drain-to-source parasitic capacitance at any grading coefficient. *Power Electronics, IEEE Transactions on*, 29(9) :4989–4999, Sept 2014.
- [41] W. Chen, R.A. Chinga, S. Yoshida, J. Lin, C. Chen, and W. Lo. A 25.6 w 13.56 mhz wireless power transfer system with a 94efficiency gan class-e power amplifier. In *Microwave Symposium Digest (MTT), 2012 IEEE MTT-S International*, pages 1–3, June 2012.
- [42] P. Srimuang, N. Puangngernmak, and S. Chalermwisutkul. 13.56 mhz class e power amplifier with 94.6output power for rf heating applications. In *Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON), 2014 11th International Conference on*, pages 1–5, May 2014.
- [43] F.J. Ortega-Gonzalez, D. Tena-Ramos, M. Patino-Gomez, J.M. Pardo-Martin, and D. Madueno-Pulido. High-power wideband l-band suboptimum class-e power amplifier. *Microwave Theory and Techniques, IEEE Transactions on*, 61(10) :3712–3720, Oct 2013.

- [44] Wenli Fu, Shiwei Dong, Chaoyue Yang, Ying Wang, and Yazhou Dong. High efficiency gan class e power amplifier at 5.8ghz with harmonic control network. In *Wireless Power Transfer Conference (WPTC), 2014 IEEE*, pages 205–207, May 2014.
- [45] Andrei Grebennikov. Load network design techniques for class e rf and microwave amplifiers. *High Frequency Electronics*, 2004.
- [46] Nathan O. Sokal. *Class-E high-efficiency RF/Microwave Power Amplifiers : Principles of Operations, Design Procedures and Experimental Verification*. Springer, 2002.
- [47] N.O. Sokal and A. Mediano. Redefining the optimum rf class-e switch-voltage waveform, to correct a long-used incorrect waveform. In *Microwave Symposium Digest (IMS), 2013 IEEE MTT-S International*, pages 1–3, June 2013.
- [48] P.J. Baxandall. Transistor sine-wave lc oscillators. some general considerations and new developments. *Proceedings of the IEE - Part B : Electronic and Communication Engineering*, 106(16) :748–758, May 1959.
- [49] Mihai Albulet. *RF Power Amplifiers*. Noble, 2001.
- [50] H.L. Krauss, C.W. Bostian, and F.H. Raab. *Solid state radio engineering*. Wiley, 1980.
- [51] W.A. Davis. *Radio Frequency Circuit Design*. Wiley Series in Microwave and Optical Engineering. Wiley, 2011.
- [52] Marian K. Kazimierczuk. *RF Power Amplifier*. Wiley, 2015.
- [53] F.H. Raab. Switching transients in class-d rf power amplifiers. In *HF Radio Systems and Techniques, Seventh International Conference on (Conf. Publ. No. 441)*, pages 190–194, Jul 1997.
- [54] A. Grebennikov. *RF and Microwave Transmitter Design*. Wiley Series in Microwave and Optical Engineering. Wiley, 2011.
- [55] Luis Andia Montes. *Amplificateur de puissance en classe commutée pour application dans un émetteur multiradio à haut rendement*. PhD thesis, Université Paris-Est, 2010. Thèse de doctorat dirigée par Villegas, Martine Génie électrique, électronique, photonique et systèmes Paris Est 2010.
- [56] B. Park, S. Jang, and J. Jung. A sige bicmos high voltage driver for class-s power amplifier. In *2012 IEEE International Symposium on Radio-Frequency Integration Technology (RFIT)*, pages 41–43, Nov 2012.
- [57] A. Wentzel, M. Martinez-Mendoza, and W. Heinrich. A compact tri-band gan voltage-mode class-d/s pa for future 0.8/1.8/2.6 ghz lte picocell applications. In *2015 10th European Microwave Integrated Circuits Conference (EuMIC)*, pages 309–312, Sept 2015.
- [58] Franco Giannini Paolo Colantonio and Ernesto Limiti. *High Efficiency RF and Microwave Solid State Power Amplifiers*. Wiley, 2009.
- [59] Thomas Dellsperger. *Device Evaluation for Current-Mode Class-D RF Power Amplifiers*. PhD thesis, University of California, 2003.
- [60] A. Samulak. *System Analyses of Class-S Power Amplifier*. PhD thesis, Universität Erlangen-Nürnberg, 2010.

-
- [61] Tsai-Pi Hung, A.G. Metzger, P.J. Zampardi, M. Iwamoto, and P.M. Asbeck. Design of high-efficiency current-mode class-d amplifiers for wireless handsets. *Microwave Theory and Techniques, IEEE Transactions on*, 53(1) :144–151, Jan 2005.
- [62] L. R. Kahn. Single-sideband transmission by envelope elimination and restoration. *Proceedings of the IRE*, 40(7) :803–806, July 1952.
- [63] F. H. Raab and D. J. Rupp. High-efficiency single-sideband hf/vhf transmitter based upon envelope elimination and restoration. In *1994 Sixth International Conference on HF Radio Systems and Techniques*, pages 21–25, Jul 1994.
- [64] L. R. Kahn. Comparison of linear single-sideband transmitters with envelope elimination and restoration single-sideband transmitters. *Proceedings of the IRE*, 44(12) :1706–1712, Dec 1956.
- [65] F. H. Raab. Intermodulation distortion in kahn-technique transmitters. *IEEE Transactions on Microwave Theory and Techniques*, 44(12) :2273–2278, Dec 1996.
- [66] H.L. Krauss, C.W. Bostian, and F.H. Raab. *Solid state radio engineering*. Wiley, 1980.
- [67] T. Nesimoglu, S. C. J. Parker, K. A. Morris, and J. P. Mcgeehan. The performance and efficiency of envelope elimination and restoration transmitters for future multiple-input multiple-output wireless local area networks. *IET Communications*, 2(3) :473–483, March 2008.
- [68] G. Hanington, Pin-Fan Chen, P. M. Asbeck, and L. E. Larson. High-efficiency power amplifier using dynamic power-supply voltage for cdma applications. *IEEE Transactions on Microwave Theory and Techniques*, 47(8) :1471–1476, Aug 1999.
- [69] Y. Liu, C. S. Yoo, J. Fairbanks, J. Yan, D. Kimball, and P. Asbeck. A 53lte signals at 880mhz. In *2016 IEEE Topical Conference on Power Amplifiers for Wireless and Radio Applications (PAWR)*, pages 30–32, Jan 2016.
- [70] J.L. Hilbert. *Tunable RF Components and Circuits : Applications in Mobile Handsets*. Devices, Circuits, and Systems. CRC Press, 2015.
- [71] A. Cidronali, G. Manes, N. Giovannelli, T. Vlasits, and R. Hernaman. Efficiency and linearity enhancements with envelope shaping control in dual-band envelope tracking gaas pa. In *2011 6th European Microwave Integrated Circuit Conference*, pages 308–311, Oct 2011.
- [72] F. Auer, S. Schiller, and M. Kamper. Linearity and efficiency improvement using envelope tracking power amplifier. In *2016 German Microwave Conference (GeMiC)*, pages 88–91, March 2016.
- [73] Y. Wu, X. Zhu, X. Li, H. Xia, and Z. Zeng. Performance analysis of envelope tracking power amplifier’s envelope shaping methods for lte mobile terminal application. In *2014 IEEE 25th Annual International Symposium on Personal, Indoor, and Mobile Radio Communication (PIMRC)*, pages 768–773, Sept 2014.
- [74] Zhancang Wang. *Envelope Tracking Power Amplifiers for Wireless Communications*. Artech House, Inc., Norwood, MA, USA, 2014.
- [75] E. Moore and T. Wilson. Basic considerations for dc to dc conversion networks. *IEEE Transactions on Magnetics*, 2(3) :620–624, Sep 1966.
- [76] O. Kossov. Comparative analysis of chopper voltage regulators with lc filter. *IEEE Transactions on Magnetics*, 4(4) :712–715, Dec 1968.

- [77] M.K. Kazimierczuk. *Pulse-Width Modulated DC-DC Power Converters*. Wiley, 2015.
- [78] N. Kularatna. *DC Power Supplies : Power Management and Surge Protection for Power Electronic Systems*. CRC Press, 2016.
- [79] M.K. Kazimierczuk. *Pulse-width Modulated DC-DC Power Converters*. Wiley, 2008.
- [80] Mededi Hasan Tushar. *Comparative study on DCDC Converters*. PhD thesis, BRAC University, 2012.
- [81] A. Emadi, A. Khaligh, Z. Nie, and Y.J. Lee. *Integrated Power Electronic Converters and Digital Control*. Power Electronics and Applications Series. CRC Press, 2009.
- [82] C.K. Tse. *Complex Behavior of Switching Power Converters*. Power electronics and applications series. CRC Press, 2003.
- [83] Lmh6733 single supply, 1.0ghz, triple operational amplifier.
- [84] T. Marra, D. F. Kimball J. Archambault, W. Haley, and J. Thoreback. Envelope tracking efficiency enhancement for cdma base station high power amplifier. *IEEE Power Amplifier for Wireless Communication Topical Workshop*, 2002.
- [85] D. F. Kimball, J. Jeong, C. Hsia, P. Draxler, S. Lanfranco, W. Nagy, K. Linthicum, L. E. Larson, and P. M. Asbeck. High-efficiency envelope-tracking w-cdma base-station amplifier using gan hfets. *IEEE Transactions on Microwave Theory and Techniques*, 54(11) :3848–3856, Nov 2006.
- [86] H. Ertl, J. W. Kolar, and F. C. Zach. Basic considerations and topologies of switched-mode assisted linear power amplifiers. *IEEE Transactions on Industrial Electronics*, 44(1) :116–123, Feb 1997.
- [87] N. S. Jung, J. H. Jeong, and G. H. Cho. High efficiency and high fidelity analogue/digital switching mixed mode amplifier. *Electronics Letters*, 34(9) :828–829, Apr 1998.
- [88] Z. Wang. A supply modulator with nested structure for wideband envelope tracking power amplifier. In *2012 IEEE Topical Conference on Power Amplifiers for Wireless and Radio Applications*, pages 5–8, Jan 2012.
- [89] J. H. Kim, G. D. Jo, J. H. Oh, Y. H. Kim, K. C. Lee, and J. H. Jung. 3.54ghz 10w envelope tracking amplifier with 43the 1.5 bit-high efficiency envelope amplifier. In *2011 IEEE Topical Conference on Power Amplifiers for Wireless and Radio Applications*, pages 21–24, Jan 2011.
- [90] S. Sen, R. Senguttuvan, and A. Chatterjee. Environment-adaptive concurrent companding and bias control for efficient power-amplifier operation. *IEEE Transactions on Circuits and Systems I : Regular Papers*, 58(3) :607–618, March 2011.
- [91] Olivier Jardel, Raymond Quéré, Stéphane Piotrowicz, Philippe Bouysse, Sylvain L. Delage, and Audrey Martin. Brevet fr3020222 : Cellule de commutation de puissance à transistors à effet de champ de type normalement conducteur., October 2015.
- [92] Olivier Jardel, Raymond Quéré, Stéphane Piotrowicz, Philippe Bouysse, Sylvain L. Delage, and Audrey Martin. Brevet wo1700205 : Cellule de commutation de puissance isolée à driver intégré., 2017.
- [93] L. T. Xuan, R. Aubry, N. Michel, O. Patard, J. C. Jacquet, S. Piotrowicz, M. Oualli, P. Gamarra, C. Potier, D. Lancereau, S. L. Delage, S. Laurent, P. Bouysse, and R. Quéré. Normally-off algan/gan recessed mos-hemts on normally-on epitaxial

- structures for microwave power applications. In *2016 11th European Microwave Integrated Circuits Conference (EuMIC)*, pages 65–68, Oct 2016.
- [94] Arnaud Délias. *Polarisation dynamique de drain et de grille d'un amplificateur RF GaN appliquée à un fonctionnement RF impulsif à plusieurs niveaux*. Theses, Université de Limoges, November 2015.
- [95] CREE Wolfspeed. Cghv1f025s. <http://www.wolfspeed.com/downloads/dl/file/id/424/product/133/cghv1f025s.pdf>. [Online; accessed 09-may-2017].
- [96] Pierre Medrel. *Amplification de puissance linéaire à haut rendement en technologie GaN intégrant un contrôle de polarisation de grille*. Theses, Université de Limoges, October 2014.
- [97] P. Medrel, T. Reveyrand, A. Martin, P. Bouysse, J. M. Nébus, and J. Sombrin. Time domain envelope characterization of power amplifiers for linear and high efficiency design solutions. In *WAMICON 2013*, pages 1–6, April 2013.
- [98] Rohde Schwarz. SMU 200A Vector Signal Generator. https://www.rohde-schwarz.com/fr/produit/smu200a-page-de-demarrage-produits_63493-7555.html. [Online; accessed 05-may-2017].
- [99] Z. Popovic. Amping Up the PA for 5G : Efficient GaN Power Amplifiers with Dynamic Supplies. *IEEE Microwave Magazine*, 18(3) :137–149, May 2017.
- [100] A. Dasgupta, A. Delias, P. Medrel, P. Bouysse, and J. M. Nebus. A new design approach of high efficiency s-band 25 w mixerless power modulator based on high voltage 50v gan-hemt technology. In *2016 Asia-Pacific Microwave Conference (APMC)*, pages 1–4, Dec 2016.
- [101] A. Dasgupta, A. Disserrand, J. M. Nebus, A. Martin, P. Bouysse, P. Medrel, and R. Quere. High speed and highly efficient s-band 20 w mixerless vector power modulator. In *2017 IEEE MTT-S International Microwave Symposium (IMS)*, pages 969–972, June 2017.
- [102] Tektronix. AWG5000 Series of Arbitrary Waveform Generators. <http://www.tek.com/sites/tek.com/files/media/media/resources/76W-20381-3.pdf>. [Online; accessed 07-july-2017].
- [103] R. S. Pengelly, S. M. Wood, J. W. Milligan, S. T. Sheppard, and W. L. Pribble. A review of gan on sic high electron-mobility power transistors and mmics. *IEEE Transactions on Microwave Theory and Techniques*, 60(6) :1764–1783, June 2012.
- [104] F. H. Raab. Class-d power amplifier with rf pulse-width modulation. In *2010 IEEE MTT-S International Microwave Symposium*, pages 924–927, May 2010.
- [105] S. Lin and A. E. Fathy. A 20 w gan hemt vhf/uhf class-d power amplifier. In *WAMICON 2011 Conference Proceedings*, pages 1–4, April 2011.
- [106] H. Nakamizo, K. Mukai, S. Shinjo, H. Gheidi, and P. Asbeck. Over 65operation using bootstrap drive. In *2015 IEEE Topical Conference on Power Amplifiers for Wireless and Radio Applications (PAWR)*, pages 1–3, Jan 2015.
- [107] A. Wentzel, F. Hühn, and W. Heinrich. The digital power amplifier for the wireless infrastructure : Status and prospects. In *2017 IEEE Topical Conference on RF/Microwave Power Amplifiers for Radio and Wireless Applications (PAWR)*, pages 14–17, Jan 2017.

- [108] X. Zhang, L.E. Larson, and P. Asbeck. *Design of Linear RF Outphasing Power Amplifiers*. Artech House microwave library. Artech House, 2003.

Communications relatives à ces travaux

Anthony Disserand, Olivier Jardel, Raymond Quéré, Audrey Martin, Philippe Bouysse, Stéphane Piotrowicz, Sylvain Delage et Luc Lapierre ” *Cellule de commutation à haut rendement et haute vitesse en technologie GaN pour la gestion dynamique de polarisation*”, mai 2015, JNM 2015, Bordeaux, France

Raymond Quéré, Philippe Bouysse, Audrey Martin, Olivier Jardel, Anthony Disserand et Luc Lapierre ” *DC/DC converters in normally-ON GaN HEMT technology for the design of RF Power Amplifiers in MMIC technology*”, Wide gap power components in energy conversion, CTT Cnes, avril 2016, , Toulouse, France

Anthony Disserand, Olivier Jardel, Philippe Bouysse, Audrey Martin, Raymond Quéré, Benoît Lefebvre and Luc Lapierre, ” *High Switching Speed DC-DC Architecture Based on Normally-On Wide Bandgap HEMT Devices*”, 8th Wide Bandgap Semiconductors and Components Workshop ESA 2016 - 12-13 September 2016 ; ESA-ECSAT, Harwell, United Kingdom

Anthony Disserand, Philippe Bouysse, Audrey Martin, Raymond Quéré, Olivier Jardel and Luc Lapierre, ” *A New High Speed and High Efficiency GaN HEMT Switching Cell for Envelope Tracking Modulators*”, octobre 2016, Eumc 2016, London, United Kingdom

Anthony Disserand, Philippe Bouysse, Audrey Martin, Raymond Quéré et Luc Lapierre, ” *Convertisseur de puissance haute fréquence en technologie GaN : Application à l’enveloppe tracking continu*”, mai 2017, JNM 2017, Saint-malo, France

Abhijeet Dasgupta, Anthony Disserand, Tibault Reveyrand, Pierre Medrel, Philippe Bouysse et Jean-Michel Nébus, ” *Conception d’un modulateur de puissance large-*

bande à deux étages en technologie GaN”, mai 2017, JNM 2017, Saint-malo, France

Abhijeet Dasgupta, Anthony Disserand, Jean-Michel Nébus, Audrey Martin, Philippe Bouysse, Pierre Medrel and Raymond Quéré, ”*High Speed and Highly Efficient S-Band 20 W Mixerless Vector Power Modulator*”, june 2017, ImS 2017, Hawaii, USA. **1^{er} prix étudiant 2017 du chapitre IEEE MTT France.**

Résumé

Nouvelle architecture d'amplificateur de puissance fonctionnant en commutation.

L'essor et l'évolution des systèmes de télécommunication sont liés inéluctablement à la montée en fréquence et à l'augmentation des bandes passantes des futurs systèmes d'une part, et à une place sans cesse croissante prise par l'électronique numérique dans les chaînes d'émission/réception d'autre part. Concernant ce deuxième aspect, la génération de puissance RF avant émission est encore à ce jour implémentée de façon analogique, mais la gestion énergétique des amplificateurs de puissance RF est de plus en plus assistée numériquement. L'apparition du 'numérique' dans le domaine de la puissance RF se traduit par la mise en œuvre de systèmes électroniques fonctionnant en commutation : modulateurs de polarisation pour l'enveloppe tracking, convertisseurs numérique-analogique de puissance (Power-DAC) ou amplificateurs en commutation à fort rendement (classe S ou D).

C'est dans ce contexte que s'inscrivent ces travaux de thèse : deux dispositifs de commutation originaux à base de transistors GaN HEMT sont présentés, analysés et réalisés en technologie MMIC. Ces cellules de commutation élémentaires permettent, jusqu'à des fréquences de quelques centaines de MHz, de commuter des tensions jusqu'à 50V, avec des puissances de l'ordre de 100W, ceci avec un rendement énergétique supérieur à 80%. Ces cellules de commutation sont ensuite utilisées dans diverses applications : deux types de modulateurs de polarisation destinés à l'enveloppe tracking ainsi que deux architectures d'amplificateurs classe D (demi-pont et pont en H) sont étudiés et les résultats expérimentaux permettent de valider ces différentes topologies.

Mots clés : Amplificateur de puissance RF, Modulateur de polarisation, Enveloppe tracking, Convertisseur DC/DC, Modulation PWM, GaN HEMT, Caractérisation temporelle d'enveloppe.

Abstract

New Switching Mode Power Amplifier Architecture.

Telecommunication systems development is linked to working frequency and bandwidths increase of future systems on one hand, and the growing place taken by digital electronics in the transmission chains on the other hand. Concerning the second point, the RF power generation in emitters is still implemented in an analog way, but the energy management of the RF power amplifiers is more and more assisted by numeric devices. The appearance of the 'digital technology' in the field of RF power is characterized by the implementation of high speed switching electronic systems like bias modulators for envelope tracking, power digital to analog converters (Power-DAC) or switching mode RF amplifiers (Class S or D).

This thesis work fits in this context, it describes two original switching devices based on GaN HEMT transistors. These elementary switching cells are realized in MMIC technology, they allow switching frequencies up to few hundreds MHz, with voltages reaching 50V, powers about 100W and energy efficiency greater than 80%. These switching cells are then used in various applications : two kinds of bias modulators for envelope tracking system as well as two architectures of class D amplifiers (half-bridge and full-bridge) are analyzed and validated by experimental results.

Key words : RF power amplifier, Bias Modulator, DC-DC Converter, Envelope Tracking, PWM , GaN HEMT, Envelope measurement.
