

Intégration et modélisation RF des interconnexions 3D pour l'interposeur photonique

Kevin Morot

► To cite this version:

Kevin Morot. Intégration et modélisation RF des interconnexions 3D pour l'interposeur photonique. Optique / photonique. Université Grenoble Alpes, 2018. Français. NNT: 2018GREAT067. tel-01996018

HAL Id: tel-01996018 https://theses.hal.science/tel-01996018v1

Submitted on 28 Jan 2019

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers. L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

Communauté UNIVERSITÉ Grenoble Alpes

THÈSE

Pour obtenir le grade de

DOCTEUR DE LA COMMUNAUTE UNIVERSITE GRENOBLE ALPES

Spécialité : Optique et Radiofréquences

Arrêté ministériel : 25 mai 2016

Présentée par

Kevin MOROT

Thèse dirigée par **Bernard FLECHET**, **Professeur**, **Université de Savoie Mont-Blanc**, et codirigée par **Thierry LACREVAZ**, **Maître de conférences**, **Université de Savoie Mont-Blanc**

préparée au sein du Laboratoire de l'IMEP-LAHC dans l'École Doctorale EEATS

Intégration et modélisation RF des interconnexions 3D pour l'interposeur photonique

Thèse soutenue publiquement le **8 mars 2018** devant le jury composé de :

Mme. Sonia BEN DHIA
Professeur au CNRS-LAAS, INSAA Toulouse, Président
M. Ronan SAULEAU
Professeur à l'IETR, Université de Rennes 1, Rapporteur
M. Wenceslas RAHAJANDRAIBE
Professeur à l'IM2NP, Université Aix Marseille, Rapporteur
Mme. Geneviève MAZE MERCEUR
Directeur de recherche au CEA-CESTA, Le Barp, Membre
Mme. Hélène JACQUINOT
Ingénieur CEA-LETI, Grenoble, Membre
M. Alexis Farcy
Ingénieur à STMicroelectronics, Crolles, Membre
M. Bernard Fléchet
Professeur à l'Université de Savoie Mont-Blanc, Chambéry, Membre



À ma famille...

REMERCIEMENTS

Les travaux présentés dans ce manuscrit ont été conduits dans le cadre de ma thèse de doctorat. Cette dernière a été menée de décembre 2014 à novembre 2017 au sein d'une collaboration tripartite entre STMicroelectronics, le CEA-LETI et l'IMEP-LAHC. Au cours de ces trois années, j'ai pu bénéficier des conseils avisés et du soutien de collègues, amis et membres de ma famille. Je souhaite leur présenter ma reconnaissance dans ces premières pages, en vous priant de m'excuser pour d'éventuels oublis.

Je remercie vivement mon directeur de thèse, Bernard Fléchet, professeur à l'université Savoie Mont-Blanc, pour ses conseils éclairés. L'expérience et le pragmatisme dont il m'a fait bénéficier ont largement contribué au bon avancement de ces travaux. Dans un esprit visant à valoriser ma thèse tant sur le plan académique qu'industriel, ses interventions m'ont permis d'orienter judicieusement mes axes de travail. Je salue également la sympathie et le temps qu'il a su m'accorder malgré ses nombreuses responsabilités. Je tiens enfin à le remercier de m'avoir accordé sa confiance tout en m'incitant à profiter de chacun des aspects indissociables à la conduite d'une thèse.

J'exprime toute ma gratitude à Thierry Lacrevaz, maître de conférences à l'université Savoie Mont-Blanc, pour son expertise scientifique, son implication et ses grandes qualités humaines. Il a su répondre généreusement à chacune de mes sollicitations et ce en dépit des nombreuses obligations propres à ses activités de chercheur et de professeur. Nos conversations fructueuses, animées par l'enthousiasme sans faille et communicatif que Thierry portait à l'égard de mes travaux, m'ont systématiquement apporté la motivation lorsqu'elle me manquait. Enfin, la culture et la rigueur scientifique de Thierry ont profondément marqué mes développements. J'espère leur rendre justice à travers ce mémoire.

Je remercie Hélène Jacquinot, ingénieure au CEA-LETI, pour son dévouement, sa disponibilité, son suivie et son soutien permanent durant ces trois années. Mes travaux auront beaucoup bénéficié de sa rigueur, ses connaissances et sa curiosité scientifiques. Par ailleurs, les interventions d'Hélène ont grandement contribué à développer mon réseau au sein du LETI et à donner de la visibilité à mes travaux en me faisant participer à plusieurs projets collaboratifs. Je souhaite aussi souligner sa bienveillance et sa bonne humeur qui ont été pour moi source d'énergie au quotidien.

Je remercie également Alexis Farcy, ingénieur à STMicroelectronics, pour sa vivacité d'esprit, sa méthode mais aussi sa sympathie et sa bienveillance. Proactif dans son rôle d'encadrant, il a su anticiper nombre de mes besoins et répondre à chacune de mes sollicitations. Fort de son expérience d'industriel, Alexis m'a aidé à prendre du recul sur mes travaux, à les replacer dans leurs contextes technique et applicatif et à me construire un réseau solide au sein de ST et au-delà. Son entrain (souvent accompagné de facéties pleines d'esprit) ne saurait être ignoré et fut toujours pour moi source de motivation. Enfin, je lui suis reconnaissant pour l'attention qu'il porta à la fois à la bonne conduite de mes travaux et à mon bien-être tout au long de ces trois années.

Je remercie à nouveau Bernard Fléchet, Thierry Lacrevaz, Alexis Farcy et Hélène Jacquinot pour leur patience en particulier au cours de la relecture de ce mémoire et des préparations de la présentation orale. Vos suggestions ont largement contribué au résultat final et m'ont permis de profiter pleinement de ma soutenance. Je remercie l'ensemble des membres du jury qui ont accepté d'évaluer ce travail et proposé des suggestions pertinentes visant à améliorer la qualité de ce mémoire. En particulier, je remercie Madame Sonia Ben Dhia, professeur au CNRS-LASS de l'INSA de Toulouse, qui m'a fait l'honneur de présider ce jury. Je remercie aussi Monsieur Ronan Sauleau, professeur à l'IETR, et Monsieur Wenceslas Rahajandraibe, professeur à l'IM2NP, d'avoir accepté la lourde tâche qu'est celle de rapporteur.

Je remercie les membres du laboratoire de l'IMEP-LAHC de m'avoir accueilli avec sympathie tout en m'enrichissant par leurs conseils avisés. Je pense en particulier à Cédric Bermond, Philippe Artillan, Gregory Houzet et Jean-Louis Coutaz.

Je suis heureux d'avoir partagé mon quotidien au sein du CEA-LETI avec les membres du LSM. Si le monde de la micro-électronique est petit, celui de Grenoble l'est encore plus. Aussi, j'ai bon espoir de vous revoir dans un futur proche. En particulier, je remercie Jean-Charles Barbé pour m'avoir intégré à son équipe et Pascal Scheiblin pour ses précieux conseils en matière de plans d'expériences. Avant de quitter le CEA, je souhaite également remercier Lucile Arnaud, Didier Lattard, Jean Charbonnier et Pascal Chausse pour nos interactions toujours très plaisantes et instructives.

Je remercie l'ensemble de l'équipe 3DI (ou bien TPDO, je ne sais plus...) de STMicroelectronics. En particulier, je remercie Jean Michaïlos de m'avoir accueilli au sein de son équipe. J'ai bon espoir que nous nous retrouvions tous très prochainement autour d'un barbecue au bord de la piscine de Fabrice, à partager un Brookie dont le chocolat aura été certifié par l'Agent F. (aussi surnommé « Fabienne »), ou alors un Vacherin parce que « c'est léger » et « ça passe tout seul ».

Je tiens à exprimer ma gratitude à l'égard de toute l'équipe ARCAD, mon tout nouveau « foyer » au sein de STMicroelectronics. Je remercie en particulier Eric Picollet et Thierry Schwartzmann. Merci à tous pour votre sympathie et votre bonne humeur au quotidien ainsi que pour le soutien que vous avez su me témoigner alors que j'appliquais les dernières corrections et préparais mon oral.

Je tiens également à remercier Denis Pache, ingénieur à STMicroelectronics, pour son expertise en matière d'interposeur photonique.

Je remercie l'ensemble des stagiaires et doctorants que j'ai eu la chance de côtoyer au cours de ces trois années. Je pense notamment à Léo, Pierre et Anna (auxquelles j'adresse toutes mes félicitations, avec un petit peu d'avance...), Anouar, Gabriel, Felipe, Khadim, Joris, Thomas et Benjamin. Je vous souhaite à tous beaucoup de bonheur et de réussite pour la suite.

Mention spéciale pour Anthony, mon co-bureau au sein du LSM, qui a su me prodiguer des conseils très pertinents quant à la rédaction rigoureuse d'un papier scientifique, la gestion efficace des « jobs » de simulation ou la capture rapide du premier point sur Volskaya Industries. Je le remercie également d'avoir gardé pour lui la passion inavouée qu'il a pour la communauté « furies » et d'avoir plutôt communiqué celle qu'il voue à son île natale.

Je remercie les amis qui ont été là avant même le début de cette aventure. Je pense aux membres du personnel et aux pensionnaires de l'asile Guill'Hope-Laflaque. Je pense aussi à tous ses bienfaiteurs : Barboss, Thomas, Mary, Ebrocodouard, Prune, Thibaut, Fanny, Am, Laura et tous les autres qui j'espère se reconnaîtront.

Un grand merci aussi à tous les nouveaux copains que j'ai eu la chance de me faire au cours de ces trois années. Je pense notamment à Ids, Marine B., Thomas, North, Lily et à toute l'équipe du JV. Je remercie également Charlie, Navet, Kevin n°2, les Pieroguys (qui mettent le feu au Mannequin !) et leur Pierogirl. Merci à ceux qui sont partis et qui me donnent envie de voir le monde : Fabien, Yann et Quentin. Vous êtes bien trop nombreux pour pouvoir tous vous citer ici. Pour les autres, on se retrouve vite lors d'un Cockété[™], d'un Blind Test, d'un PMUrathon (il faut encore qu'on travaille sur ce nom) ou pour les Summer Tire Games 2018.

Enfin, je remercie vivement ceux qui ont été mes premiers soutiens en mettant tout en œuvre pour me permettre d'atteindre mes objectifs dans les meilleures conditions possibles. Je pense bien entendu à ma famille, en particulier à Paps et Mums. Mes pensées vont également à mes plus vieux complices, Ninou et Didine, aux clans Savoyards, Chetbous et Desrè sans oublier Maurice, Lilie et Louisette. Je prendrai toujours beaucoup de plaisir à tous vous retrouver pour partager ensemble une bonne bûche maison !

SOMMAIRE

INTRODUCTION GENERALE	1
1. UN MONDE TOUJOURS PLUS INTERCONNECTE	1
2. Les reseaux de telecommunication : besoins, freins solutions	ET
3. PRESENTATION DES TRAVAUX	2
CHAPITRE I	9
1. INTRODUCTION	12
2. INTERCONNEXIONS ELECTRIQUES ET OPTIQUES : APPLICATIONS LIMITES POUR LES RESEAUX DE TELECOMMUNICATIONS	s et 12
2.1. LES CENTRES DE DONNEES AU CŒUR DES RESEAUX DE COMMUNICATIONS	12
2.2. EVOLUTION DES BESOINS DES FUTURS SYSTEMES DE COMMUNICATION	14
2.3. IDENTIFICATION DES PERFORMANCES CLEFS DES CENTRES DE DONNEES	16
2.4. COMPARAISON DES INTERCONNEXIONS OPTIQUES ET ELECTRIQUES	18
3. LE TRANSMETTEUR ELECTRO-OPTIQUE	23
3.1. ARCHITECTURE ET FONCTIONS CLEFS	23
3.2. LES SUBSTRATS D'INTEGRATION DES FONCTIONS OPTIQUES	29
3.3. MODES D'INTEGRATIONS DE LA FONCTION TRANSMETTEUR	33
4. CO-ASSEMBLAGE DU TRANSMETTEUR ELECTRO-OPTIQUE ET PROCESSEUR	DU 36
4.1. EVOLUTION DE LA LOCALISATION DU TRANSMETTEUR DANS LES CENTRES	36
4.2. INTERCONNEXION PAR CABLAGES FILAIRES	37
4.3. L'ASSEMBLAGE FLIP-CHIP	38
5. Le reseau d'interconnexions electrique 3D de l'interpos photonique	SEUR 46
5.1. LES NIVEAUX METALLIQUES EN FACE AVANT (BEOL)	47
5.2. LES LIGNES DU NIVEAU DE REDISTRIBUTION EN FACE ARRIERE (RDL)	48
5.3. LES VIA TRAVERSANT LE SILICIUM (TSV)	49

5.4.	LES MICRO-PILIERS (µ-PILIER)	51
6.	Conclusion	52
6.1.	PROBLEMATIQUES ABORDEES	52
6.2.	METHODOLOGIE DE TRAVAIL	52
CHAP	ITRE II	55
1.	INTRODUCTION	58
2.	DISTRIBUTION DU SIGNAL DANS L'INTERPOSEUR PHOTONIQUE	58
2.1.	MULTIPLEXAGE ET PARALLELISATION DES SIGNAUX OPTIQUES	59
2.2.	MODULATION DU SIGNAL ELECTRIQUE	60
2.3.	CARACTERISTIQUES DU SIGNAL TRANSMIS PAR CHAINE ELECTRIQUE	63
3. OUTI	EVALUATION DE LA TRANSMISSION ELECTRIQUE : GRANDEURS LS D'ANALYSE, CRITERES DE PERFORMANCES	ет 63
3.1.	L'ENCOMBREMENT	63
3.2.	LA BANDE PASSANTE A - 3 DB	64
3.3.	LE DIAGRAMME DE L'ŒIL	65
3.4.	LA CONSOMMATION ENERGETIQUE	67
3.5.	DEFINITION DES CRITERES DE PERFORMANCES DES CHAINES 3D	67
4.	SPECIFICATION DES INTERCONNEXIONS 3D	68
4.1.	CHOIX DU MODE DE TRANSMISSION	68
4.2.	Conception preliminaire des interconnexions 3D : Adaptation a 50 Ω	70
4.3.	COMPARAISON DES PERFORMANCES ELECTRIQUES DES TSV LAST ET MIDDLE	73
5.	Identification des chaines d'interconnexions 3D d'interet	74
5.1.	DIMENSIONS DE L'INTERPOSEUR PHOTONIQUE	75
5.2.	COMMUNICATION INTER-PUCES	76
5.3.	COMMUNICATION PUCE-A-BGA	79
6. La Li	EXTRACTION DES PERFORMANCES DES CHAINES 3D EN FONCTION	DE 81
61	METHODOLOGIE	81
6.2.	VALIDATION DE LA METHODE DE MISE EN CASCADE DES TRONÇONS ELEMENTAIN D'INTERCONNEXIONS 3D	RES
6.3.	RESULTATS : RECOMMANDATIONS DE ROUTAGE ET LIMITES DE LA PORTEE TRANSMISSION	04 DE 85

7. CONCLUSION9	1
CHAPITRE III	3
1. INTRODUCTION9	6
2. Modelisation electrique des tronçons elementaire d'interconnexions 3D9	s 6
2.1. LE FORMALISME DE LA LIGNE DE TRANSMISSION	6
2.2. MODELISATION DES PARAMETRES R, L, C, G9	7
3. VALIDATION PAR COMPARAISON AUX RESULTATS DE MESURES 11	3
3.1. LE TSV11	3
3.2. LA LIGNE RDL	7
4. ANALYSE DES EXPOSANTS D'ATTENUATION ET DE PHASE 12	1
4.1. EXTRACTION DE L'ATTENUATION ET DU RETARD12	1
4.2. INTERCONNEXIONS ET FACTEURS CRITIQUES IMPACTANT L'ATTENUATION12	3
4.3. DELAI DE PROPAGATION DANS LES INTERCONNEXIONS 3D	0
4.4. APPLICATION : EVALUATION DE L'IMPACT DES VARIABILITES DU PROCED D'INTEGRATION DE LIGNES RDL SUR LEURS PERFORMANCES	е З
5. Conclusion13	7
CHAPITRE IV 13	9
1. INTRODUCTION14	3
2. METHODE D'OPTIMISATION	4
2.1. Domaine restreint14	6
2.2. DOMAINE LARGE14	.8
3. RECOMMANDATIONS POUR LA TECHNOLOGIE ACTUELLE	9
3.1. Performances optimisees14	.9
3.2. EFFET DE LA VARIABILITE DE LA CONDUCTIVITE DU SILICIUM	3
3.3. ANALYSE DES DIAGRAMMES DES CONTRIBUTIONS DES CHAINES	3
3.4. BILAN DE L'OPTIMISATION SUR LE DOMAINE RESTREINT	9
4. EVALUATION DE SOLUTIONS TECHNOLOGIQUES DE RUPTURE 16	0
4.1. DIMINUTION DU DIAMETRE DES TSV16	0
4.2. INTEGRATION CUIVRE EPAIS DES LIGNES RDL	51

4.3. CONCLUSION SUR LES SOLUTIONS DE RUPTURES ETUDIEES	162
5. OPTIMISATION SUR LE DOMAINE LARGE	163
5.1. IMPACT DE LA CONDUCTIVITE DU SILICIUM	163
5.2. Cas du substrat standard	168
5.3. CAS DU SUBSTRAT SANS PERTES	171
6. Conclusion	172
6.1. RECOMMANDATIONS TECHNOLOGIQUES ET DE CONCEPTION	172
6.2. PERFORMANCES DES CHAINES OPTIMISEES	174
CONCLUSION GENERALE	177
1. Synthese des travaux	177
2. Perspectives	184
ANNEXES	187
1. PROPAGATION DES ONDES ELECTROMAGNETIQUES DAN CONDUCTEUR	s un190
1.1. MODELE RLCG D'UNE LIGNE DE TRANSMISSION	190
1.2. EQUATIONS DIFFERENTIELLES DE PROPAGATION	191
1.3. SOLUTION DE L'EQUATION EN REGIME HARMONIQUE	191
1.4. EXPOSANT DE PROPAGATION ET IMPEDANCE CARACTERISTIQUE	192
1.5. ATTENUATION ET DELAI DE PROPAGATION	193
2. LES MATRICES DE REPARTITION	194
2.1. PARAMETRE DE TRANSMISSION	196
2.2. PARAMETRE DE REFLEXION	196
3. MISE EN CASCADE DES MATRICES ABCD	196
3.1. DEFINITION DES MATRICES ABCD	196
3.2. MISE EN CASCADE DES MATRICES ABCD	197
4. FORMULAIRES : RELATIONS DE PASSAGES ENTRE LES PARAMET	'RES R,
L, G, C, DE PROPAGATION, S ET ABCD	198
4.1. RELATIONS ENTRE LES PARAMETRES RLCG ET DE PROPAGATION	198
4.1. RELATIONS ENTRE LES PARAMETRES DE PROPAGATION ET LA MATRICE ABCD	199
4.2. RELATIONS ENTRE LES MATRICES ABCD ET S	200

5. METHODOLOGIE DES PLANS DE SIMULATIONS	201
5.1. LE DOMAINE D'ETUDE	202
5.2. L'ESPACE DE REPONSE	202
5.3. L'INTERPOLATION POLYNOMIALE	
5.4. IDENTIFICATION DES POINTS DE SIMULATIONS	
6. Modeles polynomiaux des interconnexions 3D	206
6.1. MODELES POLYNOMIAUX DU TSV	207
6.2. MODELES POLYNOMIAUX DU μ-PILIER	209
6.3. MODELES POLYNOMIAUX DE LA LIGNE RDL	210
6.4. MODELES POLYNOMIAUX DE LA LIGNE BEOL PIC	215
6.5. MODELES POLYNOMIAUX DE LA LIGNE BEOL BIC	217
7. METHODE DE CARACTERISATION	219
7.1. CALIBRAGE DE L'OUTIL DE MESURE	
7.2. DE-EMBEDDING : EXTRACTION DE L'EXPOSANT DE PROPAGATION DES LIGN	ES221
BIBLIOGRAPHIE	226
LISTE DES FIGURES	238
LISTE DES TABLEAUX	
GLOSSAIRE	

INTRODUCTION GENERALE

1. UN MONDE TOUJOURS PLUS INTERCONNECTE

Le monde que nous arpentons aujourd'hui est plus solidaire que jamais. C'est certainement très périlleux de soumettre une telle assertion sans la nuancer et j'accorderai au lecteur qu'elle n'est pas véridique sous tous ses aspects. Non, l'humanité n'est pas animée d'une conscience collective et absolue. Fort heureusement, nous sommes toujours motivés par nos désirs personnels et bien malheureusement les aspirations incompatibles conduisent encore à la genèse de conflits, qu'ils soient entre nations ou entre voisins. Ainsi, par cette affirmation je ne souhaite pas soumettre au jugement du lecteur une pensée naïve : non, la discorde n'a pas cessé de rythmer notre histoire et d'alimenter les médias d'information. A partir de ce constat, il est difficile de prétendre que les hommes sont plus solidaires qu'auparavant et je ne m'attacherai pas ici à développer davantage cet aspect de la question.

Pourtant, le monde est plus uni qu'il ne l'était hier. D'un point de vue physique tout d'abord et cela bien que les mers et les océans divisent toujours les continents. L'homme s'est depuis toujours attaché à étendre ses frontières et dans ce but il emploie de nouvelles technologies pour lier plus efficacement les individus entre eux. Du déploiement de la route de la soie à travers l'Asie et l'Europe au premier vol du Concorde en 1969, en passant par la machine à vapeur qui anime toujours l'Orient Express, le développement des transports a profondément modifié notre vie quotidienne et notre conception du monde. Il n'a jamais été aussi petit car un voyageur de la SNCF ou d'Air France compte moins les kilomètres que les heures qui le séparent de sa destination, et le réseau de transport mondial est toujours plus rapide et étendu. Il est aujourd'hui possible de déjeuner à Paris et de dîner à New-York le même jour. Qu'en penserait Phileas Fogg en rentrant de son tour du monde ? Pénélope aurait-elle eu le temps de finir une seule fois son voile si Ulysse avait pu prendre un vol sans escale pour la rejoindre ? En combien de temps les membres de la Horde du Contrevent auraient atteint l'Extrême Amont si le monde dépeint par Alain Damasio était aussi interconnecté que le nôtre ?

Au même titre que les transports, l'expansion des moyens de communication et l'amélioration de leurs performances contribuent à rapprocher les individus. Aujourd'hui, à défaut de ne pouvoir rendre visite quotidiennement à un ami étranger, on peut partager avec lui en temps réel (ou presque) nos pensées par le biais d'un téléphone portable, comme s'il était dans la même pièce. Interagir avec un collègue à l'autre bout du globe relève de la banalité et partager ses pensées les plus intimes avec de parfaits inconnus est devenu aisé (peut-être même trop). Nous sommes constamment suivis, liés aux autres et par conséquent, jamais véritablement seuls. A titre de comparaison, la solitude de Bonaparte pendant son exil aurait certainement été moins pesante s'il avait pu partager ses impressions avec le reste du monde sur Facebook, comme tout citoyen peut le faire aujourd'hui.

L'analogie entre les réseaux de télécommunications et de transport ne s'arrête pas là. L'histoire des télécommunications a elle aussi été marquée par des innovations technologiques cruciales dont la démocratisation des ondes radiofréquences et térahertz ou l'ordinateur d'Alan Turing ne sont que des exemples. Chacune de ces prouesses a contribué à rendre les communications longues distances plus rapides, plus accessibles et plus sûres. Désormais, les exploits des cavaliers

du Pony Express nous semblent lointains, l'emploi du télégramme désuet et les cachets de cire seraient aisément reproductibles. Un réseau de poste mondial bénéficiant des moyens de locomotion moderne et le transport d'information par voies hertzienne ou optique ont pris le pas sur ces méthodes qui avaient pourtant marqué leurs époques.

2. LES RESEAUX DE TELECOMMUNICATION : BESOINS, FREINS ET SOLUTIONS

Le déploiement de nouveaux supports de transmission de l'information s'est accompagné d'une diversification de ses natures (texte, image, vidéo, son...), d'une multiplication des plateformes de partage telles que Twitter, Instagram ou Snapchat et de l'apparition de nouveaux objets connectés comme les montres d'Apple ou les lunettes de Google. Ces tendances conduisent, avec l'augmentation du nombre d'utilisateurs, à une expansion massive et à une densification du réseau mondial des télécommunications. En 2006, 74 % de la population française possédait un téléphone portable. Cette proportion a augmenté de 20 % en dix ans. Entre 2012 et 2016, le nombre moyen d'appareils connectés par foyer en France a augmenté de moitié. Il ne s'agit que d'exemples parmi d'autres qui mènent à une conclusion simple : nous sommes de plus en plus connectés.

Ainsi, les réseaux de télécommunications doivent satisfaire un besoin croissant venant des consommateurs. Afin d'y répondre, les performances de chaque nœud et lien de la toile doivent être constamment améliorées, à chacune de leurs échelles. C'est notamment vérifié pour les centres de données (*data center*), les points névralgiques de ces réseaux qui traitent et distribuent l'information sur leurs ramifications, et les circuits intégrés qui les constituent. Les débits d'information transitant dans les centres de données doivent augmenter et parallèlement, leur consommation énergétique doit diminuer pour limiter leur impact sur l'environnement.

Les fabricants des circuits intégrés ont longtemps pu se reposer sur la loi de Moore pour poursuivre la course aux performances. Cette loi prédisait initialement une réduction de moitié tous les deux ans de la taille de la grille des transistors, briques élémentaires de la microélectronique moderne, grâce aux améliorations successives de leurs procédés d'intégration. Les circuits constitués de transistors plus petits bénéficient d'une augmentation de leur rapidité ainsi que d'une diminution de leur consommation énergétique.

Malheureusement, l'équation n'est pas aussi simple. Désormais, les micro-électroniciens se heurtent à plusieurs constats amers. Tout d'abord, la loi de Moore s'essouffle. Ensuite, la densification des circuits intégrés n'est plus synonyme d'amélioration de leurs performances. Ces dernières ne sont plus limitées uniquement par les transistors, mais aussi par leurs interconnexions qui véhiculent les signaux. Elles doivent supporter des débits de transmission croissants, malgré la miniaturisation de leurs sections. L'objectif majeur est d'atteindre 10 Tbps en 2020 au niveau des circuits intégrés. Ainsi, l'énergie dissipée en leur sein, l'atténuation des signaux qu'elles véhiculent et les phénomènes de diaphonie sont autant de défauts dont il est de plus en plus difficile de s'affranchir.

3. PRESENTATION DES TRAVAUX

Afin de poursuivre la course aux performances, les réseaux de télécommunications sont repensés et des solutions technologiques adaptées pour leur mise en application sont attendues. Déjà aujourd'hui, les signaux sont véhiculés successivement par des liens optiques et électriques. Un transmetteur électro-optique réalisant la conversion entre les signaux optiques et électriques est alors essentiel. En répartissant judicieusement la distance parcourue par l'information sur chacune de ces voies, le réseau bénéficie au maximum des avantages apportés par chacune d'entre elles en termes de consommation énergétique et de débit. Pour reprendre l'analogie avec les moyens de locomotion, la voie électrique serait une voiture et la voie optique serait un TGV. Lors de son trajet, le voyageur privilégiera le TGV pour arriver jusqu'à la ville la plus proche de sa destination et utilisera une voiture sur place pour rejoindre son lieu de résidence. Il passera d'un mode à l'autre en traversant une gare : c'est notre transmetteur électro-optique. Ce dernier est généralement décomposable en deux parties :

- Une partie photonique (PiC pour *Photonic in Chip*), désormais conçu directement sur silicium et compatible avec les procédés de fabrication CMOS
- Une partie électrique (EiC pour *Electrical integrated Circuit*).

A mesure que les débits et que les distances de transmission augmentent, une plus grande proportion de ces liens doit être optique pour atteindre cet optimum de performance. Il est aisé de se représenter ce concept en se mettant à la place d'un voyageur préparant son départ : il aura tout avantage à choisir une gare TGV la plus proche possible de sa destination finale. En d'autres termes, pour améliorer les performances des centres de données, il est nécessaire d'intégrer le transmetteur électro-optique plus près des puces à destination desquelles sont transmis les signaux, telles que les processeurs.

D'autre part, les fonctions électriques et optiques du transmetteur peuvent être assemblées en intégration dite 3D qui repose sur l'empilement des puces les unes sur les autres (Figure 0-1). Chacune des puces réalise une fonction ciblée (processeur, mémoire, capteur, optoélectronique...) et elle peut donc être fabriquée de manière indépendante afin de profiter de la technologie la plus appropriée à sa fonction. A la différence d'une très grosse puce réalisant à elle seule l'ensemble des fonctions, il en résulte une diminution des coûts de fabrication, de l'encombrement surfacique et des longueurs d'interconnexions. Ce dernier point s'accompagne d'une amélioration des performances du système.



Figure 0-1 : Principe de l'intégration 3D

Une alternative à l'intégration 3D est l'intégration dite 2.5D, légèrement moins ambitieuse, qui utilise la notion d'interposeur. Elle consiste à empiler plusieurs puces sur une même puce support nommée « interposeur ». Ce dernier fait l'intermédiaire entre les puces et le BGA (pour *Ball Grid Array*) lui-même connecté au PCB (pour *Printed Circuit Board*) tel qu'illustré en Figure 0-2.



Figure 0-2 : Exemple d'intégration 2.5D avec interposeur

L'interposeur peut être totalement passif : dans ce cas, son réseau d'interconnexions dense établit les liaisons entre les autres puces. Il peut aussi être actif afin de réaliser des fonctions particulières, telles que du filtrage ou une conversion optique-électrique... La Figure 0-3 montre un exemple d'interposeur photonique en silicium (ici en bleu) étudié au cours de ces travaux. Il réunit en son sein les fonctions photoniques (guides d'ondes et éléments actifs) du transmetteur électro-optique sur laquelle arrive les signaux optiques (fibre et laser). Il supporte deux puces :

- Le processeur
- La puce EiC incluant les fonctions actives électriques du transmetteur.

Un réseau d'interconnexions horizontales (BEOL et RDL) complexe occupe chacune de ses faces tandis que des interconnexions verticales assurent les liens électriques entre les différents étages de l'empilement. Ces tronçons élémentaires d'interconnexions 3D aux cœurs de notre étude sont illustrés en Figure 0-3 :



Figure 0-3 : L'interposeur photonique en intégration 2,5 et ses interconnexions (rouge : puce électrique, bleu : puce photonique)

Le **premier chapitre** s'attache à identifier les performances attendues des circuits des prochaines générations de centres de données (*data center*). Il s'agit en particulier d'évaluer la distance maximale des liens électriques permettant de répondre à des spécifications précises en termes de bande passante ou de débit et de proposer une solution d'intégration du transmetteur électro-optique adéquate pour répondre à ces objectifs.

Ainsi, afin de permettre la mise en application des standards de transmission à 10 Tbps attendus en 2020, on estime que les distances parcourues par le signal électrique entre le processeur et le transmetteur électro-optique doivent être inférieures à un centimètre. L'interposeur photonique est identifié comme étant une solution prometteuse pour répondre à ces spécifications.

Pour répondre à ces objectifs, l'interposeur photonique (Figure 0-3) combine deux technologies en rupture avec l'intégration CMOS classique et développées chez STMicroelectronics :

- La photonique intégrée sur silicium qui rend possibles la transmission et le traitement du signal optique sur une puce.
- L'intégration 2.5D qui bénéficie d'une dimension supplémentaire pour réduire la surface occupée, les distances parcourues, multiplier les possibilités de routages et augmenter les débits transmis en comparaison aux puces 2D.

Au sein de cette structure, les signaux électriques sont véhiculés à travers des chemins de transmissions (que l'on nommera chaînes 3D) constitués par la juxtaposition de tronçons élémentaires d'interconnexions 3D. Ces derniers se distinguent en cinq types, illustrés en Figure 0-3 :

- Les lignes du niveau de redistribution (RDL, *Redistribution Layer*) qui véhiculent le signal sur la face arrière de la puce interposeur
- Les lignes des niveaux de métallisation (BEOL, *Back End Of Line*) qui transmettent le signal sur les faces avant :
 - De l'interposeur (BEOL PiC)
 - De la puce EiC (BEOL BiC, en référence à sa technologie d'intégration : BiCMOS 55nm)
 - Du processeur
- Les vias traversant le silicium (TSV, *Through Silicon Via*) qui interconnectent les deux faces de la puce interposeur
- Les micro-Piliers (μ-Pilier) qui interconnectent les faces avant de la puce interposeur et celles des puces électriques.

La complexité du réseau d'interconnexions tridimensionnel soulève des problématiques spécifiques en termes de conception, d'intégration et de choix des chemins de transmission (routage). Chacune des structures des tronçons élémentaires d'interconnexions 3D est paramétrée par des facteurs technologiques et de conception qui leurs sont propres. Les performances de chaque chaîne 3D dépendent donc de l'intégralité des facteurs des différentes interconnexions qui la constituent. A cela s'ajoute la multiplicité des chemins de routage possibles pour véhiculer le signal entre deux points de ce réseau. Par exemple, le signal peut être transmis de la face avant à la face arrière de l'interposeur en passant par l'un des trois chemins suivants :

- La ligne BEOL PiC puis le TSV
- Le TSV puis la ligne RDL
- La ligne BEOL PiC, puis le TSV, puis la ligne RDL

Quel chemin doit être privilégié ? Quelles sont les performances de chacune de ces chaînes d'interconnexions ? Sont-elles limitantes au regard des applications visées ? Vers quelles solutions orienter le développement technologique des interconnexions 3D pour améliorer ces performances ? Voici les questions soulevées par le réseau électrique tridimensionnel de l'interposeur photonique auxquelles cette thèse s'attache à répondre.

Le **second chapitre** vise à établir les limites des performances des chaînes électriques de l'interposeur photonique en tenant compte des contraintes imposées par les procédés d'intégration actuels. Pour cela, des critères de performances sont établis pour la transmission de signaux à 100 Gbps par chaîne. Il s'agit de l'ouverture et de la largeur du diagramme de l'œil, de la fréquence de coupure à -3 dB et de l'énergie dissipée par bit transmis. Ensuite, une optimisation

individuelle de chacun des tronçons élémentaires d'interconnexions 3D est conduite par simulation électromagnétique (le calcul direct des éléments R, L, C, G du modèle électrique par un solveur électromagnétique). Cette étape identifie les paramètres de conception garantissant une adaptation de leurs impédances à 50 Ω . De plus, les intégrations « last » et « middle » du TSV développées à STMicroelectronics sont comparées pour en déduire la solution la plus adéquate.

Les chaînes électriques de l'interposeur assurant les liens entre le transmetteur, le processeur et le BGA sont spécifiées. Deux scénarios de communication clef sont identifiés et mis au centre de l'étude au cours de ces travaux :

- La communication inter-puces (D2D) entre la puce EiC et le processeur
- La communication puce-à-BGA (D2S) entre la puce EiC et le BGA

Une méthodologie basée sur la simulation électromagnétique 3D (3D-EM) de chaque interconnexion et la mise en cascade des modèles extraits est ensuite développée dans le but d'évaluer, pour chacune des chaînes :

- La distance (L_{Tmax}) de transmission transverse (dans le plan de l'interposeur) maximale satisfaisant les critères de diagramme de l'œil et de fréquence de coupure à -3 dB
- L'énergie (E_b) dissipée par bit transmis et par millimètre parcourue évaluée à cette longueur (E_b@L_{Tmax})

A l'issue de cette étude, les chemins de routages préférentiels sont identifiés pour les deux scénarios de communication clefs : il s'agit des chaînes privilégiant les lignes BEOL plutôt que les lignes RDL. Par ailleurs, elle démontre que le routage sur la surface totale de l'interposeur est impossible sans régénérer le signal. L'amélioration des performances des chaînes contribuerait à réduire les contraintes de routage en permettant aux micro-électroniciens de transmettre les signaux sur de plus longues distances sans intégrer de fonctions additionnelles pour régénérer le signal.

Dans cette optique, des modèles électriques paramétrables sont établis à partir de plans de simulations 2D pour chacun des tronçons élémentaires d'interconnexions dans le **troisième chapitre**. Ils sont définis sur des domaines de variation des paramètres technologiques et de conception des interconnexions couvrant les possibilités offertes par les procédés d'intégration actuels ainsi que des solutions de rupture jugées prometteuses. Ces modèles sont validés par comparaison à des résultats de caractérisations réalisées jusqu'à 110 GHz.

Une première application de ces modèles vise à identifier les tronçons d'interconnexion qui contribuent majoritairement aux pertes et au retard dans le réseau d'interconnexion 3D ainsi que leurs paramètres critiques. Ainsi, l'impact négligeable des μ -Pilier sur les performances du réseau 3D est mis en évidence. A l'inverse, les lignes RDL et les TSV sont identifiés comme étant les éléments les plus critiques de ce réseau. Ces deux interconnexions sont particulièrement soumises aux pertes dans le substrat de silicium. L'épaississement de leurs couches isolantes est une piste d'amélioration proposée dont l'impact sur les performances de ces interconnexions est quantifié.

Cependant, l'amélioration des performances de chaînes complètes ne peut se limiter à l'optimisation individuelle des performances de chacun des tronçons élémentaires d'interconnexions. En effet, les performances des interconnexions qui constituent une chaîne sont interdépendantes : par exemple, les pertes par insertion et par réflexions aux jonctions de deux interconnexions dépendent de leurs impédances caractéristiques respectives. Les chaînes complètes sont par conséquent modélisées et optimisées au cours du **quatrième chapitre** en se

basant sur la mise en cascade des matrices ABCD déduits des modèles des tronçons élémentaires d'interconnexion 3D préalablement établis.

L'optimisation des chaînes est d'abord conduite dans un domaine restreint répondant aux contraintes technologiques actuelles. Une amélioration de L_{Tmax} et de $E_b@L_{Tmax}$ est observée pour chacune des chaînes considérées par rapport à celles évaluées au cours du second chapitre. Les chaînes optimisées permettent d'atteindre une distance de transmission transverse jusqu'à 2,7 mm pour la communication inter-puces et 2,3 mm pour la communication puce-à-BGA, correspondant à une augmentation de L_{Tmax} de 17 % et 21 % respectivement en comparaison aux résultats obtenus à l'issue du deuxième chapitre. Ces résultats mettent en évidence l'intérêt d'une optimisation des chaînes 3D complètes. A l'issue de cette étape, la transmission par la face avant reste préférable pour les deux scénarios de communication considérés. Ces longueurs restent néanmoins inférieures aux distances maximales pouvant être visées en pratiques, justifiant l'exploration de solutions technologiques de rupture.

Dans cette optique, une seconde optimisation dans un domaine large est conduite pour chacune des chaînes. Cette seconde étape vise à proposer une feuille de route d'intégration des interconnexions 3D. L'intérêt de l'intégration du cuivre épais dans les lignes RDL, de l'amincissement du substrat conjoint à la réduction du diamètre du TSV et de l'utilisation de substrat sans perte est ainsi chiffré. Les performances des chaînes de transmission en face arrière dépassent dans ces conditions celles des chaînes en face avant. Les contraintes de routages sont alors considérablement réduites et la transmission des signaux électriques à 100 Gbps à travers l'ensemble de l'interposeur photonique devient possible en véhiculant les signaux rapides par les lignes RDL sans régénérer le signal.

Introduction générale

CHAPITRE I

Photonique et Intégration 3D : réponse aux besoins des réseaux de communications

"These little grey cells. It is up to them."

Hercule Poirot

¹ Ces petites cellules grises. C'est à leur bon vouloir.

Photonique et Intégration 3D : réponse aux besoins des réseaux de communications

CHAPITRE I9
1. INTRODUCTION12
2. INTERCONNEXIONS ELECTRIQUES ET OPTIQUES : APPLICATIONS ET LIMITES POUR LES RESEAUX DE COMMUNICATIONS
2.1. LES CENTRES DE DONNEES AU CŒUR DES RESEAUX DE COMMUNICATIONS
2.2. EVOLUTION DES BESOINS DES FUTURS SYSTEMES DE COMMUNICATION
2.3. IDENTIFICATION DES PERFORMANCES CLEFS DES CENTRES DE DONNEES
2.4. COMPARAISON DES INTERCONNEXIONS OPTIQUES ET ELECTRIQUES
3. LE TRANSMETTEUR ELECTRO-OPTIQUE
3.1. ARCHITECTURE ET FONCTIONS CLEFS
3.2. LES SUBSTRATS D'INTEGRATION DES FONCTIONS OPTIQUES
3.3. MODE D'INTEGRATIONS DE LA FONCTION TRANSMETTEUR
4. CO-ASSEMBLAGE DU TRANSMETTEUR ELECTRO-OPTIQUE ET DU PROCESSEUR
4.1. EVOLUTION DE LA LOCALISATION DU TRANSMETTEUR DANS LES CENTRES
4.2. INTERCONNEXION PAR CABLAGES FILAIRES
4.3. L'ASSEMBLAGE FLIP-CHIP
5. Le reseau d'interconnexions electrique 3D de l'interposeur photonique46
5.1. Les niveaux metalliques en face avant (BEOL)
5.2. LES LIGNES DU NIVEAU DE REDISTRIBUTION EN FACE ARRIERE (RDL)
5.3. LES VIA TRAVERSANT LE SILICIUM (TSV)
5.4. LES MICRO-PILIERS (µ-PILIER)
6. CONCLUSION
6.1. PROBLEMATIQUES ABORDEES
6.2. Methodologie de travail

1. INTRODUCTION

Dans ce chapitre, le contexte au sein duquel s'inscrit ce projet de thèse et les besoins qui le motivent sont explicités. De plus, les notions techniques concernant les procédés d'intégrations, les interconnexions 3D et les fonctions photoniques intégrées sont définies.

Les applications centres de données (*data center*) sont présentées dans la première partie avec leurs performances clefs : la consommation énergétique et le débit de transmission. Les limitations des réseaux d'interconnexions électriques pour répondre seules aux besoins des futures applications sont mises en évidence. La transmission des signaux par voie optique se présente alors comme une technique complémentaire appropriée. Ainsi, l'association de liens électriques courts et de liens optiques longs au sein d'un même dispositif est proposée.

La viabilité d'une telle solution repose sur l'utilisation d'un transmetteur électro-optique présenté dans la seconde partie. Les principaux modules nécessaires à son fonctionnement sont détaillés. De plus, la feuille de route de son intégration dans les centres de données est exposée. La nécessité d'intégrer la fonction transmetteur à l'intérieur du boîtier du processeur pour les applications au-delà de 10 Tbps est ainsi démontrée.

La troisième partie propose une comparaison des solutions technologiques permettant d'atteindre cet objectif. Elle aboutit à l'identification d'une solution d'intégration inédite susceptible de répondre aux besoins des futurs centres de données : l'interposeur photonique.

La définition du réseau tridimensionnel d'interconnexions électriques de l'interposeur photonique est l'objet de la quatrième partie. En particulier, les paramètres technologiques standards de chacune de ces interconnexions, telles que développées à STMicroelectronics, sont résumés.

Enfin, les problématiques soulevées par l'optimisation des performances électriques des chaînes d'interconnexions 3D et la méthodologie mise en place pour y répondre sont explicitées.

2. INTERCONNEXIONS ELECTRIQUES ET OPTIQUES : APPLICATIONS ET LIMITES POUR LES RESEAUX DE TELECOMMUNICATIONS

Les centres de données, ou *data center*, et leurs fonctions au sein des réseaux de télécommunications sont définis. Les performances requises sont ensuite confrontées aux avantages et limitations intrinsèques des transmissions optiques et électriques. Les conclusions tirées de cette étude conduisent au développement d'une solution duale. Celle-ci combine à la fois les liens électriques et optiques pour les communications courtes et longues distances respectivement.

2.1. LES CENTRES DE DONNEES AU CŒUR DES RESEAUX DE COMMUNICATIONS

Un réseau de communication est un ensemble de ressources matérielles et logicielles au sein duquel s'opèrent des échanges d'information entre des sources et des récepteurs à travers des liaisons. Les réseaux de communication se distinguent par de nombreux aspects :

- Leurs applications
- Leurs portées géographiques
- La quantité d'entités qu'ils englobent
- Leurs architectures
- Leurs topologies
- Les types de connecteurs employés
- La nature de l'information partagée.

Un réseau de communication peut par conséquent aussi bien être le réseau télévisuel français, l'internet ou encore le service postal d'un pays. Il est possible d'identifier au sein de ce concept très général le réseau se limitant aux échanges numériques. Dans ce cas, le partage de données s'opère entre des entités électroniques telles que des processeurs, des routeurs et des espaces de stockage.

Le centre de données est la plateforme physique qui centralise les installations informatiques d'un ou plusieurs réseaux de communications et stocke numériquement de grandes quantités de données. Pour cela, il regroupe de nombreuses fonctions électroniques dont :

- Des commutateurs
- Des routeurs
- Des processeurs
- Des mémoires
- Des systèmes de protection informatique.

Aujourd'hui, la majorité des entreprises de taille moyenne et l'ensemble des grandes entreprises recourent à l'utilisation d'un ou plusieurs centres de données publiques ou privés. Parmi les utilisateurs notables, Google exploitait en 2014 treize centres de données répartis dans le monde et regroupant au total 900.000 serveurs.



Figure I-1 : Centre de données de Google à Council Buffs (Iowa) [1]

En pratique, les centres de données sont constitués de nombreuses structures encapsulées les unes dans les autres comme le présente la Figure I-2. Un centre de données est formé d'une juxtaposition de baies (ou *rack* en anglais). Ces baies regroupent chacune plusieurs cartes. Ces dernières servent de support aux substrats. Enfin, nous trouvons sur ces substrats les puces traitant l'information, tels que les mémoires ou les processeurs.



Figure I-2 : Arborescence des communications dans les centres de données

Il est possible d'identifier dans cette architecture plusieurs échelles de distances parcourues par les signaux au cours de la communication. Ainsi, si l'information peut être véhiculée sur des dizaines de kilomètres depuis l'opérateur jusqu'au centre de données, la longueur de transmission à l'échelle d'un substrat n'excède pas deux centimètres.

2.2. EVOLUTION DES BESOINS DES FUTURS SYSTEMES DE COMMUNICATION

En 2013, toutes les minutes 1,3 millions de vidéos étaient visualisées sur YouTube et 2 millions de recherches étaient réalisées sur Google. Depuis, le nombre d'utilisateurs de réseaux de télécommunications et d'objets connectés est en forte augmentation. Ces sociétés ont donc été davantage sollicitées pour atteindre 2,8 millions de vidéos et 2,4 millions de recherches en 2016. Il en va de même pour les ressources nécessaires au stockage et au partage de l'information.

L'accroissement estimé de la quantité de données numériques transitant dans le monde est présenté en

Figure I-3. En 2015, 4,7 Zettabytes (ZB) de données ont été échangés. On estime que ce chiffre s'élèvera à 15,3 ZB en 2020 en suivant une hausse moyenne annuelle de 27 % [2]. L'augmentation du transfert global de données s'accompagne d'une utilisation croissante du « *cloud computing* » (ou « informatique en nuage »). En passant par le *cloud*, l'opérateur accède via internet à l'information stockée à distance sur un réseau de centres de donnés publics. Le *cloud* s'oppose donc aux centres de donnés dit « isolés » dédiés à certains utilisateurs et à des fonctions spécifiques. Les échanges impliquant des centres de données isolés représentaient

moins de 20 % du trafic global en 2015. On estime que la centralisation des transmissions de données dans le *cloud* se poursuivra toujours en 2020.



Figure I-3 : Evolution prédictive du trafic mondial d'information dans les réseaux de communication [2]

L'utilisation prédominante du *cloud* devant le centre de donnés isolés est avérée. Cependant, une proportion largement majoritaire du trafic global s'opère à l'intérieur même des centres de données, qu'ils soient isolés ou utilisés à travers le *cloud*, comme le montre la Figure I-4. En 2014, les communications intra-centres de données représentaient 2,6 ZB contre 0,6 ZB pour les communications centre de données à utilisateur et 0,2 ZB pour les échanges entre les centres.



Figure I-4 : Provenances et destinations des échanges de données en 2014 [2]

L'amélioration des performances (débit, consommation...) des réseaux de communications internes aux centres de données est cruciale pour répondre à l'augmentation constante des besoins des utilisateurs. Afin d'établir des solutions performantes de distribution de l'information dans les centres, une analyse de leurs critères de performances clefs est proposée dans la partie suivante.

2.3. Identification des performances clefs des centres de donnees

2.3.1. Robustesse et securite

Pour garantir la disponibilité des données lors d'opérations critiques, une attention particulière est portée à l'intégrité physique et virtuelle des centres [3]. Cela inclut l'emploi :

- De systèmes de sécurité (ex : pare-feu) pour protéger le réseau contre les failles informatiques
- De systèmes de détection d'intrusion
- D'architectures [4] fiables
- De protocoles d'échange robustes [5].

Enfin, l'utilisation de composants durables et rigoureusement qualifiés assure la sureté physique de l'infrastructure. Les risques de disfonctionnement et les interventions de maintenances nécessaires sont ainsi limités.

2.3.2. FACTEURS ECOLOGIQUES

De forts enjeux environnementaux sont liés à la consommation énergétique des centres de données dont l'énergie est majoritairement dissipée par les serveurs et les systèmes de refroidissement [6]. Par conséquent, l'impact écologique des centres peut être réduit par :

- Une gestion thermique performante [7]
- L'utilisation d'algorithmes optimisés [8]
- La conception de composants à faible dissipation énergétique
- La densification des circuits intégrés.

2.3.3. FACTEURS ECONOMIQUES

Une solution aussi performante soit-elle est rarement mise en application si elle n'est pas rentable. Dans le cas des centres de données, cela ne se résume pas au coût de développement et de fabrication des composants électroniques, étroitement liés à :

- La disponibilité des flots de conception et de fabrication
- La complexité des circuits
- La densité d'intégration.

Le coût de fonctionnement des centres incluant leur alimentation et leur maintenance ne doit pas non plus être négligé [9].

2.3.4. CAPACITE DE STOCKAGE

L'augmentation continue de la quantité de données produites et échangées dans le monde contraint les centres de données à augmenter leurs capacités de stockage. Pour cela, plusieurs solutions sont considérées. En premier lieu, le développement de cellules mémoires aux capacités accrues. La fabrication de tels dispositifs est rendue possible au prix de longs et couteux développements conceptuels et technologiques [10]. Une approche plus modulaire consiste à utiliser des architectures permettant d'ajouter aisément des ressources de calcul et de mémoire [11]. Enfin la dernière possibilité consiste à accroître le nombre de centres de données. La mise en application de ces deux dernières solutions est limitée par :

- La surface occupée
- La puissance d'alimentation requise
- L'investissement économique qu'elles impliquent.

2.3.5. VITESSE DE TRANSMISSION

Outre la quantité d'information accumulée, la vitesse des échanges dans les centres de données est une composante déterminante des performances globales du réseau de communication. Cette propriété est abordée selon deux aspects.

Tout d'abord, la latence correspondant au temps nécessaire au signal pour être véhiculé par une liaison de la source au récepteur [12]. Ce temps de transit à travers la liaison est proportionnel à la longueur de cette dernière pour des caractéristiques de matériaux et du signal fixées. Afin de minimiser le temps de latence, une première solution consiste donc à rapprocher les sources et les récepteurs. Cela implique d'augmenter la densité d'intégration des circuits. Une seconde solution vise à maximiser la vitesse de transmission. Pour cela, il convient de minimiser :

- La permittivité du matériau véhiculant la lumière pour une liaison optique
- Les effets résistifs, inductifs et capacitifs pour une liaison métallique.

Le débit de transmission est un second aspect étroitement lié à la vitesse de communication. Il correspond à la quantité de bits transférés par seconde (bps). Cette grandeur est standardisée suivant la norme IEEE 802.3 pour le protocole Ethernet utilisé dans la large majorité des centres de données [13]. Les normes IEEE sont établies afin de répondre aux besoins des télécommunications en considérant les opportunités techniques disponibles. Par conséquent, il s'agit d'indicateurs de choix de l'évolution des débits de transmission des réseaux de communications.

Comme illustré sur la Figure I-5, le standard n'adressait que des transmissions de 10 Mbps en 1992. Depuis, les débits de transmission ont considérablement augmenté [14]. La norme IEEE 802.3bq concernant les transmissions Ethernet à 100 Gbps est entrée en vigueur en 2010. Les discussions sont déjà ouvertes pour définir les prochains standards qui adresseront les communications à 400 Gbps et 1 Tbps [15].

La tendance observée sur l'évolution des débits déjà sujets à des normes Ethernet conduit à envisager une standardisation de la communication à 10 Tbps aux alentours de 2024.



Figure I-5 : Historique (bleu) et prédictions (rouge) des débits adressés par les normes Ethernet IEEE [14]

2.3.6. Synthese : performances clefs des composants des centres de donnees

Cinq propriétés des composants utilisés dans les centres de données susceptibles de limiter leurs performances sont identifiées. Elles sont listées ci-dessous de manière non-hiérarchisée :

- La densité d'intégration
- La bande passante
- La fiabilité
- La consommation énergétique
- Le coût de mise en œuvre.

La capacité des centres à répondre aux futurs besoins des réseaux de communications est étroitement liée à l'optimisation des propriétés de ses composants. Outre les éléments actifs, cette exigence concerne les composants passifs, notamment les interconnexions par lesquelles transite l'information.

On distingue deux supports de transmission applicables dans le réseau interne des centres de données : les liens électriques et les liens optiques. La partie suivante est dédiée à la comparaison de ces deux supports de transmission. Pour cela, leurs avantages et inconvénients sont comparés pour chacune des performances clefs des centres.

2.4. Comparaison des interconnexions optiques et electriques

La transmission d'un signal électrique s'effectue à travers une ligne de transmission constituée de conducteurs métalliques placés aux potentiels du signal et de la masse. L'information est portée

par un champ électromagnétique dont le spectre fréquentiel est inférieur à celui de la lumière visible. Cela inclut les radiofréquences appartenant à la bande [3 kHz ; 300 GHz] et les térahertz sur la bande [300 GHz ; 3 THz].

La transmission d'information par des signaux électriques véhiculés sur des guides métalliques s'est démocratisée depuis la création du télégraphe par Edward Davy en 1838, ce qui en fait une solution historique. Son utilisation s'est généralisée à l'ensemble des systèmes de communication, de stockage et de traitement de données. A présent, l'émergence des systèmes optiques performants tend à concurrencer de plus en plus les liens métalliques pour les applications haut-débit [16].

Dans le cas d'une transmission optique, l'information module une onde lumineuse dont la longueur d'onde standard varie entre 1300 nm et 1550 nm. Cette onde joue le rôle de porteuse électromagnétique de l'information. Elle est véhiculée dans un guide constitué d'un cœur transparent entouré d'une gaine d'indice optique plus faible. Le rapport d'indice optique entre la gaine et le cœur est choisi afin que le principe de réflexion totale soit respecté [17]. De cette façon, la lumière est confinée dans le cœur au cours de sa propagation.

2.4.1. Densite d'integration, integrite du signal et durabilite

Les guides électriques ont pour principal avantage de proposer une densité d'intégration plus forte que les liens optiques. En effet, si la densification des circuits électroniques intégrés tend à ralentir [18], la conjecture énoncée par Gordon Moore [19] a été néanmoins vérifiée pendant plusieurs décennies. Les techniques de lithographie actuelles permettent d'intégrer des interconnexions avec des largeurs de l'ordre de la dizaine de nanomètres [20]. Concernant les guides optiques, les dimensions des exemplaires les plus compacts se comptent en centaines de nanomètres [21].

En dépit d'une compacité plus faible, l'emploi de guides d'ondes optiques permet de garantir une excellente intégrité du signal. En effet, les interconnexions électriques sont à la fois sources et victimes d'interférences électromagnétiques (IEM) [22]. Le signal lumineux, lui, est complètement confiné dans le guide optique. L'impact de ces perturbations sur sa propagation est par conséquent négligeable [23].

Par ailleurs, les liens optiques sont plus durables que leurs homologues métalliques [24]. Ils présentent ainsi :

- Une forte résistance mécanique
- Une faible sensibilité thermique
- Une immunité aux phénomènes de corrosion
- Une immunité à l'électromigration.

Le Tableau I-1 résume les points forts et faibles des liens électriques et optiques concernant la densité d'intégration, l'immunité aux perturbations électromagnétiques et la durabilité.

Support de transmission	Lien électrique	Lien optique
Densité d'intégration	\checkmark	*
Intégrité du signal	×	\checkmark
Durabilité	*	\checkmark

Tableau I-1 : Comparaison qualitative des performances des liens électriques et optiques

Les avantages apportés en termes d'atténuation des lignes, de consommation énergétique et de coût de fabrication sont davantage sujets à discussion. Ils dépendent en particulier des longueurs de transmission et des débits adressés. Ces trois aspects sont développés séparément dans les parties suivantes.

2.4.2. Attenuation en ligne

L'atténuation d'un signal véhiculé par un lien correspond au rapport entre les puissances de ce signal en sortie et en entrée de ce lien. Dans le cas d'un signal électrique, les mécanismes à l'origine de cette atténuation sont :

- Les pertes résistives [25]
- Les pertes diélectriques [26]
- Les rayonnements [27]
- Les pertes aux discontinuités [28].

Ces phénomènes sont davantage impactants à mesure que la fréquence d'opération augmente.

Pour une transmission optique, l'atténuation du signal lumineux résulte :

- D'absorption de photons par des impuretés dans le guide
- De diffusions dues à une variation locale de l'indice du cœur
- De défaut de confinement du signal dans le cœur, notamment au niveau de jonctions et de courbures
- De dispersions chromatiques et intermodales [17].

A la différence des mécanismes de pertes électriques, ces phénomènes sont faiblement impactés par la fréquence du signal modulant. L'augmentation de l'atténuation avec le débit de transmission est donc plus tardive dans les liens optiques que dans les liens électriques.

D'une manière générale, l'intérêt des interconnexions optiques en comparaison aux liens électriques en termes d'atténuation croît à mesure que la distance ou le débit de transmission augmente.
2.4.3. CONSOMMATION ENERGETIQUE

La consommation énergétique correspond à la puissance nécessaire pour transmettre un bit de donnée et est mesurée en femtojoule par bit transmis (fJ/b). Cela inclut l'énergie nécessaire au fonctionnement des blocs récepteurs et émetteurs et l'énergie dissipée dans les liens.

Pour une transmission électrique, une proportion non négligeable de l'énergie fournie au système est dissipée par les phénomènes de pertes [29] ayant plusieurs origines, les principales étant la conduction dans le milieu et les désadaptations d'impédance. Néanmoins, le débit de transmission des systèmes numériques actuels est suffisamment important pour considérer la puissance dissipée lors des commutations périodiques du niveau logique comme prédominante. Cette puissance est proportionnelle à la longueur et à la fréquence de transmission [30].

A l'inverse, les signaux lumineux ne sont soumis qu'à une atténuation et à des perturbations électromagnétiques faibles. L'énergie nécessaire au fonctionnement d'un lien optique est donc essentiellement consommée par les fonctions actives assurant l'émission et la réception du signal [31]. On estime ainsi que la transmission d'un signal à 1 Gbps à travers un lien optique nécessite moins d'énergie pour des distances supérieures à 100 m : les pertes dans les liens métalliques ne pouvant alors être négligées devant la consommation des sources optiques.

Comme pour l'atténuation, la consommation énergétique dans les liens optiques est plus avantageuse par rapport aux liens électriques à mesure que la distance ou le débit de transmission augmente.

2.4.4. COUT DE FABRICATION

L'utilisation de cuivre s'est généralisée pour la fabrication des conducteurs électriques des interconnexions, qu'ils s'agissent de câbles coaxiaux ou de guides d'ondes intégrés à l'échelle micrométrique. Ce matériau est plus cher que le silicium et le plastique utilisés pour la fabrication des guides optiques. Par conséquent, les liens optiques sont plus économiques.

Ce constat, vérifié dans le cas de liaisons passives, doit être nuancé dans le cas de liens actifs. Ainsi, pour des transmissions courtes de l'ordre du mètre, le coût de fabrication du lien en cuivre est négligeable devant celui des fonctions optiques actives. Dans ces conditions, la communication électrique est plus avantageuse.

A mesure que la distance de transmission augmente, les liens optiques, même actifs, deviennent moins coûteux que les liens métalliques. On estime actuellement la longueur limite à environ 3 m [23]. Cette longueur seuil est amenée à diminuer à mesure que les débits de transmission et les volumes de production des interconnexions optiques augmentent.

2.4.5. Conclusion : domaines d'interet des liaisons optiques et electriques

A partir des conclusions de l'analyse précédente, les domaines d'intérêt de chacun des types de communication en fonction du débit et de la distance de transmission est déduit. Ces domaines sont illustrés en Figure I-6.

Les distances de transmission sont mises en correspondance avec les échelles de communication précédemment évoquées en Figure I-2. A mesure que la longueur de transmission augmente ou que des débits plus importants sont véhiculés, l'utilisation de liens optiques au lieu

de liens électriques est de plus en plus justifiée. La limite empirique de 100 Gigabits par seconde mètre (Gbps.m) séparant ces deux domaines a été jusqu'à maintenant vérifiée [32].



Figure I-6 : Domaines d'intérêt des interconnexions électriques et optiques [32]

Ce constat oriente le routage déployé dans les centres de données vers une solution duale combinant à la fois l'utilisation de liens optiques et électriques. Pour assurer un fonctionnement optimisé, une proportion croissante du réseau doit être dédiée à la transmission optique à mesure que le débit véhiculé augmente.

Pour les débits de 100 Gbps, les liens électriques transmettent le signal entre les cartes d'une même baie sur des longueurs n'excédant pas le mètre. L'information étant véhiculée entre l'opérateur et les différentes baies par voies optiques. Pour les débits de transmission plus importants, les entrées et sorties (I/O) optiques doivent davantage se rapprocher des modules récepteurs tels que les processeurs.

Une spécification de la longueur maximale des liens métalliques transmettant les débits de 10 Tbps découle de cette analyse. Ainsi, dans le cadre de cette thèse, l'information devra être véhiculée par voies optiques du monde extérieur jusqu'au substrat. Elle sera ensuite transmise via des liens électriques jusqu'au processeur sur une longueur n'excédant pas le centimètre.

La combinaison de liens optique et électrique nécessite l'emploie d'une interface pour assurer la traduction du signal entre les deux modes de communication. Cette fonction est attribuée au transmetteur électro-optique dont un aperçu est proposé dans la partie suivante.

3. LE TRANSMETTEUR ELECTRO-OPTIQUE

Le transmetteur électro-optique réalise l'interface entre les liens optiques et électriques en convertissant le signal électrique en signal optique et inversement. Cette partie présente une vue d'ensemble de ses composants clefs ainsi que de ses procédés d'intégration.

3.1. ARCHITECTURE ET FONCTIONS CLEFS

Le transmetteur électro-optique regroupe à la fois des composants optiques et électriques pour assurer la réception du signal incident, sa conversion et sa réémission. On distingue deux types de fonctionnement :

- Le sens émetteur pour lequel un signal électrique incident est converti en signal lumineux et retransmis dans un guide d'onde optique
- Le sens récepteur pour lequel un signal lumineux est réceptionné, converti en signal électrique, amplifié et retransmis dans des guides métalliques.

Ces deux voies de communication se distinguent à la fois sur le plan fonctionnel et sur le plan conceptuel. Elles sollicitent chacune une chaîne spécifique de composants actifs. La Figure I-7 présente l'architecture fonctionnelle des chaînes d'émission et de réception d'un transmetteur électro-optique :



Figure I-7 : Schémas fonctionnels des chaînes d'émission et de réception d'un transmetteur électro-optique

La partie suivante a pour objectif de détailler chacune des fonctions optiques et électriques constituant ces chaînes.

3.1.1. LA CHAINE D'EMISSION

Le bloc émetteur réuni un pilote d'entrée, une source LASER et un modulateur électrooptique.

3.1.1.1. Le pilote d'entrée

Le pilote d'entrée est le composant à l'intermédiaire entre le port d'entrée radiofréquence de l'émetteur et le modulateur optique. Sa première fonction consiste à réguler le signal afin d'optimiser le fonctionnement du modulateur électro-optique [33]. De plus, le pilote limite les pertes par réflexion du signal radiofréquence incident.

Dans certain cas, ce composant réalise aussi la fonction de préaccentuation du signal. Cette opération consiste à amplifier le signal dans les bandes de fréquences susceptibles d'être atténuées par les autres composants du système [34]. Elle vise ainsi à améliorer le rapport signal sur bruit de la chaîne.

3.1.1.2. La source LASER

La fonction de la source LASER est d'émettre un signal lumineux périodique. La longueur d'onde du signal émis appartient à la bande C ($\lambda \in [1300; 1550 \text{ nm}]$) des standards de communication. Ce signal optique est destiné à porter l'information du signal électrique à transmettre après avoir été modulé par ce dernier. En pratique, cette fonction est attribuée à une diode LASER qui convertit une énergie électrique incidente en énergie lumineuse.

La structure d'une diode LASER inclut un matériau intrinsèque non-dopé formant une zone dite « active » comme illustré en Figure I-8. Cette dernière sépare deux semi-conducteurs :

- L'un de type n chargé négativement avec un excès d'électrons libres
- Le second de type p présentant des emplacements d'électrons vacants (trous).



Figure I-8 : Principe de fonctionnement d'une diode LASER à jonction PiN

En connectant l'électrode positive d'une source de tension au matériau de type P et son électrode négative à la zone dopée N, la jonction PiN ainsi créée se polarise dans le sens direct. Dans le cas où la différence de potentielle appliquée dépasse une valeur seuil, les électrons et les trous peuvent franchir la barrière de potentiel de la jonction et ainsi diffuser à nouveau entre les zones n et p. Les porteurs de charges se mettent alors en mouvement au sein de ce courant de diffusion.

Lors de ces mouvements de diffusion contraire des porteurs la recombinaison spontanée des trous avec les électrons se traduit par un dégagement d'énergie. La quantité et la forme sous laquelle cette énergie est relâchée lors des recombinaisons dépend de la structure de la bande interdite de la zone active. Dans le cas d'une structure de bande directe, l'énergie est libérée sous forme radiative et ce rayonnement peut se situer dans le spectre de la lumière, théoriquement du proche infrarouge jusqu'aux rayonnements UV [35].

Les photons ainsi émis dans la jonction stimulent d'autres recombinaisons de paires électronstrous. Chaque recombinaison ainsi stimulée génère elle-même deux nouveaux photons se déplaçant en phase et parallèlement à la jonction. Les flux lumineux ainsi générés sont qualifiés de cohérents : ils se superposent pour former un unique rayonnement plus énergétique.

La structure est complétée par l'ajout d'un miroir réflecteur d'un côté de la jonction et d'un miroir semi-réflecteur sur la face opposée de cette dernière. Cette configuration favorise de nouvelles recombinaisons stimulées, la génération davantage de photons cohérents et l'amplification du rayonnement avant sa libération. Le gain optique, correspondant à l'intensité lumineuse émise pour une énergie électrique fournie, est ainsi amélioré.

3.1.1.3. Le modulateur électro-optique

Un guide construit dans un matériau électro-optique voit son indice optique impacté par le champ électrique qui l'environne. Cette propriété est exploitée par le modulateur électro-optique pour réaliser le codage de l'information électrique en signal lumineux. En pratique, cela consiste à moduler en phase ou en amplitude le signal lumineux porteur par le signal électrique à transmettre. Deux types de modulateurs sont communément déployés dans les transmetteurs : les modulateurs Mach-Zehnder (MZM) et les modulateurs optiques à anneaux (MOA).

Dans le cas d'une modulation utilisant la structure d'interféromètre de Mach-Zehnder, le signal optique est divisé en deux bras optiques, comme illustré sur la Figure I-9. Le principe de fonctionnement consiste à créer un déphasage $\Delta \Phi$ entre les deux signaux lumineux résultant.

Pour cela, un champ électrique est généré par l'application du signal électrique modulant aux bornes des électrodes qui entourent l'un des bras du guide. Une modulation de phase du signal qu'il véhicule est ainsi obtenue en bénéficiant de la propriété électro-optique de son cœur.

En recombinant les deux signaux optiques déphasés l'un par rapport à l'autre, des interférences constructives ou destructives se forment. Cette étape aboutie à la modulation d'intensité du signal lumineux [36].

Ce type de modulateur propose une grande vitesse de modulation, un large spectre d'opération et une bonne tolérance thermique. En contrepartie, leur encombrement est important et leur efficacité de modulation est modérée [31]. Leur utilisation est particulièrement adaptée à l'émission sur des liaisons de longues distances.



Figure I-9 : Principe de fonctionnement du modulateur de Mach-Zehnder par déphasage sur un seul bras ($\Delta \Phi$ = déphasage du signal optique)

La structure la plus simple d'un MOA est formée d'un guide d'onde rectiligne dans lequel circule le signal optique à la fréquence porteuse et d'un guide circulaire placé à proximité, comme illustré en Figure I-10. Le principe de fonctionnement repose sur la formation d'un phénomène de couplage entre les deux guides.

Pour cela, l'indice optique n_{eff} du cœur de l'anneau est modifié par effet électro-optique. Le couplage se produit lorsque la longueur d'onde du signal porteur est égale à la longueur d'onde de résonnance λ_r de l'anneau (1). Cette dernière dépend de l'indice optique, et par conséquent, de la tension U_m appliquée aux bornes des électrodes confinant l'anneau [37].

Le signal ainsi couplé est déphasé après sa transmission dans l'anneau lorsqu'il est à nouveau véhiculé dans le guide rectiligne (2). L'onde transmise résulte de la recombinaison des ondes originelle et déphasée (3) aboutissant à une modulation d'amplitude du signal lumineux.

Ces structures très compactes et rapides consomment par ailleurs moins d'énergie que les MZM. Cependant, leur sensibilité thermique est plus importante et leur spectre d'opération est plus restreint [31].



Figure I-10 : Principe de fonctionnement d'un modulateur à anneau (U_m = amplitude du signal modulant, λ_p = longueur d'onde de la porteuse, n_{eff} = indice optique effectif de l'anneau, λ_r = longueur d'onde de résonnance, $\Delta \Phi$ = déphasage du signal optique)

3.1.2. LA CHAINE DE RECEPTION

Le bloc récepteur est constitué d'un photodétecteur, d'une chaîne d'amplification et d'un amplificateur séparateur de sortie.

3.1.2.1. Le photodétecteur

Le photodétecteur convertit le signal lumineux reçu en signal électrique. Il s'agit généralement d'une photodiode PiN [38]. Sa structure est proche de la photodiode LASER présentée précédemment en Figure I-8. Néanmoins, son but comme son fonctionnement sont à l'opposé de celui de la source LASER.

Le principe de détection est basé sur l'effet photoélectrique : l'apport énergétique d'un photon incident sur la jonction libère un électron de sa liaison de valence, générant ainsi un photo-courant. Une photodiode est caractérisée par sa responsivité, l'intensité du courant produit par Watt de lumière incidente, et l'intensité du courant généré dans l'obscurité. La sensibilité du photodétecteur est optimisée en maximisant sa responsivité et en minimisant son courant d'obscurité. La responsivité, le courant d'obscurité et la réponse spectrale de la photodiode dépendent du semi-conducteur dans lequel est formée la jonction [39].

Des photodiodes en silicium ou en germanium [40] sont intégrées directement dans le substrat de silicium pour détecter des signaux lumineux de faibles intensités, ce qui engendre un faible coût de fabrication. Pour le traitement de signaux lumineux dans les gammes de longueur d'onde des standards de télécommunication, les matériaux semi-conducteurs III-V tels que l'arséniure de gallium-indium [41] peuvent être privilégiés. Ces derniers présentent une meilleure responsivité dans cette partie du spectre et leur courant d'obscurité est plus faible.

3.1.2.2. La chaîne d'amplification

L'intensité du photo-courant généré par la photodiode varie entre le picoampère (pA) et le microampère (μ A). Il doit être converti en tension et amplifié sans pour autant que le temps de réponse du détecteur soit impacté. Afin d'augmenter le rapport signal sur bruit de la chaîne de réception et ainsi améliorer sa sensibilité, la fonction d'amplification est répartie sur plusieurs composants. Cette chaîne est constituée d'un amplificateur de transimpédance en entrée suivi de plusieurs amplificateurs principaux.

L'amplificateur de transimpédance vise à :

- Convertir le courant de jonction de la photodiode en tension
- Amplifier la tension par un gain de transimpédance
- Garantir un temps de réponse minimal.

Afin de mieux comprendre l'intérêt d'un tel élément, considérons le cas simpliste où le photodétecteur serait simplement connecté à une résistance de charge R_L pour convertir le photocourant en tension. La constante de temps correspond alors au produit de la résistance de charge et de la capacité de sortie du photodétecteur. Le gain de transimpédance est quant à lui équivalent à la résistance R_L . Dans ce cas, deux possibilités sont envisageables :

- Un gain et une constante de temps faibles en choisissant une faible valeur de RL
- Un gain et une constante de temps élevés en choisissant une grande valeur de R_L.

Aucune de ces deux solutions n'est tout à fait satisfaisante. En d'autres termes, l'intérêt principal de ce premier étage d'amplification est de s'affranchir du compromis entre gain de conversion et bande passante [42].

L'amplificateur de transimpédance doit donc présenter une large bande passante et une impédance d'entrée élevée. De plus, il doit générer un minimum de bruit pour ne pas détériorer la qualité du signal. Un exemple d'architecture d'amplificateur de transimpédance est formé de deux étages d'amplification comme illustré en Figure I-11.

Un premier étage constitué de l'amplificateur opérationnel A1, de la résistance R_f et de la capacité C_f apporte un gain en tension et fixe la fréquence de coupure du système. L'amplification est complétée par un montage non-inverseur formé par l'amplificateur opérationnel A2 et les résistances R_1 et R_2 . L'intérêt de cette structure réside dans l'utilisation de ce second étage pour fournir un gain supplémentaire sans impacter la fréquence de coupure de l'ensemble.



Figure I-11 : Exemple d'amplificateur à transimpédance

3.1.2.3. L'amplificateur séparateur de sortie

L'utilisation d'un amplificateur de sortie est nécessaire pour minimiser les pertes par insertion du signal électrique sortant de la chaîne d'amplification et entrant dans les lignes de transmission. Cet élément présente une impédance de sortie adaptée aux interconnexions qui le suivent. Par ailleurs, sa constante de temps est minimisée afin de ne pas limiter les performances du bloc récepteur.

Le transmetteur regroupe diverses fonctions actives à la fois électriques (amplificateurs et pilotes d'entrée) et optiques (source LASER, modulateur et photodétecteurs). L'intégration de ces éléments indissociables représente un défi notable en comparaison aux chaines purement électriques dont les flots de fabrication sont bien connus des micro-électroniciens. La partie suivante se focalise sur les modes de réalisation développés pour fabriquer les fonctions optiques des transmetteurs électro-optiques.

3.2. LES SUBSTRATS D'INTEGRATION DES FONCTIONS OPTIQUES

Plusieurs technologies de fabrication visant à miniaturiser les fonctions optiques ont été développées et sont aujourd'hui suffisamment matures pour faire l'objet d'industrialisation. Les techniques d'intégration de composants optiques les plus prometteuses incluent :

- Les substrats en lithium niobate (LiNbO3) [43]
- Les polymères [44]
- Le verre [45]
- Les matériaux III-V
- Le silicium.

Ces deux dernières solutions ont subi un essor particulièrement important au cours des trente dernières années. Ce constat justifie l'intérêt particulier qui leur est porté dans les parties suivantes.

3.2.1. LA PHOTONIQUE SUR SILICIUM

Dans le cas de la photonique sur silicium, la lumière est transmise par le biais du silicium confiné par une gaine en oxyde.

L'utilisation du silicium comme substrat rend cette technologie fortement compatible avec les procédés de fabrication CMOS. Ces derniers sont largement répandus dans le domaine de la microélectronique. Ce constat est loin d'être anodin puisqu'il permet de profiter du fort volume de production des usines CMOS existantes. Le coût de fabrication des composants optiques est par conséquent réduit et la co-intégration des fonctions électriques et photoniques est facilitée. Cette dernière propriété est essentielle à la miniaturisation du transmetteur. Enfin, les circuits photoniques ainsi intégrés sont compatibles avec l'utilisation des boîtiers BGA traditionnellement utilisés pour les circuits CMOS. Ce n'est pas le cas des circuits sur substrat III-V, trop fragiles et qui requièrent des boîtiers plus coûteux.

Les propriétés optiques du silicium et de son oxyde sont aussi remarquables. Le silicium est transparent aux longueurs d'ondes correspondant aux standards des télécommunications. De plus, la forte différence d'indice optique entre le cœur de silicium et sa gaine en oxyde garantit le bon confinement des signaux lumineux dans le guide. Cette propriété permet d'envisager des structures optiques performantes et compactes [46] en réduisant la taille des guides et en augmentant leur courbure. En particulier, l'intégration de résonateurs en anneaux de faible rayon, et par conséquent à fortes sélectivités, est rendue possible. Ces composants sont employés pour la conception de multiplexeurs à division de longueur d'onde performants [47]. Enfin, l'indice optique du silicium présente une forte sensibilité à la température. Cet inconvénient est en réalité exploité afin de contrôler avec précision la fréquence de résonnance des modulateurs par le biais d'électrodes thermiques [48]. Ce mode de contrôle compense les effets de variabilité du diamètre des guides inhérent aux procédés de fabrication et pouvant impacter fortement la fréquence de résonance de l'anneau.

La photonique sur silicium est indéniablement une technologie prometteuse pour l'intégration à grand volume et à coût compétitif des fonctions optiques. Cependant, elle ne se suffit pas à elle seule. Le faible effet électro-optique du silicium [49] ne permet pas d'envisager l'intégration de modulateurs performants en silicium. De plus, sa structure de bande interdite indirecte rend impossible l'intégration de source LASER. Enfin, les photodétecteurs à zone active en silicium ne présentent pas de bande-passante suffisamment étendue pour les applications visées par le transmetteur électro-optique.

Ces limitations peuvent être surmontées en incluant des matériaux compatibles au flot de fabrication classique des puces CMOS sur silicium, tel que le germanium (Ge) ou des matériaux III-V comme l'arséniure de gallium (GaAs) ou le phosphure d'indium (InP). L'intégration de ces matériaux favorise le développement de transistors rapides [50], adéquats aux applications visées par le transmetteur, puisqu'ils présentent une mobilité électronique plus forte que celle du silicium. De plus, ils étendent le potentiel de fabrication de fonctions optiques intégrable sur silicium, comme illustré en Figure I-12.



Figure I-12 : Longueur d'onde d'opération et caractéristiques des bandes interdites des alliages en silicium, germanium et matériaux III-V

Substrat des premiers transistors, le germanium est aujourd'hui largement utilisé en microélectronique sous sa forme pure ou d'alliage (SiGe) pour la fabrication de transistors rapides [51] et pour ses propriétés optiques.

L'alliage silicium-germanium (SiGe) présente un coefficient électro-optique plus important que le silicium. Il est donc adéquat à la fabrication de modulateur à la fois rapide et à faible consommation énergétique [52]. Par ailleurs, la faible hauteur de la bande interdite du germanium est exploitée pour la fabrication de photodétecteurs large bande et à faible courant d'obscurité [53]

Le germanium est un semi-conducteur appartenant au groupe des cristallogènes, au même titre que le silicium. Les similitudes de son cristal avec le silicium facilitent sa croissance par épitaxie sélective après gravure en surface du substrat [54]. Une vue en coupe des modulateurs et photodétecteurs formés par ce procédé est schématisée en Figure I-13.



Figure I-13 : Coupe technologique des fonctions photoniques intégrées sur silicium avec croissance de germanium par épitaxie [54]

Néanmoins, l'ajout de germanium ne permet pas l'intégration de sources LASER. Au même titre que le silicium, le germanium et ses alliages ont une structure de bande interdite indirecte. Il découle de cette propriété l'inaptitude pour les jonctions en germanium à générer de la lumière lors de la recombinaison des électrons. En effet, l'énergie de ces derniers est libérée par phonons

au contact des mailles des matériaux plutôt que par émission de photons. L'application de cette technologie implique par conséquent l'utilisation de sources LASER externes. Ces dernières sont gourmandes à la fois en énergie et en surface.

3.2.2. Les substrats III-V

Les matériaux III-V sont des alliages associant des éléments des colonnes III et V du tableau périodique des éléments. Leur forte mobilité électronique et leur bande interdite à faible énergie renforcent leur intérêt aux yeux des électroniciens. De plus, ils présentent :

- Une structure de bande directe permettant l'intégration de sources LASER
- Un fort effet électro-optique pour intégrer des modulateurs performants [55].

Ces caractéristiques sont résumées dans le Tableau I-2 dans le cas du phosphure d'indium (InP) [56] et de l'arséniure de gallium (GaAs) [57] et comparées au cas du silicium.

Semi-conducteur	Si	InP	GaAs
Mobilité électronique [cm ² .V ⁻¹ .s ⁻¹]	1500	4600	8500
E _g [eV]	1,12	1,35	1,42
Type de bande interdite	Indirecte	Directe	Directe

Grâce à ces propriétés, les matériaux III-V sont longtemps restés incontournables pour l'intégration de dispositifs photoniques. En pratique, il en possible de coller ces alliages [58] ou de les faire croître sur la surface d'une plaque de silicium (notamment pour les applications photovoltaïques [59]) ou de les utiliser directement en guise de substrat.

L'utilisation de substrat III-V rend possible l'intégration de sources LASER à cavité verticale et à émission de surface (VCSEL). Ces structures diffèrent notablement des diodes LASER déjà évoquées. Un VCSEL est composé d'un empilement de deux miroirs de Bragg séparés par plusieurs puits quantiques formant la zone active du LASER. Cette zone traverse la quasi-totalité de l'épaisseur du substrat [60].

Les VCSEL offrent une densité d'intégration exceptionnelle par comparaison aux sources horizontales [61]. De plus, les VCSEL présentent l'avantage d'être testables à plusieurs étapes du flot d'intégration. Cette propriété favorise un meilleur rendement de fabrication et réduit de ce fait leur coût. Néanmoins, l'intégration de ces structures reste complexe et ne peut être incluse simplement dans le flot de fabrication CMOS.

Les substrats en matériaux III-V sont de plus particulièrement coûteux, de faibles dimensions et leur fragilité ne les rendent pas compatibles avec les procédés standards de mise en boîtier. Cette technologie reste par conséquent bien moins économique que l'utilisation de substrats en silicium.

3.2.3. BILAN ET CHOIX DU SUBSTRAT PHOTONIQUE

Les technologies d'intégration de photonique sur substrat silicium et III-V sont comparées dans le Tableau I-3.

L'application de matériaux III-V pour la fabrication de transmetteur électro-optique brille par les hautes performances apportées par l'intégration de VCSEL. Cependant, la fragilité de ces substrats, leurs coûts et la complexité de mise en place d'un flot d'intégration dédié en font une solution peu économique.

La fabrication des fonctions photoniques sur substrat en silicium complétée par la croissance de germanium permet d'intégrer des photodétecteurs et des modulateurs performants. Cette technique est plus simple de mise en œuvre car fortement compatible avec les procédés de fabrication CMOS. Elle est par conséquent plus économique. Pour ces raisons, la photonique sur silicium a été choisie par STMicroelectronics pour intégrer le transmetteur électro-optique.

Tableau I-3 : Avantages et inconvénients de la photonique sur silicium et sur matériaux III-V pour l'intégration du transmetteur électro-optique

Substrat	Si/Ge	III-V	
Coût	0	3	
Compatibilité avec le flot CMOS	٢	8	
Densité d'intégration	\bigotimes	٢	
Consommation énergétique	8	٢	
Longueur d'onde	٢	٢	
Fiabilité			

3.3. MODES D'INTEGRATIONS DE LA FONCTION TRANSMETTEUR

Afin de réunir les fonctions optiques et électriques du transmetteur dans un même boîtier, deux méthodes d'intégration sont mises en compétition :

- L'intégration monolithique combinant l'ensemble des fonctions sur une seule puce
- L'intégration hybride regroupant plusieurs puces aux fonctions distinctes dans le boîtier.

Chacune de ces solutions sont présentées et comparées dans les parties suivantes.

3.3.1. INTEGRATION MONOLITHIQUE

Dans le cas d'une intégration monolithique, l'ensemble des fonctions électriques et optiques du transmetteur est fabriqué au cours d'un même flot sur un substrat unique. Ce type d'intégration aboutit à des SoC (*System on Chip*) dans lesquels des fonctions diversifiées sont regroupées sur une seule puce [62]. Ce principe est illustré en Figure I-14 dans le cas du transmetteur électro-optique. L'ensemble des composants électriques ou optiques des chaînes d'émission et de réception est réuni sur une puce unique.



Figure I-14 : Intégration monolithique des fonctions optiques et électriques du transmetteur. Vue de dessus (gauche) et vue en coupe (droite)

Les systèmes résultants de cette technique sont fiables et leurs complexités les rendent difficilement copiables. De plus, leur compacité permet de bénéficier de distances de transmission courtes entre les différents composants. Elle n'implique par ailleurs pas de techniques d'assemblage particulières.

Ces propriétés ont motivé un développement industriel de ce mode d'intégration pour une vaste gamme d'applications. Parmi ces produits, on trouve des multiprocesseurs proposés par Intel [63], des récepteurs micro-ondes développés par IBM [64] et des capteurs radars pour l'automobile de Bosch [65].

En contrepartie de ces nombreux avantages, l'intégration monolithique est onéreuse et elle devient moins avantageuse en comparaison à l'intégration hybride à mesure que les volumes de production augmentent. Cela est en grande partie dû à la complexité de la conception et du routage des composants sur une surface restreinte.

De plus, elle est soumise à de fortes contraintes d'inter-compatibilité des procédés intervenant dans la fabrication des différentes fonctions. Par conséquent, ce mode d'intégration nécessite de faire des compromis concernant la maturité des technologies mises en jeu. En d'autres termes, elle est généralement réservée à l'utilisation de nœuds anciens pour certaines des technologies qu'elle co-intègre. Cela peut limiter considérablement les performances du système final.

3.3.2. INTEGRATION HYBRIDE

L'intégration hybride consiste à concevoir les fonctions sur des puces distinctes avant de les assembler dans un même boîtier. Cette technique aboutit à la fabrication d'un SiP (*System in Package*) comme illustré sur la Figure I-15 dans le cas d'un transmetteur électro-optique :

- Les pilotes, les chaînes d'amplifications et les éventuels circuits de contrôles numériques sont regroupés sur une puce électrique (EiC)
- Les modulateurs, les photodétecteurs et les sources LASER sont intégrés sur une puce photonique (PiC).



Figure I-15 : Intégration hybride des fonctions optiques et électriques du transmetteur. Vue de dessus (gauche) et vue en coupe (droite)

L'intégration des différents composants sur des substrats distincts s'affranchit des contraintes d'inter-compatibilité des procédés de fabrication de chacun d'entre eux. Cette technique favorise ainsi l'utilisation des nœuds technologiques les plus récents. Ce type d'assemblage est par conséquent particulièrement adapté à la conception de fonctions mixtes telles que les transmetteurs électro-optiques.

De plus, le rendement de production est augmenté par rapport aux procédés monolithiques en éliminant les puces dysfonctionnelles avant l'assemblage. Cela contribue à réduire les coûts de fabrication. Ainsi, l'intérêt économique des SiP en comparaison aux SoC croît à mesure que les volumes de production augmentent.

Le principal défi posé par l'intégration hybride réside dans l'assemblage, le routage des différentes puces et l'optimisation des performances des interconnexions. En effet, la surface de la matrice de billes (BGA) requise est plus importante que dans le cas d'un SoC et les interconnexions sont plus longues. Afin de bénéficier pleinement du potentiel des meilleures briques technologiques, ces interconnexions ne doivent pas limiter les performances de l'ensemble. Il est donc nécessaire de positionner judicieusement les puces les unes par rapport aux autres afin d'optimiser leurs performances électriques mais aussi les propriétés mécaniques et thermiques du système.

Chacun de ces modes d'intégration apporte son lot d'avantages pour le transmetteur électrooptique. Cependant, les avantages économiques, l'intégration des nœuds technologiques CMOS les plus matures et la flexibilité de conception procurés par le mode hybride justifient sa sélection dans le cadre de cette thèse. A l'issue de cette partie, la fabrication des fonctions optiques sur un substrat en silicium et le mode d'intégration hybride sont sélectionnés pour regrouper toutes les fonctions du transmetteur sur le BGA du processeur.

A présent, l'agencement dans le package des puces doit être correctement choisi afin d'atteindre les performances requises pour transmettre les signaux à 10 Tbps. Cela concerne :

- La puce photonique (PiC) du transmetteur
- La puce électrique (EiC) du transmetteur
- Les puces à destination desquelles les signaux sont réceptionnés (ex : le processeur).

Dans ce but, une feuille de route d'intégration du transmetteur sur la carte est proposée dans la partie suivante. Par la suite, plusieurs solutions d'assemblages sont explorées.

4. CO-ASSEMBLAGE DU TRANSMETTEUR ELECTRO-OPTIQUE ET DU PROCESSEUR

4.1. EVOLUTION DE LA LOCALISATION DU TRANSMETTEUR DANS LES CENTRES

Le transmetteur électro-optique réunit de multiples composants à la fois de natures électriques et optiques. La coexistence de ces éléments dans un espace minimal soulève de fortes problématiques en termes d'assemblage. En particulier, la distance séparant les I/O électriques du transmetteur et celles du processeur doit être minimisée. Ainsi, les techniques d'intégration et d'assemblage du transmetteur électro-optique ont subi des évolutions successives afin de rapprocher le transmetteur du processeur. Cet historique est illustré par la feuille de route présentée en Figure I-16.





(TX/RX : Transmetteur électro-optique, Proc : Processeur)

En premier lieu, le transmetteur (TX/RX) externe enfichable présente l'avantage d'être modulaire en offrant une forte adaptabilité aux contraintes de l'application visée. Dans ce cas, le transmetteur est localisé au bord de la carte (PCB). Le signal électrique doit donc parcourir des distances inférieures au mètre pour atteindre le processeur. Par conséquent, cette solution est adaptée pour les débits de transmission jusqu'à 100 Gbps [66] si on se réfère à la Figure I-6.

Une première amélioration consiste à intégrer le transmetteur sur un module lui-même supporté par le PCB. Le signal lumineux est acheminé par une fibre ou par des guides d'ondes intégrés sur le circuit imprimé jusqu'au milieu de ce dernier. Cette solution permet de raccourcir la distance électrique par rapport au cas précédent. Dans ce cas, les signaux électriques sont véhiculés sur des distances de l'ordre de la dizaine de centimètres. Cette solution permet ainsi d'approcher les débits de 1 Tbps [67].

Une étape intermédiaire consistera à assembler le transmetteur avec le processeur sur un même substrat (BGA) dans un SiP [67]. Dans ce cas, les longueurs des interconnexions métalliques sont inférieures à 5 cm : adéquat pour les applications de quelques Tbps.

Ces solutions d'assemblage ne permettent pas de satisfaire les futurs besoins des applications centre de données pour les transmissions au-delà de 10 Tbps visées d'ici 2024. En cause : les interconnexions électriques trop longues entre le processeur et les I/O optiques. Pour répondre aux besoins des futurs centres de données, l'intégration de la fonction transmetteur électro-optique doit se poursuivre sur le BGA du processeur. Ainsi, les communications électriques rapides seront limitées aux échanges inter-puces sur des distances inférieures au centimètre.

Afin d'identifier une technique d'assemblage permettant cette forte proximité entre le processeur et le transmetteur, plusieurs solutions technologiques sont présentées dans les parties suivantes. La prochaine partie aborde une méthode de routage aujourd'hui bien maitrisée : le câblage filaire.

4.2. INTERCONNEXION PAR CABLAGES FILAIRES

Cette technique d'assemblage emploie des fils métalliques appelés « *wire-bond* » pour connecter les puces entre elles ou avec le BGA. Ces fils sont habituellement en or, en aluminium ou en cuivre (*Cu-wired*). La Figure I-17 présente un exemple de structure utilisant ce procédé.



Figure I-17 : Empilement 3D de puces sur BGA (*Substrate*) interconnectées par wirebond [68]

Aujourd'hui, la connexion de composants par wire-bond est maitrisée. Son faible coût est son principal avantage.

Cependant, ces longues interconnexions sont à l'origine de forts éléments parasites d'ordres résistif et inductif ainsi que de phénomènes de diaphonie dégradant les performances électriques du système [69]. Le caractère à la fois résistif et inductif des wire-bond limite considérablement leurs performances pour la transmission de signaux hautes fréquences. Par conséquent, la longueur des fils doit être minimisée pour réduire ces éléments parasites.

Par ailleurs, la fragilité de ces structures peut être à l'origine d'importantes défaillances dans le système [70].

Enfin, cette technique ne permet pas de bénéficier d'une densité d'intégration optimale à cause des surfaces conséquentes occupées par les fils et par leurs plots de contact. Les dernières prouesses technologiques ont contribué à réduire le pas centre-à-centre des wire-bond à 100 μ m [71]. Cependant, la disposition des plots limite considérablement le nombre d'I/O de chacune des puces. Ces plots sont placés uniquement en périphérie du BGA et de la puce en n'exploitant qu'une faible proportion de la surface disponible. En prenant l'exemple d'une puce carrée de 5 mm de côté et un pas entre les plots de 100 μ m, le nombre maximal de fils disponibles entre le substrat et la puce est limité à seulement 200 éléments.

Les propriétés électriques et la faible densité d'intégration du câblage filaire ne sont pas adaptées à la bonne transmission de signaux électriques à fort débit. Les besoins des futures applications du transmetteur électro-optique impliquent la mise en œuvre de techniques de routage de rupture. Ces dernières doivent permettre l'intégration d'un grand nombre d'interconnexions courtes entre chacune de ces fonctions.

Dans la suite de cette partie, une solution d'assemblage innovante et s'affranchissant des câblages filaires est présentée : l'intégration flip-chip. Plusieurs déclinaisons de cette technique sont comparées en modifiant la disposition des puces du transmetteur et du processeur. L'objectif est d'identifier la solution permettant leur encapsulation sur un BGA unique en favorisant :

- Un coût de mise en œuvre faible
- Une densité d'intégration élevée
- Une forte proximité entre les entrées/sorties (I/O) du transmetteur et du processeur.

Cette analyse oriente le choix d'assemblage vers la solution interposeur photonique qui sera développée dans la suite de ce manuscrit.

4.3. L'ASSEMBLAGE FLIP-CHIP

Dans le cas de l'assemblage flip-chip, les puces sont retournées pour orienter leurs faces actives vers le BGA comme illustré en Figure I-18. Les fonctions actives sont ainsi connectées au BGA par l'intermédiaire de billes métalliques nommées « *micro-bumps* ». Ces interconnexions sont constituées d'un alliage à faible température de fusion tel que le mélange étain/argent (SnAg).



Figure I-18 : Comparaison des assemblages 2D, 2D SiP (Wire-bond et flip-chip) et 3D flip-chip

La méthode flip-chip est actuellement plus complexe et coûteuse à mettre en œuvre que l'assemblage par câblage filaire. Néanmoins, elle constitue une évolution attractive sur bien des aspects.

Les micro-bumps peuvent être répartis sur la quasi-intégralité de la surface des puces. Ainsi, leur densité est bien supérieure aux câblages filaires. En considérant une puce de 5 mm de côté et un pas centre-à-centre des micro-bumps de 120 μ m, la quantité d'I/O totale dépasse 1600, soit huit fois plus que dans le cas des wire-bonds.

La hauteur des micro-bumps est considérablement plus faible que la longueur des fils. Cette propriété contribue à diminuer les phénomènes de diaphonies et de pertes subies par les signaux qui les traversent. Il en résulte une amélioration des performances électriques à travers le réseau par rapport au câblage filaire. Ceci est particulièrement notable dans le cas de transmission de signaux aux hautes fréquences.

Enfin, les micro-bumps bénéficient d'une meilleure résistance mécanique que les fils, réduisant les risques de défaillances.

L'application des micro-bumps se décline selon plusieurs aspects dont deux exemples sont illustrés aux côtés des assemblages « 2D » et « SiP wire-bond » en Figure I-18 :

- L'assemblage côte à côte de deux puces sur le BGA (SiP flip-chip)
- L'empilement 3D des puces les unes sur les autres (3D flip-chip).

Dans le cas d'un empilement 3D, le routage des composants est complété par l'utilisation de nouveaux tronçons d'interconnexion. Il s'agit :

- Des vias traversant le silicium (TSV) qui interconnectent les deux faces d'une même puce
- Des micro-piliers (µ-Pilier) localisés entre les puces empilées

- Des lignes de redistribution en face arrière (RDL) qui véhiculent les signaux sur la face arrière des puces.

Dans la suite de cette partie, plusieurs formes de mise en œuvre de l'intégration flip-chip sont proposées pour le co-assemblage du processeur et du transmetteur sur le même BGA. Chacune des structures proposées implique l'utilisation d'une source LASER externe et un accès à la fibre perpendiculaire à la puce photonique. De plus, le processeur, particulièrement propice à la formation de points chauds, est placé dans la partie haute du boîtier. Ainsi, la mise en place à proximité de dispositifs de dissipation thermique efficaces (tel que les puits à chaleur) [72] est facilitée. Le coût d'intégration et les performances électriques de chacune des solutions proposées sont ensuite comparés dans une synthèse.

4.3.1. LE SIP FLIP-CHIP

L'intégration SiP flip-chip consiste à placer les puces les unes à côté des autres sur le BGA comme illustré en Figure I-19. Des micro-bumps assurent la tenue mécanique et les connexions électriques entre les puces et le BGA. Afin d'optimiser la transmission entre le processeur et la puce EiC, ces deux éléments sont empilés en configuration face-à-face avec le BGA. La puce photonique est quant à elle assemblée en configuration dos-à-face par rapport à l'interposeur : sa face active (face avant) est orientée vers le haut de la structure. L'accès du LASER externe et de la fibre optique est ainsi facilité. L'utilisation de TSV traversant le substrat de la puce PiC est alors nécessaire pour assurer le contact entre sa face active et le BGA.



Figure I-19 : Intégration SiP flip-chip pour le co-assemblage du processeur et du transmetteur électro-optique sur un même BGA

L'intérêt principal de cet assemblage réside dans sa relative simplicité de conception et de fabrication. Il implique la production d'un nombre minimum de puces nécessaires pour l'intégration hybride du transmetteur. Par ailleurs, la majorité du routage est réalisée sur le BGA. Néanmoins, la surface d'intégration est bien supérieure au cas de l'empilement 3D comme illustré en figure 1-18. Ainsi, les performances électriques de ce dispositif sont limitées par la distance séparant les I/O optiques et le processeur.

Une vue du dessus de l'empilement illustré en Figure I-19 est présentée en Figure I-20. En considérant un espacement minimal entre les puces, le signal électrique partant des I/O optiques et arrivant jusqu'au processeur traverse :

- Les TSV de la puce PiC

- Des micro-bumps pour atteindre le BGA
- 1 mm de lignes sur le BGA entre les puces PiC et EiC
- Des micro-bumps pour atteindre la face avant de l'EiC
- Des micro-bumps pour rejoindre le BGA
- 1 mm de ligne sur le BGA entre l'EiC et le processeur
- Des micro-bumps pour rejoindre la face avant du processeur

Ainsi, la distance minimale parcourue par le signal électrique entre les photodétecteurs et le processeur dépasse les 2,4 mm.



Figure I-20 : Vue de dessus et dimensions du processeur et des puces du transmetteur assemblés par la méthode SiP flip-chip

4.3.2. L'INTEGRATION 3D

L'intégration 3D a été développée comme alternative prometteuse à la poursuite de la loi de Moore. Elle a pour ambitions de poursuivre la densification des circuits intégrés tout en diversifiant les fonctions réunies au sein d'un boîtier.

Son principe, décrit dans la Figure I-21 pour le cas d'un assemblage hybride, réside dans l'empilement des puces les unes sur les autres au lieu de les répartir côte-à-côte sur le BGA comme en intégration 2D.

Outre une réduction notable de la surface occupée par le système, cette méthode d'assemblage permet de bénéficier d'un raccourcissement des interconnexions. Elle offre ainsi une amélioration des performances globales du réseau de transmission. Par ailleurs, ces avantages s'accompagnent d'une conception plus flexible et d'une augmentation du rendement induisant une réduction des coûts de production.



Figure I-21 : Réduction de la surface d'occupation d'un SiP flip-chip par assemblage 3D

L'empilement des puces les unes sur les autres implique l'utilisation d'un réseau formé de tronçons d'interconnexions spécifiques. Ces tronçons d'interconnexion doivent être aptes à véhiculer les signaux verticalement. Elles assurent ainsi la communication entre les puces et le BGA. Il s'agit des TSV qui connectent les deux faces d'une même puce et des μ -Piliers qui assurent la tenue mécanique et la connexion électrique entre les puces empilées. En pratique, l'intégration 3D pour l'application transmetteur électro-optique peut se décliner sous de multiples formes selon l'ordre d'empilement des puces. Un concept est proposé à titre d'exemple en Figure I-22.



Figure I-22 : Concept d'intégration 3D de la fonction transmetteur électro-optique et du processeur inspiré de [73]

L'assemblage de la fonction transmetteur dans le boîtier du processeur en garantissant une pleine exploitation de ses performances est rendu possible par l'intégration 3D flip-chip. En effet les distances séparant les I/O optiques du processeur dans ces assemblages sont inférieures au millimètre. Cette solution peut donc être envisagée pour le traitement de débits au-delà de 100 Tbps (Figure I-6). Cependant, la complexité et le coût important de mise en œuvre de ce type d'empilement limitent son application pour les transmissions plus lentes visées par nos applications.

Afin de répondre de manière proportionnée aux besoins des applications de 10 Tbps, un compromis entre l'intégration SiP flip-chip et l'intégration 3D est exploré dans la partie suivante.

4.3.3. L'INTEGRATION 2.5D

Une alternative moins ambitieuse que l'intégration 3D consiste à utiliser une puce interposeur en tant que support commun et interface des autres circuits. Les signaux sont distribués entre les différents composants par le biais d'interconnexions 3D. La structure bénéficie ainsi d'un grand nombre d'I/O disponibles et d'une forte densité d'intégration en comparaison à la méthode SiP flip-chip. La longueur des liens électriques entre les I/O du transmetteur et le processeur est de l'ordre du millimètre pour correctement véhiculer les débits supérieurs à 10 Tbps.

Dans cette partie, trois concepts d'empilement 2.5D du processeur et du transmetteur sont décrits selon la nature de la puce interposeur :

- L'interposeur CMOS passif
- L'interposeur CMOS actif
- L'interposeur photonique.

4.3.3.1. L'interposeur CMOS passif

Les puces supportant les fonctions du transmetteur (EiC et PiC) ainsi que le processeur sont placées sur un unique interposeur CMOS ne comprenant aucun composant actif. Le processeur et la puce EiC sont empilés en configuration face-à-face avec l'interposeur [74], comme présenté en Figure I-23 :



Figure I-23 : Intégration 2.5D avec un interposeur CMOS passif pour le co-assemblage du processeur et du transmetteur électro-optique

Les composants actifs des deux puces électriques sont ainsi directement connectés par le biais de μ -Piliers à la face avant de l'interposeur. De manière similaire au cas du SiP flip-chip, la puce photonique est orientée en configuration dos-à-face par rapport à l'interposeur. L'accès au LASER externe et à la fibre optique est ainsi dégagé. Le contact entre la face avant de la puce photonique et de l'interposeur est assuré par des TSV.

Dans ce cas, la puce interposeur de large dimension n'inclut pas de fonctions complexes : son coût de fabrication est par conséquent faible. Cependant, ce point positif doit être nuancé puisqu'un tel empilement nécessite la conception de quatre puces différentes.

La distance entre les fonctions optiques et les I/O du processeur est supérieure à 1,2 mm en considérant des puces espacées de 500 µm et disposées comme illustrées en Figure I-24. Bien au-

dessus de distances estimées dans le cas de l'intégration 3D, ces longueurs de transmission sont néanmoins adaptées à la transmission de signaux de 10 Tbps, si on se réfère à la Figure I-6.



Figure I-24 : Exemple de disposition des puces sur l'interposeur passif. Estimation de la distance minimale entre les I/O optiques (A) et le processeur (B)

4.3.3.2. L'interposeur CMOS actif

Un concept d'empilement reposant sur un interposeur actif est présenté en Figure I-25. L'intégralité des fonctions électriques du transmetteur est incluse dans la face avant de l'interposeur en bénéficiant de la possibilité d'y intégrer des composants CMOS actifs.

En optant pour un empilement face-à-face du processeur sur l'interposeur et d'un empilement dos-à-face de la puce photonique, la distance minimale parcourue par le signal électrique est réduite par rapport au cas de l'interposeur passif. Ainsi, dans le cas où la puce PiC est rapprochée au maximum du processeur, cette longueur est estimée à 0,7 mm seulement. De plus, le nombre de puces empilées requises est réduit à deux en diminuant ainsi la surface nécessaire de l'interposeur.

Les performances de cet empilement résultent néanmoins d'une conception et d'une fabrication plus complexe que dans le cas des autres solutions proposées au cours de ces travaux.



Figure I-25 : Intégration 2.5D avec un interposeur CMOS actif pour le co-assemblage du processeur et du transmetteur électro-optique

4.3.3.3. L'interposeur photonique

Le concept d'interposeur photonique est présenté en Figure I-26. Dans cet empilement, la puce photonique (PiC) joue le rôle d'interposeur en supportant l'EiC et le processeur.

L'accès vertical de la fibre et du LASER externe sur la face avant de la puce PiC est rendu possible même en considérant un empilement intégralement face-à-face. Cette propriété permet d'envisager la réalisation d'une unique puce incluant des TSV. La conception et la fabrication sont ainsi simplifiées par rapport aux précédentes solutions d'interposeur.

Les I/O de l'EiC communiquent avec le photodétecteur et le modulateur électro-optique uniquement par l'intermédiaire de micro-piliers. L'intégration de TSV dans l'interposeur est néanmoins toujours nécessaire pour assurer la distribution de signaux et de l'alimentation avec le BGA.



Figure I-26 : Intégration 2.5D avec un interposeur photonique pour le co-assemblage du processeur et du transmetteur électro-optique

Bien qu'occupant une surface plus importante que l'interposeur actif, cet empilement implique seulement la fabrication de trois puces au total et seul l'interposeur comprend des TSV. Cette structure bénéficie par ailleurs d'une forte proximité entre les I/O optiques et le processeur. La valeur minimale de la distance qui les sépare est estimée à 0,6 mm en considérant une séparation de 500 µm entre le processeur et l'EiC.

4.3.4. Synthese : comparaison qualitative des performances des solutions d'assemblage proposees

Le Tableau I-4 récapitule les points forts et faibles des assemblages proposés.

Le principal avantage du SiP réside dans sa simplicité de mise en œuvre et son faible coût. En contrepartie, il présente de longs liens électriques et une surface d'intégration plus importante que dans les autres cas.

Plus complexe de mise en œuvre, l'intégration 3D satisfait largement les exigences en termes de proximité du processeur et des I/O optiques requises.

Enfin, l'intégration 2.5D permet d'atteindre les distances de transmissions électriques visées par les applications au-delà de 10 Tbps. De plus, elle simplifie la conception et la mise en œuvre de l'assemblage par rapport à la solution 3D. Par ailleurs, cette solution offre un compromis alliant densité d'intégration et faible coût de fabrication.

	SiP	Interposeur			
Assemblage		CMOS Passif	CMOS Actif	Photonique	3D
Fabrication de la puce interposeur	/	Simple	Complexe	Moyen	/
Nombre de puces	3	4	3	3	3
Nombre de puces 3D	1	2	2	1	3
Coût	Faible	Moyen	Elevé	Moyen	Elevé
Densité d'intégration	Faible	Moyenne	Elevée	Moyenne	Elevée
Distance min. optique/processeur [mm]	2,4	1,2	0,7	0,6	0,4

 Tableau I-4 : Comparaison des empilements 2.5D et 3D pour le co-assemblage du processeur et du transmetteur électro-optique

Cette analyse conduit à la sélection de l'interposeur photonique pour adresser les applications au-delà de 10 Tbps. Cette solution d'assemblage promet de répondre aux exigences de ces applications en partant du principe que le réseau électrique ne limite pas les performances globales du système.

Afin d'identifier d'éventuelles limitations des performances de l'interposeur liées aux interconnexions électriques, une étude préliminaire du réseau d'interconnexions 3D de l'interposeur photonique est nécessaire. Ce point fait l'objet de la partie suivante.

5. LE RESEAU D'INTERCONNEXIONS ELECTRIQUE 3D DE L'INTERPOSEUR PHOTONIQUE

L'ensemble des tronçons élémentaires d'interconnexions 3D constituant le réseau électrique de l'interposeur photonique est illustré en Figure I-27. En plus des lignes de la face avant (BEOL) de chacune des puces, le routage horizontal du signal est complété par les lignes de redistribution en face arrière (RDL) de la puce PiC. Les interconnexions verticales assurent la communication entre les puces empilées et l'interposeur dans les cas des μ -Piliers, et la communication entre les deux faces de l'interposeur en ce qui concerne les TSV.



Figure I-27 : Réseau d'interconnexions métalliques de l'interposeur photonique (BEOL = *Back-end-of-Line*, RDL = *Redistribution Layer*, TSV = *Through Silicon Via*)

Le réseau électrique de l'interposeur photonique est complexe et combine des tronçons élémentaires d'interconnexions 3D très différents. Leurs structures doivent être maitrisées pour favoriser une transmission optimale. Dans la suite de cette partie, les empilements technologiques des tronçons d'interconnexions 3D exploités au cours de ces travaux sont présentés tels qu'ils sont intégrés chez STMicroelectronics.

5.1. LES NIVEAUX METALLIQUES EN FACE AVANT (BEOL)

Les faces avant des puces PiC, EiC et processeur comportent chacune un empilement de deux blocs :

- Le FEOL (*Front-end-of-Line*) proche du substrat et regroupant les éléments actifs (transistors)
- Le BEOL (*Back-end-of-line*) qui assure le routage électrique entre les nombreux composants actifs du FEOL, les TSV et les μ-Piliers.

Aujourd'hui, la densité des transistors présents dans le FEOL est trop importante pour envisager de distribuer l'intégralité des signaux sur un seul niveau de métal. Le BEOL est par conséquent composé d'un empilement complexe de plusieurs niveaux de diélectriques et de métaux verticalement interconnectés par des vias.

La complexité de l'empilement dépend la technologie utilisée pour intégrer la puce, comme illustré en Figure I-28. Dans le cas de l'EiC, la technologie BiCMOS 55 nm déployée par STMicroelectronics intègre huit niveaux de métaux en cuivre et un niveau en aluminium dans le BEOL. Ce chiffre est réduit à quatre niveaux de métaux en cuivre et un niveau en aluminium pour la technologie PiC25G développée chez STMicroelectronics et appliquées dans le cas de la puce photonique. Conséquence de cette différence structurelle : les propriétés électriques des liens des BEOL BiCMOS et photonique doivent être distinguées.



Figure I-28 : Empilement technologique des niveaux métalliques en face avant des puces CMOS (gauche) et photonique (droite)

5.2. Les lignes du niveau de redistribution en face arriere (RDL)

Les lignes RDL ont pour principale fonction d'approvisionner l'interposeur avec l'alimentation provenant du BGA. Cependant, ce niveau est aussi le lieu de transmission de signaux rapides entre le BGA et les puces EiC et processeur.

L'empilement technologique de la RDL est présenté en Figure I-29. La densité des lignes RDL est bien moindre que dans le cas du BEOL. Par conséquent, l'intégralité du routage est réalisée sur un seul niveau de métal en cuivre. Ce conducteur est séparé du substrat par une couche de titane et d'oxyde et recouverte d'un polymère. Pour assurer la tenue mécanique de l'interposeur sur le BGA, le vide qui les sépare est comblé par un second polymère nommé « *underfill* ».



Figure I-29 : Empilement technologique des lignes RDL (ϵ_r = permittivité relative, ρ = résistivité)

5.3. LES VIA TRAVERSANT LE SILICIUM (TSV)

Le TSV est la brique technologique centrale de tout assemblage 3D. Cette interconnexion cylindrique traverse verticalement le silicium assurant ainsi la communication entre :

- Le réseau BEOL en face avant de la puce photonique
- Les lignes RDL en face arrière.

Il est constitué d'un cœur métallique entouré par une gaine isolante le séparant du substrat.

D'une manière générale, la fabrication du TSV inclut les étapes de gravure, de remplissage et d'amincissement. Cependant, le flot d'intégration du TSV se présente sous diverses déclinaisons, dont deux déployées à STMicroelectronics et envisagées dans ces travaux (via last et via middle) sont présentées en Figure I-30 :





Le TSV peut être fabriqué à différentes étapes du procédé d'intégration globale de la puce. En fonction de l'étape qui précède ou suit son intégration, celle-ci est conditionnée par des contraintes spécifiques. Cette variabilité des procédés aboutit à des différences structurelles entre les TSV.

5.3.1. LE VIA MIDDLE

L'intégration middle est réalisée entre le FEOL et le BEOL. Elle permet d'appliquer des températures de dépôt et de gravure faiblement contraintes. Le TSV est ainsi isolé du substrat avec un oxyde thermique de bonne qualité. Une barrière métallique (TiN/Ti ou TaN/Ta) de quelques nanomètres est déposée sur la paroi intérieure de la gaine pour prévenir la diffusion des atomes de cuivre dans le silicium. Le TSV middle, gravé à haute température dans le substrat avant son amincissement, présente une hauteur de 100 μ m pour un diamètre de 10 μ m. Malgré ce fort facteur de forme (le rapport de la hauteur sur le diamètre), le TSV est complètement rempli lors de l'étape de métallisation [75] comme illustré en Figure I-31.



Figure I-31 : Vue en coupe d'un TSV middle

Le diamètre de $10 \,\mu\text{m}$ du TSV middle permet d'envisager son intégration pour des applications hautes-densités avec des espacements entre TSV aussi faibles que $20 \,\mu\text{m}$.

5.3.2. LE VIA LAST

Le TSV last est intégré après les transistors et les niveaux métalliques de routage (BEOL). L'étape de gravure est réalisée à partir de la face arrière après amincissement du substrat. Pour cela, la plaque est préalablement collée sur une poignée temporaire par le biais d'une résine. Les températures de gravure et de remplissage du TSV last sont limitées à 250 °C pour ne pas dégrader cette résine [76]. En conséquence, l'oxyde déposé est de moins bonne qualité (sa permittivité est plus élevée) et son profil est moins conforme.

De plus, les procédés de gravure utilisés pour la fabrication du TSV last ne permettent pas d'atteindre des facteurs de forme aussi agressifs que le TSV middle. Ainsi, pour un substrat aminci à 100 μ m, le diamètre du TSV last est de 65 μ m. Le TSV last est donc adapté aux applications à moyenne densité pour des pas centre-à-centre supérieurs à 120 μ m.

Enfin, le large volume gravé et la faible température de métallisation ne permettent pas de remplir complètement le TSV. A l'issue de cette étape, le TSV last conserve donc un vide dans sa structure comme illustré en Figure I-32.



Figure I-32 : Vue en coupe d'un TSV last

Conséquence de ces différences structurelles notables entre les TSV last et middle développés par STMicroelectronics, leurs performances sont différenciées et feront l'objet d'une étude dédiée au cours du second chapitre.

5.4. LES MICRO-PILIERS (µ-PILIER)

Dans le cas de l'empilement face-à-face considéré ici, les µ-Piliers assurent le lien électrique entre les niveaux BEOL de l'interposeur et celui des puces empilées sur ce dernier.

Leur structure est illustrée en Figure I-33. Elle est constituée de deux piliers de cuivre joints par un alliage étain-argent. Ce dernier est choisi pour sa faible température de fusion, facilitant le processus d'assemblage. Le μ -Pilier est immergé dans un polymère isolant : l'application d'une gaine isolante comme dans le cas du TSV n'est donc pas nécessaire.



Figure I-33 : Empilement technologique du µ-Pilier

6. CONCLUSION

6.1. PROBLEMATIQUES ABORDEES

L'augmentation constante du trafic mondial des télécommunications motive le déploiement de centres de données plus rapides, plus économiques et consommant moins d'énergie. Afin de dépasser les standards de communication actuels, l'application conjointe de liaisons optiques et de l'intégration 3D est proposée.

La conversion de plus grandes proportions du réseau électrique en liens optiques réduit la consommation énergétique et le coût de fabrication en améliorant la vitesse de transmission. L'optimisation des performances des centres de données doit se poursuivre en réduisant les longueurs des liens électriques critiques en dessous du centimètre. Pour cela, l'intégration d'une fonction transmetteur électro-optique à proximité du processeur est indispensable.

Le développement d'interconnexions électriques 3D procure des outils adéquats pour intégrer efficacement le transmetteur dans le boîtier du processeur. L'empilement interposeur photonique est identifié comme une solution appropriée pour répondre aux besoins des futures applications des centres de données.

Le potentiel de l'interposeur photonique doit encore être démontré, en particulier concernant les performances électriques de ses chaînes 3D (les liens électriques formés par la juxtaposition de tronçons élémentaires d'interconnexions 3D tels que les TSV, les lignes RDL...). La capacité de ces liens à transmettre les forts débits prodigués par les liens optiques doit être vérifiée et optimisée si nécessaire. En effet, l'utilisation d'interconnexion 3D soulève des problématiques multiples en termes de spécification des signaux électriques distribués, de conception et de technologie pour chaque tronçon d'interconnexion 3D. Aussi, ce projet de thèse explore ces trois aspects. Il a pour ambition de proposer des recommandations de conception et d'intégration des tronçons d'interconnexion 3D de l'interposeur pour améliorer ses performances électriques.

6.2. METHODOLOGIE DE TRAVAIL

La démarche proposée pour répondre aux objectifs de la thèse s'articule autour de trois thématiques distinctes, comme illustré en Figure I-34.



Facteurs et domaines de définition des modèles

Figure I-34 : Méthodologie développée pour évaluer et optimiser les performances électriques de l'interposeur photonique pour les applications centres de données

Les premiers travaux visent à identifier des paramètres technologiques et de conception standards sur lesquels reposeront les travaux de modélisation et d'optimisation. Une distribution du signal électrique est proposée afin d'établir les caractéristiques du signal transmis dans le réseau électrique. Dans cette optique, les paramètres technologiques sont tirés des technologies actuelles. Les paramètres de conception, eux, font l'objet d'une analyse approfondie. Cette dernière vise à optimiser l'adaptation des chaînes 3D. Ensuite, une étude comparative des performances des TSV middle et last permet d'identifier la solution la plus appropriée aux applications visées. Une étude similaire est réalisée en confrontant les modes de transmission unilatérale et différentielle. Enfin, les chaînes électriques d'intérêt de l'interposeur sont identifiées et leurs performances sont évaluées. Cette étude révèle les limitations de routage dans l'interposeur, justifiant une optimisation des performances des chaînes.

Afin d'optimiser efficacement les performances des chaînes 3D, des modèles paramétrables et large-bande sont proposés pour chaque tronçon d'interconnexion 3D. Dans cette optique, des plans de simulations sont conduit dans le but d'extraire des modèles mathématiques de paramètres caractéristiques (résistance, inductance, capacité et conductance) de chacun de ces tronçons d'interconnexion 3D. Pour correspondre aux applications de l'interposeur, les modèles sont définis sur un domaine large de paramètres technologiques et de conception en prenant en compte les possibilités offertes par les procédés d'intégration actuels et de futures innovations jugées prometteuses. Ces modèles sont validés par simulation électromagnétique jusqu'à 100 GHz et confrontés à des résultats de caractérisations de TSV et de ligne RDL réalisée jusqu'à 110 GHz.

Le travail se conclut par l'application des modèles mathématiques des tronçons élémentaires d'interconnexions 3D (TSV, RDL, BEOL et μ -Pilier) pour optimiser la portée et la consommation énergétique des chaînes 3D tout en répondant à des critères de diagramme de l'œil préalablement établis. Pour cela, les matrices ABCD des tronçons d'interconnexion 3D déduits de leurs modèles mathématiques sont mises en cascade. Cette procédure est validée par comparaison aux résultats de simulations électromagnétiques 3D de chaînes complètes. Cette étape inclut l'identification des interconnexions critiques et l'extraction des diagrammes des contributions des paramètres

technologiques et de conception dans le but de proposer des stratégies de routages ainsi que des recommandations aux concepteurs et aux technologues.

CHAPITRE II

L'interposeur photonique : choix technologiques et conceptuels, évaluation des performances

"If two people agree on everything, one of them is unnecessary.²"

Winston Churchill

² Si deux personnes ont toujours la même opinion, l'une d'elles est de trop.

L'interposeur photonique : choix technologiques et conceptuels et évaluation des performances

CHAPITRE II	55	
1. INTRODUCTION	58	
2. DISTRIBUTION DU SIGNAL DANS L'INTERPOSEUR PHOTONIQUE	58	
2.1. MULTIPLEXAGE ET PARALLELISATION DES SIGNAUX OPTIQUES	59	
2.2. MODULATION DU SIGNAL ELECTRIQUE	60	
2.3. CARACTERISTIQUES DU SIGNAL TRANSMIS PAR CHAINE ELECTRIQUE	63	
3. EVALUATION DE LA TRANSMISSION ELECTRIQUE : GRANDEU	JRS ET	
OUTILS D'ANALYSE, CRITERES DE PERFORMANCES	63	
3.1. L'ENCOMBREMENT	63	
3.2. LA BANDE PASSANTE A - 3 DB	64	
3.3. LE DIAGRAMME DE L'ŒIL	65	
3.4. LA CONSOMMATION ENERGETIQUE	67	
3.5. DEFINITION DES CRITERES DE PERFORMANCES DES CHAINES 3D	67	
4. SPECIFICATION DES INTERCONNEXIONS 3D	68	
4.1. CHOIX DU MODE DE TRANSMISSION	68	
4.2. Conception preliminaire des interconnexions 3D : Adaptation a 50 Ω	2 70	
4.3. COMPARAISON DES PERFORMANCES ELECTRIQUES DES TSV LAST ET MIDDLE .	73	
5. Identification des chaines d'interconnexions 3D d'inter	ret 74	
5.1. DIMENSIONS DE L'INTERPOSEUR PHOTONIQUE	75	
5.2. COMMUNICATION INTER-PUCES	76	
5.3. COMMUNICATION PUCE-A-BGA	79	
6. Extraction des performances des chaines 3D en fonct	ION DE	
LA LONGUEUR DE TRANSMISSION TRANSVERSE	81	
6.1. Methodologie		
6.2.	VALIDATION DE LA METHODE DE MISE EN CASCADE DES TRONÇONS ELEMENTAI	RES
------	--	-----------
	D'INTERCONNEXIONS 3D	
6.3.	RESULTATS : RECOMMANDATIONS DE ROUTAGE ET LIMITES DE LA PORTEE TRANSMISSION	DE .85
7.	CONCLUSION	91

1. INTRODUCTION

Dans le chapitre précédent, l'interposeur photonique a été proposé pour répondre aux besoins de performances accrues des prochaines générations de circuits utilisés dans les centres de données. La technologie 3D permet la co-intégration du processeur et du transmetteur électrooptique sur une puce interposeur. Des signaux électriques ultra rapides sont transmis entre ces deux fonctions sur une longueur inférieure à 1 cm via le réseau dense d'interconnexions 3D de l'interposeur.

A mesure que la distance et le débit de transmission augmentent, la transmission optique devient plus avantageuse que celle par les liens métalliques en termes de consommation énergétique et de coût. Néanmoins, dans le cas de l'interposeur photonique, les liens électriques rapides semblent être suffisamment courts pour les applications visant un débit total de 10 Tbps. Cependant, la capacité du réseau électrique à transmettre ces débits n'est pas totalement avérée.

Les travaux présentés dans ce chapitre visent donc à établir les limitations du réseau électrique de l'interposeur photonique et pour cela :

- Les différents tronçons élémentaires d'interconnexions 3D (TSV, RDL, BEOL et μ-Pilier) rencontrés dans l'interposeur sont décrits et les caractéristiques des signaux qu'elles transmettent sont précisées
- Les critères de performances des chaînes de transmission électrique (les liens électriques formées par la mise en cascade de tronçons élémentaires d'interconnexions 3D et nommées simplement « chaîne » par la suite) sont établis dans les domaines fréquentiels et temporels
- Les chaînes nécessitant une attention particulière, notamment celles qui risquent le plus de dégrader les signaux qu'elles véhiculent, sont identifiées

Fort de ces informations, les performances fréquentielles et temporelles de ces chaînes peuvent être simulées. Les limitations de performances en termes d'intégrité de transmission de l'interposeur en sont déduites ainsi que des recommandations de routage. Ces conclusions justifient l'optimisation des interconnexions 3D traitée dans les chapitres III et IV du manuscrit.

2. DISTRIBUTION DU SIGNAL DANS L'INTERPOSEUR PHOTONIQUE

L'objectif de cette partie est de définir les caractéristiques des signaux électriques transmis par les chaînes d'interconnexions 3D. Ces données sont nécessaires pour établir des critères de performances à respecter. Pour cela, la notion de distribution du signal ainsi que les fonctions qui s'y attachent sont d'abord évoquées. En effet, grâce à la parallèlisation, au codage en ligne et au multiplexage des signaux optiques, un débit total de transmission au-delà de 10 Tbps est envisagé, ce qui conduit à des signaux de 100 Gbps transmis sur chaque chaîne électrique.

Une distribution judicieuse des signaux est la première étape permettant d'atteindre les hauts débits de transmission de 10 Tbps visés par l'interposeur photonique. Pour cela, des modulateurs et des multiplexeurs sont ajoutés dans la chaîne de transmission. Un organigramme conceptuel des étapes de distribution du signal dans une chaîne d'émission est illustré en Figure II-1.



Figure II-1 : Distribution du signal dans une chaîne d'émission (D_B = débit binaire, D_S = débit symbole, k = nombre de bits par symbole, λ = longueur d'onde, m = nombre de longueurs d'onde par fibre, n = nombre de fibres)

Le signal électrique à transmettre est dans un premier temps parallélisé entre (m \times n) guides métalliques véhiculant chacun un débit binaire D_B (le nombre de bits transmis par seconde). Chacun des signaux résultants est modulé. A l'issue de cette étape, chaque symbole transmis contient l'information de k bits de donnée correspondant à un débit symbole D_S dépendant du débit binaire et de la modulation choisie. Après la conversion du signal électrique en signal optique, ce dernier est réparti selon m fréquences porteuses, chacune transmise sur un guide optique. Finalement, l'étape de multiplexage transmet m signaux de longueurs d'ondes distinctes par fibre. Au total, n fibres transmettent les signaux vers le monde extérieur.

Le débit total D_T émis par une telle distribution est donné par l'expression II-1 :

$$D_T = n \times m \times D_S = n \times m \times k \times D_B$$
 II-1

Un exemple de transmetteur électro-optique utilisant huit fibres, un multiplexage sur huit longueurs d'onde par fibre et un débit binaire de 25 Gbps par chaîne est présenté en [67]. Ce transmetteur atteint un débit total D_T de 1,6 Tbps. Afin d'atteindre un débit supérieur au 10 Tbps, il est possible d'accroître chacune des grandeurs n, m, k et D_B .

La spécification d'une distribution permettant d'atteindre un débit total supérieur à 10 Tbps fait l'objet de la suite de cette partie.

2.1. MULTIPLEXAGE ET PARALLELISATION DES SIGNAUX OPTIQUES

Le multiplexage en longueur d'onde (WDM : *Wavelenght Divison Multiplexing*) consiste à moduler plusieurs porteuses optiques pour les transmettre sur une seule fibre. A la réception, le signal optique est démultiplexé entre plusieurs guides. Le fonctionnement des multiplexeurs et démultiplexeurs se base sur la diffraction de Bragg (pour les structures dites « à réseau ») ou sur l'interférence optique (pour les structures dites « à filtres ») [17].

Le recouvrement des différents spectres des signaux transmis est minimisé pour limiter les phénomènes d'interférences. Le nombre maximum de signaux multiplexés sur un canal est donc limité par :

- La bande passante du guide optique
- La largeur de chacun des spectres transmis

En proposant une forte sélectivité spectrale, la technique de multiplexage DWDM (pour *Dense*-WDM) véhicule plus de 32 longueurs d'onde par fibre [77] réparties sur l'intervalle [1530 nm; 1565 nm]. A l'inverse, la technique de multiplexage CWDM (pour *Coarse*-WDM) exploite des longueurs d'ondes espacées de plus de 20 nm dans la bande [1270 nm; 1610 nm]. Dans ce cas, le nombre maximum de longueurs d'ondes transmises est réduit à 18 [78]. En contrepartie, le CWDM ne nécessite pas un contrôle exigeant de la température des LASER, réduisant ainsi son coût d'application. Cet avantage économique motive l'application du multiplexage CWDM dans le cadre de ces travaux.

Les travaux présentés en [67] proposent une distribution du signal sur 8 guides optiques et un multiplexage CWDM à 8 longueurs d'onde. Une capacité de transmission de 1,6 Tbps est ainsi atteinte en transmettant 25 Gbps par guide électrique. A la différence de ces travaux, un multiplexage à 4 longueurs d'onde et l'utilisation de 32 guides optiques sont envisagés.

En considérant cette distribution du signal optique, le signal électrique transmis est parallélisé sur 128 (4×32) guides métalliques. La transmission d'un débit binaire de 100 Gbps par chaîne métallique permet d'atteindre une capacité de transmission totale de 12,8 Tbps.

La partie suivante traite de la modulation du signal électrique véhiculé par chaque guide métallique.

2.2. MODULATION DU SIGNAL ELECTRIQUE

La transmission de signaux à travers le réseau d'interconnexions de l'interposeur s'opère sous forme numérique. Ces signaux sont générés en appliquant une modulation d'amplitude dite PAM (pour *Pulse Amplitude Modulation*). Dans ce cas, le bit ou groupement de bits à transmettre est associé à l'amplitude d'un symbole de durée fixe T_s . Le débit symbole D_s (nombre de symboles transmis par seconde) est exprimé par la relation II-2 :

$$D_{S} = \frac{1}{T_{S}}$$
 II-2

Pour une modulation PAM à deux niveaux d'amplitude (PAM-2), le symbole transmis prend uniquement deux valeurs distinctes : l'une correspondant au bit « 1 » et l'autre correspondant au bit « 0 ». Par conséquent, le débit binaire est identique au débit symbole.

En considérant une modulation PAM à quatre niveaux d'amplitude (PAM-4), chacune des combinaisons possibles formées par deux bits peut être associée à une valeur d'amplitude spécifique. La distinction entre les modulations PAM-2 et PAM-4 pour une même séquence binaire et à débit binaire donné est illustrée en Figure II-2 dans le domaine temporel.



Figure II-2 : Exemple de transmission d'une même séquence binaire à 100 Gbps pour les modulations PAM-2 et PAM-4. Dans le premier cas, un seul bit est transmis par symbole de durée 10 ps. Dans le second cas, deux bits sont transmis par symbole de durée 20 ps.

La valence V, correspondant au nombre de valeurs possibles prises par le signal modulé, et le nombre n de bits transmis par symbole sont associés par la relation II-3 :

$$n = \log_2 V$$
 II-3

Pour un débit binaire D_B donné, la durée des symboles augmente avec le nombre de bits n transmis par symbole. Il en résulte une diminution du débit symbole D_S lorsque n augmente, comme formulée par l'équation II-4 :

$$D_{S} = \frac{1}{T_{S}} = \frac{1}{n \times T_{B}} = \frac{D_{B}}{\log_{2} V}$$
 II-4

Avec D_S le débit symbole, T_S la durée d'un symbole, T_B la durée d'un bit, n le nombre de bits par symbole, D_B le débit binaire et V la valence de la modulation.

La transmission d'un débit binaire de 100 Gbps par un signal numérique modulé en PAM-2 nécessite la transmission de $100 \cdot 10^9$ symboles par seconde (100 Gbaud). L'application d'une modulation PAM-4 réduit ce débit symbole à 50 Gbaud.

L'intérêt d'une réduction du débit symbole est illustré par l'analyse de la densité spectrale de puissance (DSP). Cette dernière représente la répartition de la puissance d'un signal en fonction de la fréquence. La Figure II-3 illustre les DSP des signaux PAM-2 et PAM-4 pour des séquences binaires identiques et des débits égaux. Ces résultats ont été obtenus par simulation numérique via le logiciel *Advanced Design System* (ADS) développé par Keysight [79].



Figure II-3 : Densité spectrale de puissance des signaux PAM-2 (a) et PAM-4 (b). La proportion de puissance occupant les fréquences supérieures à 100 GHz est extraite

Le débit symbole de chacun des signaux correspond à la fréquence du premier évanouissement, soit 100 GHz dans le cas du PAM-2 et 50 GHz dans le cas du PAM-4. Le premier lobe, regroupant la majeure partie de la puissance transmise, occupe une région du spectre plus restreinte dans le cas de la modulation PAM-4. En d'autres termes, cette dernière réduit l'occupation spectrale du signal transmis par rapport à la modulation PAM-2.

Une autre façon d'aborder cette notion d'occupation spectrale consiste à calculer la puissance totale d'un signal dans une bande de fréquence en y intégrant la DSP. L'occupation spectrale des deux modulations est comparée pour la bande [0; 100 GHz]. Le résultat montre que 87 % de la puissance du signal occupe cette bande dans le cas du PAM-2 contre 96 % pour le PAM-4.

L'atténuation subie par le signal dans les dispositifs passifs augmente avec la fréquence. La réduction de l'occupation spectrale s'accompagne d'une réduction de sensibilité à l'atténuation et aux distorsions.

Cependant, la mise en œuvre d'une modulation PAM-4 est plus complexe et dissipe davantage d'énergie que dans le cas d'une modulation PAM-2 [80]. En pratique, la modulation PAM-4 nécessite une tension d'alimentation plus élevée pour maintenir un taux d'erreur binaire (BER) équivalent à la modulation PAM-2 [81].

Enfin, le signal PAM-4 présente des amplitudes de transition variables lors des changements de symboles dépendant des états qui peuvent se succéder. Cette caractéristique est aussi susceptible de dégrader la fiabilité de la transmission [82].

Ainsi, bien que l'intérêt de la modulation PAM-4 pour augmenter l'utilisation de la bande passante de la chaîne soit indéniable, les avantages apportés par la modulation PAM-2, en termes de simplicité de mise en œuvre et de consommation énergétique justifient sa prise en compte dans ces travaux.

2.3. CARACTERISTIQUES DU SIGNAL TRANSMIS PAR CHAINE ELECTRIQUE

Pour atteindre une capacité de transmission supérieure à 10 Tbps, le signal électrique est parallélisé selon 128 liens électriques chacun véhiculant un débit binaire de 100 Gbps.

Ces travaux se focalisent sur l'étude d'un signal en modulation PAM-2. Dans ce cas, le bit « 0 » correspond à une tension de -0,9 V tandis que le bit « 1 » est associé à une tension de 0,9 V. Le temps de montée et de descente entre deux niveaux différents est fixé à 2,5 ps, correspondant à un quart de la durée d'un symbole (10 ps).

L'ensemble de ces caractéristiques est résumé dans le Tableau II-1:

 Tableau II-1 : Caractéristiques du signal transmis par chaîne électrique

Modulation	PAM-2
Rapidité [Gbaud]	100
Durée d'un symbole [ps]	10
Amplitude crête-à-crête [V]	1,8
Temps de transition [ps]	2,5

Dans la partie suivante, ces caractéristiques sont considérées afin d'établir des critères de performances en transmission.

3. EVALUATION DE LA TRANSMISSION ELECTRIQUE : GRANDEURS ET OUTILS D'ANALYSE, CRITERES DE PERFORMANCES

Dans cette partie, les grandeurs caractérisant les chaînes d'interconnexions 3D sont définies. Des critères de performances des chaînes 3D sont établis basés sur l'encombrement, la fréquence de coupure à - 3dB, le diagramme de l'œil en sortie de la chaîne ainsi que la consommation énergétique.

3.1. L'ENCOMBREMENT

L'encombrement E d'un guide correspond à la dimension maximale de la section occupée par ce dernier dans le plan orthogonal au sens de propagation du signal. Son estimation est illustrée en Figure II-4 dans le cas d'interconnexions horizontales et verticales.



Figure II-4 : Estimation de l'encombrement dans le cas de lignes de transmission horizontales (a) et d'interconnexions verticales (b)

La minimisation de la surface occupée par les centres de données est un critère de performance crucial. Elle doit donc être prise en compte dès la conception des interconnexions ou le choix des briques technologiques du réseau métallique de l'interposeur photonique.

3.2. La bande passante a - 3 dB

Le formalisme appliqué pour décrire un système électrique par ses paramètres S et les types de pertes qui s'y attachent sont présentés en deuxième partie des annexes. La distribution fréquentielle des paramètres S des interconnexions étudiées au cours de ce chapitre est extraite de simulations électromagnétiques 3D (calcul direct des paramètres S par un solveur électromagnétique). Pour cela, la méthode des éléments finis est appliquée dans le calculateur du logiciel *Ansoft Electromagnetics HFSS* [83].

A partir du tracé du module du paramètre de transmission en fonction de la fréquence, il est possible d'extraire le critère de bande passante à -3 dB (f_{-3dB}). Ce dernier correspond à la fréquence minimale pour laquelle la puissance d'un signal sinusoïdal transmis à travers le quadripôle subie une diminution de 50 %. Cela correspond à des pertes d'insertion de -3 dB comme illustré sur la Figure II-5.



Figure II-5 : Evolution fréquentielle du module du paramètre de transmission d'un quadripôle et extraction de la bande passante à - 3 dB (f_{-3dB})

En pratique, la bande passante à - 3 dB d'un circuit numérique est comparée à sa fréquence d'opération f_{OP} . Une transmission du signal numérique est considérée satisfaisante si le temps de montée est inférieur au quart de la période d'opération T_{OP} . Ainsi, la valeur maximale de cette fréquence est estimée à partir du temps de montée t_{rise} du signal transmis selon la formule II-5 :

$$f_{OP} = \frac{1}{T_{OP}} \le \frac{0.25}{t_{rise}}$$
 II-5

Ainsi, il est généralement admis qu'un système est capable de transmettre un signal numérique sans le dénaturer (en conservant ses harmoniques principales) si la relation II-6 est vérifiée :

$$f_{-3dB} \ge \frac{0.25}{t_{rise}}$$
 II-6

Dans le cas présent, un temps de montée de 2,5 ps est considéré pour le signal d'entrée. Afin de satisfaire ce critère, la fréquence à -3 dB des chaînes 3D doit donc être supérieure à 100 GHz.

Ce critère empirique est communément utilisé par les concepteurs, notamment pour sa simplicité d'évaluation. Néanmoins, plusieurs caractéristiques ne sont ici pas prises en compte. En particulier, l'impact de l'amplitude du signal, de la durée des symboles et de la distorsion du signal sont ignorés.

Pour pallier à ce besoin, un autre outil d'analyse est proposé en complément du critère de fréquence de coupure à -3 dB : le diagramme de l'œil. Cet outil évalue la qualité de la transmission dans le domaine temporel. Les fondamentaux de son tracé et de son interprétation sont présentés dans la partie suivante.

3.3. LE DIAGRAMME DE L'ŒIL

Le diagramme de l'œil estime la qualité des signaux numériques reçus à l'entrée du bloc récepteur. Cet outil d'analyse est couramment utilisé en transmission numérique. Il constitue une représentation synthétique qui vise à observer et à quantifier la qualité de la transmission.

Pour obtenir le diagramme de l'œil en sortie d'une chaîne, une séquence numérique aléatoire est appliquée à son entrée. La séquence est constituée d'une suite de symboles de durée T_s fixe. Le diagramme de l'œil est établi :

- En prélevant des sections d'une durée 2·T_s de la séquence numérique aléatoire. Ces sections sont appelées traces
- En superposant suffisamment de traces sur un même graphe.

L'axe des abscisses du graphe représente l'échelle du temps ; l'axe des ordonnées celle des niveaux de tension. En entrée de la chaîne, le diagramme de l'œil ainsi obtenu est tel que présenté en Figure II-6. Dans ce cas, toutes les trajectoires se superposent parfaitement et les traces sont définies par des segments.



Figure II-6 : Diagramme de l'œil en entrée d'une chaîne

Si on considère une chaîne d'interconnexion électrique 3D avec ses non-idéalités (pertes, gigue de phase, retard, désadaptation...) ou placée dans un environnement perturbant (bruits et perturbations électromagnétiques), les traces en sorties sont déformées. Un exemple de diagramme que l'on obtient alors est présenté en Figure II-7.



Figure II-7 : Diagramme de l'œil d'un signal numérique à 2 niveaux en sortie d'une chaîne non-idéale

A partir du diagramme de l'œil obtenu, l'expérimentateur estime la qualité du dispositif testé au moyen de certains critères. En particulier, parmi les grandeurs caractérisant le diagramme de l'œil, on extrait :

- Son ouverture (V_{open}): plus l'œil est ouvert, plus il est aisé de différencier deux symboles différents à la réception. Un œil se ferme sous l'effet d'interférences entre symboles, d'atténuation et de bruit.
- Sa largeur (T_{open}) : Des phénomènes de retards et de gigue de phase modifient l'instant et la durée des transitions entre les symboles. Dans ce cas, la valeur d'un symbole peut être faussée si elle est évaluée pendant une transition. Un œil étroit traduit ces phénomènes.

Pour la suite de cette étude, ces deux critères seront exprimés en pourcentage de leurs valeur respectives en entrée de la chaîne.

Pour l'ensemble des travaux présentés dans cette partie, les diagrammes de l'œil des signaux en sortie des chaînes électriques sont directement déduits des paramètres S par traitement du signal sous ADS.

3.4. LA CONSOMMATION ENERGETIQUE

La puissance instantanée P_{inst} dissipée dans une chaîne d'interconnexion à un instant t correspond au produit de la tension fournie en son entrée et le courant qui la traverse. La puissance moyenne P_{moy}^{T} dissipée lors d'une transmission de durée T est estimée par :

$$P_{\text{moy}}^{\text{T}} = \frac{\int_{0}^{\text{T}} P_{\text{inst}}(t) dt}{\text{T}} = \frac{\int_{0}^{\text{T}} v_{\text{in}}(t) \cdot i(t) dt}{\text{T}}$$
II-7

Avec vin la tension en entrée de la chaîne et i le courant traversant la chaîne.

Dans le cas d'une transmission numérique au débit binaire D_b , la consommation énergétique d'une chaîne sera quantifiée en énergie E_b dissipée par bit transmis et par millimètre parcouru. Elle est évaluée à partir de la puissance moyenne P_{moy} et de la longueur de la chaîne L et exprimée en fJ/bit/mm :

$$E_{b} = \frac{P_{moy}^{T}}{D_{b} \times L}$$
 II-8

3.5. DEFINITION DES CRITERES DE PERFORMANCES DES CHAINES 3D

Dans le cadre de cette thèse, les seuils de performances résumés dans le Tableau II-2 sont appliqués pour valider la qualité de la transmission. En répondant à ces exigences, le traitement correct du signal transmis au bloc récepteur est supposé garanti.

Tableau II-2 : Critères d'évaluation de la transmission des signaux à 100 Gbps au travers des chaînes 3D de l'interposeur par ordre de priorité décroissant

Fréquence à – 3 dB minimale [GHz]	100
Ouverture minimale de l'œil [%]	60
Largeur de l'œil [%]	80
Energie par bit transmis	minimal
Encombrement	minimal

Le premier critère porte sur la fréquence à -3 dB qui doit être supérieure à 100 GHz pour assurer la bonne transmission du signal avec un temps de montée de 2,5 ps.

Deux critères supplémentaires sont extraits du diagramme de l'œil obtenu en sortie de la chaîne : son ouverture (V_{open}) et sa largeur (t_{open}). Chacune doit nécessairement être supérieure à 60 et 80 % de leurs valeurs respectives en entrée de la chaîne.

Enfin, en respectant ces trois critères, l'énergie dissipée par bit transmis et l'encombrement doivent être minimisés.

4. SPECIFICATION DES INTERCONNEXIONS 3D

Cette partie vise à proposer une structure pour chaque tronçon élémentaire d'interconnexion 3D (TSV, RDL, BEOL et μ -Pilier) que nous étudierons et pour lesquelles nous évaluerons puis optimiserons les performances. Ces structures seront qualifiées de « standard » dans la suite de ce manuscrit. Des choix technologiques et de conceptions sont d'abord établis en identifiant :

- La structure d'interconnexions permettant de transmettre un signal soit en mode « unilatéral » ou en mode « différentiel »
- Les paramètres de conception dimensionnelle pour chaque interconnexion
- Le type d'intégration de TSV : middle ou last

Les chaînes 3D seront formées par la mise en cascade de ces tronçons élémentaires d'interconnexions. Ces chaînes sont qualifiées par les critères listés dans le Tableau II-2. Néanmoins, les travaux présentés dans ce manuscrit ont pour ambition d'évaluer les performances de plusieurs types de chaînes pouvant être sollicitées dans l'interposeur.

Dans cette optique, la méthode adoptée dans cette partie vise à spécifier les tronçons élémentaires d'interconnexions 3D à partir de leurs performances individuelles pour limiter l'encombrement, la consommation énergétique et les pertes des chaînes 3D qu'elles formeront ultérieurement, en particulier :

- Les paramètres de conception dimensionnelle de chaque tronçon élémentaire d'interconnexion 3D sont choisis afin de les adapter à une impédance de référence commune Z_{ref}. Ainsi, les phénomènes de réflexion aux jonctions des interconnexions n'affecteront pas de manière significative les performances des chaînes.
- Le choix de la technologie du TSV et du mode de transmission vise à minimiser l'encombrement et les pertes par insertions pour cette même impédance de référence.

4.1. CHOIX DU MODE DE TRANSMISSION

Deux modes de transmissions sont envisagés dans cette partie :

- Le mode unilatéral
- Le mode différentiel

Chacun de ces modes conduit à des structures d'interconnexions différentes.

Dans le premier cas, le signal est porté par la différence de potentiel entre un conducteur (nommé Signal) et un conducteur mis à la masse (nommé Ground). La structure d'interconnexions

associée est nommée Ground-Signal (GS), ou de manière symétrique, Ground-Signal-Ground (GSG).

Dans le second cas, l'information est portée par la différence de potentiel entre deux conducteurs signaux : l'un transmet la valeur inversée (-V) et l'autre la valeur non-inversée (V) du signal. Ces potentiels sont comptés par rapport à un conducteur mis à la masse. La configuration d'interconnexion symétrique associée au mode de transmission différentiel est nommée Ground-Signal-Ground (GSSG).

Un exemple des configurations GSG et GSSG dans le cas d'interconnexions horizontales est illustré en Figure II-8 :



Figure II-8 : Configurations GSG et GSSG dans le cas d'interconnexions horizontales

L'intérêt principal du mode différentiel réside dans la meilleure immunité du signal transmis au bruit. En effet, dans le cas où la distance d_l séparant les deux rubans signaux est suffisamment faible devant la distance d_e à la source d'une perturbation $\epsilon(t, d_e)$, cette dernière s'applique identiquement sur les deux bras conducteurs :

$$V_{+}(t, d_{\epsilon}) = V(t) + \epsilon(t, d_{\epsilon})$$
 II-9

$$V_{-}(t, d_{\epsilon}) = -V(t) + \epsilon(t, d_{\epsilon})$$
 II-10

Dans ces conditions, la perturbation s'annule en exprimant la tension différentielle :

$$V_{diff}(t) = \frac{V_+(t, d_{\varepsilon}) - V_-(t, d_{\varepsilon})}{2} = V(t)$$
 II-11

Les signaux transmis par paires différentielles sont donc moins sensibles aux perturbations électromagnétiques. Cette propriété représente un intérêt notable pour la transmission de signaux hauts-débits.

Elle est néanmoins acquise au détriment d'un encombrement, d'une consommation énergétique [84] et de pertes plus importantes [85] que la transmission unilatérale. Les points forts et faibles des deux modes de transmissions sont résumés dans le Tableau II-3 :

Tableau II-3 : Avantages et inconvénients des modes de transmissions « unilatéral » et « différentiel »

Mode de transmission	Unilatéral	Différentiel
Intégrité du signal	×	✓
Atténuation	\checkmark	×
Encombrement	\checkmark	×
Consommation énergétique	~	×

Les deux options répondent à des besoins spécifiques des applications de l'interposeur photonique. Dans le cadre de ces travaux, notre choix se porte sur le mode unilatéral. Ce choix est motivé par :

- Ses performances en termes d'atténuation, d'encombrement et de consommation énergétique
- La disponibilité de modèles d'interconnexions 3D en configuration GSG dans la littérature
- L'accessibilité à des structures de test en configuration GSG.

Dans la suite, nous qualifierons d'interconnexion (TSV, ligne RDL...) l'ensemble incluant le conducteur au potentiel « signal » et ses conducteurs de référence, au potentiel de masse.

4.2. Conception preliminaire des interconnexions 3D : Adaptation a 50 Ω

Les interconnexions étudiées dans cette partie sont donc structurées en configuration GSG. L'objectif ici est d'identifier les paramètres de conception des tronçons d'interconnexion 3D afin qu'ils aient une même impédance caractéristique. La notion d'impédance caractéristique et le concept de désadaptation d'impédance qui s'y attache sont discutés en annexes 1 et 2.

L'impédance caractéristique commune des tronçons d'interconnexion 3D est choisie à 50 Ω . Outre le fait que cette valeur correspond au standard largement appliqué pour les transmissions unilatérales [86], ce choix permet de garantir que :

- L'impact des phénomènes de réflexion le long des chaînes 3D sera négligeable et ne dégradera pas notablement la transmission
- Les paramètres de réflexion et de transmission évalués pour les interconnexions individuelles en considérant une impédance de référence de 50 Ω traduisent avec exactitude leurs performances au sein des chaînes 3D

Les paramètres de conception des tronçons élémentaires d'interconnexions horizontales (RDL et BEOL) et verticales (TSV et μ -Pilier) sont au nombre de trois et un respectivement comme illustrés en Figure II-9 :



Figure II-9 : Vue en coupe transverse au sens de propagation des interconnexions horizontales (a) et verticales (b) en configuration GSG. Identification des paramètres de conception des conducteurs

On notera que les diamètres des TSV et des μ -Piliers sont fixés par la technologie : ils n'interviennent pas en paramètres dans cette étude. Il en va de même pour les caractéristiques électriques des matériaux.

Par conséquent, seul le pas centre-à-centre (p) est à déterminer dans le cas des μ -Piliers et des TSV. Les paramètres de conceptions des lignes BEOL et RDL sont :

- La largeur des rubans de masse (W_G)
- L'espacement entre les rubans adjacents (s)
- La largeur du ruban central (W_S).

Les longueurs des lignes BEOL et RDL sont fixées à 100 μ m.

L'objectif de cette étape consiste donc à déterminer les valeurs des paramètres listés précédemment pour que l'impédance caractéristique de chaque interconnexion soit au plus près de 50 Ω . Par rapport à cette valeur cible, on considèrera que l'impédance caractéristique de chaque tronçon élémentaire d'interconnexion sera satisfaisante si elle est à l'origine d'une désadaptation (quantifiée par le module du paramètre de réflexion S₁₁ évalué pour une impédance de référence de 50 Ω) inférieure à - 20 dB jusqu'à 100 GHz, ce qui équivaut à une puissance réfléchie inférieure à 1 % de la puissance incidente.

Le paramètre S₁₁ de chaque interconnexion est évalué par simulation électromagnétique 3D sur la bande [100 MHz; 100 GHz] pour diverses combinaisons de paramètres de conception. Dans ce but, une étude paramétrique est réalisée via le logiciel de simulation électromagnétique 3D (3D-EM) *Ansoft HFSS*. Les paramètres de conception ainsi déduits et l'encombrement E qui en résulte sont présentés dans le Tableau II-4 et le Tableau II-5 pour les tronçons élémentaires d'interconnexions horizontales et verticales respectivement.

	RDL	BEOL PiC	BEOL BiC
W _s [µm]	20	5	5
W _G [µm]	70	10	10
s [µm]	15	7	5
Ε [μm]	190	39	35

 Tableau II-4 : Paramètres de conception choisis et encombrement des interconnexions horizontales

Tableau II-5 : Paramètres de conception choisis et encombrement des interconnexions verticales

	TSV middle	TSV last	µ-Pilier
p [µm]	40	225	60
Ε [μm]	100	515	140

Les modules des coefficients de réflexion simulés pour chaque tronçon élémentaire d'interconnexion 3D sont présentés en Figure II-10. Les phénomènes de réflexion deviennent de plus en plus importants à mesure que la fréquence augmente, à l'exception du TSV last qui atteint un maximum de $|S_{11}|$ autour de 50 GHz.



Figure II-10 : Module du coefficient de réflexion des interconnexions 3D pour les paramètres de conception proposés. Résultats extrait de simulation 3D-EM sous Ansoft HFSS pour une impédance de référence de 50 Ω

Tous les paramètres de conception identifiés maintiennent un module de coefficient de réflexion S_{11} satisfaisant le critère de - 20 dB sur l'ensemble de la bande considérée. Un maximum de -20,4 dB est observé pour le μ -Pilier à 100 GHz. Ces résultats valident les paramètres de conception proposés.

4.3. Comparaison des performances electriques des TSV last et middle

L'objet de cette partie est d'identifier la solution la plus adéquate aux applications de l'interposeur photonique entre les intégrations last et middle du TSV. Pour cela, l'encombrement et les performances en transmission des deux TSV sont comparés en considérant les pas centreà-centre p qui satisfont l'adaptation à 50 Ω (Tableau II-5). On retient de ces résultats que :

- Le TSV last requiert un pas centre-à-centre de 225 μm
- Le TSV middle atteint l'adaptation pour un pas centre-à-centre de 40 μm seulement.

On rappelle que le TSV last présente un diamètre supérieur au TSV middle avec 65 μ m pour le premier (Figure I-32) et 10 μ m pour le second (Figure I-31). Par conséquent, l'encombrement du TSV last est cinq fois plus grand que celui occupé par son homologue middle, comme résumé dans le Tableau II-5.

Les coefficients de transmission S_{21} de chaque TSV sont extraits par simulation 3D-EM jusqu'à 100 GHz. Les résultats sont présentés en Figure II-11. Le module du coefficient de transmission du TSV last est plus faible que le TSV middle sur l'intégralité de la bande [100 MHz; 100 GHz]. Cette différence n'est cependant pas significative : un écart maximum de 0,1 dB est observé autour de 1 GHz, correspondant à 1,1 % de pertes par insertion supplémentaire dans le cas du TSV last.



Figure II-11 : Paramètre de transmission des TSV last et middle en configuration GSG et pour une impédance de référence de 50 Ω

En conclusion, pour les technologies considérées dans cette thèse, le TSV middle présente :

- Des pertes jusqu'à 1,1 % plus faibles que le TSV last
- Un encombrement cinq fois plus faible que le TSV last

Le critère d'encombrement justifie le choix de l'intégration middle pour la suite de ces travaux.

Suite au choix du TSV middle, du mode de transmission unilatéral et des paramètres de conception de chacun des tronçons élémentaires d'interconnexions 3D, l'ensemble des données propres à chacun de ces tronçons est établi.

La suite de ce chapitre s'attache à établir les dernières données nécessaires à la définition des limites en termes de performances électriques de l'interposeur : l'identification des chaînes d'interconnexions 3D les plus significatives et leurs dimensions typiques.

5. IDENTIFICATION DES CHAINES D'INTERCONNEXIONS 3D D'INTERET

Les chaînes d'interconnexions électriques de l'interposeur photonique transmettant les signaux rapides sont identifiées dans cette partie. Pour cela, les dimensions de l'interposeur et des puces qu'il supporte sont résumées dans un premier temps. Fort de ces données, des chemins de routages sont ensuite proposés pour deux scénarios de communication haut-débit :

- La liaison entre les entrées-sorties électriques du transmetteur électro-optique et le processeur qualifiée par la suite de « inter-puces » (ou D2D pour *Die-to-Die*)

- La liaison entre les entrées-sorties électriques du transmetteur électro-optique et le BGA qualifiée par la suite de « puce-à-BGA » (ou D2S pour *Die-to-Substrate*).

Pour chacun des cas, la plage de variation typique de la longueur de transmission mesurée dans le plan de l'interposeur (la longueur de transmission transverse : L_T) ainsi que les conditions de charge des chaînes 3D sont renseignées.

5.1. DIMENSIONS DE L'INTERPOSEUR PHOTONIQUE

Une vue de dessus de l'interposeur est schématisée en Figure II-12. Chacune des puces empilées sur l'interposeur photonique mesure 3 mm de large et 5 mm de long. Elles sont espacées l'une de l'autre par une distance minimale de 500 µm.

Cet espacement est imposé par la technique employée pour reporter les puces sur l'interposeur. Dans le cas présent, le procédé de refusion de masse est appliqué en injectant un polymère de remplissage entre les puces empilées et l'interposeur. Ce matériau est nécessaire à la tenue mécanique de l'ensemble. Le polymère se repend par capillarité sous la puce et poursuit son écoulement 500 µm au-delà de cette dernière. Afin de palier au risque d'effusion sous les puces voisines, cet espacement de garde doit être garanti.



Figure II-12 : Agencement et dimensionnement des puces EiC et processeur sur l'interposeur photonique

Les dimensions ainsi établies sont indispensables pour déterminer la plage de distances susceptibles d'être parcourues par les signaux électriques dans l'interposeur. Ces gammes de variations de longueurs des chaînes 3D sont établies dans les parties suivantes pour deux scénarios de communication.

5.2. COMMUNICATION INTER-PUCES

Le premier scénario de communication consiste à transmettre un signal électrique à 100 Gbps entre :

- La puce EiC sur laquelle sont intégrées les entrées-sorties électriques du transmetteur électro-optique
- Le processeur.

Les chaînes 3D interconnectant ces deux éléments transmettent des signaux électriques à 100 Gbps. Ils sont issus de la conversion des signaux optiques par le transmetteur électro-optique.

En considérant les données résumées en Figure II-12, la plage de variation de la longueur transverse L_T parcourue par le signal dans le plan de l'interposeur entre l'EiC et le processeur est comprise entre 0,5 mm et 11,5 mm.

D'autre part, les signaux peuvent être transmis par plusieurs chaînes du réseau d'interconnexion 3D. Ces chaînes se distinguent par les proportions de la longueur L_T parcourues au niveau des faces avant et arrière de l'interposeur photonique. Deux cas extrêmes sont ainsi identifiés et illustrés en Figure II-13 :

- La transmission transverse par la face avant uniquement (D2D FS, pour *Die-to-Die Front-side*)
- La transmission transverse par la face arrière uniquement (D2D BS, pour *Die-to-Die Backside*).



Figure II-13 : Chaînes 3D envisagées pour la communication inter-puces Routage en face avant (D2D FS, bleu) et en face arrière (D2D BS, rouge) L_T = Longueur de transmission transverse

Dans le cas D2D FS, la transmission du signal à la surface de l'interposeur est intégralement réalisée par le biais des lignes BEOL de l'interposeur. Ce chemin, qualifié par la suite de « routage en face avant », est représenté en bleu sur la Figure II-13. Le signal issu des ports électriques du transmetteur traverse alors successivement :

- Les µ-Piliers de la puce EiC à l'interposeur
- Les lignes BEOL sur la longueur L_T

- Les µ-Piliers de l'interposeur au processeur.

La solution D2D BS consiste à assurer intégralement la transmission en surface de l'interposeur par sa face arrière par le biais des lignes RDL. Ce chemin est représenté en rouge sur la Figure II-13. Dans ce cas de « routage en face arrière », le signal est successivement transmis par :

- Les μ-Piliers de la puce EiC à l'interposeur
- Les TSV jusqu'à la face arrière de l'interposeur
- Les lignes RDL sur la longueur L_T
- Les TSV jusqu'à la face avant de l'interposeur
- Les µ-Piliers de l'interposeur au processeur.

En appliquant cette stratégie de routage, le signal parcourt 200 μ m supplémentaires (soit deux fois la hauteur des TSV) que dans le cas du routage en face avant pour une longueur L_T équivalente. Cependant, elle véhicule les signaux en partie à travers des lignes RDL, plus épaisses que celles du BEOL. Les lignes RDL sont par conséquent moins résistives et présentent potentiellement une atténuation plus faible. La prise en compte de ce chemin est aussi justifiée par l'alternative qu'il offre par rapport à l'utilisation de la face avant, susceptible d'être encombrée.

Les terminaux de ces chaînes sont l'amplificateur séparateur de la puce EiC et le pilote d'entrée du processeur, comme schématisé sur la Figure II-14.

L'amplificateur séparateur garantit une impédance de sortie de la puce EiC à 50 Ω . L'impédance d'entrée du processeur correspond à une capacité substrat dont la valeur dépend de la largeur de grille des transistors constituant son pilote. Dans le cas présent, la capacité d'entrée du processeur est estimée à moins de 20 fF.



Figure II-14 : Conditions de charge pour la communication inter-puces

Les impédances de ces terminaux sont à mettre en relation avec les contraintes fixées lors de la conception de chaque interconnexion. Celles-ci ont été dessinées afin d'atteindre une impédance caractéristique de 50 Ω . Or, dans le cas présent, l'interconnexion en bout de chaîne « voit » en sa sortie une capacité de 20 fF. L'impédance équivalente d'entrée du processeur est calculée par :

$$Z_{in} = \frac{1}{j \cdot \omega \cdot C_{in}}$$
 II-12

Avec ω la pulsation du signal (2· π ·f) et C_{in} la capacité d'entrée du processeur (ici, 20 fF).

Le module de l'impédance résultante est inversement proportionnel à la pulsation du signal : il décroît rapidement lorsque la fréquence augmente. Il est estimé à 79 k Ω à 100 MHz et à 79 Ω à 100 GHz. La conception d'interconnexions adaptées à l'impédance d'entrée du processeur sur l'ensemble de la bande [0 ; 100 GHz] est par conséquent impossible. Il en résulte des réflexions et l'apparition d'un régime d'ondes stationnaires sur l'interconnexion.

Une chaîne 3D avec ces conditions de charges est simulée sous ADS. Une séquence binaire aléatoire de débit 100 Gbps est générée en entrée de la chaîne. La tension et le courant obtenus en sortie de la chaîne sont illustrés sur la Figure II-15. Ainsi, si les niveaux de tension en sortie de la chaîne conservent une amplitude crête-à-crête proche de la tension du générateur (1,8 V dans cet exemple), le courant est différent de zéro uniquement lors des changements de niveau de tension. La puissance moyenne qui en résulte est par conséquent faible.



Figure II-15 : Tension (U, en bleu) et courant (I, en rouge) en sortie d'une chaîne 3D avec une capacité de sortie de 20 fF

Afin de maximiser la puissance transmise, un réseau d'adaptation à 50 Ω est placée en entrée du processeur tel que présenté en Figure II-16.



Figure II-16 : Conditions de charge pour la communication inter-puces avec impédance d'adaptation en sortie de la chaîne

Dans ce cas, la tension observée en sortie de la chaîne est plus atténuée que dans le cas précédent. Cependant le courant et la tension sont en phases et la puissance effectivement transmise est ainsi augmentée, comme en témoigne la Figure II-17.



Figure II-17 : Tension (U, en bleu) et courant (I, en rouge) en sortie d'une chaîne 3D adaptée à 50 Ω en sortie

Pour la suite de ce travail, nous ferons l'hypothèse qu'un tel dispositif est mis en place en entrée du processeur. Dans ce cas, l'impédance vue par la chaîne en entrée du processeur est équivalente à une impédance de 50 Ω .

5.3. COMMUNICATION PUCE-A-BGA

Le second scénario de communication porte sur la transmission des signaux à haut-débit entre la puce EiC et le BGA. Ce chemin représente la transmission des informations traitées par le transmetteur électro-optique à des circuits, tels que des mémoires, intégrées sur le BGA ou le PCB. A l'échelle de l'interposeur, ce scénario concerne les échanges de signaux entre :

- Les entrées et sorties de la puce EiC
- La face arrière de l'interposeur

Dans ce cas, la longueur L_T maximale parcourue par le signal dans le plan de l'interposeur entre le BGA et la puce EiC est estimée à 12,5 mm.

Au même titre que dans le scénario précédent, plusieurs chaînes 3D sont envisageables pour assurer la communication entre la puce EiC et la face arrière de l'interposeur. Trois cas sont comparés dans le cadre de ces travaux, comme illustré en Figure II-18 :

- La transmission transverse par la face avant de la puce EiC (D2S EiC), en vert
- La transmission transverse par la face avant de l'interposeur (D2S FS), en bleu
- La transmission transverse par la face arrière de l'interposeur (D2S BS), en rouge



Figure II-18 : Chaînes 3D envisagées pour la communication puce-à-BGA Routage par la puce EiC (D2S EiC, vert), en face avant de l'interposeur (D2S FS, bleu) et en face arrière de l'interposeur (D2S FS, rouge)

Dans le cas D2S EiC, le signal est entièrement distribué horizontalement par les lignes BEOL de la puce EiC. La chaîne 3D en question est formée par :

- Les lignes BEOL en technologie BiCMOS55 (BEOL BiC) sur la longueur L_T
- Les µ-Piliers
- Les TSV.

Dans le cas D2S FS, la longueur transverse est parcourue intégralement via les lignes BEOL intégrées dans les niveaux de métaux de l'interposeur. La chaîne 3D est formée par :

- Les µ-Piliers
- Les lignes BEOL en technologie PiC25G (BEOL PiC) sur la longueur L_T
- Les TSV.

Enfin, dans le cas D2S BS, le signal est véhiculé à travers la face arrière de l'interposeur :

- Les µ-Piliers
- Les TSV
- Les lignes RDL de l'interposeur sur la longueur L_T .

A la différence du scénario de communication inter-puces (D2D), les distances totales parcourues par le signal au travers des trois chaînes comparées ici sont identiques pour des longueurs L_T équivalentes.

Dans ce cas, les terminaux des chaînes sont les pilotes de sortie de la puce EiC, d'impédance de sortie 50 Ω , et les μ -Bumps connectant la face arrière de l'interposeur avec le substrat. Ces derniers sont adaptés en entrée à l'impédance de référence standard de 50 Ω par un réseau d'adaptation. Les conditions de charges des chaînes puce-à-BGA sont présentées en Figure II-19.



Figure II-19 : Conditions de charge pour la communication puce-à-BGA

Nous venons donc d'identifier plusieurs chaînes d'interconnexions représentatives des communications réalisées sur l'interposeur photonique et il conviendra de comparer leurs performances. La suite de ce chapitre porte donc sur l'identification des valeurs maximales (notées L_{Tmax}) des longueurs de transmission transverses L_T satisfaisant les critères de transmission précédemment établis (Tableau II-2).

6. EXTRACTION DES PERFORMANCES DES CHAINES 3D EN FONCTION DE LA LONGUEUR DE TRANSMISSION TRANSVERSE

Les performances de chacune des chaînes 3D définies à l'issue de la partie 5 sont évaluées en fonction de la longueur de transmission transverse L_T . Cette étude permet d'établir la valeur maximale L_{Tmax} de L_T satisfaisant les critères de performance résumés dans le Tableau II-2. Dans un second temps, les chaînes 3D préférentielles sont déduites des résultats de cette analyse.

Nous rappelons nos conditions de travail :

- Les paramètres technologiques sont tirés des règles de dessins (cf. Chapitre I, partie 5)
- La configuration GSG supportant le mode de transmission unilatérale a été préférée au mode différentiel (cf. Chapitre II, partie 4.1)
- Les paramètres de conception ont été établis afin de limiter les phénomènes de réflexions le long des chaînes 3D (cf. Chapitre II, partie 4.2)
- L'intégration middle du TSV a été préférée à sa version last (cf. Chapitre II, partie 4.3)
- Le signal est modulé par une modulation PAM-2 : ses caractéristiques sont résumées dans le Tableau II-1.

Une première partie est dédiée à la description de la méthodologie développée pour extraire la fréquence de coupure à -3 dB et le diagramme de l'œil à la sortie des chaînes 3D en fonction de la longueur L_T . Cette méthodologie est ensuite appliquée pour évaluer les performances des cinq chaînes 3D identifiées précédemment. A partir de ces résultats, les chemins de routage préférentiels pour les scénarios de communication inter-puces (D2D) et puce-à-BGA (D2S) sont déduits. Enfin, une discussion porte sur les contraintes de routages induites par les limites de performances des chaînes 3D.

6.1. METHODOLOGIE

Deux méthodes de modélisation décrites en Figure II-20 sont envisagées pour estimer les performances de plusieurs chaînes 3D en fonction de la longueur $L_{T.}$

La première consiste à calculer directement les paramètres S par une simulation électromagnétique 3D de chaque chaîne complète en utilisant le logiciel HFSS. Cette méthode

implique de définir une structure 3D spécifique pour chaque chaîne. De plus, la complexité et la longueur des chaînes et les fréquences élevées considérées (100 GHz) rendent indispensable l'utilisation d'un maillage dense. Bien qu'impliquant peu d'étapes, le temps d'exécution des simulations de cette méthode est par conséquent prohibitif.

La seconde méthode est proposée afin de réduire le temps de simulation nécessaire. La première étape vise à calculer séparément les paramètres S des cinq tronçons élémentaires d'interconnexions 3D (TSV, μ -Pilier, RDL, BEOL PiC et BEOL BiC) par simulation électromagnétique 3D. Ces tronçons, de longueurs fixes, constitueront les briques élémentaires des chaînes 3D.

Ces paramètres S sont ensuite convertis en matrice ABCD. La multiplication des matrices ABCD de ces briques élémentaires permet ensuite d'obtenir celle de chaque chaîne 3D considérée. Les matrices ABCD des chaînes sont ensuite converties à nouveau en matrices S. La définition des matrices ABCD et les relations de passages entre ces dernières et les matrices S sont détaillées respectivement en partie 3 et 4 des annexes.

Dans le cas des lignes RDL et BEOL, la longueur du tronçon d'interconnexion est fixée à 100 μ m. Ce choix résulte d'un compromis visant à limiter l'erreur due à la mise en cascade des matrices ABCD et à garantir un pas de variation de L_T suffisamment faible.

L'application de la deuxième méthode nécessite de passer par une étape de validation afin de démontrer la justesse de la décomposition puis de la reconstitution de la chaîne d'interconnexions complète à partir des tronçons d'interconnexion 3D. En particulier, cette étape permet de vérifier que les effets des discontinuités géométriques aux jonctions des tronçons (non modélisés par la seconde méthode) peuvent être négligés. Pour cela, les paramètres S extraits par les deux méthodes sont comparés pour plusieurs chaînes.



Figure II-20 : Méthodes proposées pour la modélisation de chaînes 3D en fonction du chemin considéré et de la longueur des lignes t_{chain} = temps de simulation de chaîne complète, t_{interco} = temps de simulation d'une interconnexion seule

 $(t_{chain} >> t_{interco})$

L'intérêt principal de la seconde méthode réside dans le temps de calcul, considérablement réduit par rapport à la simulation de chaînes complètes :

- Dans le cas de la première méthode, le temps d'extraction des paramètres S augmente rapidement avec la résolution fréquentielle, la longueur des chaînes, le nombre de chaînes à simuler et la complexité des empilements technologiques.
- Dans le cas de la seconde méthode, les performances de multiples chaînes 3D sont extraites à partir des résultats des cinq simulations électromagnétiques-3D portant sur les structures des tronçons élémentaires d'interconnexions 3D. Le temps de chacune de ces simulations ne dépend ni des longueurs de lignes, ni du nombre de chaînes, ni du nombre d'interconnexions par chaîne.

Par conséquent, plus la complexité et la diversité des chaînes étudiées augmentent, plus l'application de la seconde méthode est avantageuse. Pour des ressources de calcul équivalentes, le temps nécessaire à l'extraction des paramètres S d'une chaîne BEOL PiC – TSV – RDL – TSV – BEOL PiC de 800 μ m de long est divisé par 100 en appliquant la seconde méthode plutôt que la première.

Les parties suivantes se focalisent sur :

- La validation de la méthode 2 par comparaison aux simulations 3D de chaînes complètes (méthode 1)
- L'application de la méthode 2 pour comparer les performances des différentes solutions de routage des communications inter-puces et puce-à-BGA.

6.2. VALIDATION DE LA METHODE DE MISE EN CASCADE DES TRONÇONS ELEMENTAIRES D'INTERCONNEXIONS 3D

Au cours de sa propagation le long de la chaîne 3D, le champ électromagnétique est susceptible de subir l'effet de perturbations dues aux discontinuités de géométrie entre les interconnexions qui se succèdent. Ces discontinuités peuvent être des modifications géométriques ou des changements de l'orientation des guides. Leurs effets ne sont pas pris en compte lors de la multiplication des matrices ABCD de chacun des tronçons élémentaires d'interconnexions. Une étape de validation est conduite pour vérifier que la mise en cascade de ces briques élémentaires modélise précisément les performances des chaînes 3D complètes, malgré ces phénomènes.

Les paramètres S obtenus par la méthodologie proposée sont comparés à ceux obtenus par simulation électromagnétique 3D de chaînes complètes. L'ensemble des cas modélisés au cours de cette étape est résumé dans le Tableau II-6. Ces chaînes significatives permettent d'évaluer l'impact :

- Du type de transitions (ex : TSV-RDL ; BEOL PiC-µPilier...)
- Du nombre de tronçons élémentaires d'interconnexions 3D
- De la longueur des chaînes.

L'étude explore les cas de chaînes 3D combinant un, trois ou cinq types de tronçons élémentaires d'interconnexions différentes. Pour chacune de ces chaînes, des longueurs transverses totales de 600 et $1200 \,\mu m$ sont considérées.

On notera que les briques élémentaires des lignes BEOL BiC, BEOL PiC et RDL ont été définies pour une longueur fixée à 100 μ m chacune. Les lignes de longueurs 600 et 1200 μ m sont modélisées en cascadant respectivement 6 et 12 fois la brique élémentaire correspondante.

Chaînes Mise en cascade de briques élémentaires de longueur 100 μm pour [RDL], [BEOL PiC], [BEOL BiC] et [TSV] et 34 μm pour le [μ-Pilier]		Longueurs des lignes [µm]		
		BEOL PiC	RDL	maximal de S21 [%]
6·[BEOL BiC]	600	0	0	1,5
12·[BEOL BiC]	1200	0	0	3,3
6·[BEOL PiC]	0	600	0	0,5
12·[BEOL PiC]	0	1200	0	1,8
6·[RDL]	0	0	600	0,5
12·[RDL]	0	0	1200	0,9
3 · [BEOL BiC] + [µ-Pilier] + [3 · BEOL PiC]	300	300	0	1,7
6·[BEOL BiC] + [µ-Pilier] + 6·[BEOL PiC]	600	600	0	1,0
$3 \cdot [BEOL PiC] + [TSV] + 3 \cdot [RDL]$	0	300	300	0,2
$6 \cdot [BEOL PiC] + [TSV] + 6 \cdot [RDL]$	0	600	600	0,4
$2 \cdot [BEOL BiC] + [\mu - Pilier] + 2 \cdot [BEOL PiC] + [TSV] + 2 \cdot [RDL]$	200	200	200	0,5
$4 \cdot [BEOL BiC] + [\mu-Pilier] + 4 \cdot [BEOL PiC] + [TSV] + 4 \cdot [RDL]$	400	400	400	0,1

Tableau II-6 : Cas explorés lors de l'étape de validation de la méthode de mise en cascade et maximum d'écart relatif observé sur la plage de fréquence [100 MHz ; 100 GHz] entre la simulation 3D et la mise en cascade pour les modules de paramètres S₂₁

Une augmentation de l'erreur relative avec la longueur transverse L_T est systématiquement observée pour les chaînes à un seul élément. Néanmoins, cette tendance n'est pas vérifiée pour les chaînes plus complexes. Les écarts relatifs entre les deux méthodes mettent en évidence un impact peu significatif des discontinuités et de la longueur transverse. En particulier, un minimum d'erreur est relevé dans le cas de la chaîne longue à cinq éléments.

Ces résultats valident la méthode proposée : un maximum d'erreur sur le module de S_{21} de 3,3 % est obtenu pour la ligne BEOL BiC de 1,2 mm.

6.3. RESULTATS : RECOMMANDATIONS DE ROUTAGE ET LIMITES DE LA PORTEE DE TRANSMISSION

Dans cette partie, la valeur maximale de L_T satisfaisant le critère de fréquence de coupure à - 3dB est extraite pour chacune des chaînes. Ces résultats sont vérifiés au regard des critères de performance du diagramme de l'œil. Ce dernier est établi à partir des signaux numériques temporels présents en sortie de chaîne.

6.3.1. Longueur de transmission satisfaisant le critere de frequence a - 3 dB

Dans cette partie, la méthode de modélisation de chaînes 3D par la mise en cascade des matrices ABCD déduits des paramètres S des tronçons élémentaires d'interconnexions 3D est appliquée afin d'observer l'impact de la longueur L_T sur le module $|S_{21}|$ des chaînes 3D. A partir de ces résultats, les longueurs L_T maximales satisfaisant le critère de fréquence à -3 dB sont établies.

6.3.1.1. Communication inter-puces

L'évolution du module de S_{21} des chaînes 3D pour la communication inter-puces (D2D) à 100 GHz est illustrée en Figure II-21 pour L_T variant entre 0,5 et 5 mm.

A partir de ce graphique, il est possible d'extraire pour chacune des chaînes la valeur maximale de L_T satisfaisant le critère de fréquence à - 3 dB. Ces longueurs sont estimées à 2,3 mm dans le cas de la transmission en face-avant (D2D FS) et à 0,9 mm pour la transmission en face-arrière (D2D BS).



Figure II-21 : Evolution des modules des coefficients de transmission simulés à 100 GHz des chaînes 3D en fonction de leur longueur pour la communication inter-puces

Ces résultats confirment l'intérêt de la chaîne 3D en face-avant pour la transmission des signaux rapides grâce à :

- Sa longueur totale plus faible
- Les pertes plus faibles dans les lignes BEOL aux hautes fréquences par rapport au RDL
- L'exclusion des TSV.

Ils mettent aussi en avant les limitations fortes imposées par les propriétés de transmission des interconnexions électriques de l'interposeur pour les deux solutions de routage. En effet, les longueurs transverses maximales atteignables à travers chacune de ces chaînes ne permettent pas de transmettre les signaux rapides sans les régénérer jusqu'aux 11,5 mm susceptibles d'être visés en pratique.

6.3.1.2. Communication puce-à-BGA

La comparaison des performances des trois chaînes proposées pour la communication puce-à-BGA (D2S) est illustrée en Figure II-22. Ce graphique a été obtenu en modélisant les paramètres de transmission de ces chaînes pour une longueur L_T inférieure à 5 mm.

Les valeurs maximales de L_T garantissant une fréquence de coupure à -3 dB supérieure à 100 GHz sont estimées à :

- 1,1 mm pour la chaîne D2S BS passant par la ligne RDL
- 1,9 mm pour la chaîne D2S FS par la ligne BEOL de l'interposeur
- 2,0 mm pour la chaîne D2S EiC passant par la ligne BEOL de la puce EiC.



Figure II-22 : Evolution des modules des coefficients de transmission simulés à 100 GHz des chaînes 3D en fonction de leurs longueurs pour la communication puce-à-BGA

La solution de routage par le BEOL de la puce EiC (D2S EiC) offre la plus grande liberté de conception. L'utilisation de la ligne RDL dans la chaîne D2S BS apparaît comme la solution la moins favorable pour la transmission de signaux à haut débit excepté pour les longueurs transverses inférieures à 100 μ m. Pour ces distances, son atténuation à 100 GHz est inférieure à la chaîne en face avant de l'interposeur (D2S FS).

Comme pour le cas de la communication inter-puces, ces résultats suggèrent de fortes contraintes de routage. Ces contraintes sont susceptibles d'être relâchées en améliorant les performances de transmission des chaînes 3D.

Les longueurs maximales de transmission satisfaisant le critère de bande passante a - 3 dB sont établies pour chaque chaîne 3D envisagée pour les communications inter-puces (D2D) et

puce-à-BGA (D2S). Ces premiers résultats soulignent de fortes limitations au sein du réseau 3D de l'interposeur photonique.

Ces observations doivent être complétées par l'observation des diagrammes de l'œil des signaux en sortie des chaînes 3D. Les résultats sont synthétisés dans la partie suivante.

6.3.2. Performances dans le domaine temporel aux longueurs limites

L'étude présentée dans cette partie vise à valider avec une analyse des diagrammes de l'œil les longueurs maximales L_{Tmax} évaluées précédemment selon le critère de fréquence à – 3 dB.

Les diagrammes de l'œil du signal transmis sont tracés pour chacune des chaînes à leurs longueurs maximales L_{Tmax} respectives établies précédemment. Ils sont obtenus en utilisant le logiciel ADS pour des signaux numériques en modulation PAM-2 et à 100 Gbps. Les caractéristiques des signaux d'entrée sont résumées dans le Tableau II-1.

Les diagrammes des signaux en sorties des chaînes 3D sont illustrés pour les deux scénarios de communication en Figure II-23.



Figure II-23 : Diagrammes de l'œil en sortie des chaînes 3D des communications inter-puces (haut) et puce-à-BGA (bas) pour les longueurs transverses satisfaisant le critère de fréquence à - 3 dB

Ces diagrammes sont correctement ouverts en déployant une séparation claire entre les niveaux d'amplitude correspondant aux valeurs binaires 0 et 1. Les valeurs d'ouverture V_{open} et de largeur T_{open} de ces diagrammes sont synthétisées dans la partie suivante.

6.3.3. SYNTHESE

Les longueurs L_{Tmax} transverses maximales ainsi que les données des diagrammes de l'œil (V_{open} et T_{open}) et la consommation énergétique ($E_b@L_{Tmax}$) évaluées à L_{Tmax} des chaînes proposées sont présentées dans les Tableau II-7 et Tableau II-8 pour les scénarios de communications interpuces et puce-à-BGA respectivement :

Tableau II-7 : Synthèse des performances des chaînes 3D inter-puces (D2D) : longueurs transverses maximales, ouvertures et largeurs des diagrammes de l'œil et consommation énergétique

Chaîne 3D	D2D FS	D2D BS
L _{Tmax} [mm]	2,3	0,9
V _{open} [%]	77	61
t _{open} [%]	99	94
E _b @L _{Tmax} [fJ/bit/mm]	17,6	65,1

Tableau II-8 : Synthèse des performances des chaînes 3D puce-à-BGA (D2S) : longueurs transverses maximales, ouvertures et largeurs des diagrammes de l'œil et consommation énergétique

Chaîne 3D	D2S EiC	D2S FS	D2S BS
L _{Tmax} [mm]	2,0	1,9	1,1
V _{open} [%]	71	70	68
t _{open} [%]	98	99	94
E _b @L _{Tmax} [fJ/bit/mm]	24,3	23,8	52,5

Ces résultats corroborent l'observation des diagrammes de l'œil et valident ainsi les valeurs de L_{Tmax} extraites. Les chaînes 3D dont la fréquence de coupure à -3 dB est supérieure à 100 GHz répondent aux critères d'ouvertures de diagramme de l'œil.

On notera que la transmission par les lignes BEOL présente systématiquement un bilan énergétique plus avantageux que celle par la ligne RDL, confirmant ainsi l'intérêt de privilégier la transmission des signaux rapides par la face avant (FS) de la puce EiC ou de l'interposeur.

Le critère de fréquence de coupure à -3 dB est plus exigeant que les critères du diagramme de l'œil. Suite à ces observations, les travaux proposés dans le chapitre quatre viseront à :

- Maximiser la longueur de transmission maximale (L_{Tmax}) satisfaisant le critère de fréquence de coupure à -3 dB
- Minimiser l'énergie dissipée par bit transmis (E_b) évaluée à cette longueur $(E_b@L_{Tmax})$.

Les caractéristiques des diagrammes de l'œil des chaînes ainsi optimisées seront ensuite extraites afin de vérifier qu'elles répondent à l'ensemble des critères.

7. CONCLUSION

Une méthode de modélisation de chaîne 3D est développée afin d'extraire leurs performances en fonction de la nature et du nombre de tronçons élémentaires d'interconnexions qui les constituent. Elle évalue les performances de chaînes de longueur variables pour des structures d'interconnexion prédéfinies. Reposant sur les simulations électromagnétiques 3D individuelles de cinq tronçons élémentaires d'interconnexions 3D, sa vitesse d'exécution est plus élevée que la simulation des chaînes complètes.

Son application conduit à l'extraction des longueurs de transmission transverses L_T maximales de chaque chaîne et à privilégier des chemins particuliers dans le cas des communications interpuces et puce-à-BGA :

- La transmission en face-avant pour la communication inter-puces jusqu'à une longueur transverse de 2,3 mm
- La transmission par les lignes BEOL de la puce EiC pour la communication puce-à-BGA jusqu'à une longueur transverse de 2,0 mm.

De plus, elle met en évidence la possibilité de transmettre les signaux à 100 Gbps par les lignes RDL sur des distances inférieures à 1,1 mm afin de relâcher l'encombrement de la face avant de l'interposeur.

Ces distances sont inférieures aux distances (environ 12 mm) susceptibles d'être visées en pratique. La transmission au-delà de ces longueurs maximales nécessite la régénération du signal électrique. Cette fonction implique l'intégration d'éléments actifs encombrant davantage les faces avant des puces et augmentant le coût d'intégration et la consommation énergétique de l'interposeur.

Afin de relâcher ces contraintes, la technologie et la conception des chaînes 3D doivent être optimisées. La multiplicité des paramètres mis en jeu et la complexité des chaînes rendent inenvisageable une étude paramétrique reposant entièrement sur les simulateurs 3D-EM. De plus, la méthode appliquée dans ce chapitre est soumise à une restriction notable : elle ne permet pas d'évaluer l'impact des paramètres de conception et de technologie des interconnexions sur les performances des chaînes. La mise en cascade des tronçons d'interconnexion 3D doit donc être complétée par des modèles paramétrables de ces éléments.

Le développement de ces modèles est présenté dans le troisième chapitre de ce manuscrit. Leur application vise à identifier :

- Les tronçons élémentaires d'interconnexions 3D (TSV, RDL, ...) les plus critiques
- Les mécanismes de pertes prépondérants
- Les paramètres impactant significativement les performances des chaînes 3D.

Ces observations orienteront par la suite l'optimisation des chaînes 3D complètes traitée dans le quatrième chapitre de ce manuscrit.
CHAPITRE III

Modélisation paramétrique et analyse des performances des tronçons élémentaires d'interconnexions 3D

"It is the uncertainty that charms one. A mist makes things wonderful.³"

Oscar Wilde

³ C'est l'incertitude qui nous charme. Tout devient merveilleux dans la brume.

Modélisation paramétrique et analyse des performances des tronçons élémentaires d'interconnexions 3D

CHAPITRE III
1. INTRODUCTION96
2. Modelisation electrique des tronçons elementaires d'interconnexions 3D
2.1. LE FORMALISME DE LA LIGNE DE TRANSMISSION
2.2. MODELISATION DES PARAMETRES R, L, C, G97
3. VALIDATION PAR COMPARAISON AUX RESULTATS DE MESURES 113
3.1. LE TSV
3.2. LA LIGNE RDL
4. ANALYSE DES EXPOSANTS D'ATTENUATION ET DE PHASE 121
4.1. EXTRACTION DE L'ATTENUATION ET DU RETARD
4.2. INTERCONNEXIONS ET FACTEURS CRITIQUES IMPACTANT L'ATTENUATION 123
4.3. DELAI DE PROPAGATION DANS LES INTERCONNEXIONS 3D
4.4. APPLICATION : EVALUATION DE L'IMPACT DES VARIABILITES DU PROCEDE D'INTEGRATION DE LIGNES RDL SUR LEURS PERFORMANCES
5. Conclusion

1. INTRODUCTION

Les limitations de routage dans l'interposeur photonique observées à l'issus du deuxième chapitre orientent la suite de ces travaux vers une optimisation des performances électriques des chaînes 3D reposant sur les paramètres technologiques et de conception. Dans cette optique, l'application de la méthode développée dans le second chapitre n'est plus adaptée : elle repose sur la mise en cascade de modèles de tronçons élémentaires d'interconnexions 3D non-paramétrables. La simulation (calcul direct des paramètres S par un solveur électromagnétique) des chaînes complètes via des simulateurs 3D est une autre option rapidement écartée. En effet, ces outils présentent deux inconvénients qui les rendent particulièrement inadéquats à l'optimisation large spectre de chaînes complexes :

- Leurs temps de calcul
- L'exactitude du résultat nécessite la définition rigoureuse de ports d'excitation, de conditions aux limites et de critères de convergences spécifiques à la structure simulée : l'évaluation de performances de chaînes multiples ne peut être complètement automatisée.

Ce chapitre vise donc à établir des modèles paramétrables et large-bande pour chacune des interconnexions 3D. Les comportements électriques des interconnexions sont décrits au moyen de modèles mathématiques de paramètres R, L, C, G. Ces derniers sont issus de plans de simulations électromagnétique 2D (2D-EM). Une fois établis et validés au moyen de mesures expérimentales, les modèles sont mis en application afin d'identifier :

- Les mécanismes de pertes prépondérants pour chaque tronçon élémentaire d'interconnexion 3D
- Les tronçons élémentaires d'interconnexions 3D critiques des chemins de routages considérés
- Les paramètres de conception et de technologie clefs

2. MODELISATION ELECTRIQUE DES TRONÇONS ELEMENTAIRES D'INTERCONNEXIONS 3D

L'objectif de cette partie est d'établir des modèles paramétrables décrivant le comportement de chaque tronçon élémentaire d'interconnexion 3D (TSV, RDL...). En particulier, elle s'attache à :

- Définir le modèle de ligne de transmission appliqué aux tronçons élémentaires d'interconnexions 3D
- Identifier les paramètres technologiques et de conception les plus déterminants et établir leurs domaines de variation
- Valider les modèles en comparaison aux résultats de simulation 2D-EM

2.1. LE FORMALISME DE LA LIGNE DE TRANSMISSION

La représentation d'interconnexions par des grandeurs électriques distribuées (résistance, capacité, inductance et conductance) prend en compte les phénomènes de propagation : à un instant donné, la tension et le courant varient le long de la ligne sur des distances très petites. Cet

effet intervient lorsque la longueur d'onde du signal est du même ordre de grandeur ou plus petite que la longueur de l'interconnexion. Dans notre cas, la fréquence du signal n'excède pas 100 GHz, correspondant à une longueur d'onde de 3 mm pour une propagation dans le vide. La longueur maximale des interconnexions considérées est supérieure au millimètre et les longueurs d'onde sont bien inférieures à 3 mm car les signaux ne sont pas transmis dans le vide. Les effets de propagation doivent donc être pris en compte.

Le modèle électrique d'une ligne de transmission est établi en associant en cascade un nombre suffisant de circuits électriques dont le modèle est donné en Figure III-1. Ce modèle décrit le comportement électrique d'un tronçon d'interconnexion de longueur dx très inférieure à la longueur d'onde des signaux véhiculés.



Figure III-1 : Modèle RLCG d'un tronçon de ligne de longueur dx très inférieure à la longueur d'onde des signaux

Les paramètres R, L, C, G représentent les paramètres linéiques de la ligne de transmission. Ils incluent :

- Une résistance R en Ω/m représentant l'énergie dissipée dans les conducteurs métalliques
- Une inductance L en H/m, représentant l'énergie magnétique stockée
- Une conductance G en S/m représentant l'énergie dissipée dans les diélectriques séparant les conducteurs. En particulier, elle traduit les courants de fuite dans le substrat dus à ses imperfections et à celles des couches isolantes
- Une capacité C en F/m représentant l'énergie électrique stockée.

Notons que ce modèle n'est valide que si les champs électriques et magnétiques véhiculés par l'interconnexion sont en configuration TEM ou quasi-TEM. Dans ce cas, leurs composantes longitudinales au sens de propagation sont négligeables devant les transversales.

Les éléments R, L, C, G du modèle de ligne de transmission d'un tronçon élémentaire d'interconnexion 3D seront par la suite simplement appelés « paramètres R, L, C, G » du tronçon.

2.2. MODELISATION DES PARAMETRES R, L, C, G

La méthode des plans de simulations est appliquée afin d'extraire des modèles de paramètres R, L, C et G de chaque tronçon élémentaire d'interconnexion 3D (TSV, RDL, BEOL et µ-Pilier). Pour chaque élément R, L, C, G du modèle de ligne de transmission, elle consiste à interpoler par une fonction polynomiale les valeurs de cet élément :

- Fonctions des paramètres géométriques, des propriétés des matériaux et de la fréquence (les facteurs du plans)
- Evaluées par simulation pour des combinaisons particulières de facteurs. Chaque combinaison de facteur constitue un cas du plan de simulation. Ces cas sont répartis dans un domaine d'étude choisi au préalable.
 - \circ Par exemple, en considérant une ligne RDL paramétrée par deux facteurs W_s et W_G variant tous les deux sur [10 μm; 100 μm], on pourra choisir de simuler la ligne pour W_s = 10 μm et W_G = 50 μm (cas n°1) puis pour W_s = 50 μm et W_G = 90 μm (cas n°2). On en déduit pour chaque essai la valeur correspondante du paramètre R, L, C ou G à modéliser.

En considérant la résistance R de la ligne RDL à titre d'exemple, la réalisation de son plan de simulations consiste à simuler R pour plusieurs cas choisis dans le domaine d'étude. A l'issue de cette étape, des valeurs particulières de R sont ainsi connues.

Afin d'établir un modèle de R défini en tout point du domaine d'étude, ces valeurs sont interpolées par un polynôme. On en déduit ainsi un modèle dit « polynomial » de R. Par exemple, dans le cas d'un modèle polynomial d'ordre 2 obtenue pour trois facteurs (W_S , W_G , t_{Cu}), on obtient un modèle polynomial de la forme :

$$R(W_{S}, W_{G}, t_{Cu}) = a_{0} + a_{1}W_{S} + a_{2}W_{G} + a_{3}t_{Cu} + a_{4}W_{G}^{2} + a_{5}W_{S}^{2} + a_{6}t_{Cu}^{2} + a_{7}W_{S}W_{G} + a_{8}W_{S}t_{Cu} + a_{9}W_{G}t_{Cu}$$
III-1

avec ai les coefficients du polynôme.

Les plans de simulations appliqués dans ce projet sont définis par :

- Leurs réponses : les paramètres R, L, C et G de chaque interconnexion
- Leurs facteurs : paramètres géométriques, propriétés des matériaux et fréquence. Il s'agit des valeurs d'entrée du modèle polynomial résultant
- Leurs domaines d'études : espaces formés par les plages de variation des facteurs contraints par la technologie et les règles de dessin
- Leur type : qui détermine les cas à simuler dans le domaine d'étude
- L'outil de simulation : *Q2D extractor* développé par Ansoft [87]

La méthode des plans de simulations vise à déduire le modèle polynomial à partir d'un nombre minimal de simulations du paramètre R, L, C ou G qu'il modélise. La répartition des cas (un cas correspond à une combinaison de valeurs particulières des facteurs) simulés dans le domaine d'étude est choisie de manière à garantir une précision satisfaisante du modèle polynomial extrait. Les principes de la méthode des plans de simulations sont détaillés dans la cinquième partie des annexes.

Dans la suite de cette partie, les choix des facteurs considérés, des domaines d'étude et du type de plan sont discutés.

2.2.1. Identification des facteurs et des plages de variation

Les facteurs et leurs plages de variation considérées au cours de ce travail sont présentés pour chaque paramètre R, L, C et G et pour chaque tronçon élémentaire d'interconnexion 3D.

Pour la suite, les notations suivantes sont utilisées pour désigner les facteurs :

- σ_{Si} désigne la conductivité du silicium
- ρ désigne la conductivité linéique moyenne des conducteurs du μ-Pilier
- ε_X désigne la permittivité d'un matériau X
- t_x désigne l'épaisseur d'un matériau X
- $d_{\mu P}$ désigne le diamètre du μ -Pilier
- d_{ox} désigne le diamètre de l'oxyde du TSV
- S désigne l'espacement des lignes
- Ws désigne la largeur du ruban central d'une ligne
- W_G désigne la largeur des rubans de masses d'une ligne.

2.2.1.1. Paramètres de conception

Les paramètres de conception significatifs sont présentés dans les Tableau II-1 et Tableau III-2 pour les tronçons d'interconnexions verticales et horizontales respectivement.

Tableau III-1: Plages de variation des paramètres de conception considérés dans les plans de simulations pour les tronçons d'interconnexion verticales



Interconnexion	TSV	µ-Pilier
Vue en coupe Identification des paramètres	s ↓	S S
Plages de variation des paramètres	S ε [10; 50 μm]	S ε [15 ; 70 μm]

Tableau III-2: Plages de variation des paramètres de conception considérés dans les plans de simulations pour les tronçons d'interconnexion horizontales



Interconnexion	RDL	BEOL
Vue en coupe Identification des paramètres	$W_G S W_S S W_G$	$W_G S W_S S W_G$
	S € [5; 35 µm]	S ε [2; 10 μm]
Plages de variation des paramètres	Ws ε [10; 50 μm]	Ws ε [4; 15 μm]
	W _G ε [10; 90 μm]	W _G ε [4; 15 μm]

Les plages de variation des paramètres de conception ont été établies pour :

- Inclure les valeurs minimales procurées par les techniques d'intégration et d'assemblage actuelles
- Explorer les densités d'intégration plus fortes qui sont visées par les développements technologiques futurs
- Centrer ces domaines autour des valeurs standards établies au cours du second chapitre.

2.2.1.2. Paramètres technologiques

Les paramètres technologiques des tronçons élémentaires d'interconnexions 3D et leurs plages de variation sont présentés dans le Tableau III-3 :

Interconnexion	TSV	µ-Pilier
Vue en coupe Identification des paramètres	c_{ox} d_{ox} d_{ox} σ_{Si} σ_{Si}	ρ _{μΡ} ε _{υγ}
Plages de variation des paramètres	$\epsilon_{ox} \in [3; 5]$ $t_{ox} \in [0,1; 0,5 \ \mu m]$ $d_{ox} \in [5; 15 \ \mu m]$ $\sigma_{Si} \in 0 \ S/m \ U \ [5; 15 \ S/m]$	d _μ _P ε [15; 25 μm] ρ ε [3,5; 6,5 μΩ.cm] ε _{UF} ε [2; 4]
Interconnexion	RDL	BEOL
Vue en coupe Identification des paramètres	t _{cu} t _{sion}	t _{AP} t _{AP} ↓
Plages de variation des paramètres	$t_{Cu} \in [1; 7 \ \mu m]$ $t_{SiON} \in [1; 3 \ \mu m]$ $σ_{Si} \in 0 \ S/m \ U \ [5; 15 \ S/m]$	t _{AP} ε [1 ; 2 μm]

Tableau III-3 : Plages de variation des paramètres technologiques considérés dans les plans de simulations

Les domaines d'études proposés pour ces paramètres ont été choisis selon les mêmes directives que celles appliquées pour les paramètres de conception. En particulier, le domaine de variation de la résistivité du μ -Pilier (ρ) a été choisi afin de pouvoir évaluer les performances de deux empilements :

- L'empilement cuivre étain argent cuivre correspondant au cas standard avec une résistivité effective de 4,9 $\mu\Omega$.cm
- L'empilement cuivre étain argent nickel or cuivre de résistivité effective de 6,4 $\mu\Omega$.cm

Le domaine de variation des paramètres technologiques de la ligne RDL inclut notamment le cas de l'intégration cuivre épais pour la fabrication de lignes RDL d'épaisseur (t_{Cu}) 7 μ m.

Enfin, les plages de variation de la conductivité (σ_{Si}) du substrat pour la ligne RDL et le TSV incluent :

- La gamme de variation de substrat standard $\sigma_{Si} \in [5 \text{ S/m}; 10 \text{ S/m}]$
- La valeur nulle. Ce cas sera exploité dans le quatrième chapitre de ce manuscrit pour évaluer les performances des chaînes dans le cas d'un substrat sans pertes diélectriques.

2.2.2. CHOIX DU TYPE DE PLAN DE SIMULATION

Notre choix s'arrête sur un plan :

- A trois niveaux centrés : chaque facteur peut prendre trois valeurs. Il s'agit des bornes et du centre de sa plage de variation
 - \circ Par exemple, dans le cas de la RDL, le facteur W_S prendra les valeurs 10 μm, 30 μm et 50 μm tandis que le facteur W_G prendra les valeurs 10 μm, 50 μm et 90 μm.
- Factoriel complet : chaque combinaison possible des valeurs des facteurs sont simulées.
 - $\circ~$ Par exemple, pour modéliser la résistance R d'une ligne RDL selon deux facteurs W_S et W_G définis chacun sur les trois niveaux décris dans l'exemple précédent, la résistance sera simulée pour les cas résumés dans le Tableau III-4 :

Tableau III-4 : Cas simulés dans le cas d'un plan de simulations factoriel à trois niveaux centrés et pour deux facteurs (W_s et W_G)

Valeur de W _S [µm]	10	10	10	30	30	30	50	50	50
Valeur de W _G [µm]	10	50	90	10	30	90	10	50	90

L'intérêt principal du plan factoriel complet est la précision du modèle polynomial déduit. En effet, au cours de ce plan, l'impact propre de chaque facteur et de l'ensemble de ses interactions avec les autres facteurs sont évalués. De plus, la multiplicité des réponses qui en découle contribue à réduire les risques d'erreur de la modélisation polynomiale en comparaison à d'autres types de plan, par exemple les plans fractionnaires [88].

Ainsi est établi pour chaque interconnexion un plan de simulations P pour lequel chaque facteur de technologie ou de conception est défini sur trois niveaux. Ces plans sont complétés par l'ajout du facteur fréquence : pour chaque cas du plan P, 13 points de fréquence sont simulés sur la bande [1 MHz; 100 GHz]. Un nouveau plan P_f en est déduit. Les nombres totaux de réponses obtenues pour les plans P et P_f sont listés dans le Tableau III-5.

Tronçon élémentaire d'interconnexion 3D	Nombre n de facteurs (hormis la fréquence)	Nombre n de facteurs (hormis la fréquence)Nombre N de simulations (3 ⁿ) [P]	
TSV	5	243	3159
µ-Pilier	4	81	1053
RDL	6	729	9477
BEOL	4	81	1053

						-	
Tableau III	-5 : Nombre	e de cas su	nulés dan	s le cadre	des pl	ans P	et P _f

Le seul inconvénient de ce type de plan est la quantité de simulations requises : la construction d'un plan factoriel défini pour k facteurs admettant chacun trois niveaux nécessite de simuler 3^k structures différentes. Leur application est rendue possible ici par l'utilisation du simulateur 2D-EM *Q2D extractor* [87] rapide et évaluant directement les paramètres R, L, C et G. Dans le cas de la ligne RDL, ce type de plan nécessite de simuler 729 structures différentes de ligne, chacun sur 13 points de fréquence. L'ensemble de ces simulations sont réalisées en 4 h sous Q2D.

Des simulations 2D-EM sont réalisées pour chacun des points du plan de simulations P_f . Pour chaque interconnexion, les valeurs des paramètres R, L, C et G sont ainsi déterminées pour chacun des points du plan de simulations. A l'issue de cette étape, ces grandeurs ne sont connues que pour un nombre discret de points du domaine d'étude.

Pour chaque tronçon élémentaire d'interconnexion 3D et chaque paramètre (R, L, C ou G), les résultats de simulations sont interpolés par un polynôme judicieusement établi pour extraire un modèle paramétré par les facteurs de l'interconnexion (t_{Cu} , t_{SiON} , W_L ... dans le cas de la RDL) et continu sur le domaine d'étude. Ces modèles sont appelés « modèles polynomiaux » par la suite.

Les interpolations polynomiales des résultats de simulations 2D-EM sont réalisées en utilisant le logiciel *Design Expert* [89] développé par Stat-Ease. Les modèles polynomiaux résultants sont présentés dans la sixième partie des annexes.

Dans la suite, la précision des modèles polynomiaux extraits est discutée.

2.2.3. DIAGNOSTIQUES ET CORRECTIONS DES MODELES POLYNOMIAUX

La qualité de l'interpolation des résultats d'un plan de simulations est évaluée selon plusieurs quantités sous *Design Expert*. On observe le coefficient de variation (C.V) de chaque modèle polynomial. Cette grandeur quantifie l'écart entre le polynôme interpolé et les résultats de simulation comme un pourcentage de la valeur moyenne de la réponse.

L'écart quadratique moyen (RMSD) calculé sur l'ensemble de N essais entre les valeurs $\widehat{Y_k}$ prédites par le modèle polynomial et les valeurs cibles simulées Y_k est défini par :

$$RMSD = \sqrt{\frac{\sum_{k=1}^{N} (\widehat{Y_k} - Y_k)^2}{N}}$$
III-2

Le coefficient de variation (C.V, en %) de chaque modèle polynomial est alors défini selon :

$$C.V = \frac{100 \cdot RMSD}{M}$$
 III-3

avec M la moyenne des réponses Y_k simulées lors des N essais :

$$M = \frac{\sum_{k=1}^{N} Y_k}{N}$$
 III-4

Les coefficients de variations des polynômes interpolés pour chaque tronçon élémentaire d'interconnexion 3D et pour chacun des paramètres R, L, G, C sont présentés dans le Tableau III-6. La conductance G des μ -Piliers et des lignes BEOL étant nulle, les valeurs de C.V correspondantes ne sont pas évaluées

Tableau III-6 : Coefficients de variation (C.V) [%] des modèles polynomiaux extraits sous *Design Expert*

	Coefficients de variation (C.V) [%]							
Paramètre	R	R L G C						
TSV	0,89	0,69	9,93	3,72				
µ-Pilier	0,97	1,59	/	0,08				
RDL	0,96	1,08	59,41	33,71				
BEOL PiC	0,99	1,02	/	0,51				
BEOL BiC	1,54	1,39	/	0,49				

Les coefficients de variation des modèles polynomiaux du μ -Pilier et des lignes BEOL ne dépassent pas 1,6 %. Cependant de fortes déviations sont observées pour les modèles de conductances et de capacités du TSV et de la RDL. Leurs coefficients de variation maximaux dépassent respectivement 9 % et 59 %. Ces deux tronçons élémentaires d'interconnexions admettent le plus grand nombre de facteurs. De plus, la conductance et la capacité du TSV et de la RDL varient rapidement avec la fréquence : l'interpolation polynomiale n'en est que plus délicate. Cette dernière, même à ordre élevée (4), ne permet pas d'en déduire des modèles précis sur l'intégralité de la bande de fréquence.

Afin d'améliorer la précision des modèles polynomiaux des paramètres C et G du TSV et de la RDL (cf. Tableau III-6), des modèles plus détaillés de la capacité globale (C) et de la conductance globale (G) sont proposés dans la partie suivante. Ces modèles sont formés d'un circuit de capacités et de conductances chacune associée à une couche de diélectrique particulière de la structure du tronçon élémentaire d'interconnexion 3D en question. Par exemple, dans le cas du TSV on différenciera :

- Cox : capacité à travers la couche isolante
- C_{Si}: capacité à travers le substrat entre deux TSV
- G_{Si} : conductance dans le substrat

Dans la suite, nous qualifierons ces circuits de « modèle physique d'admittance ».

L'intérêt du modèle physique d'admittance réside dans le fait que l'impact de la fréquence sur ses paramètres peut être considéré comme négligeable jusqu'à 100 GHz. Le nombre de résultats de simulations à interpoler pour chaque paramètre du modèle physique est donc considérablement réduit. Ainsi, en comparaison à l'interpolation polynomiale de la capacité et de la conductance globales, l'interpolation de chaque élément des modèles physiques d'admittance est grandement simplifiée. Ce sont donc ces éléments qui feront l'objet de plans de simulations par la suite.

A partir du modèle physique d'admittance, on établit des relations entre ses éléments (C_{Si} , C_{ox} , G_{Si} dans le cas du TSV) et la capacité C et la conductance G globales. En appliquant ces relations, C et G sont ainsi finalement déduits des modèles polynomiaux des éléments du modèle physique d'admittance.

2.2.3.1. Cas de la RDL – Simplification de l'interpolation dans la bande [1 MHz ; 100 GHz]

La modélisation précise de la conductance et de la capacité de la ligne RDL est réalisée à partir de modèles polynomiaux des éléments de leurs modèles physiques d'admittance. Le modèle physique d'admittance de la ligne RDL est illustré en Figure III-2 :



Figure III-2 : Vue en coupe et modèle physique d'admittance de la ligne RDL

L'admittance globale est formée :

- Des capacités C_{poly} entre les lignes adjacentes et à travers le polymère
- Des capacités C_{ox} entre les lignes adjacentes et à travers l'oxyde sous-jacent aux lignes
- Des capacités C_{UF0} traduisant la pénétration du champ électrique dans le polymère de remplissage nommé « *underfill* »
- Des capacités C_{UF1} et C_{UF2} traduisant la pénétration du champ électrique dans le polymère vers l'underfill
- Des capacités C_S, C_G, C_{Si} et des conductances G_{Si} traduisant la pénétration du champ électrique dans le substrat de résistivité finie.

Pour une conductivité σ_{Si} et une permittivité relative ϵ_{Si} du silicium, les grandeurs C_{Si} et G_{Si} répondent à la relation suivante :

$$G_{Si} = C_{Si} \frac{\sigma_{Si}}{\varepsilon_0 \cdot \varepsilon_{Si}}$$
 III-5

où ϵ_0 est la permittivité du vide de valeur 8,854.10⁻¹² F/m.

En proposant ce modèle physique d'admittance, l'hypothèse est admise selon laquelle la structure est symétrique par rapport à l'axe passant au centre du ruban central dans la direction de propagation du signal. Ainsi :

- Le champ électrique est réparti équitablement de chaque côté du ruban central
- Le champ électrique à droite du ruban central subit les mêmes déformations dues à son milieu que le champ à gauche du ruban central

L'admittance équivalente est donc supposée identique de chaque côté du ruban central.

Le nombre d'inconnues du modèle physique peut être réduit sans perdre d'information utile à notre démonstration en décrivant l'admittance sous une forme simplifiée illustrée en Figure III-3:



Figure III-3 : Modèle physique simplifié de l'admittance des lignes RDL

L'équivalence entre les deux modèles physiques d'admittance est obtenue en respectant les relations suivantes :

$$C_a = C_{UF} + C_{poly} + C_{ox}$$
 III-6

$$C_{b} = \frac{C_{G} \cdot C_{S}}{C_{G} + C_{S}}$$
 III-7

avec :

$$C_{UF} = \frac{C_{UF0} \cdot C_{UF1} \cdot C_{UF2}}{C_{UF0} \cdot C_{UF1} + C_{UF1} \cdot C_{UF2} + C_{UF0} \cdot C_{UF2}}$$
III-8

Les expressions de la conductance G_{RDL} et de la capacité C_{RDL} globales de la ligne RDL en fonction des grandeurs C_a , C_b et C_{Si} sont alors données par :

$$G_{RDL}(\omega) = 2 \cdot \frac{C_{Si} \frac{\sigma_{Si}}{\varepsilon_0 \cdot \varepsilon_{Si}} \cdot C_b^2 \cdot \omega^2}{\left(C_{Si} \frac{\sigma_{Si}}{\varepsilon_0 \cdot \varepsilon_{Si}}\right)^2 + \omega^2 \cdot (C_{Si} + C_b)^2}$$
III-9

$$C_{RDL}(\omega) = 2 \cdot \left[C_a + C_b - \frac{\omega^2 \cdot C_b^2 \cdot (C_{Si} + C_b)}{\left(C_{Si} \frac{\sigma_{Si}}{\varepsilon_0 \cdot \varepsilon_{Si}} \right)^2 + \omega^2 \cdot (C_{Si} + C_b)^2} \right]$$
III-10

Avec ω la pulsation du signal transmis par la ligne $(2 \cdot \pi \cdot f)$. Les valeurs de G_{RDL} simulées pour deux pulsations ω_1 et ω_2 conduisent à un système de deux équations admettant deux inconnues $[C_b, C_{Si}]$:

$$G_{1} = 2 \cdot \frac{C_{Si} \frac{\sigma_{Si}}{\varepsilon_{0} \cdot \varepsilon_{Si}} \cdot C_{b}^{2} \cdot \omega_{1}^{2}}{\left(C_{Si} \frac{\sigma_{Si}}{\varepsilon_{0} \cdot \varepsilon_{Si}}\right)^{2} + \omega_{1}^{2} \cdot (C_{Si} + C_{b})^{2}}$$
III-11

$$G_{2} = 2 \cdot \frac{C_{Si} \frac{\sigma_{Si}}{\varepsilon_{0} \cdot \varepsilon_{Si}} \cdot C_{b}^{2} \cdot \omega_{2}^{2}}{\left(C_{Si} \frac{\sigma_{Si}}{\varepsilon_{0} \cdot \varepsilon_{Si}}\right)^{2} + \omega_{2}^{2} \cdot (C_{Si} + C_{b})^{2}}$$
III-12

Ce système est résolu par application du logiciel de calcul formel *Wolfram Mathematica* [90]. Les fonctions solutions de ce système associent pour chaque quadruplet $[G_1; G_2; \omega_1; \omega_2]$ le doublet $[C_b; C_{Si}]$ satisfaisant les relations III-11 et III-12.

Chaque grandeur G_1 , C_1 (correspondant à $C_{RDL}(\omega_1)$), et G_2 fait l'objet d'un plan de simulations admettant pour facteurs :

- Les paramètres technologiques
- Les paramètres de conception.

Pour chaque essai ainsi réalisé, les valeurs de C_b et C_{Si} sont déduites des grandeurs G_1 et G_2 en appliquant les fonctions solutions du système des équations III-11 et III-12. La capacité C_a est ensuite déduite des valeurs de C_1 , C_b et C_{Si} en appliquant la relation III-10.

Un nouvel ensemble de réponses est ainsi obtenu :

- Constitué des valeurs de C_a, C_b et C_{Si}
- Défini sur le même domaine de variation que G₁, C₁ et G₂.

Les valeurs de C_a , C_b et C_{Si} peuvent finalement être interpolées par un polynôme. Ces grandeurs présentent l'avantage d'être indépendantes de la fréquence, simplifiant fortement ainsi leur interpolation en comparaison à G_{RDL} et C_{RDL} .

L'application des relations III-9 et III-10 permet alors de déterminer les valeurs de G_{RDL} et C_{RDL} correspondantes en fonction de la pulsation ω .

Les coefficients de variations des modèles polynomiaux issus de l'interpolation des éléments du modèle physique simplifié d'admittance (C_a , C_b et C_{Si}) sont donnés dans le Tableau III-7. Ces résultats confirment l'intérêt de l'application de cette méthode en comparaison aux résultats obtenus précédemment dans le Tableau III-6.

Tableau III-7 : Coefficients de variation des modèles polynomiaux des éléments du modèle physique simplifié d'admittance de la ligne RDL

	Ca	Сь	C _{Si}	
C.V [%]	0,36	0,32	0,36	

2.2.3.2. Cas du TSV – Simplification de l'interpolation dans la bande [1 MHz ; 100 GHz]

Un modèle physique d'admittance des TSV est présenté en Figure III-4. La capacité de déplétion de chaque TSV, dont l'impact diminue sa capacité globale à basse-fréquence [91], n'est pas prise en compte dans ces travaux. Par conséquent, le modèle physique d'admittance est constitué :

- De capacités Cox formées au travers des couches d'oxydes entourant les TSV
- De capacités C_{Si} et de conductances G_{Si} modélisant les pertes substrats



Figure III-4 : Vue en coupe et modèle physique d'admittance des TSV

Dans ce cas, l'admittance équivalente globale du TSV pour un signal transmis à la pulsation ω vaut :

$$Y_{\text{TSV}}(\omega) = \frac{2}{\frac{3}{j \cdot \omega \cdot C_{\text{ox}}} + \frac{1}{G_{\text{Si}} + j \cdot \omega \cdot C_{\text{Si}}}}$$
III-13

On en déduit les expressions de G_{TSV} et C_{TSV} qui correspondent respectivement aux parties réelles et imaginaires de Y_{TSV} :

$$G_{\text{TSV}}(\omega) = 2 \cdot \frac{G_{\text{Si}} \cdot C_{\text{ox}}^2 \cdot \omega^2}{9 \cdot G_{\text{Si}}^2 + \omega^2 \cdot (3 \cdot C_{\text{Si}} + C_{\text{ox}})^2}$$
III-14

$$C_{TSV}(\omega) = \frac{2 \cdot C_{ox}}{3} \cdot \left[1 - \frac{\omega^2 \cdot C_{ox} \cdot (C_{ox} + 3 \cdot C_{Si})}{9 \cdot G_{Si}^2 + \omega^2 \cdot (3 \cdot C_{Si} + C_{ox})^2} \right]$$
 III-15

A partir de ces expressions, une méthodologie similaire à celle appliquée dans le cas des lignes RDL est développée : la résolution du système sous *Wolfram Mathematica* permet de déduire les valeurs de C_{ox} , C_{Si} et G_{Si} en fonction des valeurs de G_{TSV} et C_{TSV} prises pour deux pulsations ω_1 et ω_2 . Les valeurs de C_{ox} , C_{Si} et G_{Si} peuvent ensuite être interpolées par un polynôme. Ces grandeurs présentent l'avantage d'être indépendantes de la fréquence et de chacune dépendre d'un nombre restreint de facteurs technologiques et de conception. Leurs interpolations en sont par conséquent facilitées en comparaison à G_{TSV} et C_{TSV} .

Les coefficients de variations des modèles polynomiaux issus des interpolations des éléments du modèle physique d'admittance du TSV (C_{ox}, C_{Si} et G_{Si}) sont donnés dans le Tableau III-8. Une nette amélioration de l'interpolation est observée en comparaison aux résultats présentés dans le Tableau III-6.

Tableau III-8 : Coefficients de variation des modèles polynomiaux des éléments du modèle physique d'admittance du TSV

	Cox	Csi	Gsi
C.V [%]	0,06	0,19	0,75

Dans la suite, par soucis de clarté, nous qualifierons de « modèles mathématiques » les modèles :

- Polynomiaux des paramètres R, L, C et G du µ-Pilier et de la ligne RDL
- Polynomiaux des paramètres R et L du TSV et de la ligne RDL
- Des paramètres G et C construits à partir des modèles polynomiaux des éléments du modèles physiques d'admittances du TSV et de la RDL

2.2.4. EVALUATION FINALE DE LA QUALITE DES MODELES MATHEMATIQUES

Les modèles mathématiques des paramètres R, L, G, C de chaque interconnexion sont comparés aux résultats de simulations 2D-EM réalisées sous *Q2D Extractor*. Cette étape vise à vérifier :

- La qualité des interpolations polynomiales
- La précision des modèles physiques d'admittance proposés pour le TSV et la RDL.

Pour chaque essai considéré dans le plan de simulation, l'écart relatif est évalué entre les prédictions des modèles mathématiques et les résultats des simulations 2D-EM. La moyenne des écarts est ensuite calculée sur la bande [1 MHz; 100 GHz] et sur l'ensemble des essais pour chacun des paramètres R, L, G, C. Les résultats sont résumés dans le Tableau III-9.

L'écart relatif moyen est inférieur à 4 % dans le cas du TSV et à 3 % pour les autres interconnexions. En particulier, les conductances et les capacités du TSV et de la RDL présentent des écarts moyens ne dépassant pas 2,5 %. Ces résultats valident les modèles mathématiques proposés.

	Ecart relatif moyen [%]					
Paramètres	Résistance	Inductance	Conductance	Capacité		
TSV	3,8	1,2	1,5	0,4		
µ-Pilier	2,0	1,5	/	0,1		
RDL	3,0	1,4	1,9	2,1		
BEOL PiC	1,9	1,6	/	0,8		
BEOL BiC	2,0	1,1	/	0,8		

Tableau III-9 : Ecarts moyens mesurés entre les résultats de simulation 2D-EM et les modèles mathématiques interpolés sur la bande [1 MHz ; 100GHz] et sur l'ensemble des cas explorés au cours des plans de simulations

En outre, cette étape vérifie l'intérêt des modèles mathématiques proposés devant les simulateurs électromagnétiques en termes de vitesse d'exécution.

- Les modèles mathématiques proposés évaluent les paramètres R, L, G, C d'un tronçon d'interconnexion 3D (TSV, RDL...) en quelques millisecondes, indépendamment des dimensions de cette dernière
- Le simulateur *Q2D Extractor* nécessite plusieurs secondes pour modéliser une ligne RDL en configuration standard. Ce temps d'exécution augmente lorsque les sections des conducteurs diminuent ou que les épaisseurs des diélectriques augmentent.

2.2.5. Prise en compte des capacites de metallisation

L'interpolation d'un modèle polynomial à partir des résultats de simulations 2D-EM seule est appropriée dans le cas de structures parfaitement homogènes dans le sens de propagation. Néanmoins, le μ -Pilier présente de fortes discontinuités géométriques : ses plots de contact.

Un schéma de l'empilement technologique des μ -Piliers et de leurs plots de contacts est montré en Figure III-5. Les plots sont intégrés dans les niveaux de métaux de la puce du dessus (BEOL BiC) et de la puce interposeur (BEOL PiC). Leurs structures diffèrent entre les μ -Piliers de masse et le μ -Pilier central :

- Les plots de masses traversent l'intégralité du BEOL pour rejoindre le plan métallique au niveau M1
- Les plots du µ-Pilier central ne sont définis que sur un niveau de métal.

Les deux plots du μ -Pilier central font face à leurs plans de masse respectifs. Une différence de potentiel existe entre ces deux conducteurs, aboutissant à la formation de capacités à travers les diélectriques qui les séparent.

- La capacité « C_{haut} » dans la puce du haut
- La capacité « C_{bas} » dans le puce interposeur.



Figure III-5 : Empilement technologique des μ-Piliers et des niveaux BEOL. Mise en évidence des capacités de métallisations C_{haut} et C_{bas} pour le μ-Pilier central

Ces capacités sont estimées en appliquant la formule des condensateurs plans [84] :

$$C_{plan} = \frac{\varepsilon_0 \cdot \varepsilon_r \cdot S}{t_{diel}}$$
 III-16

Avec ε_0 la permittivité du vide, ε_r la permittivité relative du diélectrique, S la surface du plot et t_{diel} l'épaisseur des couches de diélectriques.

Les diélectriques en question ont été illustrés en Figure I-28 au cours du premier chapitre. Il s'agit d'un empilement complexe de couches fines de différentes permittivités. De plus, cet empilement diffère entre la puce BiCMOS et la puce interposeur. Kraszewski montre dans [92] qu'un empilement de deux diélectriques de permittivités relatives ε_a et ε_b et d'épaisseurs t_a et t_b peut être modélisé par une couche homogène d'épaisseur $t_a + t_b$ et de permittivité équivalente ε_{eq} calculée selon :

$$\varepsilon_{eq} = \left(\sqrt{\varepsilon_{b}} + \frac{t_{a}}{t_{a} + t_{b}} \cdot \left(\sqrt{\varepsilon_{a}} - \sqrt{\varepsilon_{b}}\right)^{2}\right)$$
 III-17

Les couches de diélectriques homogènes équivalentes aux empilements de diélectriques des puces du dessus et de l'interposeur sont déduites en appliquant la formule de Kraszewski. La Figure III-5 décrit la coupe technologique simplifiée. Ces empilements sont modélisés par :

- Un diélectrique d'épaisseur 8,6 µm et de permittivité relative 4,2 dans le BEOL BiCMOS
- Un diélectrique d'épaisseur 5,1 µm et de permittivité relative 4,3 dans le BEOL de l'interposeur.

En appliquant la formule des condensateurs plans pour les paramètres standards établis dans le chapitre II, les capacités sont estimées à :

- $C_{haut} = 3.0 \text{ fF}$
- $C_{bas} = 5,2 \text{ fF}.$

La capacité propre des μ -Piliers extraite des modèles polynomiaux vaut 2,7 fF dans sa configuration standard définie au cours du second chapitre. Les contributions de ces capacités de plots ne peuvent donc pas être négligées.

Le modèle mathématique de capacité du µ-Pilier est corrigé pour la suite des travaux en ajoutant cette contribution.

Dans le cas du TSV, la capacité des via est prépondérante devant la capacité de ses plots. En effet :

- Les plots du TSV en face avant sont métallisés à travers l'intégralité des niveaux de métaux du BEOL
- Les plots du TSV en face arrière de l'interposeur sont intégrés sur un unique niveau de métal : celui de la RDL.

Par conséquent, à la différence du cas des μ -Pilier, aucun des plots du TSV ne présente de plans métalliques en vis-à-vis, de grandes surfaces et à différents potentiels susceptibles d'être à l'origine d'une capacité significative.

Les modèles mathématiques des paramètres R, L, C et G des tronçons élémentaires d'interconnexions 3D ainsi établis sont présentés dans la sixième partie des annexes.

3. VALIDATION PAR COMPARAISON AUX RESULTATS DE MESURES

Cette partie est consacrée à la validation des modèles mathématiques des paramètres R, L, C et G du TSV et de la RDL. Pour cela, ces derniers sont comparés aux résultats de simulation 2D-EM et à ceux obtenus expérimentalement, notamment lors de caractérisations sur la bande de fréquence :

- [1 MHz; 40 GHz] dans le cas du TSV
- [1 GHz; 110 GHz] dans le cas de la ligne RDL.

3.1. LE TSV

Les résultats de caractérisation présentés dans cette partie ont été obtenus à partir de structures de TSV 1-port présentées dans [93] :

- Une structure « SHORT » comprenant les trois TSV masse-signal-masse courtcircuités à partir de laquelle sont extraits la résistance et l'inductance
- Une structure « OPEN » pour lesquelles les trois TSV sont en circuit ouvert. Elle permet l'extraction de la conductance et de la capacité.

La méthodologie appliquée au cours de ces mesures est détaillée dans [93].

3.1.1. Resistance et inductance

La résistance et l'inductance des TSV modélisées sont comparées aux résultats de simulation et de caractérisation en Figure III-6.



Figure III-6 : Comparaison des résistances (gauche) et inductances (droite) extraites de la caractérisation, des modèles mathématiques et des simulations

3.1.1.1. Analyse des résultats sur [1 MHz; 10 GHz]

Dans le cas de la résistance :

- Le modèle mathématique et les résultats de simulation 2D-EM sont en bonne adéquation avec les résultats de mesure jusqu'à 10 GHz. La résistance est correctement modélisée à 1 MHz : sa valeur est estimée autour de 40 m Ω par le modèle, la mesure et la simulation.
- A mesure que la fréquence augmente, l'effet de peau dans le conducteur concentre les lignes de courant sur ses bords, conduisant à une augmentation progressive de la résistance du TSV. Jusqu'à 10 GHz, cet effet est correctement modélisé.

Dans le cas de l'inductance :

- L'effet d'inductance interne liée à la pénétration du champ magnétique dans les conducteurs métalliques à basse fréquence [94] conduit à une diminution rapide de l'inductance entre 1 MHz et 10 GHz. Une diminution proche de 5 pH est observée via chacune des méthodes sur cet intervalle de fréquence.
- Un écart inférieur à 1 pH est observé entre le modèle et la simulation 2D de l'inductance validant ainsi l'interpolation du modèle mathématique.

Le processus d'extraction des paramètres R et L à partir des paramètres S mesurés conduit à des incertitudes notables en basse fréquence. En effet, on observe que l'inductance extraite des mesures est bruitée en dessous de 2 GHz. Les hypothèses sources de ces erreurs sont détaillées dans la septième partie des annexes, consacrée aux méthodes de caractérisation.

3.1.1.2. Analyse des résultats sur [10 GHz ; 40 GHz]

La contribution inductive (L· ω , avec ω la pulsation du signal) sur les paramètres S mesurés est plus de cent fois supérieure à celle de la résistance (R) pour les fréquences supérieures à 10 GHz. Dans ces conditions, la sensibilité du VNA ne permet pas une extraction précise de la résistance du TSV. La résistance mesurée adopte un comportement erratique ne correspondant pas à la réalité physique.

Au-delà de 10 GHz, l'inductance mesurée maintient une valeur constante proche de 40 pH. Les résultats issus du modèle mathématique et ceux issus de la simulation sont légèrement supérieurs aux résultats de mesures : l'écart est de 3 pH à 100 GHz, soit moins de 8 % de la valeur mesurée. Cet écart est attribué à des incertitudes portant sur les dimensions des TSV mesurés et les propriétés électriques des matériaux, dues aux variabilités des procédés de fabrication.

Le modèle mathématique d'inductance et les résultats de simulation restent en bonne adéquation avec un écart inférieur à 1 pH. Ces résultats valident ainsi l'interpolation du modèle mathématique.

3.1.1.3. Synthèse

Ainsi, ces résultats valident :

- La simulation 2D-EM et le modèle de résistance jusqu'à 10 GHz
- La simulation 2D-EM et le modèle d'inductance jusqu'à 40 GHz
- L'interpolation des résultats de simulation au regard du faible écart entre les résultats de simulation et du modèle mathématique pour la résistance et l'inductance

3.1.2. CONDUCTANCE ET CAPACITE

Le modèle polynomial de conductance G_{Si} du substrat du modèle physique d'admittance du TSV ne prend en compte que les pertes par conduction. A cela peuvent s'ajouter des pertes d'énergie électrique dissipée dans les diélectriques. C'est le cas du silicium dans lequel sont intégrés les TSV mesurés dans cette partie, comme nous le verrons par la suite.

Pour prendre en compte ce second mécanisme de perte, on considère une permittivité relative ϵ_{Si} complexe du silicium telle que :

$$\varepsilon_{\rm Si} = \varepsilon_{\rm Si}' + j \cdot \varepsilon_{\rm Si}''$$
 III-18

On définit alors la tangente de perte diélectrique tan δ selon :

$$\tan_{\delta} = \frac{\varepsilon_{\rm Si}''}{\varepsilon_{\rm Si}'} \qquad \qquad \text{III-19}$$

Les pertes diélectriques sont inclues dans l'expression de la conductivité G_{si} en complétant son modèle :

$$G_{Si} \rightarrow G_{Si} \cdot (1 + \tan_{\delta} \cdot \frac{\varepsilon_0 \cdot \varepsilon_{Si}' \cdot \omega}{\sigma_{Si}})$$
 III-20

Avec ε_0 la permittivité du vide, ε_{Si} la permittivité relative réelle du silicium, ω la pulsation du signal transmis, tan_{δ} la tangente de pertes et σ_{Si} la conductivité du silicium.

(

La capacité et la conductance modélisées des TSV avec et sans prise en compte de la tangente des pertes du silicium sont comparées aux résultats de simulation et de caractérisation en Figure III-7.



Figure III-7 : Comparaison des conductances (gauche) et capacités (droite) extraites de la caractérisation, des modèles mathématiques et des simulations

Les conductances simulées et modélisées pour une tangente de perte nulle correspondent parfaitement, validant ainsi l'interpolation du modèle. Dans les deux cas, une augmentation rapide de la conductance est observée entre 1 MHz et 5 GHz. Au-delà, elle maintient une valeur constante.

Un écart notable entre la conductance simulée et mesurée est observé. Les résultats de caractérisation ne présentent pas de palier constant : à partir de 5 GHz, la conductance mesurée augmente linéairement avec la fréquence. Ce comportement est attribué à la tangente de pertes diélectriques non-nulle du silicium.

Le modèle mathématique représente plus fidèlement le comportement de la conductance pour ce type de substrat en considérant une tangente des pertes diélectriques non nulle. L'écart avec les résultats de mesure reste important. Ces résultats témoignent de la complexité de la modélisation de ce phénomène, qui n'est pas pris en compte par la simulation 2D-EM. Pour la suite de ce projet, nous ferons l'hypothèse que le substrat utilisé présente une tangente des pertes diélectrique nulle, comme c'est le cas des lignes RDL mesurées par la suite.

Le modèle mathématique, la simulation et la mesure de la capacité sont en accord. A 1 MHz, la capacité adopte une valeur élevée correspondant uniquement aux contributions des capacités d'oxyde C_{ox} des TSV illustrées dans le modèle physique en Figure III-4. La capacité basse fréquence des TSV est estimée à 210 fF.

Lorsque la fréquence augmente, les champs électriques pénètrent dans le substrat et une capacité additionnelle se forme dans le substrat. Cette capacité C_{Si} , en série des capacités d'oxyde (Figure III-4), contribue à diminuer la valeur de la capacité globale de la structure. Une diminution rapide de sa valeur est observée entre 1 MHz et 5 GHz. Au-delà, la capacité se stabilise, au même titre que la conductance simulée, autour de 22 fF.

3.2. LA LIGNE RDL

Les résultats présentés dans cette partie portent sur la caractérisation de lignes RDL sur la bande [1 GHz ; 110 GHz]. L'un des dispositifs testés est illustré en Figure III-8 :



Figure III-8 : Ligne RDL caractérisée Vue du dessus (en haut) et vue en coupe (en bas)

Les paramètres de conception et technologiques sont :

- 9,3 µm d'espacement S
- $10,7 \,\mu\text{m}$ de largeur W_s du ruban central
- 54,7 μ m de largeur W_G des rubans de masse
- $2,1 \,\mu\text{m}$ d'épaisseur t_{Cu} de cuivre
- 1,8 µm d'épaisseur t_{sion} d'isolant
- 5 S/m de conductivité σ_{Si} du substrat

Ces lignes présentent des caractéristiques technologiques en dehors du domaine de validité des modèles de RDL préalablement établis. En particulier :

 La permittivité relative de l'oxyde (ε_{SiON}) est 4,2. Il ne s'agit pas d'un facteur des modèles mathématiques de la RDL. Ces derniers ont été établis pour une valeur fixe de 7, correspondant aux technologies d'intégration (PiC25G et PiC50G) de la puce interposeur photonique

- La conductivité du cuivre (σ_{Cu}) est estimée à 5,6.10⁷ S/m. Ce facteur n'est pas pris en compte par les modèles mathématiques de RDL et a été fixé à 5,8.10⁷ S/m
- Le polymère de remplissage, nécessaire à l'assemblage de la puce interposeur sur un BGA et pris en compte par les modèles mathématiques est absent des structures mesurées.

Par conséquent, les modèles mathématiques des paramètres R, L, C, G de la RDL ne peuvent être comparés directement avec les résultats de mesures de ces dispositifs. L'exploitation des résultats de mesures est donc réalisée en deux étapes :

- La comparaison des résultats de mesures à ceux des simulations 2D-EM pour les paramétrages des lignes mesurées ($\epsilon_{SiON} = 4,2$, $\sigma_{Cu} = 5,6.10^7$ S/m, sans polymère de remplissage). Cette étape valide la méthode de simulation.
- La comparaison des modèles mathématiques avec les résultats de simulations 2D-EM pour les paramétrages du modèles ($\varepsilon_{SiON} = 7$, $\sigma_{Cu} = 5,8.10^7$ S/m, avec polymère de remplissage). Cette étape valide l'interpolation polynomiale et le modèle physique réduit d'admittance proposé pour la ligne RDL illustré en Figure III-3.

3.2.1. Comparaison des resultats de mesure et de simulation 2D-EM

Les paramètres R, L, G, C linéiques des lignes RDL caractérisés et simulés avec *Q2D Extractor* pour $\varepsilon_{isolant} = 4,2$ et $\sigma_{Cu} = 5,6.10^7$ S/m et sans considérer la couche de polymère de remplissage sont présentés en Figure III-9.

Les mesures de résistances avec les sondes de mesures à 110 GHz se sont révélées trop bruités sur l'ensemble de la bande de fréquence considérée pour être exploitées. Il a donc été décidé de présenter ici les résultats de la mesure de résistance obtenus jusqu'à 67 GHz.



Figure III-9 Comparaison des résultats de mesure des paramètres R, L, G, C d'une ligne RDL avec les résultats de simulations 2D-EM pour $\varepsilon_{isolant} = 4,2$ et $\sigma_{Cu} = 5,6.10^7$ S/m

La résistance simulée est validée jusqu'à la fréquence de 50 GHz. Au-delà de 50 GHz, l'extraction d'une valeur précise de R est difficile car son impact sur les paramètres S mesurés devient négligeable devant celui de l'inductance. En effet, à 50 GHz, la résistance R vaut 5 k Ω/m . Elle est comparée à L· ω (avec $\omega = 2 \cdot \pi \cdot f$ la pulsation du signal). A la même fréquence, L· ω est alors estimée à 150 k Ω/m , soit trente fois supérieure à R.

La variation en basse fréquence de l'inductance est correctement simulée. Un décalage de la valeur de 0,05 µH/m à 110 GHz est observé. Cet écart est attribué aux variabilités des procédés de fabrication et aux incertitudes qui en découlent sur les paramètres géométriques et les propriétés électriques des matériaux des structures mesurées.

La conductance modélisée est en forte adéquation avec les résultats de mesures jusqu'à 40 GHz. On constate que sur cette bande de fréquence, la tangente de perte du substrat est négligeable à la différence du substrat du TSV mesuré dans la partie précédente. Au-delà de 40 GHz, la conductance mesurée adopte un comportement erratique attribué à l'impact prépondérant de la capacité sur les paramètres S mesurés. A 40 GHz, la conductance G de la RDL vaut 2,5 S/m. A la même fréquence, C· ω vaut 28 S/m, soit 11 fois la valeur de G.

La capacité est en très bonne adéquation avec la mesure. La capacité d'oxyde en basse fréquence est correctement évaluée. A 110 GHz, un écart inférieur à 7 % est observé entre la simulation et la mesure.

Ces résultats valident par conséquent la méthode de simulation de la résistance, de l'inductance, de la conductance et de la capacité de la ligne RDL.

3.2.1. Comparaison des resultats de simulations 2D-EM et du modele polynomial

Les paramètres R, L, C, G linéiques des lignes RDL simulés sous Q2D et modélisés sur [1 MHz ; 100 GHz] pour $\varepsilon_{isolant} = 7$ et $\sigma_{Cu} = 5,8.10^7$ S/m et en considérant la couche de polymère de remplissage sont présentés en Figure III-10 :



Figure III-10 : Comparaison des paramètres R, L, G, C de la ligne RDL modélisés avec les résultats de simulations 2D-EM pour $\varepsilon_{isolant} = 7$ et $\sigma_{Cu} = 5,8.10^7$ S/m

Chacun des paramètres R, L, G, C tirés des modèles mathématiques est proche de sa simulation 2D-EM respective. On observe un écart maximum inférieur 3 % entre les simulations 2D et les modèles mathématiques obtenus dans le cas de l'inductance. Cette observation corrobore les résultats présentés dans le Tableau III-9 et valide :

- Le modèle physique réduit d'admittance de RDL proposé en Figure III-3
- L'interpolation polynomiale de ses éléments (C_{Si}, C_a, C_b) desquels sont déduits les modèles mathématiques des paramètres G et C de la RDL
- Les interpolations polynomiales de la résistance R et de l'inductance L de la RDL.

4. ANALYSE DES EXPOSANTS D'ATTENUATION ET DE PHASE

Les modèles mathématiques des paramètres R, L, C, G linéiques des tronçons élémentaires d'interconnexions 3D prédisent le comportement électrique de ces dernières. A partir de ces modèles, il est possible de déduire des grandeurs caractéristiques des propriétés des interconnexions dans le domaine fréquentiel (paramètres de propagation, matrices ABCD, matrices S...) ou temporel (diagramme de l'œil et consommation énergétique).

L'objet de cette partie est d'appliquer ces modèles mathématiques afin d'identifier :

- Les plus gros contributeurs de pertes ou de retard (délai de propagation) dans les chaînes 3D
- Pour chaque interconnexion, les facteurs qui ont un impact significatif sur ces deux grandeurs.

Pour répondre à ces interrogations, l'atténuation et le retard de chaque interconnexion sont déduits des paramètres R, L, C et G.

4.1. EXTRACTION DE L'ATTENUATION ET DU RETARD

4.1.1. CALCUL A PARTIR DES PARAMETRES R, L, C, G LINEIQUES

Les interconnexions sont aussi bien décrites par leurs paramètres R, L, C, G que par leur impédance caractéristique et leur exposant de propagation :

- L'impédance caractéristique Z_C en Ω correspond à l'impédance vue en entrée de l'interconnexion si celle-ci était de longueur infinie
- L'exposant de propagation γ traduit l'impact de l'interconnexion sur la manière dont se propagent les signaux, notamment en termes d'atténuation et de retard.

L'exposant de propagation γ s'exprime en fonction des paramètres R, L, C, G selon l'équation III-21 :

$$\gamma = \sqrt{[R(\omega) + j \cdot \omega \cdot L(\omega)] \cdot [G(\omega) + j \cdot \omega \cdot C(\omega)]}$$
III-21

Avec ω la pulsation du signal transmis ($\omega = 2 \cdot \pi \cdot f$) et f la fréquence du signal.

Notons que l'exposant de propagation a une valeur complexe. L'identification de ses parties réelle et imaginaire donne le coefficient α appelé « exposant d'atténuation » en Np/m et le coefficient β appelé « exposant de phase » en rad/m, tel que :

$$\gamma = \alpha + \mathbf{j} \cdot \boldsymbol{\beta}$$
 III-22

La définition de γ découle de la résolution des équations des télégraphistes [95] détaillée dans la première partie des annexes.

La partie réelle α de l'exposant d'atténuation permet de calculer l'atténuation A de la ligne. Cette grandeur quantifie l'affaiblissement du signal propagé sur une longueur l d'interconnexion et se mesure en décibel (dB) :

$$A = 20 \cdot \log_{10}(e^{\alpha \cdot I})$$
 III-23

Le retard (ou délai de propagation) τ en seconde subi par un signal sinusoïdal de pulsation ω suite à une propagation sur une longueur l d'interconnexion est calculé à partir de la partie imaginaire β de l'exposant de propagation :

$$\tau(\omega) = \frac{\beta \cdot l}{\omega}$$
 III-24

4.1.2. Cas du µ-Pilier

Il est important de noter que la méthode d'extraction de l'atténuation A et du retard τ présenté précédemment n'est applicable qu'à partir de paramètres R, L, C et G linéiques. Dans le cas des μ -Piliers incluant des éléments localisés (les capacités de métallisation présentées en Figure III-5), une autre approche doit être adoptée.

La hauteur du μ -Pilier (34 μ m) étant vingt fois plus petite que la longueur d'onde minimale des signaux qu'il véhicule, nous le considérons comme étant un tronçon dx d'une ligne de transmission constituée de nombreux μ -Pilier mis en cascade. Il est alors possible d'établir un modèle RLGC du μ -Pilier dont les éléments localisés :

- $r = R \cdot dx$ - $l = L \cdot dx$ - $g = G \cdot dx$ - $c = C \cdot dx$

du tronçon dx, rapportées à une longueur de 1 m, nous permettent de proposer des paramètres R, L, C et G linéiques du μ -Pilier. Ces derniers donnent lieu à l'existence d'une impédance caractéristique et d'un exposant de propagation qui permettront de comparer les performances du μ -Pilier à celles des autres tronçons élémentaires d'interconnexions (RDL, BEOL et TSV).

Les matrices ABCD des plots et du pilier central sont déduits de leurs paramètres localisés r, l, c et g respectifs en appliquant les relations de passages présentés en quatrièmes parties des annexes. La matrice ABCD du μ -Pilier est alors établie en multipliant les matrices ABCD :

- Des plots P1 et P2, chacun modélisés par une capacité de métallisation parallèle
- Du pilier Pi de 34 µm de haut connectant les deux plots. Ses modèles mathématiques ont été interpolés précédemment à partir du plan de simulations 2D-EM.

$$\begin{bmatrix} A_{\mu P} & B_{\mu P} \\ C_{\mu P} & D_{\mu P} \end{bmatrix} = \begin{bmatrix} A_{P1} & B_{P1} \\ C_{P1} & D_{P1} \end{bmatrix} \cdot \begin{bmatrix} A_{Pi} & B_{Pi} \\ C_{Pi} & D_{Pi} \end{bmatrix} \cdot \begin{bmatrix} A_{P2} & B_{P2} \\ C_{P2} & D_{P2} \end{bmatrix}$$
 III-25

Cette matrice est identique à la matrice ABCD d'une ligne de transmission de longueur dx (longueur du μ -Pilier) impactant la propagation des signaux qui la traverse de manière équivalente au μ -Pilier. Ainsi, il est possible d'établir l'exposant de propagation $\gamma_{\mu P}$ équivalent du μ -Pilier à partir des relations de passages présentées en annexes 4 :

$$\gamma_{\mu P} = \frac{a\cosh(A_{\mu P})}{dx}$$
 III-26

4.2. INTERCONNEXIONS ET FACTEURS CRITIQUES IMPACTANT L'ATTENUATION

Dans cette partie, les modèles mathématiques de paramètres R, L, C, G sont utilisés pour extraire l'impédance caractéristique et l'exposant de propagation pour chaque tronçon élémentaire d'interconnexion 3D en appliquant :

- Les relations III-21, III-23 et III-24 dans le cas du TSV, de la ligne RDL et des lignes BEOL
- La relation III-26 dans le cas du μ -Pilier (plot P1 + pilier + plot P2).

Les contributeurs majoritaires à l'atténuation et au retard sont ensuite identifiés.

4.2.1. Identification des interconnexions critiques en fonction de la longueur de transmission

L'évolution de l'atténuation extraite des modèles mathématiques de paramètres R, L, C et G à 1 MHz et 100 GHz est présentée en Figure III-11 pour chaque interconnexion en fonction de la longueur des lignes (RDL et BEOL). Les hauteurs des TSV et des μ -Pilier sont des constantes fixées par la technologie et ne varient pas au cours de cette étude.



Figure III-11 : Atténuation en fonction de la longueur des lignes (RDL et BEOL) pour les paramètres de conception et technologiques standards (h_{TSV} fixée à 100 μm, h_{μ-Pilier} fixée à 34 μm)

Les μ -Piliers contribuent faiblement à l'atténuation des signaux : leur constante d'atténuation atteint une valeur maximale inférieure à 0,02 dB à 100 GHz.

Une augmentation de 0,45 dB de l'atténuation du TSV est observée entre 1 MHz et 100 GHz. A 100 GHz, l'atténuation engendrée à la traversée d'un TSV de 100 μ m de haut est équivalente à celle obtenue pour une ligne RDL de 230 μ m. En d'autres termes, les TSV sont les plus forts contributeurs en atténuation pour des transmissions rapides sur ces courtes distances.

Une plus faible atténuation est obtenue au travers des lignes RDL pour les communications basses-fréquences en comparaison aux lignes BEOL. A 1 MHz et pour une longueur transverse de 500 μ m, l'atténuation dans les lignes RDL est 26 % plus faible que dans les lignes BEOL BiC. Une inversion de cette tendance est observée pour les hautes-fréquences. A 100 GHz, l'utilisation des lignes de la face avant est alors plus avantageuse.

Ces observations sont à mettre en relation avec la conductance et la résistance de ces interconnexions traduisant leurs mécanismes de pertes et illustrées en Figure III-12.



Figure III-12 : Comparaison des résistances (gauche) et conductances (droite) des interconnexions en configuration standard

Le μ -Pilier et les lignes BEOL ne sont soumis qu'à des pertes métalliques. Leurs conductances sont nulles sur la bande [1 MHz; 100 GHz]. En effet, la structure de ces interconnexions les immunise aux pertes diélectriques :

- Le µ-Pilier traverse le polymère de remplissage de conductivité nulle
- Les lignes BEOL sont écrantées du silicium à résistivité finie par leurs plans de masse.

A l'inverse, le TSV et la ligne RDL cumulent deux mécanismes de pertes : des pertes métalliques et les pertes dans le substrat duquel ils ne sont isolés que par une couche de diélectrique. Le TSV est l'interconnexion la plus sensible aux pertes diélectriques : il est entièrement immergé dans le silicium et sa couche d'isolant est fine (300 nm). La RDL est intégrée sur le silicium. Elle est isolée de ce dernier par une couche d'oxyde de $2 \mu m$.

Ainsi, la mise en relation de l'atténuation à 1 MHz et 100 GHz (Figure III-11), de la résistance et de la conductance des interconnexions conduit aux conclusions suivantes :

- Les pertes dans le TSV sont de nature métallique en basse fréquence. Sa résistance, comme son atténuation, est inférieure à celle des lignes RDL et BEOL.
- Le TSV est l'élément le plus sensible aux pertes dans les isolants et le substrat : ces dernières augmentent avec la fréquence plus rapidement que dans le cas de la ligne RDL. En haute fréquence, l'atténuation du TSV devient supérieure à celle des lignes de longueur équivalente.
- La résistance des lignes RDL est inférieure à celle des lignes BEOL : son atténuation à 1 MHz est plus faible que ces dernières.

- Lorsque la fréquence augmente, les pertes de la ligne RDL dans le silicium contribuent à augmenter son atténuation. Cette dernière devient plus importante que dans les cas des lignes BEOL, non soumises à ce mécanisme de perte.
- Les pertes dans le μ-Pilier, de natures métalliques, sont négligeables par rapport aux autres interconnexions sur toute la bande de fréquence considérée.

La seconde étape de cette étude vise à établir pour chaque interconnexion les facteurs qui impactent de manières prépondérantes l'atténuation. Des solutions technologiques pour améliorer la transmission sont déduites de la connaissance de ces facteurs.

4.2.2. DIAGRAMMES DE CONTRIBUTION

Dans les parties suivantes, l'impact de chaque facteur technologique et de conception sur l'atténuation est analysé pour les tronçons élémentaires d'interconnexions 3D les plus critiques :

- Le TSV
- La ligne RDL
- Les lignes BEOL.

Pour cela, un nouveau plan de simulations est conduit pour l'atténuation et le retard de chacun de ces tronçons élémentaires d'interconnexions 3D. Les modèles mathématiques sont appliqués pour évaluer à chaque essai l'atténuation correspondante. Leurs rapidités d'exécution permettent d'appliquer des plans de simulations factoriels complets à trois niveaux. Ces plans, dont les facteurs et domaines de variation sont présentés dans la partie 2.2 de ce chapitre, explorent l'intégralité des domaines de définition des modèles mathématiques. L'analyse statistique des résultats sous *Design Expert* conduit à l'extraction de diagrammes des contributions. Par exemple, on observera la contribution de la largeur des interconnexions sur l'atténuation.

Pour la suite, on parlera :

- D'un effet « positif » d'un facteur sur une réponse (atténuation ou retard) si l'augmentation de la valeur de ce facteur conduit à une augmentation de la valeur de la réponse
- D'un effet « négatif » si l'augmentation de la valeur de ce facteur conduit à une diminution de la valeur de la réponse.

4.2.2.1. Cas du TSV

Le diagramme de contribution des facteurs impactant l'atténuation du TSV à 100 GHz est illustrée en Figure III-13.



Figure III-13 : Identification des facteurs impactant significativement l'atténuation du TSV à 100 GHz

La conductivité du substrat σ_{Si} est identifiée comme étant le paramètre prépondérant, sa contribution s'élevant à plus de 92 % de l'ensemble des facteurs des modèles mathématiques. L'effet de ce facteur sur l'atténuation est positif : augmenter sa valeur conduit à une augmentation de l'atténuation.

Il est suivi de l'épaisseur d'oxyde dont la contribution est évaluée à moins de 5 %. Ce dernier à un effet « négatif » : l'augmenter contribue à diminuer l'atténuation.

Les contributions des autres facteurs sont inférieures à 1 %. Ces derniers ne sont par conséquent pas considérés comme impactant significativement l'atténuation du TSV.

Ce diagramme met en évidence le caractère critique des pertes substrats dans le TSV. Pour améliorer notablement la qualité de transmission des signaux hautes-fréquences à travers le TSV, trois solutions peuvent être envisagées :

- L'application de substrats à hautes résistivités. Ces matériaux sont néanmoins bien plus onéreux que le substrat de 10 S/m et soumis à des contraintes d'intégration spécifiques
- Augmenter les épaisseurs d'isolants
- « Ecranter » le TSV signal du substrat en intégrant une structure coaxiale [96].

4.2.2.2. Cas des lignes RDL

Le diagramme de contribution des facteurs impactant l'atténuation des lignes RDL à 100 GHz est présenté en Figure III-14 :



Figure III-14 : Identification des facteurs impactant significativement l'atténuation des lignes RDL à 100 GHz

Au même titre que dans le cas du TSV, la conductivité du substrat (σ_{Si}) est le facteur critique de la ligne RDL. Il impacte de manière défavorable l'atténuation avec une contribution de 60 %. Le second facteur est l'épaisseur de l'isolant (t_{SiON}) dont l'impact est nettement plus important que dans le cas du TSV avec une contribution de 18 %. Ces deux facteurs mettent en exergue le caractère critique des pertes substrats dans le cas de la ligne RDL.

Le troisième facteur significatif est l'épaisseur du conducteur, avec une contribution négative de 6 %. Ce facteur impact la résistance, l'inductance et la capacité des lignes.

Afin d'améliorer la qualité de la transmission de signaux rapides dans la RDL, trois solutions tirées de cette étude sont envisageables :

- Utiliser des substrats à hautes-résistivités coûteux
- « Ecranter » la ligne signal du substrat. Cette solution implique l'intégration d'un second niveau de métal en face arrière de l'interposeur
- Augmenter l'épaisseur d'oxyde
- Augmenter l'épaisseur du conducteur par l'intégration de cuivre épais au niveau RDL.

4.2.2.3. Cas des lignes BEOL PiC et BiC

La Figure III-15 présente le diagramme des contributions des facteurs qui impactent l'atténuation dans le cas des lignes du BEOL PiC et BiC.



Figure III-15 : Identification des facteurs impactant significativement l'atténuation des lignes BEOL PiC et BiC à 100 GHz

Les mêmes facteurs significatifs sont identifiés pour les deux interconnexions. L'espacement entre les lignes est le facteur prépondérant avec une contribution de 68 % et 76 % pour le BEOL PiC et BiC respectivement. Le second facteur est la largeur de la ligne signal avec 15 % pour le BEOL PiC et 12 % pour le BEOL BiC. Les contributions des autres facteurs, inférieures à 1 %, peuvent être négligées.

L'espacement des lignes et la largeur de la ligne signal ont un effet négatif : augmenter leurs valeurs diminue l'atténuation. Ces facteurs interviennent dans les modèles mathématiques de l'inductance, de la résistance et de la capacité des lignes BEOL.

En d'autres termes, le moyen le plus efficace pour diminuer les pertes en hautes fréquence dans les lignes BEOL serait de relâcher les contraintes de densité d'intégration pour réduire les pertes résistives.

4.2.2.4. Synthèse

Afin de réduire efficacement l'atténuation de chaque tronçon élémentaire d'interconnexion 3D, on favorisera (par ordre de priorité décroissant) :

- Pour le TSV :
 - \circ Une diminution de la conductivité du silicium (σ_{Si})
 - $\circ~$ Une augmentation de leur épaisseur d'isolant (t_{ox}) pour réduire ses pertes dans le substrat
- Pour la RDL :
 - \circ Une diminution de la conductivité du silicium (σ_{Si})
 - $\circ~$ Une augmentation de leur épaisseur d'isolant (t_{SiON}) pour réduire ses pertes dans le silicium
- $\circ\;$ Une augmentation de leur épaisseur de cuivre (t_{Cu}) pour réduire ses pertes résistives
- Pour les lignes BEOL : une augmentation de leur espacement (S) et de leur largeur de ruban central (W_S) pour réduire leurs pertes résistives

4.2.3. IMPACT DE LA VARIABILITE DE LA CONDUCTIVITE DU SILICIUM

La conductivité du silicium utilisé pour l'intégration des interconnexions présente une variabilité entre 5 à 10 S/m. Les résultats discutés en Figure III-11 ont été extraits pour une conductivité de substrat de 10 S/m. Ils révèlent la prépondérance des contributions du TSV et de la RDL en termes d'atténuation, notamment lorsque la fréquence augmente.

Il convient de vérifier si ce résultat se confirme dans le cas où la conductivité du silicium vaut 5 S/m. En effet, l'extraction des diagrammes des contributions a mis en évidence le caractère critique de ce facteur pour le TSV et la ligne RDL. A ce stade, il est donc possible d'envisager que les TSV et la ligne RDL ne sont pas nécessairement les tronçons élémentaires d'interconnexions 3D critiques pour l'atténuation en considérant cette conductivité du silicium.

La Figure III-16 présente l'atténuation modélisée sur la bande de fréquence [1 MHz; 100 GHz] pour les cinq tronçons élémentaires d'interconnexions 3D et des conductivités (σ_{si}) du silicium 5 S/m et 10 S/m.



Figure III-16 : Exposant d'atténuation extrait des modèles mathématiques de paramètres R, L, C et G Hauteur des TSV = 100 μm, hauteur des μ-Pilier = 34 μm, longueur des lignes = 100 μm

La diminution de la conductivité du substrat aboutit à une réduction notable de l'atténuation dans les TSV et les lignes RDL en comparaison aux résultats obtenus pour un substrat de 10 S/m. Pour un substrat de conductivité 5 S/m et à 100 GHz, l'atténuation dans le TSV vaut 2,1 fois celle des lignes RDL et BEOL de 100 μ m. Ainsi, le TSV reste le principal contributeur d'atténuation pour les longueurs de lignes inférieures à 210 μ m. La ligne RDL présente davantage de pertes que les lignes BEOL pour les fréquences supérieures à 1 GHz quelle que soit la conductivité du substrat. Le TSV et la ligne RDL restent donc les principaux contributeurs d'atténuation dans la gamme de variation standard de conductivité du silicium observée en pratique.

4.3. DELAI DE PROPAGATION DANS LES INTERCONNEXIONS 3D

Dans cette partie, les retards sont extraits des modèles mathématiques de paramètres R, L, C et G pour le TSV, le RDL, les lignes BEOL et le μ -Pilier en appliquant les méthodes décrites en 4.1 et 4.2. Dans un premier temps, pour les paramètres standards de conception et de technologie, les retards sont comparés aux fréquences de 1 MHz et 100 GHz. Les résultats de cette comparaison permettront d'identifier les interconnexions qui contribuent majoritairement au retard. Ensuite, les contributions au retard des paramètres technologiques et de conception de chaque interconnexion tirée des diagrammes des contributions sont synthétisées. A partir de ces résultats, les paramètres les plus impactants du retard sont identifiés.

4.3.1. IDENTIFICATION DES CONTRIBUTEURS PRINCIPAUX

L'évolution du retard modélisé à 1 MHz et 100 GHz est présentée en Figure III-17 pour chaque interconnexion en fonction de la longueur des lignes. Comme pour l'étude de l'atténuation, les hauteurs des TSV et des μ -Pilier sont des constantes fixées par la technologie et ne varient pas au cours de cette étude.



Figure III-17 : Retard en fonction de la longueur des lignes (RDL et BEOL) pour des paramètres de conception et technologiques standards (h_{TSV} fixée à 100 μm, h_{μ-Pilier} fixée à 34 μm)

Le retard du μ -Pilier vaut 3 ps à 1 MHz : il est alors équivalent à la contribution d'une ligne RDL ou BEOL de 140 μ m de long. A 100 GHz, le retard du μ -Pilier vaut 0,5 ps soit 60 % de moins qu'une ligne BEOL de 100 μ m de long. Cette contribution, bien que plus faible, ne peut être négligée devant les autres interconnexions.

A 1 MHz, les retards des lignes RDL et BEOL présentent peu d'écart avec 10 ps obtenu pour la ligne BEOL BiC et 11 ps pour la ligne BEOL PiC à 500 μ m. A 100 GHz, l'écart est plus élevé : le retard des lignes RDL dépasse de 15 % celui des lignes BEOL.

Le retard généré par les TSV est prédominant à 1 MHz devant la contribution des autres tronçons élémentaires d'interconnexions 3D et ce même en considérant des lignes cinq fois plus longues. Il diminue de 96 % entre 1 MHz et 100 GHz. En d'autres termes, la vitesse de propagation des signaux véhiculés par les TSV dépend fortement de leurs fréquences. Les signaux

larges-bandes traversant les TSV sont susceptibles de subir des déformations dues à ce phénomène appelé dispersion : les composants fréquentiels constituant le signal ne se déplacent pas aux mêmes vitesses. Ceci est de nature à dégrader la transmission des signaux numériques rapides.

A 100 GHz, la valeur du produit $L \cdot C \cdot \omega^2$ est plus de dix fois supérieure au produit R·G pour chaque tronçon élémentaire d'interconnexion. Ainsi, le développement de l'équation III-21 et l'identification de la partie imaginaire de l'exposant de propagation conduit à l'approximation suivante de l'expression du retard à 100 GHz :

$$\tau(\omega) \cong \sqrt{L(\omega) \cdot C(\omega)} \cdot l \qquad \qquad \text{III-27}$$

avec l la longueur du tronçon élémentaire d'interconnexion 3D et ω la pulsation du signal.

Ainsi, à 100 GHz, le retard dépend majoritairement de la capacité et de l'inductance de l'interconnexion. Les observations faites sur le retard (Figure III-17) à 100 GHz sont donc corrélées à leurs capacités et inductances présentées en Figure III-18 au regard de la relation III-27.



Figure III-18 : Comparaison des inductances (gauche) et capacités (droite) des interconnexions en configuration standard

A 100 GHz :

- Les valeurs supérieures de l'inductance et de la capacité du TSV conduisent à un retard supérieur en comparaison aux lignes de longueur équivalente.
- L'inductance et la capacité légèrement supérieure dans le cas de la RDL conduisent à un retard plus important par rapport aux autres lignes.

Les conclusions faîtes sur le retard des interconnexions amènent aux conclusions suivantes :

- Le TSV est l'élément le plus critique pour transmettre des signaux haute-fréquences ou large-bande
- La ligne RDL est le deuxième élément le plus critique pour ce type de transmission.

Dans la partie suivante, les facteurs technologiques et de conception qui impactent significativement le retard sont présentés pour chacune des interconnexions. Ces données sont appliquées pour établir des pistes d'amélioration des performances de chacune d'entre elles.

4.3.2. Identifications des facteurs critiques

En appliquant une méthodologie similaire à celle présentée en 4.2, les facteurs significatifs impactant le retard de chaque interconnexion ont été extraits. Les résultats sont résumés dans le Tableau III-10. Les facteurs dont la contribution est inférieure à 1 % sont ignorés.

Tableau III-10 : Identification des facteurs significatifs du retard à 100 GHz (rouge : impact négatif ; bleu : impact positif)

Interconnexion	Premier facteur	Second facteur	Troisième facteur	Quatrième facteur
µ-Pilier	S (65,8 %)	d _{met} (22,7 %)	ε _{UF} (7,5 %)	
BEOL PiC	S (75,3 %)	W _s (10,3 %)	t _{AP} (2,4 %)	
BEOL BIC	S (82,9 %)	W _s (8,5 %)	t _{AP} (1,7 %)	
TSV	t _{ox} (55 %)	ε _{ox} (14,2 %)	S (10,6 %)	
RDL	t _{Cu} (46 %)	S (24,5 %)	t _{sion} (11,9 %)	W _s (6 %)

Ces résultats mettent en évidence plusieurs stratégies de réduction du retard dans le réseau 3D dont les plus notables consistent à :

- Pour les TSV : augmenter l'épaisseur d'oxyde (tox) pour diminuer leur capacité
- Pour la ligne RDL :
 - $\circ~$ Augmenter l'épaisseur du conducteur (t_{Cu}) par une intégration de « cuivre épais » pour diminuer son inductance
 - Réduire l'espacement (S) pour diminuer son inductance
- Pour les lignes BEOL :
 - Augmenter l'espacement (S) car cela diminue le paramètre linéique C de la ligne dont dépend fortement le retard (équation III-21)
 - \circ Augmenter la largeur de leurs rubans centraux (Ws) en diminuant ainsi leur inductance
- Pour les μ-Piliers : réduire l'espacement (S) pour diminuer leur inductance.

La partie suivante met en application les conclusions tirées des diagrammes de distribution (Figure III-15, Figure III-13, Figure III-14 pour l'atténuation et Tableau III-10 pour le retard) afin d'interpréter des résultats de mesures radiofréquences de lignes RDL.

4.4. Application : evaluation de l'impact des variabilites du procede d'integration de lignes RDL sur leurs performances

Dans cette partie, les résultats des diagrammes des contributions des lignes RDL sont appliqués dans un cas concret. L'objectif est d'évaluer l'impact de variabilité des paramètres technologiques de lignes RDL (inhérents à leur procédé d'intégration) sur leurs performances. Dans cette optique, les conclusions tirées des diagrammes de contributions sont exploitées dans le cas de ligne RDL intégrées. Les résultats de caractérisation de ces dernières viennent corroborer les résultats de cette étude.

Pour cela, des lignes RDL sont caractérisées [97] pour extraire leurs exposants d'atténuation α et de phase β . La méthode appliquée pour la caractérisation des lignes RDL est décrite en septième partie des annexes.

Deux lignes intitulées RDL_{10} er RDL_{20} ont été analysées dans le cadre de cette étude. Leurs paramètres de conception standards sont résumés dans le Tableau III-11 :

Ligne	S [µm]	W _S [μm]	W _G [μm]
RDL ₁₀	10	10	54
RDL_{20}	20	20	70

Tableau III-11 : Paramètres de conception visés lors de l'intégration des lignes mesurées

Une ligne RDL₁₀ caractérisée au cours de cette étude est illustrée en Figure III-8.

Par ailleurs, pour chacune de ces structures, deux substrats sont considérés :

- Le substrat épais constitué d'une couche de silicium de 775 µm d'épaisseur
- Le substrat aminci constitué d'une couche de silicium de 75 μm. Afin de pouvoir le manipuler, ce substrat est collé via une résine isolante de 50 μm d'épaisseur sur une plaque de silicium porteuse d'épaisseur 775 μm.

Les dimensions de ces structures sont soumises à des variabilités inhérentes aux procédés d'intégration des lignes RDL. Elles concernent notamment l'épaisseur du conducteur (t_{Cu}) , l'épaisseur de l'oxyde (t_{SiON}) et l'espacement entre les lignes (S). Pour ces paramètres, les gammes de variation observées entre chaque dispositif intégré sur une même plaque de silicium sont listées dans le

Tableau III-12.

Table	eau III-1	$2:\mathbf{P}$	lages de v	variatio	on d	de l'é	épaissei	ır de o	conducteur (t	cu), d	e l'	épais	sseur
d'oxyde	(t _{sion})	et de	l'espace	ment ((S)	des	lignes	RDL	caractérisées	S . S ₁₀	et	S_{20}	sont
respectiv	vement l	es esp	acements	des lig	nes	RD	L ₁₀ et R	DL ₂₀ .					

Paramètres	Valeur minimale [µm]	Valeur maximale [µm]
t _{Cu}	2,1	2,4
tsion	1,8	2,0
S ₁₀	7,9	9,3
S ₂₀	17,9	19,3

La variabilité de l'espacement est principalement due à la sur-gravure du conducteur. Dans ce cas, ce phénomène impacte également les largeurs du ruban central W_S et des rubans de masse W_G . Ces deux grandeurs sont ainsi liées à l'espacement selon les relations suivantes :

$$W_{S} = W_{S}^{N} + S^{N} - S$$
 III-28

$$W_{G} = W_{G}^{N} + S^{N} - S \qquad \text{III-29}$$

où W_S , W_G et S sont respectivement les valeurs réelles de la largeur du ruban centrale, des largeurs des rubans de masses et de l'espacement et S^N , W_S^N et W_S^N sont leurs valeurs visées lors de l'intégration des lignes et résumées dans le Tableau III-11.

Les combinaisons de paramètres minimisant ou maximisant l'atténuation et le retard de la ligne RDL sont déduites des diagrammes des contributions établis dans la partie précédente. Dans les deux cas, la contribution de t_{Cu} et t_{SiON} est négative et celle de S est positive. Par conséquent, l'atténuation et le retard minimaux sont toutes deux obtenues pour :

 $\begin{array}{rl} - & t_{Cu} = 2,4 \; \mu m \\ - & t_{SiON} = 2 \; \mu m \\ - & S_{10} = 7,9 \; \mu m \\ - & S_{20} = 17,9 \; \mu m \end{array}$

Leurs valeurs maximales sont obtenues pour :

-
$$t_{Cu} = 2,1 \ \mu m$$

$$t_{siON} = 1.8 \ \mu m$$

- $S_{10} = 9,3 \ \mu m$
- $S_{20} = 19,3 \ \mu m$

Dans la suite de cette partie, ces paramétrages font l'objet de simulation 2D-EM afin d'extraire les intervalles de variation de l'atténuation et du retard. Ces résultats sont ensuite comparés aux résultats de mesures de lignes RDL sur la bande [10 MHz; 67 GHz].

4.4.1. Cas du substrat epais

Les résultats de la mesure sont comparés aux gammes de variations extraites des simulations 2D-EM dans le cas du substrat épais pour l'atténuation et le retard en Figure III-19 :



Figure III-19 : Atténuation (a) et retard (b) tirés de la mesure de ligne RDL sur la bande [10 MHz ; 67 GHz] et intervalles de variations déduits des variabilités du procédé d'intégration dans le cas du substrat épais

Les résultats de simulations basées sur les conclusions des diagrammes de contributions tirés de l'application des modèles mathématiques prédisent une variabilité :

- De l'atténuation, plus importante en haute-fréquence (proche de 8 % à 100 GHz)
- Du retard, plus importante en basse-fréquence (proche de 14 % à 10 MHz)

Les résultats des mesures sont dans l'intervalle de variation déduits des modèles mathématiques des paramètres R, L, C et G à l'exception de l'atténuation à partir de 52 GHz. L'atténuation augmente subitement à partir de 41 GHz. Ce comportement peut être attribué aux contributions de plusieurs causes :

- Aux défauts structuraux de la ligne susceptibles d'altérer la propagation des signaux
- À des imperfections des conditions de mesures ou de calibrage de l'appareil
- A la méthode d'épluchage. En particulier les hypothèses de la méthode appliquée décrite en septième partie des annexes ne sont pas parfaitement vérifiées.

Les résultats de caractérisation valident ainsi l'application du simulateur et illustrent l'impact de la diminution des largeurs des rubans et des espacements de la ligne RDL. Ces choix de conception induisent une diminution de l'atténuation et du retard en haute fréquence.

4.4.2. Cas du substrat aminci

Les résultats de la mesure sont comparés aux gammes de variations extraites des simulations 2D-EM dans le cas du substrat aminci pour l'atténuation et le retard en Figure III-20 :



Figure III-20 : Atténuation (a) et retard (b) tirés de la mesure de ligne RDL sur la bande [10 MHz ; 67 GHz] et intervalles de variations déduits des variabilités du procédé d'intégration dans le cas du substrat aminci

Les résultats de simulations associés aux conclusions des diagrammes de contributions tirés de l'application des modèles mathématiques révèlent une variabilité :

- De l'atténuation, plus importante en haute-fréquence (proche de 11 % à 100 GHz)
- Du retard, plus importante en basse-fréquence (proche de 16 % à 10 MHz)

Les résultats des mesures sont localisés dans les intervalles de variations prédits jusqu'à 55 GHz, validant ainsi l'application des diagrammes de contribution et du simulateur. A partir de 42 GHz dans le cas de la ligne RDL₁₀ et 10 GHz dans le cas de la ligne RDL₂₀, l'atténuation adopte un comportement irrégulier, attribué aux mêmes causes que dans le cas du substrat épais étudié précédemment. Cet écart peut aussi être en partie expliqué par le fait que la colle et la poignée ne sont pas prises en compte par la simulation du fait d'une forte incertitude des propriétés électriques de la colle.

L'atténuation et le retard observés sont proches du cas du substrat épais (Figure III-19) pour les deux lignes RDL. Ces résultats indiquent que l'amincissement du substrat de 775 µm à 75 µm affecte peu le temps de retard et l'atténuation des lignes pour ces paramètres de conception.

5. CONCLUSION

L'application des modèles mathématiques des paramètres R, L, C et G des tronçons élémentaires d'interconnexions 3D a permis d'identifier les interconnexions critiques et leurs paramètres qui impactent significativement la propagation des signaux qu'elles transmettent. Les conclusions tirées de ces travaux sont résumées dans le Tableau III-13 :

Tableau III-13 : Identification des interconnexions critiques en fonction des longueurs transverses (L_T) visées et recommandations technologiques et de conception pour une chaîne constituée d'un TSV et d'une ligne (RDL ou BEOL)

L'impact de l'interconnexion		Recommandations pour diminuer l'atténuation et le retard			
	est prépondérant si	Facteur à minimiser	Facteurs à maximiser		
TSV	$L_T < 370 \ \mu m$	$\sigma_{Si}, S, \epsilon_{ox}$	t _{ox}		
RDL	$L_T > 230 \ \mu m$	σ_{Si} , S, W _S	t_{Cu}, t_{SiON}		
BEOL PiC	$L_T > 370 \mu m$	/	S, Ws		
BEOL BiC	$L_T > 420 \ \mu m$	/	S, W_S		
µ-Pilier	/	/	S, r_{met} , ϵ_{UF}		

Ces résultats ont été appliqués dans le cadre d'une étude prédictive concrète visant à évaluer l'impact de variations des paramètres technologiques liés aux imperfections des procédés d'intégration de lignes RDL. Cette étude révèle une variabilité non négligeable :

- De l'atténuation à 100 GHz
- Du retard en basse fréquence

entre les lignes intégrées sur une même plaque. De plus, un impact négligeable de l'amincissement du substrat de 775 μ m à 75 μ m sur l'atténuation et le retard des lignes RDL est observé. Les conclusions de cette étude ont été validées par les résultats de mesure des lignes en question.

Ainsi:

- Le TSV est l'interconnexion la plus critique pour les transmissions de signaux hautes fréquences sur des longueurs transverses courtes. A 100 GHz :
 - $\circ~$ Son atténuation est supérieure à celle d'une ligne RDL de 230 μm et d'une ligne BEOL PiC de 370 $\mu m.$
 - $\circ~$ Son retard est prédominant devant les lignes de longueurs inférieures à $150\,\mu m.$

- La ligne RDL est l'interconnexion critique pour les transmissions de signaux rapides sur des longueurs transverses supérieures à 230 μm.

Ces conclusions corroborent les résultats obtenus à l'issue du second chapitre : les lignes BEOL doivent être privilégiées pour la transmission des signaux rapides.

Cependant, l'application des modèles mathématiques a mis en avant des axes d'amélioration notables du TSV et de la RDL. En effet, l'atténuation de ces deux tronçons élémentaires d'interconnexions 3D résulte principalement de pertes dans le substrat. Afin d'améliorer les performances de ces interconnexions, des solutions technologiques ont été proposées. Elles visent à réduire leurs capacités et leurs conductances en :

- Augmentant l'épaisseur des couches isolantes
- Réduisant la largeur des lignes et le rayon des TSV
- Utilisant un substrat de plus forte résistivité.

En appliquant ces améliorations technologiques, les signaux rapides pourraient être transmis sur de plus longue distance par la face arrière. L'encombrement de la face avant serait ainsi réduit en transmettant le signal sur une plus grande partie de l'interposeur par le biais des lignes RDL et des TSV.

Une optimisation des performances des chaînes 3D complètes est proposée dans le dernier chapitre afin d'évaluer les marges d'améliorations des communications inter-puces (D2D) et puce-à-BGA (D2S). Dans cette optique, la rapidité d'exécution des modèles mathématiques des paramètres R, L, C, G est mise à contribution pour :

- Optimiser la longueur maximale de transmission et la consommation énergétique des chaînes 3D
- Extraire les diagrammes de l'œil résultant pour vérifier la viabilité des chaînes proposées.

CHAPITRE IV

Optimisation des performances électriques des chaînes d'interconnexions 3D sur l'interposeur photonique

"You're only given one little spark of madness. You mustn't lose it.⁴"

Robin Williams

⁴ On ne vous donne qu'une petite étincelle de folie. Il ne faut pas la perdre.

Optimisation des performances électriques des chaînes d'interconnexions 3D sur l'interposeur photonique

CHAPITRE IV	139
1. INTRODUCTION	143
2. METHODE D'OPTIMISATION	144
2.1. DOMAINE RESTREINT	146
2.2. DOMAINE LARGE	148
3. RECOMMANDATIONS POUR LA TECHNOLOGIE ACTUELLE	149
3.1. Performances optimisees	149
3.2. EFFET DE LA VARIABILITE DE LA CONDUCTIVITE DU SILICIUM	153
3.3. ANALYSE DES DIAGRAMMES DES CONTRIBUTIONS DES CHAINES	153
3.4. BILAN DE L'OPTIMISATION SUR LE DOMAINE RESTREINT	159
4. EVALUATION DE SOLUTIONS TECHNOLOGIQUES DE RUPTURE	160
4.1. DIMINUTION DU DIAMETRE DES TSV	160
4.2. INTEGRATION CUIVRE EPAIS DES LIGNES RDL	161
4.3. CONCLUSION SUR LES SOLUTIONS DE RUPTURES ETUDIEES	162
5. OPTIMISATION SUR LE DOMAINE LARGE	163
5.1. IMPACT DE LA CONDUCTIVITE DU SILICIUM	163
5.2. CAS DU SUBSTRAT STANDARD	167
5.3. CAS DU SUBSTRAT SANS PERTES	171
6. Conclusion	171
6.1. RECOMMANDATIONS TECHNOLOGIQUES ET DE CONCEPTION	172
6.2. PERFORMANCES DES CHAINES OPTIMISEES	174

1. INTRODUCTION

Dans le second chapitre, les limitations des performances des chaînes 3D de l'interposeur photonique ont été identifiées, à savoir des longueurs transverse (dans le plan de l'interposeur) de transmission électrique maximales de :

- 2,3 mm pour la communication inter-puces
- 2,0 mm pour la communication puce-à-BGA.

Ces longueurs sont très inférieures à celles pouvant être visées en pratique pour chacune de ces communications, soit 11,5 mm pour l'inter-puces et 12,5 mm pour la puce-à-BGA.

Ce constat justifie une étude approfondie pour augmenter les longueurs de transmission maximales des chaînes 3D. Pour cela, des modèles mathématiques des paramètres R, L, C, G de chaque tronçon élémentaire d'interconnexion 3D qui constitue les chaînes ont été développés. Leur utilisation, dans le troisième chapitre, a particulièrement mis en évidence les mécanismes de pertes dans ces tronçons ainsi que les paramètres technologiques et de conception influençant de manière prépondérante les caractéristiques de propagation sur ces tronçons d'interconnexion.

L'objectif de ce dernier chapitre est désormais de proposer des recommandations de routage, de conception et de technologie pour la transmission de signaux à 100 Gbps dans l'interposeur photonique. Le routage est un chemin particulier entre deux circuits sur l'interposeur qui traverse successivement plusieurs tronçons élémentaires d'interconnexions 3D. Ces tronçons constituent alors une chaîne 3D.

Les performances clefs de quatre chaînes 3D sont optimisées :

- La chaîne en face avant pour la communication inter-puces (nommée D2D FS)
- La chaîne en face arrière pour la communication inter-puces (nommée D2D BS)
- La chaîne en face avant pour la communication puce-à-BGA (nommée D2S FS)
- La chaîne en face arrière pour la communication puce-à-BGA (nommée D2S BS).

Ces chaînes sont illustrées par les Figure IV-1 et Figure IV-2 pour les communications interpuces (D2D pour *Die-to-Die*) et puce-à-BGA (D2S pour *Die-to-Substrate*) respectivement :







Figure IV-2 : Chaînes 3D à optimiser pour la communication puce-à-BGA (D2S)

Les critères de performances clefs qui seront à optimiser pour chacune de ces chaînes 3D sont :

- La longueur transverse maximale, notée L_{Tmax}, satisfaisant une fréquence de coupure supérieure à 100 GHz et les critères de diagramme de l'œil, à savoir :
 - \circ Une ouvertue V_{open} supérieure à 60 %
 - \circ Une largeur T_{open} supérieure à 80 %
- La consommation énergétique par bit et par millimètre évaluée pour la longueur L_{Tmax}, notée E_b@L_{Tmax}.

Les optimisations sont conduites en fonction des paramètres technologiques et de conception selon deux cas :

- Dans un domaine contraint : les paramètres technologiques et de conception sont confinés dans des plages de variation restreintes en accord avec les procédés d'intégration actuels. L'optimisation des performances des chaînes 3D sur ce domaine conduit à des recommandations directement applicables à l'intégration d'un interposeur en technologies PiC 25G et PiC 50G déployées par STMicroelectronics.
- Dans un domaine plus large : les paramètres technologiques et de conception balaient des plages de variation explorant des solutions technologiques de ruptures. En particulier, les gains en performances apportés par l'intégration cuivre épais et l'amincissement du substrat sont évalués en fonction de la longueur de transmission visée. Cette optimisation vise à orienter les développements technologiques futurs pour les réseaux d'interconnexions en intégration 2,5D et 3D.

2. METHODE D'OPTIMISATION

La méthodologie appliquée pour l'optimisation des chaînes 3D est illustrée en Figure IV-3.

Pour chaque chaîne, elle consiste en un plan de simulations à deux niveaux admettant comme facteurs l'ensemble des paramètres technologiques et de conception des interconnexions qui la constitue. Les n facteurs ainsi définis sont notés $\{x_1, x_2, ..., x_n\}$. Le plan admet deux réponses :

- La longueur transverse maximale L_{Tmax} de la chaîne satisfaisant le critère de fréquence de coupure à -3 dB supérieure à 100 GHz

L'énergie E_b dissipée dans la chaîne par bit transmis et par millimètre parcouru évaluée à la longueur L_{Tmax} (E_b@L_{Tmax})



Figure IV-3 : Méthodologie d'optimisation de la longueur maximale et de la consommation énergétique d'une chaîne 3D

Pour chaque essai du plan de simulations, les modèles mathématiques établis au cours du chapitre III sont appliqués pour évaluer les paramètres R, L, C, G de chaque tronçon élémentaire d'interconnexion 3D. Leurs matrices ABCD sont calculées à partir des valeurs de leurs paramètres R, L, C, G en appliquant les relations de passage données dans la partie quatre des annexes. Les matrices ABCD des tronçons élémentaires d'interconnexions 3D constituant la chaîne étudiée sont mise en cascade afin d'évaluer les paramètres S de l'ensemble de la chaîne à la longueur transverse L_T . Cette longueur est incrémentée jusqu'à identifier sa valeur maximale L_{Tmax}

satisfaisant le critère de fréquence à - 3 dB. L'énergie $E_b@L_{Tmax}$ dissipée dans la chaîne est alors extraite pour une excitation répondant aux spécifications listées dans le Tableau IV-1.

Modulation	PAM-2
Rapidité [Gbaud]	100
Durée d'un symbole [ps]	10
Amplitude crête-à-crête [V]	1,8
Temps de transition [ps]	2,5

Tableau IV-1 :	Caractéristiques	du signal trans	mis par les chaîr	nes 3D à optimiser
----------------	-------------------------	-----------------	-------------------	--------------------

Des modèles polynomiaux de L_{Tmax} et $E_b@L_{Tmax}$ en fonction des facteurs x_i sont interpolés à partir des réponses du plan de simulations. Les contributions de chaque facteur et leurs valeurs qui maximisent L_{Tmax} et minimisent $E_b@L_{Tmax}$ sont déduites de ces modèles.

La dernière étape consiste à vérifier que les réponses électriques de la chaîne 3D ainsi optimisée satisfont les critères de performances établis pour le diagramme de l'œil, à savoir :

- Une ouverture V_{open} supérieure à 60 %
- Une largeur T_{open} supérieure à 80 %.

Pour cela, le diagramme de l'œil de la chaîne est simulé sous ADS à partir des paramètres S de la chaîne.

2.1. Domaine restreint

Le premier plan de simulations vise donc à identifier les structures optimisées des chaînes 3D répondants aux contraintes de technologie et de conception actuelles.

L'ensemble des facteurs considérés pour ce domaine sont résumés dans le Tableau IV-2 avec leurs plages de variation retenues. Certains sont fixés par les contraintes des procédés d'intégrations actuels tels que la permittivité (ε_{ox}) ou le diamètre (d_{ox}) d'oxyde du TSV.

De plus, dans le domaine restreint, un substrat standard est considéré. En pratique, la conductivité σ_{Si} du silicium qui le compose varie sur une plage de 5 S/m à 10 S/m. Sa valeur n'est pas parfaitement maîtrisée par les technologues. Par conséquent, ce facteur n'est pas considéré comme un levier d'optimisation et son impact sera traité séparément des autres.

De même, les facteurs de forme (FF) du TSV et du μ -Pilier sont constants. Ils correspondent aux rapports entre la hauteur du tronçon d'interconnexion et son diamètre. Ainsi, les hauteurs du TSV et du μ -Pilier ne varient pas et valent respectivement 100 μ m (soit FF_{TSV} = 10) et 34 μ m (soit FF_{μ P} = 1,7).

Tronçon d'interconnexion	Paramètre	Plage de variation	
	Espacement	$S \in [20; 50\mu m]$	
	Epaisseur d'oxyde	$t_{ox} \in [0,2; 0,4 \ \mu m]$	
TSV	Diamètre d'oxyde	$d_{\rm ox}\!=10~\mu m$	
150	Permittivité d'oxyde	$\epsilon_{ox} = 4,2$	
	Facteur de forme	FF = 10	
	Conductivité du silicium	$\sigma_{Si} \in \{5;10\text{ S/m}\}$	
	Espacement	$S \in [20; 70\mu\text{m}]$	
	Diamètre	$d_{\mu P}=20\;\mu m$	
µ-Pilier	Facteur de forme	FF = 1,7	
	Résistivité	$\rho = 4,9 \ \mu\Omega.cm$	
	Permittivité du polymère	$\epsilon_{UF} = 3,3$	
	Espacement	$S \in [10; 35\mu\text{m}]$	
	Largeur du ruban central	$W_S \in [10; 50 \mu m]$	
	Largeur des rubans de masse	$W_G \in [10; 90 \mu m]$	
RDL	Epaisseur de cuivre	$t_{Cu} \in [1; 3 \mu m]$	
	Epaisseur d'isolant	$t_{SiON} \in [1,5; 2,5 \mu m]$	
	Conductivité du silicium	$\sigma_{Si} \in \{5; 10 \; S/m\}$	
	Espacement	$S \in [2; 10 \mu m]$	
BEOL	Largeur du ruban central	$W_{S}\in [4;15\mu m]$	
(PiC et BiC)	Largeur des rubans de masse	$W_G \in [4;15\mu m]$	
	Epaisseur d'aluminium	$t_{AP}=1,5\;\mu m$	

Tableau IV-2 : Plages de variation des facteurs dans le domaine restreint

2.2. DOMAINE LARGE

La seconde optimisation vise à proposer des axes de développement pour chaque tronçon élémentaire d'interconnexion 3D à plus long terme. Dans cette optique, en comparaison au domaine restreint :

- Des densités d'intégration plus fortes des tronçons d'interconnexions verticaux sont explorées en réduisant les valeurs minimales à :
 - \circ 10 µm pour l'espacement (S) et 5 µm pour le diamètre (d_{ox}) des TSV
 - ο 15 μm pour l'espacement (S) et le diamètre $(d_{\mu P})$ des μ-Pilier
- L'intégration cuivre épais est considérée en augmentant la valeur maximale de l'épaisseur (t_{Cu}) de cuivre de la RDL de 3 à 7 μm
- L'amincissement du silicium est envisagé : pour un diamètre (d_{ox}) de TSV variant entre 5 et 15 μ m et un facteur de forme (FF) variant entre 5 et 15, sa hauteur minimale vaut 25 μ m.

Les plages de variation de l'ensemble des facteurs considérés sont résumées dans les Tableau IV-3 et Tableau IV-4 pour les tronçons élémentaires d'interconnexions 3D verticaux (TSV et µ-Pilier) et horizontaux (lignes RDL et BEOL) respectivement :

Tableau IV-3 : Plages de variation des facteurs dans le domaine large pour les tronçons élémentaires d'interconnexions verticaux

Tronçon d'interconnexion	Paramètre	Plage de variation	
	Espacement	$S \in [10; 50\mu\text{m}]$	
	Epaisseur d'oxyde	$t_{ox} \in [0,1; 0,5 \ \mu m]$	
	Diamètre d'oxyde	$d_{ox} \in [5; 15 \ \mu m]$	
ISV	Permittivité d'oxyde	$\varepsilon_{ox} \in [3; 5]$	
	Facteur de forme	FF ∈ [5; 15]	
	Conductivité du silicium	$\sigma_{Si} \in \{0; 5; 10 \text{ S/m}\}$	
	Espacement	$S \in [15; 70\mu\text{m}]$	
	Diamètre	$d_{\mu P} \in [15; 25 \ \mu m]$	
µ-Pilier	Facteur de forme	$FF \in [1; 2]$	
	Résistivité	$ρ \in [3,5; 6,5 µΩ.cm]$	
	Permittivité du polymère	$\epsilon_{\rm UF} \in [2;4]$	

Tableau IV-4 : Plages de variation des facteurs dans le domaine large pour les tronçons élémentaires d'interconnexions horizontaux

Tronçon d'interconnexion	Paramètre	Plage de variation	
	Espacement	$S \in [5; 35 \mu m]$	
	Largeur du ruban central	$W_S \in [10; 50 \ \mu m]$	
DDI	Largeur des rubans de masse	$W_G \in [10; 90 \ \mu m]$	
KDL	Epaisseur de cuivre	$t_{Cu} \in [1; 7 \ \mu m]$	
	Epaisseur d'isolant	$t_{SiON} \in [1; 3 \ \mu m]$	
	Conductivité du silicium	$\sigma_{Si} \in \{0; 5; 10 \text{ S/m}\}$	
	Espacement	$S \in [2; 10 \mu m]$	
BEOL	Largeur du ruban central	$W_{S} \in [4;15\mu m]$	
(PiC et BiC)	Largeur des rubans de masse	$W_G \in [4; 15 \ \mu m]$	
	Epaisseur d'aluminium	$t_{AP} \in [1;2\mu m]$	

3. RECOMMANDATIONS POUR LA TECHNOLOGIE ACTUELLE

L'étude conduite dans cette partie vise à optimiser les chaînes illustrées en Figure IV-1 et Figure IV-2 tout en répondant aux contraintes imposées par les procédés d'intégration actuels. Pour cela, l'optimisation est conduite dans le domaine d'optimisation restreint défini en Tableau IV-2.

3.1. Performances optimisees

Les résultats des optimisations dans le domaine restreint des quatre chaînes sont présentés dans cette partie.

3.1.1. GAIN EN PERFORMANCES

Les performances des quatre chaînes optimisées dans le domaine restreint sont comparées à leurs performances standards (établies à l'issue du chapitre II). Dans cette optique, les chaînes sont optimisées pour une conductivité du silicium (σ_{Si}) fixée à 10 S/m, correspondant au cas standard.

L'augmentation de L_{Tmax} et la diminution de E_b obtenues pour chaque chaîne optimisée en comparaison aux chaînes standard sont résumés dans le Tableau IV-5.

Tableau IV-5: Ecart de performance entre les chaînes standards et les chaînes optimisées dans le domaine restreint

Chaîne	D2D FS	D2D BS	D2S FS	D2S BS
L _T max [%]	+ 18,7	+ 42,2	+ 23,3	+ 47,3
$E_b@L_{Tmax}[\%]$	- 23,7	- 36,4	- 26,9	- 38,3

L'optimisation dans le domaine restreint est un succès : une nette amélioration des performances est constatée pour les quatre chaînes.

Pour rappel, les chaînes standards ont été établies en étudiant les interconnexions indépendamment les unes des autres :

- De manière à garantir une adaptation d'impédance à 50 Ω
- En minimisant les pertes par insertions pour des paramètres technologiques fixés correspondant à la technologie PiC 25G.

Par conséquent, les résultats du Tableau IV-5 montrent l'intérêt d'une étude portant sur les performances des chaînes entières [98] plutôt que sur chaque interconnexion seule. En effet, pour chaque tronçon élémentaire d'interconnexion 3D, l'optimisation des chaînes entières :

- Identifie le meilleur compromis entre désadaptation et atténuation afin d'optimiser les performances de la chaîne entière. Cet optimum n'est pas nécessairement obtenu en adaptant parfaitement tous les tronçons à 50 Ω
- Prend en compte son impédance caractéristique et celles des tronçons voisins. Ces impédances caractéristiques peuvent différer de l'impédance de référence de 50 Ω considérée au cours du chapitre II.

Enfin, pour les deux scénarios de communications (D2D et D2S), les chemins en face-arrière (BS pour *Backside*) bénéficient davantage de l'optimisation que les chemins en face-avant (FS pour *Front-side*). En effet, l'augmentation de L_{Tmax} et la diminution de $E_b@L_{Tmax}$ sont plus importantes :

- Pour la chaîne D2D BS que pour la chaîne D2D FS
- Pour la chaîne D2S BS que pour à la chaîne D2S FS.

Ce constat souligne le fort potentiel d'optimisation des tronçons élémentaires d'interconnexions critiques des chaînes BS (ligne RDL et TSV), déjà évoqué au cours du chapitre III.

3.1.2. Performances optimisees pour le substrat de conductivite 10 S/m

Cette partie vise à comparer les performances optimisées des chaînes 3D pour identifier les meilleures solutions de routages pour chaque scénario de communication (D2D ou D2S).

Les longueurs transverses maximales (L_{Tmax}) présentées dans cette partie vérifient à la fois le critère de fréquence de coupure à -3 dB (f_{-3dB}) et d'ouverture (V_{open}) et de largeur (T_{open}) du diagramme de l'œil établis au cours du second chapitre, à savoir :

- $f_{-3dB} \ge 100 \text{ GHz}$
- $V_{open} \ge 60 \%$
- $T_{open} \ge 80 \%$

3.1.2.1. Longueur de transmission transverse maximale

Les valeurs maximales de L_{Tmax} obtenues pour chacune des chaînes sont données en Figure IV-4.



Figure IV-4: Longueurs de transmissions transverses maximales optimisées dans le domaine restreint

Pour chacun des types de communications considérés (D2D ou D2S), les longueurs de transmissions transverses maximales des chaînes BS restent inférieures à celles des chaînes FS. Suite à l'optimisation des chaînes dans le domaine restreint, les conclusions du chapitre II ne changent pas : le concepteur doit privilégier la transmission des signaux rapides par la face avant pour les communications D2D et D2S.

L'optimisation conduit cependant à un allongement notable de la portée des chaînes BS. Le concepteur peut mettre à profit ce gain pour transmettre les signaux rapides par la face arrière jusqu'à :

- 1,3 mm pour la communication D2D (au lieu de 0,9 mm dans le cas standard)
- 1,6 mm pour la communication D2S (au lieu de 1,1 mm dans le cas standard).

En comparaison au cas standard, une plus grande proportion des communications rapides peut donc être réalisée par les chaînes BS, offrant ainsi plus d'options en termes de choix de routage au concepteur. Ces chaînes pourront être davantage sollicitées que dans le cas standard, en particulier dans le but de moins solliciter les chaînes FS si la face avant est encombrée.

Enfin, l'optimisation dans le domaine restreint n'est pas suffisante pour transmettre les signaux sur l'ensemble de l'interposeur sans régénérer ces signaux. En effet, aucune des chaînes n'atteint les longueurs transverses maximales pouvant être visées en pratique dans le cas de l'interposeur photonique, à savoir :

- 12,5 mm pour la communication D2D
- 11,5 mm pour la communication D2S.

Par conséquent, l'augmentation des longueurs de transmission contribuera encore à réduire les contraintes de routage. Ce constat souligne l'intérêt des solutions technologiques de rupture explorée dans le cadre de l'optimisation dans le domaine large.

3.1.2.2. Energie dissipée

L'énergie par bit transmis minimale évaluée à la longueur L_{Tmax} pour chacune des quatre chaînes 3D optimisées illustrées en Figure IV-4 est présentée dans le Tableau IV-6 :

Tableau IV-6 : Energie par bit transmis évaluée à L_{Tmax} optimisée dans le domaine restreint pour chaque chaîne

Chaîne	D2D FS	D2D BS	D2S FS	D2S BS
E _b @L _{Tmax} [fJ/b/mm]	13,4	41,2	17,4	32,4

En favorisant la transmission en face-avant (FS), un gain considérable d'énergie est obtenu pour les deux scénarios de communications. L'énergie dissipée par la chaîne BS est :

- 67 % supérieure à la chaîne FS pour la communication D2D

- 46 % supérieure à la chaîne FS pour la communication D2S.

En termes de consommation énergétique, les chaînes D2D FS et D2S FS doivent donc être privilégiée pour la transmission de signaux à 100 Gbps.

3.1.3. Synthese

Suite à l'optimisation dans le domaine restreint, une forte amélioration des performances a été observée pour les quatre chaînes considérées par rapport au cas standard (Tableau IV-5). Ces résultats soulignent l'intérêt de l'optimisation des performances des chaînes 3D complètes devant l'optimisation de chaque interconnexion seule conduite au cours du chapitre II.

La transmission des signaux à 100 Gbps par les chaînes FS (en face avant) reste la solution à privilégier en termes de consommation énergétique (Tableau IV-6) et de longueur de transmission maximale (Figure IV-4) pour les deux types de communications : D2D et D2S.

La transmission de signaux à 100 Gbps par la chaîne BS (en face arrière) jusqu'à 1,6 mm pour la communication D2S et 1,3 mm pour la communication D2D est rendue possible en répondant aux contraintes des procédés d'intégration actuels. Ainsi, dans le cas où l'encombrement de la face avant est trop important, le concepteur peut choisir de favoriser la transmission des signaux rapides par la face arrière sur ces distances.

3.2. EFFET DE LA VARIABILITE DE LA CONDUCTIVITE DU SILICIUM

Les résultats de la partie précédente ont été obtenus pour un substrat de conductivité σ_{Si} de 10 S/m. Dans la pratique, cette valeur n'est pas parfaitement contrôlée par le technologue. Dans le cas de substrats standards, la conductivité du silicium peut varier entre 5 S/m et 10 S/m d'une plaque à l'autre. Chaque chaîne 3D considérée pour les communications D2D et D2S (Figure IV-4) sont donc optimisées pour trois valeurs de σ_{Si} : 5 S/m, 7,5 S/m et 10 S/m. Les résultats sont comparés en Figure IV-5 :



Figure IV-5 : Variations relatives de L_{Tmax} (gauche) et $E_b@L_{Tmax}$ (droite) pour σ_{Si} variant entre 5 S/m et 10 S/m

Ces résultats mettent en avant le fort impact de la conductivité σ_{Si} du silicium sur les performances des chaînes D2D BS et D2S BS. L'impact de σ_{Si} sur les performances de la chaîne D2S FS est plus faible. Cependant, elle n'est pas parfaitement immunisée à l'effet du silicium. Cela est dû au TSV qu'elle inclut : la forte dépendance du TSV aux propriétés du silicium contribue à impacter significativement les performances de la chaîne. Enfin, la chaîne D2D FS est parfaitement immunisée à l'impact de la variation de la conductivité du silicium.

Quelle que soit la valeur de σ_{Si} dans la gamme de variation du substrat standard, la chaîne D2D FS est celle présentant les meilleures performances optimisées, suivie de la chaîne D2S FS, D2S BS et D2D BS.

En conclusion, pour les deux types de communications (D2D et D2S), la transmission par la chaîne FS reste donc la solution de routage à privilégier dans le cadre technologique actuel pour :

- Leurs performances (L_{Tmax} et E_b@L_{Tmax}) supérieures à celles des chaînes BS
- Leurs plus faibles sensibilités aux variations de conductivité du silicium.

3.3. ANALYSE DES DIAGRAMMES DES CONTRIBUTIONS DES CHAINES

Cette partie vise à identifier les facteurs (paramètres de technologie et de conception) clefs des chaînes de transmission afin d'en tirer des recommandations à destination des technologues et des concepteurs. Pour cela, les diagrammes des contributions des paramètres L_{Tmax} et $E_b@L_{Tmax}$ sont extraits des plans de simulations des chaînes 3D. Dans ce cas, la conductivité du substrat (σ_{si}) est

considérée comme un facteur afin d'observer l'impact de sa variabilité, bien qu'il ne s'agisse pas d'un paramètre d'optimisation.

Pour la suite, on parlera :

- D'un effet « positif » d'un facteur sur une réponse (L_{Tmax} ou E_b@L_{Tmax}) si l'augmentation de la valeur de ce facteur conduit à une augmentation de la valeur de la réponse
- D'un effet « négatif » si l'augmentation de la valeur de ce facteur conduit à une diminution de la valeur de la réponse

3.3.1. CHAINES DE TRANSMISSION EN FACE AVANT

Dans un premier temps, les chaînes de transmission en face avant, dont l'intérêt particulier a été démontré précédemment, sont analysées.

3.3.1.1. Communication inter-puces

Le diagramme des contributions est représenté en Figure IV-6 pour la longueur L_{Tmax} de la chaîne D2S FS :



Figure IV-6 : Diagramme des contributions pour L_{Tmax} de la chaîne D2D FS

L'espacement (S) de la ligne BEOL a un effet largement prépondérant par rapport aux autres facteurs considérés : sa contribution dépasse 93 %. Le second paramètre significatif est la largeur (Ws) du ruban central de la ligne BEOL avec une contribution de 3 %. Leurs impacts sont positifs : une augmentation de S ou de Ws conduit à une augmentation de L_{Tmax} .

Le diagramme des contributions est représenté en Figure IV-7 pour la réponse $E_b@L_{Tmax}$ de la chaîne D2D FS.



Figure IV-7 : Diagramme des contributions pour Eb@LTmax pour la chaîne D2D FS

Les deux facteurs prépondérants sont l'espacement (S) et la largeur (W_S) de la ligne signal du BEOL. Leurs contributions valent 33 et 50 % respectivement. L'ensemble des paramètres de conception ont un impact négatif sur $E_b@L_{Tmax}$: augmenter leurs valeurs contribue à réduire l'énergie dissipée dans la chaîne. En d'autres termes, à longueur équivalente, la densification des interconnexions sur la face avant de l'interposeur conduit à une augmentation de leur bilan énergétique.

Les observations tirées des diagrammes des contributions révèlent un effet doublement bénéfique de l'augmentation de l'espacement (S) et de la largeur (W_S) du ruban central de la ligne BEOL sur les performances de la chaîne. Augmenter ces facteurs conduit à :

- Réduire la consommation énergétique de la chaîne
- Augmenter la longueur de transmission transverse maximale.

Néanmoins, l'augmentation de ces facteurs se fait au détriment de la densité d'intégration des lignes BEOL. L'encombrement de la face avant de l'interposeur est donc d'autant plus critique.

3.3.1.2. Communication puce-à-BGA

Les facteurs impactant significativement (i.e. de contribution supérieure à 1 %) les performances de la chaîne D2S FS sont résumés dans le Tableau IV-7 :

Tableau IV-7 : Contributions des facteurs impactant significativement les performancesde la chaîne D2S FS (bleu : effet positif, rouge : effet négatif)

	L _{Tmax}		E _b @L _{Tmax}	
Facteurs	S	Ws	S	σ_{Si}
Contribution [%]	89,0	3,6	77,2	8,9

La ligne BEOL est la seule interconnexion significative pour la réponse L_{Tmax} . Cette dernière dépend principalement de son espacement (S) et de la largeur (W_S) du ruban central. L_{Tmax} est maximisée en :

- Maximisant S
- Minimisant Ws

Les contributeurs impactant significativement la réponse $E_b@L_{Tmax}$ sont l'espacement (S) des lignes BEOL et la conductivité du substrat (σ_{Si}). $E_b@L_{Tmax}$ est minimisée en maximisant S

En suivant ces recommandations, les optima visés (L_{Tmax} maximum et $E_b@L_{Tmax}$ minimum) peuvent être obtenus simultanément.

3.3.1.3. Synthèse

L'optimisation des performances des chaînes D2D FS et D2S FS nécessite une augmentation de l'espacement (S) des lignes BEOL. Par conséquent, la densité d'intégration des lignes du BEOL doit donc être relâchée. En maintenant un nombre d'I/O équivalent, cela revient à augmenter l'encombrement de la face avant de l'interposeur. Dans ce cas, la transmission d'un plus grand nombre de signaux par la face arrière pour les distances courtes (Figure IV-4) se justifie davantage. Des recommandations sont proposées pour ces solutions de routages dans la partie suivante.

3.3.2. Chaines de transmission en face arriere

3.3.2.1. Communication inter-puces

Les diagrammes des contributions pour la chaîne D2D BS sont illustrés en Figure IV-8 et Figure IV-9 pour L_{Tmax} et $E_b@L_{Tmax}$ respectivement :



Figure IV-8 : Diagramme des contributions pour L_{Tmax} de la chaîne D2D BS



Figure IV-9: Diagramme des contributions pour E_b@L_{Tmax} de la chaîne D2D BS

La contribution de la conductivité (σ_{Si}) du silicium s'élève à 59 % pour L_{Tmax} et 48 % pour $E_b@L_{Tmax}$: il s'agit du facteur impactant de manière prépondérante les deux réponses. Ce constat corrobore les résultats discutés en Figure IV-5. Dans les deux cas, il est suivi par :

- L'épaisseur (t_{SiON}) d'isolant de la ligne RDL avec 2,6 % pour L_{Tmax} et 1,8 % pour $E_b@L_{Tmax}$
- L'espacement (S) de la ligne RDL avec 1,8 % pour L_{Tmax} et 3,3 % pour E_b@L_{Tmax}
- L'épaisseur (t_{Cu}) de conducteur de la ligne RDL avec 0,5 % pour L_{Tmax} et 0,6 % pour $E_b@L_{Tmax}$

Pour les deux réponses (L_{Tmax} et $E_b@L_{Tmax}$), les facteurs propres au TSV et au μ -Pilier ne sont pas significatifs. Dans le domaine restreint, la ligne RDL est l'élément critique de la chaîne.

L_{Tmax} est maximisée et E_b@L_{Tmax} est minimisée en :

- Minimisant la conductivité du substrat (par exemple, en utilisant un matériau plus résistif) et l'espacement des lignes RDL
- Maximisant l'épaisseur d'isolant de la ligne RDL

3.3.2.2. Communication puce-à-BGA

Les facteurs impactant significativement les performances de la chaîne D2S BS sont présentés dans le Tableau IV-8 :

Tableau IV-8 : Contributions des facteurs impactant significativement les performancesde la chaîne D2S BS (bleu : effet positif, rouge : effet négatif)

	L _{Tmax}			
Facteurs	σ_{Si}	t _{sion}	S_{RDL}	t _{Cu}
Contribution [%]	68,2	4,5	3,7	1,3
	$E_b@L_{Tmax}$			
Facteurs	σ_{Si}	t _{ox}	t _{sion}	t _{Cu}
Contribution [%]	70,5	6,5	5,5	2,2

A la différence de la chaîne D2D BS, l'épaisseur d'oxyde du TSV a un impact notable sur $E_b@L_{Tmax}$.

Les recommandations visant à maximiser L_{Tmax} et minimiser $E_b@L_{Tmax}$ sont les suivantes :

- Minimiser l'espacement (S) de la ligne RDL
- Maximiser les épaisseurs d'oxydes (t_{ox} et t_{SiON}) et l'épaisseur (t_{Cu}) du conducteur de la ligne RDL

3.3.2.3. Synthèse

Pour les deux scénarios de communication, les optimisations conjointes de L_{Tmax} et $E_b@L_{Tmax}$ sont obtenues en :

- Augmentant les épaisseurs (t_{SiON} et t_{OX}) des oxydes de la ligne RDL et du TSV
- Diminuant l'espacement (S) de la ligne RDL
- Augmentant l'épaisseur (t_{Cu}) de cuivre de la ligne RDL

L'épaississement des couches d'oxydes contribue à réduire les pertes du TSV et de la RDL dans le silicium. La diminution de l'espacement (S) des lignes RDL conduit à un confinement du champ électrique plus important, réduisant leur pénétration dans le silicium. A la différence des chaînes FS (Tableau IV-7), l'augmentation de la densité d'intégration de la ligne RDL améliore ainsi les performances des chaînes en face arrière. Enfin, l'épaississement du cuivre de la ligne RDL réduit ses pertes résistives.

3.4. BILAN DE L'OPTIMISATION SUR LE DOMAINE RESTREINT

Les optimisations conduites sur le domaine restreint ont permis d'améliorer notablement les performances des quatre chaînes considérées. En particulier, elles mettent en évidence le fort potentiel d'optimisation des chaînes incluant des TSV ou des lignes RDL dont les optima sont obtenus en minimisant leurs pertes dans le silicium.

Cependant, pour les deux types de communications considérés (D2D et D2S), la transmission transverse par les chaînes FS reste préférable au chaîne BS pour :

- Leurs plus longues portées (L_{Tmax})
- Leurs bilans énergétiques plus faibles (E_b@L_{Tmax})
- La faible sensibilité de leurs optima à la variabilité de conductivité du silicium.

Les micro-électroniciens auront donc tout intérêt à se focaliser sur l'optimisation des lignes BEOL en relâchant sa densité d'intégration, si l'encombrement de la face avant le permet. Les signaux à 100 Gbps à travers ces lignes peuvent alors être véhiculés jusqu'à 2,3 mm et 2,7 mm pour les communications D2S et D2D respectivement.

La transmission par la face arrière (chaînes BS) ne se justifie que si la face avant de l'interposeur est trop encombrée. Dans ce cas, on favorisera :

- Un épaississement des oxydes du TSV et de la ligne RDL
- Une augmentation de la densité d'intégration des lignes RDL (en minimisant son espacement et la largeur de son ruban central)
- Un épaississement du conducteur de la ligne RDL

pour transmettre le signal à 100 Gbps jusqu'à une longueur transverse de 1,6 mm pour une communication D2S et 1,3 mm pour une communication D2D.

Après optimisation dans le domaine restreint, les longueurs de transmission transverse maximales (L_{Tmax}) des quatre chaînes restent inférieures aux distances pouvant être visées en pratique dans l'interposeur exposées au cours du second chapitre, y compris pour le cas favorable d'un substrat de conductivité 5 S/m. Ces données sont comparées dans le Tableau IV-9 :

Tableau IV-9 : Comparaison des distances de transmission maximale pour l'application interposeur photonique et des longueurs maximales transverses optimisées des chaînes 3D ($\sigma_{Si} = 5 \text{ S/m}$)

	Inter-puces	Puce-à-BGA
Longueur transverse maximale observée dans le cas de l'interposeur photonique [mm]	11,5	12,5
L _{Tmax} optimisée (face avant) [mm]	2,7	2,6
L _{Tmax} optimisée (face arrière) [mm]	2,2	2,5

Les contraintes de routage peuvent donc encore être réduites en améliorant les performances des quatre chaînes. Ce constat justifie l'exploration de solutions technologiques de rupture dans la prochaine partie.

4. EVALUATION DE SOLUTIONS TECHNOLOGIQUES DE RUPTURE

Les travaux présentés dans cette partie visent à évaluer séparément les gains de performances obtenus par l'application de deux solutions technologiques : l'intégration de cuivre épais dans les lignes RDL et la réduction des dimensions du TSV.

Dans cette optique, les études présentées dans cette partie explorent l'impact de :

- L'épaississement du cuivre (t_{Cu}) de la ligne RDL de 3 μ m à 7 μ m
- La réduction du diamètre (d_{ox}) du TSV de 10 μ m à 5 μ m

sur l'énergie par bit transmis et par millimètre parcourue (E_b) de chaînes particulières en fonction de leur longueur transverse.

Les autres paramètres sont maintenus dans leur gamme de variation du domaine restreint.

4.1. DIMINUTION DU DIAMETRE DES TSV

Cette partie explore un axe technologique particulier d'amélioration des performances des chaînes 3D intégrant des TSV : la réduction de leurs diamètres. A facteur de forme constant, la réduction du diamètre du TSV conduit à d'une diminution de la hauteur des TSV. Cette modification structurelle du TSV s'accompagne donc en pratique d'un amincissement du substrat.

La diminution de E_b observée pour la chaîne D2S FS (μ -Pilier – BEOL – TSV) résultant d'une réduction du diamètre d_{ox} du TSV de 10 μ m à 5 μ m est présentée en Figure IV-10 en fonction de :

- La longueur L_T de transmission transverse de la chaîne
- La conductivité σ_{Si} du substrat variant entre 5 S/m et 10 S/m



Figure IV-10 : Réduction de E_b résultant de la diminution du diamètre des TSV de 10 μ m à 5 μ m pour la chaîne D2S FS en fonction de la longueur de transmission transverse

La réduction du diamètre des TSV contribue à diminuer la consommation énergétique quelle que soit la longueur de transmission visée. Cependant, son impact sur E_b diminue rapidement lorsque la longueur des lignes de transmission augmente : les pertes de la ligne BEOL devenant de plus en plus prépondérantes devant celle des TSV pour la chaîne considérée.

- A 100 $\mu m,$ la réduction de E_b est observée varie entre 46 % et 53 % en fonction de σ_{Si}
- À 2,6 mm, correspondant à la longueur transverse maximale de la chaîne testée ici, la réduction de E_b varie entre 4 % et 9 %.

Enfin, la réduction du diamètre du TSV est plus impactante lorsque la conductivité du substrat augmente. Cet écart est plus significatif pour les longueurs de transmission courtes. La diminution observée de E_b vaut :

- Pour une longueur transverse L_T de 0,1 mm :
 - $\circ \quad 46 \ \% \ pour \ \sigma_{Si} = 5 \ S/m$
 - \circ 53 % pour $\sigma_{Si} = 10$ S/m (soit 7 % plus important que pour $\sigma_{Si} = 5$ S/m)
 - Pour une longueur transverse L_T de 3 mm :
 - $\circ \quad 5 \ \% \ pour \ \sigma_{Si} = 5 \ S/m$
 - \circ 9 % pour σ_{Si} = 10 S/m (soit 4 % plus important que pour σ_{Si} = 5 S/m)

Ce constat est aussi lié à la prédominance croissante des contributions de la ligne BEOL lorsque la longueur de transmission augmente. Les pertes du TSV dans le silicium deviennent alors moins impactantes. L'impact de σ_{Si} , qui n'affecte alors que le TSV, est par conséquent réduit.

4.2. INTEGRATION CUIVRE EPAIS DES LIGNES RDL

L'écart relatif de l'énergie dissipée par bit transmis par la chaîne D2D BS (μ -Pilier – TSV – RDL) résultant de l'intégration de cuivre épais dans les lignes RDL (i.e. augmentation de l'épaisseur (t_{Cu}) de conducteur de la ligne RDL de 3 μ m à 7 μ m) est présenté en Figure IV-11 :



Figure IV-11 : Réduction de E_b résultant de l'épaississement du cuivre de la ligne RDL de 3 μ m à 7 μ m pour la chaîne D2S BS en fonction de la longueur de transmission transverse

L'intérêt de l'intégration de cuivre épais dans les lignes RDL croît lorsque la longueur transverse augmente de 0,1 à 1 mm. Pour un silicium de 10 S/m par exemple, la réduction observée de E_b vaut :

- 4 % à 0,1 mm
- 14 % à 1 mm.

Pour les transmissions sur des longueurs transverses supérieures à 1 mm, la ligne RDL est l'élément impactant de manière prédominante les pertes dans la chaîne. Par conséquent, la diminution de la consommation énergétique apportée par l'intégration de cuivre épais dans les lignes RDL se stabilise en maintenant une valeur proche de 14 %.

Les bénéfices tirés de cette technologie sont légèrement plus forts pour les substrats de faible conductivité. En effet, l'épaississement du conducteur contribue à réduire les pertes résistives sans impacter les pertes diélectriques. A mesure que la conductivité du substrat diminue, l'impact des pertes métalliques de la ligne RDL sur l'énergie dissipée devient davantage prédominant. L'écart entre les différents substrats est néanmoins faible, avec un maximum de 1 % observé à la longueur transverse L_T minimale (0,1 mm).

4.3. CONCLUSION SUR LES SOLUTIONS DE RUPTURES ETUDIEES

Les deux solutions technologiques de rupture évaluées dans cette partie contribuent à réduire la consommation énergétique de chaînes 3D. Cependant, l'étude révèle des domaines d'applications privilégiés de ces solutions en fonction de la conductivité du substrat et de la longueur de transmission visée :

- L'impact de la réduction du diamètre des TSV en termes de consommation énergétique :
 - Diminue rapidement lorsque la longueur de transmission augmente
 - o Augmente avec la conductivité du substrat
- L'impact de l'intégration de cuivre épais en face arrière en termes de consommation énergétique :
 - Augmente fortement avec la longueur de transmission jusqu'à 1 mm
 - Reste significative pour les longueurs de transmission entre 1 mm et 3 mm avec une réduction de 14 % de l'énergie dissipée par bit transmis
 - N'est pas significativement impactée par la conductivité du substrat

Dans la suite de ce chapitre, ces deux axes de développement sont mis en application dans le cadre de l'optimisation des quatre chaînes 3D sur le domaine large.

5. Optimisation sur le domaine large

Les travaux présentés dans cette partie visent à établir une feuille de route de développements des tronçons élémentaires d'interconnexions 3D pour l'application interposeur photonique. Les chaînes 3D pour les communications D2D (inter-puces) et D2S (puce-à-BGA) sont optimisées sur un domaine large. Ce domaine inclut le domaine restreint déjà exploré dans la seconde partie de ce chapitre, ainsi que plusieurs solutions technologiques :

- L'intégration de cuivre épais en face arrière
- L'amincissement du substrat

- L'augmentation de la densité d'intégration des interconnexions 3D

De plus, l'optimisation dans le domaine restreint a souligné l'impact prépondérant de la conductivité du silicium sur les performances des chaînes incluant des TSV et des RDL. L'utilisation d'un substrat de haute résistivité est donc pertinente. Par conséquent, l'optimisation des chaînes est réalisée pour plusieurs substrats :

- Le substrat standard dont la conductivité (σ_{Si}) varie entre 5 et 10 S/m
- Le cas idéal de substrat sans perte et de conductivité nulle.

Les plages de variations des facteurs considérés dans le domaine large sont listées dans les Tableau IV-3 et Tableau IV-4.

5.1. IMPACT DE LA CONDUCTIVITE DU SILICIUM

Dans cette partie, les contributions des facteurs d'optimisation significatifs des chaînes de communication D2S sont évaluées en fonction de la conductivité du silicium. A l'issue de cette étude, les facteurs significatifs affectant les performances des chaînes sont établis dans le domaine large.

5.1.1. COMMUNICATION PUCE-A-BGA EN FACE AVANT

Cette partie vise à établir les interconnexions et facteurs critiques de la chaîne D2S FS (μ -Pilier – BEOL – TSV) en fonction de la conductivité σ_{Si} du silicium. L'évolution des contributions des facteurs significatifs (i.e. de contribution supérieure à 1 %) pour les réponses L_{Tmax} et $E_b@L_{Tmax}$ est présentée en Figure IV-12 en fonction de σ_{Si} :



Figure IV-12 : Evolution des contributions des facteurs significatifs pour la chaîne D2S FS en fonction de la conductivité du silicium
Ces résultats sont exploités dans les deux parties suivantes qui visent respectivement à identifier :

- Les tronçons élémentaires d'interconnexions impactant de manière significative les performances
- Proposer des recommandations technologiques et de conception pour améliorer les performances des chaînes 3D.

5.1.1.1. Tronçons d'interconnexions critiques

Dans le cas du substrat sans perte ($\sigma_{Si} = 0 \text{ S/m}$) :

- En termes de longueur de transmission transverse maximale (L_{Tmax}), l'espacement S, de la ligne BEOL est le facteur prédominant avec une contribution de plus de 72 %.
- En termes de consommation énergétique (E_b@L_{Tmax}), les paramètres de conception (S, W_s) de la ligne BEOL sont les facteurs prédominants.

Dans le cas du substrat standard ($\sigma_{Si} \in [5; 10 \text{ S/m}]$), pour L_{Tmax} et $E_b@L_{Tmax}$:

- Lorsque σ_{Si} augmente, l'impact de l'ensemble des facteurs du TSV (S, t_{ox}, FF et d_{ox}) augmentent. A 10 S/m, les contributions de FF et d_{ox} atteignent 7 et 8 % respectivement. A l'inverse, les contributions des facteurs de la ligne BEOL, eux, diminuent.
- Pour L_{Tmax}: l'espacement S de la ligne BEOL reste le facteur le plus impactant.
- Pour $E_b@L_{Tmax}$: les facteurs du TSV (S, t_{ox} , FF et d_{ox}) sont prépondérants.

En conclusion, l'élément critique de la chaîne est :

- Dans le cas du substrat sans perte : la ligne BEOL pour L_{Tmax} et $E_b@L_{Tmax}$
- Dans le cas du substrat standard :
 - \circ La ligne BEOL pour L_{Tmax}
 - \circ Le TSV pour E_b@L_{Tmax}

5.1.1.2. Recommandations

Une stratégie commune d'optimisation est identifiée pour les deux types de substrats. Ainsi, pour les trois conductivités de silicium considérées, L_{Tmax} est maximisée et $E_b@L_{Tmax}$ est minimisée en :

- Maximisant l'espacement, la largeur du ruban central et l'épaisseur de conducteur de la ligne BEOL ainsi que l'espacement et l'épaisseur d'oxyde du TSV
- Minimisant le facteur de forme et le diamètre du TSV

Pour le substrat sans perte, l'accent devra davantage être porté sur la ligne BEOL pour améliorer les performances de la chaîne. Dans le cas du substrat standard, les performances seront améliorées en portant principalement l'effort sur le TSV.

5.1.2. COMMUNICATION PUCE-A-BGA EN FACE ARRIERE

L'évolution des contributions des facteurs significatifs pour les réponses L_{Tmax} et $E_b@L_{Tmax}$ est présentée en Figure IV-13 pour la chaîne D2S BS (μ -Pilier – TSV – RDL) en fonction de la conductivité du silicium :



Figure IV-13 : Evolution des contributions des facteurs significatifs pour la chaîne D2S BS en fonction de la conductivité du silicium

Ces résultats sont exploités dans les deux parties suivantes qui visent respectivement à identifier les tronçons élémentaires d'interconnexions impactant de manière prédominante les performances et proposer de recommandations technologiques et de conception.

5.1.2.1. Tronçons d'interconnexions critiques

Dans le cas du substrat sans perte ($\sigma_{Si} = 0 \text{ S/m}$) :

- En termes de longueur de transmission transverse maximale (L_{Tmax}), l'espacement (S), la largeur du ruban central W_S et la largeur des rubans de masses (W_G) de la ligne RDL présentent les trois contributions les plus élevées.
- En termes de consommation énergétique (E_b@L_{Tmax}), les paramètres de conception (S, W_S et W_G) et l'épaisseur (t_{Cu}) du conducteur de la ligne RDL sont les facteurs prédominants.

Dans le cas du substrat standard ($\sigma_{Si} \in [5; 10 \text{ S/m}]$), pour L_{Tmax} et $E_b@L_{Tmax}$:

- L'ensemble des facteurs du TSV (S, t_{ox} , FF et d_{ox}) deviennent prépondérants. Les impacts de ces facteurs augmentent à mesure que σ_{Si} augmente.
- L'impact de l'épaisseur d'oxyde (t_{Cu}) de la ligne RDL diminue lorsque la conductivité augmente pour devenir négligeable pour $\sigma_{Si} = 10$ S/m.

En conclusion, l'élément critique de la chaîne pour L_{Tmax} et $E_b@L_{Tmax}$ est :

- La ligne RDL dans le cas du substrat sans perte
- Le TSV dans le cas du substrat standard.

5.1.2.2. Recommandations

On observe pour L_{Tmax} et $E_b@L_{Tmax}$ une inversion des contributions de l'espacement (S) de la ligne RDL entre le substrat sans perte et le substrat standard :

- Dans le cas du substrat sans pertes, la contribution de ce facteur est positive pour L_{Tmax} et négative pour $E_b@L_{Tmax}$
- Dans le cas du substrat standard, l'inverse est observé.

Deux stratégies distinctes d'optimisation sont ainsi identifiées en fonction de la nature du substrat concernant la ligne RDL :

- Pour un substrat sans perte : il faut augmenter W_s et S pour réduire les pertes résistives de la ligne
- Pour un substrat standard : il faut réduire W_s et S pour confiner d'avantage les champs électriques de la ligne et diminuer ainsi ses pertes dans le substrat.

De plus, une rapide décroissance de la contribution de l'épaisseur (t_{Cu}) de conducteur de la ligne RDL entre le substrat sans perte et le substrat standard est observée. A l'inverse, les contributions des épaisseurs $(t_{ox}$ et $t_{SiON})$ d'oxydes augmentent fortement à mesure que la conductivité du substrat augmente. Ces constats sont liés à la prédominance des pertes diélectriques devant les pertes métalliques dans le cas du substrat standard.

En conclusion, les recommandations tirées de l'analyse des diagrammes des contributions sont les suivantes :

- Dans le cas du substrat sans pertes, la RDL est l'élément à optimiser. Ses pertes résistives doivent être minimisées en augmentant son espacement, la largeur de ses rubans et l'épaisseur du conducteur
- Dans le cas du substrat standard, le TSV et la RDL sont tous deux limitants. L'optimisation des performances de la chaîne passe par une réduction du diamètre et du facteur de forme du TSV et de l'espacement des lignes RDL. Les facteurs qui doivent être maximisés sont les épaisseurs d'oxydes, l'espacement des TSV et l'épaisseur de conducteur de la ligne RDL.

Des recommandations spécifiques au type de substrat sont ainsi tirées de cette analyse. Ce constat conduit à traiter séparément l'optimisation dans les deux types de substrat pour chacune des quatre chaînes illustrées en Figure IV-1 et Figure IV-2. Dans les parties suivantes, les performances optimisées de chacune d'entre elles sont évaluées pour le substrat standard d'une part et pour le substrat sans pertes d'autre part. A l'issue de cette analyse, les chaînes de transmissions préférentielles sont identifiées en fonction du type de substrat.

5.2. Cas du substrat standard

Les travaux présentés dans cette partie ont été réalisés en considérant un substrat standard ($\sigma_{Si} \in [5; 10 \text{ S/m}]$). Ils visent à :

- Comparer les performances des chaînes optimisées dans le domaine large aux performances :
 - o Des chaînes standards
 - o Des chaînes optimisées dans le domaine restreint.
- Identifier les chaînes 3D optimisées les plus performantes.

Chacune des chaînes optimisées proposées dans cette partie répond aux critères retenus de diagramme de l'œil. Pour cela, l'ouverture et la largeur de l'œil en sortie des chaînes optimisées ont été systématiquement extraites afin d'attester qu'elles soient supérieures ou égales à 60 % et 80 % de leurs valeurs en entrée.

5.2.1. GAIN EN PERFORMANCES

L'objectif de cette partie est d'évaluer les gains en performances tirés de l'optimisation dans le domaine large. Pour cela, la conductivité (σ_{si}) du substrat est ici fixée dans un premier temps à 10 S/m, valeur pour laquelle ont été extraites les performances des chaînes standards au cours du second chapitre.

Les performances des chaînes optimisées dans le domaine large de L_{Tmax} et de $E_b@L_{Tmax}$ sont chacune comparées à celles :

- Des chaînes standards (« vs. standard »)
- Des chaînes optimisées dans le domaine restreint (« vs. restreint »)

en Figure IV-14 et Figure IV-15 pour les quatre chaînes considérées.



Figure IV-14 : Ecarts relatifs de L_{Tmax} obtenus par l'optimisation dans le domaine large pour $\sigma_{Si} = 10$ S/m en comparaison aux cas standards et aux chaînes optimisées dans le domaine restreint



Figure IV-15 : Ecarts relatifs de $E_b@L_{Tmax}$ obtenus par l'optimisation dans le domaine large pour $\sigma_{Si} = 10$ S/m en comparaison aux cas standards et aux chaînes optimisées dans le domaine restreint

Une augmentation de L_{Tmax} et une diminution de $E_b@L_{Tmax}$ est observée suite à l'optimisation dans le domaine large pour les quatre chaînes. Le gain apporté par les axes de développement technologique explorés dans le domaine large est considérable, y compris en comparaison aux chaînes optimisées dans le domaine restreint. Ces résultats justifient ainsi l'intérêt de telles modifications technologiques.

Pour les deux scénarios de communication considérés, les chaînes en face arrière (D2S BS et D2D BS) tirent le plus de bénéfices de l'optimisation sur le domaine large. La chaîne D2D BS qui sollicite le plus le TSV et la ligne RDL interconnexions (elle inclut une ligne RDL et deux

TSV) est aussi celle présentant les plus forts gains. Les gains les plus faibles sont observés pour la chaîne D2D FS qui n'inclut ni TSV, ni RDL. Les résultats présentés ici témoignent une fois de plus du fort potentiel d'optimisation que présentent ces deux tronçons d'interconnexions.

5.2.2. IDENTIFICATION DES CHEMINS DE ROUTAGE PREFERENTIELS

Cette partie vise à identifier les chaînes préférentielles optimisées dans le domaine large pour un substrat standard. L'impact de la variabilité de la conductivité (σ_{Si}) du substrat sur les performances ne pouvant être négligé pour toutes les chaînes (Figure IV-5), les plages de variation des performances optimales obtenues sont présentées en Figure IV-16.

Dans le cas où la conductivité du substrat impact significativement les performances optimisées, sa valeur (5 S/m ou 10 S/m) est renseignée aux extrema correspondants.



Figure IV-16 : Plage de variation des valeurs optimisées de L_{Tmax} (gauche) et $E_b@L_{Tmax}$ (droite) pour un substrat standard ($\sigma_{Si} \in [5 \text{ S/m}; 10 \text{ S/m}]$)

En termes de longueur de transmission transverse, les chaînes D2D BS et D2S BS présentent une portée supérieure à celles de la face avant (D2D FS ou D2S FS) pour les conductivités de substrat les plus basses (5 S/m). Néanmoins, cette valeur n'est pas complètement maitrisée par le technologue et dans le pire cas (10 S/m), la transmission en face avant reste préférable.

Le chemin de transmission en face avant est meilleur en termes de consommation énergétique quelle que soit la valeur prise par la conductivité du substrat dans sa gamme de variation standard.

En conclusion, les chemins de transmission en face avant doivent être privilégiés dans le cas du substrat standard ($\sigma_{Si} \in [5 \text{ S/m}; 10 \text{ S/m}]$). La transmission de signaux à 100 Gbps par la face arrière doit se limiter aux cas où la face avant est particulièrement encombrée. Dans ce cas, l'application des recommandations technologiques et de conception proposée permet d'atteindre :

- 2,4 mm pour la chaîne D2D BS
- 2,3 mm pour la chaîne D2S BS

en considérant le cas défavorable d'un substrat standard de conductivité maximale (10 S/m).

5.3. Cas du substrat sans pertes

Le fort impact des pertes dans le silicium dans les chaînes de transmission D2D BS et D2S BS motive l'utilisation de matériaux hautement résistifs ($\sigma \sim 0.01$ S/m). Dans cette partie, le cas idéal du substrat sans pertes ($\sigma = 0$ S/m) est proposé à l'étude à titre de comparaison au cas du substrat standard. Les performances de chacune des chaînes tirées de l'optimisation dans le domaine large et pour ce substrat sont présentées dans le Tableau IV-10 :

Tableau IV-10 : Performances optimales obtenues dans le domaine large pour un substrat sans perte ($\sigma = 0$ S/m)

Chaîne	D2D FS	D2D BS	D2S FS	D2S BS
L _{Tmax} [mm]	2,9	15,9	2,9	16,0
E _b @L _{Tmax} [fJ/b/mm]	12,8	2,2	12,8	2,2

Dans ce cas, la transmission en face arrière est préférable pour les deux scénarios de communication D2D et D2S. De plus, L_{Tmax} est supérieure à :

- 11,5 mm pour la chaîne D2D BS
- 12,5 mm pour la chaîne D2S BS

Le routage des signaux à 100 Gbps à travers l'ensemble de l'interposeur devient alors possible sans nécessiter l'usage de circuits régénérant en choisissant ces chaînes.

Ces résultats témoignent de l'intérêt de solutions technologiques visant à minimiser les pertes dans le silicium des TSV et des lignes RDL. Parmi ces solutions, l'intégration de la puce interposeur dans un substrat en silicium hautement résistif ($\sigma \sim 0.01$ S/m) peut être envisagée. Cependant, son application industrielle se heurte à de fortes limitations. Tout d'abord, ce matériau est plus coûteux que le silicium utilisé pour les substrats standards. Ensuite, son utilisation nécessite le développement de procédés d'intégration dédiés, générant un coût supplémentaire non négligeable.

L'utilisation d'un substrat en verre est une autre solution. Ce matériau bénéficie d'une conductivité négligeable et d'un faible coût de matière première. Cependant, sa compatibilité avec le flot d'intégration CMOS standard n'est pas aussi forte que dans le cas du silicium. Son intégration nécessite par conséquent le développement d'un flot spécifique, impliquant de forts investissements de la part des fabricants de circuits intégrés. Par ailleurs, si les propriétés électriques des verres sont très avantageuses en comparaison à celles du silicium, leurs propriétés thermiques et mécaniques sont bien inférieures, soulevant de nouvelles problématiques.

Une autre alternative vise à réduire ces pertes dans le substrat standard. Pour cela l'intégration de structures de TSV et de RDL qui isolent les signaux des effets du substrat apparaît comme une solution prometteuse dont la viabilité doit néanmoins être démontrée. C'est le cas du TSV coaxial ou de l'intégration de ligne RDL avec un plan de masse. Dans ce dernier cas, un second niveau de métal doit être intégré en face arrière de l'interposeur.

6. CONCLUSION

6.1. RECOMMANDATIONS TECHNOLOGIQUES ET DE CONCEPTION

Les recommandations déduites de l'étude des diagrammes des contributions pour les quatre chaînes 3D (Figure IV-1 et Figure IV-2) au cours de leurs optimisations dans le domaine restreint sont résumées dans le Tableau IV-11. Ces recommandations visent à :

- Maximiser la longueur de transmission transverse maximale (L_{Tmax}) satisfaisant les critères de bande passante, à savoir :
 - Une fréquence de coupure à -3 dB supérieure à 100 GHz
 - Une ouverture du diagramme de l'œil supérieure à 60 %
 - Une largeur du diagramme de l'œil supérieure à 80 %
- Minimiser l'énergie E_b dissipée par bit transmis et par millimètre parcouru évaluée à la longueur L_{Tmax} (Eb_@L_{Tmax}).

Tableau IV-11 : Recommandations tirées de l'optimisation des chaînes 3D puce-à-puce(D2D) et puce-à-substrat (D2S) dans le domaine restreint pour un substrat standard

Chaîne	Recommandations (Facteur à maximiser, facteur à minimiser)	
D2D FS	(BEOL) Espacement S = 10 μm	
D2S FS	(BEOL) Largeur du ruban central $W_S = 15 \ \mu m$	
D2D BS	(RDL) Epaisseur d'oxyde t _{sion} = 2,5 µm	
	(RDL) Epaisseur de cuivre $t_{Cu} = 3 \ \mu m$	
D2S BS	(RDL) Espacement S = 10 μm	
	(TSV) Epaisseur d'oxyde t _{ox} = 0,4 μm	

Les performances des chaînes en face avant (FS) sont améliorées en minimisant l'espacement et la largeur du ruban central des lignes BEOL. Ces modifications reviennent à relâcher la densité d'intégration de ces lignes et sont limitées par l'encombrement de la face avant. Elles visent à réduire leur mécanisme d'atténuation principal : les pertes résistives.

Dans le cas des chaînes en face arrière (BS), la RDL est le tronçon d'interconnexion critique, suivie du TSV. Pour cela, la priorité doit être mise sur la réduction :

- Des pertes métalliques en augmentant l'épaisseur de cuivre des lignes RDL.
- Des pertes dans le substrat (de conductivité $\sigma_{Si} \in [5; 10 \text{ S/m}]$) en :
 - o Augmentant les épaisseurs d'oxydes

• Réduisant l'espacement des lignes RDL, ce qui revient à augmenter leur densité d'intégration

Les recommandations déduites de l'optimisation dans le domaine large de chacune des quatre chaînes considérées sont résumées dans le Tableau IV-12 pour un substrat standard ($\sigma_{si} \in [5; 10 \text{ S/m}]$) et dans le cas idéal d'un substrat sans perte ($\sigma_{si} = 0 \text{ S/m}$).

Tableau IV-12 : Recommandations tirées de l'optimisation des chaînes 3D puce-à-puce (D2D) et puce-à-substrat (D2S) dans le domaine large

	Recommandations (Facteur à maximiser, facteur à minimiser)				
Chaîne	Substrat standard σ _{Si} ∈ [5 S/m ; 10 S/m]	Substrat sans perte $\sigma_{Si}=0~S/m$			
D2D FS	$(BEOL) \ Espacement \ S = 10 \ \mu m$ $(BEOL) \ Largeur \ du \ ruban \ central \ W_S = 15 \ \mu m$ $(BEOL) \ Epaisseur \ de \ conducteur \ t_{AP} = 2 \ \mu m$				
D2S FS	 (TSV) Diamètre d_{ox} = 5 μm (TSV) Facteur de forme FF = 5 (TSV) Espacement S = 50 μm (TSV) Epaisseur d'oxyde tox = 0,5 μm 	(BEOL) Espacement S = 10 μ m (BEOL) Largeur du ruban central W _S = 15 μ m (BEOL) Epaisseur de conducteur t _{AP} = 2 μ m			
D2D BS D2S BS	(TSV) Diamètre $d_{ox} = 5 \ \mu m$ (TSV) Facteur de forme FF = 5 (RDL) Epaisseur d'oxyde $t_{SION} = 3 \ \mu m$ (TSV) Espacement S = 50 μm (RDL) Epaisseur de cuivre $t_{Cu} = 7 \ \mu m$	(RDL) Espacement S = 35 μ m (RDL) Largeur du ruban central W _S = 50 μ m (RDL) Epaisseur de cuivre t _{Cu} = 7 μ m (RDL) Largeur des rubans de masses W _G = 90 μ m (TSV) Espacement S _{TSV} = 50 μ m			

Dans le cas de la chaîne D2D FS, les recommandations sont indépendantes du type de substrat et sont identiques au cas de l'optimisation dans le domaine restreint. Les performances de ces chaînes 3D sont optimisées en relâchant la densité d'intégration des lignes BEOL pour réduire leurs pertes résistives.

Les stratégies d'optimisations des autres chaînes doivent être distinguées en fonction de la conductivité du substrat.

Pour la chaîne D2S FS :

- Dans le cas d'un substrat standard, les recommandations visent à minimiser les pertes des TSV dans le substrat
- Dans le cas d'un substrat idéal sans perte, l'effort doit être porté sur la réduction des pertes métalliques dans les lignes BEOL.

Pour les chaînes en face arrière (D2D BS et D2S FS) :

- Dans le cas d'un substrat standard, les performances optimales sont obtenues en minimisant les pertes du TSV et de la RDL dans le substrat. Par ailleurs, les performances de la chaîne bénéficient d'une intégration de cuivre épais dans la RDL (i.e. maximisation de t_{Cu}) pour réduire ses pertes résistives
- Dans le cas du substrat sans perte, la RDL est l'élément critique. Ses pertes résistives doivent être minimisées en relâchant sa densité d'intégration (maximisation de W_s, S et W_G) et en y intégrant un cuivre épais.

6.2. PERFORMANCES DES CHAINES OPTIMISEES

Le Tableau IV-13 et la Figure IV-17 comparent respectivement les consommations énergétiques et les longueurs de transmissions transverses maximales des quatre chaînes étudiées au cours de ce chapitre pour les cas standards et optimisés. Les performances des chaînes optimisées sont évaluées sur la plage de variation du substrat standard avec une conductivité du silicium variant entre 5 S/m et 10 S/m.

Tableau IV-13 : Energies dissipées par bit transmis et par millimètre parcouru évaluées à L_{Tmax} des chaînes standards et des chaînes optimisées pour $\sigma_{Si} \in [5 \text{ S/m} ; 10 \text{ S/m}]$

	E _b @L _{Tmax} [fJ/b/mm]			
Chaînes	Standard	Optimisée (domaine restreint)	Optimisée (domaine large)	
D2D FS	17,6	13,4	12,8	
D2D BS	65,1	[23,4 ; 41,2]	[15,6;22,1]	
D2S FS	23,8	[15,2 ; 17,4]	[12,8;12,9]	
D2S BS	52,5	[21,0 ; 32,4]	[15,0;21,3]	



Figure IV-17: Comparaison des L_{Tmax} obtenues pour les cas standards et suite aux optimisations conduites dans le domaine restreint et dans le domaine large

Une amélioration notable des performances des chaînes est observée à l'issue de chacune des optimisations. Ces résultats mettent en avant l'intérêt :

- D'une optimisation des chaînes globales (i.e. cas des chaînes optimisées) en comparaison à l'optimisation de chaque tronçon d'interconnexion élémentaire (i.e. cas standard)
- Des solutions technologies de ruptures explorées dans le domaine large, en comparaison aux résultats d'optimisation dans le domaine restreint.

Suite aux optimisations dans les domaines restreints et large, la transmission des signaux rapides par les chaînes en face avant (FS) reste préférable aux chaînes en face arrière (BS) pour les deux scénarios de communication (D2D et D2S) au regard de :

- Leurs longueurs de transmission transverse plus importantes
- Leurs consommations énergétiques plus faibles
- Leurs plus faibles sensibilités aux variations de conductivité du silicium.

La transmission des signaux à 100 Gbps par les chaînes en face arrière doit donc se limiter aux cas où la face avant de l'interposeur est encombrée.

Enfin, dans le cas d'un substrat standard, les longueurs de transmission transverse des chaînes optimisées dans les deux domaines (large et restreint) ne sont cependant pas suffisamment longues pour couvrir la totalité de la surface de l'interposeur. En effet, elles sont inférieures à :

- 11,5 mm pour la communication puce-à-puce
- 12,5 mm pour la communication puce-à-substrat.

Ce constat a motivé l'étude du cas idéal de substrat sans perte. Les performances des chaînes optimisées dans le domaine large pour un substrat sans perte ($\sigma_{Si} = 0 \text{ S/m}$) sont rappelées dans le Tableau IV-14.

Chaîne	D2D FS	D2D BS	D2S FS	D2S BS
L _{Tmax} [mm]	2,9	15,9	2,9	16 ,0
E _b @L _{Tmax} [fJ/b/mm]	12,8	2,2	12,8	2,2

Tableau IV-14 : Performances optimales obtenues dans le domaine large pour un substrat sans perte

Dans ce cas, les chemins de routage en face arrière devraient être privilégiés. Ces dernières parviennent à transmettre le signal à 100 Gbps sur l'intégralité de la surface de l'interposeur en répondant à l'ensemble des critères.

CONCLUSION GENERALE

1. SYNTHESE DES TRAVAUX

Ce manuscrit de thèse a débuté par une analogie entre les réseaux de transport humains et les réseaux de télécommunications, soulignant des critères de performances et des problématiques similaires. Dans les deux cas, les flux véhiculés sont de plus en plus importants et le réseau de plus en plus complexe. Au cours de leurs histoires, afin de remplir des cahiers des charges toujours plus exigeants, des percées technologiques ont été nécessaires pour accélérer leurs développements.

Parmi les innovations qui ont marqué la micro-électronique moderne, deux ont été mises en avant au cours de ce manuscrit : la photonique sur silicium et l'intégration 3D. La combinaison de ces deux technologies, déployées chez STMicroelectronics, multiplie les possibilités d'intégration du transmetteur électro-optique. La comparaison des diverses solutions envisagées nous a conduits à faire de l'interposeur photonique l'élément au centre de cette thèse. Bénéficiant d'une distance inférieure au centimètre entre le processeur et les I/O optiques du transmetteur, la solution de l'interposeur photonique est jugée prometteuse pour permettre la mise en application des standards de télécommunications à 10 Tbps attendus en 2020.

L'enthousiasme qu'elle suscite doit cependant être nuancé. En particulier, le réseau électrique tridimensionnel complexe de l'interposeur photonique, illustré en Figure V-1, soulève de fortes problématiques en termes de choix :

- De routage : de multiples chaînes possibles permettent de lier deux points de l'empilement
- De conception et de technologie : les performances de chaque chaîne dépendent des structures de chacun des tronçons d'interconnexions 3D élémentaires qui la constituent.



Figure V-1 : L'interposeur photonique et ses tronçons élémentaires d'interconnexions 3D

L'interposeur photonique est-il effectivement apte à véhiculer les signaux électriques rapides requis par les prochains standards de transmission ? Les procédés actuels d'intégration

permettent-ils de tirer parti de son plein potentiel ? Dans le cas contraire, quelles recommandations fournir aux micro-électroniciens en termes de routage, d'intégration et de conception des chaînes 3D pour optimiser leurs performances ? Les travaux présentés dans ce manuscrit ont pour objectif de lever le voile sur ces interrogations.

Le **chapitre II** s'est d'abord attaché à définir la nature des signaux véhiculés par les chaînes 3D ainsi que les critères de performances clefs de ces dernières. Parmi les différentes solutions de distribution du signal envisagées, notre choix s'est arrêté sur la transmission, par chaque chaîne, d'un signal :

- De débit binaire 100 Gbps
- Transmis selon un mode unilatéral (par opposition au mode différentiel)
- Modulée sur deux niveaux d'amplitude.

Cette solution a été jugée prometteuse pour les applications visées en termes de consommation énergétique, de bande passante, d'encombrement et de coût d'intégration.

Au regard des caractéristiques des signaux transmis, les critères de performances clefs des chaînes ont ensuite été établis. La transmission à travers une chaîne 3D est donc jugée satisfaisante si le signal en sortie de la chaîne répond au cahier des charges suivant :

- La fréquence de coupure à 3dB est supérieure à 100 GHz
- L'ouverture du diagramme de l'œil est supérieure à 60 %
- La largeur du diagramme de l'œil est supérieure à 80 %

En respectant ce cahier des charges, les travaux de cette thèse se sont attachés :

- A maximiser la longueur de transmission transverse des chaînes
- A minimiser l'énergie dissipée par les chaînes

Dans ce but, chaque tronçon élémentaire d'interconnexion 3D a été spécifié en répondant aux contraintes des procédés d'intégration actuels.

- Les paramètres de conception des tronçons d'interconnexions qui garantissent l'adaptation de leurs impédances à 50 Ω et minimisent leurs pertes par insertion ont été identifiées pour des paramètres technologiques donnés.
- La comparaison des performances des TSV last et middle a conduit à la sélection de ce dernier afin de bénéficier de son encombrement moindre pour des pertes par insertions équivalentes.

Les paramétrages standards des interconnexions 3D ainsi établis, une méthode de modélisation des chaînes 3D a été développée dans le but d'extraire leurs performances en fonction de la nature et du nombre d'interconnexions élémentaires qui les constituent. Cette méthode bénéficie d'une vitesse d'exécution très supérieure à la simulation 3D des chaînes complètes. Elle repose sur :

- Les simulations électromagnétiques 3D individuelles des cinq tronçons élémentaires d'interconnexions
- La mise en cascade des modèles de paramètres S ainsi extraits.

Cette méthode a été mise en application pour évaluer les performances des chaînes établies pour deux scénarios de communication :

- La communication inter-puces (D2D)
- La communication puce-à-BGA (D2S)

Pour chacun de ces types de communication, deux chaînes ont été mises au centre de l'étude :

- Une chaîne en face avant (FS) qui transmet horizontalement le signal par la ligne BEOL de l'interposeur
- Une chaîne en face arrière (BS) qui transmet horizontalement le signal par la ligne RDL

Ces chaînes sont illustrées ci-dessous :

 $[\mu$ -Pilier + BEOL PiC + μ -Pilier]



Communication inter-puces

Chaîne D2D-BS [μ-Pilier + TSV + RDL + TSV + μ-Pilier]



Figure V-2 : Chaînes 3D optimisées pour les communications inter-puces et puce-à-BGA

Les performances extraites de la modélisation de ces chaînes standards révèlent que leurs longueurs de transmission maximales (résumées dans le Tableau V-1) ne sont pas suffisantes pour transmettre le signal sur l'ensemble de l'interposeur sans le régénérer. Pour cela, la longueur transverse doit être supérieure à :

- 11,5 mm pour la communication D2D
- 12,5 mm pour la communication D2S.

Chaîne	L _{Tmax}	$E_b@L_{Tmax}$
D2D FS	2,3	17,6
D2S FS	1,9	23,8
D2D BS	0,9	65,1
D2S BS	1,1	52,5

Tableau V-1 : Performances extraites par simulation des chaînes en configuration standard

Cette première étude a mis en évidence la limitation des possibilités du routage qui est contraint par les performances des chaînes électriques. De ces résultats découlent plusieurs conclusions intermédiaires. Tout d'abord l'interposeur est en mesure d'assurer la transmission des signaux jusqu'à 100 Gbps visés par nos applications. Cependant, les limitations des procédés d'intégration actuels contraignent sa conception. En effet, les longueurs transverses maximales de transmission évaluées sont inférieures à 20 % et 15 % des longueurs maximales visées en pratiques pour les communications inter-puces et puce-à-BGA respectivement. Les I/O rapides du processeur doivent donc être intégrées en vis-à-vis de celle du transmetteur. Dans le cas contraire, des fonctions actives sont nécessaires pour régénérer le signal au cours de son parcours.

En d'autres termes, les performances des chaînes 3D peuvent être améliorées pour relâcher les contraintes de routages et s'affranchir au maximum de l'utilisation des fonctions de régénération. Dans cette optique, des modèles mathématiques des paramètres R, L, C et G ont été développés au cours du **chapitre III** pour chaque tronçon élémentaire d'interconnexion (TSV, RDL, BEOL et μ -Pilier) à partir de plans de simulations 2D-EM. Les modèles proposés tiennent compte des facteurs géométriques des structures d'interconnexions ainsi que des propriétés électriques des matériaux qui les constituent. Leurs domaines de définitions incluent :

- Les configurations standards
- Des solutions technologiques futures jugées prometteuses.

Ces modèles ont été validés par comparaison :

- Aux résultats de simulation 2D-EM jusqu'à 100 GHz pour tous les tronçons d'interconnexions
- Au résultat de caractérisation sous pointes :
 - De TSV jusqu'à 40 GHz
 - De RDL jusqu'à 110 GHz

Ces modèles ont d'abord été mis en application dans le but de comparer les performances des cinq tronçons élémentaires d'interconnexions 3D en termes d'atténuation et de retard. Cette étude a permis d'identifier les interconnexions critiques en fonction de la longueur transverse de transmission visée. Par ailleurs, elle a permis de quantifier les effets des différents facteurs technologiques et de conception sur les performances. Les caractères prépondérants des effets de la conductivité du substrat et des épaisseurs d'oxyde sur l'atténuation des lignes RDL et des TSV

ont ainsi été mis en exergue. Les principales conclusions tirées de l'application de ces modèles aux cas de tronçons d'interconnexions seules sont résumées dans le Tableau V-2.

Tableau V-2 : Identification des interconnexions critiques en fonction des longueurstransverses (LT) visées et recommandations technologiques et de conceptions

	L'impact du tronçon d'interconnexion est	Recommandations pour diminuer l'atténuation et le retard	
	prépondérant si	Facteur à minimiser	Facteurs à maximiser
TSV	L _T < 370 μm	σsi, S, εox	t _{ox}
RDL	$L_T > 230 \ \mu m$	σ_{Si} , S, W _S	tcu, tsion
BEOL PiC	L _T >370 μm		S, W_S
BEOL BiC	$L_{\rm T}$ > 420 μm		S, W_S

Ces conclusions ont été appliquées au cours d'une étude prédictive de l'impact des variabilités de procédés de fabrication sur les performances de lignes RDL intégrées sur une même plaque. Les résultats de cette étude ont été corroborés par des mesures sous pointes. Ils révèlent un fort impact des variations des paramètres technologiques inhérentes aux procédés d'intégration des lignes RDL :

- Sur le retard en basse fréquence
- Sur l'atténuation en haute fréquence.

En se reposant sur ces modèles mathématiques, plusieurs optimisations des performances des chaînes 3D ont été réalisées au cours du **chapitre IV**. Ces optimisations se distinguent par les plages de variation des paramètres technologiques et de conception qu'elles explorent.

- Une première étude a été conduite en respectant les contraintes imposées par les procédés d'intégrations actuelles. Elle vise à proposer des recommandations immédiatement applicables.
- La seconde étend ce domaine pour explorer des solutions de rupture et établir une feuille de route d'intégration des interconnexions 3D.

L'ensemble des recommandations déduites de ces études sont résumées dans le Tableau V-3 :

Tableau V-3 : Recommandations technologiques et de conception déduites des optimisations des chaînes 3D

Chaîne	Domaine	Substrat	Tronçons d'interconnexions critiques	Recommandations
D2D FS	Tous	Tous		
	Restreint	Standard	Ligne BEOL	Relâcher la densité d'intégration (S, Ws)
D2S FS	Large	Sans perte		
D25 F5	Large	Standard	TSV (E _b @L _{Tmax}) BEOL (L _{Tmax})	Réduire les dimensions (d _{ox} , FF)
	Restreint	Standard	Ligne RDL	Epaississement de l'oxyde (t _{sion}) Epaississement du cuivre (t _{Cu}) Augmenter la densité d'intégration (S)
D2D BS & D2S BS	Large	Standard	Ligne RDL et TSV	Réduire les dimensions du TSV (d _{ox} , FF) Epaississement des oxydes (t _{SION} , t _{ox}) Augmenter la densité d'intégration des RDL (S) Intégration cuivre épais de la RDL (t _{Cu})
	Large	Sans perte	Ligne RDL et TSV	Relâcher les densités d'intégration (S, W _S) Intégration cuivre épais de la RDL (t _{Cu})

Ainsi, des stratégies d'optimisations distinctes ont été identifiées en fonction :

- De la nature de la chaîne
- Du type de substrat
- Du domaine d'optimisation.

L'application de ces recommandations a conduit à réduire les contraintes de routages des chaînes (Tableau V-4) ainsi que leurs consommations énergétiques (Tableau V-5) :

	L _{Tmax} [mm]			
Chaînes	Standard	Optimisée (domaine restreint)	Optimisée (domaine large)	
D2D FS	2,3	2,7	2,9	
D2D BS	0,9	[1,3 ; 2,2]	[2,2;3,1]	
D2S FS	1,9	[2,3 ; 2,6]	[2,8 ; 2,9]	
D2S BS	1,1	[1,6 ; 2,5]	[2,3 ; 3,3]	

Tableau V-4 : Longueurs de transmissions transverses L_{Tmax} maximales des chaînes standards et des chaînes optimisées pour $\sigma_{Si} \in [5 \text{ S/m}; 10 \text{ S/m}]$

Tableau V-5 : Energie dissipée par bit transmis et par millimètre parcouru évaluée à L_{Tmax} des chaînes standards et des chaînes optimisées pour $\sigma_{Si} \in [5 \text{ S/m}; 10 \text{ S/m}]$

	E _b @L _{Tmax} [fJ/b/mm]			
Chaînes	Standard	Optimisée (domaine restreint)	Optimisée (domaine large)	
D2D FS	17,6	13,4	12,8	
D2D BS	65,1	[23,4 ; 41,2]	[15,6 ; 22,1]	
D2S FS	23,8	[15,2 ; 17,4]	[12,8;12,9]	
D2S BS	52,5	[21,0;32,4]	[15,0 ; 21,3]	

Une attention particulière a été portée aux cas de l'intégration épaisse de la ligne RDL et de la réduction du diamètre des TSV. Le gain en performance apporté par chacune de ces solutions a été chiffré précisément en fonction des longueurs de transmission visées et de la conductivité du substrat. Cette étude révèle un impact significatif de ces deux axes de développement technologiques en distinguant pour chacune d'entre elle des critères d'applications privilégiés. L'épaississement de la ligne RDL est d'autant plus bénéfique que la longueur de transmission augmente jusqu'à 1 mm, longueur à partir de laquelle le gain apporté par cette solution se

stabilise. La réduction du diamètre des TSV, elle, voit son intérêt augmenter avec la conductivité du substrat et pour les chaînes courtes.

De plus, une forte sensibilité aux variations de la conductivité du substrat pour les chaînes intégrant des TSV ou des RDL a été mise en évidence. Par conséquent, l'optimisation de ces chaînes est plus difficile en pratique dans le cas de substrat standard dont la conductivité varie entre 5 S/m et 10 S/m.

Ce constat, associé aux performances inférieures des chaînes en face arrière (BS) en comparaison aux chaînes en face avant (FS), justifie de privilégier l'utilisation de ces dernières pour les transmissions de signaux rapides sur les plus longues distances. Dans ce cas, les performances de ces chaînes véhiculant horizontalement le signal par les lignes BEOL bénéficient d'un relâchement des paramètres de conception de ces dernières. Ceci est limité par l'encombrement de la face avant, justifiant l'utilisation des chaînes en face arrière pour les transmissions courtes.

Parallèlement, cette étude a révélé le fort potentiel d'amélioration que présentent le TSV et la RDL dont les performances sont très dépendantes de leurs paramètres technologiques. En particulier, le cas idéal du substrat sans perte a été abordé. En minimisant ainsi les pertes dans le substrat, les performances des chaînes incluant des TSV et les lignes RDL dépassent considérablement celle des autres chaînes. Le routage en face arrière (BS) permet alors de transmettre le signal sur l'intégralité de l'interposeur sans avoir à le régénérer. Ce constat oriente le développement de l'interposeur photonique vers des solutions visant à minimiser les pertes dans le substrat en s'approchant du cas idéal sans perte étudié ici.

2. PERSPECTIVES

Les travaux présentés dans ce manuscrit ont contribué à lever le voile sur certaines interrogations qui entourent le développement et l'application de l'interposeur photonique au sein des futurs réseaux de télécommunication. Cette thèse a aussi mis en évidence plusieurs pistes additionnelles qui n'ont pas été développées dans ce manuscrit.

Tout d'abord, les avantages apportés par le mode de transmission différentiel en termes d'intégrité du signal (en dépit d'un encombrement plus important) justifient son application pour la transmission de signaux rapides. Ainsi, une perspective prometteuse visera à conduire l'étude présentée dans ce manuscrit dans le cas de ce mode de transmission en développant de nouveaux modèles d'interconnexions [99]. L'écart de performance entre le mode unilatéral et le mode différentiel pourra ainsi être précisément quantifié afin de déterminer la solution la plus adéquat en fonction des contraintes de conception et des performances visées.

Ensuite, les modèles mathématiques proposés peuvent être davantage développés pour inclure la prise en compte des phénomènes de diaphonie. Il serait pertinent d'évaluer la dégradation des performances des chaînes due aux couplages et de conduire une optimisation visant à les minimiser. En particulier, une piste attrayante consistera à chiffrer l'impact des solutions de ruptures évaluées au cours du quatrième chapitre sur ces phénomènes.

L'optimisation de la transmission des signaux serait complétée par la comparaison des modulations PAM-2 et PAM-4. Comme démontré aux cours du second chapitre, cette dernière permet de bénéficier d'une réduction de l'occupation spectrale du signal transmis. Elle contribue

ainsi à limiter la déformation des signaux due à l'atténuation de ses composantes hautes fréquences. Ainsi, l'étude de la viabilité et de l'intérêt de son application pour l'interposeur photonique constituent une perspective prometteuse à ce travail.

L'analyse de l'impact des autres caractéristiques du signal sur les performances en transmission constitue aussi un axe de développement attrayant. En particulier, le choix des niveaux de tensions transmis, susceptibles d'impacter considérablement la bande passante de l'interposeur et à la consommation énergétique [100].

Ensuite, outre l'épaississement des lignes RDL et la réduction des dimensions des TSV, d'autres solutions d'intégration peuvent être envisagées pour améliorer les performances de ces interconnexions :

- Les TSV coaxiaux [101]
- La ligne RDL sur deux niveaux

Ces deux solutions visent à réduire significativement les pertes dans le substrat. La prépondérance de ce mécanisme de pertes pour les chaînes incluant ces interconnexions a été démontrée au cours de ce manuscrit. Si ces solutions technologiques n'ont pas été exploitées ici, elles constituent des alternatives prometteuses à l'application de substrats hautement résistifs.

D'autres empilements peuvent aussi être étudiés de la sorte et comparés à l'interposeur photonique. Parmi ces pistes, des interposeurs CMOS intégrant des composants passifs réduiraient ainsi l'encombrement des puces empilées. Des travaux additionnels portant sur l'exploration de substrats en verre ou en polymères et l'intégration de vias optiques [102] sont aussi envisageables.

Enfin, les conclusions de ce manuscrit conduisent à envisager le développement d'un interposeur aminci. Dans ce cas, afin de garantir la tenue mécanique de l'ensemble et améliorer les performances des chaînes électriques, une autre solution peut venir s'ajouter à la liste des technologies innovantes dont l'interposeur photonique tirerait bénéfice. Il s'agit du collage hybride puce à plaque par intégration damascène [103], déjà développé chez STMicroelectronics pour les applications capteurs d'image.

Cette liste non exhaustive de technologies prometteuses nous laisse ainsi imaginer à quoi pourrait ressembler les prochaines générations d'interposeur photonique.

Conclusion générale

ANNEXES

ANNEXES	••••••		•••••		1	87
1. Prop.	AGATION	DES	ONDES	ELECTROMAGNETIQUES	DANS U	UN
CONDUCTE	UR	• • • • • • • • • • • •	•••••		1	90
1.1. MODEL	.E RLCG D'ι	JNE LIGN	IE DE TRAN	SMISSION	1	90
1.2. Equat	IONS DIFFER	ENTIELL	ES DE PROP	PAGATION	1	91
1.3. Soluti	ON DE L'EQU	JATION I	EN REGIME	HARMONIQUE	1	91
1.4. EXPOSA	ANT DE PROP	AGATIO	N ET IMPED	ANCE CARACTERISTIQUE	1	92
1.5. Attenu	UATION ET D	ELAI DE	PROPAGAT	ION	1	93
2. Les M	IATRICES I	DE REP	ARTITION	Ι	1	94
2.1. PARAM	ETRE DE TRA	ANSMISS	ION		1	95
2.2. PARAM	ETRE DE REF	FLEXION			1	196
3. Mise	EN CASCA	DE DES	S MATRIC	es ABCD	1	96
3.1. Definit	TION DES MA	TRICES	ABCD		1	96
3.2. MISE EI	N CASCADE I	DES MAT	RICES ABC	CD	1	197
4. Form	ULAIRES :	RELA	FIONS DE	PASSAGES ENTRE LES PAR	AMETRES	R,
L, G, C, DE	PROPAGA	TION, S	S ET ABC	CD	1	98
4.1. Relati	ONS ENTRE I	LES PAR	AMETRES R	LCG ET DE PROPAGATION	1	98
4.1. Relati	ONS ENTRE I	LES PAR	AMETRES D	E PROPAGATION ET LA MATRICE	ABCD 1	199
4.2. Relati	ONS ENTRE I	LES MAT	RICES ABC	CD ET S	2	200
5. Meth	IODOLOGI	E DES F	PLANS DE	SIMULATIONS	2	01
5.1. LE DOM	IAINE D'ETU	DE			2	201
5.2. L'ESPA	CE DE REPON	VSE			2	202
5.3. L'intei	RPOLATION F	POLYNO	MIALE		2	203
5.4. Identii	FICATION DE	S POINT:	S DE SIMUL	ATIONS	2	205
6. Mode	ELES POLY	NOMIA	UX DES I	NTERCONNEXIONS 3D	2	06
6.1. MODEL	ES POLYNON	/IAUX D	U TSV		2	207
6.2. MODEL	ES POLYNON	/IAUX D	Uμ-PILIER		2	209
6.3. MODEL	ES POLYNON	/IAUX D	E LA LIGNE	RDL	2	210
6.4. Model	ES POLYNON	/IAUX D	e la Ligne	BEOL PIC		215

6.5. MODELES POLYNOMIAUX DE LA LIGNE BEOL BIC
7. Methode de caracterisation
7.1. CALIBRAGE DE L'OUTIL DE MESURE
7.2. DE-EMBEDDING : EXTRACTION DE L'EXPOSANT DE PROPAGATION DES LIGNES221
BIBLIOGRAPHIE
LISTE DES FIGURES
LISTE DES TABLEAUX
GLOSSAIRE

1. PROPAGATION DES ONDES ELECTROMAGNETIQUES DANS UN CONDUCTEUR

1.1. MODELE RLCG D'UNE LIGNE DE TRANSMISSION

On considère dans cette partie l'exemple de la transmission d'une onde électromagnétique à travers un conducteur métallique constitué d'une ligne signal et de lignes de masses. L'onde transmise subit les effets de défauts affectant son amplitude ainsi que sa phase. Ces défauts sont modélisés par les paramètres R, L, C, G linéiques de la ligne :

- Une résistance (R, en Ω/m) modélisant les pertes par effet joule dans les conducteurs
- Une inductance (L, en H/m) modélisant l'énergie magnétique stockée résultant du passage du courant dans le conducteur
- Une conductance (G, en S/m) modélisant les pertes d'énergie électriques dans les couches isolantes et le substrat
- Une capacité (C, en F/m) modélisant l'énergie électrique stockée résultant de la présence de plusieurs conducteurs portés à des potentiels différents

Ces grandeurs sont caractéristiques de la ligne.

Dans le cas où la longueur d'onde du signal transmis est du même ordre de grandeur ou inférieure à la longueur du conducteur, les valeurs instantanées des courants et tensions subissent l'effet de dimensions matérielles des tronçons. Dans ces conditions, les lois de Kirchhoff ne peuvent être appliquées directement. Pour cela, l'interconnexion doit être décrite de manière distribuée : les paramètres R, L, C, G sont évalués pour un tronçon de ligne de transmission de longueur infinitésimale dx beaucoup plus faible que la longueur d'onde minimale du signal, comme illustré en Figure VI-1 :



Figure VI-1 : Modèle RLCG distribué de ligne de transmission

Les paramètres r, l, c, g d'une ligne de longueur D sont obtenus en intégrant les valeurs linéiques sur dx entre 0 et D.

Les courants et tensions apparaissent de manière instantanée aussi bien en entrée qu'en sortie du tronçon : dx est suffisamment faible pour pouvoir négliger les effets de propagation entre les points x et (x + dx). Ainsi, les lois de Kirchhoff peuvent être appliquées pour déduire les relations entre les courants et les tensions en entrée et en sortie du tronçon de longueur dx.

1.2. EQUATIONS DIFFERENTIELLES DE PROPAGATION

L'application des lois de Kirchhoff sur le modèle électrique du tronçon de longueur dx illustré en Figure VI-1 donne :

$$v(x + dx, t) - v(x, t) = -R \cdot dx \cdot i(x, t) - L \cdot dx \cdot \frac{\partial i(x, t)}{\partial t}$$
 VI-1

$$i(x + dx, t) - i(x, t) = -G \cdot dx \cdot v(x, t) - C \cdot dx \cdot \frac{\partial v(x, t)}{\partial t}$$
 VI-2

La longueur dx étant infinitésimale, ces relations peuvent s'exprimer ainsi :

$$\frac{\partial v(x,t)}{\partial x} = -R \cdot i(x,t) - L \cdot \frac{\partial i(x,t)}{\partial t}$$
 VI-3

$$\frac{\partial i(x,t)}{\partial x} = -G \cdot v(x,t) - C \cdot \frac{\partial v(x,t)}{\partial t}$$
 VI-4

L'expression des ondes de tension v(x, t) et de courant i(x, t) se propageant dans la ligne de transmission sont solutions de ce système d'équations différentielles couplées dont une résolution est proposée dans la partie suivante en considérant un régime de propagation harmonique.

1.3. SOLUTION DE L'EQUATION EN REGIME HARMONIQUE

En se plaçant en régime harmonique, c'est-à-dire dans le cas où l'excitation est une onde sinusoïdale pure de fréquence f et de pulsation $\omega = 2 \cdot \pi \cdot f$, la résolution du système de propagation préalablement établi est simplifiée en passant dans le domaine complexe. Pour cela, on définit les grandeurs complexes de tension et de courant comme suit :

$$\overline{\mathbf{v}(\mathbf{x},\omega,\mathbf{t})} = \overline{\mathbf{V}(\mathbf{x},\omega)} \cdot \mathbf{e}^{j\omega \mathbf{t}}$$
 VI-5

$$\overline{I(x,\omega,t)} = \overline{I(x,\omega)} \cdot e^{j\omega t}$$
 VI-6

Dans le domaine complexe, le système d'équation devient alors :

$$\frac{\partial \overline{V(x,\omega)}}{\partial x} = -(R+jL\omega) \cdot \overline{I(x,\omega)}$$
 VI-7

$$\frac{\partial \overline{I(x,\omega)}}{\partial x} = -(G + jC\omega) \cdot \overline{V(x,\omega)}$$
 VI-8

En dérivant l'équation VI-18 par rapport à x et en remplaçant le terme $\frac{\partial \overline{V(x,\omega)}}{\partial x}$ par son expression donnée par l'équation VI-17, on obtient :

Annexes

$$\frac{\partial^2 \overline{I(x,\omega)}}{\partial^2 x} = (G + jC\omega) \cdot (R + jL\omega) \cdot \overline{I(x,\omega)}$$
 VI-9

Selon une manipulation similaire, on obtient la seconde équation différentielle en tension :

$$\frac{\partial^2 \overline{V(x,\omega)}}{\partial^2 x} = (G + jC\omega) \cdot (R + jL\omega) \cdot \overline{V(x,\omega)}$$
 VI-10

Le coefficient $(G+jC\omega)\cdot(R+jL\omega)$ étant nécessairement non-nul dans le cas d'une ligne nonidéale considéré ici, les solutions de ce système sont de la forme :

$$\overline{V(x,\omega)} = \left(\overline{V_1(\omega)} \cdot e^{-\sqrt{(G+jC\omega)\cdot(R+jL\omega)}x} - \overline{V_2(\omega)} \cdot e^{\sqrt{(G+jC\omega)\cdot(R+jL\omega)}x}\right)$$
VI-11

Avec $\overline{V_1(\omega)}$ et $\overline{V_2(\omega)}$ des amplitudes complexes exprimées en volt et définis par les conditions aux limites du système.

En calculant la dérivée partielle de x de la relation VI-11 et en la replaçant dans l'expression VI-7 de l'amplitude complexe du courant, on obtient :

$$\overline{I(x,\omega)} = \frac{\overline{V_1(\omega)} \cdot e^{-\sqrt{(G+j \cdot C \cdot \omega) \cdot (R+j \cdot L \cdot \omega)x}} + \overline{V_2(\omega)} \cdot e^{\sqrt{(G+j \cdot C \cdot \omega) \cdot (R+j \cdot L \cdot \omega)x}}}{\sqrt{\frac{R+jL\omega}{G+jC\omega}}}$$
VI-12

1.4. EXPOSANT DE PROPAGATION ET IMPEDANCE CARACTERISTIQUE

Afin de simplifier l'expression des amplitudes complexes de tension et de courant, on définit les paramètres de propagation de la ligne de transmission : son impédance caractéristique Z_C et son exposant de propagation γ .

$$Z_{c} = \sqrt{\frac{R + jL\omega}{G + jC\omega}}$$
 VI-13

$$\gamma = \sqrt{(G + jC\omega) \cdot (R + jL\omega)}$$
 VI-14

En appliquant cette notation, les expressions des amplitudes complexes solutions du système d'équations différentielles de propagation deviennent :

$$\overline{V(x,\omega)} = \overline{V_1(\omega)} \cdot e^{-\gamma x} - \overline{V_2(\omega)} \cdot e^{\gamma x}$$
 VI-15

Annexes

$$\overline{I(x,\omega)} = \frac{\overline{V_1(\omega)} \cdot e^{-\gamma x} + \overline{V_2(\omega)} \cdot e^{\gamma x}}{Z_c}$$
 VI-16

1.5. ATTENUATION ET DELAI DE PROPAGATION

L'exposant de propagation γ de la ligne est une grandeur complexe s'exprimant sous la forme suivante :

$$\gamma = \alpha + \mathbf{j} \cdot \boldsymbol{\beta}$$
 VI-17

Par la suite, sa partie réelle α est nommée l'exposant d'atténuation de la ligne et sa partie imaginaire β est nommée l'exposant de phase de la ligne.

L'expression de la tension v et du courant i instantanés dans le domaine temporel est déduit des équations VI-15 et VI-16. Ainsi, pour une tension sinusoïdale fournie par le générateur à la pulsation ω , la tension v(x, t) le long de l'interconnexion à un instant t et à une distance x du générateur s'exprime sous la forme :

$$v(x,t) = v_1 e^{-\alpha x} \cos(\omega t - \beta x + \varphi_1) - v_2 e^{\alpha x} \cos(\omega t - \beta x + \varphi_2)$$
 VI-18

Avec v_1 , v_2 , φ_1 et φ_2 quatre constantes réelles, ω la pulsation de l'onde, t le temps, x la distance à partir du générateur, α l'exposant d'atténuation et β l'exposant de phase.

Le courant i(x, t) à un instant t et à une distance x du générateur s'exprime lui sous la forme :

$$i(x,t) = \frac{v_1 e^{-\alpha x} \cos(\omega t - \beta x + \varphi_1) + v_2 e^{\alpha x} \cos(\omega t - \beta x + \varphi_2)}{Z_C}$$
VI-19

avec Z_C l'impédance caractéristique de la ligne.

Ces expressions permettent de comprendre le sens physique des grandeurs α et β . Les ondes de tension et de courant résultent chacune de la superposition de deux ondes :

- Le premier terme : une onde incidente se déplaçant dans le sens des x croissants à une vitesse v_{ω} en subissant une atténuation exponentielle e^{-a.x} en s'éloignant du générateur
- Le second terme : une onde réfléchie se déplaçant dans le sens des x décroissant à une vitesse v_{ϕ} en subissant une atténuation exponentielle $e^{\alpha .x}$ en se rapprochant du générateur

L'exposant d'atténuation permet ainsi de définir l'atténuation A. Cette grandeur quantifie l'affaiblissement du signal propagé sur une longueur l d'interconnexion et se mesure en dB :

$$A = 20 \cdot \log_{10}(e^{\alpha \cdot l}) \qquad \qquad VI-20$$

La vitesse de phase v_{ϕ} est déduite de la constante de phase β et de la pulsation du signal ω . Elle s'exprime en m/s et correspond à la vitesse de propagation d'une onde sinusoïdale à la pulsation ω :

$$v_{\varphi}(\omega) = \frac{\omega}{\beta}$$
 VI-21

A partir de cette définition, on définit le délai de propagation (ou retard) τ en seconde subie par un signal sinusoïdal de pulsation ω suite à une propagation sur une longueur l :

2. LES MATRICES DE REPARTITION

Le comportement d'un multi-pôle en fonction de ses excitations et conditions de charge est représenté à l'aide d'outils mathématiques tels que les matrices de transfert (ABCD), d'impédance (Z) ou d'admittance (Y). Ces matrices sont déduites des courants (I) et tensions (V) d'excitation et des réponses du système selon un formalisme illustré en Figure VI-2.



Figure VI-2 : Formalisme de représentation d'un quadripôle en fonction des courants et tensions à ses bornes (Z_i = Impédance du port i)

En pratique, les coefficients de ces matrices sont déterminés en mesurant le quadripôle en condition « circuit ouvert » ou « circuit fermé » afin d'annuler des grandeurs I et V particulières. Néanmoins l'obtention de circuits ouverts ou fermés parfaits est impossible, générant une erreur sur l'estimation du coefficient mesuré. Cette erreur augmente avec la fréquence du signal propagé.

La mesure des paramètres S s'affranchit de ce problème. Elle repose sur une représentation du signal à chaque port par une superposition de deux « ondes de puissances » qui se propagent dans des sens opposés comme présentée en Figure VI-3.



Figure VI-3 : Formalisme des ondes de puissance incidentes et émises aux ports du quadripôle (a_i = onde de puissance incidente au port i, b_i = onde de puissance émise au port i)

La matrice S d'un multi-pôle à n ports est définie par la relation de passage VI-23 :

$$\begin{pmatrix} b_1 \\ \vdots \\ b_n \end{pmatrix} = \begin{bmatrix} S_{11} & \dots & S_{1n} \\ \vdots & \ddots & \vdots \\ S_{n1} & \dots & S_{nn} \end{bmatrix} \cdot \begin{pmatrix} a_1 \\ \vdots \\ a_n \end{pmatrix}$$
 VI-23

On en déduit l'expression générale des paramètres S homogène à un rapport d'ondes de puissance :

$$S_{ij} = \frac{b_i}{a_j} \bigg|_{a_k = 0 \forall k \neq j}$$
VI-24

Ou encore, pour un quadripôle :

$$b_1 = S_{11} \cdot a_1 + S_{12} \cdot a_2$$
 VI-25

$$b_2 = S_{21} \cdot a_1 + S_{22} \cdot a_2 \qquad VI-26$$

A la différence de matrices basées sur l'évaluation des courants et tensions, les paramètres S sont extraits des mesures en adaptant les ports (en imposant une charge d'impédance égale au conjugué de l'impédance du port) auxquels on souhaite annuler l'onde incidente. Ainsi, les paramètres S_{11} et S_{21} d'un quadripôle sont obtenus en adaptant le port 2 pour annuler la grandeur a_2 et l'adaptation du port 1 permet d'évaluer les paramètres S_{12} et S_{22} en annulant a_1 . En pratique, l'adaptation parfaite d'un port est réalisable, y compris en hautes-fréquences.

Une fois la valeur complexe d'un paramètre S_{ij} ainsi déterminée, son module exprimé en décibel (dB) est calculé selon la formule VI-27 :

$$S_{ij}^{dB} = 20 \cdot \log_{10}(|S_{ij}|) \qquad \qquad VI-27$$

Les paramètres S se distinguent en deux catégories : les paramètres caractérisant la transmission entre deux ports $(S_{ij}, j \neq i)$ et les paramètres de réflexion mesurés sur un unique port i (S_{ii}) . Ces deux catégories sont discutées séparément dans la suite de cette partie.

2.1. PARAMETRE DE TRANSMISSION

Le paramètre de transmission S_{ij} entre deux ports distincts i et j caractérise le rapport entre l'amplitude d'une onde émergente au port j et celle de l'onde incidente du port i. Plus son module est élevé, plus une grande proportion de la puissance incidente aux ports j est transmise avec succès à travers le quadripôle jusqu'au port i.

On appelle « pertes par insertion » la diminution de puissance subie par le signal transmis. Cette quantité correspond donc à l'opposé du module du paramètre de transmission.

2.2. PARAMETRE DE REFLEXION

Conformément au formalisme précédemment établi, le paramètre de réflexion S_{ii} au port i quantifie le rapport d'amplitude de l'onde émergente b_i au port i par rapport à celle de l'onde incidente a_i . Ce paramètre est donné par la relation VI-28 dans le cas d'un quadripôle référencé à l'impédance Z_{ref} :

$$S_{ii} = \frac{Z_i - Z_{ref}}{Z_i + Z_{ref}}$$
VI-28

Dans le cas où le port i n'est pas adapté ($Z_i \neq Z_{ref}$), le paramètre S_{ii} est non nul. En d'autres termes, une partie de la puissance incidente au port i est réfléchie vers sa source. Une augmentation du module de ce coefficient indique la réflexion d'une plus forte proportion de la puissance incidente.

3. MISE EN CASCADE DES MATRICES ABCD

3.1. DEFINITION DES MATRICES ABCD

Les matrices ABCD constituent, au même titre que les matrices S, Y ou Z, des outils mathématiques modélisant la réponse d'un multipôle à une ou plusieurs excitations. A la différence de ces exemples, il s'agit d'une matrice de transfert. Si les paramètres S sont issus des relations entre ondes incidentes et réfléchie (Figure VI-3), les matrices ABCD traduisent la relation entre les grandeurs aux ports d'entrées et celles aux ports de sorties du multipôle.

Par ailleurs, à la différence des matrices de répartition S ou des matrices de transfert en onde de puissance T, la définition des matrices ABCD repose sur un formalisme de courants et tensions comme illustré en Figure VI-4.



Figure VI-4 : Formalisme de représentation d'un quadripôle en fonction des courants et tension à ses bornes

En considérant le quadripôle ci-dessus, la relation matricielle liant les grandeurs d'entrée (I_1, V_1) avec les grandeurs de sortie (I_2, V_2) et définissant la matrice ABCD du quadripôle est donnée par :

$$\begin{bmatrix} V_2 \\ I_2 \end{bmatrix} = \begin{bmatrix} A & B \\ C & D \end{bmatrix} \begin{bmatrix} V_1 \\ I_1 \end{bmatrix}$$
 VI-29

3.2. MISE EN CASCADE DES MATRICES ABCD

L'intérêt principal des matrices ABCD par rapport aux matrices S réside dans leur propriété à pouvoir être mise en cascade. En ce sens, elles sont particulièrement adaptées à l'étude de systèmes constitués de chaîne de multipôles, comme l'exemple donné en Figure VI-5.



Figure VI-5 : Exemple de mise en cascade de deux quadripôles

Dans le cas où les deux quadripôles sont mis en cascade (le port 2 du quadripôle (1,2) est directement connecté au port 3 du quadripôle (3,4)), les relations suivantes sont vérifiées :

$$V_2 = V_3 \qquad \qquad VI-30$$

$$I_2 = I_3 VI-31$$

Les matrices de transfert de chaque quadripôle sont donc définies ainsi :

$$\begin{bmatrix} V_2 \\ I_2 \end{bmatrix} = \begin{bmatrix} A & B \\ C & D \end{bmatrix}_{12} \begin{bmatrix} V_1 \\ I_1 \end{bmatrix}$$
 VI-32

$$\begin{bmatrix} V_4 \\ I_4 \end{bmatrix} = \begin{bmatrix} A & B \\ C & D \end{bmatrix}_{34} \begin{bmatrix} V_3 \\ I_3 \end{bmatrix}$$
 VI-33

Par conséquent :

$$\begin{bmatrix} V_4 \\ I_4 \end{bmatrix} = \begin{bmatrix} A & B \\ C & D \end{bmatrix}_{34} \begin{bmatrix} V_2 \\ I_2 \end{bmatrix} = \begin{bmatrix} A & B \\ C & D \end{bmatrix}_{34} \begin{bmatrix} A & B \\ C & D \end{bmatrix}_{12} \begin{bmatrix} V_1 \\ I_1 \end{bmatrix}$$
VI-34

Cette relation permet d'en déduire la matrice ABCD₁₄ reliant l'entrée de la chaîne à sa sortie :

$$\begin{bmatrix} A & B \\ C & D \end{bmatrix}_{14} = \begin{bmatrix} A & B \\ C & D \end{bmatrix}_{34} \begin{bmatrix} A & B \\ C & D \end{bmatrix}_{12}$$
VI-35

4. FORMULAIRES : RELATIONS DE PASSAGES ENTRE LES PARAMETRES R, L, G, C, DE PROPAGATION, S ET ABCD

L'objectif de cette partie est de récapituler les relations de passage entre les grandeurs qui caractérisent le comportement électrique d'une interconnexion et qui sont appliquées dans le cadre de ces travaux :

- Les paramètres R, L, C, G traduisant les défauts physiques de l'interconnexion définis selon le formalisme présenté en Figure VI-1
- Les paramètres de propagation Z_c et γ traduisant l'impact de l'interconnexion sur la propagation des ondes qui la traverse, déduits du formalisme présenté en Figure VI-1.
- Les paramètres des matrices ABCD traduisant la relation entre les valeurs de courants et de tensions en entrée (I₁, V₁) et en sortie (I₂, V₂) de l'interconnexion sont définis selon l'équation VI-29 et le formalisme présenté en Figure VI-4.
- Les paramètres S traduisant la relation entre les ondes de puissance incidentes (ai) et réfléchies (bi) définis selon le formalisme présenté en Figure VI-3 et l'équation VI-24.

4.1. RELATIONS ENTRE LES PARAMETRES RLCG ET DE PROPAGATION

Une interconnexion de structure homogène dans le sens de la propagation peut être modélisée par un réseau des paramètres R, L, C et G distribués comme représenté en Figure VI-1. La résolution des équations de propagations conduit à la définition des paramètres de propagation :

- L'impédance caractéristique Z_C
- L'exposant de propagation γ

En fonction de ces paramètres R, L, C et G et pour un signal de pulsation ω (2: π ·f, avec f la fréquence du signal) véhiculé par l'interconnexion :

$$Z_{c} = \sqrt{\frac{R + j \cdot L \cdot \omega}{G + j \cdot C \cdot \omega}}$$
VI-36

$$\gamma = \sqrt{(G + j \cdot C \cdot \omega) \cdot (R + j \cdot L \cdot \omega)}$$
 VI-37

Les équations de passages inverses sont aisément déduites de ces formules :

$$R = Re(Z_c \cdot \gamma)$$
 VI-38

$$L = \frac{Im(Z_c \cdot \gamma)}{\omega}$$
 VI-39

$$C = \frac{Im\left(\frac{\gamma}{Z_c}\right)}{\omega}$$
 VI-41

Où Re(X) et Im(X) sont respectivement les parties réelle et imaginaire du nombre complexe X.

4.1. Relations entre les parametres de propagation et la matrice ABCD

Les relations de passage des paramètres de propagation distribués aux coefficients de la matrice ABCD d'une interconnexion de longueur d sont présentées ci-dessous :

$$A = \cosh(d \cdot \gamma) \qquad \qquad VI-42$$

$$B = Z_{C} \cdot \sinh(d \cdot \gamma)$$
 VI-43

$$C = \frac{\sinh(d \cdot \gamma)}{Z_c}$$
 VI-44

$$D = \cosh(d \cdot \gamma) \qquad \qquad VI-45$$

Avec :

- cosh la fonction cosinus hyperbolique définie dans le domaine complexe par :

$$\cosh: x \to \frac{e^x + e^{-x}}{2}$$
 VI-46

- sinh la fonction sinus hyperbolique définie dans le domaine complexe par :

$$\sinh: x \to \frac{e^x - e^{-x}}{2}$$
 VI-47

Les relations de passages inverses sont déduites des relations précédentes en appliquant la fonction acosh, réciproque de la fonction cosh :

$$\gamma = \frac{\operatorname{acosh}(A)}{d} \qquad \qquad \text{VI-48}$$

$$Z_{c} = \frac{B}{\sinh(d \cdot \gamma)}$$
 VI-49

4.2. Relations entre les matrices ABCD et S

Les relations de passages des coefficients des matrices ABCD à ceux des matrices de répartition S sont tirées de [104]. L'expression des paramètres S dépend notamment des impédances de références $Z_{ref,1}$ et $Z_{ref,2}$ choisies respectivement en entrée et en sortie de l'interconnexion et illustrées en Figure VI-3 :

$$S_{11} = \frac{A \cdot Z_{ref,2} + B - C \cdot Z_{ref,1}^* \cdot Z_{ref,2} - D \cdot Z_{ref,1}^*}{A \cdot Z_{ref,2} + B + C \cdot Z_{ref,1} \cdot Z_{ref,2} + D \cdot Z_{ref,1}}$$
VI-50

$$S_{21} = \frac{2 \cdot (A \cdot D - B \cdot C) \cdot \sqrt{\text{Re}(Z_{\text{ref},1}) \cdot \text{Re}(Z_{\text{ref},2})}}{A \cdot Z_{\text{ref},2} + B + C \cdot Z_{\text{ref},1} \cdot Z_{\text{ref},2} + D \cdot Z_{\text{ref},1}}$$
VI-51

$$S_{12} = \frac{2 \cdot \sqrt{\text{Re}(Z_{\text{ref},1}) \cdot \text{Re}(Z_{\text{ref},2})}}{A \cdot Z_{\text{ref},2} + B + C \cdot Z_{\text{ref},1} \cdot Z_{\text{ref},2} + D \cdot Z_{\text{ref},1}}$$
VI-52

$$S_{22} = \frac{-A \cdot Z_{ref,2}^* + B - C \cdot Z_{ref,1} \cdot Z_{ref,2}^* + D \cdot Z_{ref,1}}{A \cdot Z_{ref,2} + B + C \cdot Z_{ref,1} \cdot Z_{ref,2} + D \cdot Z_{ref,1}}$$
VI-53

Avec Zref,1* et Zref,2* les valeurs conjuguées des impédances complexes Zref,1 et Zre,f2.

Les relations de passages inverses sont :

$$A = \frac{(Z_{ref,1}^{*} + S_{11} \cdot Z_{ref,1}) \cdot (1 - S_{22}) + S_{12} \cdot S_{21} \cdot Z_{ref,1}}{2 \cdot S_{21} \cdot \sqrt{\text{Re}(Z_{ref,1}) \cdot \text{Re}(Z_{ref,2})}}$$
VI-54

$$B = \frac{(Z_{ref,1}^* + S_{11} \cdot Z_{ref,1}) \cdot (Z_{ref,2}^* + S_{22} \cdot Z_{ref,2}) - S_{12} \cdot S_{21} \cdot Z_{ref,1} \cdot Z_{ref,2}}{2 \cdot S_{21} \cdot \sqrt{Re(Z_{ref,1}) \cdot Re(Z_{ref,2})}}$$
VI-55
Annexes

$$C = \frac{(1 - S_{11}) \cdot (1 - S_{22}) - S_{12} \cdot S_{21}}{2 \cdot S_{21} \cdot \sqrt{\text{Re}(Z_{\text{ref},1}) \cdot \text{Re}(Z_{\text{ref},2})}}$$
VI-56
$$D = \frac{(1 - S_{11}) \cdot (Z_{\text{ref},2}^* + S_{22} \cdot Z_{\text{ref},2}) + S_{12} \cdot S_{21} \cdot Z_{\text{ref},2}}{2 \cdot S_{21} \cdot \sqrt{\text{Re}(Z_{\text{ref},1}) \cdot \text{Re}(Z_{\text{ref},2})}}$$
VI-57

5. METHODOLOGIE DES PLANS DE SIMULATIONS

Soit le système d'étude S illustré en Figure VI-6. Ce système produit une réponse Y en fonction des valeurs prises par n facteurs x_i. La relation f qui relie la grandeur Y aux valeurs des facteurs est supposée inconnue.



Figure VI-6 : Définition des grandeurs d'intérêts d'un système S x_i = Variables d'entrées, Y = réponse

L'application d'un outil de simulation permet de prédire (à une imprécision près) la réponse Y du système pour des valeurs particulières de facteurs. On nomme « niveau » d'un facteur la valeur prise par ce facteur lors d'une simulation. Pour chaque combinaison possible des niveaux des n facteurs, la prédiction de la réponse Y par simulation du système est appelé « essai ».

La méthode des plans de simulations vise à établir une stratégie optimale pour modéliser avec un maximum de précision la fonction f à partir d'une quantité minimale d'essais. Cette méthode repose sur des bases statistiques dont les principes sont détaillés en [105].

L'application rigoureuse de cette méthode passe par quatre étapes clefs qui seront discutées dans la suite de cette partie :

- La définition du domaine d'étude
- Le choix des points de simulation
- L'évaluation des réponses pour chaque essai
- L'interpolation polynomiale des résultats de simulations conduisant à un modèle dit polynomial de la réponse.

5.1. LE DOMAINE D'ETUDE

La plage de variation d'un facteur correspond à l'ensemble des niveaux de ce dernier. Dans le cadre des plans de simulations, la plage de chaque facteur est bornée entre un niveau bas noté -1 et un niveau haut noté +1.

Dans le cas d'un système à n facteurs, la combinaison des différents niveaux peut être considérée comme les coordonnées d'un point dans un repère à n dimensions. On définit ainsi « l'espace de simulation ».

A titre d'exemple, la Figure VI-7 illustre cette notion dans le cas d'un système à deux facteurs x_1 et x_2 . Le « domaine d'étude » correspond à la zone de l'espace de simulation choisie par l'expérimentateur. Ses frontières sont définies par les bornes des plages de variation choisies pour chacun des facteurs. Un essai K est alors représenté par un point dans ce domaine dont les coordonnées correspondent aux niveaux κ_1 et κ_2 pris respectivement par les facteurs x_1 et x_2 . Cette représentation graphique de l'essai est appelée « point de simulation ».



Figure VI-7 : Espace de simulation à deux facteurs (x₁ et x₂) – définition du domaine d'étude et des points de simulation

Le choix du domaine d'étude pertinent est crucial pour garantir la bonne estimation de la fonction de réponse f. Ce domaine doit rendre compte de la réalité physique des facteurs du système. D'autres contraintes viennent s'ajouter à sa définition. Trop grand, l'interpolation du modèle polynomial de la fonction f risque de s'avérer complexe et nécessiter un grand nombre de points expérimentaux. A l'inverse, si un domaine de variation est trop étroit, le modèle polynomial ne sera pas représentatif de l'impact réel du facteur en question.

5.2. L'ESPACE DE REPONSE

Pour chaque essai K considéré, une réponse Y_{κ} est évaluée correspondant à une combinaison de niveaux ($\kappa_1, \kappa_2, ..., \kappa_n$) des n facteurs. En ajoutant une nouvelle dimension au repère de l'espace de simulation, il est possible d'associer graphiquement à chaque point de simulation sa réponse.

En considérant l'espace de simulation définie en Figure VI-7, un expérimentateur réalise un nombre fini d'essais dans le domaine d'étude. Il obtient ainsi un ensemble de réponses discrètes quantifiées selon un nouvel axe orthogonal au domaine d'étude comme illustré en Figure VI-8 :



Figure VI-8 : Représentation graphique de l'ensemble de réponses associées à un plan de simulation à deux facteurs

L'ensemble des réponses d'un plan de simulations est localisé sur la surface de réponses dans le cas d'un plan à deux facteurs, ou sur un espace de réponses pour un plus grand nombre de facteurs. Ce domaine continu décrit l'intégralité des réponses du système dans le domaine d'étude comme illustré dans la Figure VI-9. La surface de réponses traduit graphiquement la relation f vérifiée dans le domaine d'étude entre les facteurs et la réponse du système.



Figure VI-9 : Définition de la surface de réponses du système à partir de l'ensemble des réponses d'un plan de simulations à deux facteurs

Afin de modéliser l'espace de réponse du système à partir des réponses simulées, une fonction polynomiale est définie. Cette dernière interpole les réponses inconnues à partir des réponses tirées des essais du plan de simulations.

5.3. L'INTERPOLATION POLYNOMIALE

L'interpolation de l'espace de réponses d'un plan de simulation consiste à établir la fonction continue f_I vérifiant l'égalité VI-58 pour chaque point simulé :

$$y = f_I(x_1, x_2, ..., x_n)$$
 VI-58

avec :

- y : la réponse estimée avec une certaine précision au cours de chaque essai.
- x_i : les facteurs dont les niveaux varient dans leurs plages respectives.

En pratique, cette interpolation est réalisée par une fonction polynomiale d'ordre plus ou moins élevée obtenue à partir d'un développement limité de la série de Taylor-Mac Laurin. Sa forme générale est donnée par :

$$y = a_0 + \sum a_i x_i + \sum a_{ij} x_i x_j + \dots + \sum a_{ij} x_i^2 + \dots + a_{ij\dots z} x_i x_j \dots x_z$$
 VI-59

Les grandeurs a₀, a_i, a_{ii}, a_{ii} et a_{ij...z} sont les coefficients du modèle polynomial f_I.

La fonction polynomiale f_I modélise mathématiquement la relation f évoquée en Figure VI-6. A la différence de cette dernière, elle ne traduit pas la réalité physique du système. En particulier, elle n'est valide que sur le domaine d'étude du plan de simulation à partir duquel elle est interpolée.

L'intérêt de ce modèle polynomial est de pouvoir estimer rapidement toutes les réponses du domaine d'étude sans avoir à faire davantage de simulations. Son exactitude dépend néanmoins de la précision des simulations et de celle de l'interpolation. La qualité de l'interpolation est particulièrement critique pour les régions du domaine d'étude situées entre les points de simulation. On définit alors l'écart e résultant de l'imperfection de l'interpolation et le modèle devient :

$$y = a_0 + \sum a_i x_i + \sum a_{ij} x_i x_j + \dots + \sum a_{ij} x_i^2 + \dots + a_{ij\dots z} x_i x_j \dots x_z + e \qquad VI-60$$

L'interpolation vise à définir les coefficients du polynôme qui minimisent la valeur de e.

Outre l'évaluation des coefficients, l'ordre du polynôme et les facteurs et interactions significatifs doivent être judicieusement choisis de manière à proposer le modèle polynomial le plus simple et précis possible. En particulier, au cours du développement du modèle, l'expérimentateur peut être amené à négliger les impacts jugés non-significatifs de certains facteurs sur la réponse.

Si au cours de son plan de simulation à n facteurs l'expérimentateur réalise m essais, il dispose alors d'un système à m équations chacune sous la forme de l'expression VI-60. Ce système doit être résolu pour déterminer les p coefficients du polynôme inconnu. Sous forme matricielle, ce système s'exprime de manière générique par l'équation VI-61 :

$$Y = XA + E VI-61$$

avec :

- Y : le vecteur contenant les m réponses des m essais
- X : la matrice (m x p) de calcul dépendant des points de simulations et des caractéristiques du polynôme d'interpolation choisis
- A : le vecteur contenant les p coefficients du polynôme
- E : le vecteur contenant les m valeurs d'écarts du polynôme.

En général le nombre d'inconnues p est supérieur au nombre d'équation m. Pour résoudre ce système, une méthode de régression reposant sur le critère des moindres carrés est appliquée. Ce critère vise à minimiser la somme des carrés des termes du vecteur E. La méthode aboutit à une estimation du vecteur A donnée par :

$$\widehat{A} = (X'X)^{-1}X'Y \qquad VI-62$$

Outre l'identification des facteurs significatifs du système, des domaines d'études et des caractéristiques du polynôme, la minimisation de l'erreur d'interpolation ne peut être obtenue qu'en sélectionnant judicieusement les points de simulations. Cette problématique est abordée dans la partie suivante.

5.4. IDENTIFICATION DES POINTS DE SIMULATIONS

Afin de garantir l'exactitude de la prédiction du modèle polynomial, le plan de simulations idéal doit répondre à deux critères structuraux :

- L'erreur de prédiction doit être identique pour tous les points de simulation situés à une même distance du centre du domaine d'étude : c'est le critère d'iso-variance par rotation
- Les effets des facteurs doivent être estimés de manière indépendante : c'est le critère d'orthogonalité.

Pour un domaine d'expérience quelconque, des plans de simulations spécifiques s'attachent à proposer un nombre raisonnable de points de simulation tout en respectant au mieux ces deux critères. Le choix d'un plan particulier doit tenir compte :

- Du nombre de points de simulations requis par le plan
- Des critères de précision

Plusieurs plans couramment appliqués sont décrits et comparés dans [88]. Dans le cadre de ce projet, la vitesse d'exécution du simulateur Q2D et le nombre raisonnable de facteurs technologiques et de conception par interconnexion (6 au maximum sans compter le facteur fréquence) permet d'appliquer le plan de simulation factoriel complet à 3 niveaux.

Dans un tel plan, chaque facteur prend comme valeurs les bornes et le centre de son domaine de variation. Pour un nombre n de facteurs, le nombre d'essais nécessaires vaut alors 3ⁿ. Le Tableau VI-1 liste les nombres d'essais nécessaires en fonction du nombre de facteurs. Le nombre d'essais augmente rapidement avec la quantité de facteurs : l'application de ce plan est donc limitée aux études incluant peu de facteurs ou lorsque l'outil de simulation est suffisamment rapide. En contrepartie, il satisfait les critères d'iso-variance et d'orthogonalité en garantissant ainsi l'extraction d'un modèle précis.

Nombre de facteurs (n)	Nombre d'essais
4	81
5	243
6	729
7	2187

Tableau VI-1 : Nombre d'essais nécessaires à la construction d'un plan de simulation factoriel complet à 3 niveaux

6. MODELES POLYNOMIAUX DES INTERCONNEXIONS 3D

Cette annexe liste les modèles polynomiaux de paramètres R, L, C, G extraits des plans de simulations pour chaque tronçon élémentaire d'interconnexion 3D (TSV, RDL, BEOL et μ -Pilier). Les unités des facteurs pour lesquels ces expressions ont été développées sont listées cidessous :

- Les facteurs géométriques (diamètres d, largeurs W, espacement S et épaisseur t) sont exprimés en μm
- La conductivité du substrat (σ_{Si}) est exprimée en S/m
- La résistivité du μ -Pilier (ρ) est exprimée en $\mu\Omega$.cm
- La fréquence (f) est exprimée en GHz
- La longueur des lignes (L_{RDL}, L_{bb} et L_{bp}) est exprimée en m

La valeur du coefficient r^2 ajusté évaluée directement sous *Design Expert* est renseignée pour chaque modèle polynomial. Plus sa valeur est proche de 100 %, plus le modèle polynomial interpolé est exhaustif.

6.1. MODELES POLYNOMIAUX DU TSV

6.1.1. RESISTANCE

 $(r^2 ajusté = 99,9 \%; unité : Ohm)$

 $R = AR_{TSV} \cdot d_{ox} \cdot 10$

$$\begin{array}{l} \cdot \left(21,112101971296 - 0,82019097365008 \cdot \sqrt{f} + 0,010847556929087 \cdot t_{ox} \\ - 2,3454441404451 \cdot d_{ox} + 0,00061202516348554 \cdot S \\ - 0,0010361853805147 \cdot \sqrt{f} \cdot t_{ox} + 0,30994379524317 \cdot \sqrt{f} \cdot d_{ox} \\ - 0,0032003428191345 \cdot \sqrt{f} \cdot S - 0,0014981356334192 \cdot t_{ox} \cdot d_{ox} \\ + 2,2847418218451e - 007 \cdot t_{ox} \cdot S - 0,00013540627958925 \cdot d_{ox} \cdot S \\ + 0,91212053868334 \cdot f + 5,7671286150377 \cdot 10^{-6} \cdot t_{ox}^2 \\ + 0,078756151436063 \cdot d_{ox}^2 + 9,807117494841 \cdot 10^{-6} \cdot S^2 \\ + 5,2986503030365 \cdot 10^{-5} \cdot \sqrt{f} \cdot t_{ox} \cdot d_{ox} + 9,3690382212769 \cdot 10^{-7} \cdot \sqrt{f} \cdot t_{ox} \\ \cdot S - 0,00064799223647952 \cdot \sqrt{f} \cdot d_{ox} \cdot S + 0,00017703529254365 \cdot f \cdot t_{ox} \\ - 0,0620925357329 \cdot f \cdot d_{ox} + 0,00067324566252756 \cdot f \cdot S \\ - 0,0083732437548151 \cdot \sqrt{f} \cdot d_{ox}^2 + 2,6957320787221 \cdot 10^{-6} \cdot \sqrt{f} \cdot S^2 \\ - 8,6450547413829 \cdot 10^{-7} \cdot t_{ox}^2 \cdot d_{ox} + 5,3994380863106 \cdot 10^{-5} \cdot t_{ox} \cdot d_{ox}^2 \\ + 1,1689836458612 \cdot 10^{-6} \cdot d_{ox} \cdot S^2 - 0,096592310282103 \cdot \sqrt{f}^3 \\ - 6,1075091731692 \cdot 10^{-6} \cdot f \cdot t_{ox} \cdot d_{ox} + 0,0010487443172603 \cdot f \cdot d_{ox}^2 \\ + 7,1804035613831 \cdot 10^{-6} \cdot \sqrt{f} \cdot d_{ox} \cdot S^2 + 3,2054148903221 \cdot 10^{-8} \cdot t_{ox}^2 \\ \cdot d_{ox}^2 - 5,8843146523263 \cdot 10^{-6} \cdot \sqrt{f}^3 \cdot t_{ox} + 0,002374335223557 \cdot \sqrt{f}^3 \cdot d_{ox} \\ - 3,9981038929132 \cdot 10^{-5} \cdot \sqrt{f}^3 \cdot S + 0,0035045406719568 \cdot f^2 \right)^2; \end{array}$$

6.1.2. INDUCTANCE

 $(r^2 ajusté = 99,8 \%; unité : Henry)$

$$\begin{split} L &= AR_{TSV} \cdot d_{ox} \cdot 10^{-8} \\ &\quad \cdot \left(7,7953861599185 - 0,11304541985462 \cdot \log_{10}(f) + 0,0011674810483204 \\ &\quad \cdot t_{ox} - 0,36108051792474 \cdot d_{ox} + 0,1161815957007 \cdot S + 2,0254679826565 \\ &\quad \cdot 10^{-5} \cdot \log_{10}(f) \cdot t_{ox} - 0,0070021175164974 \cdot \log_{10}(f) \cdot d_{ox} \\ &\quad + 0,0013636812295829 \cdot \log_{10}(f) \cdot S - 4,9767261379103 \cdot 10^{-5} \cdot t_{ox} \cdot d_{ox} \\ &\quad - 4,3505942025582 \cdot 10^{-6} \cdot t_{ox} \cdot S - 0,00027531285742954 \cdot d_{ox} \cdot S \\ &\quad - 0,028755472936483 \cdot \log_{10}(f)^2 + 0,010267287451853 \cdot d_{ox}^{-2} \\ &\quad - 0,0009406981391785 \cdot S^2 \Big)^2 \end{split}$$

6.1.3. CAPACITE SUBSTRAT C_{SI}

 $(r^2 ajusté = 99,9\%; unité : Farad)$

```
 \begin{array}{l} Csi \ = \ AR_{TSV} \cdot d_{ox} \cdot 10^{-11} \\ \quad \cdot \left(0.2763795543412 + \ 4.6826173948317 \cdot 10^{-5} \cdot \epsilon_{ox} + \ 1.5914094401678 \\ \quad \cdot 10^{-6} \cdot t_{ox} - \ 0.012730959472532 \cdot d_{ox} - \ 6.2760104437576 \cdot 10^{-5} \cdot \sigma_{Si} \\ \quad + \ 0.0048239134764876 \cdot S - \ 2.5943393905845 \cdot 10^{-5} \cdot \epsilon_{ox} \cdot d_{ox} \\ \quad + \ 7.8578716888397 \cdot 10^{-6} \cdot \epsilon_{ox} \cdot S + \ 3.7532908126829 \cdot 10^{-7} \cdot t_{ox} \cdot d_{ox} \\ \quad - \ 2.2000625523252 \cdot 10^{-7} \cdot t_{ox} \cdot \sigma_{Si} - \ 1.1252585135709 \cdot 10^{-7} \cdot t_{ox} \cdot S \\ \quad + \ 5.6721658844479 \cdot 10^{-6} \cdot d_{ox} \cdot \sigma_{Si} - \ 7.0669774384472 \cdot 10^{-6} \cdot d_{ox} \cdot S \\ \quad + \ 0.00033088023651158 \cdot d_{ox}^{-2} - \ 4.0790235578561 \cdot 10^{-5} \cdot S^{2} \right)^{-2}; \end{array}
```

6.1.4. CONDUCTANCE G_{SI}

 $(r^2 ajusté = 99,9\%; unité : Siemens)$

$$\begin{split} G_{Si} &= AR_{TSV} \cdot d_{ox} \cdot 10 \cdot exp(-1,4561538500594 + 0,0014146598164215 \cdot \epsilon_{ox} \\ &\quad - 2,6533503580232 \cdot 10^{-5} \cdot t_{ox} + 0,092056494468849 \cdot d_{ox} \\ &\quad + 0,22493392296532 \cdot \sigma_{Si} - 0,034761792908482 \cdot S \\ &\quad + 0,00028516546306443 \cdot \epsilon_{ox} \cdot d_{ox} - 0,00010445677139616 \cdot \epsilon_{ox} \cdot S \\ &\quad - 4,0343668125284 \cdot 10^{-6} \cdot t_{ox} \cdot d_{ox} + 1,597745641085 \cdot 10^{-6} \cdot t_{ox} \cdot S \\ &\quad - 0,00029296724264863 \cdot d_{ox} \cdot S - 0,0019259212714068 \cdot {d_{ox}}^2 \\ &\quad - 0,005749753261413 \cdot \sigma_{Si}^2 + 0,00034831412664071 \cdot S^2); \end{split}$$

6.1.5. CAPACITE D'OXYDE C_{OX}

 $(r^2 ajusté = 100 \%; unité : Farad)$

```
\begin{split} C_{ox} \; = \; AR_{TSV} \cdot d_{ox} \cdot 10^{-11} \\ & \cdot \exp\bigl(4,5448868173751 + \; 0,51277062607858 \cdot \epsilon_{ox} - \; 0,0087090986749256 \\ & \cdot t_{ox} + \; 0,23377947882496 \cdot d_{ox} + \; 1,5539054135674 \cdot 10^{-5} \cdot t_{ox} \cdot d_{ox} \\ & - \; 0,032201064131559 \cdot \epsilon_{ox}{}^2 + \; 7,3291160263476 \cdot 10^{-6} \cdot t_{ox}{}^2 \\ & - \; 0,0062081807764911 \cdot d_{ox}{}^2\bigr); \end{split}
```

6.2. MODELES POLYNOMIAUX DU μ-PILIER

6.2.1. RESISTANCE

 $(r^2 ajusté = 99,9\%; unité : Ohm)$

```
R = AR_{uP} \cdot d_{uP} \cdot 10 \cdot (7,7423059303997 + 2,9965805386146 \cdot \log_{10}(f)
         -0,29584746596673 \cdot d_{\mu P} - 1,4460690373794 \cdot 10^{-5} \cdot S
         + 165,51314506615 \cdot \rho = 0,043981907047529 \cdot \log_{10}(f) \cdot d\mu P
         - 0,0021520310615769 \cdot \log_{10}(f) \cdot S + 16,567617339511 \cdot \log_{10}(f) \cdot \rho
         - \ 0,00028897362357559 \cdot d_{\mu P} \cdot S \ - \ 7,247008414149 \cdot d_{\mu P} \cdot \rho
         -0,19778747959886 \cdot S \cdot \rho + 2,0471083476648 \cdot \log 10(f)^2
         + 0,0052851401630763 \cdot d_{\mu P}^2 + 2,9458343691135 \cdot 10^{-5} \cdot S^2
         -260,84866348073 \cdot \rho^2 - 0,00032921441267566 \cdot \log_{10}(f) \cdot d_{uP} \cdot S
         + 0,10074845506396 \cdot \log_{10}(f) \cdot d\mu P \cdot \rho - 0,13971001333023 \cdot \log_{10}(f) \cdot S \cdot \rho
         + 0,0031582056078944 \cdot d_{\mu P} \cdot S \cdot \rho - 0,067924202704898 \cdot \log_{10}(f)^2 \cdot d_{\mu P}
         - \ 0,0025985969593847 \cdot \log_{10}(f)^2 \cdot S \ + \ 14,502997301181 \cdot \log 10(f)^2 \cdot \rho
         + 0,00097629627837955 \cdot \log_{10}(f) \cdot d_{\mu}p^{2} + 5,3924683630633 \cdot 10^{-5}
         \cdot \log_{10}(f) \cdot S^2 - 136,87976175247 \cdot \log_{10}(f) \cdot \rho^2 + 0,12211890550398 \cdot d_{\mu}\rho^2
         \cdot \rho + 0.0015243462624342 \cdot S^2 \cdot \rho + 0.32683411442909 \cdot \log_{10}(f)^3
         + 0,0024132740881918 \cdot \log_{10}(f) \cdot d_{\mu P} \cdot S \cdot \rho + 0,0006987016304844
         \cdot \log_{10}(f)^2 \cdot {d_{\mu P}}^2 \ - \ 6,4638883941956 \cdot 10^{-5} \ \cdot \log_{10}(f)^2 \cdot {d_{\mu P}} \cdot S
         + 2,4351778179023 \cdot 10<sup>-5</sup> \cdot log10(f)<sup>2</sup> \cdot S<sup>2</sup> - 55,071342987721 \cdot log<sub>10</sub>(f)<sup>2</sup> \cdot \rho^{2}
         + 0,0010544958239791 \cdot \log_{10}(f) \cdot S^2 \cdot \rho - 0,011576699877978 \cdot \log_{10}(f)^3
         d_{\mu P} = 0,00027487514688146 \cdot \log_{10}(f)^3 \cdot S + 2,3362493437651 \cdot \log_{10}(f)^3
         \rho - 0.010852397007969 \cdot \log_{10}(f)^4)^2;
```

6.2.2. INDUCTANCE

 $(r^2 ajusté = 99,7 \%; unité : Henry)$

$$\begin{split} L &= AR_{\mu P} \cdot d_{\mu P} \cdot 10^{-8} \cdot \left(48,607502628054 - 2,1316052837879 \cdot \log_{10}(f) - 2,0465958809699 \cdot d_{\mu P} + 1,1081817693108 \cdot S + 13,15061950574 \cdot \rho - 0,026425468549998 \cdot \log_{10}(f) \cdot d_{\mu P} + 0,0073004816812402 \cdot \log_{10}(f) \cdot S + 2,7423483933242 \cdot \log_{10}(f) \cdot \rho - 0,0087549057522351 \cdot d_{\mu P} \cdot S - 0,38192524089791 \cdot \log_{10}(f)^2 + 0,033850271058221 \cdot d_{\mu P}^2 - 0,0046949429634193 \cdot S^2 \right); \end{split}$$

6.2.3. CAPACITE

 $(r^2 ajusté = 100 \%; unité : Farad)$

$$\begin{split} \mathsf{C} &= \ \mathsf{AR}_{\mu P} \cdot \mathsf{d}_{\mu P} \cdot 10^{-11} \cdot \exp(0.52858725391764 + \ 0.047020914936467 \cdot \mathsf{d}_{\mu P} \\ &\quad - \ 0.027122027133105 \cdot \mathsf{S} + \ 0.69968589003237 \cdot \epsilon_{\mathit{UF}} - \ 0.0001027704592187 \\ &\quad \cdot \ \mathsf{d}_{\mu P} \cdot \mathsf{S} - \ 0.00048950954568477 \cdot \ \mathsf{d}_{\mu P}^{\ 2} + \ 0.00019115568937325 \cdot \mathsf{S}^2 \\ &\quad - \ 0.058867607412221 \cdot \ \epsilon_{\mathit{UF}}^{\ 2}); \end{split}$$

6.3. MODELES POLYNOMIAUX DE LA LIGNE RDL

6.3.1. RESISTANCE

 $(r^2 ajusté = 99,9\%; unité : Ohm)$

```
R = L_{RDL} \cdot 10 \cdot \exp(6,4302914637365 + 0,079851173161212 \cdot \log_{10}(f))
             - \ 0,54860727636804 \cdot t_{Cu} + \ 0,0051258424323456 \cdot S
             - 0,00018816922583231 \cdot W_{G} - 0,034452144552113 \cdot W_{S}
             + 0,15894544531161 \cdot \log_{10}(f) \cdot t_{Cu} - 0,0050496980525105 \cdot \log_{10}(f) \cdot s
             + 0,001867725305372 \cdot \log_{10}(f) \cdot W_{G} + 0,0049258086058728 \cdot \log_{10}(f) \cdot W_{S}
             - 0,0027899518729843 \cdot t_{Cu} \cdot S + 0,00068794869814283 \cdot t_{Cu} \cdot W_{G}
             + \hspace{0.1cm} 0,0015398894524303 \cdot t_{Cu} \cdot W_{S} - \hspace{0.1cm} 0,00031008345091574 \cdot S \cdot W_{G}
             - \ 0,00032659101065574 \cdot S \cdot W_S - \ 0,00076546631076942 \cdot W_G \cdot W_S
             + 0,20406312498538 \cdot \log_{10}(f)^2 + 0,038599315914986 \cdot t_{Cu}^2
             -4,6487497781263 \cdot 10^{-5} \cdot S^2 + 5,8174395180959 \cdot 10^{-6} \cdot W_6^2
             + \hspace{0.1cm} 0,0003833482970817 \cdot {W_S}^2 \hspace{0.1cm} + \hspace{0.1cm} 0,00012441971078886 \cdot \log_{10}(f) \cdot t_{Cu} \cdot S
             + 0,00027144323638006 \cdot \log_{10}(f) \cdot t_{Cu} \cdot W_{G} + 0,00093175039807267
             \cdot \log_{10}(f) \cdot t_{Cu} \cdot W_{S} - 8,3900062861266 \cdot 10^{-5} \cdot \log_{10}(f) \cdot S \cdot W_{G}
             - 0,00016145686078457 \cdot \log_{10}(f) \cdot S \cdot W_{S} + 9,6548384560506 \cdot 10^{-5}
             \cdot \log_{10}(f) \cdot W_{G} \cdot W_{S} + 3,5771185491615 \cdot 10^{-5} \cdot t_{Cu} \cdot W_{G} \cdot W_{S}
             - 8,3356163311488 \cdot 10^{-7} \cdot S \cdot W_G \cdot W_S + 0,029991697407359 \cdot \log_{10}(f)^2 \cdot t_{Cu}
             - \ 0,0010401238598413 \cdot \log_{10}(f)^2 \cdot S - \ 0,00015266731335039 \cdot \log_{10}(f)^2
             W_{\rm G} = 0,00023218916524008 \cdot \log_{10}(f)^2 \cdot W_{\rm S} = 0,010539144697778 \cdot \log_{10}(f)
             \cdot \, t_{Cu}^{\ 2} + \ 7,3413684266153 \cdot 10^{-5} \cdot \log_{10}(f) \cdot S^2 - \ 7,9934080641704 \cdot 10^{-6}
             \cdot \log_{10}(f) \cdot W_{0}^{2} - 3,4589070288623 \cdot 10^{-5} \cdot \log_{10}(f) \cdot W_{0}^{2}
             \begin{array}{l} + \ 0,00020463157745392 \cdot t_{Cu}{}^2 \cdot S - \ 5,9380787384907 \cdot 10^{-5} \cdot t_{Cu}{}^2 \cdot W_G \\ - \ 3,4339409118617 \cdot 10^{-5} \cdot t_{Cu}{}^2 \cdot W_S + \ 4,1950636634938 \cdot 10^{-5} \cdot t_{Cu}{} \cdot S^2 \\ - \ 6,1710262857999 \cdot 10^{-6} \cdot t_{Cu}{} \cdot W_G{}^2 - \ 1,4749875737908 \cdot 10^{-5} \cdot t_{Cu}{} \cdot W_S{}^2 \end{array}
             + \hspace{0.1cm} 4,3204510258592 \cdot 10^{-6} \cdot S^2 \cdot W_G \hspace{0.1cm} + \hspace{0.1cm} 3,7142930939229 \cdot 10^{-6} \cdot S^2 \cdot W_S
             +\ 2,0905406717161 \cdot 10^{-6} \cdot \mathrm{S} \cdot \mathrm{W_{G}}^{2} +\ 2,0122205761913 \cdot 10^{-6} \cdot \mathrm{S} \cdot \mathrm{W_{S}}^{2}
             + 4,8966536164486 \cdot 10^{-6} \cdot W_{G}^{2} \cdot W_{S} + 5,6866252201376 \cdot 10^{-6} \cdot W_{G} \cdot W_{S}^{2}
             + 0,024335281526109 \cdot \log_{10}(f)^3 + 2,1441942681956 \cdot 10^{-6} \cdot \log_{10}(f) \cdot t_{Cu}
             \cdot W_{G} \cdot W_{S} - 3,5935007975569 \cdot 10^{-7} \cdot \log_{10}(f) \cdot S \cdot W_{G} \cdot W_{S}
             - \ 0.0033632491198884 \cdot \log_{10}(f)^2 \cdot t_{Cu}{}^2 + \ 0.00016204193965178 \cdot \log_{10}(f)^2
             \cdot \, t_{Cu} \cdot s - \, 3,\!0972910117701 \cdot 10^{-5} \cdot \log_{10}(f)^2 \cdot t_{Cu} \cdot W_G - \, 5,\!6184342840021 e
             \cdot 10^{-5} \cdot \log_{10}(f)^2 \cdot t_{Cu} \cdot W_S + 1,6087767740335 \cdot 10^{-5} \cdot \log_{10}(f)^2 \cdot S^2
             -5,536445878883 \cdot 10^{-6} \cdot \log_{10}(f)^2 \cdot S \cdot W_S - 1,888562408497 \cdot 10^{-6}
             \cdot \log_{10}(f)^2 \cdot W_G \cdot W_S - \ 1,\!1988912898078 \cdot 10^{-5} \cdot \log_{10}(f) \cdot t_{Cu}{}^2 \cdot W_G
             -\ 3,926468907208 \cdot 10^{-5} \cdot \log_{10}(f) \cdot t_{Cu}{}^2 \cdot W_S -\ 1,868370578243 \cdot 10^{-6}
             \cdot \log_{10}(f) \cdot t_{Cu} \cdot W_{G}{}^{2} - \ 8,3688837687066 \cdot 10^{-6} \cdot \log_{10}(f) \cdot t_{Cu} \cdot W_{S}{}^{2}
             + \ 6,2440103731379 \cdot 10^{-7} \cdot \log_{10}(f) \cdot S^2 \cdot W_G + \ 1,6619474473437 \cdot 10^{-6}
             \cdot \log_{10}(f) \cdot S^2 \cdot W_S + 4,5428868353145 \cdot 10^{-7} \cdot \log_{10}(f) \cdot S \cdot W_G^2
             + \hspace{0.5mm}9,6160230482193 \cdot 10^{-7} \cdot \log_{10}(f) \cdot S \cdot {W_S}^2 \hspace{0.5mm} - \hspace{0.5mm}4,5140631000963 \cdot 10^{-7}
             \cdot \log_{10}(f) \cdot W_{G}^{2} \cdot W_{S} - 4,1858863892769 \cdot 10^{-7} \cdot \log_{10}(f) \cdot W_{G} \cdot W_{S}^{2}
             \begin{array}{l} - & 3,8997747696967 \cdot 10^{-6} \cdot t_{Cu}{}^2 \cdot S^2 + \\ 5,7182825949751 \cdot 10^{-7} \cdot t_{Cu}{}^2 \cdot W_{G}{}^2 \\ - & 9,1988396880231 \cdot 10^{-7} \cdot t_{Cu}{}^2 \cdot W_{G}{} \cdot W_{S} - \\ 1,2818372328172 \cdot 10^{-7} \cdot t_{Cu}{}^2 \end{array}
             \cdot \, W_{G}^{-2} \cdot W_{S}^{-} - \, 1,3778156165084 \cdot 10^{-7} \cdot t_{Cu}^{-} \cdot W_{G}^{-} \cdot W_{S}^{-} - \, 2,6993377726189
             \cdot 10^{-8} \cdot S^2 \cdot W_6^2 - 3,5676451309368 \cdot 10^{-8} \cdot W_6^2 \cdot W_5^2 - 0,005345042111771
             \cdot \log_{10}(f)^3 \cdot t_{Cu} + 0,00033994786671825 \cdot \log_{10}(f)^3 \cdot S
             - 0,00018277272407116 \cdot \log_{10}(f)^3 \cdot W_G - 0,00045396460753033 \cdot \log_{10}(f)^3
             \cdot W_{\rm S} - 0,010413380109015 \cdot \log_{10}(f)^4;
```

6.3.2. INDUCTANCE

 $(r^2 ajusté = 99,9\%; unité : Henry)$

 $L \ = L_{RDL} \, \cdot \, 10^{-8}$ \cdot (26,387495775754 - 1,3806783392115 $\cdot \log_{10}(f)$ - 2,889838730257 $\cdot t_{Cu}$ + $1,3366595370845 \cdot S + 0,078013398633702 \cdot W_{G} - 0,2944496764707 \cdot W_{S}$ $- 0,33197134695972 \cdot \log_{10}(f) \cdot t_{Cu} + 0,070584804778952 \cdot \log_{10}(f) \cdot S$ $- 0,054909742317155 \cdot \log_{10}(f) \cdot W_{G} + 0,00052335069200847 \cdot \log_{10}(f) \cdot W_{S}$ + $0,029752070789766 \cdot t_{Cu} \cdot S + 0,0073584419185345 \cdot t_{Cu} \cdot W_{G}$ + 0,056630968187179 \cdot t_{Cu} \cdot W_S - 0,010414255629211 \cdot S \cdot W_G $- 0,020703619675851 \cdot S \cdot W_S - 0,0037175964922329 \cdot W_G \cdot W_S$ $- 0,42412403179035 \cdot \log_{10}(f)^2 + 0,13340775122547 \cdot t_{Cu}$ $- 0,015336849647286 \cdot S^2 - 0,00027753541360166 \cdot W_6^2$ + $0,0034802985489277 \cdot W_{S}^{2}$ + $0,0051921338923851 \cdot \log_{10} \cdot t_{Cu} \cdot S$ + 0,00053883195914813 $\cdot \log_{10}(f) \cdot t_{Cu} \cdot W_{G}$ + 0,0016262792990852 $\cdot \log_{10}(f)$ $\cdot \ t_{Cu} \cdot W_S + \ 0,0014938563490177 \cdot \log_{10}(f) \cdot S \cdot W_G - \ 0,00076893530480036$ $\cdot \log_{10}(f) \cdot S \cdot W_{S} + 0,00069856996908683 \cdot \log_{10}(f) \cdot W_{G} \cdot W_{S}$ + 0,00023164767678772 \cdot t_{Cu} \cdot S \cdot W_G + 3,6633281841545 \cdot 10⁻⁵ \cdot t_{Cu} \cdot S \cdot W_S + $5,7633677926698 \cdot 10^{-5} \cdot t_{Cu} \cdot W_{G} \cdot W_{S}$ + $7,1376218221342 \cdot 10^{-5} \cdot S \cdot W_{G}$ $\cdot W_{S} + 0.04205247917821 \cdot \log_{10}(f)^{2} \cdot t_{Cu} + 0.0038774092703016 \cdot \log_{10}(f)^{2}$ $\cdot\,S\,+\,\,0,005158730011625\cdot \log_{10}(f)^2\cdot W_G\,+\,\,0,0031611094612671\cdot \log_{10}(f)^2$ $\cdot W_{S} + 0,021418562355918 \cdot \log_{10}(f) \cdot t_{Cu}^{2} - 0,001077149112682 \cdot \log_{10}(f)$ \cdot S² + 0,00013303650571113 \cdot log₁₀(f) \cdot W_G² - 0,00019464044347488 $\cdot \log_{10}(f) \cdot W_{S}{}^{2} - 0,0024712408092635 \cdot t_{Cu}{}^{2} \cdot S - 0,00057252258156245$ $\cdot \, t_{Cu}^{\ 2} \cdot W_G - \ 0,0026646343947118 \cdot t_{Cu}^{\ 2} \cdot W_S - \ 0,00044714950766052 \cdot t_{Cu}$ $\cdot \, S^2 - \, 9,1309311767868 \cdot 10^{-5} \cdot t_{Cu} \cdot W_{G}^{\,\, 2} - \, 0,00062897601457028 \cdot t_{Cu} \cdot {W_{S}}^2$ + $0,00011678802435052 \cdot S^2 \cdot W_G$ + $0,00027855120836169 \cdot S^2 \cdot W_S$ $+ 5,8856634218745 \cdot 10^{-5} \cdot S \cdot W_{G}^{2} + 0,00017277779732598 \cdot S \cdot W_{S}^{2}$ + 1,9711300737847 \cdot 10⁻⁵ \cdot W_G² \cdot W_S + 2,244006464999 \cdot 10⁻⁵ \cdot W_G \cdot W_S² + $0,14471408371769 \cdot \log_{10}(f)^3 - 1,015622472506 \cdot 10^{-5} \cdot \log_{10}(f) \cdot S \cdot W_G$ $\cdot \, W_S - \, 1,3170188338817 \cdot 10^{-6} \cdot t_{Cu} \cdot S \cdot W_G \cdot W_S - \, 0,0015755981130062$ $\cdot \log_{10}(f)^2 \cdot t_{Cu}^2 - 0,00098934808785174 \cdot \log_{10}(f)^2 \cdot t_{Cu} \cdot S$ $\begin{array}{l} + & 0,00052880322616748 \cdot \log_{10}(f)^2 \cdot t_{Cu} \cdot W_G - \\ 8,3003905532198 \cdot 10^{-5} \\ \cdot \log_{10}(f)^2 \cdot S^2 - & 6,8440783164892 \cdot 10^{-5} \cdot \log_{10}(f)^2 \cdot S \cdot W_G \end{array}$ + $4,0849198423114 \cdot 10^{-5} \cdot \log_{10}(f)^2 \cdot S \cdot W_S - 2,7541816896328 \cdot 10^{-5}$ $\cdot \log_{10}(f)^2 \cdot W_G \cdot W_S - 0,00025183628218109 \cdot \log_{10}(f) \cdot t_{Cu}^2 \cdot S$ $- \ 5,5214850854301 \cdot 10^{-5} \cdot \log_{10}(f) \cdot t_{Cu}^{\ 2} \cdot W_{G} - \ 0,00016013949672221$ $\cdot \log_{10}(f) \cdot t_{Cu}^{-2} \cdot W_S - 5,9841181352948 \cdot 10^{-5} \cdot \log_{10}(f) \cdot t_{Cu} \cdot S^2$ + $4,2041647791859 \cdot 10^{-6} \cdot \log_{10}(f) \cdot t_{Cu} \cdot W_{G}^{2} - 1,2351252429617 \cdot 10^{-5}$ $\cdot \log_{10}(f) \cdot S^2 \cdot W_G + 1,2178899438801 \cdot 10^{-5} \cdot \log_{10}(f) \cdot S^2 \cdot W_S$ $-3,2136943167651 \cdot 10^{-6} \cdot \log_{10}(f) \cdot S \cdot W_{G}^{2} + 8,8107635043025 \cdot 10^{-6}$ $\cdot \log_{10}(f) \cdot S \cdot W_S^2 - 1,866919953534 \cdot 10^{-6} \cdot \log_{10}(f) \cdot W_G^2 \cdot W_S$ $-2,276159772345 \cdot 10^{-6} \cdot \log_{10}(f) \cdot W_{G} \cdot {W_{S}}^{2} + 3,9250559678277 \cdot 10^{-5} \cdot {t_{Cu}}^{2}$ $\cdot \, S^2 + \, 4,866625477192 \cdot 10^{-6} \cdot t_{Cu}{}^2 \cdot W_{G}{}^2 + \, 2,929910833334 \cdot 10^{-5} \cdot t_{Cu}{}^2$ $\cdot \, W_{S}^{\ 2} - \ 1,9603188997062 \cdot 10^{-6} \cdot t_{Cu} \cdot S, ^{2} \cdot W_{G} - \ 5,5144838214429 \cdot 10^{-7}$ $\cdot t_{Cu} \cdot S \cdot W_{G}^{2} - 6,4628935621408e - 007 \cdot S^{2} \cdot W_{G}^{2} - 3,1551764238587$ $\cdot \ 10^{-7} \cdot \text{S}^2 \cdot \text{W}_{\text{G}} \cdot \text{W}_{\text{S}} - \ 2,475445746921 \cdot 10^{-6} \cdot \text{S}^2 \cdot \text{W}_{\text{S}}^{-2} - \ 2,5760691020169$ $\cdot \ 10^{-7} \cdot S \cdot W_{G}^{\ 2} \cdot W_{S} - \ 2,3893549676217e - 007 \cdot S \cdot W_{G} \cdot {W_{S}}^{2}$ $-1,1393304941312 \cdot 10^{-7} \cdot W_{G}^{2} \cdot W_{S}^{2} + 0,0086859480775652 \cdot \log_{10}(f)^{3} \cdot t_{Cu}$ $- 0,0046664967617858 \cdot \log_{10}(f)^3 \cdot S + 0,0016856362742547 \cdot \log_{10}(f)^3 \cdot W_G$ + $0,00050924226168071 \cdot \log_{10}(f)^3 \cdot W_S$ + $0,01587645288036 \cdot \log_{10}(f)^4)^{1,5}$;

6.3.3. CAPACITE SUBSTRAT C_{SI}

```
(r^2 ajusté = 99,8 \%; unité : Farad)
```

```
C_{Si} = \ L_{RDL} \cdot 10^{-11}
                                                   \cdot (7,5101121721453 + 0,018299774935879 \cdot t_{Cu} - 1,202605567585 \cdot t_{SiON})
                                                    - 0,23943537591805 \cdot S - 0,012056077162169 \cdot W_{G} + 0,15240135694645
                                                  \cdot \, W_S \, + \, 0,0064891306566248 \cdot t_{Cu} \, \cdot t_{SiON} \, + \, 0,001283718680525 \cdot t_{Cu} \, \cdot S_{Cu} \, \cdot S_{Cu
                                                    - \ 0,00044176163195795 \cdot t_{Cu} \ \cdot W_{G} + \ 0,00034713465246866 \cdot t_{Cu} \ \cdot W_{S}
                                                    + 0,087436135508245 \cdot t<sub>SiON</sub> \cdot S - 0,0083307669850334 \cdot t<sub>SiON</sub> \cdot W<sub>G</sub>
                                                    + 0,0033154818576216 \cdot t<sub>SiON</sub> \cdot W<sub>S</sub> + 0,0011583888468427 \cdot S \cdot W<sub>G</sub>
                                                    - 0,0036259293767522 \cdot S \cdot W_S + 0,0011207631739334 \cdot W_G \cdot W_S
                                                   - 0,0020717832875153 \cdot t_{Cu}{}^2 + 0,013684377572009 \cdot t_{SiON}{}^2
                                                    + 0,0032289585373646 \cdot S^2 + 1,359213201244 \cdot 10^{-5} \cdot W_G^2
                                                    - \ 0,0016165532285058 \cdot {W_S}^2 - \ 6,6430168942423 \cdot 10^{-5} \cdot t_{Cu} \ \cdot t_{SiON} \ \cdot W_G
                                                  \begin{array}{l} + \ 4,134160408695 \cdot 10^{-6} \cdot t_{Cu} \ \cdot S \ \cdot W_G - \ 1,2512258404591 \cdot 10^{-5} \cdot t_{Cu} \ \cdot S \\ \cdot W_S - \ 4,2469102158459 \cdot 10^{-6} \cdot t_{Cu} \ \cdot W_G \ \cdot W_S + \ 6,1791437773896 \cdot 10^{-5} \end{array}
                                                   \cdot \, t_{SiON} \ \cdot S \ \cdot W_G - \ 0,0001503291746992 \cdot t_{SiON} \ \cdot S \ \cdot W_S - \ 1,0024896806654
                                                   \cdot \ 10^{-5} \cdot S \ \cdot W_G \ \cdot W_S - \ 1,9137205011948 \cdot 10^{-5} \cdot t_{Cu} \ \cdot S^2 + \ 4,2047647537742
                                                   \cdot \ 10^{-6} \cdot t_{Cu} \ \cdot \ W_{G}^{\ 2} \ - \ 0,0035082832396932 \cdot t_{SiON}^{\ 2} \ \cdot \ S
                                                    + 0,00091809268833738 \cdot t_{SiON} ^{2} \cdot W_{G} + 0,0012770342963745 \cdot t_{SiON} ^{2} \cdot W_{S}
                                                   \begin{array}{l} - 0,0011601550452079 \cdot t_{SiON} & \cdot S^2 + 1,2503999502671 \cdot 10^{-5} \cdot t_{SiON} & \cdot W_G^2 \\ - 7,8722281147895 \cdot 10^{-5} \cdot t_{SiON} & \cdot W_S^2 - 1,3502428959972 \cdot 10^{-5} \cdot S^2 \cdot W_G \\ + 2,926095054391 \cdot 10^{-5} \cdot S^2 \cdot W_S - 1,7235932320162 \cdot 10^{-6} \cdot S \cdot W_G^2 \\ + 3,5331876975412 \cdot 10^{-5} \cdot S \cdot W_S^2 - 5,5748690070414 \cdot 10^{-6} \cdot W_G^2 \cdot W_S \end{array} 
                                                    -9,4854884603458 \cdot 10^{-7} \cdot W_{\rm G} \cdot W_{\rm S}^{2};
```

6.3.4. CAPACITE D'OXYDE C_A

 $(r^2 ajusté = 99,4 \%; unité : Farad)$

 $C_a = L_{RDL} \cdot 10^{-11}$ $\cdot \left[(71,331928081057 + 5,0801558322089 \cdot t_{Cu} + 5,6694005189084 \cdot t_{SiON} \right]$ $+ \hspace{0.1cm} 0,15086422998736 \cdot S - \hspace{0.1cm} 0,7122638176206 \cdot W_G - \hspace{0.1cm} 0,64810788216808 \cdot W_S$ + 0,62266188677895 $\cdot\,t_{Cu}\,\cdot\,t_{SiON}$ - 0,32392663111561 $\cdot\,t_{Cu}\,\cdot\,S$ $- \ 0,013028377408445 \cdot t_{Cu} \cdot W_G - \ 0,014608324697193 \cdot t_{Cu} \cdot W_S$ $- 1,4563416130724 \cdot t_{SiON} \cdot S + 0,53456795859721 \cdot t_{SiON} \cdot W_{G}$ + $0,82295070481285 \cdot t_{SiON} \cdot W_{S}$ + $0,021469448239647 \cdot S \cdot W_{G}$ $+ \hspace{0.1cm} 0,016470184315756 \cdot S \cdot W_S - \hspace{0.1cm} 0,019835863052429 \cdot W_G \cdot W_S$ $- \ 0,58967819555208 \cdot t_{SiON} \ ^2 - \ 0,0051134051332559 \cdot S^2$ + $0,00066179913424263 \cdot W_{G}^{2} - 0,00029264976806224 \cdot W_{S}^{2}$ $- \ 0.014737827508538 \cdot t_{Cu} \cdot t_{SiON} \cdot S + \ 0.0036126034990548 \cdot t_{Cu} \cdot t_{SiON} \cdot W_{G}$ + 0,0059442709663299 $\cdot\,t_{Cu}\,\cdot\,t_{SiON}\,\cdot\,W_S$ + 0,00025020091728922 $\cdot\,t_{Cu}\,\cdot\,S$ $\cdot \, W_G \, + \, 0,\!00021117963140349 \cdot t_{Cu} \cdot S \cdot W_S \, - \, 0,\!0001238964599898 \cdot t_{Cu} \cdot W_G$ $\cdot \, W_S - \, 0,0059395306440668 \cdot t_{SiON} \, \cdot \, S \cdot W_G - \, 0,0072821782692296 \cdot t_{SiON} \, \cdot \, S$ $\cdot \, W_S \, + \, 0,0043679049063819 \cdot t_{SiON} \, \cdot W_G \cdot W_S \, + \, 0,00015081404244573 \cdot S$ $\cdot \, W_{G} \cdot W_{S} - \, 0,11289403041704 \cdot t_{Cu} \cdot t_{SiON}^{2} + \, 0,005637051864032 \cdot t_{Cu} \cdot S^{2}$ $\begin{array}{l} + \hspace{0.5cm} 0,19811925154668 \cdot t_{SiON} \hspace{0.1cm}^{2} \cdot S - \hspace{0.1cm} 0,083388959540134 \cdot t_{SiON} \hspace{0.1cm}^{2} \cdot W_{G} \\ - \hspace{0.1cm} 0,13548204170312 \cdot t_{SiON} \hspace{0.1cm}^{2} \cdot W_{S} + \hspace{0.1cm} 0,018928370744557 \cdot t_{SiON} \hspace{0.1cm} \cdot S^{2} \end{array}$ $- 0,00047743161949582 \cdot t_{SiON} \cdot W_{G}{}^{2} - 0,0017565193996146 \cdot t_{SiON} \cdot W_{S}{}^{2}$ $-\ 0,00020768578910537 \cdot S^2 \cdot W_G - \ 0,00013874638747675 \cdot S^2 \cdot W_S$ $- 1,8175161582077 \cdot 10^{-5} \cdot W_{G}^{2} \cdot W_{S} + 6,3583478574369 \cdot 10^{-5} \cdot W_{G}$ $(W_{S}^{2})^{0,63} - 11,5406$;

6.3.1. CAPACITE D'OXYDE C_B

 $(r^2 ajusté = 100 \%; unité : Farad)$

 $C_b = L_{RDL} \cdot 10^{-11} \cdot exp(3,4678685530259 + 0,004878342421969 \cdot t_{Cu} - 1,14135264392)$ $\cdot t_{SiON} + 0,0038511948331212 \cdot S + 0,012208339907191 \cdot W_{G}$ + $0,050838301865445 \cdot W_S$ + $0,0026087907584471 \cdot t_{Cu} \cdot t_{SiON}$ + $0,00031929993266494 \cdot t_{Cu} \cdot S - 5,6277300582637 \cdot 10^{-5} \cdot t_{Cu} \cdot W_{G}$ $- 0,00017477249854954 \cdot t_{Cu} \cdot W_{S} + 0,0091020295564855 \cdot t_{SiON} \cdot S$ $- 0,0010401610399453 \cdot t_{SiON} \cdot W_{G} - 0,00045110638913402 \cdot t_{SiON} \cdot W_{S}$ $- \ 0,00010783437070193 \cdot S \cdot W_G \ - \ 0,00032444843467997 \cdot S \cdot W_S$ $+ \ 0,00053323241388711 \cdot W_G \cdot W_S \ - \ 0,00066253887105221 \cdot t_{Cu}^{-2}$ + 0,1263154711352 \cdot t_{SiON} 2 - 0,00010529610810493 \cdot S^2 $-8,7058931468597e - 005 \cdot W_{G}^{2} - 0,00057696146343101 \cdot W_{S}^{2}$ $-\ 1,4072689243609 \cdot 10^{-5} \cdot t_{Cu} \cdot t_{SiON} \cdot W_G \ -\ 2,6885642196003 \cdot 10^{-5} \cdot t_{Cu}$ $\cdot \, t_{SiON} \, \cdot \, W_S \, - \, 3,54158227147 \cdot 10^{-6} \cdot t_{Cu} \cdot S \cdot W_S \, - \, 1,2956354242303 \cdot 10^{-6}$ $\cdot \, t_{Cu} \cdot W_G \cdot W_S \, - \, 6,0139467901923 \cdot 10^{-5} \cdot t_{SiON} \, \cdot S \cdot W_S - \, 1,3385888226907$ $\cdot 10^{-5} \cdot t_{SiON} \cdot W_{G} \cdot W_{S} - 3,1525635567764 \cdot 10^{-7} \cdot S \cdot W_{G} \cdot W_{S}$ $\begin{array}{l} -1.377281643687 \cdot 10^{-5} \cdot t_{Cu}{}^2 \cdot S + 1.3915416603776 \cdot 10^{-5} \cdot t_{Cu}{}^2 \cdot W_S \\ + 8.5527884960396 \cdot 10^{-7} \cdot t_{Cu} \cdot W_G{}^2 + 3.1338154663673 \cdot 10^{-6} \cdot t_{Cu} \cdot W_S{}^2 \\ - 0.0001196700113711 \cdot t_{SiON}{}^2 \cdot S + 9.7359104042789 \cdot 10^{-5} \cdot t_{SiON}{}^2 \cdot W_G \\ + 0.00029767223716964 \cdot t_{SiON}{}^2 \cdot W_S - 0.00010447922905875 \cdot t_{SiON}{}^2 \cdot S{}^2 \end{array}$ + 7,2295288645541 \cdot 10⁻⁶ \cdot t_{SiON} \cdot W_G² + 1,4542486589328 \cdot 10⁻⁵ \cdot t_{SiON} \cdot W_S² + 1,0895064551391 \cdot 10⁻⁶ \cdot S² \cdot W_G + 4,3496840673246 \cdot 10⁻⁶ \cdot S² \cdot W_S + 3,9474474669776 \cdot 10⁻⁷ \cdot S \cdot W_G² + 3,353332020262 \cdot 10⁻⁶ \cdot S \cdot W_S² $-2,2804702943656 \cdot 10^{-6} \cdot W_{G}^{2} \cdot W_{S} - 1,7892794754381 \cdot 10^{-6} \cdot W_{G} \cdot W_{S}^{2}$);

6.4. MODELES POLYNOMIAUX DE LA LIGNE BEOL PIC

6.4.1. RESISTANCE

 $(r^2 ajusté = 99,9\%; unité : Ohm)$

```
R = L_{bp} \cdot 10 \cdot (57,994452563057 - 2,1301084114077 \cdot \sqrt{f} - 26,446462092896 \cdot t_{AP})
          - 0,0018246419159624 \cdot S - 4,5915885152198 \cdot W<sub>S</sub> - 0,13883175615698
          \cdot \, W_G + \, 1,0990386240503 \cdot \sqrt{f} \cdot t_{AP} - \, 0,071054113493716 \cdot \sqrt{f} \cdot S
          + 0,31093385429457 \cdot \sqrt{f} \cdot W_{s} + 0,04562745844535 \cdot \sqrt{f} \cdot W_{c}
          + 2,1288319304357 \cdot t<sub>AP</sub> \cdot W<sub>S</sub> - 0,01163463604617 \cdot t<sub>AP</sub> \cdot W<sub>G</sub>
          + 0,0062405976832085 \cdot S \cdot W_{S} + 0,00076346327001252 \cdot S \cdot W_{G}
          - \ 0.0027996620341889 \cdot W_S \cdot W_G \ + \ 0.73042507420504 \cdot f
          + \ 5,3376304778468 \cdot t_{AP}^{\ 2} - \ 0,0025218071465243 \cdot S^2 + \ 0,14629798666059
          \cdot W<sub>S</sub><sup>2</sup> + 0,0059878724519463 \cdot W<sub>G</sub><sup>2</sup> - 0,044493755932433 \cdot \sqrt{f} \cdot t_{AP} \cdot W<sub>S</sub>
          + 0,0020548867924488 \cdot \sqrt{f} \cdot t_{AP} \cdot W_{G} - 4,1150146338914e - 006 \cdot \sqrt{f} \cdot S \cdot W_{S}
          + 0,00087535942767381 \cdot \sqrt{f} \cdot W_{S} \cdot W_{G} + 0,10525679367496 \cdot f \cdot t_{AP}
          - 0,033223039712418 \cdot f \cdot S - 0,049471250724232 \cdot f \cdot W_S
          - \ 0,0071105419899313 \cdot f \cdot W_G \ - \ 0,18822773732688 \cdot \sqrt{f} \cdot t_{AP} \ ^2
          + \ 0,0122334831461 \cdot \sqrt{f} \cdot S^2 - \ 0,0079443969909179 \cdot \sqrt{f} \cdot {W_S}^2
          - \ 0,0014788761093106 \cdot \sqrt{f} \cdot W_{G}^{\ 2} - \ 0,42407220022343 \cdot t_{AP}^{\ 2} \cdot W_{S}
          -0,065459892462116 \cdot t_{AP} \cdot W_{S}^{2} - 0,000170965500871 \cdot S^{2} \cdot W_{S}
          - 0,00018879890569175 \cdot S \cdot W_S{}^2 - 0,052594010004751 \cdot \sqrt{f}^3
          - 0,019811618470627 \cdot f \cdot t_{AP}^{2} + 0,00084446944849398 \cdot f \cdot t_{AP} \cdot W_{S}
          + 0,00079628368498255 \cdot f \cdot W<sub>S</sub><sup>2</sup> - 7,1688847541568e - 005 \cdot f \cdot W<sub>S</sub> \cdot W<sub>G</sub>
          + 0,00011512490872226 \cdot f \cdot W<sub>G</sub><sup>2</sup> + 0,0093981301760012 \cdot \sqrt{f} \cdot t<sub>AP</sub><sup>2</sup> \cdot W<sub>S</sub>
          - 0,00010778246975914 \cdot \sqrt{f} \cdot S^2 \cdot W_S + 0,00010053899406211 \cdot \sqrt{f} \cdot S \cdot {W_S}^2
          + 0,012898252342999 \cdot t_{AP}^{2} \cdot W_{S}^{2} - 0,0064513558530742 \cdot \sqrt{f}^{3} \cdot t_{AP}
          + 0,0020624006396052 \cdot \sqrt{f}^{3} \cdot S + 0,0017568880168599 \cdot \sqrt{f}^{3} \cdot W_{S}
          + 0,0003090218067322 \cdot \sqrt{f}^{3} \cdot W_{G} + 0,0013760825909061 \cdot f^{2} \Big)^{2};
```

6.4.2. INDUCTANCE

 $(r^2 ajusté = 99,6\%; unité : Henry)$

 $L = L_{bb} \cdot 10^{-8} \cdot \left(6,7144333441595 - 0,12582052919588 \cdot log_{10}(f) - 0,5340917284169\right)$ $\cdot t_{AP} + 0,34312623230366 \cdot S - 0,21041864351448 \cdot W_S$ + $0,039023154658895 \cdot W_{G} - 0,069476288470693 \cdot \log_{10}(f) \cdot t_{AP}$ + $0,015039726057776 \cdot \log_{10}(f) \cdot S - 0,0077317109774171 \cdot \log_{10}(f) \cdot W_S$ $- 0,034732993441242 \cdot \log_{10}(f) \cdot W_{G} + 0,029074383678175 \cdot t_{AP} \cdot S$ + 0,039986692934053 $\cdot\,t_{AP}\cdot\,W_S$ - 0,016196019993876 $\cdot\,S\cdot\,W_S$ $\begin{array}{l} - 0,0033488288056115 \cdot S \cdot W_{G} - 0,0004594798017666 \cdot W_{S} \cdot W_{G} \\ - 0,19710336035188 \cdot \log_{10}(f)^{2} - 0,015225937657073 \cdot S^{2} \\ + 0,0060874302265152 \cdot W_{S}^{\ 2} - 0,00090167848773199 \cdot W_{G}^{\ 2} \end{array}$ + 0,012421335836667 $\cdot \log_{10}(f) \cdot t_{AP} \cdot S$ + 0,0010568005102533 $\cdot \log_{10}(f)$ $t_{AP} \cdot W_{S} - 0,0048515281248265 \cdot \log_{10}(f) \cdot S \cdot W_{S} + 0,0019694685177605$ $\cdot \log_{10}(f) \cdot S \cdot W_{G} + 0,00025755328045053 \cdot \log_{10}(f) \cdot W_{S} \cdot W_{G}$ + 7,51893201616 \cdot 10⁻⁵ \cdot S \cdot W_S \cdot W_G - 0,009281894739536 \cdot log₁₀(f)² \cdot t_{AP} + $0,010633104234004 \cdot \log_{10}(f)^2 \cdot S + 0,00038534977434291 \cdot \log_{10}(f)^2 \cdot W_S$ + 0,00072224385120623 $\cdot \log_{10}(f)^2 \cdot W_G - 0,0028193176158022 \cdot \log_{10}(f)$ \cdot S² - 0,00026151297267951 \cdot log₁₀(f) \cdot W_S² + 0,00049502674744131 $\cdot \log_{10}(f) \cdot W_{G}^{2} - 0,0013442501990408 \cdot t_{AP} \cdot S^{2} - 0,0012467166823478$ $\cdot t_{AP} \cdot W_S^{\ 2} + \ 0,00059952702032834 \cdot S^2 \ \cdot W_S + \ 0,00014877930870061 \cdot S^2$ \cdot W_G + 0,00018409230967598 \cdot S \cdot W_S² + 0,014528670993162 \cdot log₁₀(f)³ $-4,3060633252622 \cdot 10^{-5} \cdot \log_{10}(f) \cdot S \cdot W_{S} \cdot W_{G} - 0,00049123365502291$ $\cdot \log_{10}(f)^2 \cdot S^2 + 0,0001100670974631 \cdot \log_{10}(f)^2 \cdot W_S^2$ $+ \ 0,00010682352914328 \ \cdot \log_{10}(f)^2 \ \cdot {W_G}^2 \ - \ 0,00066648542861703$ $\cdot \log_{10}(f) \cdot t_{AP} \cdot S^2 + 0,00020565541806576 \cdot \log_{10}(f) \cdot S^2 \cdot W_S$ $- 8,1364973270351 \cdot 10^{-5} \cdot \log_{10}(f) \cdot S^2 \cdot W_G + 9,2171931727849 \cdot 10^{-5}$ $\cdot \log_{10}(f) \cdot S \cdot W_S^2 - 0,0016941809188862 \cdot \log_{10}(f)^3 \cdot t_{AP}$ + $0,0029496787494459 \cdot \log_{10}(f)^3 \cdot S + 0,0023338372156961 \cdot \log_{10}(f)^3$ \cdot W_S + 0,0018723661983599 \cdot log₁₀(f)³ \cdot W_G + 0,021077644988469 $(\log_{10}(f)^4)^2;$

6.4.3. CAPACITE

 $(r^2 ajusté = 99,9\%; unité : Farad)$

$$\begin{split} C \ = \ L_{bp} \cdot 10^{-11} \\ & \cdot \left(4,3842560388273 + 0,57096194282922 \cdot t_{AP} - 0,39969206508043 \right. \\ & \cdot S + 0,12666503616607 \cdot W_S + 0,0008597097450534 \cdot W_G \\ & - 0,034204613126 \cdot t_{AP} \cdot S - 0,0041561251968207 \cdot t_{AP} \cdot W_S \\ & + 0,0019029050254462 \cdot S \cdot W_S - 0,048396047700737 \cdot t_{AP}^2 \\ & + 0,024251648166863 \cdot S^2 - 0,0018153179114054 \cdot W_S^2\right)^2; \end{split}$$

6.5. MODELES POLYNOMIAUX DE LA LIGNE BEOL BIC

6.5.1. RESISTANCE

 $(r^2 ajusté = 99,9\%; unité : Ohms)$

```
R = L_{bb} \cdot 10 \cdot (2435,5755684278 - 59,831196106722 \cdot \sqrt{f} - 1640,3485793198 \cdot t_{AP})
              - 0,3053793317182 \cdot S - 280,44858792199 \cdot W_{S} - 4,0485326448501 \cdot W_{G}
              + 25,724167452382\sqrt{f} \cdot t_{AP} - 5,7751328028636 \cdot \sqrt{f} \cdot S + 9,6231498600241
             \cdot \sqrt{f} \cdot W_{S} + 0.78412728759374 \cdot \sqrt{f} \cdot W_{G} - 0.041393178127418 \cdot t_{AP} \cdot S
             + 187,42162870698 \cdot t_{AP} \cdot W_{S} + 0,20472964352123 \cdot S \cdot W_{S}
             + 44,003662888094 \cdot f + 360,60944582835 \cdot t<sub>AP</sub><sup>2</sup> - 0,062114892980163 \cdot S<sup>2</sup>
              + 9,6090738077592 \cdot W_{S}^{2} + 0,14198893328853 \cdot W_{G}^{2} - 0,46620349465108
              \cdot \sqrt{f} \cdot t_{AP} \cdot S - \ 3,9652796500092 \cdot \sqrt{f} \cdot t_{AP} \cdot W_S + \ 0,46449450086132 \cdot \sqrt{f} \cdot S
              \cdot W<sub>S</sub> + 6,4148242261198 \cdot f \cdot t<sub>AP</sub> - 2,0129470093695 \cdot f \cdot S
              -2,8445184703036 \cdot f \cdot W_{S} - 0,16710423733835 \cdot f \cdot W_{G} - 4,613711046634
             \cdot \sqrt{f} \cdot t_{AP}{}^2 + 0.73563311004934 \cdot \sqrt{f} \cdot S^2 - 0.14772441665357 \cdot \sqrt{f} \cdot W_S{}^2
             - \ 0.024825062559994 \cdot \sqrt{f} \cdot {W_G}^2 - \ 40.482905266559 \cdot t_{AP}{}^2 \cdot W_S
              - 6,2917661591067 \cdot t_{AP} \cdot W_{S}^{2} - 0,0077617096453003 \cdot S^{2} \cdot W_{S}
             - \ 0.0063933917173624 \cdot S \cdot {W_S}^2 - \ 2,8904416828655 \cdot \sqrt{f}^{^5}
              \begin{array}{l} - \ 1,4645638487453 \cdot f \cdot t_{AP}{}^2 + \ 0,088928101146099 \cdot f \cdot t_{AP} \cdot S \\ + \ 0,18633410835425 \cdot f \cdot t_{AP} \cdot W_S + \ 0,026483066988219 \cdot f \cdot S^2 \\ + \ 0,052111914619344 \cdot f \cdot W_S{}^2 + \ 0,0038270530505145 \cdot f \cdot W_G{}^2 \end{array} 
             \begin{array}{l} + \ 0.78223086176146 \cdot \sqrt{f} \cdot t_{AP}{}^2 \cdot W_S - \ 0.021492899443439 \cdot \sqrt{f} \cdot S^2 \cdot W_S \\ - \ 0.0043206108734554 \cdot \sqrt{f} \cdot S \cdot W_S{}^2 + \ 1.334737330285 \cdot t_{AP}{}^2 \cdot W_S{}^2 \end{array}
             - \ 0,36799456871768 \cdot \sqrt{f}^3 \cdot t_{AP} + \ 0,076259154834498 \cdot \sqrt{f}^3 \cdot S
             + 0,068744080985302 \cdot \sqrt{f}^{3} \cdot W_{s} + 0,0052210913798663 \cdot \sqrt{f}^{3} \cdot W_{c}
              + 0,096328480752002 \cdot f^2;
```

6.5.2. INDUCTANCE

 $(r^2 ajusté = 99,7 \%; unité : Henry)$

L

$$= L_{bb} \cdot 10^{-8} \\ \cdot (45,276014608767 - 4,8197282529431 \cdot \log_{10}(f) \\ - 7,2573996582006 \cdot t_{AP} + 5,09791217768968 \cdot S \\ - 2,4400633006708 \cdot W_S + 0,29274452416545 \cdot W_G \\ - 0,55769228792297 \cdot \log_{10}(f) \cdot t_{AP} + 0,87301631704418 \cdot \log_{10}(f) \cdot S \\ + 0,2377181832777 \cdot \log_{10}(f) \cdot W_S - 0,30102445876816 \cdot \log_{10}(f) \cdot W_G \\ + 0,056939388513853 \cdot t_{AP} \cdot S + 0,60727115606491 \cdot t_{AP} \cdot W_S \\ - 0,29602500980839 \cdot S \cdot W_S - 0,027916202641536 \cdot S \cdot W_G \\ - 0,0075957663658975 \cdot W_S \cdot W_G - 2,0216858689017 \cdot \log_{10}(f)^2 \\ + 0,23436257028441 \cdot t_{AP}^2 - 0,19371631325167 \cdot S^2 \\ + 0,077473491618266 \cdot W_S^2 - 0,0042811768634297 \cdot W_G^2 \\ + 0,037513672923304 \cdot \log_{10}(f) \cdot t_{AP} \cdot S + 0,011523712165978 \\ \cdot \log_{10}(f) \cdot t_{AP} \cdot W_S - 0,07318864350431 \cdot \log_{10}(f) \cdot S \cdot W_S \\ + 0,0095483985797879 \cdot \log_{10}(f) \cdot S \cdot W_G + 0,0045409052090815 \\ \cdot \log_{10}(f) \cdot W_S \cdot W_G + 0,00058666843721844 \cdot S \cdot W_S \cdot W_G \\ - 0,046274823947993 \cdot \log_{10}(f)^2 \cdot t_{AP} + 0,1089222334777 \cdot \log_{10}(f)^2 \\ \cdot S + 0,026203984834855 \cdot \log_{10}(f)^2 \cdot W_S + 0,014834597957139 \\ \cdot \log_{10}(f)^2 \cdot W_G - 0,064910312598281 \cdot \log_{10}(f) \cdot S^2 \\ - 0,0110005501314287 \cdot \log_{10}(f) \cdot W_S^2 + 0,027040164615487 \\ \cdot \log_{10}(f) \cdot W_G^2 - 0,019835987203517 \cdot t_{AP} \cdot W_S^2 \\ + 0,012404861082033 \cdot S^2 \cdot W_S + 0,0008802794662837 \cdot S^2 \cdot W_G \\ + 0,0073593576074583 \cdot S \cdot W_S^2 + 0,23804440212456 \cdot \log_{10}(f)^3 \\ - 0,00028911362566863 \cdot \log_{10}(f)^2 \cdot S^2 - 0,0019632251694464 \\ \cdot \log_{10}(f)^2 \cdot S \cdot W_S + 0,0010007099167577 \cdot \log_{10}(f)^2 \cdot W_G^2 \\ + 0,0025602484289591 \cdot \log_{10}(f)^2 \cdot S^2 - 0,0019632251694464 \\ \cdot \log_{10}(f)^2 \cdot S \cdot W_S + 0,0010007099167577 \cdot \log_{10}(f)^2 \cdot W_G^2 \\ + 0,0025602484289591 \cdot \log_{10}(f)^3 \cdot H 0,012457959195421 \cdot \log_{10}(f)^3 \\ \cdot W_S + 0,018946833800174 \cdot \log_{10}(f)^3 \cdot W_G + 0,1888414260659 \\ \cdot \log_{10}(f)^4);$$

6.5.3. CAPACITE

 $(r^2 ajusté = 99,9 \%; unité : Farad)$

$$\begin{split} \mathsf{C} &= \ L_{bb} \cdot 10^{-11} \\ &\quad \cdot \left(4,5261035314303 + \ 0,57789892066619 \cdot t_{AP} - \ 0,45029630053113 \\ &\quad \cdot \ \mathsf{S} + \ 0,10042642900649 \cdot W_{S} + \ 0,002754487770721 \cdot W_{G} \\ &\quad - \ 0,035183055522734 \cdot t_{AP} \cdot \ \mathsf{S} - \ 0,003380522969127 \cdot t_{AP} \cdot W_{S} \\ &\quad + \ 0,0011260923091555 \cdot \ \mathsf{S} \cdot W_{S} - \ 0,048907153050315 \cdot \ t_{AP}^{\ 2} \\ &\quad + \ 0,02637260798622 \cdot \ \mathsf{S}^{2} - \ 0,0016906329109894 \cdot W_{S}^{\ 2} \\ &\quad - \ 9,4136685778777 \cdot 10^{-5} \cdot W_{G}^{\ 2} \right)^{2}; \end{split}$$

7. METHODE DE CARACTERISATION

Lors de la caractérisation d'un dispositif sous test (DST), l'information prélevée par l'appareil de mesure est imparfaite. En effet, cette dernière est inévitablement altérée par des imperfections inhérentes à la cellule mesurée, à l'analyseur vectoriel de réseau (VNA), à l'environnement associé à la plateforme d'analyse et aux conditions de mesure.

Pour une caractérisation radiofréquence, le DST (la ligne RDL dans notre cas) est enfouis dans une cellule sous test (CST) incluant des plots et des lignes d'accès comme illustré en Figure VI-10. Les sondes de mesures prélèvent l'information sur les plots de cette cellule, aux niveaux des plans P_B situés au bout des sondes de mesures hyperfréquences. L'information mesurée entre les plans P_B n'est pas strictement égale à celle qui serait évaluée aux bornes du DST, c'est-à-dire, au niveau des plans P_A . En effet, le signal mesuré en P_B a subi les effets de sa propagation dans les accès : atténuation, réflexion, déphasage...

Le problème ne s'arrête pas là. En effet, l'information n'est pas prélevée directement sur les sondes par l'expérimentateur : elle est transmise via des connecteurs, des câbles et des adaptateurs jusqu'au VNA. Ce sont autant d'éléments sources d'erreurs qui dénaturent le signal finalement observé sur l'écran de l'appareil.

Afin de corriger les erreurs engendrées par ce contexte de mesure, deux techniques complémentaires sont appliquées :

- Le calibrage effectué avant les mesures. Il vise à corriger l'erreur résultant de l'analyseur vectoriel de réseau lui-même, des câbles assurant la liaison entre les sondes et le VNA et des sondes de mesures hyperfréquences. A l'issu d'un calibrage adéquat, l'information extraite de l'analyseur est identique à celle qui serait prélevée sans intermédiaire au bout des sondes de mesure hyperfréquence. Les plans de références sont alors situés en P_B (Figure VI-10).
- L'épluchage (ou « de-embedding ») est un post-traitement des résultats de mesure de la CST. Cette étape vise à supprimer la contribution des plots et des accès pour ne garder que celle du DST. Cette étape vise donc à placer les plans de références aux bornes du DST, en P_A (Figure VI-10).

Annexes



Figure VI-10 : Principe de calibrage et de-embedding d'un dispositif sous test enfoui dans une cellule

De multiples méthodes de calibrage et de de-embedding sont aujourd'hui disponibles et font encore l'objet de recherche visant à :

- Etendre leur domaine d'application (en termes de bande de fréquence notamment)
- Réduire leur sensibilité aux conditions de mesure
- Diminuer le nombre de dispositifs nécessaires à leur application.

Cette annexe présente succinctement les méthodes de calibrage et de de-embedding utilisées lors de ces travaux de thèse. Ces méthodes ont notamment permis d'extraire l'exposant de propagation de lignes RDL dont les résultats sont exploités dans la partie 4.4 du troisième chapitre.

7.1. CALIBRAGE DE L'OUTIL DE MESURE

Le calibrage consiste à repositionner les plans de référence de la mesure au plus proche du DST en évaluant l'erreur systématique apportée par le système de mesure. Pour cela, on réalise des mesures complémentaires sur des dispositifs particuliers dont on connaît le comportement en haute fréquence. Ces dispositifs sont appelés « standards de calibrage » et remplacent alors la cellule sous test dans le banc de mesure.

En pratique, les VNA proposent d'utiliser différentes méthodes de calibrage [106] chacune faisant appel à des standards spécifiques et se distinguent par leurs modèles d'erreur. Il est de la responsabilité de l'opérateur de choisir la solution la plus adéquat à sa problématique. Ces méthodes sont en grandes parties automatisées : l'opérateur est seulement sollicité pour soumettre les standards aux mesures au cours de la procédure.

Cette partie décrit les fondamentaux nécessaire à la mise en application de la méthode LRRM qui a été choisie dans le cadre de ces travaux de thèse. La théorie sur laquelle repose cette méthode est détaillée en [107]. Dans la suite, les standards de calibrages sont d'abord décrits puis les avantages et inconvénients de la méthode sont discutés.

L'application du calibrage LRRM nécessite la mesure de quatre standards illustrés en Figure VI-11 :



Figure VI-11 : Structures des standards de calibrages mesurés au cours de la méthode LRRM

La méthode LRRM repose sur l'hypothèse d'un standard THRU parfaitement symétrique. La précision de cette méthode repose en grande partie sur la bonne définition de ce standard.

De plus, elle présente l'inconvénient de nécessiter quatre standards de calibrage, soit plus que d'autres techniques telles que la LRM [108].

En contrepartie, la méthode LRRM présente trois avantages majeurs qui justifient son utilisation dans le cas présent :

- Une bonne précision, y compris pour les hautes fréquences : la méthode ne nécessite pas des standards REFLECT parfaits, particulièrement difficiles à concevoir pour les mesures hautes fréquences
- Une bonne répétabilité : les résultats de calibration LRRM sont peu sensibles aux placements des sondes de mesure sur les plots [109]
- La connaissance de l'impédance de référence de mesure des paramètres S : elle correspond à l'impédance caractéristique du standard MATCH, soit 50 Ω .

A l'issue du calibrage LRRM, les plans de référence sont placés à l'extrémité des sondes de mesures.

7.2. DE-EMBEDDING : EXTRACTION DE L'EXPOSANT DE PROPAGATION DES LIGNES

L'étape de de-embedding vise à corriger les paramètres S issus de la mesure calibrée en supprimant les contributions des plots et des accès, en déplaçant ainsi les plans de mesure aux bornes du DST. Pour cela, la méthode de Marks [110] est appliquée.

Cette méthode est adaptée à l'étude d'une ligne de transmission. Elle permet une extraction directe de sa constante de propagation γ , définie en partie 1.4 de ces annexes. De plus, elle

bénéficie d'une bonne précision et d'une simplicité de mise en œuvre puisqu'elle ne nécessite que deux lignes de transmission L_1 et L_2 :

- De sections identiques
- Symétriques (toutes deux équipées d'accès et de plots identiques)
- De longueurs différentes (notée l₁ et l₂ respectivement, avec l₂ strictement supérieure à l₁).

telles qu'illustrées en Figure VI-12 :



l₂ (765 μm)

Figure VI-12 : Lignes L₁ (haut) et L₂ (bas) mesurées pour l'application de la méthode de de-embedding de Marks $(W_S=10~\mu m~;~S=10~\mu m~et~W_G=55~\mu m)$

Pour la suite, les structures qui incluent les lignes, leurs plots et leurs accès sont nommées D_1 et D_2 pour les longueurs de lignes l_1 et l_2 respectivement.

La mesure calibrée de ces deux structures permet d'en déduire leurs matrices de paramètres S respectifs : $[S]_{D1}$ et $[S]_{D2}$.

Afin de poursuivre la démonstration, les matrices [T] sont préférées aux matrices [S]. Au même titre que les matrices de paramètres S, la définition des matrices [T] reposent sur le formalisme d'ondes de puissance tel que défini en Figure VI-3. Elles sont alors établies selon la relation suivante :

$$\begin{bmatrix} b_1 \\ a_1 \end{bmatrix} = [T] \cdot \begin{bmatrix} a_2 \\ b_2 \end{bmatrix}$$
 VI-63

Ces matrices sont préférées aux matrices [S] car, à la différence de ces dernières, les matrices [T] peuvent être mises en cascade.

A partir des matrices [S], il est possible de déduire les matrices [T] de chacun des dispositifs D_1 et D_2 en appliquant les relations de passage suivantes pour lesquelles les paramètres S_{ij} sont définis selon la relation VI-24 :

$$T_{11} = \frac{(S_{21}S_{12} - S_{11}S_{22})}{S_{21}}$$
 VI-64

$$T_{12} = \frac{S_{11}}{S_{21}}$$
 VI-65

$$T_{21} = \frac{-S_{22}}{S_{21}}$$
 VI-66

$$T_{11} = \frac{1}{S_{21}}$$
 VI-67

Ces relations présupposent que les dispositifs caractérisés par ces paramètres S et T sont symétriques. Dans ce cas, S_{21} et S_{12} sont égaux.

Les matrices $[T]_{D1}$ et $[T]_{D2}$ correspondants respectivement aux dispositifs D_1 et D_2 sont ainsi établies.

Les matrices [T] pouvant être cascadées, celles des dispositifs D_1 et D_2 peuvent être exprimées sous les formes suivantes :

$$[T]_{D1} = [T]_{PAg} \cdot [T]_{L1} \cdot [T]_{PAd} \qquad \qquad VI-68$$

$$[T]_{D2} = [T]_{PAg} \cdot [T]_{L2} \cdot [T]_{PAd}$$
 VI-69

où :

- [T]_{PAg} et [T]_{PAd} sont les matrices [T] des accès et plots de gauche et de droite respectivement
- $[T]_{L1}$ et $[T]_{L2}$ sont les matrices [T] des lignes L_1 et L_2 respectivement.

L'exactitude de ces relations repose sur la validité de l'hypothèse selon laquelle les accès et plots de D_1 et D_2 sont identiques.

De plus, les dispositifs D_1 et D_2 étant supposés parfaitement symétriques, le produit matriciel $[T]_{PAd} \cdot [T]_{PAg}^{-1}$ donne la matrice identité. Il est alors possible d'exprimer :

$$[T]_{D2} \cdot [T]_{D1}^{-1} = [T]_{PAg} \cdot [T]_{L1} \cdot [T]_{L2}^{-1} \cdot [T]_{PAd}^{-1}$$
 VI-70

Par ailleurs, en partant du principe que :

- Les lignes L₁ et L₂ sont uniformes dans le sens de la propagation du signal
- Les sections des lignes L₁ et L₂ sont identiques entres elles,

le produit matriciel $[T]_{L1} \cdot [T]_{L2}^{-1}$ correspond alors à la matrice de transfert d'un tronçon de ligne de longueur d₁ (égale à la différence $L_2 - L_1$). En partant des hypothèses précédentes, ce tronçon de ligne est :

- Uniforme dans le sens de la propagation du signal sur toute sa longueur
- Adapté à ses deux extrémités

Sa matrice [T]_{dl} est donc diagonale et :

$$[T]_{dl} = \begin{bmatrix} \Lambda_1 & 0\\ 0 & \Lambda_2 \end{bmatrix} = \begin{bmatrix} e^{\gamma \cdot d_l} & 0\\ 0 & e^{-\gamma \cdot d_l} \end{bmatrix}$$
VI-71

avec Λ_1 et Λ_2 les valeurs propres de $[T]_{dl}$.

A partir de la relation VI-70, nous pouvons en déduire que la matrice $[T]_{dl}$ et celle résultant du produit matriciel $[T]_{D1} \cdot [T]_{D2}^{-1}$ sont semblables. Par conséquent, ces deux matrices partagent les mêmes valeurs propres Λ_1 et Λ_2 . L'exposant de propagation γ de la ligne de transmission peut ainsi être directement déduit des valeurs propres du produit $[T]_{D2} \cdot [T]_{D1}^{-1}$ en appliquant la relation suivante :

$$\gamma = \frac{-\ln\left(\frac{1}{2} \cdot \left(\Lambda_1 + \frac{1}{\Lambda_2}\right)\right)}{d_1}$$
 VI-72

BIBLIOGRAPHIE

- [1] Google, «http://www.google.com/about/datacenters/gallery/#/places,» [En ligne].
- [2] CISCO, «Cisco Global Cloud Index : Forecast and Methodology, 2015-2020,» 2016.
- [3] R. Arno, A. Friedl, P. Gross et R. J. Schuerger, «Reliability of Data Centers by Tier Classification,» *IEEE Transactions on Industry Applications*, vol. 48, no. 12, pp. 777-783, 2012.
- [4] K. Bilal, M. Manazano, S. U. Khan, E. Calle, K. Li et A. Y. Zomaya, «On the Characterization of the Structural Robustness of Data Center Networks,» *IEEE Transactions on Cloud Computing*, vol. 1, no. 11, pp. 1-1, 2013.
- [5] S. Meng, A. K. Iyengar, I. M. Rouvellou, L. Liu, K. Lee, B. Palanisamy et Y. Tang, «Reliable State Monitoring in Cloud Datacenters,» chez 2012 IEEE Fifth International Conference on Cloud Computing, Honolulu, 2012.
- [6] S. Chalise, A. Golshani, S. R. Awasthi, S. Ma, B. R. Shrestha, B. R. Bajracharya, W. Sun et R. Tonkoski, «Data center energy systems: Current technology and future direction,» chez 2015 IEEE Power & Energy Society General Meeting, Denver, 2015.
- [7] A. H. Khalaj, T. Scherer, J. Siriwardana et S. Halgamuge, «Increasing the thermal efficiency of an operational data center using cold aisle containment,» chez 7th International Conference on Information and Automation for Sustainability, Colombo, 2014.
- [8] S. R. Hussein, Y. Alkabani et H. K. Mohamed, «Green cloud computing: Datacenters power management policies and algorithms,» chez 2014 9th International Conference on Computer Engineering & Systems (ICCES), Caire, 2014.
- [9] L. Popa, S. Ratnasamy, G. Iannaccone, A. Krishnamurthy et I. Stoica, «A cost comparison of datacenter network architectures,» chez *Proceedings of the 6th International COnference*, Philadelphia, 2010.

- [10] S. H. Lee, «Technology scaling challenges and opportunities of memory devices,» chez 2016 IEEE International Electron Devices Meeting (IEDM), San Francisco, 2016.
- [11] G. Crump, «What Is A Hyperscale Data Center,» 20 May 2013. [En ligne]. Available: http://www.storageswitzerland.com/Articles/Entries/2013/5/20_What_Is_A_Hyperscale_Data_Center.html.
- [12] W. Yuan et E. P. Li, «Investigations on delay interconnect lines for high-speed designs with the numerical technique,» 2003 IEEE Symposium on Electromagnetic Compatibility. Symposium Record (Cat. No.03CH37446), vol. 2, pp. 575-580, 2003.
- [13] D. Law, D. Dove, J. D'Ambrosia, M. Hajduczenia, M. Laubach et S. Carlson, «Evolution of ethernet standards in the IEEE 802.3 working group,» *IEEE Communications Magazine*, vol. 51, no. 18, pp. 88-96, Août 2013.
- [14] S. Gringeri, E. B. Basch et T. J. Xia, «Technical considerations for supporting data rates beyond 100 Gb/s,» *IEEE Communications Magazine*, vol. 50, no. 12, pp. s21-s30, Fevrier 2012.
- [15] P. J. Winzer, «Beyond 100G Ethernet,» *IEEE Communications Magazine*, vol. 48, no. 17, pp. 26-30, 2010.
- [16] D. A. B. Miller, «Rationale and challenges for optical interconnects to electronic chip,» *Proceedings of the IEEE*, vol. 88, no. 16, pp. 728-749, 2000.
- [17] A. G. P., Fiber-Optic Communications Systems, Third Edition, John Wiley & Sons, Inc, 2002.
- [18] G. Yeric, «Moore's law at 50: Are we planning for retirement ?,» chez 2015 IEEE International Electron Devices Meeting (IEDM), Washington, 2015.
- [19] G. E. Moore, «Cramming more components onto integrated circuits,» *Electronics*, vol. 38, no. 118, pp. 114-117, 19 Avril 1965.
- [20] T. Konkova, S. Mironov, Y. Ke et J. Onuki, «Annealing effect on the structure characteristics of nano-scale damascene copper lines,» chez 2013 IEEE International Interconnect Technology Conference - IITC, Kyoto, 2013.
- [21] K. Hane et Y. Kanamori, «Integration of MEMS actuators with nanophotonics: Silicon submicron-wide waveguide switches for optical-path changes,» chez 485-486, Kaohsiung, 2011.

Bibliographie

- [22] H. Oomori, M. Shiozaki et H. Kurashima, «Development of a practical electromagnetic interference (EMI) simulation in high speed optical transceivers,» chez 2009 59th Electronic Components and Technology Conference, San Diego, 2009.
- [23] H. Cheng, J. Gao, H. C. Wu, G. Liu, E. Lau, L. Yuan et C. Krause, «Optics vs. copper from the perspective of thunderbol 3 interconnect technology,» chez 2016 China Semiconductor Technology International Conference (CSTIC), Shangai, 2016.
- [24] S. Babani, M. I. Faruk, A. A. Bature et N. K. Dankadai, «Comparative study between fiber optic and copper in communication link,» *International Journal of Technical Research and Application*, vol. 2, pp. 59-63, 2014.
- [25] E. J. Denlinger, «Losses of Microstrip Lines,» *IEEE Transactions on Microwave Theory and Techniques*, vol. 28, no. 16, pp. 513-522, Juin 1980.
- [26] W. Che, Y. F. Tang, J. Zhang et Y. L. Chow, «Formulas of dielectric and total attenuations of a microstrip line,» *Radio Science*, vol. 45, no. 15, pp. 1-10, 2010.
- [27] J. Nitsch, F. Gronwald et G. Wollenberg, Radiating nonuniform transmission-line systems and the partial element equivalent circuit method, John Wiley & Sons., 2009.
- [28] R. Schmidt et P. Russer, «Modeling of cascaded coplanar waveguide discontinuities by the mode-matching approach,» *IEEE Transactions on Microwave Theory and Techniques*, vol. 43, no. 112, pp. 2910-2917, Decembre 1995.
- [29] Y. Shin et H. O. Kim, «Analysis of power consumption in VLSI global interconnects,» chez 2005 IEEE International Symposium on Circuits and Systems, Kobe, 2005.
- [30] N. Magen, N. Kolodny, A. Weiser et N. Shamir, «Interconnect power dissipation in a micro-processor,» chez 2004th Internationnal workshop on system level interconnect prediction, Paris, 2004.
- [31] S. Tanaka, T. Akiyama, S. Sekiguchi et K. Morito, «Silicon Photonics Optical Transmitter Technology for Tb/s-class I/O Co-packaged with CPU,» *Fujitsu Scientific & Technical Journal (FSTJ)*, vol. 50, no. 11, pp. 123-131, 2014.
- [32] A. V. Krishnamoorthy, K. W. Goossen, W. Jan, X. Zheng, R. Ho, G. Li, R. Rozier, F. Liu, D. Patil, J. Lexau, H. Schwetman, D. Feng, M. Asghari, T. Pinguet et J. E. Cunningham, «Progress in Low-Power Switched Optical Interconnects,» *IEEE Journal of Selected Topics in Quantum Electronics*, vol. 17, no. 12, pp. 357-376, 2011.

- [33] J. Svarny, «Bias driver of the Mach-Zehnder intensity electro-optic modulator based on harmonic analysis,» *Advances in roboctics, mechatronics and circuits*, pp. 184-189, 2014.
- [34] T. Lengyel, K. Szczerba, P. Westbergh, M. Karlsson, A. Larsson et P. Andrekson, «Sensistivity improvements in an 850 nm VCSEL transmitter using a one tap preemphasis electronic filter,» chez 2015 European Conference on Optical Communication (ECOC), Valencia, 2015.
- [35] E. Rosencher et B. Vinter, Optoelectronics, Cambridge: Cambridge University Press, 2002.
- [36] H. Xu, X. Li, X. Xiao, Y. Yu and J. Yu, "Demonstration and Characterization of High-Speed Silicon Depletion-Mode Mach–Zehnder Modulators," *IEEE Journal of Selected Topics in Quantum Electronics*, vol. 20, no. 4, pp. 23-32, 2014.
- [37] G. Li, A. V. Krishnamoorthy, I. Shubin, J. Yao, Y. Luo, H. Thacker, X. Zheng, K. Raj and J. E. Cunningham, "Ring Resonator Modulators in Silicon for Interchip Photonic Links," *IEEE Journal of Selected Topics in Quantum Electronics*, vol. 19, no. 6, pp. 95-113, Novembre 2013.
- [38] S. Lischke, D. Knoll, L. Zimmermann, Y. Yamamoto, M. Fraschkle, A. Trusch, A. Kruger, M. Kroh et B. Tillack, «Low dark current Ge PIN photodiode for a high-performance photonic BiCMOS process for radio-over-fiber applications,» chez 2012th IEEE Photonics Conference, Burlingame, 2012.
- [39] H. Emami-Nejad et A. Mir, «Simulation and evaluation of PIN photodetectors based on material and thickness of intrinsic layer,» chez 2015 23rd Iranian Conference on Electrical Engineering, Tehran, 2015.
- [40] K. W. Ang, G. Lo et D. L. Kwong, «Germanium photodetector technologies for optical communication applications,» *Semiconductor Technologies, Intech*, pp. 365-406, 2010.
- [41] C. K. Lin, H. C. Kuo, G. R. Lin et M. Feng, «A low-dark-current InGaAs photodetector made on metamorphic InGaP buffered GaAs substrate,» chez *OFC/NFOEC Technical Digest Optical Fiber Communication Conference*, 2005.
- [42] C. Kromer, G. Sialm, T. Morf, M. L. Schmatz, F. Ellinger, D. Erni et H. Jackel, «A low-power 20-GHz 52-dBΩ transimpedance amplifier in 80-nm CMOS,» *IEEE Journal* of Solid-State Circuit, vol. 39, no. 16, pp. 885-894, 2004.
- [43] M. P. De Micheli, «Fabrication of photonic wires in LiNbO3 and their interest in nonlinear optics,» chez 2015 20th Microoptics Conference (MOC), Fukuoka, 2015.

- [44] N. Vainos, D. Alexandropoulos, C. Politi, C. Matrakidis, G. Dede, T. Kamalakis, C. Kouloumentas, H. Avramopoulos, S. Couris, T. Rokkas, D. Varoutas, M. Vasilopoulou, D. Davazoglou, G. Pistolis et P. Argitis, «Polymer photonic technologies for optical communications,» chez 2013 15th International Conference on Transparent Optical Networks (ICTON), Cartagena, 2013.
- [45] B. C. Chou et et al., «Modeling, design, and demonstration of ultra-miniaturized and high efficiency 3D glass photonic modules,» chez 2014 IEEE 64th Electronic Components and Technology Conference (ECTC), Orlando, 2014.
- [46] F. Y. Gardes, A. Brimont, P. Sanchis, G. Rasigade, D. Marris-Morini, L. O'Faolain, F. Dong, J. M. Fedeli, P. Dumon, L. Vivien, T. F. Krauss, G. T. Reed et J. Marti, «High-speed modulation of a compact silicon ring resonator,» chez 2009 6th IEEE International Conference on Group IV Photonics, San Fransisco, 2009.
- [47] M. Rakowski, M. Pantouvaki, P. De Heyn, P. Verheyen, M. Ingels, H. Chen, J. De Coster, G. Lepage, B. Snyder, K. De Meyer, M. Steyaert, N. Pavarelli, S. L. J. P. O'Brien, P. Absil et J. Van Campenhout, «A 4×20Gb/s WDM ring-based hybrid CMOS silicon photonics transceiver,» chez 2015 IEEE International Solid-State Circuits Conference (ISSCC) Digest of Technical Papers, San Fransisco, 2015.
- [48] P. De Heyn, J. De Coster, P. Verheyen, G. Lepage, M. Pantouvaki, P. Absil, W. Bogaerts, D. Van Thourhout et J. Van Campenhout, «Polarization-insensitive 5×20Gb/s WDM Ge receiver using compact Si ring filters with collective thermal tuning,» chez OFC 2014, San Francisco, 2014.
- [49] R. Soref et B. Bennett, «Electrooptical effects in silicon,» *IEEE Journal of Quantum Electronics*, vol. 23, no. 111, pp. 123-129, 1987.
- [50] P. K. Asthana, B. Ghosh, Y. Goswami et B. M. M. Tripathi, «High-Speed and Low-Power Ultradeep-Submicrometer III-V Heterojunctionless Tunnel Field-Effect Transistor,» *IEEE Transactions on Electron Devices*, vol. 61, no. 112, pp. 479-486, 2014.
- [51] S. Flachowsky, T. Herrmann, J. Höntschel, R. Illgen, S. Y. Ong, M. Wiatr, T. Baldauf, W. Klix et R. Stenzel, «Mobility and strain effects for <100> and <110> oriented silicon and SiGe transistor channels,» chez 2012 13th International Conference on Ultimate Integration on Silicon (ULIS), Grenoble, 2012.
- [52] J. Fujikata, M. Noguchi, J. Han, S. Takahashi, M. Takenaka et T. Nakamura, «Recordhigh Modulation-efficiency Depletion-type Si-based Optical Modulator with In-situ B Doped Strained SiGe Layer on Si Waveguide for 1.3 um,» chez ECOC 2016; 42nd European Conference on Optical Communication, Dusseldorf, 2016.

- [53] H. T. Chen, P. Verheyen, P. De Heyn, G. Lepage, J. De Coster, P. Absil, G. Roelkens et J. Van Campehout, «High-Responsivity Low-Voltage 28-Gb/s Ge p-i-n Photodetector With Silicon Contacts,» *Journal of Lightwave Technology*, vol. 33, no. 114, pp. 820-824, 2015.
- [54] D. Fowler, C. Baudot, J. M. Fedeli, B. Caire, L. Virot, A. Leliepvre, G. Grand, A. Myko, D. Marris-Morini, S. Messaoudene, A. Souhaite, S. Olivier, P. Grosse, G. H. Duan, B. Ben Bakir, F. Boeuf, L. Vivien et S. Menezo, «Complete Si-photonics device-library on 300mm wafers,» chez *OFC 2014*, San Francisco, 2014.
- [55] S. Khalfallah, P. Dubreuil, L. Escotte, R. Legros, C. Fontaine, A. Munoz-Yague, B. Beche et H. Porte, «A GaAlAs-GaAs integrated coherence modulator,» *Journal of Lightwave Technology*, vol. 17, no. 111, pp. 103-107, 1999.
- [56] Y. Akulova, «InP photonic integrated circuits for high efficiency optical transceivers,» chez *In Photonics Conference (IPC)*, San Diego, 2014.
- [57] S. Iino, M. Ito, Y. Wada, T. Kuwabara et T. Marumoto, «120 GHz 256QAM GaAs Transceiver Module for Over-10Gbps Wireless Communications,» chez 2015 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS, New Orleans, 2015.
- [58] K. Tanabe, K. Watanabe et Y. Arakawa, «III-V/Si hybrid photonic devices by direct fusion bonding,» Nature Publishing Group, 2012.
- [59] M. Vaisman, K. N. Yaung, Y. Sun et M. L. Lee, «GaAsP/Si solar cells and tunnel junctions for III-V/Si tandem devices,» chez 2016 IEEE 43rd Photovoltaic Specialists Conference (PVSC), Portland, 2016.
- [60] K. Iga, «Surface-emitting laser-its birth and generation of new optoelectronics field,» *IEEE Journal of Selected Topics in Quantum Electronics*, vol. 6, no. 116, pp. 1201-1215, 2000.
- [61] J. Beadsworth, J. Leshin, M. Li, X. Yang, N. Cox, J. Leshin, L. Eifert, F. Tucker et D. Deppe, «Record single mode laser diode packing density using high uniformity lithographic VCSEL arrays with narrow spectral width,» chez 2016 Conference on Lasers and Electro-Optics (CLEO), San Jose, 2016.
- [62] J. F. Buckwalter, X. Zheng, G. Li, K. Raj and V. Krishnamoorthy, "A Monolithic 25-Gb/s Transceiver With Photonic Ring Modulators and Ge Detectors in a 130-nm CMOS SOI Process," *IEEE Journal of Solid-State Circuits*, vol. 47, no. 6, pp. 1309-1322, June 2012.
- [63] M. Yuffe, M. Mehalel, E. Knoll, J. Shor, T. Kurts, E. Altshuler, E. Fayneh, K. Luria et M. Zelikson, «A Fully Integrated Multi-CPU, Processor Graphics, and Memory

Controller 32-nm Processor,» *IEEE Journal of Solid-State Circuits*, vol. 47, no. 111, pp. 194-205, 2012.

- [64] D. Parsons, B. Camp et V. Genova, «Gallium arsenide monolithic microwave integrated circuits in IBM,» chez *IEEE Technical Conference on Southern Tier*, Binghamton, 1990.
- [65] M. Steinhauer, H. O. Ruob, H. Irion et W. Menzel, «Millimeter-Wave-Radar Sensor Based on a Transceiver Array for Automotive Applications,» *IEEE Transactions on Microwave Theory and Techniques*, vol. 56, no. 112, pp. 261-269, 2008.
- [66] T. Hino, R. Kuribayashi, Y. Hashimoto, T. Sugimoto, J. Ushioda, J. Sasaki, I. Ogura, I. Hatakeyama et K. Kurata, «A 10 Gbps x 12 channel pluggable optical transceiver for high-speed interconnections,» chez 2008 58th Electronic Components and Technology Conference, Lake Buena Vista, 2008.
- [67] S. Bernabe, K. Rida, G. Pares, O. Castany, D. Fowler, C. Kopp, G. Waltener, J. Gonzalez Jimenez and S. Menezo, "On-Board Silicon Photonics-Based Transceivers With 1-Tb/s Capacity," *IEEE Transactions on Components, Packaging and Manufacturing Technology*, vol. 6, no. 7, pp. 1018-1025, 2016.
- [68] J. H. Lau, «Overview and Outlook of Three-Dimensional Integrated Circuit Packaging, Three-Dimensional Si Integration, and Three-Dimensional Integrated Circuit Integration,» *Journal of Electronic Packaging*, 2014.
- [69] J. Lim, D. Kwon, J. S. Rieh, S. W. Kim et S. Hwang, «RF characterization and modeling of various wire bond transitions,» *IEEE Transactions on Advanced Packaging*, vol. 28, no. 14, pp. 772-778, 2005.
- [70] S. Manoharan, G. Krishnan Ramaswami, F. P. McCluskey et M. G. Pecht, «Failure mechanisms in encapsulated copper wire-bonded devices,» chez 2016 IEEE 23rd,» chez International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA), Singapore, 2016.
- [71] J. Shang, K. H. Liu et S. Lin, «New Challenge and new Material for high density Wire Bond and Flip Chip CSP Substrate,» chez 2008 3rd International Microsystems, Packaging, Assembly & Circuits Technology Conference, , Taipei, 2008.
- [72] P. Coudrain, P. Momar Souare, R. Prieto, V. Fiori, A. Farcy, L. Le Pailleur, J. P. Colonna, C. Santos, P. Vivet, H. Ben-Jamaa, D. Dutoit, F. De Crecy, S. Dumas, C. Chancel, D. Lattard et S. Cheramy, «Experimental Insights Into Thermal Dissipation in TSV-Based 3-D Integrated Circuits,» *IEEE Design & Test*, vol. 33, no. 13, pp. 21-36, 2016.

- [73] K. W. Lee, H. Hashimoto, M. Onishi, Y. Sato, M. Murugesan, J. C. Bea, T. Fukushima, T. Tanaka et M. Koyanagi, «A resilient 3-D stacked multicore processor fabricated using die-level 3-D integration and backside TSV technologies,» chez *IEEE 64th Electronic Components and Technology Conference (ECTC)*, Orlando, 2014.
- [74] J. Roullard, A. Farcy, S. Capraro, T. Lacrevaz, C. Bermond, G. Houzet, J. Charbonnier, C. Fuchs, C. Ferrandon, P. Leduc et B. Flechet, «Evaluation of 3D interconnect routing and stacking strategy to optimize high speed signal transmission for memory on logic,» chez 2012 IEEE 62nd Electronic Components and Technology Conference, San Diego, 2012.
- [75] T. Frank, E. Chery, C. Chappaz, L. Arnaud et L. Anghel, «Through silicon via impact on above BEoL Time Dependent Dielectric Breakdown,» chez 2012 IEEE International Integrated Reliability Workshop Final Report, South Lake Tahoe, 2012.
- [76] C. Fuchs, J. Charbonnier, S. Cheramy, L. Cadix, D. Henry, P. Chausse, O. Hajji, A. Farcy, G. Garnier, C. Brunet-Manquat, J. Diaz, R. Anciant, P. Vincent, N. Sillon et P. Ancey, «Process and RF modelling of TSV last approach for 3D RF interposer,» chez 2011 IEEE International Interconnect Technology Conference, Dresden, 2011.
- [77] S. Spolitis, V. Bobrovs, R. Parts et G. Ivanovs, «Extended reach 32-channel dense spectrum-sliced optical access system,» chez 2016 Progress in Electromagnetic Research Symposium (PIERS), Shanghai, 2016.
- [78] H. H. Chou, T. D. Wilkinson, N. Collings, W. A. Crossland et H. T. Chou, «Implementation of coarse wavelength division multiplexing multi-wavelength routing switch core for storage area networks,» *IET Optoelectronics*, vol. 4, no. 12, pp. 64-77, Avril 2010.
- [79] A. Agilent, «ver. 2011.10,» *Agilent Technologies*, vol. 1400, pp. 95403--1799, 2011.
- [80] J. L. Wei, J. D. Ingham, D. G. Cunningham, R. V. Penty et I. H. White, «Performance and Power Dissipation Comparisons Between 28 Gb/s NRZ, PAM, CAP and Optical OFDM Systems for Data Communication Applications,» *Journal of Lightwave Technology*, vol. 30, no. 120, pp. 3273-3280, 2012.
- [81] C. R. S. Fludger, M. Mazzini, T. Kupfer et M. Traverso, «Experimental measurements of the impact of multi-path interference on PAM signals,» chez OFC 2014, San Francisco, 2014.
- [82] D. R. Stauffer, S. D. Anderson, A. Sanders, A. Deas et B. Bhakta, *Comparison of PAM-4 and NRZ Signaling*, 2004.

- [83] Ansoft HFSS, «ver. 11,» Ansoft Corporation, 2007.
- [84] J. Kim, J. Cho, J. Kim, J. M. Yook, J. C. Kim, J. Lee, K. Park et J. S. Pak, «High-Frequency Scalable Modeling and Analysis of a Differential Signal Through-Silicon Via,» *IEEE Transactions on Components, Packaging and Manufacturing Technology*, vol. 4, no. 14, pp. 697-707, Avril 2014.
- [85] K. Morot, H. Jacquinot, T. Lacrevaz, C. Bermond, A. Farcy, J. C. Barbe et B. Flechet, «Modélisation haute fréquence de "Through Silicon Via" en fonction des matériaux, des architectures last et middle et des modes de transmission,» 14ème Journées de Caractérisation Microondes et Matériaux, 2016.
- [86] G. Breed, «There's Nothing Magic About 50 Ohms,» High Frequency Electronics, vol. 6, no. 16, p. 6, 2007.
- [87] C. Su, H. Ke et T. Hubling, «Overview of electromagnetic modeling software,» 25th Annual Review of Progress in Applied Computational Electromagnetics, pp. 736-741, 2009.
- [88] J. Goupy, «Etude comparative de divers plans d'expériences,» *Revue de statistique appliquée*, vol. 38, no. 14, pp. 5-44, 1990.
- [89] Stat-Ease, *Design Expert Version 6.0. 4*, INC, MN, USA, 2002.
- [90] S. W. Mathematica, A system for doing Mathematics by Computer, Redwood City, Californie: Wolfram Research, 1991.
- [91] L. Cadix, «Intégration et modélisation de TSV pour l'intégration 3D de puces,» Thèse de doctorat, 2010.
- [92] A. Kraszewski, «Prediction of the dielectric properties of two-phase mixtures,» *Journal of Microwave Power*, vol. 12, no. 13, pp. 216-222, 1977.
- [93] M. Brocard, «Caractérisation et analyse du couplage substrat entre le TSV et les transistors MOS dans les circuits intégrés 3D,» Thèse de doctorat, Grenoble, 2013.
- [94] I. Ndip et et al., «High-Frequency Modeling of TSVs for 3-D Chip Integration and Silicon Interposers Considering Skin-Effect, Dielectric Quasi-TEM and Slow-Wave Modes,» *IEEE Transactions on Components, Packaging and Manufacturing Technology*, vol. 1, no. 110, pp. 1627-1641, Octobre 2011.

- [95] S. M. N., Elements of electromagnetics, Oxford university press, 2014.
- [96] S. Adamshick, D. Coolbaugh et M. Liehr, «Feasability of coaxiale through silicon via 3D integration,» *Electronics Letters*, vol. 49, no. 116, pp. 1028-1030, 2013.
- [97] H. Jacquinot, K. Morot, T. Lacrevaz, A. Farcy, R. Velard, R. Ségaud, B. Flechet, L. Arnaud, J. Barbe et S. Cheramy, «RF characterization, analysis and miniaturization impact of RDL interconnects,» *Electronics Components and Technology Conference* (*ECTC*), 2018.
- [98] K. Morot, T. Lacrevaz, H. Jacquinot, P. Scheiblin, A. Farcy, P. Artillan, C. Bermond et B. Fléchet, «3D interconnect optimization for single channel 100-Gbps transmission in a photonic interposer,» Signal and Power Integrety conference (SPI), 2017.
- [99] K. Morot, H. Jacquinot, T. Lacrevaz, C. Bermond, A. Farcy et B. Flechet, «Wide-band simulations of differential 3D interconnect propagation performances in a photonic interposer,» *Electronics System integration Technology Conference (ESTC)*, 2016.
- [100] H. Kalargaris et V. F. Pavlidis, «Voltage scaling for 3-D ICs : When, how and how much ?,» *Microelectronics Journal*, vol. 69, pp. 35-44, 2017.
- [101] W. Zhao, Y. Guo et W. Yin, «Transmission characteritics of a coaxial through-silicon via (C-TSV) interconnect,» chez 2011 IEEE International Symposium on Electromagnetic Compatibility (EMC), 2011.
- [102] E. Leobandung, «Electrical and optical through-silicon-via (TSV),» U.S. Patent No. 9,236,328, Washington DC, 2016.
- [103] S. Lhostis, A. Farcy, E. Deloffre, F. Lorut, S. Mermoz, Y. Henrion et et al., «Reliable 300 mm wafer level hybrid bonding for 3D stacked CMOS Image Sensors,» chez *IEEE* 66th Electronic Components and Technology Conference (ECTC), 2016.
- [104] D. A. Frickey, «Conversions between S, Z, Y, H, ABCD, and T parameters which are valid for complex source and load impedances,» *IEEE Transactions on Microwave Theory and Techniques*, vol. 42, no. 12, pp. 205-211, 1994.
- [105] J. L. Goupy, Methods for experimental design : principles and applications for physicists and chemists, vol. 12, Elsevier, 1993.
- [106] J. Stenarson et K. Yhland, «An overview of VNA calibration and uncertainty evaluation techniques,» chez *German Microwave Conference*, Hamburg-Harburg, Germany, 2008.

Bibliographie

- [107] F. Purroy et L. Pradell, «New theoretical analysis of the LRRM calibration technique for vector network analyzers,» *IEEE Transactions on Instrumentation and Measurement*, vol. 50, no. 15, pp. 1307-1314, 2001.
- [108] A. Davidson, K. Jones et E. Strid, «LRM and LRRM Calibrations with Automatic Determination of Load Inductance,» chez 36th ARFTG Conference Digest, Monterey, CA, 1990.
- [109] A. Safwat et L. Hayden, «Sensitivity analysis of calibration standards for SOLT and LRRM,» *ARFTG Conference Digest-Fall, 58th*, vol. 40, pp. 1-10, 2001.
- [110] R. Marks, «A multiline method of network analyzer calibration,» *IEEE Transactions* on *Microwave Theory and Techniques*, vol. 39, no. 17, pp. 1205-1215, 1991.
LISTE DES FIGURES

Figure 0-1 : Principe de l'intégration 3D
Figure 0-2 : Exemple d'intégration 2.5D avec interposeur
Figure 0-3 : L'interposeur photonique en intégration 2,5 et ses interconnexions (rouge : puce électrique, bleu : puce photonique)
Figure I-1 : Centre de données de Google à Council Buffs (Iowa) [1]13
Figure I-2 : Arborescence des communications dans les centres de données
Figure I-3 : Evolution prédictive du trafic mondial d'information dans les réseaux de communication [2]
Figure I-4 : Provenances et destinations des échanges de données en 2014 [2]15
Figure I-5 : Historique (bleu) et prédictions (rouge) des débits adressés par les normes Ethernet IEEE [14]
Figure I-6 : Domaines d'intérêt des interconnexions électriques et optiques [32]22
Figure I-7 : Schémas fonctionnels des chaînes d'émission et de réception d'un transmetteur électro-optique
Figure I-8 : Principe de fonctionnement d'une diode LASER à jonction PiN
Figure I-9 : Principe de fonctionnement du modulateur de Mach-Zehnder par déphasage sur un seul bras ($\Delta \Phi$ = déphasage du signal optique)
Figure I-10 : Principe de fonctionnement d'un modulateur à anneau (U_m = amplitude du signal modulant, λ_p = longueur d'onde de la porteuse, n_{eff} = indice optique effectif de l'anneau, λ_r = longueur d'onde de résonnance, $\Delta \Phi$ = déphasage du signal optique)
Figure I-11 : Exemple d'amplificateur à transimpédance
Figure I-12 : Longueur d'onde d'opération et caractéristiques des bandes interdites des alliages en silicium, germanium et matériaux III-V
Figure I-13 : Coupe technologique des fonctions photoniques intégrées sur silicium avec croissance de germanium par épitaxie [54]
Figure I-14 : Intégration monolithique des fonctions optiques et électriques du transmetteur. Vue de dessus (gauche) et vue en coupe (droite)
Figure I-15 : Intégration hybride des fonctions optiques et électriques du transmetteur. Vue de dessus (gauche) et vue en coupe (droite)

Figure I-16 : Feuille de route d'intégration du transmetteur électro-optique dans les centres de données (TX/RX : Transmetteur électro-optique, Proc : Processeur)
Figure I-17 : Empilement 3D de puces sur BGA (<i>Substrate</i>) interconnectées par wire-bond [68]
Figure I-18 : Comparaison des assemblages 2D, 2D SiP (Wire-bond et flip-chip) et 3D flip- chip
Figure I-19 : Intégration SiP flip-chip pour le co-assemblage du processeur et du transmetteur électro-optique sur un même BGA
Figure I-20 : Vue de dessus et dimensions du processeur et des puces du transmetteur assemblés par la méthode SiP flip-chip
Figure I-21 : Réduction de la surface d'occupation d'un SiP flip-chip par assemblage 3D 42
Figure I-22 : Concept d'intégration 3D de la fonction transmetteur électro-optique et du processeur inspiré de [73]
Figure I-23 : Intégration 2.5D avec un interposeur CMOS passif pour le co-assemblage du processeur et du transmetteur électro-optique
Figure I-24 : Exemple de disposition des puces sur l'interposeur passif. Estimation de la distance minimale entre les I/O optiques (A) et le processeur (B)
Figure I-25 : Intégration 2.5D avec un interposeur CMOS actif pour le co-assemblage du processeur et du transmetteur électro-optique
Figure I-26 : Intégration 2.5D avec un interposeur photonique pour le co-assemblage du processeur et du transmetteur électro-optique
Figure I-27 : Réseau d'interconnexions métalliques de l'interposeur photonique (BEOL = <i>Back-end-of-Line</i> , RDL = <i>Redistribution Layer</i> , TSV = <i>Through Silicon Via</i>)
Figure I-28 : Empilement technologique des niveaux métalliques en face avant des puces CMOS (gauche) et photonique (droite)
Figure I-29 : Empilement technologique des lignes RDL (ϵ_r = permittivité relative, ρ = résistivité)
Figure I-30 : Procédés d'intégration des TSV middle et last (FEOL = Front-end-of-Line, BEOL = Back-end-of-Line)
Figure I-31 : Vue en coupe d'un TSV middle 50
Figure I-32 : Vue en coupe d'un TSV last
Figure I-33 : Empilement technologique du µ-Pilier
Figure I-34 : Méthodologie développée pour évaluer et optimiser les performances électriques

Figure II-1 : Distribution du signal dans une chaîne d'émission (D_B = débit binaire, D_S = débit symbole, k = nombre de bits par symbole, λ = longueur d'onde, m = nombre de longueurs d'onde par fibre, n = nombre de fibres)
Figure II-2 : Exemple de transmission d'une même séquence binaire à 100 Gbps pour les modulations PAM-2 et PAM-4. Dans le premier cas, un seul bit est transmis par symbole de durée 10 ps. Dans le second cas, deux bits sont transmis par symbole de durée 20 ps
Figure II-3 : Densité spectrale de puissance des signaux PAM-2 (a) et PAM-4 (b). La proportion de puissance occupant les fréquences supérieures à 100 GHz est extraite
Figure II-4 : Estimation de l'encombrement dans le cas de lignes de transmission horizontales (a) et d'interconnexions verticales (b)
Figure II-5 : Evolution fréquentielle du module du paramètre de transmission d'un quadripôle et extraction de la bande passante à - 3 dB (f _{-3dB})
Figure II-6 : Diagramme de l'œil en entrée d'une chaîne66
Figure II-7 : Diagramme de l'œil d'un signal numérique à 2 niveaux en sortie d'une chaîne non-idéale
Figure II-8 : Configurations GSG et GSSG dans le cas d'interconnexions horizontales 69
Figure II-9 : Vue en coupe transverse au sens de propagation des interconnexions horizontales (a) et verticales (b) en configuration GSG. Identification des paramètres de conception des conducteurs
Figure II-10 : Module du coefficient de réflexion des interconnexions 3D pour les paramètres de conception proposés. Résultats extrait de simulation 3D-EM sous Ansoft HFSS pour une impédance de référence de 50 Ω
Figure II-11 : Paramètre de transmission des TSV last et middle en configuration GSG et pour une impédance de référence de 50 Ω
Figure II-12 : Agencement et dimensionnement des puces EiC et processeur sur l'interposeur photonique
Figure II-13 : Chaînes 3D envisagées pour la communication inter-puces Routage en face avant (D2D FS, bleu) et en face arrière (D2D BS, rouge) L_T = Longueur de transmission transverse
Figure II-14 : Conditions de charge pour la communication inter-puces
Figure II-15 : Tension (U, en bleu) et courant (I, en rouge) en sortie d'une chaîne 3D avec une capacité de sortie de 20 fF
Figure II-16 : Conditions de charge pour la communication inter-puces avec impédance d'adaptation en sortie de la chaîne

Figure II-17 : Tension (U, en bleu) et courant (I, en rouge) en sortie d'une chaîne 3D adaptée à 50 Ω en sortie
Figure II-18 : Chaînes 3D envisagées pour la communication puce-à-BGA Routage par la puce EiC (D2S EiC, vert), en face avant de l'interposeur (D2S FS, bleu) et en face arrière de l'interposeur (D2S FS, rouge)
Figure II-19 : Conditions de charge pour la communication puce-à-BGA
Figure II-20 : Méthodes proposées pour la modélisation de chaînes 3D en fonction du chemin considéré et de la longueur des lignes t_{chain} = temps de simulation de chaîne complète, $t_{interco}$ = temps de simulation d'une interconnexion seule ($t_{chain} >> t_{interco}$)
Figure II-21 : Evolution des modules des coefficients de transmission simulés à 100 GHz des chaînes 3D en fonction de leur longueur pour la communication inter-puces
Figure II-22 : Evolution des modules des coefficients de transmission simulés à 100 GHz des chaînes 3D en fonction de leurs longueurs pour la communication puce-à-BGA
Figure II-23 : Diagrammes de l'œil en sortie des chaînes 3D des communications inter-puces (haut) et puce-à-BGA (bas) pour les longueurs transverses satisfaisant le critère de fréquence à - 3 dB
Figure III-1 : Modèle RLCG d'un tronçon de ligne de longueur dx très inférieure à la longueur d'onde des signaux
Figure III-2 : Vue en coupe et modèle physique d'admittance de la ligne RDL 105
Figure III-3 : Modèle physique simplifié de l'admittance des lignes RDL 106
Figure III-4 : Vue en coupe et modèle physique d'admittance des TSV 109
Figure III-5 : Empilement technologique des μ -Piliers et des niveaux BEOL. Mise en évidence des capacités de métallisations C _{haut} et C _{bas} pour le μ -Pilier central
Figure III-6 : Comparaison des résistances (gauche) et inductances (droite) extraites de la caractérisation, des modèles mathématiques et des simulations
Figure III-7 : Comparaison des conductances (gauche) et capacités (droite) extraites de la caractérisation, des modèles mathématiques et des simulations
Figure III-8 : Ligne RDL caractérisée Vue du dessus (en haut) et vue en coupe (en bas) 117
Figure III-9 Comparaison des résultats de mesure des paramètres R, L, G, C d'une ligne RDL avec les résultats de simulations 2D-EM pour $\varepsilon_{isolant} = 4,2$ et $\sigma_{Cu} = 5,6.10^7$ S/m 119
Figure III-10 : Comparaison des paramètres R, L, G, C de la ligne RDL modélisés avec les résultats de simulations 2D-EM pour $\varepsilon_{isolant} = 7$ et $\sigma_{Cu} = 5,8.10^7$ S/m
Figure III-11 : Atténuation en fonction de la longueur des lignes (RDL et BEOL) pour les paramètres de conception et technologiques standards (h_{TSV} fixée à 100 µm, $h_{\mu-Pilier}$ fixée à 34 µm)

Figure III-12 : Comparaison des résistances (gauche) et conductances (droite) des interconnexions en configuration standard
Figure III-13 : Identification des facteurs impactant significativement l'atténuation du TSV à 100 GHz
Figure III-14 : Identification des facteurs impactant significativement l'atténuation des lignes RDL à 100 GHz
Figure III-15 : Identification des facteurs impactant significativement l'atténuation des lignes BEOL PiC et BiC à 100 GHz
Figure III-16 : Exposant d'atténuation extrait des modèles mathématiques de paramètres R, L, C et G Hauteur des TSV = 100 μ m, hauteur des μ -Pilier = 34 μ m, longueur des lignes = 100 μ m
Figure III-17 : Retard en fonction de la longueur des lignes (RDL et BEOL) pour des paramètres de conception et technologiques standards (h_{TSV} fixée à 100 µm, $h_{\mu-Pilier}$ fixée à 34 µm)
Figure III-18 : Comparaison des inductances (gauche) et capacités (droite) des interconnexions en configuration standard
Figure III-19 : Atténuation (a) et retard (b) tirés de la mesure de ligne RDL sur la bande [10 MHz ; 67 GHz] et intervalles de variations déduits des variabilités du procédé d'intégration dans le cas du substrat épais
Figure III-20 : Atténuation (a) et retard (b) tirés de la mesure de ligne RDL sur la bande [10 MHz ; 67 GHz] et intervalles de variations déduits des variabilités du procédé d'intégration dans le cas du substrat aminci
Figure IV-1 : Chaînes 3D à optimiser pour la communication inter-puces (D2D) 143
Figure IV-2 : Chaînes 3D à optimiser pour la communication puce-à-BGA (D2S) 144
Figure IV-3 : Méthodologie d'optimisation de la longueur maximale et de la consommation énergétique d'une chaîne 3D
Figure IV-4: Longueurs de transmissions transverses maximales optimisées dans le domaine restreint
Figure IV-5 : Variations relatives de L_{Tmax} (gauche) et $E_b@L_{Tmax}$ (droite) pour σ_{Si} variant entre 5 S/m et 10 S/m
Figure IV-6 : Diagramme des contributions pour L_{Tmax} de la chaîne D2D FS154
Figure IV-7 : Diagramme des contributions pour $E_b@L_{Tmax}$ pour la chaîne D2D FS 155
Figure IV-8 : Diagramme des contributions pour L_{Tmax} de la chaîne D2D BS

Figure IV-9: Diagramme des contributions pour $E_b@L_{Tmax}$ de la chaîne D2D BS 157
Figure IV-10 : Réduction de E_b résultant de la diminution du diamètre des TSV de 10 μ m à 5 μ m pour la chaîne D2S FS en fonction de la longueur de transmission transverse
Figure IV-11 : Réduction de E_b résultant de l'épaississement du cuivre de la ligne RDL de 3 μ m à 7 μ m pour la chaîne D2S BS en fonction de la longueur de transmission transverse
Figure IV-12 : Evolution des contributions des facteurs significatifs pour la chaîne D2S FS en fonction de la conductivité du silicium
Figure IV-13 : Evolution des contributions des facteurs significatifs pour la chaîne D2S BS en fonction de la conductivité du silicium
Figure IV-14 : Ecarts relatifs de L_{Tmax} obtenus par l'optimisation dans le domaine large pour $\sigma_{Si} = 10$ S/m en comparaison aux cas standards et aux chaînes optimisées dans le domaine restreint
Figure IV-15 : Ecarts relatifs de $E_b@L_{Tmax}$ obtenus par l'optimisation dans le domaine large pour $\sigma_{Si} = 10$ S/m en comparaison aux cas standards et aux chaînes optimisées dans le domaine restreint
Figure IV-16 : Plage de variation des valeurs optimisées de L_{Tmax} (gauche) et $E_b@L_{Tmax}$ (droite) pour un substrat standard ($\sigma_{Si} \in [5 \text{ S/m}; 10 \text{ S/m}]$)
Figure IV-17: Comparaison des L_{Tmax} obtenues pour les cas standards et suite aux optimisations conduites dans le domaine restreint et dans le domaine large
Figure V-1 : L'interposeur photonique et ses tronçons élémentaires d'interconnexions 3D177
Figure V-2 : Chaînes 3D optimisées pour les communications inter-puces et puce-à-BGA179
Figure VI-1 : Modèle RLCG distribué de ligne de transmission 190
Figure VI-2 : Formalisme de représentation d'un quadripôle en fonction des courants et tensions à ses bornes (Z_i = Impédance du port i)
Figure VI-3 : Formalisme des ondes de puissance incidentes et émises aux ports du quadripôle $(a_i = onde de puissance incidente au port i, b_i = onde de puissance émise au port i)195$
Figure VI-4 : Formalisme de représentation d'un quadripôle en fonction des courants et tension à ses bornes
Figure VI-5 : Exemple de mise en cascade de deux quadripôles 197
Figure VI-6 : Définition des grandeurs d'intérêts d'un système S x_i = Variables d'entrées, Y = réponse
Figure VI-7 : Espace de simulation à deux facteurs $(x_1 \text{ et } x_2)$ – définition du domaine d'étude et des points de simulation

Figure VI-8 : Représentation graphique de l'ensemble de réponses associées à un plan de
simulation à deux facteurs
Figure VI-9 : Définition de la surface de réponses du système à partir de l'ensemble des
réponses d'un plan de simulations à deux facteurs
Figure VI-10 : Principe de calibrage et de-embedding d'un dispositif sous test enfoui dans une cellule
Figure VI-11 : Structures des standards de calibrages mesurés au cours de la méthode LRRM 221
Figure VI-12 : Lignes L_1 (haut) et L_2 (bas) mesurées pour l'application de la méthode de de-

LISTE DES TABLEAUX

Tableau I-1 : Comparaison qualitative des performances des liens électriques et optiques 20
Tableau I-2 : Caractéristique des alliages III-V à 300 K [56]
Tableau I-3 : Avantages et inconvénients de la photonique sur silicium et sur matériaux III-V pour l'intégration du transmetteur électro-optique
Tableau I-4 : Comparaison des empilements 2.5D et 3D pour le co-assemblage du processeur et du transmetteur électro-optique
Tableau II-1 : Caractéristiques du signal transmis par chaîne électrique 63
Tableau II-2 : Critères d'évaluation de la transmission des signaux à 100 Gbps au travers des chaînes 3D de l'interposeur par ordre de priorité décroissant
Tableau II-3 : Avantages et inconvénients des modes de transmissions « unilatéral » et « différentiel »
Tableau II-4 : Paramètres de conception choisis et encombrement des interconnexions horizontales
Tableau II-5 : Paramètres de conception choisis et encombrement des interconnexions verticales
Tableau II-6 : Cas explorés lors de l'étape de validation de la méthode de mise en cascade et maximum d'écart relatif observé sur la plage de fréquence [100 MHz; 100 GHz] entre la simulation 3D et la mise en cascade pour les modules de paramètres S_{21}
Tableau II-7 : Synthèse des performances des chaînes 3D inter-puces (D2D) : longueurs transverses maximales, ouvertures et largeurs des diagrammes de l'œil et consommation énergétique
Tableau II-8 : Synthèse des performances des chaînes 3D puce-à-BGA (D2S) : longueurs transverses maximales, ouvertures et largeurs des diagrammes de l'œil et consommation énergétique
Tableau III-1: Plages de variation des paramètres de conception considérés dans les plans de simulations pour les tronçons d'interconnexion verticales
Tableau III-2: Plages de variation des paramètres de conception considérés dans les plans de simulations pour les tronçons d'interconnexion horizontales
Tableau III-3 : Plages de variation des paramètres technologiques considérés dans les plans de simulations 101
Tableau III-4 : Cas simulés dans le cas d'un plan de simulations factoriel à trois niveaux centrés et pour deux facteurs (W_S et W_G)
Tableau III-5 : Nombre de cas simulés dans le cadre des plans P et P _f 103

Tableau III-6 : Coefficients de variation (C.V) [%] des modèles polynomiaux extraits sous Design Expert
Tableau III-7 : Coefficients de variation des modèles polynomiaux des éléments du modèle physique simplifié d'admittance de la ligne RDL
Tableau III-8 : Coefficients de variation des modèles polynomiaux des éléments du modèle physique d'admittance du TSV
Tableau III-9 : Ecarts moyens mesurés entre les résultats de simulation 2D-EM et les modèles mathématiques interpolés sur la bande [1 MHz ; 100GHz] et sur l'ensemble des cas explorés au cours des plans de simulations
Tableau III-10 : Identification des facteurs significatifs du retard à 100 GHz (rouge : impact négatif ; bleu : impact positif)
Tableau III-11 : Paramètres de conception visés lors de l'intégration des lignes mesurées 133
Tableau III-12 : Plages de variation de l'épaisseur de conducteur (t_{Cu}) , de l'épaisseur d'oxyde (t_{SiON}) et de l'espacement (S) des lignes RDL caractérisées. S ₁₀ et S ₂₀ sont respectivement les espacements des lignes RDL ₁₀ et RDL ₂₀
Tableau III-13 : Identification des interconnexions critiques en fonction des longueurs transverses (L_T) visées et recommandations technologiques et de conception pour une chaîne constituée d'un TSV et d'une ligne (RDL ou BEOL)
Tableau IV-1 : Caractéristiques du signal transmis par les chaînes 3D à optimiser 146
Tableau IV-2 : Plages de variation des facteurs dans le domaine restreint
Tableau IV-3 : Plages de variation des facteurs dans le domaine large pour les tronçons élémentaires d'interconnexions verticaux
Tableau IV-4 : Plages de variation des facteurs dans le domaine large pour les tronçons élémentaires d'interconnexions horizontaux
Tableau IV-5: Ecart de performance entre les chaînes standards et les chaînes optimisées dans le domaine restreint
Tableau IV-6 : Energie par bit transmis évaluée à L _{Tmax} optimisée dans le domaine restreint pour chaque chaîne
Tableau IV-7 : Contributions des facteurs impactant significativement les performances de la chaîne D2S FS (bleu : effet positif, rouge : effet négatif)
Tableau IV-8 : Contributions des facteurs impactant significativement les performances de la chaîne D2S BS (bleu : effet positif, rouge : effet négatif)
Tableau IV-9 : Comparaison des distances de transmission maximale pour l'application interposeur photonique et des longueurs maximales transverses optimisées des chaînes 3D ($\sigma_{Si} = 5 \text{ S/m}$)

Tableau IV-10 : Performances optimales obtenues dans le domaine large pour un substrat sans perte ($\sigma = 0$ S/m)
Tableau IV-11 : Recommandations tirées de l'optimisation des chaînes 3D puce-à-puce (D2D) et puce-à-substrat (D2S) dans le domaine restreint pour un substrat standard
Tableau IV-12 : Recommandations tirées de l'optimisation des chaînes 3D puce-à-puce (D2D)et puce-à-substrat (D2S) dans le domaine large
Tableau IV-13 : Energies dissipées par bit transmis et par millimètre parcouru évaluées à L_{Tmax} des chaînes standards et des chaînes optimisées pour $\sigma_{Si} \in [5 \text{ S/m}; 10 \text{ S/m}]$
Tableau IV-14 : Performances optimales obtenues dans le domaine large pour un substrat sans perte
Tableau V-1 : Performances extraites par simulation des chaînes en configuration standard
Tableau V-2 : Identification des interconnexions critiques en fonction des longueurs transverses (LT) visées et recommandations technologiques et de conceptions
Tableau V-3 : Recommandations technologiques et de conception déduites des optimisations des chaînes 3D
Tableau V-4 : Longueurs de transmissions transverses L_{Tmax} maximales des chaînes standards et des chaînes optimisées pour $\sigma_{Si} \in [5 \text{ S/m}; 10 \text{ S/m}]$
Tableau V-5 : Energie dissipée par bit transmis et par millimètre parcouru évaluée à L_{Tmax} des chaînes standards et des chaînes optimisées pour $\sigma_{Si} \in [5 \text{ S/m}; 10 \text{ S/m}]$
Tableau VI-1 : Nombre d'essais nécessaires à la construction d'un plan de simulation factoriel complet à 3 niveaux

BIBLIOGRAPHIE DE L'AUTEUR

Publications en premier auteur

JCMM, Calais, 2016 (présentation orale)

<u>K. Morot</u>, H. Jacquinot, T. Lacrevaz, C. Bermond, A. Farcy, J. C. Barbe et B. Flechet, «Modélisation haute fréquence de "Through Silicon Via" en fonction des matériaux, des architectures last et middle et des modes de transmission,» 14ème Journées de Caractérisation Microondes et Matériaux (JCMM), 2016.

ESTC, Grenoble, 2016 (présentation orale)

<u>K. Morot</u>, H. Jacquinot, T. Lacrevaz, C. Bermond, A. Farcy et B. Flechet, «Wide-band simulations of differential 3D interconnect propagation performances in a photonic interposer,» *Electronics System integration Technology Conference (ESTC)*, 2016.

SPI, Baveno, 2017 (présentation orale)

<u>K. Morot</u>, T. Lacrevaz, H. Jacquinot, P. Scheiblin, A. Farcy, P. Artillan, C. Bermond et B. Fléchet, «3D interconnect optimization for single channel 100-Gbps transmission in a photonic interposer,» *Signal and Power Integrety conference (SPI)*, 2017.

Publications en co-auteur

ECTC, San Diego, 2018

H. Jacquinot, <u>K. Morot</u>, T. Lacrevaz, A. Farcy, R. Velard, R. Ségaud, B. Flechet, L. Arnaud, J. Barbe et S. Cheramy, «RF characterization, analysis and miniaturization impact of RDL interconnects,» *Electronics Components and Technology Conference (ECTC)*, 2018.

GLOSSAIRE

- ADS : Advanced Design System
- BEOL : Back-end of line
- BGA : Ball grid array
- BS : Backside (Face arrière)
- CWDM : Coarse wavelength division multiplexing
- D2D : Die-to-die (Inter-puces)
- D2S : Die-to-substrate (Puce-à-BGA)
- DSP : Densité spectrale de puissance
- DWDM : Dense wavelength division multiplexing
- EM : Electromagnetic
- FF : Facteur de forme
- FS : Front-side (Face avant)
- GSG : Ground signal ground
- GSSG : Ground signal signal ground
- HFSS : High frequency structural simulator
- PAM : Pulse-amplitude modulation
- PCB : Printed circuit board
- PiC : Photonic in chip
- Q2D : QuasiStatic 2D Extractor
- RDL : Redistribution layer
- TEM : Transverse electromagnetique
- TSV : Through Silicon Via
- UF : Underfill
- WDM : Wavelength division multiplexing

Résumés

Désormais l'essor des réseaux de télécommunication conduit à privilégier les transmissions optiques plutôt qu'électriques. L'interposeur photonique est proposé pour intégrer un transmetteur électro-optique au plus près des puces électriques. Les travaux présentés dans ce mémoire de thèse visent à optimiser la propagation des signaux au sein d'un réseau d'interconnexions électriques tridimensionnelles. Une première étude montre l'intérêt de la transmission des signaux rapides par la face avant pour la technologie actuelle. Le développement et l'application de modèles paramétrables d'interconnexions conduit à des recommandations de technologie et de conception : le routage par la face arrière devient alors envisageable sur des distances 144 % supérieures et consommant 66 % moins d'énergie que le cas de référence actuel et pour un substrat standard, faisant de l'interposeur photonique proposé une solution d'avenir.

Today, the constant growth of telecommunication networks leads to favor optical transmissions instead of electrical ones. The photonic interposer is proposed to integrate an electro-optical transmitter as close as possible to the electrical dice. The work presented in this thesis aims to optimize the propagation performances of the electrical signal conveyed though the three-dimensional interconnect network of the interposer. A first study shows that the high-speed signals transmission by the front-side should be prioritized for the current technology. The development and application of scalable interconnect models leads to technology and design recommendations. It becomes then possible to route through the backside of the interposer over a 144 % longer distance and by consuming 66% less energy than the reference case in a standard substrate. These results make the proposed photonic interposer a promising solution for future data-center applications.

