



HAL
open science

Contribution à la conception et la production automatique en électronique de puissance via les réseaux de convertisseurs

Théo Lamorelle

► **To cite this version:**

Théo Lamorelle. Contribution à la conception et la production automatique en électronique de puissance via les réseaux de convertisseurs. Energie électrique. Université Grenoble Alpes [2020-..], 2020. Français. NNT : 2020GRALT033 . tel-03098289

HAL Id: tel-03098289

<https://theses.hal.science/tel-03098289>

Submitted on 5 Jan 2021

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

THÈSE

Pour obtenir le grade de

DOCTEUR DE L'UNIVERSITÉ GRENOBLE ALPES

Spécialité : GENIE ELECTRIQUE

Arrêté ministériel : 25 mai 2016

Présentée par

Théo LAMORELLE

Thèse dirigée par **Jean-Christophe CREBIER**, Directeur de recherche CNRS délégation Alpes
et codirigée par **Yves LEMBEYE**, Professeur des universités,
université Grenoble Alpes

préparée au sein du **Laboratoire Laboratoire de Génie
Electrique**
dans l'**École Doctorale Electronique, Electrotechnique,
Automatique, Traitement du Signal (EEATS)**

Contribution à la conception et la production automatique en électronique de puissance via les réseaux de convertisseurs

Contributions to automatic design for manufacturing in power electronics using power converter arrays

Thèse soutenue publiquement le **30 septembre 2020**,
devant le jury composé de :

Monsieur JEAN-CHRISTOPHE CREBIER

DIRECTEUR DE RECHERCHE, CNRS DELEGATION ALPES, Directeur
de thèse

Monsieur STEPHANE AZZOPARDI

DOCTEUR INGENIEUR, SAFRAN GROUP, Rapporteur

Monsieur FRANCOIS COSTA

PROFESSEUR DES UNIVERSITES, ECOLE NORMALE SUPERIEURE
PARIS SACLAY, Rapporteur

Monsieur FREDERIC RICHARDEAU

DIRECTEUR DE RECHERCHE, CNRS DELEGATION MIDI-PYRENEES,
Président

Monsieur YVES LEMBEYE

PROFESSEUR DES UNIVERSITES, UNIVERSITE GRENOBLE ALPES,
Co-directeur de thèse



Remerciements

C'est donc après trois années de travail que j'écris ce texte de remerciements. Il vise à essayer de citer l'ensemble, sans y parvenir, des personnes et des actions que je souhaite remercier.

Tout d'abord, je souhaite remercier les rapporteurs Stéphane Azzopardi et François Costa ayant accepté de rapporter ma thèse. Merci aussi à Frédéric Richardeau d'avoir fait partie de l'oral de thèse en qualité de président du jury. J'ai apprécié la révision que vous avez faite à mon travail de thèse. Cela a permis un échange riche de questions structurées lors de l'oral qui représente un point final positif de la thèse.

Je remercie tout particulièrement l'encadrement de la thèse. Côté laboratoire, Jean-Christophe et Yves, aussi bien en théorie qu'en pratique, j'ai eu des échanges techniques très formateurs et vous avez toujours été présents pour superviser le travail. C'est une qualité que j'ai fortement appréciée et pour laquelle je vous remercie ici. Je souligne avec insistance votre forte implication dans la science et la détermination avec laquelle vous menez ce projet depuis maintenant plusieurs années. Côté entreprise, je remercie la direction de Maatel d'avoir accepté ce défi. C'est une preuve de l'esprit d'innovation de l'entreprise. Jean-Christophe Podvin, merci d'avoir suivi mon travail pendant ces trois années et de m'avoir apporté ton expertise. J'ai pu découvrir des collègues qui sont devenus des amis de par l'esprit familial que Maatel apporte. Merci à vous de m'avoir montré comment allier esprit professionnel & humilité : je pense tout particulièrement à la Seigne, la Gine et Picard. Beaucoup de souvenirs resteront gravés comme mimipauliac ou bien une séance coiffure au travail ("des longueurs capillaires inégales, particulièrement au niveau de la nuque", Benjamin L., Déc 2020).

Le G2Elab m'a aussi permis de me rapprocher de mes collègues, qu'ils soient stagiaires, thésards ou permanents. J'ai pu avoir des conversations profondes avec vous tous. J'ai en tête beaucoup de gens que je n'arriverai pas à citer dans sa totalité : le clan des brésiliens, l'équipe Epicub ainsi que le reste des thésards et des stagiaires. Un gros merci aux personnels techniques que je qualifierais d'indispensable au labo : je pense tout particulièrement à Alexis et Benoit, charpente technique des thèses du G2Elab. Bien entendu, une pensée va aussi à mon binôme de thèse qui a été d'une grande valeur professionnelle et personnelle durant la thèse, mon cher André !

Il reste alors deux pans : amis & famille. Les amis finissent par se confondre avec la famille dès lors qu'on partage des choses intenses avec eux. Je pense notamment à la famille de l'ultimate frisbee grenobloise des monkey (merci au covid de nous maintenir en N1) et aux licornes roses qui représentent une joyeuse bande de camarades vidéoludiques. Je pense aussi à ma famille du sud-ouest que je connais depuis toujours : Andony, Antoine, Claire, Gorka, Maxime, Lisa qui ont toujours été là depuis le collège et avec qui j'ai tout partagé.

De l'autre côté se trouve ma famille composée de ma mère, mon père et mon frère. Je dirais que l'éducation est la préparation d'un enfant à la réalité de la vie et les rouages de notre dure société : mes parents ont réussi depuis mon enfance à placer avec parcimonie ce curseur de l'éducation entre autonomie / surprotection. Merci à vous deux, vous êtes un exemple de combativité dans les épreuves que la vie amène.

Je terminerai cette salve de remerciements par ma vie sentimentale. Kathleen, tu es depuis maintenant huit années la personne rayonnante avec qui je partage l'ensemble de ma vie. Je suis heureux chaque jour de voir à quel point nous nous complétons. Régulièrement, je m'arrête dans le tumulte de la vie et je considère avec plaisir le bonheur qui, je l'espère, va continuer entre toi et moi.

Résumé

Ce travail présente une méthode de conception et fabrication automatique de convertisseurs de puissance qui consiste à concevoir des « Power Converter Arrays » (PCA) en assemblant des cellules standards : l'ensemble est dénommé « filière technologique ». La démarche s'inspire du principe de filière technologique (connue en microélectronique) mais aussi de l'approche PEBB (Power Electronic Building Blocs) et des convertisseurs multicellulaires. Chaque cellule de la partie conversion de puissance du PCA se traduit par un convertisseur de puissance dit « standard » (Conversion Standard Cell - CSC) puis elles sont connectées en série et/ou parallèle en entrée comme en sortie.

Dans l'optique de développer une filière technologique de puissance, ce travail présente les investigations et les conclusions faites dans les différents domaines liés à la conception et fabrication de celle-ci. Ainsi, cette thèse s'intéresse à des convertisseurs de puissance DC-DC avec option d'isolation dans le domaine industriel. Un travail fait sous deux angles : la structuration de la conception fabrication et la confrontation du concept de PCA à l'industrialisation. Concernant la structuration, cet écrit analyse la méthodologie de conception fabrication choisie mais aussi le valide via différents moyens comme la vérification par un code dédié et du prototypage. Concernant l'industrialisation, des prototypes de PCA permettent de valider les conclusions théoriques faites.

Abstract

This work presents a method for the automatic design and manufacture of power converters which consists in designing "Power Converter Arrays" (PCA) by assembling standard cells: the whole is called "Technological Platform". The approach is based on the principle of the technology channel (known in microelectronics) but also on the PEBB (Power Electronic Building Blocks) approach and multicell converters. The power conversion stage is composed of "standard" power converter (Conversion Standard Cell - CSC) and are connected in series and/or parallel at the input and output.

In the perspective of developing a power technology sector, this work presents the investigations and conclusions made in the various fields related to the design and manufacture of this sector. Thus, this thesis focuses on DC-DC power converters with insulation option in the industrial field. The work is carried out from two angles: the structuring of the manufacturing design and the confrontation of the PCA concept with industrialization. Concerning the structuring, this thesis analyzes the chosen design and manufacturing methodology but also validates it through different means such as verification by a dedicated code and prototyping. Concerning industrialization, prototypes of PCAs allow to validate the theoretical conclusions made.

Sommaire

CHAPITRE I. ENVIRONNEMENT DE L'ETUDE DES RESEAUX DE CONVERTISSEURS	11
1. L'AUTOMATISATION DE LA CONCEPTION DANS LE DOMAINE DE L'ELECTRONIQUE DE PUISSANCE	12
1.1. La conception classique en EP	12
1.2. Etat des lieux des besoins techniques du concepteur	13
1.3. Philosophie classique de l'automatisation en EP : l'optimisation de modèles	14
1.4. Discussion	16
1.5. Cas particulier de la microélectronique.....	16
2. LE CONCEPT DE PLATEFORME TECHNOLOGIQUE DE PUISSANCE ET LA PRESENTATION D'UNE ILLUSTRATION	18
2.1. L'approche modulaire : les réseaux de convertisseurs (PCA)	18
2.2. Lexique d'un réseau de convertisseur	19
2.3. Description de la plateforme technologique de puissance	22
2.4. Nouveau cycle de conception/fabrication en EP	23
2.5. Présentation de la TP - G2Elab/Maatel General Purpose	24
3. LA TOPOLOGIE DUAL ACTIVE BRIDGE (DAB) AU CŒUR DES RESEAUX DE CONVERTISSEURS.....	25
3.1. Présentation des topologies choisies : avec et sans isolation	25
3.2. Etude théorique du DAB	27
3.3. Etude expérimentale du DAB-M :	29
CHAPITRE II. STRUCTURATION DE L'ÉTAGE DE PUISSANCE D'UNE FILIÈRE TECHNOLOGIQUE... 36	36
1. INTRODUCTION	37
2. CONCEPTUALISATION DU PROBLEME	37
2.1. Présentation de la vision bloc	38
2.2. Niveaux fonctionnels.....	39
2.3. Adaptation du concept sur une technologie PCB	40
3. SOLUTIONS PHYSIQUES POUR L'INTERCONNEXION DE CELLULES STANDARDS DE CONVERSION	42
3.1. Référence technologique d'interconnexion.....	43
3.2. Design de la zone d'accueil de puissance 1D sur la CSC	44
3.3. Design de la TSC pour l'interconnexion avec le niveau physique 1D	45
3.4. Design de la TSC pour interconnexion 2D	47
3.5. Design de la TSC pour interconnexion 3D	51
3.6. Application des règles et contraintes dans un algorithme de choix	55
3.7. Résumé des conclusions de la TSC	58
4. EXEMPLES D'APPLICATION SUR LA CSC MEZZANINE.....	58
4.1. Contexte applicatif.....	59
4.2. Présentation des cartes 2D possibles	60
4.3. Exemple 1 : 1D-2-ISOP 2D-3-ISOP 3D-2-IPOP (N°12 Tableau II-5)	61
4.4. Exemple 2 : 1D-2-ISOP 2D-3-ISOP 3D-2-ISOP (N°8).....	63
CHAPITRE III. SEMI-AUTOMATISATION DE LA CARTE AUXILIAIRE ET DU FIRMWARE	66
1. LA CARTE AUXILIAIRE : BENEFICES ET CONTRAINTES DE L'APPROCHE.....	67
2. LES FONCTIONNALITES DES BLOCS HARD PERIPHERIQUES	69
2.1. Conceptualisation de la problématique	69
2.2. Bloc Mesure – Measurement Standard Cell (MSC).....	70
2.3. Bloc Interface Homme Machine (HMISC)	74
2.4. Bloc Microcontrôleur – MCU Standard Cell (MCUSC).....	75
2.5. Bloc Alimentation – Power Supply Standard Cell (PSSC)	77
2.6. Interfaçage de puissance – Interconnexion Standard Cell (IcoSC)	79
2.7. Isolation des ordres de commande - COISC.....	81
2.8. Conclusions et discussion.....	81
3. ANALYSE DE LA CONCEPTION AUTOMATIQUE DE LA CARTE AUXILIAIRE TENANT COMPTE D'UNE ISOLATION.....	82
3.1. Définition des contraintes	82
3.2. Règle 1 : dénombrement des MSCs	83
3.3. Règles 2 : dénombrement des optocoupleurs et de connectiques par nappes.....	85

3.4. Règles 3 : dénombrement des borniers dans les IcoSCs	86
3.5. Préplacement des SCs	87
3.6. Exemple d'une carte auxiliaire	89
3.7. Limitations et problématiques dégagées pour la généralisation	91
4. ETAT ACTUEL DE L' AUTOMATISATION DE L' APPROCHE DANS LA CAO	92
4.1. Approche de la conception semi-automatisée de la carte auxiliaire par ordinateur	92
4.2. Etat des lieux des .sch	93
4.3. Etat des lieux des .pcb	94
CHAPITRE IV . CONTRIBUTION À LA COMPATIBILITE ELECTROMAGNETIQUE DANS LES RESEAUX DE CONVERTISSEURS	96
1. INTRODUCTION DE LA CEM	97
1.1. Dualité « Découpage / CEM »	97
1.2. La conception de convertisseurs et la CEM vues d'un aspect industriel normé	98
2. LA VISION CEM D'UN RESEAU DE CONVERTISSEURS	100
2.1. Contexte d'étude du travail	101
2.2. Signature CEM théorique et pratique d'un DAB	101
2.3. Ouverture sur la CEM d'un réseau	103
3. ETUDE THEORIQUE ET SIMULEE DU FILTRAGE CEM CONDUITE EN MODE DIFFERENTIEL	104
3.1. Exemple de stratégie de filtrage basique : une capacité par CSC	105
3.2. Prise en compte des éléments parasites intrinsèques à l'aspect « réseau de convertisseurs »	108
3.3. Choix final de la généralisation de filtrage CEM	111
4. MISE EN ŒUVRE EXPERIMENTALE ET VALIDATION	113
4.1. Banc expérimental	113
4.2. Implémentation du filtre sur la CSC	114
4.3. Résultats expérimentaux	115
CHAPITRE V. ETUDE DE L'IMPACT DE LA DISPARITE DES COMPOSANTS SUR LA DISTRIBUTION DES CONTRAINTES D'UN PCA	122
1. OBJET DE L'ETUDE : LE DAB-M EN MEZZANINE	124
1.1. Rappel théorique du DAB-M mezzanine	124
1.2. Caractéristiques techniques de la CSC fabriquée	125
1.3. Discussion sur la disparité de l'inductance	126
2. CARACTERISATION PREALABLE D'UN LOT DE 130 CSCS	127
2.1. Banc expérimental	127
2.2. Première analyse	129
2.3. Etude de la caractérisation	130
3. PRESENTATION ET ANALYSE DES RESULTATS LORS D'UNE MISE EN RESEAU	133
3.1. Plan d'expériences	133
3.2. Banc expérimental	134
3.3. Point électrique d'équilibre	135
3.4. Aspect des pertes d'un réseau de convertisseurs de puissance (PCA)	138
3.5. Comparaison complète d'une PCA des CSCs de la famille CAA et d'une configuration ISOS de 5 CSCs	139
3.6. Discussion sur les résultats	141
ANNEXE A. CATEGORIE DIGITALE : LA SC FIRMWARE	
A.1. STRUCTURATION D'UN FIRMWARE PAR COUCHE	151
A.2. ARCHITECTURE DU FIRMWARE	153
A.3. AUTOMATISATION DU CODE	155
A.4. GESTION DU FIRMWARE	156
A.5. LIMITES PHYSIQUES DE LA STRUCTURATION DU FIRMWARE	158

Acronymes

CSC	Conversion Standard Cell
CM	Common Mode
CEM	Compatibilité Electromagnétique
COISC	Control Order Isolation Standard Cell
DM	Differential Mode
DRM	Design Rules Manual
HMISC	Human Machine Interface Standard Cell
IcoSC	Interconnexion Standard Cell
IPOP	Input-Parallel Output-Parallel
IPOS	Input-Parallel Output-Series
ISOP	Input-Series Output-Parallel
ISOS	Input-Series Output-Series
MCUSC	Microcontroler Unit Standard Cell
MSC	Measurement Standard Cell
PCA	Power Converter Array
PDK	Process Design Kit
SC	Standard Cell
TSC	Terminal Standard Cell

Introduction générale :

Le besoin d'automatisation de conception en électronique de puissance se fait sentir depuis plusieurs décennies. Le caractère multi physique du travail de conception, la forte hétérogénéité des matériaux, composants et des technologies, la difficile gestion de la faisabilité, ou bien de la complexité scientifique freinent la progression de l'automatisation de la conception. Les recherches scientifiques et industrielles se sont naturellement accaparé cette problématique en la traitant via une approche « d'optimisation de modèles ». Cette approche est la plus commune dans le monde de la recherche et vise à transformer l'ensemble du problème de conception en un jeu d'équations à optimiser. Une autre approche, pouvant se combiner avec la première, travaille sur les aspects technologiques d'empilement et de répétition de motifs comme l'approche PEBB ou les convertisseurs modulaires tels que les Multi Cell Converter (MCC).

La microélectronique a, quant à elle, subi des évolutions profondes dans les années 1960 visant à structurer la démarche pour optimiser un motif (CMOS) et fiabiliser la fabrication autour de celui-ci. Celle-ci a développé un concept appelé **filière technologique** qui met en œuvre un nombre fini et figé de composants et logiciels via un processus technologique collectif défini, figé et fiabilisé. Caractérisée par un Process Design Kit (PDK) et un Design Rules Manual (DRM), la filière technologique peut répondre aux besoins d'un champ applicatif.

Afin de développer cette approche à travers l'électronique de puissance, la nécessité de structurer la démarche et de contraindre les libertés de conception se fait sentir. A partir du concept PEBB, le convertisseur est vu comme un assemblage de blocs, chacun ayant une fonction définie pour faire fonctionner le convertisseur (conversion, mesure, filtre CEM, ...). Au centre du convertisseur de puissance le bloc « conversion de puissance », correspondant à la topologie d'un convertisseur, utilise une approche modulaire en associant un même motif autant de fois que nécessaire. Le motif central est un convertisseur de puissance unitaire nommé Cellule Standard de Conversion (CSC). L'association de ces sous-systèmes revient à définir l'interconnexion entre les entrées et les sorties de ces CSCs. Le tout forme alors un réseau de convertisseurs, ou « Power Converter Array » (PCA). Les différentes catégories de fonctions formant le PCA doivent être conçues pour être compatibles avec un domaine d'application et les normes liées à celui-ci. Des problématiques liées à la démarche se posent :

- Quelles sont les solutions technologiques réelles pour fabriquer des PCAs ?
- Peut-on attendre les mêmes performances d'un PCA par rapport à un convertisseur conçu classiquement ?
- Comment adresser le dilemme structuration / optimisation ? La structuration amène nécessairement une réduction des possibilités qui peut se traduire par une réduction des performances. La conception traditionnelle vise à produire le convertisseur optimal : quel est alors le delta de performance par rapport à l'approche présentée ici ?
- L'approche modulaire amène-t-elle d'autres contraintes en qualité de compatibilité électromagnétique (CEM) et d'équilibrage de réseau ?

La thèse présentée se structure en 5 chapitres. Le chapitre I fait office de mise en contexte en présentant les techniques de conception actuelles, la problématique d'automatisation souhaitée et les solutions dans le domaine de l'électronique de puissance. De là, le concept de filière technologique de puissance est introduit et le convertisseur est alors vu comme un étage de puissance, conçu de façon modulaire (similaire à une approche LEGO®), et une carte auxiliaire qui regroupe des fonctions auxiliaires. Le chapitre II s'intéresse à la structuration de l'étage puissance tandis que le chapitre III explique la standardisation de la carte auxiliaire. Les convertisseurs de puissance fabriqués à partir de la filière technologique G2Elab-Maatel sont vus dans un deuxième temps sous l'angle industriel. L'aspect CEM normatif d'un réseau de convertisseurs et les solutions de filtrage sont présentés dans le chapitre IV. Le

chapitre V propose un focus sur la sensibilité d'un PCA aux disparités des composants et les conséquences d'un changement du point de fonctionnement électrique d'un réseau de convertisseur lorsque les CSCs sont fabriquées sur un lot non uniforme. L'aspect non uniforme fait référence à des variations de valeurs de composants inévitables de par leur mode de fabrication.

La thèse présentée ici a été réalisée en partenariat avec l'entreprise Maatel située sur Moirans (15km de Grenoble) spécialisée dans l'électronique industrielle et médicale. Les compétences en ingénierie dans le domaine de conception et de fabrication de carte électronique offrent un support idéal dans le développement du projet. Au-delà de la thèse, un contrat de collaboration entre le G2Elab et Maatel nommé projet MAMAATEC a été établi.

Chapitre I

ENVIRONNEMENT DE L'ETUDE DES RÉSEAUX DE CONVERTISSEURS

1. L'AUTOMATISATION DE LA CONCEPTION DANS LE DOMAINE DE L'ELECTRONIQUE DE PUISSANCE	12
1.1. LA CONCEPTION CLASSIQUE EN EP.....	12
1.2. ETAT DES LIEUX DES BESOINS TECHNIQUES DU CONCEPTEUR	13
1.3. PHILOSOPHIE CLASSIQUE DE L' AUTOMATISATION EN EP : L'OPTIMISATION DE MODELES.....	14
1.4. DISCUSSION.....	16
1.5. CAS PARTICULIER DE LA MICROELECTRONIQUE	16
2. LE CONCEPT DE PLATEFORME TECHNOLOGIQUE DE PUISSANCE ET LA PRESENTATION D'UNE ILLUSTRATION	18
2.1. L'APPROCHE MODULAIRE : LES RESEAUX DE CONVERTISSEURS (PCA).....	18
2.2. LEXIQUE D'UN RESEAU DE CONVERTISSEUR.....	19
2.3. DESCRIPTION DE LA PLATEFORME TECHNOLOGIQUE DE PUISSANCE	22
2.4. NOUVEAU CYCLE DE CONCEPTION/FABRICATION EN EP	23
2.5. PRESENTATION DE LA TP - G2ELAB/MAATEL GENERAL PURPOSE	24
3. LA TOPOLOGIE DUAL ACTIVE BRIDGE (DAB) AU CŒUR DES RESEAUX DE CONVERTISSEURS	25
3.1. PRESENTATION DES TOPOLOGIES CHOISIES : AVEC ET SANS ISOLATION.....	25
3.2. ETUDE THEORIQUE DU DAB	27
3.3. ETUDE EXPERIMENTALE DU DAB-M :.....	29

Résumé :

Afin de poursuivre sur la route de l'automatisation de la conception en électronique de puissance, la notion de filière technologique de puissance est présentée dans ce chapitre. Celle-ci s'inspire de la microélectronique et propose une approche modulaire des différentes fonctions à mettre en œuvre dans

un convertisseur de puissance. Cela permet, d'une part, de standardiser les différents blocs et, d'autre part, de figer un cadre aussi bien de conception que de fabrication. Cette approche simplifie la conception et la fabrication d'un convertisseur de puissance en les ramenant à des choix de blocs et des architectures et configurations pour les agencer.

Au coeur du convertisseur de puissance se trouve l'étage de puissance qui est ici réalisé grâce à une mise en réseau de cellules standards de conversion (CSCs). L'expression « mise en réseau » est à comprendre comme un ensemble d'interconnexions électriques (série ou parallèle) des entrées sorties d'un ensemble de CSCs, que nous nommerons par la suite configuration. Cet agencement forme le réseau de convertisseurs aussi évoqué sous l'acronyme PCA pour Power Converter Array.

Seule la CSC est présentée ici, les autres blocs étant décrits dans le reste de cet écrit. Les paramètres intrinsèques des CSCs ainsi que les différents types d'interconnexions (série, parallèle en entrée comme en sortie) d'un grand nombre de CSCs sont complètement clarifiés ici afin de présenter les bases sur lesquelles repose le reste des chapitres. Des éléments pertinents dans le dimensionnement sont dégagés pour permettre au lecteur de comprendre la conception à l'intérieur du cadre de la plateforme technologique.

1. L'automatisation de la conception dans le domaine de l'électronique de puissance

Le caractère multi physique des convertisseurs d'électronique de puissance, l'apport de technologies toujours plus complexes et la nécessité de prendre en compte un nombre important de normes et de règlements rendent la conception en électronique de puissance complexe et réservée aux spécialistes. Afin de démocratiser la conception en électronique de puissance et son usage, les industriels sont aujourd'hui à la recherche d'approches et d'outils permettant de faire évoluer les méthodes de conception. L'objectif ultime étant d'automatiser la conception ou, à minima, de fournir un support servant de guide au concepteur lors des développements de projets.

1.1. La conception classique en EP

Actuellement, les convertisseurs de puissance sont généralement conçus en respectant une routine classique du domaine de l'ingénierie : le cycle en V [1]-[2]. C'est la méthode illustrée sur la Figure I-1. Le convertisseur final conçu via cette méthode répond parfaitement au cahier des charges initial. En effet, comme le présente la figure associée, une phase de conception avec un choix de la topologie et du contrôle associé (deux premières étapes) est d'abord mise en œuvre. Le choix physique des composants et le routage du PCB sont effectués dans l'étape suivante. Alors, le processus est à son point « le plus bas » sur la figure et donc la partie prototypage démarre. Le développement du code est effectué durant la phase d'implémentation. Les trois dernières étapes sont les tests et les vérifications. C'est à ce moment que les performances souhaitées sont vérifiées. Les aspects test et vérifications peuvent être faits sur des prototypes physiques ou bien des Hardware In the Loop (HIL) [3]-[4].




Figure I-1 Processus de développement pour l'électronique de puissance - Plexim [4]

La flèche de vérification et de validation oblige le concepteur à retourner à l'étape « définition du projet » lorsqu'un aspect du cahier des charges n'est pas respecté. Le cycle entier reprend alors. Cela consiste à répéter le cycle, une ou plusieurs fois, pour arriver à un convertisseur respectant parfaitement le cahier des charges. De temps en temps, lorsque cela est possible, le cahier des charges est revu pour assurer la convergence entre celui-ci et le produit.

Cette méthode, bien qu'efficace, a pour inconvénient d'être coûteuse en temps et donc en argent. Lorsque le temps de mise sur le marché d'un nouveau produit devient le critère prépondérant, il devient intéressant de revisiter les processus de conception qui pourraient favoriser une automatisation, même partielle de celui-ci. C'est pour cela que des développements sont faits pour automatiser la démarche de conception.

1.2. Etat des lieux des besoins techniques du concepteur

Les convertisseurs de puissance sont aujourd'hui des objets tenant compte d'aspects multi physiques. Le travail de concepteur en électronique de puissance ne se limite plus à la connaissance des topologies / composants / lois de commande. En effet, les offres des industriels ne sont plus cantonnées à des composants discrets innovants tels que les WBG [5]–[7] que l'on interconnecte au mieux mais aussi à des composants intégrés [8], multi-fonctionnels [9], des technologies d'assemblages et d'interconnexions [10] et de refroidissement innovantes [11], [12]. Les technologies évoluent avec des gaps technologiques. Dans le domaine des semi-conducteurs, ces avancées technologiques sont listées et datées sur la Figure I-2.

Le concepteur en électronique de puissance n'est plus dans les mêmes conditions qu'autrefois. Il hérite de composants hétérogènes, intégrés, multi-fonctionnels, ... Cette disparité de caractères introduit de nouvelles techniques de conception demandant un champ de compétence extrêmement large. Le concepteur en électronique de puissance a besoin à minima d'outils d'aide à la décision pour accompagner son dimensionnement. Ces outils tendent vers une automatisation de la conception en électronique de puissance (EP).




Figure I-2 Gaps technologiques dans les semi-conducteurs [13]

1.3. Philosophie classique de l'automatisation en EP : l'optimisation de modèles

La sous-partie précédente a montré qu'une recherche dans l'automatisation de conception est souhaitée et cette thèse présente un apport scientifique de recherche à l'automatisation de conception de façon modulaire tout en tenant compte par la suite des contraintes de production en volume. Pour autant, aujourd'hui, l'angle d'attaque principal à l'automatisation de la conception en électronique de puissance est un algorithme d'optimisation de modèles en général théoriques.

La Figure I-3 présente la philosophie aujourd'hui la plus communément partagée dans le domaine de l'automatisation. Si le concepteur détient les modèles de son convertisseur, il est alors possible de trouver l'optimum via des calculs et des algorithmes d'optimisation. Les modèles permettant de passer du design (topologie, commande, composants) aux performances (rendement, prix, densité de puissance). C'est l'objet de la Figure I-3.




Figure I-3 Esprit de l'approche classique : transformer un choix technologique en un point représentant les grandeurs à optimiser [13]

L'optimisation permet, en explorant un grand nombre de solutions au problème à traiter en un temps réduit, d'aller plus rapidement du cahier des charges à un prototype aux performances souhaitées, voire

optimales. Le « time to market » peut s'en trouver alors très fortement réduit. Les deux conditions sine qua non à l'utilisation de cette méthode sont de disposer d'un algorithme d'optimisation et de modèles, les deux devant être compatibles.

Algorithme d'optimisation :

Le choix de l'algorithme d'optimisation est déterminant car il est, dans la majorité des cas, un équilibre entre temps de calcul et efficacité de l'algorithme. La Figure I-4 explique le fonctionnement des deux types d'algorithme les plus utilisés. L'algorithme stochastique (à gauche) choisit aléatoirement des points de démarrage lors d'une première itération. La seconde itération sera faite autour des points ayant présentés la meilleure grandeur à optimiser (le rendement par exemple). Ce principe se répète autant que souhaité. Cet algorithme est nommé d'ordre zéro car il ne calcule pas de dérivée. La façon de converger sur un point peut être encore déclinée (algorithme génétique, ... [14]). A droite se trouve l'algorithme déterministe qui calcule à chaque itération le gradient de la grandeur à optimiser afin de trouver l'optimum.




Figure I-4 Présentation de deux types d'algorithmes : stochastique (gauche) et déterministe (droite) [15]

Modélisation de système :

Comme précisé à l'instant, les modèles doivent être détenus par le concepteur. Ceux-ci sont une retranscription de paramètres de design dans des équations représentant les performances. Les systèmes (Figure I-5) sont alors des assemblages de composants.




Figure I-5 Décomposition d'un convertisseur de puissance dans différents domaines [13]

La modélisation du système doit tenir compte des composants, eux même dépendant des matériaux. Des fonctions objectifs peuvent alors être écrites. Elles représentent le convertisseur et transforment des choix de technologie, de composants, de contrôle, de topologie dans un domaine de performance. Réussir à représenter fidèlement la réalité via les modèles est un autre aspect du travail d'automatisation via l'optimisation des modèles. Qui plus est, les modèles doivent être compatibles avec l'algorithme. Par exemple, ils doivent être dérivables pour être utilisés par les algorithmes déterministes.

1.4. Discussion

Afin que cette méthode puisse être mis en œuvre, il est indispensable de disposer de tous les modèles et de toutes les données constructeurs sur les éléments du convertisseur. Cette nécessité reste encore aujourd'hui une vraie problématique de recherche. En effet, compte tenu de la diversité des composants à mettre en œuvre, de leurs conditions de fonctionnement liées aux contraintes électriques, mécaniques, thermiques qu'ils doivent supporter et aux modes de commande qui leurs sont imposés, beaucoup de travaux de recherche visant à minimiser l'écart entre résultats de la modélisation et essais pratiques sont et restent nécessaires. La méthode d'automatisation de la conception en EP présentée ci-dessus reste questionnable sur certains points. Les solutions générées peuvent s'avérer être des solutions imaginaires [16]. En effet, l'intégration de la non-continuité de variable par exemple est délicate à mettre en œuvre. Cette méthode peut donc donner comme optimum un onduleur à 4,3 bras ce qui n'a pas de sens physique. L'optimisation de modèle doit donc être considérée comme un outil de pré-dimensionnement.

Au final, l'optimisation de modèles s'avère être une branche dans l'arbre de l'automatisation de la conception en électronique de puissance. La question suivante apparait alors : « existe-t-il actuellement d'autres méthodes ayant pour but de rationaliser la conception et la fabrication dans l'ingénierie ? ».

1.5. Cas particulier de la microélectronique

L'industrie de la microélectronique a considérablement investi et développé l'assistance et l'automatisation de la conception des circuits intégrés en structurant sa façon de se fabriquer à travers des filières. Cette industrie développe des filières directement liées aux technologies. Les procédés industriels de fabrication de puces tels que le dépôt, la lithographie ou bien la gravure sont définis à l'intérieur d'une plateforme technologique. L'ensemble des procédés technologiques accomplis dans un ordre défini permet de fabriquer le dispositif souhaité [17], [18].

La Figure I-6 présente un exemple. En partant du substrat, les différentes étapes sont données et un visuel permet d'imager le dispositif. Chaque étape est technologiquement complexe et tient compte de paramètres physiques comme le montre la partie droite de la Figure I-6. Le paramètre physique de la solubilité de différents composants dans le silicium est un exemple. L'essentiel ici est d'appréhender la complexité de l'intégration de ce paramètre physique dans la fabrication afin de sentir que chaque étape technologique a été calibrée pour répondre à un besoin de performances de la plateforme technologique.




Figure I-6 Exemple de succession de procédés technologiques pour la face avant d'un micro-commutateur [19] (gauche). Solubilités limites de différents composants dans le silicium en fonction de la température (droite)

La microélectronique est aussi synonyme d'une course à la miniaturisation et à la performance. Les appareils sont toujours plus performants et le tout dans un packaging de plus en plus miniaturisé. L'évolution des performances est résumée par la loi de Moore qui décrit l'évolution d'un paramètre caractéristique en fonction du temps. Par exemple, la loi de Moore énonce que le nombre de transistors des microprocesseurs sur une puce de silicium double tous les deux ans. Depuis 2016, la loi de Moore n'est plus respectée car les limites physiques sont atteintes et il devient alors nécessaire de changer de technologie pour repartir sur un processus à optimiser selon la loi de Moore [20].




Figure I-7 Représentation graphique de la première loi de Moore (gauche) puis de la loi de Moore réactualisée sur l'exemple des transistors dans les microprocesseurs (droite) [21]

La Figure I-7 montre la loi de Moore énoncée dans les années 1960. Elle supposait que le nombre de composants était en évolution exponentielle. Celle-ci a été révisée pour donner la conjecture de Moore : à technologie donnée, une grandeur double tous les dix-huit mois. Cette grandeur peut être une vitesse, un nombre de composants, ...

L'industrie de la microélectronique, en particulier l'électronique digitale, conçoit la majorité de ses produits en agencant entre eux des transistors à l'intérieur d'une seule puce en silicium, emballée dans un boîtier qui assure les interconnexions électriques, les gestions thermiques et mécaniques avec

l'environnement. La technologie CMOS est l'unité élémentaire du domaine [22]. Comme présenté dans la Figure I-7, un boîtier peut contenir des millions de transistors. Cette brique élémentaire (CMOS) peut s'associer à l'infini pour répondre à une fonction souhaitée. La répétition du même motif permet de standardiser la plateforme technologique de l'électronique autour de ce motif : c'est une approche modulaire très peu utilisée dans l'électronique de puissance. Quelques domaines de niche de l'électronique de puissance utilisent l'approche modulaire : le marché de la forte puissance et hautes tensions [23]–[25] ou bien celui des travaux de recherches [26]–[28].

Discussion :

A contrario de ce qui se fait majoritairement en électronique de puissance, l'électronique digitale a pris la décision de rationaliser la conception et la fabrication. En prenant du recul, l'industrie de la microélectronique a décidé de restreindre le champ des possibles en figeant les motifs et les techniques de fabrication au maximum. Le travail de fond est donc de standardiser en structurant les éléments de la chaîne de conception et de fabrication. L'automatisation en électronique de puissance, quant à elle, telle que présentée ici se concentre sur l'optimisation de modèles. Au contraire, le champ des possibles n'est pas réduit et les degrés de liberté sont nombreux. Le travail de fond ici réside dans l'établissement de modèles fiables des éléments compris dans les convertisseurs de puissance.

Considérant les avancées exemplaires de l'industrie de la microélectronique tel que les objets grand public comme le téléphone mobile ou l'ordinateur personnel, le même regard peut être porté sur l'électronique de puissance. Que ce soit sur le plan de la miniaturisation ou de la structuration de la fabrication, l'électronique de puissance n'est aujourd'hui pas comparable à la microélectronique. Pour afficher des similitudes sur le plan de la structuration, il semble que l'électronique de puissance peut encore subir une mutation profonde. En s'inspirant de la microélectronique digitale, cet écrit propose une ébauche de l'impact de la démarche de microélectronique digitale, appliquée à l'électronique de puissance.

2. Le concept de plateforme technologique de puissance et la présentation d'une illustration

A partir de l'analyse faite, l'idée générale est de mettre en œuvre une méthode de conception et de fabrication basée sur un agencement modulaire. Cela permettrait d'introduire un niveau d'abstraction mais aussi un processus d'anticipation, qui tous deux apporteraient précision et formalisme, en vue d'une automatisation robuste du processus de conception en vue de la production. Cette partie s'articulera en deux pans. D'abord, la notion d'agencement modulaire de l'étage de puissance sera détaillée puis la méthode de conception en vue de la fabrication sera expliquée. La première sous-partie est consacrée à l'étude de l'agencement de convertisseurs de puissance, méthode qui repose sur une interconnexion de briques de puissance standardisées. Ensuite, la deuxième sous-partie correspond à la présentation détaillée du concept de plateforme technologique de puissance (Technology Platform – TP). La troisième sous-partie est une illustration de la démarche développée durant cette thèse.

2.1. L'approche modulaire : les réseaux de convertisseurs (PCA)

L'approche réseaux de convertisseurs ou Power Converters Array (PCA) se nourrit du positionnement introduit dans la partie précédente et cherche à se placer comme une alternative à la conception traditionnelle en électronique de puissance. Avant de rentrer dans le détail de l'approche proposée, il est nécessaire de préciser un postulat de départ : « *Tout convertisseur peut être réalisé par une association en série et/ou en parallèle de cellules de conversion (CSC)* ». La CSC est un convertisseur de

puissance à part entière tandis que l'association est caractérisée par un ensemble d'interconnexions électriques des différentes CSCs. Ce niveau d'abstraction essentiel de l'approche masque la vision d'un convertisseur comme un domaine de conception complexe et multi physiques. Ainsi, on passe d'une association de composants divers et complexes par une association statique ou dynamique d'un nombre plus ou moins important de briques de conversion génériques et plus simple à appréhender (Figure I-8).




Figure I-8 Représentation imagée de la modularité de l'étage de puissance à travers la vision d'un bloc composé de plusieurs CSC interconnectées

Pour assurer les interconnexions électriques, des éléments spécifiques permettent de relier différemment l'ensemble des CSCs selon la ou les configurations retenues. Toutes les CSCs sont identiques. Ces éléments « interconnexions » assurent la mise en œuvre de la « configuration » du convertisseur.

2.2. Lexique d'un réseau de convertisseur

La vision de la Figure I-8 est imagée. En pratique, chaque CSC est un quadripôle. Une entrée « IN » a deux pôles (potentiels IN+ et IN-) tout comme son équivalent en sortie « OUT » (potentiels OUT+ et OUT-). Les entrées de « x » (un nombre indéfini) CSCs peuvent être électriquement reliées en série ou en parallèle. Le même raisonnement s'applique pour la sortie. La syntaxe permet de décrire les 4 interconnexions électriques possibles « IN » et « OUT », chacune en série (« S ») ou en parallèle (« P ») : IPOS, ISOP, ISOS, IPOP (détaillé dans le Tableau I-1). Alors, les « x » CSCs associées dans l'un des 4 agencements (IPOS, ISOP, ISOS, IPOP) devient ce qui est nommé par la suite un bloc. Un bloc représente un nombre « x » de CSCs interconnectées électriquement (IPOS, ISOP, ISOS, IPOP).

Il existe un couple de paramètres (quantité ; agencement) pour chaque **niveau**. Les notions de niveaux et de blocs sont présentées sur la Figure I-9.




Figure I-9 Détails du concept de blocs jusqu'au niveau 3

Chaque niveau i est donc représenté par un jeu de paramètres (Niveau ; Quantité ; Agencement) appelé **motif** de ce même niveau. La variable quantité peut faire référence à :

- Une quantité de CSCs agencées (si niveau $i = 1$)
- Une quantité de blocs agencés (si niveau $i > 1$),

Chaque bloc de niveau i est pris comme bloc unitaire pour la niveau $i+1$ comme le présente le schéma fléché de la Figure I-9. Chaque niveau i possède un nombre de blocs (de niveau $i-1$) agencés via les interconnexions : ce « nombre » est appelé quantité. Lorsque le niveau est strictement plus grand que 1, la quantité fait référence à la quantité de blocs, eux-mêmes étant définis par un autre motif, jusqu'au niveau 1 défini par des CSCs. Alors, la configuration du convertisseur devient l'écriture successive des motifs. La syntaxe d'écriture du motif est résumée dans le Tableau I-1. La Figure I-9 présente

Tableau I-1 Valeurs prises par les paramètres de chaque motif

Niveau (i)	Quantité (xi)	Agencement (Agencement_i)
1D	1	IPOS : Interconnexions parallèle des CSCs en entrée
	2	Interconnexions série des CSCs en sortie
2D	3	ISOP : Interconnexions série des CSCs en entrée
	...	Interconnexions parallèle des CSCs en sortie
...		IPOP : Interconnexions parallèle des CSCs en entrée
ND		Interconnexions parallèle des CSCs en sortie
(N niveau Max)		ISOS : Interconnexions série des CSCs en entrée
		Interconnexions série des CSCs en sortie

La configuration devient alors une mise en réseau d'un certain nombre de CSCs (réparties sur i niveaux) permet d'atteindre des cahiers des charges électriques en tension / courant différents en fonction de la configuration. La mise en parallèle augmente le calibre en courant tandis que la mise en série augmente le calibre en tension : le Tableau I-2 présente l'impact sur les calibres en supposant un x_i comme quantité pour chaque agencement. Chaque CSC est représentée par un couple nominal $V_{nom_in} - I_{nom_in} / V_{nom_o} - I_{nom_o}$ correspondant respectivement à la tension nominale d'entrée, le courant nominal d'entrée, la tension nominale de sortie et le courant nominal de sortie auxquels fonctionneront toutes les CSC.

Tableau I-2 Impact de l'agencement sur le couple tension / courant de l'étage de puissance par dimension

Agencement	V_{in}/V_{nom_in}	I_{in}/I_{nom_in}	V_o/V_{nom_o}	I_o/I_{nom_o}
IPOS	1	K_i	K_i	1
ISOP	K_i	1	1	K_i
IPOP	1	K_i	1	K_i
ISOS	K_i	1	K_i	1

Lorsqu'une configuration contient plusieurs dimensions, il suffit d'appliquer les coefficients du tableau ci-dessus pour chaque dimension. Un exemple est donné pour éclaircir la méthode.

Application :




Figure I-10 Exemple d'une configuration 1D-2-IPOS 2D-3-ISOP représentée physiquement (gauche). Caractéristiques électriques globales de la configuration en fonction des paramètres électriques d'une CSC (droite).

La Figure I-10 présente un exemple de configuration. Toutes les CSCs de la configuration sont identiques. Elles sont agencées en 1D-2-IPOS et 2D-3-IPOS. En suivant le Tableau I-2 les caractéristiques électriques de l'exemple d'application sont résumées dans la partie droite de la Figure I-10.

Conclusion & Analyse :

La conception basée sur des choix de configuration de PCA et d'interconnexions de CSCs permet de déplacer la contrainte de dimensionnement vers une contrainte de configuration. En effet, atteindre un cahier des charges électrique revient à classiquement dimensionner un convertisseur répondant à ce cahier des charges. Ici, la démarche propose de trouver une configuration qui répond électriquement au cahier des charges. C'est la base fondamentale de la démarche qui est présentée ici. Ce concept doit cependant préciser certains points comme la facilité d'interconnexion entre CSCs et blocs (sur les différents niveaux) et par exemple, l'impact de l'interconnexion sur les performances. Ces points seront discutés dans la suite de cette thèse. En supposant ces points acquis, le reste de cette sous-partie s'intéresse à l'explication du concept général de plateforme technologique.

2.3. Description de la plateforme technologique de puissance

La vision présentée ci-dessus est basée sur la notion de briques élémentaires. En intégrant cette notion, la grande variété de composants et de matériaux devient figée ce qui permet de décrire finement ce qui est mis en œuvre. Il est intéressant de remarquer que la modularité et la vision par bloc présentées jusqu'à présent concernent exclusivement la partie « étage de puissance ». Les autres éléments doivent, de la même façon, être vus comme des blocs à interconnecter pour répondre à l'ensemble des fonctions de conversion de puissance. La Figure I-11 complète la Figure I-8 en associant l'étage de puissance avec d'autres blocs correspondant à d'autres fonctionnalités clés d'un convertisseur statique. A ce titre, cette vision est très proche du concept PEBB (Power Electronics Building Bloc...) mis en avant dès la fin des années 90 [29]–[31].




Figure I-11 Vision PEBB d'un exemple d'un convertisseur de puissance basé sur une approche modulaire de l'étage de puissance [32]

La Figure I-11 reprend et résume le contenu de la Figure I-8 dans un cadre contenant des cellules standards de conversion (CSC) et des blocs d'interconnexion (IcoSC) : l'étage de puissance. En orange se trouvent les blocs par lesquels transite la puissance électrique tandis que les blocs auxiliaires sont en bleu. Les blocs auxiliaires sont l'ensemble des blocs nécessaires au bon fonctionnement du convertisseur et aux fonctions alternatives utiles (communication, ...). Enfin, en gris sont représentés le support mécanique et le refroidissement. Les traits pleins oranges représentent les connexions entre blocs qui véhiculent la puissance et sont directement raccordés aux potentiels de puissance. Les traits pleins bleus représentent les connexions d'alimentation de la partie auxiliaire. Les traits fins noirs représentent les échanges d'ordres ou de données. La figure propose un exemple qui n'est pas représentatif de la réalité et laisse apparaître des choix arbitraires qui peuvent être discutés. En effet, la discussion de certains de ces choix n'est pas importante ici, elle est laissée de côté pour se concentrer sur l'approche « bloc modulaire » du convertisseur.

Les fonctions présentées sur la figure sont :

- Potentiels entrée puissance (orange) :
 - Entrée de puissance : Bornier d'entrée de puissance
 - Protections en court-circuit et en sur tension
 - Filtres CEM conduit DM/CM
- Potentiels Auxiliaire - Contrôle Commande Communication (bleu) :
 - Alimentation auxiliaire : fournit la puissance à la partie auxiliaire
 - Communication : interface homme machine

- Mesures : permet la prise de mesure isolée ou pas (tension / courant) de la puissance
- Contrôle : Bloc microcontrôleur assurant l'intelligence du convertisseur
- Potentiels de sortie de puissance (orange) :
 - Filtrage de sortie ou filtre CEM conduit lorsqu'applicable
 - Protection en aval du convertisseur lorsqu'applicable
 - Sortie de puissance : Bornier de sortie de puissance

Chacun de sous-points ci-dessus est une fonction définie d'un convertisseur de puissance. Chacune de ces fonctions, appelé bloc d'après l'approche PEBB, s'ajoute l'étage de puissance expliqué dans la sous-partie précédente. Pour une plateforme technologique donnée, les différents blocs doivent être conçus et optimisés pour être compatibles avec leurs voisins. Cette compatibilité concerne les caractéristiques des blocs mais aussi leurs procédés de fabrication. Les différents blocs sont donc conçus pour répondre fonctionnellement à un ensemble de cahiers des charges mais aussi pour répondre aux impératifs de fabrication. Au-delà du cahier des charges électriques, les certifications, les normes et le domaine d'utilisation sont à considérer. L'ensemble de ces informations forme ce qui est nommé le « champ applicatif » d'une plateforme technologique.

2.4. Nouveau cycle de conception/fabrication en EP

Dans l'optique d'automatiser davantage la conception et la fabrication en électronique de puissance, les convertisseurs de puissance sont conçus via le support de cette plateforme technologique (Technology Platform TP) de puissance [33]–[35]. La définition d'une TP de puissance peut s'écrire comme suit :

« Une filière technologique de puissance intègre et met en œuvre un nombre fini et figé de composants et logiciels via un processus technologique collectif défini, figé et fiabilisé pour répondre aux besoins d'un champ applicatif. Elle est caractérisée par un DRM (Design Rules Manual) et un PDK (Process Design Kit) » (Figure I-12). Ces deux concepts (PDK et DRM) sont repris de la microélectronique [36], [37]. Le PDK contient, via ses bibliothèques, l'ensemble des composants pouvant être mis en œuvre. Il décrit aussi les contraintes de mise en œuvre et les modèles utilisables lors de la conception. En effet, la connaissance exhaustive de l'ensemble des éléments nécessaires à la conception d'un convertisseur dans une technologie donnée (règles de mise en œuvre, modèles physiques, ...) est nécessaire pour la conception/fabrication d'un réseau de convertisseurs (PCA).




Figure I-12 Processus de conception / fabrication dans l'approche Plateforme Technologique en électronique de puissance

Le tout doit être utilisé en respectant des règles de mise en œuvre définies dans le DRM. L'utilisation d'un cycle tel que présenté ici puis la façon dont il est conçu et mûri sont expliquées par la suite.

Utilisation de la plateforme technologique :

Tout ce qui est nécessaire pour décrire et utiliser une plateforme technologique est renseigné dans le Process Design Kit (PDK). Complété par le Design Rule Manual (DRM), tous les éléments nécessaires sont mis à disposition du concepteur pour qu'il puisse dimensionner un convertisseur en vue de sa fabrication. Le cycle présenté ci-dessus est celui utilisé dans le projet dans la thèse : il peut subir des modifications mais il est important ici de se concentrer sur la démarche. La première partie (orange) contenant les premières étapes, en lien avec la partie conception, s'effectue sous deux outils : un outil de CAO (Altium dans l'exemple) et une application codée. L'application intègre la prise en charge du cahier des charges et propose des choix de configuration et de mise en œuvre d'un PCA. Cette application donne accès aux possibilités offertes par chaque TP, basées sur les données du PDK relatif à chacune d'elles. Une fois le choix et le dimensionnement affinés, l'application pilote le ou les outils de CAO pour produire les fichiers de fabrication. Si l'outil CAO appartient à la partie conception, il est en fait principalement utilisé pour assurer l'interface entre la partie conception/dimensionnement et la fabrication du réseau de convertisseur à proprement parler.

Etape de maturation :

Lors de l'étape de développement d'une filière technologique, une étape de maturation est nécessaire. Celle-ci vise à la fabrication d'un ensemble choisi et pensé d'un lot de PCAs. Les convertisseurs fabriqués représentent alors un ensemble de possibilités de la TP et peuvent être caractérisés. La caractérisation sur différents paramètres physiques (thermiques, électriques, configurations géométriques, ...) permet de cartographier les solutions possibles pour le champ applicatif. Le PDK est alimenté avec ces données. Chaque bloc est décrit par un ensemble de données expérimentales de description de son comportement. Cela revient à construire l'équivalent d'une datasheet de chaque SC pour les blocs auxiliaires comme pour l'étage de puissance.

2.5. Présentation de la TP - G2Elab/Maatel General Purpose

Cette thèse présente une filière technologique (TP) nommée G2Elab/Maatel General Purpose. Bien que cette TP ne soit pas aboutie et laisse encore des parties à mettre en œuvre, celle-ci est une illustration forte du concept. Le nom de la filière technologique contient G2Elab car elle a été majoritairement développée et conçue au laboratoire. La démarche de recherche dans cette direction est déjà présente depuis plusieurs années au laboratoire. La partie General Purpose fait référence au champ applicatif de la TP. Le développement des différentes SCs de la filière technologique répond à des cahiers des charges classiques dans l'industrie. La dénomination « classique » est donnée ici pour dire que la filière a été développée dans un cadre d'utilisation générale au sens où le convertisseur fabriqué ne répond pas à des normes applicatives spécifiques (haute température, haute tension, ...).

Les caractéristiques de la filière technologique sont détaillées ici :

- Les applicatifs adressés sont liés au domaine de l'industrie
 - Normes européennes EN60950 [38]
 - Equipement électrique avec tension nominale [20 V ; 600 V] et puissance minimale de 100W
 - Transfert énergétique bidirectionnel
 - Applicatif de conversion DC-DC
 - Nombre de pôles de puissance : 2 (une entrée et une sortie)
 - Niveaux de puissance de l'ordre du 10kW
- Technologie PCB avec assemblage de composants discrets

- Option d'isolation
 - Isolation simple de 1500 V_{rms}
 - Pas d'isolation

Arborescence de la TP G2Elab General Purpose :

La filière technologique présentée intègre deux CSCs initiales : isolées et non isolées. Cette déclinaison se voit dans l'étage de puissance via les CSCs et toutes les autres CS directement associées. Les SCs auxiliaires sont isolées dans tous les cas comme présenté sur la Figure I-11. Au-delà de cette déclinaison sur l'isolation de l'étage puissance, des contraintes liées à la facilité de mise en œuvre ont poussé une deuxième déclinaison concernant l'intégration des CSC directement dans le PCB ou une version appelée « Mezzanine » vouant à être soudée tel un composant sur un PCB d'accueil (Figure I-13) pour assurer les besoins de prototypage rapide.

La version mezzanine a été développée pour répondre à un besoin temporel du projet. La carte d'accueil étant un PCB avec des interconnexions (application de l'étage de puissance Figure I-11), sa complexité de fabrication est négligeable devant celle de la CSC. Cette complexité de fabrication se retrouve dans les délais de fabrication. Afin de relâcher la contrainte sur les délais de fabrication, fabriquer un grand nombre de CSCs mezzanine permet de stocker les CSCs comme des éléments à souder tandis que la fabrication des PCB d'accueils est effectuée sur des durées caractéristiques de l'ordre de deux semaines.




Figure I-13 Présentation des deux familles de CSCs et leur déclinaison en version intégrée sur PCB ou mezzanine

3. La topologie Dual Active Bridge (DAB) au cœur des réseaux de convertisseurs

Cette partie se donne comme objectif de faire un zoom sur les CSC présentées sur la Figure I-8. Les CSCs étant elles-mêmes des convertisseurs de puissance, elles possèdent les mêmes challenges (caractéristiques électriques et performances) que les réseaux complets (rendement, densité de puissance, ...). Pour ce faire, la topologie est présentée, étudiée et dimensionnée dans cette partie.

3.1. Présentation des topologies choisies : avec et sans isolation

Différentes topologies de cellules standards de conversion (CSCs) peuvent être envisagées et mises en œuvre pour répondre aux contraintes spécifiques des PCA. Pour autant, ces topologies doivent toutes intégrer une fonctionnalité permettant de découpler les références de potentiels des bornes d'entrée et des bornes de sortie de la cellule de conversion. Cela fait apparaître un primaire et un secondaire, que l'on doit pouvoir interconnecter librement en série ou en parallèle avec une pluralité d'autres CSCs. Un traitement particulier est apporté ici pour appréhender et maintenir l'isolation diélectrique entre primaires et secondaires des cellules de conversions élémentaires. Par ailleurs, toutes

les CSCs héritent des critères et contraintes définis au niveau de la filière technologique. Les critères de la filière et d'autres critères complémentaires sont résumés ci-après :

- Technologie PCB : un ensemble de composants discrets assemblés sur un circuit imprimé
- Découplage primaire secondaire avec ou sans isolation galvanique ($1500V_{rms}$)
- Rendement élevé ($>92\%$)
- Forte intégration
- Densités massique et volumique élevées ($>2kW/L$ et $2kW/kg$)
- Réversibilité en courant

La réversibilité fait référence à la bidirectionnalité en courant du convertisseur : il doit être capable de supporter des échanges de puissance « entrée vers sortie » & « sortie vers entrée ». C'est la topologie Dual Active Bridge qui est choisie pour répondre à ces critères. En effet, cette topologie connue depuis plusieurs dizaine d'année [39], est actuellement fortement présente dans les topologies de convertisseurs [40], [41]. Celle-ci présente des avantages non négligeables telle que sa réversibilité ou bien son absence de phase de stockage / déstockage d'énergie ou bien ses performances et sa capacité d'intégration élevées [42].

La topologie DAB se décline en deux versions à découplage capacitif [43] ou magnétique [44] (Figure I-14 et Figure I-15). Ici, la stratégie de contrôle la plus commune est utilisée : la modulation par déphasage (Phase shift). Cette stratégie de commande peut être complexifiée [45], [46] pour augmenter la plage de bon fonctionnement et hautes performances du DAB. Le concept de réseau de convertisseurs présente déjà une problématique de mise en œuvre complexe. Le choix de la stratégie de contrôle Phase Shift est donc un choix amené à être remis en question dans le futur. Rien n'est mis en œuvre dans l'optique d'optimiser le DAB en termes de performances via des lois de commande complexes dans ce travail de thèse. Le travail présenté vise à interconnecter des convertisseurs pour obtenir un réseau avec des performances aussi proches que celle de chaque CSC. L'optimisation de la CSC est détaillée dans la sous-partie suivante.




Figure I-14 Cellule standard de conversion type DAB magnétique (DAB-M)

Le DAB-C présente un découplage capacitif nécessaire à son fonctionnement en réseau. Le DAB, quelle que soit sa phase de fonctionnement possède une interconnexion entrée / sortie. En combinant les phases de fonctionnement du DAB et les différents agencements, il est possible de créer des courts-circuits si aucun découplage entrée sortie n'est mis en œuvre.




Figure I-15 Cellule standard de conversion type DAB capacitif (DAB-C)

3.2. Etude théorique du DAB

La topologie DAB à isolation magnétique (DAB-M) est expliquée théoriquement dans divers ouvrages [47], [48]. La stratégie de commande à décalage de phase (« phase shift ») consiste à commander chaque pont complet en pleine onde et à régler le flux de puissance en jouant sur le déphasage entre les deux ondes créées par les bras de pont. Les hypothèses de calcul sont :

- Tension d'entrée V_{in} imposée
- Tension de sortie V_{out} imposée
- Commande pleine onde sur chaque pont complet
- Déphasage des deux commandes des ponts complets d'un angle φ
- Le transformateur est de ratio 1 : 1

Il est nécessaire de préciser que plusieurs variables sont couramment utilisées pour faire référence au déphasage entre les deux ponts. La valeur du déphasage présentée sous l'unité du degré est dénommée via la lettre φ . Cette valeur est normalisée en écrivant $x = \frac{\varphi}{360}$. La présence et l'utilité des capacités C_{AC} (Figure I-14 et Figure I-15) seront expliquées en fin de sous-partie. Elles n'interviennent pas dans les équations et ne sont donc pas présentes dans la partie théorique suivante.

Compte tenu de la commande pleine onde des ponts complets, la partie AC link de la Figure I-14 est soumise à des créneaux de tension : $U_{AC\ in}$ et $U_{AC\ out}$ prennent les valeurs respectives $\pm V_{in}$ et $\pm V_o$.




Figure I-16 Représentation temporelle des tensions $U_{AC\ in}$ et $U_{AC\ out}$ (gauche). Représentation temporelle de la tension et du courant de l'inductance L_{AC} (droite).

La Figure I-16 présente les formes d'ondes des différences de potentiels aux bornes de chaque bras de pont $U_{AC\ in}$ et $U_{AC\ out}$ en considérant $U_{AC} = U_{AC\ in} - U_{AC\ out}$. Le choix graphique $V_o > V_{in}$ est un choix arbitraire.

La tension U_L appliquée à l'inductance L_{AC} et son courant interne I_{AC} sont présentés sur la Figure I-16. L'inductance L_{AC} subit des tensions égales à la somme des tensions entrée sortie sur les instants $[0 ; \alpha T]$ et $[T/2 ; T/2 + \alpha T]$ tandis que les tensions appliquées sont égales à la différence des tensions entrée sortie sur $[\alpha T ; T/2]$ et $[T/2 + \alpha T ; T]$. Le courant suit la loi :

$$U_L = L_{AC} * \frac{dI_{AC}}{dt} \quad (1)$$

Le courant I_{AC} présente des portions linéaires relatives aux tensions appliquées. Pour obtenir la relation liant les grandeurs électriques du DAB et donnant le point de fonctionnement électrique du convertisseur, la valeur moyenne du courant redressé (sortie du pont complet T5-T6-T7-T8) est calculée. De cette valeur est déduite la puissance qui transite via le convertisseur à rendement unitaire. Celle-ci donne l'équation suivante du DAB :

$$P = \frac{V_{in} * V_o}{L_{AC} * f_{sw}} * \alpha * (1 - 2\alpha) \quad (2)$$

$$I_o = \frac{V_{in}}{L_{AC} * f_{sw}} * \alpha * (1 - 2\alpha) \quad (3)$$

$$I_{in} = \frac{V_o}{L_{AC} * f_{sw}} * \alpha * (1 - 2\alpha) \quad (4)$$

L'équation (2) présente la puissance transférée en fonction de la tension entrée V_{in} , la tension sortie V_o , l'inductance L_{AC} du AC link, la fréquence de commutation f_{sw} et la fraction du déphasage par rapport à la période α . La fraction du déphasage s'écrit $\alpha = \frac{\varphi}{2\pi} = \frac{\varphi}{360}$.

Les formules (3) et (4) sont les équations de calcul des courants moyens entrée et sortie en supposant un rendement unitaire. Ces formules sont des formules théoriques modélisant le DAB comme une source de courant (3). Beaucoup de documents [42] présentent déjà ces formules et il est possible d'aller plus loin dans l'étude théorique de ce DAB (calcul énergétique, transfert de puissance, ...) [49]. Le document présent ne s'intéresse pas à ces autres caractéristiques du DAB.

Etude de l'impact des capacités C_{AC} sur le AC link :

La partie droite de la Figure I-16 nécessite une précision : quel est le lien entre U_{AC} , U_L et I_{AC} ? Les capacités C_{AC} sont des éléments physiques servant de protection contre le risque de saturation du transformateur (plus précisément de son inductance magnétisante). Cela peut se produire dans le cas où les tensions $U_{AC\ in}$ et $U_{AC\ out}$ ne sont pas parfaitement nulle en valeur moyenne. Dans ce cas, une composante DC est appliquée au AC link. Une capacité est ajoutée pour bloquer cette composante. L'inductance L_{AC} présentée sur la Figure I-14 est l'inductance totale du AC link ramenée au primaire : si aucune inductance n'est ajoutée, elle est ici assimilée à l'inductance de fuite du transformateur, sinon elle en est la somme (inductance d'un composant + inductance de fuite du transformateur). Les capacités C_{AC} sont choisies en valeur en vue d'obtenir une fréquence de résonance du dipôle LC significativement en deçà de la fréquence de commutation des ponts complets (f_{sw}).

Raisonnement analogue pour le DAB-C :

Le DAB-C présenté sur la Figure I-15 est similaire au DAB-M en dehors du AC link. Le AC link du DAB-C est composé d'un dipôle LC série sur chaque branche. Des créneaux de tension appliqués au AC link via une commande phase shift sont appliqués sur ce dipôle LC. Dès lors que la fréquence de résonance du dipôle LC est inférieure à la fréquence de découpage des ponts complets, le même jeu d'équations peut être appliqué sur l'inductance totale du AC link. Le DAB-C est alors caractérisé par les mêmes équations finales que le DAB-M. En faisant coïncider les valeurs équivalentes du AC link du DAB-C avec celui du DAB-M, il y a une totale équivalence du point électrique de fonctionnement. A contrario, les différences intrinsèques liées à l'utilisation d'un transformateur (isolation galvanique) ne peuvent être conservées et le DAB-C possède quant à lui une isolation capacitive.

3.3. Etude expérimentale du DAB-M :

Une CSC de topologie DAB-C était déjà dimensionnée en début de projet. Celle-ci est imagée en Figure I-13 (version capacitive). Cette CSC ne sera pas détaillée ici. Malgré tout, ses caractéristiques sont une puissance de 10W avec une tension d'entrée de 10V. L'isolation capacitive permet d'interconnecter plusieurs DAB en série. En effet, le DAB étant un convertisseur sans phase de stockage, quelle que soit sa phase de fonctionnement, une interconnexion électrique entrée / sortie est faite à tout instant. Si aucun élément d'isolation est placé sur l'AC link, l'association série pose des problèmes d'isolation.

La topologie présentée ci-dessus a été améliorée puis déclinée sur une version DAB-M au cours de la thèse. Pour ce faire, les grandeurs électriques (tension / puissance) ont été augmentées jusqu'à atteindre les limites des composants (30Vmax) et des pertes pouvant être évacuées en convection naturelle et forcée. Le nouveau cahier des charges de la CSC DAB-C est alors 20V – 50W en convection naturelle et 20V-100W en convection forcée, conduisant à des augmentations significatives des densités de puissance et du rendement. L'approche théorique ayant été présentée dans les sous-parties précédentes, cette sous-partie présente les aspects pertinents d'un travail expérimental effectué à partir des conclusions théoriques. Les éléments présents dans les équations sont L_{AC} , la fréquence de commutation et le ratio de tension entrée sortie. Ils ont donc un impact sur le rendement de la CSC. Beaucoup de références présentent les équations complètes (rendement, puissance, ...) et permettent un dimensionnement théorique [50]. Le but de cette sous-partie est, au contraire, de quantifier expérimentalement l'impact de ces éléments avec différentes références de composants, choix de points de fonctionnement.

Contexte du dimensionnement expérimental :

Il est nécessaire de préciser les degrés de liberté sur lesquels le concepteur peut agir. L'inductance de fuite composant le transformateur est l'inductance minimale L_{AC} de la CSC. Le concepteur peut s'il le souhaite, ajouter en série une autre inductance pour augmenter cette valeur. Ici, différentes références de transformateurs seront étudiées. Ces différentes références permettent de mettre en exergue l'impact de L_{AC} tout en minimisant la résistance de celui-ci. La fréquence peut être manuellement réglée, c'est-à-dire qu'elle est vue comme un degré de liberté. Enfin, la plage de tension sortie reste un paramètre réglable en pratique mais qui dépend de l'autorisation à sortir du point nominal dans une association en réseau. Le point nominal est le point où la tension de sortie est égale à la tension d'entrée (au rapport du transformateur près). Ce point nominal a été choisi car l'efficacité est la plus optimale d'un point de vue théorique. En s'éloignant du point nominal, le rendement se dégrade.

Il existe deux raisons de devoir / vouloir s'éloigner de ce point nominal. La première (« devoir ») revient à assumer qu'il existe une variation de la valeur des composants de la CSC. Cette variation est naturelle et correspond à la disparité de composants dans des lots de fabrication. Ce point sera traité dans le chapitre V de la thèse. La deuxième raison (« vouloir ») peut être d'atteindre un point électrique souhaité autre. L'utilisateur peut en effet avoir un cahier des charges ne correspondant pas exactement

à un multiple entier du calibre de la CSC. Ces deux raisons poussent le dimensionnement du DAB-M (et DAB-C par extension) à tolérer un écart entre les tensions nominales d'entrée et de sortie. Comme précisé précédemment, le DAB-C travaille à $20V_{\text{nominal}}$ entrée et sortie. Dans le cas où la tension (sortie par exemple) souhaitée n'est pas un multiple de 20V (42V par exemple), le DAB peut fonctionner avec un point de fonctionnement autre (à 21V par exemple) afin de devenir un diviseur de la tension souhaitée.

Conclusions à vérifier en pratique :

En multipliant l'équation (4) par la tension de sortie, la puissance de sortie est alors fonction de L_{AC} . L_{AC} est alors l'un des composants qui dicte le transfert de puissance dans le DAB. Au-delà de la puissance, celui-ci a un impact sur le rendement. Plus cette valeur est faible, plus le rendement « maximum » (lorsque le rapport de tension entrée / sortie est égale à 1) est grand (Figure I-17). Les conclusions sont les suivantes (les contraposées des quatre points sont valables) :

- Lorsque L_{AC} diminue, rendement maximal augmente
- Lorsque L_{AC} diminue, le rendement chute plus significativement dès que l'on s'éloigne du point de rendement maximum
- Lorsque f diminue, le point maximum d'efficacité augmente
- Lorsque f diminue, le rendement chute plus significativement dès que l'on s'éloigne du point de rendement maximum

Le mot « diminution » cité dans les points ci-dessus doit être compris comme une diminution raisonnée (de l'ordre de quelques dizaines de pourcentages sur la valeur). En effet, en diminuant fortement la fréquence, il arrive un moment où le rendement redescend car certaines pertes (courant magnétisant par exemple) deviennent trop importantes. Concernant la valeur de L_{AC} , le DAB respecte le réseau de courbes de la Figure I-17.




Figure I-17 Influence théorique de l'inductance L_{AC} en fonction de l'écart de tension

Plusieurs explications sont données pour justifier l'allure de ces courbes. La hauteur maximale à $V_o = V_{IN}$ est expliquée en remarquant que lorsque L_{AC} augmente, il est nécessaire « d'augmenter » le déphasage pour atteindre le même courant de sortie. Alors, la puissance réactive échangée augmente et le rendement diminue [51]. Au contraire, lorsque l'inductance diminue, un très faible angle de déphasage permet de transiter un fort courant et sur ce même angle, très peu d'énergie réactive est produite ce qui améliore le rendement.

La chute de rendement plus agressive lorsque l'inductance est faible est plus complexe à expliquer. Pour tracer ces courbes, il faut garder la puissance d'entrée constante. Pour tracer ces courbes de gauche à droite, le déphasage croît au fur et à mesure que la résistance décroît : à gauche du réseau de courbes,

le déphasage est minimum et la résistance est maximale tandis qu'à droite le déphasage est maximum et la résistance est minimale. Ces deux variations jouent sur les formes d'onde du courant présentées sur la Figure I-16 de façon complexe en changeant l'angle de déphasage mais aussi la tension de sortie. La diminution de l'inductance provoque des fronts plus raides d'après l'équation (1) ce qui entraîne des formes d'onde provoquant plus de pertes pour la même tension de sortie.

Il faut aussi préciser que la résistance interne du DAB a des conséquences sur le fonctionnement. D'une part, cela dégrade le rendement maximum mais aussi cela influe sur les équations classiques présentées jusqu'ici lorsque le rapport de cette résistance par rapport à l'inductance est trop important. En pratique, le test de différentes inductances implique des changements de résistances de par le bobinage interne des références industrielles. Cette implication de la résistance ne sera pas plus explicitée ici.

Cet aspect contraint l'étude de la valeur à placer à être une étude expérimentale. Un travail a été fait concernant le choix du transformateur, de l'inductance, de la fréquence : ce travail consiste à conclure expérimentalement sur des choix de références. La suite de cette sous-partie présente alors les études et résultats expérimentaux menés sur la CSC DAB-M. Le but est de faire varier expérimentalement valeur de L_{AC} (en pratique un changement de référence de transformateur et d'inductance) et de travailler sous différentes fréquences de commutation.

Retour expérimental :

Afin d'évaluer l'impact des différents éléments à dimensionner, une empreinte généralisée a été faite sur une CSC pour accueillir un grand nombre de références de composants. Ces tests ont été effectués sur la topologie DAB-M la variable L_{AC} est alors la somme de l'inductance de fuite du transformateur et d'une inductance qu'il est possible d'ajouter. La Figure I-18 présente 4 CSCs pouvant accueillir différents transformateurs, différentes inductances et capacités du AC link, ... Un soin particulier a été porté à cette carte de test pour limiter au maximum les modifications entre les différentes versions testées pour garantir la qualité des comparaisons.




Figure I-18 PCB d'accueil pour quatre CSCs (non interconnectées) pour différentes références de transformateurs (transformateurs non câblés à gauche – transformateurs câblés à droite). Référence de gauche à droite : FCT1-150M2SL, FCT1-33K2SL, HP1-1400L, FCT1-150M2SL.

Le choix d'un transformateur doit être fait selon : le domaine d'application, les spécifications électriques, la résistance DC, les inductances magnétisantes, les inductances de fuite, ... L'étude des différents transformateurs a été effectuée en choisissant des références et en testant directement les performances sur une CSC.

Impact du transformateur :

L'élément pertinent dans le schéma équivalent d'un transformateur est l'inductance en série avec le transformateur c'est-à-dire l'inductance de fuite. L'inductance magnétisante doit être la plus grande possible tandis que l'inductance de fuite doit être maîtrisée car elle contribue à définir l'échange d'énergie. Au-delà de cela, il est nécessaire de choisir un courant de saturation compatible avec l'applicatif et une résistance AC la plus faible possible : la résistance AC sera considérée comme faible et ne sera pas précisée. Trois références de transformateurs ont été testées au préalable en figeant le reste de la CSC pour mesurer l'impact du changement de référence (Figure I-19) notamment selon la résistance série. Chaque référence est décrite dans le Tableau I-3.

Tableau I-3 Caractéristiques des références de transformateurs testés

Référence	FCT1-150M2SL	FCT1-33K2SL	HP1-1400L	POE120PL-24L
Inductance de fuite maximum (nH)	310	195	Non précisé	390
DCR max (mΩ)	50	50	145	35




Figure I-19 Rendement en fonction du courant transité sur trois références de transformateur

L'inductance de fuite de la référence FCT1-150M2SL n'est pas précisée mais a tout de même été testée : il est probable qu'elle soit proche de l'ordre de grandeur des autres références. Le delta de rendement entre les références peut être imputé aux résistances des bobinages. En regardant les résistances DC des transformateurs présentés sur le Tableau I-3, il semble que la résistance soit l'élément le plus déterminant concernant les pertes.

Les tests présentés ci-dessus ont été faits pour optimiser une CSC ayant pour point nominal 10V – 2A. Une deuxième salve de tests a été effectuée avec le même plan d'expériences pour une CSC ayant pour point électrique nominal 20V-5A : la référence PoE12-24PL est le transformateur choisi à la suite de ces tests. Celle-ci possède une inductance de fuite de 390nH et répond aux caractéristiques d'isolation de la filière technologique (1500V_{RMS}). Les courbes ne sont pas présentées mais seront détaillées dans les caractéristiques de la CSC finale. Ses caractéristiques sont définies dans le Tableau I-3. Ce choix a été

fait après la campagne de test et il ne sera pas pris en compte pour le reste des tests (inductance, fréquence).

Impact de l'inductance :

Un constat pratique a été mis en avant (non présenté ici) : l'inductance du transformateur (inductance de fuite) est trop faible et l'impact d'un delta de tension est trop important en chute de rendement. Il a été décidé de rajouter une inductance en série pour stabiliser la chute de rendement lorsque le point nominal n'est pas atteint quitte à dégrader le rendement de celui-ci comme le présente la Figure I-17. Un ensemble de jeu de valeurs et de boîtier d'inductance a été testés. Leurs caractéristiques principales sont résumées dans le Tableau I-4.

Tableau I-4 Caractéristiques des références d'inductances testées

Référence	XPL2010-201ML	XPL2010-331ML	XEL3530-301ME
Inductance (nH)	200	330	300
DCR max (mΩ)	24	31	5,2

La Figure I-20 présente l'efficacité en fonction du rapport des tensions (sortie / entrée) sur une puissance de 40W. Afin de tester différentes références d'inductances, il a fallu fixer (provisoirement) un transformateur le temps de l'essai (Figure I-20) : c'est le transformateur FCT1-150M2SL qui a été choisi pour ces tests.

L'écart entre les inductances est faible comparé à celui des résistances DC. Les courbes de la Figure I-20 ne sont pas représentatives de l'impact lorsqu'une variation de 100nH est présente. A l'inverse il est possible de voir que lorsque les inductances sont proches, ce sont les résistances internes qui dictent le rendement.




Figure I-20 Efficacité en fonction du rapport des tensions (sortie / entrée) pour différentes références d'inductance (DAB-M)

C'est l'inductance de 300nH présentée sur la Figure I-20 en rouge qui a été choisie pour être mise en série avec le transformateur et ramener le L_{AC} à 700nH (390nH de la référence POE120PL-24L sommé à ces 300nH d'inductance). Il faut cependant noter que cette valeur est soumise à des variations de par la tolérance des composants. En effet, l'inductance et le transformateur choisis possède des variations jusqu'à 20% sur leur valeur. L'impact de cette variation sur un réseau sera étudié dans le chapitre V.

Impact de la fréquence :

Le même test a été effectué pour l'impact de la fréquence et les résultats sont présentés sur la Figure I-21.

L'impact de la fréquence avait été laissé de côté au début de ce travail. Les courbes présentées sur la Figure I-21 montrent qu'en diminuant la fréquence, le rendement maximum est plus haut tandis qu'il chute plus vite en fonction du rapport V_O/V_{IN} : un compromis doit donc être trouvé. Cette fréquence est aussi à prendre en compte dans le point de fonctionnement des matériaux magnétiques via les pertes magnétiques mais aussi les pertes AC dans les conducteurs. La fréquence a été fixée à 250kHz de façon expérimentale et il reste un travail d'optimisation à faire comme la figure le montre. L'étude de l'impact de la fréquence a été relancée lors de l'étude de la CEM d'un DAB car celle-ci possède une influence sur le spectre et son filtrage. Cet aspect CEM sera quant à lui étudié dans le chapitre IV.




Figure I-21 Réseau de courbes avec différentes fréquences de fonctionnement. Représentation du rendement en fonction du rapport des tensions (sortie / entrée).

A la suite de ce dimensionnement expérimental, il a été conclu que :

- La fréquence est fixée à 250kHz
- L'inductance de fuite du transformateur POE120PL-24L de 390nH procure des chutes de rendement trop importantes lors des forts écarts de tension entre l'entrée et la sortie.
- L'inductance XEL3530-301ME est rajoutée pour atteindre 700nH en ajoutant un minimum de pertes

Conclusion

Selon la démarche proposée dans cet écrit, une filière technologique regroupe les aspects matériels permettant de produire des sous-ensembles qui, correctement associés, forment un réseau de convertisseurs. Des matériaux, des composants et des technologies doivent être choisis pour que les systèmes produits correspondent aux spécifications de la filière, en lien avec des caractéristiques matérielles, physiques et électriques. Ces caractéristiques correspondent à l'ensemble des critères, contraintes et règles d'un champ applicatif. Ainsi les systèmes et sous-systèmes qui pourront être produits devront répondre aux normes liées au domaine ou champ applicatif concerné. La première étape clé consiste donc à bien définir les caractéristiques de la filière technologique souhaitée. Il faut alors trouver le bon compromis entre une filière technologique qui couvre le plus large spectre d'applications et une filière technologique qui répond avec précision à des contraintes particulières. Egalement, un compromis doit être identifié pour maximiser l'étendu des possibles sans pour autant faire exploser la complexité ni les coûts associés. D'un autre côté, le champ des possibles avec l'optimisation des blocs / fonctionnalités en fonction des moyens technologiques doit guider le cadre de la filière technologique. Il devient ainsi assez clair que la définition du cahier des charges de la filière est déterminante et est un préalable essentiel.

Ce premier chapitre donne une vue globale de la filière technologique présentée dans cette thèse. L'élaboration d'une filière technologique demande un travail plus approfondi sur certains aspects effleurés dans ce chapitre. Par exemple, dans la suite de cet écrit, l'impact industriel du caractère non-identique des CSCs (présenté dans l'équilibrage) sera étudié plus en détails, un zoom sera aussi fait sur le bloc CEM des réseaux de convertisseurs ou bien la façon dont les blocs auxiliaires ont été structurés. A présent, c'est l'élaboration de l'étage de puissance qui fait l'objet du chapitre suivant. Il est en effet nécessaire d'aller plus loin pour comprendre comment cet aspect peut tendre vers une automatisation en étudiant la structuration de l'étage de puissance.

Chapitre II

STRUCTURATION DE L'ÉTAGE DE PUISSANCE D'UNE FILIÈRE TECHNOLOGIQUE

1. INTRODUCTION	37
2. CONCEPTUALISATION DU PROBLEME.....	37
2.1. PRESENTATION DE LA VISION BLOC.....	38
2.2. NIVEAUX FONCTIONNELS.....	39
2.3. ADAPTATION DU CONCEPT SUR UNE TECHNOLOGIE PCB	40
3. SOLUTIONS PHYSIQUES POUR L'INTERCONNEXION DE CELLULES STANDARDS DE CONVERSION	42
3.1. REFERENCE TECHNOLOGIQUE D'INTERCONNEXION.....	43
3.2. DESIGN DE LA ZONE D'ACCUEIL DE PUISSANCE 1D SUR LA CSC	44
3.3. DESIGN DE LA TSC POUR L'INTERCONNEXION AVEC LE NIVEAU PHYSIQUE 1D.....	45
3.4. DESIGN DE LA TSC POUR INTERCONNEXION 2D	47
3.5. DESIGN DE LA TSC POUR INTERCONNEXION 3D	51
3.6. APPLICATION DES REGLES ET CONTRAINTES DANS UN ALGORITHME DE CHOIX	55
3.7. RESUME DES CONCLUSIONS DE LA TSC	58
4. EXEMPLES D'APPLICATION SUR LA CSC MEZZANINE.....	58
4.1. CONTEXTE APPLICATIF	59
4.2. PRESENTATION DES CARTES 2D POSSIBLE	60
4.3. EXEMPLE 1 : 1D-2-ISOP 2D-3-ISOP 3D-2-IPOP (N°12 TABLEAU II-5).....	61
4.4. EXEMPLE 2 : 1D-2-ISOP 2D-3-ISOP 3D-2-ISOP (N°8).....	63

Résumé :

Le cœur du convertisseur de puissance présenté dans le chapitre précédent est un assemblage de CSCs dans différentes configurations électriques de leurs entrées / sorties. Le passage d'une représentation schématique de cette configuration (Figure I-12) à un assemblage physique demande un travail sur l'élaboration de l'interconnexion de puissance et la compatibilité physique des sous-ensembles.

Une première vision conceptuelle permet de s'affranchir des caractéristiques physiques liées à la filière technologique : la vision bloc et les niveaux. Un bloc d'un niveau donné doit, par définition, pouvoir se connecter à d'autres blocs (de même niveau ou d'autres niveaux). Chaque bloc de dimension N est composé de deux sous-éléments : des blocs de dimension $N-1$ (la dimension 1 étant les CSCs) et un bloc interconnexion. Le sous-bloc interconnexion a trois objectifs : se connecter au niveau inférieur, se connecter au niveau supérieur et accomplir l'agencement des blocs (de dimension $N-1$). C'est le principe de la Cellule Standard Terminale (TSC) qui doit pouvoir : s'interconnecter à des lignes 1D mais aussi interconnecter des lignes 1D de CSCs entre elles afin de former une carte 2D de puissance et enfin s'interconnecter avec d'autres cartes 2D afin de former un réseau de convertisseurs de puissance 3D.

Le design physique de cette TSC est réalisé en tenant compte des objectifs fonctionnels mais aussi des références industrielles choisies dans le cadre de la filière technologique. Une proposition de design de TSC est proposée, décrite et testée à travers ce chapitre. Des règles de conception ont été définies afin de donner des degrés de liberté afin de pouvoir réaliser un maximum de configurations de réseau. Dans le même temps, des contraintes de conception permettent de définir les besoins de chaque agencement (IPOS, ISOP, ...) à chaque niveau (1D-2D-3D). Ces règles ont été implémentées dans un algorithme qui permet de les utiliser pour écrire toutes les possibilités physiques de réseaux réalisables puis de trier l'ensemble des possibilités pour ne garder que celles qui répondent aux agencements de chaque niveau.

Le tout donne alors une ou plusieurs TSCs complexes et standardisées possédant trois zones (correspondant aux interconnexions dans les trois niveaux) nécessaires pour répondre à un maximum de possibilités de configuration. Un premier travail a été conduit autour d'une seule TSC. Bien que cette TSC ne soit pas optimisée pour chaque configuration, elle permet de standardiser la démarche en utilisant toujours le même sous-ensemble physique. Le chapitre propose de comprendre le dimensionnement de l'étage puissance et l'ensemble des possibilités que la TSC permet de réaliser mais aussi ses limites et les pistes d'amélioration de celles-ci.

1. Introduction

La notion de filière technologique a été expliquée dans le premier chapitre. Les réseaux de convertisseurs abordés dans cette thèse sont des agencements de blocs. Chaque bloc doit assouvir une fonction définie. Parmi l'ensemble de ces blocs, ce chapitre s'intéresse tout particulièrement aux blocs « Etage de puissance ». Afin de standardiser la démarche, la partie conversion de puissance du convertisseur est réalisée en interconnectant des Cellules Standards de Conversion (CSC). Pour comprendre l'automatisation de la conception il nous faut tout d'abord décrire comment est structurée cette partie puissance. Tout d'abord, la conception des différents éléments interconnectant les CSCs afin de permettre toutes les configurations électriques nécessaires sera décrite.

Pour ce faire, le chapitre présente cet ensemble dans un premier temps du point de vue du concept en définissant les points clés de cette problématique. Dans un second temps, une présentation non exhaustive du travail accompli est faite, pour mettre en exergue les détails importants du design actuel, les limites de l'approche présentée ainsi que le travail restant à faire. Seul l'étage de puissance est présenté dans ce chapitre.

2. Conceptualisation du problème

Comme présenté dans le chapitre précédent, le souhait est d'agencer des CSCs en réseaux pour former l'étage de puissance. Cela permet de se soustraire au dimensionnement d'une topologie complète par rapport au cahier des charges : on remplace cette étape par un « dénombrement et choix

de configuration » de CSCs à réaliser. Pour ce faire, il est nécessaire d'imaginer les éléments qui permettent d'assouvir aisément l'interfaçage des CSCs. Des questions se posent :

- ❖ Comment systématiser l'agencement de CSCs ?
- ❖ Comment représenter un étage de puissance ?
- ❖ Comment réaliser l'interconnexion de plusieurs CSCs ?
- ❖ Que se passe-t-il lorsqu'il y a une succession d'agencements différents ?
- ❖ Est-il possible de créer une hiérarchie de niveau d'interconnexion ?

Il existe un besoin dans l'écriture et la représentation symbolique de l'étage de puissance. Lorsque la configuration contient plusieurs types d'agencements (IPOS, ISOS, ...), la méthode de conceptualisation de l'étage de puissance est résumée comme suit :

1. Des blocs « CSC » sont interconnectés dans une première configuration par un bloc interconnexion (niveau fonctionnel 1)
2. Cet ensemble devient le bloc du niveau fonctionnel 1 pouvant être dupliqué et assemblé avec d'autres blocs identiques via un bloc interconnexion (niveau fonctionnel 2).
3. Cela est répété jusqu'à la représentation complète de la configuration

Cette façon de conceptualiser la configuration en s'affranchissant de la réalité (technologique, disposition géométrique, ...) est présentée par la suite. Afin de structurer la façon d'écrire et de représenter la configuration d'un étage de puissance, cette partie rend compte des idées retenues lorsque les questions présentées ci-dessus ont été amenées.

2.1. Présentation de la vision bloc

Le chapitre 1 a introduit une vision Power Electronics Building Blocks (PEBB). L'étage de puissance respecte aussi cette vision. Ainsi, l'étage de puissance est vu comme une association de blocs « CSC » et de blocs « Interconnexion » : cette « vision bloc » est décrite sur la Figure II-1.

Chaque bloc peut être vu comme une pièce 3D possédant un ou plusieurs ergots mâles permettant de réaliser l'assemblage de plusieurs blocs et un ou plusieurs ergots femelles pour accueillir d'autres blocs identiques et de même niveau. Les blocs peuvent être des CSCs ou des interconnexions comme le montre la partie droite de la Figure II-1. Le forme du bloc interconnexion sur la Figure II-1 est un pur exemple et sera complétée dans sa façon d'être dessinée par la suite : c'est une première approche.




Figure II-1 Connexion de trois CSCs en vision bloc

La vision proposée ci-dessus répond de façon simple à la problématique d'interconnexion de blocs mais celle-ci manque de détails. En effet, les CSCs :

- Sont **électriquement** connectées via le bloc interconnexion et ses ergots mâles et femelles (visible sur la partie gauche de la Figure II-1). L'agencement (ISOP, IPOS, ISOS ou IPOP) réalisé par le bloc interconnexion n'est pas défini à ce niveau d'abstraction.

- Sont **physiquement** placées côte à côte : ce placement est complètement symbolique et ne reflète en aucun cas la réalité. C'est une représentation permettant de s'affranchir de la réalité physique qui peut être complètement différente.

Le premier point est défini par le bloc interconnexion. Celui-ci a pour objectif de connecter les trois CSCs électriquement entre elles mais aussi de pouvoir être connecté sur un niveau plus haut. Comme le précise le second point, les CSCs sont physiquement placées sur un premier niveau fonctionnel. Afin de généraliser l'agencement de CSCs, la notion de niveau fonctionnel est développée par la suite.

2.2. Niveaux fonctionnels

Le niveau fonctionnel représente en pratique un changement physique, technologique, ou symbolique. Il peut par exemple refléter un changement géométrique de disposition des blocs ou bien un changement technologique de matériel utilisé pour l'interconnexion. Afin de garder un caractère abstrait, la notion de « niveau fonctionnel » est utilisée pour représenter ce changement de niveau quelle que soit sa représentation en pratique.

La Figure II-1 présente un premier niveau d'interconnexion appelé « Niveau 1 ». Ce bloc interconnexion est connecté aux CSCs mais possède aussi un accueil d'ergot pour le niveau fonctionnel suivant. Le niveau fonctionnel suivant est appelé « Niveau 2 ». Il permet l'interconnexion de deux ensembles de blocs de niveaux 1. Les deux niveaux sont présentés sur la Figure II-2.




Figure II-2 Exemple de la conceptualisation (vision bloc) des CSCs et des interconnexions niveau 1 et niveau 2

La Figure II-2 présente deux motifs 1D présentés précédemment, le tout interconnecté au niveau 2. Sur la même démarche, un niveau 3 a été conceptualisé comme le montre la Figure II-3.




Figure II-3 Exemple de la conceptualisation du niveau 3

Discussion & Conclusions :

Le passage d'un niveau à l'autre peut, en pratique, représenter différentes choses. Cela peut se représenter en une séparation empirique du concepteur sur des critères électriques (calibre en courant, type d'association...), une séparation géographique des CSCs (lignes → cartes → ensembles de cartes), ... C'est un choix conceptuel qui appartient au concepteur de la filière technologique : c'est un aspect de vision qui peut être lié ou non à la géométrie physique de l'association de CSCs. L'aspect de niveau s'inscrit dans la systématisation de l'étage de puissance. Chaque niveau possède des connexions (ergots) pour atteindre son niveau inférieur et des connexions (ouvertures) pour atteindre son niveau supérieur : c'est le cahier des charges haut niveau des interconnexions. Seul le niveau 1 possède la particularité d'avoir un ensemble CSCs comme niveau inférieur.

Cette sous-partie a présenté sous un aspect de conceptuel la gestion systématique de l'interconnexion des réseaux de convertisseurs vis-à-vis de la configuration de ceux-ci. D'autres notions complètent cette première vision conceptuelle, ou sont à détailler. Nous proposons dans ce chapitre d'approfondir l'analyse pour l'interconnexion de niveaux 1 et 2 en approfondissant :

- La représentation réelle des niveaux fonctionnels
- La cellule standard terminale (TSC)

Afin d'étendre la définition des interconnexions dans une vision plus proche de la réalité, ces autres notions sont expliquées par la suite.

2.3. Adaptation du concept sur une technologie PCB

Les points de conclusion de la sous-partie précédente sont déclinés en tenant compte du fait qu'une technologie PCB est utilisée. Pour autant, certaines de ces conclusions peuvent être étendues à d'autres technologies. La notion de systématisation est abordée : elle a pour objectif de développer des méthodes de conception de sous-blocs qui ne dépendent pas du nombre de blocs à agencer.

Interconnexion avec les CSCs :

Comme présenté sur la Figure II-1, l'interconnexion de niveau 1 demande à interconnecter plusieurs CSCs. Ce bloc interconnexion ne doit pas être fait à façon pour assurer le caractère générique et systémique de l'approche : en effet, que devient ce bloc interconnexion si plus de 3 CSCs sont interconnectées au niveau 1 ? Il faut entrer dans un niveau toujours conceptuel mais plus proche de la réalité : les CSCs doivent être connectées 2 à 2 et répondre aux différents agencements.




Figure II-4 Précisions sur l'interconnexion de niveau 1 : notion de sous-blocs niveau fonctionnel 1 pour un exemple de 3 CSCs

Afin de répondre à cette problématique, il est nécessaire de décliner ce bloc interconnexion en des « Sous-blocs d'interconnexion de niveau fonctionnel 1 ». Ceux-ci permettent de connecter les blocs

« deux à deux ». Ce principe est décrit sur la Figure II-4. En pratique plusieurs sous-blocs niveau 1 peuvent exister afin de répondre aux différents agencements entre CSCs. La 1^{ère} connexion et la dernière connexion (comme présenté sur la Figure II-4) sont utilisées pour connecter le bloc interconnexion à la CSC. C'est la systématisation qui est appliquée ici.

En développant des sous-blocs de connexion de blocs 2 à 2, cette démarche permet de se rapprocher de la systématisation de connexion de niveau fonctionnel 1. Ce même principe peut être repris pour les autres niveaux fonctionnels. Encore une fois, il existe différents sous blocs pour réaliser les agencements IPOS, ISOP, ISOS et IPOP. De la même manière, les CSCs sont représentées avec deux zones d'accueil.

Niveau physique :

Etant donné que la technologie PCB est utilisée, chaque CSC est représentée par motif sur circuit imprimé. Le **niveau physique** (pouvant être différent du **niveau fonctionnel** présenté précédemment) est la systématisation des placements géographiques de CSCs. L'idée présentée ici est une association en niveau physique 1D – 2D – 3D (Figure II-5).




Figure II-5 Vision plan (gauche) et vision 3D (droite) des niveaux physiques définis (les blocs interconnexions ne sont pas visibles afin de simplifier la représentation)

Dans le chapitre présenté ici, les niveaux fonctionnel et physique se confondent complètement : « dès qu'il y a un changement de dimension physique, il y a un changement de niveau fonctionnel ». Les deux termes seront employés et parfois résumés par « niveaux ».

Cellule Standard Terminale (TSC) :

Lors du passage du niveau physique 1D au niveau physique 2D sur PCB, la Figure II-3 montre un exemple de sous-blocs qui réalisent la connexion verticale (connexion 2D). La problématique est alors : comment standardiser un élément permettant de réaliser la connexion vers les lignes 1D, la connexion 2D entre lignes et la connexion vers le niveau physique 3D ? Ce bloc est alors renommée « Cellule Standard Terminale » (TSC) et l'ensemble de sa problématique est résumée Figure II-6. Les flèches rouges de la figure ci-dessous représentent les connexions à mettre en œuvre en pratique entre les CSC.




Figure II-6 Synoptique et interactions de la TSC par rapport au niveau physique inférieur

L'ensemble de ces notions doit maintenant être appliquée à une vision proche de la réalité. Pour ce faire, la suite de ce chapitre traite de ces concepts appliqués à la filière technologique G2Elab. Par soucis de simplicité de vocabulaire, il sera admis que l' « Interconnexion au niveau physique 1D » sera écrit « Interconnexion 1D » et fera référence à la gestion de l'interconnexion des éléments placés en 1D.

3. Solutions physiques pour l'interconnexion de cellules standards de conversion

L'aspect physique des éléments d'interconnexion n'a pas été précisé précédemment. Des questions restent sans réponse avec l'aspect conceptuel présenté :

- ❖ Comment sont assurées physiquement les interconnexions ?
- ❖ Comment la configuration électrique (IPOS, ISOP, ISOS, IPOP) est-elle gérée ?

En effet, la partie précédente étant conceptuelle, la première question ci-dessus n'a pas été éludée. La deuxième question n'a pas été clarifiée dans la section précédente sachant que les blocs n'étaient pas représentés comme des quadripôles (IN+, IN-, OUT+ et OUT-). Seules les fonctions globales ont été définies.

Comme hypothèse du chapitre, il est considéré que chaque cellule standard de conversion (CSC) possède deux entrées de puissance et deux sorties de puissance, séparées par un élément de découplage (transformateur ici) rendant possible tous les types d'associations. Chaque CSC reçoit aussi des ordres de commande qui ne seront que cités mais pas étudiés. Les cellules standards de conversion intègrent des plages d'accueil génériques qui rendent physiquement possibles tous les types de configuration.

L'ensemble des paramètres que les interconnexions doivent respecter sont :

- Les dimensions géométriques (3D) des sous-ensembles doivent être cohérentes.
- Les interconnexions de puissance doivent être traitées avec attention pour simplifier et systématiser les interconnexions quelles que soient les configurations choisies. Elles doivent être cohérentes avec les calibres en courant et en tension offerts par la filière technologique.
- Les interconnexions de mesure et de commande doivent également être traitées spécifiquement pour répondre aux contraintes et conditions de bon fonctionnement quelles que soient les configurations choisies.
- Les sous-ensembles doivent être cohérents avec les caractéristiques électriques et physiques de la filière technologique.

- Par exemple, au niveau thermique, tous les sous-systèmes doivent pouvoir être refroidis dans les mêmes conditions, sous-entendus avec le même flux de d'air dans le cas d'un refroidissement par convection.
- Autre exemple, au niveau électromagnétique, tous les sous-ensembles doivent pouvoir être compatibles au niveau électromagnétique et ne pas se perturber les uns les autres, que cela soit via des perturbations conduites ou rayonnées.
- Les sous-ensembles doivent enfin garder la cohérence en termes d'isolation électrique, lorsque cette disposition est possible dans la filière technologique. En particulier, les niveaux d'isolation doivent être cohérents, et les aspects cumulatifs des barrières d'isolation doivent rester en accord avec les normes en vigueur.

Ces paramètres vont permettre d'imaginer physiquement les blocs d'interconnexion des différents niveaux fonctionnels et physiques. Dans la filière technologique présentée ici, les niveaux fonctionnels sont construits sur le même schéma que les niveaux physiques.

3.1. Référence technologique d'interconnexion

La notion de dimensions 1D-2D-3D a été pensée afin d'atteindre des formes de convertisseurs variables et donc un gain de liberté. Le travail de développement qui a été mené pour l'interconnexion de niveau physique 1D est le suivant :

- Le bloc interconnexion est composé des différents sous-blocs :
 - Un panel de composants industriels nommés « Jumpers »
 - Un PCB
- Le sous-bloc jumper doit donc être en mesure de :
 - Créer une connexion électrique entre deux électrodes de sous-ensembles sans passer par le PCB
 - Supporter les courants définis au préalable
- La CSC accueille les empreintes de connexion du composant « jumper » pour l'interconnexion (de puissance)
- Les CSCs doivent être connectées au PCB et cette connexion peut être :
 - Directement intégrée lors de la conception en CAO
 - Brasés sur le PCB comme un composant
- Le passage des ordres de commande est géré par le PCB dans lequel les CSCs sont intégrées

L'une des spécificités de la mise en réseau de cellules standards de conversion sur technologie PCB repose sur l'usage de « jumpers » de puissance. Ceux-ci permettent, de façon imagée, de créer des nouvelles pistes PCB. Les jumpers permettent d'interconnecter électriquement les cellules entre elles en 2D mais aussi en 3D. Ces « jumpers » ont pour spécificités la capacité de faire circuler des courants sensiblement plus importants que ceux pouvant circuler dans les pistes PCB. Ils peuvent être mis en œuvre selon les techniques classiques des technologies PCB (disponibles en tape, déposés en automatique et brasés au four). La Figure II-7 illustre quelques « jumpers » sélectionnés faisant partie de la technologie. En fonction du type d'interconnexion à effectuer, plusieurs références de jumpers peuvent être utilisées :

- 1D Série
- 1D Parallèle
- 2D Série
- 3D Série ou Parallèle



Figure II-7 Différents types de « jumpers » 1D et 2D pour les interconnexions sur le PCB, et 3D pour les interconnexions entre PCB

Pour simplifier et systématiser l'interconnexion entre CSCs, des plages d'accueil génériques pour « jumpers » sont prévues sur chacune des cellules standards de conversion. L'idée globale de cette partie est de **créer une TSC sous la forme d'un PCB comprenant une multitude de plages d'accueil et qui, en fonction de la pose ou non des jumpers, permet de mettre en œuvre les différentes configurations électriques.**

3.2. Design de la zone d'accueil de puissance 1D sur la CSC

Les plages d'accueil doivent être en capacité de répondre à tous les types de configurations du niveau physique 1D : IPOS / ISOP / IPOP / ISOS. Pour ce faire, il faut étudier l'impact du nombre de jumpers à placer pour chaque cas : *combien de plages d'accueil faut-il prévoir et comment les disposer pour répondre à l'ensemble des configurations ?* Comme postulat de base, il est considéré que la zone d'accueil est symétrique : le problème devient donc symétrique. Il faut étudier simplement une association Série et Parallèle d'un côté de la CSC avec comme hypothèse que les jumpers possèdent chacun 2 « pattes » à braser. La Figure II-8 présente le problème.




Figure II-8 Gestion des interconnexions entre cellules standards de conversion. a) Exemple de configuration de 4 cellules élémentaire en ISOP, b) Position des plages d'accueil d'une CSC, c) Plage d'accueil des interconnexions

Association 1D Série :

Pour cette association, il nécessaire de placer un jumper reliant le potentiel positif d'une CSC avec le potentiel négatif de la CSC voisine. Quel que soit le nombre de CSCs à agencer, le raisonnement reste le même. Il faut alors que chaque zone d'accueil accepte physiquement la soudure d'une patte d'un seul jumper.

Association 1D Parallèle :

A partir de 3 CSCs (CSC1, CSC2 et CSC3 pour l'exemple), il faut un jumper reliant le potentiel négatif de la CSC1 au potentiel négatif de la CSC2 et un autre jumper qui repart de la CSC2 pour rejoindre le potentiel négatif de la CSC3. Alors, il faut 1x2 pads pour le potentiel négatif. Le potentiel positif doit répondre aux mêmes exigences. Mais ces pads doivent être physiquement décalés (verticalement) afin de permettre le passage des jumper positifs et négatifs.

Conclusion sur la forme de la zone d'accueil:

Les contraintes les plus fortes sont amenées par la configuration Parallèle. En considérant une zone d'accueil avec une « colonne » de pads, il faut mettre 1x4 pads à la suite pour répondre à toutes les possibilités. La Figure II-8 c) présente la solution retenue.

Discussion :

L'hypothèse de faire une zone de 1x4 pads peut être remise en question et d'autres zones d'accueil peuvent répondre aux 4 agencements. Dans la suite de ce chapitre, une zone 2x3 pads sera présentée lorsque la CSC sera en mezzanine. Le paramètre clé pour dimensionner la zone d'accueil des jumpers est l'emplacement de la surface disponible sur la CSC pour placer cette zone d'accueil. Les jumpers 1D, aussi appelés « clips », sont précisés sur la Figure II-9. Ils présentent une empreinte de 2mm x 2mm sur un PCB. L'écartement entre ces deux empreintes représente « A+2mm », A étant un paramètre de la référence choisi dans le tableau de la figure ci-dessous. Les deux références choisies sont MJP-0.1 et MJP-0.7 : alors le placement des zones d'accueil de la Figure II-8 est imposé afin de pouvoir accueillir aussi bien des clips série MJP-0.1 que des clips parallèle MJP-0.7. Le placement des éléments de la CSC a été optimisé afin de pouvoir accueillir les zones d'accueil en respectant ces distances.




Figure II-9 Référence et plan d'assemblage des clips 1D et des clips 2D

3.3. Design de la TSC pour l'interconnexion avec le niveau physique 1D

La TSC représente le niveau fonctionnel 2 et possède les objectifs suivants :

- S'interconnecter (Figure II-6) au niveau fonctionnel inférieur (niveau 1 – configuration 1D)
- Gérer le niveau fonctionnel 2 (configuration 2D)
- S'interconnecter au niveau supérieur (niveau 3 – configuration 3D)

Deux TSCs sont placées de part et d'autre d'une ligne : une TSC latérale gauche et une TSC latérale droite. La TSC de façon générale est tenue de pouvoir se connecter électriquement à l'un des potentiels IN/OUT de la ligne à laquelle elle fait face. Le choix d'accueil fait est une répétition du motif de la zone d'accueil d'une CSC. Cette répétition permet donc de :

- Se connecter au potentiel « proche » via un clip 1D série
- Se connecter au potentiel « éloigné » via un clip 1D parallèle

Une colonne de plage d'accueil permet de choisir entre un clip court (MJP-0.1) ou un clip long (MJP-0.7) pour interconnecter au choix la polarité + ou - quel que soit le côté de la CSC (IN ou OUT).




Figure II-10 Design de la TSC pour connexion 1D Ligne – TSC. La solution 1 propose de placer la polarité V_{in+} à gauche et V_{in-} à droite tandis que la solution 2 fait l'opposé.

Une possibilité de choix de placement de potentiel est présente lorsque l'association 1D est parallèle. Lorsque la configuration 1D est série, aucun degré de liberté n'est permis concernant le placement des potentiels. Il est donc important de mettre en place une règle qui est la conséquence de ce design de liaison TSC – ligne en 1D. La règle est notée règle N°1 et peut s'écrire : « Si la configuration 1D est parallèle, la position de la polarité +/- de la ligne en question est au choix de l'utilisateur ». Dans la règle précédente, la position représente le choix de TSC latérale gauche ou latérale droite (qui accueille la polarité +/-).

Le Tableau II-1 résume la faisabilité de la connexion au niveau inférieur (1D) via la TSC.

Tableau II-1 Matrice de faisabilité de la TSC en interconnexion vers une ligne (niveau 1)

Configuration 1D	Faisabilité
IPOS	Possible
ISOP	Possible
IPOP	Possible
ISOS	Possible

La suite du chapitre étudie en quoi la TSC conçue permet de réaliser les différentes configurations tels que 1D-4-PISO 2D-2-PISO 3D-3PIPO. La partie 1D vient d'être étudiée et a montré que quel que soit l'agencement 1D, la TSC est capable de répondre à tous les cas. Par la suite, l'étude se concentrera sur la possibilité d'interconnexion 2D-parallèle, 2D-série, 3D-parallèle et 3D-série afin de dégager les contraintes dont il faut tenir compte. Il est cependant important de traiter des cas complets en considérant une configuration complète (1D-2D-3D) : ces cas complets seront expliqués.

3.4. Design de la TSC pour interconnexion 2D

La TSC a été décrite et explicitée dans la sous-partie précédente seulement en considérant la connexion vers le niveau 1D précisée sur la Figure II-6. La TSC doit aussi répondre à des critères d'interconnexion 2D. Théoriquement, la TSC doit être en capacité de connecter deux potentiels dans les deux cas suivants :

- Série 2D : relier un potentiel positif 1D (d'une ligne) à un potentiel négatif 1D (d'une autre ligne) via la TSC
- Parallèle 2D : connecter les potentiels d'une même polarité entre plusieurs lignes via la TSC (non gérée à ce niveau)

Pour des raisons technologiques expliquées par la suite, la connexion parallèle n'est pas gérée sur la TSC au niveau 2D. La connexion parallèle est possible mais sera mise en œuvre à un niveau fonctionnel supérieur. Seule l'option « série 2D », assurée par la TSC, est expliquée dans ce paragraphe. L'option « parallèle 2D » n'est pas assurée par la TSC dans son intégralité : elle est présentée en partie pour éclairer le rôle de la TSC dans cette association.

Pour la suite de cet écrit, il sera considéré le tableau d'équivalence suivant :

Tableau II-2 Tableau d'équivalence des niveaux physiques et des directions géométriques

Axe de la Figure II-6	Equivalence (Figure II-12)
1D	Axe X (horizontal)
2D	Axe Y (vertical)
3D	Axe Z (profondeur)

Interconnexion série 2D : Cas 1D-Parallèle 2D-Série avec 2 lignes

Pour des raisons évidentes de complexité, compacité et performance, cette interconnexion doit se gérer verticalement (axe 2D) et les potentiels à relier doivent être « du même côté » comme le montre la Figure II-11.




Figure II-11 Exemples de choix de placement 1D de polarité pour faciliter l'interconnexion 1D-4-IPOS 2D-2-ISOP

La Figure II-11 ci-dessus présente les interconnexions 2D nécessaires (flèches rouges) pour répondre à la configuration 2D-ISOP. Dans la partie gauche de la figure, il faut croiser l'étage puissance. C'est un choix qui peut être fait en supposant un couloir de passage entre les deux lignes. Ce choix n'est cependant pas le plus intéressant car il nécessite de faire passer un potentiel entre les lignes 1D. Cela dégrade la densité de puissance en amenant des contraintes d'isolation supplémentaires dans le cas où la CSC est en version isolée (Figure I-14). La partie droite présente un changement de polarité 1D (possible grâce à la règle N°1). Celui-ci permet de garder les deux potentiels à relier du « même côté » et la mise en œuvre de cette connexion semble plus accessible.

Cet exemple débouche sur la contrainte N°1 s'écrivant : « **L'interconnexion de potentiels 2D nécessite qu'ils soient physiquement placés du même côté** ».

Discussion :

La contrainte N°1 présentée est une conséquence directe du non-souhait de faire des connexions électriques qui croisent la carte. Si cela est considéré comme acquis, cette règle s'impose d'elle-même et reste juste dans tous les cas de figure. Ce postulat (ne pas croiser le réseau) peut être remis en question mais cela répondra à une autre démarche qui n'est pas celle présentée ici.

Interconnexion série 2D : Cas 1D-Série 2D-Série avec 2 lignes et mise en œuvre

Lorsqu'il y a un enchaînement 1D-série 2D-série, la règle N°1 ne peut pas s'appliquer (pas de configuration parallèle). Une règle N°2 peut être explicitée : « Une ligne peut être tournée de 180° autour de l'axe Z ». Afin de respecter la contrainte N°1 pour répondre à ce cas (enchaînement série 1D-2D d'un potentiel) on retourne une ligne sur deux en utilisant la règle N°2. Cet exemple est illustré sur la Figure II-12.




Figure II-12 Retournement d'une ligne pour respecter la contrainte N°1 en vue d'une interconnexion 1D-4-IPOS 2D-2-IPOS (contrainte N°1)

La Figure II-12 présente une solution technologique pour connecter verticalement (2D) les potentiels V_{out} . Le choix mis en œuvre ici est un clip MJP-0.7 qui relie les plages d'accueil 1D-CSC de la TSC : c'est la solution la plus naturelle pour relier verticalement les potentiels. Cette idée est reprise par la suite car la TSC doit aussi accueillir la partie connexion 3D.

Remarque : En pratique, les CSCs étant symétriques, un retournement de 180° sur l'axe Z est équivalent à la fonction identité. La seule chose à faire est d'échanger les placements de clips sans toucher à la CSC.

Interconnexion série 2D : Mise en œuvre lorsqu'il y a plus de 2 lignes

La connexion 2D série présentée sur la Figure II-12 : elle est appelée connexion série courte dans le sens où elle relie deux cellules verticalement proches. Lorsque le nombre de lignes est plus grand que 2, la connexion verticale OUT se superpose à la connexion terminale IN comme le présente la Figure II-13. Il est nécessaire de placer un deuxième couloir vertical pour pouvoir assurer une connexion série « longue ».




Figure II-13 Problème (gauche) et solution (droite) qui intègre un deuxième couloir vertical sur la TSC pour une configuration 1D-4-IPOS 2D-3-IPOS.

Le raisonnement peut continuer en utilisant la même TSC pour enchaîner autant de lignes que nécessaire. La façon de connecter en 2D-série est dépendante de :

- La connexion 1D (contrainte N°1)
- Du nombre de lignes → Incrément d'une nouvelle connectique verticale dans la TSC

Interconnexion parallèle 2D :

Cette contrainte s'applique pour l'association parallèle 2D. Celle-ci est en pratique mise en œuvre pour remonter les potentiels en 3D avant de les relier ensemble. Remonter les potentiels signifie qu'une carte appelée « carte auxiliaire » aura pour fonctionnalité, entre autres, d'accueillir les potentiels et de les interconnecter. Cette carte auxiliaire a d'autres intérêts (contrôle commande) qui seront expliqués dans le chapitre suivant : elle n'est donc pas plus explicitée ici.




Figure II-14 Solution 1 non utilisée pour interconnexion 2D parallèle des potentiels IN sur la TSC (gauche). Solution 2 choisie pour interconnexion 2D gérée en 3D sur la carte auxiliaire (représentée en vert) (droite).

La Figure II-14 montre le choix à faire concernant la remontée des courants et leurs interconnexions. C'est le choix N°2 qui est préférable pour deux raisons principales. Les calibres en courant des clips 2D sont limitant si la solution N°1 est choisie. Le potentiel de la barre de connexion finale présentée sur la Figure II-14 (gauche) doit ensuite être remonté : pour ce faire, il faut prévoir un « ergot » pour une connexion 3D de forte puissance. Cela va dégrader le facteur de forme de la carte : il est préférable de répartir les remontées de courant pour profiter au maximum de la surface disponible. Pour remonter les potentiels, la figure présente des « pads » ou « trous d'accueil » pour accueillir les clips 3D (Figure II-7) et faire remonter les potentiels. La complexité est donc transférée à, et gérée par, la carte auxiliaire.

Conclusions interconnexion 2D :

Cette sous-partie conclue concernant les interconnexions de la TSC avec la 2D et la 1D :

- La TSC contient :
 - un couloir vertical permettant d'interconnecter chaque ligne en 1D-série et 1D-parallèle (Figure II-10). Ce couloir permet par la même occasion d'assurer la connexion 2D-série « court » (Figure II-12).
 - un deuxième couloir vertical pour assurer une connexion 2D série « longue » (Figure II-13)
 - un ensemble de pads adossé à ce couloir vertical (Figure II-14) pour assure la connexion 3D
- En série, la règle N°2 permet de respecter la contrainte N°1 en retournant une ligne pour permettre de placer les potentiels (+ et - du niveau 1D) à relier sur la même TSC : cela évite les croisements (Figure II-11).
- En parallèle, la TSC ne gère pas l'interconnexion parallèle des potentiels. La TSC doit proposer un nombre de pads pour accueillir des clips 3D verticaux permettant de remonter le potentiel sur la carte auxiliaire. Le nombre de ces pads permet de paralléliser les courants si le calibre d'un clip 3D est dépassé. Le nombre de pads impacte alors directement le nombres de cartes pouvant être superposées.

Un travail non présenté ici a été fait concernant l'étude des possibilités de configurations. Le Tableau II-3 rend compte de l'ensemble des possibilités de la TSC telle qu'elle est présentée actuellement.

Tableau II-3 Matrice de faisabilité des configurations électriques 2D de la TSC

Configuration 2D	Configuration 1D	Faisabilité
IPOS	IPOS	
	ISOP	
ISOP	IPOS	
	ISOP	
ISOS	IPOS	
	ISOP	
	ISOS	
	IPOP	
IPOP	IPOS	
	ISOP	
	ISOS	
	IPOP	

Certaines configurations ne sont pas décrites dans le Tableau II-3 car les configurations IPOP et ISOS ne peuvent pas être placées en dimension inférieure d'une configuration IPOS et ISOP. Toutes les configurations sont faisables avec cette TSC mais il est nécessaire de préciser que l'association parallèle est gérée en 3D.

3.5. Design de la TSC pour interconnexion 3D

La TSC doit répondre à l'interconnexion vers le niveau supérieur. Afin d'y répondre, un élément doit accueillir le bloc d'interconnexion du niveau fonctionnel 3. A l'intérieur de la CSC, la zone pour réaliser l'interconnexion 3D a été pensée comme suit :

- Comme pour les pads d'accueil 1D, on suppose des trous d'accueil en 1xN trous
- Le nombre de trous à placer verticalement (N) dépend de :
 - La référence industrielle du bloc d'interconnexion du niveau 3 (clip 3D)
 - La longueur de la CSC

Avec ces postulats et le contexte présenté, le nombre de trous à placer est défini. La problématique se décline alors : *Est-il possible de reproduire le Tableau II-3 concernant les configurations 3D ?*

Des pads (trous) sont placés sur la TSC afin d'accueillir les jumpers 3D présentés sur la Figure II-7. Ceux-ci doivent être dénombrés et placés selon une règle. Lors d'une association 3D, il faut relier deux potentiels alignés verticalement. La contrainte N°2 est la suivante : « **En 3D série et parallèle, tous les potentiels à relier doivent être alignés sur l'axe Z** ». Afin de répondre à cette contrainte, les cartes 2D ont été pensées symétriques pour pouvoir être retournées sur l'axe X ou Y (repère en Figure II-12). Cela est résumé dans la règle N°3 : « *Une carte peut être retournée sur l'axe X et / ou l'axe Y* ».

Dans la filière technologique présentée dans cet écrit, 5 trous d'accueil par potentiel IN et OUT, soit 10 trous au total par ligne sont utilisables. Ces trous sont percés et métallisés qu'ils soient utilisés ou non par la configuration.

Interconnexion parallèle 3D :

Lorsque les potentiels sont alignés sur l'axe Z, il faut les interconnecter. La Figure II-15 présente le concept de l'interconnexion 3D. Celle-ci s'applique pour l'interconnexion parallèle.




Figure II-15 Illustration image 3D (gauche) et réelle (droite) des pads et des clips 3D interconnectant 3 cartes

Les clip 3D faisant la connexion sont présentés Figure II-7, il est nécessaire d'avoir deux pads pour remonter un courant. Un clip 3D connecte deux cartes en étant brasé de chaque côté dans deux pads différents. Le cas d'une seule carte de puissance est écarté : il suffit de placer un via. Il faut donc un pad pour recevoir un clip 3D et un pad relié au premier pour faire partir un autre clip 3D. En résumé, en supposant que « N » cartes de puissance sont assemblées (Figure II-15), il faut un premier clip pour aller de la carte auxiliaire (au-dessus de l'étage de puissance) à la première carte puis il faut (N-1) « duo de pads » connectés électriquement deux à deux : cela se résume par $(2*N-1)$ avec N le nombre de cartes. La contrainte maximale se situe sur le nombre de pads maximum qui peuvent être insérés dans la TSC.

Il faut aussi noter que lors d'un parallèle 2D et parallèle 3D, les courants par carte se mélangent et il est nécessaire de séparer leur chemin afin d'être capable de mesurer le courant de chaque ligne de chaque carte. Cela permet de sommer les courants de chaque ligne par carte pour pouvoir réguler le courant par exemple dans une association IPOP. C'est pour cela que la Figure II-15 présente sur la carte auxiliaire (orange) trois blocs qui sont des shunts. Les duos de pads sont alors reliés électriquement 2 à 2 mais ne sont pas tous reliés pour ne pas casser cette contrainte. D'autres configurations ne nécessitent pas cette démarche (IPOS, ISOP).

Interconnexion série 2D - série 3D :

L'interconnexion série 3D exige que **les potentiels à connecter entre carte soient alignés sur l'axe Z** comme la contrainte N°2 l'a défini. Lorsque la configuration contient une association série 2D, cela signifie physiquement que chaque carte possède un unique potentiel 2D « + » et un unique potentiel 2D « - » par potentiel comme le présente la Figure II-16 (gauche). Afin de respecter l'interconnexion série 3D entre deux cartes, il faut aligner verticalement (axe Z) les potentiels à relier c'est-à-dire le « + » 2D de la première carte avec le « - » 2D de la deuxième carte. S'il y a plus de deux cartes, il faut alors aligner sur l'axe Z les potentiels +/- entre cartes autant de fois que de cartes.

C'est la règle N°3 qui nous permet de respecter cette alternance en autorisant les rotations de cartes sur les axes X et Y. La rotation autour de l'axe Z n'est pas précisée car une rotation autour de l'axe Z revient à une combinaison de rotations autour des deux premiers axe X et Y. La Figure II-16 illustre via un exemple où la carte B2 (« Board 2 ») est retournée de 180° autour de l'axe X afin d'aligner verticalement

V_{o-} de B1 avec V_{o+} de B2. Sur la Figure II-16, le clip 2D série de la carte B2 n'est pas visible car, ayant été retournée sur l'axe X, le clip 2D est physiquement placé en dessous de la carte.




Figure II-16 Exemple interconnexion série 2D série 3D : Focus sur les potentiels V_{o+} et V_{o-} d'une carte (IXOS 1D – IXOS 2D, X pouvant être S ou P) avec un nombre pair de lignes (gauche). Assemblage de 3 cartes IXOS-3D avec clips 3D (droite)

Comme le montre la figure ci-dessus, aligner les potentiels n'est pas suffisant pour réaliser l'interconnexion 3D série mais c'est une condition nécessaire. Il reste la problématique de la remontée des potentiels sur la carte auxiliaire. La remontée des potentiels en interconnexion série 3D se fait comme suit : la « sortie globale V_{o-} » présentée sur la Figure II-16 doit « remonter » sur la carte auxiliaire. Pour ce faire, les pads d'accueil et les clips 3D sont utilisés afin de remonter verticalement (axe Z) le potentiel. Comme le montre la Figure II-16, il y a un « croisement » de potentiels et le potentiel V_{o-} se situe proche de V_{o+} . Les pads d'accueil étant électriquement reliés par paires (Figure II-15), il est nécessaire de remonter par l'une des paires non utilisées par V_{o+} .

Enfin, la gestion du calibre en courant se fait comme suit en utilisant autant de pads 3D que nécessaire. Il existe a fortiori une limite de l'approche qui est l'impact du nombre de pads 3D sur le champ possible des configurations.

Interconnexion parallèle 2D – série 3D :

L'interconnexion parallèle étant gérée en 3D, il reste un champ non investigué dans cette thèse de l'enchaînement parallèle 2D série 3D (IN et/ou OUT). La Figure II-17 présente le problème (sur une connexion 2D-IXOP et 3D-IXOS, quel que soit X) et une ébauche de la solution à mettre en œuvre. La figure ci-dessous présente à gauche les deux cartes respectant la contrainte N°2 (alignement des potentiels à interconnecter sur l'axe Z) mais les potentiels 2D n'étant pas encore connectés, il est difficile de répondre à cette interconnexion.




Figure II-17 Exemple interconnexion parallèle 2D - série 3D : Focus sur les potentiels V_{o+} et V_{o-} d'une carte (IXOS 1D – IXOS 2D). Assemblage de 2 cartes IXOS-3D avec clips 3D (droite).

Le but de cette sous-partie est de mettre en lumière la complexité de cet enchaînement. Les parties bleues et rouges doivent être déclinées en solution physique tandis que la remontée des potentiels doit aussi respecter des distances d'isolation. Cet enchaînement d'agencement ne sera pas présenté par la suite car il n'a pas encore été traité : un travail reste à faire concernant ce point.

Bilan :

La suite de ce chapitre porte sur un algorithme basé sur les règles et contraintes définies et qui s'affranchit de la partie physique du réseau. Il est donc important de rappeler les grandes conclusions faites jusqu'à présent :

- La TSC doit s'interconnecter en 1D à chaque ligne : cela est fait en pratique
- La TSC doit réaliser des assemblages 2D série et parallèle entre lignes
 - Cela est fait en pratique pour l'interconnexion série
 - Cela est reporté à la carte auxiliaire pour l'interconnexion parallèle
- La TSC doit pouvoir interconnecter en 3D des cartes
 - Pour chaque ligne, plusieurs (>2) paires de pads sont disponibles pour remonter un potentiel sur l'axe Z via les clips 3D

En se concentrant dans un premier temps sur la faisabilité d'association d'un potentiel INPUT (par exemple : 1D-IS 2D-IP 3D-IP) en ne s'intéressant pas à la partie OUPUT, il est possible de conclure sur des difficultés de mise en œuvre. C'est l'objet de la Figure II-18. Une partie des configurations a été prototypée via une autre thèse [52] et des conclusions pratiques de difficulté de mise en œuvre ont été décelées. Celles-ci ne sont que résumées ici à travers la Figure II-18 : en pratique, l'association parallèle 2D – série 3D n'a pas été prototypée. Il faut alors comprendre cette figure comme partielle : une association 1D-IS 2D-IP 3D-IP est possible mais il reste à étudier la compatibilité avec la partie output.




Figure II-18 Conclusion des possibilités d'un potentiel IN ou OUT et bilan des études réalisées jusqu'à présent.

A partir de maintenant, les conclusions physiques comme les paires de pads pour clip 3D par exemple, ne sont plus prises en compte et une ligne est considérée comme un quadripôle comprenant les quatre valeurs : Vin+, Vin-, Vout+ et Vout-. Leur répartition est dépendante de la configuration et le même raisonnement s'étend pour une carte à N lignes. Les Tableaux II-1 et Tableau II-3 ont présenté la matrice des possibilités 1D et 2D : il reste à étudier la matrice des possibilités 3D (Figure II-18 droite) qui est l'objet de la partie suivante.

3.6. Application des règles et contraintes dans un algorithme de choix

De la même façon que la gestion de l'interconnexion 2D, un travail a été fait concernant l'interconnexion 3D. Contrairement à une configuration ne comprenant que des associations 1D et 2D (Tableau II-3), le nombre de possibilités est trop grand pour un travail manuel. Un algorithme supporté dans un programme (Maple) a été mis en œuvre.

Tableau II-4 Rappel des règles et contraintes présentées

Règles	Contraintes	N°
« Si la configuration 1D est parallèle, la position de la polarité +/- de la ligne en question est au choix du concepteur »	« L'interconnexion de potentiels 2D nécessite qu'ils soient physiquement placés du même côté »	1
« Une ligne peut être tournée de 180° autour de l'axe Z »	« En 3D série et parallèle, tous les potentiels à relier doivent être alignés sur l'axe Z »	2
« Une carte peut être retournée sur l'axe X et / ou l'axe Y ».		3

En appliquant les règles citées ci-dessus, le nombre de possibilités de cartes de puissance atteignables via les règles 1-2-3 s'approxime via la formule suivante : $4^{n \cdot 2D + 1}$. Ensuite, ces solutions sont triées pour respecter les contraintes 1 et 2 en fonction de la configuration globale du convertisseur souhaitée : la Figure II-19 présente le concept.

Ecriture des possibilités d'une ligne 1D

$$L_1 = \begin{matrix} \xrightarrow{n_{1D}} \\ \left[\begin{array}{cc} V_{in+} & V_{in-} \\ V_{o-} & V_{o+} \end{array} \right] \end{matrix}$$

$$L_2 = \begin{cases} \left[\begin{array}{cc} V_{in-} & V_{in+} \\ V_{o-} & V_{o+} \end{array} \right] & \text{R\`egle 1 si 1D-IPOS} \\ \left[\begin{array}{cc} V_{in+} & V_{in-} \\ V_{o+} & V_{o-} \end{array} \right] & \text{R\`egle 1 si 1D-ISOP} \end{cases}$$

R\`egle 2 sur L1 et L2 :

$$L_3 = \begin{matrix} \left[\begin{array}{cc} V_{o+} & V_{o-} \\ V_{in-} & V_{in+} \end{array} \right] \end{matrix}$$

$$L_4 = \begin{cases} \left[\begin{array}{cc} V_{o+} & V_{o-} \\ V_{in+} & V_{in-} \end{array} \right] & \text{Si 1D-IPOS} \\ \left[\begin{array}{cc} V_{o-} & V_{o+} \\ V_{in-} & V_{in+} \end{array} \right] & \text{Si 1D-ISOP} \end{cases}$$

En supposant des configurations ISOP ou IPOS en 1D, l'ensemble des possibilit\`es d'une ligne est : $[L_1, L_2, L_3, L_4]$
Cardinal : $N=4$

Exemple :


- 1D-2-ISOP
- 2D-4-ISOP
- 3D-2-ISOS

$$Possibilit\`e_Ligne_1D = \left\| \left\| \begin{array}{cc} V_{in+} & V_{in-} \\ V_{o-} & V_{o+} \end{array} \right\| \left\| \begin{array}{cc} V_{in+} & V_{in-} \\ V_{o+} & V_{o-} \end{array} \right\| \left\| \begin{array}{cc} V_{o+} & V_{o-} \\ V_{in-} & V_{in+} \end{array} \right\| \left\| \begin{array}{cc} V_{o-} & V_{o+} \\ V_{in-} & V_{in+} \end{array} \right\| \right\|$$

Ecriture de l'ensemble des possibilit\`es d'une carte 2D

$$C_i = \begin{matrix} \left[\begin{array}{c} \text{Choix parmi } [L_1, L_2, \dots, L_N] \\ \text{Choix parmi } [L_1, L_2, \dots, L_N] \\ \vdots \\ \text{Choix parmi } [L_1, L_2, \dots, L_N] \end{array} \right] \begin{matrix} 1^{\text{e}} \text{e ligne} \\ 2^{\text{e}} \text{e ligne} \\ \vdots \\ n_{2D}^{\text{e}} \text{e ligne} \end{matrix} \end{matrix}$$

Cardinal des possibilit\`es : $4^{n_{2D}}$ \`elements



R\`eduction des possibilit\`es 2D

Application des contraintes 2 et 3 dans les possibilit\`es 2D en tenant compte de la configuration 2D

$$sol_2D = \left\| \left\| \begin{array}{cc} P_{in+} & P_{in-} \\ P_{o-} & P_{o+} \end{array} \right\| \left\| \begin{array}{cc} P_{in+} & P_{in-} \\ P_{o+} & P_{o-} \end{array} \right\| \left\| \begin{array}{cc} P_{o+} & P_{o-} \\ P_{in-} & P_{in+} \end{array} \right\| \left\| \begin{array}{cc} P_{o-} & P_{o+} \\ P_{in-} & P_{in+} \end{array} \right\| \right\|$$

Ecriture des possibilit\`es 3D

Cr\`eation des sym\`etriques (Axe X et Y) en vue de la 3D (r\`egle 3)

Trouver des couples dans les solutions 2D r\`epondant \`a l'association 3D (**contrainte 2**)


$$sol_3D := \left[\left[C_{1i} ; C_{1j} \right], \dots \right]$$


Figure II-19 Synoptique de l'algorithme de recherche de solutions physiques

Tableau II-5 Matrice de faisabilité de la TSC niveau 3 sans tenir compte des calibres en courant et en tension.
« Non étudié » fait référence à l'enchainement 2D para 3D série présenté en 3.5.

Configuration 3D	Configuration 2D	Configuration 1D	Faisabilité Lignes Paires	Faisabilité Lignes Impaires	N°	
IPOS	IPOS	IPOS			1	
		ISOP			2	
	ISOP	IPOS	Non étudiée	Non étudiée	3	
		ISOP	Non étudiée	Non étudiée	4	
ISOP	IPOS	IPOS	Non étudiée	Non étudiée	5	
		ISOP	Non étudiée	Non étudiée	6	
	ISOP	IPOS			7	
		ISOP			8	
IPOP	IPOS	IPOS			9	
		ISOP			10	
	ISOP	IPOS			11	
		ISOP			12	
	ISOS	ISOS	IPOS			13
			ISOP			14
		IPOP	ISOS			15
			IPOP			16
	IPOP	IPOS	IPOS			17
			ISOP			18
		ISOS	ISOS			19
			IPOP			20
ISOS	IPOS	IPOS	Non étudiée	Non étudiée	21	
		ISOP	Non étudiée	Non étudiée	22	
	ISOP	IPOS	Non étudiée	Non étudiée	23	
		ISOP	Non étudiée	Non étudiée	24	
	ISOS	ISOS	IPOS			25
			ISOP			26
		IPOP	ISOS			27
			IPOP			28
	IPOP	IPOS	IPOS	Non étudiée	Non étudiée	29
			ISOP	Non étudiée	Non étudiée	30
		ISOS	ISOS	Non étudiée	Non étudiée	31
			IPOP	Non étudiée	Non étudiée	32

L'algorithme, pour être mise en œuvre, doit manipuler des objets physiquement symétriques afin de pouvoir les retourner sur les différents axes géométriques : cette hypothèse a déjà été évoquée au début de la sous-partie 3.5. Le Tableau II-5 présente des conditions de faisabilité sur le nombre de lignes et le nombre de cartes 3D à assembler. La TSC telle que présentée, répond à toutes les configurations possibles d'après l'algorithme.

Discussion sur les résultats de l'algorithme :

Il est important de remarquer que l'algorithme ne traite pas entièrement l'association série 2D. En effet, les contraintes permettent de trier les possibilités afin qu'elles respectent que « les potentiels à interconnecter électriquement sont du même côté ». Cette contrainte impose en pratique une alternance de signe « + » et « - » sur l'axe Y de chaque côté. Par contre, cette contrainte n'impose en aucun cas la

façon dont ces potentiels sont successivement interconnectés. La Figure II-13 présente cette alternance de potentiels V_{out} sur l'axe Y et donne l'interconnexion en commençant par V_{out+} en haut à droite pour finir en bas à gauche (forme de la lettre « S »). Cela aurait pu être changé en n'entrant pas V_{out+} en bas à droite pour finir en haut à gauche sur V_{out-} (le symétrique vertical de la lettre « S »). L'algorithme propose seulement des cartes alternant les potentiels et c'est au concepteur de choisir comment « rentrer » et « sortir » sur les potentiels séries.

De plus, l'algorithme ne traite pas les calibres en courant et en tension. Celui-ci ne limite pas le nombre de cartes à stacker en parallèle ou bien de lignes, l'algorithme considère qu'un courant infini peut transiter dans les clips. De la même façon, il n'y a pas de vérification de l'aspect physique de la TSC pour vérifier les distances d'isolation entre potentiels. Globalement, cet algorithme propose une solution qui répond de façon théorique en considérant les hypothèses précisées dans le Tableau II-4.

3.7. Résumé des conclusions de la TSC

En combinant les incréments des différentes connexions sur la TSC (1D-2D-3D), celle-ci tend à être divisée en 3 zones. La Figure II-20 présente la représentation physique de la TSC et le rôle des différentes zones. Son symétrique se place à gauche du réseau pour réaliser les mêmes fonctions.




Figure II-20 Présentation des zones de la TSC de droite. Exemple pour deux lignes de CSCs.

La TSC présentée sur la Figure II-20 est la TSC contenant le plus de fonctionnalités : sont-elles toutes nécessaires dans toutes situations ? La zone 1 est nécessairement présente pour assurer l'interconnexion 1D. Elle permet aussi d'assurer l'interconnexion série court 2D. La zone 2 n'est pas facultative : s'il n'y a pas de d'enchaînement 1D-Série et 2D-Série (côté IN et/ou OUT), elle n'est pas nécessaire en théorie mais elle permet en pratique de rendre la carte symétrique pour assurer la possibilité de tous les types de retournement (axe X et Y). La zone 3 permet d'assurer l'interconnexion 3D (série et parallèle) mais aussi l'interconnexion 2D parallèle comme expliqué sur la Figure II-14.

4. Exemples d'application sur la CSC mezzanine

La Figure II-20 présente les fonctionnalités de la TSC avec une symbolique liée aux conclusions faites en 3.2. La forme des zones d'accueil de la partie précédente découle de l'agencement 1x4 lié à la CSC intégrée dans le PCB. Comme précisé dans le chapitre I, deux CSCs présentant la même topologie mais

déclinées dans une version PCB et une version mezzanine ont été développées. Dans cette partie, méthodologie de la partie 3 est la même mais appliquée à la technologique mezzanine. Des exemples de résultats d'algorithme sont présentés et imagés dans cette partie.

4.1. Contexte applicatif

Cette partie utilise des prototypes de carte d'accueil pour des CSCs montées en mezzanine. Les plages d'accueil d'une CSCs mezzanine contraignent la zone d'accueil des clips 1D et une zone 2x3 pads est mise en œuvre (contrairement au 1x4 présenté sur la Figure II-8). Une carte mère accueillant deux CSCs par ligne sur trois lignes a été développée pour imager les tests de configuration. Cette carte est représentée sur la Figure II-21 et respecte les zones présentées en Figure II-20. A l'inverse, cette carte est symétrique si la zone d'accueil des PWMs n'est pas prise en compte.




Figure II-21 a) Vue globale de la carte d'accueil des CSCs mezzanine avec zoom sur les potentiels reliés en interne (jaune) et présentation des zones 1, 2 et 3. b) Connexion 1D (zone 1) sur les deux pads (haut et bas) depuis le potentiel + ou - de la CSC à proximité (clip long ou court). c) Connexion 2D série longue ou courte via la zone 1 et 3.

L'aspect physique de la TSC doit être précisé. Elle est composée d'une zone 1 pour atteindre les connexion 1D d'une ligne mais aussi faire une connexion série courte. La zone 2 permet la connexion série longue en associant différents clips. La zone 3 diffère légèrement de ce qui a été présenté dans la partie précédente. Cette-ci possède 2 paires de pads (4 trous) par potentiel pour accueillir des clips 3D verticaux. A cela s'ajoute un pad « central » pouvant être relié au potentiel « IN » ou « OUT » de chaque ligne. Ce pad central a été imaginé comme une version évoluée de la TSC présentée en partie 3 car il offre la possibilité de rendre symétrique (symétrie centrale) le placement géographique d'un potentiel

comme le montre la Figure II-22. C'est une idée qui permet donc d'étoffer la matrice des possibilités de cartes dans l'algorithme : en pratique dans l'algorithme, cela se traduirait par un échange de deux potentiels latéraux d'une ligne au choix. Il est nécessaire de préciser ici que cette évolution n'a pas été prise en compte dans l'algorithme. L'algorithme présenté ici est donc utilisé sur une carte présentant un pad central mais celui-ci ne sera pas utilisé pour sa fonction « centrale ».




Figure II-22 Le nombre de ligne est pair et les potentiels sont symétriques (gauche). Le nombre de lignes est impair, les potentiels ne sont pas symétriques (droite).

Cette carte accueille donc, quelle que soit la configuration du Tableau II-5, un nombre 1D de CSCs égal à 2 et un nombre 2D de CSCs égal à 3. Trois exemples sont présentés par la suite pour imager l'approche.

4.2. Présentation des cartes 2D possibles

L'ensemble des possibilités des cartes 2D respectant la configuration 1D et 2D peut être présentée par l'algorithme. Avant d'expliquer l'écriture du réseau en tenant compte de la configuration 3D, un résumé des possibilités est présenté pour expliquer les cartes 2D. La configuration est la suivante : 1D-2-ISOP 2D-3-ISOP. Chaque carte doit donc (Figure II-23) :

- Avoir une alternance verticale des potentiels « IN+ » et « IN- »
- Avoir un alignement vertical des potentiels « OUT+ » d'un côté et « OUT- » de l'autre

$$sol_{2D} := \left(\begin{array}{c} \left[\begin{array}{cc} V_{in+} & V_{in-} \\ V_{o-} & V_{o+} \end{array} \right], \left[\begin{array}{cc} V_{in+} & V_{in-} \\ V_{o+} & V_{o-} \end{array} \right], \left[\begin{array}{cc} V_{o+} & V_{o-} \\ V_{in-} & V_{in+} \end{array} \right], \left[\begin{array}{cc} V_{o-} & V_{o+} \\ V_{in-} & V_{in+} \end{array} \right], \left[\begin{array}{cc} V_{o-} & V_{o+} \\ V_{in+} & V_{in-} \end{array} \right], \left[\begin{array}{cc} V_{o+} & V_{o-} \\ V_{in+} & V_{in-} \end{array} \right], \left[\begin{array}{cc} V_{in-} & V_{in+} \\ V_{o+} & V_{o-} \end{array} \right], \left[\begin{array}{cc} V_{in-} & V_{in+} \\ V_{o-} & V_{o+} \end{array} \right], \left[\begin{array}{cc} V_{in+} & V_{in-} \\ V_{o+} & V_{o-} \end{array} \right], \left[\begin{array}{cc} V_{in+} & V_{in-} \\ V_{o-} & V_{o+} \end{array} \right] \\ \left[\begin{array}{cc} V_{in-} & V_{in+} \\ V_{o-} & V_{o+} \end{array} \right], \left[\begin{array}{cc} V_{o-} & V_{o+} \\ V_{in+} & V_{in-} \end{array} \right], \left[\begin{array}{cc} V_{o+} & V_{o-} \\ V_{in+} & V_{in-} \end{array} \right] \end{array} \right)$$

Figure II-23 Présentation des solutions 2D : chaque matrice est une solution respectant la configuration 1D-2-ISOP 2D-3-ISOP.

Chacune de ces solutions est un agencement des différentes lignes possibles à partir de la configuration 1D. Celle-ci étant en ISOP, il y a quatre possibilités de lignes noté L1, L2, L3 et L4. La ligne L1 est la ligne présentée sur la Figure II-10 (haut) tandis que la ligne 2 est la ligne 1 où les potentiels parallèles ont été

échangés (Figure II-10 bas). Ensuite, chacune de ces lignes peut être retournée ou « inversée » (180° autour de l'axe Z). Les solutions 2D sont détaillées à partir des quatre différentes lignes possibles comme le présente la Figure II-24.

"solution 2D" 1 ["L1", "L4", "L1"] ()	$L1 := \begin{bmatrix} V_{in+} & V_{in-} \\ V_{o-} & V_{o+} \end{bmatrix}$	$\left[\begin{array}{l} \text{"L1"} \rightarrow \text{Ligne classique"} \\ \text{"L2"} \rightarrow \text{Swap Potentiel OUT"} \\ \text{"L3"} \rightarrow \text{Inversion ligne classique"} \\ \text{"L4"} \rightarrow \text{Inversion + Swap OUT"} \end{array} \right]$
"solution 2D" 2 ["L2", "L3", "L2"] ()	$L2 := \begin{bmatrix} V_{in+} & V_{in-} \\ V_{o+} & V_{o-} \end{bmatrix}$	
"solution 2D" 3 ["L3", "L2", "L3"] ()	$L3 := \begin{bmatrix} V_{o+} & V_{o-} \\ V_{in-} & V_{in+} \end{bmatrix}$	
"solution 2D" 4 ["L4", "L1", "L4"] ()	$L4 := \begin{bmatrix} V_{o-} & V_{o+} \\ V_{in-} & V_{in+} \end{bmatrix}$	
"solution 2D" 5 "Symétrie X solution" 1		
"solution 2D" 6 "Symétrie X solution" 2		
"solution 2D" 7 "Symétrie X solution" 3		
"solution 2D" 8 "Symétrie X solution" 4		
"solution 2D" 9 "Symétrie Y solution" 1		
"solution 2D" 10 "Symétrie Y solution" 2		
"solution 2D" 11 "Symétrie Y solution" 3		
"solution 2D" 12 "Symétrie Y solution" 4		

Figure II-24 Détails des solutions 2D en fonction des lignes 1D

Par exemple, d'après la Figure II-24, la solution N°3 de sol_2D (Figure II-23) présente une première ligne 1D étant la ligne L3, suivi d'une deuxième ligne 1D étant la ligne L2 puis à nouveau une ligne L3. Le tout forme une carte 2D répondant à la configuration 1D-2-ISOP 2D-3-ISOP. Les lignes L1, L2, L3 et L4 sont présentées en pratique sur la Figure II-25.




Figure II-25 Gauche : solution 2D N°1 (L1, L4, L1). Droite : solution 2D N°2(L2, L3, L2).

Comme précisé dans la discussion de la partie 3.6, les potentiels série à connecter répondent à la configuration 2D mais le choix final de la connexion est empirique : l'algorithme ne le décrit pas, c'est au concepteur de trancher sur ce point.

Toutes les solutions présentées sur la Figure II-24 peuvent être atteintes physiquement via un placement de clips propres à chaque solution et un mouvement physique de la carte globale (retournement autour des axes géométriques).

4.3. Exemple 1 : 1D-2-ISOP 2D-3-ISOP 3D-2-IPOP (N°12 Tableau II-5)

L'ensemble des possibilités ayant été décrit dans la sous-partie précédente, il est maintenant possible d'écrire toutes les associations 3D possibles puis de trier dedans afin de n'afficher que les solutions

respectant la configuration 3D demandée : 3D-2-IPOP. En 3D-IPOP, un raisonnement trivial permet de prendre chacune des 12 solutions 2D, de les dupliquer : le duo de cartes est alors une solution pour l'association 3D-IPOP. Il y a donc 12 solutions potentielles mais certaines de celles-ci sont des doublons et il faut trier les doublons afin de ne pas présenter 2 fois la même solution globale.

L'ensemble des solutions 3D est présenté sur la Figure II-26. A cet ensemble de solutions est adossée une fonction qui permet de lier l'une des solutions complètes avec sa décomposition en carte 2D : un focus est fait sur la solution 3D N°2 encadrée en rouge. C'est la Figure II-26 qui présente la conception de cette solution.




Figure II-26 Résultat de l'algorithme pour la configuration 1D-2-ISOP 2D-3-ISOP 3D-2-IPOP et précision sur la solution N°1 (encadrée en rouge)

Dans l'ensemble des solutions, une est étudiée et présentée sur la Figure II-26. Des détails sur la solution encadrée en rouge (noté N1) sont donnés. Les deux cartes à empiler sont les cartes 1 de la solution 2D. Celles-ci sont composées d'un assemblage successif (sur l'axe Y de haut en bas) des lignes L1-L4-L1. Cela est déjà visible en regardant la sol_3D_N1, il est clair que la première et troisième lignes reviennent au motif classique (solution 1 de la Figure II-10) tandis que la deuxième ligne est le retournement de la solution 2 de la Figure II-10. Le réseau final agence un duo de la carte solution 1 2D (présentée à gauche sur la Figure II-26) comme le montre la Figure II-27. Il faut noter que les clips 3D passent par le pad complémentaire (Figure II-21 a) zoom en jaune d'une carte à l'autre.




Figure II-27 L'une des solutions finales de l'exemple N°1




Figure II-29 a) Carte 1 étant la solution N°1 de sol_2D. b) Carte 2 étant la solution N°2 de sol_2D ayant été tournée de 180° sur l'axe Y. c) Chemin du courant du potentiel IN pour répondre à une association série sur les trois dimensions.




Figure II-30 Exemple d'une solution finale pour l'exemple N°2.

Au global, les solutions de sol_3D peuvent être détaillées en un assemblage de cartes étant elles-mêmes des assemblages de lignes. Lorsqu'il y a des associations série 3D, un choix doit être fait par le concepteur. Comme présenté dans l'exemple N°2, ce choix, au vue de la solution, doit se faire facilement. Les suites à donner à ce travail sont les suivantes :

- Continuer le développement de l'approche (et donc du code) pour figer tous les potentiels et proposer des solutions finales complètes dans le cas d'une association série 3D
- Continuer de faire des associations réelles à partir du code (comme les deux exemples) afin de parcourir l'ensemble des possibilités d'agencement
- Travailler sur une solution qui permet d'enchaîner le 2D-parallèle 3D-série d'un potentiel. Pour cela, les deux pistes principales sont :
 - Prévoir un espace suffisant sur la carte auxiliaire pour répondre à la Figure II-17
 - Proposer une interconnexion 2D parallèle gérée directement par la TSC (partie gauche de la Figure II-14)

Conclusion

Le chapitre a présenté le concept global de la structuration de l'étage de puissance à travers des notions, des concepts, des solutions physiques et deux exemples d'application. La TSC est au cœur de l'interconnexion de par son objectif de liaisons électriques à trois niveaux : 1D, 2D et 3D. L'approche globale permet de dessiner le contour de l'ensemble des fonctionnalités qu'elle doit assurer mais ce sont les références qui complètent la conception physique de la TSC. Des stratégies de placement expliquées à travers des contraintes et des règles sont présentées : celles-ci figent le design mais sont nécessaires à la standardisation et à la généralisation de la conception. Via l'ensemble, il est possible de déplacer la contrainte d'un cahier des charges électrique vers une liste de :

- CSCs à placer en 1D-2D-3D
- TSCs à choisir
- Choix et placements de clips

Un premier travail a été mis en œuvre pour atteindre un certain niveau de standardisation de l'étage de puissance. Bien que cette vision ne soit pas encore complète, il faut garder un esprit critique et réaliste : des règles de conception ont été mises en avant tout en décrivant les limites liées. L'algorithme présenté ici donne une vision globale du champ des possibles et permet de retranscrire physiquement les tâches à faire mais il reste encore l'étape de retranscription du résultat du code en un fichier d'entrée pour la CAO.

Le dimensionnement de la partie auxiliaire, quant à lui, est victime du degré de complexité de la standardisation de la puissance : c'est l'objet du prochain chapitre. Certaines contraintes de la puissance ont été déportées sur la carte auxiliaire (gestion de la mise en parallèle 2D). Le design de la carte auxiliaire doit donc être fait en tenant compte des conclusions de ce chapitre.

Chapitre III

SEMI-AUTOMATISATION DE LA CARTE AUXILIAIRE ET DU FIRMWARE

1. LA CARTE AUXILIAIRE : BENEFICES ET CONTRAINTES DE L'APPROCHE	67
2. LES FONCTIONNALITES DES BLOCS HARD PERIPHERIQUES	69
2.1. CONCEPTUALISATION DE LA PROBLEMATIQUE.....	69
2.2. BLOC MESURE – MEASUREMENT STANDARD CELL (MSC).....	70
2.3. BLOC INTERFACE HOMME MACHINE (HMISC).....	74
2.4. BLOC MICROCONTROLEUR – MCU STANDARD CELL (MCUSC).....	75
2.5. BLOC ALIMENTATION – POWER SUPPLY STANDARD CELL (PSSC).....	77
2.6. INTERFAÇAGE DE PUISSANCE – INTERCONNEXION STANDARD CELL (ICoSC).....	79
2.7. ISOLATION DES ORDRES DE COMMANDE - COISC.....	81
2.8. CONCLUSIONS ET DISCUSSION.....	81
3. ANALYSE DE LA CONCEPTION AUTOMATIQUE DE LA CARTE AUXILIAIRE TENANT COMPTE D'UNE ISOLATION	82
3.1. DEFINITION DES CONTRAINTES	82
3.2. REGLE 1 : DENOMBREMENT DES MSCs	83
3.3. REGLES 2 : DENOMBREMENT DES OPTOCOUPLEURS ET DE CONNECTIQUES PAR NAPPES.....	85
3.4. REGLES 3 : DENOMBREMENT DES BORNIERES DANS LES ICoSCs	86
3.5. PREPLACEMENT DES SCs :	87
3.6. EXEMPLE D'UNE CARTE AUXILIAIRE	89
3.7. LIMITATIONS ET PROBLEMATIQUES DEGAGEES POUR LA GENERALISATION	91
4. ETAT ACTUEL DE L'AUTOMATISATION DE L'APPROCHE DANS LA CAO	92
4.1. APPROCHE DE LA CONCEPTION SEMI-AUTOMATISEE DE LA CARTE AUXILIAIRE PAR ORDINATEUR	92
4.2. ETAT DES LIEUX DES .SCH.....	93
4.3. ETAT DES LIEUX DES .PCB	94

Résumé :

La partie standardisation de l'étage de puissance ayant été présentée dans le chapitre précédent, un travail similaire a été engagé pour les éléments périphériques du convertisseur de puissance. Ces éléments représentent tout ce qui est nécessaire pour faire fonctionner le convertisseur. Cela va de l'envoi d'ordres de commande, en passant par la prise de mesures et leurs traitements, pour finir sur la communication. Ces éléments sont regroupés sur une carte nommée « Carte Auxiliaire » située physiquement « au-dessus » de l'étage de puissance. L'étude se limite à la conception de carte auxiliaire pour un PCA contenant des CSCs non isolées.

Ces éléments sont vus comme des boites noires contenant des entrées / sorties devant s'agencer parfaitement aussi bien technologiquement que physiquement avec la puissance. Ils doivent donc être définis, décrits et caractérisés afin de pouvoir fonctionner en harmonie avec les autres blocs sur la carte auxiliaire. Les conclusions de standardisation du chapitre II permettent de structurer en partie la carte auxiliaire pour aboutir à un ensemble de règles. Les Standard Cells (SCs) sont dénombrées en fonction de la configuration physique du convertisseur tandis que leur placement est étudié.

Cette semi-automatisation globale permet d'atteindre l'objectif global de la thèse. Il reste cependant un travail à fournir, qu'il soit de développement de SCs ou bien d'une restriction de l'environnement de conception pour permettre l'automatisation.

1. La carte auxiliaire : bénéfices et contraintes de l'approche

Les convertisseurs sont physiquement séparés en deux parties : étage de puissance et partie auxiliaire. C'est un choix, présenté dès le premier chapitre de cette thèse, qui est l'aboutissement d'une analyse présentée ici. Un premier travail de structuration de la partie puissance à travers la filière technologique a été développé dans le chapitre II. Le reste des fonctionnalités nécessaires au bon fonctionnement du réseau de convertisseurs sont à définir. Le choix ayant été introduit dans le premier chapitre est que le reste de ces fonctionnalités est placé sur une carte annexe, complémentaire de la partie puissance : la carte auxiliaire.




Figure III-1 Exemple d'architecture de séparation puissance / commande via une carte mère

Ce choix reste questionnable en termes de fondements. Il aurait pu être imaginable d'avoir une autre forme de structure globale plutôt que « Carte puissance + Carte auxiliaire ». Par exemple, des cartes d'interfaçage 3D pour complètement séparer la puissance de la commande. En effet, la carte auxiliaire présentée par la suite de ce chapitre contient une partie de la puissance. Une première idée serait d'avoir une carte mère qui collecte et accueille les cartes puissance et une carte contrôle commande. Une carte interconnexion de puissance permet de relier l'autre côté des cartes puissance. Ce principe est présenté sur la Figure III-1.

L'idée présentée sur la figure ci-dessus possède l'avantage d'une séparation complète des rôles des éléments du convertisseur. C'est une structuration qui s'impose naturellement dans les ordinateurs par exemple. Une autre idée est de garder la structuration de la puissance présentée dans le chapitre II et de la compléter avec de l'interfaçage localisé sur des cartes placées verticalement sur les bords de la puissance pour permettre l'interfaçage : la Figure III-2 présente cette option.




Figure III-2 Exemple d'architecture de séparation puissance / commande via deux cartes latérales de puissance

La liste de solutions présentée ici n'est pas exhaustive, il existe encore d'autres solutions pour agencer physiquement toutes les fonctions nécessaires au bon fonctionnement d'un convertisseur de puissance. Le chapitre II a déjà investigué involontairement sur cette problématique de choix. La séparation physique de la commande et de la puissance est expliquée par le mélange de fortes tensions et courants avec des organes de commandes. Le chapitre II a montré la structuration de la partie puissance avec une remontée des potentiels vers une carte auxiliaire.

Contrairement aux figures précédentes, le choix fait dans ce chapitre est de fusionner les deux cartes interfaçage et la carte commande (orange et bleu sur la Figure III-2) pour n'avoir qu'une seule carte située physiquement au-dessus de l'étage puissance. Cette carte est dénommée auxiliaire et non commande car elle regroupe plus de fonctions que le contrôle et la commande. Elle présente tout ce qui n'a pas été traité dans le chapitre précédent. De l'arrivée de puissance, en passant par la communication, jusqu'à l'acquisition et le traitement de mesure, la carte auxiliaire est le complètement de la partie puissance. Un premier choix d'architecture est donc imposé comme postulat de départ de structuration : la carte auxiliaire doit contenir les fonctions autres que l'étage de puissance présent sur la décomposition en bloc d'un convertisseur (Figure I-11).

Discussion :

Le choix final de ne garder que deux parties (étage de puissance et carte auxiliaire) présente l'avantage de limiter les éléments physiques (pas de carte interfaçage ou carte mère) mais aussi de continuer de raisonner dans une logique « verticale » contrairement à la Figure III-1. Cette décision est par ailleurs le reflet d'un travail approfondi de l'étage de puissance dans le chapitre II qui « laisse de côté » les éléments autres. Pour ce faire, des moyens spécifiques d'interconnexions comme les TSC et les clips 3D ont permis de s'affranchir de carte d'interfaçage. La logique pousse le concepteur à remonter les potentiels de puissance et de continuer le travail sur une carte appelée « auxiliaire ».

Afin d'expliquer la façon dont une semi-automatisation de la carte auxiliaire a été atteinte, il faut être en capacité de connaître l'ensemble des blocs nécessaires au bon pilotage du réseau. Le chapitre présente, en premier lieu, une justification du choix de la carte auxiliaire puis décrit l'ensemble des Standard Cells (SCs) devant se trouver sur la carte auxiliaire en déclinant le cas général puis le cas présenté dans la filière technologique de cette thèse. En second lieu, une explication détaillée de la semi-automatisation des SCs est présentée pour aboutir sur un focus sur la SC digitale : un travail de fond a été fait dans cette optique et est présenté dans ce chapitre.

2. Les fonctionnalités des blocs hard périphériques

Le but global de ce chapitre est « Comment structurer la carte auxiliaire ? ». Pour répondre à cette problématique, il est indispensable de connaître les fonctionnalités à placer sur cette carte : cette partie présente les blocs à placer sur la carte auxiliaire.

2.1. Conceptualisation de la problématique

La Figure I-11 donne les Standard Cells (SCs) à placer sur la carte auxiliaire. Avant de rentrer dans la description des blocs, il est important de conceptualiser le problème et de mettre en avant les caractéristiques des SCs. Cela est fait dans le Tableau III-1. Ce tableau fait office de préambule pour le chapitre. L'ensemble des SCs est succinctement présenté pour faire apparaître l'étendu du travail de conception et de dimensionnement à réaliser. La majorité des paramètres de dimensionnement est présentée en détail dans le reste de ce chapitre. Il apparaît que le dimensionnement d'une SC n'est pas indépendant du reste.

Tableau III-1 Présentation des SCs et description de leurs paramètres principaux

Standard Cell	Définition	Paramètres de dimensionnement
MCUSC	Microcontrôleur qui contrôle l'ensemble du réseau de convertisseur	Lister les fonctions à faire par le MCU pour un fonctionnement complet du réseau de convertisseur : <ul style="list-style-type: none"> • Nombre et type d'E/S nécessaires • Temps de calcul, types et complexité des calculs • Mode d'interruption (propre à la référence du microcontrôleur) Choisir la gamme et la référence du microcontrôleur adapté aux besoins définis précédemment.
MSC	Mesure de tension ou de courant	Intégrer le besoin d'isolation ou non. Définir la précision, la bande passante Définir les gammes de mesure
HMISC	Communication avec l'extérieur (IHM)	Préciser la nature de l'IHM Définir le protocole de communication
PSSC	Alimentation auxiliaire pour mettre sous tension les éléments auxiliaires	Dimensionner : <ul style="list-style-type: none"> • Puissance d'une PSSC • Nécessité d'isolation • Calibre
IcoSC	Interface de puissance jusqu'au TSC	Tenir compte : <ul style="list-style-type: none"> • De la structuration de l'étage puissance • Des calibres électriques
COISC	Isolation PWMs	Niveau d'isolation

Il y a un ensemble de questions auxquelles ce doit chapitre répondre :

- ❖ Quels sont les blocs à placer sur une carte auxiliaire ?
- ❖ Est-il possible de définir des règles entre la configuration puissance et les organes de la carte auxiliaire ?
- ❖ Qu'en est-il des conséquences de la standardisation de l'étage de puissance sur la carte auxiliaire ?
- ❖ Quels sont les éléments ne pouvant pas se traiter automatiquement ?

L'ensemble de ces questions démontrent la complexité qui doit être étudiée pour être en mesure de faire des choix de dimensionnement, de placement, ... A partir de maintenant, le chapitre s'intéresse à la filière développée dans le reste de cet écrit telle que présentée dans le chapitre I. Les sous-parties suivantes introduisent les SCs sous la forme de schéma-blocs : elles présentent les SCs à placer sous une vision purement fonctionnelle (schéma-bloc) en vue de cerner les paramètres dimensionnant. Il est possible de remarquer que certaines fonctions n'apparaissent pas ici comme le filtre CEM et les protections. Ces fonctions existent mais ne sont pas encore assez matures pour être intégrées dans la carte auxiliaire.

2.2. Bloc Mesure – Measurement Standard Cell (MSC)

Un bloc de mesure (MSC) est présent dans le système pour mesurer électriquement les grandeurs, que la commande demande pour les boucles de contrôle. Les blocs mesures se déclinent en sous-familles : type de mesure (courant ou tension), isolation, calibre. Cette sous-partie présente les

différentes sous-familles de la MSC et les applications réelles. Les principaux critères du bloc mesure sont :

- Type de mesure : DC, AC
- Type de signal : tension, courant
- Plage de mesure
- Bande passante
- Fréquence d'échantillonnage
- Précisions et linéarité de la mesure
- Immunité aux dv/dt
- Mesures isolées ou non isolées

L'adaptation à toutes les spécifications est liée au domaine d'application. La MSC est spécifiée pour une plage de tensions et de courants à mesurer. Les plages de tensions et de courants définissent le choix des capteurs technologiques (qui définiront le domaine d'application).

Application dans le cas présenté dans cette thèse

La configuration du réseau de convertisseur Figure I-10 définit le calibre de la grandeur à mesurer : la MSC doit respecter ce calibre. Son dimensionnement peut ne pas respecter le champ applicatif de la filière technologique : il est alors nécessaire de développer deux blocs avec des calibres de mesures différents afin de respecter les contraintes du champ applicatif. Ce bloc mesure est aussi décliné en deux versions : isolée et non isolée pour répondre aux spécifications. Le type d'isolation définit le champ applicatif d'une filière technologique. Le choix fait dans ce chapitre de thèse est de garder une isolation entre la partie auxiliaire et la puissance. Les blocs mesures doivent donc tenir cette isolation : elle est fixée à $1500V_{RMS}$. Deux blocs mesures (en tension et en courant) sont développés en respectant les critères suivants :

- Isolation à $1500V_{RMS}$
- Calibre de mesure tension maximum : 200V
- Calibre de mesure courant : 10A/100A
- Mesure de courants négatifs

L'aspect « précision » n'est pas cité ci-dessus car la recherche faite au cours de la thèse concernant des solutions technologiques permettant une isolation galvanique entre le signal mesuré et le signal de mesure n'a conclu que sur des précisions généralement autour de 5%. Pour rappel, le travail effectué ici se situe principalement autour de la mise en œuvre d'un réseau de convertisseurs via la filière technologique et les performances liées à celle-ci devront être traitées à l'avenir. Ici, la précision liée à la technologie sera prise comme postulat et non comme point de départ pour un travail : améliorer les performances des blocs ne sera donc pas abordé dans ce chapitre.

Solution technologique mise en œuvre :

La MSC isolée de tension est mise en œuvre via un pont diviseur résistif et un organe à isolation optique faisant une isolation au rapport 1:1 à 95% de précision par composant HCNR201. Cette référence accepte une tension d'entrée entre 0V et 3,3V. Alors, un pont résistif pour adapter la tension est nécessaire les résistances seront de valeurs variables pour accepter une tension d'entrée jusqu'à 200V. La consommation en courant de ce dispositif est de l'ordre de 20mA.




Figure III-3 Schéma interne du composant HCNR201 [53]

La tension V_{IN} est la tension après pont diviseur résistif. Le principe de la mesure isolée repose sur un transfert d'information par photodiode et photorécepteur. Le pont diviseur résistif doit donc être précis : le jeu de résistances précises du pont permet d'adapter la gamme de mesure. Ce jeu n'est pas précisé ici.




Figure III-4 Mise en œuvre de la mesure isolée de courant (AMC1301) [54]

Le principe de mesure utilisé dans la filière technologique développée est une mesure de tension aux bornes d'une résistance shunt. Celle-ci est ensuite isolée galvaniquement par le dispositif AMC1301 et fournit une tension différentielle en sortie représentant la tension d'entrée. Le gain du composant est égal à 8,2 en théorie (variable à 0,3%). Il est mis en œuvre comme présenté dans la Figure III-4. Sa consommation moyenne en courant est de 10mA.

Blocs mesures tension et courant à mettre en œuvre :

L'ensemble de la chaîne de mesure de tension (pont diviseur + mesure isolée) est intégré dans un bloc ayant le synoptique de la Figure III-5.




Figure III-5 Synoptique de la MSC isolée de tension

Le synoptique présenté sur la Figure III-5 présente donc la MSC de tension isolée comme :

- Une entrée en tension côté puissance
- Une sortie mesure analogique côté périphérique
- Deux alimentations : côté puissance & côté périphérique

Le bloc final MSC de tension isolée est un bloc de mesure [0V ; 200V] donnant une isolation à $5kV_{RMS}$ pendant une minute et respectant donc les $1,5kV$ d'isolation demandé dans le cahier des charges. Le bloc possède une non-linéarité estimée à 0,01% dans la fiche technique de la référence et répond au cahier des charges. La mesure doit être adaptée (entre 0V et la tension d'alimentation de la MSC) pour être traitée par la MSC : cette tâche est effectuée en abaissant la tension via un pont résistif. Il est nécessaire que la valeur finale en tension soit bien égale à la tension réelle sur toute la zone de tension possible à mesurer ce qui est garanti via la linéarité du composant. Malgré tout, il est cependant nécessaire de considérer que chaque bloc doit être caractérisé via un test pratique car le coefficient 1 : 1 est donné à 5% près par bloc. Ce test est nécessaire pour connaître le gain exact. Ce point est traité dans l'annexe dédiée au software.




Figure III-6 Synoptique de la MSC isolée de courant

Le synoptique présenté sur la Figure III-6 présente donc la MSC de courant isolée comme :

- Une entrée en tension, image du courant, côté puissance
- Une sortie mesure analogique côté périphérique
- Deux alimentations : côté puissance & côté périphérique

Le bloc final MSC isolé de courant présente une isolation renforcée à $5kV_{RMS}$ pendant une minute. Il est possible de mesurer des tensions négatives jusqu'à $-250mV$. Il faut adapter la résistance de shunt pour le calibre de courant à mesurer. Un shunt est donc à intégrer sur la partie puissance pour effectuer la mesure de tension aux bornes de celui-ci.

La mesure de sortie est donc le produit de la tension shunt par le gain de la référence (8,2). Le tout est centré autour de la moitié de la tension d'alimentation de sortie (1,65V). Il faut donc dimensionner la résistance pour respecter l'équation suivante :

$$I_{max} * r_{shunt} * 8,2 + 1,65 = 3,3 \quad (1)$$

A cela s'ajoute la précision de la MCUSC. Dans le cas présenté ici, la MCUSC est un microcontrôleur 10 bits. Le convertisseur AN va donc renvoyer une valeur entre 0 et 1023 correspondant à la tension de sortie de la MSC. La plus petite variation de tension mesurable côté MCUSC est alors égale au pas défini par (2). Du côté entrée du bloc mesure MSC, ce pas équivaut à un ΔV_{min} et donc un ΔI_{min} défini dans (3). Le tout est résumé dans le Tableau III-2.

Tableau III-2 Calcul de la sensibilité de la MSC isolée de courant

Pas du PIC	$Pas = 1,65 / 1023$	(2)
Pas tension entrée	$\Delta V_{min} = Pas * 8,2$	(3)
Pas courant mesuré	$\Delta I_{min} = \Delta V_{min} / r_{shunt}$	(4)

Application numérique : $Pas = 1.6mV$, $\Delta V_{min} = 13mV \rightarrow r_{shunt} = 1m\Omega$, $\Delta I_{min} = 13mA$

Un jeu de résistance peut être développé pour les différents calibres tout en gardant une précision suffisante tout en prenant garde de ne pas créer des pertes trop importantes. Dans l'application numérique, le shunt crée 40W de pertes (200A dans $1m\Omega$) ce qui semble convenable compte tenu de la puissance totale : les cellules fonctionnant à 5A, cela signifie qu'il y a à minima 40 CSCs (pour atteindre 200A) qui représentent une puissance a minima supérieur à 2kW (50W / CSC). En rapportant à la puissance, 2% des pertes sont dans ce shunt. Cette valeur est tolérée mais doit être travaillée en diminuant la résistance shunt et en se rapprochant donc des limites de précision : tout est une question de compromis.

Discussion :

Les blocs mesures présentés ci-dessus présentent des caractéristiques comme la linéarité de la mesure et la précision. Dans le cas présenté ici, un travail de vérification en pratique a été fait pour valider le bloc. Les courbes sont triviales (linéaires et gain vérifié) et ne sont donc pas présentées ici. Ces éléments sont donnés ici à titre indicatif et doivent être considérés comme des paramètres de dimensionnement. Il faut donc comprendre que la notion de MSC représente une famille contenant des sous-blocs qui peuvent être différenciés de par : le type de mesure, la présence d'isolation, le calibre. Ici ont été présentés les éléments importants du dimensionnement des éléments à l'intérieur de la MSC. Actuellement, des MSCs de mesure de tension et courant isolées à $1,5kV_{RMS}$ ont été développées, fabriquées et testées. Le travail doit être continué pour délimiter le champ des calibres acceptables concernant ces deux mesures isolées.

2.3. Bloc Interface Homme Machine (HMISC)

Le bloc de communication IHM permet au convertisseur de communiquer avec d'autres éléments pour donner des informations pertinentes sur l'état du convertisseur. Le bloc assure donc la fonction de

communication à l'utilisateur. C'est une partie très large en termes de pré-design. Il est en effet possible d'imaginer beaucoup de moyens technologiques et de protocole de communication en vue de cet échange d'informations :

- IHM intégré physique dans le convertisseur
- Liaison série sur moniteur externe quelconque
- Application externe avec communication (Émetteur Bluetooth, antenne radio, module wifi)

Le convertisseur, durant ses phases de fonctionnement, donne des informations sur l'état du système telles que :

- Etat d'initialisation
- Mode de fonctionnement
- Performances instantanées
- Etat du convertisseur (défaillances) ...

Il faut donc, pour concevoir une filière, prévoir différents HMISCs nécessaire lors de l'utilisation de la filière technologique. Celui-ci doit tenir compte de son câblage : aussi bien en alimentation qu'en transfert de données. En termes de câblage, il faut l'alimenter via une alimentation de puissance auxiliaire mais aussi le firmware de la MCUSC devra intégrer les données et le protocole de communication.

Mise en œuvre pratique de la HMISC :

En pratique, seule une liaison SPI et une liaison série RS-232 ont été développées. La liaison SPI vise à communiquer seulement vers l'extérieur en affichant des états de fonctionnement du réseau sur un écran LCD. La liaison RS-232, quant à elle, a pour objectif de communiquer en temps réel avec la MCUSC via un moniteur. Les deux sont compris dans les fonctionnalités de la référence du dsPIC et ont été mis en œuvre en pratique.

2.4. Bloc Microcontrôleur – MCU Standard Cell (MCUSC)

La partie auxiliaire est composée d'une intelligence qui assure au réseau de convertisseur un fonctionnement correct. L'aspect temps réel de contrôle d'un convertisseur de puissance permet de conclure qu'il est nécessaire que l'organe d'intelligence soit un microcontrôleur ou un FPGA : par soucis de simplicité, le terme « microcontrôleur » sera utilisé.

Le bloc microcontrôleur (MCUSC) est garant du démarrage du système, du fonctionnement correct de chaque organe du réseau de convertisseurs mais aussi de la mise en sécurité du réseau et de son adaptabilité à une contrainte extérieure (limite en température, ...). Les réseaux de convertisseurs répondant une pluralité de spécifications électriques, le design du bloc microcontrôleur exige de répondre à cette diversité de spécifications.

Afin de cibler le microcontrôleur qui répondra aux besoins, il faut définir les caractéristiques nécessaires au contrôle d'un réseau de convertisseurs. Le bloc microcontrôleur répond aux spécifications suivantes :

- Initialiser le système
- Produire des ordres de commande
- Faire des acquisitions de mesures
- Traiter des acquisitions
- Assurer des fonctionnalités définies par l'utilisateur, telles que l'asservissement d'une grandeur électrique
- Afficher les données et l'état du système

- Communiquer avec l'extérieur
- Mettre en sécurité le système
- Prévoir un mode dégradé

Le point « Assurer des fonctionnalités définies par l'utilisateur » est une option donnant la liberté à l'utilisateur de mettre en œuvre une partie du code à sa guise. Ce point est plus largement expliqué dans la partie 4 de ce chapitre.

Nombre de SC microcontrôleur (MCUSC) à mettre en œuvre :

L'une des questions à laquelle il faut répondre pour concevoir la carte auxiliaire est : « quel est le nombre de MCUSC à placer sur cette carte ? ». Pour répondre à cette question, la première contrainte est la nécessité d'une mise en place de plusieurs MCUSC. Dans la littérature, il a été démontré que les agencements ISOP et IPOS sont naturellement équilibrés [55], [56]. En pratique, cet équilibrage a été visualisé à travers nos propres travaux [57]. Les agencements ISOS et IPOP, quant à eux, ne présentent pas d'équilibrage naturel en théorie [58], [59]. En pratique ces deux agencements, de par leurs pertes internes, peuvent s'équilibrer.

La deuxième réponse à cette question est une vision « volume / puissance ». La SC microcontrôleur est supposée en faible quantité dans le réseau de convertisseurs. Il est possible d'imaginer une filière technologique avec des CSCs de forte puissance unitaire (>10kW par exemple) : une MCUSC par CSC est alors imaginable sachant que le volume de la SC microcontrôleur par rapport au volume de la CSC est négligeable. Lorsque la puissance unitaire d'une CSC est faible, le volume de la MCUSC n'étant pas compressible, il est économique de minimiser le nombre de MCUSC à mettre en œuvre.

Dans le cas traité ici, si la configuration ne contient que des agencements ISOP et IPOS, seule une paire de PWM de la MCUSC est utilisée car l'équilibrage est naturel. A l'inverse, si la configuration contient des agencements ISOS ou IPOP, plusieurs paires de PWMs sont utilisées. Lorsque la limite de paires de PWMs d'une MCUSC est atteinte, il est nécessaire d'augmenter le nombre de MCUSC. Plusieurs paires de PWMs sont utilisées pour assurer un équilibrage en ISOS et IPOP malgré la remarque sur les pertes internes.

Interconnexion de la SC microcontrôleur (MCUSC) :

Physiquement, la SC microcontrôleur doit être :

- Alimentée en tension (la tension nominale du microcontrôleur)
- Interconnectée avec des SC de mesures (MSC)
- Interconnectée avec des SC d'IHM (HMISC)
- Interfacée au TSC pour communiquer les ordres de commande
- Interfacée aux autres MCUSCs (si plusieurs)

Application dans le cas présenté dans cette thèse :

Celui-ci permet de traiter les mesures fournies par les blocs capteurs et d'envoyer les signaux de commande appropriés au réseau de convertisseurs. De plus, il gère les interfaces homme-machine. Il est physiquement alimenté via le bloc d'alimentation auxiliaire (PSSC), aux blocs capteurs (MSC). La MCUSC doit être en mesure d'envoyer plusieurs paires de PWMs. Celle-ci doit aussi faire des acquisitions analogiques numériques (AN), les traiter (calculs mathématiques) pour calculer la nouvelle commande dans le cas d'une boucle fermée. Pour ce faire, il est nécessaire d'être performant dans le temps de calcul. En termes d'ordres de grandeur, il est nécessaire d'avoir à minima 4 paires de PWMs (pour contrôler jusqu'à 4 blocs ISOS ou IPOP). Les ports de la MCUSC faisant de la conversion AN doivent être alignés sur le nombre de mesures à faire. Ce nombre sera explicité en détails par la suite mais ici il est pris à dix. En ayant dix mesures possibles, un agencement de 4 blocs en ISOS impose la

mesure de 4 tensions d'entrée, 4 tensions de sortie et les deux courants d'entrée et de sortie. Un raisonnement analogue se fait pour l'association IPOP.

Le dispositif choisi est un dsPIC33FJ64GS610 : c'est un microcontrôleur comprenant une large gamme de possibilités de mise en œuvre présentée amplement dans la partie 4. Il sera ici vu comme ayant le synoptique de la Figure III-7 et comprend les fonctionnalités du Tableau III-3. En pratique, le dsPIC a besoin d'un environnement de mise en œuvre : le tout consomme 0,5W.

Besoin technique d'un dsPIC :

Les dsPIC sont à différencier des PIC : les dsPIC ont une architecture plus complexe permettant de faire des calculs plus rapidement (multiplication ou division entière en 1 cycle sur 32 bits). Les dernières générations possèdent un FPU (Floating-Point Unit) permettant de faire des calculs en virgule flottante. Comme tous les dsp, des instructions optimisées sont intégrées pour le traitement du signal (« multiply and accumulate ») et sont pratiques pour les filtres récurrents. La gamme dsPIC comportent un plus grand nombre de sorties PWM et d'ADC, avec la possibilité de les déclencher et de les mettre en cascade pour une lecture unique. L'ensemble de ces considérations ont naturellement fait converger le choix du microcontrôleur vers la gamme dsPIC. A l'opposée, sa consommation n'est pas son point fort en rapport à ce qu'il existe maintenant.




Figure III-7 Synoptique de la MCUSC

Tableau III-3 Focus des entrées/sorties du PIC répondant au synoptique du bloc

Fonction	Description	Nombre
PWM paires	Paires de PWMs réglables pour le contrôle	9
AN	E/S Analogique – Numérique (mesures)	24
Liaison série RS-232	Communication avec IHM	1
Liaison SPI	Communication avec IHM	1

2.5. Bloc Alimentation – Power Supply Standard Cell (PSSC)

Le bloc alimentation a pour objectif de fournir une alimentation à tous les blocs auxiliaires le nécessitant. Ce bloc répond donc au besoin d'alimentation en puissance des blocs auxiliaires de mesures (MSC), de l'interface homme machine (HMISC) et du microcontrôleur (MCUSC). Pour ce faire, la PSSC doit en théorie être connectée à une tension d'entrée et doit pouvoir fournir une tension de sortie pour la partie auxiliaire. Le dimensionnement de la PSSC doit tenir compte :

- De l'isolation requise

- Du nombre de sorties isolées et non isolées nécessaires
- Du nombre de SCs auxiliaires à alimenter en termes de puissance
- Du calibre en tension d'entrée et de l'emplacement de la prise en tension
- Du niveau de tension de sortie
- De la puissance de sortie

Le premier point est un élément important de la structuration globale du réseau de convertisseurs. La mise en place d'une isolation impose des distances d'isolation à respecter en matière de design de layout mais aussi des choix de topologie. Les trois autres points sont liés aux choix fait en amont sur le domaine d'application de la filière technologique.

Il sera considéré que la PSSC sera connectée sur la source de tension du convertisseur qui peut être l'entrée globale et/ou la sortie globale du réseau de convertisseur (Figure III-8). Ce postulat s'explique car la partie auxiliaire étant nécessaire pour le fonctionnement du convertisseur, il est nécessaire de l'alimenter par une source de tension. D'autres solutions peuvent être imaginée (prise de tension sur une CSC choisie arbitrairement dans le réseau par exemple) mais ne seront pas expliquées ici.




Figure III-8 Choix de câblage de la PSSC sur l'entrée globale du convertisseur (gauche) ou sur la sortie globale du convertisseur (droite)

Application dans le cas présenté dans cette thèse :

Le bloc PSSC a été décliné en deux gammes de tension d'entrée : [20V-80V] et [100V-400V]. La famille PSSC se divise ainsi en deux sous-familles. Ces deux sous-familles se sont naturellement présentées par les références technologiques des solutions industrielles. Concernant la première sous-famille, des solutions prêtes à l'emploi couvrent les gammes entre 0V et quelques dizaines de volts. Les solutions industrielles peuvent aller jusque 100V. C'est le choix fait ici permettant de ne développer que deux sous-familles. Concernant la deuxième sous-famille, 400V représente déjà à minima 20 CSCs en série dans un réseau. C'est une configuration de réseau déjà complexe à mettre en œuvre. Aucun besoin ne s'est encore présenté pour aller plus haut en tension et ces deux sous-familles répondent déjà à une majorité des cas : ces deux sous-familles définissent le champ applicatif en tension. Seule la sous-famille inférieure à 100V a été dimensionnée et étudiée. L'autre sous-famille n'a pas encore assez été mise en œuvre. De la même manière, le bloc PSSC, étant destiné à alimenter plusieurs SCs auxiliaires, doit être décliné en sous-familles de puissance pour s'adapter au nombre de SCs à alimenter.

Solution technologique pour la gamme [20V-80V] :

Pour développer ce bloc PSSC, il a fallu définir la puissance des éléments à alimenter via ce bloc : ce travail a approximé une puissance globale de 5W. En respectant cette puissance, la PSSC est capable d'alimenter 2 MSCs isolées (une en tension et une en courant), une HMISC avec technologique LCD

(liaison SPI) et une MCUSC. C'est la configuration minimale pour faire fonctionner un réseau ne comportant pas d'agencements ISOS et IPOP. Le composant utilisé est un régulateur LT8303. Le schéma de mise en œuvre est expliqué sur la Figure III-9. Les éléments sont agencés autour du LT8303 pour respecter le schéma ci-contre. L'isolation est faite par le transformateur (1,5kV en AC) de la topologie flyback. Le niveau d'isolation à respecter a été fixé à 1500V. Compte tenu du champ applicatif, les niveaux de tension et de courant peuvent être retrouvés dans la gamme PoE (power over ethernet) des composants à isolation galvanique. C'est cette gamme qui a guidée le choix des composants et donc de l'isolation fixée à 1500V_{RMS} (la plus répandue dans ces composants).




Figure III-9 Mise en œuvre du composant LT8303 et synoptique de la PSSC finale pour assemblage

L'entrée DC doit être comprise entre 10V et 80V afin de fournir une sortie à 5V – 5W. Un LDO (Low-Dropout Regulator) est adossé à l'ensemble pour abaisser la tension 5V à 3,3V régulée : c'est la tension nominale de la MCUSC. Le 5V est utilisé quant à lui pour alimenter la HMISC (écran LCD) et les blocs de mesures (MSC). Le 5V, de par la topologie flyback, possède une ondulation en tension. Le dimensionnement de la capacité a été calculé pour autoriser une ondulation de l'ordre du pourcent. La contrainte de précision la plus forte est sur l'alimentation en tension de la MCUSC. La référence du dsPIC impose une plage de tension entre 3 et 3,6V et le LDO assure ce rôle ce précision.

Discussion :

La puissance de la PSSC limite le nombre de SCs auxiliaire qu'elle peut alimenter. La notion de gamme de puissance doit intervenir. A l'heure actuelle, il existe une unique PSSC pour la gamme [0V ; 80V] fournissant jusqu'à 5W de puissance. Il faudra décliner la PSSC dans des gammes de puissance. Cette tâche est pointée ici mais est laissée à un autre travail.

Il est important de noter ici que, pour les blocs cités ci-dessus (MSC, PSSC), des choix forts en conséquence ont été faits. Ces blocs auraient pu être imaginés autrement mais les choix technologiques ont parfois imposé la conception. C'est un travail, effectué au travers de la thèse, qui est résumé ici mais qui permet de dégager des critères dont il faut tenir compte avec attention (isolation, ...).

La référence du transformateur WE-749119150 [60] utilisée propose un deuxième bobinage primaire sur une tension supérieure à 5V. Un LDO est ajouté pour fournir une tension 3,3V référencé sur l'entrée de la PSSC c'est-à-dire la puissance. Le 3,3V auxiliaire pour alimenter les MSCs côté puissance assuré par la PSSC laisse une question en demeure : « Si les CSCs sont isolées, ce 3,3V ne peut alimenter que les MSCs étant référencées sur ce 3,3V (IN par exemple) et qu'advient-il des MSCs sur l'autre références (OUT par exemple) ? ». Il faut alors prévoir un autre bobinage pour alimenter le 3,3V complémentaire du réseau. Ce problème reste non traité à l'heure actuelle et il sera supposé que les références de potentiels de puissance soient connectées (DAB-C).

2.6. Interfaçage de puissance – Interconnexion Standard Cell (IcoSC)

Afin de connecter l'ensemble du convertisseur à une source et une charge, des interfaçages de puissance sont nécessaires en entrée et en sortie. Ils comprennent donc la connectique finale qui permet

de raccorder le convertisseur mais aussi toutes les interconnexions entre l'étage de puissance, la prise de tension pour les éléments auxiliaires (PSSC et MSC) et cette connectique finale. L'interfaçage de puissance est appelé ici l'Interconnexion Standard Cell (IcoSC). Celui-ci doit être dimensionné et placé pour accueillir différents types de connectiques et tenir les calibres en tension et courant. Un élément dimensionnant est le niveau de courant. En fonction de la configuration, les courants à faire passer dans chaque ligne peuvent dépasser les 30A (maximum de 6 CSCs à 5A en 1D-parallèle), cela sur plusieurs lignes pouvant être en parallèle. Il est nécessaire d'avoir des références de composants qui peuvent répondre à cette pluralité de calibres en courant par exemple. Il est clair qu'en fonction de la technologie utilisée par la filière, cet interfaçage de puissance couvre un spectre large de spécificités et de composants. Le calibre en tension est dimensionnant dans le choix des distances d'isolation lors du placement et du routage. Les critères dont il faut tenir compte pour dimensionner la CoSC sont :

- Choix du bornier de connexion en fonction des calibres électriques
- Choix d'une interconnexion qui lie étage de puissance – bornier
- Etude de l'impact de la structuration de puissance sur le placement des éléments de la CoSC

Les interconnexions qui permettent de relier les potentiels de l'étage de puissance aux borniers font partie de la IcoSC. Ce troisième point est présenté sur la Figure I-11 du chapitre I : la IcoSC assure l'interconnexion des CSCs du réseau mais aussi le départ et l'arrivée de puissance, la prise de mesure, ... Cet impact se décline sous différentes formes : il peut être matériel (calibre de courant à faire passer par exemple) ou bien géographique (quel est le parcours physique que doit relier l'interconnexion ?).

Mise en œuvre pratique de la IcoSC :

En pratique, le chapitre précédent a mis en avant que les courants 2D sont remontés en 3D via les clips 3D avant d'être regroupés sur la carte auxiliaire. Le chapitre précédent a précisé que, concernant les connexions des potentiels 2D en 3D dans certaines associations, cela serait géré par la carte auxiliaire. L'idée est de rassembler verticalement les courants sur un composant puis d'interconnecter ces composants ensemble. Cette idée est présentée sur la Figure III-10. L'exemple montré est pour 3 lignes de puissance. Il a été précisé dans le chapitre 2 que l'interconnexion 2D parallèle n'était faite qu'en 3D. C'est la carte auxiliaire qui gère cette interconnexion (Figure III-10 a) via une connexion de chaque ligne sur un bornier (b sur la figure) puis les trois borniers sont interconnectés via une pièce mécanique vissée (c sur la figure).




Figure III-10 Exemple de synoptique de IcoSC pour interconnexion (a). Exemple de bornier (b). Interconnexion parallèle de trois borniers (c).

Il est clair qu'il est nécessaire de limiter le calibre en courant pouvant arriver sur la carte auxiliaire. La référence industrielle du clip 3D a déjà sa propre limite de 30A. Il est possible d'utiliser, d'après le chapitre II, deux pads de la TSC pour séparer les courants et monter au-delà de 30A. Alors, la solution globale considérant les calibres de la filière technologique présentée est un composant Würth Elektronik (WE) de la gamme « Redcube ». C'est un élément traversant à braser pouvant supporter jusqu'à 50A. Cette limite est supérieure en théorie à celle de la référence de clip 1D et clip 2D (30A) présentés dans le chapitre II. En considérant un refroidissement adéquat de l'ensemble, ces calibres en courant peuvent être supposés supérieurs à leurs limites. Enfin, la connexion électrique de l'ensemble du convertisseur appelée INPUT ou OUTPUT sur la Figure III-10 n'est pas précisée ici. Elle n'a pas été développée au cours de la thèse et il sera supposé que pour câbler le réseau de convertisseur, le câblage sera mécaniquement fait sur le bornier (ou l'interconnexion de borniers dans le cas parallèle). Le terme utilisé pour parler de l'entrée globale et la sortie globale sera alors appelé **PCA-Input** et **PCA-Output** pour faire référence à l'input et l'output du réseau de convertisseurs pris comme un ensemble.

Enfin, la IcoSC doit intégrer les entrées des blocs MSCs tension et courant. Cela se traduit par un passage physique de potentiels (pistes PCB) et l'intégration d'un shunt et de pistes PCB pour envoyer ces potentiels aux MSCs. Cet aspect sera présenté physique dans la suite du chapitre.

2.7. Isolation des ordres de commande - COISC

Les ordres de commande produit par la MCUSC ont été laissés de côté dans le chapitre II mais sont présents dans différents blocs. Le cahier des charges est le suivant : il faut acheminer ces ordres depuis le dsPIC jusqu'à chaque CSC (entrée et sortie). Ceux-ci doivent être isolés car la référence de potentiel des ordres de commande doit être celle de la CSC. Il devient nécessaire d'avoir un optocoupleur par CSC.

La CSC possède un optocoupleur mais celui-ci n'a pas pu à être intégré sur la CSC tout en respectant les distances d'isolation. L'optocoupleur de la CSC n'est pas suffisant en termes d'isolation : un autre optocoupleur est ajouté sur la carte auxiliaire pour assurer l'isolation. Pour ce faire, ces ordres de commandes doivent :

- Être isolés (optocoupleurs ou autre moyen)
- Passer de la carte auxiliaire à la carte puissance (connectiques pour nappes)

La solution imaginée à partir de la contrainte d'isolation est un jeu d'optocoupleurs permettant l'isolation. Le transfert de ces ordres de commandes est alors fait via un jeu de nappes qui part de la carte auxiliaire depuis une connectique vers les cartes de puissance. Cette connectique est considérée standard et ne sera pas détaillée. Chaque nappe contient l'ensemble des signaux de commande. Sur chaque carte de puissance, chaque ligne peut accueillir une nappe de commande. Cette disposition a été prise dans le cas où les lignes sont agencées dans ISOS ou IPOP. De plus, dans le cas contraire, des résistances 0Ω peuvent être disposées afin de relier la commande des lignes entre elles lorsque les agencements ne requièrent pas de régulation distinctes. La barrière d'isolation de la carte auxiliaire doit donc tenir compte du nombre d'optocoupleurs à placer. L'ensemble de ces optocoupleurs est appelé Control Order Isolation Standard Cell (COISC). Le bloc COISC contient donc un jeu de plusieurs optocoupleurs (leur nombre est défini par la suite) ainsi qu'une connectique d'accueil de nappe.

2.8. Conclusions et discussion

Cette partie présente une vue globale de critères nécessaires à la standardisation de la carte auxiliaire. Le travail de standardisation est une tâche très complexe compte tenu du fait que la carte auxiliaire devient une suite de l'étage de puissance. Certains blocs sont présentés rapidement car ils ne présentent pas de complexité et de choix hétérogènes (HMISC par exemple) tandis que d'autres sont présentés plus

en détail. Trois blocs n'ont pas été précisés dans cette partie : le filtrage, la protection et l'ensemble mécanique. Le filtrage sera intégralement traité dans le chapitre V : il a été disséminé temporellement au cours de la thèse et il reste encore un travail à faire avant une intégration dans la carte auxiliaire. Les deux autres blocs (protection et ensemble mécanique) possèdent des conceptions faites à façon et n'ont pas pu être standardisés dans le travail de thèse, ils ne sont donc pas présentés ici et sont à poursuivre dans un autre travail.

Tous les blocs à placer sur la carte auxiliaire étant maintenant définis en tant que boîte noire, la façon dont la carte auxiliaire isolée a été structurée physiquement pour atteindre une « semi-automatisation » est présentée par la suite.

3. Analyse de la conception automatique de la carte auxiliaire tenant compte d'une isolation

En parallèle de la standardisation de l'étage de puissance présenté dans le chapitre II, le même travail a été mené concernant la partie auxiliaire. Cet effort de standardisation a rendu possible la conception assistée de la partie puissance, pour tendre vers un processus de synthèse automatique. De par son hétérogénéité de composants et de fonctionnalités, seul un processus de conception assistée a pu être envisagé, pour tendre vers une approche semi-automatique. La carte auxiliaire hérite des fonctionnalités nécessaires au bon fonctionnement du convertisseur. La suite de ce chapitre est une application à la filière développée dans cette thèse.

3.1. Définition des contraintes

Le choix fait en amont du développement de la filière a été de pouvoir adresser des cahiers des charges pour lesquels les entrées et sorties de puissance ne sont pas isolées. Il sera par ailleurs considéré que la partie commande sera également isolée de la partie puissance. Ce choix a des conséquences sur la conception de la carte auxiliaire.

Concrètement, la carte auxiliaire doit intégrer :

- Les fonctions de mesures isolées (MSCs - isolées)
- La MCUSC pour assurer la régulation et/ou l'asservissement des grandeurs électriques
- Le transfert isolé des ordres de commande (COISC)
- Une PSSC pour alimenter l'ensemble des éléments auxiliaires
- Une gestion des interconnexions en entrée et en sortie du convertisseur (IcoSC)
- Un organe communication (HMISC)

Chacun de ces blocs est à choisir dans les blocs de chaque sous-famille mais aussi et surtout est à placer sur la carte auxiliaire. Ce placement doit tenir compte de l'isolation à réaliser et doit permettre d'intégrer toutes ces fonctionnalités dans une zone délimitée physiquement : la taille des cartes puissance (Figure III-2). Un schéma synoptique des éléments de la carte auxiliaire à placer physiquement est donné sur la Figure III-11. Déjà évoqué lors de la sous-partie 2.5 sur la PSSC, il est pris comme postulat qu'il n'existe qu'une référence de potentiel de puissance.




Figure III-11 Présentation des cellules standards (SC) à assembler sur la carte auxiliaire

Cette figure résume les différentes fonctions à placer mais aussi leurs références. Certains blocs comme le microcontrôleur (MCUSC) ne possèdent qu'une seule référence tandis que les MSCs en possèdent deux car elles sont isolées et doivent être alimentées des deux côtés. La « référence de potentiel de puissance » du schéma ci-dessus est celle des DAB-C ne présentant pas d'isolation galvanique : la puissance possède bien une seule référence de potentiels. Lorsqu'un convertisseur est dimensionné, la partie puissance est automatiquement dimensionnée c'est-à-dire : la configuration, le nombre de CSCs, les TSCs, le tout sous la forme d'un layout. Ce travail de conception produit un certain nombre de contraintes mais aussi de paramètres de dimensionnement dont il faut tenir compte lors de la conception de la carte auxiliaire :

- Paramètres de départ du dimensionnement de la carte auxiliaire :
 - Dimensions de la carte auxiliaire
 - Nombre de mesures en tension
 - Nombre de mesures en courant
 - Nombre de PWMs à envoyer
- Choix de placement :
 - Barrière d'isolation
 - Préplacement d'après les objectifs de chaque bloc

Ces points sont expliqués sous deux angles dans la partie suivante. Le premier angle concerne le dimensionnement à proprement parler. Il vise à répondre à la question : « comment dénombrer chaque bloc à placer sur la carte auxiliaire ». Le deuxième angle concerne l'agencement à proprement parler, c'est la phase de conception. Il répond à la question : « comment choisir un placement optimal des SC ? ». La structuration de la carte auxiliaire conduit le concepteur à automatiser le nombre de blocs et leurs placements. Les sous-parties suivantes traitent du cas concret présenté dans cette thèse comme celui du chapitre II. L'ensemble sera conclu et généralisé en fin de partie.

3.2. Règle 1 : dénombrement des MSCs

Parmi les blocs définis précédemment et comme présentés sur la Figure III-11, certains blocs sont dénombrés à l'avance, tandis que d'autres sont dépendants de la configuration. Les blocs connus sont le MCUSC et la PSSC. Ils sont au nombre de « un » chacun sauf si leurs limites distinctes sont atteintes (comme présenté dans la sous-partie 2 : « Les fonctionnalités des blocs hard périphériques »).

Les blocs à dénombrer sont les blocs mesures MSC en tension et en courant ainsi que les blocs IcoSC qui sont composés de borniers WE. Le nombre de blocs COISC à placer doit être explicité en dénombrant les optocoupleurs à placer (dépendant du nombre d'ordres à transmettre à la partie puissance). Plusieurs MSCs en tension sont présentes dès lors qu'une configuration ISOS est présente. Le pendant des MSCs en courant s'effectue dès qu'une configuration IPOP est présente. Dans le cas contraire (pas d'ISOS et IPOP), il y a une mesure de tension et une mesure de courant. En supposant X et Y respectivement le nombre de MSCs en tension et de MSCs en courant, il est possible de suivre l'algorithme présenté sur la Figure III-12.




Figure III-12 Arbre de choix permettant de définir le nombre de blocs MSCs et optocoupleurs

La Figure III-12 présente le nombre de blocs MSCs de tension « X » et de blocs de MSC de courant « Y ». Le nombre de MSCs de tension reste simple, il est le double du nombre de configurations ISOS globale (1D, 2D et 3D confondu) dans le réseau. Pour calculer le nombre exact, il faut multiplier la quantité de chaque agencement ISOS (qui peuvent être présents sur les 3 niveaux, i variant de 1 à 3) : le tout est nommé K. La même syntaxe du tableau I-1 est utilisée et il faut alors multiplier les x_i dès qu'ils correspondent à une association ISOS (donc noté x_{i_ISOS}). Le nombre de MSCs de courant est plus complexe à calculer comme le présente la figure car il demande un calcul intermédiaire qui dépend de la configuration 2D. En effet, les lignes 2D étant reliées en parallèle seulement en 3D, il est nécessaire de garder les courants séparés si les courants de chaque carte sont demandés. Par exemple, dans le cas d'une configuration IPOP 3D, il faut contrôler les courants « carte par carte ». Le cas M-ISOS n'est pas présenté dans la Figure III-12 car il n'influe pas sur le dénombrement. La Figure III-13 présente un exemple pour imaginer les courants physiquement séparés en 3 sous-courants par carte : i_{C1L1} représente le courant de la ligne 1 sur la carte 1. Il faut donc mesurer ces courants séparément et ensuite les sommer au niveau du code. Il faut remarquer que la figure ne présente que les courants « output » et il manque encore les courants « input » qui doivent être mesurés : ceux-là peuvent être quantifiés de la façon classique.




Figure III-13 Exemple : Distribution sur les courants output d'une association 2D-3-ISOP 3D-3-IPOP (gauche) et représentation symbolique d'une carte puissance à 3 lignes (droite)

En guise d'exemple, la configuration suivante est traitée : 1D-4-IPOS 2D-3-IPOS 3D-2-IPOP. Il faut alors $X=2$ MSCs de tension, $Y=2*3+2=8$ MSCs de courant. En pratique, cela correspond à :

- 2 mesures de tension (1 entrée et 1 sortie)
- 6 mesures de courant pour le côté IN (3 lignes sur 2 cartes)
- 2 mesures de courant pour le côté OUT (2 IPOP chacun étant réalisé sur une carte)

Discussion :

Ce choix de mesures séparées est « pratique » dans le sens où la carte auxiliaire se complexifierait fortement si l'option de rassembler les courants par carte avant une mesure était prise. Cette idée simplifierait l'aspect « nombre de mesures » en premier lieu. Cela demanderait, au contraire, à regrouper les courants par carte de façon hard, de faire une mesure puis de les rassembler avec les courants des autres cartes. Ce choix demande de déplacer physiquement des potentiels sur la carte auxiliaire et la mise en œuvre est imaginable. Par ailleurs, ce choix pose un problème de gestion de variantes de MSCs (dans les sous-familles) au vue des courants qui peuvent être acheminés. C'est donc la solution de mesure de chaque courant ligne-carte qui est préférable et l'ensemble de ces mesures est à gérer par le microcontrôleur : la gestion côté MCUSC est une gestion de signaux analogiques et non de puissance.

3.3. Règles 2 : dénombrement des optocoupleurs et de connectiques par nappes

La Figure III-12 présente le nombre d'optocoupleurs à placer sur la carte auxiliaire pour envoyer les ordres de commandes. Comme précisé dans le chapitre I, chaque CSC nécessite deux trains d'ondes de PWMs déphasés d'un angle de contrôle du point de fonctionnement électrique. Les CSCs reçoivent un train d'ondes côté entrée et un train d'ondes côté sortie. C'est le nombre « Z » qui le définit par le produit des associations IPOP et ISOS de l'ensemble du convertisseur. Il est à noter qu'une absence de configuration équivaut à la valeur 1 afin d'être l'élément neutre de la multiplication et ne pas en tenir compte dans le calcul. Attention, le calcul du nombre de configuration ISOS et IPOP se fait en multipliant le nombre d'agencement de chaque niveau : l'exemple précédent de configuration possède donc $X=2$ MSCs de tension, $Y=2*3+2=8$ MSCs de courant et $Z=2*2=4$ optocoupleurs.

Chaque optocoupleur transporte un signal de contrôle et sa référence. Afin de contrôler un ensemble de CSCs, 2 optocoupleurs sont nécessaires. Il sera donc pris comme solution de placer une nappe contenant : PWM1, PWM2 et une référence de potentiel. Il faut donc $Z/2$ connectique de départ de nappes.

Discussion :

Une autre solution est de fixer une PWM (noté PWM_réf) comme « primaire de toutes les CSCs à contrôler » et d'avoir une autre PWM dès que la configuration le demande. Ainsi pour l'exemple 1D-4-IPOS 2D-3-IPOS 3D-2-IPOP, il y a 2 paires de PWM à envoyer (PWM_réf, PWM_1) et (PWM_réf, PWM_2) : chacun de ces couples possède son propre déphasage. Cela permet de réduire le nombre de sorties PWMs du dsPIC à utiliser de $2*Z$ à $Z+1$. En réduisant le nombre de sorties du dsPIC utilisées, le nombre d'optocoupleurs sera aussi réduit. Cette solution n'influe pas sur le nombre de connectiques pour nappe. A l'opposé, cet avantage se transforme en inconvénient si les blocs de CSCs doivent être contrôlés avec d'autres différences que le déphasage : par exemple, la fréquence ou le rapport cyclique doivent être communs avec cet exemple (qui peuvent avoir un avantage notamment en CEM, voir chapitre V). Afin de se laisser un maximum de liberté, le dsPIC possédant 18 PWMs, la première solution (paires séparées par blocs de CSCs) est mise en œuvre et il est alors possible d'envoyer 9 paires de PWMs.

3.4. Règles 3 : dénombrement des borniers dans les IcoSCs

C'est la configuration globale qui donne le nombre de borniers présents dans le bloc IcoSC, ceux-ci contiennent au minimum 4 borniers (Figure III-10 b). Sans considérer l'aspect interconnexion 1D-2D-3D réalisé par la TSC, il y a 4 borniers : IN+ / IN- / OUT+ / OUT- pour l'ensemble du convertisseur. Le bornier comme précisé sur la Figure III-10 a), assure aussi la fonction d'interconnexion 2D parallèle : c'est une contrepartie de la standardisation présentée dans le chapitre précédent.

Comme l'a expliqué le chapitre II, la règle est définie comme suit : chaque ligne est considérée comme un quadripôle. Sur les 4 entrées d'une ligne, celles qui sont connectées en 2D (connexion série 2D par exemple) ne sont plus à considérer en 3D (vue de la carte auxiliaire). La projection verticale de N lignes sur la carte auxiliaire donne un $4*N$ localisations de placement d'un bornier. Il est nécessaire de savoir s'il faut placer un bornier à chacune de ces localisations. Le tout est présenté sur la Figure III-14.




Figure III-14 Représentation synoptique générale pour 3 lignes de la présence des borniers de puissance. Le placement des borniers dans les empreintes prévues (noires) est un exemple (droite).

La figure ci-dessus a été construite avec trois lignes de puissance. Exactement comme dans le chapitre II, chaque ligne de puissance possède 4 potentiels notés (A_i , B_i , C_i , D_i). En fonction de l'agencement 2D et 3D, certains de ces potentiels seront à relier en 3D (le cas du 2D parallèle traité en 3D) et d'autres

seront les potentiels globaux d'entrée et de sortie du réseau (les borniers). Les pads (trous verticaux) de chaque ligne ont été choisis arbitrairement au nombre de trois sur l'image et ne représentent pas le vrai nombre physique de pads. La carte auxiliaire peut alors présenter jusqu'à 12 borniers au total pour trois lignes sur la ou les cartes de puissance : la figure présente pour chaque potentiel deux empreintes « décalées » pour accueillir un bornier. Ce décalage est voué à autoriser une interconnexion de certains borniers entre eux comme précisé dans le chapitre II (cas 2D parallèle) : les borniers des potentiels 2D à relier en parallèle en 3D sont placés côté intérieur de la carte afin de pouvoir intégrer une simple barre verticale pour les relier entre eux.

En fonction de la configuration des cartes de puissance, certains des borniers de la figure ci-dessus ne sont pas nécessaires. Une conséquence du raisonnement fait au chapitre II permet de connaître le nombre de borniers à placer : il s'écrit $W = 2 \cdot H + 2 \cdot J$ avec H le nombre d'associations parallèles input 2D et J le nombre d'associations parallèles output 2D. Pour rappel, la mise en série 2D et 3D n'est pas gérée sur la carte auxiliaire et donc n'influe pas sur ce chiffre.

Par exemple, une configuration 1D-4IPOS 2D-2ISOP 3D-3ISOP se traduit par $H=1$ et $J=2$. La carte auxiliaire compte 6 borniers. Leur placement sera traité dans la partie suivante.

3.5. Préplacement des SCs

Comme défini précédemment, la carte auxiliaire possède un élément commun avec la partie puissance : la TSC et plus précisément le placement des pads servant à accueillir les clips pour l'interconnexion 3D. Les pads accueillant les clips 3D sont verticalement alignés sur la carte auxiliaire. Il est donc nécessaire de partir de ce postulat. Les potentiels 3D sont situés en périphérie de la carte. C'est donc l'endroit de départ du préplacement. Au-delà de cette conclusion, il est aussi notable que l'isolation doit être gérée en ayant comme hypothèse que les côtés (au sens géographique du terme) de la carte auxiliaire seront électriquement reliés aux potentiels de la puissance. L'idée première est de créer deux zones définies isolées l'une de l'autre comme présenté sur la Figure III-15. Pour rappel la description de la structuration de la carte auxiliaire est effectué pour une filière sans isolation de puissance (CSC non isolée assimilé au DAB-C).




Figure III-15 Répartition en zones isolées lorsque la projection des TSCs de puissance (orange) est faite sur la carte auxiliaire (gauche) et préplacement des cellules standards (droite)

Les deux zones peuvent être décrites en :

- Une zone périphérique qui contient les blocs interfaçage (IcoSC)
- Une zone centrale qui contient la partie intelligence et communication (MCUSC et HMISC)

Ces deux zones sont séparées par une isolation et les blocs comprenant une isolation se répartissent physiquement de part et d'autre de cette zone d'isolation. Les blocs en question sont les mesures,

l'isolation des ordres de contrôle et l'alimentation de puissance (MSCs, la COISC et PSSC). L'ensemble de ces choix est présenté sur la Figure III-15.

Zoom sur la zone périphérique :

Les éléments à placer sur la zone périphérique sont présentés dans le Tableau III-4. Ces contraintes sont un résumé des sous-parties précédemment détaillées. D'autres choix auraient pu être faits. Le choix fait ici pour la carte auxiliaire est d'être un prolongement qui s'adapte à la carte de puissance sur des aspects de placement physique, d'isolation et de contraintes électriques.

Tableau III-4 Contraintes des SCs à placer sur la zone périphérique

<p><i>Mesures courant :</i></p> <p>Les blocs mesures MSCs ont été introduits en détails dans la partie 2.2. Leurs entrées respectives sont des tensions côté puissance. Pour les mesures de courant, des shunts sont à insérer sur le chemin du ou des courants côté puissance. En reprenant le concept présenté en Figure III-13 et la séparation des courants présentés dans le chapitre II, le placement des shunts se fait de la façon suivante : le shunt doit être placé directement en sortie du pad du clip 3D. Le shunt est donc considéré dans la IcoSC.</p>
<p><i>Mesures tension :</i></p> <p>Les MSCs de tension sont placées proche des potentiels à mesurer. Afin de ne pas devoir mesurer deux potentiels situés de part et d'autre de la carte auxiliaire, des plans de masse doivent être créés. Il est important de transporter le potentiel à mesurer jusqu'à la MSC sans le perturber : une attention particulière doit être portée au routage.</p>
<p><i>Borniers de puissance :</i></p> <p>Comme expliqué précédemment, le bornier peut être placé devant chaque pad d'une arrivée de puissance des cartes inférieures (Figure III-14). En respectant la règle 3 reliée à cette figure, il est possible de dénombrer le nombre de borniers. La Figure III-14 donne une représentation des potentiels d'une ligne sous la forme X_i avec $X \in \{A; B; C; D\}$ et $i \in \{1; 2; \dots; L\}$ avec L le nombre de lignes 2D. La sous-partie 3.4 relie la configuration avec l'emplacement exact des borniers de puissance en fonction de la configuration.</p>
<p><i>Optocoupleurs :</i></p> <p>Les « Z » optocoupleurs (Figure III-12) ne sont pas pré placés. Comme précisé dans la sous-partie 3.3 la seule contrainte est qu'il est nécessaire de placer Z/2 connectiques en nappe sur la carte auxiliaire vers les cartes puissances comme précisé en 3.4.</p>
<p><i>Alimentation auxiliaire :</i></p> <p>La PSSC doit être placée au plus proche du potentiel IN+ (Figure III-8). Le potentiel IN- est connecté directement via le plan de masse.</p>

Afin de raccourcir au maximum la longueur des pistes, il faut optimiser l'interconnexion 2D gérée en 3D sur la carte auxiliaire Il faut aussi minimiser les pertes et les échauffements des forts courants entre le PCA-Input ou PCA-Output (borniers) et pads 3D.

Zoom sur la zone centrale :

Les SCs à placer dans la zone centrale sont : la MCUSC et la HMISC. Leur placement est une conséquence du placement des SCs de la zone périphérique. Comme le montre la Figure III-15, les MSCs sont placées de part et d'autre de la carte auxiliaire (à gauche et à droite). Les arrivées de mesures peuvent donc arriver des deux bords latéraux de la carte auxiliaire : la MCUSC est donc placée au centre de la carte auxiliaire afin de pouvoir avoir un accès aisé à tous les bords de la carte.

La HMISC, quant à elle, est placée dans la zone centrale proche de la MCUSC afin de faciliter la connexion entre ces deux éléments. Une prise en compte du type de HMISC permet de faciliter le choix du placement en fonction du côté de la sortie adéquate de la MCUSC.

3.6. Exemple d'une carte auxiliaire

Un exemple est donné pour le cahier des charges suivant :

- CSC DAB capacitif (DAB-C) : pas d'isolation IN OUT sur les CSCs
- Configuration : 1D-4IPOS | 2D-3IPOS | 3D-3IPOP

Le dénombrement de chaque SCs auxiliaire à placer sur la carte auxiliaire est synthétisé dans le Tableau III-5.

Tableau III-5 Processus de synthèse de la carte auxiliaire appliqué sur la configuration exemple

Standard Cell de la carte auxiliaire	Dénombrement & Commentaires	Règle citée
MSC	MSCs de tension : $X=2$ MSCs de courant : $Y=9+3=12$	N°1
COISC	Optocoupleurs $Z=6$ & 3 connectiques de nappes	N°2
IcoSC	$W=2*3+2*1=8$ borniers à placer	N°3
MCUSC	Une seule car ses limites précisées en 2.4 n'ont pas été dépassées	
HMISC	Communication en RS232 (choix empirique)	

La dernière étape de placement final et de routage entre blocs est réalisée manuellement par le concepteur.




Figure III-16 Carte auxiliaire vue de dessus avec descriptions des SCs

La carte auxiliaire répond bien aux fonctionnalités et présente tous les blocs présentés dans la partie précédente. La Figure III-16 présente le tout. On remarquera aussi que pour améliorer la connexion parallèle des lignes 2D via les borniers, une barre conductrice a été utilisée. Les borniers INPUT et OUTPUT sont physiquement décalés pour permettre une connexion par des barres conductrices comme le montre la Figure III-16 sans croiser le potentiel « Bornier Output - ». Il est possible d'y voir le plan de référence de potentiel côté puissance & côté commande. La Figure III-17 présente le schéma CAO et la carte auxiliaire retournée. La partie droite de la figure permet de voir l'isolation entre la partie auxiliaire et la puissance. Il n'y a pas d'isolation à l'intérieur de la puissance car la CSC en question est un DAB capacitif comme précisé dans le cahier des charges de cet exemple.

La partie gauche de la figure permet de mettre en avant le routage des blocs entre eux. C'est la partie qui reste à réaliser manuellement sur la carte. Celle-ci présente entre autres les zones de forts courants visibles à la taille des pistes. Il est possible de distinguer que du côté gauche les potentiels sont directement reliés tandis que du côté droit, ils sont reliés après passage par les résistances shunts.




Figure III-17 Schéma CAO (gauche) – Carte auxiliaire retournée (droite)

Discussion :

L'exemple donné ici est une structure qui a été réalisée au laboratoire. Cela donne l'occasion d'appliquer les concepts sur un exemple. Comme expliqué précédemment, les références de potentiels de puissance sont supposées reliées. Il faut continuer ce travail et l'adapter en tenant compte de cette isolation. Les verrous de cette amélioration sont : un travail de la PSSC pour fournir une 3,3V côté OUT pour alimenter les MSCs, tenir compte de l'isolation dans la zone périphérique (deux plans de potentiels de références côté puissance). Le deuxième verrou reste le plus complexe. Le chapitre II a montré qu'il est possible d'agencer différemment les cartes de puissance (via l'algorithme) et de pré placer certains potentiels. Malgré tout, il existera, à l'intérieur des zones périphériques, des zones isolées entre elles. Il faudra gérer les passages de potentiels à travers ces zones : cela peut se traiter en multipliant le nombre de plans de masse. Un travail reste donc à réaliser sur ce point.

Cette partie a présenté une structuration de la carte auxiliaire. Bien que les résultats soient satisfaisants du point de vue de l'exemple, la standardisation demande un travail de placement routage amenant la carte auxiliaire à un point de « semi-automatisation ». C'est une contrepartie de l'hétérogénéité des éléments de la carte auxiliaire et de la liberté d'action de la configuration et du choix des blocs. A cela s'ajoute que le dimensionnement physique de la carte auxiliaire étant victime de celui de la carte puissance, il est en effet complexe de l'automatiser sauf en fixant l'organisation des cartes de puissance.

3.7. Limitations et problématiques dégagées pour la généralisation

La semi-automatisation présentée ici possède cependant des limites. Il existe par exemple des configurations de CSCs demandant un grand nombre d'organes de mesure mais possédant un nombre faible de CSCs. Ces configurations possèdent une carte auxiliaire où il y a trop de MSCs par rapport à

la surface de la carte. La MCUSC présentée ici est un élément physique possédant des limites de nombre de mesures, de nombre de PWMs à fournir. De la même manière, la taille de la carte auxiliaire étant définie par la taille des cartes puissances et donc la configuration du PCA, certaines configurations amènent des non-sens. Par exemple, dans le cas d'une configuration 1D-1-PISO, quelle que soit le reste de la configuration en 2D et 3D, la carte auxiliaire aura la forme d'une « ligne » (très étroite dans une dimension). L'ensemble des limites de structuration en fonction des configurations qui sont trop hétérogènes ne permettent d'atteindre qu'une semi-automatisation : le concepteur de la carte auxiliaire doit valider la faisabilité de celle-ci.

Les sous-parties précédentes donnent une solution applicable à la filière technologique présentée dans cette thèse. Cette solution est une accumulation de critères de placements intelligents et de dénombrement en fonction du cahier des charges électriques et de la structuration de l'étage de puissance. Généraliser cette standardisation n'est pas possible mais il apparaît des problématiques essentielles dont il faut tenir compte :

- ❖ Quelle est la structure physique d'agencement des parties puissance / auxiliaire ?
- ❖ Quelles sont les SCs à placer sur une carte auxiliaire ?
- ❖ Est-il possible de décrire en un synoptique les interactions / connexions entre chaque SC ?
- ❖ Est-il possible de dénombrer chaque SC ?
- ❖ Quels sont les critères hérités par la partie puissance qui imposent des contraintes sur la carte auxiliaire ?
- ❖ Comment est gérée l'isolation ?

L'ensemble de ces questions permet au concepteur de guider et de structurer une pensée pour concevoir des axes tendant vers une semi-automatisation de la carte auxiliaire.

4. Etat actuel de l'automatisation de l'approche dans la CAO

Jusque-là, l'automatisation est toujours présentée comme un algorithme qui trouve une solution pour la puissance ou qui dénombre des SCs pour la carte auxiliaire. Au-delà de cet aspect, il est important de préciser que, comme indiqué dans le chapitre I, le tout est supporté par un logiciel de conception assistée par ordinateur (CAO).

4.1. Approche de la conception semi-automatisée de la carte auxiliaire par ordinateur

Un logiciel de CAO de conception de cartes électroniques comprend deux étapes de conception : l'élaboration du circuit électrique synoptique ou schématique (fichiers .sch) et le transfert de ce circuit électrique en synoptique sur un layout (PCB) voué à être tiré (fichiers .pcb). Lorsque ces deux étapes sont réalisées, le logiciel de CAO peut faire une vérification sur l'équivalence entre le schematic et le PCB. Cette idée est résumée sur la Figure III-18. Chaque schematic étant utilisé dans un autre schematic, la notion de sous-schematic est employée. Le même raisonnement est fait pour les PCBs sous la forme de « motifs PCBs » ou de « snippet ».




Figure III-18 Présentation des bibliothèques de schematics et de PCBs

L'objectif final est de retranscrire la configuration du PCA en un assemblage de blocs à placer sur un schematic puis à placer sur le PCB de la carte auxiliaire. Cet ensemble doit être routé dans le schematic et dans le pcb : cette étape n'est pas considérée comme automatisable actuellement. Le travail est porté sur la facilitation de la retranscription de la configuration du PCA à un schematic et un pcb. Le but de cette partie est de présenter l'état d'avancement du projet de réseau de convertisseurs concernant ce point.

4.2. Etat des lieux des .sch

Chaque bloc présenté jusqu'à présent possède un fichier « .sch » représentant le bloc de façon synoptique en comprenant toutes les entrées sorties et les références des composants. L'ensemble de ces fichiers .sch peuvent être utilisés comme sous-élément d'un schématique en vue d'un projet. En tant que sous-élément, ils sont appelés sub-schematic. Ils représentent alors les boites noires à dénombrer et poser sur un .sch.

Les SCs auxiliaires suivantes possèdent un .sch intégré dans la librairie : MCUSC, MSCs (de courant et de tension isolées) et PSSC. La Figure III-19 donne un exemple du sous-schematic du capteur de courant.




Figure III-19 Exemple du sous-schematic sur la MSC isolée de courant avec sa vue en tant que bloc (gauche) et son contenu (droite)

Ce sous-schematic peut alors être utilisé en tant que sous-blocs dans un .sch faisant référence à une configuration de PCA. La Figure III-20 présente le schematic de la carte auxiliaire décrite dans ce chapitre.




Figure III-20 Schematic relatif à la carte auxiliaire exemple du chapitre III

La figure ci-dessus contient alors l'ensemble des éléments à placer. Aux sous-schematics manquent les éléments suivants : le bloc d'interconnexion (IcoSC) n'est pas présent physiquement. A la place, les borniers sont placés ainsi que les résistances shunt pour les mesures de courant. Pareillement, la MCUSC intègre les optocoupleurs, les connectiques pour les nappes (COISC).

Dans la partie schematic, il reste à :

- Développer des .sch des PSSC non isolées
- Développer un .sch de la IcoSC dédiée
- Développer un .sch de la COISC car celle-ci est actuellement intégrée dans la MCUSC
- Développer un .sch des différentes HMISC possibles car celle-ci est actuellement intégrée dans la MCUSC et la PSSC

Le reste des blocs est donc déjà développé et prêt à l'emploi. Un travail d'automatisation de placement de ces blocs sur un schematic avait débuté [61] il y a plusieurs années et n'a pas été continué ici.

4.3. Etat des lieux des .pcb

Tous les blocs présentés précédemment ont un équivalent .pcb avec un motif déjà câblé comme le montre la Figure III-21. Cette préconception de bloc permet de figer physiquement les dimensions de chaque bloc.




Figure III-21 Exemple du motif PCB de la MSC de courant isolée

En figeant les dimensions, chaque bloc peut alors être pré-placé et seules les connexions entre blocs sont à faire. Actuellement, seuls les blocs MCUSC, MSC (tension et courant isolés) et PSSC sont conçus de cette façon.

En continuant le travail, l'objectif à atteindre sera de placer tous les éléments sur un schematic puis de transférer les motifs PCB de chaque bloc sur la carte auxiliaire. Le travail du concepteur sera alors de suivre les règles, de piocher dans la bibliothèque de sous-schematics et de les interconnecter. En passant dans la phase PCB, il devra les pré-placer en suivant les conclusions dégagées par ce chapitre, enfin, il ne lui restera qu'à câbler les blocs entre eux. Le logiciel CAO permet alors d'assurer la correspondance entre sch et .pcb.

Conclusion

Ce chapitre présente une structuration partielle de la carte auxiliaire. Cette carte auxiliaire est supposée contenir tous les blocs auxiliaires nécessaires à l'étage de puissance : c'est un postulat de départ pour le chapitre. Le travail résumé dans ce chapitre propose de tendre vers l'automatisation de la carte auxiliaire. L'automatisation de la carte auxiliaire est définie par une liste de toutes les SCs (blocs ayant une fonction auxiliaire comme la mesure, ...) qu'il est possible de mettre sur la carte auxiliaire, une déclaration des blocs (lesquels et combien ?) à placer sur la carte, un placement de ces blocs et un routage. Cette démarche d'automatisation n'est pas encore atteinte mais a été mise en œuvre pour les CSCs non isolées : il est possible de dire qu'une semi-automatisation est cependant présentée. Ce travail repose sur une méthode décrite tout au long de ce chapitre.

La méthode de design présentée est la suivante : définir les SCs dites auxiliaires, les concevoir en tenant compte des contraintes de la filière, le tout en héritant de la structuration de l'étage de puissance pour leur conception. Pour ce faire, des règles de dénombrement et de placement ont été développées. Une bibliothèque de SCs a aussi été présentée à travers sa conception pour répondre aux différentes contraintes de la filière technologique. Le travail présenté ici est donc à considérer comme un guide d'élaboration de la carte auxiliaire sur deux aspects : la conception des blocs en tant qu'objet indépendant (caractérisé et prêt à l'emploi) et ensuite le dénombrement et le placement sur la carte des SCs. Dans cet écrit l'ensemble s'applique sur un exemple mais il faut être critique et ce travail ne permet que d'aborder une partie de la complexité de la mise en œuvre. Trop de paramètres impactant sur le dimensionnement sont présents et l'ensemble des règles et des algorithmes présentés ne sont valables que pour le cas présenté ici (pas d'isolation côté puissance). Ce travail peut donc être utilisé pour d'autres configurations de réseaux non isolés. Ce travail peut être repris et complété en tenant compte d'une isolation de la puissance afin de l'adapter au DAB-M. Ce chapitre permet un éclairage sur les contraintes à prendre en compte. Il est clair que l'automatisation complète du design n'est pas encore atteinte : l'aspect carte auxiliaire reste une tâche dont une partie du design doit être manuelle.

L'automatisation en CAO est présentée et rend compte d'un état d'avancement. Le travail d'automatisation est plus atteignable sur cet aspect de CAO. La partie schematic peut être automatisée d'après la configuration du réseau en suivant les règles présentées dans ce chapitre. Il reste un travail conséquent sur la CAO avec l'étape de placement final et de routage pour atteindre une démarche de semi-automatisation. L'automatisation complète (sans intervention manuelle) du routage de cette carte semble inatteignable car elle hérite de la structuration de la partie puissance et il y a une hétérogénéité des composants. Des étapes vers l'automatisation se dessinent comme le dénombrement des blocs et le préplacement. Le tout contient une SC d'une autre catégorie non précisée ici : le firmware. C'est le code à implémenter dans le microcontrôleur de la MCUSC qui est vu comme une SC « digitale ». Son élaboration suit la même logique que le reste des SCs et est précisée en annexe.

Chapitre IV

CONTRIBUTION À LA COMPATIBILITE ELECTROMAGNETIQUE DANS LES RESEAUX DE CONVERTISSEURS

1. INTRODUCTION DE LA CEM.....	97
1.1. DUALITE « DECOUPAGE / CEM »	97
1.2. LA CONCEPTION DE CONVERTISSEURS ET LA CEM VUES D'UN ASPECT INDUSTRIEL NORME.....	98
2. LA VISION CEM D'UN RESEAU DE CONVERTISSEURS.....	100
2.1. CONTEXTE D'ETUDE DU TRAVAIL	101
2.2. SIGNATURE CEM THEORIQUE ET PRATIQUE D'UN DAB	101
2.3. OUVERTURE SUR LA CEM D'UN RESEAU	103
3. ETUDE THEORIQUE ET SIMULEE DU FILTRAGE CEM CONDUITE EN MODE DIFFERENTIEL	104
3.1. EXEMPLE DE STRATEGIE DE FILTRAGE BASIQUE : UNE CAPACITE PAR CSC.....	105
3.2. PRISE EN COMPTE DES ELEMENTS PARASITES INTRINSEQUES A L'ASPECT « RESEAU DE CONVERTISSEURS »	108
3.3. CHOIX FINAL DE LA GENERALISATION DE FILTRAGE CEM	111
4. MISE EN ŒUVRE EXPERIMENTALE ET VALIDATION.....	113
4.1. BANC EXPERIMENTAL	113
4.2. IMPLEMENTATION DU FILTRE SUR LA CSC	114
4.3. RESULTATS EXPERIMENTAUX.....	115

Résumé :

Les réseaux de convertisseurs doivent être mis à l'épreuve de la partie normative CEM. Cette phase de validation d'un produit est essentielle et ne peut être évitée lors de la conception puis de l'industrialisation d'un produit. La gestion d'un filtrage CEM conduit d'un convertisseur est généralement vue comme un bloc qui s'appose devant le convertisseur pour atténuer les harmoniques émis par celui-ci. Dans le processus d'aide à la conception d'un convertisseur en vue de sa production, la prise en compte en amont des contraintes CEM est essentielle. La méthodologie de conception automatique des réseaux de convertisseurs, décrite dans le premier chapitre, permet d'envisager que le filtre CEM puisse également bénéficier du formalisme de l'approche. Par ailleurs, la structuration électrique et physique des réseaux de convertisseurs donne l'opportunité de décliner ce bloc filtre sur deux échelles physiques : un premier filtrage « distribué » et un deuxième filtrage « centralisé ».

Dans la première analyse présentée dans [62], il a été démontré qu'une combinaison de filtres capacitifs centralisé et distribué permettait de maintenir constantes les amplitudes des premiers harmoniques de mode différentiel, multiples de la fréquence de commutation, quel que soit le type de configuration et le nombre de CSC mis en œuvre. Les directives de conception du filtre ont été définies, avec un point principal indiquant qu'un filtre capacitif centralisé est nécessaire en plus de celui au niveau de la cellule et que tous les condensateurs doivent avoir la même valeur. Un banc d'essai a été développé et des résultats expérimentaux ont validé l'approche.

Les résultats et les conclusions de [62] ont été satisfaisants mais des effets parasites des interconnexions [63], [64] ont remis en cause les choix de topologie de filtrage. Dans le cas présent, ces interconnexions introduisent une inductance parasite entre les blocs filtrants centralisés et distribués qui produit un comportement résonant. Afin de résoudre les deux problèmes présentés ci-dessus, une analyse plus approfondie de la conception des filtres a été effectuée, basée sur des filtres de type C-L-C PI, répartis sur des étages de filtres centralisés et distribués selon le type d'association. Enfin une analyse expérimentale est mise en œuvre et présentée pour valider et commenter la méthode de filtrage choisie et ses performances.

1. Introduction de la CEM

1.1. Dualité « Découpage / CEM »

Les convertisseurs de puissance étant au cœur des installations électriques, ils sont nécessaires à l'interfaçage d'éléments de natures électriques différentes. Ils sont composés d'éléments actifs tel que les semi-conducteurs qui découpent les tensions et courants à l'intérieur de celui-ci comme le montre la Figure IV-1. Des composants passifs filtrent les formes d'ondes découpées pour limiter la propagation des perturbations CEM et assurer les couplages fondamentaux en électronique de puissance.




Figure IV-1 Pont de Graetz avec la tension d'entrée (rouge) et de sortie (bleue) représentées de façon temporelle et fréquentielle

Par opposition à la régulation linéaire, qui met en œuvre moins de composants actifs et passifs ; le découpage des tensions et des courants permet de sensiblement améliorer les rendements de conversion

et autorise toutes sortes de transformations des grandeurs électriques. Dès lors, la compatibilité électromagnétique est impactée. Il faut alors considérer les convertisseurs statiques (CVS) comme des sources de perturbations CEM comme le montre la Figure IV-2.




Figure IV-2 Synoptique simplifié d'un réseau électrique comprenant différentes charges interfacées à une source d'alimentation via des convertisseurs statiques de puissance (CVS)

Les perturbations CEM sont l'une des contreparties du découpage haute fréquence mis en œuvre dans les convertisseurs de puissance. Il est cependant possible et envisageable d'utiliser des techniques de contrôle pour les minimiser comme le montrent certains articles dans la littérature [65], [66]. Il est difficile de supprimer la source de perturbations, seule l'atténuation de celle-ci par d'autres solutions (contrôle, filtrage passif, filtrage actif, blindage) est possible [67], [68], [69]. A partir de ce constat, les niveaux des perturbations CEM conduites et rayonnées doivent être limités et encadrés. Tout convertisseur doit respecter des normes d'émission et de conductivité CEM [70].

1.2. La conception de convertisseurs et la CEM vues d'un aspect industriel normé

Dans toute industrie du domaine de l'électronique de puissance, la conception d'un produit, quel que soit son domaine d'application (ferroviaire, industriel, ...), doit répondre à plusieurs critères normatifs. Ces critères se déclinent dans toutes les facettes de conception du produit : choix des composants, CAO, firmware, gestion du projet, qualité, ... Tous ces protocoles mènent l'entreprise à être « compliant » à des normes mais aussi permette à l'entreprise de posséder des certifications.

Tableau IV-1 Exemple de certifications et normes respectées par les produits conçus et fabriqués par la société Maatel (2018) [71]

Certifications	IPC-A-610	IPC-7711/7721	IPC/WHMA-A-620	
Normes	EN60601	EN62304	EN62366	ISO14971

Ces normes et certifications sont une étape nécessaire à l'établissement de la conception et fabrication d'un produit dans un cadre fixé. En effet, l'ensemble de ces normes et certifications sont aujourd'hui une condition sine qua non de la mise sur le marché d'un produit. Les normes sont obligatoires tandis que les certifications sont respectées à la guise de l'industriel mais elles sont une garantie de la qualité de l'industriel. De par ce fait, les certifications sont souvent respectées et citées par l'industriel. Dans ce

travail, seul les aspects CEM sont traités. Il est nécessaire d'étudier la façon dont la CEM peut être gérée par les réseaux de convertisseurs.

Dans toute l'étude ci-dessous, la CEM va des convertisseurs va être présentée. Elle est généralement présentée comme la Figure IV-3. Il est nécessaire de préciser que, dans le contexte de cette thèse, seule la compatibilité électromagnétique (CEM) de mode différentiel (MD), conduite par les câbles, est étudiée comme le montre la Figure IV-4. La partie mode commun (MC) sera introduite mais n'a pas été traitée : aucun moyen n'a été mis en œuvre dans le design pour la traiter. La partie rayonnée n'a pas été traitée et n'est pas présentée dans cette thèse.




Figure IV-3 Schéma simple d'un problème CEM




Figure IV-4 Présentation des perturbations conduites sous la forme des modes commun et différentiel

Afin de pallier aux problèmes de CEM mais aussi de respecter la norme, des règles de l'art sont mises en œuvre pour limiter les effets de la CEM tels que les plans de masse, les surfaces délimitées par des pistes au regard des perturbations CEM. Un bloc de filtrage est classiquement apposé devant le convertisseur statique. Celui-ci présente une complexité de dimensionnement non négligeable dans la phase de développement d'un produit. L'approche des réseaux de convertisseur permet en partie de traiter ce frein industriel.

Comme introduit précédemment, les convertisseurs modulaires, aussi appelés réseaux de convertisseurs ou power converter array (PCA), sont basés sur l'association de blocs de cellules standard de conversion (CSCs). La question est alors de savoir comment atténuer la signature CEM d'un convertisseur modulaire étant l'association de plusieurs CSCs. Comment sont transférées les caractéristiques CEM du niveau de la cellule (CSC) vers le niveau convertisseur (PCA) ? Etudier l'impact des différentes associations de CSCs (configuration et nombre de CSCs) sur la CEM du PCA

La Figure IV-5 présente le but de la démarche présentée par la suite. Sur la gauche, une CSC avec son filtre et son spectre est présentée. Sur la droite de la figure, plusieurs CSCs agencées avec leurs filtres, leur configuration (PISO, ...) sont présentés. La figure de droite présente par ailleurs deux possibilités de spectre du courant de MD : un dépendant du nombre de CSCs agencées tandis que l'autre est indépendant du nombre de CSCs. La question est : sachant que le spectre d'une cellule (rouge) est connu, est-il possible d'obtenir un spectre dont l'amplitude des raies est indépendante du nombre de CSCs ?




Figure IV-5 Concept de l'approche : trouver une combinaison de filtre qui donne le même spectre en courant quel que soit le nombre de CSCs agencées

Le but de ce chapitre est de trouver une combinaison de topologie de filtre qui réussissent à sortir d'une dépendance du nombre de cellules et de la configuration choisie ou alors une dépendance non croissante du nombre de CSCs. En effet, dans le cas où l'on a une dépendance croissante de l'amplitude en fonction du nombre de CSCs agencées, il existe un nombre de cellules pour lequel le convertisseur ne passera pas la norme. L'un des avantages industriels de cette approche doit être de pré-qualifier en CEM n'importe quelle configuration de CSCs lorsqu'une CSC seule peut être pré-qualifiée.

La suite de ce chapitre est consacrée à la modélisation et à l'analyse du mode différentiel conduit CEM des réseaux de convertisseurs. Les modèles simples sont destinés à représenter, dans le domaine fréquentiel et pour des harmoniques multiples de la fréquence de commutation, la signature d'une seule CSC puis les signatures des associations de CSCs en parallèle ou en série à l'entrée du convertisseur modulaire. L'objectif est d'identifier l'impact des principaux paramètres caractéristiques des PCA, notamment ceux liés au nombre de CSCs et à leur configuration. Le second objectif est de déterminer comment définir des stratégies de filtrage génériques et systémiques pour atténuer les CEM en mode différentiel produites dans les réseaux de convertisseurs, quel que soit le type d'association et le nombre de cellules associées.

2. La vision CEM d'un réseau de convertisseurs

Cette partie présente la façon dont le réseau de convertisseurs tient compte de la CEM conduite. En effet, le respect des normes CEM d'un réseau de convertisseurs ne doit pas induire une nouvelle phase d'étude et de dimensionnement à chaque nouveau réseau. Cela irait à l'encontre de l'idée globale de l'approche des réseaux présentée dans cette thèse.

2.1. Contexte d'étude du travail

Les CSCs prises en compte dans ce travail sont basées sur la topologie traditionnelle des Dual Active Bridge (DAB) fonctionnant avec une commande à décalage de phase. Afin de simplifier et d'optimiser les problèmes de conception, la tension de sortie est considérée proche de la tension d'entrée autant que possible pour minimiser l'inductance de la liaison AC et maximiser le facteur de conception [47], [72]. Dans la Figure IV-6, l'inductance L_{AC} sur la liaison AC est le composant clé pour la conception et l'optimisation du convertisseur DAB. Les condensateurs en série avec L_{AC} , de part et d'autres du transformateur, visent à bloquer la composante DC éventuellement produite par les ponts en H non idéaux.




Figure IV-6 Topologie DAB (gauche), Grandeurs électriques classiques du DAB en commande à décalage de phase (droite)

La fréquence de résonance du dipôle LC est bien inférieure à la fréquence de commutation DAB, de sorte qu'il ne s'agit pas d'un DAB résonant mais d'un DAB à décalage de phase conventionnel avec une forme d'onde temporelle qualitative présentée sur la Figure IV-6. Chaque CSC comprend, à l'entrée et à la sortie, des condensateurs de découplage C_{in} et C_o destinés à filtrer le courant d'ondulation produit par chaque pont H. La Figure IV-6 ci-dessus fournit les formes d'ondes idéalisées du domaine temporel principal, le courant d'entrée i_{DM} du convertisseur et le courant du AC link i_{AC} et la tension à travers l'inductance de AC link $U_L = (+/-)V_{in} (+/-)V_o$ selon la séquence de commutation des transistors [72], [42]. Comme le montre la Figure IV-6, le courant d'entrée est périodique au double de la fréquence de commutation (f_{sw}) mais sa forme pratique reste déterminée par les composants et le signal de commande qui ne sont pas idéaux. Dans toute l'étude suivante, la fréquence de commutation est égale à 250kHz.

2.2. Signature CEM théorique et pratique d'un DAB

Dans l'étude présentée ici, chaque CSC sera vue comme une source de courant qui représente la source de perturbation conduite de mode différentiel (DM). Pour la forme de courant d'entrée présentée en Figure IV-6, les conditions de fonctionnement sont $V_{in} = 10V$ et $V_o = 9,5V$, le courant moyen est d'environ 2A, $L_{AC} = 200$ nH, fréquence de commutation $f_{sw} = 250$ kHz, déphasage égal à 6° . En particulier, la forme des deux demi-cycles est considérée comme légèrement différente pour tenir compte de l'emplacement non idéal du temps de transition de commutation au cours de la période. La Figure IV-7 ci-dessous présente un graphique des harmoniques de mode différentiel du courant d'entrée. Cette représentation du domaine fréquentiel sera utilisée ultérieurement pour estimer, d'un point de vue théorique, l'amplitude des courants harmoniques à travers les résistances RSIL après avoir traversés le ou les étages de filtrage. La validité de ce modèle est limitée aux harmoniques de premiers ordres compte tenu de la simplicité de représentation des formes d'ondes. Des modèles plus complets pourraient être utilisés, tenant compte par exemple de phénomènes résonants au niveau des commutations.




Figure IV-7 Forme d'onde temporelle du courant théorique dans l'AC link du DAB (gauche). Décomposition fréquentielle de ce courant (droite).

La Figure IV-7 ci-dessus présente une dissymétrie du courant DM à l'entrée du convertisseur contrairement à la Figure IV-6. Les harmoniques conduites en mode différentiel sont en effet des harmoniques théoriquement multiples de 500kHz. La fréquence donnée (500kHz) est le double de la fréquence de commutation car le pont complet double la fréquence apparente du signal. Or, il a été vu en pratique que des harmoniques à 250kHz et ses multiples impairs (750kHz, 1,250MHz, ...) sont présentes dans tous les spectres comme présenté dans la Figure IV-8.




Figure IV-8 Mesure expérimentale d'un DAB (une seule CSC) et son filtrage capacitif en entrée en voltage step-up (haut).




Figure IV-9 Modélisation d'un DAB comme source de courant avec sa capacité d'entrée comme filtrage et le RSIL (gauche). Modélisation de la forme d'onde du DAB donna une relation $V_{RSIL} = f(\alpha)$ sur un point de fonctionnement ($R_{charge}=15\Omega$, $V_{in}=15V$, $L_f=800nH$) avec α le déphasage (droite).

La Figure IV-9 présente une modélisation de la 1^{ère} harmonique du DAB pour un déphasage variable. Le creux de la courbe se situe lorsque la tension d'entrée et de sortie sont très proche. C'est en effet le point électrique le plus satisfaisant en termes de CEM. Ce phénomène de minimum lorsque la tension de sortie est proche de la tension d'entrée se reproduit sur les harmoniques d'ordres supérieures. Une influence du point de fonctionnement électrique du système sur le spectre CEM est clairement représentée aussi bien en pratique (Figure IV-8) qu'en modélisation (Figure IV-9). La sensibilité du spectre CEM au point de fonctionnement est une notion importante car les CSCs sont vouées à être mises en réseaux. Lors de la mise en réseau, la modélisation (présentée par la suite) repose sur le fait que chaque DAB produit le même courant de MD. L'équilibrage non parfait des réseaux impose que chaque DAB n'est pas parfaitement au même point de fonctionnement que son voisin. Il est plus intéressant de placer expérimentalement un point de fonctionnement afin de ne pas subir d'importantes variations d'amplitude de raies pour des tensions légèrement différentes entre deux CSCs.

2.3. Ouverture sur la CEM d'un réseau

Comme cela a été présenté précédemment, les réseaux de convertisseurs présentent des CSCs électriquement interconnectées. En considérant la mise en réseaux de cellules standards de conversion, le placement d'un filtre CEM se décline en deux familles comme le présente la Figure IV-10. Il est important de noter que pour toute l'étude, seul le type d'association à l'entrée du convertisseur est étudié. Les conséquences du type d'association à la sortie du réseau ne sont pas étudiées à ce stade et seront considérées comme négligeables.




Figure IV-10 Distribution du filtrage en mode différentiel (distribué et centralisé) avec deux CSCs représentées par une source de courant correspondant à leur courant d'entrée - associations série et parallèle à l'entrée – pas de prise en compte du type d'association à la sortie.

La mise en réseaux de convertisseurs permet d'imaginer un filtrage réparti sur deux sous-familles : les filtres centralisés et les filtres distribués. Un filtre centralisé est alors un bloc filtrage connecté sur l'ensemble du réseau (vu comme une boîte noire) alors que le filtre distribué est un bloc filtrage (d'une topologie choisie) mis en œuvre sur chaque CSC.




Figure IV-11 Exemple de filtre distribué présentant un bloc capacitif a) CSC seule b) 2 CSCs en série c) 2 CSCs en parallèle et un bloc centralisé commun à toutes les CSCs appelé DM filter

La Figure IV-11 montre pour exemple un filtrage capacitif distribué pour une cellule et sa représentation pour deux CSCs interconnectées en série ou en parallèle. Il reste alors à choisir une topologie pour « DM Filter » sur la figure étant le filtre centralisé. Une capacité comme filtre distribué est le choix naturel fait à première vue car cette capacité est déjà placée sur les CSCs et c'est donc un point de départ pour l'étude de la CEM des réseaux de convertisseurs. La Figure IV-12 présente un synoptique global de l'approche.




Figure IV-12 Synoptique global de l'approche de filtrage CEM dans un réseau de convertisseurs

La Figure IV-12 présente l'approche via une série de quatre blocs. De droite à gauche : les CSCs et leurs filtres distribués (topologie choisie), le type d'association du réseau, le type de filtre centralisé à choisir et le RSIL qui permet de faire une campagne de test en se séparant électriquement du réseau. Il semble important de préciser que du fait que le filtre distribué soit embarqué physiquement sur la CSC, toutes les CSCs dans un réseau possède la même topologie de filtre distribué. Il n'est pas envisageable de mélanger les topologies de filtrage distribué à l'intérieur d'un réseau vu que les CSCs sont fabriquées de façon standardisée. La même figure présente pour les filtres centralisé et distribué deux exemples de topologie. Ce sont deux exemples. La partie suivante s'intéresse à l'étude de différentes topologies de filtrage centralisée et distribuée en fonction de la configuration du réseau à l'entrée des CSCs, série ou parallèle.

3. Etude théorique et simulée du filtrage CEM conduite en mode différentiel

Cette partie décrit différentes solutions de filtrage avec leurs fonctions de transfert. Une vaste présentation des solutions est faite pour présenter un choix final décrivant la topologie à choisir en fonction de la configuration pour les filtres centralisés et distribués.

3.1. Exemple de stratégie de filtrage basique : une capacité par CSC

Dans un premier temps, un exemple de stratégie de filtrage capacitif est traité en guise d'exemple. Un exemple de calcul de fonction de transfert est présenté ci-dessous. Le reste de ce document ne présentera plus les calculs car ils sont basés sur la même méthode que celle présentée ci-dessous. Les CSCs possèdent une capacité de découplage qui joue aussi le rôle de filtrage CEM dans notre étude. Le premier calcul présenté ici est fait pour cette capacité embarquée ($22\mu\text{F}$) sur la CSC en guise de filtre distribué. Si aucun filtre centralisé n'est ajouté, les évolutions des signatures CEM DM conduite de différents réseaux et les calculs associés sont les suivants.

Exemple pour deux CSCs en série et en parallèle :




Figure IV-13 Représentation CEM d'un réseau de 2 CSCs avec une capacité en filtre distribué, sans filtre centralisé en série et en parallèle

La Figure IV-13 donne un aperçu du problème à traiter. En haute fréquence (HF), le RSIL n'est vu que comme une résistance afin de faciliter les calculs. Il est considéré qu'en HF, le dipôle RC du RSIL est équivalent à sa simple résistance R_{RSIL} . Le courant passant dans les résistances représente donc le courant filtré et mesuré lors d'un test normé : c'est celui-ci qui retranscrit l'atténuation du filtre.

Il sera dénommé par la suite fonction de transfert en parallèle (FT-P) pour « fonction de transfert du courant DM d'un réseau de convertisseurs de « m » CSCs configurées en parallèle en entrée » et fonction de transfert en série (FT-S) pour « fonction de transfert du courant DM d'un réseau de convertisseurs de « m » CSCs configurées en série en entrée ». Pour calculer le courant dans les résistances, il est nécessaire d'appliquer le théorème de superposition comme le présente la Figure IV-14.




Figure IV-14 Application du théorème de superposition dans le cas de deux CSCs en parallèle (haut) et précision sur le calcul de la contribution d'un DAB en tant que source de courant (bas)

Le calcul de I_{mes1} se fait comme suit :

$$I_{aux} = I_{DM} * \frac{Z_C}{Z_{eq} + Z_C} \text{ et } Z_{eq} = \frac{R_{RSIL}}{1 + jR_{RSIL}C_{in}\omega} \quad (1)$$

$$I_{aux} = I_{DM} * \frac{1}{1 + jC_{in}\omega * Z_{eq}} \quad (2)$$

$$I_{mes1} = I_{aux} * \frac{Z_C}{R_{RSIL} + Z_C} = I_{aux} * \frac{\frac{1}{jC_{in}\omega}}{R_{RSIL} + \frac{1}{jC_{in}\omega}} = I_{aux} * \frac{1}{1 + jR_{RSIL}C_{in}\omega} \quad (3)$$

$$I_{mes1} = I_{DM} * \frac{1}{1 + jC_{in}\omega * Z_{eq}} * \frac{1}{1 + jR_{RSIL}C_{in}\omega} \quad (4)$$

$$I_{mes1} = I_{DM} * \frac{1}{1 + jC_{in}\omega * \frac{R_{RSIL}}{1 + jR_{RSIL}C_{in}\omega}} * \frac{1}{1 + jR_{RSIL}C_{in}\omega} \quad (5)$$

$$I_{mes1} = I_{DM} * \frac{1}{1 + jR_{RSIL}C_{in}\omega + jR_{RSIL}C_{in}\omega} = I_{DM} * \frac{1}{1 + 2 * jR_{RSIL}C_{in}\omega} \quad (6)$$

En utilisant le théorème de superposition : $I_{mes} = I_{mes1} + I_{mes2} = I_{DM} * \frac{2}{1 + 2 * jR_{RSIL}C_{in}\omega}$ (7)

En généralisant : $H_{para}(j\omega) = \frac{I_{mes}}{I_{DM}} = \frac{m}{1 + m * jR_{RSIL}C_{in}\omega}$ (8)

Pour le cas série, en supposant m CSC :




Figure IV-15 Application du théorème de superposition dans le cas de m CSCs en série

$$I_{mes1} = I_{DM} * H_{series_1}(j\omega)$$

$$H_{series_1}(j\omega) = \frac{\frac{1}{jC_{in}\omega}}{\left[\frac{1}{jC_{in}\omega} * (m-1) + R_{RSIL}\right] + \frac{1}{jC_{in}\omega}} = \frac{1}{m + jR_{RSIL}C_{in}\omega} = H_{series_2}(j\omega) = \dots = H_{series_m}(j\omega)$$

En application le théorème de superposition :

$$H_{series}(j\omega) = H_{series_1}(j\omega) + H_{series_2}(j\omega) + \dots + H_{series_m}(j\omega) = \frac{m}{m + jRC_{in}\omega}$$

$$H_{series}(j\omega) = \frac{m}{m + jR_{RSIL}C_{in}\omega} = \frac{1}{1 + jR_{RSIL} \frac{C_{in}}{m} \omega}$$

Le Tableau IV-2 résume les deux fonctions de transfert en série et parallèle (FT-P et FT-S) représentant l'atténuation du spectre du réseau par les blocs filtrages. Il présente aussi une équivalence en BF et en HF qui permet de conclure sur l'impact du nombre de CSCs sur l'atténuation.

Tableau IV-2 Fonctions de transfert complexes de l'atténuation du filtrage total pour chaque association en fonction du nombre de CSCs « m »

	Fonction de transfert de l'atténuation du spectre	Equivalence en BF	Equivalence en HF
m CSCs en parallèle	$H_{para}(j\omega) = \frac{m}{1 + m * jR_{RSIL}C_{in}\omega}$	m	$\frac{1}{jR_{RSIL}C_{in}\omega}$
m CSCs en série	$H_{series}(j\omega) = \frac{m}{m + jR_{RSIL}C_{in}\omega}$ $= \frac{1}{1 + jR_{RSIL} \frac{C_{in}}{m} \omega}$	1	$\frac{m}{jR_{RSIL}C_{in}\omega}$

Etude des fonctions de transfert :

En parallèle, à hautes fréquences (HF), la fonction de transfert du filtre devient indépendante du nombre de CSCs tandis qu'en série, la forme de la fonction de transfert montre qu'il y a une dépendance dans du nombre de CSCs agencées. Il est nécessaire de préciser que cette dépendance est contraignante car elle est proportionnelle à « m ». Pour une fréquence donnée, l'augmentation du nombre de cellule réduit l'atténuation du filtre. C'est le cas non souhaité de la Figure IV-5. Les tracés des fonctions de transfert présentées dans le tableau précédent sont présentés sur la Figure IV-16 pour les valeurs suivantes : $R_{RSIL}=100\Omega$ et $C_{in}=20\mu F$.




Figure IV-16 Tracés des fonctions de transfert d'un réseau avec une configuration input des CSCs en parallèle (gauche) et en série (droite) du Tableau IV-2 en amplitude du diagramme de Bode pour les associations parallèle (gauche) et série (droite)

La fonction de transfert d'un réseau avec une configuration input des CSCs en en parallèle répond au critère demandé. En effet, si la courbe bleue qui représente une CSC seule passe la norme, un réseau comportant « m » CSCs conviendra car l'atténuation reste la même en HF. Cet argument n'est valable qu'en HF c'est-à-dire après 1kHz sur la figure de gauche. Cela est en adéquation avec les réseaux de convertisseurs qui commutent autour de f_{sw} de 250kHz. C'est le but souhaité, cette association et ce filtrage répondent aux objectifs souhaités.

Au contraire, l'association série présente un problème. En se focalisant après la fréquence de coupure, l'atténuation à une fréquence donnée est de plus en plus faible à mesure que le nombre de cellules augmente. C'est donc une topologie qui n'est pas envisageable pour le but souhaité car l'atténuation restent dépendante du nombre de CSCs aux alentours de la fréquence de découpage f_{sw} .

3.2. Prise en compte des éléments parasites intrinsèques à l'aspect « réseau de convertisseurs »

Les éléments parasites des réseaux de convertisseurs sont développés ici pour mettre en lumière la nécessité de complexifier le filtrage. Le tableau suivant présente une solution théoriquement convenable aux réseaux de convertisseurs :

Tableau IV-3 Présentation des choix de filtrage distribué et centralisé

	Filtre Distribué (par CSC)	Filtre Centralisé
Association Série	Capacitif	Capacitif
Association Parallèle	Capacitif	Capacitif

Ce choix est présenté sur la Figure IV-17




Figure IV-17 Topologies de filtrage choisies pour associations série et parallèle : exemples pour deux CSCs

Par la méthode présentée en 3.1 et en partant de l'équation du Tableau IV-2, les équations de cette solution se résument dans le tableau suivant :

Tableau IV-4 Fonctions de transfert complexes pour chaque association en fonction du nombre de CSCs « m »

	Fonction de transfert de l'atténuation du spectre	Equivalence en BF	Equivalence en HF
m CSCs en parallèle	$H_{para}(j\omega) = \frac{m + 1}{1 + jR_{RSIL}(m + 1)C_{in}\omega}$	$m + 1$	$\frac{1}{jR_{RSIL}C_{in}\omega}$
m CSCs en série	$H_{series}(j\omega) = \frac{1}{1 + jR_{RSIL}(1 + \frac{1}{m})C_{in}\omega}$	1	$\frac{1}{jR_{RSIL}C_{in}\omega}$

La fonction de transfert en parallèle (FT-P) reste « indépendante » du nombre de cellules et devient même « plus performante » car elle possède une capacité en plus. La fonction de transfert en série (FT-S) devient « indépendante » du nombre de cellules via cette capacité centrale. Elle n'est pas parfaitement indépendante au-delà de la fréquence de coupure : quelle que soit le nombre de CSCs, l'atténuation sera toujours au moins égale à $|\frac{1}{1 + jR_{RSIL}C_{in}\omega}|$ comme le montre la Figure IV-18.




Figure IV-18 Tracé en amplitude du diagramme de Bode pour l'association parallèle (gauche) et série (droite)

Ces résultats varient lorsque les éléments parasites comme l'inductance parasite sont pris en compte. Ils sont représentés par les interconnexions 1D entre CSCs mais aussi l'interconnexion globale de la capacité centrale. Un exemple est présenté pour une configuration série en tenant compte des éléments parasites.




Figure IV-19 Schéma/modèle HF électrique avec inductance parasite (haut) et FT-S avec zoom sur la résonance pour $L_{stray} = 10nH$, $C_{centr}=C_{distr}=22\mu F$ et $R=100\Omega$ (bas)

L'inductance parasite est très mal placée et créer une résonance. Cette inductance parasite de maille étant peu contrôlable il est délicat de prédire le comportement CEM du réseau de m CSCs sachant que la résonance dépend de m . Sur la Figure IV-19, la valeur de l'inductance parasite a été choisie à 10nH. L'inductance de maille d'un réseau et de l'interconnexion 1D étant dépendant du nombre de CSCs et de la configurant, il est clair qu'il existe un cahier des charges aboutissant à un réseau présentant cette valeur d'inductance. La valeur de la fréquence de résonance se trouve alors autour du MHz. Malheureusement, cette fréquence de résonance se situe dans la gamme de fréquences dans laquelle la réglementation est en vigueur.

La prise en compte des éléments parasites relatifs à la mise en réseau est nécessaire. La connexion série entre les capacités distribuées et centralisées présente une inductance parasite dépendante du nombre de CSCs mises en œuvre. Ce phénomène ne peut pas être écarté par un prototype qui permet d'encadrer l'inductance parasite par une valeur maximale et de conclure sur son impact. La standardisation n'est pas atteinte et il est nécessaire de complexifier la topologie de filtrage.

3.3. Choix final de la généralisation de filtrage CEM

Une étude de différentes topologies de filtrage est nécessaire mais n'est pas détaillée ici. Plusieurs critères sont primordiaux dans cette étude : fixer la valeur de l'inductance de ligne sur une branche du filtre, obtenir une atténuation suffisante, avoir une indépendance du nombre de CSCs dans la fonction de transfert. Le résultat de cette étude est dans le tableau suivant :

Tableau IV-5 Présentation du choix final de filtrage

	Filtre Distribué (par CSC)	Filtre Centralisé
Association Série	LC	Capacitif
Association Parallèle	CLC	Aucun

Ce tableau peut être illustré par la Figure IV-20. Un avantage évident d'entrée de jeu est que le filtre est maintenant d'ordre 3 et son atténuation est donc plus importante à une fréquence donnée par rapport au filtre de la section précédente. Il est nécessaire de préciser que le nombre de composants a augmenté. C'est la contrepartie de l'amélioration du filtrage. La topologie présentée précédemment était plus simple mais était victime des composants parasites.

La Figure IV-20 demande des précisions :

- Elle présente un schéma synoptique équivalent en haute fréquence avec la solution de filtrage déclinée en série et parallèle puis un schéma plus précis pour présenter la solution simulée
- La résistance R_x en série avec C_{x2} n'avait pas été précisée dans la solution présentée, elle permet cependant d'atténuer l'amplitude de la résonance. Bien que la résonance soit placée en amont de la fréquence de découpage, il est nécessaire de l'atténuer. Il faut considérer que le spectre n'est pas connu et qu'il peut exister des raies excitantes à la fréquence de résonance.
- Seuls les éléments parasites décrits sur cette figure sont pertinents pour l'étude
- Les capacités possèdent une résistance série équivalent (esr) et une inductance série équivalente (esl)
- Les inductances possèdent une résistance parallèle équivalente (epr) et une capacité parallèle équivalent (epc)




Figure IV-20 Synthèse électrique équivalent haute fréquence du choix final pour des associations série et parallèle pour 2 CSCs (haut) et détail avec les résistances équivalentes séries (bas)

Les éléments parasites conditionnent une fréquence à partir de laquelle le filtre n'agit plus comme en théorie. Pour obtenir une idée de cette fréquence, une simulation a été faite. La fonction d'atténuation des choix de filtrage en PI présentés ci-dessus est dépeinte pour un nombre variable de CSC (1, 4 et 20) sur la Figure IV-21. Cela permet de voir l'impact d'une augmentation de CSCs agencées sur l'atténuation produite par le filtre.




Figure IV-21 Fonctions de transfert des courants (CSC / entrée) en fonction de la fréquence en parallèle et en série en tenant compte des éléments parasites pour des valeurs décrites dans le Tableau IV-6

Tableau IV-6 Jeu de valeurs utilisées pour la Figure IV-21

$C_{x1}=22 \mu\text{F}$	$C_{x1esr}=10 \text{ m}\Omega$	$C_{x1esl}=1 \text{ nH}$
$C_{x2}=22 \mu\text{F}$	$C_{x2esr}=10 \text{ m}\Omega$	$C_{x2esl}=1 \text{ nH}$
$L_{DM}=200 \text{ nH}$	$L_{DMepc}=500 \Omega$	$L_{DMep}=7 \text{ pF}$
$R_x=1 \Omega$		

Considérant les problèmes précédents, les inductances distribuées ajoutées à la topologie du filtre imposent une valeur prédéfinie et presque stabilisée de la fréquence de résonance. Les valeurs pour L_{DM}

et C_{xy} sont définies de telle sorte que cette résonance puisse être minimisée et réglée en dessous de la fréquence de commutation des CSCs et en dessous de la plage de fréquence de régulation. La résistance R_x est ajoutée en série avec C_{x2} afin de fournir une atténuation de résonance supplémentaire. De cette façon, toutes les harmoniques, multiples de la fréquence de découpage seront considérablement atténuées.

La conclusion importante de la fonction de transfert de l'atténuation du filtre présentée sur la Figure IV-21 est qu'au-dessus de 100 kHz, les étages de filtrage en série et en parallèle produisent des niveaux de filtrage équivalents quel que soit le nombre de CSCs et leur configuration. De plus, les niveaux d'atténuation sont plus importants avec les filtres de deuxième et de troisième ordre qu'avec les filtres de premier ordre seulement. Ceci permet de répondre aux normes en vigueur avec des valeurs de composants plus faibles et des filtres plus compacts.

4. Mise en œuvre expérimentale et validation

4.1. Banc expérimental

Afin de procéder à des séries de tests, de récupérer des résultats dans des conditions normatives, un banc de test CEM conduite existant a été utilisé et adapté. Ce banc répond à la norme EN55022 : un espacement est prévu entre le RSIL et l'équipement sous test (DUT). Le DUT est placé à une hauteur du plan de masse (> 15cm). Différentes dispositions de l'alimentation et du RSIL par rapport au plan de masse sont proposées dans la norme. Des essais préalables ont été effectués afin de voir l'impact des dispositions. L'ensemble est présenté dans la Figure IV-22. Celui-ci influant peu sur les essais DM, il a été choisi de le supprimer.




Figure IV-22 Agencement du banc expérimental CEM conduite et zoom sur le PCA et ses auxiliaires

La Figure IV-22 présente un dispositif composé d'un Power Converter Array (PCA, ou réseau de convertisseurs) et de sa charge purement résistive. Ils sont alimentés via un bloc alimentation DC classique, faiblement émissif à travers un RSIL. C'est celui-ci qui permet de mesurer les informations faisant référence à la partie normative. L'équipement RSIL visible à la Figure IV-23 est un LISN M2-100 de référence TESEQ DC. Il est utilisé avec l'analyseur de spectre de référence R&S®FSMR3 couvrant la

gamme 10 Hz - 3,6 GHz, configuré de façon classique pour la norme EN55022. Le RSIL produit une atténuation d'un facteur 10 du au jeu de résistances internes.



Figure IV-23 Disposition du test CEM final

Un zoom du PCA est également proposé sur cette même figure, complété par ses organes et périphériques auxiliaires rendant l'ensemble totalement autonome. Le PCA reçoit des ordres de commande d'un micro-contrôleur qui est alimenté via un bloc alimentation directement connecté en parallèle de l'entrée du PCA. Cela permet d'éviter la création de trajets de propagation parasites qui ne passeraient pas par le RSIL ou qui viendrait en plus de la réalité. En contrepartie, ces périphériques produisent des signatures électromagnétiques qui leur sont propres et devront être identifiés pour ne pas brouiller l'analyse des mesures spectrale en condition.

Le tout est mis sous tension via à une source d'alimentation DC basse tension avec de très faibles perturbations de sortie pour minimiser les erreurs de mesure. La source DC peut fournir jusqu'à 60 V sous 3 A ou 30 V jusqu'à 6 A, ce qui permet de réaliser jusqu'à 4 CSC. Lorsqu'ils sont associés en série, la tension et le courant à travers chaque CSC sont jusqu'à 15 V et 2,5 A à l'entrée. Lorsqu'ils sont associés en parallèle, la tension et le courant à travers chaque CSC peuvent atteindre 20 V et 1,5 A. Par conséquent, afin de faciliter les comparaisons, quel que soit le type d'association, les CSCs fonctionnent sous 15 V et 1,5 A à leur entrée.

4.2. Implémentation du filtre sur la CSC

Trois mises en œuvre réalisées sont présentées ici :

- Une seule CSC
- Quatre CSCs associées en série
- Quatre CSCs associées en parallèle
- Les filtres utilisés sont (comme le montre le Tableau IV-5)
- Pour une CSC : un filtre C-L-C
- Association parallèle : Filtres C-L-C PI distribués et intégrés sur chaque CSC (expliqué en 3.3).
- Association de série : Filtres C-L distribués et intégrés sur chaque CSC et filtre C centralisé formant un filtre C-L-C PI équivalent (expliqué en 3.3)

Les valeurs des composants du filtre sont celles indiquées dans le Tableau IV-6. Il est important de noter que pour les associations en série, la tension nominale pour C_{x2} est de 60 V par rapport à tous les autres condensateurs qui ont une tension nominale de 20 V.

Contrairement au reste de la thèse, la CSC classique présentée en Figure IV-6 a été retravaillée pour ces tests afin d'intégrer au maximum le filtre en PI CLC sur chaque cellule. Ceci est présenté clairement sur

la Figure IV-24. Ce travail de conception spécifique a été confié à un post doctorant qui étudiait diverses architectures matérielles pour les CSC.




Figure IV-24 CSC destinée à fonctionner en parallèle (CLC intégré sur cellule)




Figure IV-25 Zoom de la figure précédente sur le pont d'entrée de la CSC destinée à fonctionner en série (C sur cellule, L sur liaison série, C centralisé) et synoptique de la solution à mettre en œuvre.

La Figure IV-25 présente l'association série. La genericité de la CSC est respectée : lorsque la configuration est une association série, la capacité n'est pas brasée et n'est donc pas présente (respect de la topologie de filtrage du Tableau IV-5). La capacité centrale quant à elle est placée en amont de l'ensemble directement sur les potentiels d'entrée du réseau. La mise en œuvre de cette capacité n'est pas physiquement représentée ici. La standardisation de cet élément n'est pas encore atteinte. Les résultats des expérimentations avec ces CSCs dans les tests cités ci-dessus sont présentées dans la sous-partie suivante.

4.3. Résultats expérimentaux

Les essais qui ont été effectués et qui sont décrits dans cette partie portent sur le spectre CEM dans les conditions de la norme EN55022. Les mesures MD et MC sont directement triées par le RSIL qui peut sommer et différencier les tensions mesurées dans les résistances du RSIL afin de tracer le mode différentiel séparé du mode commun. Il est nécessaire de préciser qu'aucun filtre de mode commun n'est présent dans le convertisseur. il y a du couplage MC-MD dans la mesure MD faite par la suite. Dans toute la suite de cette partie, chaque CSC ou réseau répondra aux conclusions de la partie précédente résumées dans le Tableau IV-5. Seule la résistance série R_x est enlevé par rapport à la Figure IV-20. Cette partie présente des spectres CEM d'une et de plusieurs CSCs afin de valider l'approche théorique et simulée de la non dépendance de l'amplitude du spectre sur le nombre de CSCs agencées. L'ensemble doit aussi répondre à la norme : l'étude ne présente pas de comparaison directe à la norme EN55022. Les niveaux d'amplitude à respecter sont inscrit dans le Tableau IV-7.

Tableau IV-7 Description de la norme EN55022 (amplitude maximale)

Gamme de fréquence (MHz)	0.15 à 0.5	0.5 à 30
Amplitude Max (dB μ V)	79	73

Caractérisation CEM des éléments auxiliaires :

Comme présenté sur la Figure IV-22, le banc expérimental embarque le microcontrôleur et son bloc alimentation qui est câblé en parallèle sur l’entrée du PCA. Celui-ci fournit des basses tensions (3,3V et 5V) pour les éléments de contrôle / commande. La structure utilisée est une structure de conversion DC-DC flyback. L’ensemble de ces blocs auxiliaires découpe la tension d’entrée DC et possède un spectre qui se superposera à celui du PCA.

Afin d’identifier cette contribution pour analyser un spectre du PCA complet, il est nécessaire d’alimenter les blocs alimentation et microcontrôleur.




Figure IV-26 Signature CEM de la partie contrôle (alimentation + microcontrôleur) pour une tension entrée de $V_{in}=15V$

La Figure IV-26 montre le spectre du bloc alimentation et du microcontrôleur. La tension d’entrée peut varier entre 10V et 80V. Cette variation va influencer le spectre de la figure ci-dessus car le bloc alimentation adapte sa fréquence de commutation du flyback à la tension d’entrée pour toujours avoir les tensions de sortie souhaitées. L’influence a été vérifiée jusqu’à la tension maximale (80V). Elle explique les raies des spectres du convertisseur complet (comme présenté sur la Figure IV-8) en marche avant 250kHz mais elle n’est pas ressentie pour l’analyse des raies à 500kHz et ses multiples.

Caractérisation CEM d’une CSC et de son filtre en PI :

Dans l’idée d’étudier la CEM d’un réseau, il est nécessaire de commencer par une étude CEM de chaque CSC. Chaque CSC doit posséder un spectre similaire pour le même point de fonctionnement. Le point de fonctionnement choisi est une tension d’entrée de 15 V par CSC et une tension de sortie de 13 V. De plus, la charge est réglée pour un courant d’entrée de 1,5 A dans la CSC. Ce point de fonctionnement a été choisi en tension et en puissance. La tension choisie est un mode de fonctionnement abaisseur. Ce mode de fonctionnement permet de s’écarter des spectres théoriques de CEM les plus faibles. D’une part, s’écarter du spectre idéal faible d’une CSC permet de se placer dans un contexte réel d’utilisation de la CSC. S’écarter du point de fonctionnement idéal permet d’autre part d’éviter qu’un changement léger de point de fonctionnement influe fortement sur le spectre (Figure IV-9).

Les résultats sont présentés à la Figure IV-27. Trois CSCs sont testées et le Tableau IV-8 fournit l’amplitude des premières harmoniques paires, multiple du double de la fréquence de commutation.




Figure IV-27 Spectres CEM de 3 CSCs testées sous les mêmes conditions ($V_{in}=15V - I_{in}=1.5A, V_{out}=13V$
 $R_{cl}=9\Omega$)

Tableau IV-8 Amplitudes mesurées des premières harmoniques de la Figure IV-27

(dBμV)	500 kHz	1 MHz	1,5 MHz	2 MHz
CSC 1	75	69	56	49
CSC 2	75	70	57	49
CSC 3	75	69	53	49

Le spectre CEM et l'amplitude des premières harmoniques sont similaires. La cellule standard de conversion élémentaire (CSC) testée ne devrait produire que des harmoniques paires de mode différentiel, multiples de 500 kHz. En effet, les CSCs sont des convertisseurs DAB avec étage redresseur à leur entrée. Cela produit en théorie une ondulation apparente du courant d'entrée à deux fois la fréquence de commutation comme présenté en 2.2.. Des harmoniques multiples impairs de la fréquence de commutation sont visibles sur la Figure IV-27. L'origine de ces harmoniques n'est pas encore totalement expliquée dans l'état actuel des choses. Plusieurs pistes les expliquent : elles peuvent provenir de demi-cycles déséquilibrés dus à une distribution imparfaite du rapport cyclique, à des topologies non entièrement symétriques ou même à un couplage en mode commun. Plusieurs efforts pour annuler ces harmoniques étranges ont été réalisés, sans succès jusqu'à présent, et il reste à un autre travail d'analyse de cette question. Dans les parties suivantes, le lecteur est invité à se concentrer uniquement sur les harmoniques paires, bien que les harmoniques impaires soient parfois importantes.

Caractérisation CEM de l'association parallèle :

La signature CEM pour l'association parallèle de 4 CSC est présentée dans un premier temps. Les CSCs sont configurés en PISO. Il est nécessaire d'avoir un fonctionnement de chaque CSC sur le même point de fonctionnement pour comparer les résultats. Durant les tests expérimentaux, les deux grandeurs à respecter sont :

- Le delta de tension $\Delta V = V_{in} - V_{out}$ sur chaque CSC (étant de 2V)
- La puissance c'est-à-dire le niveau de courant moyen dans les CSCs

Le premier point se traduit par un même déphasage α entre pont complet. C'est ici qu'une difficulté forte s'est posée : deux paramètres sont à fixer (ΔV et puissance) tandis qu'une seule variable peut être modifiée : la charge. Cela se représente en pratique par un ΔV choisi mais un niveau de courant

légèrement différent de celui attendu ou l'inverse. Il a été préférable de fixer le ΔV qui à altérer légèrement la puissance globale car ΔV est le paramètre le plus influent sur le spectre d'après l'étude théorique faite en 2.2. Bien que ces dispositions aient été prises en compte, il reste le phénomène de dispersion de composants qui provoque des dispersions des valeurs des tensions de sortie et donc influe sur la CEM. Lors de l'association parallèle, les dispersions mesurées sont très faibles

La signature CEM est illustrée à travers la Figure IV-28. Celle-ci compare le spectre CEM de 1 et 4 CSCs lorsqu'ils sont mis en parallèle. Le Tableau IV-9 donne les grandeurs des premières harmoniques paires, multiples de la fréquence de commutation, pour les deux cas. Pour les CSCs associés en parallèle, une image thermique a été utilisée afin d'estimer l'équilibre de courant au-dessus d'eux. En effet, aucune option de capteur de courant n'était initialement incluse sur la carte mère. L'image thermique est fournie sur la Figure IV-29. Dans cette figure, il est possible de voir que du côté parallèle, les ponts en H sont très proches en termes d'écart de température. De l'autre côté, les ponts secondaires H ne fonctionnent pas à des températures comparables, ce qui suppose l'hypothèse de points de fonctionnement électrique différents entre cellules. Sur cette base, il sera considéré que la répartition actuelle sur les CSCs en parallèle est correcte mais pas parfaite.




Figure IV-28 Spectre CEM de l'association parallèle comparé à une CSC testée sous les mêmes conditions (point électrique global : $V_{in}=15V - I_{in}=6A, V_{out}=42V R_{dt}=36\Omega$ équivalent pour chaque CSC au test présenté précédemment dans la caractérisation d'une CSC)

Tableau IV-9 Amplitudes mesurées des premières harmoniques de la Figure IV-27 comparées à une CSC seule

(dBµV)	500 kHz	1 MHz	1.5 MHz	2 MHz
1 CSC	75	69	53	49
4 CSC	78	68	63	59




Figure IV-29 Image thermique de l'association parallèle de 4 CSCs sous convection naturelle à air

La Figure IV-28 renvoie en première impression que les deux spectres CEM d'une CSC et de quatre CSCs en PISO sont assez comparable. C'est le cas dans la gamme des hautes fréquences, au-dessus de 1MHz. Dans cette région, bien que les deux spectres ne soient pas les mêmes, leurs amplitudes globales sont comparables et leurs formes sont suffisamment proches pour affirmer que le réseau de 4 cellules produit une signature CEM de MD comparable à celle d'une seule cellule. Pour les premières harmoniques paires, les résultats obtenus ne sont pas entièrement satisfaisants. Les harmoniques de 500 kHz et de 1 MHz sont comparables, mais les harmoniques de 1,5 MHz et de 2 MHz sont sensiblement différentes, avec un décalage positif d'environ 10 dB lorsque 4 CSCs sont associées en parallèle. Bien que des efforts aient été faits pour essayer d'obtenir de meilleurs résultats, plusieurs problèmes peuvent modifier la démonstration expérimentale. Tout d'abord, l'équilibrage du courant n'est pas garanti comme illustré ci-dessus avec l'image thermique Figure IV-29. Deuxièmement, la caractérisation CEM MD de chaque CSC a mis en évidence une certaine sensibilité de l'harmonique à 1,5 MHz dans une plage de 4 dB d'un CSC à l'autre, bien que les CSCs et les points de fonctionnement soient identiques. Afin d'étudier plus en détails cette question, il faudrait vérifier les associations parallèles avec un plus grand nombre de CSCs en parallèle : ce travail n'est pas fait dans cette thèse.

Caractérisation CEM de l'association série:

Les résultats expérimentaux de l'association en série de quatre CSCs sont présentés ci-dessous. Les mêmes conditions de ΔV par CSC et de puissance globale présentée précédemment sont respectées. La Figure IV-30 montre le spectre global entre un et quatre CSC associés en série en entrée et en parallèle en sortie et le tableau 6 donne l'amplitude des premières harmoniques paires, multiples de la fréquence de commutation. Ici aussi, les CSCs sont considérés comme fonctionnant dans les mêmes conditions et cette fois-ci, il a été plus facile de vérifier la distribution de la tension sur les CSCs interconnectées en série à leurs bornes d'entrée. Le Tableau IV-10 ci-dessous donne la distribution des tensions sur les quatre CSCs lorsqu'ils sont associés en série. Un décalage de tension d'environ 2% est présent. D'un point de vue fonctionnel, le réseau est équilibré naturellement mais cela explique en partie les inégalités dans les amplitudes des raies entre la CSC seule et le réseau. La Figure IV-31 donne une image thermique du fonctionnement du convertisseur, dans lesquelles les CSCs sont associés en série à leurs bornes d'entrée. Une fois de plus, les ponts secondaires H ont une température plus élevée avec un léger décalage. Il reste difficile de conclure à ces éléments.

Tableau IV-10 Distribution de la tension d'entrée sur les 4 CSCs en série

CSC number	1	2	3	4
Input Voltage (V)	15,10	15,15	14,95	14,95




Figure IV-30 Spectre CEM de l'association série comparé à une CSC testée sous les mêmes conditions (point électrique global : $V_{in}=60V - I_{in}=1,5A, V_{out}=13V R_{ch}=2\Omega$ équivalent pour chaque CSC au test présenté précédemment dans la caractérisation d'une CSC)

Tableau IV-11 Amplitudes mesurées des premières harmoniques de la Figure IV-30 Figure IV-27 comparées à une CSC seule

(dBμV)	500 kHz	1 MHz	1.5 MHz	2 MHz
1 CSC	75	69	53	49
4 CSC	68	70	59	47




Figure IV-31 Image thermique de l'association série de 4 CSCs sous convection naturelle à air

La Figure IV-30 met en évidence que les deux spectres semblent assez comparables, en particulier dans la gamme des hautes fréquences où les formes et les amplitudes sont globalement similaires. De plus, un résultat encourageant est également visible dans la gamme des basses fréquences, si l'on considère uniquement l'amplitude des harmoniques paires énumérées dans Tableau IV-11. Bien que les amplitudes harmoniques ne soient pas totalement identiques, elles sont en moyenne assez similaires, sauf peut-être encore une fois pour l'harmonique à 1,5 MHz. La Figure IV-31 qui présente la répartition thermique montre que le point de fonctionnement n'est pas exactement le même. La mise en série cette différence d'amplitude peut s'expliquer par la capacité centrale. Celle-ci a été placée sur les potentiels d'entrée + et - du réseau et a été choisie en technologie CMS céramique, technologie qui présente une

inductance parasite la plus faible. Bien que cette précaution ait été prise, assumer que cette capacité garde sa valeur jusque plusieurs MHz reste questionnable.

Conclusion

Ce chapitre présente une approche de conception du filtrage en mode différentiel liée aux réseaux de convertisseur, basée sur l'association de cellules standards de conversion (CSC). Ces CSCs sont composées d'une topologie DAB commandé en décalage de phase classique. Ce chapitre visait à offrir une solution générique, pour les associations d'entrées parallèles ou en série, quel que soit le nombre de CSCs à mettre en œuvre. La mise en œuvre d'associations série ou parallèle avec un plus grand nombre de CSCs associées en réseau est un bon moyen d'indiquer si l'approche de filtrage peut être généralisée ou non. En effet, un essai avec plus de CSCs agencées peut accentuer ces écarts et valider la nécessité de traiter ce problème. Dans le cas contraire, seule une disparité de point de fonctionnement impliquant une variation du spectre CEM doit être étudiée sans tenir compte de l'effet du nombre de CSCs sur l'amplitude du spectre. Une autre option serait d'envisager une signature CEM statistique des CSCs et de combiner plusieurs contributions CEM pour voir comment cela se traduira par la signature CEM totale du convertisseur. Néanmoins, ces travaux représentent une première pierre à l'édifice de la standardisation du filtrage CEM. Celui-ci a pour objectif de d'offrir une solution normalisée pour les réseaux de convertisseurs.

Chapitre V

ETUDE DE L'IMPACT DE LA DISPARITE DES COMPOSANTS SUR LA DISTRIBUTION DES CONTRAINTES D'UN PCA

1. OBJET DE L'ETUDE : LE DAB-M EN MEZZANINE	124
1.1. RAPPEL THEORIQUE DU DAB-M MEZZANINE	124
1.2. CARACTERISTIQUES TECHNIQUES DE LA CSC FABRIQUEE.....	125
1.3. DISCUSSION SUR LA DISPARITE DE L'INDUCTANCE.....	126
2. CARACTERISATION PREALABLE D'UN LOT DE 130 CSCS.....	127
2.1. BANC EXPERIMENTAL	127
2.2. PREMIERE ANALYSE	129
2.3. ETUDE DE LA CARACTERISATION	130
3. PRESENTATION ET ANALYSE DES RESULTATS LORS D'UNE MISE EN RESEAU	133
3.1. PLAN D'EXPERIENCES	133
3.2. BANC EXPERIMENTAL	134
3.3. POINT ELECTRIQUE D'EQUILIBRE.....	135
3.4. ASPECT DES PERTES D'UN RESEAU DE CONVERTISSEURS DE PUISSANCE (PCA).....	138
3.5. COMPARAISON COMPLETE D'UNE PCA DES CSCS DE LA FAMILLE CAA ET D'UNE CONFIGURATION ISOS DE 5 CSCS.....	139
3.6. DISCUSSION SUR LES RESULTATS	141

Résumé :

Des cellules standard de conversion (CSC) sont conçues, produites et qualifiées pour être mises en œuvre par la suite dans de divers PCAs. Elles sont produites en quantité et les tolérances sur les composants et le processus de fabrication introduisent des écarts dans les caractéristiques et les performances au niveau des CSCs. Ces dispersions de caractéristiques et de performances peuvent

également affecter les distributions de la tension et/ou du courant sur les PCAs, en fonction des configurations, entraînant des distributions inégales et éventuellement de mauvais niveaux de performance. L'objectif principal de ce chapitre est d'étudier, sur un cas précis, d'abord la distribution des caractéristiques au niveau des CSCs et ensuite la façon dont celles-ci impactent le fonctionnement et les caractéristiques des PCAs.

Chaque CSC est testée en régime permanent sur un point de fonctionnement théorique qui n'est pas pour ainsi dire jamais atteint dès lors que la CSC possède un écart avec la théorie aux niveaux des composants intentionnels (valeur exacte des composants utilisés) mais aussi des composants parasites, tels que les résistances des composants. Bien qu'ils soient tous des composants standards, fabriqués par lots (même architecture, mêmes composants de la même chaîne d'approvisionnement...), ils présentent tous des différences de fonctionnement liés aux tolérances de fabrication et caractéristiques « parasites ». Parmi ces composants, l'inductance du AC link joue un rôle prépondérant et modifie sensiblement les caractéristiques des CSCs. Les CSCs sont alors classées sous 3 familles nommées A, B et C. La propagation dans les PCAs correspond en pratique à étudier l'impact d'un PCA contenant des CSCs A, B et C. L'étude de l'impact des dispersions sur les PCAs se décline dans trois des quatre agencements décrits depuis le début de cet écrit : ISOP, IPOS et ISOS. Il est possible de mettre en exergue théoriquement les écarts de grandeurs électriques entre CSCs dues à la disparité sur l'inductance AC link. Une carte d'accueil permet d'accueillir jusqu'à 5 CSCs interconnectées sous différents agencements. L'ensemble est expérimentalement mis en œuvre et se traduit par des décalages de points électriques et un échauffement de certaines CSCs. L'impact d'un mélange de CSCs de familles différentes dans un PCA tend à mettre en avant principalement deux aspects : une différence de point de fonctionnement électrique de chaque CSC en fonction de l'agencement qui amène une élévation de température sur certaines CSCs. Les résultats expérimentaux mettent parfaitement en avant les écarts électriques mais concluent plus difficilement sur la partie thermique. L'arrangement géographique des CSCs reste plus impactant avec des CSCs au centre qui « chauffent davantage ».

Comme ouverture, le chapitre présente une procédure de test et qualification des CSCs. Ce travail permet de conclure sur un test qui permet de transformer un point électrique mesuré sur une CSC seule en une appartenance de la CSC à une famille « dans les spécifications » ou au contraire une CSC « hors spécifications ».

Introduction

Les PCAs de la FT G2Elab-Maatel peuvent posséder un grand nombre de CSCs agencées suivant plusieurs niveaux de configuration comme évoqué au second chapitre. Le concept de filière technologique permettant de fixer le cadre de conception et de fabrication des PCAs a été décrit jusqu'à présent sous l'aspect standardisation d'éléments fonctionnels. Chaque bloc ayant une fonction et la possibilité de s'agencer à d'autres blocs pour former un ensemble complet (le convertisseur de puissance) répondant aux exigences de la filière. A l'intérieur de ce cadre de conception fabrication se trouve l'aspect industrialisation. Il a été peu évoqué jusqu'à présent dans cet écrit et consiste en une étude de l'impact des étapes de la vie du produit, de sa fabrication et de son fonctionnement : la fiabilisation des composants, l'impact de l'environnement du produit sur son fonctionnement, la prise en compte de la chaîne de fabrication, ... Cette étude globale ne peut se résumer en un chapitre et a démarré dès lors que la première thèse sur les PCAs a été entamée. Les PCAs amènent un nouvel aspect dans le fonctionnement d'un réseau de convertisseurs : l'impact de la disparité des composants sur le comportement électrique d'un réseau de convertisseurs. Cette problématique reste inhérente aux PCAs et a été amenée à être étudiée de plus près durant cette thèse. Elle est étroitement liée à l'industrialisation en faisant un focus sur l'écart de valeurs de lots industriels, de ses conséquences, néfastes ou non et de la conclusion qu'il est possible de tirer de ce sujet. Le chapitre s'articule autour de

trois axes : la présentation de la CSC d'étude et des composants les plus sensibles, de la caractérisation de chaque DAB d'un lot de 130 CSCs et de l'impact des disparités lors d'une mise en réseau. Ce nombre est imposé par l'aspect réel du nombre de CSCs à disposition. Il faut préciser que l'ensemble de l'étude présentée ci-dessous ne tient pas compte du régime dynamique mais est entièrement faite en régime permanent avec une configuration où une source de tension est placée en INPUT et une charge résistive est placée en OUTPUT.

1. Objet de l'étude : le DAB-M en mezzanine

1.1. Rappel théorique du DAB-M mezzanine

Les CSCs examinées dans ce travail sont toutes les mêmes. Il s'agit de convertisseurs DC-DC isolés basés sur une topologie DAB, rappelée dans la Figure V-1. Les CSCs présentées dans ce chapitre font référence aux CSCs DAB-M mezzanines. Elles contiennent l'ensemble des éléments de puissance : les transistors, les transformateurs, les inductances et les condensateurs, mais aussi les circuits de commande de grille et les alimentations auxiliaires. Les choix effectués pour la conception de cette CSC ont déjà été évoqués dans le chapitre I. Les caractéristiques d'une CSC sont résumées dans le Tableau V-1. Des MOSFETs sont utilisés dans chaque pont complet, un transformateur HF (rapport de transformation unitaire) est utilisé, ainsi qu'une inductance sur le AC link. Les deux ponts H commutent à la même fréquence f_{sw} avec un rapport cyclique de 0,5 pour produire des formes d'ondes carrées aux bornes du AC link. Les deux formes d'ondes carrées créées par les deux ponts complets sont déphasées d'un angle α pour contrôler le flux de puissance. Aucun contrôle spécifique n'est mis en œuvre au niveau du CSC. Le transfert de puissance est régi par l'équation (1) et celle-ci montre la dépendance de L_{AC} . Dans cette équation, $P_{transferred}$ est la puissance transférée par le DAB, V_{in} et V_{out} sont respectivement les tensions d'entrée et de sortie du bus DC, L_{AC} est l'inductance du AC link, f_{sw} est la fréquence de commutation et α est l'angle de déphasage entre les commandes des deux ponts complets.




Figure V-1 Rappel de la topologie d'un convertisseur DAB-M et des composants physiquement présents sur le AC link.

$$P_{transferred} = \frac{V_{in} * V_{out}}{L_{AC} * f_{sw}} \alpha(1 - 2\alpha) \quad (1)$$

La Figure V-2 ci-dessous montre une image de la CSC vue sous différents angles et une image d'un PCA, réalisé avec 16 CSC associés dans une configuration 1D-2-IPOS 2D-4-IPOS 3D-2-IPOS [52]. La lecture de la configuration permet de conclure que l'assemblage physique sera composé de 2 cartes puissances (4 lignes 2 colonnes) et d'une carte auxiliaire au-dessus de l'ensemble. Les caractéristiques des CSCs utilisées dans ce travail et des PCAs présentés sont à titre d'illustration résumées dans le Tableau V-1 ci-dessous. La Figure V-2 montre que les CSCs sont des sous-systèmes physiquement autonomes, fabriqués sur leur propre PCB : c'est le principe de la CSC en mezzanine. La mise en œuvre

des PCAs est réalisée avec une carte d'accueil sur laquelle sont soudées et interconnectées les CSCs. Ces cartes d'accueil comprennent des Cellules Standards Terminales (TSCs présentées dans le chapitre II), différentes dans leur aspect physique de celles présentées dans le chapitre II mais respectant la même philosophie de zones 1, 2 et 3 présentées dans le chapitre II (Figure II-20). Le PCA est conçu pour fonctionner à plein courant de 5A sous refroidissement à air forcé et jusqu'à la moitié de la charge sous convection naturelle. Comme l'ensemble du travail de caractérisation est effectué dans des conditions d'essai de refroidissement naturel, le flux de puissance sera limité.




Figure V-2 Gauche : image d'une cellule standard de conversion unique (CSC) basée sur la topologie DAB. Droite : image d'un réseau de convertisseurs de puissance (PCA), composé de 16 CSCs répendant à la configuration 1D-2-IPOS 2D-4-IPOS 3D-2-IPOS [52].

Tableau V-1 Principales caractéristiques d'une CSC seule et du PCA présenté à titre d'illustration.

	Agencement	Tension Entrée	Courant Entrée	Tension Sortie	Courant Sortie	Puissance	Poids
CSC Seule		20 V	5 A	20 V	5 A	100 W	19 g
PCA	1D-2-IPOS 2D-4-IPOS 3D-2-IPOS	20 V	90 A	320 V	5 A	1.6 kW	490 g

1.2. Caractéristiques techniques de la CSC fabriquée

Cette CSC a été conçue exclusivement avec des composants disponibles sur le marché et des contraintes de dispersion standards. La CSC a été optimisée au mieux, avec l'objectif d'atteindre des niveaux d'efficacité et de densité de puissance raisonnables, afin d'être la plus représentative d'un cas de conception industriel. Aucune sélection de composant n'a été effectuée avant la fabrication pour éliminer ceux qui est trop éloigné des caractéristiques médianes. Le Tableau V-2 résume les principaux composants à utiliser, ainsi que leurs principales caractéristiques et leur dispersion connue si elle est disponible, provenant de la fiche technique.

Tableau V-2 Liste des composants du convertisseur DAB. Précisions des valeurs principales des composants et leurs plages respectives de dispersion, lorsque disponibles.

Component	Value	Fonction	Main Parameter	Tolerance (%)
Transformer	POE120PL-24 300 nH leakage inductor	Galvanic Insulation	L_l	'Maximum Value'
Inductors	XEL4030-301MEC 400 nH inductor	Alternating current (AC) link complement inductor	L_{AC}	+/-20
Capacitor	20 μ F 20 V	AC link decoupling capacitor	C	+/-20
Capacitor	20 μ F 30 V	Input/Output filter capacitor	C	+/-20
MOSFET	SiSA10DN 5 m Ω 30 V	Power transistors	RDSon	+20

Les courbes caractéristiques les plus représentatives du convertisseur DAB présentent la relation entre le rendement et le courant nominal (c'est-à-dire le niveau de puissance) et la relation entre le rendement et la différence de tension d'entrée, de sortie. Ces deux courbes ont été tracées pour la CSC qui a été décrite et sont fournies à titre d'exemple pour l'une d'entre elles dans la Figure V-3. Comme il est possible de le voir, l'efficacité du convertisseur DAB est fortement influencée par ces deux paramètres.




Figure V-3 Rappel des deux caractéristiques typiques de l'efficacité des convertisseurs DAB. (a) le rendement en fonction du courant de sortie, (b) le rendement en fonction de la différence de tension d'entrée et de sortie. D'autres paramètres de point de fonctionnement sont disponibles dans la figure.

À partir de ces caractérisations, il est clair que la dispersion des éléments d'une CSC peut rapidement introduire une dispersion des points de fonctionnement conduisant à une dispersion des performances. La question importante est alors de voir comment les niveaux de dispersion vont affecter les performances des convertisseurs PCA.

1.3. Discussion sur la disparité de l'inductance

Dans le chapitre I, il a été précisé que plus la valeur de l'inductance est faible, plus le pic de rendement est haut. De la même manière, il s'atténue plus vite en fonction de l'écart de tension que l'inductance est faible. Il faut conclure de cette analyse faite au chapitre I que pour un même point de fonctionnement, l'impact d'une dispersion de valeur d'inductance se traduit par un point de fonctionnement électrique différent et donc une chute du rendement de la CSC. La valeur de 700nH a été réglée à la suite de fabrication de CSC avec différentes valeurs d'inductance et ne sera pas remise en question ici mais sera prise comme un postulat.

La disparité des autres éléments n'est pas traitée ici. Une pré étude a permis de montrer que leur impact était secondaire par rapport à celui de l'inductance globale du AC Link. Dans le cas contraire, sachant qu'un grand nombre de CSCs sont testées, il apparaîtra nécessairement dans les résultats.

L'objectif des parties suivantes est de conclure sur l'impact d'une variation de l'inductance sur le comportement global d'un PCA. La section suivante présente la méthode de caractérisation utilisée pour qualifier environ 130 CSCs sur 250 cellules fabriquées dans un même lot. Les résultats de la caractérisation sont ensuite présentés, l'impact de L_{AC} est vérifié et des échantillons sont sélectionnés pour analyser plus en détail l'impact de la distribution des CSCs lorsqu'elles sont mises en œuvre dans les PCAs.

2. Caractérisation préalable d'un lot de 130 CSCs

Un banc d'essai a été spécialement développé afin de pouvoir mettre en œuvre des tests rapides et reproductibles. Les résultats sont résumés sous forme graphique pour faciliter l'analyse. A partir de là, trois familles de trois CSCs sont sélectionnées, caractérisées et analysées plus en détail. Cette section détaille ces étapes.

2.1. Banc expérimental

Les CSCs ont été conçues pour être assemblées et interconnectées sur des cartes d'accueil comme présenté dans la section précédente. Cette approche est très pratique pour le prototypage rapide. En outre, elle est également très pratique pour les tests et la caractérisation rapide sur une carte spécifique. Cette carte spécifique a été conçue pour effectuer les tests et la caractérisation des 130 CSCs séparées. La Figure V-4 ci-dessous présente une image de la carte de test à base de PCB utilisée pour la caractérisation, ainsi que toute l'instrumentation nécessaire. Dans cette carte de test, les CSCs ne sont pas soudées comme c'est le cas avec le PCA représenté sur la Figure V-2. Elles sont connectées sur la carte de test via des connecteurs « plug and play » appelés « sockets ». Seul le refroidissement naturel à l'air pouvant être fait de façon reproductible, les CSCs ne seront testées seulement que lorsque la puissance sera inférieure à minima à la moitié de leur puissance nominale. Comme les cavaliers peuvent introduire une résistance supplémentaire, une mesure quatre points est mise en œuvre afin de mesurer avec précision la tension d'entrée et de sortie appliqué à la CSC caractérisée. Au global, toutes les grandeurs électriques (tensions et courants d'entrée et de sortie) sont mesurées. La CSC caractérisée est alimentée par une source de tension qui fournit une tension fixe. La CSC insérée dans les cavaliers et connectée en sortie à une charge résistive d'une valeur figée. Le tout est contrôlé par un microcontrôleur qui produit strictement la même fréquence de commutation et le même déphasage entre les signaux d'attaque du côté primaire et du côté secondaire.




Figure V-4 Banc de caractérisation d'une CSC ainsi que de l'instrumentation nécessaire pour effectuer les tests sur les CSCs.

Trois conditions de fonctionnement différentes ont été testées et sont énumérées dans le Tableau V-3 ci-dessous. Ces conditions de test ont été choisies lorsque les caractéristiques de la CSC sont très sensibles ou au contraire lorsqu'elles ne le sont pas. Plus précisément, lorsque le rapport V_o/V_{in} est inférieur à 0,95, le rendement devient très sensible aux variations de V_o/V_{in} . La même conclusion peut être tirée pour la puissance.

Trois points différents ont été considérés pour couvrir toutes les régions d'exploitation. Le point d'opération N°1 considère une grande différence de tension d'entrée et de sortie (grande sensibilité) sous une faible puissance (grande sensibilité). Dans ce point de fonctionnement, le niveau de rendement est très sensible au flux de puissance ou à la différence de tension, comme le montre la Figure V-3. De même, le point de fonctionnement N°2 prend en compte une faible différence de tension d'entrée et de sortie (faible sensibilité) pour une puissance nominale faible (grande sensibilité). Le point de fonctionnement N°3 considère une faible différence de tension de sortie d'entrée (faible sensibilité) sous une puissance nominale de 40 W (faible sensibilité). Bien sûr, il aurait été possible de sélectionner plus de points de fonctionnement et/ou des points de fonctionnement différents, mais cela aurait eu pour effet d'allonger la durée des tests puisque les 130 CSCs sont toutes testées pour ces trois points de fonctionnement. En particulier, un dernier point de fonctionnement aurait pu être sélectionné à la puissance maximale. Cette solution n'a pas été mise en œuvre car elle nécessite un refroidissement à air forcé et le banc d'essai n'a pas été mis en place au départ pour fonctionner sous un refroidissement à air forcé de manière reproductible. Cette caractérisation est laissée à une étude complémentaire.

Tableau V-3 Description des points d'opération utilisés pour caractériser les CSCs

Point d'opération	Tension de sortie ($15V_{in}$ considéré)	Puissance
N° 1	13 V	20 W
N° 2	14.5 V	20 W
N° 3	14.5 V	40 W

A partir de cette procédure de caractérisation, deux paramètres ont été spécifiquement observés : la dispersion de la tension de sortie entre les cellules et la dispersion de l'efficacité des CSC. Ces deux paramètres ont été choisis parce qu'ils sont très pertinents et représentatifs du point de fonctionnement du convertisseur en fonction des valeurs des composants et des parasites. En particulier, comme introduit ci-dessus dans l'équation (1), l'inductance L_{AC} a un impact significatif sur le point de fonctionnement du convertisseur.

2.2. Première analyse

La Figure V-5 a) ci-dessous présente les distributions des niveaux de tension de sortie pour plus de 130 CSCs testées dans les conditions décrites dans le Tableau V-3. Les tensions mesurées sont donc proches de la tension souhaitée dans le Tableau V-3 : la différence est due à la disparité de la valeur des composants. Il est possible de représenter la distribution de chaque essai en normalisant les tensions par le rapport entre la tension mesurée et la tension théorique. Cette tension théorique $V_{o_th_N^{\circ}X}$ représente la tension de sortie attendue en fonction de l'essai n° X (présenté dans le Tableau V-3). C'est la tension de sortie de la CSC pour les composants sans disparité.

Les distributions ressemblent à des courbes gaussiennes classiques, ce qui est un résultat attendu et satisfaisant. La Figure V-5 b) présente la distribution de l'efficacité des 130 CSCs testées. Les courbes sont également gaussiennes. La Figure V-5 c) montre la distribution de l'efficacité en fonction de la tension de sortie de chaque cellule sur les trois tests. Ce graphique explique la plus faible déviation standard du test N°2 par rapport au test N°3, car les valeurs de rendement du test N°2 ont une tendance horizontale. Il en résulte une distribution gaussienne "étroite" par rapport aux tests 1 et 3 (Figure V-5 b)). Cela reflète également la présence d'un rendement maximal au point d'opération du test 2 : au maximum, le rendement de chaque côté de la gaussienne ne diminue que légèrement, comme le montre la Figure V-3 b).

Cela montre clairement que les deux grandeurs observées (tension de sortie et efficacité) sont probablement influencées par les mêmes paramètres.




Figure V-5 Répartitions statistiques des CSCs. (a) distribution de la tension de sortie (b) distribution du rendement nominal (c) distribution du rendement en fonction du niveau de tension de sortie pour les trois campagnes d'essais.

De ce premier processus de caractérisation, il est évident que les CSCs fabriquées ne fonctionnent pas strictement de la même manière et que leurs points de fonctionnement sont répartis sur une assez large plage. Dans les agencements d'entrée en série et en parallèle, cette répartition des points de fonctionnement peut avoir un impact sur les performances globales du convertisseur mais aussi sur l'équilibre de la tension et du courant des CSCs. Cela peut entraîner une différence de puissance visible au niveau thermique des CSCs d'un réseau. Il peut être nécessaire d'envisager des dispositions pour en tenir compte. L'objectif de ce travail est d'approfondir cette question. Pour cela, il a été décidé de sélectionner un ensemble de trois CSCs représentatives dans trois quintiles, le premier (nommé A), le second (nommé B) et le dernier (nommé C). Le « quintile A » représente les CSCs situées à l'extrême gauche de la courbe de Figure V-5 a), tandis que le « quintile B » représente les CSCs situées au milieu (en haut) de la courbe gaussienne. Le « quintile C », en revanche, représente les CSCs à l'extrême droite de la gaussienne. Trois CSCs par famille ont alors été sélectionnées : les CSCs 3×3 ont été caractérisées avec davantage de précisions afin de trouver précisément la relation entre leur comportement et leur mise en œuvre physique. Cette question est traitée dans la sous-section suivante.

2.3. Etude de la caractérisation

Les CSCs 3×3 ont été caractérisées de la manière suivante. Chaque CSC est nommé $CSC_{y,z}$, où la variable y représente la lettre de la famille-quintile (A, B et C) et la variable z représente le numéro (1, 2 et 3) du CSC dans cette famille. Avant de poursuivre, il est important de préciser que le numéro de famille n'est pas lié au numéro de test présenté dans le tableau 2. De plus, il faut vérifier qu'une CSC à gauche sur la gaussienne du test N°1 (famille A) est toujours dans la famille A sur les test N°2 et N°3. Après vérification, il y a bien une concordance et aucune CSC n'a « changé » de famille entre deux tests.

Pour chaque CSC, l'impédance du AC link a été mesurée et tracée avec précision à l'aide d'un analyseur d'impédance et des circuits équivalents R-L-C ont été déduits. Les résultats sont présentés sur la Figure V-6 et sur le Tableau V-4. Les mesures ont été effectuées en court-circuitant, du côté secondaire, les points milieux du pont H de sortie et en mesurant l'impédance du AC link entre les bornes des points milieux du pont H d'entrée. De cette manière, tous les composants de la AC link sont inclus dans la caractérisation, y compris la manière dont ils sont mis en œuvre. Cela permet de considérer simultanément l'inductance, le transformateur et le condensateur du AC link, mais aussi d'inclure la résistance série du AC link, largement constituée de tous les composants et de la façon dont ils sont mis en œuvre. Comme les inducteurs et les condensateurs de cette mesure sont censés être importants, peu de soins ont été apportés à la manière dont la mesure a été effectuée. Au contraire, un soin tout particulier a été apporté pour éviter de perturber la mesure de la résistance en série pendant le processus de caractérisation.




Figure V-6 (a) Une caractérisation de l'impédance de la branche de AC link pour les CSCs 3×3 sur l'analyseur d'impédance (Keysight E4990A) (b) Exemple d'une CSC : le tracé de l'impédance en fonction de la fréquence.

La caractérisation de l'impédance du AC link est conforme à l'impédance d'une association en série d'inducteurs et de condensateurs. La courbe bleue tracée présente une résonance (celle du L_{AC} , $L_{leakage}$, et du C_{AC} en série avec un ensemble de résistances de câblage et de composants) autour de 70 kHz. Sur cette même courbe, deux aspects de la courbe réelle ne sont pas pris en compte (issue de l'impédance des autres composants qui n'est pas prise en compte). Dans la partie inférieure du spectre, au-dessous de 10 kHz, il y a une résonance induite par l'inductance magnétisante. Dans la partie basse fréquence du spectre, cette composante a une impédance inférieure à celle du condensateur secondaire qui ne la court-circuite pas totalement. Au-dessus de plusieurs MHz, les capacités parasites font décroître progressivement l'impédance.

En occultant ces deux aspects, le modèle RLC est tracé pour ne laisser apparaître que la résonance qui permet de quantifier les éléments clés de cette courbe : le pont d'impédance peut alors analyser la courbe et donner un trinôme (L_{CSC} , C , R). Alors, L_{CSC} représente l'inductance globale c'est-à-dire la somme de l'inductance de fuite du transformateur, de L_{AC} et de l'inductance des pistes formant le AC link. C'est cette valeur qui donnera une idée de la disparité de l'inductance globale du AC link (somme $L_{AC} + L_{leakage}$).

Tableau V-4 Présentation des 9 CSCs des familles A, B, C et caractérisation sur le pont d'impédance

N° CSC	Tension Sortie (V)	η (%)	L_{CSC} (nH)	C (μ F)	R (m Ω)	Nom attribué ($CSC_{y,z}$)
209	12,82	91,1	702	7,6	64	$CSC_{C,1}$
59	12,83	91,16	691	7,6	66	$CSC_{C,2}$
106	12,88	91,31	691	7,6	65	$CSC_{C,3}$
83	13,04	91,81	680	7,6	62	$CSC_{B,1}$
81	13,09	92,6	658	7,6	66	$CSC_{B,2}$
86	13,07	91,7	660	7,6	70	$CSC_{B,3}$
131	13,26	92,02	640	7,6	65	$CSC_{A,1}$
177	13,30	92,24	653	7,6	65	$CSC_{A,2}$
139	13,33	92,26	651	7,6	65	$CSC_{A,3}$

Le Tableau V-4 ci-dessus fournit la tension de sortie de chaque CSC pour le test N°1 ainsi que les paramètres extraits de la caractérisation de l'impédance du AC link. En regardant le Tableau V-4, les variations des trois grandeurs du trinôme (L_{CSC} , C , R) peuvent être analysées. L'inductance série du AC link (appelée L_{CSC}) varie d'une CSC à l'autre avec une dispersion calculée allant jusqu'à +/-10%. La résistance série n'est pas non plus totalement stable avec une dispersion calculée allant jusqu'à 13%. D'autre part, le condensateur AC Link est invariant, toujours égal à 7,6 μ F, ce qui est assez proche de deux condensateurs de 20 μ F associés en série : il n'y a pas eu plus d'investigation concernant l'écart de cette valeur.

Les principaux paramètres qui varient d'une CSC à l'autre sont alors la résistance et la valeur de l'inductance équivalente du AC link L_{CSC} : il sera remarqué que le Tableau V-4 classe les CSCs dans l'ordre croissant des tensions de sortie mesurées lors du test N°1. Cette valeur est en pratique la somme de la valeur réelle de l'inductance du AC link, supposée être de 300 nH, et de l'inductance de fuite du transformateur magnétique HF, supposée être égale à 400 nH. Il est aussi possible de remarquer que le rendement et L_{CSC} évoluent dans le même sens que les tensions mesurées. En revanche, cela n'est pas du tout le cas pour ce qui concerne la résistance du AC link. Cela permet d'écarter ce paramètre de l'analyse. Afin de conclure que le paramètre L_{CSC} est l'élément qui impacte le plus significativement sur le point de fonctionnement, la corrélation de la valeur équivalente de l'inductance avec la distribution du fonctionnement pour chaque CSC est représentée sur la Figure V-7. Le Tableau V-4 présente les résultats pour le test N°1 tandis que la Figure V-7 présente la corrélation pour les trois tests et cela en fonction de l'inductance ou de la résistance. La correspondance entre les tensions de sortie mesurée et

valeur de L_{CSC} est évidente. Le même travail a été effectué avec la résistance en série afin de confirmer qu'il n'y a pas de corrélation concernant ce point. Les résultats les plus représentatifs de la Figure V-7 sont présentés ci-dessous.




Figure V-7 Courbes de corrélation entre la valeur équivalente de l'inducteur du AC link et la tension de sortie CSC et entre le rendement et la résistance équivalente en fonction de la tension de sortie.

Comme prévu, l'écart de la valeur de l'inducteur de la AC link du convertisseur DAB joue un rôle très important dans la répartition de son point de fonctionnement. Les deux derniers graphiques de la Figure V-7 montrent la relation entre les couples (R_{AC_link} ; efficacité) et (L_{CSC} ; efficacité). Il est possible de trouver une corrélation entre l'inductance et le rendement de la même manière que précédemment avec la tension de sortie. En revanche, la variation de la résistance n'est pas liée à la variation de l'efficacité. Aux points d'opération n° 2 et n° 3, les mêmes conclusions sont données pour la résistance. En effet, comme

l'écart de rendement est très faible pour ces tests (<0,2%), il n'est pas possible d'avoir des mesures suffisamment précises pour conclure sur les tendances : c'est pourquoi ces courbes ne sont pas présentées ici. Cela conduit à la conclusion que la variation de l'inductance du AC link est le paramètre le plus pondérant dans le point de fonctionnement d'un réseau.

Ce paramètre impactant fait du convertisseur DAB un très bon candidat pour étudier comment la distribution de la valeur de son L_{CSC} peut affecter la mise en réseau des CSCs dans un agencement ISOP, IPOS et ISOS. Cette question est étudiée dans la section suivante.

3. Présentation et analyse des résultats lors d'une mise en réseau

Le comportement des agencements ISOP, IPOS et ISOS en ce qui concerne la dispersion des CSCs va être présenté dans cette section. L'ensemble de cette étude est fait à partir des 9 CSCs choisies précédemment : 3 CSCs dans chaque famille A, B et C. Plusieurs arrangements de CSCs vont être mis en œuvre dans un banc d'essai spécifique avant d'être comparés. L'idée est d'assembler plusieurs CSCs dans une configuration et de les faire fonctionner avec une source DC en entrée et une charge résistive en sortie. L'agencement IPOS est testé avec 3 CSCs en boucle ouverte sur différents points de fonctionnement électrique (couple tension IN et résistance de charge). Le but est de trouver les points les plus pertinents qui mettent en avant les disparités afin de les conserver pour l'ensemble des tests. Ensuite, ces points électriques globaux seront également testés en configuration ISOP et ISOS pour voir s'il y a des informations supplémentaires à recueillir. Les tests sont basés sur une deuxième carte mère spécifique, entièrement instrumentée, afin de pouvoir mesurer toutes les tensions et tous les courants sur chaque CSC. Un plan d'expériences spécifique est développé pour couvrir un large éventail de configurations, mais pas toutes. Les paramètres observés sont la distribution de la tension et du courant des PCAs sur les CSCs et les pertes totales du convertisseur. Ces paramètres observés seront comparés à ceux des CSC respectifs mis en œuvre dans chaque expérience.

3.1. Plan d'expériences

La conception du plan d'expériences doit répondre aux critères suivants. Il doit être représentatif d'un large ensemble d'arrangements CSCs possibles tout en restant concis en termes de volume. Dans cette partie, il faut comprendre le terme « arrangement » comme le choix fait pour disposer géographiquement des CSCs (piochées dans les 9 choisies) sur le banc de test : l'arrangement peut donc mélanger ou non des CSC de familles différentes et les disposer géographiquement différemment pour mesurer l'impact du tout. Le nombre de CSCs mis en œuvre dans chaque test doit rester raisonnable mais suffisamment représentatif.

Pour rappel, chaque CSC est nommé $CSC_{y,z}$ et écrite « yz » où la variable y représente la lettre de la famille (A, B et C) et la variable z représente le numéro du CSC dans cette famille (1, 2 et 3). Par exemple, la 3^{ème} CSC de la famille B est nommée B3. Avec 9 CSCs, le nombre des arrangements possibles est supérieur à 360k en considérant que les 9 CSCs sont utilisées. Cela n'est pas réalisable et le plan d'expériences doit être réduit. Dans le cas présenté ici, le plan d'expériences propose de tester un agencement de 3 CSCs (piochées dans les 9 à disposition) et de les faire fonctionner sur deux tests électriques N°1 et N°2.

Le Tableau V-5 ci-dessous décrit le plan d'expériences. Pour chaque test, 3 sous-tests sont effectués en utilisant 3 CSCs dans les agencements définis (ISOP, IPOS, ISOS). A l'intérieur de chaque agencement, 7 arrangements sont mis en œuvre : 3 arrangements ne mélangeant pas les familles puis 4 arrangements mélangent les familles et testent la disposition géographique. Cela permet de tester l'impact de

L'introduction d'une CSC d'une famille différente dans un arrangement et ensuite de tester l'impact de la position de la CSC.

Tableau V-5 Plan d'expériences proposé

Agencement	Disposition physique des CSC _{y,z}			Agencement	Disposition physique des CSC _{y,z}			
IPOS	B1	B2	B3	ISOP	B1	B2	B3	
	A1	A2	A3		A1	A2	A3	
	C1	C2	C3		C1	C2	C3	
	C1	C2	A1		C1	C2	A1	
	C1	A1	A2		C1	A1	A2	
	C1	B1	A1		C1	B1	A1	
	B1	C1	A1		B1	C1	A1	
ISOS	B1	B2	B3	N° du test	Tension	Tension de	Courant	
	A1	A2	A3	électrique	d'entrée	sortie		
	C1	C2	C3	N° 1	15 V	13 V		1.5 A
	C1	C2	A1	N° 2	15 V	13.9 V		2.2 A
	C1	A1	A2					
	C1	B1	A1					
	B1	C1	A1					

3.2. Banc expérimental

Afin d'associer et d'interconnecter du point de vue électrique les cellules présentées ci-dessus pour voir l'impact de la disparité des composants, un banc d'essai a été conçu. Le banc utilisé pour ce test a été conçu pour la campagne de tests d'équilibrage de 2 à 5 cellules. Une carte mère a été conçue pour permettre toute configuration et pour faciliter les arrangements. Elle est présentée dans la Figure V-8. Celle-ci peut mettre en œuvre différents agencements (ISOP, IPOS, ISOS) en soudant des composants non présentés dans cet article. Les caractéristiques sont les suivantes :

- De 2 à 5 CSCs peuvent être mises en œuvre et entièrement instrumentées ;
- Tous les agencements étudiés sont possibles (IPOS, ISOP, ISOS) ;
- Chaque cellule est instrumentée avec le même dispositif de mesure de la tension et du courant d'entrée et de sortie (mesure shunt pour le courant et 4 points pour la tension) ;
- Le même dispositif de mesure est utilisé pour toute l'expérience et il est toujours utilisé pour mesurer les mêmes paramètres ;
- Possibilité d'appliquer les mêmes signaux de pilotage à l'ensemble ou possibilité de les différencier tous : dans l'ensemble de ce chapitre, une unique paire de PWM (déphasée de l'angle de contrôle souhaité) sera utilisée pour contrôler l'ensemble des CSCs ;

Un soin extrême a été apporté pour minimiser l'impact du banc de test. En particulier, les interconnexions électriques entre les CSCs sont réalisées avec des cavaliers à courant nominal élevé, offrant une très faible résistance équivalente (quelques mΩ par cavalier). L'association des CSCs étant faite sur une zone où seuls des potentiels DC sont présents, l'inductance parasite de ces cavaliers n'a pas été évaluée. En effet, seules les opérations en boucle ouverte et en régime permanent sont prises en compte dans ce travail, les courants circulant à travers les cavaliers sont donc considérés continus. En conséquence, on suppose que la contribution inductive des interconnexions entre les CSCs peut être négligée. En outre, les CSCs ne sont pas soudées sur la carte mère afin de permettre et de faciliter la mise en œuvre de nombreux arrangements avec les mêmes familles. Pour cela, la connectique d'accueil type « socket » a été choisi afin de recevoir aisément la CSC. L'impact d'un tel contact électrique a été

soigneusement vérifié. La résistance série équivalente de la connectique « socket » a été mesurée plusieurs fois au cours des expériences et est restée proche de 2 mΩ. La valeur relativement stable de la résistance, appliquée en série avec tous les CSCs mis en œuvre sur la carte, offre un impact limité. Sans être totalement négligeable, il n'a pas été possible d'améliorer davantage notre banc d'essai sans une complexité importante en termes de mise en œuvre.

Toutes les mesures de tension et de courant (via une mesure de tension aux bornes d'un shunt) sont effectuées avec les mêmes multimètres à 5 chiffres afin de permettre une comparaison relative. Par exemple, le multimètre 1 mesure toujours la tension d'entrée de la CSC, etc. Seuls 3 ou 5 CSCs sont testés sur ce banc afin de conserver des appareils de mesure identiques et d'éviter un étalonnage difficile entre les appareils de mesure. Cette approche, combinée à un soin et une méthodologie, garantit des mesures reproductibles et comparables. L'erreur sur la valeur absolue reste possible mais celle sur la valeur relative s'en trouve significativement réduite, ce qui est préférable dans notre cas.




Figure V-8 Vue de profil du banc d'essai avec deux CSCs. Installation expérimentale du banc d'essai avec 3 CSCs agencées en IPOS.

Les tests ont suivi le plan d'expériences défini dans le Tableau V-5. Ces tests ont été réalisés sur les deux points de fonctionnement qui sont proches des tests unitaires N°1 et N°3. Seuls les résultats principaux sont présentés dans cette section.

3.3. Point électrique d'équilibre

De nombreuses études et analyses différentes peuvent être effectuées avec le lot de CSCs qui a été produit et caractérisé. Dans cette section, le travail rend compte des toutes premières observations qui ont été faites de manière provisoire pour illustrer l'approche la plus accessible.

La Figure V-9 ci-dessous présente une première série de tests d'arrangement dans un agencement IPOS. Plusieurs arrangements de 3 CSCs de différentes familles sont testés. La lettre au bas de chaque test décrit l'arrangement en ce qui concerne le nom de la famille. Comme elle n'ajoute pas un complément significatif, le numéro de la CSC au sein de la famille n'est pas écrit ici afin d'optimiser la quantité de données mises à disposition. Chaque CSC de l'arrangement a un code de couleur : les couleurs bleues correspondent géographiquement à l'emplacement de la première CSC du réseau, le vert au deuxième et le jaune au troisième. Les couleurs foncées correspondent à la tension d'entrée, tandis que les couleurs claires correspondent aux niveaux des tensions de sortie. Sept arrangements sont affichés. Par exemple, dans l'arrangement numéro 4, la CSC numéro 2 provient de la famille C et a une tension d'entrée de 14,94 V et une tension de sortie de 12,71 V.




Figure V-9 Distribution des tensions dans les CSCs en fonction de l'association pour le point de fonctionnement n° 1 dans la configuration de l'IPOS.

Dans la configuration IPOS, la tension d'entrée est fixée par l'alimentation et est égale pour toutes les CSCs dès lors que leur agencement IN est de la forme IPxx. Dans cette configuration, pour tous les arrangements, il y a une assez bonne correspondance entre le comportement d'une CSC lorsqu'elle est implémentée seule et lorsqu'elle est implémentée en réseau. Peu importe l'arrangement et la famille, il n'y a pratiquement aucune anomalie ou phénomène exotique observé dans cette configuration. Seule une légère augmentation des tendances peut être observée.

Lorsque la configuration ISOP est implémentée, la tension d'entrée de chaque CSC n'est plus imposée. C'est maintenant la tension de sortie qui est rendue commune à tous les CSCs en raison de l'agencement choisi. Dans ce cas, la tension de sortie est laissée libre de se stabiliser à un niveau de tension, ainsi que les tensions d'entrée des CSC dont la seule contrainte est que la somme doit rester égale à 45 V.

Tant que les CSCs disposées proviennent de la même famille, on n'observe que peu de variation. Lorsque la famille est mixte, une observation claire peut être faite. La tension de sortie devient dépendante de la répartition des familles. Il a été remarqué, sans être démontré, que la tension de sortie est égale à une valeur étant une moyenne pondérée de la répartition des familles dans l'arrangement. Il est possible de voir que la tension de sortie devient la fonction de tension moyenne du nombre de CSCs provenant de chaque famille. En considérant qu'une famille est définie par une tension de sortie identique (test BBB, AAA et CCC), la tension de sortie est alors définie par l'équation (2). L'équation (2) peut être appliquée à toutes les tensions de la Figure V-10.




Figure V-10 Distribution des tensions dans les CSCs en fonction de l'association au point de fonctionnement n° 1 dans la configuration ISOP.

$$V_{out} = \frac{n_A * V_{out_{AAA}} + n_B * V_{out_{BBB}} + n_C * V_{out_{CCC}}}{3} \quad (2)$$

Avec n_X : nombre de CSC de la famille X, $V_{out_{XXX}}$: Tension de sortie pour l'arrangement XXX

En dehors de cette observation, la configuration ISOP est également résistante à la dispersion caractéristique CSC.

Dans la configuration ISOS présentée à la Figure V-11, ni la tension d'entrée de chaque CSC ni leurs tensions de sortie respectives ne sont fixées. Seule la tension totale à l'entrée doit être égale à l'alimentation. La tension de sortie totale est laissée libre d'atteindre un quelconque niveau. Seuls la charge R, le déphasage et la tension totale d'entrée sont fixés dans cet essai. Dans cette configuration, la dispersion introduite par les CSCs est considérablement amplifiée. Comme indiqué dans la littérature [73], la configuration ISOS est vraiment plus sensible à la tolérance des composants. Dans l'étude de cas proposée, toutes les tendances sont respectées mais amplifiées. Cela signifie que le contrôle en boucle fermée pourrait être mis en œuvre au niveau des convertisseurs et qu'il n'est pas nécessaire ici de mettre en œuvre un contrôle dédié à chaque CSC si l'écart induit est tolérable pour la CSC ce qui est le cas ici. Ce commentaire reste à valider avec des tests sous contrôle en boucle fermée qui n'ont pas été mis en œuvre pour le moment. Par ailleurs, il reste important de noter que les CSC utilisées ont une résistance série équivalente assez importante qui influence aussi également l'évolution de la distribution des tensions et des courants au niveau des CSCs.




Figure V-11 Distribution des tensions dans les CSCs en fonction de l'association au point de fonctionnement n° 1 dans la configuration ISOS.

En dehors de ces considérations, des commentaires applicables aux trois tests peuvent être faits. Il a été observé que, dans les conditions du test, quelle que soit la configuration, la position relative d'un ensemble fixe de CSC au sein du dispositif n'a aucune influence observable sur le comportement global du convertisseur global.

Il semble que la classification par quintile soit suffisamment bonne pour dire que les dispositifs qui sont contenus dans le même quintile se comporteront correctement, quelle que soit la configuration mise en œuvre ou testée.

Afin de compléter l'étude, un test électrique du point n° 2 (tableau 5) a été effectué. Il est effectué à une puissance plus élevée mais avec un delta de tension entrée-sortie plus faible. La Figure V-12 montre l'association ISOP sur le point n° 2. Les mêmes conclusions que ci-dessus peuvent être faites.




Figure V-12 Distribution des tensions dans les CSCs en fonction de l'association au point de fonctionnement n° 2 dans la configuration ISOP.

3.4. Aspect des pertes d'un réseau de convertisseurs de puissance (PCA)

Afin de continuer l'étude, l'étude des pertes de chaque CSC est faite. Pour ce faire, le banc d'essai (présentée en Figure V-8) possède des shunts en entrée et en sortie de chaque CSC ainsi que des points test pour mesurer les tensions d'entrée et de sortie. De ces mesures, il est possible de calculer le rendement et à fortiori les pertes. Il faut cependant noter l'erreur sur la valeur absolue reste possible mais celle sur la valeur relative s'en trouve significativement réduite, ce qui est préférable dans notre cas. La Figure V-13 montre, avec plusieurs graphiques, la répartition des pertes dans chaque CSC selon la disposition pour les configurations IPOS et ISOP. Les couleurs rouges correspondent à la configuration IPOS tandis que les couleurs bleues correspondent à la configuration ISOP. Par exemple, le premier ensemble de trois barres de couleur rouge de la Figure V-13 représente les pertes dans chaque CSC pour une configuration de 3 CSCs associées en IPOS.




Figure V-13 Distribution des pertes dans les CSCs en fonction de l'association au point d'opération n° 2 des agencements IPOS et ISOP.

Globalement, les pertes sont équilibrées dès que les cellules sont de la même famille alors que ces pertes sont naturellement plus déséquilibrées dans le cas d'un mélange familial. Il faut encore préciser qu'une seule paire de PWMs est envoyée pour les 3 CSCs et que la régulation ne se fait pas au niveau des CSCs. Ce déséquilibre est induit par les variations de tension de sortie qui ont un grand impact sur l'efficacité et donc sur les pertes comme le montre la Figure V-3. Après vérification, il n'y a pas de corrélation avec les résistances internes de chaque CSC.

Cette déviation entraîne nécessairement une augmentation de la température comme le montrent les photos thermiques suivantes de la Figure V-14, une évolution dont la criticité reste à évaluer.




Figure V-14 Configuration ISOP de la $CSC_{A,1}$ $CSC_{A,2}$ $CSC_{A,3}$ (gauche) et $CSC_{C,1}$ $CSC_{C,2}$ $CSC_{C,3}$ (droite) dans la même configuration électrique pour le test N°2.

Sur l'image thermique ci-dessus, une différence de température globale des cellules selon leur famille est clairement visible. Sur la Figure V-14, il est possible de mesurer jusqu'à 5 °C d'écart sur la même configuration si les cellules se trouvent dans le quintile extrême (3 CSCs "C" ou 3 CSCs "A"). Pour les arrangements avec des familles mixtes, une déviation plus importante peut se produire et amener une cellule à une température jugée critique (car supérieure à 90°C) comme le montre la Figure V-15. D'autres dispositions et configurations qui ne font pas partie des essais électriques 1 et 2 présentés dans le tableau 5 ont montré que les écarts de température peuvent atteindre les 10 °C sur deux CSC sur le même PCA. Ce phénomène est illustré dans la Figure V-15. Ces observations doivent évidemment être prises en considération lors de la conception du système de refroidissement thermique.




Figure V-15 Image thermique d'un arrangement ACA pour le point électrique suivant : $V_{IN} = 45$ V ; $V_O = 13.7$ V ; $P_{3CSCs} = 90$ W.

Dans toutes ces observations, il est important de noter l'impact de la disposition des CSC les unes par rapport aux autres. En convection naturelle, on peut facilement imaginer que les CSC au centre seront un peu moins bien refroidies que les CSC en périphérie du PCA. Il est donc important de ne pas attribuer l'intégralité des dispersions thermiques à la seule dispersion des inductances des CSC.

3.5. Comparaison complète d'une PCA des CSCs de la famille CAA et d'une configuration ISOS de 5 CSCs

Cette partie étudie dans un premier temps si trois CSCs initialement choisies peuvent fonctionner de manière différente selon la configuration. Les 3 CSCs sont, de gauche à droite, issues de la famille CAA. Ce choix est purement arbitraire, le but étant de voir si un impact clair de la configuration sur le comportement des CSCs peut se voir. L'étude fournit, dans le Tableau V-6, pour chaque configuration (IPOS/ISOP/ISOS) le point de fonctionnement de chaque cellule et la Figure V-16, une image thermique des PCAs pour chaque configuration.

Tableau V-6 Mesures expérimentales d'un arrangement de 3 CSCs sur trois agencements différents

Test	CSC1 : CSC _{C1}			CSC2 : CSC _{A1}			CSC3 : CSC _{A2}		
	Vin	Vout	η	Vin	Vout	η	Vin	Vout	η
X-IPOS	15.11 V	13.78 V	94.8%	15.10 V	13.99 V	94.6%	15.13 V	13.98 V	95.6%
Y-ISOP	15.24 V	13.96 V	92.7%	15.04 V	13.96 V	93.5%	14.93 V	13.90 V	93.4%
Z-ISOS	15.57 V	14.29 V	95.1%	14.87 V	13.63 V	94.1%	14.86 V	13.62 V	95.5%




Figure V-16 . Images thermiques de diverses configurations sur un même arrangement.

Ces observations mettent en évidence que l'agencement ISOP semble être le pire cas en termes de pertes et d'efficacité. Ce résultat cache la conclusion importante étant que les points de fonctionnement des CSCs sont sensiblement différents en raison de l'absence de référence de tension fixe aux bornes d'entrée des CSCs. De cette manière, les CSCs s'éloignent du point de fonctionnement optimal, ce qui réduit leur efficacité. Cette observation, qui est valable pour ce cas, peut ne pas toujours s'appliquer. Néanmoins, elle montre qu'il existe des points de fonctionnement qui entraînent une augmentation significative des pertes.

Deuxièmement, la CSC "la plus faible", c'est-à-dire celle dont l'efficacité est la plus faible, reste la même quelle que soit la configuration. Ce phénomène est amplifié par le fait que la CSC géographiquement positionnée au milieu connaît toujours la température la plus élevée.

Une deuxième étude est faite sur un cas avec 5 CSCs en configuration ISOS seulement. Jusqu'à présent, il n'y avait pas de résultats pour 5 CSCs. Le Tableau V-7 montre les distributions de tension et de courant par cellule pour la disposition arbitraire de la famille suivante, de gauche à droite : BBCBA. Cet arrangement est représentatif de la réalité car, comme le montre la Figure V-5, il y a peu de CSCs dans les familles C et A qui proviennent des quintiles extrêmes.

Tableau V-7 . PCA de 5 CSC BBCBA configurés en ISOS.

Test	CSC1: B1		CSC2: B2		CSC3: C1		CSC4: B3		CSC5: A1		
	Vin	Vout									
η (%)	94.8	14.95 V	13.49 V	14.94 V	13.48 V	15.11 V	13.67 V	15.22 V	13.75 V	14.69 V	13.26 V

Plusieurs choses peuvent être remarquées dans le Tableau V-7 et la Figure V-17. Les tensions des deux premières CSCs (CSC1 et CSC2) de la famille B sont stables. La CSC4 de la famille B n'a pas le même ensemble de tensions. Ce phénomène est toujours en cours d'investigation. Les CSCs C et A ont des tensions respectivement plus élevées et plus basses que les tests effectués dans les parties précédentes. Sur la partie thermique, on constate que les CSCs externes bénéficient d'une température plus basse en raison de leur placement périphérique. Les CSC2, CSC3 et CSC4 ont la même température que celle

indiquée dans la Figure V-14, tandis qu'elles ont un point de fonctionnement électrique différent, comme le montre le Tableau V-7. En conclusion, la disparité des composants lors de la configuration ISOS est lissée au niveau thermique mais reste forte au niveau électrique. Malgré les différences de points de fonctionnement électrique des CSCs, les images thermiques nous permettent de conclure que le placement de la CSC a une influence significative, voire prépondérante, sur son point d'équilibre thermique. Néanmoins, la Figure V-17 montre que la dispersion des CSCs reste visible puisque la CSC au milieu du réseau est plus froide que ses voisines directes. Un impact relatif de la dispersion des CSCs par rapport à leur position physique dans le réseau pourrait être envisagé dans un travail futur.




Figure V-17 Image thermique de l'arrangement ISOS BBCBA avec les paramètres suivants : $V_{in} = 75 \text{ V}$; $V_{out} = 67,5 \text{ V}$; $P_{out} = 150 \text{ W}$.

3.6. Discussion sur les résultats

En ce qui concerne la caractérisation unitaire des CSCs du lot, il est important de souligner des observations :

Tout d'abord, fabriquées après un processus d'industrialisation, les CSCs restent légèrement non appariées. Cela est principalement dû aux composants qui sont fournis par les fournisseurs avec des tolérances. Dans cet exemple, les CSCs sont fabriquées sur des PCB et sont toutes composées de composants prêts à l'emploi avec des tolérances classiques de 1 à 20 %. Bien entendu, le convertisseur reste sensible aux principaux paramètres des composants. Il apparaît, comme premier résultat, que l'inductance du AC link dans la topologie DAB est le composant le plus important et le plus critique. Sa sensibilité peut être mathématiquement prouvée sur la base de l'équation (1). La tolérance sur sa valeur induit une tolérance sur l'ensemble du convertisseur DAB en termes de point de fonctionnements électriques, y compris le niveau d'efficacité de la CSC. A partir de là, il devient important d'encadrer la tolérance du composant de manière à ce qu'elle reste dans de bonnes limites en fonction de son application. Dans le cas du convertisseur DAB, la tolérance sur l'inductance AC link totale introduit une dispersion suffisamment importante sur les performances du convertisseur pour qu'il soit nécessaire de l'étudier plus en détails. En particulier, dans le cas présent, les CSCs étant mises en réseau, il devient essentiel d'évaluer l'impact de la dispersion du point de fonctionnement du convertisseur sur un ensemble de CSCs.

En ce qui concerne les réseaux de CSC, quelques commentaires supplémentaires peuvent être formulés :

Plusieurs arrangements familiaux de CSC ont été mis en œuvre et caractérisés dans trois agencements différents : ISOP, IPOS et ISOS. Ceux-ci ont été testés spécifiquement parce que ce sont les trois agencements pour lesquels un déséquilibre de tension entre les CSCs est possible soit aux bornes d'entrée, soit aux bornes de sortie. Ces tests ont été réalisés dans un premier temps afin d'étudier comment les associations de CSCs avec différents points de fonctionnement en tension se

comporteraient de ce point de vue. Pour rappel, seule une boucle ouverte a été testée car le contrôle en boucle fermée, bien qu'étant impacté par les déséquilibres des cellules, n'était pas le but de cette étude.

En analysant les résultats ci-dessus, plusieurs commentaires peuvent être faits. Tout d'abord, la dispersion des points de fonctionnement de la CSC affecte clairement la distribution des tensions d'entrée et/ou de sortie des cellules. Les CSCs jumelées ont un comportement plus favorable quelle que soit la configuration. Lorsque la configuration implique des CSCs de différentes familles, leur dispersion caractéristique est principalement confirmée ou même renforcée, ce qui peut devenir un problème. Les déséquilibres de tension induisent des déséquilibres de rendement. Les pertes totales provenant de l'association de convertisseurs sont toujours supérieures à la somme des pertes recueillies au niveau des cellules pour leur point de fonctionnement prévu. Cela peut avoir un impact significatif sur la gestion thermique au niveau de la cellule.

En particulier, il a été observé que dans les configurations ISOP et ISOS, les déséquilibres de comportement individuel des CSCs sont renforcés par l'association en réseau. En fait, cela se produit chaque fois que la tension d'entrée de la CSC n'est pas fixée par l'agencement. D'autre part, la configuration IPOS est très résistante aux tolérances caractéristiques de la CSC.

Plusieurs options peuvent être envisagées à partir de cette analyse :

Des dispositions doivent être prises lors de la conception du refroidissement thermique. Compte tenu de la technologie envisagée dans ce travail, les CSCs à base de PCB sont refroidies par un flux d'air. Avec le refroidissement naturel à l'air, il peut être nécessaire de réduire le courant nominal des CSCs pour tenir compte de la variabilité du point de fonctionnement et de l'inadéquation des pertes consécutives. Avec le refroidissement à air forcé, l'augmentation de la vitesse de l'air peut compenser le décalage des pertes entre les CSCs.

Comme un test fonctionnel est généralement effectué après la production d'un lot, ce test pourrait inclure une brève caractérisation du point de fonctionnement complet dans le même esprit que le test unitaire présenté en 2.1. Le document a clairement mis en évidence la relation entre la tolérance des composants et leur impact sur le fonctionnement du convertisseur et plus particulièrement la tension de sortie par rapport à toutes les autres constantes de paramètres.

Le test fonctionnel pourrait être utilisé pour trier les CSCs par quintile ou même par décile. De cette manière, les PCAs pourraient être produits à partir de CSCs appairées, ce qui permettrait d'équilibrer la tension et le courant entre les cellules, quelle que soit la configuration.

Le test fonctionnel pourrait être utilisé alors pour éliminer les CSCs qui sont trop éloignés d'une tolérance raisonnable. Pour cela, il faut trouver un bon compromis entre la fenêtre de tolérance et le rendement afin de rester raisonnable du point de vue des coûts de production à rendement non unitaire. La Figure V-18 ci-dessous présente une illustration de ce processus.

Si le tri des CSCs s'avère trop improductif ou trop coûteux, une autre option consiste à travailler sur la tolérance des composants les plus critiques, probablement le transformateur HF et éventuellement l'inductance supplémentaire du AC link. Travailler sur ces deux dispositifs, les trier ou les sélectionner pourrait être une première option « moins coûteuse ». Bien sûr, cela nécessiterait de développer une routine de test pour trier les composants en fonction de l'inductance de fuite pour le transformateur HF et de la valeur de l'inductance en ce qui concerne l'inductance L_{AC} . En outre, un travail spécifique avec le fournisseur pourrait être effectué au niveau de la conception et de la technologie.




Figure V-18 Illustration de fenêtrage de tolérance à partir de laquelle les CSCs sont déclarées hors spécifications et retirées de la chaîne d'approvisionnement.

Conclusion

Sachant que les PCAs d'une filière technologique mettent en œuvre un nombre important de composants sur étagère, il est nécessaire de s'intéresser à l'impact de la disparité de ces composants sur le PCA. Sur la base de plus de 130 échantillons d'un lot de 250 CSCs, un processus de caractérisation a été mené au niveau de la CSC afin d'identifier les composants les plus critiques d'un point de vue expérimental. Sur la base d'une classification, l'impact de la tolérance des composants sur les points de fonctionnement des CSCs, lorsqu'elles sont mises en œuvre dans différents agencements (ISOP, IPOS et ISOS), a été étudié. Il a été démontré que lorsque la tension d'entrée de chaque CSC n'est pas imposée, les écarts de points de fonctionnement respectif sont renforcés. Il est clair qu'il existe un contexte, qu'il soit lié au profil de mission du produit ou au nombre de CSCs, donnant des écarts de tension trop importants, pouvant mener à une casse du PCA

Les étapes de caractérisation et le plan d'expériences peuvent être réitérés pour d'autres tests avec un nombre plus important de CSCs interconnectées et aussi des configurations comprenant plus qu'un niveau. En effet, dans tout ce chapitre, seules des configurations 1D-3-ISOP, 1D-3-IPOS, 1D-3-ISOS et 1D-5-ISOS sont présentées. Ce travail doit être initiateur d'une étude plus exhaustive qui englobe des configurations plus proches de celles visées par la FT G2Elab-Maatel, qui pourraient comprendre jusqu'à 3 niveaux (3D). Aussi, l'aspect temporel a bloqué certains axes de recherche comme la validation de la formule (2) et l'extension de ce raisonnement pour les autres agencements. Ce travail d'étude théorique peut être fait et validé expérimentalement via les résultats donnés ici.

Au global, plusieurs pistes de traitement du phénomène sont fournies dans le but de minimiser l'impact de la tolérance des composants sur la mise en œuvre d'un PCA. L'analyse est valable pour la topologie utilisée dans ce travail, la technologie et les composants utilisés mais ne sont pas généralisés à ce stade de l'étude. C'est principalement la méthodologie qui est rapportée.

Conclusions générales & perspectives :

L'automatisation de la conception en électronique de puissance, inspirée de la microélectronique, de l'approche PEBB et des convertisseurs modulaires, nous a conduit à développer des réseaux de convertisseurs (PCA) conçus et fabriqués à travers le support d'une filière technologique. Le travail présenté rend compte de l'élaboration de la **filière technologique de puissance G2Elab-Maatel**. Il s'inscrit de manière générale dans le cadre du projet de maturation technologique MAMAATEC soutenu par la société MAATEL et par la région Rhône Alpes Auvergne.

Etage puissance :

En restreignant les libertés de conception, en instaurant des règles et des contraintes, le chapitre II montre qu'il est possible d'automatiser la conception d'un étage puissance en appliquant les stratégies de conception développées. L'objectif concernant l'étage puissance est atteint et la contrainte d'un cahier des charges électrique est transformée en une liste de CSCs à placer physiquement (1D-2D-3D) et un ensemble d'interconnexions entre CSC à base de TSCs et composants de type clips. L'aspect conception assistée par ordinateur s'inscrit parfaitement dans cette optique et a commencé à être traité. Au-delà de ce point, l'approche décrite dans ce chapitre peut être reprise moyennant quelques changements mineurs. Il serait intéressant de continuer le travail sur la TSC avec des pistes comme la symétrisation complète des réseaux : l'interdiction d'un nombre de lignes impaires ou la création d'un pad central. L'association parallèle 2D étant gérée au niveau 3D, une piste serait de réussir à l'intégrer en 2D en tenant compte du calibre en courant.

Carte Auxiliaire :

La contrepartie de ce succès revient à une carte auxiliaire héritant de nombreuses contraintes et qui concentre le travail de conception spécifique le plus complexe. Le chapitre III traite en partie ce problème en proposant une conception de carte auxiliaire suivant la démarche de conception de l'étage puissance. L'hétérogénéité des blocs à placer sur cette carte auxiliaire rend cette tâche délicate à accomplir. Il a été montré qu'un léger changement dans le champ applicatif (isolation de la CSC) pose un problème qui ne peut être résolu avec la solution présentée ici. Ce point ne doit pas être vu comme un indicateur bloquant de l'approche. Au contraire, ce chapitre présente un cheminement d'idées qui mènent à cette structuration et il faut reprendre ce cheminement en tenant compte d'une nouvelle contrainte (comme l'isolation) pour développer une méthode fonctionnelle. Côté CAO, le chapitre conclut que cette carte ne peut qu'être « semi-automatisée » en ayant une phase de routage manuel. Le travail doit être poursuivi pour développer d'autres idées de conception ou bien restreindre les possibilités pour standardiser la conception.

Aspect industriel :

Les convertisseurs fabriqués doivent répondre à des normes CEM comme tout produit industriel. L'aspect modulaire des réseaux propose une problématique scientifiquement intéressante : comment traiter la CEM mode différentiel conduite sachant qu'un convertisseur peut avoir un nombre indéfini de CSCs, sachant que chaque CSC est une source de perturbation ? Il est nécessaire de trouver une solution qui se détache du nombre de CSCs ou alors de créer des paliers de nombre de CSCs à partir desquels on change de gamme de filtre. La CEM des réseaux est un sujet scientifiquement riche et ouvre des possibilités de filtrage exotique. Doit-on filtrer sur chaque CSC ? Doit-on filtrer sur le réseau complet ? Doit-on filtrer d'une façon hybride (sur la CSC et sur le réseau complet) ? Le chapitre IV a montré qu'il est possible de développer une solution hybride pour filtrer les courants MD conduits indépendamment du nombre de CSCs. Il faut maintenant s'attaquer au mode commun conduit puis aux modes rayonnés : un nouvel étudiant en thèse s'y attèle.

L'étude de la sensibilité à une variation de composants a été faite expérimentalement dans le chapitre V. 250 CSCs fabriquées sur le même lot ont été utilisées pour travailler. Une conclusion de l'étude est

que l'élément le plus sensible de la topologie DAB est l'inductance du AC link. Celle-ci peut présenter jusqu'à 20% de variations qui peuvent se traduire par une dizaine de degrés d'écart en température entre deux CSCs. Ces variations provoquent des répartitions inégales de tension aux bornes des CSCs dans un réseau en fonction de l'association. Des corrélations ont permis de lier le trinôme suivant : des variations de l'inductance du AC link, un placement dans le réseau, des élévations de température. Les conclusions finales sont que le placement semble prépondérant sur l'élévation de température et qu'ensuite vient la variation de l'inductance de AC link. L'idée finale de ce travail est de mettre en place un test unitaire de chaque CSC pour caractériser l'impédance du AC link, cette action permettant le cas échéant de trier les CSCs. Pour continuer ce travail, il est nécessaire d'étudier des configurations comprenant plus de CSCs, dans des associations plus complexes (plusieurs niveaux) et en utilisant la 2D et la 3D.

Enfin, l'ensemble de ce travail a été effectué via le support de l'entreprise Maatel. La combinaison du G2Elab et de l'entreprise d'électronique médicale et industrielle a permis de confronter les concepts de cette thèse à la réalité de l'entreprise. Maatel a apporté une expérience industrielle se déclinant dans différents aspects comme la conception, la fabrication mais aussi la gestion industrielle d'un projet (achats, dialogue avec des sous-traitants, normes, ...). Au-delà de cette thèse, des perspectives de liaisons étroites entre l'industriel Maatel et le projet sous-jacent de l'écrit sont prévus pour la suite.

Références

- [1] J. O. Clark, « System of Systems Engineering and Family of Systems Engineering from a standards, V-Model, and Dual-V Model perspective », in *2009 3rd Annual IEEE Systems Conference*, mars 2009, p. 381-387, doi: 10.1109/SYSTEMS.2009.4815831.
- [2] A. Fodor, R. Jánó, et R. T. Fizeşan, « Characterization of the V-Model Approach in Thermal Design Process », in *2019 IEEE 25th International Symposium for Design and Technology in Electronic Packaging (SIITME)*, oct. 2019, p. 367-370, doi: 10.1109/SIITME47687.2019.8990783.
- [3] Z. R. Ivanović, E. M. Adžić, M. S. Vekić, S. U. Grabić, N. L. Čelanović, et V. A. Katić, « HIL Evaluation of Power Flow Control Strategies for Energy Storage Connected to Smart Grid Under Unbalanced Conditions », *IEEE Trans. Power Electron.*, vol. 27, n° 11, p. 4699-4710, nov. 2012, doi: 10.1109/TPEL.2012.2184772.
- [4] J. Allmeling, « Model Continuity: From Offline Simulation to Real-Time Testing », *EE Times Europe*, nov. 21, 2019. <https://www.eetimes.eu/model-continuity-from-offline-simulation-to-real-time-testing/>.
- [5] J. Biela, M. Schweizer, S. Waffler, et J. W. Kolar, « SiC versus Si—Evaluation of Potentials for Performance Improvement of Inverter and DC–DC Converter Systems by SiC Power Semiconductors », *IEEE Trans. Ind. Electron.*, vol. 58, n° 7, p. 2872-2882, juill. 2011, doi: 10.1109/TIE.2010.2072896.
- [6] A. Elasser et T. P. Chow, « Silicon carbide benefits and advantages for power electronics circuits and systems », *Proc. IEEE*, vol. 90, n° 6, p. 969-986, juin 2002, doi: 10.1109/JPROC.2002.1021562.
- [7] J. Millán, P. Godignon, X. Perpiñà, A. Pérez-Tomás, et J. Rebollo, « A Survey of Wide Bandgap Power Semiconductor Devices », *IEEE Trans. Power Electron.*, vol. 29, n° 5, p. 2155-2163, mai 2014, doi: 10.1109/TPEL.2013.2268900.
- [8] B. J. Baliga, « An overview of smart power technology », *IEEE Trans. Electron Devices*, vol. 38, n° 7, p. 1568-1575, juill. 1991, doi: 10.1109/16.85151.
- [9] K. Lai-Dac, Y. Lembeye, A. Besri, et J.-P. Keradec, « Analytical modeling of losses for high frequency planar LCT components », in *2009 IEEE Energy Conversion Congress and Exposition*, sept. 2009, p. 1883-1889, doi: 10.1109/ECCE.2009.5316177.
- [10] M. C. Caponet, F. Profumo, R. W. De Doncker, et A. Tenconi, « Low stray inductance bus bar design and construction for good EMC performance in power electronic circuits », *IEEE Trans. Power Electron.*, vol. 17, n° 2, p. 225-231, mars 2002, doi: 10.1109/63.988833.
- [11] Y. F. Maydanik, S. V. Vershinin, M. A. Korukov, et J. M. Ochterbeck, « Miniature loop heat pipes—a promising means for cooling electronics », *IEEE Trans. Compon. Packag. Technol.*, vol. 28, n° 2, p. 290-296, juin 2005, doi: 10.1109/TCAPT.2005.848487.
- [12] M. Mochizuki, « Latest development and application of heat pipes for electronics and automotive », in *2017 IEEE CPMT Symposium Japan (ICSJ)*, nov. 2017, p. 87-90, doi: 10.1109/ICSJ.2017.8240095.
- [13] T. Guillod, « Design Space Diversity », p. 27.
- [14] D. W. Zingg, M. Nemec, et T. H. Pulliam, « A comparative evaluation of genetic and gradient-based algorithms applied to aerodynamic optimization », *Eur. J. Comput. Mech.*, vol. 17, n° 1-2, p. 103-126, janv. 2008, doi: 10.3166/remn.17.103-126.
- [15] M. Delhommis, « Preliminary Design Method in Power Electronics », Theses, Université Grenoble Alpes, 2019.
- [16] F. Wurtz, P. Kuo-Peng, et E. S. De Carvalho, « The concept of Imaginary Machines for design and Setting of Optimization Problems: Application to a synchronous generator », in *2012 XXth International Conference on Electrical Machines*, sept. 2012, p. 1463-1468, doi: 10.1109/ICEIMach.2012.6350071.
- [17] Z. Iskandar, A. Bautista, J. Lugo Alvarez, E. Pistono, et P. Ferrari, « Conception d'un " Reflection-Type Phase Shifter " en technologie BiCMOS 55nm. Application à l'orientation de faisceau en

- bande millimétrique », in *19èmes Journées Nationales Micro-ondes*, Bordeaux, France, juin 2015, [En ligne]. Disponible sur: <https://hal.archives-ouvertes.fr/hal-02021520>.
- [18] S. Bargiel, K. Rabenorosoa, J.-P. Mascaro, C. Clévy, C. Gorecki, et P. Lutz, « Technology platform for hybrid integration of MOEMS on reconfigurable silicon micro-optical table. », in *EUROSENSORS XXIV Conference.*, Linz, Austria, sept. 2010, vol. 5, p. 428-431, doi: 10.1016/proeng.2010.09.138.
- [19] L. Rabbia, « Nouvelle filière technologique pour micro-commutateurs parallèles capacitifs micro-ondes sur membrane diélectrique », p. 144, 2006.
- [20] G. E. Moore, « Cramming more components onto integrated circuits, Reprinted from Electronics, volume 38, number 8, April 19, 1965, pp.114 ff. », *IEEE Solid-State Circuits Soc. Newsl.*, vol. 11, n° 3, p. 33-35, sept. 2006, doi: 10.1109/N-SSC.2006.4785860.
- [21] « La loi de Moore ». <http://www.astrosurf.com/luxorion/loi-moore.htm>.
- [22] K. Mistry *et al.*, « A 45nm Logic Technology with High-k+Metal Gate Transistors, Strained Silicon, 9 Cu Interconnect Layers, 193nm Dry Patterning, and 100% Pb-free Packaging », in *2007 IEEE International Electron Devices Meeting*, déc. 2007, p. 247-250, doi: 10.1109/IEDM.2007.4418914.
- [23] T. A. Meynard, H. Foch, P. Thomas, J. Courault, R. Jakob, et M. Nahrstaedt, « Multicell converters: basic concepts and industry applications », *IEEE Trans. Ind. Electron.*, vol. 49, n° 5, p. 955-964, oct. 2002, doi: 10.1109/TIE.2002.803174.
- [24] T. A. Meynard et H. Foch, « Multi-level conversion: high voltage choppers and voltage-source inverters », in *PESC '92 Record. 23rd Annual IEEE Power Electronics Specialists Conference*, juin 1992, p. 397-403 vol.1, doi: 10.1109/PESC.1992.254717.
- [25] A. Bolotnikov *et al.*, « Overview of 1.2kV – 2.2kV SiC MOSFETs targeted for industrial power conversion applications », in *2015 IEEE Applied Power Electronics Conference and Exposition (APEC)*, mars 2015, p. 2445-2452, doi: 10.1109/APEC.2015.7104691.
- [26] O. Deleage, « Conception, réalisation et mise en oeuvre d'un micro-convertisseur intégré pour la conversion DC/DC », nov. 2009.
- [27] L. Kerachev, « Technologies for the implementation and strategies for the configuration of network of micro-converters - Application to the photovoltaics », Theses, Université de Grenoble, 2013.
- [28] T. H. Phung, « Battery charge balancer based on network of micro-converters. Design and development for improvement of energy efficiency and reliability », Theses, Université de Grenoble, 2013.
- [29] T. Ericson et A. Tucker, « Power Electronics Building Blocks and potential power modulator applications », in *Conference Record of the Twenty-Third International Power Modulator Symposium (Cat. No. 98CH36133)*, juin 1998, p. 12-15, doi: 10.1109/MODSYM.1998.741179.
- [30] F. C. Lee et Dengming Peng, « Power electronics building block and system integration », in *Proceedings IPEMC 2000. Third International Power Electronics and Motion Control Conference (IEEE Cat. No.00EX435)*, août 2000, vol. 1, p. 1-8 vol.1, doi: 10.1109/IPEMC.2000.885325.
- [31] A. R. Iyer, R. P. Kandula, R. Moghe, J. E. Hernandez, F. C. Lambert, et D. Divan, « Validation of the Plug-and-Play AC/AC Power Electronics Building Block (AC-PEBB) for Medium-Voltage Grid Control Applications », *IEEE Trans. Ind. Appl.*, vol. 50, n° 5, p. 3549-3557, sept. 2014, doi: 10.1109/TIA.2014.2304583.
- [32] P. K. Steimer, « Power electronics building blocks - a platform-based approach to power electronics », in *2003 IEEE Power Engineering Society General Meeting (IEEE Cat. No.03CH37491)*, juill. 2003, vol. 3, p. 1360-1365 Vol. 3, doi: 10.1109/PES.2003.1267349.
- [33] L. Kerachev, A. Andreta, Y. Lembeye, et J.-C. Crébier, « A new step towards the Power Electronics Design Automation », p. 8, 2017.
- [34] A. Andreta, A. Derbey, Y. Lembeye, L. F. L. Villa, et J.-C. Crébier, « Characterization Platform for Modular Power Converters », p. 6, 2018.
- [35] T. Lamorelle, A. Andreta, Y. Lembeye, J.-C. Crébier, et J.-C. Podvin, « Design level power electronics building block: Industrial framework for DC-DC conversion », in *2018 IEEE*

- International Conference on Industrial Technology (ICIT)*, Lyon, févr. 2018, p. 670-675, doi: 10.1109/ICIT.2018.8352258.
- [36] G. Cibrario *et al.*, « A high-level design rule library addressing CMOS and heterogeneous technologies », in *2014 IEEE International Conference on IC Design Technology*, mai 2014, p. 1-4, doi: 10.1109/ICICDT.2014.6838599.
- [37] P. Sun *et al.*, « Automatic post-layout flow validation tool for Deep Sub-micron process design kits », in *2011 12th International Symposium on Quality Electronic Design*, mars 2011, p. 1-4, doi: 10.1109/ISQED.2011.5770769.
- [38] « 60950-1 IEC 2005.pdf ».
- [39] R. W. De Doncker, D. M. Divan, et M. H. Kheraluwala, « A three-phase soft-switched high power density DC/DC converter for high power applications », in *Conference Record of the 1988 IEEE Industry Applications Society Annual Meeting*, oct. 1988, p. 796-805 vol.1, doi: 10.1109/IAS.1988.25153.
- [40] C. Gu, Z. Zheng, Y. Li, X. Liu, et P. Wheeler, « General modulation optimization methods of dual-active-bridge (DAB) converters », in *IECON 2017 - 43rd Annual Conference of the IEEE Industrial Electronics Society*, nov. 2017, p. 4920-4925, doi: 10.1109/IECON.2017.8216849.
- [41] F. Krismer et J. W. Kolar, « Closed Form Solution for Minimum Conduction Loss Modulation of DAB Converters », *IEEE Trans. Power Electron.*, vol. 27, n° 1, p. 174-188, janv. 2012, doi: 10.1109/TPEL.2011.2157976.
- [42] F. Krismer et Kolar, Johann W., « Modeling and Optimization of Bidirectional Dual Active Bridge DC-DC Converter Topologies », ETH Zurich, 2011.
- [43] L. Kerachev, A. Andreta, Y. Lembeye, et J.-C. Crébier, « Generic approach for design, configuration and control of modular converters », p. 8, 2017.
- [44] Z. Qin, Z. Shen, et F. Blaabjerg, « Modelling and analysis of the transformer current resonance in dual active bridge converters », in *2017 IEEE Energy Conversion Congress and Exposition (ECCE)*, oct. 2017, p. 4520-4524, doi: 10.1109/ECCE.2017.8096775.
- [45] F. Krismer, J. Biela, et J. W. Kolar, « A comparative evaluation of isolated bi-directional DC/DC converters with wide input and output voltage range », in *Fourtieth IAS Annual Meeting. Conference Record of the 2005 Industry Applications Conference, 2005.*, oct. 2005, vol. 1, p. 599-606 Vol. 1, doi: 10.1109/IAS.2005.1518368.
- [46] Y. Wang, S. W. H. de Haan, et J. A. Ferreira, « Optimal operating ranges of three modulation methods in dual active bridge converters », in *2009 IEEE 6th International Power Electronics and Motion Control Conference*, mai 2009, p. 1397-1401, doi: 10.1109/IPEMC.2009.5157602.
- [47] A. Rodriguez Alonso, J. Sebastian, D. G. Lamar, M. M. Hernando, et A. Vazquez, « An overall study of a Dual Active Bridge for bidirectional DC/DC conversion », in *2010 IEEE Energy Conversion Congress and Exposition*, Atlanta, GA, sept. 2010, p. 1129-1135, doi: 10.1109/ECCE.2010.5617847.
- [48] M. Jafari, Z. Malekjamshidi, et J. G. Zhu, « Analysis of operation modes and limitations of dual active bridge phase shift converter », in *2015 IEEE 11th International Conference on Power Electronics and Drive Systems*, Sydney, Australia, juin 2015, p. 393-398, doi: 10.1109/PEDS.2015.7203545.
- [49] F. Zhang, M. M. U. Rehman, R. Zane, et D. Maksimovic, « Improved steady-state model of the dual-active-bridge converter », in *2015 IEEE Energy Conversion Congress and Exposition (ECCE)*, Montreal, QC, Canada, sept. 2015, p. 630-636, doi: 10.1109/ECCE.2015.7309748.
- [50] L. Kerachev, T. H. Trinh, Y. Lembeye, et J.-C. Crebier, « Design and Implementation of a Highly Integrated Dual Active Bridge Microconverter », *IEEE Trans. Power Electron.*, vol. 31, n° 8, p. 5635-5643, août 2016, doi: 10.1109/TPEL.2015.2493199.
- [51] F. Sarrafín-Ardebili, B. Allard, et J.-C. Crebier, « Capacitive Coupling for High Voltage Ratio Power Transfer in Multi-Cell Converters Based on GaN HFETs », p. 6, 2016.
- [52] A. Andreta, « Automatic Design for Manufacturing in Power Electronics Based on Power Converter Arrays », phdthesis, Université Grenoble Alpes, 2019.

-
- [53] « AV02-0886EN.pdf ». Consulté le: avr. 10, 2020. [En ligne]. Disponible sur: <https://docs.broadcom.com/doc/AV02-0886EN>.
- [54] « amc1301.pdf ». Consulté le: avr. 10, 2020. [En ligne]. Disponible sur: <http://www.ti.com/lit/ds/symlink/amc1301.pdf>.
- [55] R. Giri, V. Choudhary, R. Ayyanar, et N. Mohan, « Common-duty-ratio control of input-series connected modular DC-DC converters with active input voltage and load-current sharing », *IEEE Trans. Ind. Appl.*, vol. 42, n° 4, p. 1101-1111, juill. 2006, doi: 10.1109/TIA.2006.876064.
- [56] J. Shi, L. Zhou, et X. He, « Common-Duty-Ratio Control of Input-Parallel Output-Parallel (IPOP) Connected DC-DC Converter Modules With Automatic Sharing of Currents », *IEEE Trans. Power Electron.*, vol. 27, n° 7, p. 3277-3291, juill. 2012, doi: 10.1109/TPEL.2011.2180541.
- [57] A. G. Andreta *et al.*, « A High Efficiency and Power Density, High Step-Up, Non-isolated DC-DC Converter Based on Multicell Approach », p. 5, 2018.
- [58] M. Kasper, D. Bortis, et J. W. Kolar, « Scaling and balancing of multi-cell converters », in *2014 International Power Electronics Conference (IPEC-Hiroshima 2014 - ECCE ASIA)*, Hiroshima, Japan, mai 2014, p. 2079-2086, doi: 10.1109/IPEC.2014.6869875.
- [59] H. T. Mouton, J. H. R. Enslin, et H. Akagi, « Natural balancing of series-stacked power quality conditioners », *IEEE Trans. Power Electron.*, vol. 18, n° 1, p. 198-207, janv. 2003, doi: 10.1109/TPEL.2002.807148.
- [60] « 749119150 Würth Elektronik | Mouser », *Mouser Electronics*. <https://www.mouser.com/ProductDetail/710-749119150>.
- [61] J.-C. Crebier, Y. Lembeye, L. Kerachev, et J. Lourd, « Vers une nouvelle approche de conception et de fabrication en Electr. de Puissance. Et si la microélectronique était un exemple à suivre ? », p. 7.
- [62] T. Lamorelle, Y. Lembeye, et J. Crébier, « Handling Differential Mode Conducted EMC in Modular Converters », in *2018 20th European Conference on Power Electronics and Applications (EPE'18 ECCE Europe)*, sept. 2018, p. P.1-P.10.
- [63] K. Ishikawa, S. Ogasawara, M. Takemoto, et K. Orikawa, « Development of an SiC High-Frequency PWM Inverter Using a Thick Multilayer PCB to Minimize Stray Inductance », in *2018 International Power Electronics Conference (IPEC-Niigata 2018 -ECCE Asia)*, mai 2018, p. 2725-2731, doi: 10.23919/IPEC.2018.8507376.
- [64] Y. Liu et H.-Y. Ye, « Investigation on Stray Inductance of SiC MOSFET Module », p. 2.
- [65] M. Blank, T. Gluck, A. Kugi, et H.-P. Kreuter, « Digital Slew Rate and S-Shape Control for Smart Power Switches to Reduce EMI Generation », *IEEE Trans. Power Electron.*, vol. 30, n° 9, p. 5170-5180, sept. 2015, doi: 10.1109/TPEL.2014.2361021.
- [66] A. Videt, P. Le Moigne, N. Idir, P. Baudesson, et X. Cimetiere, « A New Carrier-Based PWM Providing Common-Mode-Current Reduction and DC-Bus Balancing for Three-Level Inverters », *IEEE Trans. Ind. Electron.*, vol. 54, n° 6, p. 3001-3011, déc. 2007, doi: 10.1109/TIE.2007.907001.
- [67] A. Videt, P. Le Moigne, N. Idir, P. Baudesson, J.-J. Franchaud, et J. Ecrabey, « Motor Overvoltage Limitation by Means of a New EMI-Reducing PWM Strategy for Three-Level Inverters », *IEEE Trans. Ind. Appl.*, vol. 45, n° 5, p. 1678-1687, 2009, doi: 10.1109/TIA.2009.2027517.
- [68] E. Waffenschmidt, « Shielding properties of soft-magnetic layers for planar inductors », in *Proceedings of 14th International Power Electronics and Motion Control Conference EPE-PEMC 2010*, Ohrid, Macedonia, sept. 2010, doi: 10.1109/EPEPEMC.2010.5606672.
- [69] M. Ali, E. Labouré, F. Costa, et B. Revol, « Design of a Hybrid Integrated EMC Filter for a DC-DC Power Converter », *IEEE Trans. Power Electron.*, vol. 27, n° 11, p. 4380-4390, nov. 2012, doi: 10.1109/TPEL.2012.2183387.
- [70] « European Standard: EN55022: 2012 Information technology equipment - Radio disturbance characteristics - Limits and methods of measurement ».
- [71] « <https://maatel.com/> ».
- [72] M. Blanc *et al.*, « Optimisation d'une structure de conversion DC-DC réversible pour application aéronautique », p. 9.
-

- [73] A. J. Bento Bottion et I. Barbi, « Series-series association of two Dual Active Bridge (DAB) converters », in *2015 IEEE International Conference on Industrial Technology (ICIT)*, Seville, mars 2015, p. 1161-1166, doi: 10.1109/ICIT.2015.7125254.

Annexe A

Catégorie digitale : la SC firmware

A.1. STRUCTURATION D'UN FIRMWARE PAR COUCHE.....	151
A.2. ARCHITECTURE DU FIRMWARE.....	153
A.3. AUTOMATISATION DU CODE.....	155
A.4. GESTION DU FIRMWARE.....	156
A.5. LIMITES PHYSIQUES DE LA STRUCTURATION DU FIRMWARE.....	158

La SC microcontrôleur MCUSC, présentée dans le chapitre I (Figure I-11), est complétée d'un bloc « Firmware ». La philosophie de structuration dans laquelle l'étage de puissance et la carte auxiliaire ont été pensés doit être étendue au firmware. C'est l'objet de la dernière partie de ce chapitre. Le firmware est destiné à avoir un caractère modulaire, automatique, non dépendant d'un changement de matériel, et configurable par l'utilisateur final. La structure du firmware doit permettre, outre le fonctionnement du réseau, un paramétrage automatique en fonction de la configuration du réseau. Pour atteindre ces objectifs, le firmware tient compte d'une structuration par couches (structuration en driver, main, ...) mais aussi d'une adaptation à la configuration.

A.1. Structuration d'un firmware par couche

Plusieurs couches de programme ont été imaginées permettant de rendre ce firmware générique et configurable. Certaines couches sont dépendantes du matériel et doivent être adaptées au hardware, les autres ne le sont pas et sont en ce sens totalement génériques. Elles sont présentées dans la figure ci-dessous :




Figure A-1 Couches du firmware intégré dans le microcontrôleur

L'ensemble du firmware respecte la Figure A-1. Les couches du bas de la figure sont « proches » du matériel contrairement aux autres. Les couches sont définies comme suit :

- Matériel : Ensemble de parties de code décrivant le matériel. Cela se trouve majoritairement sous la forme de définition de variables.
- Drivers : Permettent de remonter et de descendre les informations du convertisseur ou vers le convertisseur (ordre, mesures, communication, protections). Traduction d'une information physique vers un registre (ou variable) ou inversement. Ils permettent aux parties logicielles du dessus de ne plus être dépendantes de la couche matérielle.
- Protections : Les protections définies ici sont des protections réflexes, sur le courant, la tension, la température, ... Elles nécessitent une observation permanente de l'état des registres et émettent des actions immédiates (interruptions).
- Contrôle 1 : Cette couche permet de faire abstraction de la complexité matérielle du réseau de convertisseurs. Par exemple, si les courants sont mesurés séparément, une variable globale de courant de carte est actualisée par la somme des valeurs $i_{C1} = i_{CIL1} + i_{CIL2} + i_{CIL3}$. Le but est donc de pouvoir commander l'ensemble via des fonctions agissant sur le point électrique du réseau de convertisseurs.
- Contrôle 2 : Dans un cas de déséquilibre naturel du convertisseur, la couche présentée doit assurer cette une régulation des sous ensemble du réseau de convertisseurs via les mesures faites.

L'ensemble du convertisseur est alors vu comme une boîte noire où les CSCs sont équilibrées. Cette boîte noire est en boucle ouverte. Vu de l'utilisateur, le convertisseur se contrôle via les fonctions de contrôle 1. La régulation de cette boîte noire est un choix laissé à l'utilisateur. Ce choix sera détaillé dans la suite de cette partie.

- Analyse : L'ensemble des grandeurs électriques du réseau de convertisseurs étant instrumentées, la MCUSC propose un stockage et une analyse des données. Cela peut se définir par exemple via des modèles de vieillissement du réseau et une information sur l'état du réseau de convertisseur.
- Commande éloignée : c'est la partie régulation / asservissement du convertisseur qui est vu comme une boîte noire.

La partie dépendance du matériel inclut la définition des paramètres du microcontrôleur (renommer les registres, ...) pour se séparer du matériel. Ensuite, le matériel impose par exemple certains protocoles de communication (SPI, RS232, ...) qui demandent des drivers pour être en capacité d'utiliser ces fonctions par la suite. Les différentes couches peuvent se distinguer par des couches « sans intelligence », « avec une intelligence primaire » et « custom ». La partie sans intelligence vise à redéfinir le matériel pour ensuite n'utiliser que du code délié du matériel. La partie intelligence primaire a pour objectif de décrire toutes les fonctions nécessaires à l'utilisation d'un réseau de convertisseurs. Cela peut aller du changement de déphasage dans le registre du microcontrôleur à l'affichage d'un texte via un protocole SPI. L'intelligence primaire doit être capable de gérer les associations déséquilibrées comme ISOS. Un exemple est donné en Figure A-2 : dans une configuration comprenant 3-ISOS, trois boucles internes de gestion de l'équilibrage des tensions sont mise en œuvre. L'intérieur du cadre bleu n'est pas essentiel, il doit être vu comme un système conçu pour assurer le bon fonctionnement et l'équilibrage di réseau. Par contre, il est important de noter que l'intérieur du cadre bleu est géré dans les couches intelligence primaire.




Figure A-2 Exemple de synoptique de régulation de tension à implémenter dans le code pour une association ISOS

L'ensemble est ensuite utilisé comme une base qui permet de gérer l'ensemble des fonctionnalités d'un convertisseur. Le cadre bleu présenté sur la Figure A-2 n'est pas visible vu de l'utilisateur. C'est là que la notion de partie custom doit être précisée.

A.2. Architecture du firmware

Il est nécessaire de préciser ici que lors de l'élaboration d'un convertisseur supporté par une filière technologique, un code pré-rempli et une bibliothèque de fonctions est automatiquement fourni. Le firmware possède une partie modifiable par l'utilisateur final. L'utilisateur doit avoir accès à une liberté de code afin de maîtriser le convertisseur en tant que boîte noire sans avoir accès aux couches inférieures gérant le fonctionnement du réseau de convertisseurs.

L'ensemble des fichiers .c et .h inclus dans le code est présenté dans le Tableau A-1.

Tableau A-1 Présentation des fichiers .c et .h présents dans le code modulaire d'un réseau de convertisseurs

<ul style="list-style-type: none"> • Fichiers .c : <ul style="list-style-type: none"> ○ main.c ○ user_main.c ○ init_osc.c ○ lcd_spi.c ○ lib_ADC.c ○ lib_PWM.c ○ lib_timers.c ○ lib_uart.c ○ lib_util.c ○ spi_lib.c 	<ul style="list-style-type: none"> • Fichiers .h : <ul style="list-style-type: none"> ○ PinMap.h ○ config1.h ○ delay.h ○ init_osc.h ○ lcd_spi.h ○ lib_ADC.h ○ lib_PWM.h ○ lib_timers.h ○ lib_uart.h ○ lib_util.h ○ spi_lib.h
--	---

Le code est composé classiquement d'un fichier main.c qui déroule un programme principal. A celui-ci s'ajoute un nombre de bibliothèques logicielles permettant de manipuler des fonctions appropriées dans

le programme principal. Parmi ces bibliothèques, la plupart sont classiques : uart, spi, spi, ... Seules les fichiers lib_PWM et lib_ADC sont extrêmement dépendants du microcontrôleur. Celui-ci, en fonction des références et des fabricants, propose des fonctionnalités différentes. Des questions comme la gestion des interruptions, la gestion simultanée d'une acquisition de mesure, le traitement de l'information, l'envoi de commandes, tout en continuant un affichage des valeurs reste un champ de compétence à lui seul. Ce document traite ces questions d'amélioration de code et d'exploitation des avantages matériels du microcontrôleur mais ne prétend pas être un optimum.

Fichier PinMap.h :

Le fichier PinMap.h est situé dans la couche « matériel ». C'est le fichier qui fait le lien entre les registres et des variables utilisées par les codes des couches supérieures. Il permet aussi de reconfigurer les connexions physiques liées au routage du MCUSC. Le fichier PinMap.h permet de s'affranchir de la couche « matériel » en proposant de définir et de nommer les entrées sorties du microcontrôleur. La Figure A-3 présente l'étendue des possibilités des brochages du boitier.




Figure A-3 Diagramme de câblage du microcontrôleur dsPIC33FJ64GS10

La pin 3 peut être utilisée comme un signal PWM ou bien comme un port bidirectionnel qui peut servir pour de la communication par exemple. Il est aussi possible de remarquer que la Figure A-3 présente des PWMs réparties aléatoirement autour du boitier. Il est plus aisé d'adapter le firmware à la configuration physique (figée) que l'inverse. Cette donnée est à implémenter dans PinMap.h pour figer l'utilisation des pattes du microcontrôleur.

Fichier user_main.c :

C'est le fichier dédiée à la partie custom de l'utilisateur. Celui-ci possède un espace vierge de code dans lequel des fonctions spécifiques peuvent être développées. Une mise en œuvre spécialisée est faite de sorte à ce que l'utilisateur ne puisse modifier que le fichier user_main.c. Le fichier en question est vu comme une fonction appelée pendant le main.c du code principal. Cette fonction peut contenir de la sauvegarde de données, de la communication ou bien une régulation.

La liste des fonctions précisées est : une mesure de tension et de courant d'entrée / sortie qui permettent un affichage, une communication. Par ailleurs, une boucle de régulation pré-remplie est codé : l'utilisateur doit préciser des coefficients pour une boucle de régulation de tension et de courant. L'utilisateur peut alors implémenter sa propre régulation.

Fichier config1.h :

Le fichier config1.h est le fichier qui traduit le cahier des charges électrique en une liste de définitions de paramètres. Ces paramètres sont définis et représentent des fonctionnalités du code à activer (1 ou 0) ou à définir (valeur exacte). Lors de la compilation, seule les fonctionnalités à 1 seront implémentées dans le programme du microcontrôleur.

A.3. Automatisation du code

L'automatisation du code dans tous les fichiers. Seul le fichier config1.h est automatiquement généré à travers une application. Le code manipule un nombre de mesures (AN) et de signaux de commande (PWMs) étant activables et paramétrables. Un ensemble de configurations physiques possibles (IPOS, ISOP, ...) amène à activer ou non et paramétrer ou non une partie du code. L'ensemble de ce paramétrage est regroupé dans le fichier config1.h. Le reste du code peut être activable via des directives de compilations. Ce fichier a un impact sur : le nombre de blocs de PWMs à activer, le nombre d'ADC à activer. Il tient compte de tous les critères présentés dans le chapitre précédent.

L'application traduit le cahier des charges dans le même esprit que Figure I-12. Celle-ci est présentée sur la Figure A-4. Le rôle de cette application est :

- Prendre en donnée d'entrée
 - La configuration électrique du réseau de convertisseurs
- Produire et fixer :
 - Le nombre d'ordres de commande à envoyer
 - Le nombre de mesures de tension / courant à faire et les nommer
 - Les gains des chaînes de mesures




Figure A-4 Application générant le config1.h

L'application prend en compte le hardware (configuration physique, gains des étages mesures, valeurs des shunts) et renvoie le code à intégrer dans le fichier config1.h et une liste de contrôles des grandeurs moyennes mesurées (tension entrée, ...). Le hard est situé dans la colonne de gauche, le code au centre et les grandeurs de contrôle à droite sur la Figure A-4. L'application tient compte des remarques faites précédemment en définissant des mesures de courant possédant la syntaxe MES_IOUTXY et MES_IINXY avec X la carte de puissance et Y la ligne. Les coefficients des étages physiques de mesures se transposent par des coefficients multiplicateurs qui permettent de redéfinir la mesure à partir de la valeur lue à la patte ANXX du μc . L'application fixe aussi l'évènement sur lequel l'interruption sera déclenchée : cela est plus amplement expliqué dans la sous-partie suivante.

A.4. Gestion du firmware

Comme précisé dans les parties précédentes, il existe des spécificités d'un réseau à l'autre : le nombre de PWMs, le protocole de communication utilisé, le nombre de mesures, ... Ces variations ont été expliquées et détaillées concernant la structuration de l'étage de puissance, de la carte auxiliaire mais elles sont aussi structurées lors de la mise en œuvre du firmware. Une compréhension de cette structuration demande plus de connaissances concernant le fonctionnement propre de la référence dsPIC du microcontrôleur.

Concernant les PWMs, le microcontrôleur possède des PWMHx et PWMLx. Cela signifie qu'il peut les relier au niveau du code afin d'avoir deux signaux dépendants et complémentaires. La phase, le rapport cyclique, le temps mort de chaque PWM peuvent être définis dans des registres. Ceux-ci sont renommés et sont ensuite définis dans une structure de « bloc ». Chaque bloc représente un ensemble de CSCs qui nécessite un envoi de deux signaux de PWMs déphasé d'un angle souhaité. Concernant les mesures, la référence comprend 24 entrées analogiques numériques (AN). La lecture d'une entrée AN se fait en lisant le buffer associé. Le buffer est actualisé via un registre nommé ADCPCXbits.TRGSRCX qui signifie « trigger source ». Il est possible de configurer l'actualisation du buffer sur un évènement et de définir l'évènement comme le front montant de la PWM. Afin de coder la couche de contrôle 1, la gestion des interruptions et de la boucle de contrôle 1 est fait en suivant l'algorithme de la Figure A-5.




Figure A-5 Algorithme séquentiel des actions faites pour assurer la boucle de contrôle 1

Il y a K tableaux qui correspondent au K valeurs à mesurer. Toutes les N interruptions, chaque tableau est considéré rempli et la variable « ADC_refresh_flag » est mise à 1 ce qui permet d’arrêter de remplir le tableau le temps que le main calcule la valeur moyenne de ce tableau. Ce travail est fait pour les K tableaux et ensuite la valeur moyenne calculée depuis le main est implémenté dans le PID afin de calculer les déphasages à envoyer pour chaque bloc de CSCs.

Ce choix d’algorithmes possède le défaut d’attendre N fronts montants de PWMs c’est-à-dire N périodes avant d’agir sur la commande. Augmenter la valeur de N permet de stabiliser la valeur mesurée (de la tension par exemple) mais c’est aussi ralentir la dynamique du système. Il est nécessaire de décrire les ordres de grandeur pour faire un choix. En pratique, la CSC présentée réagit en $\tau \approx 30\mu s$, τ étant le temps de réponse à 95% à un échelon (Figure A-6). C’est une constante de temps dépendante des composants internes de la CSC (capacité de sortie). Ici, la constante de temps de réponse à un changement de consigne est 10 fois supérieure à la période du microcontrôleur. Il est aussi possible de voir que la tension à mesurer n’est pas stable : à chaque période de découpage, une surtension se produit. Afin d’éviter ce phénomène, il faut utiliser une option du microcontrôleur qui permet de décaler la mesure par rapport au front montant de la PWM. La Figure A-7 montre des chronogrammes symboliques du code représentant les phases temporelles de la Figure A-5.




Figure A-6 Boucle ouverte expérimentale : variation de la commande sur une CSC (capture oscilloscope)




Figure A-7 Chronogrammes des événements de la boucle de contrôle 1

Discussion :

La Figure A-5 présente dans le main l'appel de la fonction `user_main.c`. C'est celle-ci qui est complètement codable par l'utilisateur. Une architecture pré-remplie permet un contrôle PID avec des coefficients à définir. Ce fichier a été imaginé mais n'a pas été développé. Il est clair qu'une étude poussée de l'intégration de ce code fils dans le fonctionnement du code mère est complexe. Il est possible que le développement propre d'un `user_main.c` contraigne la possibilité du contenu du code. Il reste un travail à faire à ce niveau.

A.5. Limites physiques de la structuration du firmware

La structuration du firmware permet de générer un code avec un grand nombre de mesures à faire, etc... Malgré cette liberté, la partie hardware et notamment le microcontrôleur lui-même possède ses propres limites. Celles-ci se déclinent en :

- Un nombre d'entrées / sorties limité
- Une rapidité de calcul limitée

Une étude complémentaire a été faite pour mesurer physiquement les limites du firmware en tant que SC. Les limites présentées ici sont des limites physiques intrinsèques à la référence du microcontrôleur. La Figure A-7 montre les chronogrammes des interruptions de la boucle de contrôle 1. La durée d'une interruption dépend de l'état de remplissage du tableau. En pratique, la durée prise pour faire les étapes « remplir la dernière case du tableau avec le buffer | calculer la nouvelle commande » prend jusqu'à 10µs. Cela doit être fait K fois, K étant le nombre de grandeurs à mesurer. L'ensemble de ces durées peut être une limite au contrôle du réseau.

Le nombre d'entrées analogiques numériques est 23. Il est donc nécessaire d'avoir une configuration physique ne nécessitant pas plus de 23 mesures. La référence du µc possède 9 paires de PWMs. En les activant comme indépendantes les unes des autres, il est possible de contrôler jusqu'à 9 blocs indépendants. Théoriquement, 17 blocs sont contrôlables : en supposant qu'une PWM est envoyée à tous les primaires de chaque bloc (Input d'une CSC), il reste 17 PWMs à envoyer à 17 secondaires de blocs (Output d'une CSC). Le terme « Blocs indépendants » suppose qu'il est possible de changer des caractéristiques paires à paires (fréquence de commutation entre 2 blocs), ce qui n'est pas possible avec la méthode de contrôle de 17 blocs.