



HAL
open science

Approche duale de modélisation TCAD et de caractérisations électriques approfondies pour la détermination de la signature et de la localisation des pièges dans les HEMT GaN sur substrat SiC

Mohamed Bouslama

► To cite this version:

Mohamed Bouslama. Approche duale de modélisation TCAD et de caractérisations électriques approfondies pour la détermination de la signature et de la localisation des pièges dans les HEMT GaN sur substrat SiC. Electronique. Université de Limoges, 2020. Français. NNT : 2020LIMO0076 . tel-03149025

HAL Id: tel-03149025

<https://theses.hal.science/tel-03149025v1>

Submitted on 22 Feb 2021

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

Université de Limoges
ED 610 - Sciences et Ingénierie des Systèmes, Mathématiques,
Informatique (SISMI)
XLIM UMR CNRS 7252

Thèse pour obtenir le grade de
Docteur de l'Université de Limoges
Sciences et Ingénierie pour l'Information – Électronique des Hautes
Fréquences, Photonique et systèmes

Présentée et soutenue par

Mohamed Bouslama

Le 18 décembre 2020

Approche duale de modélisation TCAD et de
caractérisations électriques approfondies pour la
détermination de la signature et de la localisation des
pièges dans les HEMT GaN sur substrat SiC

Thèse dirigée par Jean-Christophe Nallatamby et Raphaël Sommet

JURY :

M. Jean-Michel Nebus,	Professeur, Xlim, Université de Limoges	Président du jury
M. Joaquin Portilla,	Professeur, UPV/EHU, Université del Pais Vasco	Rapporteur
M. Eric Bergeault,	Professeur, Télécom ParisTech	Rapporteur
M. Jean-Marc Tanguy,	Ingénieur DGA, Balard, Paris	Examineur
M. Christophe Chang,	Ingénieur-Docteur, UMS	Examineur
M. Emmanuel Dupouy,	Professeur, Instituto Federal da Paraíba	Examineur
M. Raphael Sommet,	Chargé de recherche CNRS, Université de Limoges	Co-directeur
M. Jean-Christophe Nallatamby,	Professeur, Xlim, Université de Limoges	Co-directeur
M. Christophe Charbonniaud,	Ingénieur-Docteur, AMCAD Engineering	Invité



***À mon père et ma mère,
À mon frère et ma sœur,
À mes grands-parents, paix à leurs âmes,***

"Je ne perds jamais. Soit je gagne, soit j'apprends"

Nelson Mandela

Remerciements

Ce travail de thèse a été effectué au sein de l'institut de Recherche XLIM de l'Université de Limoges, axe « Système RF ».

Ma plus profonde gratitude et mon admiration vont à Monsieur Jean-Christophe Nallatamby, Directeur de thèse et Professeur à l'Université de Limoges avec qui j'ai pu réaliser ces travaux de thèse. Merci d'avoir été présent pour moi dans les moments difficiles. Un grand merci d'avoir eu une confiance inébranlable en mes capacités, de m'avoir transmis votre savoir ainsi que la rigueur scientifique. Nos discussions hors cadre scientifique, sont pour moi des souvenirs mémorables qui resteront gravés.

Ma gratitude et mon admiration vont également à Monsieur Raphael Sommet, co-Directeur de thèse et chargé de recherche au CNRS, pour sa disponibilité, ses compétences et son expérience ainsi que son soutien dans les moments difficiles qui m'ont permis de mener à bien ces travaux de recherche.

Je souhaite remercier Monsieur Éric Bergeault, Professeur à Télécom ParisTech ainsi que Monsieur Joaquin Portilla, Professeur à l'Université del Pais Vasco, pour avoir accepté d'être rapporteurs de ce travail, ainsi que pour le temps consacré à la lecture de ce manuscrit.

Ma reconnaissance va également à Messieurs M. Jean-Marc Tanguy, Ingénieur DGA, M. Christophe Chang, Ingénieur chez UMS et M. Emmanuel Dupouy, Professeur à l'instituto Federal da Paraíba, pour avoir bien voulu prendre part à ce jury de thèse en qualité d'examineurs.

Je tiens à remercier aussi Monsieur Jean-Michel NEBUS professeur à l'Université de Limoges, pour avoir accepté de présider le jury de cette thèse.

Je souhaite également remercier le nombreux personnel de l'IUT GEII de Brive la Gaillarde, avec qui j'ai eu plaisir à travailler : Michel Prigent, Edson Martinod, Michèle Lalande, Joël Andrieu, Carlos Valente et Didier Roques.

J'aimerais également exprimer ma gratitude envers certaines personnes qui sont devenues plus que des collègues : Anass doctorant, mais aussi un vrai frère et partenaire sportif, merci pour ton amitié, ton support et toutes nos conversations. La crise sanitaire va bientôt finir et il faut reprendre la musculation !

Merci aux doctorants de Brive : Yohann, Khushboo, Abdel, Jérémy, Sébastien et les docteurs Vincent, Frédérique, Franck, et Gwenaël avec qui j'ai pris plaisir à travailler et à échanger.

Muchas Gracias à Marie Celerier pour sa gentillesse, sa patience sans égale, son aide et son soutien.

Mes derniers remerciements sont réservés à mes parents Houda et Nejib, à ma sœur Hiba et à mon frère Najmi. Merci d'avoir fait de moi ce que je suis devenu. Ces remerciements ne sont pas grand-chose comparé à ce que j'éprouve pour vous.

Droits d'auteurs

Cette création est mise à disposition selon le Contrat :
« Attribution-Pas d'Utilisation Commerciale-Pas de modification 3.0 France »
disponible en ligne : <http://creativecommons.org/licenses/by-nc-nd/3.0/fr/>



Table des matières

REMERCIEMENTS	5
DROITS D'AUTEURS	6
TABLE DES MATIERES	7
TABLE DES ILLUSTRATIONS	9
TABLE DES TABLEAUX	17
INTRODUCTION GENERALE	18
CHAPITRE I. GENERALITES SUR LA TECHNOLOGIE GAN HEMT	23
I.1. Introduction	23
I.2. Principe de fonctionnement d'un HEMT	23
I.2.1. Généralités	23
I.2.2. Hétérojonction et gaz bidimensionnel d'électrons	24
I.2.3. Structure d'un HEMT	25
I.3. Performances des composants HEMT à base de GaN	28
I.3.1. Propriétés du matériau GaN	28
I.4. Transistor HEMT AlGaIn/GaN	30
I.4.1. Technologie et structure	30
I.4.2. Polarisation spontanée et piézoélectrique	33
I.4.3. Les Mécanismes limitant les performances du transistor	35
I.5. Conclusion	68
CHAPITRE II. CARACTERISATION DES EFFETS DE PIEGES SUR LES TRANSISTORS ALGAN/GAN HEMT DE LA FILIERE GH15	70
II.1. Introduction	70
II.2. Caractérisation de la résistance thermique pour un transistor AlGaIn/GaN HEMT de taille 8x50 µm de la filière GH15	71
II.2.1. Qu'est-ce qu'une résistance thermique ?	71
II.2.2. Première configuration : température de socle variable & puissance dissipée nulle	72
II.2.3. Deuxième configuration : puissance dissipée variable & température de socle fixe	74
II.3. Mesures des paramètres S BF sur des transistors AlGaIn/GaN HEMTs de la filière GH15	77
II.3.1. Mesures basse fréquence de l'admittance de sortie à différentes températures	77
II.4. Mesures du bruit basse fréquence sur des transistors AlGaIn/GaN HEMTs de la filière GH15	84
II.4.1. Mesures des DSP de bruit en sortie des transistors AlGaIn/GaN HEMTs de la filière GH15	84
II.5. Mesures transitoire du courant du drain (I-DLTS) sur les transistors AlGaIn/GaN HEMT de la filière GH15	88
II.5.1. Mesure IDLTS par impulsion de drain pour les transistors GH15	91
II.5.2. Mesure IDLTS par impulsion de grille pour les transistors GH15	94

II.6. Caractérisation des pièges sur les GH15 : comparaison de deux profils de dopage différents.....	101
II.6.1. Impact sur les mesures I-DLTS	101
II.7. Caractérisation avancée des pièges sur des transistors vieillis et non vieillis de la filière GH15.....	105
II.7.1. Procédures du vieillissement	106
II.7.2. Impact sur les mesures des paramètres S BF	107
II.7.3. Impact sur les mesures I-DLTS	108
II.8. Conclusion	110
CHAPITRE III. SIMULATION PHYSIQUE SUR UN TRANSISTOR ALGAN/GAN HEMT DE TAILLE 8X50 μM DE LA FILIERE GH15	112
III.1. Introduction	112
III.2. Simulation TCAD	113
III.3. Modèles physiques	114
III.3.1. Les équations de transport	114
III.3.2. Modèle Dérive-Diffusion	116
III.3.3. Modèle Thermodynamique	117
III.3.4. Modèle Hydrodynamique.....	118
III.3.5. Méthode gradient.....	118
III.3.6. Modèle de recombinaison SRH	119
III.3.7. Modèle de mobilité	120
III.3.8. Modèle d'émission thermoïonique	121
III.3.9. Modèle de fuite par effet tunnel	121
III.4. Modélisation physique du transistor AlGaIn/GaN de taille 8x50 μ m.....	122
III.4.1. Modèle de polarisation.....	123
III.5. Calibration.....	130
III.6. Simulation des Paramètres S BF	134
III.7. Probabilité d'occupation des pièges	146
III.8. Simulation de la densité spectrale du bruit BF	148
III.9. Simulation transitoire par impulsion de drain.....	150
III.10. Conclusion	157
CONCLUSION GENERALE	158
RÉFÉRENCES BIBLIOGRAPHIQUES.....	162
ANNEXES.....	174

Table des illustrations

Figure 1 : Puissances atteintes en fonction de la fréquence des différents matériaux semi-conducteurs.....	19
Figure 2 : Principe de fonctionnement d'un transistor HEMT (a) non polarisé, (b) polarisé ...	24
Figure 3 : Structure des bandes d'énergies dans une hétérojonction du matériau grand et petit gap.	24
Figure 4 : Structure générale d'un transistor HEMT	25
Figure 5 : structure simplifié d'une hétérostructure de type HEMT de la filière nitride de Gallium	31
Figure 6 : exemple d'ajout du back barrier dans les transistor AlGaIn/GaN.....	31
Figure 7 : structure simplifié d'un transistor AlGaIn/GaN avec un Field-Plate.....	32
Figure 8 : schéma explicatif concernant la génération de la polarisation spontanée	33
Figure 9 : Plans de charges de polarisations spontanée et piézoélectrique pour une couche d'alliage AlGaIn en tension sur une couche épaisse de GaN (face Ga).	34
Figure 10 : Diagramme d'énergie de deux semi-conducteurs à différentes largeurs de bande interdite (a) avant la juxtaposition (b) après la juxtaposition et à l'équilibre thermodynamique	35
Figure 11 : alignement du niveau de fermi après la juxtaposition des deux matériaux AlGaIn et GaN.....	35
Figure 12 : simulation d'un transistor AlGaIn/GaN de taille 8x250 μm et de longueur de grille de 0.50 μm pour une puissance dissipée de 2,5 W et pour une température de socle de 50 $^{\circ}\text{C}$	37
Figure 13 : Zoom sur le doigt de grille pour transistor AlGaIn/GaN de taille 8x250 μm	37
Figure 14 : Processus illustrant l'émission et la capture d'électrons et de trous ou Mécanismes d'interaction entre un piège profond et les bandes d'énergies	38
Figure 15 : Types des pièges qui peuvent exister	40
Figure 16 : Localisation possible des pièges dans un transistor AlGaIn/GaN	44
Figure 17 : Banc de mesure I-V régime impulsionnel.....	45
Figure 18 : Représentation d'une période d'impulsion lors des mesures IV impulsionnelles	45
Figure 19 : Diagramme du profil des impulsions appliquées sur la grille et sur le drain.....	46
Figure 20 : Caractérisation $I_{\text{DS}}/V_{\text{DS}}$ d'un transistor 8x50 @25 $^{\circ}\text{C}$ polarisé à (0V,0V), V_{GS} de -6V à 1 V par pas de 1V.	46
Figure 21 : Séquence des impulsions de drain pour des temps de pause variables.	47
Figure 22 : Réseau I(V) du transistor 8x50 μm à T=25 $^{\circ}$. Point de polarisation de repos $V_{\text{GS0}}=0\text{V}$ et $V_{\text{DS0}}=0\text{V}$. $V_{\text{GS}}=-4$ à -2 V par pas de 1V ; $V_{\text{DS}}=0$ à 18V. Durées $t_{\text{intercourbe}}$: 3s, 10s, 20s et 30s.....	47
Figure 23 : Période d'impulsion de drain pour différentes périodes.....	48

Figure 24 : Réseau I(V) du transistor 8x50µm à T=25°C. Point de polarisation de repos $V_{GS0}=0V$ et $V_{DS0}=0V$. $V_{GS}=-4$ à -2 V par pas de 1V ; $V_{DS}=0$ à 18V & $V_{DS}=0$ à 25V. Période d'impulsion variable : 5µs, 500µs, 5ms. Durée d'impulsion : 500ns	48
Figure 25 : Séquence des impulsions de drain pour différents V_{DSmax}	49
Figure 26 : Réseau I(V) du transistor 8x50µm à T=25°C. Point de polarisation de repos $V_{GS0}=0V$ et $V_{DS0}=0V$. $V_{GSi}=-6$ à 1 V par pas de 1V ; $V_{DSi}=0$ à 10V, $V_{DSi}=0$ à 20V & $V_{DS}=0$ à 30V.....	49
Figure 27 : Réseau I(V) du transistor 8x50µm à T=25°C. Point de polarisation de repos $V_{GS0}=0V$ et $V_{DS0}=0V$. $V_{GSi}=-4$ à -2 v par pas de 1v ; $V_{DSi}=0$ à 10V & $V_{DSi}=0$ à 30V. Période d'impulsion : 500µs, largeur d'impulsion : 500ns	50
Figure 28 : structure simplifiée qui visualise l'effet <i>gate-lag</i>	51
Figure 29 : structure simplifiée qui visualise l'effet de la grille virtuelle	51
Figure 30 : Visualisation de l'effet <i>gate-lag</i> sur un transistor AlGaIn/GaN de taille 8x50 µm et de longueur de grille 0.15 µm en comparant deux points de polarisations ($V_{DSq}=0$ V, $V_{GSq}= 0$ V) et ($V_{DSq}=0$ V, $V_{GSq}= -5$ V). Avec V_{GS} variant de -6V à 1V par pas de 1V.....	52
Figure 31 : Visualisation de l'effet <i>gate-lag</i> sur un transistor InAlGaIn/GaN de taille 8x50 µm et de longueur de grille 0.15 µm en comparant deux points de polarisations ($V_{DSq}=0$ V, $V_{GSq}= 0$ V) et ($V_{DSq}=0$ V, $V_{GSq}= -5$ V). Avec V_{GS} variant de -6V à 1V par pas de 0.5V.....	52
Figure 32 : structure simplifiée qui visualise l'effet <i>drain-Lag</i>	53
Figure 33 : Visualisation de l'effet <i>drain-lag</i> sur un transistor AlGaIn/GaN de taille 8x50 µm et de longueur de grille 0.15 µm en comparant trois points de polarisations ($V_{DSq}=0$ V, $V_{GSq}= 0$ V), ($V_{DSq}=10$ V, $V_{GSq}= -5$ V) et ($V_{DSq}=30$ V, $V_{GSq}= -5$ V). Avec V_{GS} variant de -6V à 1V par pas de 0.5V.....	53
Figure 34 : Visualisation de l'effet <i>Knee-walkout</i> et <i>current-collapse</i> sur un transistor AlGaIn/GaN de taille 8x50 µm et de longueur de grille 0.15 µm en comparant 2 points de polarisations ($V_{DSq}=0$ V, $V_{GSq}= 0$ V) et ($V_{DSq}=30$ V, $V_{GSq}= -5$ V).....	54
Figure 35 : Visualisation de l'effet kink sur un transistor AlN/GaN de taille 2x50 µm et de 0,10 µm de longueur de grille, à 25 °C et au point de polarisation ($V_{DSq}=0$ V, $V_{GSq}= 0$ V).	55
Figure 36 : Synoptique qui présente les différentes méthodes de mesures qui existent pour caractériser les pièges.....	56
Figure 37 : Transistor non bruyant avec la source de bruit en courant sur chaque accès ...	58
Figure 38 : Méthodes de mesures de bruit BF, en utilisant les amplificateurs de tension.....	59
Figure 39 : Méthodes de mesures de bruit BF, en utilisant les amplificateurs transimpédances	59
Figure 40 : Configuration complète du banc pour mesurer le bruit BF d'un Transistor HEMT à l'aide des 'AT'	60
Figure 41 : Banc de mesure en paramètres S basses fréquences.....	62
Figure 42 : Circuit petit signal : modèle d'un piège	63
Figure 43 : Principe de mesure transitoire de courant de drain pour avec impulsion sur la grille, configuration des tensions et forme du courant.....	64

Figure 44 : Principe de mesure transitoire du courant de drain avec une impulsion sur le drain. Configuration des tensions et forme du courant.....	65
Figure 45 : Banc complet réalisé à Xlim pour faire les mesures transitoires du courant de drain configuré pour effectuer une impulsion sur le drain.....	66
Figure 46 : Banc complet réalisé à Xlim pour faire les mesures transitoires du courant de drain configuré pour effectuer une impulsion sur la grille	66
Figure 47 : Principe de mesure transitoire du courant de drain avec une impulsion RF sur la grille	67
Figure 48 : Banc complet réalisé à xlim pour faire les mesures transitoires du courant de drain : configuré pour effectuer une impulsion RF sur la grille	67
Figure 49 : Résistance thermique dans un matériau.....	71
Figure 50 : Caractéristiques I(V) (@ Vgs=0V) Point de polarisation fixe $V_{GSq}=V_{DSq}=0V$ pour le transistor AlGaIn/GaN HEMT de taille 8x50 μm et de longueur de grille de 0.15 μm	72
Figure 51 : Caractéristiques I(V) (@ Vgs=0V) Point de polarisation fixe $V_{GSq}=V_{DSq}=0V$ pour le transistor AlGaIn/GaN HEMT de taille 4x50 μm et de longueur de grille de 0.25 μm	73
Figure 52 : Extraction des mesures pulsées de Idss (@ Vds=8V) et de R _{ON} en fonction de la Température du socle Ta @ Pdiss=0W pour le transistor AlGaIn/GaN HEMT de taille 8x50 μm « GH15 ».....	73
Figure 53 : Caractéristiques I(V) pulsées (@Vgs=0V) à partir de différents de polarisation. Température fixe Ta=25°C pour le transistor AlGaIn/GaN HEMT de taille 8x50 μm « GH15 »	74
Figure 54 : Extraction des mesures de Idss et R _{ON} en fonction de la puissance dissipée.	74
Figure 55 : Estimation de la température de jonction (avec le socle) en fonction de la puissance dissipée à partir des mesures pulsées Idss et R _{ON} . A température de socle de 25°C.....	75
Figure 56 : Structure comprenant : le substrat SiC, la plaque en cuivre, et le rectangle présentant le transistor	76
Figure 57 : Structure simulée par ANSYS.....	76
Figure 58 : Mesures de la partie imaginaire de Y ₂₂ en fonction de la fréquence pour le transistor A. Points de polarisation (10V, 50 mA/mm) pour des températures de socle qui varient de 25°C à 125°C.....	77
Figure 59 : Mesures de la partie imaginaire de Y ₂₂ en fonction de la fréquence pour le transistor A. Points de polarisation (10V, 150 mA/mm) pour des températures de socle qui varient de 25°C à 125°C.....	78
Figure 60 : Mesures de la partie imaginaire de Y ₂₂ en fonction de la fréquence pour le transistor A. Points de polarisation (20V, 50 mA/mm) pour des températures de socle qui varient de 25°C à 125°C.....	78
Figure 61 : Mesures de la partie imaginaire de Y ₂₂ à 25°C pour le transistor A. Points de polarisation (10V, 50 mA/mm), (20V, 50 mA/mm), (10V, 150 mA/mm)	80

Figure 62 : Tracé d'Arrhenius concernant le transistor A pour les points de polarisations : (10V, 50 mA/mm), (20V, 50 mA/mm), (10V, 150 mA/mm)	81
Figure 63 : caractéristiques IV pour les deux transistors A et B. Points de polarisation (0V, 0V)	82
Figure 64 : Mesures de la partie imaginaire de Y_{22} en fonction de la fréquence pour les transistors A et B. Points de polarisation (10V, 150 mA/mm) pour des températures qui varient de 25°C à 125°C.....	83
Figure 65 : Mesures de la partie imaginaire de Y_{22} en fonction de la fréquence pour les transistors A et B. Points de polarisation (10V, 50 mA/mm) pour des températures qui varient de 25°C à 125°C	83
Figure 66 : Mesures des DSP de bruit en sortie du transistor AlGaIn/GaN HEMT de la filière GH15.....	85
Figure 67 : SID (de sortie) en fonction de la fréquence pour le transistor A. points de polarisations (10V, 150 mA/mm), (20V, 50 mA/mm), (5V, 50 mA/mm), (10V, 50 mA/mm) pour des températures qui varient de 25°C à 125°C.....	85
Figure 68 : SID (de sortie) multipliée par la fréquence pour le transistor A. points de polarisations (10V, 150 mA/mm), (20V, 50 mA/mm), (5V, 50 mA/mm), (10V, 50 mA/mm) pour des températures qui varient de 25°C à 125°C.....	86
Figure 69 : SID (de sortie) multipliée la fréquence pour le transistor A. points de polarisations (10V, 50 mA/mm), (10V, 150 mA/mm), pour une température de 25°C	87
Figure 70 : SID (de sortie) multipliée la fréquence pour le transistor A. points de polarisations (5V, 50 mA/mm), (10V, 50 mA/mm), (20V, 50 mA/mm) pour une température de 25°C	87
Figure 71 : Tracé d'Arrhenius concernant le transistor A pour les points de polarisations : (10V, 50 mA/mm), (20V, 50 mA/mm), (10V, 150 mA/mm), (5V, 50 mA/mm).	88
Figure 72 : Mesure transitoire du courant de drain par impulsion de drain à 25°C : illustrant la courbe d'ajustement et la dérivée	89
Figure 73 : Illustration des étapes effectuées pour chaque mesure I-DLTS	90
Figure 74 : Configuration des paramètres ($V_{D_{ON}}$, V_{GS} , $V_{D_{OFF}}$, $T_{filling}$, $T_{emission}$) pour les mesures I-DLTS par impulsion de drain	91
Figure 75 : Mesures transitoires du courant de drain par impulsion de drain pour le transistor A (a), pour plusieurs températures qui varient de 25°C à 125 °C. (b) dérivée des résultats. $T_{filling}$ 10 μ s.....	92
Figure 76 : Mesure transitoire du courant de drain par impulsion de drain pour le transistor A, pour plusieurs températures qui varient de 25°C à 125 °C. $T_{filling}$ 100 μ s, 1ms.....	93
Figure 77 : Mesure transitoire du courant de drain par impulsion de drain pour le transistor A (a), pour plusieurs températures qui varient de 25°C à 125 °C. (b) la dérivée. $T_{filling}$ 1ms.....	93
Figure 78 : Tracé d'Arrhenius concernant le transistor A extraite grâce aux mesures I-DLTS par impulsion de drain. $T_{filling}$:10 μ s, 100 μ s, 1ms, 100 ms	94
Figure 79 : Première configuration des paramètres (V_{GON} , V_{DS} , V_{GOFF} , $T_{filling}$, $T_{emission}$) pour les mesures I-DLTS par impulsion de grille	94

Figure 80 : Mesures transitoires du courant de drain par impulsion de grille pour le transistor A, pour plusieurs températures qui varient de 25°C à 125 °C. $T_{filling}$ 100 μ s, et $V_{GOFF} = -7V$ (a), $V_{GOFF} = -10V$ (b).....	95
Figure 81 : Deuxième configuration des paramètres (V_{GON} , V_{DS} , V_{GOFF} , $T_{filling}$, $T_{emission}$) pour les mesures I-DLTS par impulsion de grille.....	95
Figure 82 : Mesures transitoires du courant de drain par impulsion de grille pour le transistor A, pour plusieurs températures qui varient de 25°C à 125 °C. $V_{GOFF} = -7V$, $T_{filling}$ 1ms(a), 100ms (b).....	96
Figure 83 : Troisième configuration des paramètres (V_{GON} , V_{DS} , V_{GOFF} , $T_{filling}$, $T_{emission}$) pour les mesures I-DLTS par impulsion de grille.....	96
Figure 84 : Mesure transitoire du courant de drain par impulsion de grille pour le transistor A (a), pour plusieurs températures qui varient de 25°C à 125 °C. (b) dérivée des résultats. $T_{filling}$ 100ms.....	97
Figure 85 : Tracé d'Arrhenius concernant le transistor A extraites par les mesures I-DLTS par impulsion de grille. $T_{filling}$:100 ms.....	97
Figure 86 : Dérivées des mesures I-DLTS par impulsion de grille. Pour $V_{DS} = 5V$, 100 ms pour plusieurs températures (a). Comparaison entre les résultats de mesure pour $V_{DS} = 5V$ et 10V, $T_{filling} = 100$ ms (b) pour 25°C et 125°C.....	98
Figure 87 : Tracé d'Arrhenius concernant le transistor A extraites par les mesures I-DLTS par impulsion de grille. $T_{filling}$:100 ms pour $V_{DS} = 5V$	98
Figure 88 : Position de dopage pour les transistors A et B de la filière GH15.....	101
Figure 89 : Caractéristiques IV pour les transistors A et B en visualisant l'effet <i>drain-lag</i> et <i>gate-lag</i> à 25 °C.....	102
Figure 90 : configuration des paramètres (V_{DON} , V_{GS} , V_{DOFF} , $T_{filling}$, $T_{emission}$) pour les mesures I-DLTS par impulsion de drain.....	103
Figure 91 : Mesures I-DLTS par impulsion de drain (Transistor A) pour plusieurs températures, $T_{filling} = 100$ ms(a). (b) tracé d'Arrhenius pour le transistor A à partir des mesures (a).....	103
Figure 92 : Mesures I-DLTS par impulsion de drain (Transistor B pour plusieurs températures, $T_{filling} = 100$ ms(a). (b) tracé d'Arrhenius pour le transistor A à partir des mesures (a).....	104
Figure 93 : Mesure pulse à pulse pour les transistors A et B à 25°C et 50°C.....	105
Figure 94 : Illustration des zones de polarisation avec la procédure HTOL.....	106
Figure 95 : Illustration des zones de polarisation avec la procédure HTRB.....	106
Figure 96 : Mesure de la partie imaginaire Y_{22} à plusieurs températures pour un transistor vieilli et le transistor non vieilli venant du même wafer, même lot de la filière GH15.....	107
Figure 97 : tracés d'Arrhenius obtenus après les mesures des transistors vieilli et non vieilli.....	108
Figure 98 : Mesures I-DLTS par impulsion de drain pour le transistor vieilli et le transistor non vieilli pour différentes températures.....	109

Figure 99 : dérivées des mesures I-DLTS par impulsion de drain pour les transistors : vieilli et non vieilli	109
Figure 100 : principe de fonctionnement du logiciel de simulation Sentaurus	113
Figure 101 : Modèle de fuite par effet tunnel au niveau de la bande de conduction.....	122
Figure 102 : structure du transistor AlGaIn/GaN de taille 8x50 μm et de longueur de grille de 0.15 μm intégrée dans Sentaurus.....	123
Figure 103 : Les différentes densités de polarisations définies dans la structure.....	123
Figure 104 : Diagramme énergétique d'un métal et d'un semi-conducteur de type n telle que $\phi_m > \phi_{sc}$ (a) avant le contact, (b) au moment du contact, (c) après le contact.....	126
Figure 105 : visualisation de l'endroit de la coupe en X pour visualiser les bandes d'énergies en Y.....	127
Figure 106 : Simulation physique du niveau d'énergie de la bande de conduction de la structure du transistor AlGaIn/GaN HEMT. $V_{GSq}=V_{DSq}=0V$. Coupe en X qui traverse la grille et les différentes régions.	127
Figure 107 : Simulation physique du niveau d'énergie de la bande de conduction de la structure du transistor AlGaIn/GaN HEMT. $V_{DSq}=0V$, V_{GSq} varie de -4V à 0V. Coupe en X qui traverse la grille et les différentes régions.....	128
Figure 108 : Simulation physique du champ électrique dans la structure du transistor AlGaIn/GaN HEMT. $V_{DSq}=0V$, V_{GSq} varie de -4V à 0V. Coupe en X qui traverse la grille et les différentes régions.....	128
Figure 109 : structure du transistor AlGaIn/GaN sans Field plate (a), (b) avec Field plate. .	129
Figure 110 : Simulation du champ électrique dans le canal avec et sans un Field plate à 25°C et pour le point de polarisation $V_{DSq}=30V$, $I_{DSq}=50\text{mA/mm}$	129
Figure 111 : Simulation des caractéristiques $I_{DS}(V_{DS})$ et $I_{DS}(V_{GS})$ à 25°C avec et sans Field plate	130
Figure 112 : Simulation de la densité des pièges ionisés avec et sans Field plate à 25°C pour le point de polarisation $V_{DSq}=30V$, $I_{DSq}=50\text{mA/mm}$	130
Figure 113 : Impact de la mobilité du GaN sur l'allure $I_{DS}(V_{DS})$ pour $V_{GS}=0V$ à 25°C.....	131
Figure 114 : Impact de la concentration du dopage Fe sur l'allure $I_{DS}(V_{GS})$ pour $V_{DS}=5V$ à 25°C	131
Figure 115 : Impact de la fonction de travail de la grille sur l'allure $I_{DS}(V_{GS})$ pour $V_{DS}=5V$ à 25°C	131
Figure 116 : Impact de la concentration des pièges donneurs sur l'allure $I_{DS}(V_{DS})$ pour $V_{GS}=0V$ à 25°C	132
Figure 117 : Comparaison entre mesures dc et simulations pour le réseau $I_{DS}(V_{DS})$ du transistor 8x50 μm à T=25°C. $V_{GS}=-6$ à 0 V par pas de 0.5 V ; $V_{DS}=0$ à 10V (a). $I_{DS}(V_{GS})$ du transistor 8x50 μm à T=25°C. $V_{GS}=-4$ à 0 V par pas de 0.2 V ; $V_{DS}=5V$ (b).....	132
Figure 118 : Caractéristiques $I_{DS}(V_{DS})$ pour $V_{GS}=0V$, et $V_{GSq}=V_{DSq}=0V$ à 25°C, 50°C, 75°C et 100°C	133

Figure 119 : Caractéristiques $I_{DS}(V_{DS})$ pour $V_{GS}=0V$, et $V_{GSq}=V_{DSq}=0V$ à $25^{\circ}C$: (a) variation de la densité des pièges, (b) variation de l'énergie d'activation, (c) variation de la section efficace de capture.	134
Figure 120 : Récapitulatif des démarches suivies lors de la simulation physique du transistor GH15.....	135
Figure 121 : Localisation des pièges injectés dans la simulation	136
Figure 122 : Simulation de la partie imaginaire Y_{22} et Y_{21} à $25^{\circ}C$, $50^{\circ}C$, $75^{\circ}C$ et $100^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$ avec la présence des pièges de surface uniquement.....	137
Figure 123 : Simulation de la partie imaginaire Y_{22} et Y_{21} à $25^{\circ}C$, $50^{\circ}C$, $75^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$ avec la présence des pièges de surface et des pièges accepteurs dans la barrière.....	139
Figure 124 : Simulation de la partie imaginaire Y_{22} et Y_{21} à $25^{\circ}C$, $50^{\circ}C$, $75^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$ avec la présence des pièges de surface et des pièges accepteurs dans la région GaN cap.	138
Figure 125 : Simulation de la partie imaginaire Y_{22} à $25^{\circ}C$, $50^{\circ}C$, $75^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$ avec la présence des pièges de surface et des pièges accepteurs dans la région GaN buffer.....	140
Figure 126 : Simulation de la partie imaginaire Y_{21} à $25^{\circ}C$, $50^{\circ}C$, $75^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$ avec la présence des pièges de surface et des pièges accepteurs dans la région GaN buffer.	140
Figure 127 : Extraction de l'énergie d'activation des pièges détectés par la simulation de la partie imaginaire Y_{21}	141
Figure 128 : Mesures de la partie imaginaire Y_{21} à $25^{\circ}C$, $50^{\circ}C$, $75^{\circ}C$, $100^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq} = 150 mA/mm$	141
Figure 129 : Simulation de la partie imaginaire Y_{22} à $25^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$ en variant l'énergie d'activation des pièges accepteurs introduit dans la région GaN buffer	142
Figure 130 : simulation physique des parties imaginaires Y_{22} (a) et Y_{21} (b) à $25^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$ pour différentes valeurs de section efficace de capture.	142
Figure 131 : simulation physique de la partie imaginaire Y_{22} à $25^{\circ}C$, $50^{\circ}C$, $75^{\circ}C$ et $100^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq}=50 mA/mm$ avec une densité de piège $N_{TA}= 9.8 \times 10^{16} cm^{-3}$	143
Figure 132 : Mesure de la partie imaginaire Y_{22} à $25^{\circ}C$, $50^{\circ}C$, $75^{\circ}C$ et $100^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$	143
Figure 133 : Ajustement de la valeur de N_{TA} dans la simulation physique pour chaque température.....	144
Figure 134 : Comparaison des résultats de mesure avec les résultats de simulation de la partie imaginaire Y_{22} à $25^{\circ}C$, $50^{\circ}C$, $75^{\circ}C$ et $100^{\circ}C$ dans les conditions de polarisation $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$ après l'ajustement de N_{TA}	144

Figure 135 : Tracé d'Arrhenius de la simulation physique pour le transistor AlGaIn/GaN HEMT de taille 8x50 μm et pour $V_{\text{DSq}} = 10 \text{ V}$ et $I_{\text{DSq}} = 50 \text{ mA/mm}$	145
Figure 136 : (a) : Bandes d'énergie au voisinage de la région GaN buffer pour $V_{\text{DSq}} = 10 \text{ V}$ et $I_{\text{DSq}} = 50 \text{ mA/mm}$ (b) : Probabilité d'occupation des pièges au voisinage de la région GaN buffer pour $V_{\text{DSq}} = 10 \text{ V}$ et $I_{\text{DSq}} = 50 \text{ mA/mm}$	147
Figure 137 : Comparaison entre la densité spectrale du courant de drain BF simulée (ligne rouge) et mesurée (ligne bleue) pour différentes températures comprises entre 25 ° C et 100 ° C. Avec un piège introduit dans la région tampon GaN, énergie d'activation apparente de 0,5 eV.....	148
Figure 138 : Comparaison de la SID simulée (ligne continue) et mesurée (ligne bruitée) du bruit de drain multiplié par la fréquence pour différentes températures comprises entre 25 ° C et 100 ° C.	149
Figure 139 : Simulation TCAD du bruit G-R pour différentes températures.....	149
Figure 140 : (a) SID de bruit GR simulée multipliée par la fréquence pour différentes températures qui varient entre 25 ° C et 100 ° C. (b) Tracé d'Arrhenius extrait pour en utilisant la densité spectrale de bruit GR simulée.	150
Figure 141 : Configuration des paramètres ($V_{\text{D}_{\text{ON}}}$, V_{GS} , $V_{\text{D}_{\text{OFF}}}$, T_{filling} , T_{emission}) pour les simulations I-DLTS par impulsion de drain	150
Figure 142 : Comparaison entre mesures et simulations transitoires du courant de drain par impulsion de drain pour plusieurs températures qui varient de 25°C à 125 ° C pour un T_{filling} de 1 ms.	151
Figure 143 : Comparaison entre mesure et simulation transitoire du courant de drain par impulsion de drain à 25°C pour un T_{filling} de 1 ms.....	152
Figure 144 : Visualisation de l'amplitude du courant de recouvrement de drain à 25°C pour un T_{filling} de 1 ms.	152
Figure 145 : Simulation transitoire du courant de drain par impulsion de drain à 25°C pour un T_{filling} de 1 ms : (a) pour différentes densités de pièges de buffer N_{TA} . (b) pour différentes sections efficaces de capture de pièges de buffer.	153
Figure 146 : Simulation transitoire du courant de drain par impulsion de drain à 25°C pour un T_{filling} de 1 ms et pour différentes densités de pièges de surface.....	153
Figure 147 : Simulation à 25°C pour $N_{\text{TD}} 2 \times 10^{13} \text{ cm}^{-2}$ et $2.8 \times 10^{13} \text{ cm}^{-2}$ (a) transitoire du courant de drain par impulsion de drain pour un T_{filling} de 1 ms, (b) $I_{\text{DS}}(V_{\text{DS}})$ à $V_{\text{GS}}=0\text{V}$	154
Figure 148 : Simulation transitoire du courant de drain par impulsion de drain à 25°C pour un T_{filling} de 1 ms et pour différentes énergies d'activation.....	155
Figure 149 : Tracé d'Arrhenius extrait par les simulations transitoires en utilisant données simulées et présentées dans la figure 140.....	155

Table des tableaux

Tableau 1 : Mobilité et densité d'électrons bidimensionnelle dans les deux hétérojonctions AlGaIn/GaN et AlGaAs/GaAs à une température de 300 K.....	25
Tableau 2 : Les propriétés physiques du GaN comparées avec autres matériaux.....	28
Tableau 3 : Caractéristiques des amplificateurs de tension EG&G5184 et amplificateur transimpédance EG&G5182.....	60
Tableau 4 : Fréquences de résonances à plusieurs températures et pour trois points de polarisations extraite par la méthode de paramètres S BF	79
Tableau 5 : Fréquences de résonances à plusieurs températures pour les transistors A et B (comparaison de deux points de polarisations) extraite par la méthode de paramètres S BF	84
Tableau 6 : Fréquences de résonances à plusieurs températures (comparaison avec quatre points de polarisations) extraite par la méthode de bruit BF	87
Tableau 7 : Récapitulatifs sur les signatures des pièges extraites avec les trois méthodes de caractérisation.....	99
Tableau 8 : littérature sur les énergies d'activation extraites pour des transistors AlGaIn/GaN HEMT dopés Fe	100
Tableau 9 : valeur de R_{ON} pour les deux transistors et pour différents points de polarisations	102
Tableau 10 : Temps d'émissions à plusieurs températures pour le transistor A et B	104
Tableau 11 : Fréquences de résonance à plusieurs températures pour un transistor vieilli et un transistor non vieilli.....	108
Tableau 12 : Les paramètres de maille, la polarisation spontanée, les constantes piézoélectriques et les constants élastiques de GaN et d'alliage AlGaIn.....	124
Tableau 13 les paramètres du piège donneur de la surface	125
Tableau 14 : Les paramètres du piège injecté dans la structure	135
Tableau 15 : Simulations des paramètres S BF en introduisant des pièges accepteurs dans différentes régions.....	136
Tableau 16 : Fréquences de résonances à plusieurs températures et pour le point de polarisation $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm extraite par la simulation physique des paramètres S BF	145
Tableau 17 : Récapitulatif sur la sensibilité de la partie imaginaire Y_{22} et Y_{21} aux pièges ..	146
Tableau 18 : Récapitulatif sur les paramètres physiques ajustés lors de la simulation.....	156

Introduction générale

L'histoire de l'innovation dans le domaine électronique a démarré au début du XX^e siècle et plus précisément en 1904 dans lequel le physicien anglais John Ambrose Fleming a inventé la première diode en se basant sur les travaux de recherche effectués par l'inventeur américain Thomas Edison et le physicien anglais Joseph John Thomson. Cette innovation était révolutionnaire dans le domaine de l'électronique analogique. Le démarrage de l'électronique numérique n'a pas non plus trop tardé, puisqu'en 1932, nous avons eu la naissance du premier ordinateur à tubes (à base des diodes et des résistances). En 1946, un premier ordinateur universel a été créé jusqu'à l'apparition d'un premier circuit numérique intégré en 1957 commercialisé par Texas Instrument. Pendant plusieurs décennies, l'innovation a exploré de nombreuses pistes et a fourni des solutions performantes à la fois en terme d'architecture de composants (CMOS, HBT, LDMOS, HEMT...) et de matériaux (Ge, Si, AgGa, SiGe, GaN...). Peu à peu aujourd'hui, les composants analogiques ont été remplacés par des composants numériques. De nos jours, la course au développement des communications sans fil (Télécommunications, IOT...) reste importante. Au moment de la rédaction de cette thèse, le contexte actuel est le développement de la 5^{ème} génération de télécommunication « 5G » [1], mais également des satellites de nouvelles générations « CubeSat » [2], des radars automobiles 77 GHz [3], etc. Cette révolution électronique n'aurait pas pu être possible sans l'utilisation des matériaux semi-conducteurs performants dans la fabrication des composants modernes, tel que le matériau à grand gap III-V à base du nitrure de Gallium « GaN » qui a pris l'ascendant ces dernières années grâce à ses propriétés électriques et physiques intéressantes.

Depuis vingt ans, le GaN est un candidat idéal pour réaliser des composants électroniques tels que les transistors HEMT « *High Electron Mobility Transistor* » ou « Transistor à haute Mobilité d'électrons », adressés à des applications qui demandent à la fois une haute fréquence et une forte puissance. En effet, le GaN a des propriétés intrinsèques remarquables. Sa large bande interdite (3.4 eV) lui permet de se positionner solidement parmi les premiers candidats pour participer à la technologie dédiée aux applications qui demandent des fortes puissances. Il possède des propriétés physiques supérieures à celles des autres matériaux, telles qu'une vitesse de saturation des électrons élevée, une forte tension de claquage et une conductivité thermique importante. De plus, le dispositif GaN HEMT peut fonctionner avec un courant élevé. En outre, la masse effective des électrons dans le GaN est 3 fois plus élevée que celle du matériau Arséniure de Gallium « GaAs » par exemple. Il est donc prouvé que les dispositifs GaN HEMT ont un potentiel suffisant pour les applications hautes fréquences (HF). C'est pour cette raison qu'on note souvent la présence des transistors

AlGaN/GaN HEMT dans les circuits utilisés dans les domaines spatial, militaire, automobile et les télécommunications notamment.




Figure 1 : Puissances atteintes en fonction de la fréquence des différents matériaux semi-conducteurs

Ces transistors sont devenus donc les dispositifs prometteurs pour les applications de haute puissance et sont notamment en train de remplacer les tubes à ondes progressives « TOP » ou « TWT » en anglais. Au fil des années, des progrès remarquables ont été consacrés à l'évolution de la technologie dans les transistors GaN HEMT, y compris l'amélioration de la qualité des couches épitaxiales à base d'hétérostructure, telles que les couches de passivation et les matériaux utilisés pour la passivation, le choix des meilleurs matériaux de substrat, l'optimisation de l'épaisseur de la barrière, l'ajout d'une plaque de champ, la réduction de la longueur de grille etc. Nous sommes arrivés aujourd'hui à concevoir et utiliser des transistors AlGaN/GaN avec une longueur de grille de 250 nm avec une capacité large bande capable de couvrir du courant à 10 GHz, présentant 14W en puissance de sortie, un rendement en puissance ajouté « PAE » de 70%, développant jusqu'à 17 dB de gain et une consommation aussi faible que 180mA à 30V [4]. La poursuite de la course à la diminution de la longueur de grille à 150 nm permet déjà de réaliser des conceptions en bande Ka et même Q [5] avec une longueur de 100 nm avec des rendements et des densités de puissance intéressantes. Cependant, la présence des effets parasites basse fréquence « BF » dans ces composants tel que les effets de pièges et les effets thermiques dégradent considérablement les performances et la fiabilité du transistor. L'origine de ces pièges et leurs emplacements physiques dans le transistor restent incertains et fait l'objet de nombreux travaux de recherche.

Le travail proposé dans cette thèse concerne ces effets de pièges, d'une part l'identification de ces pièges par l'extraction de leur énergie d'activation et leur section efficace de capture « signature des pièges ». D'autre part, la localisation de ces pièges détectés dans le composant sous test à l'aide de la simulation physique dans le but de pouvoir comprendre et expliquer les phénomènes et les interactions physiques mises en jeu. Plusieurs méthodes expérimentales nous ont permis de les identifier : caractérisation IV impulsionnelle, paramètres S BF, bruit BF ainsi que la mesure transitoire du courant de drain « I-DLTS ».

Ce manuscrit est divisé en trois chapitres organisés comme suit :

Le premier chapitre est destiné à la description générale de la structure HEMT, la description du GaN, matériau de base servant à l'élaboration du transistor et pour lequel nous présentons les propriétés physiques et électriques. Nous décrivons les différents types de polarisations qui existent : piézoélectrique et spontanée. Un intérêt particulier est porté sur l'impact de telles propriétés sur les hétérostructures à base de nitrure de gallium et particulièrement sur les hétérostructures AlGaIn/GaN avec une présentation de la structure de couches du transistor. Dans cette démarche, nous avons détaillé les différentes couches physiques qui existent dans un transistor AlGaIn/GaN HEMT et leurs rôles. Nous mentionnons également les effets qui limitent les performances du transistor. Nous expliquons soigneusement l'impact des pièges dans les applications réelles d'utilisation des transistors, le phénomène de piégeage/dépiégeage, les origines des pièges, les différentes méthodologies de mesures utilisées pour les caractériser afin d'extraire leur signature en utilisant le tracé d'Arrhenius.

Le deuxième chapitre est consacré à l'extraction par la mesure de la signature des pièges détectés dans les transistors de taille $8 \times 50 \mu\text{m}$ et $6 \times 50 \mu\text{m}$ et de longueur de grille de 150 nm de la fonderie UMS « filiale GH15 » en utilisant plusieurs méthodes expérimentales telles que la mesure en paramètres S BF, la mesure en bruit BF et la mesure du transitoire de courant de drain « I-DLTS » par impulsion de drain et par impulsion de grille. En outre, nous proposons une analyse comparative de deux transistors venant de la même technologie possédant un profil de dopage différent. Cela permettra ensuite de visualiser l'impact de ce paramètre sur les effets des pièges. Enfin, nous terminons par une étude approfondie effectuée sur des composants vieillis et non vieillis afin d'en visualiser également l'impact sur les effets de pièges.

Le dernier chapitre aborde la simulation physique effectuée pour un transistor GH15 de taille $8 \times 50 \mu\text{m}$ dans le but d'identifier physiquement la localisation des pièges détectés dans

le composant, en se basant sur la signature des pièges extraite par les mesures. Nous présentons des résultats de simulation sur l'outil de simulation TCAD Sentaurus qui nous a permis de montrer l'impact de la localisation des pièges sur leurs effets (Y_{21} , Y_{22} , courant...). Une étude minutieuse permet de déterminer l'influence et la sensibilité des paramètres physiques fondamentaux sur des simulations. Un jeu de paramètres physiques unique est extrait et permet de proposer une représentation des signaux aussi bien dans le domaine fréquentiel (S-BF) que temporel (I-DLTS) et bruit BF.

En dernier lieu, nous tirerons les conclusions de cette étude. Les perspectives de poursuite de ces travaux de recherche seront discutées et présentées.

Chapitre 1

Généralités sur la technologie GaN HEMT

Chapitre I. Généralités sur la technologie GaN HEMT

I.1. Introduction

Ces dernières années, le développement des systèmes de communication standard et des systèmes de télécommunication demande chaque jour une amélioration des performances RF, tel que le gain, le rendement, la puissance de sortie, la linéarité, etc. La partie la plus importante dans un système de communication capable de fournir les performances citées précédemment est le transistor. L'innovation et les activités de recherche actuelles sont donc dédiées au développement de la technologie des transistors afin de mettre au point les futures générations. Comme nous avons l'évoqué dans l'introduction générale, la filière des transistors à haute mobilité d'électrons (HEMT) à base de nitrure de Gallium (GaN) se présente comme la meilleure candidate grâce aux propriétés physiques remarquables du matériau GaN. Dans ce chapitre, nous allons expliquer la structure et le principe de fonctionnement du HEMT. Nous proposons ensuite une partie décrivant les propriétés du matériau GaN afin de présenter les différentes technologies utilisées dans un transistor HEMT à base de l'hétérostructure AlGaN/GaN ainsi que les différents types de polarisations qui existent. Nous décrivons aussi les effets dispersifs qui limitent les performances des transistors, tels que les effets thermiques et les effets des pièges. Par la suite, nous allons détailler la partie concernant les phénomènes de pièges, les mécanismes de piégeage/dépiégeage, leurs différentes méthodes de caractérisation, et terminer en expliquant la méthode utilisée pour extraire la signature des pièges.

I.2. Principe de fonctionnement d'un HEMT

I.2.1. Généralités

Le fonctionnement d'un transistor HEMT est similaire au fonctionnement d'un transistor FET ou « effet de champ ». Il s'agit de commander le courant I_{DS} (drain-source) qui va passer dans le matériau semi-conducteur nommé « canal », entre deux contacts ohmiques, qui sont la source et le drain à travers une grille de commande de type Schottky comme le montre la figure 2. Ce fonctionnement se base donc sur la variation de la conductance entre la source et le drain par une action électrostatique venant de l'électrode de commande qui est la grille. Cette conductance varie proportionnellement avec le nombre de porteurs libres qui existent dans le canal. C'est une sorte d'amplification dans le transistor, puisqu'il transforme un signal faible qui s'applique sur la grille en un signal fort rétabli sur le drain.




Figure 2 : Principe de fonctionnement d'un transistor HEMT (a) non polarisé, (b) polarisé

En polarisant la grille (figure 2-b), une zone de déplétion se crée grâce au champ électrique qui engendre une modification de la section du canal. Ce canal est spécifique puisqu'il contient un gaz bidimensionnel d'électrons ou bien de trous (gaz-2D). L'apparition de ce gaz-2D est liée à la dégénérescence du matériau semi-conducteur. Nous détaillons par la suite l'origine et le mécanisme de ce gaz bidimensionnel.

1.2.2. Hétérojonction et gaz bidimensionnel d'électrons

Comme le montre la figure 3, la juxtaposition entre le matériau à grand gap (la barrière ou la couche donneuse) et le matériau à petit gap (le canal) entraîne à l'interface de ces deux matériaux une discontinuité dans la bande de conduction et dans la bande de valence. A l'équilibre thermodynamique, le matériau à petit gap qui constitue le canal dans notre cas, se « dégénère » et permet la formation d'un puit de potentiel de très faible épaisseur dans lequel s'accumulent les électrons qui viennent de la couche donneuse [6] [7]. Les porteurs du gaz-2D assurent une haute mobilité à cause de la séparation de leurs donneurs. Le premier démonstrateur HEMT a été développé à la fin des années 70 dans le laboratoire Fujitsu par Takashi Mimura [8]. Ces transistors étaient réalisés avec l'hétérostructure AlGaAs/GaAs sur des substrats Si, GaAs ou InP.




Figure 3 : Structure des bandes d'énergies dans une hétérojonction du matériau grand et petit gap.

Les électrons localisés à l'interface de l'hétérojonction peuvent subir l'interaction coulombienne des donneurs ionisés présents dans le GaAlAs. Cet effet est minimisé en intercalant entre les donneurs et le canal une couche intrinsèque GaAlAs non dopée appelée espaceur. Aujourd'hui, l'hétérojonction utilisée pour la fabrication des composants de puissance est l'AlGaIn/GaN car cette hétérostructure procure des propriétés de transport nettement supérieures à celles obtenues avec des dispositifs à base de Silicium. Le gaz-2D possède une mobilité « μ » préservée et une densité électronique « n_s » largement supérieure à la structure habituelle de AlGaAs/GaAs ($\mu_{\text{gaz-2D}}=2000 \text{ cm}^2/(\text{V}\cdot\text{s})$ et $N_{\text{gaz-2D}}=10^{13} \text{ cm}^{-2}$) [9].

Le tableau 1 présente les performances théoriques en mobilité et en densité d'électrons bidimensionnelle dans les deux hétérojonctions AlGaIn/GaN et AlGaAs/GaAs à une température de 300 K [10] :

Tableau 1 : Mobilité et densité d'électrons bidimensionnelle dans les deux hétérojonctions AlGaIn/GaN et AlGaAs/GaAs à une température de 300 K

Structure	Mobilité ($\text{cm}^2 \text{ V}^{-1} \text{ s}^{-1}$)	n_s (cm^{-2})
AlGaIn/GaN	2000	10^{13}
AlGaAs/GaAs	6000	10^{11}

I.2.3. Structure d'un HEMT

La structure générale d'un transistor HEMT est présentée dans la figure 4.




Figure 4 : Structure générale d'un transistor HEMT

Les HEMT sont des transistors horizontaux dont le courant passant entre la source et drain est contrôlé par un champ électrique sur la grille au moyen d'une électrode de contact Schottky. Cette structure est constituée principalement de 3 couches de matériaux tels que le substrat, un matériau à petit gap et autre à grand gap. Le canal de conduction est créé par un gaz bidimensionnel d'électrons (gaz-2D) à l'hétérojonction entre deux couches de semi-conducteurs ayant des hauteurs de bande interdite différentes, entraînant une grande mobilité d'électrons. Nous allons passer en revue la description générale des différentes couches épitaxiales d'un HEMT en commentant les fonctions de ces différentes couches. Sa géométrie est caractérisée par les distances drain-source L_{DS} , grille-source L_{GS} , la largeur et longueur de grille L_G .

I.2.3.1. Couche superficielle (*cap layer*)

Cette couche doit être formée par un matériau avec une faible bande interdite, pour assurer de bons contacts ohmiques de drain et de source. Elle fait généralement entre 1 et 2 nm d'épaisseur et permet de réduire les résistances d'accès. Elle permet d'une part la stabilisation de la surface de la barrière et la protection de celle-ci contre une éventuelle oxydation et d'autre part une réduction des courants de fuite. Pour diminuer au maximum les résistances de contact, cette couche superficielle peut être dopée [11].

I.2.3.2. Couche donneuse (barrière)

Cette couche grand gap nommée donneuse est à l'origine des électrons confinés au voisinage de l'hétéro-interface dans le matériau petit gap sous l'effet d'un puits de potentiel. Elle mesure généralement entre 10 et 30 nm d'épaisseur.

I.2.3.3. Espaceur

Le but de cette couche appelée « spacer » en anglais est de séparer spatialement la couche donneuse d'électrons de celle où s'effectue le transport. Un compromis sur l'épaisseur de cette couche est à définir afin d'assurer une meilleure mobilité des électrons dans le canal et le transfert des électrons de la couche donneuse dans le canal. Cette couche constituée généralement d'un matériau à grand gap, intentionnellement non dopé va donc réduire les interactions entre les électrons et les impuretés. Ainsi, pour avoir une meilleure mobilité d'électrons dans le canal, cette couche doit être fine (environ 1 nm), car avec un espaceur épais, on ne peut avoir de transfert des électrons de la couche donneuse vers le canal.

I.2.3.4. Le canal

Cette couche constituée d'un matériau à petit gap peut être confondue avec la couche tampon. Elle peut atteindre quelques dizaines de nanomètres d'épaisseur et accueille le gaz-2D d'électrons entre drain et source à l'interface entre les matériaux grand gap et petit-gap. Les caractéristiques du composant et ses performances vont dépendre de cette couche, lieu du gaz-2D. Nous en discuterons dans la partie suivante.

I.2.3.5. La couche tampon

Cette couche connue aussi sous le nom de « buffer » permet la création du gaz-2D et joue un rôle important dans l'amélioration du confinement des électrons dans le canal. Cette couche est constituée du matériau de plus faible largeur de bande interdite et d'une épaisseur supérieure à 500 nm afin de supprimer la polarisation piézoélectrique. En outre elle doit présenter une très bonne qualité cristalline associée à une bonne isolation électrique.

I.2.3.6. Substrat

La production d'un substrat GaN quasi-natif reste difficile et onéreuse. Des substrats tels que le SiC (carbure de silicium), Si (Silicium), ou bien le Saphir, sont très souvent utilisés pour faire croître les couches épitaxiées. Nous trouvons la plupart du temps le SiC dans les structures, puisque son désaccord de maille avec le matériau GaN est faible (d'environ 4 %) et garantit une bonne qualité cristalline. De plus, il présente de bonnes conductivité et stabilité thermique. Nous avons également le diamant qui présente une meilleure conductivité thermique supérieure à celle du SiC. C'est pour cette raison que nous trouvons des performances supérieures dans les transistors HEMT GaN lorsque nous utilisant un substrat diamant [8]. En revanche, son coût reste très élevé par rapport au SiC ce qui retarde son développement dans ce domaine.

I.2.3.7. La couche de nucléation

Cette couche de nucléation (environ une centaine de nanomètres), présente dans certaines technologies, permet de réaliser la transition entre le substrat et la couche tampon. Généralement, cette couche est constituée par plusieurs couches généralement d'AlN et d'AlGaIn/GaN [12].

Après avoir expliqué le principe de fonctionnement et les différentes couches qui peuvent exister dans un transistor HEMT, nous allons définir dans la partie suivante quelques propriétés physiques du matériau GaN avant d'explorer certaines voies technologiques dans

le but de prolonger le fonctionnement vers les hautes températures et puissances élevées des transistors HEMT à base de l'hétérostructure AlGaN/GaN.

I.3. Performances des composants HEMT à base de GaN

I.3.1. Propriétés du matériau GaN

Plusieurs matériaux semi-conducteurs peuvent participer à la fabrication des transistors à effet de champ, tel que les matériaux provenant de la famille de semi-conducteurs III-V. Ce matériau a une large bande interdite de 3.4 eV avec une conductivité thermique de 1.4 W/cm.K à 300K. Le tableau suivant recense quelques caractéristiques physiques essentielles du GaN en le comparant avec d'autres matériaux semi-conducteurs utilisés pour les applications hyperfréquences en raison de la mobilité élevée des porteurs de charges.

Tableau 2 : Les propriétés physiques du GaN comparées avec autres matériaux

Paramètres	Si	AsGa	SiC-4H	AlN	InN	GaN
Bande interdite (eV)	1.1	1.43	3.26	6.1	0.78	3.4
Permittivité relative	11.8	11.5	10	9.14	15.3	9.5
Mobilité électrique (cm²/V .s)	1350	8000	720	1100	2700	1200
Vitesse de saturation (10⁷ cm/s)	1	2	2	1.8	4.2	2.7
Densité de porteurs de charges (cm⁻³)	1.5x10 ¹⁰	2x10 ⁶	1x10 ⁻⁸	2x10 ⁻³¹	100	2x10 ⁻¹⁰
Conductivité thermique (W/cm.K)	1.15	0.5	4.5	2	0.45	1.4
Champ de claquage (MV/cm)	0.3	0.4	2	11.7	X	3.3

Une étude rapide des caractéristiques présentées dans le tableau permet de mettre en avant leur influence sur les performances des transistors.

I.3.1.1. Bande interdite (E_G) et champ de claquage

Le gap est par définition la largeur de la bande interdite qui représente la différence d'énergie entre le minimum absolu de la bande de conduction et le maximum de la bande de valence. La densité de porteurs intrinsèques conditionnée par le gap du matériau varie exponentiellement avec la température et reste extrêmement faible (10^{-6} cm^{-3}) dans le GaN. Le champ de claquage représente la valeur du champ électrique que peut supporter le matériau. Il est proportionnel à E_G [13]. Comme dans tous les matériaux de grand gap, ce champ de claquage reste très élevé et il est estimé entre 2 et 3MV/cm. C'est pour cette raison que le GaN est un bon candidat pour le fonctionnement vers les hautes températures et fortes puissances. Cette bande interdite représente l'énergie nécessaire qu'il faut fournir à un porteur pour qu'il puisse passer de la bande de valence à la bande de conduction et participer au passage du courant. Comme illustré dans le tableau 2, le matériau GaN possède un grand gap comparé au Silicium par exemple.

I.3.1.2. Permittivité relative

Cette permittivité, notée ϵ_r dans les semi-conducteurs à grand gap permet une génération importante du courant et de la puissance de sortie pour des technologies à base de GaN. Cet avantage est lié au fait que la permittivité du GaN est inférieure à la permittivité d'un semi-conducteur classique. De plus, ce paramètre nous permet d'avoir une idée sur la charge capacitive dans le cas d'un transistor.

I.3.1.3. Mobilité électrique et vitesse de saturation

A faible champ électrique, la vitesse électronique est proportionnelle au champ électrique :

$$\vec{v} (\text{cm} \cdot \text{V}^{-1} \cdot \text{s}^{-1}) = \pm \mu (E) \cdot \vec{E} \quad (1)$$

Avec la mobilité μ en cm^2/s et le champ électrique E en V/cm

Lorsque le champ électrique devient important, les porteurs de charges vont interagir avec le réseau cristallin et la vitesse v va atteindre son niveau de saturation puisque la mobilité de ces porteurs va diminuer. D'après le tableau 2, le GaN possède une vitesse de saturation importante si on le compare avec l'AsGa et l'AlN. Cela confirme aussi la raison pour laquelle le nitrure gallium est présent dans les applications à hautes fréquences, sachant que la fréquence de coupure f_t est proportionnelle à V_{sat} (vitesse de saturation).

I.3.1.4. Conductivité thermique

Comme son nom l'indique, ce paramètre définit la capacité d'un semi-conducteur à conduire la chaleur, exprimée en $WK^{-1}cm^{-1}$. D'après le tableau 2, le GaN possède une conductivité thermique élevée si on le compare à l'AsGa ou l'InN, mais comparable à celle du silicium. Cela signifie qu'une forte conductivité thermique du matériau permet d'améliorer significativement la dissipation de chaleur sans échauffement important de celui-ci. La croissance du GaN se fera essentiellement sur un substrat SiC pour sa bonne conductivité thermique malgré sa qualité cristalline inférieure à celle du Silicium.

I.3.1.5. Pertinence du GaN

Le calcul de la figure de mérite (FOM) sur un matériau est proposé pour la première fois par Edward O. Johnson de RCA en 1965 [14] et son expression pour des applications hautes fréquences et de fortes puissances est donnée ci-dessous :

$$FOM = \left(\frac{\text{champ de claquage} \times \text{vitesse de saturation}}{2\pi} \right)^2 \quad (2)$$

Le FOM sert à caractériser les performances du composant ou bien d'un matériau. Pour le GaN, la valeur du facteur de mérite normalisée par rapport au silicium est de 780. Cette valeur privilégie le GaN pour les applications de puissance à haute fréquence.

I.4. Transistor HEMT AlGaN/GaN

I.4.1. Technologie et structure

Après avoir présenté la structure générale d'un transistor HEMT et les propriétés physiques et électriques supérieures du matériau GaN, nous allons étudier explicitement la structure d'un transistor HEMT AlGaN/GaN, pour laquelle nous allons présenter d'une part les voies de modifications structurales pour optimiser les performances du transistor, et d'autre part, nous allons décrire brièvement les phénomènes physiques qui apparaissent telles que les polarisations spontanée et piézoélectrique.

La figure 5 présente la structure épitaxiale simplifiée la plus répandue d'un transistor AlGaN/GaN comprenant une barrière AlGaN et un canal en GaN pour créer l'hétérojonction.




Figure 5 : structure simplifiée d'une hétérostructure de type HEMT de la filière nitrure de Gallium

Afin d'améliorer les performances du transistor et de réduire certains effets néfastes liés à l'empilement de 3 couches, plusieurs pistes ont été entreprises :

- ❖ L'ajout d'une deuxième barrière sous le canal 2D dite « back-barrier » peut être située dans plusieurs endroits de la structure. La figure 6 montre diverses configurations de « back-barrier », par exemple entre le tampon en GaN et le substrat (figure 6(a)) [15], ou bien entre le canal et le tampon (figure 6(b)) [16]. Deux types de matériaux sont utilisés essentiellement pour cette back-barrier : les ternaires AlGaIn et InGaIn [17]. Il existe notamment des technologies qui remplacent le tampon par cette deuxième barrière comme illustré dans la figure 6(c) et détaillé dans [18] [19].

Le rôle de cette barrière est d'améliorer le pincement du transistor en assurant un meilleur confinement des électrons dans le gaz-2D et de s'affranchir de l'effet canal court. [20]. Elle diminue également la conductance de sortie et réduit les fuites de courant par la couche tampon en isolant mieux celle-ci, entraînant une augmentation de la fréquence f_{max} . [21] [22].




Figure 6 : exemple d'ajout du back barrier dans les transistor AlGaIn/GaN

- ❖ Le dopage de la couche tampon ou « buffer » a aussi pour but de réduire les fuites de courant et joue un rôle dans l'amélioration de la tension de claquage [23], [24]. Il s'agit dans notre cas du nitrure de gallium (GaN). Le GaN non dopé est naturellement de type n. Ce dopage résiduel semble résulter d'une contamination à l'oxygène ou au silicium entraînant des niveaux donneurs peu profonds. La compensation de ce dopage résiduel se fait généralement par des dopants de type carbone ou fer afin d'améliorer l'isolation électrique de la couche tampon. Cependant ces dopages peuvent générer des niveaux d'énergies dans la bande interdite appelés « pièges » et engendrer un certain nombre d'effets parasites.
- ❖ Un Field-Plate ou bien une plaque de champ constituée d'une couche métallique placée au-dessus de la couche de passivation permet de réduire le pic de champ en sortie de grille tout en l'étalant coté drain [25] [26]. Ceci a pour effet d'augmenter la tension de claquage du composant. Des simulations physiques effectuées dans [26] et [27] ont démontré que cette plaque contribue à diminuer les effets de pièges surfaciques.
En revanche, le revers de la médaille, ce sont des effets parasites capacitifs engendrés lors du rajout de cette couche, entraînant une dégradation de la fréquence de coupure du composant [28].

La figure 7, présente une structure simplifiée du transistor AlGaN/GaN avec un Field-Plate qui peut être relié à la source ou à la grille.




Figure 7 : structure simplifié d'un transistor AlGaN/GaN avec un Field-Plate.

Revenons maintenant à la formation du gaz-2D dans l'hétérostructure AlGaN/GaN du transistor. Pour cela, nous allons expliquer brièvement et en premier lieu la notion de polarisations spontanée et piézoélectrique qui peuvent exister dans l'AlGaN/GaN.

I.4.2. Polarisation spontanée et piézoélectrique

L'origine de la polarisation spontanée dans le GaN vient du fait qu'il existe une différence d'électronégativité entre les atomes de Gallium « Ga » et l'atome de l'azote « N » comme l'indique la figure 8 (a). On considère donc que l'atome d'azote présente une charge $-Q$ et l'atome gallium une charge $+Q$. Cette situation inter atomique engendre un moment dipolaire qui se dirige de l'atome N vers l'atome Ga comme indique la figure 8 (b). En absence de contraintes, de la somme de ces moments résulte la polarisation spontanée comme illustrée dans la figure 8 (c). Cette polarisation est dans le sens inverse de la direction $[0001]$.




Figure 8 : schéma explicatif concernant la génération de la polarisation spontanée

La présence d'une contrainte mécanique (croissance d'une couche sur une autre de paramètres de mailles différents) dans le matériau est la seule condition pour que la polarisation piézoélectrique se manifeste. Avec une concentration en aluminium noté X , la polarisation spontanée de l' $\text{Al}_x\text{Ga}_{1-x}\text{N}$ s'écrit sous la forme suivante [29] [30] :

$$P_{\text{spontanée}, \text{Al}_x\text{Ga}_{1-x}\text{N}} = -0.052 \cdot x - 0.0029 \left(\frac{\text{C}}{\text{m}^2} \right) \quad (3)$$

La polarisation piézoélectrique pour l'hétérostructure AlGaN/GaN s'écrit sous la forme suivante [30] :

$$P_{\text{piézo}, \text{Al}_x\text{Ga}_{1-x}\text{N}/\text{GaN}} = [-0.052 \cdot x + 0.0282 \cdot x \cdot (1 - x)] \left(\frac{\text{C}}{\text{m}^2} \right) \quad (4)$$

La figure 9 illustre l'ensemble des phénomènes pour l'hétérostructure AlGaN/GaN : une polarisation spontanée pour la couche du GaN, une polarisation spontanée et une autre piézoélectrique pour la couche d' AlGaN puisque cette dernière est déformée en tension sur le matériau GaN. Les polarisations spontanée et piézoélectrique dépendent du taux d'aluminium x dans la barrière $\text{Al}_x\text{Ga}_{1-x}\text{N}$.

Si on prend le cas de deux interfaces planes, avec aucune contrainte imposée sur le GaN, cette charge peut être écrite sous la forme suivante [30] :

$$\sigma_{interface}^+ = P_{spontanée, GaN} - (P_{piézo, Al_xGa_{1-x}N} + P_{spontanée, Al_xGa_{1-x}N}) \quad (5)$$

A titre d'exemple, les polarisations spontanée et piézoélectrique des couches de nitrures qui induisent les charges surfaciques positives et négatives sont représentées figure 9. Le GaN utilisé dans les HEMT n'est soumis à aucune contrainte mécanique et ne possède que la composante spontanée. Cette couche est assez épaisse pour être relaxée. A ses extrémités, des charges fixes identiques et de signes opposés en densité moins importantes que dans l'AlGaN sont présentes. La présence d'une polarisation piézoélectrique crée un champ électrique interne, intense dans la barrière qui va ioniser des donneurs de surface provenant des liaisons pendantes pour donner naissance au gaz-2D. L'ionisation de ces états de surface est fonction de l'épaisseur de la couche AlGaN. Ces électrons issus des donneurs en surface, vont être confinés dans un puits de potentiel à cause de la discontinuité de bande de conduction de l'hétérostructure AlGaN/GaN.

Finalement, nous aurons à la surface des états de surfaces ionisés positivement et à l'interface AlGaN/GaN un gaz d'électrons 2D.




Figure 9 : Plans de charges de polarisations spontanée et piézoélectrique pour une couche d'alliage AlGaN en tension sur une couche épaisse de GaN (face Ga).

Nous présentons également le diagramme de la bande d'énergie d'un dispositif AlGaN/GaN HEMT avant et après la juxtaposition des deux matériaux comme illustré dans la figure 10 (a) et (b). Comme nous avons mentionné précédemment, lorsque le matériau à grand gap « l'AlGaN » est mis en contact avec le matériau à petit gap qui est dans ce cas le canal « GaN », un puits de potentiel se forme par le gaz bidimensionnel d'électrons (2D) et apparaît à l'interface de cette hétérojonction comme l'indique la figure (b).




Figure 10 : Diagramme d'énergie de deux semi-conducteurs à différentes largeurs de bande interdite (a) avant la juxtaposition (b) après la juxtaposition et à l'équilibre thermodynamique

L'origine du transfert des électrons de l'AlGaIn vers le canal « GaN » est due aux différences d'affinités électroniques (Ψ_s), la bande interdite (E_g) et de la fonction de travail ($q\phi_s$) de ces deux matériaux. Ce processus de transfert d'électrons se poursuit jusqu'à l'alignement des deux niveaux de Fermi (E_{F1} et E_{F2}) comme l'indique la figure 11.




Figure 11 : alignement du niveau de fermi après la juxtaposition des deux matériaux AlGaIn et GaN

Après avoir expliqué le fonctionnement des transistors HEMT à base de l'hétérostructure AlGaIn/GaN, nous allons détailler les mécanismes qui peuvent limiter les performances de ces transistors et qui sont le cœur de notre travail de recherche.

1.4.3. Les Mécanismes limitant les performances du transistor

Cette technologie nécessite toutefois une garantie de fiabilité des filières industrielles qui passe par la compréhension des mécanismes de défaillance des composants. Il est notoire que les effets dispersifs représentent l'un des défauts majeurs de cette technologie et il est

impératif de comprendre leur origine afin de pouvoir les maîtriser à défaut de les éliminer complètement.

I.4.3.1. Les effets thermiques

Du point de vue physique, et pour un matériau GaN, la haute température peut influencer sur la variation de la hauteur du gap. Les variations des paramètres de mailles du matériau en fonction de la température en sont souvent les premières causes. La hauteur du gap diminue lorsqu'on augmente la température [31]. En outre, en augmentant la température, la tension de claquage du transistor diminue. La température aura aussi des impacts sur la mobilité. On peut donc avoir une mobilité réduite à cause d'une augmentation de la température. D'ailleurs, les vibrations du réseau cristallin engendrent des quantités très importantes de phonons, qui se matérialisent par l'élévation de la température [31]. A cause de ce phénomène, la probabilité pour qu'un électron rencontre un phonon va augmenter et donc la mobilité va être réduite.

En augmentant la température, la concentration des phonons devient importante, ce qui va engendrer une diminution de la conductivité thermique du matériau GaN.

Les HEMTs opèrent à des tensions de drain, des champs électriques et températures plus élevés que les autres technologies. L'apparition d'un effet d'auto-échauffement se produit. Pour un courant I_{DS} et une tension V_{DS} donnés, on obtient une puissance dissipée à travers cette formule :

$$Puissance_{dissipée} = V_{DS}I_{DS} \quad (6)$$

Une simulation thermique avec le logiciel de simulation ANSYS a été effectuée afin d'observer ce phénomène.

Le point le plus chaud que l'on peut avoir dans le transistor se positionne à la verticale de la grille, côté drain dans le canal (là où le champ électrique est le plus important). La température du canal s'écrit sous la forme suivante :

$$T_{canal} = T_{ambiante} + R_{th}P_{diss} \quad (7)$$

Avec R_{th} qui présente la résistance thermique du transistor.

En supposant que la conductivité thermique des matériaux est constante, la valeur de R_{th} peut-être extraite directement à travers la simulation. En fixant la température ambiante à 0 °C et la puissance dissipée à 1 W, la relation (7) devient :

$$T_{canal} = R_{th} \quad (8)$$

Avec une puissance dissipée de 2,5 W, et une température de socle de 50 °C, une simulation thermique a été effectuée sur un transistor HEMT AlGaN/GaN de taille 8x250 µm et de

longueur de grille de 0.50 μm dans le but de visualiser le point le plus chaud (en rouge). Comme l'indiquent les figures 12 et 13, ce point se positionne à la verticale de la grille et atteint dans notre cas une température de 65.3°C.




Figure 12 : simulation d'un transistor AlGaIn/GaN de taille 8x250 μm et de longueur de grille de 0.50 μm pour une puissance dissipée de 2,5 W et pour une température de socle de 50 °C.




Figure 13 : Zoom sur le doigt de grille pour transistor AlGaIn/GaN de taille 8x250 μm

Plusieurs techniques de mesure existent pour mesurer la résistance thermique d'un composant, telle que la méthode 3ω [31], la méthode de thermoreflectance [32] et la méthode électrique [33] que nous allons détailler dans le chapitre suivant.

La connaissance de la valeur de R_{th} du composant sous test va nous servir par la suite pour extraire la signature des pièges. D'ailleurs, la partie suivante sera consacrée aux effets des pièges, leurs origines, les différents mécanismes qui existent, et en dernier lieu la méthode d'extraction de la signature des pièges.

I.4.3.2. Effets de pièges

I.4.3.2.1. Origine

Les pièges sont considérés comme des défauts électriques qui se trouvent dans un composant et qui en limitent les performances. En effet, les électrons interagissent directement entre eux, donnant ainsi lieu à de nombreux effets sur le courant. Ils sont présents sous plusieurs formes. Les défauts peuvent se trouver dans la structure à travers les impuretés, la dislocation dans le réseau cristallin, les lacunes etc... La perturbation dans le cristal semi-conducteur causée par ces défauts peut engendrer un niveau d'énergie intermédiaire dans la bande interdite qui va interagir avec la bande de valence et la bande de conduction, et cette interaction va modifier le nombre des porteurs libres.

Un piège possède une interaction de capture et d'émission soit avec la bande de conduction soit avec la bande de valence. Les mécanismes de piégeages sont présentés dans la figure 14, suivant le modèle Schokley Read-Hall (SRH) :




Figure 14 : Processus illustrant l'émission et la capture d'électrons et de trous ou Mécanismes d'interaction entre un piège profond et les bandes d'énergies

Avec :

e_n : le taux d'émission d'un électron vers la bande de conduction (s^{-1}).

c_n : le taux de capture d'un électron venant de la bande de conduction ($m^3 \cdot s^{-1}$).

e_p : le taux d'émission d'un trou dans la bande de valence (s^{-1}).

c_p : le taux de capture d'un trou venant de la bande de valence ($m^3 \cdot s^{-1}$).

n_t : densité d'électrons piégés (m^{-3}).

n : densité d'électrons dans la bande de conduction (m^{-3}).

N_t : densité totale de pièges (m^{-3}).

Comme le montre la figure 14, quatre mécanismes d'émission et de capture peuvent exister et leurs processus sont caractérisés respectivement par le taux d'émission (e_n, e_p) et le taux de capture (c_n, c_p).

❖ Mécanisme 1

Le piège vide, nommé P_T qui se situe dans un niveau d'énergie E_T peut capturer un électron (n) venant de la bande de conduction comme le montre le cas 1 dans la figure 14. Le taux de recombinaison d'électrons R_n correspondant à ce processus s'écrit :

$$R_n = c_n n N_T (1 - f_t) = c_n n p_t \quad (9)$$

❖ Mécanisme 2

Le piège occupé, qui se situe toujours dans un certain niveau d'énergie E_T peut émettre directement un électron vers la bande de conduction comme le montre le cas 2 de la figure 14.

Le taux de génération d'électrons G_n qui correspond au mécanisme numéro 2 peut être écrit sous la forme suivante :

$$G_n = e_n N_T f_t = e_n n_t \quad (10)$$

❖ Mécanisme 3

Ce piège occupé peut capturer un trou nommé (P) venant de la bande de valence comme le montre le cas 3 de la figure 14.

Le taux de recombinaison des trous R_p qui correspond au mécanisme numéro 3 peut être écrit sous la forme suivante :

$$R_p = c_p p N_T f_t = c_p p n_t \quad (11)$$

❖ Mécanisme 4

Ce piège vide peut soit capturer un électron de la bande de valence, soit émettre un trou vers la bande de valence comme le montre le cas 4 de la figure 14.

Ce qu'on observe est la combinaison des quatre cas. Ce processus qualifié de génération/recombinaison de paires électron-trou suit la théorie de Shockley-Read-Hall « SRH » [34].

Le taux de génération des trous G_p qui correspond au mécanisme numéro 4 peut être écrit sous la forme qui suit :

$$G_p = e_p N_T (1 - f_t) = e_p p_t \quad (12)$$

Il existe deux types de pièges comme le montre la figure 15, des pièges accepteurs et des pièges donneurs.




Figure 15 : Types des pièges qui peuvent exister

Les pièges accepteurs peuvent être non ionisés ou neutre quand ils sont vides ou ionisés quand ils sont occupés c'est-à-dire chargé négativement. Pour les pièges donneurs, ils peuvent être non ionisés ou neutre quand ils sont occupés ou ionisés quand ils sont vides c'est-à-dire chargé positivement. Les pièges associés à un composant dépendent du mode de croissance des couches semi-conducteurs. La reproductibilité de la croissance des couches a une importance primordiale. A ce stade, on peut distinguer les pièges en volume et les pièges en surface.

1.4.3.2.2. Méthode d'extraction de la signature des pièges :

Nous rappelons d'abord que la signature d'un piège se compose d'une énergie d'activation « E_a » et d'une section efficace de capture « σ_n ».

En effet, l'extraction de la signature des pièges s'effectue en utilisant la relation d'Arrhenius. C'est pour cette raison que nous allons définir tout d'abord quelques relations physiques sur les pièges et particulièrement la variation du taux d'occupation des électrons afin d'arriver à l'équation d'Arrhenius.

En se basant sur la théorie « SRH », la relation qui donnent la variation de la charge due aux électrons piégés est la suivante :

$$\frac{dn_t}{dt} = c_n n (N_t - n_t) - e_n n_t \quad (13)$$

Avec :

e_n : le taux d'émission (s^{-1}).

c_n : le taux de capture ($m^3 \cdot s^{-1}$).

n_t : densité d'électrons piégés (m^{-3}).

n : densité d'électrons dans la bande de conduction (m^{-3}).

N_t : densité totale de pièges (m^{-3}).

À l'équilibre thermodynamique, la variation de la charge due aux électrons piégés est nulle puisque le nombre d'électrons capturés est égal à ceux émis. Dans ce cas, on peut simplifier la relation (13) par la suivante :

$$c_n n (N_t - n_t) = e_n n_t \quad (14)$$

D'après la relation (14), on peut donc trouver le taux d'occupation des pièges en utilisant la relation suivante :

$$\frac{n_t}{N_t} = \frac{c_n n}{e_n + c_n n} \quad (15)$$

Le taux d'occupation des pièges peut être écrit sous la forme suivante si on prend en considération la distribution de Fermi Dirac :

$$\frac{n_t}{N_t} = \left[1 + g e^{\left(\frac{E_T - E_F}{k_b T_j} \right)} \right]^{-1} \quad (16)$$

Avec :

E_T : niveau d'énergie des pièges (eV).

E_F : niveau de fermi (eV).

T_j : température de jonction (Kelvin).

g : taux de dégénérescence du niveau d'énergie des pièges ≈ 1 .

k_b : constante de Boltzmann $\approx 8.6173303 \times 10^{-5}$ eV. K⁻¹.

A partir des relations (15) et (16), on peut tirer :

$$e_n = c_n n g e^{\left(\frac{E_T - E_F}{k_b T_j} \right)} \quad (17)$$

D'autre part les électrons libres de la bande de conduction sont définis par :

$$n = N_c e^{\left(\frac{E_C - E_F}{k_b T_j}\right)} \quad (18)$$

Avec

N_c : présente la densité effective d'état dans la bande de conduction (m^{-3}) et elle s'exprime sous la forme suivante :

$$N_c = 2M_c \left(\frac{2\pi m_e^* k_b T_j}{h^2}\right)^{3/2} \quad (19)$$

Avec :

M_c : Présente le nombre de minima dans la bande de conduction et vaut 1 pour le nitrure de gallium.

m_e^* : Présente la masse effective d'un électron et vaut $0,2m_0$ pour le GaN (eV/m^2s^{-2}).

h : constante de Planck ($eV.s$).

Le taux de capture est donné par :

$$c_n = \sigma_n v_{th} \quad (20)$$

A l'aide des relations (17) et (20), on peut tirer l'expression suivante :

$$e_n = \sigma_n v_{th} g N_c e^{\left(\frac{E_C - E_T}{k_b T_j}\right)} \quad (21)$$

Avec :

σ_n : la section efficace de capture du piège (m^2).

v_{th} : la vitesse thermique des électrons dans le nitrure de gallium (ms^{-1}) et s'écrit sous la forme suivante :

$$v_{th} = \left(\frac{3k_b T_j}{m_e^*}\right)^{\frac{1}{2}} \quad (22)$$

A partir de la relation (19) et (22), l'expression (21) peut s'écrire comme suit :

$$e_n = g \sigma_n A_n T_j^2 e^{\left(\frac{-E_a}{k_b T}\right)} \quad (24)$$

avec E_a qui est l'énergie d'activation apparente et qui est égale à $E_C - E_T$.

Si nous prenons maintenant le cas d'un piège rempli par un électron, le temps de réémission de ce piège va dépendre de deux facteurs, le type de piège et aussi de la température selon la loi d'Arrhenius :

$$\frac{e_n}{T_j^2} = \frac{\sigma_n A_n}{g} \exp\left(-\frac{E_a}{k_B T_j}\right) \quad (25)$$

avec e_n défini en fonction de τ_n (la constante du temps d'émission du piège) sous la forme suivante :

$$e_n = \frac{1}{\tau_n} \quad (26)$$

et

$$A_n = \frac{N_C v_{th}}{T_j^2} \quad (27)$$

La relation d'Arrhenius représentant $\log(\tau_n T_j^2)$ en fonction de $\frac{1000}{T}$ pour ce piège est obtenu en appliquant le logarithme népérien sur l'équation (21) :

$$\ln(\tau_n T_j^2) = \frac{E_a}{k_B T_j} + \ln\left(\frac{g T_j^2}{\sigma_n N_C v_{th}}\right) \quad (28)$$

L'extraction de la signature des pièges (E_a (eV), σ (cm²)) et l'identification de leurs localisations dans le composant sous test constitue l'objectif majeur de ces travaux de thèse. En effet, il existe plusieurs techniques de mesures pour visualiser les effets des pièges tels que le *drain-Lag* et le *gate-lag* en utilisant la caractérisation IV impulsionnelle, sans pouvoir extraire les signatures de pièges. Or nous pouvons à la fois visualiser ces effets et extraire leurs signatures en se basant sur des mesures telles que les mesures en paramètres S basse fréquence, les mesures en bruit basse fréquence et les mesures transitoires du courant de drain « I-DLTS » en fonction de la température.

Une étude qui porte sur ces différentes méthodes de caractérisation sera détaillée dans les paragraphes suivants. Cependant, la localisation de ces pièges ne peut être identifiée qu'en se basant sur la simulation physique. Cette partie sera aussi détaillée par la suite dans le troisième chapitre. En effet, nous avons la possibilité d'intégrer toute la structure de notre composant sous test dans le logiciel de simulation physique TCAD.

I.4.3.2.3. Localisation des pièges :

A priori, les pièges peuvent être situés dans plusieurs régions et/ou interfaces du transistor.




Figure 16 : Localisation possible des pièges dans un transistor AlGaIn/GaN

La figure 16 illustre tous les emplacements possibles des pièges qui peuvent exister dans un transistor AlGaIn/GaN HEMT. On trouve donc des pièges dans :

- L'interface de la passivation (Nitride) et GaN cap.
- Le GaN cap
- La barrière AlGaIn
- Le canal
- Le tampon ou bien « buffer »

Le transistor étudié tout au long de cette thèse sera un AlGaIn/GaN HEMT de longueur de grille de 150 nm de la fonderie UMS « filière GH15 » dédié aux applications de puissances. Avant d'extraire la signature et définir l'emplacement des pièges qui peuvent exister dans ce transistor GH15, nous allons effectuer tout d'abord quelques mesures de caractérisation IV impulsionnelle pour étudier d'une part son comportement, et d'autre part l'influence des pièges sur les performances du composant.

Les défauts que nous avons évoqués précédemment limitent fortement les performances RF de ces transistors par leur contribution aux phénomènes parasites tels que l'hystérésis, le phénomène de lag, le bruit de génération-recombinaison, la réponse transitoire à une excitation impulsionnelle ou encore la dispersion de l'admittance de sortie.

I.4.3.3. Caractérisation impulsionnelle pour le transistor GH15 de taille 8x50 μm

La caractérisation $I(V)$ impulsionnelle consiste à mesurer les courants de grille et de drain lors d'impulsions très courtes pour ne pas modifier le comportement du composant à son point de fonctionnement en superposant des impulsions de tension aux composantes continues sur le drain et la grille.

Nous pouvons seulement identifier durant cette caractérisation IV différents types de pièges avec des constantes de temps très différentes, mais sans pouvoir extraire leurs signatures. Cette étude expérimentale [30] aura pour objectif d'appréhender les différents mécanismes au sein du transistor en agissant :

- Sur les composantes continues appliquées sur la grille V_{GS0} et le drain V_{DS0}
- Sur l'excursion des impulsions de tension maximale
- Sur le profil temporel des impulsions
- Sur la durée et récurrence des impulsions d'excitations
- Sur la durée entre deux trains d'impulsions

Toutes les mesures sont faites à une température fixée à 25 °C dans le but de limiter au maximum les effets thermiques.

La figure 17 présente le banc de mesure I(V) impulsionnelle.




Figure 17 : Banc de mesure I-V régime impulsionnel

La mesure du composant sous test effectuée sous pointes, se base sur une série d'impulsions en tension appliquées sur la grille et le drain du transistor.

La figure 18 présente le diagramme général du profil des impulsions appliquées sur la grille et sur le drain.




Figure 18 : Représentation d'une période d'impulsion lors des mesures IV impulsionnelles

V_{GS0} et V_{DS0} représentent les points de polarisations alors que V_{GSi} et V_{DSi} représentent les impulsions appliquées.

Pour minimiser l'auto échauffement du composant sous test, nous avons fixé la durée d'impulsion (αT_p) à une valeur de 500 ns. Cette durée d'impulsion choisie est considérée comme la plus faible durée pour que le transistor puisse atteindre le régime établi même en polarisant le transistor. La figure 19 illustre le diagramme du profil des impulsions appliquées sur la grille et sur le drain lors de mesures. La durée d'impulsion sur le drain est de 500ns alors que la période d'impulsion est fixée à 500 μ s.




Figure 19 : Diagramme du profil des impulsions appliquées sur la grille et sur le drain.

En utilisant cette configuration (rapport cyclique de 0.1%), nous pouvons ainsi tracer la caractéristique I_{DS}/V_{DS} de notre transistor sous test, de taille $8 \times 50 \mu\text{m}$ et de longueur de grille de $0.15 \mu\text{m}$ de la fonderie UMS (figure 20). Cette mesure est faite à $T=25^\circ\text{C}$, au point de polarisation choisi ($V_{GS0}=0\text{V}$, $V_{DS0}=0\text{V}$) en variant V_{GS} de -6V à 1V par pas de 1V et V_{DS} de 0 à 10V par pas de 1V . Ce rapport cyclique faible permet d'une part de s'affranchir de l'auto-échauffement et d'autre part de revenir à l'état d'origine fixé par le point de polarisation.




Figure 20 : Caractérisation I_{DS}/V_{DS} d'un transistor 8×50 @ 25°C polarisé à $(0\text{V}, 0\text{V})$, V_{GS} de -6V à 1V par pas de 1V .

Une courbe correspond à un train d'impulsions d'amplitude V_{GSi} . Chaque train d'impulsion est configurable et séparé par une durée nommée « $t_{intercourbe}$ ».

I.4.3.3.1. Caractéristiques I-V au point de repos (0V, 0V) avec des temps de pause $t_{intercourbe}$ variables

Les tensions de repos de drain et grille sont à 0V. Dans le but de visualiser des durées de relaxations de pièges « lents » (qui s'activent typiquement après quelques secondes) sur le même composant sous test, nous avons effectué dans un premier temps des mesures en traçant plusieurs réseaux IV avec une durée $t_{intercourbe}$ variable entre chaque courbe du réseau. La figure 21 présente le chronogramme illustrant la mesure à différentes durées $t_{intercourbes}$.




Figure 21 : Séquence des impulsions de drain pour des temps de pause variables.

La figure 22 présente les résultats de mesures effectuées pour des valeurs $t_{intercourbe}$ de 3 sec, 10sec, 20sec et 30sec.




Figure 22 : Réseau I(V) du transistor 8x50µm à T=25°. Point de polarisation de repos $V_{GS0}=0V$ et $V_{DS0}=0V$. $V_{GS}=-4$ à -2 V par pas de 1V ; $V_{DS}=0$ à 18V. Durées $t_{intercourbe}$: 3s, 10s, 20s et 30s

Chaque réseau comprend uniquement trois courbes correspondant à des valeurs d'impulsion de grille respectivement de -4 V, $-3V$ et -2 V et à une tension impulsionnelle de drain maximale de 18 V. La première courbe à $V_{GS} = -4$ V et qui correspond au premier train d'impulsion, va ioniser certains pièges. En effet, ces pièges vont se relaxer juste après le train

d'impulsion, donc durant le « $t_{intercourbe}$ ». Nous constatons d'après les résultats de mesures que les caractéristiques sont identiques quel que soit la valeur de $t_{intercourbe}$, ce qui dénote l'absence d'impact des pièges lents pour ces niveaux de polarisation dynamique.

I.4.3.3.2. Etude de l'influence des durées de repos dans une période

Durant cette étude, nous avons fixé la durée d'impulsion à 500 ns et la durée $t_{intercourbe}$ à 3s. Le chronogramme de cette mesure est illustré dans la figure 23 et les résultats de mesure sont présentés dans la figure 24. Les excursions impulsionnelles concernant la tension V_{GS} sont croissantes de -4V à -2V par pas de 1V. Il en est de même pour la tension V_{DS} .




Figure 23 : Période d'impulsion de drain pour différentes périodes




Figure 24 : Réseau I(V) du transistor 8x50µm à T=25°C. Point de polarisation de repos $V_{GS0}=0V$ et $V_{DS0}=0V$. $V_{GS}=-4$ à -2 V par pas de 1V ; $V_{DS}=0$ à 18V & $V_{DS}=0$ à 25V. Période d'impulsion variable : 5µs, 500µs, 5ms. Durée d'impulsion : 500ns

Pour le même transistor, on note que l'influence de la période d'impulsion « T_p » n'est pas significative et que les caractéristiques sont identiques pour ces niveaux de polarisation dynamique. De plus, lorsque la durée de repos est étendue, l'influence de la thermique est minimisée ; la relaxation des pièges est indépendante de la période d'impulsion.

I.4.3.3.3. Etude de l'influence de la tension maximale de drain

Pour cette expérience, les tensions de repos de grille et de drain sont encore à 0 V. La Figure 25 présente la configuration de la mesure à différentes tensions maximales de drain « V_{DSmax} ». Le résultat de mesure comprend des courbes correspondant à des valeurs d'impulsion de grille de -6V à 1V par pas de 1V et une tension de drain V_{DS} variable. Nous avons gardé des excursions croissantes pour V_{GS} et V_{DS} , des durées d'impulsions « αTp » à 500 ns, toujours avec un rapport cyclique de 0.1%.




Figure 25 : Séquence des impulsions de drain pour différents V_{DSmax}

Au regard des figures 26 et 27, nous observons dans un premier temps une très légère diminution du courant de drain et plus précisément dans la zone ohmique liée à l'augmentation de la valeur de V_{DSmax} . Cette diminution du courant de drain s'appelle le « current collapse ».




Figure 26 : Réseau I(V) du transistor 8x50 μ m à $T=25^{\circ}\text{C}$. Point de polarisation de repos $V_{GS0}=0\text{V}$ et $V_{DS0}=0\text{V}$. $V_{GSi}=-6$ à 1 V par pas de 1V ; $V_{DSi}=0$ à 10V ; $V_{DSi}=0$ à 20V & $V_{DSi}=0$ à 30V




Figure 27 : Réseau I(V) du transistor 8x50µm à T=25°C. Point de polarisation de repos $V_{GS0}=0V$ et $V_{DS0}=0V$. $V_{GSi}=-4$ à $-2V$ par pas de $1V$; $V_{DSi}=0$ à $10V$ & $V_{DSi}=0$ à $30V$. Période d'impulsion : $500\mu s$, largeur d'impulsion : $500ns$

Au cours du premier train d'impulsion ($V_{GSi}=-6V$ et $V_{DSi} = 30V$) le transistor va connaître un cycle d'ionisation des pièges assez important. Nous pouvons constater une très faible réduction de courant par rapport à la courbe de référence $V_{GSi}=-2V$ et $V_{DSi} = 10V$. Nous constatons qu'au-delà de $V_{DSi} = 15V$ les courbes sont confondues. En conclusion, contrairement aux transistors AlGaIn/GaN de la filière GH25 [35], les différentes caractéristiques présentées précédemment ne montrent pas la présence des pièges à relaxation lente. Par ailleurs, aucune rupture de pente n'est constatée avec la période d'impulsion due à la relaxation des pièges.

A partir des caractéristiques pulsées, les phénomènes de dégradation des performances électriques peuvent être identifiés en fonction du point de repos :

- Une tension de grille inférieure à la tension de pincement ($V_{GSq}<V_p$ et $V_{DSq}=0V$) correspondant au phénomène communément appelé *gate-lag*
- Un point de polarisation ($V_{GSq}<V_p$ et V_{DSq} différent à $0V$) correspondant au phénomène communément appelé *drain-lag*.

I.4.3.3.4. Le “gate-lag”

Ce phénomène est observé par une modification du potentiel de grille inférieure à la tension de pincement et se manifeste par une diminution de courant.

Comme le montre la figure 28, les pièges qui sont localisés à la surface de l'AlGaIn et plus précisément entre la grille et le drain, sont les responsables de l'effondrement du courant de drain. Des études effectuées par Vetury et al. [36] ont démontré que le fait d'ajouter une couche de passivation diminue énormément cet effet.

Les porteurs injectés peuvent être piégés dans la zone d'accès grille drain soit par effet tunnel, ou par saut de porteurs sous l'effet d'un fort champ électrique dans cette zone [37] conduisant à une grille virtuelle à la surface du composant.




Figure 28 : structure simplifiée qui visualise l'effet *gate-lag*

L'état des pièges associés au *gate-lag* sera donné par la polarisation au repos V_{GS0} car le phénomène d'émission sera lent au cours des impulsions positives de V_{GSi} comparées à la durée des impulsions et à un phénomène de capture assez court pour les pièges réagissant à l'impulsion positive de V_{DSi}

En résumé le *gate-lag* est communément attribué à des effets de pièges de surface et d'interface proche de la grille conduisant à une déplétion localisée réduisant la densité de porteurs dans le canal, provoquant l'apparition d'une grille secondaire virtuelle (Figure 29) entraînant une diminution de courant [36]




Figure 29 : structure simplifiée qui visualise l'effet de la grille virtuelle

La figure 30 illustre l'effet « *gate-lag* » sur le transistor AlGaN/GaN de taille $8 \times 50 \mu\text{m}$ et de longueur de grille $0.15 \mu\text{m}$ en comparant ce phénomène au point de polarisation $V_{DSq}=0 \text{ V}$, $V_{GSq}= -5 \text{ V}$ avec celui de la référence $V_{DSq}=0 \text{ V}$, $V_{GSq}= 0 \text{ V}$.

Sur cette technologie AlGaIn/GaN, on remarque un faible effet *gate-lag* à 25 °C si on le compare par exemple avec un autre transistor InAlGaIn/GaN de taille 8x50 µm et de longueur de grille 0.15 µm illustré dans la figure 31.




Figure 30 : Visualisation de l'effet *gate-lag* sur un transistor AlGaIn/GaN de taille 8x50 µm et de longueur de grille 0.15 µm en comparant deux points de polarisations ($V_{DSq}=0$ V, $V_{GSq}=0$ V) et ($V_{DSq}=0$ V, $V_{GSq}=-5$ V). Avec V_{GS} variant de -6V à 1V par pas de 1V.




Figure 31 : Visualisation de l'effet *gate-lag* sur un transistor InAlGaIn/GaN de taille 8x50 µm et de longueur de grille 0.15 µm en comparant deux points de polarisations ($V_{DSq}=0$ V, $V_{GSq}=0$ V) et ($V_{DSq}=0$ V, $V_{GSq}=-5$ V). Avec V_{GS} variant de -6V à 1V par pas de 0.5V.

1.4.3.3.5. Le “drain-lag”

Ce phénomène représente le stress le plus sévère sur le composant et il est observé pour un point de polarisation ($V_{GS0} < V_p$; V_{DS0} différent de 0V) qui correspond au point de régime de fonctionnement du transistor. De fortes tensions de polarisation de drain induisent un champ électrique important entre le drain et la source. Ceci conduit à l'injection des électrons chauds

du canal qui sont capturés par les pièges dans le GaN, provoquant une désertion du canal et une réduction du courant de sortie. Cet effet apparait en appliquant une tension sur le drain, mais puisque nous appliquons aussi une tension sur la grille, nous aurons le phénomène physique de l'effet *gate-lag*, donc l'activation des pièges de surface. Ce phénomène dit drain lag est usuellement associé à des effets de pièges situés sous le canal et en surface dans l'espace grille-drain. La figure 32 illustre donc le phénomène du au *gate-lag* et *drain-lag*.




Figure 32 : structure simplifiée qui visualise l'effet *drain-Lag*

La figure 33 représente l'effet « *drain-lag* » sur la caractéristique I_{DS}/V_{DS} pour le transistor AlGaN/GaN de taille $8 \times 50 \mu\text{m}$ et de longueur de grille $0.15 \mu\text{m}$ en comparant deux points de polarisations ($V_{DSq}=10 \text{ V}$, $V_{GSq}= -5 \text{ V}$) et ($V_{DSq}=30 \text{ V}$, $V_{GSq}= -5 \text{ V}$) avec le point de référence ($V_{DSq}=0 \text{ V}$, $V_{GSq}= 0 \text{ V}$) à une température ambiante de $25 \text{ }^\circ\text{C}$.




Figure 33 : Visualisation de l'effet *drain-lag* sur un transistor AlGaN/GaN de taille $8 \times 50 \mu\text{m}$ et de longueur de grille $0.15 \mu\text{m}$ en comparant trois points de polarisations ($V_{DSq}=0 \text{ V}$, $V_{GSq}= 0 \text{ V}$), ($V_{DSq}=10 \text{ V}$, $V_{GSq}= -5 \text{ V}$) et ($V_{DSq}=30 \text{ V}$, $V_{GSq}= -5 \text{ V}$). Avec V_{GS} variant de -6V à 1V par pas de 0.5V .

Les résultats montrent une baisse importante du courant « current collapse » lorsqu'on applique une tension V_{DSq} à 30 V .

Prenant l'exemple pour la dernière courbe à $V_{GS} = 0$ V, et si nous comparons les points de polarisations ($V_{DSq}=0$ V, $V_{GSq}= 0$ V) et ($V_{DSq}=30$ V, $V_{GSq}= -5$ V), on aperçoit que le transistor perd approximativement 0.25 A/mm soit d'environ 100 mA (25% du current collapse), comme l'indique la figure 34.




Figure 34 : Visualisation de l'effet *Knee-walkout* et *current-collapse* sur un transistor AlGaIn/GaN de taille $8 \times 50 \mu\text{m}$ et de longueur de grille $0.15 \mu\text{m}$ en comparant 2 points de polarisations ($V_{DSq}=0$ V, $V_{GSq}= 0$ V) et ($V_{DSq}=30$ V, $V_{GSq}= -5$ V).

Un autre effet appelé « *Knee-Walkout* » a été détecté en appliquant un champ électrique fort, ce qui entraîne une augmentation de la tension du coude du composant [38].

Cet effet qui est illustré dans la figure 34 est atténué si on le compare avec autres technologies [39], et cette amélioration viendrait du fait que le transistor caractérisé contient un Field Plate. Le R_{ON} passe de 9.2Ω pour $V_{DSq}=0$ V, $V_{GSq}= 0$ V à 9.4Ω pour $V_{DSq}=30$ V, $V_{GSq}= -5$ V.

Cet effet indésirable peut être amélioré en optimisant la couche GaN. Binari et al. [40] ont observé une variation du taux du *drain-lag* en fonction de la qualité de la couche tampon ayant des résistivités différentes. D'autre part pour confiner au mieux les électrons dans le canal et limiter leur diffusion dans la couche GaN, Palacios et al. [41] ont eu l'idée d'insérer une couche InGaIn près du gaz 2D dans la couche tampon.

1.4.3.3.6. Le « Courant de fuite sur la grille »

Le courant de fuite sur la grille ou bien le « *gate leakage* » en anglais est l'un des principaux problèmes qui peut impacter sur les performances du transistor GaN HEMT. Ce courant de fuite qui provient de la grille à cause du contact Schottky peut être généré à cause de plusieurs mécanismes comme le « *Poole-Frenkel* » [42], « *Fowler-Nordheim* » [43], et le « *Trap Assisted Tunneling* ou bien l'effet tunnel » [44].

Une recherche approfondie a été menée pour analyser l'influence de la température sur le courant de fuite de la grille dans les dispositifs HEMTs AlGaIn/GaN, et il a été suggéré que

l'émission par Poole-Frenkel [42] [43] est considérée comme le mécanisme dominant et responsable à la génération du courant de fuite de la grille surtout à haute température, Concernant les effets de Fowler-Nordheim, ils peuvent causer un courant de fuite seulement à des températures très basses [43].

En outre, l'effet tunnel [44] s'active lorsque nous polarisons le transistor ce qui peut générer également ce courant de fuite venant de la grille.

I.4.3.3.7. "L'effet kink"

L'effet kink se manifeste par une augmentation brutale de courant de drain I_{DS} pour une certaine tension de drain V_{DS} , ce qui entraîne un accroissement de la conductance de drain « g_d ». [45] [46]

Pour expliquer cet effet sur la conductance, plusieurs études s'orientent vers la réémission des électrons piégés dans le canal et aussi l'ionisation par impacts [47] [48]. La figure 35 présente un réseau I-V pour un transistor AlN/GaN de taille $2 \times 50 \mu\text{m}$ et de longueur de grille de $0.10 \mu\text{m}$ qui manifeste ce phénomène. Pour un point de polarisation ($V_{DSq}=0 \text{ V}$, $V_{GSq}=0 \text{ V}$) et pour une mesure effectuée avec un balayage croissant de V_{DS} , on remarque l'apparition de l'effet kink. En outre, cet effet disparaît pour une mesure avec un balayage décroissant de V_{DS} .




Figure 35 : Visualisation de l'effet kink sur un transistor AlN/GaN de taille $2 \times 50 \mu\text{m}$ et de $0,10 \mu\text{m}$ de longueur de grille, à $25 \text{ }^\circ\text{C}$ et au point de polarisation ($V_{DSq}=0 \text{ V}$, $V_{GSq}=0 \text{ V}$).

Comme nous l'avons mentionné auparavant, les mesures $I(V)$ pulsées permettent seulement de visualiser les effets dus aux pièges par le choix judicieux des points de repos conduisant au protocole de mesures du *gate-lag* et du *drain-lag* sans pouvoir extraire la signature des pièges, d'où la nécessité de développer d'autres techniques expérimentales pour quantifier et essayer d'identifier les centres profonds dans les régions du HEMT.

I.4.3.4. Techniques de mesures des pièges

Plusieurs techniques de caractérisation transitoire et fréquentielle de pièges existent pour évaluer avec précision la constante d'émission de pièges afin d'extraire les énergies d'activation (E_a) et les sections de capture (σ_n) en utilisant les graphes d'Arrhenius. Parmi les techniques, nous pouvons citer la méthode de la spectroscopie optique de niveau profond (DLOS) pour l'étude des pièges de surfaces [49], [50], la spectroscopie transitoire de capacité ou de courant respectivement nommés C-DLTS et I-DLTS, mesure de dispersion fréquentielle et de bruit basse fréquence.

Sans vouloir être exhaustif, la synoptique de la figure 36, présente les diverses méthodes utilisées pour caractériser les pièges des HEMT GaN :




Figure 36 : Synoptique qui présente les différentes méthodes de mesures qui existent pour caractériser les pièges

I.4.3.4.1. Banc de caractérisation en bruit basse fréquence

Cette partie n'a pas pour but d'étudier les origines physiques et les caractéristiques des diverses sources physiques de bruit existantes dans le dispositif électrique. On trouvera dans la littérature [51] des références permettant d'avoir une vue globale sur les origines physiques du bruit dans les semi-conducteurs.

I.4.3.4.1.1. Généralités sur le bruit

Le bruit traduit les fluctuations de courant ou de tension dans les composants électroniques provenant des mouvements de charges situés soit à l'intérieur même du volume soit à l'interface de ce volume du composant. L'expression générale d'une source de bruit locale peut être décrite par :

$$\delta i = I \frac{\delta P}{P} \quad (29)$$

où P est une quantité déterministe pouvant représenter le nombre de porteurs, leurs vitesses, leurs mobilités, δP la partie fluctuante de ce paramètre, I est aussi une quantité déterministe représentant le courant traversant le dispositif.

On peut définir deux grandes classes de sources de bruit :

- Bruit dit « irréductibles » tel que le bruit blanc appelé bruit de diffusion qui engendre le bruit thermique dans les résistances linéaires, le bruit diffusion dans le canal des FET, le bruit de grenaille dans les jonctions semi-conductrices, etc...
- Bruit dit « réductibles » tel que le bruit fondamental en $1/f$ [52] et le bruit de génération-recombinaison [53].

Par la suite nous nous intéresserons aux sources de bruit de génération-recombinaison (GR). La mesure de la densité spectrale du bruit BF en courant permet d'identifier les pièges responsables de ce type de bruit par l'extraction de leurs signatures.

I.4.3.4.1.2. Bruit de Génération et de Recombinaison (GR)

Le bruit GR provient des fluctuations aléatoires des taux de génération, de recombinaison et de piégeage des porteurs dans un semi-conducteur. Ce type de bruit est provoqué par la présence d'impuretés ou de défauts dans les matériaux qui se comportent comme des pièges. Il est donc dû aux fluctuations du nombre de porteurs [54] dans les pièges qui engendrent le bruit de vitesse de recombinaison de surface et en volume des fluctuations du courant traversant le composant. Le spectre du bruit GR est de type Lorentzien.

La densité spectrale du bruit GR en courant est définie par l'équation suivante :

$$S_{IGR}(f) = \left(\frac{I}{nV}\right)^2 \frac{S_{IGR}(f)}{\Delta N^2} \frac{4\tau}{1 + \omega^2\tau^2} \quad (30)$$

où I représente le courant traversant le barreau du semi-conducteur, n représente la densité volumique des porteurs (C/m^3), V représente le volume (m^3), ΔN^2 représente la valeur quadratique moyenne des fluctuations du nombre de porteurs et τ représente le temps de relaxation des pièges qui peut être calculé par la formule suivante :

$$\tau = \frac{1}{2\pi f_c} \quad (31)$$

Avec f_c : La fréquence de coupure du piège (Hz)

On peut noter que ce bruit est proportionnel au carré du courant de polarisation du semi-conducteur.

S'il n'y a qu'un seul type de piège situé dans la bande passante du semi-conducteur, la variance peut être donnée par [52] :

$$\frac{1}{\Delta N^2} = \frac{1}{N} + \frac{1}{X_n} + \frac{1}{X_p} \quad (32)$$

Où le nombre total de porteurs de charge est représenté par N , X_n représente le nombre moyen de pièges occupés, et X_p représente le nombre moyen de pièges non occupés.

I.4.3.4.1.3. Modélisation du bruit BF par des générateurs équivalents

Cette représentation basée sur les générateurs équivalents de courant de bruit apparaît être la meilleure solution avec les appareils de mesures et amplificateurs de faible bruit dont nous disposons. Comme tout quadripôle, le transistor bruyant verra ses sources de bruit réparties partout. L'analyse s'avère alors très compliquée dans ces conditions et on effectue une macro-modélisation du circuit qui sera perçu comme un quadripôle sans bruit ayant des générateurs équivalents de bruit i_{in} et i_{out} à ses accès comme le montre la figure 37.




Figure 37 : Transistor non bruyant avec la source de bruit en courant sur chaque accès

I.4.3.4.1.4. Banc de caractérisation en bruit BF du transistor à effet de champ à hétérojonction.

Le schéma synoptique du banc de caractérisation des mesures des densités spectrales de courant de court-circuit est représenté sur les figures 38 et 39. Ces mesures de bruit BF sont basées sur l'utilisation soit des amplificateurs de tension faible bruit soit des amplificateurs transimpédance de courant faible bruit.




Figure 38 : Méthodes de mesures de bruit BF, en utilisant les amplificateurs de tension




Figure 39 : Méthodes de mesures de bruit BF, en utilisant les amplificateurs transimpédances

Pour des courants de polarisation faibles à modérés (inférieure à quelques mA) les deux amplificateurs donnent des résultats équivalents alors que pour des courants de polarisation élevés, i.e pour des densités de courant pouvant monter jusqu'à 25 kA/cm² et au-delà, les amplificateurs de tension doivent être utilisés. L'amplificateur transimpédance est utilisé pour des mesures sous fortes impédances. La précision des mesures de bruit dépend fortement des caractéristiques des amplificateurs utilisés. Les caractéristiques des amplificateurs de tension EG&G5184 et de l'amplificateur transimpédance de courant EG&G5182 données par les constructeurs sont synthétisées dans le tableau ci-dessous :

Tableau 3 : Caractéristiques des amplificateurs de tension EG&G5184 et amplificateur transimpédance EG&G5182

EG&G5184	
Gain	60 dB (x1000)
Impédance d'entrée	1MΩ en dc et quelque kΩ à 100 MHz
Densité spectrale	0,64x10 ⁻¹⁸ V ² /Hz à 1kHz
Bande passante	0.5 Hz – 1 MHz
EG&G5182	
Sensibilité variable	10 ⁻⁸ A/V, 10 ⁻⁷ A/V, 10 ⁻⁶ A/V, 10 ⁻⁵ A/V
Impédance d'entrée	Négligeable jusqu'à 1kHz
Densité spectrale	1x10 ⁻¹⁷ V ² /Hz
Bande passante	10 Hz – 1 MHz

La configuration complète du banc pour mesurer le bruit BF d'un Transistor HEMT à l'aide des 'AT' est illustrée dans la figure 40. Les deux éléments essentiels sont constitués d'une part par la chaîne d'amplification faible bruit et d'autre part par l'analyseur vectoriel de signal (VSA) à transformée de Fourier rapide FFT de type HP 89410A.




Figure 40 : Configuration complète du banc pour mesurer le bruit BF d'un transistor HEMT à l'aide des 'AT'

En dehors de l'analyseur vectoriel de signal (VSA) et la source d'alimentation DC, les autres instruments sont placés dans une cage de Faraday pour éliminer tous les effets parasites pouvant perturber ou dégrader nos mesures. Le banc de bruit n'étant pas conçu pour les mesures de composants de puissance de nombreux réglages ont été nécessaires pour pouvoir polariser les transistors HEMT GaN à des niveaux des points de fonctionnement élevés. Les batteries ont été remplacées par une alimentation DC Keithley 2450 faible bruit pouvant délivrer une tension entre 20mV et 200V et un courant allant de 10mA à 1 A.

Pour s'affranchir du niveau de bruit BF élevé de cette source d'alimentation et de la présence éventuelle parasite du 50 Hz d'EDF, un filtre passe bas est branché sur la sortie de la source d'alimentation DC de Keithley 2450 [55]. L'analyseur vectoriel du signal HP 89410A permet des mesures du spectre, de la densité spectrale de puissance ou encore de la corrélation [56]. Les deux voies de mesures possèdent des impédances d'entrée réglable de 50 Ω , 75 Ω , 1M Ω . Les tés de polarisation sont utilisés pour éviter les oscillations dans la bande RF. Pour mesurer 'SVout', il suffit de connecter une capacité de valeur grande (40mF par exemple), en entrée à la place de 'AT' pour court-circuiter l'entrée, ainsi, on assure que la mesure en sortie 'SVout' n'est pas influencé par l'entrée. Et on peut faire la même chose en sortie si on veut mesurer l'entrée.

Des mesures à plusieurs températures (en gardant le même point de polarisation) doivent être effectuées pour pouvoir extraire la signature des pièges. Le composant sous test sera placé sur un socle thermique permettant de faire varier la température du transistor.

A cause de l'effet thermique, le courant de sortie du transistor va diminuer, donc pour chaque température, on ajustera la tension de la grille pour avoir la même valeur du courant de polarisation, afin d'avoir la même puissance dissipée.

Le contrôle de la tension de grille et de drain pour polariser le composant se fait à partir des deux sources d'alimentation DC.

I.4.3.4.2. Mesures en paramètres S basse fréquence

A partir des mesures de paramètres [S] BF, il est possible de détecter aisément la réponse des pièges par ses fréquences de coupure si elles sont visibles dans la bande de fréquence de mesure choisie.

I.4.3.4.2.1. Banc de mesure des paramètres S BF :

Le banc de mesure utilisé pour caractériser les paramètres S basse fréquence (BF) d'un transistor HEMT GaN est représenté dans la Figure 41.




Figure 41 : Banc de mesure en paramètres S basses fréquences

L'analyseur de réseau vectoriel (E5061B), qui possède son té de polarisation interne est capable de supporter jusqu'à 100 mA de courant et 40V de tension. Il a été utilisé pour mesurer les paramètres S BF du dispositif à partir de 100 Hz. Dans notre mesure, nous connectons un accès de E5061B sur le drain du composant. Pour la grille, on utilise un té de polarisation externe résistif qui couvre la bande de fréquences 10 Hz - 10 MHz branché avec une alimentation externe continue. Le contrôle de la tension de grille se fait à partir de cette alimentation. Le composant sous pointe est placé sur le socle thermique. La calibration de l'analyseur est faite pour chaque température par une méthode SOLT classique. Le lecteur trouvera dans les travaux de thèse de Clément Potier [20] des informations détaillées sur le banc de mesure et la méthodologie utilisée. Il est aisé d'étudier la dispersion fréquentielle de l'admittance de sortie du dispositif (Y_{22}) en fonction de la température [57]. Ce paramètre s'avère être sensible pour l'étude de l'évolution des états de pièges due à divers facteurs, comme par exemple la sensibilité à la lumière.

On maintient le même point de polarisation lors de la mesure, et on fait varier uniquement la température pour observer l'impact dû à la sensibilité des pièges à la température. Ce balayage en température est nécessaire pour faire varier l'état des pièges afin de pouvoir extraire la signature des pièges détectés.

A cause de l'effet thermique, le courant de sortie du transistor va diminuer, donc pour chaque température, on ajustera la tension de la grille pour avoir la même valeur du courant.

L'effet des pièges sur la dispersion fréquentielle de l'admittance et de la transconductance de sortie peut être modélisé en utilisant un réseau RC parasite supplémentaire [57] comme représenté sur la Figure 42.




Figure 42 : Circuit petit signal : modèle d'un piège

Aux basses fréquences, la transconductance de sortie et l'admittance de sortie peuvent être représentées par les relations suivantes :

$$Y_{21}(\omega) = \left(g_m - \frac{g_{mn}(\omega\tau_n)^2}{1+(\omega\tau_n)^2} \right) - j \frac{g_{mn}(\omega\tau_n)}{1+(\omega\tau_n)^2} \quad (33)$$

$$Y_{22}(\omega) = \left(g_d + \frac{(g_{mn}+g_n)(\omega\tau_n)^2}{1+(\omega\tau_n)^2} \right) + j \frac{(g_{mn}+g_n)(\omega\tau_n)}{1+(\omega\tau_n)^2} \quad (34)$$

Avec $\tau_n = \frac{c_n}{g_n}$ la constante du temps d'émission des pièges pour une température donnée.

A partir de ces équations, la constante de temps des pièges peut être extraite par une analyse fine de la partie imaginaire des admittances.

I.4.3.4.3. I-DLTS : Spectroscopie temporelle en courant des niveaux profonds

Parmi les méthodes de spectroscopies des centres profonds (DLTS), nous nous sommes intéressés à la mesure de courant transitoire ou I-DLTS en anglais [58]. Cette technique qui est employée au sein de notre laboratoire est très efficace pour identifier les niveaux profonds dans la structure des transistors HEMT à base de GaN, en régime transitoire.

Elle consiste à mesurer des caractéristiques du courant de drain en fonction du temps lorsque nous appliquons une tension qui active les pièges. Le rétablissement du courant de drain dû à l'émission de charges piégées est mesuré sur une durée importante en utilisant l'oscilloscope numérique avec la technique du multi-enregistrement.

Nous pouvons activer les pièges en appliquant soit une impulsion sur la grille soit une impulsion sur le drain.

I.4.3.4.3.1. Impulsion sur la grille

Dans ce cas, nous générons une impulsion sur la tension de la grille appelée $V_{G_{off}}$ en gardant la tension de drain V_{DS} constante comme le montre la figure 43.

La valeur de la tension $V_{G_{ON}}$ doit être ajustée pour faire correspondre la valeur du courant de drain que l'on souhaite.

On peut également configurer la largeur d'impulsion appelée « $T_{filling}$ » qui peut varier entre 10 μs jusqu'à 100 ms, durée durant laquelle le composant est maintenu à l'état off.

En outre, le temps de recouvrement du courant du drain juste après l'impulsion, appelée $T_{emission}$ sera configuré à 10 s. Comme le montre la figure 45, la réponse transitoire du courant de drain permettra de déterminer les constantes des pièges. Cette variation de courant est directement proportionnelle au nombre de charges totales émises.




Figure 43 : Principe de mesure transitoire de courant de drain pour avec impulsion sur la grille, configuration des tensions et forme du courant

I.4.3.4.3.2. Impulsion sur le drain

Dans ce cas, on génère une impulsion sur le drain appelée $V_{D_{off}}$. La tension $V_{D_{ON}}$ appelée aussi la tension de repos, doit être fixée dès le départ pour pouvoir trouver le courant I_{DS} souhaité en réglant V_{GS} .

La figure 44 illustre le principe de mesure transitoire de courant de drain avec une impulsion sur le drain.




Figure 44 : Principe de mesure transitoire du courant de drain avec une impulsion sur le drain.
Configuration des tensions et forme du courant

I.4.3.4.3.3. Banc de mesure I-DLTS

Le banc de mesure comprend un générateur d'impulsions à deux niveaux de tension (on alimente la grille si on veut appliquer une impulsion sur la grille, et dans ce cas, on alimente le drain par une alimentation continue, et si on souhaite appliquer une impulsion sur le drain, on alimente le drain par le générateur d'impulsions à deux niveaux et on alimente la grille par une alimentation continue).

Deux oscilloscopes équipés de sondes de courant à effet Hall, le premier nommé DPO1 est réglé avec un temps d'échantillonnage court pour acquérir sur un temps court de 10^{-7} à 10^{-2} s, l'autre oscilloscope nommé DPO2 est réglé avec un temps d'échantillonnage plus long pour acquérir sur un temps long de 10^{-3} à 10 s.

Le déclenchement et le contrôle de $T_{filling}$ sera commandé par un générateur arbitraire de modèle AWG AF3252. Deux tés de polarisation vont être employés (l'un côté grille, l'autre côté drain) chargés par 50 ohm pour éviter les oscillations dans la bande RF, et un socle thermique est indispensable pour pouvoir effectuer des mesures en température.

Les Figures 45 et 46 représentent le banc complet pour faire les mesures transitoires du courant de drain en appliquant soit une impulsion sur le drain soit une impulsion sur la grille. Cette technique permet d'identifier les pièges selon l'origine de l'excitation du transistor.




Figure 45 : Banc complet réalisé à Xlim pour faire les mesures transitoires du courant de drain configuré pour effectuer une impulsion sur le drain




Figure 46 : Banc complet réalisé à Xlim pour faire les mesures transitoires du courant de drain configuré pour effectuer une impulsion sur la grille

I.4.3.4.4. Mesure transitoire avec une impulsion RF

Cette mesure, qui est transitoire aussi, consiste à étudier le courant de recouvrement de drain I_{DS} après une impulsion RF.

Le principe est un peu similaire à la mesure I-DLTS vu précédemment, sauf que pour cette caractérisation, on alimente V_{DS} et V_{GS} par une alimentation continue pour un point de polarisation donné et on génère une impulsion RF coté grille sur la voie RF du té de polarisation.

La figure 47 illustre le principe de mesure en générant une impulsion RF sur la grille.




Figure 47 : Principe de mesure transitoire du courant de drain avec une impulsion RF sur la grille

Cette mesure nous permet d'étudier l'impact de la RF (fréquence et puissance) sur le mécanisme de piégeage, et aussi d'extraire la signature des pièges et faire une comparaison avec les autres méthodes. Ce banc comprend un générateur d'impulsion RF, les deux oscilloscopes DPO1 et DPO2 vus précédemment, et deux alimentations continues pour polariser le transistor. Le déclenchement et le contrôle de $T_{filling}$ seront commandés par un générateur arbitraire de modèle AWG AF3252. Deux tés de polarisation vont être utilisés, l'un côté grille et l'autre côté drain. Concernant le té de polarisation côté grille, on branche l'alimentation continue côté DC, et le générateur d'impulsion RF côté RF. Concernant le drain, on branche l'alimentation continue côté DC, et une charge de 50 Ohm côté RF, sans oublier le socle thermique qui est indispensable pour pouvoir effectuer des mesures en température. La figure 48 présente le banc complet développé au sein de notre laboratoire et utilisé pour effectuer ces mesures.




Figure 48 : Banc complet réalisé à xlim pour faire les mesures transitoires du courant de drain : configuré pour effectuer une impulsion RF sur la grille

I.5. Conclusion

Au cours de ce premier chapitre, une brève description sur la structure générale d'un HEMT a été donnée en montrant aussi les avantages des structures HEMTs à base de GaN pour des applications de puissance hyperfréquence. Différentes propriétés de ce matériau ont été présentées avec un aperçu sur la structure de la bande. Nous avons décrit brièvement les polarisations des différentes couches de nitrure induisant des charges surfaciques aux interfaces pour la formation d'un gaz-2D de densité surfacique n_s . Dans cette démarche, nous avons détaillé les différentes topologies technologiques pour la réalisation d'un transistor AlGaN/GaN HEMT. En outre, nous avons mentionné les effets qui limitent les performances du transistor tel que les effets thermiques et les effets des pièges. Nous avons expliqué le phénomène de piégeage/dépiégeage, les origines des pièges, les méthodologies de mesures pour les caractériser afin d'extraire la signature du piège en utilisant le tracé d'Arrhenius.

Le chapitre suivant sera consacré à la caractérisation des pièges sur les transistors AlGaN/GaN de la filière GH15 de la fonderie UMS en utilisant trois méthodes de mesures différentes : paramètres S BF, bruit BF et la mesure transitoire du courant de drain par impulsion de grille et aussi par impulsion de drain. Des études avancées sur la filière GH15 et qui concerne le comportement des pièges font également l'objet du deuxième chapitre de ce manuscrit.

Chapitre 2

Caractérisations des effets de pièges sur les transistors AlGaN/GaN HEMT de la filière GH15

Chapitre II. Caractérisation des effets de pièges sur les transistors AlGaN/GaN HEMT de la filière GH15

II.1. Introduction

Malgré les performances supérieures du HEMT AlGaN/GaN dans les applications de hautes puissances et micro-ondes, les effets de pièges sont considérés comme l'un des principaux facteurs qui limitent sa performance et dégrade sa fiabilité. Ces pièges capables d'émettre ou de capturer des électrons peuvent être dus à la qualité de la croissance épitaxiale de l'AlGaN/GaN sur le substrat, la présence d'impuretés, à un désaccord de maille, à une distorsion du réseau cristallin due à la formation de l'interface à l'hétérojonction, à des lacunes dans les matériaux ou des dislocations. Ces modifications cristallines créent des niveaux d'énergies dans la bande interdite qui contribuent à l'augmentation des recombinaisons des paires électrons trous avec une certaine dynamique qui dépend de la nature du piège et également bien entendu des paramètres comme la température ou les champs appliqués. Ces pièges génèrent ainsi des effets visibles au niveau applicatif.

Ce travail de thèse consiste à étudier ces effets de pièges dans le but de comprendre les différentes interactions néfastes au bon fonctionnement du composant. Il s'agit d'une part d'être capable de les caractériser par leurs effets électriques mais également de caractériser leur dynamique et surtout leur localisation afin d'essayer de limiter leur impact.

Au cours de ce chapitre, nous allons effectuer dans un premier temps, plusieurs études qui nous permettent d'identifier ces pièges dans le transistor GH15 en utilisant plusieurs techniques de mesures telles que les paramètres S BF, bruit BF, et mesures I-DLTS par impulsion de drain et par impulsion de grille. Dans un deuxième temps, nous étudierons l'influence du profil de dopage sur les effets de pièges. Cette analyse sera effectuée sur la même technologie GH15. En complément à cette étude, nous examinerons l'évolution des pièges sur le long terme. Ainsi des mesures seront effectuées sur des transistors GH15 vieilliss et non vieilliss provenant des différents lots et wafers dans le but d'évaluer l'impact de ce vieillissement sur la signature des pièges. Mais avant tout, la température étant un paramètre fondamental dans l'étude des pièges, nous allons commencer par caractériser la résistance thermique du transistor qui va nous servir par la suite pour l'extraction de la signature des pièges en utilisant la loi d'Arrhenius.

II.2. Caractérisation de la résistance thermique pour un transistor AlGaIn/GaN HEMT de taille 8x50 μm de la filière GH15

II.2.1. Qu'est-ce qu'une résistance thermique ?

Pour mieux comprendre la résistance thermique (R_{TH}), prenons l'exemple illustré à une dimension de la figure 49. Un flux de chaleur (ϕ) entre par la surface supérieure d'un matériau et ressort par la face inférieure. Ce flux de chaleur Phi est conduit par le matériau. Nous observons alors aux accès du matériau une variation de température qui a été exprimée par Fourier suivant la loi phénoménologique locale :

$$J = k \cdot \frac{dT}{dx} \quad (35)$$

Où J est la densité surfacique de chaleur, k la conductivité thermique du matériau, $\frac{dT}{dx}$ le gradient de température.

La forme intégrale de cette loi conduit aisément à :

$$\phi = J \cdot S = -K \cdot S(T_2 - T_1)/L \quad (36)$$

Cette relation nous permet d'exprimer la notion de résistance thermique de manière analogue à ce que nous pourrions faire avec la résistance électrique.

Soit :

$$R_{th} = \frac{T_1 - T_2}{\phi} = \frac{L}{K \cdot S} \quad (37)$$

R_{th} s'exprime en °C/W.

Bien entendu, dans un empilement complexe de couches, la résistance thermique est assez difficile à déterminer. On fait souvent appel à de la simulation par élément finis de l'équation de la chaleur pour résoudre cette problématique. Cependant, il n'est pas toujours possible de procéder de la sorte. En effet la structure reste parfois le secret bien gardé des fondeurs de composants.

C'est pour cela qu'il est fondamental de disposer de méthodes de caractérisation capables de nous permettre d'identifier la résistance thermique d'un composant.




Figure 49 : Résistance thermique dans un matériau

Ainsi, nous allons présenter la méthode de caractérisation de R_{TH} pour un transistor HEMT GaN. Comme nous l'avons mentionné dans le premier chapitre, la méthode développée dans ces travaux est principalement électrique. Elle est basée sur des mesures IV impulsionnelles en utilisant le même banc illustré dans la figure 18. Le paramètre sensible utilisé est la résistance R_{on} du transistor et sa variation en fonction de la température supposée linéaire. Nous pouvons également travailler avec le courant I_{DSS} du transistor qui présente également une variation linéaire en fonction de la température. Nous nous appuyons sur deux configurations de mesures. Dans le premier cas nous faisons varier la température de socle du transistor. Si le point de polarisation reste à ($V_{DSq}=0V$, $V_{GSq}=0V$) et si nous travaillons avec des impulsions suffisamment courtes, la température du transistor reste celle imposée par le socle. Il est alors possible de tracer R_{ON} (T_{socle}). Dans le second cas, la température de socle reste fixée à la température ambiante et nous faisons varier le point de polarisation du composant et donc la puissance dissipée par ce dernier. Il est alors possible de tracer R_{ON} (P_{diss}). Mais rentrons un peu plus dans les détails.

II.2.2. Première configuration : température de socle variable & puissance dissipée nulle

Dans cette première phase de mesure, nous avons mesuré I_{DS} en fonction de V_{DS} à partir de tensions de polarisation de repos ($V_{GSq} = 0 V$, $V_{DSq} = 0 V$) pour avoir une puissance dissipée nulle. Dans ces conditions, il n'y a donc pas d'effet d'auto-échauffement du transistor. La durée des impulsions choisie est de 500 ns avec une récurrence de 500 μs (rapport cyclique de 0,1%). Nous commençons par la mesure de R_{ON} et celle de I_{DSS} en fonction de la température imposée à ce transistor AlGaIn/GaN HEMT de taille $8 \times 50 \mu m$ et de longueur de grille de $0,15 \mu m$ par une mesure en pulsant le courant de drain. Ces mesures sont réalisées pour une tension $V_{GS} = 0 V$ et des tensions V_{DS} qui varient de 0 à 10 V par pas de 0.5 V. Ces caractéristiques IV de ce composant ont été mesurées pour différentes températures du socle thermique qui varient entre 25 °C et 125 °C.

Nous avons obtenu les résultats illustrés dans la figure 50 :




Figure 50 : Caractéristiques I(V) (@ $V_{gs}=0V$) Point de polarisation fixe $V_{GSq}=V_{DSq}=0V$ pour le transistor AlGaIn/GaN HEMT de taille $8 \times 50 \mu m$ et de longueur de grille de $0.15 \mu m$

Nous pouvons mentionner que sur ce transistor de la filière GH15, l'augmentation de la température entraîne une légère diminution du courant I_{DSS} contrairement aux résultats observés par exemple sur un transistor AlGaIn/GaN de taille $4 \times 50 \mu\text{m}$ et de longueur de grille de $0,25 \mu\text{m}$ (filière GH25) (figure 51). La sensibilité semble donc moindre sur GH15.




Figure 51 : Caractéristiques I(V) (@ $V_{GS}=0V$) Point de polarisation fixe $V_{GSq}=V_{DSq}=0V$ pour le transistor AlGaIn/GaN HEMT de taille $4 \times 50 \mu\text{m}$ et de longueur de grille de $0.25 \mu\text{m}$

Revenons à notre transistor et comme le montre la figure 50, nous avons choisi une tension $V_{DS} = 8 V$ pour obtenir le courant de saturation I_{DSS} .

Concernant les valeurs de la résistance R_{ON} du transistor, nous avons pu la calculer à partir des mesures du courant I_D et de la tension V_{DS} comprises entre 0 et 2 V.

A partir de ces calculs, nous avons tracé les allures de I_{DSS} et R_{ON} en fonction de la température comme l'indique la figure 52 :




Figure 52 : Extraction des mesures pulsées de I_{DSS} (@ $V_{ds}=8V$) et de R_{ON} en fonction de la Température du socle T_a @ $P_{diss}=0W$ pour le transistor AlGaIn/GaN HEMT de taille $8 \times 50 \mu\text{m}$ « GH15 ».

A partir de la figure 52, on remarque que l'augmentation de la température ambiante engendre une diminution légère du courant de saturation I_{DSS} contrairement à la résistance R_{ON} qui augmente. A 125°C , la résistance R_{ON} augmente de 2 Ohms. Comme ces deux variations sont quasi-linéaires, nous pouvons extraire les équations suivantes :

$$R_{ON} = 0.0171 \times T_{soacle} + 8.7 \quad (38)$$

$$I_{DSS} = -7e^{-5} \times T_{soacle} + 0.33 \quad (39)$$

II.2.3. Deuxième configuration : puissance dissipée variable & température de socle fixe

Dans cette deuxième phase de mesure, le but est de pouvoir mesurer I_{DSSmax} et R_{ON} à plusieurs températures de jonction. Pour cela, nous allons faire varier la puissance dissipée en changeant à chaque mesure le point de polarisation (puisque la puissance dissipée = $I_{DSq} \times V_{DSq}$) et en fixant la température ambiante à 25 °C à l'aide du socle thermique.




Figure 53 : Caractéristiques I(V) pulsées (@Vgs=0V) à partir de différents de polarisation. Température fixe Ta=25°C pour le transistor AlGaIn/GaN HEMT de taille 8x50 μm « GH15 »

La figure 53 illustre les caractéristiques I-V impulsionnelles sur le même transistor AlGaIn/GaN pour une tension $V_{GS} = 0$ V et à une température fixe égale à 25 °C. Au cours de cette étude, nous avons limité la tension de polarisation de la grille V_{GSq} à 0 V et nous avons donc fait varier la puissance dissipée par une augmentation de la tension de polarisation de drain V_{DSq} qui varie entre 0 et 10 V. En revanche, la tension V_{DSq} est limitée à 10 V pour s'assurer de ne pas avoir de dégradations dues à l'activation des pièges.




Figure 54 : Extraction des mesures de R_{ON} en fonction de la puissance dissipée.

La figure 54 présente donc le comportement du courant I_{DSS} et R_{ON} en fonction de la puissance dissipée.

Ces deux comportements quasi-linéaires ressemblent aux deux comportements présentés dans la figure 54.

Nous pouvons extraire à partir de la première phase de mesure où l'on fait varier la température et de la deuxième phase de mesure où l'on fait varier la puissance dissipée les deux équations suivantes :

$$R_{ON}(\Delta T) = R_{ON}(T_{25^{\circ}C}) + \frac{dR_{ON}}{dT} \times \Delta T \quad (40)$$

$$R_{ON}(P_{dissipée}) = R_{ON}(0) + \frac{dR_{ON}}{dP_{dissipée}} \times P_{dissipée} \quad (41)$$

Avec $\Delta T = T - T_{25^{\circ}C}$

Puisque comme $T=25^{\circ}C$ correspond à une puissance dissipée nulle, on peut donc extraire à partir de ces deux relations, la résistance thermique R_{TH} qui peut s'écrire sous la forme suivante :

$$R_{TH} = \frac{\Delta T}{\Delta P_{dissipée}} = \left(\frac{dR_{ON}}{dP_{dissipée}} \right) / \left(\frac{dR_{ON}}{dT} \right) \quad (42)$$

Nous obtenons une résistance thermique extraite de $35,3^{\circ}C/W$. En outre, nous pouvons tracer la variation de la température de canal T_j + socle en fonction de la puissance dissipée comme l'indique la figure 55.




Figure 55 : Estimation de la température de jonction (avec le socle) en fonction de la puissance dissipée à partir des mesures pulsées I_{DSS} et R_{ON} . A température de socle de $25^{\circ}C$.

Par contre, la valeur extraite de R_{TH} comprend aussi la résistance thermique d'une plaque de cuivre qui lui sert de support. Afin de déterminer la valeur de la résistance thermique du

transistor seul, nous avons réalisé une simulation sur ANSYS d'une structure qui comprend une plaque de cuivre de taille (10mmx15mmx1mm), un substrat en Carbure de Silicium (SiC) de taille (2500 μ m x 3500 μ m x 100 μ m). On injecte par la suite une puissance de 1W uniformément répartie sur un rectangle représentant l'empreinte du transistor de taille 250 μ m x 50 μ m et on fixe la température de cuivre à 0°C afin d'avoir une directement en lecture la résistance thermique. La simulation est linéaire. La structure simulée est présentée sur la figure 56.




Figure 56 : Structure comprenant : le substrat SiC, la plaque en cuivre, et le rectangle présentant le transistor




Figure 57 : Structure simulée par ANSYS

Pour déterminer la R_{TH} du cuivre, nous avons masqué le substrat dans la simulation comme l'indique la figure 57 et nous avons obtenu une valeur égale à 2,73 °C/W.

Cette résistance est donc la résistance à enlever pour obtenir la résistance thermique du transistor seul.

Nous obtenons au final la résistance thermique du transistor seul (de taille 8x50 μ m) qui vaut 32,5 °C/W.

II.3. Mesures des paramètres S BF sur des transistors AlGaIn/GaN HEMTs de la filière GH15

Comme nous l'avons mentionné précédemment, l'étude des pièges et les défauts présents dans les transistors fait l'objet de notre thèse. Il est primordial donc de les identifier par leur signature et de les localiser physiquement.

Plusieurs études ont démontré que les mesures des paramètres S basse fréquence et plus précisément celles de l'admittance de sortie Y_{22} se révèlent être sensibles aux effets de pièges. Le banc de mesure utilisé pour cette caractérisation a déjà été présenté dans le chapitre précédent. Même si ces effets sont des effets basse fréquence (entre le Hertz et le Méga Hertz) puisque le temps d'émission des pièges est généralement de l'ordre de quelques micro-secondes jusqu'à quelques secondes, ils vont affecter le comportement du composant à la fréquence de travail par la limitation de la puissance disponible et la limitation du rendement en puissance ajoutée. Ceci peut se vérifier par des mesures de load-pull par exemple mais non présentées dans ce manuscrit.

II.3.1. Mesures basse fréquence de l'admittance de sortie à différentes températures

Pour extraire la signature des pièges de notre composant sous test nommé « transistor A », nous allons nous focaliser sur la susceptance de Y_{22} (la partie imaginaire de Y_{22}) que l'on notera $\text{Imag}(Y_{22})$ dans la suite du rapport.

Les mesures ont été effectuées sur un transistor AlGaIn/GaN de taille $8 \times 50 \mu\text{m}$ et de longueur de grille de $0,15 \mu\text{m}$ de la fonderie UMS. En outre, toutes les mesures ont été faites pour une plage de fréquence allant de 100Hz à 10MHz, et pour les points de repos (10V, 50 mA/mm, 10V, 150mA/mm et 20V, 50mA/mm) et à des températures de 25°C, 50°C, 75°C, 100°C et 125 °C.




Figure 58 : Mesures de la partie imaginaire de Y_{22} en fonction de la fréquence pour le transistor A. Points de polarisation (10V, 50 mA/mm) pour des températures de socle qui varient de 25°C à 125°C

Prenons les résultats de mesure illustrés sur la figure 58, la partie imaginaire de Y_{22} fait apparaître une fréquence de résonance f_c de 311Hz à une température ambiante de 25°C correspondant à une constante de temps d'émission de pièges de 490 μ s.

La constante de temps d'émission τ_n est calculée à partir de la relation suivante :

$$\tau_n = \frac{1}{2\pi f_c} \quad (43)$$

On constate également une stabilisation de l'amplitude de la partie imaginaire de Y_{22} lorsque la température de socle augmente.

Afin de déterminer l'influence de la polarisation sur nos mesures basse fréquence, nous avons répété les mesures sur le même composant mais avec des points de polarisation différents comme l'indiquent les figures 58, 59 et 60. On notera cependant que pour le transistor considéré de 0.4mm de développement et de résistance thermique de 32.5 °C/W, l'augmentation de la température du canal reste faible entre 6.5°C, 13°C et 19.5°C pour le point où la dissipation thermique reste la plus forte.




Figure 59 : Mesures de la partie imaginaire de Y_{22} en fonction de la fréquence pour le transistor A. Points de polarisation (10V, 150 mA/mm) pour des températures de socle qui varient de 25°C à 125°C




Figure 60 : Mesures de la partie imaginaire de Y_{22} en fonction de la fréquence pour le transistor A. Points de polarisation (20V, 50 mA/mm) pour des températures de socle qui varient de 25°C à 125°C

Le tableau 4 présente toutes les fréquences d'émission des pièges à plusieurs températures pour les 3 points de repos.

Tableau 4 : Fréquences de résonances à plusieurs températures et pour trois points de polarisations extraite par la méthode de paramètres S BF

Points de repos	Fréquences de résonances (Hz)				
Températures	25°C	50°C	75°C	100°C	125°C
$V_{DSq}=10V ; I_{DSq}=50 \text{ mA/mm}$	311	1,00E+03	3,34E+03	1,15E+04	3,23E+04
$V_{DSq}=10V ; I_{DSq}=150 \text{ mA/mm}$	558,2	1,62E+03	5,90E+03	1,52E+04	4,11E+04
$V_{DSq}=20V ; I_{DSq}=50 \text{ mA/mm}$	1,04E+03	3,45E+03	9,69E+03	3,12E+04	7,90E+04

Plusieurs éléments sont à noter à la lecture de ce tableau. Nous pouvons observer une proportionnalité entre chaque colonne du tableau

Nous pouvons ensuite regarder les 3 cases en vert foncé et les comparer. En ligne, la seule chose qui varie c'est la température de socle. On observe une multiplication de la fréquence par 3.215 pour une augmentation de température de 25°C. En colonne, on observe également une multiplication par un facteur 3.34. La température de socle étant constante, le courant étant constant, la température de canal ne s'élevant que de 6.5°C entre les 2 points ne peut expliquer une telle variation de fréquence de résonance. Seule la tension V_{DSq} a doublé et explique donc cette variation. La fréquence de résonance est donc très sensible à la tension V_{DSq} . Elle se décale vers les hautes fréquences lorsque V_{ds} augmente.

Nous allons maintenant examiner la case en rouge. Nous nous plaçons toujours verticalement à température de socle constante. Nous observons une augmentation de la fréquence de résonance de 311Hz à 558Hz. Le paramètre qui varie cette fois ci est le courant puisqu'il est multiplié par 3. Mais attention entre 311Hz et 558Hz, la puissance dissipée augmente et la température de canal augmente cette fois ci de 13°C. Replaçons nous en ligne maintenant. Si l'on applique une simple règle de proportionnalité entre la case 1 et 2, on obtient :

$$\frac{fréq(50°C)}{fréq(25°C)} = \frac{fréq(25°C + 13°C)}{fréq(25°C)} \quad (44)$$

On s'attend donc à trouver $fréq(25°C + 13°C) = 520 \text{ Hz}$. Nous lisons 558Hz.

La fréquence de résonance n'est donc que très peu sensible au courant I_{DS} .

Des calculs analogues peuvent être menés avec d'autres éléments du tableau amenant aux mêmes conclusions La figure 61 montre les résultats pour les 3 points de polarisation à 25°C de température de socle. Les lobes se décalent vers les fréquences plus hautes.




Figure 61 : Mesures de la partie imaginaire de Y_{22} à 25°C pour le transistor A. Points de polarisation (10V, 50 mA/mm), (20V, 50 mA/mm), (10V, 150 mA/mm)

Le changement de la position en fréquence du lobe avec le courant et la tension appliqués est un point particulièrement important puisque l'énergie d'activation extraite dépend de la fréquence du maximum du lobe et de la température à laquelle celle-ci est relevée.

Nous pouvons également donner quelques éléments concernant l'amplitude de la partie imaginaire de Y_{22} .

Après avoir effectué les mesures, nous passons maintenant à l'extraction de la signature des pièges qui existent dans ce composant.

II.3.1.1. Extraction des signatures des pièges

Les mesures effectuées sur « le transistor A » ont pour but de récupérer les valeurs des constantes de temps τ_n grâce à la fréquence de résonance détectée sur la partie Imag Y_{22} en fonction de la température de socle. Si les valeurs des constantes de temps extraites aux différentes températures vérifient la loi d'Arrhenius, nous pouvons alors extraire la signature des pièges à travers sa pente qui présente l'énergie d'activation et son ordonnée à l'origine qui présente la section efficace de capture.

L'énergie d'activation (en eV) correspond à la position du piège en termes d'énergie dans la bande interdite du composant entre la bande de conduction et la bande de valence. En outre, la section efficace de capture est le reflet de la taille du piège (en cm^2), c'est-à-dire son « rayon d'action ».

Pour remonter à cette signature à partir de la constante de temps d'émission du piège, il faut reprendre les équations de probabilité de capture et d'émission d'un piège que nous avons développées dans le premier chapitre.

En reprenant la loi d'Arrhenius :

$$\ln(\tau_n T_j^2) = \frac{E_a}{k_B T_j} + \ln\left(\frac{g T_j^2}{\sigma_n N_C v_{th}}\right) \quad (45)$$

Dans la partie précédente, nous avons calculé la résistance thermique de ce composant de taille 8x50 μm qui correspond à 32,5 $^\circ\text{C}/\text{W}$ soit 13 $^\circ\text{C}\cdot\text{mm}/\text{W}$.

Par ailleurs, nous pouvons déduire la température de jonction pour chaque température de socle appliquée en utilisant la relation suivante :

$$T_j = R_{TH} \cdot P_{dissipée} + T_{socte} \quad (46)$$

Ensuite, nous calculons pour chaque température, A_n à partir de N_C et v_{th} en utilisant les relations (19), (22) et (27).

Pour extraire la section efficace de capture qui présente l'ordonnée à l'origine du tracé d'Arrhenius, nous extrapolons de la relation 45 la relation suivante :

En posant que :

$$S = \ln\left(\frac{g T_j^2}{\sigma_n N_C v_{th}}\right) \quad (47)$$

On obtient :

$$\exp(S) = \frac{g T_j^2}{\sigma_n N_C v_{th}} \quad (48)$$

Nous pouvons ainsi calculer σ_n (en cm^2) :

$$\sigma_n = \frac{g T_j^2}{\exp(S) N_C v_{th}} \quad (49)$$

Les tracés d'Arrhenius pour les trois points de repos sont présentés sur la figure 62.




Figure 62 : Tracé d'Arrhenius concernant le transistor A pour les points de polarisations : (10V, 50 mA/mm), (20V, 50 mA/mm), (10V, 150 mA/mm)

Le premier élément important réside dans le fait que bien que nous ayons effectué les mesures sur 3 points de repos différents, nous obtenons la même énergie d'activation $E_a \approx 0.43$ eV.

La section efficace de capture σ_n bien que différente reste autour de 5.10^{-16} cm². On peut également constater que les mêmes types de pièges sont activés avec ces 3 points de repos choisis en classe AB. Cependant, ces résultats nous permettent d'extraire l'énergie d'activation apparente puisque les pièges sont sensibles à la tension de drain appliquée. Si nous souhaitons avoir l'énergie d'activation propre du piège, il faudrait effectuer des mesures avec un champ électrique nul. Or à $V_{DSq} = 0V$, les pièges ne sont plus chargés et on ne peut plus les détecter. En général, on procède par interpolation en appliquant diverses polarisations, sachant que l'énergie d'activation s'écrit :

$$Ea = Ea(0) - \beta\sqrt{F} \quad (50)$$

Où F est le champ électrique appliqué (effet *Poole Frenkel*) et $\beta = \left(\frac{q}{\pi\epsilon_s}\right)^{1/2} V_{th}$. On notera cependant que pour les mesures effectuées, la diminution de la pente avec le champ électrique n'est pas perceptible compte tenu des niveaux de champ atteints.

Pour aller plus loin dans l'étude du comportement de ces pièges, nous avons caractérisé deux transistors identiques (même technologie, même taille, même longueur de grille). Les transistors disposaient simplement de caractéristiques IV différentes. Pour cela, nous avons comparé les résultats de mesures obtenus précédemment pour le transistor « A », avec un nouveau transistor nommé « B ». La figure 63 illustre les caractéristiques IV impulsionnelles pour ces deux transistors. Nous choisissons pour la caractérisation IV le même point de repos ($V_{DSq}=0V$, $I_{DSq}=0$) à 25 °C et pour un V_{GS} qui varie de -5V à 1V par pas de 0.5V. Comme le montre la figure 63, une différence remarquable sur la caractéristique IV a été identifiée. En prenant l'exemple pour $V_{GS}=1V$, le transistor A atteint le courant de 1A/mm alors que pour le transistor B, le transistor n'atteint que 0.8 A/mm.




Figure 63 : caractéristiques IV pour les deux transistors A et B. Points de polarisation (0V, 0V)

Nous avons choisi deux points de repos ($V_{DSq}=10V$, $I_{DSq}=50mA/mm$) et ($V_{DSq}=10V$, $I_{DSq}=150mA/mm$) pour comparer le comportement des pièges sur les transistors A et B comme cela est présenté sur les figures 64 et 65.




Figure 64 : Mesures de la partie imaginaire de Y_{22} en fonction de la fréquence pour les transistors A et B. Points de polarisation (10V, 50 mA/mm) pour des températures qui varient de 25°C à 125°C




Figure 65 : Mesures de la partie imaginaire de Y_{22} en fonction de la fréquence pour les transistors A et B. Points de polarisation (10V, 150 mA/mm) pour des températures qui varient de 25°C à 125°C

Le Tableau 5 indique les fréquences de résonance correspondant au maximum du lobe détecté pour les deux composants A et B mesurés.

En effet, les fréquences associées aux maxima des courbes sont presque identiques pour les 2 points de repos. Malgré la différence observée sur les caractéristiques IV des composants, ces derniers révèlent les mêmes signatures de pièges. Seule la densité de pièges entre les 2 transistors est différente.

Tableau 5 : Fréquences de résonances à plusieurs températures pour les transistors A et B (comparaison de deux points de polarisations) extraite par la méthode de paramètres S BF

	Points de repos	Fréquence de résonance (Hz)				
	Températures	25°C	50°C	75°C	100°C	125°C
Transistor A	$V_{DSq}=10V ; I_{DSq}=50 \text{ mA/mm}$	311	1,00E+03	3,34E+03	1,15E+04	3,23E+04
	$V_{DSq}=10V ; I_{DSq}=150 \text{ mA/mm}$	558,2	1,62E+03	5,90E+03	1,52E+04	4,11E+04
Transistor B	$V_{DSq}=10V ; I_{DSq}=50 \text{ mA/mm}$	290	1,07E+03	3,45E+03	1,12E+04	3,12E+04
	$V_{DSq}=10V ; I_{DSq}=150 \text{ mA/mm}$	539,3	1,57E+03	5,79E+03	1,62E+04	3,71E+04

II.4. Mesures du bruit basse fréquence sur des transistors AlGaIn/GaN HEMTs de la filière GH15

Après avoir caractérisé les pièges sur le transistor AlGaIn/GaN HEMT en utilisant la méthode en paramètres S basse fréquence, nous allons utiliser dans cette partie une nouvelle méthode de caractérisation basée sur les mesures de bruit basse fréquence.

Comme nous l'avons déjà expliqué dans le premier chapitre, ces mesures peuvent être effectuées en utilisant soit les amplificateurs de tensions soit des amplificateurs transimpédance. Durant cette caractérisation, nous avons choisi d'effectuer toutes les mesures en utilisant les amplificateurs de tensions. La structure simplifiée du banc est présentée dans le premier chapitre figure 40. Nous allons donc mesurer le même composant sous test « transistor A » afin d'essayer de comparer les paramètres des pièges déjà trouvés avec la méthode de caractérisation vue précédemment (paramètres S BF).

II.4.1. Mesures des DSP de bruit en sortie des transistors AlGaIn/GaN HEMTs de la filière GH15

Nous avons mesuré la densité spectrale de bruit en courant (S_{ID}) en sortie du transistor en court-circuitant l'entrée en BF (figure 66).

Les résultats des mesures de la densité spectrale du courant de bruit en sortie du transistor A (AlGaIn/GaN de taille $8 \times 50 \mu\text{m}$) pour différentes températures (25°C, 50°C, 75°C, 100°C et 125°C) et différents points de polarisation ($V_{DSq}=5V, I_{DSq}=50 \text{ mA/mm}$), ($V_{DSq}=10V, I_{DSq}=50 \text{ mA/mm}$), ($V_{DSq}=10V, I_{DSq}=150 \text{ mA/mm}$), ($V_{DSq}=20V, I_{DSq}=50 \text{ mA/mm}$) sont présentés dans les figures 67. Toute les mesures ont été faites pour une plage de fréquence allant de 100Hz à 1 MHz.




Figure 66 : Mesures des DSP de bruit en sortie du transistor AIGaN/GaN HEMT de la filière GH15




Figure 67 : SID (de sortie) en fonction de la fréquence pour le transistor A. points de polarisations (10V, 150 mA/mm), (20V, 50 mA/mm), (5V, 50 mA/mm), (10V, 50 mA/mm) pour des températures qui varient de 25°C à 125°C

En se basant sur les mesures, nous appliquons la méthode pour l'extraction de l'énergie d'activation des pièges grâce à la fréquence de coupure des pièges générant le bruit de Génération-Recombinaison.

Pour distinguer entre le bruit $1/f$, le bruit GR et le bruit blanc présentés dans la figure 68, nous multiplions la densité spectrale S_{ID} par la fréquence d'analyse, et on trace l'allure en fonction de cette fréquence pour chaque point de polarisation. Comme l'indique la figure 68, le bruit GR se manifeste sous forme de lobes.

Chaque lobe présent sur la courbe de la densité spectrale S_{ID} multipliée par la fréquence d'analyse témoigne de la présence d'un piège. Les courbes de la figure 68 montrent différents maxima qui correspondent à la fréquence de coupure (f_c) de piégeage et de dépiégeage du bruit GR.




Figure 68 : SID (de sortie) multipliée par la fréquence pour le transistor A. points de polarisations (10V, 150 mA/mm), (20V, 50 mA/mm), (5V, 50 mA/mm), (10V, 50 mA/mm) pour des températures qui varient de 25°C à 125°C

On relève alors f_c correspondant au maximum de ce lobe pour chaque température appliquée, puis on reporte la loi d'Arrhenius comme nous l'avons effectué précédemment avec la

susceptance de sortie après correction de la température en fonction de R_{th} . Le tableau 6 présente toutes les fréquences d'émission des pièges à plusieurs températures pour 4 points de repos différents.

Tableau 6 : Fréquences de résonances à plusieurs températures (comparaison avec quatre points de polarisations) extraite par la méthode de bruit BF

Points de repos	Fréquences de résonances (Hz)				
Températures	25°C	50°C	75°C	100°C	125°C
$V_{DSq}=5V$; $I_{DSq}=50$ mA/mm	1,00E+02	5,00E+02	2,48E+03	9,40E+03	2,72E+04
$V_{DSq}=10V$; $I_{DSq}=50$ mA/mm	2,00E+02	1,00E+03	3,98E+03	1,30E+04	4,34E+04
$V_{DSq}=20V$; $I_{DSq}=50$ mA/mm	4,82E+02	1,30E+03	8,30E+03	3,74E+04	7,20E+04
$V_{DSq}=10V$; $I_{DSq}=150$ mA/mm	6,10E+02	1,82E+03	9,10E+03	3,56E+04	9,70E+04

Les mesures montrent également que les fréquences détectées augmentent fortement en augmentant la tension V_{DSq} appliquée et augmentent légèrement lorsque on augmente le courant I_{DSq} appliqué (même phénomène observé avec les mesures de la partie imaginaire Y_{22}). On voit nettement d'après la figure 69 et 70 et pour une mesure à 25°C, que les lobes se décalent vers les fréquences plus hautes.




Figure 69 : SID (de sortie) multipliée par la fréquence pour le transistor A. points de polarisations (5V, 50 mA/mm), (10V, 50 mA/mm), (20V, 50 mA/mm) pour une température de 25°C




Figure 70 : SID (de sortie) multipliée par la fréquence pour le transistor A. points de polarisations (10V, 50 mA/mm), (10V, 150 mA/mm), pour une température de 25°C

A partir du tableau 6, nous pouvons extraire l'énergie d'activation et section efficace de capture pour chaque point de polarisation comme illustré dans la figure 71.




Figure 71 : Tracé d'Arrhenius concernant le transistor A pour les points de polarisations : (10V, 50 mA/mm), (20V, 50 mA/mm), (10V, 150 mA/mm), (5V, 50 mA/mm).

On obtient alors comme signature du piège, une énergie d'activation autour de 0.5 eV et une section efficace de capture comprise entre $5 \times 10^{-15} \text{ cm}^2$ et $1,5 \times 10^{-14} \text{ cm}^2$ pour les 4 points de polarisation. La signature des pièges extraite par cette méthode est considérée semblable avec celle extraite par la méthode des paramètres S BF.

L'étape suivante sera de caractériser les pièges en utilisant cette fois ci la méthode transitoire (I-DLTS) expliquée dans le premier chapitre.

II.5. Mesures transitoire du courant du drain (I-DLTS) sur les transistors AlGaIn/GaN HEMT de la filière GH15

Comme nous l'avons évoqué dans le chapitre précédent, la mesure I-DLTS consiste à étudier la variation de courant de drain qui fait suite à un intervalle de temps où le transistor passe d'un état dit « piégé » à un autre état « dépiégé ». Il s'agit donc de mesurer la dynamique de l'émission des pièges. Le signal échantillonné va ensuite être comparé avec une série composée d'une somme d'exponentielles $I_{ajustée}$ décrite par l'équation suivante :

$$I_d = \sum_i^N A_i \cdot e^{\frac{-t}{\tau_i}} \quad (51)$$

Les amplitudes A_i qui sont les paramètres à ajuster sont obtenus en utilisant une méthode des moindres carrés : $\| \text{Donnée} - I_{ajustée} \|^2$.

Les τ_i correspondent aux constantes de temps obtenues lorsque la dérivée du signal en fonction du logarithme temporel est maximale.

Cette relation est présentée sous la forme suivante :

$$\frac{\partial(I_d)}{\partial(\log_{10}(t))} = - \sum_i^N \left(\frac{A_i \cdot t \cdot \ln(10) \cdot e^{-\frac{t}{\tau_i}}}{\tau_i} \right) \quad (52)$$

Cette méthode nous permet d'avoir un étalement temporel du signal échantillonné afin de ne pas être trop sensible aux erreurs d'approximation.




Figure 72 : Mesure transitoire du courant de drain par impulsion de drain à 25°C : illustrant la courbe d'ajustement et la dérivée

Prenons l'exemple présenté sur la figure 72. Une mesure I-DLTS effectuée à 25°C (présentée en noir avec une impulsion de drain) qui présente le courant du recouvrement I_{DS} juste après l'impulsion. Après avoir effectué les mesures, nous traçons la dérivée de I_{DS} en fonction du $\log_{10}(t)$. Son maximum va nous indiquer la constante d'émission des pièges : c'est la courbe illustrée en rouge. L'amplitude est ensuite obtenue par minimisation de l'erreur par la méthode des moindres carrés.

Afin de garantir la répétabilité des mesures, la séquence de caractérisation du transistor est divisée en trois étapes. La première étape consiste à « dépincher » le transistor pendant 15 secondes afin de s'assurer que les pièges soient bien vidés. Nous passons après à la deuxième étape qui consiste à fixer les conditions de mesures.

- Si nous effectuons des mesures par impulsion de drain, nous fixons la tension de drain qui comporte deux niveaux, une tension configurée avant et après l'impulsion nommée V_{DON} , une deuxième tension configurée durant l'impulsion nommée V_{DOFF} . Concernant la tension de la grille, nous appliquons la valeur de la tension qui correspond au courant I_{DS} souhaité.
- Si nous effectuons des mesures par impulsion de grille, nous fixons la tension de drain souhaitée. Concernant la tension de la grille, nous fixons la tension de grille qui va être

configurée durant l'impulsion et qu'on l'appelle $V_{G\text{OFF}}$, et nous cherchons la deuxième tension de grille configurée avant et après l'impulsion nommée $V_{G\text{ON}}$ jusqu'à trouver la valeur de la tension qui correspond au courant I_{DS} souhaité.

Afin de pouvoir efficacement comparer les résultats de mesure, il faut que la valeur établie de I_{DS} (ou plus exactement la densité de courant) soit la même quelle que soit les conditions de mesure. La phase de la recherche de la tension de grille que ce soit pour le cas d'impulsion de drain ou de la grille est répétée avant chaque mesure.

Enfin, nous passons à la mesure pour laquelle le transistor est soumis à une tension inférieure à la tension de pincement pour remplir les pièges pendant un temps plus ou moins long, suivie de la mesure du courant drain lorsqu'on le « dépince ».

La figure 73 illustre brièvement les trois étapes effectuées à chaque mesure I-DLTS. La partie suivante sera donc consacrée à l'analyse des mesures transitoire effectuées non seulement par impulsion de drain, mais aussi par impulsion de grille.




Figure 73 : Illustration des étapes effectuées pour chaque mesure I-DLTS

II.5.1. Mesure IDLTS par impulsion de drain pour les transistors GH15

Comme évoqué précédemment, la mesure I-DLTS consiste à étudier la variation du courant de drain qui fait suite à un intervalle de temps où le transistor est fortement pincé. Pour mieux visualiser la variation des tensions de polarisation du transistor, un chronogramme des signaux V_{GS} et V_{DS} est illustré dans la figure 74.




Figure 74 : Configuration des paramètres (V_{DON} , V_{GS} , V_{DOFF} , $T_{filling}$, $T_{emission}$) pour les mesures I-DLTS par impulsion de drain

Durant cette caractérisation, nous avons choisi d'effectuer les mesures en configurant V_{DON} à 10 V pour une valeur de V_{GS} qui correspond à un courant de drain de 50 mA/mm. Pour activer les pièges, nous avons choisi une tension de drain V_{DOFF} de 20 V, avec une durée d'impulsion que l'on note $T_{filling}$ qui varie entre 10 μ s jusqu'à 100 ms. En outre, le temps d'émission des pièges est fixé à 10 s.

Toutes les mesures ont été effectuées pour différentes températures du socle thermique qui varient entre 25 °C et 125 °C.

La figure 75 (a) représente le temps de recouvrement du courant I_{DS} après une impulsion de la tension V_{DS} pour un $T_{filling}$ de 10 μ s. Comme nous l'avons évoqué précédemment, les courbes d'ajustement suivant chaque température vont nous permettre de déterminer des constantes de temps pour chaque température en faisant la dérivée (figure 75 (b) pour pouvoir tracer la courbe d'Arrhenius et extraire la signature des pièges.

D'après ces figures, on constate que la dynamique du courant de drain est plus rapide au fur et à mesure que la température de socle du composant croît. On remarque cependant que le courant atteint en régime permanent est le même. La température de socle n'a que peu d'influence sur l'état final.




Figure 75 : Mesures transitoires du courant de drain par impulsion de drain pour le transistor A (a), pour plusieurs températures qui varient de 25°C à 125 °C. (b) dérivée des résultats. $T_{filling} = 10\mu s$

Nous avons observé le même phénomène en augmentant le $T_{filling}$ à 100 μs , 1 ms et 100 ms comme le montre les figures 76 et 77 (a). En revanche, nous avons remarqué l'apparition d'un deuxième piège à partir de 75 °C et pour un $T_{filling}$ de 100 ms (figure 78 (b)). Ce deuxième piège n'était pas activé pour 1 μs , 100 μs et 1 ms bien que nous ayons gardé les mêmes conditions de mesures. On remarque également une variation de l'amplitude de la dérivée de I_{ds} par rapport à $\log_{10}(t)$ lorsque ce piège profond apparaît. La durée d'impulsion nécessaire pour activer ce deuxième piège est de 100 ms. D'autre part, ce deuxième piège ne peut pas être observé par les mesures de type paramètres S BF et bruit BF à 75° C car sa fréquence d'émission est en dessous de 100Hz.

La dernière remarque que l'on peut faire c'est que physiquement il y a beaucoup d'analogie avec la réponse thermique transitoire d'une couche mince sur un substrat : à savoir un transitoire rapide correspondant à la diffusion dans la couche mince et un transitoire plus long due à l'épaisseur plus importante du substrat.




Figure 76 : Mesure transitoire du courant de drain par impulsion de drain pour le transistor A, pour plusieurs températures qui varient de 25°C à 125 °C. $T_{filling}$ 100μs, 1ms.




Figure 77 : Mesure transitoire du courant de drain par impulsion de drain pour le transistor A (a), pour plusieurs températures qui varient de 25°C à 125 °C. (b) la dérivée. $T_{filling}$ 1ms.




Figure 78 : Tracé d'Arrhenius concernant le transistor A extraite grâce aux mesures I-DLTS par impulsion de drain. $T_{filling}$: 10 μ s, 100 μ s, 1ms, 100 ms

Comme le montre la figure 78, on distingue pour le premier piège, une énergie d'activation autour de 0.5 eV et une section efficace de capture de $5 \times 10^{-16} \text{ cm}^2$, concernant le deuxième piège, nous obtenons une énergie d'activation autour de 0.6 eV et une section efficace de capture de $8.4 \times 10^{-17} \text{ cm}^2$.

L'étape suivante consiste à faire la caractérisation transitoire des pièges mais cette fois ci par impulsion de grille.

II.5.2. Mesure IDLTS par impulsion de grille pour les transistors GH15

Durant cette caractérisation, nous avons effectué plusieurs essais afin de choisir la configuration la plus adéquate des paramètres I-DLTS (les tensions et la durée d'impulsion $T_{filling}$).




Figure 79 : Première configuration des paramètres (V_{GON} , V_{DS} , V_{GOFF} , $T_{filling}$, $T_{émission}$) pour les mesures I-DLTS par impulsion de grille

Pour ce transistor, nous avons choisi au départ une tension « V_{GOFF} » fixée à $-7V$, en gardant V_{GON} à une tension qui correspond à un courant de drain de 50 mA/mm , la tension V_{DS} à 10 V , et un $T_{filling}$ de $100 \mu\text{s}$ comme l'indique la figure 80 (a). Cependant, les résultats de mesure présentés dans la figure 80 (a) montrent nettement que le courant de recouvrement ne monte que très légèrement (environ 5 mA/mm). On aperçoit ainsi que les pièges ne sont pas remplis avec cette configuration pour qu'ils puissent ré-émettre. C'est pour cette raison que nous ne pouvons pas extraire la signature des pièges.




Figure 80 : Mesures transitoires du courant de drain par impulsion de grille pour le transistor A, pour plusieurs températures qui varient de 25°C à 125°C . $T_{filling}$ $100\mu\text{s}$, et $V_{GOFF} = -7V$ (a), $V_{GOFF} = -10V$ (b).

En revanche, en changeant V_{GOFF} à $-10V$ (figure 80 (b)), on aperçoit cette fois ci que les pièges s'activent et le courant passe bien de 25 mA/mm à 50 mA/mm , avec des constantes d'émissions des pièges qui augmentent en fonction de la température comme cela est présenté sur la figure 80 (b). Concernant le choix du $T_{filling}$, et en reprenant la configuration prise précédemment pour $V_{GOFF} -7V$, nous avons constaté que les pièges ne sont pas activés pour un $T_{filling}$ de $100 \mu\text{s}$. Dans le but de les activer tout en gardant V_{GOFF} à $-7V$, nous avons effectué une séquence de mesure pour des $T_{filling}$ de 1ms et de 100ms (figure 81).




Figure 81 : Deuxième configuration des paramètres (V_{GON} , V_{DS} , V_{GOFF} , $T_{filling}$, $T_{emission}$) pour les mesures I-DLTS par impulsion de grille

La figure 82 (a) et (b) présente ces résultats de mesures pour ces 2 valeurs de $T_{filling}$. Nous constatons que plus cette séquence est longue, plus les pièges se remplissent.




Figure 82 : Mesures transitoires du courant de drain par impulsion de grille pour le transistor A, pour plusieurs températures qui varient de 25°C à 125 °C. $V_{GOFF} = -7V$, $T_{filling}$ 1ms(a), 100ms (b).

En effet, pour un $T_{filling}$ de 1ms (figure 82 (a)), nous observons que les pièges commencent à se remplir. L'allure à 25 °C du courant de recouvrement montre une augmentation d'environ 10 mA/mm. Pour un $T_{filling}$ de 100 ms, nous remarquons que les pièges se remplissent plus que pour un $T_{filling}$ de 1 ms. Et en reprenant l'allure à 25 °C (figure 82 (b)), nous constatons que le courant de recouvrement monte d'environ 20 mA/mm. La variation du courant n'est cependant pas aussi marquée que lorsque l'on travaille avec des impulsions de drain. Cela est d'autant plus vrai à haute température.

Dans le but de remplir le maximum des pièges, nous avons choisi la configuration illustrée sur la figure 83. En effet, nous avons effectué les mesures en fixant V_{DS} à 10 V pour une valeur de V_{GON} qui correspond à un courant de drain de 50 mA/mm comme précédemment. Cependant pour activer plus de pièges, nous avons choisi une tension de grille V_{GOFF} de -10 V, avec une durée d'impulsion $T_{filling}$ de 100 ms. En outre, le temps d'émission des pièges est fixé à 10 s. Toutes les mesures ont été effectuées pour différentes températures du socle thermique variant entre 25 °C et 125 °C.




Figure 83 : Troisième configuration des paramètres (V_{GON} , V_{DS} , V_{GOFF} , $T_{filling}$, $T_{emission}$) pour les mesures I-DLTS par impulsion de grille

La figure 84(a) représente le temps de recouvrement du courant I_{DS} pour plusieurs températures. En utilisant les équations (50) et (51), nous pouvons tracer la courbe d'Arrhenius et extraire la signature des pièges. En outre, nous pouvons apercevoir l'apparition d'un deuxième piège à partir de 75 °C (figure 84 (b)). Avec un $T_{filling}$ de 100 ms, le même comportement a été identifié lors des mesures I-DLTS par impulsion de drain.




Figure 84 : Mesure transitoire du courant de drain par impulsion de grille pour le transistor A, pour plusieurs températures qui varient de 25°C à 125 °C. (b) dérivée des résultats. $T_{filling}$ 100ms

Nous pouvons extraire pour le premier piège, une énergie d'activation autour de 0.52 eV et une section efficace de capture de $1,2 \times 10^{-16}$ cm². Concernant le deuxième piège, nous obtenons une énergie d'activation autour de 0.4 eV et une section efficace de capture de 2.6×10^{-17} cm² (figure 85).




Figure 85 : Tracé d'Arrhenius concernant le transistor A extraites par les mesures I-DLTS par impulsion de grille. $T_{filling}$:100 ms

Pour terminer, nous avons décidé de diminuer la valeur de V_{DS} à 5V pour voir l'effet sur la constante d'émission des pièges et confirmer le phénomène observé en bruit BF (figure 69) en appliquant V_{DS} à 5 et 10V.




Figure 86 : Dérivées des mesures I-DLTS par impulsion de grille. Pour $V_{DS} = 5V$, 100 ms pour plusieurs températures (a). Comparaison entre les résultats de mesure pour $V_{DS} = 5V$ et 10V, $T_{filling} = 100$ ms (b) pour 25°C et 125°C

Vis-à-vis des nouveaux résultats illustrés aux figures 86 (a) et (b), il est clair que les constantes d'émissions des pièges pour V_{DS} égale à 5V sont lentes. Si on prend l'exemple présenté dans la figure 70 (b) et pour une température de 25 °C, la constante d'émission des pièges pour $V_{DS} = 5V$ vaut 50 ms alors que pour $V_{DS} = 10V$, la constante d'émission des pièges vaut 10 ms. En effet, ces résultats confirment le décalage des « bumps » du bruit GR vers les hautes fréquences lorsque on change V_{DS} de 5V à 10V. On reconnaît le rôle « accélérateur du champ électrique » dans la dynamique d'extraction des pièges, au même titre qu'une agitation thermique plus élevée liée à une augmentation de la température de socle. L'énergie d'activation apparente extraite pour $V_{DS} = 5V$ vaut 0.58 eV pour le premier piège avec une section efficace de capture de $5.4 \times 10^{-15} \text{ cm}^2$, alors que pour le deuxième piège, l'énergie d'activation vaut 0.4 eV avec une section efficace de capture de $5 \times 10^{-19} \text{ cm}^2$ (figure 87).




Figure 87 : Tracé d'Arrhenius concernant le transistor A extraites par les mesures I-DLTS par impulsion de grille. $T_{filling} : 100$ ms pour $V_{DS} = 5V$

Au terme de l'analyse, nous pouvons dire que nous obtenons quasiment la même signature des pièges en utilisant les trois méthodes de mesures. En effet, l'énergie d'activation apparente extraite se situe entre 0.42 eV et 0.6 eV, alors que la section efficace de capture est entre $1.2 \times 10^{-15} \text{ cm}^2$ et $5 \times 10^{-19} \text{ cm}^2$ comme indique le tableau 7.

Tableau 7 : Récapitulatifs sur les signatures des pièges extraites avec les trois méthodes de caractérisation

Méthode de mesure	Energie d'activation (eV)	Section efficace (cm ²)
Paramètres S BF	Pièges 1 : entre 0.42 et 0.43	Pièges 1 : entre 3.4×10^{-16} et 5.4×10^{-16}
Bruit BF	Pièges 1 : entre 0.50 et 0.53	Pièges 1 : entre 1.4×10^{-14} et 5.6×10^{-15}
IDLTS par impulsion de drain	Pièges 1 : Entre 0.48 et 0.50 Pièges 2 : 0.60	Pièges 1 : entre 2.6×10^{-16} et 5.16×10^{-16} Pièges 2 : 8.4×10^{-17}
IDLTS par impulsion de grille	Pièges 1 : Entre 0.52 et 0.58 Pièges 2 : 0.40	Pièges 1 : entre 1.2×10^{-15} et 5.4×10^{-15} Pièges 2 : 5×10^{-19}

Nous mentionnons également la détection d'un deuxième piège qui n'apparaît à partir de 75°C qu'avec la méthode I-DLTS puisque les fréquences d'émission de ce piège seront en dessous de 100Hz alors que la méthode de mesure en paramètres S BF et bruit BF se déclenche à partir de 100 Hz.

Après avoir réussi à extraire les paramètres des pièges, nous allons maintenant les localiser. En revanche, la technologie du transistor AlGaIn/GaN qu'on caractérise, est dopée Fe dans la région Tampon « Buffer ».

Nous pouvons donc supposer d'après la littérature (tableau 8) qui présente des résultats de mesures sur des transistors AlGaIn/GaN dopés Fe dans le tableau 7, que la signature des pièges extraites par les trois méthodes corresponde au Fe.

Pour confirmer cette hypothèse, nous devons effectuer une simulation physique en intégrant toute la structure du transistor AlGaIn/GaN dans un logiciel de simulation, dans le but d'avoir une cohérence entre les résultats de mesures et les résultats de simulation et pouvoir expliquer les phénomènes physiques mis en jeu. Cette partie sera abordée en détail dans le prochain chapitre.

En revanche, la fin de ce chapitre sera consacrée dans un premier temps à l'étude des pièges sur deux transistors de la même technologie avec un profil de dopage Fe différents, et dans un deuxième temps, nous allons étudier le comportement des pièges à long terme en

comparant des transistors non vieillis avec des transistors vieillis venant de la même technologie.

Tableau 8 : littérature sur les énergies d'activation extraites pour des transistors AlGaIn/GaN HEMT dopés Fe

Méthode de mesure	Technique de croissance	Structure	Energie d'activation	Référence
Mesures de dispersion de transconductance	MOVPE	AlGaIn/GaN	0.66 0.68 0.7	[59]
Mesures de dispersion de transconductance	MOVPE	AlGaIn/GaN	0.7	[60]
IDLTS	MOCVD	AlGaIn/GaN	0.63	[61]
DCTS	MOCVD	AlGaIn/GaN	0.57 0.58 0.59	[62]
RTS "Temperature dependent resistance transients "	MOCVD	AlGaIn/GaN	0.57	[63]
DCTS	MOCVD	AlGaIn/GaN	0.56	[64]
IDLTS	MOCVD	AlGaIn/GaN	0.54 - 0.63	[65]
IDLTS	MOCVD	AlGaIn/GaN	0.37 - 0.42	[66]
Paramètres S BF		AlGaIn/GaN	0.4	[67]

II.6. Caractérisation des pièges sur les GH15 : comparaison de deux profils de dopage différents

II.6.1. Impact sur les mesures I-DLTS

Nous avons supposé d'après la littérature que les pièges détectés dans cette technologie sont des pièges de Buffer dus au dopage Fe, et avant de confirmer cette hypothèse avec la simulation physique, nous allons effectuer dans cette partie une étude plus approfondie sur ce type de pièges. Notre étude consiste à comparer 2 transistors venant toujours de la même technologie mais dont l'emplacement du dopage du Fe dans le Buffer est différent.

Comme nous l'avons évoqué dans le premier chapitre, ce dopage est devenu essentiel dans les transistors GaN afin de réduire les fuites de courant et d'améliorer la tension de claquage. Pour cela, nous prenons 2 transistors de taille $6 \times 50 \mu\text{m}$ de la même technologie, de longueur de grille de $0.15 \mu\text{m}$.

Le premier transistor est nommé A puisqu'il vient de la même plaque que celle du transistor mesuré précédemment. Nous avons simplement choisi un transistor ayant 6 doigts.

Tous les composants dans cette plaque sont dopés Fe dans la région Buffer, l'emplacement de ce dopage est à $0.7 \mu\text{m}$ du canal. Concernant le deuxième transistor nommé B, il provient d'une autre plaque dans lequel tous les composants sont également dopés Fe dans la région Buffer mais cette fois ci, ce dopage est placé à $0.5 \mu\text{m}$ du canal.

La figure 88 illustre la position du dopage Fe pour chaque transistor.




Figure 88 : Position de dopage pour les transistors A et B de la filière GH15

Dans le but d'étudier les effets de pièges sur les deux composants A et B, nous avons effectué en premier lieu des mesures IV impulsionnelles afin de comparer le comportement des transistors A et B face aux effets *drain-lag* et *gate-lag*. Pour cela, nous choisissons pour ces deux composants sous test les mêmes points de repos. Un point de repos de référence ($V_{DSq}=0V$, $V_{GSq}=0$) à 25°C et pour un V_{GS} qui varie de $-5V$ à $1V$ par pas de $1V$. Nous avons choisi le point de repos ($V_{DSq}=0V$, $V_{GSq}=-5V$) pour visualiser l'effet *gate-lag* et le point de repos

($V_{DSq}=20V$, $V_{GSq}= -5V$) pour visualiser l'effet *drain-lag*. La durée des impulsions choisie durant cette caractérisation est de 500 ns avec une récurrence de 500 μs (rapport cyclique de 0,1%). Comme le montre la figure 89, le comportement des deux transistors est relativement identique.




Figure 89 : Caractéristiques IV pour les transistors A et B en visualisant l'effet *drain-lag* et *gate-lag* à 25 °C

En outre, nous constatons d'après le tableau 9 qui représente les trois points de repos, que R_{ON} est relativement proche pour les deux composants (A et B). Nous remarquons donc que la position du dopage Fe dans la région Buffer n'influe pas sur les performances statiques des transistors.

Tableau 9 : valeur de R_{ON} pour les deux transistors et pour différents points de polarisations

Composant	Points de repos	R_{ON} (ohm)	R_{ON} (ohm.mm)
Transistor A	$V_{DSq}=0V$; $V_{GSq}=0V$	10.32	3.09
	$V_{DSq}=0V$; $V_{GSq}=-5V$	10.40	3.12
	$V_{DSq}=20V$; $V_{GSq}=-5V$	12.11	3.63
Transistor B	$V_{DSq}=0V$; $V_{GSq}=0V$	10.56	3.17
	$V_{DSq}=0V$; $V_{GSq}=-5V$	10.72	3.21
	$V_{DSq}=20V$; $V_{GSq}=-5V$	11.90	3.57

Nous effectuons maintenant la caractérisation des pièges des transistors A et B en utilisant la méthode I-DLTS par impulsion de drain. Pour cela, nous avons choisi une configuration (avec $V_{DON}=10V$, $V_{DOFF}= 20 V$ avec un $T_{filling}$ de 100 ms, V_{GS} qui correspond à un courant de drain de 50 mA/mm) illustrée sur la figure 90.




Figure 90 : configuration des paramètres ($V_{D_{ON}}$, V_{GS} , $V_{D_{OFF}}$, $T_{filling}$, $T_{emission}$) pour les mesures I-DLTS par impulsion de drain

Les Figures 91 et 92 présentent donc les mesures du courant de recouvrement I_{DS} pour les composants A et B juste après l'impulsion de drain pour différentes températures du socle thermique qui varie entre 25 °C et 125 °C.

Les mesures du transistor A de taille 6x50 μm illustrés sur la figure 91 montrent les phénomènes suivants. D'une part, le courant de drain augmente plus rapidement au fur et à mesure que la température croît. D'autre part, un deuxième piège apparaît à partir de 75 °C. Nous remarquons que ce transistor présente le même comportement que le transistor de taille 8x50 μm mesuré précédemment. Nous pouvons comprendre cette similitude puisque ces 2 deux transistors viennent de la même plaque et possèdent donc le même profil du dopage Fe. Nous avons extrait pour le premier piège une énergie d'activation apparente de 0.55 eV et une section efficace de capture de $2.4 \times 10^{-15} \text{ cm}^2$. Concernant le deuxième piège, nous avons extrait une énergie d'activation apparente de 0.45 eV et une section efficace de capture de $9.4 \times 10^{-19} \text{ cm}^2$.




Figure 91 : Mesures I-DLTS par impulsion de drain (Transistor A) pour plusieurs températures, $T_{filling} = 100 \text{ ms}$ (a). (b) tracé d'Arrhenius pour le transistor A à partir des mesures (a)

Pour le transistor B (figure 92), nous ne détectons sur la gamme de température 25°C - 125°C qu'un seul piège avec une énergie d'activation apparente de 0.49 eV et une section efficace de capture de $6.7 \times 10^{-16} \text{ cm}^2$.




Figure 92 : Mesures I-DLTS par impulsion de drain (Transistor B pour plusieurs températures, $T_{\text{filling}} = 100 \text{ ms}$ (a). (b) tracé d'Arrhenius pour le transistor A à partir des mesures (a)

D'autre part, en comparant les temps d'émissions des pièges détectés sur les deux composants (tableau 10), nous remarquons que les temps d'émissions des pièges qui existent dans le transistor A sont supérieurs aux temps d'émissions des pièges qui existent dans le transistor B.

Tableau 10 : Temps d'émissions à plusieurs températures pour le transistor A et B

		Temps d'émission (S)				
		T = 25 °C	T = 50 °C	T = 75 °C	T = 100 °C	T = 125 °C
Transistor A	Piège1	1,22E-02	2,40E-03	5,19E-04	1,26E-04	3,51E-05
	Piège2			4,07E-02	1,40E-02	4,31E-03
Transistor B	Piège1	4,87E-03	1,13E-03	2,97E-04	7,80E-05	2,45E-05

Nous avons effectué également une mesure « pulse à pulse » sur ces deux composants dans le but de visualiser le courant de drain durant la durée d'impulsion comme le montre la figure 93. Les mêmes conditions de mesures ont été utilisées. Nous avons remarqué également que le temps de capture des pièges dans le transistor B est plus rapide que le temps de capture des pièges qui existe dans le transistor A.




Figure 93 : Mesure pulse à pulse pour les transistors A et B à 25°C et 50°C

A la lumière de ces mesures, nous pouvons ainsi considérer que la position du dopage Fe dans la région Buffer joue certainement un rôle prépondérant sur l'activation des pièges qui proviennent de cette même région. Pour un emplacement de dopage Fe peu profond dans le Buffer par rapport au canal (transistor B), nous obtenons une seule signature de piège avec une énergie d'activation de 0.55 eV. Pour un emplacement de dopage Fe plus profond dans le Buffer par rapport au canal (transistor A), nous obtenons deux signatures des pièges avec une énergie d'activation de 0.49 eV et 0.45 eV.

Avant de passer à la simulation physique des transistors, nous allons terminer ce chapitre par une caractérisation des pièges pour des transistors vieilliss et non vieilliss afin d'étudier l'impact du vieillissement du composant sur les pièges.

II.7. Caractérisation avancée des pièges sur des transistors vieilliss et non vieilliss de la filière GH15

Dans le but d'approfondir nos connaissances sur les pièges et plus précisément sur le comportement des pièges sur le long terme, des transistors vieilliss et non vieilliss provenant des différents lots et wafers ont été mesurés afin d'évaluer l'impact du vieillissement sur la signature des pièges.

Pour faire vieillir un composant, nous devons appliquer plusieurs contraintes dans le but d'accélérer les différents mécanismes responsables de sa la dégradation.

Cette étude de fiabilité est très importante pour les fabricants des composants. D'une part, cela leur permet d'avoir une idée claire sur les points de faiblesse du composant afin de pouvoir améliorer la technologie utilisée, et d'autre part, cela permet de quantifier le niveau de stabilité et la durée de vie du composant.

Ce vieillissement accéléré des transistors que nous avons mesurés a été effectué à UMS par le doctorant Florent Magnier.

II.7.1. Procédures du vieillissement

Nous avons utilisé deux procédures de vieillissements accélérées : la première procédure concerne le test de la durée de vie du composant à haute température (HTOL) « *High temperature operating life* ». En utilisant cette technique, nous pouvons visualiser les dégradations des courants (de drain et de grille) au cours du temps.

Dans ce cas, et dans le but d'avoir un fonctionnement typique du composant, nous avons choisi des valeurs des tensions de polarisations V_{DSq} et V_{GSq} dans les zones illustrées sur la figure 94. En effet, la température ambiante choisie doit être ajustée de manière à ce que le composant atteigne une température de jonction T_j entre + 140°C et + 300°C [68], [69], [70].




Figure 94 : Illustration des zones de polarisation avec la procédure HTOL

La deuxième procédure se passe à haute température et sous polarisation inverse (HTRB) « *High Temperature Reverse Bias* ». Durant cette procédure, nous polarisons le transistor avec une tension V_{DSq} très forte et une tension V_{GS} inférieure à la tension de pincement ($V_{GSq} < V_p$) du transistor comme illustré dans la figure ci-dessous.




Figure 95 : Illustration des zones de polarisation avec la procédure HTRB

Avec ce choix de polarisation, les électrons ne vont pas circuler dans le Gaz-2D, donc on n'aura pas de courant. Cette méthode est souvent utilisée pour tester la stabilité du contact grille-semi-conducteur (Schottky) en présence d'un champ électrique fort [68] [71] [72]. Nous avons choisi d'effectuer cette procédure avec des tensions $V_{DSq} = 30V$, $V_{GSq} = -7V$ et pour une température ambiante de $125^{\circ}C$ pendant une durée de 60 minutes.

II.7.2. Impact sur les mesures des paramètres S BF

Nous avons effectué dans un premier temps une caractérisation des pièges en se basant sur la mesure des paramètres S Basse fréquence. Toutes les mesures ont été faites pour une plage de fréquence allant de 100Hz à 10MHz, et pour le point de repos ($V_{DSq}=10V$, $I_{DSq}=50$ mA/mm soit 15 mA) et à des températures qui varient de $25^{\circ}C$ à $125^{\circ}C$. Les 2 transistors (vieilli et non vieilli) proviennent du même wafer, même lot et ils ont la même taille avec six doigts de grille de $50\mu m$ de large et de $0.15\mu m$ de long.

La figure 96 présente les résultats obtenus après la mesure de la partie imaginaire Y_{22} .




Figure 96 : Mesure de la partie imaginaire Y_{22} à plusieurs températures pour un transistor vieilli et le transistor non vieilli venant du même wafer, même lot de la filière GH15

Sur l'allure des courbes, nous distinguons pour ces 2 transistors un pic dans la gamme de fréquence 100 Hz- 500 Hz qui se déplace vers les hautes fréquences avec l'augmentation de la température. Ce lobe montre la présence d'un niveau de piège présent pour ces 2 composants vieillis et non vieillis.

Nous pouvons remarquer une diminution d'amplitude de la partie imaginaire de Y_{22} et une légère diminution de la fréquence d'émission mesurée pour les composants vieillis comme indique la figure 95 et le tableau 11.

Tableau 11 : Fréquences de résonance à plusieurs températures pour un transistor vieilli et un transistor non vieilli

Points de repos		Fréquences de résonances (Hz)				
T		25°C	50°C	75°C	100°C	125°C
Non vieillis	$V_{DSq}=10V, I_{DSq}=15\text{ mA}$	345	1,00E+03	3,33E+03	1,00E+04	2,80E+04
vieillis	$V_{DSq}=10V, I_{DSq}=15\text{ mA}$	192	6,18E+02	2,20E+03	7,09E+03	2,20E+04

En considérant le Tableau 11, nous pouvons extraire les constantes de temps pour chaque courbe afin de tracer un graphe d'Arrhenius en prenant la position du pic comme mesure de la constante de temps.

Pour un composant vieilli et non vieilli, les signatures des pièges sont très proches, l'énergie d'activation apparente pour le transistor non vieilli est de 0,4 eV avec une section efficace de capture de $1.7 \times 10^{-16} \text{ cm}^2$ alors que pour le composant vieilli, nous obtenons une énergie d'activation de 0,44 eV avec une section efficace de capture de $3.6 \times 10^{-16} \text{ cm}^2$ (figure 97).




Figure 97 : tracés d'Arrhenius obtenus après les mesures des transistors vieilli et non vieilli

II.7.3. Impact sur les mesures I-DLTS

La figure 98 présente les mesures temporelles du courant transitoire de drain à partir d'impulsions sur le drain pour les transistors vieilli et non vieilli. Nous avons choisi la même configuration utilisée que dans les études précédentes (avec $V_{DON}=10V, V_{DOFF}= 20\text{ V}$ avec un $T_{filling}$ de 100 ms et V_{GS} qui correspond à un courant de drain de 50 mA/mm).




Figure 98 : Mesures I-DLTS par impulsion de drain pour le transistor vieilli et le transistor non vieilli pour différentes températures




Figure 99 : Dérivées des mesures I-DLTS par impulsion de drain pour les transistors : vieilli et non vieilli

D'après la figures 98 et en se basant sur l'équation (51) pour extraire la constante d'émission obtenue pour chaque instant du maximum de la dérivée (figure 99), nous distinguons deux lobes pour chaque composant. Le premier lobe donne naissance à une énergie d'activation quasi identique (autour de 0.45 eV) à celle obtenue par la mesure des paramètres S basse fréquence, tandis que le deuxième lobe qui apparaît à partir de 75 °C donne naissance à une énergie d'activation autour de 0.5 eV pour le composant non vieilli et autour de 0.6 eV pour le composant vieilli.

Des mesures complémentaires ont été réalisées sur d'autres composants venant d'autres wafers et d'autres lots de la filière GH15. Les résultats obtenus présentent les mêmes phénomènes que ce soit pour des transistors vieillis ou bien des transistors non vieillis.

II.8. Conclusion

Nous avons démontré dans ce chapitre que pour un même composant sous test qui est dopé Fe dans la couche tampon (« buffer »), nous obtenons quasiment la même signature d'un premier piège en utilisant les trois méthodes de mesures différentes. Une énergie d'activation extraite est comprise entre 0.42 eV et 0.6 eV avec une section efficace de capture entre $1.2 \times 10^{-15} \text{ cm}^2$ et $5 \times 10^{-19} \text{ cm}^2$. Nous avons pu détecter un deuxième piège qui apparaît à partir de 75°C avec la méthode I-DLTS. Les fréquences d'émissions de ce piège sont en dessous de 100Hz. C'est pour cette raison que nous ne pouvons pas les détecter à cette température avec la méthode de mesure en paramètres S BF et bruit BF (puisque ces mesures ne se font qu'à partir de 100 Hz). Cette gamme d'énergie d'activation que ce soit pour le premier piège ou bien pour le deuxième piège détecté est associée dans la littérature à des pièges du buffer GaN dopé Fe. D'autre part, nous avons constaté que la position géométrique du dopage Fe dans la région Buffer affecte l'activation des pièges qui viennent de cette région. Si pour un emplacement de dopage Fe peu profond dans le Buffer par rapport au canal, nous n'avons obtenu qu'une seule signature de piège, une localisation plus profonde du dopage Fe conduit à deux signatures des pièges. Notre dernière conclusion concerne l'étude des phénomènes de piège sur des composants vieillies et non vieillies issus de la même technologie. Des pièges identiques possédant la même signature sont visibles.

Le chapitre suivant sera consacré à la simulation physique effectuée sur transistor GH15 de taille $8 \times 50 \mu\text{m}$ dans le but de valider (par rapport à la littérature) dans un premier la localisation des pièges détectés dans le composant, et dans un deuxième temps, de comprendre les mécanismes et phénomènes physiques mis en jeu.

Chapitre 3

**Simulation physique sur un transistor AlGaIn/GaN
HEMT de taille 8x50 μm de la filière GH15**

Chapitre III. Simulation physique sur un transistor AlGaIn/GaN HEMT de taille 8x50 μm de la filière GH15

III.1. Introduction

Dans le chapitre précédent, nous avons extrait la signature des pièges pour le transistor sous test de la filière GH15 avec plusieurs méthodes de caractérisation. Ainsi, nous avons dégagé une énergie d'activation apparente entre 0.42 eV et 0.6 eV, et une section efficace de capture variant entre $1.2 \times 10^{-15} \text{ cm}^2$ et $5 \times 10^{-19} \text{ cm}^2$. D'après la littérature, ces pièges viennent probablement de la région Buffer dopé Fe, puisque l'énergie d'activation apparente que nous avons extrait correspond à celle du Fe.

Au cours de ce chapitre, nous allons effectuer des simulations physiques dans le but de confirmer cette hypothèse. Nous allons dans un premier temps intégrer la structure complète du transistor AlGaIn/GaN de taille $8 \times 50 \mu\text{m}$ et de longueur de grille de $0.15 \mu\text{m}$ de la filière GH15. Pour cela, nous devons activer des modèles spécifiques de paramètres physiques avec des méthodes de calcul bien déterminées (dérive diffusion, hydrodynamiques...) pour pouvoir effectuer une simulation dans un temps raisonnable avec des valeurs de paramètres les plus proches possibles d'une réalité physique. En outre, en se basant sur la théorie, nous allons calculer les densités de polarisation qui conviennent pour notre modèle physique en tenant compte des polarisations spontanée et piézoélectrique.

Dans un deuxième temps, nous allons effectuer une phase de calibration qui sert à ajuster les paramètres de simulation et les différentes grandeurs physiques. En effet, cette phase est essentielle pour pouvoir valider les résultats des simulations. La calibration se fait par des simulations DC de $I_{DS}=f(V_{DS})$ et $I_{DS}=f(V_{GS})$ classiques. L'idée est d'ajuster les différents paramètres autour de valeurs réalistes (proches de la littérature), dans le but d'avoir des simulations $I(V)$ les plus proches possibles des mesures déjà effectuées. Nous effectuons tout d'abord cette calibration à une température de 25°C puis la vérification sera faite pour des températures de 50°C , 75°C et 100°C .

Dans un troisième temps, et après avoir calibré le transistor dans le logiciel de simulation, nous allons injecter des pièges dans la région tampon, et nous allons simuler les paramètres S BF, le bruit BF et réaliser une simulation transitoire par impulsion de drain en fonction de la température pour pouvoir les comparer aux résultats des mesures et valider notre l'hypothèse si nous obtenons des similitudes au niveau des résultats.

Au-delà de l'aspect géométrique du transistor, nous devons également rentrer la valeur de paramètres physiques de matériaux, choisir des modèles spécifiques de mobilité, vitesse, affinité ..., mais également rentrer des densités de polarisation qui conviennent à notre modèle en tenant compte des polarisations.

III.2. Simulation TCAD

La simulation physique assistée par ordinateur ou bien « TCAD » qui va nous permettre de simuler le comportement électrique de notre composant se fait avec l'outil de simulation Sentaurus développé par Synopsys. Cet outil est capable de simuler une large gamme des composants allant des MOSFETS en silicium « sub-micronique » aux transistors de puissance de type bipolaire. Nous pouvons également simuler des composants à hétérostructure tels que les MESFET SiC, MOSFET GaN et HEMT AlGaIn/GaN.

Sentaurus dispose de modèles physiques avancés et de plusieurs méthodes numériques de calcul pour pouvoir simuler le comportement électrique des dispositifs semi-conducteurs.

L'objectif principal de la simulation physique sur des composants sous test est de pouvoir dans un premier temps décrire le processus physique produit à l'intérieur de la structure et dans un deuxième temps, comprendre les phénomènes physiques mis en jeu. Cela va nous aider pour améliorer les performances des composants.

Les modèles physiques utilisés dans la simulation sont nécessaires pour comprendre les mécanismes physiques qui se produisent dans les composants semi-conducteurs. Généralement, les modèles physiques disponibles dans l'outil de simulation ne sont pas calibrés [73].

C'est pour cette raison, que nous avons déjà mentionnée précédemment qu'il est essentiel de calibrer les modèles de simulation avec les paramètres physiques adaptés afin d'obtenir les bonnes caractéristiques du dispositif sous test. Le dispositif peut être représenté en 2 dimensions « 2D » ou bien en 3 dimensions « 3D », avec des propriétés physiques spécifiques et sur un maillage non uniforme.

L'idée est d'obtenir une approximation quasi-similaire au dispositif réel.

La méthodologie du travail sur le logiciel Sentaurus est illustrée sur la figure 100.




Figure 100 : principe de fonctionnement du logiciel de simulation Sentaurus

Nous commençons par créer la structure du dispositif, qui dans notre cas est le transistor, y compris les électrodes, le dopage.

Une fois la structure créée, nous effectuons le maillage. Le maillage représente le lieu où seront discrétisés les équations physiques. Ces nœuds vont nous permettre de déterminer numériquement les caractéristiques électriques du dispositif, le champ électrique, la tension et les courants, etc. Par conséquent, ce processus a une influence significative sur la simulation physique. En effet, l'augmentation de la densité du maillage dans la simulation augmente la précision du calcul, mais cela a un impact négatif sur le temps de simulation. Il est donc essentiel de faire un compromis entre la précision des résultats et le temps de simulation.

Une fois que la structure est définie avec le bon maillage, nous allons introduire les paramètres du composant en définissant, les paramètres physiques du matériau semi-conducteur choisi dans chaque région, ainsi que les caractéristiques des impuretés et des pièges qu'il contient. Nous allons également choisir les modèles physiques qui décrivent les phénomènes existants dans ce composant dont on cherche à étudier les effets, comme par exemple le modèle de la variation de la mobilité en fonction du champ électrique ou le modèle SRH, l'effet de la température, le modèle de transport etc.

III.3. Modèles physiques

L'outil de simulation Sentaurus propose de nombreux modèles physiques afin de s'approcher du comportement physique réel du composant semi-conducteur sous test. Dans cette partie, nous allons donc présenter quelques modèles et méthodes de calcul disponibles dans Sentaurus.

III.3.1. Les équations de transport

Les équations de transport comprennent l'équation de Poisson ainsi que les équations de continuités :

- L'équation de Poisson est donnée par [74], [75] :

$$\nabla \cdot \epsilon \nabla \psi = -\rho \quad (48)$$

$$\rho = q(p - n + N_D - N_A) - \rho_{piège} \quad (49)$$

Avec

ψ : le potentiel électrostatique

ε : la permittivité électrique

ρ : la densité de charge

$\rho_{\text{piège}}$: la densité de charge des pièges

N_A : la concentration des pièges accepteurs

N_D : la concentration des pièges donneurs

Avec $\rho_{\text{piège}} = q n_t$ pour le piège donneur et $\rho_{\text{piège}} = q (n_t - N_T)$ pour le piège accepteur, où n et p sont les densités d'électrons et de trous, n_t densités des pièges occupés et N_T la densité totale de pièges.

En outre, l'équation de Poisson peut être présentée sous la forme suivante en utilisant les équations (48) et (49) :

$$\nabla \cdot \varepsilon \nabla \psi = q(p - n + N_D - N_A) - \rho_{\text{piège}} \quad (50)$$

- Les équations de continuité pour le cas des électrons [73] et pour le cas des trous sont présentées dans (51) et (52) :

$$\frac{\partial n}{\partial t} = \frac{1}{q} \nabla J_n + G_n - R_n \quad (51)$$

$$\frac{\partial p}{\partial t} = \frac{1}{q} \nabla J_p + G_p - R_p \quad (52)$$

Avec :

G_n, G_p : taux de génération (n : électrons, p : trous)

R_n, R_p : taux de recombinaison (n : électrons, p : trous)

J_n, J_p : densité de courant des porteurs (n : électrons, p : trous)

Il existe 3 modèles de transport sur le logiciel de simulation Sentaurus, qui sont : Dérive-Diffusion, Thermodynamique et Hydrodynamique.

Le modèle utilisé dans ces travaux de thèse est le modèle de Dérive-Diffusion.

Dans le cas du HEMT GaN, nous sommes dans le cas d'un composant unipolaire. Nous ne nous intéressons donc qu'aux électrons.

III.3.2. Modèle Dérive-Diffusion

Les équations du modèle de Dérive-Diffusion « DD » sont basés sur le calcul des moments de l'équation de transport de Boltzmann. En effet, ce modèle résout les équations de Poisson et les équations de continuité du courant afin d'obtenir la concentration des électrons, la concentration des trous, et le potentiel électrostatique.

Pour faire simple ce modèle traduit que le courant provient soit de la présence d'un champ électrique (dérive), soit d'un gradient de charge (diffusion) d'où le nom dérive-diffusion.

Ce modèle ignore la température électronique des électrons (c'est à dire leur énergie). D'ailleurs, ce modèle considère que la température des électrons est égale à la température du réseau cristallin T_R , tout en sachant que T_R est égale à la température ambiante T_a . Le modèle de la mobilité ne dépend donc que du champ électrique instantané $\mu(E)$ est ainsi introduit dans Sentaurus. Dans ce cas, la densité de courant peut être exprimée en fonction de quasi-niveaux de Fermi (Φ_n, Φ_p) dans les équations (53) et (54) :

$$J_n = -q n \mu_n \nabla \Phi_n \quad (53)$$

$$J_p = -q p \mu_p \nabla \Phi_p \quad (54)$$

Les quasi-niveaux de Fermi sont liés aux concentrations de porteurs et au potentiel à travers les deux approximations de Boltzmann [74] (équations (55) et (56)) :

$$n = n_i \exp \left[\frac{q(\psi - \Phi_n)}{kT} \right] \quad (55)$$

$$p = n_i \exp \left[\frac{q(\psi - \Phi_p)}{kT} \right] \quad (56)$$

Avec

Φ : le potentiel correspondant au niveau de fermi où ($E_F = q\Phi$)

ψ : le potentiel intrinsèque où ($E_{Fi} = q\psi$)

n_i : la concentration intrinsèque effective des porteurs

Or

$$\Phi_n = \psi - \frac{kT}{q} \ln \left(\frac{n}{n_i} \right) \quad (57)$$

$$\Phi_p = \psi + \frac{kT}{q} \ln \left(\frac{p}{n_i} \right) \quad (58)$$

Lorsqu'on remplace les équations (55), (56) et (57), (58) dans l'expression des densités de courant (53), (54), on obtient :

$$\mathbf{J}_n = qD_n \nabla_n - q n \mu_n \nabla_\psi - \mu_n n (kT \nabla (\ln n_i)) \quad (59)$$

$$\mathbf{J}_p = qD_p \nabla_p - q n \mu_p \nabla_\psi - \mu_p p (kT \nabla (\ln n_i)) \quad (60)$$

Avec D_n et D_p les constantes de diffusion telles que [64]:

$$D_n = \frac{kT}{q} \mu_n \quad (61)$$

$$D_p = \frac{kT}{q} \mu_p \quad (62)$$

Lorsque le dopage augmente, une diminution du gap se produit. Ceci est pris en compte dans Sentaurus par la concentration intrinsèque n_i variable en fonction de la position. Et comme le champ électrique s'écrit :

$$\vec{E}_n = -\vec{\nabla} \left(\psi + \frac{kT}{q} \ln n_i \right) \quad (63)$$

$$\vec{E}_p = -\vec{\nabla} \left(\psi - \frac{kT}{q} \ln n_i \right) \quad (64)$$

On peut écrire les densités du courant sous la forme suivante en utilisant les équations du champ électrique (63) et (64), :

$$\vec{J}_n = q n \mu_n \vec{E}_n + qD_n \vec{\nabla}_n \quad (65)$$

$$\vec{J}_p = q p \mu_p \vec{E}_p + qD_p \vec{\nabla}_p \quad (66)$$

III.3.3. Modèle Thermodynamique

Le modèle thermodynamique « TD » se considère comme une extension du modèle DD dans lequel on introduit l'effet d'auto-échauffement dans le composant sous test au niveau du

réseau cristallin dans les équations de continuité et nous pouvons ainsi estimer le comportement thermique du composant et son impact sur la densité du courant.

Ce modèle est très utilisé pour simuler les dispositifs à hétérostructure tels que les HEMT GaN puisque la grande quantité de chaleur est générée à l'intérieur du composant en raison des conditions de polarisation appliquées. Les équations de densité du courant impliquant le gradient de température peuvent être exprimées sous la forme suivante [73] [75] :

$$J_n = -q n \mu_n (\nabla \Phi_n + P_n \nabla T) \quad (67)$$

$$J_p = -q p \mu_p (\nabla \Phi_p + P_p \nabla T) \quad (68)$$

Avec T la température et P_n et P_p représentent la puissance thermique absolue générée à l'intérieur du composant par le courant respectivement d'électron et de trous [76].

III.3.4. Modèle Hydrodynamique

Le modèle hydrodynamique (HD) utilise une approche différente pour calculer le déplacement des porteurs de charge dans les dispositifs semi-conducteurs. Ce modèle se base sur des équations de bilan énergétique pour décrire les conditions hors équilibre et l'énergie de chaque type des porteurs [77].

Le modèle HD résout de manière cohérente l'équation de Poisson et l'équation de continuité ainsi que les équations de bilan énergétique pour le cas des électrons, trous et tout le réseau. Le modèle HD est plus précis que le modèle DD, car ce dernier n'est pas en mesure de reproduire les effets de « *overshoot* » de vitesse, souvent observés dans les dispositifs semi-conducteurs à base du matériau III-V et pour des longueurs de grille faibles [78], [79].

Le modèle HD prend en considération l'effet des électrons chauds lors de la résolution des densités de courant d'électrons et de trous alors que le modèle DD n'en est pas capable. De plus, il estime souvent l'effet de l'ionisation par impact. Cependant, le modèle HD est assez complexe et nécessite beaucoup d'efforts de calcul. Il est souvent confronté à des problèmes de convergence avec un temps de simulation long si on le compare au modèle DD.

III.3.5. Méthode gradient

Dans le cas des dispositifs AlGaIn/GaN HEMT, et comme nous l'avons expliqué précédemment, il existe une discontinuité de bande interdite à l'interface de l'hétérojonction qui forme un puit de potentiel (région de canal Gaz-2D) pour confiner les électrons à haute mobilité électronique.

Ce phénomène entraîne la quantification des niveaux d'énergies à l'intérieur du Gaz-2D. Il est donc essentiel d'inclure un modèle dans la simulation physique pour prédire avec précision la distribution des électrons dans le canal. Malheureusement, le solveur d'équation de Schrödinger utilisé pour la quantification des énergies dans Sentauros n'est disponible que pour la simulation en une seule dimension 1D [75]. Ce modèle considère donc la distribution des énergies des bandes de conduction et de valence comme des niveaux d'énergies discrets pour pouvoir les utiliser dans la quantification. Ces effets sont inclus dans la relation de concentration des porteurs de charges en introduisant le terme « Λ_n », où « Λ_n » est le terme ajouté pour la méthode du gradient. Les équations utilisées dans la méthode du gradient sont exprimées comme suit [67] :

$$n = N_c F_{1/2} \left(\frac{E_{F,n} - E_c - \Lambda_n}{KT_n} \right) \quad (69)$$

Et

$$\Lambda_n = - \frac{\gamma h^2}{6m_n} \frac{\nabla^2 \sqrt{n}}{\sqrt{n}} \quad (70)$$

Où γ est le facteur d'ajustement, T_n est la température de l'électron et m_n est la masse effective d'un électron et $F_{1/2}$ présente l'intégrale de Fermi Dirac d'ordre $1/2$.

Le temps de simulation du gradient de densité est assez long par rapport au modèle DD, car elle nécessite une étape d'itération supplémentaire pour pouvoir calculer la solution de la méthode gradient.

- **Principaux modèles utilisés**

III.3.6. Modèle de recombinaison SRH

Le modèle SRH [80] décrit le processus de génération et recombinaison de paires électron-trou dans les semi-conducteurs lors des 4 processus possibles présentés dans le premier chapitre (figure15).

En utilisant la statistique de Fermi-Dirac, la recombinaison SRH peut être écrite sous la forme suivante :

$$R_{net}^{SRH} = \frac{n \cdot p - \gamma_n \cdot \gamma_p \cdot n_{i,eff}^2}{\tau_p \cdot (n + \gamma_n \cdot n_1) + \tau_n \cdot (p + \gamma_p \cdot p_1)} \quad (71)$$

Avec $n_{i,eff}$: la concentration de porteur intrinsèque effective

τ_n : durée de vie des électrons

τ_p : durée de vie des trous

Et avec :

$$\gamma_n = \frac{n}{N_c} \exp\left(\frac{E_c - E_{F,n}}{KT}\right) \quad (72)$$

$$\gamma_p = \frac{p}{N_v} \exp\left(\frac{E_{F,p} - E_v}{KT}\right) \quad (73)$$

$$n = N_c F_{1/2} \exp\left(\frac{E_{F,n} - E_c}{KT}\right) \quad (74)$$

$$p = N_v F_{1/2} \exp\left(\frac{E_v - E_{F,p}}{KT}\right) \quad (75)$$

$$n_1 = N_c F_{1/2} \exp\left(\frac{E_T - E_c}{KT}\right) \quad (76)$$

$$p_1 = N_v F_{1/2} \exp\left(\frac{E_v - E_T}{KT}\right) \quad (77)$$

Où N_c et N_v présentent la densité effective d'états pour les électrons et pour les trous, $F_{1/2}$ est l'intégrale de Fermi-Dirac d'ordre $\frac{1}{2}$, E_c et E_v sont les niveaux d'énergie de la bande de conduction et de la bande de valence, E_T est le niveau d'énergie du piège et $E_{F,n}$ et $E_{F,p}$ sont les quasi-niveaux de Fermi pour les électrons et les trous,

III.3.7. Modèle de mobilité

Les modèles de mobilité des porteurs utilisés pour la plupart des matériaux sont présentés sous la forme suivante [81] :

$$\mu_{n,p} = \frac{\mu_0}{\left[1 + \left(\frac{\mu_0 E}{V_{sat}}\right)^\beta\right]^{1/\beta}} \quad (78)$$

Avec

μ_0 : la mobilité à faible champ

V_{sat} : la vitesse de saturation pour les électrons/trous

β : le paramètre d'ajustement.

E : le champ électrique

Les valeurs de mobilité des porteurs dépendent de la température de la maille et peuvent être exprimées sous la forme suivante :

$$\mu_{n,p} = \mu_0(T_0) \cdot \left(\frac{T}{T_0}\right)^{-(\alpha,\gamma)} \quad (79)$$

Avec

T_0 : température ambiante à 300K

α : paramètres d'ajustement en fonction de la température pour les électrons.

γ : paramètres d'ajustement en fonction de la température pour les trous.

Dans la simulation TCAD, la mobilité électronique du GaN est de 1200 cm²/Vs, 300 cm²/Vs pour l'AlGaIn.

III.3.8. Modèle d'émission thermoïonique

Les équations de transport présentées au début du troisième chapitre, sont applicables dans les régions des matériaux semi-conducteurs. En revanche, pour les interfaces à hétérojonction comme le cas d'un transistor AlGaIn/GaN HEMT par exemple, dans lequel il existe une différence de niveau entre deux bandes d'énergies, il sera préférable d'utiliser ce modèle pour assurer le transfert des porteurs de charges au travers de ces interfaces.

Ce modèle d'émission permet de calculer la densité de courant ainsi que la densité de flux d'énergie pour les (électrons/trous) à travers les interfaces à hétérojonction [73].

III.3.9. Modèle de fuite par effet tunnel

Comme nous l'avons mentionné dans le premier chapitre, le courant de fuite sur la grille est considéré comme l'un des problèmes qui peut impacter les performances du transistor GaN HEMT. Ce courant de fuite est généré par plusieurs mécanismes au niveau du contact Schottky. Ces mécanismes peuvent être modélisés dans Sentaurus en utilisant le modèle tunnel non-local [73]. En effet, ce courant de fuite dépend intrinsèquement du profil de la bande de conduction E_c . Pour introduire ce type de modèle dans la simulation, il faut insérer un Maillage spécifique nommé Non Local « NLM » au niveau de l'interface grille/semi-conducteur. L'insertion de ce type de maillage consiste à placer des lignes "non-local" qui vont chevaucher le maillage appliqué au départ.

L'outil de simulation va connecter tous les nœuds de maillage à la grille par effet tunnel, dans une longueur nommée $L_{\text{grille_tunnel}}$ (figure 101) [82].

Ces connexions présentent les points focaux des lignes NLM qui comprennent des trajets de conduction (verticaux et horizontaux) par effet tunnel dans la structure simulée.




Figure 101 : Modèle de fuite par effet tunnel au niveau de la bande de conduction

La densité du courant qui traverse la bande de conduction par effet tunnel s'écrit sous la forme suivante [82] :

$$j_{cc}(l) = -q \sum \int_l^\infty \int_{-\infty}^\infty [R_{cc}(u, l, \varepsilon) - G_{cc}(u, l, \varepsilon)] d\varepsilon du \quad (88)$$

Avec :

R_{cc} : le taux net de recombinaison

G_{cc} : le taux net de génération

u, l : deux positions de passage d'un électron tel que $u > l$

ε : énergie

III.4. Modélisation physique du transistor AlGaN/GaN de taille 8x50 μm

La structure technologique du transistor GH15 de taille 8x50 μm et de longueur de grille de 150 nm définie dans Sentaurus est présentée sur la figure 102.




Figure 102 : structure du transistor AlGaN/GaN de taille 8x50 μm et de longueur de grille de 0.15 μm intégrée dans Sentaurus

Les différentes longueurs et largeurs des régions et des contacts ne peuvent pas être indiquées pour des raisons de confidentialité avec le fondeur. La couche AlGaN contient un taux d'aluminium de 0.27 %. La connaissance de ce taux est importante pour pouvoir calculer les différentes densités de charges avec les modèles adéquats.

III.4.1. Modèle de polarisation

Après avoir effectué le maillage de la structure présentée figure 102, nous allons expliquer le modèle de polarisation implémenté dans ces travaux et illustré sur la figure 103. Ce modèle repose sur les travaux d'Ambacher [83].




Figure 103 :Les différentes densités de polarisations définies dans la structure

Comme nous l'avons expliqué dans le premier chapitre, l'augmentation du taux d'aluminium dans la barrière engendre un accroissement de la polarisation spontanée et piézoélectrique dans la couche d' $\text{Al}_x\text{Ga}_{1-x}\text{N}$ et donc de la densité du Gaz-2D d'électrons. Dans notre structure, nous avons un taux d'aluminium $x=0.27$, donc les coefficients spontanés et piézoélectriques du matériau GaN sont généralement assez élevés, ce qui constitue un avantage supplémentaire. La densité de charge de polarisation totale $\sigma_1(x)$ qui dépend essentiellement du taux d'aluminium à l'interface hétérojonction (figure 103) est donnée par la relation suivante :

$$\sigma_1 (x=0,27) = P_{spontannée, Al_{0,27}Ga_{0,73}N} - P_{spontannée, GaN} + P_{piézo, Al_{0,27}Ga_{0,73}N} - P_{piézo, GaN} \quad (89)$$

Le matériau GaN est considéré comme relaxé et donc sa polarisation piézoélectrique est nulle. Par conséquent, la composante de polarisation totale du GaN ne contient qu'une polarisation spontanée, donc la relation (89) peut être écrite sous la forme suivante :

$$\sigma_1 (x=0,27) = P_{spontanée, Al_{0.27}Ga_{0.73}N} - P_{spontanée, GaN} + P_{piézo, Al_{0.27}Ga_{0.73}N} \quad (90)$$

Or la polarisation piézoélectrique induite dans la région AlGaN suivant la direction [0001] peut être écrite sous la forme générale suivante :

$$P_{piézo, Al_xGa_{1-x}N} = 2 \frac{a(0)-a(x)}{a(x)} \left[e_{31}(x) - \frac{c_{13}(x)}{c_{33}(x)} e_{33}(x) \right] \quad (91)$$

Nous allons remplacer le taux d'aluminium $x=0.27$ dans les paramètres regroupés dans le tableau ci-dessous afin de calculer la polarisation piézoélectrique de l'AlGaN :

Tableau 12 : Les paramètres de maille, la polarisation spontanée, les constantes piézoélectriques et les constants élastiques de GaN et d'alliage AlGaN

	GaN	Al _x Ga _{1-x} N
a(A°)	3.189	-0.077 x + 3.189
c(A°)	5.185	-0.203 x + 5.185
$P_{spontanée} (C/m^2)$	-0.029	-0.052 x - 0.029
$e_{31} (C/m^2)$	-0.49	-0.11 x - 0.49
$e_{33} (C/m^2)$	0.73	0.73 x + 0.73
$c_{13} (GPa)$	103	5 x + 103
$c_{33} (GPa)$	405	-32 x + 405

Après calcul, on trouve $\sigma_1 (x=0,27) \approx 1,4 \times 10^{13} \text{ cm}^{-2}$. En outre, nous avons estimé après quelques simulations que la couche de l'AlN qui existe entre la barrière et le canal n'influe pas sur la densité de charge σ_1 puisqu'elle est trop fine. D'après Ibbetson [84], pour que les électrons soient capables de se déplacer de la surface donneuse (dans notre exemple la couche de passivation Si₃N₄ et le GaN cap) à l'hétérostructure AlGaN/GaN, il faut que le niveau de l'énergie dans la surface donneuse atteigne le niveau de Fermi. Après le déplacement de ces électrons, il va rester des charges positives (trous) à la surface, c'est pour cette raison que nous allons ajouter une densité de trous et que l'on note $+\sigma_{D+}$. Cette charge positive σ_{D+} , est traduite dans le logiciel de simulation sous la forme d'un piège donneur avec une densité surfacique N_{TD} de $2 \times 10^{13} \text{ cm}^{-2}$ et un niveau d'énergie de 0.3 eV de la bande de conduction.

Le tableau 13 illustre les paramètres du piège donneur introduit dans la simulation.

Tableau 13 : les paramètres du piège donneur de la surface

Paramètres	Grandeur	Valeurs
Type	ionisation	donneur
N_{TD}	Densité des pièges	$2 \times 10^{13} \text{ cm}^{-2}$
$E_C - E_T$	Energie d'activation	0.3 eV
σ_n	Section de capture des électrons	$1 \times 10^{-17} \text{ cm}^2$
σ_p	Section de capture des trous	$1 \times 10^{-20} \text{ cm}^2$

Concernant la densité de polarisation $-\sigma_2$, nous l'avons estimé approximativement à $-2 \times 10^{12} \text{ cm}^{-2}$. En utilisant cette démarche, nous allons avoir directement la formation du Gaz 2D dans le canal GaN comme l'indique la figure 103. Pour pouvoir ensuite passer à la calibration du transistor, nous devons tout d'abord vérifier le contact Schottky (entre la grille et GaN). La théorie mentionne que la fonction de travail du métal de la grille notée « $e\phi_m$ » doit être supérieure à l'affinité du semi-conducteur qui est le GaN dans notre cas, notée « $e\chi_s$ » et qui vaut 4eV.

La figure 104 (a), (b) et (c) présente le diagramme énergétique d'un métal et d'un semi-conducteur de type N avant le contact, au moment du contact et après le contact.

Au moment du contact, l'énergie de Fermi du métal E_{FM} et l'énergie de Fermi du semi-conducteur E_{FSC} ne changent pas tout de suite comme l'indique la figure 104 (b), ce qui donne un schéma de bande plate ou « *Flatband* » en anglais. La hauteur de barrière nommée H_B se présente comme la différence du potentiel entre E_{FM} et la limite de bande dans laquelle les porteurs majoritaires résident.

Après le contact, et comme illustré dans la figure 104 (c), les électrons qui vont passer du semi-conducteur vers la grille vont générer un champ électrique \vec{E} .




Figure 104 : Diagramme énergétique d'un métal et d'un semi-conducteur de type n telle que $\phi_m > \phi_{sc}$
 (a) avant le contact, (b) au moment du contact, (c) après le contact

La relation de la hauteur de la barrière notée « H_B » en fonction de $e\phi_m$ et e_x est présentée sous la forme suivante :

$$H_B = e\phi_m - e_x \quad (92)$$

Nous avons donc effectué une simulation à 25°C avec une fonction de travail de la grille égale à 4.6 eV pour vérifier si nous obtenons la bonne valeur de la hauteur de barrière. Pour cela, nous avons effectué une coupe en X pour visualiser la bande de conduction en Y comme le montre la figure 105. La simulation a été réalisée dans un premier temps à l'équilibre thermodynamique ($V_{DSq}=0V$ et $V_{GSq}=0V$).




Figure 105 : visualisation de l'endroit de la coupe en X pour visualiser les bandes d'énergies en Y

Vis-à-vis de la figure 105, $H_B = 0.6 \text{ eV} = 4.6 \text{ eV} - 4 \text{ eV}$. Donc on retrouve bien la bonne valeur puisqu'on vérifie bien la relation (92).




Figure 106 : Simulation physique du niveau d'énergie de la bande de conduction de la structure du transistor AlGaN/GaN HEMT. $V_{GSq}=V_{DSq}=0V$. Coupe en X qui traverse la grille et les différentes régions.

Comme le montre la figure 106, on remarque la formation d'un puits de potentiel dans lequel s'accumulent les électrons provenant de la couche donneuse. Pour mieux comprendre les interactions du Gaz-2D, nous avons effectué quelques simulations pour différentes tensions de polarisation de grille V_{GSq} .

La figure 106 illustre les résultats de simulation du niveau de la bande de conduction E_c pour chaque tension de polarisation. Nous remarquons que plus la tension V_{GSq} est négative, plus le niveau de E_c monte au-dessus du niveau de Fermi. Nous avons donc une diminution de la densité de porteur dans le Gaz-2D.




Figure 107 : Simulation physique du niveau d'énergie de la bande de conduction de la structure du transistor AlGaIn/GaN HEMT. $V_{DSq}=0V$, V_{GSq} varie de $-4V$ à $0V$. Coupe en X qui traverse la grille et les différentes régions

Avec les mêmes tensions de polarisation, nous avons simulé le champ électrique à $25^\circ C$. Nous avons effectué une coupe en X pour visualiser le champ en Y dans les différentes régions comme le montre la figure 108. Nous observons que le champ électrique à l'interface AlGaIn/GaN diminue lorsque la polarisation de la grille augmente en valeur absolue à cause de la déplétion des électrons dans le canal [85].




Figure 108 : Simulation physique du champ électrique dans la structure du transistor AlGaIn/GaN HEMT. $V_{DSq}=0V$, V_{GSq} varie de $-4V$ à $0V$. Coupe en X qui traverse la grille et les différentes régions.

Avant de passer à la phase de calibration, nous avons effectué quelques simulations sur la structure dans le but de visualiser l'impact électrique lorsque l'on ajoute une plaque de champ à côté de la grille.




Figure 109 : structure du transistor AlGaIn/GaN sans Field plate (a), (b) avec Field plate.

Comme nous l'avons évoqué dans le premier chapitre, la plaque de champ qui est constituée d'une couche métallique placée au-dessus de la couche de passivation (figure 109 (b)) permet de réduire le pic de champ. Pour confirmer cette expérience, nous avons effectué une simulation pour les deux structures indiquées sur la figure 108 (a) et (b) et nous avons visualisé le champ électrique dans le canal.

La différence apportée par la plaque de champ est clairement démontrée en visualisant le champ électrique dans le canal comme illustré sur la figure 110.

Le point de polarisation choisi pour cette simulation est $V_{DSq}=30V$ et $I_{DSq}=50mA/mm$.




Figure 110 : Simulation du champ électrique dans le canal avec et sans un Field plate à 25°C et pour le point de polarisation $V_{DSq}=30V$, $I_{DSq}=50mA/mm$

Nous constatons une réduction de 20% du champ électrique situé au bord de la grille coté drain lorsque nous introduisons la plaque de champ, et nous remarquons l'apparition d'un deuxième pic au bord de cette plaque. En visualisant les caractéristiques courant /tension, nous observons sur la figure 111 (a) une saturation plus marquée du courant I_{DS} pour la

caractéristique $I_{DS}(V_{DS})$ en ajoutant la plaque de champ à $V_{GS}=0V$ et pour le point de polarisation $V_{GSq}=V_{DSq}=0V$. De plus, nous avons obtenu un léger décalage de la tension de




Figure 111 : Simulation des caractéristiques $I_{DS}(V_{DS})$ et $I_{DS}(V_{GS})$ à $25^\circ C$ avec et sans Field plate seuil.

Le profil de la densité de charges des pièges ionisés est illustré sur la figure 112. En effet, en injectant un piège de type accepteur dans la région tampon avec une densité N_{TA} de $1 \times 10^{17} \text{ cm}^{-3}$, nous remarquons que la densité maximale qui est en rouge se localise au bord de la grille coté drain lorsque nous n'introduisons pas la plaque de champ. En ajoutant la plaque de champ, nous remarquons l'apparition d'un deuxième maximum au bord de la plaque de champ coté drain. La densité de pièges ionisés augmente donc fortement avec le champ électrique.




Figure 112 : Simulation de la densité des pièges ionisés avec et sans Field plate à $25^\circ C$ pour le point de polarisation $V_{DSq}=30V$, $I_{DSq}=50\text{mA/mm}$

III.5. Calibration

Après avoir intégré dans Sentaurus toute la structure, le maillage, et les paramètres physiques, nous allons passer maintenant par une phase de calibration qui comme nous l'avons déjà évoqué est très importante pour pouvoir valider les résultats des simulations.

La phase de calibration sert à ajuster plusieurs paramètres à 25°C dans un premier temps pour avoir des résultats de simulation au plus proche des mesures. Comme nous l'avons mentionné juste avant, le dopage Fe (type p) est introduit uniformément dans la région tampon GaN avec une concentration uniforme N_{Fe} de $3 \times 10^{16} \text{ cm}^{-3}$. Les figures 113, 114, 115 et 116 présentent quelques paramètres ajustés lors de cette phase telles que la fonction de travail de la grille, la mobilité du GaN, la concentration du dopage Fe, la concentration des pièges donneurs en surface etc :




Figure 113 : Impact de la mobilité du GaN sur l'allure $I_{DS}(V_{DS})$ pour $V_{GS}=0V$ à 25°C




Figure 114 : Impact de la concentration du dopage Fe sur l'allure $I_{DS}(V_{GS})$ pour $V_{DS}=5V$ à 25°C




Figure 115 : Impact de la fonction de travail de la grille sur l'allure $I_{DS}(V_{GS})$ pour $V_{DS}=5V$ à 25°C




Figure 116 : Impact de la concentration des pièges donneurs sur l'allure $I_{DS}(V_{DS})$ pour $V_{GS}=0V$ à $25^{\circ}C$

Notre calibration réalisée à $25^{\circ}C$ semble correcte. En effet, après avoir ajusté les paramètres de la simulation, nous avons comparé les résultats de mesures IV dc avec les résultats de simulations, et nous avons obtenu des résultats satisfaisants comme le montre la figure 117 (a) et (b).




Figure 117 : Comparaison entre mesures dc et simulations pour le réseau $I_{DS}(V_{DS})$ du transistor $8 \times 50 \mu m$ à $T=25^{\circ}C$. $V_{GS}=-6$ à $0V$ par pas de $0.5V$; $V_{DS}=0$ à $10V$ (a). $I_{DS}(V_{GS})$ du transistor $8 \times 50 \mu m$ à $T=25^{\circ}C$. $V_{GS}=-4$ à $0V$ par pas de $0.2V$; $V_{DS}=5V$ (b)

Après avoir vérifié la caractéristique IV à $25^{\circ}C$, nous avons effectué des simulations à $50^{\circ}C$, $75^{\circ}C$ et $100^{\circ}C$ pour valider la calibration (figure 118).

Nous rappelons que durant cette phase, seuls les pièges donneurs en surface (avec $N_{TD}=2 \times 10^{13} \text{ cm}^{-2}$, $E_{TD}=0.3 \text{ eV}$, $\sigma_n = 1 \times 10^{-17} \text{ cm}^2$) et une concentration du dopage fer dans la région tampon ont été introduits dans la structure ($N_D = 3 \times 10^{16} \text{ cm}^{-3}$).




Figure 118 : Caractéristiques $I_{DS}(V_{DS})$ pour $V_{GS}=0V$, et $V_{GSq}=V_{DSq}=0V$ à 25°C, 50°C, 75°C et 100°C

Dans le but de visualiser l'impact des pièges sur la caractéristique IV du transistor, nous avons injecté un piège de type accepteur dans la région tampon, et nous avons effectué des simulations $I_{DS}(V_{DS})$ à 25°C et à $V_{GS}=0V$ en faisant varier la densité des pièges « N_{TA} », l'énergie d'activation « E_A » et la section efficace de capture « σ_n ».

Comme le montre la figure 119 (a), lorsque la densité des pièges « N_{TA} » varie entre $1 \times 10^{16} \text{ cm}^{-3}$ et $1 \times 10^{18} \text{ cm}^{-3}$, on observe une diminution du courant I_{DS} . D'autre part, nous remarquons également sur la figure 119 (b), une légère diminution du courant I_{DS} lorsque nous faisons varier l'énergie d'activation du piège localisé dans la région tampon. Concernant la section efficace de capture, aucune variation du courant n'a été observée en faisant varier σ_n de $3 \times 10^{-15} \text{ cm}^2$ à $3 \times 10^{-18} \text{ cm}^2$ comme indiquée dans la figure 119 (c).

Cela signifie que la sensibilité des courbes $I(V)$ à ce paramètre n'est pas bonne. Il ne peut être déterminé par la simulation des courbes $I(V)$.




Figure 119 : Caractéristiques $I_{DS}(V_{DS})$ pour $V_{GS}=0V$, et $V_{GSq}=V_{DSq}=0V$ à $25^{\circ}C$: (a) variation de la densité des pièges, (b) variation de l'énergie d'activation, (c) variation de la section efficace de capture.

Nous allons examiner maintenant ce qui se passe en petit signal. Ainsi, nous allons effectuer un certain nombre d'analyses de paramètres S BF suivant divers scénarios de localisation des pièges.

III.6. Simulation des Paramètres S BF

Après avoir calibré tous les paramètres du transistor de 25° à $100^{\circ}C$, nous sommes passés à la simulation des paramètres S BF. Le but donc est de visualiser la partie imaginaire Y_{22} et de la comparer aux mesures déjà effectuées sur un GH15 de taille $8 \times 50 \mu m$. Nous espérons pouvoir ainsi localiser le(s) pièges. Pour cela, nous allons étudier les parties imaginaires de Y_{22} et Y_{21} simulées parce qu'elles présentent des sensibilités différentes.

La figure 120 récapitule la démarche suivie durant cette étude pour pouvoir localiser les pièges.




Figure 120 : Récapitulatif des démarches suivies lors de la simulation physique du transistor GH15

Dans le deuxième chapitre, et en utilisant la méthode de mesure des paramètres S BF, nous avons obtenu une énergie d'activation autour de 0.45 eV. En utilisant le modèle de simulation TCAD calibré, une simulation des paramètres d'admittance de sortie BF a été réalisée dans les mêmes conditions de polarisation appliquées en mesures $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm. Nous avons donc choisi une énergie d'activation des pièges de 0.45 eV dans nos simulations. Le tableau 14 illustre les paramètres du piège introduit dans la structure.

Tableau 14 : Les paramètres du piège injecté dans la structure

Paramètres	Grandeur	Valeurs
$Type$	Ionisation	Accepteur
N_{TA}	Densité des pièges	$1 \times 10^{17} \text{ cm}^{-3}$
$E_C - E_T$	Energie d'activation	0.45 eV
σ_n	Section de capture des électrons	$3 \times 10^{-16} \text{ cm}^2$
σ_p	Section de capture des trous	$1 \times 10^{-20} \text{ cm}^2$

L'effet d'auto-échauffement du composant a été pris en compte en prenant la résistance thermique du transistor qui est égale à $R_{TH} = 32.5$ °C/W mesurée dans le deuxième chapitre.

Nous avons supposé dans le chapitre précédent que les pièges détectés proviennent de la région tampon dopée Fe. Pour valider cette hypothèse, nous allons effectuer quelques simulations des parties imaginaires de Y_{22} et Y_{21} . Nous injecterons donc tour à tour des pièges dans la barrière AlGaIn, dans le GaN cap, et le GaN buffer (figure 121).




Figure 121 : Localisation des pièges injectés dans la simulation

Le tableau 15 illustre le positionnement des pièges accepteurs introduits dans les 4 cas.

Tableau 15 : Simulations des paramètres S BF en introduisant des pièges accepteurs dans différentes régions

	Cas 0	Cas 1	Cas 2	Cas 3
Piège donneur dans la surface	oui	oui	oui	oui
Piège accepteur	non	oui (dans la région GaN cap)	oui (dans la barrière AlGaIn)	oui (dans le tampon GaN)

❖ Cas 0 : Présence seulement des pièges de surface (pièges donneurs)

Dans un premier temps, nous avons simulé des parties imaginaires de Y_{21} et Y_{22} , sans injecter les pièges accepteurs dans la barrière, le GaN cap ou bien le tampon. Nous rappelons que les paramètres des pièges de surface avec un niveau d'énergie de 0.3 eV de la bande de conduction et une densité surfacique de $2 \times 10^{13} \text{ cm}^{-2}$ sont indiqués dans le tableau 13.

D'après la figure 122, nous observons lors de la simulation des parties imaginaires de Y_{21} et Y_{22} l'apparition d'un lobe à 25°C autour de 20 kHz qui se décalent vers les hautes fréquences lorsqu'on augmente la température pour le point de polarisation $V_{DSq}=10\text{V}$, $I_{DSq}=50 \text{ mA/mm}$. A l'aide de l'équation d'Arrhenius, nous détectons sur la gamme de température 25°C-100°C, le piège donneur introduit dans la surface qui présente une énergie d'activation apparente de 0.3 eV, que ce soit avec les simulations de la partie imaginaire de Y_{22} ou bien de Y_{21} . Nous remarquons donc une même sensibilité des parties imaginaires de Y_{21} et Y_{22} sur les pièges de surface, et nous pouvons confirmer la possibilité de détection des pièges en utilisant cette méthode.




Figure 122 : Simulation de la partie imaginaire Y_{22} et Y_{21} à 25°C , 50°C , 75°C et 100°C dans les conditions de polarisation $V_{DSq} = 10 \text{ V}$ et $I_{DSq} = 50 \text{ mA/mm}$ avec la présence des pièges de surface uniquement

❖ Cas 1 : Présence des pièges de surface (pièges donneurs) et des pièges accepteurs dans la région GaN cap

Dans ce cas, nous avons introduit un piège de type accepteur dans la région GaN cap en gardant toujours les pièges de surface. Les mêmes paramètres des pièges accepteurs indiqués dans le tableau 12 ont été introduits. Nous observons le même phénomène observé précédemment lors de la simulation des parties imaginaires de Y_{21} et Y_{22} (figure 123). Nous détectons sur la gamme de température 25°C - 75°C le piège donneur introduit sur la surface et qui présente une énergie d'activation apparente de $0,3 \text{ eV}$. Par contre, nous ne détectons pas le piège accepteur introduit dans la région GaN cap.




Figure 123 : Simulation de la partie imaginaire Y_{22} et Y_{21} à 25°C, 50°C, 75°C dans les conditions de polarisation $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm avec la présence des pièges de surface et des pièges accepteurs dans la région GaN cap.

❖ Cas 2 : Présence des pièges de surface (pièges donneurs) et des pièges accepteurs dans la région AlGaN barrière

Dans ce cas, nous avons introduit un piège de type accepteur dans la région AlGaN barrière en gardant toujours les pièges de surface activés. Les paramètres des pièges accepteurs introduits dans la barrière sont indiqués dans le tableau 12. D'après la figure 123, nous observons lors de la simulation des parties imaginaires de Y_{21} et Y_{22} , l'apparition d'un lobe à 25°C autour de la même fréquence observée dans le cas précédent (cas 0) et qui se décale vers les hautes fréquences lorsqu'on augmente la température. Nous détectons sur la gamme de température 25°C-75°C que ce soit avec les simulations de la partie imaginaire Y_{22} ou bien

Y_{21} le piège donneur introduit dans la surface qui présente une énergie d'activation apparente de 0.3 eV. Par contre, nous ne détectons pas le piège accepteur introduit dans la barrière.




Figure 124 : Simulation de la partie imaginaire Y_{22} et Y_{21} à 25°C, 50°C, 75°C dans les conditions de polarisation $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm avec la présence des pièges de surface et des pièges accepteurs dans la barrière.

❖ **Cas 3 : Présence des pièges de surface (pièges donneurs) et des pièges accepteurs dans la région tampon**

Durant cette simulation, nous avons donc introduit un piège de type accepteur dans la région GaN buffer en gardant toujours les pièges de surface. En simulant la partie imaginaire Y_{22} , nous remarquons l'apparition d'un lobe à 25°C autour de 300 Hz qui se décale vers les hautes fréquences lorsqu'on augmente la température. Nous détectons à travers cette simulation sur la gamme de température 25°C-75°C, le piège accepteur introduit dans la région tampon et qui présente une énergie d'activation apparente de 0.45 eV comme l'indique la figure 125. Les fréquences de coupure simulées en fonction de la température correspondent parfaitement aux fréquences détectées lors des mesures (figure 58 par exemple).

En simulant la partie imaginaire Y_{21} , nous détectons sur la gamme de température 25°C-75°C le piège accepteur du buffer présenté sous forme des lobes négatifs qui se décalent vers les hautes fréquences lorsqu'on augmente la température et qui présente une énergie d'activation de 0.45 eV. Nous détectons aussi le piège de surface qui présente une énergie d'activation apparente de 0.3 eV comme le montre la figure 126.




Figure 125 : Simulation de la partie imaginaire Y_{22} à 25°C, 50°C, 75°C dans les conditions de polarisation $V_{DSq} = 10 \text{ V}$ et $I_{DSq} = 50 \text{ mA/mm}$ avec la présence des pièges de surface et des pièges accepteurs dans la région GaN buffer.




Figure 126 : Simulation de la partie imaginaire Y_{21} à 25°C, 50°C, 75°C dans les conditions de polarisation $V_{DSq} = 10 \text{ V}$ et $I_{DSq} = 50 \text{ mA/mm}$ avec la présence des pièges de surface et des pièges accepteurs dans la région GaN buffer.




Figure 127 : Extraction de l'énergie d'activation des pièges détectés par la simulation de la partie imaginaire Y21.

Nous pouvons confirmer que les pièges détectés par les mesures (en utilisant la partie imaginaire Y_{22}) sont les pièges du buffer. Nous pouvons mentionner également que la partie imaginaire Y_{21} est sensible à la fois aux pièges du buffer et aux pièges de surface.

Nous avons confirmé cette simulation en mesurant la partie imaginaire Y_{21} en fonction de la température (figure 128). En effet, pour un point de polarisation $V_{DSq}=10V$, $I_{DSq}=150$ mA/mm, nous extrayons pour les premiers lobes négatifs qui commencent à 300 Hz une énergie d'activation de 0.46 eV (correspond aux pièges du buffer) et pour les deuxièmes lobes qui commencent à 20 kHz une énergie d'activation de 0.26 eV (correspond aux pièges de surface).




Figure 128 : Mesures de la partie imaginaire Y_{21} à 25°C, 50°C, 75°C, 100°C dans les conditions de polarisation $V_{DSq} = 10$ V et $I_{DSq} = 150$ mA/mm.

La figure 129 illustre la partie imaginaire Y_{22} simulée pour différentes valeurs d'énergies d'activations des pièges du tampon à 25°C.

Nous remarquons que la diminution de la valeur de l'énergie d'activation du piège engendre un décalage (de la fréquence de résonance) de la partie imaginaire Y_{22} vers les hautes fréquences.




Figure 129 : Simulation de la partie imaginaire Y_{22} à 25°C dans les conditions de polarisation $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm en variant l'énergie d'activation des pièges accepteurs introduit dans la région GaN buffer

La figure 130 illustre la partie imaginaire Y_{22} simulée pour différentes valeurs de section efficace de capture d'électrons σ_n à 25 °C.

On remarque que la diminution de σ_n engendre un décalage (de la fréquence de résonance) de la partie imaginaire Y_{22} et Y_{21} vers les basses fréquences.




Figure 130 : simulation physique des parties imaginaires Y_{22} (a) et Y_{21} (b) à 25°C dans les conditions de polarisation $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm pour différentes valeurs de section efficace de capture.

Nous remarquons d'après les figures 129 et 130 que les paramètres Y_{22} et Y_{21} deviennent sensibles lors de la variation de la valeur de l'énergie d'activation ou de la section efficace de capture contrairement aux résultats de simulation $I(V)$ donnés précédemment sur la figure 119 (c). On notera que le résultat de simulation du réseau $I(V)$ n'est pas sensible à la variation de la section efficace de capture.

La figure 131 présente les résultats de simulations de la partie imaginaire Y_{22} pour différentes températures dans les conditions de polarisation $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm.

Vis-à-vis des figures 131 et 132, nous pouvons dire que nous avons les bonnes fréquences de coupures par rapport aux mesures. Ces dernières se décalent vers les hautes fréquences lorsque on augmente la température, par contre les amplitudes des lobes à partir de 50°C ne correspondent pas aux mesures.




Figure 131 : simulation physique de la partie imaginaire Y_{22} à 25°C, 50°C, 75°C et 100°C dans les conditions de polarisation $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm avec une densité de piège $N_{TA} = 9.8 \times 10^{16}$ cm⁻³

La figure 132 présente les résultats de mesures de la partie imaginaire Y_{22} pour $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm.




Figure 132 : Mesure de la partie imaginaire Y_{22} à 25°C, 50°C, 75°C et 100°C dans les conditions de polarisation $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm

En effet, les résultats des mesures de la partie imaginaire Y_{22} présentées sur la figure 132 indiquent une augmentation du niveau de l'amplitude lorsque l'on augmente la température. Concernant l'énergie d'activation extraite, la valeur sera correcte puisqu'elle ne dépend que des fréquences de coupures qui se décalent et non pas des amplitudes.

Afin de s'approcher au plus près des résultats des mesures et plus précisément au niveau des amplitudes, nous avons ajusté la valeur de la densité des pièges pour chaque température comme le montre la figure 133.




Figure 133 : Ajustement de la valeur de N_{TA} dans la simulation physique pour chaque température

Nous avons démontré sur la figure 119 (a), que la petite variation de la densité des pièges accepteurs (N_{TA}) introduite dans la région tampon n'influe pas sur la calibration initiale.




Figure 134 : Comparaison des résultats de mesure avec les résultats de simulation de la partie imaginaire Y_{22} à 25°C, 50°C, 75°C et 100°C dans les conditions de polarisation $V_{DSq} = 10$ V et $I_{DSq} = 50$ mA/mm après l'ajustement de N_{TA}

Au final, avec une énergie d'activation choisie de 0.45 eV, une section efficace de capture de $3 \times 10^{-16} \text{ cm}^2$, et une densité des pièges autour de 10^{17} cm^{-3} , nous sommes arrivés à avoir une bonne concordance entre les résultats de simulations TCAD et ceux des mesures de la partie imaginaire Y_{22} (pour un même point de polarisation), pour une plage de fréquences qui varie entre 100 Hz et 1 MHz et pour différentes températures (figure 134).

Cette simulation confirme donc la présence de pièges de type accepteur dans la région tampon GaN du transistor et valide notre hypothèse.

Le tableau 16 présente toutes les fréquences d'émissions des pièges à plusieurs températures pour $V_{DSq}=10\text{V}$, $I_{DSq}=50\text{mA/mm}$.

Tableau 16 : Fréquences de résonances à plusieurs températures et pour le point de polarisation $V_{DSq} = 10 \text{ V}$ et $I_{DSq} = 50 \text{ mA/mm}$ extraite par la simulation physique des paramètres S BF

Points de repos	Fréquences de résonances (Hz) (simulation)			
Températures	25°C	50°C	75°C	100°C
$V_{DSq}=10\text{V}$; $I_{DSq}=50 \text{ mA/mm}$	211	1,00E+03	3,34E+03	1,15E+04

On extrait alors comme signature du piège une énergie d'activation $E_a \approx 0.45 \text{ eV}$ et une section efficace de capture σ_n autour de $3 \times 10^{-16} \text{ cm}^2$ (figure 135). Ces valeurs extraites à partir des résultats de simulation correspondent bien à celle définies dans les paramètres du simulateur.




Figure 135 : Tracé d'Arrhenius de la simulation physique pour le transistor AlGaIn/GaN HEMT de taille $8 \times 50 \text{ }\mu\text{m}$ et pour $V_{DSq} = 10 \text{ V}$ et $I_{DSq} = 50 \text{ mA/mm}$

Le tableau 17 récapitule la sensibilité des parties imaginaires de Y_{21} et Y_{22} aux pièges injectés dans différentes régions.

Tableau 17 : Récapitulatif sur la sensibilité de la partie imaginaire Y_{22} et Y_{21} aux pièges

Pièges	Sensibilité avec Y_{22}	Sensibilité avec Y_{21}
Pièges donneurs de surface	oui	oui
Pièges donneurs de surface	oui	oui
+		
Pièges accepteurs dans la région GaN cap	non	non
Pièges donneurs de surface	oui	oui
+		
pièges accepteurs dans la barrière AlGaN	non	non
Pièges donneurs de surface	non	oui
+		
Pièges accepteurs dans la région tampon GaN	oui	oui

III.7. Probabilité d'occupation des pièges

Un piège est défini généralement par son niveau d'énergie E_T qui se situe dans la bande interdite du semi-conducteur. Ce niveau d'énergie est attaché à une probabilité d'occupation. L'outil de simulation nous permet aussi de vérifier la probabilité d'occupation des pièges et l'endroit dans lequel nous avons un maximum de transition.

La probabilité d'occupation d'un piège « f_t » par un électron s'écrit sous la forme suivante :

$$f_t = \frac{1}{1 + \beta e^{\frac{E_T - E_{FT}}{KT}}} \quad (93)$$

Avec la densité des électrons piégés n_t qui peut être sous la forme suivante :

$$n_t = f_t N_T \quad (94)$$

Avec E_T : niveau des pièges.

E_{FT} : quasi-niveau de Fermi des électrons piégés.

$$E_{FT} = E_T - kT \ln\left(\frac{1-f_t}{f_t}\right) \quad (95)$$

Lorsque $f_t = 0.5$, la relation (97) devient :

$$E_{FT} = E_T \quad (96)$$

La position du maximum de transition qui va correspondre à l'intersection du niveau des pièges E_T avec le quasi-niveau de Fermi des électrons piégés E_{FT} , doit être localisé dans la région dans lequel il existe les pièges [86].

Les bandes d'énergies E_T et E_{FT} ainsi que la probabilité d'occupation des pièges, obtenues par la simulation physique, pour le même point de polarisation $V_{DSq}=10V$, $I_{DSq}=50mA/mm$ et en présence des pièges accepteurs dans la région buffer avec une énergie d'activation de 0.45 eV, sont présentées dans la figure 136.

Le maximum de transition qui a lieu pour une probabilité d'occupation des pièges $f_t = 0.5$ correspond au point y_0 , l'intersection de E_T avec E_{FT} .




Figure 136 : (a) : Bandes d'énergie au voisinage de la région GaN buffer pour $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$ (b) : Probabilité d'occupation des pièges au voisinage de la région GaN buffer pour $V_{DSq} = 10 V$ et $I_{DSq} = 50 mA/mm$

La position du maximum de transition qui correspond à Y_0 , se localise dans notre cas dans la région tampon, ce qui confirme notre hypothèse et valide notre simulation.

III.8. Simulation de la densité spectrale du bruit BF

Afin de s'assurer de l'emplacement physique de ces pièges dans la structure du transistor, des simulations physiques sur la densité spectrale de bruit en courant en sortie du transistor ont été effectuées afin de les comparer aux résultats de mesures. Les résultats de mesures réalisées avec le point de polarisation $V_{DSq}=10V$ et $I_{DSq}=50\text{ mA/mm}$ par exemple, indiquent une énergie d'activation autour de 0.5 eV et une section efficace de capture autour de $3.0 \times 10^{-15}\text{ cm}^2$ (voir tableau 7). C'est pour cette raison que nous avons simulé le bruit BF en gardant la même structure et les mêmes paramètres, sauf que cette fois-ci, nous avons changé la valeur de l'énergie d'activation du piège accepteur introduit dans la région tampon de 0.45 eV à 0.5 eV et la section efficace de capture de $3.0 \times 10^{-16}\text{ cm}^2$ à $3.0 \times 10^{-15}\text{ cm}^2$.




Figure 137 : Comparaison entre la densité spectrale du courant de drain BF simulée (ligne rouge) et mesurée (ligne bleue) pour différentes températures comprises entre 25°C et 100°C . Avec un piège introduit dans la région tampon GaN, énergie d'activation apparente de $0,5\text{ eV}$

La figure 137 illustre la comparaison de la densité spectrale du courant de bruit en sortie simulée et mesurée à différentes températures comprises entre 25°C et 100°C . Nous obtenons un bon accord entre la simulation physique et la mesure, ce qui confirme pour la deuxième fois que ces pièges détectés sont situés dans la région tampon GaN. La figure 138 montre la comparaison de la densité spectrale du courant de bruit en sortie simulée et mesurée

multipliée par la fréquence pour différentes températures comprises entre 25 °C et 100 °C en fonction de cette fréquence.

Celle-ci permet de distinguer le bruit en $1/f$, le bruit GR, et le bruit de diffusion. Dans cette figure, le bruit GR est localisé en fréquence sous forme de « bumps ». Ces différents maxima correspondent à la fréquence de coupure de piégeage-dépiégeage du bruit GR. La position de ces maxima est décalée vers les fréquences hautes en raison de la dépendance thermique du bruit GR.




Figure 138 : Comparaison de la SID simulée (ligne continue) et mesurée (ligne bruitée) du bruit de drain multiplié par la fréquence pour différentes températures comprises entre 25 °C et 100 °C.

La figure 139 illustre la densité spectrale de bruit en courant en sortie dûe aux pièges simulé pour différentes températures.




Figure 139 : Simulation TCAD du bruit G-R pour différentes températures.

La figure 140 (a) montre la densité spectrale de bruit GR de sortie simulée multipliée par la fréquence, toujours en considérant la présence d'un seul piège de type accepteur dans la région tampon GaN et pour une température comprise entre 25 °C et 100 °C. Le tracé d'Arrhenius extrait en utilisant la figure 140 (a) est illustré sur la figure 140 (b). L'énergie

d'activation extraite est donc de 0.5 eV et correspond bien au niveau d'énergie du piège introduit dans la région tampon GaN. Cette simulation valide d'une part notre modèle physique et confirme la localisation des pièges détectés par les mesures. D'autre part, cette simulation affirme l'efficacité de la méthode de mesure du bruit basse fréquence pour caractériser les pièges existant dans la région tampon.




Figure 140 : (a) SID de bruit GR simulée multipliée par la fréquence pour différentes températures qui varient entre 25 °C et 100 °C. (b) Tracé d'Arrhenius extrait pour en utilisant la densité spectrale de bruit GR simulée.

III.9. Simulation transitoire par impulsion de drain

Dans cette partie, nous avons choisi d'effectuer des simulations transitoires en configurant V_{DON} à 10 V pour une valeur de V_{GS} qui correspond à un courant de drain de 50 mA/mm afin de pouvoir comparer nos résultats de simulation avec ceux de la mesure. Pour activer les pièges, nous avons choisi une tension de drain V_{DOFF} de 20 V, avec une durée d'impulsion de 1 ms comme indique la figure 141. Toutes les simulations ont été effectuées pour des températures qui varient entre 25 °C et 125 °C.




Figure 141 : Configuration des paramètres (V_{DON} , V_{GS} , V_{DOFF} , $T_{filling}$, $T_{emission}$) pour les simulations I-DLTS par impulsion de drain

Les résultats de mesures de cette méthode de caractérisation indiquent une énergie d'activation autour de 0.6 eV et une section efficace de capture autour de $3.0 \times 10^{-16} \text{ cm}^2$ (voir chapitre 2 tableau 7). Nous avons donc introduit dans la simulation ces valeurs en gardant toujours la même structure et les mêmes paramètres calibrés au départ.

La figure 142 présente une comparaison entre les mesures et les simulations du temps de recouvrement du courant I_{DS} après une impulsion de la tension V_{DS} pour un $T_{filling}$ de 1 ms et pour les températures 25°C, 50°C, 75°C et 100°C.




Figure 142 : Comparaison entre mesures et simulations transitoires du courant de drain par impulsion de drain pour plusieurs températures qui varient de 25°C à 125 °C pour un $T_{filling}$ de 1 ms.

Pour arriver à cette similitude entre les résultats de mesures et les résultats de simulations, nous avons rencontré quelques difficultés puisque les résultats de simulation au départ n'étaient pas proches.

Comme le montre la figure 143, la simulation effectuée à 25°C en bleue ne correspond pas aux résultats de mesure. En effet, après l'impulsion (à 10^{-6} s), nous remarquons que le courant simulé ne descend pas jusqu'à 15 mA/mm et commence à 23 mA/mm. De plus, malgré les bonnes valeurs des tensions V_{DON} et V_{GS} fixées et vérifiées dès le départ, nous ne trouvons pas le courant I_{DS} souhaité qui doit atteindre 50 mA/mm et on atteint seulement 42 mA/mm.

Nous rappelons que nous avons gardé pour cette simulation les mêmes valeurs paramétrées initialement, telles que la densité des pièges de surface N_{TD} qui vaut $2 \times 10^{13} \text{ cm}^{-2}$, l'énergie des pièges de surface E_{AD} qui vaut 0.3 eV et la section efficace de capture qui vaut $1 \times 10^{-17} \text{ cm}^2$ (tableau 11). Concernant les pièges de la région tampon, nous avons choisi les valeurs qui s'approchent des mesures telles que, une densité des pièges N_{TA} qui vaut $1 \times 10^{17} \text{ cm}^{-3}$, une énergie des pièges E_{TA} qui vaut 0.6 eV et une section efficace de capture qui vaut $3 \times 10^{-16} \text{ cm}^2$.




Figure 143 : Comparaison entre mesure et simulation transitoire du courant de drain par impulsion de drain à 25°C pour un $T_{filling}$ de 1 ms.

Plusieurs simulations ont été effectuées afin de déterminer le paramètre physique le plus sensible, responsable de la variation de l'amplitude du courant de recouvrement de drain (qui est entre le minimum et le maximum) comme illustré dans la figure 144.




Figure 144 : Visualisation de l'amplitude du courant de recouvrement de drain à 25°C pour un $T_{filling}$ de 1 ms.

Les figure 145 (a) et 145 (b) illustrent l'impact de la variation de la densité de pièges de buffer N_{TA} et la section efficace de capture sur le courant de recouvrement. Sur la figure 145 (a),

nous remarquons que la variation de N_{TA} n'influe pas sur l'amplitude du courant du recouvrement de drain qui est de 20 mA/mm et qui reste le même pour $N_{TA} = 5 \times 10^{16} \text{ cm}^{-3}$, $9 \times 10^{16} \text{ cm}^{-3}$ et $1 \times 10^{17} \text{ cm}^{-3}$. Par contre, cette variation engendre un décalage vertical de la réponse en courant I_{DS} . En effet, en augmentant N_{TA} , le courant de recouvrement baisse. D'autre part, sur la figure 145 (b), nous pouvons observer que la variation de la section efficace de capture engendre non seulement un décalage de la constante d'émission de pièges comme cela est attendu, mais également une variation de l'amplitude du courant du recouvrement. En effet, lorsque σ_n diminue, l'amplitude du courant diminue et la constante du temps τ_n augmente.




Figure 145 : Simulation transitoire du courant de drain par impulsion de drain à 25°C pour un T_{filling} de 1 ms : (a) pour différentes densités de pièges de buffer N_{TA} . (b) pour différentes sections efficaces de capture de pièges de buffer.

Nous allons étudier maintenant l'effet de la densité des pièges donneurs de surfaces N_{TD} sur le processus de recouvrement du courant.

La figure 146 présente le courant de recouvrement de drain simulé à 25°C , pour un T_{filling} de 1 ms et pour plusieurs valeurs de densité des pièges de surface N_{TD} .




Figure 146 : Simulation transitoire du courant de drain par impulsion de drain à 25°C pour un T_{filling} de 1 ms et pour différentes densités de pièges de surface.

Vis-à-vis de la figure 147, nous remarquons qu'une faible variation de N_{TD} engendre une grande variation de l'amplitude du courant de recouvrement de drain. On peut noter que la constante du temps τ_n ne varie quasiment pas et reste proche de la valeur fixée par le couple (N_{TA}, σ_n) .

Cependant, la calibration initiale ayant été effectuée avec une valeur de N_{TD} valant $2 \times 10^{13} \text{ cm}^{-2}$, nous avons vérifié sur une simulation IV classique que notre modèle reste calibré avec la nouvelle valeur de N_{TD} . Comme le montre la figure 147, le paramètre N_{TD} va nous permettre d'ajuster le niveau de l'amplitude du courant transitoire, sans modifier la caractéristique IV qui reste quasiment identique pour N_{TD} égale à $2 \times 10^{13} \text{ cm}^{-2}$ ou $2.8 \times 10^{13} \text{ cm}^{-2}$.




Figure 147 : Simulation à 25°C pour $N_{TD} 2 \times 10^{13} \text{ cm}^{-2}$ et $2.8 \times 10^{13} \text{ cm}^{-2}$ (a) transitoire du courant de drain par impulsion de drain pour un $T_{filling}$ de 1 ms, (b) $I_{DS}(V_{DS})$ à $V_{GS}=0\text{V}$

Comme nous l'avons évoqué précédemment, le déplacement des électrons de la surface vers le canal va engendrer des trous qui restent à la surface, traduit dans le logiciel de simulation sous forme d'un piège donneur avec une densité surfacique de $2.8 \times 10^{13} \text{ cm}^{-2}$ et un niveau d'énergie de 0.3 eV de la bande de conduction.

La figure 148 illustre le comportement du courant de recouvrement de drain sans pièges et avec plusieurs valeurs d'énergies d'activation pour une température de 25°C et un $T_{filling}$ de 1ms.

Nous avons gardé la même configuration des tensions présentées sur la figure 140. Nous observons pour le cas sans piège, que le courant atteint directement 50 mA/mm souhaité. Par contre, lorsque nous augmentons l'énergie d'activation, le temps d'émission des pièges augmente.




Figure 148 : Simulation transitoire du courant de drain par impulsion de drain à 25°C pour un Tfilling de 1 ms et pour différentes énergies d'activation.

Au final, en utilisant les données de simulations présentées figure 141, nous obtenons une énergie d'activation de 0.6 eV.




Figure 149 : Tracé d'Arrhenius extrait par les simulations transitoires en utilisant données simulées et présentées dans la figure 140.

Le tableau 18 récapitule les paramètres physiques les plus sensibles ajustés lors de la phase de calibration IV, la simulation des paramètres S BF, Bruit BF et la simulation transitoire.

Tableau 18 : Récapitulatif sur les paramètres physiques ajustés lors de la simulation

	Configuration	Correspondance entre mesure et simulation	Paramètres physiques ajustés	Vérification de la calibration après le changement des paramètres
Réseau $I_{DS}(V_{DS})$ $I_{DS}(V_{GS})$	$V_{GSq} = V_{DSq} = 0V$	Oui	<ul style="list-style-type: none"> - Mobilité du GaN - Dopage Fe - La fonction de travail de la grille - La concentration des pièges donneurs situés dans la surface 	Oui
Paramètres S BF	$I_{DSq} = 50$ mA/mm $V_{DSq} = 10V$	Oui	<ul style="list-style-type: none"> - La concentration des pièges accepteurs situés dans le tampon GaN (joue sur l'amplitude des lobes des parties imag Y_{22}) - L'énergie d'activation (E_a) et la section efficace de capture (σ_n) des pièges accepteurs situés dans le tampon GaN (jouent sur le décalage des lobes des parties imag Y_{22}) 	Oui
Bruit BF	$I_{DSq} = 50$ mA/mm $V_{DSq} = 10V$	Oui	<ul style="list-style-type: none"> - L'énergie d'activation (E_a) et la section efficace de capture (σ_n) des pièges accepteurs situés dans le tampon GaN 	Oui
IDLTS par impulsion de drain	<ul style="list-style-type: none"> - $V_{DSON} = 10 V$ - $V_{DSOFF} = 20 V$ - V_{GSq} qui correspond à un courant $I_{DSq} = 50$ mA/mm - $T_{filling} = 1ms$ 	Oui	<ul style="list-style-type: none"> - L'énergie d'activation (E_a) et la section efficace de capture (σ_n) des pièges accepteurs situés dans le tampon GaN - La concentration des pièges donneurs situés dans la surface (niveau du courant de recouvrement de drain) 	Oui

III.10. Conclusion

Nous sommes arrivés finalement à valider notre hypothèse et à localiser les pièges qui existent dans la filière GH15. Nous sommes passés tout d'abord par la description géométrique de la structure, le choix des modèles physiques, le maillage, puis nous avons introduit les densités de polarisations, la valeur de la densité des pièges de surface nous permettant d'avoir la bonne densité de gaz 2D et le bon courant. Cette phase de calibration des paramètres physiques a été effectuée dans un premier temps à 25°C, en simulant des réseaux IV en dc et en les comparant aux résultats des mesures. Nous avons vérifié cette calibration à 50°C, 75°C et 100°C. Après cette phase initiale, nous avons simulé des paramètres S BF et visualisé les parties imaginaires de Y_{22} et Y_{21} pour la comparer aux résultats de mesures. Nous avons introduit un piège de type accepteur dans la région tampon avec une énergie d'activation de 0.45 eV qui est proche des résultats des mesures, et nous avons ajusté la valeur de la section efficace de capture pour avoir une cohérence entre les résultats de mesures et les résultats de simulation. En augmentant la température dans la simulation, nous avons obtenu des fréquences de coupure similaires aux mesures, par contre, l'amplitude n'était pas la même, c'est pour cette raison que nous avons ajusté la valeur de N_{TA} pour chaque température et proposé une loi de variation linéaire pour cette dernière. Nous signalons également l'importance dans la caractérisation des pièges de la mesure de la partie imaginaire Y_{21} , puisque nous avons confirmé à l'aide de la simulation physique que cette étude peut identifier les pièges situés en surface. Une cohérence entre les mesures et les simulations du bruit BF de sortie a été aussi mentionnée en introduisant un piège de type accepteur avec une énergie d'activation de 0.5 eV. La simulation transitoire du courant de drain a été étudiée afin d'obtenir une similitude entre les mesures IDLTS effectuées et la simulation. En effet, nous avons remarqué que la densité des pièges donneurs est responsable de la variation d'amplitude du niveau du courant de recouvrement de drain. La simulation de la probabilité d'occupation des pièges a également confirmé la localisation des pièges dans la région tampon du transistor.

Conclusion Générale

Le travail que nous avons développé dans cette thèse porte sur la caractérisation, l'identification et la localisation des effets des pièges dans un transistor à effet de champ à haute mobilité (HEMT) sur Nitrure de Gallium (GaN). Notre approche met en avant plusieurs méthodes de caractérisation complémentaires, des simulations physiques et des analyses ayant pour but de comprendre les phénomènes physiques liés aux pièges et d'effectuer des validations croisées des résultats.

Au cours du premier chapitre, nous avons rappelé le principe de fonctionnement d'un transistor HEMT (High-Electron-Mobility Transistor). Nous avons décrit également la structure de bande et les propriétés physiques du nitrure de gallium. Nous avons défini également les types de polarisations qui existent dans le GaN et expliqué leurs effets dans la création du gaz 2D. Pour mieux comprendre la mise en œuvre pour notre transistor, nous avons effectué une description de la structure d'un HEMT et particulièrement les hétérostructures AlGaN/GaN. En effet, nous avons détaillé les différentes couches qui existent dans un transistor AlGaN/GaN HEMT. Nous avons mentionné les effets qui limitent les performances du transistor. Nous avons expliqué soigneusement l'impact des pièges dans les applications réelles d'utilisation des transistors, le phénomène de piégeage/dépiégeage, les origines des pièges, les différentes méthodologies de mesures pour les caractériser afin d'extraire la signature du piège en utilisant le tracé d'Arrhenius.

Le deuxième chapitre est consacré aux études des pièges dans les transistors HEMTs AlGaN/GaN de taille $8 \times 50 \mu\text{m}$ et $6 \times 50 \mu\text{m}$ de la fonderie UMS (filiale GH15). Dans le but d'extraire la signature des pièges, nous avons utilisé plusieurs méthodes expérimentales telles que la mesure des paramètres S_{BF} , du bruit BF et de la mesure transitoire du courant de drain « I-DLTS » par impulsion de drain et par impulsion grille. De plus, nous avons effectué une analyse comparative de deux transistors venant de la même technologie qui nous a permis de visualiser l'impact du profil de dopage sur les effets des pièges. Par ailleurs, une étude approfondie effectuée sur des composants vieillis et non vieillis a été menée afin de visualiser l'impact du vieillissement du composant GH15 sur les effets de pièges.

Dans le dernier chapitre, nous avons abordé la problématique sous l'angle de la simulation physique. De nombreuses simulations physiques ont été effectuées pour un transistor GH15 de taille $8 \times 50 \mu\text{m}$ dans le but d'identifier la localisation des pièges détectés dans le composant, en se basant sur la signature des pièges extraite de nos mesures.

Pour cela, nous avons intégré la structure complète du transistor AlGaIn/GaN de taille $8 \times 50 \mu\text{m}$ et de longueur de grille de $0.15 \mu\text{m}$ de la filière GH15 dans le logiciel Sentaurus. Nous avons choisi un modèle de Dérive-Diffusion pour pouvoir effectuer des simulations convergentes en des temps raisonnables avec des paramètres les plus proches possibles de la réalité physique extraite dans la littérature. En outre, en se basant sur la théorie, nous avons calculé notamment les densités de polarisation qui conviennent pour notre modèle physique en tenant compte des polarisations spontanée et piézoélectrique. Nous sommes ensuite passé par une phase de calibration des paramètres de simulation et des différentes grandeurs physiques. Cette calibration s'effectue par des simulations dc des caractéristiques $I_{DS}=f(V_{DS})$ et $I_{DS}=f(V_{GS})$ et une comparaison avec les mesures déjà effectuées. Nous effectuons tout d'abord cette calibration à une température de 25°C puis la vérification est étendue à des températures de 50°C , 75°C et 100°C . Après cette étape initiale, nous avons injecté des pièges dans la région tampon, et nous avons simulé les paramètres S BF, le bruit BF et réalisé une simulation transitoire par impulsion de drain en fonction de la température pour pouvoir les comparer aux divers résultats de mesures que nous possédions. Lors de la simulation des paramètres S BF, nous avons montré que la partie imaginaire de Y_{22} était sensible aux effets de pièges, mais que la partie imaginaire de Y_{21} l'est également. En effet cette dernière peut nous renseigner sur les paramètres de pièges qui se situent dans le tampon mais également en surface du composant. Lors de la simulation Transitoire par impulsion de drain, nous avons montré que la concentration des pièges de surface influe énormément sur l'amplitude du courant de recouvrement de drain.

Finalement, nous avons confirmé conjointement par la simulation et les mesures la localisation des pièges détectés dans la région tampon.

Les perspectives de ce travail de recherche sur la localisation, la mesure et la modélisation des pièges ouvrent encore de nombreuses pistes avec notamment :

- La simulation transitoire du courant de drain pulsé en V_{GS} .
- La simulation du bruit BF à l'entrée du transistor (coté grille) ce qui peut nous donner une idée sur d'autres types de pièges qui peuvent se trouver hors du buffer.
- L'activation du modèle TAT (Trap Assisted Tunneling) dans la simulation physique dans le but de visualiser son effet sur les pièges.
- Une caractérisation des pièges en utilisant le banc de mesure présenté figure 48 (chapitre 1) qui sert à étudier l'impact de la RF sur le courant transitoire de drain (donc sur les pièges) lorsque nous appliquons une impulsion RF sur la grille.

- L'extraction de la densité des pièges N_T à travers les mesures.
- Le modèle complet non linéaire du transistor qui comprend les effets de pièges mesurés par *drain-lag*, *gate-lag*, les paramètres S BF (Y_{22} et Y_{21}), Bruit BF et les mesures transitoires.

Bibliographie

Références bibliographiques

- [1] K. Nakatani, Y. Yamaguchi, Y. Komatsuzaki, S. Sakata, S. Shinjo and K. Yamanaka, "A Ka-Band High Efficiency Doherty Power Amplifier MMIC using GaN-HEMT for 5G Application," 2018 IEEE MTT-S International Microwave Workshop Series on 5G Hardware and System Technologies (IMWS-5G), Dublin, 2018, pp. 1-3, doi: 10.1109/IMWS-5G.2018.8484612.
- [2] S. Singh, A. Shrivastav and S. Bhattacharya, "GaN FET based CubeSat Electrical Power System," 2015 IEEE Applied Power Electronics Conference and Exposition (APEC), Charlotte, NC, 2015, pp. 1388-1395, doi: 10.1109/APEC.2015.7104529.
- [3] S. Lee, S. Kang, S. Kim and J. Lee, "Radar cross section measurement with 77 GHz automotive FMCW radar," 2016 IEEE 27th Annual International Symposium on Personal, Indoor, and Mobile Radio Communications (PIMRC), Valencia, 2016, pp. 1-6, doi: 10.1109/PIMRC.2016.7794738.
- [4] <https://www.ums-gaas.com/new-gan-state-of-the-art-transistor-chk8013-99f/>
- [5] Feuerschütz, P., C. Friesicke, R. Lozar, S. Wagner, T. Maier, P. Brueckner, Ruüdiger Quay and A. Jacob. "Two Q-band power amplifier MMICs in 100 nm AlGaIn/GaN HEMT technology." 2018 11th German Microwave Conference (GeMiC) (2018): 13-16.
- [6] R. Vetury, N. Q. Zhang, S. Keller, and U. K. Mishra, "The impact of surface states on the DC and RF characteristics of AlGaIn/GaN HFETs," Electron Devices, IEEE Transactions on, vol. 48, pp. 560-566, 2001.
- [7] B. M. Green, K. K. Chu, E. M. Chumbes, J. A. Smart, J. R. Shealy, and L. F. Eastman, "The effect of surface passivation on the microwave characteristics of undoped AlGaIn/GaN HEMTs," Electron Device Letters, IEEE, vol. 144, pp. 268-270, 2000.
- [8] <https://www.fujitsu.com/global/documents/about/resources/publications/fstj/archives/vol54-5/paper01.pdf>
- [9] M. A. Negara, D. Veksler, J. Huang, G. Ghibaudo, P. K. Hurley, G. Bersuker, N. Goel et P. Kirsch, "Analysis of effective mobility and hall effect mobility in high-k based In_{0.75}Ga_{0.25}As metal-oxide-semiconductor high-electron-mobility transistors," Appl. Phys. Lett., vol. 99, no. 23, p. 232101, Dec. 2011.
- [10] Iliass Nifa. Caractérisation et modélisation du gaz 2D des dispositifs MIS-HEMTs sur GaN. PhD thesis, University of Grenoble Alpes, 2016.
- [11] Abdelaziz Fares Zakia. Caractérisation électriques des HEMTs à base de nitrure de gallium AlGaIn/GaN, University of Mentouri Constantine, 2005.
- [12] Linh TRINH XUAN. Fonction normally-on, normally-off compatible de la technologie HEMT GaN pour des applications de puissance, hyperfréquences, University of Limoges, 2018.
- [13] J.L. Hudgins, G.S. Simin, M.A. Khan, "A new assessment of the use of wide bandgap semiconductors and the potential for gan," in Proc. IEEE 33rd Annual Power Electronics Specialists Conference. pesc 02, vol. 4, pp. 1747-1752, 2002.

- [14] A. Johnson, "Physical limitations on frequency and power parameters of transistors," *RCA Review*, vol. 26, pp. 163 – 177, 1965.
- [15] D. S. Lee, X. Gao, S. Guo and T. Palacios, "InAlN/GaN HEMTs With AlGa_N Back Barriers," in *IEEE Electron Device Letters*, vol. 32, no. 5, pp. 617-619, May 2011. doi: 10.1109/LED.2011.2111352
- [16] Sanjit Kumar Swain, et al., "Impact of InGa_N back barrier layer on performance of AlInN/AlN/GaN MOS HEMTs," *Superlattices and Microstructures*, Volume 97, 2016, Pages 258-267, ISSN 0749-6036, <https://doi.org/10.1016/j.spmi.2016.06.032>.
- [17] T. Palacios, A. Chakraborty, S. Heikman, S. Keller, S. P. DenBaars and U. K. Mishra, "AlGa_N/GaN high electron mobility transistors with InGa_N back-barriers," in *IEEE Electron Device Letters*, vol. 27, no. 1, pp. 13-15, Jan. 2006, doi: 10.1109/LED.2005.860882.
- [18] S. Piotrowicz et al., "Drain Current Recovery Time Analyses of InAlGa_N/GaN HEMTs Realized with a Back-Barrier Buffer Layer," 2019 14th European Microwave Integrated Circuits Conference (EuMIC), Paris, France, 2019, pp. 41-44.
- [19] P. Murugapandiyar, et al., "Design and analysis of 30 nm T-gate InAlN/GaN HEMT with AlGa_N back-barrier for high power microwave applications," *Superlattices and Microstructures*, Volume 111, 2017, Pages 1050-1057, ISSN 0749-6036, <https://doi.org/10.1016/j.spmi.2017.08.002>.
- [20] Clément Potier. Caractérisation et modélisation des pièges par des mesures de dispersion basse-fréquence dans les technologies HEMT InAlN/GaN pour l'amplification de puissance en gamme millimétrique. PhD thesis, University of Limoges, 2016.
- [21] D. S. Lee, X. Gao, S. Guo, and T. Palacios, "InAlN/GaN HEMTs With AlGa_N Back Barriers," *IEEE Electron Device Lett.*, vol. 32, no. 5, pp. 617–619, mai 2011.
- [22] T. Palacios, A. Chakraborty, S. Heikman, S. Keller, S. P. DenBaars, and U. K. Mishra, "AlGa_N/GaN high electron mobility transistors with InGa_N back-barriers," *IEEE Electron Device Lett.*, vol. 27, no. 1, pp. 13–15, Jan. 2006.
- [23] Y. Wang, N. S. Yu, D. M. Deng, F. Sun, and K. M. Lau, "Improved breakdown voltage of AlGa_N/GaN HEMTs grown on Si substrates using partially Mg-doped GaN buffer layer by MOCVD," *Science China*, pp. 1578–1581, Sep-2010.
- [24] Y. C. Choi, L. F. Eastman, and M. Pophristic, "Effects of an Fe-doped GaN Buffer in AlGa_N/GaN Power HEMTs on Si Substrate," in *Solid-State Device Research Conference*, 2006. ESSDERC 2006. Proceeding of the 36th European, 2006, pp. 282–285.
- [25] W. Saito, Y. Kakiuchi, T. Nitta, Y. Saito, T. Noda, H. Fujimoto, A. Yoshioka, T. Ohno, and M. Yamaguchi. Field-plate structure dependence of current collapse phenomena in high-voltage gan-hemts. *IEEE Electron Device Letters*, 31(7) :659–661, July 2010.
- [26] H. Huang, Y. C. Liang, G. S. Samudra, T. Chang, and C. Huang. Effects of gate field plates on the surface state related current collapse in algan/gan hemts. *IEEE Transactions on Power Electronics*, 29(5) :2164–2173, May 2014.

- [27] M. T. Hasan, T. Asano, H. Tokuda, and M. Kuzuhara. Current collapse suppression by gate field-plate in AlGaN/GaN HEMTs. *IEEE Electron Device Letters*, 34(11) :1379–1381, Nov 2013.
- [28] J. Dufraisse, G. Callet, O. Jardel, E. Chartier, N. Sarazin, S. Piotrowicz, M. Di Forte Poisson, P. Bouysse, R. Quéré, and S. L. Delage. Characterizations of InAlN/AlN/GaN transistors for s-band applications. In *2011 6th European Microwave Integrated Circuit Conference*, pages 140–143, Oct 2011.
- [29] F. Bernardini, V. Fiorentini, and D. Vanderbilt, “Spontaneous polarization and piezoelectric constants of III-V nitrides,” *Phys. Rev. B*, vol. 56, pp. 10024–10027, Oct 1997.
- [30] O. Ambacher, J. Majewski, C. Miskys, A. Link, M. Hermann, M. Eickhoff, M. Stutzmann, F. Bernardini, V. Fiorentini, V. Tilak, B. Schaff, and L. F. Eastman, “Piezoelectric properties of Al(In)GaN/GaN hetero- and quantum well structures,” *Journal of Physics: Condensed Matter*, vol. 14, no. 13, p. 3399, 2002.
- [31] Mustapha Avcu. Caractérisation des effets parasites dans les HEMTs GaN : développement d’un banc de mesure 3 ω . PhD thesis, University of Limoges, 2014.
- [32] M. G. Burzo and M. Li, "Investigation of pressure dependence of interface thermal resistance in thermal greases by transient thermoreflectance," 2018 34th Thermal Measurement, Modeling & Management Symposium (SEMI-THERM), San Jose, CA, 2018, pp. 190-196, doi: 10.1109/SEMI-THERM.2018.8357373.
- [33] A. K. Sahoo, N. K. Subramani, J. -C. Nallatamby, R. Sommet, F. Medjdoub, N. Rolland and R. Quéré, “Thermal analysis of AlN/GaN/AlGaIn HEMTs Grown on Si and SiC Substrate through TCAD Simulations and Measurements,” in *11th European Microwave Integrated Circuits Conference (EuMIC)*, 2016, pp. 145–148.
- [34] T. GOUDAN, et al, “On THE SHOCKLEY–READ–HALL MODEL: GENERATION-RECOMBINATION IN SEMICONDUCTORS”, *Society for Industrial and Applied Mathematics*, VOL. 47, NO. 4, May 2007
- [35] Si Abed Karim KAHIL. Contribution à la compréhension des mécanismes expliquant et limitant la linéarité des technologies à base de HEMT Nitrure de Gallium (GaN). PhD thesis, University of Limoges, 2017.
- [36] R. Vetury, N. Q. Zhang, S. Keller, and U. K. Mishra. The impact of surface states on the dc and rf characteristics of AlGaN/GaN HEMTs. *IEEE Transactions on Electron Devices*, 48(3) :560–566, March 2001.
- [37] Tan, W. S. and Houston, P. A. and Parbrook, P. J. and Wood, D. A. and Hill, G. and Whitehouse, C. R. , “Gate leakage effects and breakdown voltage in metalorganic vapor phase epitaxy AlGaIn/GaN heterostructure field-effect transistors”, 2002 *Applied Physics Letters*, Vol. 80, pp = 3207-3209, doi = 10.1063/1.1473701.
- [38] B. M. Green, V. Tilak, V. S. Kaper, J. A. Smart, J. R. Shealy and L. F. Eastman, "Microwave power limits of AlGaIn/GaN HEMTs under pulsed-bias conditions," in *IEEE Transactions on Microwave Theory and Techniques*, vol. 51, no. 2, pp. 618-623, Feb. 2003, doi: 10.1109/TMTT.2002.807680.

- [39] P. McGovern, J. Benedikt, P. J. Tasker, J. Powell, K. P. Hilton, J. L. Glasper, R. S. Balmer, T. Martin, and M. J. Uren. Analysis of dc-rf dispersion in algan/gan hfets using pulsed i-v and time-domain waveform measurements. In *IEEE MTT-S International Microwave Symposium Digest*, 2005., pages 4 pp.–, June 2005.
- [40] S. C. Binari *et al.*, "Trapping effects and microwave power performance in AlGaIn/GaN HEMTs," in *IEEE Transactions on Electron Devices*, vol. 48, no. 3, pp. 465-471, March 2001, doi: 10.1109/16.906437.
- [41] T. Palacios, A. Chakraborty, S. Heikman, S. Keller, S. P. DenBaars and U. K. Mishra, "AlGaIn/GaN high electron mobility transistors with InGaIn back-barriers," in *IEEE Electron Device Letters*, vol. 27, no. 1, pp. 13-15, Jan. 2006, doi: 10.1109/LED.2005.860882.
- [42] S. Arulkumaran, T. Egawa, H. Ishikawa, and T. Jimbo, "Temperature dependence of gate-leakage current in AlGaIn/GaN high-electron-mobility transistors," *Appl. Phys. Lett.*, vol. 82, no. 18, pp. 3110–3112, Apr. 2003.
- [43] S. Turuvekere, N. Karumuri, A. A. Rahman, A. Bhattacharya, A. DasGupta, and N. DasGupta, "Gate Leakage Mechanisms in AlGaIn/GaN and AlInN/GaN HEMTs: Comparison and Modeling," *IEEE Trans. Electron Devices*, vol. 60, no. 10, pp. 3157–3165, Oct. 2013.
- [44] S. Ghosh, A. Dasgupta, S. Khandelwal, S. Agnihotri, and Y. S. Chauhan, "Surface-Potential-Based Compact Modeling of Gate Current in AlGaIn/GaN HEMTs," *IEEE Trans. Electron Devices*, vol. 62, no. 2, pp. 443–448, Feb. 2015.
- [45] Alexandre Siligaris, Gilles Dambrine, François Danneville, "Non-Linear Modeling of the Kink Effect in Deep Sub-micron SOI MOSFET", 12th GAAS® Symposium-Amsterdam, 2004
- [46] T. Zimmer, D. O. Bodi, J. M. Dumas, N. Labat, A. Touboul, and Y. Danto, "Kink effect in HEMT structures: A trap-related semiquantitative model and an empirical approach for SPICE simulation," *Solid State Electron.*, vol. 35, no. 10, pp. 1543–1548, 1992
- [47] W. Kruppa and J. B. Boos, "Examination of the kink effect in In-AlAs/InGaAs/InP HEMT's using sinusoidal and transient excitation," *IEEE Trans. Electron Devices*, vol. 42, pp. 1717–1723, 1995
- [48] Richard [J]T. Webster, Member, IEEE, Shangli Wu, and A. F. M. Anwar, Member, IEEE, "Impact Ionization in InAlAs/InGaAs/InAlAs HEMT's", *IEEE Electron Device Letters*, VOL. 21, NO. 5, May 2000
- [49] P. B. Klein, S. C. Binari, J. A. Freitas, and A. E. Wickenden. Photoionization spectroscopy of traps in ganmetal-semiconductor field effect transistors. *Journal of Applied Physics*, 88(5):2843–2852, 2000.
- [50] M. Ćapajna, R. J. T. Simms, M. Faqir, M. Kuball, Y. Pei and U. K. Mishra, "Identification of electronic traps in AlGaIn/GaN HEMTs using UV light-assisted trapping analysis," 2010 IEEE International Reliability Physics Symposium, Anaheim, CA, 2010, pp. 152-155.
- [51] R. P. Jindal, Guest Editor for *IEEE Trans. on Electron Devices*, Special Issue on Fluctuation Phenomena in Electronic and Photonic Devices, November 1994.

- [52] F. HOOGE, "1/f noise sources," *Electron Devices, IEEE Transactions on*, vol. 41, pp. 1926-1945, November 1994.
- [53] D. C. MURRAY, A. G. R. EVANS and J. C. CARTER, "Shallow defects responsible for G-R noise in MOSFETS," *Electron Devices, IEEE Transactions on*, vol. 38, no. 2, pp. 407-415, February 1991.
- [54] A. A. Hajjar, J. Nallatamby, M. Prigent and J. Jacquet, "Characterization and simulation of traps in InGaP/GaAs HBT by GR noise analysis," *2014 9th European Microwave Integrated Circuit Conference*, Rome, 2014, pp. 5-8, doi: 10.1109/EuMIC.2014.6997777.
- [55] Ahmad Al Hajjar. Caractérisation basse fréquence et simulation physique de transistors bipolaires hétérojonction en vue de l'analyse du bruit GR assisté par pièges. PhD thesis, University of Limoges, 2016.
- [56] J. -C. Nallatamby, R. Sommet, O. Jardel, S. Laurent, M. Prigent and R. Quere, "A Microwave Modeling Oxymoron?: Low-Frequency Measurements for Microwave Device Modeling," *IEEE Microw. Mag.*, vol. 15, no. 4, pp. 92–107, Jun. 2014.
- [57] G. A. Umana-Membreno, J. M. Dell, B. D. Nener, L. Faraone, G. Parish, Y. -F. Wu and U. K. Mishra, "Low-temperature shallow-trap related output-admittance frequency dispersion in AlGaIn/GaN MODFETs," in *Conference on Optoelectronic and Microelectronic Materials and Devices. Proceedings (Cat. No.98EX140)*, 1998, pp. 252–255.
- [58] J. Joh and J. A. del Alamo, "A Current-Transient Methodology for Trap Analysis for GaN High Electron Mobility Transistors," in *IEEE Transactions on Electron Devices*, vol. 58, no. 1, pp. 132-140, Jan. 2011, doi: 10.1109/TED.2010.2087339.
- [59] M. Silvestri, M. J. Uren, and M. Kuball, "Iron-induced deep-level acceptor center in GaN/AlGaIn high electron mobility transistors: Energy level and cross section," *Appl. Phys. Lett.*, vol. 102, no. 7, p. 073501, 2013.
- [60] M. Silvestri, M. J. Uren, and M. Kuball, "Dynamic Transconductance Dispersion Characterization of Channel Hot-Carrier Stressed 0.25- μm AlGaIn/GaN HEMTs," *IEEE Electron Device Lett.*, vol. 33, no. 11, pp. 1550–1552, Nov. 2012.
- [61] M. Meneghini, I. Rossetto, D. Bisi, A. Stocco, A. Cester, G. Menghesso, E. Zanoni, A. Chini, A. Pantellini and C. Lanzieri, "Role of Buffer Doping and Pre-existing Trap States in the Current Collapse and Degradation of AlGaIn/GaN HEMTs," in *IEEE International Reliability Physics Symposium*, 2014, p. 6C.6.1-6C.6.7.
- [62] A. Chini, F. Soci, G. Menghesso, M. Meneghini, and E. Zanoni, "Traps localization and analysis in GaN HEMTs," *Microelectron. Reliab.*, vol. 54, no. 9–10, pp. 2222–2226, Sep. 2014.
- [63] D. W. Cardwell, A. Sasikumar, A. R. Arehart, S. W. Kaun, J. Lu, S. Keller, J. S. Speck, U. K. Mishra, S. A. Ringel, and J. P. Pelz, "Spatially-resolved Spectroscopic Measurements of Ec – 0.57 eV Traps in AlGaIn/GaN High Electron Mobility Transistors," *Appl. Phys. Lett.*, vol. 102, no. 19, pp. 193509, May 2013.
- [64] D. Bisi, A. Chini, F. Soci, A. Stocco, M. Meneghini, A. Pantellini, A. Nanni, C. Lanzieri, P. Gamarra, C. Lacam, M. Tordjman, M. A. di F. Poisson, G. Menghesso and E. Zanoni, "Hot-Electron Degradation of AlGaIn/GaN High-Electron Mobility Transistors During RF Operation:

Correlation With GaN Buffer Design,” *IEEE Electron Device Lett.*, vol. 36, no. 10, pp. 1011–1014, Oct. 2015.

[65] O. Axelsson, S. Gustafsson, H. Hjelmgren, N. Rorsman, H. Blanck, J. Splettstoesser, J. Thrope, T. Roedle and M. Thorsell, “Application Relevant Evaluation of Trapping Effects in AlGaIn/GaN HEMTs With Fe-Doped Buffer,” *IEEE Trans. Electron Devices*, vol. 63, no. 1, pp. 326–332, Jan. 2016.

[66] A. Chini, V. Di. Lecce, F. Soci, D. Bisi, A. Stocco, M. Meneghini, G. Meneghesso, E. Zanoni and A. Gasparotto, “Experimental and numerical correlation between current-collapse and Fe-doping profiles in GaN HEMTs,” in *IEEE International Reliability Physics Symposium (IRPS)*, 2012, p. CD.2.1-CD.2.4.

[67] N. K. Subramani, J. Couvidat, A. A. Hajjar, J. Nallatamby, R. Sommet and R. Quéré, “Identification of GaN Buffer Traps in Microwave Power AlGaIn/GaN HEMTs Through Low Frequency S-Parameters Measurements and TCAD-Based Physical Device Simulations,” in *IEEE Journal of the Electron Devices Society*, vol. 5, no. 3, pp. 175-181, May 2017, doi: 10.1109/JEDS.2017.2672685.

[68] D. Floriot, V. Brunel, M. Camiade, C. Chang, B. Lambert, Z. Ouarch-Provost, H. Blanck, J. Grunenputt, M. Hosch, H. Jung, J. Splettstober, and U. Meiners, “GH25-10: New qualified power GaN HEMT process From Technology to Product overview,” in *IEEE European Microwave Integrated Circuit Conference (EuMIC)*, 2014, pp. 225–228.

[69] M. Dammann, M. Cäsar, H. Konstanzer, P. Waltereit, R. Quay, W. Bronner, R. Kiefer, S. Müller, M. Mikulla, P. J. Van Der Wel, T. Rödle, F. Bourgeois, and K. Riepe, “Reliability Status of GaN Transistors and MMICs in Europe,” in *IEEE International Reliability Physics Symposium (IRPS)*, 2010, pp. 129–133.

[70] B. Barr and D. Burkhard, “High Temperature, High Power RF Life Testing of GaN on SiC RF Power Transistors,” pp. 1–7.

[71] H. Blanck, J. R. Thorpe, R. Behtash, J. Splettstober, P. Bruckner, S. Heckmann, H. Jung, K. Riepe, F. Bourgeois, M. Hosch, D. Kohn, H. Stieglauer, D. Floriot, B. Lambert, L. Favede, Z. Ouarch, and M. Camiade, “Industrial GaN FET technology,” *Int. J. Microw. Wirel. Technol.*, vol. 2, no. 1, pp. 21–32, 2010.

[72] L. Brunel, B. Lambert, P. Mezenge, J. Bataille, D. Floriot, J. Grünenpütt, H. Blanck, D. Carisetti, Y. Gourdel, N. Malbert, A. Curutchet, and N. Labat, “Analysis of Schottky gate degradation evolution in AlGaIn/GaN HEMTs during HTRB stress,” *Microelectron. Reliab.*, vol. 53, no. 9, pp. 1450–1455, Sep. 2013.

[73] Synopsys Inc., “Sentaurus Device User Guide, Version J-2014.09”, California, Sep. 2014.

[74] W. Grabinski and T. Gneiting, Eds., “*POWER/HVMOS Devices Compact Modeling*”, Dordrecht: Springer Netherlands, 2010.

[75] C. K. Sarkar, “*Technology Computer Aided Design: Simulation for VLSI MOSFET*”, CRC Press, 2016.

[76] H. B. Callen, *Thermodynamics and an Introduction to Thermostatistics*, New York: John Wiley & Sons, 2nd ed., 1985.].

- [77] E. W. Faraclas and A. F. M. Anwar, "AlGaIn/GaN HEMTs: Experiment and simulation of DC characteristics," *Solid-State Electron.*, vol. 50, no. 6, pp. 1051–1056, Jun. 2006.
- [78] M. Singh, Y.-R. Wu, and J. Singh, "Velocity overshoot effects and scaling issues in III-V nitrides," *IEEE Trans. Electron Devices*, vol. 52, no. 3, pp. 311–316, Mar. 2005.
- [79] B. E. Foutz, L. F. Eastman, U. V. Bhapkar, and M. S. Shur, "Comparison of high field electron transport in GaN and GaAs," *Appl. Phys. Lett.*, vol. 70, no. 21, pp. 2849–2851, May 1997.
- [80] W. Shockley and W. T. Read, "Statistics of the Recombinations of Holes and Electrons," *Phys. Rev.*, vol. 87, no. 5, pp. 835–842, Sep. 1952.
- [81] C. Canali, G. Majni, R. Minder, and G. Ottaviani, "Electron and Hole Drift Velocity Measurements in Silicon and Their Empirical Relation to Electric Field and Temperature," *IEEE Trans. Electron Devices*, vol. 22, no. 11, pp. 1045–1047, 1975.
- [82] Damien Saugnon, Contribution aux analyses de fiabilité des transistors HEMTs GaN : exploitation conjointe du modèle physique TCAD et des stress dynamiques HF pour l'analyse des mécanismes de dégradation. PhD thesis, University of Toulouse 3, 2018.
- [83] O. Ambacher, J. Smart, J.R. Shealy, N.G. Weimann, K. Chu, M. Murphy, W.J. Schaff, L.F. Eastman, R. Dimitrov, L. Wittermer, M. Stutzmann, W. Rieger, J. Hilsenbeck, "Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaIn/GaN heterostructures", *Journal of Appl. Phys.*, vol. 85, no. 6, pp. 3222 – 3233, Mar. 1999.
- [84] J.P. IBBESTON, *et al*, "Polarization effects, surface states, and the source of electrons in AlGaIn/GaN heterostructure field effect transistors", *IEEE microwave magazine*, VOL. 77, NO. 2, July. 2000.
- [85] Nandha Kumar Subramani, Physics-Based TCAD Device Simulations and Measurements of GaN HEMT Technology for RF Power Amplifier Applications. PhD thesis, University of Limoges, 2017.
- [86] Khaled Abdel hadi, Simulation physique du bruit basse fréquence stationnaire, dans les composants semi-conducteurs. PhD thesis, University of Limoges, 2012.

Publications et communications relatives à ce travail

Revues scientifiques

- 1- **M. Bouslama** et al., "Dynamic Performance and Characterization of Traps Using Different Measurements Techniques for the New AlGaIn/GaN HEMT of 0.15- μm Ultrashort Gate Length," in IEEE Transactions on Microwave Theory and Techniques, vol. 67, no. 7, pp. 2475-2482, July 2019, doi: 10.1109/TMTT.2019.2907540.
- 2- V. Gillet, **M. Bouslama**, J. Teyssier, M. Prigent, J. Nallatamby and R. Quéré, "An Unequally Spaced Multi-Tone Load–Pull Characterization Technique for Simultaneous Linearity and Efficiency Assessment of RF Power Devices," in IEEE Transactions on Microwave Theory and Techniques, vol. 67, no. 7, pp. 2505-2513, July 2019, doi: 10.1109/TMTT.2019.2918799.
- 3- P. V. Raja, **M. Bouslama** et al., "Deep-Level Traps in AlGaIn/GaN- and AlInN/GaN-Based HEMTs with Different Buffer Doping Technologies," in IEEE Transactions on Electron Devices, doi: 10.1109/TED.2020.2988439.
- 4- **M. Bouslama** et al., "Identification of surface and buffer traps in AlGaIn/GaN HEMT using LF S-parameters TCAD simulation," in IEEE Electronics Letters, submitted, November 2020.

Conférences internationales

- 5- **M. Bouslama**, A. A. Hajjar, S. Laurent, N. K. Subramani, J. Nallatamby and M. Prigent, "Low Frequency Drain Noise Characterization of Different Technologies of GaN HEMTs: Investigation of Trapping Mechanism," 2018 International Workshop on Integrated Nonlinear Microwave and Millimetre-wave Circuits (INMMIC), Brive La Gaillarde, 2018, pp. 1-3, doi: 10.1109/INMMIC.2018.8430029.
- 6- V. Gillet, **M. Bouslama** et al., "Linearity and Efficiency Characterization of AlGaIn/GaN and InAlGaIn/GaN HEMTs devices using Multi-tone Large Signal Measurements," 2019 49th European Microwave Conference (EuMC), Paris, France, 2019, pp. 567-570, doi: 10.23919/EuMC.2019.8910734.
- 7- **M. Bouslama**, J. Couvidat, A. Al Hajjar, R. Sommet and J. Nallatamby, "Novel AlN/GaN HEMT Electrical Model including Trapping Effects," 2018 International Workshop on Integrated Nonlinear Microwave and Millimetre-wave Circuits (INMMIC), Brive La Gaillarde, 2018, pp. 1-3, doi: 10.1109/INMMIC.2018.8430027.

- 8-** **M. Bouslama**, A. Al Hajjar, R. Sommet, F. Medjdoub and J. Nallatamby, "Characterization and Electrical Modeling Including Trapping Effects of AlN/GaN HEMT $4 \times 50 \mu\text{m}$ on Silicon Substrate," 2018 13th European Microwave Integrated Circuits Conference (EuMIC), Madrid, 2018, pp. 333-336, doi: 10.23919/EuMIC.2018.8539941.
- 9-** N. K. Subramani, **M. Bouslama**, R. Sommet and J. Nallatamby, "Time Domain Drain Lag Measurement and TCAD-based Device Simulations of AlGaIn/GaN HEMT: Investigation of Physical Mechanism," 2019 14th European Microwave Integrated Circuits Conference (EuMIC), Paris, France, 2019, pp. 21-24, doi: 10.23919/EuMIC.2019.8909549.
- 10-** **M. Bouslama**, A. A. Hajjar, R. Sommet, F. Medjdoub and J. Nallatamby, "Characterization and Electrical Modeling Including Trapping Effects of Aln/GaN HEMT $4 \times 50 \mu\text{m}$ on Silicon Substrate," 2018 48th European Microwave Conference (EuMC), Madrid, 2018, pp. 1301-1304, doi: 10.23919/EuMC.2018.8541541.
- 11-** **M. Bouslama**, R. Sommet and J. Nallatamby, "Characterization of Different Technologies of GaN HEMTs of 0,15 μm Ultra-Short Gate Length: Identification of Traps Using TCAD Based 2D Physics-based Simulation," 2019 14th European Microwave Integrated Circuits Conference (EuMIC), Paris, France, 2019, pp. 29-32, doi: 10.23919/EuMIC.2019.8909438.
- 12-** **M. Bouslama**, Jean-Christophe Nallatamby, Michel Prigent. "Trapping Investigation of the GaN HEMT Devices Using the Low Frequency Noise Characterization". 25th International Conference on Noise and Fluctuations - ICNF 2019, Jun 2019, Neufchâtel, Switzerland.
- 13-** P. V. Raja, **M. Bouslama**, S. Sarkar, K.R. Pandurang, K. Narang, et al. "Characterization of Deep-Level Traps in AlInN/GaN HEMTs by I-DLTS and Output Admittance Dispersion". XXth International Workshop on Physics of Semiconductor Devices (IWPSD2019), Dec 2019, Kolkata, India.
- 14-** K. Sharma, E. Dupouy, **M. Bouslama**, R. Sommet and J. -C. Nallatamby, "Impact of the Location of Iron Buffer Doping on Trap Signatures in GaN HEMTs," *2020 International Workshop on Integrated Nonlinear Microwave and Millimetre-Wave Circuits (INMMiC)*, Cardiff, United Kingdom, 2020, pp. 1-3, doi: 10.1109/INMMiC46721.2020.9160114.

Conférences nationales

15- M. Bouslama, Christophe Chang, Raphaël Sommet, Jean-Christophe Nallatamby. "Extraction de la signature des pièges sur les HEMT GaN à courte longueur de grille en utilisant deux techniques de mesures différentes". Journées Nationales Microondes 2019, Mai 2019, CAEN, France.

16- V. Gillet, M. Bouslama, Christophe Chang, Charles Teyssandier, Jean Christophe Nallatamby et al. Comparaison de la linéarité de 2 technologies AlGaIn/GaN HEMTs en utilisant un signal USMT XXI èmes Journées Nationales Microondes, Mai 2019, Caen, France.

17- M. Bouslama, Srikanth Kanaga, Nandita Dasgupta, Jean-Christophe Nallatamby, Amitava Dasgupta. Etude des pièges dans les transistors HEMT et MIS-HEMT sur substrat saphir XXIèmes Journées Nationales Microondes, Mai 2019, Caen, France.

Workshops

18- M. Bouslama, workshop mi-thèse, présentation orale sur les pièges (mesures et simulation physique) . 9^{ème} Xlim workshop, Novembre 2019, Limoges, France.

Annexes

Attention, ne supprimez pas le saut de section suivant (page suivante non numérotée)

Approche duale de modélisation TCAD et de caractérisations électriques approfondies pour la détermination de la signature et de la localisation des pièges dans les HEMT GaN sur substrat SiC

Les HEMT à base du GaN ont déjà démontré leur potentialité pour toutes les applications forte puissance et haute fréquence. Cependant, cette technologie souffre de limitations dues notamment à un mécanisme complexe de piégeage/dépiégeage de charges qui se produit dans le composant et reste encore aujourd'hui mal compris. Ce mécanisme de piégeage limite les performances RF et mais également la fiabilité du transistor. Dans ce travail, nous avons étudié les mécanismes issus de ce phénomène à l'aide de plusieurs méthodes de mesures approfondies (Paramètres S en basse fréquence, I-DLTS, densités spectrales de courant de bruit) qui nous ont permis d'extraire la signature des pièges. Grâce à de la simulation TCAD sur le logiciel de simulation Sentaurus, nous avons pu identifier l'emplacement physique de certains pièges dans le composant et comprendre les phénomènes physiques mis-en jeu. Cet apport fournira des informations efficaces pour les améliorations technologiques dans le futur

Mots-clés : GaN HEMT, pièges, signature de pièges, TCAD simulation, paramètres S BF, IDLTS, densité spectrale du courant de bruit.

Dual approach including TCAD modelling and advanced electrical characterization to determine localization and traps signature of GaN HEMTs. on SiC substrate

GaN-based HEMTs have already demonstrated their supreme potential for all high power and high frequency applications. However, this technology suffers from limitations due to complex trapping/de-trapping mechanisms that occurs in the device and that are still not well understood. This trapping mechanism limits the RF performances but also undermines the device reliability. In this work, we have investigated the trapping mechanisms using different advanced measurements techniques (LF S-parameter measurements, I-DLTS, noise current spectral density) to identify the signature of traps. Thanks to Sentaurus TCAD simulation, we have identified and understood the physical location of several traps in the device. This contribution would provide an efficient feedback for future technological improvements.

Keywords: GaN HEMT, traps, traps signature, TCAD simulation, LF S-parameter, IDLTS, noise current spectral density

