HAL open science

Optimisation de la technologie GaN pour l'amplification de puissance en bande Ku spécifique aux applications senseurs aéroportés

Romain Pecheux

▶ **To cite this version:**

Romain Pecheux. Optimisation de la technologie GaN pour l'amplification de puissance en bande Ku spécifique aux applications senseurs aéroportés. Micro et nanotechnologies/Microélectronique. Université de Lille, 2020. Français. NNT : 2020LILUI034 . tel-03623262

HAL Id: tel-03623262

https://theses.hal.science/tel-03623262v1

Submitted on 29 Mar 2022

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

THESE

Présentée à l'Université de Lille

École Doctorale Sciences Pour L'Ingénieur

pour obtenir le grade de :

DOCTEUR DE L'UNIVERSITE

Spécialité : Électronique, Microélectronique, Nanoélectronique et Micro-onde

Par

Romain PECHEUX

Optimisation de la technologie GaN pour l'amplification de puissance en bande Ku spécifique aux applications senseurs aéroportés

Soutenance le 22 septembre 2020 devant la Commission d'Examen :

Rapporteurs :	
M. Jean-Guy Tartarin	Professeur (LAAS)
M. Olivier Latry	Professeur (GPM)
Examinateurs :	
M Didier Théron	Directeur de recherche (IEMN)
Mme Nathalie Malbert	Professeur (IMS)
Directeurs de thèse	
M. Farid Medjdoub	Chargé de recherche (IEMN)
M. Guillaume Ducournau	Professeur (IEMN)
Invités	
M. Didier Floriot	UMS
M. Thomas Merlet	Thales LAS France
M. Christian Mondolot	Thales LAS France
Mme Rose-Marie Sauvage	DGA

THESE

Présentée à l'Université de Lille

École Doctorale Sciences Pour L'Ingénieur

pour obtenir le grade de :

DOCTEUR DE L'UNIVERSITE

Spécialité : Électronique, Microélectronique, Nanoélectronique et Micro-onde

Par

Romain PECHEUX

Optimisation de la technologie GaN pour l'amplification de puissance en bande Ku spécifique aux applications senseurs aéroportés

Soutenance le 22 septembre 2020 devant la Commission d'Examen :

Rapporteurs :	
M. Jean-Guy Tartarin	Professeur (LAAS)
M. Olivier Latry	Professeur (GPM)
Examinateurs :	
M Didier Théron	Directeur de recherche (IEMN)
Mme Nathalie Malbert	Professeur (IMS)
Directeurs de thèse	
M. Farid Medjdoub	Chargé de recherche (IEMN)
M. Guillaume Ducournau	Professeur (IEMN)
Invités	
M. Didier Floriot	UMS
M. Thomas Merlet	Thales LAS France
M. Christian Mondolot	Thales LAS France
Mme Rose-Marie Sauvage	DGA

Remerciements

Ce travail a été effectué dans le cadre d'une thèse CIFRE avec Thales LAS France et la Direction Générale de l'Armement (DGA) au sein de l'équipe GaN de l'Institut d'Électronique de Microélectronique et de Nanotechnologie (IEMN) de l'Université de Lille.

Je souhaite tout d'abord remercier et exprimer ma profonde reconnaissance à mon directeur de thèse **Dr. Farid MEDJDOUB**, chargé de recherche à l'IEMN qui m'a accueilli au sein de son équipe, me permettant de bénéficier d'un environnement scientifique riche et stimulant. Je le remercie d'avoir partagé son enthousiasme et sa passion du GaN qu'il m'a d'ailleurs transmis.

Je souhaite également remercier **Pr. Guillaume Ducournau**, professeur à l'université de Lille, co-directeur de ma thèse qui m'a permis de faire cette thèse et qui m'a donné le gout pour l'instrumentation à Polytech Lille sous son enseignement.

Je remercie **Dr. Didier Théron**, directeur de recherche d'avoir accepté de présider cette commission d'examen.

J'adresse mes sincères remerciements au **Pr. Jean-Guy Tartarin**, Professeur au Laboratoire d'Analyse et d'Architecture des Systèmes (LAAS), et au **Pr. Olivier Latry**, Professeur au laboratoire Groupe Physique des Matériaux (GPM) qui m'ont fait l'honneur de rapporter ce travail.

Je remercie également **Pr. Nathalie Malbert**, Professeure au laboratoire de l'Intégration du Matériau au Système (IMS) d'avoir accepté de faire partie du jury.

Je remercie Thales LAS France et la DGA qui ont financé ma thèse.

Je tiens particulièrement à remercier, au sein de Thales LAS, **M. Thomas Merlet** de la confiance qu'il a eue en moi pour mener ce travail de thèse. Également, je souhaite exprimer tous mes remerciements à **M. Christian Mondolot**, mon encadrant à Thales pour le soutien et l'accompagnement tout au long de ma thèse et qui m'a guidé pour atteindre les objectifs de ma thèse. Je tiens enfin à remercier très chaleureusement **M. Dominique Cafarelli** pour son aide précieuse sur le développement du banc P2P.

Je souhaite exprimer toute ma gratitude à **Mme Rose-Marie SAUVAGE**, ma tutrice au sein de la DGA pour son écoute, ses conseils, son soutien et son encadrement sans failles tout au long de ma thèse.

Je souhaite également remercier les partenaires avec qui j'ai eu la chance de travailler durant ma thèse: UMS avec le projet ALIEN, III-V Lab dans le cadre de l'ANR LHOM, SweGaN, EpiGaN et XLIM dans le cadre du projet ANR COMPACT.

Je souhaite remercier l'ensemble des anciens membres de l'équipe GaN, notamment **Ezgi** et **Astrid** pour la fabrication des transistors mais surtout pour leur bonne humeur et leur gentillesse. Je tiens également à remercier **Riad** pour toutes les mesures Load pull et aussi pour tous les fous rire qu'on a pu partager en « carac » et au bureau.

Je souhaite remercier très sincèrement **Sophie, Sylvie, Vanessa** et **Etienne** de l'équipe de la centrale de Caractérisation Optoélectronique, hyperfréquence et Photonique (mon équipe de cœur) avec qui j'ai passé beaucoup de temps avec joie et auprès desquels j'ai tout appris sur la caractérisation des composants. Merci pour l'aide apportée pour les mesures sous pointes, les calibrations, les mesures pulsées ou encore les mesures cryogéniques. Je tiens à remercier particulièrement Etienne pour le suivi de mes travaux de thèse, pour l'aide majeure qu'il m'a apportée sur le banc P2P et pour tout ce que j'ai pu apprendre à ses côtés. Je lui en suis et à l'ensemble de l'équipe infiniment reconnaissant.

Je souhaite remercier **Nicolas Defrance** pour les discussions, les échanges et les réflexions que nous avons partagés autour de la problématique des pièges et du développement du banc de mesure des effets transitoires.

Je souhaite remercier l'ensemble de mes collègue et amis **Fuanki, Sara, Kevin, Ezgi, Louis, Astrid, Damien, Léna, Maxime, Alex, Gaëtan, Gabin**… avec qui j'ai pu échanger mais surtout passer de bons moments autour d'une partie de babyfoot le midi ou de bières lors des soirées inoubliables de concerts, de karaokés ou de fêtes comme on sait les faire chez nous à Lille.

Je remercie **Sarah** qui m'a supporté pendant 3 ans avec mes histoires de bancs mais qui est resté toujours à mes côtés pour me soutenir, me motiver et me dépasser.

Je remercie ma famille toujours là à mes côtés, mon père, ma mère, mon frère et ma tante qui ont tous participé à la relecture du manuscrit jusqu'à la dernière minute et bien sûr ma grand-mère avec ses célèbres gaufrettes qui remontent le moral.

Résumé

Du fait des propriétés exceptionnelles du Nitrure de Gallium (GaN), les transistors HEMTs à base de GaN sont des candidats prometteurs pour les applications de puissance fonctionnant en gamme d'onde millimétrique. Cette technologie émergente est particulièrement attractive pour les senseurs aéroportés développés par Thales et pourrait, à terme, remplacer les amplificateurs à tube employés jusque-là. Cependant, des problèmes inhérents à cette filière de composants subsistent, requérant l'optimisation de cette technologie notamment dans le cadre de la réduction des dimensions des transistors pour la montée en fréquence. Outre les performances RF en puissance, la stabilité impulsion à impulsion (P2P) est une figure de mérite clé des senseurs aéroportés. La détection et la précision des paramètres d'une cible dépendent de cette stabilité. Mes travaux de thèse consistaient à développer un banc de mesure fonctionnant en bande Ku et permettant d'extraire sous pointe la stabilité impulsion à impulsion de transistors GaN. En lien avec ce banc, une procédure de mesures transitoires en puissance et en courant a également été mise en place. J'ai pu étudier, dans le contexte des senseurs aéroportés, trois filières de composants industriels provenant de la compagnie UMS incluant la filière qualifiée dénommée GH25 (grille de 250nm), la filière GH15 (grille de 150nm) en cours de qualification et la filière GH10 (grille de 100nm) en cours de développement. La technologie GaN 100nm étant encore en phase exploratoire au niveau mondial, nous avons également étudié de nouvelles structures dans le but d'améliorer les performances de ces composants de manière fiable tout en limitant les effets de pièges. J'ai ainsi pu montrer que l'hétérostructure AlN/GaN, avec une architecture d'épitaxie bien choisie, permet d'obtenir des transistors à grilles courtes fonctionnant à des tensions de drain élevées (30V) et délivrant de fortes densités de puissance (> 4W/mm) associées à de hauts rendements (PAE> 50%) à 40GHz.

Mots clés : HEMT, GaN, AlN/GaN, Stabilité impulsion à impulsion

Abstract:

Owing to the outstanding properties of Gallium Nitride (GaN), GaN-based HEMTs are promising candidates for power applications operating in the millimetre-wave range. This emerging technology is particularly attractive for the airborne sensors developed by Thales and could eventually replace the travelling-wave tube amplifiers that are currently used. However, there are still issues inherent to this technology, requiring optimisations particularly in the frame of the reduction of the device dimensions targeting higher frequency of operation. In addition to RF power performances, pulse-to-pulse stability (P2P) is a key figure of merit for airborne sensors. The detection of accuracy of parameters from a target depend on this stability. My thesis focused on the development a test bench operating in Ku-band and allowing to extract the pulse-to-pulse stability of GaN transistors directly on-wafer. Linked to this bench, a procedure for power and current transient measurements was also implemented. In the context of airborne sensors, I have studied three types of industrial devices from UMS including the qualified transistors so-called GH25 (gate length of 250nm), the GH15 (gate length of 150nm), which under a final phase of qualification and the GH10 (gate length of 100nm), which is under development. As the 100nm GaN technology is still in an exploratory phase worldwide, we have also studied new structures with the aim of improving the performance of these devices in a reliable way while limiting the trapping effects. I have thus been able to show that the AlN/GaN heterostructure, with a well-chosen epi-design, allows to obtain short transistors operating at high drain voltages (30V) and delivering high power densities (> 4W/mm) associated with high efficiencies (PAE> 50%) at 40GHz.

Key words: HEMT, GaN, AlN/GaN, Pulse-to-Pulse stability

Table des matières

Glossaire **12**

Introduction générale **15**

Chapitre 1 – Introduction aux transistors HEMTs GaN **18**

1 Contexte et état de l'art 19

1.1 Essor du GaN 19

1.2 Du GaN aux transistors HEMT GaN 20

1.3 Potentiel des transistors HEMTs GaN 22

2 Marché des transistors HEMTs GaN et leurs applications 24

2.1 Le choix du substrat 24

2.2 GaN-sur-Si 26

2.3 La technologie GaN-sur-SiC 28

2.4 Conclusion sur les applications des transistors GaN sur Si et GaN sur SiC 30

3 Caractérisation des transistors GaN pour les applications radar 33

3.1 Les senseurs aéroportés 33

3.2 Caractérisations DC et RF des composants 36

3.3 Caractérisation des performances en puissance 40

3.4 Stabilité P2P des composants 43

3.5 Maitrise des phénomènes de pièges 45

4 Optimisation de la technologie GaN 49

4.1 Optimisation de la technologie de fabrication 49

4.2 Recherche de nouvelles épitaxies 49

5 Conclusion du chapitre 1 51

Chapitre 2- Banc de mesure de la stabilité impulsion à impulsion **52**

1 Stabilité P2P et cahier des charges 53

1.1 Principe d'extraction des paramètres d'une cible 53

1.2 Définition de la stabilité impulsion à impulsion 54

1.3 Cahier des charges pour l'application senseur aéroporté 57

1.4 Quelles solutions pour l'extraction de la stabilité P2P ? 59

2 Développement du Banc P2P 64

2.1 Système d'acquisition P2P 64

2.2 Génération du signal RF impulsionnel 66

2.3 Adaptation en puissance des transistors sous test 68

2.4 Mesure des performances en puissance des transistors en condition opérationnelle 71

3 Programme d'acquisition et protocole de mesure 76

3.1 Cahier des charges du programme d'acquisition 76

3.2 Protocole de mesure ... 77
3.3 Validation du banc ... 83
3.4 Validation de la mesure de stabilité ... 84
4 Banc d'analyse des effets transitoires ... 88
4.1 Objectif et principe de la mesure ... 88
4.2 Protocole de mesure ... 90
4.3 Conclusion ... 94
5 Conclusion du chapitre 2 ... 95
Chapitre 3 - Évaluation des technologies UMS ... 96
1 Introduction ... 97
2 Composants GH25 ... 98
2.1 Caractérisation DC ... 98
2.2 Caractérisation petit signal ... 99
2.3 Caractérisation en régime grand signal ... 100
2.4 Évaluation des pièges et de leur impact sur les performances RF ... 102
2.5 Évaluation de la technologie GH25 dans le cadre des senseurs aéroportés ... 103
2.6 Conclusion sur la GH25 ... 110
3 Technologie GH15 ... 111
3.1 Caractérisation DC et petit signal ... 111
3.2 Caractérisation petit signal de la technologie GH15 ... 113
3.3 Caractérisation des performances en puissance ... 114
3.4 Évaluation des pièges et de leur impact sur les performances RF ... 115
3.5 Évaluation de la technologie GH15 dans le cadre des senseurs aéroportés ... 119
3.6 Conclusion sur la GH15 ... 126
4 Technologie 100nm (GH10) ... 127
4.1 Caractérisation DC et petit signal ... 127
4.2 Caractérisation petit signal de la technologie GH10 ... 131
4.3 Mesure de pièges ... 131
4.4 Caractérisation des performances en puissance de la technologie GH10 ... 132
4.5 Conclusion sur la GH10 ... 133
5 Conclusion du chapitre 3 ... 134
Chapitre 4 - Étude de nouvelles structures GaN pour la montée en fréquence ... 137
1 Introduction ... 138
1.1 Procédé de fabrication ... 138
1.2 Optimisation de l'épitaxie ... 139
2 Comparaison de la structure HEMT et de la structure DHFET ... 141
2.1 Introduction ... 141

2.2 Présentation des épitaxies 142
2.3 Fabrication des composants 143
2.4 Caractérisations DC et en petit signal 143
2.5 Caractérisations DC impulsionnelles 146
2.6 Caractérisation en régime grand signal 148
2.7 Robustesse des composants 149
2.8 Extraction de la température de jonction des structures DHFET et HEMT par thermographie Raman 150
2.9 Conclusion 151
3 Optimisation de la structure HEMT dopée carbone 153
3.1 Optimisation de l'épaisseur du cap de la structure et du procédé de fabrication 153
1.1 Optimisation de la passivation « ex-situ » 157
3.2 Influence de l'épaisseur du canal au sein de la structure AlN/GaN 158
3.3 Conclusion 166
4 Autres solutions pour la montée en fréquence 167
4.1 Barrière à base du quaternaire InAlGaN 167
4.2 Structure HEMT « ultrafine » 170
5 Conclusion du chapitre 4 179
Conclusion générale 181
Listes des communications scientifiques 184
Bibliographie 186

Glossaire

- **μ_e :** mobilité des électrons
- **AlN :** Nitrure d'aluminium
- **CAN :** Convertisseur Analogique –Numérique
- **CW :** Signal RF continu
- **DHFET** : Double Heterostructure Field Effect Transistor
- **DIBL** : Drain Induced Barrier Lowering
- **Drain Lag :** Pièges dans la zone Grille-Drain
- **DUT :** Device Under Test =Amplificateur sous test
- **F_{MAX} :** Fréquence de coupure en puissance
- **F_T :** Fréquence de coupure en courant
- **GaN :** Nitrure de Gallium
- **Gate Lag :** Pièges sous la grille
- **GD** : Distance Grille-Drain
- **GH10** : Filière de composants UMS utilisant des grilles de 150nm
- **GH15** : Filière de composants UMS utilisant des grilles de 150nm
- **GH25** : Filière de composants UMS utilisant des grilles de 250nm
- **Gm_{MAX} :** Gain transconductance maximal
- **Gp** : Gain du transistor
- **HEMT** : High Electron Mobility Transistor
- **HPA :** Amplificateur de puissance
- **I_D :** Courant de drain
- **I_D :** Courant de fuite
- **I_{Dleak}** : Courant de fuite
- **Labview :** Laboratory Virtual Instrument Engineering Workbench, conception de systèmes de mesures
- **L_g :** Longueur de grille
- **LNA** : Amplificateur faible bruit
- **LO :** Oscillateur Local
- **MBE** : Molecular Beam Epitaxy=épitaxie par jet Moléculaire
- **MEB :** Microscopie à balayage
- **MIMO :** Multiple Input Multiple Output, système d'antenne
- **MOCVD :** Metal Organic Chemical Vapor Deposition, méthode de croissance d'épitaxie
- **NL :** couche de nucléation
- **Ns :** Concentration des électrons dans le canal
- **PAE :** Power Added Efficiency (rendement)
- **PECVD :** *Plasma-Enhanced Chemical Vapor Deposition*=dépôt chimique en phase vapeur assisté par plasma
- **P_{inj}** : Puissance injectée en dBm
- **P_{out} :** Densité de puissance de sortie exprimé en W/mm
- **Rc :** Résistance des contact Ohmique
- **RF :** Radiofréquence
- **RMS :** Root Mean Square, méthode de la moyenne quadratique pour le calcul de la stabilité
- **SD :** Standard Déviation, méthode de l'écart type pour le calcul de la stabilité

- **Si :** Silicium
- **SiC :** Carbure de silicium
- **SMU : Source Measure Unit, (générateur de tensions)**
- **Stabilité P2P :** Stabilité impulsion à impulsion
- **TOP** : Tube à Onde Progressive
- **V_{DS} :** Tension drain source
- **V_{DSq} :** Tension de drain de stress
- **V_{GS} :** Tension grille source
- **V_{GSq} :** Tension grille de stress
- **VNA :** Analyseur de réseau vectoriel

Introduction générale

Depuis les années 1990, les transistors HEMTs à base de GaN attirent une attention considérable dans la communauté scientifique et dans le secteur industriel. Compte tenu des propriétés de ce matériau, les transistors GaN permettent un fonctionnement de forte puissance en gamme d'ondes millimétriques. La compagnie Thales, qui développe des senseurs aéroportés, est particulièrement intéressée par cette technologie qui pourrait à terme remplacer les amplificateurs à tubes employés jusque-là. Cependant, cette technologie demande encore des optimisations afin de répondre aux problèmes liés à la diminution des dimensions des transistors pour la montée en fréquence et ainsi améliorer les performances RF. Aux performances RF s'ajoute la stabilité impulsion à impulsion (P2P), figure de mérite clé des senseurs aéroportés, dont dépend la précision de la détection des paramètres d'une cible. Ce travail de thèse présenté dans ce manuscrit a pour objectif, d'une part, de développer un banc de mesure permettant l'extraction de la stabilité P2P de composants en cours de développement, et d'autre part, d'étudier des composants permettant de répondre aux enjeux liés à la montée en fréquence.

Dans un premier chapitre introductif, je présenterai d'abord les propriétés du GaN expliquant l'engouement à son égard. Ensuite, je m'intéresserai au marché des transistors HEMTs GaN en identifiant les acteurs et les applications susceptibles d'être concernées par cette rupture technologique. Puis, je me focaliserai sur l'atout que représente le GaN dans les futurs senseurs aéroportés. Ainsi, je pourrai identifier les figures de mérite des transistors HEMTs pour cette application spécifique et les méthodes de caractérisations permettant leur évaluation. Enfin, j'aborderai les leviers technologiques à surmonter en vue de l'optimisation des composants pour cette application.

Dans un deuxième chapitre, je me focaliserai plus spécifiquement sur la stabilité P2P des transistors HEMTs GaN. D'abord, je définirai la notion de stabilité P2P et présenterai son importance pour les senseurs aéroportés. Ensuite, après avoir présenté le cahier des charges défini par Thales, j'expliquerai la démarche que j'ai menée pour développer un banc de mesure de stabilité P2P fonctionnant en bande Ku sous pointes. Enfin, je présenterai un banc de mesures d'effets transitoires dont le fonctionnement est basé sur celui du banc P2P.

Dans le chapitre 3, je me pencherai sur l'étude de composants fabriqués par UMS qui pourraient être employés dans les senseurs aéroportés. Dans ce chapitre, articulé en trois parties, je présenterai les caractérisations de trois filières de composants industriels incluant la filière qualifiée dénommée GH25 (grille de 250nm), la filière GH15 (grille de 150nm) en cours de qualification et la filière GH10 (grille de 100nm) en cours de développement.

Enfin dans le chapitre 4, j'étudierai de nouvelles structures pour le développement de la technologie GaN 100nm dans le but d'améliorer les performances de ces composants de manière fiable tout en limitant les phénomènes de pièges. Dans un premier temps, je me focaliserai sur l'étude de l'hétérostructure AlN/GaN. D'abord, je présenterai une comparaison de composants utilisant un buffer GaN dopé carbone et un buffer présentant une back barrier AlGaN. Ensuite, je me pencherai sur l'optimisation de la structure AlN/GaN avec le buffer GaN dopé carbone notamment au niveau de l'épaisseur du canal. Dans un second temps, j'aborderai d'autres solutions comme l'utilisation de barrière quaternaire et des structures « HEMT ultrafines » sans buffer.

Chapitre 1 – Introduction aux transistors HEMTs GaN

1 Contexte et état de l'art

1.1 Essor du GaN

Le GaN apparait dans la littérature au début des années 70 avec la mise en avant des propriétés luminescences du GaN [1], ouvrant la voie, par la suite, au développement des LED violettes [2] et bleues. En 1985, Amano améliore la qualité de l'épitaxie en introduisant une fine couche d'AlN (Figure 1) permettant d'améliorer les propriétés optiques du matériau [3]. Quelques années plus tard, en 1991, Nakamura améliore la méthode de croissance par l'adaptation du système de déposition MOCVD au GaN permettant ainsi d'obtenir des épitaxies de 2 pouces uniformes et reproductibles [4]. Leurs travaux sur le développement de la LED bleue seront récompensés en 2014 par un prix Nobel de physique.



Figure 1 Image SEM d'une lamelle de GaN avec et sans buffer AlN [3]

En 1993, Khan réalise sur substrat saphir le premier transistor HEMT basé sur une hétérostructure AlGaN/GaN [5]. À partir de cette date, le GaN va susciter un intérêt croissant d'année en année. La Figure 2 témoigne de cet engouement au sein de la recherche académique où une explosion du nombre de publications concernant le GaN est observée à partir des années 90.



Figure 2 Nombre de publications faisant référence au « GaN » recensées par scopus de 1980 à 2017

1.2 Du GaN aux transistors HEMT GaN

1.2.1 Du matériau GaN à l'hétérostructure à base de GaN

L'engouement pour le GaN s'explique notamment par ses propriétés physiques qui en font le meilleur candidat pour les applications de puissance en hyperfréquence. Dans le tableau (Figure 3), quelques paramètres de différents matériaux sont recensés pour ce type d'application:

- le champ de claquage et l'énergie de bande interdite qui sont des paramètres essentiels pour un fonctionnement à très haute tension, forte puissance et à haute température.
- la mobilité électronique et la vitesse de saturation qui sont des paramètres essentiels à un fonctionnement très haute fréquence.

	Champs de claquage (10^6 V.cm^{-1})	Bande Interdite @300K (eV)	Mobilité des électrons (cm^2.V^{-1}.s^{-1})	Mobilité des trous (cm^2.V^{-1}.s^{-1})
Si	0.3	1.2	1400	450
AsGa	0.4	1.42	8500	400
InP	0.5	1.34	5400	200
AlN	1.2	6.2	300	14
4H-SIC	3	3.23	900	120
GaN	5	3.3	1000	200

Figure 3 Propriétés physiques de différents matériaux [6]

D'un point de vue de la mobilité, les matériaux InP ou AsGa sont de loin les matériaux les plus attractifs pour la montée en fréquence. Cependant, leur bande interdite et leur champ de claquage faibles limitent leur utilisation pour des applications de puissance à la différence du GaN. En effet, en plus de présenter d'excellentes caractéristiques pour les applications de puissance, le GaN présente une vitesse de saturation des électrons élevée (3 fois supérieure à celle du Si) lui ouvrant ainsi la porte aux applications hyperfréquences de puissance.

En outre, le GaN a la possibilité d'être associé à d'autres matériaux pour donner naissance à des hétérostructures qui permettent d'obtenir une forte mobilité jusqu'à 3215cm^{2}V^{-1}s^{-1} [7].

Une hétérostructure à base de GaN consiste en la superposition d'une couche épaisse de GaN à une couche mince à base de l'alliage (In)(Al)GaN appelée barrière présentant une énergie de bande de conduction supérieure à celle du GaN. La différence d'énergie de leur bande interdite conduit à une discontinuité de la bande de conduction donnant naissance à un puits quantique au niveau de l'interface entre la barrière et le GaN où viennent se confiner les électrons formant ainsi un gaz bidimensionnel (2DEG) [8]. Dans ce puits, les électrons subissent peu d'interactions, ce qui se traduit par une très forte mobilité des électrons. De plus, du fait que les les alliages à base de GaN sont des matériaux à large bande interdite, la discontinuité de la bande de conduction est plus grande que celle de matériaux dits à petit « gap » permettant l'obtention de fortes concentrations d'électrons dans le puits qui peuvent atteindre des densités supérieures à 10^{13}cm^{-2}.

Enfin, une différence fondamentale avec les autres semi-conducteurs est l'absence de nécessité de dopage pour les structures à base de GaN. La formation du gaz d'électrons 2D se produit sous l'effet d'un champ électrique induit par des polarisations spontanées et piézoélectriques.

1.2.2 De l'hétérostructure à l'épitaxie des transistors de types HEMTs

Cette hétérostructure est la zone active de la structure d'épitaxies des transistors GaN HEMT. Les épitaxies se caractérisent par une superposition de couches (Figure 4)

- La couche de nucléation
- La couche buffer
- Le canal GaN
- La couche barrière
- La couche de cap.

La croissance de ces structures est réalisée dans des bâtis de croissance par différentes méthodes telles que la MBE (*Molecular Beam Epitaxy*) ou la MOCVD (« *Metal Organic Chemical Vapor Deposition* »). Cette dernière méthode reste la plus intéressante pour la production à volume élevé d'épitaxies de bonne qualité.



Figure 4 Structure schématique de l'épitaxie d'un transistor HEMT à base de GaN

1.2.3 De l'épitaxie aux transistors GaN HEMTs

Les HEMTs (*High Electron Mobility transistors*) sont des transistors à effet de champ. Ils ont la particularité d'être unipolaires, c'est à dire que les seuls porteurs sont les électrons. Le principe de ces transistors repose sur l'existence d'un canal d'électrons qui, dans le cas d'un transistor HEMT à base de GaN, est un gaz d'électrons bidimensionnel dont on module la conductance en appliquant un champ électrique perpendiculaire au sens du courant. Ainsi, l'effet transistor est obtenu par la fabrication de contacts ohmiques appelés source et drain et d'un contact appelé grille qui commande la densité de porteurs dans le canal (cf. Figure 5).



Figure 5 Coupe schématique d'un transistor GaN HEMT et photo d'un transistor avec les accès de drain, de grille et de source

On peut définir le transistor technologiquement par sa longueur de grille (L_g), par la distance grille-drain (GD) et par le développement correspondant au nombre de doigts N de grilles multiplié par la largeur de la grille (2xWµm) (cf. Figure 6).



Figure 6 Photo MEB de la partie active d'un transistor HEMT

En appliquant une tension entre le drain et la source (V_{DS}), les électrons circulent de la source vers le drain engendrant un courant de drain I_D. L'application d'une tension entre la grille et la source V_{GS} induit un champ électrique perpendiculaire au canal dans la région sous la grille. Les transistors GaN sont « normally on », on applique donc une tension de grille négative afin de moduler le courant. La déplétion totale du canal est obtenue au-delà d'une tension de seuil ($V_{GS}<V_{TH}$).

1.3 Potentiel des transistors HEMTs GaN

1.3.1 Les applications de puissance

Outre les applications RF, il faut noter que le GaN s'impose également, depuis quelques années, dans les applications d'électronique de puissance concurrençant potentiellement le Si de type MOSFETs (Metal-Oxide-Semiconductor Field Effect Transistor) ou encore les IGBT (Insulated Gate Bipolar Transistor). Le GaN est un candidat pour les applications fonctionnant jusqu'à 650V voire au-delà de 1kV (dans un futur proche) telles que les convertisseurs DC-DC, inverseurs, drivers… Ce marché est particulièrement stimulé par l'essor des véhicules

électriques et plus globalement par les enjeux environnementaux quant à la réduction des consommations d'énergie. Aujourd'hui, les applications de puissance représentent 25% du marché du GaN et pourraient atteindre près de 450 millions de dollars en 2022 selon les projections de « *Yole Development* ».

1.3.2 État de l'art

Comparés à d'autres types de composants, les transistors HEMTs GaN présentent les meilleures performances en puissance à des fréquences élevées comme le montre la Figure 7.



Figure 7 Comparaison des performances en puissance en fonction de la fréquence obtenues en laboratoire pour différents types de composants

Ces performances expliquent l'engouement pour le GaN des industriels qui visent des applications demandant de forte puissance sur des bandes de fréquence allant jusqu'à la bande W [9]–[18].

2 Marché des transistors HEMTs GaN et leurs applications

Dans cette partie, nous cherchons à évaluer les technologies de transistors HEMTs à base de GaN disponibles sur le marché. On présentera d'abord les différents substrats disponibles pour accueillir l'épitaxie des HEMTs GaN. Le choix du substrat dépend des performances recherchées et/ou du marché visé.

2.1 Le choix du substrat

2.1.1 Critères de choix

Différents types de substrats peuvent être utilisés pour la croissance d'épitaxie des GaN HEMTs. Étant donné que les HEMTs GaN sont destinés à des applications à haute fréquence et forte puissance, ils sont susceptibles d'être sujets à des phénomènes d'auto-échauffement importants. Une bonne conductivité thermique associée à une haute qualité de l'épitaxie doivent donc être recherchées. Le choix du substrat repose donc sur différents paramètres :

- **Le désaccord de maille ainsi que le coefficient d'expansion thermique entre le substrat et le GaN.**

Ces deux paramètres sont critiques pour assurer une bonne qualité d'épitaxie. Les défauts pourraient limiter la diffusion thermique, impacter les performances RF et donner naissance à des effets de piégeages des porteurs.

- **La conductivité thermique du substrat**

Ce paramètre traduit la capacité des matériaux à diffuser la thermique. Il est essentiel dans le cas d'application de puissance qui génèrent de forts auto-échauffements.

- **Le coût du substrat**

Le coût du substrat peut être critique dans certaines applications. Ce coût dépend du nombre de fournisseurs, du coût de fabrication et de la taille disponible.

Substrat	Constante de maille	Désaccord de maille (%)	Conductivité thermique ($W.cm^{-1}.K^{-1}$)	Coefficient d'expansion thermique $\Delta a / a$ ($10^{-6}.K^{-1}$)	Coût		Taille de wafer
GaN	3.12	0	1.3	5.6	+++		2
6H-SIC	3.08	3.4	4.9	4.2	++		4-6
Al_2O_3	2.75	14	0.5	7.5	-		
Si	2.75	18	1.5	3.6	-		12
Diamant	3.567		8-12		+++		5x5mm
AlN	3.11	0.3	2.85	5.27	+++		2

Tableau 1 Propriétés à 300K des substrats utilisés pour la croissance d'épitaxie à base de GaN [6]

2.1.2 Le substrat Saphir

Pour des raisons de coût, les premiers HEMTs à base de GaN ont été réalisés sur substrat Saphir (Al_2O_3) mais sa faible conductivité thermique est rédhibitoire à son utilisation dans le cadre d'application de puissance. Il reste fortement utilisé dans le cadre des applications optoélectroniques telles que les LEDs.

2.1.3 Le substrat Silicium et le substrat Carbure de Silicium

Pour l'heure, l'industrie du GaN s'intéresse particulièrement aux substrats Silicium et Carbure de Silicium. Même si d'après le Tableau 1, le SiC est un substrat bien plus attractif d'un point de vue physique, le substrat Silicium n'est cependant pas abandonné par les industriels étant donné son coût beaucoup plus faible. On distinguera donc deux types de transistors HEMT à base GaN, celui recourant à un substrat silicium qu'on appellera GaN-sur-Si et l'autre recourant à un substrat Carbure de Silicium qu'on appellera GaN-sur-SiC.

2.1.4 Les substrats « Alternatifs »

Il faut également noter que d'autres substrats sont également à l'étude. Mais leur faible maturité et leur coût ne leur permettent pas pour le moment de concurrencer le SiC ou le Si.

a) Le substrat GaN

L'utilisation de substrat GaN dit massif, semble être la meilleure solution notamment du point de vue du désaccord de maille et du coefficient d'expansion thermique permettant de limiter les taux de dislocation. Mais l'obtention de GaN massif nécessite des conditions de température et de pression élevées. On préférera l'utilisation de substrats GaN appelés « auto-supportés » permettant l'obtention du substrat GaN. Mais le GaN auto-supporté reste onéreux et de petite taille. Il faut également noter que pour les applications RF, l'impact des dislocations sur les performances et sur la fiabilité des composants latéraux n'a jamais été prouvé. L'intérêt de ce substrat pour les applications hyperfréquences est donc toujours controversé.

b) Le substrat Diamant

Le diamant suscite un intérêt notamment par le fait qu'il est le meilleur conducteur thermique. Cependant, le fort désaccord de maille associé à une différence importante de coefficient

thermique avec le GaN semble être un défi difficile à surmonter dans le cadre de la croissance « directe » d'épitaxie GaN de bonne qualité.

c) Le substrat AlN « bulk »

Le faible désaccord de maille associé à un coefficient d'expansion thermique proche de celui du GaN font de l'AlN bulk un candidat idéal comme substrat pour le GaN [19]. Cependant, la difficulté à le fabriquer limite, pour l'instant, sa disponibilité en wafer de plus de 2 pouces.

2.2 GaN-sur-Si

2.2.1 L'intérêt du GaN-sur-Si

Le silicium présente des propriétés physiques moins intéressantes que celles du SiC. La faible conductivité thermique du Silicium est un facteur limitant pour les applications de puissance où les phénomènes d'auto-échauffement peuvent être très importants. Cependant, l'expérience accumulée sur Silicium pourrait, via des procédures en face arrière, améliorer la diffusion thermique.

De plus, le désaccord de maille et la différence de coefficient de dilatation thermique entre le Silicium et le GaN complexifient les méthodes de croissance du GaN. Ainsi, on observe au cours de la croissance une diffusion du GaN dans le silicium au niveau de l'interface substrat–épitaxie (« intermixing »). Cette diffusion conduit à la formation d'une couche de conduction parasite à cette interface dont l'impact se traduit par des pertes RF [20]. Mais l'optimisation de la méthode de croissance, réalisée entres autres par EpiGaN, a permis de prévenir notamment la diffusion du Ga à travers le Silicium, ce qui permet de réduire considérablement les pertes RF.

On observe, jusque 40GHz, des pertes RF mesurées sur un substrat GaN/Si optimisé inférieures à 0.4dB/mm contre 2dB/mm pour un substrat GaN/Si classique, ce qui est comparable à un substrat GaN/SiC (cf. Figure 8).



Figure 8 pertes RF obtenues sur une ligne de 1mm pour un substrat GaN/SiC, GaN/Si avec une croissance optimisée et non optimisée

L'amélioration des procédures de croissance favorise la voie du développement des composants à base de GaN-sur-Si pour des applications RF. Même si les problèmes de diffusion thermique restent un facteur limitant, l'utilisation de substrat Si est particulièrement stimulée pour des raisons d'ordre économique. D'une part, les substrats Silicium sont peu chers et sont disponibles sur des larges tailles de wafer allant jusque 12 pouces, ce qui permet de réduire le coût par composants. Par ailleurs, ce substrat présente peu de risque de rupture d'approvisionnement compte tenu des nombreux fournisseurs. D'autre part, l'utilisation de ce substrat favorise l'intégration monolithique de transistors GaN au côté de composants CMOS.

2.2.2 Les applications télécommunications

Le GaN-sur-Si pourrait, par exemple, jouer un rôle sur les infrastructures liées au déploiement du réseau 5G. Ce nouveau réseau prévoit l'augmentation des débits de transmission de données, la diminution de la consommation énergétique du réseau avec une augmentation de sa capacité pour répondre au nombre croissant d'objets connectés (smartphone, IoT, …)[21].

- Ainsi, l'utilisation de bandes de fréquences plus élevées allant jusqu'à la bande millimétrique est prévue afin d'augmenter le débit. Cependant, les fréquences élevées se propagent plus difficilement dans l'air et pénètrent difficilement dans les bâtiments, ce qui nécessite en conséquence de recourir à une densification des antennes.

Par ailleurs, afin de répondre aux exigences liées à la densification des objets connectés, de nouvelles méthodes de télécommunication vont être employées notamment le système du massive MIMO beamforming. Le massive MIMO repose sur l'utilisation d'un grand nombre d'antennes sous forme d'une matrice au niveau des stations de base.[22]



Figure 9 Antenne pour Massive MIMO

L'augmentation de la fréquence, la densification des points d'accès et les techniques de MIMO beamforming employées au niveau des stations de base nécessitent l'utilisation de nouveaux composants. Les transistors HEMTs à base de GaN pourraient y jouer un rôle important notamment au niveau des stations de base ou encore des points d'accès étant donné qu'ils couvrent les bandes de fréquences prévues par la 5G tout en délivrant de fortes puissances. Il faut tout de même relativiser la potentielle pénétration sur le marché du GaN-sur-Si dans ce cadre qui pourrait être freiné par des rendements en puissance ajoutée limités par la dissipation thermique sous forte puissance.

2.2.3 Acteurs du GaN-sur-Si

Motivés en partie par le déploiement de la 5G, différents acteurs se placent sur le marché du GaN-sur-Si. On y trouve les fournisseurs de substrat et d'épitaxies et les fondeurs. Ce marché se répartit entre les trois pôles mondiaux : Europe, États-Unis et l'Asie avec le Japon et la Chine.



Figure 10 Acteurs du GaN-sur-Si pour la RF dans le monde

2.3 La technologie GaN-sur-SiC

2.3.1 Atouts du SiC

Le substrat SiC est sans conteste le plus attractif d'un point de vue de la croissance d'épitaxie à base de GaN. D'une part, il présente un paramètre de maille et un coefficient d'expansion

thermique proches du GaN, ce qui favorise l'obtention d'une bonne qualité d'épitaxie avec de faible de taux de dislocation permettant de limiter les pertes RF (Figure 8). D'autre part, l'atout du SiC repose sur sa conductivité thermique élevée favorisant la montée en puissance.

2.3.2 Les acteurs du marché

Ces performances ont néanmoins un coût qui limite, pour le moment, l'utilisation du GaN-sur-SiC à des marchés de niche tels que l'aérospatial ou le militaire comme en témoigne la nature des utilisateurs finaux de ce type de composants (Thales, Raytheon, …).

Ce coût s'explique notamment par un nombre très restreint de fournisseurs de substrats SiC. Seules quelques entreprises se partagent le marché : les historiques CREE et NORSTEL pour les États-Unis et l'Europe et SICC en Chine. Les substrats sont généralement dix fois plus chers que le Si.



Figure 11 Les acteurs du marché du GaN-SiC (substrat, épitaxie, fondeur et utilisateur finaux)

La réduction des dimensions de la taille des composant nécessaire à la montée en fréquence entraîne une augmentation du pic de champ électrique et implique un accroissement significatif de la température de jonction, ce qui requiert une diffusion thermique accrue pour maintenir un haut niveau de fiabilité. Or, à la différence des composants GaN-sur-Si qui sont limités en fréquence notamment à cause de leur problème de diffusion thermique, les composants GaN-sur-SiC permettent des fonctionnements à plus haute fréquence avec des performances en puissance plus importantes. (cf. Figure 13)

2.4 Conclusion sur les applications des transistors GaN sur Si et GaN sur SiC

Le transistor HEMT GaN grâce à la supériorité de ses propriétés physiques en fait un candidat majeur pour des applications civiles (réseau 5G) et militaires (système radar à balayage électronique). D'ailleurs, ce marché se partage entre deux secteurs principaux : celui des applications militaires (41%) et celui des télécommunications (47%).



Figure 12 Répartition du marché du GaN en 2017 et sa prévision 2023 d'après le rapport «RF GaN Market : Application, Players, Technology, and Substrates 2019 report» de Yole development paru en 2019

Pour ces deux secteurs, les performances recherchées pour les transistors HEMT GaN sont proches donnant un caractère dual aux GaN RF puisque cette technologie bénéficie à la fois au domaine civil et au domaine militaire. Ce potentiel se traduit également sur le plan économique avec un marché du GaN RF estimé à 645 millions de dollars en 2018 d'après le rapport de Yole Development publié en 2019 (« RF GaN Market : Application, Players, Technology, and Substrates 2019 report ») et selon leurs prévisions, ce marché pourrait atteindre 2 milliards de dollars en 2024 soit un taux de croissance annuel moyen (CAGR) de plus de 20%.



Figure 13 Performance de MMIC GaN-sur-Si et GaN-sur-SiC en fonction de la fréquence

Le GaN-sur –SiC est, quant à lui, plus cher mais présente des performances en fréquence et en puissance bien supérieures au GaN-sur-Si comme le montre la Figure 13. Aussi, il sera privilégié dans des applications motivées davantage par la recherche de performances que par le coût. C'est le cas notamment des senseurs aéroportés. La Figure 14 extraite du rapport de Yole Development « GaN RF devices market : Application, Players, Technology, and substrate » paru en 2016 précise les marchés susceptibles d'être impactés par le GaN-sur-Si et le GaN-Sur SiC.



Figure 14 Répartition du marché du GaN-sur-Si et du GaN-sur-SiC

Un problème subsiste d'ordre géopolitique concernant le GaN-sur-SiC car ce type de composant est susceptible d'être utilisé dans des applications stratégiques (militaires et spatiales). De ce fait, les composants américains sont soumis à la restriction ITAR

(« International Traffic in Arms Regulations ») ou EAR (Export Administration Regulations). Ces réglementations américaines rendent difficiles, voire impossibles l'importation et l'utilisation de composants américains qui y sont soumis. De plus, elles interdisent la vente d'équipement contenant au moins un composant américain placé sous le régime de l'ITAR.

Aussi la France, via la DGA et l'Europe, au travers de projets EDA (European Defense Agency), poussent le développement de source européenne de GaN-sur-SiC pour assurer l'indépendance de l'Europe vis-à-vis des États-Unis.

Ma thèse portant sur l'optimisation des technologies GaN pour les applications de senseurs aéroportés s'inscrit dans cette démarche.

3 Caractérisation des transistors GaN pour les applications radar

La centrale de caractérisation de l'IEMN dispose de tous les équipements permettant la caractérisation classique de transistors allant des mesures DC et paramètres S jusqu'à la caractérisation en puissance en passant par des mesures de pièges via un banc DC impulsionnel. Ces bancs permettent l'évaluation des transistors HEMTs GaN pour diverses applications incluant les senseurs aéroportés.

3.1 Les senseurs aéroportés

Dans le domaine militaire, l'amplification de puissance est assurée majoritairement par des amplificateurs à tube (TOP) tels que dans les applications radar ou les systèmes de guerres électroniques [23]. Du fait de leurs faibles encombrements couplés à de fortes densités de puissance délivrées à hautes fréquences, les amplificateurs à base de transistors HEMTs GaN sont des candidats au remplacement des TOP notamment dans les systèmes radars et plus particulièrement les radars aéroportés.

3.1.1 Principe général d'un système radar

Les ondes électromagnétiques ont la propriété de se réfléchir sur tout objet, appelé cible, présent sur son chemin. L'onde de retour peut être détectée par un récepteur puis subir un traitement de signal afin d'extraire, en fonction du traitement associé, certains paramètres de cette cible tels que sa distance, ou sa vitesse.

Classiquement, le signal radar émis est un signal impulsionnel hyperfréquence de fréquence f_p. Ce signale se caractérise également par sa longueur d'impulsion (τ) et le taux de répétition de cette impulsion appelé rapport cyclique (T/τ). (cf. Figure 15)



Figure 15 Signal radar impulsionnel

Un système radar peut se résumer en 4 parties [24]:

- Un émetteur composé d'une source RF, d'un modulateur et d'un étage d'amplification de puissance génère le signal RF impulsionnel.

- Une antenne focalise et concentre l'énergie du signal radar émis par l'émetteur dans une direction. Cette même antenne est également utilisée pour la réception du signal réfléchi. Dans le cas où l'antenne est émettrice et réceptrice, l'ajout de duplexeur est essentiel pour orienter le signal radar de l'émetteur à l'antenne et le signal réfléchi de l'antenne au récepteur.
- Un récepteur qui doit présenter une forte sensibilité détecte puis filtre le signal réfléchi par la cible.
- Un système traite et exploite le signal venant du récepteur afin d'extraire les paramètres de la cible.



Figure 16 Représentation synthétique d'une antenne d'émission/réception Radar

3.1.2 Les senseurs aéroportés à balayage mécanique

Dans le cas plus spécifique des radars aéroportés de type interception placés dans le nez des avions de combat ou dans celui des missiles (autodirecteurs), le faisceau doit être en mesure de poursuivre la cible. Pour cela, on recourt à une antenne à balayage permettant d'orienter le faisceau.

Les senseurs aéroportés toujours en fonctionnement recourent à une antenne d'émission/réception radar passive à balayage mécanique et ils reposent, au niveau de l'étage d'amplification, sur un amplificateur tube à ondes progressives (TOP).

Les amplificateurs TOP se composent d'une cathode qui fournit les électrons, de l'optique électronique qui les accélère et les focalise ainsi que d'un collecteur qui les récupère à la fin. L'ensemble de ces éléments est placé au sein d'une enveloppe à vide qui en assure le refroidissement. Le principe de l'amplification consiste en une interaction entre le faisceau d'électron et le signal RF qui contraint l'électron à fournir une partie de son énergie à l'onde RF [25].



Figure 17 Schéma simplifié d'un amplificateur à tube à ondes progressives

Les amplificateurs à tube présentent des performances sur de larges bandes de fréquence avec des gains élevés de l'ordre 40 à 50dB couplés à de forts rendements (70%) et à de fortes puissances (plusieurs kW).[26][27]. Cependant, leur fonctionnement nécessite des tensions d'alimentation élevées de l'ordre du kV pouvant engendrer, dans des systèmes compacts, des problèmes d'encombrement notamment dans le cas de systèmes aéroportés.

3.1.3 Les antennes actives à balayage électronique

L'amélioration des senseurs aéroportés passe par le remplacement des systèmes basés sur une des antennes à balayage mécanique par des antennes à balayage électronique. Ces nouveaux systèmes présentent des avantages opérationnels comparés à ceux basés sur un balayage mécanique [28] :

- une forte agilité du faisceau, c'est-à-dire que le changement de la position du faisceau se fait dans un temps court (quelques centaines de nanosecondes contre quelques secondes).
- une amélioration du rendement, car l'amplification est placée au plus près de l'élément rayonnant à la différence d'autres types d'antennes.
- un gain de fiabilité dû au fait que ces antennes sont composées d'un grand nombre d'émetteurs. La défaillance de quelques émetteurs n'entraîne pas de dégradation brutale des performances a contrario d'un émetteur centralisé qui dans ce cas condamne l'ensemble du système.
- Ces avantages reposent sur le principe et l'architecture de ses antennes. Les antennes actives à balayage électronique sont d'abord des antennes à réseau, c'est-à-dire qu'une entrée est associée à N sorties via un distributeur, ces N sorties sont associées à N éléments rayonnants. L'aspect actif de l'antenne s'explique par l'ajout de N modules actifs entre le distributeur et l'élément rayonnant assurant la partie émission et la partie réception du signal.



-

Figure 18 Représentation schématique d'un antenne active

Dans ce module actif, au niveau de l'émission, des circuits de commande permettent de jouer sur la phase, l'amplitude et la forme du signal (taille d'impulsion et rapport cyclique) via des déphaseurs, atténuateurs et modulateurs. On y trouve surtout l'amplificateur de puissance.

Au niveau de la réception, l'amplificateur faible bruit (LNA) est placé au plus près de l'antenne afin de minimiser le facteur de bruit. Un duplexeur et un limiteur sont utilisés en amont du LNA afin de le protéger lors de la phase d'émission.



Figure 19 Représentation schématique du module actif d'une antenne active

Du point de vue du balayage électronique, c'est en faisant varier la phase du signal qu'on est capable d'orienter le faisceau dans une direction donnée.

3.1.4 Remplacement des TOP par des transistors à état solide

L'architecture des antennes balayage électronique nécessite l'utilisation d'un grand nombre de modules d'amplification et doit en conséquence employer des modules d'amplification plus compacts. À cause de leur encombrement, le remplacement des TOP par des transistors à état solide est essentiel au développement de ces nouveaux senseurs aéroportés [29].

Grâce à ses propriétés lui permettant de délivrer de forte densité de puissance à des fréquences élevées, les HEMTs à base de GaN sont de bons candidats pour ce type d'application.

Cependant, malgré l'amélioration des procédés de fabrication des transistors HEMTs GaN, certaines caractéristiques de ces dispositifs doivent être optimisées notamment dans le cas des applications aéroportées :

- optimisation des performances en puissance et notamment du rendement en puissance ajouté
- amélioration de la fiabilité des dispositifs et de leur robustesse
- amélioration de la stabilité impulsion à impulsion
- accélération du temps d'établissement de la puissance intra-impulsion
- limitation des phénomènes de pièges

3.2 Caractérisations DC et RF des composants

Afin d'optimiser les performances des transistors HEMTs GaN dans le cadre des applications senseurs aéroportés, il faut être en mesure d'extraire les figures de mérite clés des transistors en lien avec cette application. L'évaluation d'une partie de ces paramètres passe par la caractérisation sur des bancs de mesures déjà disponibles à l'IEMN. Le transistor étudié suivra une procédure de caractérisation « classique » allant de sa caractérisation DC à sa caractérisation en puissance (cf. Figure 20).



Figure 20 Procédure de caractérisation basique des composant

3.2.1 Caractérisation DC

Par les mesures DC, on cherche avant à tout à s'assurer du bon fonctionnement du transistor. Mais certains paramètres extraits des caractéristiques DC ont un impact sur les performances opérationnelles des transistors. De plus, elles permettent de mettre en avant la qualité ou non des structures. Les mesures DC consistent en la mesure du courant de drain en fonction de la tension Drain-Source appelée caractéristiques $I_D(V_{DS})$ ou en fonction de la tension grille-Source (V_{GS}) appelée caractéristique $I_D(V_{GS})$. À partir de cette dernière, on extrait la transconductance du transistor représentant la variation de courant en fonction de la tension V_{GS}

$$G_m = \frac{\delta I_D(V_{GS})}{\delta V_{GS}} \qquad \textit{Eq 1}$$

Sur la Figure 21, nous représentons les différents paramètres que l'on extrait des caractéristiques DC. Par souci de cohérence entre les composants de la filière UMS et ceux développés à l'IEMN, nous utiliserons les conditions d'extraction et les notations employées par UMS dans la mesure du possible.



Figure 21 Caractéristiques $I_D(V_{GS})$, de transconductance et de transfert $I_D(V_{DS})$

- **La densité de courant maximale : ID_{max} (A/mm) et IDS+ (A/mm)**

Notée ID_{max} ou IDS+ dans le cas où cette densité de courant est mesurée à V_{GS}=+2V et à V_{GS}=+1V respectivement, la densité de courant maximal correspond au maximum de courant que peut délivrer le transistor à canal ouvert. On recherchera le maximum de densité de courant afin de sortir le maximum de puissance.

- **Les courants de fuite de grille et de drain IDleak et IGleak (mA/mm)**

Ces paramètres représentent les courants lorsque le canal est pincé. De faibles courants de fuite sont recherchés afin de limiter la consommation du transistor à l'état fermé notamment dans le cas d'application impulsionnelle.

- **Le gain transconductance maximal extrinsèque: Gm_{max} (mS/mm)**

Le Gm_{max} représente la variation maximale du courant en fonction de la tension de grille. De son niveau dépendront les performances RF puisque la fréquence de coupure (F_T) est fonction de ce paramètre.

- **La tension de seuil ou de pincement : V_{TH} (V)**

Notée V_{TH} (V), elle représente la tension de grille à partir de laquelle le transistor devient passant. Cette tension sera repérée pour un courant de drain de 1mA/mm. Le V_{TH} ne doit pas être trop élevé afin de délivrer le maximum de densité de courant à canal ouvert et ne doit ni être trop négatif car il pourrait impacter la fiabilité du transistor par l'application de tension trop forte au niveau de la grille nécessaire au pincement du canal.

- **La pente sous le seuil : SS (mV/decade)**

La pente sous le seuil représente la capacité du transistor à commuter de l'état fermé à l'état ouvert. Dans le cas de transistor HEMT GaN, la pente sous le seuil doit être inférieure à 100mV/dec et doit se rapprocher de la valeur limite théorique de 58mV/dec

- **DIBL (Drain induced barrier lowering) : mV/V**

LE DIBL représente le déplacement de la tension de seuil V_{TH} en fonction de la tension de drain appliquée (Figure 22). Cette valeur met en évidence la capacité du composant (grille + structure) à confiner les électrons dans le canal et donc au contrôle optimum du canal. Un DIBL important impactera la robustesse des composants et/ou leur fiabilité à long terme.

$$DIBL = \frac{\Delta V_{TH}}{\Delta V_{DS}} \qquad \textit{Eq 2}$$

- **La tension de claquage : V_{BK} (V)**

La tension de claquage dépend de la technologie de fabrication et de la topologie (taille de grille et distance grille-drain) des composants. Elle doit être repoussée la plus loin possible afin de travailler à des tensions élevées et ainsi obtenir de fortes densités de puissance. Cette tension doit être au moins trois fois plus grande que la tension de drain de fonctionnement en puissance afin d'assurer un haut niveau de fiabilité.

A cette caractérisation classique, on ajoute une autre séquence de mesures que l'on appelle le test de robustesse. Cette mesure consiste à réaliser plusieurs balayages $I_D(V_{GS})$ pour des tensions de drain variant de 2V à 30V par exemple avec une limitation de courant fixée à un fonctionnement en classe AB de 150mA/mm. Ce test permet en outre d'extraire le DIBL. Il faut néanmoins noter que le succès à ce test rapide est une condition nécessaire mais pas suffisante pour prouver la robustesse d'un composant.



Figure 22 Test de robustesse

3.2.2 Mesures de paramètres S

Les mesures des paramètres S des transistors sont réalisées à l'aide d'un VNA67GHz. Ces mesures ont pour but d'extraire en mode petit signal le gain en puissance et en courant des transistors et ainsi évaluer leurs potentielles performances en grand signal. Elles sont généralement réalisées à V_{DS}=10V pour une polarisation V_{GS} correspondant au maximum du gain transconductance extrinsèque G_m. Pour des tensions de drain plus élevées, on adaptera la polarisation afin de placer le transistor dans une classe de fonctionnement de type AB (I_D=150mA/mm ou 100mA/mm).

Pour extraire ces gains, on utilise les paramètres S mesurés par le VNA. Puis, on calcule les paramètres hybrides H21 et le gain unilatéral de Mason U via les équations Eq 3 et Eq 4

$$H21 = -2.\frac{S21}{(1-S11).(1+S22)+S12.S21} \qquad \textit{Eq 3}$$

$$U = \frac{1}{2}\frac{\left|\frac{S21}{S12}-1\right|^2}{K\left|\frac{S21}{S12}\right| - Real\left(\frac{S21}{S12}\right)} \qquad \textit{Eq 4}$$

Avec K le facteur de stabilité de Roller

$$K = \frac{1+|S11.S22-S12.S21|^2-|S11|^2-|S22|^2}{2|S12||S21|} \qquad \textit{Eq 5}$$

À partir des courbes de H21 de U, tracées en dB en fonction de la fréquence (Figure 23), on peut extraire, par extrapolation en -20dB/dec, la fréquence de coupure du gain en courant F_T (|H21|=0dB) et la fréquence d'oscillation maximale F_{max} (U=0dB).



Figure 23 Caractéristiques petit signal présentant les courbes de gain H21 et U

Le F_T correspond à la fréquence maximale pour laquelle le signal est amplifié en courant. On peut, par approximation, exprimer F_T en fonction des capacités Grille-Source (C_{GS}) et Grille-Drain (C_{GD}) et également approximer en fonction de la vitesse de saturation des électrons dans le canal GaN et de la longueur de grille.

$$F_T \approx \frac{G_m}{2\pi(C_{GS} + C_{GD})} \approx \frac{v_{sat}}{2\pi L_g} \qquad \textit{Eq 6}$$

Le Fmax correspond à la fréquence maximale à laquelle le signal est amplifié en puissance et peut être exprimé en fonction de F_T, des résistances d'accès de drain, de grille et de canal et de la capacité Grille –Drain.

$$F_{max} \approx \frac{F_T}{2\sqrt{gd(R_S + R_{GS} + R_G) + 2\pi F_T C_{GD} R_G}} \qquad \textit{Eq 7}$$

Ainsi, une diminution de la taille de grille (Lg) entraine l'augmentation du F_T et du F_{max}. Cependant la réduction de la taille grille, si l'on ne prend garde au rapport d'aspect, peut conduire à des effets de canaux courts entraînant l'augmentation de gd et in fine une baisse du F_{max} et donc une dégradation des performances RF.

3.3 Caractérisation des performances en puissance

Les caractérisations présentées précédemment permettent de mettre en lumière la qualité du matériau et du processus de fabrication. Elles laissent également entrevoir les performances potentiellement atteignables mais ne donnent nullement accès aux performances des transistors recherchées dans le cadre opérationnel, c'est-à-dire en condition grand signal.

3.3.1 Figures de mérite des performances en puissances

- **La densité de puissance (P_{out})**

D'après l'équation « radar », la P_{out} est un paramètre clé pour les radars où la portée du signal est directement liée à la puissance du signal émis.

$$R^4 = \frac{P_E G^2 \lambda^2 SER}{P_R} \qquad \textit{Eq 8}$$

Avec :

P_R : La puissance (W) reçue par l'antenne

P_E : La puissance émise par le radar

R : La distance (m) entre la cible et le radar

G : Le gain de l'antenne en émission réception

λ : La longueur d'onde (m) de la porteuse du signal radar

SER : Surface équivalente Radar (m^2) de la cible. Cette valeur représente le rapport moyen entre l'énergie réfléchie par la cible par rapport à l'énergie reçue.

On va donc chercher à maximiser la densité de puissance (P_{out}) du transistor afin de maximiser la Puissance émise P_E par le radar.

La P_{out} exprime la densité de puissance délivrée par un transistor. En l'exprimant en Watt par unité de longueur (W/mm), on peut comparer les performances des transistors quelle que soit leur taille. Cette valeur est généralement extraite aux points de compression -1dB, -3dB voir -10dB. Dans certain cas, cette valeur est extraite au maximum de PAE (Power Added Efficiency).



Figure 24 Caractéristique Loadpull présentant, le gain (G_p), la (P_{out}) et la PAE en fonction de la puissance injectée (P_{inj})

- **Le rendement (PAE)**

La PAE quantifie le rendement des transistors en faisant le rapport de la puissance ajoutée par le transistor sur la puissance apportée à celui-ci.

$$PAE(\%) = \frac{P_{out} - P_{abs}}{P_{DC}} \qquad Eq\ 9$$

Une forte PAE permet de limiter la consommation d'énergie s'accompagnant également d'une réduction de l'auto-échauffement. Cette réduction de consommation est également particulièrement recherchée dans le cas des systèmes mobiles où la question de l'énergie est critique comme dans le cas des senseurs aéroportés.

- **Le gain**

Les performances d'un amplificateur se caractérisent notamment par son gain, c'est-à-dire sa capacité à amplifier un signal RF. Un fort gain favorisera l'obtention de forte Pout et surtout de PAE élevé.

$$G = \frac{P_{out}}{P_{abs}} \qquad Eq\ 10$$

3.3.2 Banc de caractérisation des performances en puissance

Pour évaluer les performances d'un composant (P_{out}, PAE, Gain) dans un état proche de celui de son fonctionnement opérationnel, sa caractérisation en grand signal est primordiale. Comme nous cherchons à évaluer des transistors HEMTs GaN en cours de développement, ils ne sont donc pas adaptés à la sortie à 50 Ω. Aussi, une adaptation en puissance est nécessaire à la sortie des transistors afin, d'une part, d'éviter des problèmes d'instabilité ou d'oscillation qui entraîneraient sa destruction et, d'autre part, de permettre une mesure fiable de ses performances optimales dans des conditions proches de son fonctionnement opérationnel.

Cette adaptation en puissance passe par la mise en place de la méthode loadpull. Une méthode loadpull consiste à présenter une impédance de charge à la sortie du transistor afin de l'adapter en puissance. Deux méthodes loadpull existent : la méthode passive et la méthode active.

A l'IEMN, le choix de la méthode de caractérisation en grand signal s'est porté sur une méthode de loadpull actif. Cette méthode permet de présenter toutes les impédances de charge disponibles sur l'abaque de Smith. Aussi, ce banc permet de caractériser tous les types de transistors de la bande X à la bande Ku, et sur la bande Q à 40GHz.
Le banc fonctionne également en mode impulsionnel. Dans ce mode, les tensions de polarisation V_{GS} et V_{DS} et le signal RF sont en régime impulsionnel avec des tailles d'impulsion de 1µs et un facteur de forme de 1%. Il faut noter que les tensions de polarisation de repos sont fixées à 0V pour la grille comme pour le drain [30].



Figure 25 Photo du banc load pull actif et son synoptique optimisé par notre groupe [30]

3.3.3 Fiabilité et robustesse des composants

La fiabilité peut se définir comme le temps de vie des composants dans un fonctionnement stable sans montrer de signe de défaillance. La mesure de la fiabilité passe notamment par la réalisation de tests pendant plusieurs milliers d'heures. La fiabilité des composants est primordiale notamment dans le cas des applications de télécommunication où l'amplificateur est soumis à de nombreuses heures de fonctionnement. Elles le sont encore plus dans le domaine spatial (SATCOM) où les satellites procèdent à des missions longues sans possibilité de maintenance. Dans le cas plus spécifique des senseurs aéroportés, le temps de fonctionnement est relativement court, cependant la calibration des antennes actives est un processus long qui demande de faire fonctionner les amplificateurs sur des temps relativement longs.

Une optimisation du banc loadpull réalisée dans le cadre du postdoc de Riad Kabouche permet désormais d'effectuer des tests de pré-fiabilité sur plusieurs dizaines d'heures dans des conditions opérationnelles RF. Le transistor est placé dans une classe de fonctionnement de type AB afin de suivre l'évolution de la densité de puissance, du gain, des courants de grille et de drain ainsi que de la PAE à 40GHz en fonction du temps.

3.3.4 Conclusion

Ces caractérisations permettent d'extraire les figures de mérite clés des transistors HEMTs GaN pour les applications de senseurs aéroportés. Mais l'observation d'autres paramètres fondamentaux pour ce type d'application demande le développement de nouveaux outils de caractérisation notamment pour mesurer la stabilité impulsion à impulsion (P2P).

3.4 Stabilité P2P des composants

3.4.1 Importance de la stabilité P2P

D'un point de vue très spécifique des applications des senseurs aéroportés, outre les figures de mérite présentées précédemment, il faut ajouter la notion de stabilité impulsion à impulsion (P2P) qui est un paramètre essentiel à la détection cohérente du signal.

L'objectif d'un radar consiste à déterminer la vitesse et la position d'une cible. Or, d'après l'effet Doppler, une cible en mouvement induit une variation de fréquence (Eq.11).

$$f_{Doppler} = \frac{2V f_p}{c} \qquad \textit{Eq 11}$$

Avec :
V : La vitesse de la cible
C : La vitesse de la lumière
f_p : La fréquence du signal hyperfréquence radar

Cette variation de fréquence peut être mise évidence en détectant des variations de forme d'onde (phase et amplitude) entre les impulsions successives reçues [24]. Ce principe est appelé Moving Target Indicator (MTI).

Le système radar doit donc distinguer les échos émis par les cibles en mouvement (avion, navires, …) des échos émis par des objets fixes (terre, mer, …) appelés « clutter» dans les signaux radar reçus.



Figure 26 Principe de détection d'un radar impulsionnel

Les variations se produisent pour la cible mobile et non pour les objets fixes. C'est pourquoi, pour éviter une fausse détection, l'émetteur doit générer des impulsions successives avec une bonne répétabilité. Pour évaluer la qualité d'un émetteur, la stabilité impulsion-pulsation (P2P) a été introduite comme critère de mérite pour les applications radar. La stabilité P2P se définit comme la quantification de la fluctuation de l'enveloppe (amplitude et phase) dans le temps entre deux impulsions RF successives.

3.4.2 Banc de caractérisation de la stabilité P2P

Il existe déjà des bancs permettant d'extraire la stabilité P2P des composants. Le système développé par Noise XT permet de réaliser des tests spécifiquement destinés au radar notamment l'extraction de la stabilité. Ce banc couvre une bande de fréquence allant de 400MHz à 18GHz avec une taille d'impulsion minimale de 200ns. Cependant, ce banc n'est pas adapté aux mesures sous pointes. Un banc inspiré du PN9002 a été réalisé dans le cadre de thèses à XLIM [31] [32] et permet de caractériser sous pointes des transistors en bande S.

Ainsi, pour évaluer les transistors GaN destinés au module d'amplification des senseurs aéroportés, un banc de mesure sous pointe fonctionnant en bande Ku a été développé dans le cadre de ma thèse. En parallèle, j'ai développé aussi un banc de mesure des phénomènes transitoires sur le modèle de banc existant [33][34]. Mais dans le cas de nos applications spécifiques, nous évaluerons le temps d'établissement de la puissance à l'allumage du transistor.

3.5 Maitrise des phénomènes de pièges

3.5.1 Les pièges dans les structures HEMTs GaN

On définit les phénomènes de pièges comme l'ensemble des effets de capture des électrons du canal. D'un point de vue quantique, les électrons sont piégés dans des niveaux d'énergie situés dans la bande interdite. Les niveaux d'énergies sont déterminés par la nature physique des pièges. Aussi, ces phénomènes de pièges sont liés à des défauts de surface entraînant la formation d'une grille virtuelle et à des défauts situés dans le buffer comme les dislocations, les impuretés ou les dopages intentionnels de type carbone et fer. Les pièges sont activés thermiquement et sous l'effet du champ électrique, c'est-à-dire la polarisation. En fonction de leur nature le phénomène de capture et d'émission présente des constantes de temps plus ou moins longues dont l'impact peut être plus ou moins grand en fonction des applications visées.

De manière générale, les pièges impactent les performances hyperfréquences des transistors HEMTs GaN avec une réduction de la densité de puissance et une diminution de la PAE. Ces phénomènes peuvent être encore plus critiques dans le cas d'applications impulsionnelles comme les radars où d'une part, les constantes de pièges conduisent à un phénomène transitoire sur l'établissement de la puissance au sein de l'impulsion et d'autre part, à une instabilité impulsion à impulsion [35][36].

Ainsi, différentes méthodes de caractérisation permettent de mettre en évidence la présence de pièges mais également d'observer leurs impacts sur les performances opérationnelles des transistors.

3.5.2 Caractérisation des pièges

a) Mesures DC impulsionnelles

La mesure DC en mode impulsionnel est la méthode la plus commune pour mettre en avant la présence de pièges[37]–[41]. Les caractéristiques $I_D(V_{DS})$ et $I_D(V_{GS})$ laissent entrevoir, pour la première, l'impact des pièges sur le courant et donc potentiellement sur la densité de puissance de sortie, tandis que pour la seconde, elle permet de mettre en avant la présence de pièges sous la grille ou en surface via le déplacement du V_{TH} ou la chute du G_m.

Comme l'indique son nom, cette mesure consiste à tracer les caractéristiques $I_D(V_{DS})$ et $I_D(V_{GS})$ en mode impulsionnel (Figure 27). Afin d'exciter les pièges, pendant les temps de repos, le composant est stressé en appliquant différentes tensions sur le drain V_{DSq} et sur la grille V_{GSq}



Figure 27 Caractéristiques $I_D(V_{DS})$ impulsionnelles

La campagne se compose de différentes séquences définies en fonction des points de repos appliqués (V_{GSq} ; V_{DSq}) :

- La première appelée « cold point » consiste à appliquer une tension de repos (V_{GSq} =0V; V_{DSq}=0V). Dans cette condition, les pièges ne sont pas ou très peu excités, de plus, en mode impulsionnel le phénomène d'auto-échauffement est très réduit. Ainsi, par cette séquence, on observe le maximum de courant que le transistor peut délivrer par la minimisation des phénomènes de pièges et des phénomènes thermiques.
- La deuxième appelée « Gate Lag » consiste à appliquer une tension de stress sur la grille (V_{GSq} <<V_{TH}; V_{DSq}=0V). Cette mesure met en avant la présence de pièges sous la grille et donc la qualité du procédé de fabrication.
- La troisième appelée « drain Lag » consiste à appliquer une tension de stress sur le drain. (V_{GSq} <<V_{TH}; V_{DSq}≠0V). Cette séquence permet de mettre en évidence les pièges situés dans l'accès Grille-Drain que ce soit des pièges de surface ou des pièges profonds, c'est-à-dire dans le buffer.



Les caractérisations en impulsionnel qui seront présentées dans ma thèse sont effectuées à l'aide d'un Keithley S4002. Les mesures seront réalisées avec une largeur d'impulsion de 1µs et un rapport cyclique de 1%.

- **Caractéristiques $I_D(V_{DS})$ impulsionnelles**

Des caractéristiques $I_D(V_{DS})$, on extrait la chute du courant à V_{DS} =10V. Afin d'évaluer l'éventuel impact de cette chute sur la densité de puissance, on préférera extraire des droites de charge à partir desquelles on extraira le « Lag » :

L'extraction de la droite de charge passe par le repérage du point B (voir Figure 28) correspondant à la moitié du courant pris à V_{GS}=+1V et V_{DS}=10V (Point A) et le Point D pris dans le coude du réseau I_DV_D. La puissance est alors calculée en multipliant ΔI par ΔU.

À partir de ces puissances, on calcule le Gate Lag (GL) et le drain Lag (DL)

$$GL = \frac{\Delta I \Delta U_{(V_{GSq}<V_{TH};V_{DSq}=0V)}}{\Delta I \Delta U_{(V_{GSq}=0V;V_{DSq}=0V)}} \qquad DL = \frac{\Delta I \Delta U_{(V_{GSq}<V_{TH};V_{DSq}\neq 0V)}}{\Delta I \Delta U_{(V_{GSq}<V_{TH};V_{DSq}=0V)}}$$



Figure 28 Extraction des droites de charge pour le calcul du « Gate Lag » et du « Drain Lag »

- **Caractéristiques $I_D(V_{GS})$ impulsionnelles**[42]

À partir des mesures $I_D(V_{GS})$, on peut observer un déplacement du V_{TH} et la chute de G_m. En se basant sur la dégradation du Gm max, on peut conclure à des effets de pièges de surface tandis qu'un décalage de la tension de seuil conclut à des pièges plus profonds. J'ai reproduit la mesure réalisée à Padoue. Deux wafers ont donc été testés, l'un passivé (échantillon D) et l'autre non passivé (Échantillon A) impliquant un renforcement des pièges en surface. Comme prévu, les deux wafers présentent un déplacement de V_{TH} similaire. Par contre, l'échantillon non passivé présente une dégradation significative du Gm.



Figure 29 Impact des pièges de surface sur la caractéristique $I_D(V_{GS})$ impulsionnelle

Ces mesures permettent l'observation de pièges et l'estimation de leur localisation dans la structure (distinction entre pièges de surface et pièges profonds).

b) Étude en grand Signal

Les mesures en grand signal permettent comme la mesure en DC impulsionnel de mettre en évidence la présence de pièges. Mais, il est possible aussi d'en voir l'impact sur les performances opérationnelles des transistors.

- **Comparaison des mesures impulsionnelles et CW**

Comme évoqué précédemment, il est possible de caractériser en puissance en mode impulsionnel les transistors. Ce type de caractérisation permet de minimiser les phénomènes de pièges et les phénomènes thermiques, les tensions de repos étant appliquées à V_{GSq}=0V et V_{DSq}=0V et la taille de l'impulsion étant fixée à 1µs avec un facteur de forme de 1%. Aussi, il est possible de mesurer le potentiel maximal de la structure.

La comparaison des résultats obtenus en mode continu CW et en mode impulsionnel pour différentes tensions de polarisation V_{DS} permet de mettre en évidence l'impact des pièges et de la thermique sur les performances du transistor en terme de Pout et de PAE.

- **Extraction des ellipses de charge**

Les ellipses de charge sont définies mathématiquement par une fonction paramétrique (I_D(temps), V_{DS}(temps)).

Elles sont extraites à partir de la fréquence fondamentale et de ses harmoniques. L'extraction des ellipses de charge est réalisée à 10GHz afin d'obtenir le maximum d'harmoniques pour améliorer la précision de l'ellipse. Une diminution de l'excursion de l'ellipse montre l'impact des pièges sur la densité de puissance.

4 Optimisation de la technologie GaN

Nous avons vu que les composants actuellement disponibles sont limités. La montée en fréquence et la recherche de meilleures performances en puissance ($P_{OUT,}$ PAE) poussent à l'optimisation des technologies de fabrication des composants et au développement de nouvelles structures.

4.1 Optimisation de la technologie de fabrication

L'amélioration des performances passe par la réduction de la taille de grille. En effet, comme nous l'avons vu dans le §13.2.2, le gain augmente avec la réduction de la taille de grille. Cependant, cette réduction ne doit pas impacter les performances DC du transistor notamment les courants de fuite et la fiabilité. De ce fait, l'optimisation du traitement de surface et de la passivation lors du processus de fabrication doit accompagner le développement de la fabrication de grilles plus courtes.

De plus, la réduction de la taille de grille nécessite de respecter un ratio entre la taille de grille et l'épaisseur de barrière ($Lg/b_{arrière}$), idéalement supérieur à 15 [43] au risque de conduire à des effets de canaux courts et entraîner une dégradation sévère des performances RF.

Parallèlement, il faut s'assurer de maintenir un contrôle optimum du gaz 2D par la grille. Aussi, l'optimisation des performances des transistors HEMTs GaN passe, d'une part, par une optimisation du procédé de fabrication des transistors et d'autre part, par le développement de nouvelles structures.

4.2 Recherche de nouvelles épitaxies

Dans le cadre du développement de nouveaux transistors présentant des performances accrues en matière de puissance ou de fréquence, il faut se pencher sur l'étude de nouvelles structures d'épitaxie. Ce développement repose sur l'optimisation des différentes couches structurant un transistor GaN HEMTs. Afin d'identifier les solutions permettant l'optimisation des transistors GaN HEMTs, je mènerai une étude comparative de différentes structures en me penchant notamment sur l'étude de la nature de la couche barrière, l'épaisseur du canal ou de la nature de la couche buffer.

4.2.1 La couche de nucléation.

La couche de nucléation est une couche de transition entre le substrat et le buffer GaN. En effet, du fait du désaccord de maille et surtout de la différence de coefficient de dilatation thermique entre les différents substrats (Si, SiC, Al_20_3) et le GaN, cette couche est essentielle pour amorcer la croissance du GaN en minimisant les contraintes, sources de dislocation dans la couche buffer. Ces dislocations peuvent en fonction de leur localisation dans le buffer impacter fortement les propriétés du gaz 2D. Cette couche est généralement composée d'AlN.

4.2.2 La couche buffer et le canal

La couche buffer ou couche tampon se place entre la couche de nucléation et le canal. Son épaisseur est relativement importante afin que le canal soit totalement relaxé. Par ailleurs, pour

ne pas nuire aux propriétés du gaz 2D (Concentration des électrons dans le canal et mobilité), elle doit présenter une bonne qualité cristalline avec un minimum de défauts et de dislocations. De plus, cette couche tampon doit présenter une forte résistivité afin de maintenir le confinement des électrons dans le canal. Pour cela, un dopage fer ou carbone peut être utilisé. Dans certaines structures, une couche de barrière peut être placée entre le buffer et le canal. Cette couche appelée « back barrier » permet d'améliorer le confinement par la création d'un champ électrique repoussant les électrons dans le canal.

4.2.3 Le canal GaN et la barrière

La barrière associée au canal GaN est la zone active de l'épitaxie. Ces deux couches sont à l'origine de l'hétérojonction engendrant la formation d'un gaz 2D au niveau de l'interface. Comme nous l'avons vu (§1.2.1), la barrière de quelques nanomètres d'épaisseur doit présenter une énergie de bande de conduction supérieure à celle du GaN. Actuellement, cette barrière est généralement de l'AlGaN. Mais la montée en fréquence et les performances en puissance impliquent la recherche de nouvelles barrières permettant de maintenir une forte mobilité des électrons dans le canal (montée en fréquence) et d'augmenter leur concentration (performance en puissance) tout en réduisant son épaisseur.

4.2.4 La couche de cap

Une couche appelée cap ou couche de passivation vient terminer la croissance de la structure. Celle-ci joue un double rôle : d'une part, elle protège la structure en évitant l'oxydation de la barrière et d'autre part, elle gèle les états de surfaces qui détériorent considérablement les propriétés du gaz 2D tout en diminuant les courants de fuite surfacique dans le cas du cap SiN. En effet, deux types de cap peuvent être utilisés, le premier est un cap en GaN, l'autre est un cap en SiN. La croissance du SiN est réalisée au sein même du bâti de croissance de l'épitaxie, d'où l'appellation de passivation SiN in-situ.

5 Conclusion du chapitre 1

Grâce à ses propriétés, les HEMTs GaN s'imposent comme le meilleur candidat aux applications de puissance en hyperfréquence. Les systèmes radar aéroportés avec le développement d'antennes à balayage électronique pourraient particulièrement bénéficier de cette technologie. C'est pourquoi, l'évaluation des transistors HEMTs GaN dans le cadre spécifique des senseurs aéroportés est primordiale, notamment l'extraction de la stabilité impulsion à impulsion. Le développement de ce banc sous pointes fonctionnant en bande Ku viendra compléter les bancs de mesures déjà disponibles permettant l'extraction des figures de mérites clés tels que la Pout et la PAE.

Malgré, l'amélioration des procédures de fabrication, des problèmes inhérents à cette technologie subsistent, comme les phénomènes de pièges. Ainsi, l'optimisation des performances en puissance, de la stabilité P2P et la maîtrise des phénomènes de pièges passent par l'évaluation empirique de différentes structures.

Chapitre 2- Banc de mesure de la stabilité impulsion à impulsion

1 Stabilité P2P et cahier des charges

1.1 Principe d'extraction des paramètres d'une cible

1.1.1 Extraction des paramètres d'une cible

Les senseurs aéroportés sont des systèmes radar placés sur des drones, dans le nez des avions ou encore dans celui des missiles. Leur rôle consiste à déterminer les paramètres d'une cible c'est-à-dire sa position, sa vitesse, ou encore sa trajectoire. Pour cela, les senseurs aéroportés émettent un signal radar sous la forme d'un signal RF impulsionnel. Le signal, qui est réfléchi par la cible en mouvement ou fixe (appelé écho), est détecté par le système radar. Son analyse permet de remonter aux paramètres de cette cible.

Pour déterminer la position, on fait la différence de phase entre les impulsions du signal émises par le radar et les impulsions du signal réfléchies par la cible.

Pour remonter à la vitesse d'une cible, on utilise l'effet Doppler, c'est-à-dire l'analyse de la fréquence Doppler. La fréquence Doppler traduit le décalage de fréquence d'une onde électromagnétique entre le signal émis et le signal réfléchi par une cible en mouvement.

$$f_{Doppler} = \frac{2Vf_0}{c} \qquad \text{Eq 12}$$

Avec V la vitesse de la cible, f_0 la fréquence du signal radar et c la vitesse de la lumière.

Cependant la fréquence Doppler est faible comparée à la fréquence du signal radar émis et sa détection directe est presque impossible, notamment dans le cas de radar à impulsion. Dans ce cas, on mesurera la différence de phase entre deux impulsions successives. En effet, si une cible est en mouvement par rapport au radar, la première impulsion parcourra une distance d_1 tandis que la deuxième impulsion parcourra une distance d_2 plus longue ou moins longue que d_1. Cette différence de distance entraîne une variation du temps entre les deux impulsions et donc une variation de phase.

1.1.2 Élimination des échos parasites

Un signal radar se réfléchit sur la quasi-totalité des surfaces illuminées par le faisceau radar, ce qui engendre la réception d'échos parasites qui viennent masquer les échos des cibles mobiles que l'on cherche à identifier. Par exemple, dans le cas des radars aéroportés, étant en altitude, ils sont amenés à illuminer des cibles présentes à des altitudes plus faibles, le signal reçu est alors parasité par les échos provenant du sol (terre et mer). C'est pourquoi il est nécessaire de filtrer le signal reçu afin d'éliminer les échos émis par les cibles fixes. Ce principe est appelé « Moving Target Indicator » (MTI). Là encore, l'élimination des cibles fixes repose sur la différence de phases des impulsions successives qui doit être nulle dans ce cas (cible fixe).

1.1.3 Importance de l'émission d'un signal impulsionnel cohérent

Le système radar doit donc comparer la phase des différentes impulsions successives reçues pour d'une part éliminer les échos parasites venant des cibles fixes et d'autre part déterminer

les paramètres d'une cible mobile notamment sa vitesse. Pour cela, il recourt à un traitement cohérent du signal.

Ce traitement est permis par l'utilisation de radar à impulsions « cohérentes ». Un radar cohérent est défini par le fait que les impulsions émises débutent toujours à la même phase de leur cycle. En d'autres termes, la phase de chaque impulsion est connue et non aléatoire (« Radar non cohérent »).

Ainsi, les radars cohérents permettent de mesurer de faibles variations de phases entre l'impulsion émise et l'impulsion reçue afin d'extraire précisément à la fois la position et la vitesse de la cible par traitement Doppler. De plus, ce traitement permet l'élimination des échos parasites.

Pour obtenir un signal impulsionnel cohérent, l'émetteur du système radar doit délivrer un signal présentant une phase stable d'impulsion en impulsion. Or au sein des émetteurs radar, on trouve un système d'amplification qui dans la nouvelle génération de senseurs aéroportés repose sur l'emploi de transistors à état solide de type GaN. Ces amplificateurs sont susceptibles d'introduire des instabilités de phase impulsion à impulsion, ce qui limite le traitement cohérent du signal radar.

Aussi, il est primordial de mesurer la stabilité impulsion à impulsion de ces dispositifs. Cela passe par la définition de la stabilité impulsion à impulsion et la mise en place d'un système de mesure de cette stabilité.

1.2 Définition de la stabilité impulsion à impulsion

La stabilité impulsion à impulsion quantifie la fluctuation de l'enveloppe du signal en phase et en amplitude en fonction du temps entre des impulsions successives d'un même train d'impulsions [44].

Pour déterminer la stabilité, on introduit des estimateurs de stabilité dont le principe est basé sur le calcul de l'écart type (SD « standard déviation ») ou de la moyenne quadratique (RMS « Root Mean Square »)

1.2.1 Notations employées

Pour définir ces estimateurs, on introduit les notations suivantes :

- T : la période du signal impulsionnel
- τ : la largeur de l'impulsion
- N : le nombre d'impulsions dans un train d'impulsions
- n : le nombre d'échantillons pris dans chaque période du signal
- X : l'échantillon représentant soit la phase notée φ soit l'amplitude notée A



Figure 30 Notations utilisées pour le calcul de la stabilité

Une fois le signal échantillonné, on réorganise les échantillons X de manière à les représenter sous la forme d'une matrice où les échantillons sont divisés en N colonnes correspondant au N périodes mesurées (Figure 30). Ainsi, sur chacune des lignes, on trouve les échantillons pris au même instant dans chacune des impulsions. On notera les différents échantillons sous la forme $X_{i,j}$ représentant le i^{ème} échantillon pris dans la j^{ème} période. On appliquera donc les estimateurs de stabilité sur chacune des lignes.

1.2.2 Méthode de l'Écart type

Cette méthode consiste à évaluer la stabilité, en comparant plusieurs échantillons X_j pris au même instant dans chacune des impulsions à la valeur moyenne de ces échantillons. Cette méthode permet de mettre en évidence une dérive à long terme de la stabilité impulsion à impulsion. Cette stabilité peut se décliner sur l'amplitude ou la phase de l'échantillon considéré.

$$S_{\varphi}^{SD}(i) = -10log_{10}\left(\frac{1}{N}\left(\sum_{j=1}^{N-1}\left(\varphi_{i,j} - \acute{\varphi}_j\right)^2\right)\right) \qquad \textit{Eq 13}$$

$$S_{A}^{SD}(i) = -10log_{10}\left(\frac{1}{N}\left(\sum_{j=1}^{N-1}\frac{\left(A_{i,j} - \acute{A}_j\right)^2}{\acute{A}_i^2}\right)\right) \qquad \textit{Eq 14}$$

Avec $\acute{X}_j$ $(\acute{\varphi}_j ou \acute{A}_j)$ la moyenne des échantillons pris dans chaque colonne de la matrice : $\acute{X}_j = \frac{1}{N}\sum_{j=1}^{N} X_{i,j}$

1.2.3 Méthode RMS

La méthode RMS est plus sensible à des variations rapides du signal. En effet, dans cette méthode, on évalue la stabilité en comparant deux à deux des échantillons pris au même instant dans chacune des impulsions.

$$S_{\varphi}^{RMS}(i) = -10log_{10}\left(\frac{1}{N-1}\left(\sum_{j=1}^{N-1}\left(\varphi_{i,j+1} - \varphi_{i,j}\right)^{2}\right)\right) \quad \textit{Eq 15}$$

$$S_{A}^{RMS}(i) = -10log_{10}\left(\frac{1}{N-1}\left(\frac{\sum_{j=1}^{N-1}\left(A_{i,j+1} - A_{i,j}\right)^{2}}{\acute{A}_i^2}\right)\right) avec \acute{A}_i = \frac{1}{N}\sum_{j=1}^{N} A_{i,j} \quad \textit{Eq 16}$$

1.2.4 Calcul par moyenne intra pulse

Par cette méthode, on évalue une stabilité globale impulsion à impulsion. Dans chacune des impulsions, on fait la moyenne de l'ensemble des échantillons (moyenne intra pulse).

Puis, on applique les estimateurs définis plus haut, sur chacune des moyennes intra pulses.

$$\acute{X}_j = \frac{1}{n}\sum_{i=1}^{n} X_{i,j} \quad \textit{Eq 17}$$

- **Méthode Ecart-type**

$$S_{\varphi}^{SD,intra} = -10log_{10}\left(\frac{1}{N}\left(\sum_{j=1}^{N}\left(\acute{\varphi}_J - \acute{\varphi}_0\right)^{2}\right)\right) \text{avec} \acute{\varphi}_0 = \frac{1}{N}\sum_{j=1}^{N}\acute{\varphi}_J \quad \textit{Eq 18}$$

$$S_{A}^{SD,intra} = -10log_{10}\left(\frac{1}{N}\left(\frac{\sum_{j=1}^{N}\left(\acute{A}_J - \acute{A}_0\right)^{2}}{\acute{A}_0^2}\right)\right) \text{avec} \acute{A}_0 = \frac{1}{N}\sum_{j=1}^{N}\acute{A}_J \quad \textit{Eq 19}$$

- **Méthode RMS**

$$S_{\varphi}^{RMS,intra} = -10log_{10}\left(\frac{1}{N}\left(\sum_{i=1}^{N-1}\left(\varphi'_{j+1} - \acute{\varphi}_j\right)^{2}\right)\right) \quad \textit{Eq 20}$$

$$S_{A}^{RMS,intra} = -10log_{10}\left(\frac{1}{N}\left(\frac{\sum_{i=1}^{N-1}\left(A'_{j+1} - \acute{A}_j\right)^{2}}{\acute{A}_0^2}\right)\right) \text{avec } \acute{A}_0 = \frac{1}{N}\sum_{j=1}^{N}\acute{A}_J \quad \textit{Eq 21}$$

1.2.5 Calcul de la stabilité globale

À partir de la stabilité de phase et d'amplitude, on peut extraire une stabilité globale du signal impulsionnel, qui pourra ensuite être reliée à la stabilité du transistor. Celle-ci s'exprime par l'équation *Eq11* où [*méthode*] correspond à la méthode SD ou RMS.

$$S^{méthode,globale} = -10log_{10}\left(10^{\frac{S_A^{méthode}}{10}} + 10^{\frac{S_\varphi^{méthode}}{10}}\right) \quad \textit{Eq 22}$$

1.3 Cahier des charges pour l'application senseur aéroporté

Pour évaluer la stabilité des transistors, le banc doit être dimensionné afin de fonctionner dans la bande de fréquences avec des tailles et périodes d'impulsions définies dans le cadre spécifique des senseurs aéroportés. De plus, la polarisation du transistor doit répondre aux exigences de l'architecture des senseurs aéroportés.

1.3.1 Fréquence du signal radar

Un signal radar est généralement un signal RF impulsionnel. Il se caractérise par une fréquence (f_0) qui porte les impulsions du signal radar. L'aspect impulsionnel du radar est défini par la largeur de l'impulsion (τ) et la période de répétition de l'impulsion (T). À partir de ces deux paramètres, on définit un rapport (τ/T) appelé facteur de forme.

En fonction des applications visées, différentes fréquences porteuses sont utilisées en fonction de la portée du signal radar ou de la précision recherchée. Il faut noter que plus la fréquence est élevée plus le signal est atténué par l'air et donc limite la portée du signal radar. En contrepartie, l'augmentation de la fréquence conduit à une amélioration de la précision de la détection (réduction de la longueur d'onde) des paramètres d'une cible. Aussi, un compromis doit être trouvé en fonction de l'application recherchée. D'après le Tableau 2, les bandes X, Ku et K sont privilégiées pour les applications de senseurs aéroportés. En effet, dans ces bandes de fréquence, les systèmes radars deviennent moins encombrants grâce à la diminution de la taille des antennes ce qui facilite l'intégration du système radar dans des systèmes tels que les drones, les avions de chasse ou les missiles. De plus, dans ces bandes, le signal radar garde une bonne portée avec une grande précision.

<table>
<tr><th>Fréquence (GHz)</th><th>Dénomination IEEE standard</th><th>Type de Radars</th></tr>
<tr><td>0.3-1</td><td>UHF</td><td rowspan="3">Radar de surveillance de grande portée :
- Détection et poursuite des satellites, missiles balistiques
- Gestion de la circulation aérienne
- Météo</td></tr>
<tr><td>1-2</td><td>L</td></tr>
<tr><td>2-4</td><td>S</td></tr>
<tr><td>4-8</td><td>C</td><td>Conduite de tir des missiles de courte et moyenne portée</td></tr>
<tr><td>8-12</td><td>X</td><td rowspan="4">Radar de courte portée mais de bonnes précisions :
- Radar aéroporté
- Radar d'atterrissage</td></tr>
<tr><td>12-18</td><td>Ku</td></tr>
<tr><td>18-27</td><td>K</td></tr>
<tr><td>27-40</td><td>Ka</td></tr>
<tr><td>75-110</td><td>W</td><td>Radars automobiles (anticollision)</td></tr>
</table>

Tableau 2 Tableau des bandes de fréquences radars employées en fonction des applications [24]

Du point de vue des impulsions, la période de répétition des impulsions (T) définit la portée maximale non ambiguë d'un radar (d_{max}). En effet, le calcul de la distance entre le radar et la cible est réalisé en comparant le temps entre l'émission de l'impulsion et la réception de l'écho. Ainsi, si l'écho renvoyé par la cible revient après l'émission de la deuxième impulsion, le

système radar ne pourra pas distinguer si cet écho a été engendré par la première ou la deuxième impulsion et ne pourra donc pas calculer la distance entre le radar et la cible.

$$d_{max} = \frac{cT}{2} \qquad \textit{Eq 23}$$

Dans le cadre des applications aéroportées, la stabilité impulsion à impulsion des transistors HEMTs GaN est évaluée avec un signal 18GHz découpé en impulsions de 1µs avec une période de répétition des impulsions de 4µs, soit un facteur de forme de 25%.

1.3.2 Polarisation du transistor HEMT

Au niveau du transistor, pour éviter une consommation d'énergie inutile en l'absence d'impulsion RF, il est préférable d'ouvrir le transistor uniquement au passage de l'impulsion RF, ce qui implique de recourir à une polarisation impulsionnelle au niveau de la grille. Pour le drain, on peut soit le polariser de façon impulsionnelle soit de façon continue. L'architecture des senseurs aéroportés impose de fixer une tension de drain en continu et une tension impulsionnelle au niveau de la grille. On définit donc deux tensions de polarisation : V_{Gon} et V_{Goff}. La première correspond à une tension permettant de polariser le transistor en classe d'amplification de type AB, la deuxième permet de venir pincer le transistor en absence d'impulsion RF.



Figure 31 Schéma de polarisation d'un transistor dans le cadre de la mesure de stabilité P2P

1.3.3 Conclusion

Pour conclure, le banc développé doit être dimensionné pour fonctionner à 18GHz et avec une taille d'impulsion de 1µs et une période de 4µs. Au niveau du transistor, celui-ci doit être polarisé en classe AB avec une tension de drain fixe. Il faut également préciser que dans le cas des senseurs aéroportés, la stabilité doit être obtenue à l'allumage de l'amplificateur et non en régime établi. La Figure 32 résume l'ensemble de ces paramètres.



Figure 32 Schéma résumant les paramètres pour l'acquisition et l'exploitation de la stabilité P2P

On note que la tension de grille est appliquée pour une durée supérieure à 1µs afin d'assurer la stabilité de la polarisation lors du passage de l'impulsion RF.

1.4 Quelles solutions pour l'extraction de la stabilité P2P ?

Pour mener l'étude de la stabilité impulsion à impulsion, il faut récupérer l'enveloppe de toutes les impulsions successives d'un signal RF impulsionnel amplifié par le transistor. Pour cela, il faut mettre au point un système d'acquisition rapide en prenant l'ensemble des impulsions d'un même train d'impulsions.

1.4.1 Analyseur de réseau vectoriel (VNA)

Dans le domaine de la caractérisation du composant RF, l'analyseur de réseau vectoriel (VNA) est l'outil de prédilection pour mesurer précisément les performances de composants RF tant en amplitude qu'en phase. Son fonctionnement repose sur l'emploi de mélangeurs qui ramènent le signal RF à mesurer dans une bande de fréquence plus faible qui peut facilement être numérisée par un codeur. Pour l'analyse P2P de signaux de type radar à l'aide d'un VNA, il faut disposer d'un mode de fonctionnement spécifique comme l'option « Point-in –Pulse » (comme par exemple chez keysight, l'option « S93026B Advanced Pulsed-RF Measurements » [45]). Cette méthode consiste à prendre un point par impulsions successives puis d'appliquer les estimateurs de stabilité. Cette méthode implique de recourir à des trains d'impulsions périodiques [46] et nécessite d'avoir une bande de fréquence suffisante au niveau du codeur interne au VNA.

1.4.2 Acquisition directe : Oscilloscope temps réel

Pour éviter les problèmes liés au temps d'acquisition du VNA, on peut procéder à une numérisation directe du signal RF à l'aide d'un oscilloscope. Cependant, d'après le théorème de Shannon, il faut échantillonner à une fréquence double de la fréquence du signal à numériser. Ainsi pour caractériser la stabilité P2P d'un composant GaN à 18GHz, il faut un oscilloscope avec une fréquence échantillonnage supérieure à 36GHz. L'amélioration récente des cartes d'acquisition a permis le développement d'oscilloscope de 33GHz ou encore de 63GHz de

bande passante en temps réel (Oscilloscope « Infiniium » de Keysight[47]) permettant facilement la numérisation directe du signal RF à 18GHz en sortie du transistor (Figure 33)



(a) (b)

Figure 33 Oscilloscope Keysight Infiniium 33GHz (a). Observation d'un signal RF 18GHz impulsionnel à l'oscilloscope Infiniium (b)

Cependant, cette solution reste très coûteuse. De plus, d'un point de vue technique, la numérisation du signal se fait avec un nombre de bits plus faible impactant la dynamique de codage (8 bits pour un oscilloscope « Infiniium »[47]). Par ailleurs, la récupération de l'enveloppe du signal en phase ou en amplitude se fait à l'aide d'une démodulation numérique entre un signal de référence et le signal à mesurer, ce qui empêche l'optimisation de la dynamique de codage des signaux I et Q.

1.4.3 Acquisition par démodulation homodyne : le PN9002

Le PN9002, développé par Aeroflex [48] est un instrument dédié à la caractérisation de la stabilité impulsion à impulsion d'amplitude et de phase de modules d'amplification. Cet équipement assure toute la chaîne de mesure allant de l'émission du signal RF avec sa découpe et son amplification au traitement du signal pour l'extraction de la stabilité comme le montre le synoptique de la Figure 34(a). Son principe est basé sur l'utilisation d'une démodulation homodyne pour récupérer soit la phase ou l'amplitude du signal RF à mesurer. Cette extraction repose sur l'emploi d'un démodulateur associé à un déphaseur. En jouant avec ce dernier on récupère soit l'amplitude du signal en mettant le signal de la voie LO et de la voie RF en phase soit la phase en les mettant en quadrature. Cette méthode présente l'inconvénient de ne pouvoir récupérer l'amplitude et la phase du signal en une seule acquisition.

Du point de vue de ces spécifications, il permet de faire une analyse de stabilité sur une bande de fréquence allant de 2GHz à 18GHz pour des tailles d'impulsion variant de 200ns à 500µs. D'après la documentation [49], la stabilité maximale susceptible d'être mesurée est évaluée autour de 79dBc.



(a)



(b) (c)

Figure 34 (a) Synoptique du banc P2P (b) Photo du banc, (c) image de l'interface avec la sélection des points (c)

1.4.4 Banc de mesure de stabilité P2P sous pointe

La stabilité P2P étant directement impactée par les composants GaN du fait des phénomènes de pièges, il est primordial d'analyser cette stabilité au plus près des composants, c'est-à-dire de travailler directement « on-wafer ». Or, la solution PN9002 est conçu pour des composants connectorisés 50Ω, c'est pourquoi des recherches ont été menées afin de développer des bancs de mesures sous pointes d'analyse de la stabilité P2P, notamment au sein du laboratoire Xlim [50].

- **Acquisition par démodulation hétérodyne** [51]

Dans le cadre de la thèse de J. Delprato [31], un banc de mesure de stabilité P2P a été réalisé à l'aide d'une démodulation hétérodyne au travers d'un analyseur de signaux vectoriels commercial le FSQ26 (Rohde&Schwarz) [52]. Cette méthode permet, à la différence du PN9002, de récupérer simultanément l'amplitude et la phase de l'enveloppe du signal radar.

Le banc de mesures, dont le synoptique est montré en Figure 35, est dimensionné pour un fonctionnement à 2.9GHz et permet de générer un grand nombre de formes d'onde via l'utilisation d'un générateur de signaux vectoriels SMBV100A (Rhode & Schwarz) [53]. La stabilité maximale atteignable est de 70dBc.

Enfin, son fonctionnement a été démontré pour des trains de 8 impulsions de 50µs avec un facteur de forme de 20% pour des composants connectorisés. Ce banc peut-être facilement implémenté sous pointes.



Figure 35 Synoptique du banc de mesure hétérodyne développé à Xlim pour l'extraction de la stabilité P2P [51]

➢ Acquisition par un récepteur à base de THAs « tracking hold Amplifier »

Ce banc d'analyse de la stabilité P2P dont le synoptique est montré en Figure 36 a été développé dans le cadre de la thèse de Fakhkah [54]. Ce banc est, à ma connaissance, la seule démonstration d'une mesure de stabilité P2P réalisée sous pointes [32]. Dans ce banc, le signal est échantillonné à l'aide d'une architecture « tracking hold » (THA) et d'une démodulation IQ numérique. Son fonctionnement a été démontré à 3.5GHz avec des impulsions de 60µs avec une période de répétition de 250µs. Le banc permet de d'extraire une stabilité maximale de 70dBc.



Figure 36 Synoptique du banc de mesure sous pointes de la stabilité P2P développé à Xlim [54][32]

1.4.5 Conclusion

	Echantillonnage direct (keysight) [47]	VNA [46]	PN9002 [48]	Démodulation Hétérodyne (Xlim) [51]	Récepteur THA (Xlim) [54][32]
Fréquence maximale	33GHz	50GHz	18GHz	2.9GHz	3.5GHz
Puissance de sortie	-	-	13dBm	48dBm	50dBm
Taille d'impulsion minimale		-	500ns	50µs	60µs
Dynamique	~50dB (8bits)	~60dB	79dB	70dB	70dB
Acquisition simultanée de la phase et de l'amplitude	oui	oui	Non	Oui	Oui
Disponible sur le marché	oui	oui	Oui	Non	Non

Tableau 3 Comparaison de bancs mesure P2P existants

Les solutions actuellement disponibles sous pointes développées à Xlim ne permettent pas d'extraire la stabilité P2P de composant fonctionnant en bande Ku. De plus ces solutions sont adaptées à des radars longue portée. Les solutions proposées par les équipementiers (Oscilloscope temps réel) sont des solutions potentiellement faciles à mettre en œuvre mais sont très coûteuses.

Dans la suite de ce chapitre, je présente le développement d'un banc de mesure de la stabilité P2P dédié aux applications senseurs aéroportés avec un système du marché et facilement optimisable à haute fréquence.

2 Développement du Banc P2P

Le banc de mesure P2P développé dans ma thèse peut se résumer en 4 blocs principaux (Figure 37):

- un premier bloc constitué d'une source RF, d'un modulateur et d'un amplificateur de puissance (HPA) dont le rôle consiste à émettre et à amplifier un signal RF impulsionnel destiné à l'amplificateur sous test (DUT) et au système d'acquisition P2P.
- un bloc contrôle de puissance qui mesure les performances du DUT en conditions opérationnelles afin de le placer dans des conditions de fonctionnement en puissance.
- un bloc d'adaptation composé d'un tuner qui est essentiel pour la mesure des DUT qui ne sont pas adaptés 50Ohm, ce qui est généralement le cas des composants « on-wafer ».
- le bloc système d'acquisition de la stabilité P2P qui récupère l'enveloppe du signal RF et calcule la stabilité.
- Ces différents blocs sont plus précisément décrits dans la suite de ce paragraphe.



Figure 37 Principe général du banc P2P

2.1 Système d'acquisition P2P

2.1.1 Choix de la méthode d'extraction de l'enveloppe du signal

Pour l'acquisition de la stabilité P2P, je me suis basé sur le fonctionnement du banc PN9002 et ai ainsi fait le choix d'utiliser une démodulation homodyne.

Dans un premier temps, de façon analogue au PN9002, j'ai utilisé un mélangeur HMC774ALC3B de Analog Device [55] associé à un déphaseur Narda 4582 (large bande DC-40GHz). Comme décrit précédemment, cette méthode présente l'inconvénient de ne pas pouvoir récupérer l'amplitude et la phase du signal en une seule acquisition. De plus, l'extraction de la phase est difficile du fait de la présence d'une tension résiduelle en sortie du mélangeur que le PN9002 compense grâce au « video shifter » Figure 34(a).

Pour pallier ces deux inconvénients, j'ai remplacé le mélangeur par un mélangeur IQ HMC8191 d'Analog Devices [56] permettant de récupérer en sortie un signal en phase « I » et un second en quadrature « Q ». Dans cette configuration, le déphaseur n'est plus nécessaire, il est néanmoins maintenu afin d'ajuster les signaux I et Q de façon à optimiser la dynamique au niveau du convertisseur analogique numérique.



Figure 38 Principe de démodulation homodyne IQ employé pour l'acquisition P2P

À partir des signaux I et Q, on est en mesure d'obtenir directement l'amplitude et la phase du signal suivant les équations Eq 13 et Eq14.

$$A=\sqrt{I^2+Q^2} \qquad \textit{Eq 24}$$

$$\varphi=arctan\left(\frac{I}{Q}\right) \qquad \textit{Eq 25}$$

La conservation exacte de la forme d'onde (enveloppe) du signal impulsionnel RF étant un des points essentiels pour l'évaluation de la stabilité pulse à pulse, le mélangeur de sortie doit fonctionner en mode linéaire sur sa voie RF. Afin de définir le niveau de puissance maximale à injecter sur la voie RF du mélangeur, j'ai caractérisé le mélangeur en puissance. A une puissance fixe de 18dBm injectée à 18GHz sur la voir LO du mélangeur (spécification du mélangeur), j'ai fait varier la puissance du signal RF jusqu'à obtenir un phénomène de saturation sur les voies I et Q comme le montre la Figure 39.



Figure 39 Évolution du signal I.F. (Q ou I) du mélangeur selon la puissance sur la voie RF (mélangeur IQ HMC8191)

D'après cette caractérisation, on observe une perte de conversion de 10dB. Aussi, lors de l'acquisition, on cherche à injecter un signal de 12dBm sur la voie RF du mélangeur pour être dans le régime linéaire du mélangeur tout en maximisant les signaux I et Q à l'entrée du convertisseur Analogique-Numérique.

2.1.2 Choix du Convertisseur Analogique-Numérique (CAN)

L'acquisition des signaux I et Q est réalisée à l'aide d'un convertisseur Analogique-Numérique (CAN). Comme on emploie une technique de démodulation homodyne, les signaux I et Q sont en basse fréquence, on a fait le choix de privilégier la précision à la vitesse d'échantillonnage. C'est pourquoi, j'ai choisi une carte d'acquisition présentant une fréquence d'échantillonnage de 10MHz avec une résolution de 18bits : le PXI-5922 de National instrument [57]. Signalons que la cadence d'échantillonnage de 10 MHz doit permettre d'acquérir plusieurs points par impulsion afin de pouvoir utiliser les estimateurs définis précédemment.

Cette carte fait partie d'un ensemble appelé : système PXI. Ce système se compose d'un châssis PXIe1071 [58] dans lequel est inséré un PXIe-8880 [59] qui est un contrôleur embarqué Intel Xeon 8 cœurs et la carte oscilloscope PXI5922. (Figure 40)



Figure 40 Système PXI employé pour l'acquisition, le traitement et le contrôle du banc

Le choix d'un système PXI National Instrument est motivé d'une part, par le fait de faciliter le contrôle de l'acquisition sous LabVIEW et d'autre part pour assurer une acquisition en temps réel. Outre son rôle dans l'acquisition, le module PXI est utilisé pour extraire la stabilité, contrôler et piloter l'ensemble des éléments du banc via le programme LabVIEW intégré (§13.Programme d'acquisition et protocole de mesure).

Ainsi, le système d'acquisition P2P se résume à deux éléments clés : un mélangeur IQ et une carte d'acquisition (Figure 48 A).

2.2 Génération du signal RF impulsionnel

2.2.1 Découpe du signal RF

La génération du signal RF à 18GHz est réalisée à l'aide de la source interne d'un VNA : le PNAX 5022 de Keysight [60]. Avant d'être amplifié puis injecté dans le transistor, le signal est découpé en impulsions de 1µs avec un facteur de forme de 25%. Cette opération peut être réalisée de deux manières différentes.

Si on dispose d'une source RF impulsionnelle, ce qui est notre cas avec le PNAX5022, la découpe du signal est assurée par le modulateur interne de l'appareil. Dans le cas contraire, on peut utiliser un modulateur externe ou un mélangeur de découpe comme le HMC774ALC3B [55] de Analog Devices. Cette solution a été mise en place dans un premier temps. En effet, cette méthode facilite la procédure de calibration du VNA pour la mesure du S11 du transistor primordial à l'extraction de ses performances. Cependant les pertes de conversion du mélangeur occasionnent une augmentation du facteur du bruit du banc, celui-ci étant placé en début de chaîne de mesure.



Figure 41 Caractérisation du mélangeur HMC774ALC3B pour la découpe du signal RF

2.2.2 Amplification du signal

Une fois le signal découpé, celui-ci doit être amplifié afin de venir saturer le transistor sous test. Le système de pré-amplification (nommé HPA dans la Figure 37) employé doit donc présenter un gain suffisant dans sa région linéaire pour venir saturer le transistor. De plus, il doit présenter un facteur de bruit le plus faible possible afin de minimiser son impact sur la mesure de la stabilité du transistor sous test. J'emploie ici l'amplificateur de référence CTT66087 présentant un gain de 47dB (Figure 42) avec un facteur de bruit mesuré au NFM (HP8970B) de 7.8dB à 18GHz (Figure 43).



Figure 42 Caractérisation en puissance du préamplificateur CTT66087

Lors de la mesure de la stabilité P2P, l'amplificateur est utilisé dans sa zone linéaire de fonctionnement soit une puissance injectée à son entrée de -10dBm. Ainsi, à l'entrée du transistor sous test, on obtient une puissance injectée maximale de 30dBm.



Figure 43 Mesure du facteur de bruit de l'amplificateur CTT sur la bande 6 -18GHz

Comme le système de mesure est basé sur une démodulation homodyne, une fois le signal amplifié, on le sépare en deux parties à l'aide d'un coupleur -13dB. La première partie est atténuée avant d'être injectée sur la voie LO du démodulateur. L'autre partie du signal poursuit son chemin vers le DUT.

2.3 Adaptation en puissance des transistors sous test

2.3.1 Problèmes liés à la mesure de puissance

Dans le cadre de ce travail, je cherche à évaluer des transistors HEMTs GaN en cours de développement. Ces transistors présentent de petits développements allant de 2x25µm à 6x50µm et ne sont pas adaptés à la sortie à 50 Ω. Aussi, une adaptation en puissance est nécessaire à la sortie des transistors afin d'une part d'éviter des problèmes d'instabilité ou d'oscillation qui entraîneraient sa destruction et d'autre de part de permettre une mesure fiable de ses performances optimales dans des conditions proches de son fonctionnement opérationnel.

Cette adaptation en puissance passe par l'utilisation de la méthode loadpull qui consiste à présenter une impédance de charge à la sortie du transistor. Différentes méthodes loadpull existent : la méthode passive et la méthode active.

2.3.2 Méthodes d'adaptation loadpull

c) Méthode de loadpull passif

Dans cette méthode, on utilise une partie de la puissance de sortie du transistor pour l'adapter et donc, il faut présenter un coefficient de réflexion à la sortie du transistor. Pour cela, on recourt à l'emploi d'un tuner d'impédance hyperfréquence. Ce système électromécanique est constitué d'une ligne transmission et d'une pièce mobile (appelée « slug ») qui, en fonction de sa position

sur la ligne de transmission, modifie l'impédance du système et donc son coefficient de réflexion à son entrée.

Deux méthodes d'implémentation du tuner dans une chaîne d'acquisition peuvent être utilisées (Figure 44).



A B

Figure 44 Méthodes d'implémentation du tuner dans le cas d'un loadpull passif

- **Configuration A : Mesure à travers le tuner**

Dans cette méthode, le tuner est installé en sortie du DUT. Par la mesure de l'onde b2', on remonte aux valeurs de a2 et b2 du composant. Pour cela, il est nécessaire de connaître les paramètres S du tuner sur chacune de ces positions d'adaptation. Aussi, sa calibration doit être faite de manière précise et régulière afin de prendre en compte la dilatation ou la contraction des matériaux liées aux temps et aux variations thermiques de son environnement et assurer ainsi une mesure fiable. Par ailleurs, mesurer à travers le tuner impacte la précision de la mesure de b2, notamment dans le cas où l'on présente un fort coefficient de réflexion entraînant une atténuation importante de b2.

- **Configuration B : Mesures via un coupleur avant le tuner**

Pour éviter d'être dépendant de la position du tuner et gagner en précision de mesure, l'utilisation d'un coupleur en amont semble être une bonne solution. Dans cette configuration, la valeur des ondes a1 et b2 n'est pas fonction de la position du tuner. De ce fait, ces mesures sont plus robustes à l'environnement. Cependant, l'ajout d'un coupleur entre le composant et le tuner entraîne des pertes qui limitent le module du coefficient de réflexion pouvant être présenté aux transistors.

Quelle que soit la configuration, les tuners ont la possibilité de présenter un coefficient de réflexion de 99% stable au cours du temps de mesure. Cependant ce coefficient est dépendant des pertes RF entre le tuner et le composant. Idéalement, il faut que le composant soit directement connecté à l'entrée du tuner. Or, dans le cas de mesure directement sur wafer, ce n'est pas possible. L'utilisation de pointes coplanaires et de câbles entraine des pertes et donc limite les possibilités d'adaptation, notamment si l'on souhaite présenter un fort module de coefficient de réflexion.

d) Méthode de loadpull actif

La méthode loadpull actif permet de s'affranchir des limitations que présente la méthode loadpull passive. En effet, cette méthode consiste à injecter un signal via un synthétiseur sur la

sortie du transistor. En jouant sur la phase et l'amplitude du signal du synthétiseur, on modifie le rapport entre le signal en sortie du transistor et le signal issu du synthétiseur ; ce qui entraîne une variation du coefficient de réflexion virtuel présenté à la sortie du transistor. Dans la mesure où l'on est capable de fournir une puissance suffisante à la sortie du transistor, il est possible de présenter des coefficients de réflexion permettant de couvrir tout l'abaque de Smith. Néanmoins, des précautions pour maintenir un coefficient de réflexion stable sont à prendre et rallongent considérablement le temps de mesure. Il faut synchroniser les deux sources afin de compenser leurs dérives et ajuster en temps réel le module et la phase du signal injecté. Cette méthode est celle employée à l'IEMN, pour la caractérisation des performances en puissance des transistors GaN en bande X, Ku et Q (40GHz) en régime CW et en régime impulsionnel.

Les avantages de cette méthode présentent, néanmoins, un coût relativement important ; elle nécessite l'utilisation de deux générateurs de signaux hyperfréquences associés à deux amplificateurs de puissance. D'un point de vue technique, la synchronisation des sources en continu pour maintenir un coefficient d'adaptation stable au cours du temps empêche la mesure d'un train d'impulsions en temps réel

2.3.3 Choix de la méthode loadpull

Le tableau synthétise les avantages et inconvénients des différentes méthodes loadpull

	Loadpull Actif	Loadpull Passif	
		A	B
Adaptation optimale	++	-	--
Précision de mesure de puissance	++	+	++
Mesure en temps réel	Non	Oui	Oui
Mise en œuvre	Difficile	Facile	Facile
Coût	++	+	+

Tableau 4 Comparaison des différente méthode loadpull

La méthode loadpull actif est sans conteste la meilleure méthode permettant d'adapter des transistors de toutes tailles et observer leurs performances optimales dans des conditions proches de situations opérationnelles. Mais comme l'absence d'adaptation fixe ne permet pas de réaliser une acquisition en temps réel et que cette condition est nécessaire pour la mesure de la stabilité impulsion à impulsion, on emploiera la méthode de loadpull passif. Par ailleurs, de façon à adapter le transistor le mieux possible, j'ai privilégié la configuration A de la méthode loadpull passive.

Pour mettre en œuvre cette méthode d'adaptation, on utilise un tuner 6- 26GHz de la compagnie « Maury Microwave » [61]. Pour augmenter le coefficient de réception à la sortie du transistor, il est primordial de réduire les pertes entre la sortie du transistor et le tuner. Ce chemin se compose de la pointe RF (Z probes de pitch 150µm [62]) dont la perte est évaluée à 0.21dB et d'un câble de 12cm dont les pertes mesurées au VNA s'établissent autour de 0.6dB (Figure 48 C).



Figure 45 Évaluation des pertes du câble

Ce chemin présente une perte totale de 1.6dB correspondant à un aller-retour de l'onde. Compte tenu de ces pertes, on ne pourra présenter qu'un module d'adaptation de 0.7.

Enfin, la configuration de la méthode loadpull passive choisie implique que le tuner doit être précisément caractérisé au préalable afin d'assurer une mesure fiable des performances en puissance du transistor.

2.4 Mesure des performances en puissance des transistors en condition opérationnelle

2.4.1 Rôle de la mesure de puissance

La mesure des performances en puissance des transistors est une étape clé avant la mesure de la stabilité P2P. Dans un premier temps, elle permet d'établir le meilleur coefficient de réflexion à présenter en sortie du transistor. Dans un second temps, l'adaptation ayant été fixée, elle permet de définir proprement le point de fonctionnement du transistor (Puissance de saturation, point de compression,).

En outre, cette caractérisation permet d'établir les performances en puissance des transistors dans des conditions de fonctionnement proches de l'opérationnel c'est-à-dire avec l'utilisation de polarisation, des tailles d'impulsions et des facteurs de forme du signal proches de ceux employés dans les senseurs aéroportés.

2.4.2 Mise en place du système de mesure

La mise en place d'un système de mesure des performances en puissance du transistor est donc primordiale avant la mesure de la stabilité P2P des transistors, afin d'extraire les valeurs de la puissance de sortie (*Pout*), de la puissance injectée (P_{inj}), du gain (G_p) et du rendement (*PAE*). Bénéficiant d'un VNA avec une option « pulse », la mesure de ces paramètres est assurée par ce dernier.

La Pinj et la Pout peuvent être directement mesurées et suivies, cependant bien que nécessaires, elles ne sont pas suffisantes pour remonter à la valeur du Gp et de la PAE qui se calculent à partir de la puissance absorbée (*Pabs*).

$$Gp = \frac{Pout}{Pabs}$$

$$PAE = \frac{Pout - Pabs}{Pdc} \; avecPdc = I_D \times V_{DS}$$

Ainsi, pour remonter à la valeur de Pabs, il faut pouvoir mesurer la puissance réfléchie, c'est-à-dire le S11 du transistor lors de la mesure de puissance.

J'ai donc intégré au banc un coupleur de 22dB de couplage sur la voie d'entrée du transistor ce qui nous permet de récupérer les ondes a1 et b1 permettant la mesure du S11 via le VNA.



Figure 46 Coupleur permettant la mesure du S11 du transistor

Dans le même temps, on récupère la valeur de la puissance injectée grâce à l'onde a1. La mesure de la puissance de sortie est effectuée par la récupération de l'onde b2 par le VNA. (Figure 48 D)

Pour protéger les ports du VNA lors de la mesure des ondes a1 et b1 pour l'extraction du S11, j'ai placé deux atténuateurs sur les voies incidentes et réfléchies du coupleur. En se basant sur une puissance injectée de 30dBm et une valeur de couplage de 22dB, la valeur des atténuateurs est fixée à -40dB pour obtenir une puissance maximale de -30dBm au niveau des détecteurs du VNA afin de rester dans sa zone linéaire.

2.4.3 Procédure de calibration

Pour assurer une mesure précise, différentes étapes de calibration sont nécessaires : une calibration en puissance et une calibration en paramètre S.

La calibration en puissance consiste à compenser au niveau de l'appareil de mesure les pertes liées aux câbles afin de revenir à la puissance injectée dans le transistor (P_{inj}) et à la puissance de sortie du transistor P_{out}.

Pour mesurer le S11 essentiel à l'extraction de la puissance absorbée P_{abs} du transistor un calibrage paramètre S est nécessaire. Etant donné que l'on injecte le signal via le port 1 pour avoir un signal impulsionnel, la mesure du S11 du transistor doit donc se faire au niveau du port 1. Cependant, cette mesure est rendue impossible au niveau du port 1 du fait de l'architecture du VNA où la présence d'un commutateur électronique qui présente une mauvaise isolation fausse la mesure du S11. Ainsi, cette mesure doit être réalisée via le port 2 en récupérant les ondes a2 et b2 afin de remonter au S11 du transistor.

$$S11 = \frac{b2}{a2} \qquad \text{Eq 26}$$

Réalisant une mesure du S11 de façon non conventionnelle (émission du signal via le port 1 et mesure du S11 via le port 2), il n'est pas possible de réaliser un calibrage via le logiciel interne du PNA. Ainsi, j'ai intégré au sein du programme d'acquisition (cf. §3) une séquence de calibrage « un port » afin d'extraire les 3 termes d'erreur ($e_D, e_R, \Delta e$) permettant de remonter à la valeur du S11 calibré suivant l'équation Eq16.



$$S11 = \frac{S_M - e_D}{S_M e_s - \Delta e}$$

Avec $\Delta e = e_D e_s - e_r$

Figure 47 Calibration 1 port

L'extraction de ces termes d'erreur demande la réalisation de trois mesures indépendantes permettant de résoudre un système de 3 équations complexes (Eq14). Pour cela on recourt aux étalons standard Short Open Load (SOL)

$$\begin{cases} S_{M1} = e_D + S_{M1} S11_1 e_R - S11_1 \Delta e \\ S_{M2} = e_D + S_{M2} S11_2 e_R - S11_2 \Delta e \\ S_{M3} = e_D + S_{M3} S11_3 e_R - S11_3 \Delta e \end{cases} \qquad \text{Eq 27}$$

Où :

- $\boldsymbol{S_{M1}, S_{M2} et S_{M3}}$ **correspondent aux mesures des étalons**
- $\boldsymbol{S11_1, S11_2 et S11_3}$ **représentent les valeurs théoriques des étalons**

On prend comme valeur d'étalon :

$$\begin{cases} S11_1 = 1(Open) \\ S11_2 = -1(Short) \\ S11_3 = 0(Load) \end{cases}$$

Au cours de la mesure de puissance, le programme d'acquisition récupère la mesure du rapport b2/a2 soit le S11 du transistor non calibré. Ensuite, il corrige le S11 mesuré en appliquant les termes d'erreur obtenus au préalable lors de la phase de calibrage.

2.4.4 Synoptique complet du banc

La Figure 48 montre le synoptique complet du banc. On retrouve les quatre blocs principaux du système de mesures décrits précédemment. On observe également d'autres blocs complémentaires :

- le système de polarisation (Figure 48 E) représenté par plusieurs éléments : un générateur d'impulsion pour polariser la grille ; un second générateur d'impulsion pour le drain dans le cas où l'on souhaite polariser le drain en impulsionnel ; une SMU (Source Measure Unit) dans le cas où l'on souhaite polariser le drain en continu ; des tés de polarisation.

- un bloc de contrôle (Figure 48 F) représenté par l'oscilloscope qui monitore les tensions de grille et de drain V_{GSon}, V_{GSq}, V_{DSon} et V_{DSq} via des sondes de tension ou encore le courant de drain via une sonde à effet hall.
- Le bloc représenté par le GBF (Figure 48 G) est maître sur le banc. Il assure d'une part le déclenchement des impulsions et de l'acquisition et d'autre part le VNA et le PXI 5922 sont synchronisés sur son horloge 10MHz.
- Un bloc optionnel (Figure 48 H) représenté par l'alimentation « BILT » [63]. Les commutateurs et atténuateurs pilotables qui assurent la sécurité de la chaîne d'acquisition et qui facilitent l'utilisation du banc.



Figure 48 Synoptique du banc de mesure de la stabilité P2P

3 Programme d'acquisition et protocole de mesure

3.1 Cahier des charges du programme d'acquisition

L'acquisition et le contrôle des équipements sont entièrement pilotés via un programme développé sous LabVIEW dont l'interface principale est montrée dans la Figure 49. L'acquisition est entièrement pilotée via le châssis PXI.

Pour développer le programme de contrôle de l'acquisition de la stabilité impulsion à impulsion, je me suis fixé un cahier des charges :

➢ **Moduler facilement le programme d'acquisition**

- Dans le cas de remplacement d'un instrument par un autre (VNA, générateur d'impulsion, GBF), j'ai conçu le programme de manière à le mettre à jour rapidement en intégrant les nouveaux programmes de pilotage de ces instruments.
- Cette modularité se traduit également par l'utilisation de structures d'évènements qui facilitent l'ajout de nouvelles séquences d'acquisition ou de calibration. De cette manière, le programme est facilement transférable d'un environnement sous pointes à un environnement coaxial où les procédures de calibration sont différentes.

➢ **Maximiser les degrés de liberté sur les conditions de mesure**

Le cahier des charges imposé pour l'analyse de la stabilité impulsion à impulsion est strict concernant le type de polarisation ou la taille de l'impulsion. Mais dans une approche de recherche, il est potentiellement utile de faire varier ces conditions afin de mieux comprendre les phénomènes observables dans le cadre du cahier des charges des senseurs aéroportés. Ainsi, des degrés de liberté sont disponibles sur

- le type de polarisation (tension de drain (V_{DS}) impulsionnelle ou continue, tension de grille (V_{GS}) impulsionnelle)
- la durée et la période des impulsions

➢ **Faciliter l'acquisition et la sécurité du banc**

La mesure de stabilité est la dernière étape d'une procédure commençant par le contrôle DC du transistor puis par sa caractérisation en puissance. Pour faciliter la procédure de mesure et éviter de changer de logiciel, le programme prend en charge la mesure des caractéristiques DC et la mesure des performances en puissance. Pour éviter des erreurs de câblages entre le drain et la grille lors du passage d'une mesure DC à une mesure impulsionnelle, j'ai introduit des commutateurs pilotables afin de sélectionner les voies correspondantes à la mesure souhaitée. De la même manière, pour protéger la partie acquisition P2P, j'ai placé à son entrée un atténuateur pilotable qui lors des étapes de calibration commute de manière automatique sur une valeur d'atténuation maximale.

Figure 49 interface principal du programme d'acquisition de la stabilité P2P

3.2 Protocole de mesure

Pour réaliser la mesure de la stabilité P2P, plusieurs étapes sont requises au préalable (Figure 50). Leur rôle consiste à ajuster les conditions de mesures (taille d'impulsion, polarisation), à amener le transistor à son point de fonctionnement opérationnel et enfin à calibrer l'acquisition de la stabilité P2P. Ces différentes étapes sont gérées directement par le programme LabVIEW sous forme de différentes séquences indépendantes (« structure évènement ») à déclencher une à une.



Figure 50 Protocole de mesure

3.2.1 Synchronisation des impulsions

La première étape consiste à ajuster la taille et la période des différentes impulsions au niveau :

- du GBF pour l'impulsion RF
- des générateurs d'impulsions pour la polarisation du transistor
- du VNA pour la mesure de la puissance en mode impulsionnel

- Premièrement, on définit la durée et la période de l'impulsion RF et le nombre d'impulsions que l'on veut mesurer. Dans un second temps, on ajuste la durée de l'impulsion de polarisation de la grille et la polarisation de drain dans le cas où elle est également en mode impulsionnel. Cet ajustement consiste à venir encadrer l'impulsion RF, pour cela on joue sur les retards et également sur la taille de l'impulsion de 20% supérieure à celle de l'impulsion RF. Enfin, pour assurer une bonne qualité de la mesure de puissance, on ajuste l'impulsion IF du VNA au sein de l'impulsion RF. L'impulsion est placée sur la fin de l'impulsion RF pour éviter les dépassements (« overshoot ») avec une taille correspondante à 70% de l'impulsion RF.



Figure 51 Ajustement des retards sur l'impulsion de drain, de grille , RF et de l'impulsion IF de mesure du VNA

3.2.2 Définition de la polarisation

Une fois la taille des impulsions fixées, on peut définir les tensions polarisations.

Dans un premier temps, on fixe les tensions de drain V_{DSon} et V_{DSq} au niveau du générateur d'impulsion ou uniquement V_D au niveau de la SMU dans le cas d'une mesure à tension de drain fixe. Ensuite, on fixe la tension de grille de repos V_{GSq} au niveau du générateur d'impulsion de grille.

Après avoir fixé ces paramètres, on ajuste la tension de grille de l'état ouvert V_{Gon} de telle manière à obtenir le courant de drain souhaité et donc la classe d'amplification. Pour cette phase d'ajustement, je propose deux options, soit l'ajustement réalisé en mode impulsionnel, soit en mode continu.

En mode impulsionnel, on compense avec le V_{GSon} la chute de courant liée au phénomène de « drain lag » due à la polarisation sous fort champ à l'état pincé (V_{GSq}, V_{DSon}). Cette méthode implique de mesurer un courant impulsionnel et donc l'utilisation de sonde effet Hall.

Mais l'ajustement de cette tension dans le cas des antennes à réseau ne peut se faire qu'en mode continu d'où l'implémentation de la méthode d'ajustement en continu. Néanmoins, du fait des phénomènes de pièges et de la chute de courant qui en résulte, le transistor n'est pas forcément dans la classe de fonctionnement souhaité.

3.2.3 Ajustement de la Puissance

La synchronisation des impulsions ayant été faite et la polarisation ainsi que la classe de fonctionnement ayant été définies, il faut amener le transistor dans un fonctionnement en grand signal. Cette étape se découpe en deux parties.

- **Caractérisation en puissance**

La première étape consiste à adapter le transistor en modifiant la position du tuner. Le choix initial de cette position est déterminé à partir du module et de la phase conjuguée du S22 du transistor à 18GHz obtenues lors de caractérisation du transistor en petit signal.

La deuxième étape consiste en la caractérisation des performances en puissance des transistors. On procède en faisant varier la puissance injectée sur le transistor de -15dBm jusqu'à venir saturer le transistor en puissance avec une limite de puissance injectée de 30dBm. La mesure du S11 et des ondes a1 et b2 est réalisée par le VNA et exploitée par le programme LabVIEW afin de calculer la PAE, le gain et la puissance absorbée. Ensuite, on récupère le pic de PAE et la puissance de saturation pour différents points de compression. Si c'est nécessaire, on réitère cette procédure en modifiant la position du tuner jusqu'à obtenir l'adaptation optimale offrant les meilleures performances sur la PAE (adaptation PAE), ou sur la densité de puissance de sortie (adaptation P_{out}).

- **Définition du point de fonctionnement**

À partir de la caractéristique en puissance du transistor, on peut définir la puissance de fonctionnement du transistor. Ce point peut être placé au maximum du pic de PAE ou à un point de compression de –3dB. D'après la Figure 42, en sortie de l'amplificateur CTT, on obtient une puissance fixe 35dBm. Une partie de cette puissance est dirigée vers la voie LO du mélangeur IQ via un coupleur tandis que l'autre est dirigée vers le transistor sous test. La puissance maximale que l'on peut injecter au transistor est de 30dBm, ainsi pour ajuster la puissance à injecter au transistor, on joue sur la valeur de l'atténuateur variable linéaire placé en aval de l'amplificateur de puissance, jusqu'à obtenir les paramètres de puissance définis préalablement.



Figure 52 Interface du sous- programme permettant de sélectionner le point de fonctionnement

À l'issue de ces deux étapes, on obtient d'une part la caractérisation en puissance du transistor dans des conditions proches de l'opérationnel. D'autre part, le transistor est placé dans des conditions de polarisation, d'adaptation et de puissance de saturation optimales pour la mesure de stabilité.

3.2.4 Calibration de la mesure P2P

Cette étape est tournée vers l'optimisation de la mesure de la stabilité P2P. Elle repose sur deux étapes.

- **Ajustement de la puissance sur la voie RF**

Afin d'optimiser la dynamique au niveau des codeurs, il faut maximiser la puissance des signaux des voies I et Q du mélangeur ce qui implique de maximiser la puissance du signal dans la limite de sa zone de linéarité. Pour cela on modifie la valeur des atténuateurs placé en amont du mélangeur.

- **Optimisation de la dynamique des codeurs**

Au travers de l'interface du sous-programme de calibration de l'acquisition P2P, on observe l'enveloppe du signal RF des voies I et Q. Pour maximiser la dynamique des codeurs, on ajuste le déphaseur afin de maximiser le signal I et Q à l'entrée des codeurs.

3.2.5 Acquisition et traitement de la stabilité

Suite à ces étapes de calibrage, le transistor est placé dans des conditions opérationnelles de fonctionnement et la mesure de la stabilité P2P est optimisée, l'acquisition peut être déclenchée à l'issue de laquelle le calcul de la stabilité sera automatiquement effectué.

- **Acquisition**

Figure 53 Processus d'acquisition

Le processus global d'acquisition est décrit dans la Figure 53. L'acquisition débute par l'initialisation du codeur avec notamment le nombre de points à acquérir calculé à partir du nombre d'impulsions que l'on cherche à analyser, de la période du signal et de la fréquence d'échantillonnage

Ensuite, le programme procède à l'allumage des générateurs d'impulsions afin de polariser le transistor à l'état pincé en prenant soin d'allumer successivement la tension de grille V_{Goff} puis la tension de Drain VD (V_{Doff} dans le cas d'une tension de drain impulsionnel). Les générateurs d'impulsions étant asservis par un déclenchement externe (« Ext trig »), les impulsions ne seront émises que lorsque le GBF sera déclenché.

Suite à la polarisation du transistor, on allume le VNA et du GBF positionné en mode « burst » avec un nombre d'impulsions correspondant au nombre d'impulsions à mesurer.

L'acquisition débute lorsque le programme envoie une commande de déclenchement au GBF. Celui-ci étant maître sur le banc, il déclenche l'émission des impulsions RF au niveau du VNA, les impulsions au niveau de la polarisation de la grille (et du drain dans le cas d'une tension de drain impulsionnelle) et l'acquisition des signaux I et Q au niveau du codeur. La phase d'acquisition est décrite dans le chronogramme de la Figure 54.



Figure 54 Chronogramme de la phase d'acquisition

➢ Traitement du signal

Une fois les signaux des voies I et Q numérisés par le codeur, celles–ci subissent un traitement afin d'estimer la stabilité P2P du composant dont les étapes sont synthétisées dans la Figure 55



Figure 55 Étapes de la procédure du traitement de la stabilité

D'abord, on calcule l'amplitude et la phase du signal. Ensuite, on transforme l'amplitude et la phase obtenues sous forme de matrices. Enfin, on applique les estimateurs de stabilité et parallèlement pour visualiser des phénomènes d'instabilité. Je représente le signal sous forme d'un « diagramme de l'œil ».

3.3 Validation du banc

3.3.1 Validation de la mesure Loadpull

Comme il a été mentionné, la méthode loadpull passive employée est moins précise que la méthode loadpull actif pour caractériser en puissance des composants. En effet, pour rappel, la mesure est réalisée au travers du tuner, ce qui demande de connaitre précisément les paramètres du tuner.

Afin de valider la précision de mesure du banc P2P, j'ai comparé les résultats obtenus sur le banc loadpull actif, pris comme référence, avec les mesures réalisées sur le banc P2P sur un composant GH25, 2x75µm de la compagnie UMS à 18GHz en mode continu (Figure 56a). J'ai cherché à adapter le transistor sur le banc P2P avec une adaptation la plus proche possible de celle appliquée sur le banc loadpull actif.

D'après la Figure 56a, on constate que les valeurs du gain Gp et de la Pout sont similaires pour les deux types de mesure. On note un écart un peu plus important sur la PAE qui perd 2 points par rapport à la mesure loadpull actif. Cependant, d'après le tableau de la Figure 56b entre 5% et 8% d'écarts sont observés entre les deux types de mesure, ce que je juge satisfaisant compte tenu de la différence de méthode et d'équipement entre les deux bancs. Ces mesures prouvent la qualité de la procédure de calibration du tuner et de la calibration des ondes S11 via le programme Labview.



(a)

	Loadpull actif	Banc P2P	Écarts
Gp (dB)	11.6	11	5%
Pout (W/mm) (P-3dB)	1.2	1.1	8%
PAE (%)	38	35.7	6%

(b)

Figure 56 (a) Comparaison de la mesure de puissance obtenue sur le banc loadpull actif et le banc P2P. (b) Tableau comparatif des paramètres extraits de la mesure de puissance pour les deux types de mesure

Dans le cadre d'une mesure loadpull avec des conditions d'impulsions définies par l'application des senseurs aéroportés, la précision de la mesure de la PAE pourrait être discutée du fait de la faible précision de la sonde à effet Hall pour la mesure du courant I_D.

3.3.2 Validation du déclenchement

La mesure de la stabilité doit être réalisée non pas en régime établi mais au démarrage du train d'impulsions. Afin de s'assurer que le déclenchement se déroule proprement, l'oscilloscope R&S RTM est placé en mode « tri » avec un déclenchement sur le front montant de l'impulsion RF. On mesure alors la tension de grille (V_{GS}), le signal RF, et le courant de drain I_D. Comme le montre la Figure 57, on observe un train de 100 impulsions RF associées à des impulsions de grille encadrant l'impulsion RF.



Figure 57 Déclenchement du train d'impulsions pour la mesure de la stabilité P2P

3.4 Validation de la mesure de stabilité

3.4.1 Mesure à vide

Pour déterminer le niveau de stabilité maximal mesurable par le banc P2P, j'ai placé une ligne à la place du transistor et réalisé la mesure de stabilité P2P. Afin de valider la reproductibilité de la mesure, la mesure a été reproduite 6 fois. La Figure 58 montre l'extraction des stabilités d'amplitude et de phase obtenue sur une ligne par les deux méthodes de calcul. On constate que le plancher de stabilité est autour de 60dBc. De plus, on constate une bonne reproductibilité de la mesure avec une variation au sein de l'impulsion de moins de 0.5dBc.



Figure 58 Stabilité d'amplitude (a) et stabilité de phase (b) maximale du banc

3.4.2 Mesure sur transistor

La validation se poursuit sur transistor. La stabilité a été mesurée sur un transistor 8x75µm de la génération GH25 d'UMS à V_{DS}=10V et V_{DS}=30V dans une classe d'amplification AB à 18GHz. La Figure 59(a) montre l'évolution du train d'impulsion pour les deux points de polarisation choisis et pour une ligne. On observe une évolution différente de l'amplitude en fonction du transistor et de la ligne et en fonction de la tension de polarisation. Cette différence s'illustre sur le diagramme de l'œil d'amplitude (Figure 59b) où l'on superpose les 100 périodes qui composent ce train d'impulsion. On constate que, pour un V_{DS}=10V, l'amplitude varie de façon plus importante que pour une polarisation de V_{DS}=30V ou que sur la ligne.

La phase de chaque période a également été superposée dans la Figure 59(c). On constate une variation de phase plus importante à V_{DS}=30V qu'à V_{DS}=10V ou que sur la ligne.



Figure 59 Train d'impulsions normalisé et diagramme de l'œil en amplitude et en phase d'un transistor à V_{DS} =10V et 30V et d'une ligne.

L'observation de ces variations doit se traduire par l'extraction de la stabilité. La Figure 60 montre l'extraction de la stabilité d'amplitude et de phase correspondant aux deux méthodes d'extraction.



Figure 60 Extraction de la stabilité d'amplitude d'un transistor à V_{DS}=10V et 30V et d'une ligne par la méthode RMS (a) et la méthode SD (b)

En s'appuyant sur l'extraction de la stabilité d'amplitude par la méthode SD (Figure 60b), on observe que la ligne et le transistor polarisé à V_{DS}=30V présentent une meilleur stabilité que ceux observés pour une polarisation à V_{DS} =10V, ce qui corrèle les observations faites à partir du diagramme de l'œil de la Figure 59b. Par contre, avec la méthode RMS (Figure 60a), on observe une meilleure stabilité pour le transistor polarisé à V_{DS}=10V ou V_{DS}=30V par rapport à la ligne.

Si on compare, pour chaque condition de mesure, la valeur de stabilité obtenue par les deux méthodes, la ligne présente une stabilité relativement similaire pour les deux méthodes même si on peut noter une meilleure stabilité par la méthode SD, avec 57dBc, que par la méthode RMS avec 54dBc. Inversement et de façon plus prononcée pour le transistor, une meilleure stabilité est obtenue par la méthode RMS que par la méthode SD. A V_{DS}=30V, on passe de 64dBc à 53dBc et à V_{DS}=10V, on passe de 62dBc à 47dBc. Ces variations peuvent s'expliquer avec l'observation de la Figure 59a. En effet, on observe pour le transistor notamment à V_{DS}=10V, une lente variation de l'amplitude au cours du temps à la différence de la ligne dont la fluctuation semble plus rapide autour d'une valeur moyenne or comme on l'a vu, la méthode SD est plus sensible à des variations lentes alors que la méthode RMS est plus sensible à des variations rapides autour d'une valeur moyenne.

Concernant la phase, les valeurs de stabilité obtenues par les deux méthodes Figure 61 confirment les observations faites sur « le diagramme de l'œil » de la Figure 59(c).



(a) (b)

Figure 61 Extraction de la stabilité de phase d'un transistor à V_{DS}=10V et 30V et d'une ligne par la méthode RMS (a) et la méthode SD (b)

Pour la ligne et pour le transistor polarisé à V_{DS}=10V, la valeur de stabilité est évaluée autour de 62dBc pour les deux méthodes. Pour le transistor polarisé à V_{DS}=30V, comparativement à la ligne et à la polarisation V_{DS}=10V, on constate une moins bonne stabilité que met en lumière très significativement la méthode RMS (Figure 61b).

4 Banc d'analyse des effets transitoires

Le banc de mesure P2P décrit précédemment, est un banc d'analyse temporelle de signaux. En me basant sur son principe, j'ai décidé d'élargir le spectre d'application du banc en développant une procédure de mesure d'effets transitoires. Ce banc de mesure des effets transitoires repose sur le même synoptique que le banc P2P. Ce type de mesure demande des acquisitions longues (autour de 100s), ce qui est rendu possible grâce au PXI5922 qui fonctionne en temps réel. Bénéficiant de tous les équipements du banc P2P, je propose deux modes d'acquisition : un mode qui caractérise les phénomènes transitoires au niveau du courant de drain (I_D); un deuxième mode qui évalue les phénomènes transitoires de la puissance de sortie du transistor en mode loadpull. Comme pour la mesure de stabilité P2P, la mesure est entièrement pilotée via Labview.

Dans ce paragraphe, j'expliquerai les objectifs et le principe de ce type de mesure. Dans un second temps, je décrirai la procédure de mesure et la méthode employée pour l'acquisition.

4.1 Objectif et principe de la mesure

4.1.1 Principe de la mesure

Le principe de cette mesure consiste à observer le temps de rétablissement du courant ou de la puissance de sortie suite à un stress du composant c'est-à-dire à $V_{GSq}<V_{TH}$ pendant un temps de stress noté τ_{stress}. Cette mesure procède selon un cycle montré en Figure 62.



Figure 62 Cycle de la mesure des effets transitoires

La première phase du cycle consiste à polariser le transistor dans un état passant (V_{GS} ; V_{DS}). Dans la deuxième phase, nommée *phase de stress*, le transistor est polarisé dans un état bloqué

(V_{GSq}<V_{TH} ;V_{DSq}). Lors de cette phase de stress, on cherche à activer les pièges. Lors de la troisième phase, la *phase de recouvrement et de mesure*, on replace le transistor dans l'état passant (V_{GS} ;V_{DS}) et on procède à l'acquisition du courant I_D ou de la puissance de sortie du transistor. Enfin, une fois l'acquisition terminée, la phase 4 coupe l'alimentation du transistor.

4.1.2 Objectif de la mesure transitoire

L'intérêt de cette adaptation réside en deux points en fonction du mode de mesure employé.

- **Mode « courant » : mesure des phénomènes transitoires du courant de drain**

La mesure d'effets transitoires du courant I_D est l'une des méthodes les plus utilisées permettant de remonter aux caractéristiques des pièges présents dans la structure [34], [36], [38], [42], [64]–[67]. Lors de la phase de stress, les pièges sont activés et capturent les électrons. Lors de la phase de recouvrement, les pièges libèrent les électrons (charge d'émission) suivant différents temps caractéristiques appelés constantes de temps de pièges (τ_i). Cette libération conduit à une variation du courant I_D en fonction du temps suivant une loi régie par une somme d'exponentielles étirées [36].

$$I_D(t) = \sum_{i=0}^{i=N} A_i e^{-\left(\frac{t}{\tau_i}\right)^{\beta_i}}$$

Avec A_i : l'amplitude
τ_i : la constante de temps du piège
β_i : l'exposant d'étirement
N : le nombre de charges d'émission détectées (le nombre de pièges)

Eq 28

Si, on réalise cette mesure et l'extraction des constantes de temps τ_i pour différents paliers de température, on peut remonter aux caractéristiques des pièges, c'est-à-dire à leur énergie d'activation E_a qui reflète la position en terme d'énergie du piège et à leur section de capture σ_i qui reflète la taille du piège. Cette extraction se fait suivant la loi d'Arrhenius :

$$ln\left(\tau_i T_j^2\right) = \frac{q}{k_B T_j} E_{ai} - ln\left(\frac{\sigma_i A_n}{g}\right) avec A_n = \frac{N_c v_{th}}{T_j^2}$$

Eq 29

Où T_j représente la température de jonction, q la charge électrique, k_B la constante Boltzmann, N_C la densité effective d'états pour les électrons dans la bande de conduction, v_{th} la vitesse thermique et g le facteur de dégénérescence. En traçant, $ln\left(\tau_i T_j^2\right)$ en fonction de $\frac{q}{k_B T_j}$, on obtient une droite dont le coefficient directeur est l'énergie d'activation E_a et dont l'ordonnée à l'origine permet de remonter à la section de capture σ_i.

- **Mode « puissance » : mesure des phénomènes transitoires de la puissance**

Ce mode de mesure s'inscrit comme complémentaire à la mesure de stabilité P2P. Dans ce mode, le transistor est placé dans des conditions de fonctionnement proches de l'opérationnel, c'est-à-dire en classe AB avec un fonctionnement à saturation. Le but de cette caractérisation

consiste à établir le temps nécessaire à recouvrir le niveau de puissance de sortie suite à un stress, ce qui peut être une information utile pour les senseurs aéroportés où le stress est relativement important du fait de la polarisation en continu du drain.

4.2 Protocole de mesure

Le banc de mesure d'analyse transitoire repose sur le fonctionnement du banc P2P. Ainsi, le synoptique du banc de mesure transitoire est rigoureusement le même que celui du banc P2P (Figure 48) si ce n'est dans le cas de la mesure en mode courant où la sonde courant est branchée directement sur l'une des voies du PXI5922. Il faut préciser les variations par rapport au banc P2P notamment du point de vue de la configuration des équipements et du protocole de mesure.

4.2.1 Configuration des équipements

En ce qui concerne la polarisation du transistor, la grille et le drain sont polarisés uniquement à l'aide des générateurs d'impulsions. Pour polariser le drain en continu, bénéficiant de la non adaptation 50Ω des transistors, on peut jouer sur la consigne des générateurs d'impulsions pour obtenir une tension de drain fixe aux bornes du transistor.

Dans cette mesure, le temps de mesure du courant ou de la puissance en sortie du transistor est bien plus long (100s) que le temps de stress appliqué au transistor (de quelques microsecondes à 1ms au maximum). Aussi, à la différence du banc P2P, l'impulsion émise sur la grille et sur le drain par les générateurs ont pour rôle de pincer le transistor. Il faut noter que la configuration des générateurs d'impulsion est entièrement pilotée via le programme Labview ne demandant aucune intervention particulière de l'utilisateur.

Enfin en mode « puissance », le signal RF est toujours délivré par le VNA. Mais le fait que le transistor est majoritairement dans un état ouvert, à la différence du banc P2P, le signal est émis en mode continu.

4.2.2 Protocole de mesure

Comme pour l'acquisition de la stabilité P2P, la mesure demande plusieurs étapes au préalable afin d'amener le transistor dans des conditions de fonctionnement souhaitées. Ces différentes étapes sont résumées dans la Figure 63 et sont relativement similaires à celles nécessaires pour la mesure de la stabilité P2P.



Figure 63 Protocole complet pour la mesure transitoire en mode courant et en mode puissance

La mesure transitoire peut s'apparenter à une mesure en mode continu, une grande partie des étapes est donc réalisée en ce mode.

➢ Calibration du banc

Comme pour le banc P2P, la première étape consiste à calibrer le banc en paramètre S11, en puissance et de la sonde de courant.

➢ Ajustement du fonctionnement du transistor

La deuxième étape consiste à ajuster le fonctionnement du transistor. On définit donc les tensions de polarisation (V_{DSq} ;V_{GSq}) et V_{DS} et on ajuste la tension de grille V_{GS} de telle manière à ce qu'on obtienne le point de fonctionnement désiré. Cette étape d'ajustement est faite en mode DC à l'aide de la SMU. Mais lors de l'acquisition, j'emploie un générateur d'impulsions pour polariser le transistor, du fait de la non adaptation 50Ω des transistors, une étape de convergence est nécessaire afin d'ajuster la consigne du générateur de façon à obtenir les tensions de drain désirées aux bornes du transistor. Cette étape de convergence est réalisée manuellement en visualisant les tensions de drain aux bornes du transistor à l'oscilloscope R&S via une sonde de tension.

Dans le cas d'une mesure en mode puissance, comme pour le banc P2P, une étape de mesure loadpull est nécessaire afin de définir l'adaptation optimale du transistor. Une fois définie, on ajuste le point de fonctionnement du transistor en ajustant la puissance injectée via l'atténuateur linéaire *ARRA* placé en début de chaîne. À la différence du banc P2P, cette étape est réalisée en mode continu

➢ Optimisation de l'acquisition

Cette étape concerne principalement le mode puissance où l'on fixe la puissance injectée sur le mélangeur via les atténuateurs à paliers placés en amont du mélangeur et où l'on ajuste le déphasage du signal LO et RF arrivant sur le mélangeur. Elle a également pour but de repérer un niveau de seuil essentiel au déclenchement de l'acquisition prévu après cette étape.

➢ Acquisition

Dans ce type de mesure, on cherche à faire des acquisitions suffisamment longues pour visualiser le recouvrement total des pièges. Mais dans le même temps, il faut être en mesure d'avoir un échantillonnage précis pour observer des phénomènes rapides qui ont lieu du passage de l'état bloquant à l'état passant.

Pour répondre à ces deux objectifs, il n'est pas possible de réaliser une acquisition longue avec une fréquence d'échantillonnage élevée du fait du manque de profondeur mémoire des appareils. Dans le cas où cela est possible, le traitement des données se complexifierait grandement du fait de la quantité de données à traiter (pour une acquisition de 100s avec une fréquence d'échantillonnage de 10MHz, il faut traiter 1 milliard de points).

Aussi, on doit recourir à une acquisition avec 2 fréquences d'échantillonnage : une première élevée permettant de détecter les phénomènes rapides du début de l'acquisition et une seconde plus lente permettant de mesurer les phénomènes lents sur du long terme. Pour cela, on peut utiliser deux oscilloscopes déclenchés simultanément ou faire varier la fréquence d'échantillonnage au cours de la mesure.

Bénéficiant du PXI5922 fonctionnant en temps réel, j'emploie la deuxième méthode. Correctement programmé, le PXI5922 permet de réaliser des boucles d'acquisition sans perte d'informations entre chaque boucle. Pour récupérer les données numérisées, l'idée consiste à employer les fonctions « listes d'attente » de Labview. Cette méthode consiste à remplir une liste d'attente avec les données numérisées par le codeur dans une première boucle et de traiter les données en parallèle en déchargeant la liste d'attente dans une seconde boucle (Figure 64).



Figure 64 Principe d'acquisition avec liste d'attente pour la mesure transitoire

La boucle d'acquisition remplit à chaque tour la liste d'attente de 20000 points échantillonnés à 10MHz

Le traitement consiste à détecter le seuil défini dans l'étape précédente, synonyme du début de l'enregistrement des données. Une fois le seuil détecté, le traitement consiste à sélectionner et à stocker un nombre de points variable dans chaque séquence de mesures ($N_{sélectionné}$) afin de modifier artificiellement le fréquence d'échantillonnage. Au final, on récupère en moyenne 400 000 points de données grâce à un échantillonnage rapide sur les premières millisecondes de l'acquisition (10MHz) puis un échantillonnage de plus en plus faible en fonction du temps 100kHz, puis 10kHz et enfin 1kHz (Figure 65).



Figure 65 Variation de la fréquence d'échantillonnage en fonction du temps

- **Le post traitement**

Dans la foulée de l'acquisition, un premier traitement est fait. Il consiste à fixer le temps 0 de l'acquisition. On fixera ce temps juste après la phase de stress, c'est-à-dire à l'ouverture du transistor, ce qui facilite la comparaison des phénomènes transitoires pour différentes conditions de stress (Figure 66).



Figure 66 Exemple d'une mesure transitoire obtenue sur un composant GH15 6x50µm pour différents temps de stress

4.3 Conclusion

En lien avec le banc P2P, un protocole de mesure a été mis en place afin de mesurer les effets transitoires suite à un stress du composant, cette mesure pouvant être réalisée soit en courant soit en puissance. Un grand nombre de conditions de mesure peuvent être utilisées, on peut faire varier le V_{DSq} de 0V à 50V et le V_{DS} jusque 30V. De plus, on peut appliquer différents temps de stress allant de 1µs à 1ms.

5 Conclusion du chapitre 2

Dans ce chapitre, nous avons vu que la stabilité impulsion à impulsion (P2P) était une figure de mérite clé pour les senseurs aéroportés car de cette stabilité dépend la précision de la détection de cibles. Deux méthodes permettent d'extraire la stabilité : la méthode de l'écart-type (SD) sensible aux variations lentes d'instabilité et une méthode de la moyenne quadratique (RMS) sensible à des variations rapides d'instabilité.

Pour appliquer ces estimateurs, il faut au préalable récupérer l'enveloppe du signal radar. Différentes méthodes peuvent être employées, j'ai fait le choix, dans ma thèse, de recourir à une démodulation homodyne permettant de récupérer I et Q et de là, l'amplitude et la phase de l'enveloppe du signal radar. Basé sur ce principe, j'ai développé à l'IEMN, un banc de mesure de stabilité P2P fonctionnant en bande Ku sous pointes, ce qui permet de mesurer directement la stabilité de composants en cours de développement. Lors du développement de ce banc, j'ai d'une part mis en place un système Loadpull afin d'adapter les transistors et d'autre part, j'ai mis en place un programme Labview pour assurer l'acquisition et piloter l'intégralité des équipements du banc.

Le banc que j'ai développé permet l'analyse de la stabilité P2P pour des signaux dont les impulsions sont d'une durée minimale de 1µs et pour toutes valeurs de rapport cyclique. Le plancher de stabilité est de l'ordre de 60dBc en amplitude et en phase. Au niveau du transistor, le banc est conçu pour permettre de larges possibilités de polarisation (polarisation impulsionnelle de la grille et du drain et possibilité de modifier la tension de drain de stress V_{DSq}). Enfin, le banc permet de délivrer une puissance de 35dBm à l'entrée du transistor, ce qui est suffisant dans la majorité des cas pour saturer le transistor.

L'atout de ce banc réside dans son faible coût. En effet, le système d'acquisition de la stabilité P2P se résume à un mélangeur IQ, un oscilloscope et un programme d'acquisition. Ce système peut venir facilement compléter un autre banc préexistant de mesure d'amplificateur de puissance afin de mesurer la stabilité. De plus, on peut adapter le banc à d'autres fréquences en modifiant uniquement le mélangeur.

Enfin en complément du banc, une procédure de mesure de phénomène transitoire a été développée suivant deux modes de mesure : le premier, en courant, pour extraire des caractéristiques de pièges et un second, en puissance, afin d'établir le temps d'établissement de la puissance suite à un stress.

Les mesures de stabilité et d'effets transitoires de différents composants seront présentées et discutées dans les prochains chapitres.

Chapitre 3 - Évaluation des technologies UMS

1 Introduction

United Monolithic Semiconductors (UMS) [68] est une entreprise Franco-Allemande spécialisée dans la conception et la fabrication de composants électroniques fonctionnant en bandes millimétriques destinés aux applications de télécommunication, aérospatiales et militaires. Spécialisé dans des solutions à base d'Arseniure de Gallium (AsGa), UMS propose également des composants à base de GaN.

Les transistors à base de GaN développés par UMS sont identifiés sous la forme de GHx, avec x représentant la taille de grille employée et donc la bande de fréquences dans laquelle ils peuvent être utilisés. Ainsi, on distingue la GH50 (Lg=500nm), la GH25 (250nm), la GH15 (150nm) et la GH10 (100nm).



Figure 67 Feuille de route d'UMS pour les différentes technologies de transistors GaN HEMT (d'après la présentation d'UMS à la conférence EUMW en 2018)

En se référant à la feuille de route d'UMS présentée lors de la conférence EUMW en 2018, la GH50 et la GH25 sont les solutions commercialisées et qui sont à l'heure actuelle en cours de qualification aérospatiale. Les composants GH15 sont en cours de qualification et devraient être disponibles d'ici 2020. La solution GH10 qui vise un fonctionnement à 40GHz et au-delà est en cours de développement et devrait être disponible d'ici 2021.

Dans ce chapitre, je présente une évaluation des transistors fabriqués par UMS issus de différentes filières allant de la technologie qualifiée, GH25, à celle en cours de développement, GH10. L'objectif de ce travail consiste à évaluer les limites de ces composants notamment en ce qui concerne les performances et de stabilité impulsion à impulsion.

2 Composants GH25

Les transistors GH25 sont des transistors qualifiés et commercialisés. Ils sont déjà employés dans des systèmes de senseurs aéroportés. L'objectif de la caractérisation de cette filière que je présente dans ce paragraphe consiste à établir une référence à laquelle on pourra comparer les filières en cours de qualification ou de développement, à savoir, la « GH15 » ou la « GH10 ».

2.1 Caractérisation DC

Les transistors GH25 ont été caractérisés sous pointes en régime statique. La Figure 68 montre les caractéristiques DC typiques d'un transistor 2x75µm. La densité de courant maximale est atteinte autour de 1A/mm à V_{GS}=+1V avec des courants de fuite inférieurs à 20µA/mm. La caractéristique de transfert montre une transconductance Gm autour de 300mS/mm et la pente sous le seuil est évaluée à 110mV/dec.



Figure 68 Caractéristiques DC typiques d'un composant 2x75µm de la filière GH25

Si l'on reproduit cette caractérisation sur des transistors multi-doigts possédant le même développement de grille unitaire, par exemple des transistors de taille 4x75µm et 8x75µm, on constate le maintien des courants de fuite inférieurs à 20µA/mm (Figure 70c). Ce qui confirme la bonne qualité de l'épitaxie et du procédé de fabrication associé. Cependant, on note une légère inflexion du Gm et de la densité maximale de courant avec l'augmentation de la taille du transistor (Figure 70 (a et b)), typiquement dû à l'auto-échauffement qui est fonction de la taille et de la topologie du composant.



(a) (b) (c)

Figure 69 Évolution du Gm_{MAX} (a), de la densité de courant IDS+ (b) et des courants de fuite (c) en fonction de la taille du transistor de la filière GH25 à V_{DS}=10V

2.2 Caractérisation petit signal

J'ai ensuite évalué ces composants en petit signal via un PNAX 5947A calibré suivant la méthode L2RM. Les résultats obtenus sur un transistor 2x75µm sont montrés sur la Figure 70. De cette caractéristique, le F_T et le F_{max} extraits sont respectivement de l'ordre de 25GHz et 70GHz, pour un point de polarisation correspondant au maximum de Gm à V_{DS}=10V, et sont cohérents avec le pic de Gm de 300mS/mm.



Figure 70 Caractéristiques petit signal typiques d'un composant 2x75µm de la filière GH25

On observe une augmentation du F_T avec l'augmentation de la taille du transistor. Pour le 8x75µm, le F_T croît de 15% par rapport au design 2x75µm, ce qui est probablement lié à la topologie des transistors et à l'utilisation de plaques de champs. Pour le F_{max}, on n'observe pas de variation significative entre le transistor 4x75µm par rapport à la topologie 2x75µm. Par contre, pour le composant 8x75µm, le F_{MAX} chute d'environ 25% par rapport aux composants 2x75µm. Cette dégradation peut être largement corrélée à la diminution du pic de transconductance ainsi qu'à l'auto-échauffement pour cette topologie spécifique de composant.

Par ailleurs, quelle que soit la dimension du composant, on observe en fonction de V_{DS} le maintien du F_T qui est essentiellement lié à la capacité grille-source (e.g. longueur de grille effective) et une augmentation du F_{MAX} qui indique un faible impact des effets de pièges en régime petit signal.



Figure 71 Évolution du F_T et du F_{MAX} en fonction de la tension de polarisation de drain pour différentes tailles de transistors de la technologie GH25

2.3 Caractérisation en régime grand signal

D'après le couple F_T/F_{MAX}, on peut prévoir un fonctionnement optimal en régime grand signal à 10GHz, ce qui est confirmé d'après la Figure 72. On obtient une PAE (Power Added Efficiency) proche de 50% couplée à une densité de puissance de sortie de 3.9 W/mm pour une tension de polarisation de V_{DS}=30V.



Figure 72 Caractéristiques loadpull d'un transistor 2x75µm obtenues à 10GHz en mode CW à VDS=10V (gauche) et VDS=30V

Lorsque l'on monte en fréquence à 18GHz pour une tension de polarisation de 30V, on observe sur la Figure 73 un décrochage de la PAE : elle chute à 38% pour une tension de drain V_{DS}=30V, lié au gain petit signal insuffisant à cette fréquence d'opération. Par contre, on observe un maintien de la densité de puissance de sortie autour de 4W/mm. Cela montre de nouveau un faible impact des effets de pièges en régime grand signal classe AB.



Figure 73 Caractéristiques loadpull d'un transistor 2x75µm obtenues à 18GHz en mode CW à V_{DS}=30V

La Figure 74 synthétise les résultats en termes de PAE, Pout et de gain en puissance Gp obtenus pour différentes polarisations de drain à 10GHz, 18GHz et 40GHz. À 10GHz et à 18GHz, nous observons une densité de puissance de sortie proche avec une augmentation linéaire en fonction de la tension V_{DS} (Figure 74a). Pour ces mêmes fréquences, le rendement PAE reste constant en fonction de V_{DS} indiquant que l'auto-échauffement n'est pas un facteur dominant dans ces conditions de polarisation. Néanmoins, un écart significatif de près de 10% est observé entre la PAE obtenue à 10GHz et celle obtenue à 18GHz (Figure 74b). De manière évidente, à 40GHz, le manque de gain lié à la taille de grille ne permet pas d'envisager un fonctionnement à ce niveau de fréquence (Figure 74c).

Ces résultats montrent que les performances obtenues à 18GHz sont limitées notamment au niveau de la PAE par le manque de gain en puissance à cette fréquence. Il est important de noter que la PAE est un facteur limitant non seulement pour les applications de senseurs aéroportés mais aussi pour une grande partie des applications requérant de fortes puissances.



(a) (b) (c)

Figure 74 Évolution de la Pout (a), de la PAE (b) et du Gain (c) en fonction de la tension de drain et de la fréquence de fonctionnement en CW (10GHz, 18GHz et 40GHz)

2.4 Évaluation des pièges et de leur impact sur les performances RF

2.4.1 Mesures DC impulsionnelles

Les mesures en DC impulsionnelles sont montrées sur la Figure 75. Pour rappel, on retrace le réseau $I_D(V_{DS})$ en appliquant une tension impulsionnelle sur le drain et la grille, en prenant des tensions de repos (V_{GSq} ; V_{DSq}) qui visent à stresser le composant dans le but d'activer les pièges. Suivant la méthode d'UMS, on calcule un niveau de puissance pour chacune des courbes.



Figure 75 Caractérisations DC impulsionnelles d'un transistor 4x75µm (1µs/1%))

Le « Gate lag » est évalué en faisant le rapport entre la puissance calculée à la condition (V_{GSq}=-7V ; V_{DSq}=0V) et celle à la condition (V_{GSq}=0V ; V_{DSq}=0V). On constate un niveau de « Gate Lag » relativement important évalué à 10% de chute par rapport au niveau (V_{GSq}=0V ; V_{DSq}=0V), ce qui met en lumière la présence de pièges sous la grille. Le « drain Lag » est calculé en faisant le rapport entre la puissance calculée aux conditions (V_{GSq}=-7V ; V_{DSq}) et celle à la condition (V_{GSq}=-7V ; V_{DSq}=0V). Pour une tension V_{DSq}=28V, la puissance calculée représente une chute de 20% par rapport au « Gate Lag», ce qui met en évidence la qualité de l'épitaxie utilisée. Mais en prenant en compte le « Gate Lag » dans le calcul du drain Lag, on constate des effets pièges relativement importants qui se traduisent par 30% de réduction de puissance à V_{DSq}=28V par rapport à la condition de référence (0V ;0V), avec des répercussions éventuelles sur les performances des transistors.

2.4.2 Comparaison des performances en puissance en mode continu et en mode impulsionnel

Néanmoins, la présence de pièges ne semble pas impacter de façon importante les performances en puissance à 18GHz en classe AB. La Figure 76 montre les paramètres extraits des caractérisations en puissance d'un transistor 2x75µm à 18GHz en fonction de V_{DS} pour deux modes de mesure : le mode continu (CW) et le mode impulsionnel dont la taille des impulsions

est fixée à 1µs avec un facteur de forme de 1%. Cette mesure permet d'évaluer les pièges en conditions opérationnelles [30].

On constate que les phénomènes de pièges et/ou les effets thermiques n'impactent ni la Pout ni le Gain Gp compte tenu du faible écart entre le mode impulsionnel et le mode continu. Ceci est dû à l'ajustement de la tension de grille et donc du courant de drain lors de chaque mesure. Par contre, un écart fixe d'environ 5% est observé au niveau de la PAE entre le mode continu et le mode impulsionnel en fonction de V_{DS}. Cet écart fixe entre la PAE obtenue en mode impulsionnel et en mode continu est dû aux phénomènes de pièges observés en DC impulsionnel.



Figure 76 Évolution de la PAE et Pout en fonction de V_{DS} à 18GHz en mode CW et en mode impulsionnel pour un transistor 2x75µm GH25

2.4.3 Conclusion

Nous avons montré que les performances en rendement PAE à 18 GHz sont impactées par les pièges observés via les mesures DC impulsionnelles. Par contre, la densité de puissance de sortie est faiblement impactée dans les conditions de mesures utilisées (ajustement du courant de drain à chaque mesure). Dans le cadre des senseurs aéroportés, où les conditions de polarisation ou encore les formes des impulsions RF sont différentes, je vais donc évaluer ces performances dans les conditions spécifiques de cette application et également apporter une autre figure de mérite pour les applications radars : la stabilité P2P.

2.5 Évaluation de la technologie GH25 dans le cadre des senseurs aéroportés

Dans ce paragraphe, un transistor 6x75µm de technologie GH25 est évalué dans le cadre spécifique des senseurs aéroportés. J'ai choisi un transistor multi-doigts afin d'adapter au mieux

le transistor en puissance via la méthode de loadpull passif. Le transistor est mesuré en mode impulsionnel avec une taille d'impulsion de 1µs et un rapport cyclique de 25%. Du point de vue de la polarisation, on se place en condition de classe AB (150mA/mm) pour une tension de drain fixe V_{DS}=V_{DSq}. La polarisation de grille à l'état fermé du transistor est fixée à V_{GSq}=-7V.

2.5.1 Évaluation des performances en puissance

Utilisant une méthode de loadpull passif, j'ai caractérisé un composant 6x75µm afin de faciliter l'optimisation de l'adaptation en puissance, tout en assurant la possibilité de le saturer. Les caractéristiques grand signal à V_{DS}=10Vet 30V sont montrées en Figure 77. Aucune dégradation de la PAE n'est observée, elle se maintient autour de 45% et la Pout augmente de 1.2W/mm à 4W/mm entre 10V et 30V. Ces résultats sont synthétisés dans la Figure 78.



Figure 77 Évaluation grand signal à 18GHz dans le cadre des senseurs aéroportés d'un composant 6x75µm de la filière GH25 à 10V et à 30V

Bien qu'il soit difficile de comparer ces résultats avec ceux obtenus sur le banc loadpull actif dont les mesures sont plus précises, nous obtenons néanmoins, des performances assez proches. La non-dégradation de la PAE avec la montée en tension est cohérente avec les mesures d'analyse de pièges qui avaient montrées leurs faibles impacts sur les performances RF des transistors.



Figure 78 Variation de la PAE et de Pout à 18GHz en fonction de V_{DS} pour une impulsion de 1µs et un rapport cyclique de 25%

2.5.2 Évaluation de la stabilité impulsion à impulsion

L'évaluation se poursuit avec la stabilité impulsion à impulsion (P2P). La stabilité du transistor 6x75µm est mesurée pour différentes tensions de drain de 10V à 30V par pas de 5V. Le transistor est placé dans les mêmes conditions de mesure pour la polarisation (classe AB et V_{GSq}=-7V) et l'adaptation. Le point de fonctionnement du transistor appliqué lors de la mesure de stabilité est fixé à une puissance de saturation de -3dB. La stabilité est mesurée pour un train composé de 100 impulsions.

- **Stabilité P2P d'amplitude**



Figure 79 Diagramme de l'œil en amplitude pour différentes tensions de polarisation d'un transistor 8x75µm de la technologie GH15

Sur la Figure 79, on superpose les 100 impulsions en amplitude qui composent le signal étudié. Les amplitudes représentées sont normalisées par rapport à l'amplitude maximale mesurée dans le train d'impulsions. Ces graphes, appelés diagramme de l'œil, permettent de visualiser les instabilités P2P. De façon inattendue, on constate une plus forte instabilité pour des tensions

V_{DS} plus faibles (<20V). Au-delà, on observe une bonne superposition des impulsions. Pour toutes les polarisations et plus particulièrement pour V_{DS}=10V et V_{DS}=15V, on note une diminution de l'amplitude au cours du temps, celle-ci se stabilisant sur la fin du train d'impulsions.



Figure 80 Stabilité P2P d'amplitude avec la méthode RMS (gauche) et la méthode SD (droite) d'un transistor 8x75µm de la technologie GH25

La Figure 80 (a et b) montre le calcul de la stabilité suivant la méthode SD et la méthode RMS. Dans ces graphes, chaque point et chaque barre représentent la valeur moyenne et l'écart type de la stabilité, calculés sur 5 acquisitions déclenchées toutes les 30 secondes environ. La Figure 80c et Figure 80d montrent l'évolution de la stabilité d'amplitude en fonction de V_{DS} en prenant un point au centre de l'impulsion.

On constate un faible écart-type, ce qui montre la bonne reproductibilité de la mesure. La lente évolution de l'amplitude au cours du temps observée à partir des diagrammes de l'œil de la Figure 79 se confirme par une variation de la stabilité P2P de la méthode SD et non par la méthode RMS. On observe d'après la Figure 80c, pour des polarisations de 10 à 20V, des stabilités comprises entre 48 et 51dBc contre des valeurs comprises entre 53dBc et 56dBc pour des polarisations V_{DS}=25V et 30V. La stabilité obtenue par la méthode SD traduit les

observations d'instabilité faites à partir des diagrammes de l'œil mais ces résultats sont difficilement interprétables d'un point de vue physique.

➢ **Stabilité P2P de phase**



Figure 81 Diagramme de l'œil en phase pour différentes tensions de polarisation

Pour évaluer la stabilité de phase, on reproduit la même démarche, en superposant pour chaque polarisation, la phase des 100 impulsions composant le signal étudié (Figure 81). D'après le diagramme de l'œil, à V_{DS}=10V et 15V, on observe une faible variation de phase impulsion à impulsion. À partir de 20V, on constate une instabilité grandissante avec la montée en tension. On note que la phase varie fortement sur les premières impulsions avant de se stabiliser sur la fin du train d'impulsions, ce qui traduit une stabilisation lente de la phase en fonction du temps que devrait mettre en évidence le calcul de la stabilité suivant la méthode SD.



Figure 82 Stabilité P2P de phase avec la méthode RMS (gauche) et la méthode SD (droite)

Comme pour l'amplitude, la Figure 82 montre les valeurs de stabilité de phase obtenues par les deux méthodes avec la moyenne et l'écart-type. La Figure 82 (c et d) montre l'évolution de la stabilité de phase en fonction de V_{DS} en prenant un point au centre de l'impulsion. Le faible écart type obtenu témoigne de la bonne reproductibilité des mesures. En cohérence avec les observations faites à partir des diagrammes de l'œil, on observe par la méthode SD une dégradation significative de la stabilité de phase avec l'augmentation de la tension de polarisation. La plus faible variation au niveau de la méthode RMS confirme que la variation de phase est lente au cours du temps. En s'appuyant sur les graphes de stabilité de la méthode SD, on confirme la dégradation de la stabilité avec l'augmentation de $V_{DS.}$ Celle-ci passe de 63±1dBc à V_{DS}=10V à une stabilité de 43.1±0.3dBc à 30V, soit une dégradation de 30% de la stabilité.

On peut faire l'hypothèse que l'instabilité de phase est due aux phénomènes de pièges mis en avant précédemment.

2.6 Conclusion sur la GH25

Les transistors de la filière qualifiée GH25 sont des transistors présentant des grilles d'une longueur de 250nm. Les mesures DC ont montré des courants de fuite faibles, inférieurs à 20µA/mm, associés à une densité de courant maximale proche de 1A/mm. Le pic de transconductance Gm qui est autour de 300mS/mm, permet d'obtenir en régime petit signal un couple F_T et F_{MAX} respectivement de l'ordre de 25GHz et 70GHz. Pour une tension de polarisation de 30V à 10 GHz, on obtient une densité de puissance de 3.9W/mm associée à une PAE proche de 50%. À 18GHz, le manque de gain en puissance à cette fréquence conduit à une diminution de la PAE et de la Pout évaluées respectivement à 38% et 3.7W/mm. Par ailleurs, les performances en puissance semblent être assez peu impactées par les phénomènes de pièges. Cette hypothèse est corroborée par les mesures de puissance réalisées dans le cadre de l'application des senseurs aéroportés où malgré l'augmentation de la tension de drain et donc du stress à l'état « OFF », la PAE reste constante en fonction de V_{DS}. Enfin, du point de vue de l'application des senseurs aéroportés, la filière GH25 permet de délivrer une densité de puissance de 3.5W/mm avec une PAE de 45% à 18GHz pour une classe d'amplification AB à V_{DS}=30V. Il faut relativiser la valeur de la PAE dont la mesure est peu précise du fait de la méthode d'adaptation et de la mesure du courant par sonde effet Hall. À ce niveau de tension (e.g. champ électrique), l'influence des pièges se traduit notamment sur la stabilité de phase qui est évaluée à 43dBc et une stabilité d'amplitude de 53dBc d'après la méthode SD. Pour améliorer les performances obtenues à 18GHz, il faut recourir à des grilles plus courtes afin d'augmenter le gain des composants.

3 Technologie GH15

Pour pallier la limitation en gain, il est nécessaire d'employer des grilles plus courtes, d'où le développement de la technologie GH15 avec des grilles de taille Lg=150nm. Cette technologie est, à l'heure actuelle, en phase finale de qualification à UMS. Durant ma thèse, plusieurs échantillons correspondant à différentes versions de la technologie GH15 ont été caractérisés. Dans cette partie, nous présentons principalement l'échantillon *DafalGaN* (batch E200518) qui est l'échantillon le plus proche de la version finale de la GH15.

3.1 Caractérisation DC et petit signal

De façon similaire à l'évaluation de la technologie GH25, l'évaluation de la GH15 est également réalisée sous pointes. La Figure 83 montre des caractéristiques DC typiques d'un transistor 6x20µm de la technologie GH15.



Figure 83 Caractéristiques typiques d'un transistor 6x20µm (DafalGaN)

La densité de courant maximale pour un transistor 6x20µm est de 1.3A/mm couplée à des courants de fuite de l'ordre de 50µA/mm à V_{GS}=-5V et V_{DS}=10V. Comparée à la GH25, la réduction de la taille de grille permet d'augmenter le pic de transconductance extrinsèque qui s'établit à 400mS/mm. Par contre, nous observons une augmentation de la pente sous le seuil qui passe de 110mV/dec pour la GH25 à 400mV/dec pour la GH15. La diminution de la longueur de grille s'accompagne en effet d'une forte augmentation du pic de champ électrique en sortie de grille. Le confinement des électrons dans le canal est alors directement affecté pour des couches tampons (buffer) à dopage et épaisseur de canal identique.

La Figure 84 montre l'évolution de différents paramètres extraits des caractérisations DC en fonction de différentes topologies de composants. Pour des transistors de 6 et 8 doigts, les caractéristiques DC restent similaires.



Figure 84 Évolution des courants de fuite, du Gm_{MAX} et de la pente sous le seuil en fonction de la taille de composants issus de la filière GH15 d'UMS (DafalGaN)

Afin de pré-évaluer la robustesse des composants, les caractéristiques de transfert ont été réalisées de V_{DS}=2V à 20V avec une limitation de courant imposée à 150mA/mm. Comme le montre la Figure 85a, aucune dégradation n'est constatée à des tensions de drain supérieures à 10V, le courant de fuite reste inférieure à 50µA/mm jusque 20V.

Néanmoins, nous observons un décalage de la tension de seuil (V_{TH}) en fonction de la tension de drain. Le DIBL (Drain Induced Barrier Lowering), calculé à partir du décalage de la tension de seuil, traduit les effets de canaux courts, celui-ci est estimé à 100mV/V. De même, on constate une augmentation de la pente sous le seuil qui passe de 120mV/dec à 2V à 600mV/dec à 20V (Figure 85b). Ces paramètres pointent un confinement électronique non-optimal que l'on peut lier à la nature de la structure d'épitaxie et notamment des couches tampons.



(a) (b)

Figure 85 (a) Caractéristiques $I_d(V_{GS})$ d'un transistor 6x20µm pour une tension V_{DS} variant de 2 à 20V avec une limitation en courant de 150mA/mm. (b) Extraction de la pente sous le seuil (SS) et de la tension de seuil (V_{TH}) pour différents V_{DS}

3.2 Caractérisation petit signal de la technologie GH15

La Figure 86a montre un résultat typique obtenu en petit signal sur un transistor 6x20µm de la filière UMS GH15 à V_{DS}=10V au maximum du Gm. Pour le transistor 6x20µm, le couple F_T et F_{MAX} est respectivement extrait autour de 34GHz et 131GHz pour un gain unilatéral relevé à 18GHz et 40GHz de 17dB et 10dB, respectivement. Comme attendu, l'augmentation de la taille des transistors entraîne une diminution du gain U de 2dB (Figure 86c), ce qui se traduit particulièrement au niveau du F_{MAX} pour le composant 8x50µm. Cependant, on note une légère augmentation du F_T avec l'augmentation de la taille du composant (Figure 86b), probablement liée à la topologie des transistors et à l'utilisation de plaques de champs.

Le couple F_T/F_{max} et le gain unilatéral (U) permettent d'envisager des performances intéressantes à une fréquence d'opération de 30GHz.



Figure 86 (a) Performances en petit signal typiques d'un transistor 6x20µm de la technologie GH15 obtenue à 10V et au maximum du Gm. (b) évolution du F_T et du F_{MAX} pour différentes tailles de transistors (c) évolution du gain U à 18GHz et à 40GHz en fonction du développement des transistors

3.3 Caractérisation des performances en puissance

Les mesures en puissance de la technologie GH15 ont été menées à 40GHz en classe AB (150mA/mm) sur 3 composants de développements différents 6x20µm, 6x50µm et 8x50µm. La Figure 87 montre les mesures en grand signal réalisées sur un 6x50µm à 10V et à 30V à 40GHz en mode continu. On observe une densité de puissance de 1.2W/mm à 10V qui passe à 3.4W/mm à 30V et dans le même temps une dégradation de la PAE de 34% à 27%.



Figure 87 Caractérisation en grand signal d'un transistor 6x50µm à 40GHz en mode CW à 10V et 30V

On retrouve cette tendance pour les autres transistors de développements différents. La Pout croît avec la tension de drain et on note une légère diminution de la densité de puissance avec l'augmentation de la taille du transistor. Quant à la PAE, celle-ci décroît avec l'augmentation de la tension de drain. On note une différence de l'ordre de 5% entre la PAE obtenue sur des transistors 6x20µm et 6x50µm. Cette différence s'accentue sur un composant 8x50µm avec une différence de 15%. On peut émettre l'hypothèse que les pièges sont davantage excités avec des composants de grande taille à cause de leur auto-échauffement plus important.



Figure 88 Evolution de la Pout, de la PAE et du Gain à 40GHz en fonction de V_{DS} pour différents développements de transistor

3.4 Évaluation des pièges et de leur impact sur les performances RF

3.4.1 Mesures DC impulsionnelles

La Figure 89 montre les mesures impulsionnelles réalisées sur un composant 6x20µm. D'après la caractéristique $I_D(V_{DS})$ impulsionnelle, on observe un Gate Lag de 7% et on voit que le drain Lag augmente linéairement en fonction de la tension de drain de stress V_{DSq}. À V_{DSq}=25V, on ne dispose alors que de 70% de la puissance calculée par rapport au Gate Lag alors que, comparativement à la GH25 pour un stress similaire, nous obtenions 80%. La caractéristique de transfert en mode impulsionnel montre une faible dégradation du Gm_{MAX} (moins de 5%) avec l'augmentation de la tension de stress. On peut donc en déduire une faible présence de pièges en surface [42]. Par contre, on note un décalage de la tension de seuil V_{TH} à partir de V_{DSq}=15V, ce qui laisse supposer la présence de pièges profonds. On retrouve des caractéristiques similaires pour d'autres composants présentant des développements différents.



Figure 89 Caractérisation $I_D(V_{DS})$ et $Gm(V_{GS})$ impulsionnel d'un composant 8x20µm

3.4.2 Comparaison des performances en puissance en mode continu et en mode impulsionnel

L'observation de l'impact de ces pièges sur les performances en puissance est réalisée en comparant les performances obtenues en mode continu et en mode impulsionnel (1µs/1%) à 40GHz pour une polarisation en classe AB.



Figure 90 Comparaison de la Pout en mode impulsionnel et continu en fonction de V_{DS} à 40GHz pour 3 topologies de composants

La densité de puissance de sortie est similaire entre le mode impulsionnel et le mode continu quel que soit le composant mesuré (Figure 90). Pour le transistor 8x50µm, les mesures n'ont pu être réalisées à V_{DS}=25V ou V_{DS}=30V du fait de la limitation de l'amplificateur de puissance à l'entrée empêchant à ces polarisations de saturer le transistor.



Figure 91 Comparaison de la PAE en mode impulsionnel et continu en fonction de V_{DS} à 40GHz pour 3 topologies de composants

Pour le composant 6x20µm, les valeurs de PAE obtenues en mode continu et celles obtenues en mode impulsionnel sont similaires jusque 20V. Au-delà, nous observons une dégradation de la PAE dans les deux modes et un écart est constaté entre la mesure en mode impulsionnel et la mesure en mode continu.

Pour les composants 6x50µm et 8x50µm, un écart constant est observé entre les deux modes de mesure. L'écart, relativement élevé en fonction de V_{DS}, traduit l'impact des pièges sur la PAE. Comme pour le composant 6x20µm, une dégradation plus importante de la PAE dans les deux modes de mesure est observée au-delà de 20V pour le transistor 6x50µm.

La dégradation au-delà de 20V peut être due à la présence de pièges profonds qui sont particulièrement activés à ces niveaux de champ électrique d'après le décalage de V_{TH} observé sur le $I_D(V_{GS})$ impulsionnel (Figure 89).

On note que l'écart de PAE entre la mesure impulsionnelle et la mesure continue augmente en fonction de la taille du composant. On peut faire l'hypothèse que l'auto-échauffement plus

important des composants de plus grande taille conduit à exacerber les phénomènes de pièges responsables de la dégradation de la PAE entre le mode impulsionnel et le mode continu.

3.4.3 Extraction des ellipses de charge

Afin de montrer que les transistors 6x50µm et 8x50µm sont davantage impactés par les phénomènes de pièges en grand signal comparés aux composants 6x20µm, nous avons extrait les ellipses de charge à 10GHz à V_{DS}=10V et 20V sur ces 3 composants.



Figure 92 Extraction des ellipses superposées au réseau I_D-V_{DS} d'un composant 6x20µm à V_{DS}=10V à 10GHz

Les ellipses de charges (L'aldine) ont pour but de visualiser la répercussion du grand signal sur le courant et la tension de drain du transistor. Sur la Figure 92, on voit plusieurs ellipses centrées sur le point de polarisation choisi soit V_{DS}=10V et I_D=150mA/mm. L'augmentation de la puissance injectée conduit à l'élargissement de l'ellipse jusqu'à un niveau de saturation représenté par les limites du réseau I_D-V_{DS}. Son extraction étant basée sur la mesure de la fréquence et des harmoniques, on les mesure à 10GHz pour récupérer sur le banc NVNA, la fondamentale à 10GHz et les 3 harmoniques (20GHz, 30GHz, 40GHz). Cette mesure a pour objectif d'évaluer l'impact des pièges sur les performances en puissance. Dans le cas idéal, l'ellipse épouse le réseau I_D-V_{DS} avec une excursion large.

La Figure 93 montre l'extraction des ellipses de charge à 10GHz pour des tensions de polarisation V_{DS}=10V et V_{DS}= 20V sur 3 composants de développement différent.



(a) (b)

Figure 93 Ellipses de charge à 10GHz à 10V (gauche) et 20V (droite) pour 3 composants de développement différent

D'après la Figure 93a, l'ellipse de charge du transistor 6x20µm épouse bien tout le réseau jusqu'à environ 2 fois la tension d'opération. Pour les topologies 6x50µm et 8x50µm, on observe un écrasement de l'ellipse. Comme les transistors génèrent la même densité de puissance de sortie, on peut faire l'hypothèse que l'écrasement de l'ellipse de charge conduit à une moins bonne PAE comparativement à celle d'un transistor 6x20µm.

La Figure 93b, montrant les ellipses de charge à V_{DS}=20V, illustre l'impact des pièges sur les performances en puissance à partir de V_{DS}=20V. Comparativement à V_{DS}=10V, l'ellipse n'atteint pas le réseau notamment pour le composant 8x50µm. L'impact important des pièges sur le composant 8x50µm est mis en lumière par cette mesure. On peut l'expliquer par la dégradation importante de la PAE (20% de dégradation) entre le mode continu et le mode impulsionnel à V_{DS}=20V.

3.4.4 Conclusion

En s'appuyant sur ces trois caractérisations, on constate que les phénomènes de pièges impactent les performances en puissance des transistors notamment au-delà de 20V, où les pièges profonds sont activés d'après les mesures I_D-V_G impulsionnelles. En effet, la PAE se dégrade quel que soit le transistor à partir de V_{DS}=20V, que ce soit en mode impulsionnel ou en mode continu. Les composants 6x50µm et 8x50µm sont davantage soumis aux effets de pièges, probablement exacerbés par les effets thermiques d'autant plus importants du fait de leur taille. La présence accrue de pièges sur ces composants est mise en lumière par l'extraction des ellipses de charge qui montrent de moins bonnes excursions en comparaison des ellipses extraites sur le composant 6x20µm. Dans les conditions de mesure utilisées, ces pièges impactent la PAE comme le montre l'écart constant entre la PAE obtenue en mode impulsionnel et en mode continu.

3.5 Évaluation de la technologie GH15 dans le cadre des senseurs aéroportés

Afin d'évaluer les performances de la technologie GH15 d'UMS dans le cadre des applications senseurs aéroportés, un transistor 8x50µm de la technologie GH15 a été évalué en puissance et en stabilité dans des conditions de polarisation et d'impulsion proches de l'opérationnelle. Nous avons choisi une classe de polarisation AB (150mA/mm) et une tension de drain fixe $V_{DS}=V_{DSq}$. La tension de grille de pincement est fixée à V_{GSq}=-7V. Le composant est étudié avec des impulsions RF de 18GHz dont la largeur d'impulsion est fixée à 1µs associée à un rapport cyclique de 25%.

3.5.1 Évaluation des performances en puissance

Dans les conditions décrites précédemment, les performances en puissance ont été évaluées pour différentes tensions de drain de 10V à 30V par pas de 5V. La Figure 94 montre les performances loadpull obtenues à V_{DS}=10V et à V_{DS}=30V. A V_{DS}=10V, nous observons une excellente PAE autour de 60% associée à une densité de puissance de sortie de 1.3W/mm. A V_{DS}=30V, la densité de puissance augmente et atteint 4.3W/mm. Parallèlement, on observe une dégradation de la PAE, qui chute à 50%.



Figure 94 Performances RF 18GHz à V_{DS}=10V et V_{DS}=30V dans le cadre des applications senseurs aéroportés d'un transistor8x50µm de la technologie GH15.

La Figure 95 synthétise les performances RF en fonction de V_{DS} obtenues sur un transistor 8x50µm de la technologie GH15 dans des conditions opérationnelles. On observe une augmentation linéaire de la densité de puissance de sortie fonction de V_{DS}. La PAE se dégrade en fonction de V_{DS} avec une perte de 10 points entre la polarisation de 10V et de 30V, soit une dégradation d'environ 20%. Une dégradation similaire avait été constatée en CW à 40GHz.



Figure 95 Variation de la PAE et de la Pout en fonction de V_{DS} d'un transistor 8x50µm de la technologie GH15 évaluée dans des conditions opérationnelles.

Etant donné que l'on a mis en évidence l'impact des phénomènes de pièges sur les performances à 40GHz, on peut imputer la dégradation de la PAE aux effets de pièges, particulièrement favorisés dans les conditions de fonctionnement du transistor dans le cadre des senseurs aéroportés.

3.5.2 Évaluation de la stabilité impulsion à impulsion

La stabilité P2P a été évaluée aux mêmes points de polarisation avec lesquels les caractérisations de puissance ont été menées. J'ai ajusté la puissance injectée à l'entrée de telle manière à avoir en sortie une puissance à -3dB de saturation. Comme pour la GH25, la stabilité du transistor a été mesurée sur 100 impulsions.

- **Stabilité P2P d'amplitude**



Figure 96 Diagramme de l'œil en amplitude pour différentes tensions de polarisation d'un transistor 8x50µm de la technologie GH15

Les diagrammes de l'œil en amplitude à différents V_{DS} sont montrés sur la Figure 96, après avoir été normalisés par rapport à la valeur maximale du signal. À la différence de la GH25, on ne voit pas de tendance particulière en fonction de la tension V_{DS} sur la stabilité d'amplitude. Par contre, de façon similaire à la GH25, on peut noter une diminution de l'amplitude en fonction du temps, quelle que soit la polarisation employée.



Figure 97 Stabilité P2P d'amplitude avec la méthode RMS (gauche) et la méthode SD (droite) d'un transistor 8x75µm de la technologie GH25

Pour chaque polarisation, j'ai mesuré la stabilité d'amplitude sur 5 trains d'impulsion indépendants. Afin de vérifier la reproductibilité de la mesure, un composant 8x50µm similaire a été mesuré dans les mêmes conditions. Les Figure 97c et Figure 97d montrent la stabilité d'amplitude d'un point pris au centre de l'impulsion en fonction de V_{DS} pour deux transistors 8x50µm. D'après ces graphes, on peut conclure à une bonne reproductibilité de la mesure.

D'après la méthode RMS (Figure 97a et Figure 97c), on ne voit pas d'instabilité particulière entre les différentes polarisations, ce qui laisse penser que l'amplitude ne fluctue pas rapidement d'impulsion à impulsion. La méthode SD montre des variations de stabilité mais ne montre pas de tendance particulière en fonction de V_{DS}. On ne peut affirmer avec certitude que le transistor

sous test est responsable de ces instabilités. La différence de stabilité étant faible en fonction des conditions de polarisation, on peut faire l'hypothèse que l'instabilité d'amplitude introduite par le transistor est faible et donc n'est pas mesurable par le banc. Afin de conforter l'idée que le transistor est faiblement impacté par des phénomènes de pièges, des mesures en transitoire ont été menées.



Figure 98 Évolution de la puissance en sortie du transistor suite à un stress de 3µs

La Figure 98 montre l'évolution de la puissance de sortie normalisée par rapport au dernier point, suite à un stress de 3µs. Les conditions de polarisation et de fonctionnement en puissance sont les mêmes que celles employées pour la mesure de stabilité P2P. Le temps de stress appliqué avant la phase de recouvrement est fixé à 3µs afin d'être au plus proche des conditions de stress employées dans la mesure P2P. On constate que la puissance varie fortement à l'ouverture du transistor sur les premières centaines de nanosecondes. Ensuite, le transistor semble se stabiliser pendant plusieurs centaines de microsecondes. Probablement liée à des effets thermiques, la puissance chute après 1s et plus fortement pour des tensions de drain élevées. Ces mesures ne montrent pas de phénomènes transitoires en fonction de la polarisation du transistor sur les premières 400µs. Au vu de ces mesures, on peut faire l'hypothèse que la stabilité P2P d'amplitude ne devrait pas être impactée par les pièges dans cette condition de stress de 3µs.



Figure 99 Phénomènes transitoires en puissance en fonction du temps de stress appliqué à un transistor 8x50µm

En effet, pour une polarisation de drain fixe de V_{DS}=30V, j'ai appliqué différents temps de stress afin de comparer les phénomènes transitoires. On constate, d'après la Figure 99 qu'un stress de 3µs ou de 10µs n'est pas suffisant pour induire un comportement transitoire sur la puissance de sortie du transistor.

La puissance de sortie du transistor semble faiblement impactée par les pièges suite à un stress de 3µs, ce qui laisse supposer que les conditions impulsionnelles définies par l'application n'engendrent pas d'instabilité d'amplitude détectable par le banc de mesure P2P.

- **Stabilité de phase**



Figure 100 Diagrammes de l'œil en phase pour différentes polarisations d'un transistor de la technologie GH15

Comme pour l'amplitude, la stabilité de phase est mesurée pour 100 impulsions dans les mêmes conditions de mesure que pour l'extraction de la stabilité d'amplitude. De manière similaire aux composants GH25, on superpose la phase extraite des 100 périodes étudiées pour chaque

polarisation. Là encore, la stabilité de phase se détériore avec l'augmentation du V_{DS} d'après les diagrammes de l'œil de la Figure 100.



Figure 101 Stabilité de phase obtenue sur un transistor 8x50µm par la méthode RMS (gauche) et la méthode SD (droite)

La dégradation de la stabilité de phase est confirmée par l'extraction de la stabilité par la méthode SD (Figure 101). De nouveau, la phase varie lentement au cours du temps, compte tenu de l'absence de variation au niveau de la méthode RMS. D'après la méthode SD, à V_{DS}=10V, la stabilité de phase est évaluée à 52±0.7dBc puis décroit jusque 25V où elle se stabilise autour de 45.5±0.7dBc soit une chute de 13%. On peut faire l'hypothèse que les pièges sont la cause de l'instabilité.

3.6 Conclusion sur la GH15

Bien que l'échantillon *DafalGaN* soit le plus représentatif de la technologie GH15 employée par UMS, ces composants sont toujours en cours d'évaluation et d'optimisation. Nous avons vu que la réduction de grille à 150nm a permis, sans impacter les courant de fuites, d'augmenter le Gm à plus de 400mS/mm. Cette évolution a ainsi permis d'améliorer les performances en petit signal avec un couple F_T/F_{MAX} autour de 35GHz et 130GHz. On peut envisager un fonctionnement optimal à 18GHz. En effet, du point de vue de l'application radar, on peut espérer fonctionner à une tension de V_{DS}=30V. À ce niveau de polarisation en classe AB et dans les conditions d'impulsion RF définies par l'application, un rendement PAE de 50% associé à une Pout de 4.3W/mm est obtenu. La présence de pièges dans la structure pénalise la PAE quelles que soient les conditions ou les fréquences employées. Ils impactent également la stabilité de phase mais ils ne semblent pas perturber la stabilité d'amplitude.

Outre l'application radar, les performances de cette filière laissent envisager la possibilité de travailler au maximum à 30GHz. En effet à 40GHz, le manque de gain pénalise la PAE qui est inférieure à 30% pour un transistor 6x20µm et une polarisation de 30V impliquant de recourir à la technologie GH10 (100nm). En plus de la montée en fréquence, la GH10 pourrait être une solution pour les senseurs aéroportés, car l'augmentation du gain liée à la diminution de la taille de grille devrait améliorer le rendement PAE à 18GHz.

4 Technologie 100nm (GH10)

La technologie GH10 est en cours de développement chez UMS. Elle sera dédiée aux applications fonctionnant en bande Q (35GHz-50GHz). Le développement de la technologie GH10 nécessite donc de recourir à des grilles plus courtes de 100nm. Cependant, la diminution de la taille de grille doit s'accompagner d'un changement de structure d'épitaxie afin de minimiser notamment les effets de canaux courts. Ainsi, UMS explore différentes épitaxies notamment au niveau de la barrière tels que les matériaux quaternaire InAlGaN, l'AlGaN plus fin et riche en Aluminium ou encore l'AlN. Le choix des couches tampons est également crucial afin de maximiser le confinement électronique sous fort champ électrique tout en maintenant de faibles effets de pièges.

Nous présentons les résultats électriques obtenus sur des transistors fabriqués par UMS dans le cadre du développement de la technologie GH10.

4.1 Caractérisation DC et petit signal

Les caractérisations DC ont été réalisées sur 6 transistors 2x50µm de la technologie GH10 dont les résultats typiques sont montrés sur la Figure 102. La Figure 103 représente l'extraction de la densité de courant, le pic de Gm et les courants de fuite obtenus sur 6 transistors 6x50µm. J'ai tracé l'ensemble des points de mesure au centre, leur moyenne écart-type à droite et sous forme de boite Tukey à gauche. D'après la Figure 103, nous observons une densité maximale de courant de drain de 1.05±0.05A/mm à V_{GS}=+1V. Cette densité de courant s'accompagne d'un gain transconductance maximal évalué à Gm_{max}=473±30mS/mm à V_{DS}=10V. Cependant, on note un courant de fuite relativement important autour de 160µA/mm à V_{GS}=-5V et V_{DS}=10V. On peut noter également une faible dispersion des mesures.



Figure 102 Caractéristiques DC typiques d'un transistor 2x50µm de la technologie GH10



Figure 103 Extraction de différents paramètres issus de la caractérisation DC de 6 transistors 2x50µm de la technologie GH10 (à gauche : mesure sous forme de boite de Tukey, centre : points de mesure, droite : moyenne et écart type)

L'augmentation du nombre de doigts de grille à 4 et à 6 doigts ne montre pas de dégradation significative des caractéristiques DC. En effet, d'après la Figure 104, les courants de fuite de drain se maintiennent autour de 200µA/mm et le Gm autour de 475mS/mm. En moyenne, on note une légère augmentation de la densité de courant à V_{GS}=0V, ce qui est l'inverse de ce qui a pu être observé sur la GH25, très probablement dû à un changement de topologie adopté par UMS.



Figure 104 Évolution des caractéristiques DC en fonction de la taille des transistors

Suite au test de « robustesse » pour un V_{DS} variant de 2V à 20V, on observe un bon confinement des électrons (Figure 105) qui se traduit par un DIBL calculé autour de 24mV/V. Cela indique un ajustement au niveau du design des couches tampons. Mais, on note un problème de robustesse au-delà de 15V avec une limitation de courant de 50mA/mm. Ce problème s'exacerbe pour une limitation de courant de 150mA/mm. La robustesse limitée observable en DC ne permet pas à ce stade d'envisager un fonctionnement en grand signal fiable pour une tension de drain supérieure à 12V.



Figure 105 Test de robustesse appliqué à un transistor 2x50µm pour une tension de drain variant de 2V à 20V pour deux limitations de courant 50mA/mm et 150A/mm

4.2 Caractérisation petit signal de la technologie GH10

À partir de la caractérisation des paramètres S réalisée à une polarisation de V_{DS}=10V et V_{GS} correspondant au maximum de Gm, nous avons pu extraire des performances fréquentielles F_T et F_{max} respectivement de 61±3.5GHz et 152±4GHz, ce qui est cohérent avec la valeur du Gm extrinsèque et la longueur de grille. Comme en régime statique, l'augmentation de la taille des transistors n'impacte pas les performances obtenues en petit signal sur un 2x50µm. On note même une augmentation du F_T avec la taille du composant, ce qui semble indiquer une variation de la technologie avec des grilles et/ou des plaques de champ potentiellement plus courtes avec l'augmentation de la taille du transistor. Cela confirme les observations sur la densité de courant en régime statique. De plus, une faible dispersion des résultats est constatée sur les différents transistors mesurés (Figure 106).



Figure 106 Caractéristiques petit signal typiques d'un transistor 2x50µm de la technologie GH10 (à gauche) et évolution du F_T et du F_{max} en fonction de la taille des transistors (à droite)

4.3 Mesure de pièges

Afin d'évaluer la présence de pièges, des mesures DC impulsionnelles $I_D(V_{DS})$ ont été réalisées sur 3 différents transistors 4x50µm, dont le réseau $I_D(V_{DS})$ typique et l'extraction du « lag » sont montrés sur la Figure 107. D'après les caractéristiques $I_D(V_{DS})$, on constate un faible « Gate lag » autour de 7%. Pour le « Drain Lag », celui-ci est évalué jusque 15V inférieur à 6%

par rapport au niveau (-6V,0V). Au-delà de 15V, les composants sont dégradés et ne peuvent être mesurés en impulsionnel.



Figure 107 Caractéristiques $I_D(V_{DS})$ impulsionnelles d'un 4x50µm de la filière GH10

4.4 Caractérisation des performances en puissance de la technologie GH10

Un transistor 4x50µm de la technologie a été caractérisé en mode loadpull à 40GHz en CW et en classe AB profonde correspondant à un courant de drain de 100mA/mm. La caractérisation a été réalisée à 10V et à 15V. La Figure 108a montre les résultats obtenus à V_{DS}=10V. On observe un pic de PAE à 46% associé à une densité de puissance de 1.1W/mm avec un gain associé de 10.2dB. A V_{DS}=15V (Figure 108b), on observe un maintien de la PAE à 46% et une augmentation de la densité de puissance qui atteint 2.5W/mm. Le maintien de la PAE confirme le faible impact des pièges en accord avec les mesures I_D-V_{DS} impulsionnelles.



Figure 108 (a) Caractérisation en grand signal d'un transistor 4x50µm de la technologie GH10 à 40GHz à V_{DS}= 10V et 15V en classe AB. (b) Evolution de la PAE et de la densité de puissance en fonction de la tension de drain à 40GHz en CW pour une polarisation en classe AB

4.5 Conclusion sur la GH10

La technologie GaN de 100nm est en cours de développement chez UMS. L'étude a montré que la réduction de la taille de grille a permis d'augmenter le Gm extrinsèque à 475mS/mm. Mais dans le même temps, cette amélioration des performances RF s'accompagne d'une augmentation des courants de fuite autour de 200 µA/mm et d'un problème de robustesse au-delà de 12V.

En cohérence avec le Gm et la longueur de grille, le F_T et le F_{MAX} extraits des paramètres S s'élèvent respectivement à 64GHz et 166GHz, ce qui pourrait permettre de couvrir la bande Q visée par cette génération de composants à condition de maitriser les aspects de fiabilité. Les performances obtenues à 40GHz sur un composant 4x50µm montrent une densité de puissance de 2.5W/mm associée à une PAE au-delà de 45% pour un V_{DS} de 15V. Le manque de robustesse des composants ne permet pas, pour l'instant, d'opérer à plus haut V_{DS}. Les problèmes rencontrés sur la GH10, notamment du point de vue de la robustesse, ne permettent pas d'envisager pour le moment l'évaluation de cette solution en stabilité P2P pour les applications senseurs aéroportés.

5 Conclusion du chapitre 3

Dans ce chapitre, j'ai donc évalué différentes filières de composants GaN fabriqués par UMS.

De la comparaison des mesures DC (Figure 109), la réduction de la taille de grille permet, comme attendu, d'augmenter significativement le gain transconductance Gm_{MAX} qui passe de 300mS/mm pour la GH25 à plus de 450mS/mm pour la GH10. Parallèlement, la densité de courant maximale est plus élevée pour la GH10. Mais dans le même temps, on observe une augmentation importante des courants de fuite. Pour la pente sous le seuil, seule la GH15 présente une mauvaise caractéristique avec 400mV/dec. Ce problème lié à la structure d'épitaxie, a été corrigé sur les versions suivantes de la GH15.



Figure 109 Comparaison des paramètres DC des différentes filières d'UMS

Du point de vue des phénomènes de pièges observés sur les caractéristiques de transfert $I_D(V_{DS})$ impulsionnelles, d'après la Figure 110, on observe une amélioration du « Gate lag » avec l'évolution des technologies de la GH25 à la GH15. Au niveau du « drain Lag », la GH25 et la GH15 suivent la même évolution, cependant, on note un phénomène de « drain lag » plus important pour la GH15. Enfin la GH10, présente de moindres effets de pièges jusque V_{DSq}=15V. Ces phénomènes de pièges semblent néanmoins impacter faiblement les performances en puissance de ces composants en classe AB.



Figure 110 Extraction du « lag » pour les 3 filières d'UMS

Les mesures des performances à 18GHz en loadpull actif n'ayant pu être réalisées sur toutes les filières, nous synthétiserons uniquement les performances en puissance obtenues à 40GHz en mode continu à V_{DS}=10V dans la Figure 111. On observe clairement l'augmentation des performances avec la réduction de la taille de grille. De façon évidente, la GH25 n'est pas adaptée pour fonctionner à une telle fréquence. La GH15 et la GH10 présentent une densité de puissance de sortie similaire. Par contre, l'augmentation du gain obtenue sur la GH10 permet d'obtenir une PAE de 50% contre 35% pour la GH15. Il faut cependant préciser que la GH10, à la différence de la GH15 qui fonctionne à 30V, ne peut fonctionner au-delà de 12V à ce stade. Au-delà des performances, les aspects de fiabilité et de robustesse sont donc le défi actuel pour cette filière GH10.



Figure 111 Synthèse des performances en puissance obtenues sur les 3 filières d'UMS

Enfin, les transistors de la filière GH25 et GH15 ont été évalués dans des conditions de fonctionnement proches de l'opérationnel, c'est-à-dire en mode impulsionnel (1µs/25%) avec des polarisations de drain fixe. Les performances en puissance pour la GH25 sont trop limitées pour l'application visée du fait du manque de PAE à 18 GHz. Par contre, les performances mesurées sur la GH15 peuvent répondre aux exigences des senseurs aéroportés.



Figure 112 Évolution de la stabilité de phase en fonction de V_{DS} pour la filière GH25 et GH15

Par ailleurs, la stabilité P2P a été évaluée sur ces deux filières pour différentes polarisations V_{DS}. Ces mesures ont permis de démontrer le fonctionnement du banc en ce qui concerne la reproductibilité des mesures. À partir de ces mesures, on peut faire l'hypothèse que les pièges impactent peu la stabilité d'amplitude dans les conditions d'impulsions appliquées. Par contre, ils impactent significativement la stabilité de phase comme le synthétise la Figure 112. On note que la GH25 présente une meilleure stabilité de phase que la GH15 pour des tensions inférieures à 20V. Au-delà de 25V, les deux filières présentent une instabilité de phase similaire. La GH10 n'a pas été évaluée du fait des problèmes de robustesse observés dès 15V.

Chapitre 4 - Étude de nouvelles structures GaN pour la montée en fréquence

1 Introduction

Dans le cadre de la montée en fréquence (bande Q et au-delà) et de l'amélioration des performances RF, notamment du point de vue du rendement PAE combiné à une forte densité de puissance de sortie des composants, la taille de grille doit être réduite et la structure d'épitaxie revisitée.

La compagnie UMS développe actuellement des composants avec des grilles de 100nm : la GH10. Comme nous l'avons vu dans le chapitre 3, cette technologie demande encore des optimisations afin d'améliorer non seulement les performances RF à 40GHz mais aussi un haut niveau de fiabilité et de robustesse des composants sous fort champ électrique (e.g. fort V_{DS}).

Pour répondre à ce défi, il faut à la fois optimiser le procédé de fabrication des transistors et définir également de nouvelles structures d'épitaxie. Ces nouvelles structures doivent répondre aux enjeux soulevés par la réduction des tailles de grille, ce qui suppose de devoir travailler sur 3 niveaux :

- les performances en puissance et en fréquence
- la robustesse des composants
- la maitrise des phénomènes de pièges

1.1 Procédé de fabrication

Tous les transistors présentés dans ce chapitre ont été développés et fabriqués au sein de la centrale de fabrication de l'IEMN par l'équipe GaN. Ma thèse portant essentiellement sur la caractérisation des composants, je ne rentrerai pas dans les détails du procédé de fabrication des composants, néanmoins, on peut en préciser les étapes clés.

- **Marques d'alignement**

La technique employée pour fabriquer les transistors est basée sur la lithographie électronique. Cette technique permet l'écriture de motifs avec une résolution de quelques nanomètres. Or, cette méthode nécessite des points de repère sur l'échantillon afin de positionner le faisceau d'électrons avant l'alignement et l'écriture des motifs.

- **Les contacts ohmiques**

Les contacts ohmiques (la source et le drain) caractérisés notamment par leurs résistances de contact (Rc) peuvent altérer les performances en puissance hyperfréquence. En effet, le F_T et le F_{MAX}, respectivement les fréquences de coupure en courant et en puissance, sont fonction entre autres de la valeur de Rc. C'est pourquoi, la réduction de cette résistance est un enjeu pour l'optimisation des performances en fréquence des transistors. Dans notre cas, les contacts ohmiques sont formés par un empilement de métaux Ti/Al/Ni/Au suivi d'un recuit thermique rapide. Dans le cas d'un cap SiN in-situ, les contacts ohmiques sont déposés directement sur la barrière par gravure du cap.

- **L'isolation des composants**

Cette étape consiste à délimiter la zone active des composants et à isoler les transistors entre eux en minimisant les courants de fuite latérale, généralement par la technique d'implantation.

- **Le module de grille**

Le module de grille qui est un contact Schottky (contact entre un métal et un semi-conducteur) constitue l'étape majeure du procédé de fabrication. Le rôle de la grille consiste à moduler le courant entre la source et le drain. Comme mentionnée précédemment, la diminution de la taille du pied de grille permet d'améliorer les performances RF par l'augmentation du F_T et du F_{MAX}. Il faut néanmoins préciser que cette diminution entraîne une augmentation de la résistance du contact de grille qui peut être minimisée par l'emploi de grilles en forme de « T » ou de « Γ ». Ici nous employons une grille Nickel/Or en forme de « T ».

- **La passivation**

La passivation est également une étape critique du procédé de fabrication. Elle permet, d'une part, d'éviter l'altération du composant par son environnement extérieur, et d'autre part, de limiter les phénomènes de pièges et les fuites surfaciques. La passivation utilisée est déposée par dépôt chimique en phase vapeur assisté par plasma (PECVD : *Plasma-Enhanced Chemical Vapor Deposition*). Elle est à base de nitrure de silicium que l'on appellera SiN « ex-situ » afin de la différencier de la couche SiN «in-situ » qui peut dans la majorité des échantillons étudiée être utilisée comme couche de cap [69]–[71]

- **Les plots d'épaississement**

Dernière étape du procédé de fabrication de transistor en face avant, les plots d'épaississement appelés « pads » servent à la caractérisation du composant sous pointes coplanaires. Ces plots sont conçus pour minimiser l'introduction de capacités parasites qui peuvent dégrader les performances mesurées du transistor.

1.2 Optimisation de l'épitaxie

L'optimisation de l'épitaxie demande notamment de travailler sur la zone active du transistor représentée par le canal GaN et la couche barrière dont l'impact se traduit directement sur les performances en puissance en gamme millimétrique et également sur la robustesse des transistors. Néanmoins, cette optimisation ne se résume pas simplement à cette seule zone active, il faut également optimiser les couches tampons (buffer) et la couche de cap qui ont une influence significative sur les phénomènes de pièges et les propriétés du gaz 2D.



Figure 113 Coupe schématique d'une épitaxie d'un transistor HEMT GaN

Les épitaxies généralement utilisées pour les transistors HEMTs GaN reposent sur l'emploi d'une barrière à base de l'alliage Nitrure d'Aluminium-Gallium (AlGaN) sur un canal GaN. Cette structure permet d'obtenir une concentration d'électrons (ns) autour de $1.10^{13}cm^{-2}$ associée à une mobilité d'électrons de (μ_e) proche de $2000cm^2.V^{-1}s^{-1}$. Afin d'accroître les performances RF des transistors, il faut réduire la taille de grille mais cette réduction doit s'accompagner d'une diminution de la distance grille canal afin de minimiser les effets de canaux courts qui impactent les performances RF [43]. Le fossé de grille tel qu'utilisé pour les technologies GaAs n'est pas une solution viable pour les composants GaN du fait de l'absence de solution par gravure chimique. Des gravures sèches par plasma sont nécessaires dans ce cadre mais le fait de briser le cristal sous la grille dégrade la fiabilité des transistors. Une solution proposée en 2006 consiste à utiliser des barrières ultraminces (sub-10 nm) riches en Al afin de favoriser le rapport d'aspect longueur de grille / distance grille-canal, tout en maintenant une concentration et une mobilité élevées des électrons dans le canal [72]. Dans ce but, diverses solutions sont proposées, notamment l'incorporation d'indium pour former des barrières ternaires InAlN ou quaternaires InAlGaN [9], [73]–[75]. Une autre option consiste à augmenter la concentration en aluminium de la barrière AlGaN tout en réduisant son épaisseur à quelques nanomètres afin de limiter les contraintes. Dans le cas idéal, un taux d'Al proche de 100% est utilisé donnant lieu à une barrière AlN. Cette solution a été développée au travers d'une collaboration entre notre groupe de recherche et la société EpiGaN qui commercialise actuellement ce produit. [76]–[78],

Dans ce chapitre, je propose une évaluation empirique de différentes structures d'épitaxie et notamment de la structure AlN/GaN. Dans un premier temps, je présenterai une comparaison de deux types de buffer. Suite à cette étude, je me pencherai sur l'optimisation du procédé de fabrication et de la structure. Enfin, j'aborderai diverses solutions qui sont à envisager pour de futures applications demandant de monter plus haut en fréquence.

2 Comparaison de la structure HEMT et de la structure DHFET

Dans le but d'optimiser la technologie GaN, nous avons entrepris une première étude qui a pour objectif d'évaluer la structure HEMT (simple hétérojonction) comparativement à la structure DHFET (double hétérojonction).

2.1 Introduction

2.1.1 Objectif de la comparaison

Les structures de type DHFET utilisent une « back barrière » généralement en AlGaN placée sous la canal GaN formant ainsi une double hétérostructure d'où le nom de DHFET (« Double Heterostructure Field Effect Transistor ») donné à cette épitaxie. D'après la littérature, la structure DHFET utilisant une « back barrier » AlGaN avec 8% d'aluminium combine plusieurs atouts. D'abord, il a été montré expérimentalement qu'elle assure un bon confinement électronique [79] que l'on peut expliquer par le rehaussement de la barrière de potentiel comme le montre la Figure 114.



Figure 114 Diagramme de bande des structures HEMT et DHFET étudiées

On peut également mentionner que cette structure présente de faibles effets de pièges [80]. Enfin, il a été montré que de hautes performances RF pouvaient être obtenues sur ce type de structure. Le laboratoire HRL a d'ailleurs obtenu des valeurs de F_T et de F_{MAX} de 454 et 444 GHz, respectivement, pour des transistors à grilles de 20nm fabriqués sur une structure DHFET dont la croissance a été faite par MBE (*Molecular Beam Epitaxy*) [81].

Ces performances en régime petit signal se traduisent également en grand signal. À 59GHz, une PAE de 48% associée à une densité de puissance Pout de 1.88W/mm et un gain de 8.1dB pour une tension de drain de 12V ont été obtenus sur un transistor 4x50µm avec une grille 40nm par le même laboratoire [82].

Malgré ces atouts, la « back barrier » induit un effet négatif sur la dissipation thermique à travers la structure. En effet, les travaux de W. Liu, illustrés sur la Figure 115, ont montré que l'AlGaN présente une moins bonne conduction thermique que des structures binaires telles que le GaN ou AlN [83].



Figure 115 Évolution de la conductivité thermique de l'AlGaN en fonction de la concentration d'aluminium [83]

La conductivité thermique du buffer est un paramètre crucial pour les applications de puissance hyperfréquence sujettes à de forts auto-échauffements d'autant plus que ce phénomène est exacerbé avec l'emploi de grilles courtes. Ce phénomène limite fortement l'utilisation des composants à plus fort V_{DS}.

C'est pourquoi l'idée de recourir à une architecture de buffer sans Aluminium doit être envisagée. Ces buffers alternatifs doivent néanmoins assurer le confinement des électrons dans le canal en limitant les effets de pièges. Ainsi la « back barrier » est remplacée par des buffers GaN résistifs dont la résistivité accrue est obtenue par un dopage Fer ou par un dopage carbone.

Dans cette étude, nous évaluons la viabilité de la structure HEMT dopée carbone en tant qu'alternative à la structure DHFET. Cette alternative ne pouvant être envisagée uniquement si cette structure HEMT dopée carbone pouvait permettre un excellent confinement des électrons, un faible niveau de pièges et des performances RF élevées tout en offrant une meilleure dissipation thermique.

2.2 Présentation des épitaxies

Dans cette étude, les deux structures, dont les coupes schématiques sont montrées sur la Figure 116, ont été obtenues par croissance MOCVD sur substrat SiC de 4 pouces par la société EpiGaN [84]. Cherchant à évaluer l'impact du buffer, les autres couches de l'épitaxie sont similaires pour les deux échantillons étudiés. Ainsi, elles possèdent une couche de cap Si_3N_4 « in-situ » suivie d'une barrière AlN de 4nm et d'un canal GaN non dopé de 100nm.

Pour la première structure (DHFET), le buffer est constitué d'une couche AlGaN avec 8% d'aluminium. Dans la seconde épitaxie utilisée, la « back barrier » est remplacée par un buffer

GaN dopé Carbone à $3x10^{19}$ cm^{-3}. Dans le reste du paragraphe, on nommera cette structure HEMT.

Les mesures par effet Hall réalisées à température ambiante sur ces deux structures montrent une concentration élevée d'électrons avec $1.8x10^{13}$ cm^{-2} pour la structure HEMT et $1.6x10^{13}$ cm^{-2} pour la structure DHFET et une mobilité similaire sur les deux structures de 1100 $cm^2V^{-1}s^{-1}$.



DHFET HEMT

Figure 116 Coupe schématique des structures d'épitaxie

2.3 Fabrication des composants

Sur ces structures, des composants ont été fabriqués suivant le procédé de fabrication décrit dans le §4.1.1138. On peut préciser que les contacts ohmiques réalisés sur ces deux structures présentent une résistance dont la valeur de moins de 0.3 Ω.mm a été extraite à partir de structure TLM (Transmission Line model). La taille de la grille des composants fabriqués sur les deux structures est évaluée à 120nm d'après la coupe FIB de la Figure 117. Enfin, une couche de passivation finale Si_3N_4 ex-situ de 200nm a été déposée par PECVD.



Figure 117 Coupe FIB d'une grille en « T » de 120nm

2.4 Caractérisations DC et en petit signal

Les mesures statiques ont été réalisées à l'aide d'une SMU keysight A2902A sur les deux structures. La Figure 118 montre les réseaux typiques $I_D(V_{DS})$ obtenus jusque V_{DS}=30V pour

un transistor 2x25µm sur les deux structures. Pour une tension de drain de V_{DS}=10V et une tension de grille V_{GS}=+2V, nous observons une densité de courant maximal respectivement de 1.3A/mm et de 1.5A/mm pour la structure DHFET et la structure HEMT. Ces mesures reflètent la plus forte concentration d'électrons mesurée par effet Hall sur la structure HEMT comparée à la structure DHFET. On peut remarquer également que sous fort champ, à V_{DS}=30V, les courants de fuite restent inférieurs à 10µA/mm, ce qui confirme le bon confinement des électrons pour les deux structures. Ainsi, le buffer dopé Carbone permet de compenser l'effet de la « back barrier » AlGaN en maintenant un excellent confinement des électrons malgré l'utilisation de grilles courtes.



DHFET HEMT

Figure 118 Caractéristiques $I_D(V_{DS})$ typiques obtenues sur les structures DHFET et HEMT

Les caractéristiques de transfert à V_{DS}=10V révèlent une transconductance maximale (Gm max) de 450mS/mm pour la structure HEMT, contre 400mS/mm pour la structure DHFET. La différence de Gm_{MAX} est liée à la meilleure densité de courant obtenue sur la structure HEMT. La pente sous le seuil est inférieure à 100mV/dec pour les deux structures venant renforcer l'idée que la couche tampon dopée carbone assure, de manière satisfaisante, le confinement des électrons dans le canal.



DHFET HEMT

Figure 119 Caractéristiques de transfert obtenues sur les structures DHFET et HEMT

Les paramètres S, mesurés à l'aide d'un VNA67GHz de keysight suite à une calibration L2RM sous pointes, ont été réalisés au point de polarisation correspondant au pic du Gm. Le F_T extrait des paramètres S est relativement similaire pour les deux structures et suit la même évolution en fonction de V_{DS}. A V_{DS}=20V, la structure DHFET affiche un F_T de 46GHz contre 60GHz pour la structure HEMT. Ces valeurs de F_T sont en cohérence avec la taille de grille de 120nm. La valeur de F_T légèrement meilleure sur la structure HEMT peut être attribuée au Gm de 450mS/mm obtenu sur cette structure. Le F_{MAX} pour les deux structures croît en fonction de V_{DS}, ce qui traduit un faible impact sur les performances en régime petit signal pour les deux structures.



(a) DHFET (b) HEMT



(c)

Figure 120 Caractérisation en régime petit signal de composants 2x25µm de la structure DHFET (a) et de la structure HEMT(b). Évolution du F_T et du F_{MAX} de ces transistors (c)

On peut souligner qu'un rapport F_{MAX}/ F_T élevé, supérieur à 4, est observé, ce qui est tout à fait atypique. Cela est dû au rapport d'aspect très favorable entre la longueur de la grille et la

distance grille/canal (évalué à 30), à la concentration élevée des porteurs et à la faible capacité parasite de la grille.

2.5 Caractérisations DC impulsionnelles

La Figure 121 montre les caractéristiques $I_D(V_{DS})$ impulsionnelles obtenues sur un transistor 2x25µm pour chaque structure. Les mesures sont réalisées avec une taille d'impulsion de 1µs avec un rapport cyclique de 1% pour des tensions de drain allant jusque V_{DSq}=20V. En s'appuyant sur la méthode utilisée par UMS, on calcule la puissance à partir des droites de charge extraites pour chaque condition de stress. On évalue le phénomène de Gate Lag en faisant le rapport entre le niveau de puissance calculé pour (V_{GSq}=-5V ; V_{DSq}=0V) et celui calculé à (V_{GSq}=0V ; V_{DSq}=0V). Pour les deux structures, on observe un faible Gate Lag, inférieur à 5%, témoignant d'un faible taux de pièges sous la grille et donc une bonne qualité du procédé de fabrication employé ainsi que des couches épitaxiées. Le phénomène de drain Lag est évalué en faisant le rapport entre les puissances calculées obtenues pour les stress (V_{GSq}=-5V ; $V_{DSq}\neq$0V) et le niveau de puissance du Gate Lag. Le drain lag est ainsi évalué à de moins de 10% à (V_{GSq}=-5V ; V_{DSq}=20V).

On peut souligner que la structure HEMT présente un niveau de pièges légèrement plus important que celui de la structure DHFET probablement dû au dopage carbone qui est connu pour être une source de pièges.[85]–[88]



DHFET



HEMT



Figure 121 Caractéristiques I-V impulsionnelles de composants 2x25µm des structures DHFET et HEMT

2.6 Caractérisation en régime grand signal

D'après les mesures précédentes, les structures DHFET et HEMT ne se distinguent pas de manière évidente tant du point de vue du confinement que des effets de pièges. Dans le but d'observer l'effet de la « back barrier » et du dopage carbone sur les performances en puissance, les structures sont évaluées en loadpull à 40GHz dans une classe d'amplification AB, c'est-à-dire avec un courant I_D de 100mA/mm. Pour éviter d'inclure d'éventuels problèmes de robustesse, les mesures ont été réalisées en mode impulsionnel avec une taille d'impulsion de 1µs associée à un rapport cyclique de 1%.



Figure 122 Caractéristiques loadpull à 40GHz en mode impulsionnel (1µs/1%) d'un transistor 2x25µm des structures DHFET et HEMT

Pour la structure HEMT, à V_{DS}=10V, on observe une densité de puissance de sortie Pout de 1.6W/mm associée à une PAE de 56%. A V_{DS}=25V, la Pout atteint 7W/mm et on observe une dégradation de la PAE mais qui se maintient tout de même à 52%.

Pour la structure DHFET, on voit que la Pout augmente en fonction de la tension V_{DS} passant de 2.1 W/mm à V_{DS}=10V à 6.1 W/mm à V_{DS}=25V. La PAE croît en fonction de V_{DS} jusque V_{DS} =20V. On peut lier cette augmentation à l'augmentation du F_{MAX}, observé en régime petit signal. A V_{DS} =20V, les performances obtenues sur la DHFET sont de 46% pour la PAE avec une densité de puissance de 5.1W/mm pour un gain linéaire de 4dB. A V_{DS}=25V, la PAE chute de manière brutale n'atteignant plus que 35%. Ces observations sont synthétisées sur la Figure 123.



Figure 123 Évolution de la PAE et de la Pout en fonction de V_{DS} pour les structures HEMT et DHFET à 40GHz en mode impulsionnel

Pour les deux structures, la densité de puissance de sortie évolue linéairement en fonction de V_{DS} sans signe de saturation. Par contre le comportement de la PAE diverge en fonction de la structure employée. D'un côté, la structure HEMT voit sa PAE se maintenir en fonction de V_{DS} tout en se maintenant au-delà de 50% à V_{DS}=25V. De l'autre côté, pour la structure DHFET, La PAE augmente jusque 20V pour atteindre 46% avant de s'effondrer au-delà.

On peut émettre différentes hypothèses expliquant cette dégradation brutale. D'abord, on pourrait incriminer les pièges, mais d'après les mesures DC impulsionnelles montrant un faible Lag sur les deux structures, cette hypothèse semble donc peu probable. Ensuite, on pourrait supposer que cette dégradation soit liée à la détérioration du transistor de la structure DHFET. Cette hypothèse peut être balayée car les composants et notamment le courant de grille (I_G) ont été monitorés entre chaque mesure loadpull sans montrer de dégradation.

Enfin, on pourrait incriminer les effets thermiques qui sont théoriquement plus importants pour la structure DHFET que pour la structure HEMT. En effet, même si le mode impulsionnel est employé, l'impulsion de 1µs et le rapport cyclique de 1% permettent certes de limiter l'auto-échauffement des composants mais en aucun cas de les éviter complètement.

2.7 Robustesse des composants

Dans le cadre d'une étude similaire mais cette fois portant sur des composants de taille de grille de 220nm, les mesures loadpull ont été réalisées à la fois en mode impulsionnel et en mode continu.

Entre chaque mesure loadpull, le courant I_G a été monitoré (Figure 124). Pour la structure HEMT, les courants de fuite de grille restent inférieurs à 1mA/mm jusque V_{DS} =30V que ce soit après des mesures faites en mode continu ou en mode impulsionnel. On peut rappeler que lors de ces mesures, les transistors subissent des dizaines de « sweep » RF jusqu'à saturation à chaque V_{DS} permettant de déterminer l'impédance optimale. Pour la DHFET, on observe systématiquement une forte dégradation du courant de grille qui se traduit par plusieurs dizaines

de mA/mm à V_{DS} = 20V par exemple. Par contre, en mode impulsionnel, aucune dégradation n'est constatée jusque V_{DS}=30V. Par conséquent, cette dégradation indique que l'auto-échauffement plus important au sein de la structure DHFET est responsable de cette dégradation.



Figure 124 Évolution du courant I_G entre chaque mesure Loadpull

2.8 Extraction de la température de jonction des structures DHFET et HEMT par thermographie Raman

Afin de corroborer l'hypothèse que la structure DHFET est davantage soumise à des effets d'auto-échauffement que la structure HEMT, la température du canal des transistors 2x50µm a été mesurée pour les deux structures. L'extraction de la température a été réalisée à l'Université de Bristol suivant une technique de thermographie Raman [89], [90]. Pour déterminer la température à la surface du composant, des nanoparticules de Ti02 ont été déposées sur le bord de la grille du coté drain (Figure 125). La mesure du décalage de pic Raman des nanoparticules de TiO2 par rapport à une référence établie au pincement (Transistor « froid ») permet de remonter à la température de la surface du composant [91]. Ensuite, un modèle thermique étalonné par les mesures de température de surface est utilisé afin de remonter à la température de jonction.



Figure 125 Méthode d'extraction de la température de jonction et modèle thermique

Les températures de jonction de la structure DHFET et de la structure HEMT obtenues par cette méthode sont montrées sur la Figure 126. On observe que la structure HEMT présente des

températures de jonction plus faibles que celle de la DHFET pour une puissance dissipée supérieure à 3W/mm.



Figure 126 Température du canal pour la structure DHFET et pour la structure HEMT en fonction de la densité de puissance dissipée

Enfin, à partir de ces points de mesures et en appliquant une régression linéaire, on peut obtenir une valeur indicative de la résistance thermique de ces deux structures. Le R_{TH} obtenu sur la DHFET est de l'ordre de 17.5°C mm/W tandis que celui de la structure HEMT est de l'ordre de 10°C mm/W soit 43% plus faible que celui de la DHFET.

Ainsi, ces mesures confirment l'hypothèse formulée suite aux mesures Loadpull. La différence de performances observée sur la structure DHFET et sur la structure HEMT s'explique par l'auto-échauffement des composants bien plus important pour la structure DHFET.

2.9 Conclusion

De cette étude, nous pouvons tirer plusieurs conclusions. D'abord, la structure HEMT dopée carbone est une alternative attractive à la structure DHFET [92]. Des caractéristiques DC et un niveau de pièges similaire ont été obtenus sur les deux structures. De plus, malgré l'absence de la « back barrier», le confinement des électrons ne semble pas être impacté dans la structure HEMT. Ainsi, un niveau de dopage carbone implémenté à une certaine distance du canal permet de limiter les effets de pièges.

Ensuite, la structure HEMT possède un atout déterminant concernant la dissipation thermique comparé à la structure DHFET. Celui-ci a été mis en évidence au travers de mesures Loadpull. La « back barrier » avec 8% d'aluminium entraîne en effet une augmentation significative de la résistance thermique de la structure, ce qui a pour conséquence, y compris dans le cas de mesures en mode impulsionnel, une détérioration de la PAE au-delà de 20V.[93], [94].

Enfin, cette étude montre qu'il est possible de polariser fortement le transistor (V_{DS}>20V) tout en utilisant des grilles de 100 nm tant que la résistance thermique induite par le buffer est réduite.

Cette démonstration pousse à étudier plus précisément la structure AlN/GaN. Pendant ma thèse, l'optimisation de cette structure s'est déroulée en partie dans le cadre d'un projet bilatéral IEMN-UMS visant le support au développement de la technologie 100nm d'UMS.

3 Optimisation de la structure HEMT dopée carbone

Nous avons vu que la structure AlN/GaN avec un buffer dopé carbone présente un fort potentiel pour des applications demandant des performances en puissance hyperfréquence avec la possibilité de polariser à plus haut V_{DS}. Néanmoins, cette structure peut être améliorée, notamment par l'optimisation des épaisseurs des différentes couches qui la composent. Par ailleurs, le procédé de fabrication des composants demande des optimisations notamment pour assurer la robustesse des composants à fort V_{DS}.

3.1 Optimisation de l'épaisseur du cap de la structure et du procédé de fabrication

3.1.1 Le cap SiN

Les deux structures HEMT et DHFET qui ont été comparées possèdent un cap de 10nm d'épaisseur à base de Si_3N_4 dont la croissance a été obtenue « in-situ » c'est-à-dire directement dans le bâti de croissance. Ce choix d'une passivation Si_3N_4 « in-situ » est motivé par les bénéfices qu'elle confère à la structure. En effet, le Si_3N_4 « in situ » permet de réduire la relaxation des contraintes lors du refroidissement après croissance et de prévenir ainsi les fissurations et la rugosité de la surface de la barrière. Cela permet de maintenir les propriétés du Gaz 2D [73], [95]. On peut noter également que cette couche de passivation SiN « in-situ » permet de réduire les courants de fuite surfacique. En effet, j'ai comparé deux hétérostructures à base du quaternaire AlInGaN dont la croissance a été réalisée par Thales III-V Lab. Ces deux structures divergent par la nature de leur cap : la première ayant un cap GaN de 2nm et la seconde un cap SiN « in-situ » de 10nm (Figure 127a). J'ai mesuré des diodes Schottky circulaires de 60µm de diamètre sur les deux structures. D'après la Figure 127b, nous observons un faible courant de fuite de grille (inférieur à 10µA) pour la structure avec un cap SiN alors que pour la structure avec un cap GaN, le courant de fuite est bien plus important (environ 3 ordres de grandeur).



Figure 127 Comparaison des courants de fuite inverses d'une diode circulaire pour une structure avec un cap GaN et une autre avec un cap SiN

La couche de passivation SiN « in-situ » permet donc non seulement de protéger la structure en évitant l'oxydation de la barrière et en gelant les états de surface qui peuvent impacter les propriétés du Gaz 2D mais aussi de réduire les courants de fuite de grille pour des barrières riches en Aluminium à large bande interdite (très contraintes). De précédents travaux ont montré qu'il est possible de croître entre 3.7nm et 22nm de SiN, tout en conservant les propriétés structurales et électriques de l'hétérostructure [73]. Cependant, une question subsiste concernant l'épaisseur optimale du cap SiN permettant d'assurer la robustesse des composants à grilles ultracourtes.

3.1.2 Technologie 2S

Dans le but d'améliorer la tension de claquage et la robustesse des composants, une première option consiste à augmenter l'épaisseur du cap SiN « in-situ » en le passant à 20nm. L'utilisation d'un cap épais a pour but d'éloigner les charges de surface afin de maintenir les propriétés du gaz 2D et de minimiser les courants de fuite de surface.

Augmenter l'épaisseur du cap implique de modifier le procédé de fabrication notamment avec le développement de la technologie de grille nommée 2S car elle nécessite deux étapes de lithographie électronique. Un schéma des grilles en 1 étape de lithographie électronique « 1S » précédemment appliquée et « 2S » apparaît sur la Figure 128.



Figure 128 Schéma de la grille 1S (Gauche) et de la grille 2S (droite)

Comme le montre la Figure 129, la technologie 2S a permis d'accroître la tension de claquage en la repoussant au-delà de 80V, avec un courant de fuite faible en-dessous de 10µA/mm. Mais cette technologie de grille ne confère pas au transistor une bonne robustesse à l'état passant à cause de l'alignement difficile des 2 étapes de fabrication des grilles.



Figure 129 Caractéristique à l'état pincé d'un transistor 2x50µm avec la technologie « 2S »

On peut également noter que cette technologie concentre de nombreux inconvénients.



Figure 130 Coupe FIB d'une grille en technologie « 2S »

D'abord, en observant les coupes FIB (Figure 130), on constate l'apparition de métal provenant de la 2ème étape de métallisation de grille (dû à la sous-gravure du cap SiN) des deux côtés du pied de grilles. Cela peut certainement induire des capacités parasites dont l'impact peut se traduire sur les performances RF des transistors. De plus, les deux étapes de lithographie à travers le cap SiN épais de 20nm entraînent une taille de grille plus importante. D'après la Figure 130, le pied de la grille est évalué à 175nm. L'élargissement de la taille de grille associé aux capacités parasites introduites par la technologie « 2S » impacte les performances RF des transistors.

La Figure 131a montre en effet une caractéristique petit signal typique d'un transistor 2x50µm issu d'une technologie « 2S » à une tension V_{DS}=10V. La Figure 131 (b et c) montre l'extraction du F_T et du F_{MAX} à V_{DS}=10V de 9 transistors 2x50µm. On observe un F_{MAX} plus faible qu'espéré, évalué en moyenne à 120±12 GHz et un F_T reflétant l'élargissement de la taille grille évalué à 49±3GHz.



Figure 131 (a) Caractéristique RF typique d'un transistor 2x50µm de la technologie 2S à V_{DS}=10V. Extraction du F_T (b)et du F_{MAX} (c) de 9 transistors 2x50µm de la technologie 2S à V_{DS}=10V

Ensuite, la technologie « 2S » présente un autre problème lié au procédé de fabrication qui implique deux étapes de lithographie électronique. D'une part, il allonge le temps, augmente le coût et complexifie grandement le procédé de fabrication. En effet, l'alignement lors de la deuxième lithographie électronique est critique car il doit être précis au risque de diminuer grandement le rendement de transistors viables. Comme le montre la cartographie de la Figure 132b, sur 72 transistors, seuls 15 présentent des courants de fuite inférieurs à 100µA/mm soit 20% seulement des transistors du wafer. Ce faible rendement s'explique par des problèmes d'alignement lors de la deuxième étape de lithographie électronique, ce que montre l'image MEB d'un exemple de grille de technologie « 2S » non-alignée lors de cette deuxième étape (Figure 132a).



a b

Figure 132 Image MEB d'un grille de technologie « 2S » (a) et cartographie d'un wafer en courant de fuite (b) suite à un mauvais alignement lors de la deuxième étape de lithographie.

Pour conclure, l'épitaxie recourant à un cap SiN « in -situ » épais associé à la technologie 2S est une solution à écarter. Bien qu'elle assure une robustesse à l'état pincé des transistors, elle ne résout pas les problèmes de robustesse à l'état semi-ouvert. De plus, cette solution rend difficile le développement de grilles courtes et introduit de nouvelles problématiques impactant les performances RF des transistors. Enfin, cette méthode de fabrication ne peut être transférée à l'industrie du fait de sa complexité et des conséquences sur le rendement lié à l'alignement lors de la deuxième étape de lithographie.

1.1 Optimisation de la passivation « ex-situ »

La solution d'une épitaxie avec un cap épais associé à une technologie « 2S » n'est pas une solution viable, ce qui implique de revenir à une structure avec un cap moins épais et une technologie « 1S ». Il apparaît qu'en l'absence de passivation ex-situ les courants de fuite sont très faibles. On peut donc faire l'hypothèse que les problèmes de robustesse précédemment observés s'expliquent par une conduction parasite entre le SiN MOCVD et le SiN PECVD. C'est pourquoi, avant la fabrication du module de grille, une couche de protection est déposée afin de préserver la surface de l'épitaxie intacte pendant tout le reste du procédé de fabrication du composant.

Le fait de protéger la surface et de la maintenir tout au long du procédé de fabrication permet de limiter les défauts entre le SiN MOCVD et le SiN PECVD, ce qui réduit la conduction de charges parasites entre les deux nitrures, responsable de la faible robustesse des composants. La Figure 133 illustre particulièrement bien le bénéfice de ce procédé de fabrication. Sur deux structures HEMT AlN/GaN similaires, des composants à grilles de 120nm ont été fabriqués, le composant qui a bénéficié d'une protection de surface présente une meilleure robustesse. En effet, aucune dégradation n'est observée jusque V_{DS}=20V pour un courant de drain limité à I_{Dmax}=150mA/mm. On peut donc affirmer qu'une structure avec un cap relativement fin (10nm) associée à une procédure de fabrication optimisée permet de réaliser des composants à grilles courtes passant le test de pré-robustesse.



Figure 133 Test de robustesse d'un composant n'ayant pas bénéficié de l'étape de protection (gauche) et d'un composant en ayant bénéficié.(droite)

3.2 Influence de l'épaisseur du canal au sein de la structure AlN/GaN

Nous avons ensuite exploré l'influence de l'épaisseur du canal au sein de la structure AlN/GaN.

3.2.1 Présentation des épitaxies et de la technologie employée

Le canal GaN est la couche où se forme le gaz 2D. L'épaisseur du canal GaN est critique puisqu'elle peut influencer les effets des pièges ou le confinement des électrons du gaz 2D. Pour déterminer l'épaisseur optimale du canal GaN, j'ai étudié deux structures AlN/GaN présentant une variation au niveau de l'épaisseur du canal. Ces deux structures sont montrées sur la Figure 134. Elles consistent en un substrat SiC de 4 pouces suivi d'une couche de nucléation AlN et d'un buffer dopé Carbone. L'hétérostructure est formée d'une barrière AlN de 4nm et d'un canal GaN de 150nm pour la première structure au lieu de 100nm pour la seconde. Enfin un cap SiN « in-situ » de 10nm est utilisé pour les deux structures. Les deux structures ont subi le même procédé de fabrication avec des composants présentant des grilles de 110nm de largeur.



Figure 134 Structures étudiées pour l'étude de l'impact de l'épaisseur du canal GaN

3.2.2 Caractéristiques DC et RF

Les mesures DC sont montrées sur les Figure 135 et 136. Les deux structures présentent des caractéristiques similaires, ce qui est cohérent compte tenu d'une barrière, d'un cap SiN et d'une topologie de transistor identiques.



Canal 150nm Canal 100nm

Figure 135 Caractéristiques DC typiques de deux transistors de grille de 110nm fabriqué sur une structure à un canal GaN de 150nm et sur une structure à un canal GaN de 100nm

La densité de courant maximale est atteinte autour de 1.2A/mm et un Gm maximal à V_{DS}=10V autour de 380mS/mm est observé. Par contre, on constate que la structure avec un canal de 100nm présente des courants de fuite de drain plus faibles avec 12µA/mm contre 60µA/mm en moyenne pour la structure avec le canal de 150nm.



Figure 136 Paramètres extraits des mesures DC pour les deux structures avec pour chacune des courbes : les mesures sous forme de boite de Tukey (à gauche), les points de mesures (au centre) et la moyenne et l'écart-type (à droite)

Avant de passer en mesures grand signal, les échantillons ont été mesurés en régime petit signal. Pour la structure à canal de 150nm, j'ai extrait un couple F_T et F_{max} respectivement égaux à 66GHz et 160GHz à V_{DS}=10V. Pour la structure avec le canal de 100nm, les performances RF sont relativement similaires avec F_T de 61GHz et un F_{MAX} =155GHz à V_{DS}=10V.



Figure 137 Mesures RF à 10V pour les deux structures avec canal 100 nm et 150 nm

3.2.3 Caractéristiques DC impulsionnelles

La Figure 138a, synthétise l'extraction du « Lag » en fonction de (V_{GSq} ;V_{DSq}) réalisée à partir du réseau $I_D(V_{DS})$ impulsionnel des 2 structures étudiées. En appliquant la méthode d'extraction décrite précédemment, on constate un faible « Gate Lag » relativement similaire pour les deux structures que j'évalue à 5% (comparé à la puissance calculée en condition (0V ;0V)). Quant au « Drain Lag » calculé en prenant comme référence le Gate Lag, on observe une dégradation plus importante pour la structure à canal GaN de 100nm. À V_{DSq}=25V, nous n'avons plus que 85% de la puissance disponible par rapport au Gate Lag contre 94% pour la structure à canal de 150nm.



Figure 138 Extraction du lag (a), de la chute de Gm et du décalage de V_{TH} pour une structure avec un canal de 100nm et de 150nm

Afin de déterminer l'origine des pièges, j'ai mesuré les caractéristiques de transfert en mode impulsionnel desquelles j'ai extrait, sur la Figure 138b, la chute du Gm et le décalage de V_{TH} en fonction de (V_{GSq} ;V_{DSq}).

On constate un comportement similaire pour les deux structures concernant la chute du Gm mais on observe un écart sur le décalage de V_{TH}. La non-dégradation du Gm montre l'absence de pièges en surface, ce qui confirme la qualité du procédé de fabrication. Concernant le V_{TH}, son décalage en fonction des tensions de stress est plus important pour le canal de 100nm que pour le canal de 150nm à partir de V_{DSq}=20V, celui-ci est presque deux fois plus important à V_{DSq}=25V. Ce décalage traduit la présence de pièges sous le gaz 2D [42].

Ne pouvant ni incriminer les pièges de surface, d'après la chute du Gm similaire pour les deux structures, ni le procédé de fabrication, d'après la valeur de Gate Lag également similaire pour les deux structures, les pièges que l'on observe en DC impulsionnel ne peuvent provenir que de la couche sous le gaz 2D. Ceci est confirmé par le décalage de V_{TH} pour les deux structures. Comparativement, ce décalage est plus prononcé pour la structure à canal de 100nm qui devient deux fois plus important à V_{DS}=25V.

La réduction de l'épaisseur du canal GaN conduit à rapprocher les défauts et l'influence du dopage carbone au plus près du Gaz 2D entraînant des phénomènes de pièges plus importants.

3.2.4 Confinement électronique

La variation de l'épaisseur du canal peut également impacter le confinement des électrons. Pour évaluer le confinement électronique, on applique le test de « pré-robustesse » utilisé précédemment. Pour cela, on mesure les caractéristiques $I_D(V_{GS})$ pour une tension de drain variant de V_{DS}=2V à 20V avec une limitation en courant fixée à 150mA/mm.



Figure 139 Évaluation du confinement pour les structures AlN/GaN à canal de 150nm et de 100nm

D'après la Figure 139, on constate que la structure à canal GaN de 100nm confine mieux les électrons que celle avec un canal de 150nm. Ce confinement s'illustre au travers de la valeur de DIBL qui est de 50mV/V pour le canal de 150nm contre 25mV/V pour le canal de 100nm.

Au regard des mesures DC impulsionnelles et du confinement des électrons, un compromis existe donc entre la minimisation des effets de pièges et l'amélioration du confinement électronique.

3.2.5 Mesure en grand signal

Des mesures de puissance ont été menées sur les deux structures à 40GHz en mode continu pour une classe d'amplification AB profond, c'est-à-dire à une polarisation correspondant à une tension de drain de 50mA/mm.



Figure 140 Performances en puissance typiques des deux structures à 10V et à 28V à 40GHz en mode continu

A V_{DS} =10V, pour la structure à canal de 150nm, on observe un pic de PAE de 50% associé à une densité de puissance de 0.74W/mm. A cette même polarisation, pour la structure avec un canal de 100nm, le pic de PAE est évalué à 53% associé à une densité de puissance de 0.6W/mm. A V_{DS}=28V, pour les deux structures, on observe une augmentation de la densité de puissance qui s'établit autour de 3W/mm. Par contre, on observe un décrochage de la PAE de façon plus prononcée sur la structure à canal de 150nm avec une PAE de 38% alors que la structure à canal de 100nm affiche une PAE à V_{DS}=28V de 44%.



Figure 141 Évolution de la PAE et de la P_{OUT} en fonction de V_{DS} à 40GHz pour les structures à canal de 100nm et de 150nm

L'évolution de la densité de puissance et de la PAE en fonction de V_{DS} est montrée sur la Figure 141. On constate que les deux structures présentent une densité de puissance similaire qui évolue linéairement en fonction de V_{DS}. En parallèle, la PAE décroît en fonction de V_{DS} pour les deux structures. Par contre, on observe un écart non-négligeable entre la PAE de la structure à canal 100nm et la PAE de la structure 150nm, avec un écart de 6% à V_{DS}=28V. Cette dégradation ne peut être imputée à une détérioration du composant comme le montre le courant de grille entre chaque mesure loadpull sur la Figure 142. Le confinement des électrons semble être un facteur clé impactant la PAE sous fort champ électrique.



Figure 142 Évolution du courant de grille entre chaque mesure Loadpull

3.2.6 Évaluation de la robustesse de la structure à canal de 150 nm

Comme discuté, nous pouvons fonctionner, grâce à un procédé de fabrication optimisé, à une tension V_{DS} =30V sans dégradation majeure. Afin de confirmer la fiabilité des transistors 2x50µm de l'échantillon à canal de 150nm, des composants ont été testés par l'Université de Padou [96]. La mesure de fiabilité consiste à polariser le transistor à 150mA/mm pendant 24h à température ambiante (RT) en monitorant le courant maximal et le courant de fuite de grille au cours du temps. D'après la Figure 143, pour une polarisation de 20V, le courant de fuite de la grille reste inférieur à 10µA/mm après 11h de stress. Au-delà de 11h, le courant de fuite augmente mais se maintient autour de 100µA/mm. Par contre, pour une polarisation de V_{DS}=25V, au bout de 2h, on observe des signes de détérioration de la grille qui se traduisent par une augmentation importante des courants de fuite. La structure à canal 100 nm présente un meilleur confinement au sein du gaz 2D est en cours de test. Aucune dégradation à V_{DS}=20V n'a été observée dans les mêmes conditions, ce qui confirme, là encore, l'importance d'un confinement des électrons optimal sous fort champ électrique.



Figure 143 Mesures de fiabilité à RT sur un composant 2x50µm fabriqué sur la structure HEMT AlN/GaN à 4nm de barrière avec les images du transistor prises en électroluminescence

3.3 Conclusion

Nous avons montré que la structure AlN/GaN avec un buffer dopé carbone associée à un procédé de fabrication des composants optimisé permet d'obtenir des transistors pouvant fonctionner jusqu'à V_{DS}=30V tout en délivrant une PAE supérieure à 40% et une densité de puissance autour de 3W/mm.

Les deux structures que nous avons étudiées présentent des caractéristiques DC similaires en ce qui concerne la densité de courant maximale ou de transconductance. Par contre, des variations sont constatées au niveau des pièges et du confinement des électrons. La structure à canal de 150nm présente de plus faibles phénomènes de pièges mais un moins bon confinement des électrons par rapport à la structure à canal de 100nm. De plus, on constate que pour une densité de puissance de sortie similaire, la structure à canal de 100nm délivre une meilleur PAE que la structure à canal de 150nm. On peut donc faire l'hypothèse que le confinement des électrons a un impact relativement plus important sur les performances en puissance que les phénomènes de pièges pour ces composants courts. Nous avons également montré que le procédé de fabrication optimisé permet de fonctionner à V_{DS}=30V sans dégradation majeure du composant en assurant potentiellement un fonctionnement fiable jusque 20V. Le travail d'optimisation de la structure AlN/GaN débuté dans cette thèse se poursuivra notamment sur l'épaisseur optimale du canal et également sur l'épaisseur de la barrière.

En effet, on peut souligner des travaux récents réalisés au sein de notre groupe de recherche dans le cadre de la thèse de Kathia Harrouche sur cette structure AlN/GaN. L'épaisseur de barrière a été réduite à 3nm associée à un canal de 100nm et à un buffer similaire dopé carbone. L'idée part du principe que l'épaisseur critique de la barrière d'AlN est de 2 à 3 nm au-delà de laquelle les contraintes et la formation de défauts susceptibles d'impacter la robustesse des composants devient importante. Il a pu être démontré, en recourant à une technologie de grille de 110nm, la possibilité d'obtenir une PAE supérieure à 65% en mode impulsionnel et à plus de 50% en mode continu à 40GHz à V_{DS}=10V associée à des densités de puissance significatives. De plus, des mesures de fiabilité RF préliminaires ont été réalisées à 40GHz à V_{DS}=20V pendant 24h et n'ont montré aucune dégradation du composant [97].

4 Autres solutions pour la montée en fréquence

D'autres structures d'épitaxie peuvent être envisagées afin d'augmenter les performances RF des composants. Par exemple, la mobilité des électrons est relativement limitée sur la structure AlN/GaN et la nature de la barrière pourrait éventuellement être modifiée afin de remédier à ce problème. On peut également optimiser les couches tampons situées sous le canal pour limiter l'auto-échauffement exacerbé par l'augmentation du pic de champ notamment pour des grilles courtes. Je présente ainsi dans ce paragraphe deux options qui peuvent être envisagées : d'une part, des résultats préliminaires sur une barrière InAlGaN et d'autre part, une structure innovante sans couches tampons afin de favoriser la diffusion thermique.

4.1 Barrière à base du quaternaire InAlGaN

4.1.1 Intérêt de la barrière Quaternaire InAlGaN

La mobilité des électrons dans le canal est un élément clé pour la montée en fréquence. Ce paramètre permet de réduire les temps de transit des électrons dans le canal et d'augmenter ainsi les performances RF. La barrière quaternaire InAlGaN permet de combiner de fortes mobilités, et une concentration d'électrons élevées pour des épaisseurs sub-10nm [74], [98]. J'ai ainsi étudié une structure avec une barrière quaternaire dont la croissance a été réalisée par THALES III-V Lab [99]. La Figure 144 montre la coupe schématique de la structure étudiée dont la croissance de l'épitaxie est réalisée sur substrat SiC par croissance MOCVD. L'épitaxie repose sur l'emploi d'un buffer dopé carbone et d'une hétérostructure avec une barrière $In_{0.18}AlGaN$ de 6nm associée à un canal GaN de 150nm. La structure est passivée par un cap « SiN in-situ » afin d'empêcher la désorption de l'indium par la barrière et la rugosité de la surface. De plus, comme pour d'autres types de barrière, le cap SiN permet de limiter les charges de surfaces [73], [100].



Figure 144 Coupe schématique de la structure quaternaire fournie par III-V Lab

L'intérêt de cette structure peut être, dans un premier temps, mis en lumière par les mesures d'effets Hall qui montrent une concentration d'électrons de l'ordre de $1.4x10^{13}$ cm^{-2} et une mobilité supérieure à 1700 $cm^2V^{-1}s^{-1}$, 30% supérieure à la mobilité obtenue avec une barrière AlN. Il a d'ailleurs été montré sur ce type de structure qu'il est possible d'atteindre une mobilité de 1800 $cm^2V^{-1}s^{-1}$ associée à une concentration d'électrons de 1.9 $x10^{13}cm^{-2}$ à température

ambiante et jusque 6800 $cm^2V^{-1}s^{-1}$ à 77°K pour une barrière sub-10nm [74]. Un autre intérêt de cette structure réside dans le fait que les paramètres de maille entre InAlGaN (avec 18% d'In) et du GaN sont très proches laissant espérer une qualité cristalline de matériau très élevée (favorable à la fiabilité des composants in fine).

4.1.2 Mesures DC et paramètres S

Des composants avec des tailles de grilles de 150nm ont été fabriqués sur cette structure et de faibles résistances de contact de l'ordre de 0.2Ω.mm ont été obtenues. Les bonnes propriétés du gaz 2D se traduisent sur les caractéristiques DC et RF. En effet, les mesures en régime statique montrent une très bonne densité de courant à V_{GS}=+2V avec 1.4A/mm associé à un pic de Gm proche de 500mS/mm. De plus, on note des courants de fuite inférieurs à 100µA/mm.



Figure 145 Caractéristiques DC d'un transistor 2x25µm fabriqué sur une structure InAlGaN/GaN

Nous obtenons de bonnes performances en RF avec un couple F_T et F_{MAX} évalué respectivement à 70GHz et 170GHz, ce qui est comparable à la structure AlN/GaN malgré une taille de grille plus large. Ces résultats sont encourageants, compte tenu du fait que nous n'avons pas optimisé le procédé de fabrication sur cette structure



Figure 146 Mesures RF à V_{DS}=10V d'un transistor 2x25µm fabriqué sur une structure InAlGaN/GaN

4.1.3 Mesures en régime grand signal

En régime grand signal à 40GHz et en mode impulsionnel, nous avons montré qu'il est possible d'atteindre de fortes densités de puissance de sortie autour de 5W/mm à V_{DS}=25V, malheureusement associées à une PAE faible de 25%. D'après la Figure 147b, on note un écart important entre la densité de puissance en fonction de V_{DS} obtenue en mode impulsionnel et en mode continu traduisant un fort impact des pièges sur les performances, ce qui pourrait expliquer également la faible PAE obtenue. On ne peut pas exclure que ces pièges ont une origine liée au procédé de fabrication non-optimisé sur cette structure.



(a) (b)

Figure 147 (a) Évaluation loadpull à 40GHz de structure InAlGaN/GaN à V_{DS}=25V en mode impulsionnel. (b) Évolution de la Pout en fonction de V_{DS} en mode continu et en mode impulsionnel

4.1.4 Conclusion

Les barrières quaternaires à base d'indium sont des solutions à envisager pour le développement de HEMT GaN fonctionnant à haute fréquence, du fait de forte mobilité des électrons qu'elles génèrent. Dans la littérature, on recense d'excellentes performances en petit signal avec par exemple des F_T supérieures à 260GHz pour une taille de grille de 60nm [101]. De récents travaux ont montré par simulation qu'il est possible d'atteindre des F_T et des F_{MAX} respectivement de l'ordre de 310 GHZ et 415 GHz.

Mais un travail d'optimisation similaire à celui réalisé sur les structures AlN/GaN doit être mené. Ce travail doit se porter à la fois sur l'optimisation du procédé de fabrication afin d'améliorer la robustesse des composants et de limiter les effets de pièges mais aussi sur la structure en déterminant notamment l'épaisseur optimale de la barrière.

4.2 Structure HEMT « ultrafine »

4.2.1 Limites des HEMTs « classiques »

Comme mentionnée précédemment, la réduction de la taille de grille entraîne l'augmentation de la température de jonction. L'amélioration de la dissipation thermique à travers le substrat est donc un enjeu pour la montée en fréquence. Cependant, il a été montré dans les travaux de Y. Won [102] que les défauts liés aux matériaux tels que les impuretés, les dislocations ou encore les interfaces (Figure 148) génèrent des résistances thermiques qui limitent la diffusion des phonons du canal vers le substrat ce qui entraîne des phénomènes d'auto-échauffement.



Figure 148 Résistance thermique engendrée par les impuretés du matériau au sein des structures HEMT classiques [102]

Plus précisément, les travaux menés à l'université de Bristol [103] ont montré qu'une grande partie de la température du canal est due à la couche de nucléation puisqu'elle correspond à la zone ayant la plus forte densité de défauts sur l'empilement. En effet, on observe, sur la Figure 149, les mesures de résistance thermique réalisées par l'équipe de l'université de Bristol sur deux structures avec une couche de nucléation présentant peu de défauts et une autre avec des défauts importants. D'après leur étude, la diminution de la résistance thermique est liée à l'amélioration de la qualité de la couche de nucléation, cette amélioration étant apportée par la méthode de croissance « Hot-wall » MOCVD réalisée par la compagnie SweGaN.



Figure 149 Amélioration de la résistance thermique par l'amélioration de la qualité de la couche de nucléation AlN [103]

Enfin, l'amélioration de la diffusion thermique passe par la diminution de l'épaisseur des couches tampons, comme l'ont montré les travaux de K. Park [104]. La Figure 150, extraite de ses travaux, montre l'évolution de la résistance thermique en fonction de l'épaisseur des couches tampons de GaN. On constate que le passage de couches tampons de 2.25µm à 0.5µm permet de diminuer la résistance thermique de 83%.



Figure 150 Amélioration de la résistance thermique par la diminution de l'épaisseur des couches du substrat [104]

Ainsi, l'utilisation de la technique « Hot-wall » MOCVD pour la croissance de la couche de nucléation couplée à une réduction de l'épaisseur de la structure serait une solution pour améliorer la diffusion thermique des structures HEMT GaN. Néanmoins, les couches tampons jouent un rôle primordial pour préserver les propriétés du gaz 2D en éloignant les défauts présents aux interfaces de la couche de nucléation ou du substrat.

4.2.2 Structures proposées par SweGaN

Théoriquement, une fine couche de nucléation de très bonne qualité est suffisante pour la croissance d'un HEMT GaN sans avoir recours à un buffer composé d'un empilement complexe de couches dopées. La compagnie suédoise SweGaN est parvenue à réaliser une telle structure sans buffer nommée *QuanFine*. Cette structure est rendue possible par l'utilisation d'une méthode de croissance nommée Hot-wall MOCVD. Cette méthode ainsi que des conditions de croissance spécifiques permet d'obtenir une couche de nucléation d'excellente qualité comme le montre la coupe TEM centrée sur la couche de nucléation AlN (Figure 151).



Figure 151 Coupe TEM d'une structure HEMT ultrafine de SweGaN [105]

Afin d'évaluer cette nouvelle structure, la société SweGaN nous a fourni plusieurs échantillons *Quanfine* sur substrat SiC. Les échantillons sont composés d'une hétérostructure AlGaN/GaN avec une barrière de 14nm et un canal GaN de 220nm. La croissance de cette hétérostructure est réalisée directement sur la couche de nucléation AlN optimisée. Cela permet d'obtenir une structure HEMT de quelques centaines de nanomètres d'épaisseur totale contre quelques micromètres pour une structure HEMT classique



Figure 152 Coupe schématique de la structure de l'échantillon SweGaN

Les mesures par effet Hall caractérisant les propriétés du Gaz 2D ne montrent pas de dégradation liée à l'absence de buffer. En effet, la concentration des porteurs est autour de $1x10^{13}$ cm^{-2} avec une mobilité de 2100 cm^2 $V^{-1}s^{-1}$. Ces résultats sont comparables à l'état de l'art pour des structures de type AlGaN/GaN.

Afin d'évaluer la qualité de la couche de nucléation AlN et de vérifier que celle-ci ne génère pas de courants de fuite, nous avons mesuré le claquage latéral de contacts ohmiques isolés par implantation jusqu'à cette couche de nucléation. On observe sur la Figure 153, une tenue en

tension au-delà de 1.5kV pour deux contacts distants de 25µm reflétant l'excellente qualité de cette couche .



Figure 153 Claquage latéral entre deux contacts isolés distants de 25µm

Des transistors ont été fabriqués sur cette structure avec des grilles de 100nm dont l'image SEM est montrée sur la Figure 154. Il faut préciser que les mesures présentées ici sont des résultats préliminaires. Le procédé de fabrication reste en effet à optimiser, notamment au niveau de l'étape des contacts ohmiques dont la résistance est de 0.75 Ω.mm dans le cas présent.



Figure 154 Image SEM d'une grille de 100nm fabriquée sur l'échantillon HEMT ultrafin

4.2.3 Résultats électriques préliminaires

La Figure 155 montre les caractéristiques statiques d'un composant 2x50µm. Malgré l'absence de buffer, des composants totalement fonctionnels ont été obtenus. Ces composants présentent une densité de courant maximale autour de 0.9A/mm à V_{GS}=+2V couplée à un courant de fuite autour de 20µA/mm. Le gain transconductance extrinsèque (Gm) atteint une valeur relativement faible d'environ 250mS/mm qui peut être en partie imputée aux contacts ohmiques non-optimisés de 0.75 Ω.mm.



Figure 155 Caractéristiques DC typiques d'un transistor HEMT ultrafin de 2x50µm avec une taille de grille de 100nm

Avant de mesurer les performances RF, j'ai vérifié que l'interface entre le substrat SiC et la couche de nucléation n'engendre pas de pertes RF. Nous observons sur la Figure 148 de faibles pertes inférieures à 0.5dB sur une ligne de 1mm et sur une large bande de fréquence de 250MHz à 67GHz. Ces pertes sont similaires aux pertes RF obtenues sur un HEMT classique sur substrat SiC.



Figure 156 Pertes RF sur une ligne de 1mm de la structure Quanfine

Les mesures RF sont montrées sur la Figure 157, ceux-ci sont également très encourageants malgré des contacts ohmiques non-optimisés et le faible Gm. En effet, l'extraction du couple F_T et F_{max} à V_{DS}=10V au pic de Gm montre respectivement 57GHz et 176GHz.



Figure 157 Caractéristiques RF d'un transistor HEMT ultrafin de 2x50µm avec une taille de grille de 100nm

Des mesures de claquage à V_{GS}=-5V réalisées sur des transistors possédant différentes distances Grille-Drain (GD) sont montrées sur la Figure 158. Comme attendu, on observe une tension de claquage qui augmente avec la distance Grille-Drain, révélant une tenue en tension de l'ordre de 70V/µm. Cette tenue en tension est similaire à celle que l'on peut obtenir sur des HEMTs classiques. Il faut préciser que ces mesures ont été réalisées sur des composants non passivés. La passivation « ex-situ » n'étant pas, à ce stade, optimisée sur ces structures génère un claquage prématuré autour de 30V.



Figure 158 Caractéristiques de claquage d'un composant 2x50µm Lg=100nm pour différentes distances Grille-Drain (GD)

Les composants sont robustes à l'état fermé. Pour le vérifier à l'état passant, on procède au test de pré-robustesse qui consiste à mesurer les caractéristiques de transfert de V_{DS}=2V à 20V en fixant une limitation de courant à 150mA/mm. Les résultats de ce test sont montrés sur la Figure 159 et aucune dégradation n'est constatée.



Figure 159 Test de robustesse préliminaire sur un composant 2x50µm, Lg=100nm

Ces mesures démontrent la possibilité de fabriquer des transistors fonctionnels sur cette structure. Il faut néanmoins vérifier que l'absence de buffer n'engendre pas de phénomènes de pièges additionnels. Les caractéristiques I_D-V_{DS} impulsionnelles sont montrées sur la Figure

160. Comparativement à des HEMTs classiques, les effets de pièges ne sont pas particulièrement exacerbés par l'absence de couche buffer. On note quand même des effets pièges assez élevés (60% à V_{DS}=25V) qu'on peut lier à la présence de pièges en surface et donc au procédé de fabrication non optimisé des composant comme en témoigne la chute significative du Gm en fonction de la tension de la tension de stress.



Figure 160 Caractéristiques DC impulsionnelles sur un composant Quanfine 2x50µm Lg=100nm

Un second échantillon Quanfine a également été étudié afin d'observer l'impact de l'épaisseur de la couche de nucléation. Similaire au premier échantillon, il se distingue néanmoins par une couche de nucléation plus épaisse que la première structure. Les propriétés du gaz 2D et les caractéristiques DC sont comparables à la première structure. Le « lag » extrait des mesures I_D-V_D impulsionnelles ne montre pas de variation significative entre les deux structures d'après la Figure 161.



Figure 161Extraction du Lag à partir de la caractéristique I_D-V_D impulsionnelle pour les deux structures présentant une variation d'épaisseur de la couche de nucléation

Par contre, nous observons une variation significative au niveau du décalage de V_{TH}, extrait à partir de la caractéristique I_D-V_{GS} impulsionnel. En effet, on observe un décalage deux fois plus important de la tension de seuil pour la structure avec une couche de nucléation de 60nm. Or, ce décalage pointe la présence de pièges profonds [42] qui seraient liés à davantage de défauts dus à l'augmentation de l'épaisseur de la couche de nucléation. De ces mesures préliminaires, on peut faire l'hypothèse que la diminution de la couche de nucléation est à privilégier afin de minimiser la présence de défauts dans la couche de nucléation. Cette première hypothèse devra être confortée sur les prochains échantillons avec un procédé de fabrication optimisé minimisant les effets de pièges surfaciques mis en lumière par la chute du Gm sur les deux structures.



Figure 162 Extraction du décalage de V_{TH} et de la chute du G_m extraits à partir de la caractéristique I_D-V_G impulsionnelle pour les deux structures présentant une variation d'épaisseur de la couche de nucléation

4.2.4 Conclusion et perspectives

Nous avons montré, dans cette étude préliminaire, qu'il est possible de réaliser des composants fonctionnels avec des grilles courtes sur ces structures HEMT ultrafines sans buffer. L'absence de buffer ne semble pas impacter les propriétés du gaz 2D. Malgré la proximité entre la couche de nucléation et le gaz d'électron, les phénomènes de pièges restent raisonnables comparés aux structures standards. Ces mesures confirment la qualité de la couche de nucléation AlN obtenue par croissance « Hot-wall » MOCVD.

Ces résultats encouragent à poursuivre les études sur ce type de structure. Il faudra optimiser le procédé de fabrication et notamment la couche de passivation pour d'une part, éviter les phénomènes de pièges en surface et d'autre part la conduction parasite entre la couche de cap et la passivation afin d'obtenir des composants suffisamment robustes. Mais aussi, il faudra, se pencher sur l'optimisation de la structure, notamment sur l'épaisseur optimale de la couche de nucléation afin de minimiser les phénomènes de pièges et en assurant la robustesse des composants et également l'épaisseur du canal afin d'améliorer le confinement des électrons.

5 Conclusion du chapitre 4

L'amélioration de la technologie GaN pour les applications senseurs aéroportés repose à la fois sur l'optimisation du procédé de fabrication des composants et sur l'optimisation de l'épitaxie employée avec un impact clair sur la robustesse des composants. Du point de vue de l'épitaxie, l'hétérostructure AlN/GaN est une alternative à l'hétérostructure classique AlGaN/GaN afin d'améliorer la concentration d'électrons dans le canal tout en réduisant l'épaisseur de barrière à moins de 5 nm. Cependant, l'emploi de grilles plus courtes génère un pic de champ en sortie de grille qui entraine un auto-échauffement important du composant et donc affecte sa robustesse. Dans ce cadre, nous avons montré que l'utilisation d'un buffer dopé carbone à la place d'une back-barrier AlGaN permet d'améliorer la diffusion thermique sans impacter les performances des composants ou le confinement des électrons. La structure AlN/GaN à buffer dopé carbone a donc été étudiée plus précisément afin d'optimiser les épaisseurs de la couche canal et de la couche barrière. Enfin, en vue d'améliorer les performances en fréquence, les structures à base de barrière quaternaire InAlGaN permettant de générer des mobilités accrues sont des solutions prometteuses mais qui doivent encore être optimisées. Dans l'optique d'améliorer la dissipation thermique, autre enjeu lié à la réduction de la taille de grille, la structure HEMT ultrafine sans buffer développée par la compagnie SweGaN est une solution intéressante. Les premiers résultats obtenus sur cette structure sont également encourageants même si cette structure n'est pas encore mature.

Conclusion générale

Dans ce travail de thèse, nous avons vu que les HEMTs GaN s'imposent comme le meilleur candidat pour les applications demandant de fortes puissances dans des bandes de fréquence élevées. Les senseurs aéroportés avec le développement d'antennes à balayage électronique pourraient particulièrement bénéficier de cette technologie.

Mais les HEMTs GaN présentent des phénomènes de pièges qui peuvent impacter la stabilité impulsion à impulsion (P2P), figure de mérite clé des senseurs aéroportés. En effet, la précision dans la détection des paramètres d'une cible des senseurs aéroportés dépend de la stabilité impulsion à impulsion du signal radar à son émission. Or, ce paramètre est susceptible d'être dégradé par les amplificateurs GaN employés dans le module d'émission, d'où le développement d'un banc de mesure permettant l'extraction de la stabilité P2P, ce que j'ai présenté dans le chapitre 2. Pour extraire la stabilité suivant la méthode SD et RMS, il faut récupérer l'enveloppe du signal RF. Pour cela, j'ai choisi de développer un banc dont le principe repose sur une démodulation homodyne permettant de récupérer I et Q et par conséquent, l'amplitude et la phase de l'enveloppe du signal radar. Pour résumer, le banc fonctionne sous pointes en bande Ku et permet l'analyse de la stabilité P2P pour des signaux dont les impulsions sont d'une durée minimale de 1µs et pour toutes valeurs de rapport cyclique. Au niveau du transistor, le banc est conçu pour permettre de larges possibilités de polarisation. De plus, grâce à l'implémentation d'une méthode loadpull passif, il est possible de mesurer des composants en cours de développement directement sur wafer. La stabilité maximale, que peut mesurer ce banc est de l'ordre de 60dBc en amplitude et en phase. On peut préciser que l'atout de ce banc réside dans son faible coût car le système d'acquisition de la stabilité P2P se résume à un mélangeur IQ, un oscilloscope et un programme d'acquisition. De plus, il peut être facilement intégrable sur des bancs de mesure d'amplificateur de puissance préexistants. Enfin grâce au système de démodulation homodyne, il est possible d'adapter facilement le système d'acquisition à d'autres fréquences en changeant uniquement le mélangeur. À court terme, le banc doit être adapté pour un fonctionnement en coaxial afin de le transférer à Thales. Ce travail de transfert demandera une adaptation du programme Labview et du protocole de mesure. On peut également envisager une optimisation de la précision de mesure du banc par l'utilisation d'une autre carte d'acquisition permettant d'optimiser la dynamique du signal au niveau des codeurs.

Dans le cadre des senseurs aéroportés, j'ai évalué trois filières de composants industriels fabriqués par UMS, ce que j'ai présenté dans le chapitre 3. Nous avons vu que les performances à 18GHz de la technologie GH25 sont limitées. Par contre, la technologie GH15, grâce à une grille de 150nm, répond aux besoins en puissance des senseurs aéroportés avec une PAE de 50% associée à une densité de puissance de 4.3W/mm à V_{DS}=30V. Ensuite, j'ai observé la présence de pièges dans la technologie GH15 et GH25 mais qui ne semblent par impacter fortement les performances en puissance. Cependant, ces pièges altèrent la stabilité de phase P2P de ces composants. En effet, nous avons vu que l'augmentation de la polarisation entraîne une dégradation significative de la stabilité de phase qui est mesurée à 45dBc à V_{DS}=30V. Enfin, j'ai pu évaluer la filière GH10 qui est, à l'heure actuelle, en cours de développement. Cette technologie vise des applications fonctionnant à plus haute fréquence mais pourrait être utilisée pour accroître le couple puissance/rendement à 18GHz dans le cadre des senseurs aéroportés. Évaluée à 40GHz, elle présente une excellente PAE autour de 50% contre 35% pour la GH15.

Par contre, à la différence de la GH15 qui fonctionne à 30V, la technologie GH10 est limitée, pour l'instant, à 12V. Ainsi, outre les performances en puissance, les aspects de robustesse et de fiabilité sont les enjeux majeurs pour le développement de la technologie GH10.

L'optimisation de la technologie GaN pour la montée en fréquence a été présentée dans le chapitre 4. Nous avons vu que l'amélioration des HEMTs GaN repose à la fois sur l'optimisation du procédé de fabrication des composants et sur l'optimisation de l'épitaxie employée. Du point de vue de l'épitaxie, j'ai principalement étudié l'hétérostructure AlN/GaN développée en collaboration avec EpiGaN. Cette structure permet d'avoir une concentration élevée d'électrons dans le canal avec une épaisseur de barrière de moins de 5nm. Ensuite, j'ai montré que l'utilisation d'un buffer dopé carbone à la place d'une « back barrier » permet d'améliorer la diffusion thermique sans que cela impacte le confinement des électrons ou les pièges. Cette amélioration est cruciale pour la robustesse des composants employant des grilles courtes afin de limiter l'auto-échauffement important induit par le pic de champ en sortie de grille. J'ai également initié l'optimisation de la structure AlN/GaN sur buffer dopé carbone au niveau de l'épaisseur du canal en faisant une étude comparative. Le travail d'optimisation de la structure AlN/GaN débuté dans cette thèse se poursuivra notamment sur l'épaisseur optimale du canal et également sur l'épaisseur de la barrière.

Même si un travail d'optimisation de la structure et du procédé de fabrication des composants doit se poursuivre, nous avons d'ores et déjà démontré la possibilité de fonctionner de manière fiable jusque 20V avec des grilles de 100 nm. De plus cette structure présente des performances en PAE supérieures à 50% en mode continu à 40GHz jusque 30V. À court terme, cette solution pourrait être envisagée pour le développement de la technologie GaN 100nm. Il sera également intéressant d'étudier plus précisément cette structure en évaluant la stabilité P2P, en réalisant l'extraction du schéma équivalent du transistor et en étudiant plus précisément les pièges par des mesures d'effets transitoires, grâce au protocole de mesures décrit dans le chapitre 2.

À plus long terme, il faut envisager d'autres structures pour continuer d'améliorer les performances en fréquence des transistors GaN. Dans cet objectif, j'ai étudié une barrière InAlGaN. Cette barrière permet de générer des mobilités électroniques accrues. Bien que prometteuse, cette solution doit encore être optimisée. Dans l'optique d'améliorer la dissipation thermique, j'ai également caractérisé une structure HEMT ultrafine sans buffer développée par la compagnie SweGaN. Même si cette technologie n'est pas encore optimisée, les résultats préliminaires sont encourageants.

Listes des communications scientifiques

1- **WOCSDICE (41st Workshop on Compound Semiconductor Devices and Integrated Circuits), Las Palmas, 21-24 Mai 2017**

Low RF losses up to 100 GHz in GaN-on-silicon HEMTs, **R. Pécheux**, R. Kabouche, E. Dogmus, A. Linge, M. Zegaoui, and F. Medjdoub

2- **ESSDERC (47th European Solid-State Device Research Conference), Leuven ,11-14 Septembre 2017**

Importance of buffer configuration in GaN HEMTs for high microwave performance and robustness, R. Pecheux, R. Kabouche, E. Dogmus, A. Linge, E. Okada, M. Zegaoui, and F. Medjdoub

3- **INMmiC (Workshop On Integrated Nonlinear Microwave and Millimetre-wave Circuits), Brive La Gaillarde, 5-6 Juillet 2018**

C-doped AlN/GaN HEMTs for High efficiency mmW applications, **R. Pécheux**, R. Kabouche, E. Okada, M. Zegaoui, and F. Medjdoub

4- **EUMW (13th European Microwave Integrated Circuits Conference), Madrid**

Comparison of C-doped AlN/GaN HEMTs and AlN/GaN/AlGaN double heterostructure for mmW applications, R. Kabouche, J. Derluyn, R. Püsche, S. Degroote, M. Germain, **R. Pécheux**, E. Okada, M. Zegaoui, and F. Medjdoub

5- **IWN (International Workshop on Nitride Semiconductors), Kanazawa, Novembre 2018**

First demonstration of RF GaN-based transistors using buffer-free heterostructures with low trapping effects, **R. Pécheux**, R. Kabouche, M. Zegaoui, J. T. Chen, O. Kordina and F. Medjdoub

6- **9th Wide Bandgap Semiconductors and Components Worksho**p (Harwell, United Kingdom, Octobre 2018)

GaN-based transistors using buffer-free heterostructures for next generation RF devices, **R. Pécheux**, R. Kabouche, M. Zegaoui, J. T. Chen, O. Kordina, and F. Medjdoub

7- **International Journal of High Speed Electronics and Systems Vol. 28, No. 01n02, 1940003 (2019)**

High Efficiency AlN/GaN HEMTs for Q-Band Applications with an Improved Thermal Dissipation, Riad Kabouche, **Romain Pecheux**, Kathia Harrouche, Etienne Okada, Farid Medjdoub, Joff Derluyn, Stefan Degroote, Marianne Germain, Filip Gucmann, Callum Middleton, James W. Pomeroy and Martin Kuball

Bibliographie

[1] W. j.I. Pankove, J.E. Berkeyheiser, H.P. Maruska and J, “LUMINESCENT PROPERTIES OF GaN,” *Solid State Commun.*, vol. 8, pp. 1051–1053, 1970.

[2] H. P. Maruska, D. A. Stevenson, and J. I. Pankove, “Violet luminescence of Mg-doped GaN,” *Appl. Phys. Lett.*, vol. 22, no. 6, pp. 303–305, 1973.

[3] H. Amano, N. Sawaki, I. Akasaki, and Y. Toyoda, “Metalorganic vapor phase epitaxial growth of a high quality GaN film using an AlN buffer layer,” *Appl. Phys. Lett.*, vol. 48, no. 5, pp. 353–355, 1986.

[4] S. Nakamura, Y. Harada, and M. Seno, “Novel metalorganic chemical vapor deposition system for GaN growth,” *Appl. Phys. Lett.*, vol. 58, no. 18, pp. 2021–2023, 1991.

[5] M. Asif Khan, A. Bhattarai, J. N. Kuznia, and D. T. Olson, “High electron mobility transistor based on a GaN-AlxGa 1-xN heterojunction,” *Appl. Phys. Lett.*, vol. 63, no. 9, pp. 1214–1215, 1993.

[6] “NSM Archive - Physical Properties of Semiconductors.” [Online]. Available: http://www.ioffe.ru/SVA/NSM/Semicond/. [Accessed: 17-Jul-2019].

[7] S. L. Selvaraj, A. Watanabe, and T. Egawa, “Enhanced mobility for MOCVD grown AlGaN/GaN HEMTs on Si substrate,” *69th Device Res. Conf.*, vol. 31, no. 2010, pp. 221–222, 2011.

[8] J. C. De Jaeger, “Dispositifs HEMT à base de GaN - Matériaux et épitaxie,” *Tech. l’Ingénieur*, vol. E1995V2, no. 0, 2017.

[9] B. P. Downey, D. J. Meyer, D. S. Katzer, J. A. Roussos, M. Pan, and X. Gao, “SiNx/InAlN/AlN/GaN MIS-HEMTs with 10.8 THz•V Johnson figure of merit,” *IEEE Electron Device Lett.*, vol. 35, no. 5, pp. 527–529, 2014.

[10] S. Tirelli *et al.*, “AlInN-Based HEMTs for Large-Signal Operation at 40 GHz,” vol. 60, no. 10, pp. 3091–3098, 2013.

[11] E. Dogmus, R. Kabouche, A. Linge, E. Okada, M. Zegaoui, and F. Medjdoub, “High power, high PAE Q-band sub-10 nm barrier thickness AlN/GaN HEMTs,” *Phys. status solidi*, vol. 214, no. 8, p. 1600797, 2017.

[12] M. Kao, C. Lee, P. Saunier, H. Tserng, and G. Christison, “High-Efficiency and Low-Noise AlGaN / GaN HEMTs for K- and Ka-Band Applications,” no. 972, pp. 61–64, 2007.

[13] M. Micovic *et al.*, “GaN DHFETs Having 48 % Power Added Efficiency and 57 % Drain Efficiency at V -Band,” vol. 38, no. 12, pp. 1708–1711, 2017.

[14] R. Grundbacher *et al.*, “Pseudomorphic InP HEMT ’ s with Dry-Etched Source Vias Having 190 mW Output Power and 40 % PAE at V-Band,” vol. 20, no. 10, pp. 517–519, 1999.

[15] L. Escotti *et al.*, “12W/mm with O.15J.lm InAIN/GaN HEMTs on SiC Technology for K and Ka-Bands Applications,” no. V, pp. 12–14, 2014.

[16] K. Takagi *et al.*, “IWPT-P-20 Developing GaN HEMTs for High Efficiency,” *2011 IEEE MTT-S Int. Microw. Work. Ser. Innov. Wirel. Power Transm. Technol. Syst. Appl.*, pp. 271–274, 2011.

[17] S. F. Plates *et al.*, “High-Gain SiC MESFETs Using,” *IEEE Electron Device Lett.*, vol.

30, no. 9, pp. 952–953, 2009.

[18] Y. Niida *et al.*, “3.6 W/mm high power density W-band InAlGaN/GaN HEMT MMIC power amplifier,” in *PAWR 2016 - Proceedings of the 2016 IEEE Topical Conference on Power Amplifiers for Wireless and Radio Applications*, 2016, pp. 24–26.

[19] X. Hu *et al.*, “AlGaN / GaN heterostructure field-effect transistors on single-crystal bulk AlN,” vol. 1299, no. January 2003, pp. 9–12, 2017.

[20] S. Hoshi *et al.*, “12.88 W/mm GaN High Electron Mobility Transistor on Silicon Substrate for High Voltage Operation,” *Appl. Phys. Express*, vol. 2, p. 061001, Jun. 2009.

[21] L. Nuaymi, “Réseaux cellulaires de cinquième génération ou 5G Réseaux cellulaires de cinquième génération ou 5G,” *Tech. l’Ingénieur*, vol. TE7360, no. 0, 2016.

[22] D. Schnaufer and B. Peterson, “Realizing 5G Sub-6-GHz Massive MIMO Using GaN,” *Microwave&RF*, pp. 4–8, 2018.

[23] A. S. Gilmour, *Klystrons, traveling wave tubes, magnetrons, crossed-field amplifiers, and gyrotrons*. Artech House, 2011.

[24] J. Darricau, “Radars : principes de base - Éléments constitutifs Radars : principes de base Éléments constitutifs,” *Tech. l’Ingénieur*, vol. TE6650 V1, no. 0, 2012.

[25] T. Lemoine and W. Il, “Tubes électroniques Technologies et tubes à grille Tubes électroniques hyperfréquences Technologies et tubes à grille,” vol. 33, no. 0, 2017.

[26] “Traveling Wave Tubes - Miniature.” [Online]. Available: https://www2.l3t.com/edd/products/twt_mini.htm. [Accessed: 30-Jul-2019].

[27] “TWT - Pulsed Travelling Wave Tubes Product List.” [Online]. Available: https://web.archive.org/web/20070722062544/http://www.albacom.co.uk/Web/Site/def_products/def_micro_list.asp. [Accessed: 30-Jul-2019].

[28] F. GAUTIER, “Antennes actives: Principes de conception,” *Tech. l’ingénieur. Electron.*, vol. 33, no. E 3 294, pp. 1–23, 2003.

[29] T. Lemoine, “Comparaison entre amplificateurs état solide et tubes électroniques,” *Tech. l’Ingénieur*, vol. 33, no. 0, 2018.

[30] R. Kabouche, E. Okada, E. Dogmus, A. Linge, M. Zegaoui, and F. Medjdoub, “Power Measurement Setup for On-Wafer Large Signal Characterization Up to Q-Band,” *IEEE Microw. Wirel. Components Lett.*, vol. 27, no. 4, pp. 419–421, 2017.

[31] J. DELPRATO, “Analyse de la stabilité d’impulsion à impulsion des amplificateurs de puissance HEMT GaN pour applications radar en bande S Thèse,” 2016.

[32] S. Fakhfakh, L. Ayari, A. Martin, M. Campovecchio, G. Neveux, and D. Barataud, “On-wafer time-domain measurement of pulse-to-pulse stability for microwave power GaN HEMT,” *IEEE MTT-S Int. Microw. Symp. Dig.*, pp. 617–620, 2017.

[33] A. Chini, F. Soci, M. Meneghini, G. Meneghesso, and E. Zanoni, “Deep levels characterization in GaN HEMTs - Part II: Experimental and numerical evaluation of self-heating effects on the extraction of traps activation energy,” *IEEE Trans. Electron Devices*, vol. 60, no. 10, pp. 3176–3182, 2013.

[34] M. Meneghini *et al.*, “Role of buffer doping and pre-existing trap states in the current

collapse and degradation of AlGaN/GaN HEMTs," *IEEE Int. Reliab. Phys. Symp. Proc.*, pp. 1–7, 2014.

[35] D. Mccann, "Improving upon Pulse-to-Pulse stability in GaN RADAR amplifiers compromised by the presence of GaN trapping effects .," pp. 634–637, 2015.

[36] D. Bisi *et al.*, "Deep-Level Characterization in GaN HEMTs-Part I : Advantages and Limitations of Drain Current Transient Measurements," vol. 60, no. 10, pp. 3166–3175, 2013.

[37] O. Jardel *et al.*, "A drain-lag model for AlGaN/GaN power HEMTs," *IEEE MTT-S Int. Microw. Symp. Dig.*, vol. 00, pp. 601–604, 2007.

[38] M. Meneghini *et al.*, "Buffer Traps in Fe-Doped AlGaN / GaN HEMTs : Investigation of the Physical Properties Based on Pulsed and Transient Measurements," vol. 61, no. 12, pp. 4070–4077, 2014.

[39] F. van Raay, R. Quay, R. Kiefer, M. Schlechtweg, and G. Weimann, "Large signal modeling of AlGaN/GaN HEMTs with Psat>4 W/mm at 30 GHz suitable for broadband power applications," *Microw. Symp. Dig. 2003 IEEE MTT-S Int.*, vol. 1, pp. 451–454 vol.1, 2003.

[40] J. Couvidat *et al.*, "Investigation of Fast and Slow Charge Trapping Mechanisms of GaN/A1GaN HEMTs through Pulsed I-V Measurements and the Associated New Trap Model," in *IEEE MTT-S International Microwave Symposium Digest*, 2018, vol. 2018-June, pp. 720–723.

[41] C. Lee *et al.*, "Effects of RF stress on power and pulsed IV characteristics of AlGaN/GaN HEMTs with field-plate gates," *Electron. Lett.*, vol. 40, no. 24, pp. 1547–1548, Nov. 2004.

[42] G. Meneghesso, M. Meneghini, D. Bisi, and E. Zanoni, "Trapping phenomena in AlGaN/GaN HEMTs: a study based on pulsed and transient measurements."

[43] G. H. Jessen *et al.*, "Short-channel effect limitations on high-frequency operation of AlGaN/ GaN HEMTs for T-gate devices," *IEEE Trans. Electron Devices*, vol. 54, no. 10, pp. 2589–2597, 2007.

[44] M. Cicolani, A. Gentile, S. Maccaroni, L. Marescialli, S. S. Integrati, and V. Tiburtina, "Pulse-to-Pulse Stability Characteristics of Robust Design Centered High Performances / Low Cost T / R Module," vol. 0, no. September, pp. 1802–1805, 2006.

[45] Keysight, "S93026B Advanced Pulsed-RF Measurements." [Online]. Available: https://www.keysight.com/en/pd-2969004-pn-S93026B/advanced-pulsed-rf-measurements?nid=-32996.1256878&cc=FR&lc=fre.

[46] Agilent, "Pulsed-RF S-Parameter Measurements Using Wideband and Narrowband Detection."

[47] Keysight, "Infiniium V-Series Oscilloscopes." [Online]. Available: https://www.keysight.com/en/pcx-x205217/infiniium-v-series-oscilloscopes?cc=US&lc=eng.

[48] Noise XT, "PN9002 System Tests Radar Pulse Stability." [Online]. Available: http://noisext.com/solutions/pulse-to-pulse-stability-analyzer/pn9002-system/.

[49] Noise XT, "PN9002 Pulse to pulse Radar Stability Test Set."

[50] “Xlim.” [Online]. Available: https://www.xlim.fr/.

[51] J. Delprato, M. Campovecchio, D. Barataud, and X. Cs, “Impact of the Duty Cycle on the Pulse-to-Pulse Stability of a GaN Power Amplifier,” vol. 100, no. 3, pp. 8–10, 2016.

[52] Rhode & Schwarz, “R&S®FSQ Signal Analyzer.” [Online]. Available: https://www.rohde-schwarz.com/fr/produit/fsq-page-de-demarrage-produits_63493-7994.html.

[53] Rhode & Schwarz, “R&S®SMBV100A Vector Signal Generator.” [Online]. Available: https://www.rohde-schwarz.com/fr/produit/smbv100a-page-de-demarrage-produits_63493-10220.html.

[54] S. Fakhfakh, “Nouvelles méthodes de caractérisation et de modélisation non-linéaire électrothermique des effets de piège dans la technologie HEMT GaN pour l’étude de la stabilité pulse à pulse dans les applications radar,” 2018.

[55] Analog Device, “HMC774ALC3B.” [Online]. Available: https://www.analog.com/en/products/HMC774ALC3B.html.

[56] Analog Device, “HMC8191 6 GHz to 26.5 GHz, Wideband I/Q Mixer.”

[57] National Instruments, “PXI-5922 Oscilloscope PXI.” [Online]. Available: https://www.ni.com/fr-fr/support/model.pxi-5922.html.

[58] National Instruments, “PXIe-1071 Châssis PXI.” [Online]. Available: https://www.ni.com/fr-fr/support/model.pxie-1071.html.

[59] National Instruments, “PXIe-8880 Contrôleur PXI.”

[60] Keysight, “N5245A PNA-X Microwave Network Analyzer, 50 GHz.” [Online]. Available: https://www.keysight.com/en/pdx-x201768-pn-N5245A/.

[61] Maury Microwave, “Automated Tuner MT984 2.4mm.” [Online]. Available: https://www.maurymw.com/MW_RF/2.4mm_Tuners.php.

[62] C. Microtech, “|Z| Probe® Power.” [Online]. Available: https://www.formfactor.com/product/probes/z-probe/z-probe-power/.

[63] Innovative test systems, “BiLT System BN100.” [Online]. Available: http://www.itest.fr/Pdf/BN100_brochure.pdf.

[64] M. Faqir, G. Verzellesi, F. Fantini, F. Danesin, F. Rampazzo, and G. Meneghesso, “Characterization and analysis of trap-related effects in AlGaN – GaN HEMTs,” vol. 47, pp. 1639–1642, 2007.

[65] A. Chini, F. Soci, G. Meneghesso, M. Meneghini, and E. Zanoni, “Traps localization and analysis in GaN HEMTs,” *Microelectron. Reliab.*, vol. 54, no. 9–10, pp. 2222–2226, 2014.

[66] G. Meneghesso, M. Meneghini, A. Chini, G. Verzellesi, and E. Zanoni, “Trapping and high field related issues in GaN power HEMTs,” *Tech. Dig. - Int. Electron Devices Meet. IEDM*, vol. 2015-Febru, no. February, pp. 17.5.1-17.5.4, 2015.

[67] D. Bisi *et al.*, “Effects of buffer compensation strategies on the electrical performance and RF reliability of AlGaN/GaN HEMTs,” *Microelectron. Reliab.*, vol. 55, no. 9–10, pp. 1662–1666, 2015.

[68] "UMS." [Online]. Available: https://www.ums-gaas.com/products/.

[69] A. D. Koehler, M. J. Tadjer, T. J. Anderson, P. Chojecki, K. D. Hobart, and F. J. Kub, "Advances in AlGaN/GaN HEMT Surface Passivation," *ECS Trans.*, vol. 75, no. 12, pp. 99–105, 2016.

[70] R. Vetury, N. Q. Zhang, S. Keller, and U. K. Mishra, "The Impact of Surface States on the DC and RF Characteristics of AlGaN / GaN HFETs," vol. 48, no. 3, pp. 560–566, 2001.

[71] K. K. Chu, J. R. Shealy, B. M. Green, J. A. Smart, L. F. Eastman, and E. M. Chumbes, "The effect of surface passivation on the microwave characteristics of undoped AlGaN/GaN HEMTs," *IEEE Electron Device Lett.*, vol. 21, no. 6, pp. 268–270, 2002.

[72] F. Medjdoub *et al.*, "Can InAlN/GaN be an alternative to high power / high temperature AlGaN/GaN devices?," in *Technical Digest - International Electron Devices Meeting, IEDM*, 2006.

[73] P. Gamarra, C. Lacam, M. Tordjman, F. Medjdoub, and M. A. di Forte-Poisson, "In-situ passivation of quaternary barrier InAlGaN/GaN HEMTs," *J. Cryst. Growth*, vol. 464, no. November 2016, pp. 143–147, 2017.

[74] F. Medjdoub *et al.*, "High electron mobility in high-polarization sub-10nm barrier thickness InAlGaN/GaN heterostructure," vol. 101001, 1882.

[75] O. Jardel *et al.*, "Electrical performances of AlInN/GaN HEMTs. A comparison with AlGaN/GaN HEMTs with similar technological process," *Int. J. Microw. Wirel. Technol.*, vol. 3, no. 3, pp. 301–309, 2011.

[76] E. Dogmus, R. Kabouche, A. Linge, E. Okada, M. Zegaoui, and F. Medjdoub, "High power , high PAE Q-band sub-10nm barrier thickness AlN/GaN HEMTs," *Phys. Status Solidi*, vol. 1, pp. 1–4, 2017.

[77] K. Cheng *et al.*, "AlN/GaN heterostructures grown by metal organic vapor phase epitaxy with in situ Si3N4 passivation," *J. Cryst. Growth*, vol. 315, no. 1, pp. 204–207, 2011.

[78] F. Medjdoub, M. Zegaoui, and N. Rolland, "Beyond 100 GHz AlN/GaN HEMTs on silicon substrate," *Electron. Lett.*, vol. 47, no. 24, p. 1345, 2011.

[79] F. Medjdoub, M. Zegaoui, B. Grimbert, N. Rolland, and P. A. Rolland, "Effects of AlGaN back barrier on AlN/GaN-on-silicon high-electron-mobility transistors," *Appl. Phys. Express*, vol. 4, no. 12, pp. 4–7, 2011.

[80] F. Medjdoub, D. Ducatteau, M. Zegaoui, B. Grimbert, N. Rolland, and P. A. Rolland, "Trapping effects dependence on electron confinement in ultrashort Gan-on-Si high-electron-mobility transistors," *Appl. Phys. Express*, vol. 5, no. 3, pp. 4–7, 2012.

[81] Y. Tang *et al.*, "Ultrahigh-speed GaN high-electron-mobility transistors with fT/fmax of 454/444 GHz," *IEEE Electron Device Lett.*, vol. 36, no. 6, pp. 549–551, 2015.

[82] M. Micovic *et al.*, "GaN DHFETs Having 48% Power Added Efficiency and 57% Drain Efficiency at V-Band," *IEEE Electron Device Lett.*, vol. 38, no. 12, pp. 1708–1711, 2017.

[83] W. Liu and A. A. Balandin, "Temperature dependence of thermal conductivity of AI xGa 1-x thin films measured by the differential 3ω technique," *Appl. Phys. Lett.*, vol. 85, no. 22, pp. 5230–5232, 2004.

[84] “EpiGaN.” [Online]. Available: https://www.epigan.com/.

[85] J.-T. Chen, E. Janzen, N. Rorsman, M. Thorsell, M. Andersson, and O. Kordina, “Carbon-Doped GaN on SiC Materials for Low-Memory-Effect Devices,” *ECS Trans.*, vol. 75, no. 12, pp. 61–65, 2016.

[86] M. Meneghini *et al.*, “Trapping processes related to iron and carbon doping in AlGaN / GaN power HEMTs,” vol. 9363, pp. 1–7, 2015.

[87] M. A. Gajda, M. Kuball, M. J. Uren, and C. Markus, “Buffer transport mechanisms in intentionally carbon doped GaN heterojunction field effect transistors,” vol. 263505, pp. 1–5, 2014.

[88] E. C. S. Transactions and T. E. Society, “Carbon-doped GaN on SiC materials for low-memory-effect devices J.T. Chen,” vol. 75, no. 12, pp. 61–65, 2016.

[89] M. Kuball and J. W. Pomeroy, “A review of raman thermography for electronic and opto-electronic device measurement with submicron spatial and nanosecond temporal resolution,” *IEEE Trans. Device Mater. Reliab.*, vol. 16, no. 4, pp. 667–684, 2016.

[90] J. Pomeroy *et al.*, “Achieving the best thermal performance for GaN-on-diamond,” *Tech. Dig. - IEEE Compd. Semicond. Integr. Circuit Symp. CSIC*, pp. 1–4, 2013.

[91] Y. L. Du, Y. Deng, and M. S. Zhang, “Variable-temperature Raman scattering study on anatase titanium dioxide nanocrystals,” *J. Phys. Chem. Solids*, vol. 67, no. 11, pp. 2405–2408, Nov. 2006.

[92] R. Pecheux, R. Kabouche, E. Okada, M. Zegaoui, and F. Medjdoub, “C-doped AlN/GaN HEMTs for High efficiency mmW applications,” in *International Workshop on Integrated Nonlinear Microwave and Millimetre-Wave Circuits, INMMIC 2018 - Proceedings*, 2018.

[93] R. Pecheux *et al.*, “Importance of buffer configuration in GaN HEMTs for high microwave performance and robustness,” in *European Solid-State Device Research Conference*, 2017, pp. 228–231.

[94] R. Kabouche *et al.*, “Comparison of C-Doped AlN/GaN HEMTs and AlN/GaN/AlGaN Double Heterostructure for mmW Applications,” in *EuMIC 2018 - 2018 13th European Microwave Integrated Circuits Conference*, 2018, pp. 5–8.

[95] J. Derluyn *et al.*, “Improvement of AlGaN⁄GaN high electron mobility transistor structures by *in situ* deposition of a Si3N4 surface layer,” *J. Appl. Phys.*, vol. 98, no. 5, p. 054501, Sep. 2005.

[96] M. Rzin *et al.*, “Linearity and robustness evaluation of 150-nm AlN/GaN HEMTs,” *Microelectron. Reliab.*, vol. 100–101, 2019.

[97] K. Harrouche, R. Kabouche, E. Okada, and F. Medjdoub, “High Performance and Highly Robust AlN/GaN HEMTs for Millimeter-Wave Operation,” *IEEE J. Electron Devices Soc.*, vol. 7, no. November, pp. 1145–1150, 2019.

[98] R. Aubry *et al.*, “ICP-CVD SiN Passivation for High-Power RF InAlGaN/GaN/SiC HEMT,” *IEEE Electron Device Lett.*, vol. 37, no. 5, pp. 629–632, 2016.

[99] “III-V LAb.” [Online]. Available: http://www.3-5lab.fr/.

[100] N. Ketteniss *et al.*, “Quaternary Enhancement-Mode HFET With In Situ SiN

Passivation," vol. 33, no. 4, pp. 519–521, 2012.

[101] G. Zhu, K. Zhang, X. Yu, Y. Kong, and T. Chen, "High performance ultra-thin quaternary InAlGaN barrier HEMTs with fT > 260 GHz," *2016 Int. Forum Wide Bandgap Semicond. China, IFWS 2016 - Conf. Proc.*, no. 524, pp. 101–103, 2017.

[102] Y. Won, J. Cho, D. Agonafer, M. Asheghi, and K. E. Goodson, "Cooling Limits for GaN HEMT Technology," *2013 IEEE Compd. Semicond. Integr. Circuit Symp.*, pp. 1–5, 2013.

[103] G. J. Riedel *et al.*, "Reducing Thermal Resistance of AlGaN / GaN Electronic Devices Using Novel Nucleation Layers," vol. 30, no. 2, pp. 103–106, 2009.

[104] K. Park and C. Bayram, "Thermal resistance optimization of GaN/substrate stacks considering thermal boundary resistance and temperature-dependent thermal conductivity," *Appl. Phys. Lett.*, vol. 109, no. 15, p. 151904, Oct. 2016.

[105] SweGaN, "QuanFINE^{TM} STRUCTURE." .