Analysis, modelling and reduction of the simultaneous switching noise generated by the high data rate IOs of a STM32 microcontroller - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2022

Analysis, modelling and reduction of the simultaneous switching noise generated by the high data rate IOs of a STM32 microcontroller

Analyse, modélisation et réduction du bruit de commutation simultanée généré par les interfaces d’entrées/sorties haute vitesse dans les microcontrôleurs STM32

Mélanie Moign
  • Fonction : Auteur
  • PersonId : 1145774
  • IdRef : 263293084

Résumé

This thesis has been realized within the framework of a Cifre agreement between the laboratory Polytech’lab and the STMicroelectronics company and relates to the field of electromagnetic compatibility (EMC). The quick and perpetual evolution of the microcontroller (MCU) leads to an important degradation of their behavior regarding the CEM. For example, the Simultaneous Switching Noise (SSN) is a subject known since the 80s but became a source of failure through the years because of, among other things, the increase of communication frequency. This thesis is focused on the study of this SSN effect in the constrained environment of the STM32. A modelling methodology of a complete system defined by the die, the package, and the Printed Circuit Board (PCB) has been validated by an important procedure of comparison between simulations and measurements. These simulations allow, on one hand, to study a failed product and to analyze the failure origin and on the other hand, to observe the SSN effect to points that are physically unreachable in measurement. The Power Distribution Network (PDN) has been identified as the main propagation vector for SSN. A very important stage of modelling, both of the printed board, of the package and of the integrated circuit itself has been carried out. This work permits to define the main design rules applied to the chip, the package, and the PCB in purpose to improve the MCU robustness regarding the SSN effect. To conclude, this thesis presents a new work approach for designers with the development of a predictive model. This predictive model allows the anticipation of the future MCU behavior regarding EMC problematic and this, directly from the design phase. Knowing the very fast evolution of the CMOS technology and therefore of the MCU, being able to anticipate these problems is a real advantage in purpose to be competitive on the market with more robust and reliable products.
Cette thèse réalisée dans le cadre d’une convention Cifre entre le laboratoire Polytech’Lab et la société STMicroelectronics, porte sur le domaine de la compatibilité électromagnétique (CEM). L’évolution perpétuelle et très rapide des microcontrôleurs (MCU) implique une dégradation importante de leur comportement vis-à-vis de la CEM. Par exemple, le bruit à commutation simultanée (BCS), connu depuis les années 80, est devenu une source de défaillance du MCU en raison notamment de l’augmentation des fréquences de communication. Cette thèse s’inscrit dans l’étude de ce phénomène au sein de l’environnement très contraint du microcontrôleur STM32. Une méthode de modélisation d’un système complet puce/boîtier/circuit imprimé a été validée par une importante procédure de comparaison entre mesures et simulations. Ces dernières permettent de pouvoir, d’une part étudier la défaillance d’un produit, en analysant leurs principales défaillances, et d’autre part observer l’effet du BCS à des endroits physiquement inatteignables en mesure. Le réseau de distribution des alimentations ou PDN (Power Distribution Network) a été identifié comme le principal vecteur de propagation du bruit BCS. Une étape très importante de modélisation, à la fois de la carte imprimée, du boîtier et du circuit intégré lui-même a été réalisée. Ce travail a permis de définir les principales règles de conception appliquées sur la puce, le boitier et le circuit imprimé pour améliorer la robustesse du MCU au bruit BCS. Pour conclure, nous avons présenté une nouvelle approche de travail avec le développement d’un modèle prédictif permettant l’anticipation du comportement d’un futur MCU face aux problèmes de CEM, et cela, dès la phase de conception. Connaissant l’évolution très rapide de la technologie CMOS et des MCU, réussir à anticiper ces problèmes est un réel avantage pour pouvoir rester compétitif sur le marché avec des produits plus robustes et fiables.
Fichier principal
Vignette du fichier
2022COAZ4027.pdf (7.77 Mo) Télécharger le fichier
Origine : Version validée par le jury (STAR)

Dates et versions

tel-03710393 , version 1 (30-06-2022)

Identifiants

  • HAL Id : tel-03710393 , version 1

Citer

Mélanie Moign. Analysis, modelling and reduction of the simultaneous switching noise generated by the high data rate IOs of a STM32 microcontroller. Electromagnetism. Université Côte d'Azur, 2022. English. ⟨NNT : 2022COAZ4027⟩. ⟨tel-03710393⟩
130 Consultations
144 Téléchargements

Partager

Gmail Facebook X LinkedIn More