Flot de conception pour circuits asynchrones : de la HLS à l'implémentation en FDSOI - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2022

An asynchronous circuit design flow : From HLS to FDSOI implementation

Flot de conception pour circuits asynchrones : de la HLS à l'implémentation en FDSOI

Yoan Decoudu
  • Fonction : Auteur
  • PersonId : 1219902
  • IdRef : 26730367X

Résumé

Power consumption is today a main concern for the microelectronic industry, especially with the emergence of the internet of things and batteryless devices. Since the vast majority of circuits are synchronous, energy reduction strategies such as clock gating, DVFS (Dynamic Voltage and Frequency Scaling) or FDSOI body biasing have been developed. However, these approaches, as virtuous as they are, impose very strong constraints on the clock tree. Moreover, with the most advanced nodes, their sensitivity to process variations, voltage and temperature further increase the chip design constraints. A disruptive approach, based on asynchronous circuits, is able to increase the circuit robustness to these variations while reducing their power consumption. In order to push the adoption of asynchronous circuits in the industry, an original design flow, based on a commercial high-level synthesis tool, is proposed in this thesis. Moreover, this high-level approach has been coupled to a distributed fine-grained and dynamic body biasing system in order to optimize the circuit energy efficiency. This flow has been mostly automated.
La consommation est désormais une préoccupation majeure de l’industrie microélectronique, notamment avec l’émergence des objets de l’internet et de dispositifs sans batterie. L’immense majorité des circuits étant synchrones, des stratégies de réduction de l’énergie telles que le clock gating, le DVFS (Dynamic Voltage and Frequency Scaling) ou la polarisation du substrat en FDSOI ont été mises au point. Toutefois, ces approches, aussi vertueuses soient-elles, se traduisent par des contraintes très fortes sur l’arbre d’horloge. De plus, avec les nœuds de petites dimensions, la sensibilité aux variations des procédés de fabrication, de tension et de température accroît encore les contraintes de conception des puces. Une approche disruptive, basée sur des circuits asynchrones, permet d’augmenter la robustesse des circuits à ces variations et de réduire leur consommation énergétique. Afin de favoriser l’adoption des circuits asynchrones dans l’industrie, un flot de conception original, s’appuyant sur un outil commercial de synthèse de haut niveau, est proposé dans cette thèse. Par ailleurs, cette approche de haut niveau a été couplée à un système distribué de polarisation dynamique du substrat à grains fins afin d’optimiser l’efficacité énergétique des circuits. Ce flot a été en très grande partie automatisé.
Fichier principal
Vignette du fichier
DECOUDU_2022_archivage.pdf (3.1 Mo) Télécharger le fichier
Origine : Version validée par le jury (STAR)

Dates et versions

tel-03957110 , version 1 (26-01-2023)

Identifiants

  • HAL Id : tel-03957110 , version 1

Citer

Yoan Decoudu. Flot de conception pour circuits asynchrones : de la HLS à l'implémentation en FDSOI. Micro et nanotechnologies/Microélectronique. Université Grenoble Alpes [2020-..], 2022. Français. ⟨NNT : 2022GRALT076⟩. ⟨tel-03957110⟩

Collections

UGA CNRS TIMA STAR
61 Consultations
61 Téléchargements

Partager

Gmail Facebook X LinkedIn More