



HAL
open science

Étude et mise en œuvre de modules de puissance MOSFET SiC pour leurs futures utilisations dans des convertisseurs ferroviaires

Joseph Fabre

► **To cite this version:**

Joseph Fabre. Étude et mise en œuvre de modules de puissance MOSFET SiC pour leurs futures utilisations dans des convertisseurs ferroviaires. Energie électrique. Institut National Polytechnique de Toulouse - INPT, 2013. Français. NNT : 2013INPT0112 . tel-04309316v2

HAL Id: tel-04309316

<https://theses.hal.science/tel-04309316v2>

Submitted on 27 Nov 2023

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.



Université
de Toulouse

THÈSE

**En vue de l'obtention du
DOCTORAT DE L'UNIVERSITÉ DE TOULOUSE**

Délivré par :

l'Institut National Polytechnique de Toulouse (INP Toulouse)

Discipline ou spécialité :

Génie Électrique

Présentée et soutenue par :

Joseph FABRE

Ingénieur INP-ENSEEIH Génie Électrique et Master Recherche Génie Électrique

le : 07 Novembre 2013

Titre :

Étude et mise en œuvre de modules de puissance MOSFET SiC pour
leurs futures utilisations dans des convertisseurs ferroviaires

Ecole doctorale :

Génie Électrique, Électronique et Télécommunications (GEET)

Unité de Recherche :

Laboratoire LAPLACE – UMR5213

Directeur de thèse :

Prof. Philippe LADOUX (LAPLACE, Toulouse)

Rapporteurs :

Prof. Jean-Paul FERRIEUX (G2Elab, Grenoble)

Prof. Alfred RÜFER (EPFL, Lausanne)

Membres du jury :

Dr. Ing. Florent ANDRIANOELISON (ALSTOM Transport, Tarbes)

Prof. Stéphane LEFEBVRE (SATIE, Cachan)

Ing. Michel PITON (ALSTOM Transport, Tarbes)

« Notre vie est bien trop courte pour que nous soyons autre chose que des amateurs. »

Jérémy Fairfax interprété par Howard Vernon
dans « *Le champignon des Carpathes* » (de Jean-Claude Biette).

« *Notre vie est bien trop courte pour que nous soyons autre chose que des amateurs.* »

Jérémy Fairfax interprété par Howard Vernon
dans « *Le champignon des Carpathes* » (de Jean-Claude Biette).

Remerciements

Cette thèse a constitué pour moi une expérience unique et enrichissante, sur le plan scientifique, professionnel, humain et personnel. Par ces lignes, je souhaite remercier toutes les personnes qui m'ont aidé à élaborer de près ou de loin ce projet. Tout d'abord, je souhaite remercier de manière générale, la société **ALSTOM Transport** pour avoir financée ces travaux de recherche, l'**Association Nationale de Recherche et Technologie (ANRT)** pour avoir subventionnée ces travaux dans le cadre d'une **Convention Industrielle de Formation par la REcherche (CIFRE)**, l'**association PRIMES** (Plate-forme d'innovation mécatronique de puissance et management de l'énergie) pour m'avoir aidé à mener à bien ce projet et le **laboratoire LAPLACE (Laboratoire PLAsmas et Conversion d'Énergie)** pour son accueil et la qualité de ces membres.

En premier lieu, mes remerciements sont pour mon directeur de thèse **Philippe LADOUX**, Professeur à l'Institut National Polytechnique de Toulouse. Vous m'avez supporté, fait confiance et guidé en tant qu'élève à l'ENSEEIH, puis lors de la réalisation de mon stage de fin d'études et enfin lors du suivi de cette thèse. Vous avez toujours su être là dans les moments clés de ces travaux et ceux malgré la distance qui nous séparent (Toulouse / Tarbes). Vous m'avez transmis l'amour du « gros électron ». J'ai apprécié vos précieux conseils lors du montage des bancs d'essais où vous avez toujours su appliquer à merveille vos connaissances théoriques. J'ai toujours estimé votre sincère humanité, votre capacité à faire la part des choses entre le travail, où votre réputation n'est plus à faire, et les instants de détente. Vous êtes un bon vivant, vous savez apprécier les moments simples d'un bon repas autour d'une table. Je n'oublierai jamais les différents repas que nous avons partagés, que ce soit à la cantine d'ALSTOM ou dans vos restaurants favoris, dont je tairai les adresses. J'ai apprécié la quantité et le niveau toujours plus haut de vos blagues. Malgré les années à vos côtés, je n'ai pas su conter, aussi bien que vous, l'ambiance et l'atmosphère essentielle à l'appréciation du propos.

Je remercie **Michel PITON**, ingénieur chez ALSTOM Transport et responsable de l'équipe « *Power Electronics Technologies* » (rattachée à « *Traction System Engineering* »), pour avoir effectué le suivi technique de cette thèse. Votre expertise, vos conseils et nos échanges permanents ont fortement contribué à la réussite de ce projet et ont permis de prendre en compte de nombreuses contraintes industrielles. Vous êtes un bourreau de travail, d'une gentillesse rare, votre savoir technique impose le respect au sein d'ALSTOM comme à l'extérieur, comme j'ai pu souvent le constater, par exemple, lors d'échanges avec les experts techniques des fournisseurs de composants. Je ne pouvais pas trouver mieux pour m'épauler industriellement sur ce sujet de thèse. Sachez que je considère que cette thèse est aussi la vôtre.

Je tiens naturellement à exprimer ma gratitude aux membres du jury qui m'ont fait l'honneur de participer à la dernière étape de cette thèse : la soutenance. En commençant par **Jean-Paul FERRIEUX**, Professeur au G2Elab (Grenoble Génie Electrique laboratoire) et **Alfred RÜFER**, Professeur à l'EPFL (Ecole Polytechnique Fédérale de Lausanne) qui ont eu la tâche ingrate d'être les rapporteurs de ce mémoire. C'est une grande fierté de vous avoir comme rapporteur. Vos commentaires et remarques m'ont permis d'avoir un regard complémentaire et extérieur sur les travaux que j'ai mené.

Je remercie aussi l'ensemble des autres membres du jury, **Florent ANDRIANOELISON**, docteur-ingénieur chez ALSTOM, **Stéphane LEFEBVRE**, professeur des universités CNAM (laboratoire SATIE), et **Michel PITON**.

Je souhaite remercier l'ensemble des personnes qui ont partagé, de près ou de loin, mon quotidien lors de la réalisation de ce projet. En commençant, par **Bertrand CHAUCHAT**, Docteur chez ALSTOM Transport, qui m'a encadré lors de mon stage de fin d'études d'ingénieur et sans qui l'idée de faire une thèse n'aurait pas pu mûrir. J'ai apprécié partagé le bureau avec toi pendant toute une période, j'ai aimé tes nombreuses références à notre ami Coluche et l'ensemble de tes remarques pertinentes. Merci à **Jérémy CASARIN**, en tant que doctorant plus avancé que moi, et maintenant docteur. Tu as toujours été mon modèle, je t'ai souvent sollicité pour divers problèmes techniques ou administratifs et tu as toujours répondu présent. Dans une bonne ambiance, nous nous sommes partagés la présence de Philippe sur Tarbes. Je tiens aussi à remercier ton prédécesseur **Jérémy MARTIN**, avec qui j'ai vraiment apprécié travailler lors du stage de fin d'études d'ingénieur. J'ai en mémoire nos débats sans fin et nos échanges sur le devenir de la recherche dans les industries. Un merci à **Laurence ASTIER**, qui a été pendant un temps notre secrétaire, pour sa gentillesse, sa disponibilité et sa capacité à maintenir un esprit de cohésion. Un merci à **Emmanuel DUTARDE**, qui a été pendant un temps le manager de l'équipe de recherche, pour sa sympathie, pour m'avoir introduit au sein du club de plongée de Tarbes, pour l'ensemble des instants partagés sous l'eau, pour les soirées. Toi qui ne cesse de progresser dans la hiérarchie, surtout ne change pas. Un grand merci à **Jean-Philippe BELLOMO**, docteur chez ALSTOM Transport, pour ses précieux conseils techniques, pour avoir toujours été là dans les épreuves que ce soit pour remorquer ma Golf fatiguée, ou pour aller me récupérer un robinet de chaudière dans ton garage pour dépanner une fuite sur mon banc d'essais. Un grand merci à **Jean-Luc POMES**, ingénieur chez ALTRAN, je t'ai toujours considéré comme la référence pour résoudre les problèmes pratique que l'on rencontre lors des mesures des commutations des modules, ta grande expérience m'a permis de beaucoup apprendre. Je ne comprends pas que tu ne sois toujours pas « Alstomien ». Je ne peux pas remercier Jean-Luc, sans remercier son binôme **Cédric COURNAC**, ingénieur aussi chez ALTRAN, grand maître d'ouvrage, puisque il creuse des lacs sur son temps libre, tu tenais à ce que je te remercie, voilà Cédric c'est chose faite. Non, plus sérieusement, j'ai apprécié tous les moments passés en ta compagnie, l'appel téléphonique de 11h30, les repas, les trajets dans ta voiture et les échanges à la machine à café. Un grand merci à l'équipe simulations, je veux parler de **Pierre SOLOMALA**, ingénieur chez ALSTOM et **Emmanuel BATISTA** docteur chez ALSTOM. Votre soutien permanent, votre passion pour la recherche, l'aide précieuse notamment lors de la réalisation du Chapitre 3 de ce manuscrit, je vous suis très reconnaissant. Je tiens aussi à remercier l'équipe de travail avec qui j'ai partagé mon quotidien lors de ces travaux de thèse : **Vincent ESCROUZAILLES** (ingénieur ALSTOM), **Erik KINA** (technicien intérimaire), **Alexandre BIANCHI** (ingénieur prestataire AKKA), **Alexandre DEBARD** (stagiaire ALSTOM). Je remercie aussi l'ensemble des personnes de l'ancienne équipe de R&D : **Michel MERMET-GUYENNET**, pour avoir insisté notamment auprès des RH pour que le statut doctorant soit plus reconnu dans le monde industriel (même si ce n'est malheureusement pas encore le cas), **Céline GROS-RIGAUD**, pour son expertise sur les matériaux et sa présence féminine dans ce monde de brute, **Sébastien NICOLAU**, pour ces conseils sur les aspects thermiques des bancs d'essais, **Philippe LASSERRE**, pour son aide sur les logiciels de modélisations mécaniques et sa connaissance approfondie de la conception de modules en salle blanche, **Stéphane SANTAMARIA**, notamment pour sa connaissance approfondie du logiciel Solid-Edge, **Sélim DAGDAG**, pour l'ensemble de ces conseils toujours plus innovants, pour son soutien permanent, lors des essais, lors de la phase de

rédaction du manuscrit et aussi pour son esprit comique, **Patrick** et **Florian DAVEAU**, pour leurs expériences en mécanique et pour les plongées que nous avons partagés. Mais aussi **Teeka TANTAVICHIT**, avec qui j'ai gravi le pic de Montaigu, **Damien CADIER**, pour ces conseils sur l'étalonnage des mesures thermique et pour les innombrables tours de VTT que nous avons partagés. Je souhaite aussi remercier l'ensemble des personnes qui travaillent sur les bancs d'essais électriques du bâtiment F, j'ai apprécié partager votre quotidien, désolé de ne pas vous avoir apporté les chocolatinnes lorsque j'ai cassé des packs.

Au cours de ces années j'ai côtoyé pas mal de monde que je voudrais saluer, dans le désordre : **Frédéric RICHARDEAU**, **Nicolas VIDEAU**, **Guillaume BANCKAERT**, **Philippe ROUSSEAU**, **Jean-Luc FOCK-SUI-TOO**, **Cyrille DUCHESNE**, **Hassan ABBAD**, **Wissam SABBAH**, **Julian SUAREZ**, **José FERRAO**, **Estelle GRAAL**, **Marc ILIOZER**, **Robert PERIOT**, **Damien TISNE-GRIMAUD**, **Jean-Romain SIBUE**, **Martin CANTEGREL**, **Fabien FAGET**, **Mathieu BANCELLIN**, **Marc DIGUET**, **Christophe ROSSINI**, **Emmanuel CHAIX**, **Martine DORGANS-BAUD**, **Alexandre DANDOY**, **José SAIZ**, **Jean-François SERVIERE**, **Baudoin BINAN**, **Dominique CAUTCHOLA**, **Jean-Pierre LEPAGE**, **Marc DEBRUYNE**. J'en oublie sans doute, il est possible que ce soit involontaire de ma part, dans ce cas je tiens à m'en excuser et j'espère que j'aurais l'occasion de vous remercier oralement.

Je ne voudrais pas oublier les membres de ma famille qui m'ont soutenu durant cette épreuve et ils sont nombreux. En commençant par ma mère **Chantal**, ma sœur **Eliane** et mon frère **Bertrand**. En continuant avec tonton **Serge**, **Fabs**, **Benji**, **Siegfried**, **Julie**, **Alix**, **Clara**, tonton **Bernard**, **Claudie**, **Basile**, **Clément**, **Bénédicte**, **Robert**, **Frédérique**, papi **Louis**, mamie **Laure**, papi **Vincent** et bien entendu tous les autres que je ne peux citer par manque de place mais que je garde dans mon cœur, ils se reconnaîtront.

Enfin, les amis, en commençant par celui qui a tout partagé avec moi, « de l'enfance à la thèse », comme dirais docteur Lulu. De nombreux surnoms me viennent pour te citer, mais je n'en citerai que trois : **Guillaume Daglis**, **Tiburce Valdès** et **Gildas Mac Laren**. « Ah ce que je t'aime vieux frère ! ». T'es un sacré boulet et qui plus est handicapé (putain d'insuline !!), « t'es pas gâté toi alors ... ». T'as toujours été là lorsque j'étais au fond du jardin dans la peau du grand GriX, t'as pas arrêté de me faire comprendre qu' « à l'avenir, laisse venir ... », j'y travaille mais j'ai l'impression que ce n'est pas dans ma nature. Et non, comme tu peux le voir, la thèse n'a pas été écrite en police 16 pour la finir vite. Tu restes sans doute la personne qui me connaît le mieux dans ce bas monde.

Je veux aussi remercier le premier cercle Toulousain : **Jacky LENOIR**, **Aurélien LESAGE** et **Guillaume COUPIGNY**. Mais aussi **Jonathan PONIN** et **Dimitri LEBON**. La thèse m'a beaucoup pris de temps et j'ai souvent été absent mais vous restez dans mon cœur pour toujours.

Puis, il y a les amis de la plongée, je n'en citerai que quelques-uns mais j'ai vraiment passé de bon moment avec l'ensemble des gens du club CST, vous êtes tous géniaux, sous l'eau froide et trouble d'Hendaye j'ai vécu de sacré moment. Je pense en priorité aux amis du passage des niveaux 2 et 3 : **Delphine VERSAILLES**, **Caroline MARRANT**, **Florent FERRER**, **Hélène** et **Nicolas DIMBARDE** et tous les autres... En espérant qu'on puisse continuer à passer d'agréables moments ensemble.

Table des matières

Table des matières	9
Introduction	15
CHAPITRE 1 : Etat de l'art - Chaîne de traction des Tramways actuels.....	17
I. Généralités sur les systèmes de traction ferroviaire	19
I.1 Les systèmes de traction ferroviaire	19
I.2 Les réseaux de tensions 600V et 750V DC et les engins de traction qui y sont associés	19
II. Les engins de traction de type Tramway et leurs caractéristiques techniques.....	20
III. Les composants semi-conducteurs de puissance utilisés dans la traction ferroviaire aujourd'hui	21
III.1 Historique des composants semi-conducteurs de puissance pour la traction ferroviaire	21
III.2 La structure de l'IGBT	22
III.3 Le fonctionnement de l'interrupteur IGBT	23
III.4 Les boîtiers d'IGBT dans la traction ferroviaire	25
III.5 Le choix du calibre de l'IGBT pour les applications ferroviaires	27
IV. La chaîne de traction du Tramway.....	27
IV.1 Architecture d'une chaîne de traction électrique actuelle sur un Tramway	27
IV.2 Détails de la chaîne de traction d'un Tramway ALSTOM Citadis™	28
IV.2.1 Les convertisseurs auxiliaires	29
IV.2.2 Les bogies, les moteurs et les réducteurs	30
IV.2.3 Le coffre de traction.....	32
V. Le module de puissance du Tramway.....	34
V.1 Généralités.....	34
V.2 Le module de puissance des Tramways Citadis™ actuels (ONIX850DLP3).....	34
V.3 Analyse du comportement dynamique de l'IGBT équipant le module de puissance du Tramway Citadis™	36
V.3.1 Analyse de l'amorçage de l'IGBT.....	36
V.3.2 Analyse du blocage de l'IGBT	37
V.3.3 Analyse du blocage de la diode en antiparallèle de l'IGBT	38
V.3.4 Bilan des énergies liées aux commutations	39
V.4 Les limites de l'IGBT et de la diode Silicium.....	40
V.4.1 La queue de courant d'un IGBT :	40
V.4.2 Le déclenchement du thyristor parasite : verrouillage ou « latch-up » :	40
V.4.3 Les limites en température	41
V.4.4 Les aires de sécurité	42
V.5 Conclusions sur les limites d'utilisation de l'IGBT et de la diode Silicium dans un onduleur de traction de Tramway	44
VI. Références du chapitre 1	45

CHAPITRE 2 : Etat de l'art - Les composants semi-conducteurs de puissance en Carbure de Silicium	47
---	-----------

I. Caractéristiques du matériau Carbure de Silicium.....	49
I.1 Propriétés électriques du Carbure de Silicium.....	49
I.2 La disponibilité des substrats SiC et leur qualité	53
II. Les composants semi-conducteurs de puissance en Carbure de Silicium	55
II.1 La diode de puissance en SiC	55
II.1.1 Les diodes bipolaires en SiC	56
II.1.2 Les diodes Schottky en SiC	58
II.1.3 Les diodes JBS (ou MPS) en SiC	61
II.2 Les composants actifs semi-conducteurs unipolaires en SiC	62
II.2.1 Le VJFET en SiC	62
II.2.2 Le VMOSFET en SiC	67
II.3 Les composants semi-conducteurs bipolaires en SiC	71
II.3.1 Le BJT	71
II.3.2 Le Thyristor GTO en SiC	74
II.3.3 L'IGBT en SiC	75
III. Conclusion	78
IV. Références du chapitre 2.....	79

CHAPITRE 3 : Modélisations et simulations de modules de puissance MOSFET-SiC dans une cellule de commutation sur charge inductive	89
--	-----------

I. Macro-modèle comportemental d'un module de puissance MOSFET-SiC	92
I.1 Introduction de la modélisation comportementale.....	92
I.2 Introduction des différentes phases de commutation d'un MOSFET de puissance.....	92
I.3 Modèle comportemental d'un MOSFET-SiC	92
I.3.1 La modélisation des résistances du modèle comportemental d'un MOSFET-SiC	93
I.3.2 La modélisation de l'ouverture du canal d'un MOSFET-SiC	93
I.3.3 La modélisation des capacités parasites d'un MOSFET-SiC.....	94
I.4 Modèle comportemental d'une Diode SiC.....	95
II. Utilisation des modèles comportementaux dans un circuit simplifié d'un hacheur sur charge inductive	96
II.1 Le schéma simplifié d'un hacheur sur charge inductive.....	96
II.2 Analyse détaillée des différentes phases au blocage d'un MOSFET de puissance	97
II.3 Analyse détaillée des différentes phases à l'amorçage d'un MOSFET de puissance.....	99
II.4 Bilan sur l'enchaînement des différentes phases durant les commutations.....	102
II.5 Amélioration du modèle du circuit hacheur sur charge inductive	102
III. Etude de l'influence des différentes inductances parasites du circuit hacheur sur la commutation du MOSFET-SiC de puissance	104
III.1 Amélioration des modèles de simulation par utilisation du logiciel Simplorer®	104
III.2 Influence de l'inductance de la boucle de puissance (Bus-barre et câblage) sur la commutation du MOSFET-SiC.....	105
III.2.1 Influence de l'inductance de la boucle de puissance sur le blocage du MOSFET-SiC	105
III.2.2 Influence de l'inductance de la boucle de puissance sur l'amorçage du MOSFET-SiC	107
III.3 Influence de l'inductance de la boucle de commande sur la commutation du MOSFET-SiC....	108
III.3.1 Influence de l'inductance de boucle de commande sur le blocage du MOSFET-SiC	108

III.3.2	Influence de l'inductance de la boucle de commande sur l'amorçage du MOSFET-SiC	110
III.4	Influence de l'inductance commune puissance et commande sur la commutation du MOSFET-SiC.....	110
IV.	Co-simulation électrique et électromagnétique dans le but de mettre en œuvre des bancs d'essais pour les packs MOSFET-SiC	113
IV.1	Introduction de la méthode de co-simulation électrique et électromagnétique.....	113
IV.2	Méthode employée pour minimiser l'inductance de boucle de puissance.....	113
IV.3	Etude de la mise en parallèle de 3 modules de puissance MOSFET-SiC	115
IV.4	Etude du déséquilibre entre puces à l'intérieur d'un module de puissance par co-simulation électrique et électromagnétique.....	120
V.	Conclusion.....	121
VI.	Références du chapitre 3	122
CHAPITRE 4 : Caractérisation statique et dynamique de modules de puissance MOSFET-SiC et comparaison avec des modules IGBT-Si		
123		

I.	Introduction.....	125
II.	Description des modules de puissance MOSFET-SiC sélectionnés pour les essais	125
III.	Description du module de puissance IGBT-Si sélectionné pour effectuer des comparaisons...	126
IV.	Les caractéristiques en conduction des modules de puissance MOSFET-SiC	127
IV.1	Descriptif des essais et des moyens de mesure	127
IV.2	La caractérisation statique en polarisation directe	128
IV.3	La caractérisation statique en polarisation inverse.....	131
IV.4	La caractérisation statique en polarisation directe bloquée.....	133
IV.5	Comparaison des caractéristiques en conduction d'un module MOSFET-SiC par rapport à un module IGBT-Si.....	135
IV.5.1	Comparaison des caractéristiques statiques en polarisation directe	135
IV.5.2	Comparaison des caractéristiques statiques en polarisation inverse	136
IV.5.3	Comparaison des caractéristiques statiques en polarisation directe à l'état bloqué	137
V.	Les caractéristiques dynamiques des modules de puissance MOSFET-SiC	137
V.1	Les appareils de mesures nécessaires pour la caractérisation dynamique de modules de puissance MOSFET-SiC	137
V.1.1	La mesure de courant	138
V.1.2	La mesure de la tension.....	138
V.1.3	L'oscilloscope associé aux appareils de mesures.....	139
V.2	Principe de fonctionnement et caractéristiques du banc d'essai.....	140
V.2.1	Principe de fonctionnement du banc d'essai	140
V.2.2	Présentation du banc d'essai et de ces caractéristiques	141
V.3	Les résultats de caractérisation en commutation d'un module de puissance MOSFET-SiC .	143
V.3.1	Analyse du blocage du MOSFET-SiC	143
V.3.2	Analyse de l'amorçage du MOSFET-SiC	145
V.3.3	Analyse du blocage de la diode antiparallèle SBD-SiC	146
V.3.4	Analyse des essais en court-circuit du MOSFET-SiC.....	147
V.3.5	Analyse des essais en robustesse du MOSFET-SiC.....	148
V.3.6	Analyse du blocage de la diode de corps du MOSFET-SiC.....	150
V.3.7	Analyse des commutations lors de mise en parallèle de 3 modules MOSFET-SiC	150
V.4	Comparaison des résultats de mesures avec les simulations	152
V.5	Comparaison des caractéristiques en commutation d'un module MOSFET-SiC par rapport à un module IGBT-Si.....	152

VI. Conclusions sur les caractérisations statiques et dynamiques	154
VII. Références du chapitre 4.....	156

CHAPITRE 5 : Mise en œuvre et caractérisation de modules de puissance MOSFET-SiC en fonctionnement onduleur de tension sur un banc d'essai par « méthode d'opposition ».....	157
---	------------

I. Introduction.....	159
I.1 Finalité des essais.....	159
I.2 Cahier des charges du banc de test, conditions de fonctionnement et hypothèses de départ...	159
II. Topologie et fonctionnement du convertisseur « méthode d'opposition »	160
II.1 Présentation de la méthode d'opposition et structure retenue	160
II.2 Principe de fonctionnement.....	161
II.3 Simulations du convertisseur sous le logiciel PSIM®	162
III. Pré-dimensionnement de la partie électrique du banc d'essai.....	164
IV. La commande numérique et les interfaces avec le montage	165
V. Estimation des pertes dans les semi-conducteurs de puissance en fonctionnement onduleur MLI.....	166
V.1 Estimation des pertes par calcul	167
V.2 Estimation des pertes par la Méthode Electrique	173
V.3 Estimation des pertes par la Méthode Calorimétrique.....	173
VI. Le système de refroidissement des semi-conducteurs de puissance et la mise en œuvre des différentes mesures thermiques	175
VII. Descriptifs de l'ensemble du banc d'essai mis en œuvre pour caractériser les semi-conducteurs	180
VIII. Comparaison des pertes entre MOSFET-SiC et IGBT-Si dans un fonctionnement onduleur de tension	181
IX. Conclusion	185
X. Références du chapitre 5.....	186

CHAPITRE 6 : Conclusions et perspectives d'utilisation des composants SiC dans les convertisseurs ferroviaires	187
---	------------

I. Premières réalisations de convertisseurs ferroviaires avec des modules de puissance SiC....	189
II. Caractérisation des premiers modules de puissance MOSFET-SiC répondant aux besoins des systèmes de traction des Tramways.....	190
III. Analyse de l'intérêt des MOSFET-SiC sur un parcours type d'une chaîne de traction de Tramways.....	197
IV. Les besoins à l'échelle du système de traction ferroviaire et les réponses apportées par l'utilisation MOSFET-SiC	202
IV.1 Les besoins et/ou contraintes à l'échelle du système de traction ferroviaire	202
IV.2 Les réponses apportées par l'utilisation de modules de puissance MOSFET-SiC.....	203
V. Préconisations de mise en œuvre des MOSFET-SiC dans les convertisseurs ferroviaires ...	204

V.1 Architecture générale du « cœur puissance » à base de MOSFET-SiC	204
V.2 Circuit d'allumage.....	206
V.3 Les câblages entre la commande et l'allumeur.....	207
V.4 L'augmentation des températures.....	207
V.5 La compatibilité électromagnétique	207
VII. Références du chapitre 6.....	208

Conclusion.....	211
------------------------	------------

ANNEXES.....	213
---------------------	------------

Annexe I : Propriétés du Carbure de Silicium - Cristallographie	216
--	------------

Annexe II : L'oxydation du SiC, une contrainte technologique dans le processus de fabrication des composants SiC tel que le MOSFET	217
---	------------

Annexe III : Mise en équations des différentes phases des commutations d'un MOSFET-SiC de puissance sur charge inductive.....	218
--	------------

III.1 Le blocage d'un MOSFET de puissance.....	218
III.1.1 Phase 1 : ($t_0 \leq t \leq t_1$) phase de « sur-seuil ».....	218
III.1.2 Phase 2 : ($t_1 \leq t \leq t_2$) phase de « zone active ».....	219
III.1.3 Phase 3 : ($t_2 \leq t \leq t_3$) phase de « zone active ».....	222
III.1.4 Phase 4 : ($t_3 \leq t \leq t_4$) phase de « sous-seuil ».....	223
III.2 L'amorçage d'un MOSFET de puissance	224
III.2.1 Phase 1 : ($t_0 \leq t \leq t_1$) phase de « sous-seuil ».....	224
III.2.2 Phase 2 : ($t_1 \leq t \leq t_2$) phase de « zone active ».....	225
III.2.3 Phase 3 : ($t_2 \leq t \leq t_3$) phase de « zone active ».....	226
III.2.4 Phase 4 : ($t_3 \leq t \leq t_4$) phase de « sur-seuil ».....	228
III.3 Impact de l'amélioration du circuit hacheur sur charge inductive sur les mises en équations des différentes phases de commutation.....	229
III.3.1 Ajout du modèle du MOSFET du haut bloqué.....	229
III.3.2 Ajout du modèle de la Diode du Bas.....	232

Annexe IV : Mise en équation de l'influence de l'inductance de boucle de puissance sur les commutations du MOSFET de puissance	232
---	------------

IV.1 Lors du blocage du MOSFET de puissance.....	232
IV.2 Lors de l'amorçage du MOSFET de puissance.....	234

Annexe V : Définition théorique de l'inductance de boucle au niveau d'un bus-barre.....	235
--	------------

Annexe VI : Les appareils de mesures nécessaires pour la caractérisation dynamique de modules de puissance MOSFET-SiC	236
--	------------

VI.1 La mesure de courant	236
VI.1.1 Le transformateur de courant (TC, ou TI).....	236
VI.1.2 Le capteur à effet Hall.....	238
VI.1.3 Le capteur à bobine de Rogowski	238
VI.1.4 Le Shunt de mesure.....	240
VI.1.5 Conclusion sur le choix du capteur de courant pour notre montage	240
VI.1.6 Critères clés permettant d'effectuer le choix d'un Shunt	241
VI.2 La mesure de la tension.....	243
VI.2.1 Les sondes passives.....	243
VI.2.2 Les sondes actives.....	243
VI.2.3 Conclusion sur le choix de la sonde de tension pour notre montage.....	243
VI.3 Interaction entre la sonde de tension et l'entrée de l'oscilloscope	244

Annexe VII : Mise en place de la commande analogique du banc d'essai « méthode d'opposition » sur le logiciel de simulation PSIM® et premiers constats sur les limites du montage	245
VII.1 Mise en place du modulateur	245
VII.2 Mise en place de la boucle de régulation	245
VII.3 Premiers constats sur les limites du montage	248
VII.3.1 Limite de la plage de variations du déphasage	248
VII.3.2 Limite de fonctionnement due aux profondeurs de modulations maximales.....	249
VII.4 Notes sur le temps minimum de conduction, les temps morts, les butées des modulantes et les réglages liés à ces temps	249
Annexe VIII : Pré-dimensionnement de la partie électrique du banc d'essai « méthode d'opposition » par simulations du convertisseur sous le logiciel PSIM® et par mise en équations..	251
VIII.1 Pré-dimensionnement de l'alimentation du bus continu	251
VIII.2 Pré-dimensionnement du filtre d'entrée de l'alimentation (condensateurs et inductance de lissage).....	251
VIII.2.1 Pré-dimensionnement des condensateurs	251
VIII.2.2 Pré-dimensionnement de l'inductance de lissage	255
VIII.3 Pré-dimensionnement de l'inductance d'opposition	257
VIII.4 Pré-dimensionnement du capteur de courant d'opposition	264
Annexe IX : Quelques éléments de la commande numérique sur (DSP + FPGA) pour le fonctionnement de type « méthode d'opposition » et les interfaces avec le montage	265
IX.1 Programmation de l'interface ControlDesk®	265
IX.2 Programmation du DSP sous Matlab/Simulink®	266
IX.3 Programmation du FPGA Altera sous Quartus II	266
IX.4 Récapitulatif des différentes entrées/sorties et liens du DSP, FPGA et carte émettrice par fibre optique.....	269
Annexe X : Estimation des pertes dans les semi-conducteurs de puissance en fonctionnement onduleur MLI par la Méthode Calculée.....	271
X.1 Approche par simulations de la structure en utilisant les modules de calculs de pertes du logiciel PSIM®	271
X.2 Approche analytique du calcul des pertes en fonctionnement onduleur de tension	272
X.2.1 La puissance nécessaire à la commande du semi-conducteur	272
X.2.2 Schéma de principe d'un bras d'onduleur et conventions de mesures	273
X.2.3 Les pertes en conduction	273
X.2.4 Les pertes par commutation	282
Annexe XI : Descriptifs en images de l'ensemble du banc d'essai mis en œuvre pour caractériser les semi-conducteurs.....	287
Références des Annexes	291

Liste des Publications - Brevets.....	293
--	------------

Résumé / Abstract	295
--------------------------------	------------

Introduction

Ce travail de thèse a été réalisé dans le cadre d'une Convention Industrielle de Formation par la REcherche (CIFRE) et d'un contrat de collaboration entre le Laboratoire PLAsmas et Conversion d'Energie (LAPLACE) de Toulouse et l'entreprise ALSTOM Transport de Tarbes. Les travaux de thèse se sont déroulés sur le site ALSTOM Transport de Tarbes. Le directeur de thèse est Philippe LADOUX, professeur à l'Institut National Polytechnique de Toulouse. Du côté industriel, ces travaux ont été dirigés par Michel PITON, ingénieur chez ALSTOM Transport.

Le Carbure de Silicium (SiC) doit permettre de repousser les limites des convertisseurs dans trois directions : tenue en tension élevée, haute température de fonctionnement et rapidité de commutation. Aujourd'hui, les premiers modules MOSFET-SiC sont disponibles sur le marché et semblent prometteurs. Les travaux réalisés dans le cadre de cette thèse ont donc pour objectif d'évaluer l'intérêt de ces modules de puissance pour les convertisseurs de traction ferroviaire et d'établir les différentes préconisations de mise en œuvre.

Dans un premier temps, nous présentons un état de l'art d'une chaîne de traction de Tramway car c'est sur ce type de chaîne de traction que se concentrent les premières études d'implantation de composants en SiC. Un état de l'art des composants semi-conducteurs de puissance en SiC nous permet ensuite de rappeler les propriétés du Carbure de Silicium, de détailler les différentes structures de composants et d'évaluer la maturité des technologies utilisées. Ceci nous permet de justifier notre choix en faveur des modules MOSFET-SiC pour lesquels nous allons mettre en œuvre des montages permettant de les caractériser.

Notre approche méthodologique comporte principalement trois étapes. Afin de concevoir les bancs d'essais, nous établissons tout d'abord un modèle macroscopique représentatif du comportement des modules de puissance MOSFET-SiC au sein d'une cellule de commutation. Les simulations sont effectuées avec un logiciel dédié aux circuits électroniques de puissance. Les phases de commutation de ces composants sont ainsi étudiées en détail et les influences de différents paramètres sont mises en évidence. Des simulations multi-physiques nous permettent ensuite d'étudier la disposition des éléments de filtrage et de concevoir les bus-barres. La seconde étape de notre travail concerne la mise en œuvre de bancs d'essais permettant la caractérisation en statique et en dynamique des modules de puissance MOSFET-SiC, comme par exemple le banc d'essai à motif dit « double-pulse ». Les résultats de ces essais sont comparés à des modules IGBT-Si de même calibre. La troisième étape s'intéresse à la mise en œuvre des modules SiC dans des conditions de fonctionnement représentatives

d'une application onduleur de traction. Pour cela un banc d'essai utilisant la « méthode d'opposition » est proposé. Celui-ci permet de comparer les modules IGBT-Si et les MOSFET-SiC grâce à des mesures électriques et calorimétriques.

Finalement, sur la base de nos résultats expérimentaux, nous concluons notre travail en précisant les avantages que peuvent apporter les modules MOSFET-SiC au sein d'une chaîne de traction ferroviaire et nous donnons quelques préconisations pour la mise en œuvre de ces nouveaux composants.

CHAPITRE 1 : État de l'art - Chaîne de traction des Tramways actuels

Sommaire

I. Généralités sur les systèmes de traction ferroviaire.....	19
I.1 Les systèmes de traction ferroviaire.....	19
I.2 Les réseaux de tensions 600V et 750V DC et les engins de traction qui y sont associés	19
II. Les engins de traction de type Tramway et leurs caractéristiques techniques	20
III. Les composants semi-conducteurs de puissance utilisés dans la traction ferroviaire aujourd'hui	21
III.1 Historique des composants semi-conducteurs de puissance pour la traction ferroviaire	21
III.2 La structure de l'IGBT	22
III.3 Le fonctionnement de l'interrupteur IGBT	23
III.4 Les boîtiers d'IGBT dans la traction ferroviaire	25
III.5 Le choix du calibre de l'IGBT pour les applications ferroviaires	27
IV. La chaîne de traction du Tramway.....	27
IV.1 Architecture d'une chaîne de traction électrique actuelle sur un Tramway	27
IV.2 Détails de la chaîne de traction d'un Tramway ALSTOM Citadis™	28
IV.2.1 Les convertisseurs auxiliaires.....	29
IV.2.2 Les bogies, les moteurs et les réducteurs.....	30
IV.2.3 Le coffre de traction	32
V. Le module de puissance du Tramway.....	34
V.1 Généralités.....	34
V.2 Le module de puissance des Tramways Citadis™ actuels (ONIX850DLP3).....	34
V.3 Analyse du comportement dynamique de l'IGBT équipant le module de puissance du Tramway Citadis™	36
V.3.1 Analyse de l'amorçage de l'IGBT.....	36
V.3.2 Analyse du blocage de l'IGBT	37
V.3.3 Analyse du blocage de la diode en antiparallèle de l'IGBT	38
V.3.4 Bilan des énergies liées aux commutations	39
V.4 Les limites de l'IGBT et de la diode Silicium	40
V.4.1 La queue de courant d'un IGBT :.....	40
V.4.2 Le déclenchement du thyristor parasite : verrouillage ou « latch-up » :	40
V.4.3 Les limites en température	41
V.4.4 Les aires de sécurité	42
V.5 Conclusions sur les limites d'utilisation de l'IGBT et de la diode Silicium dans un onduleur de traction de Tramway.....	44
VI. Références du chapitre 1.....	45

Résumé

Ce premier chapitre a pour objectif de présenter le contexte général de nos travaux de recherche en décrivant une chaîne de traction pour les Tramways. Nous présentons les convertisseurs de puissance et les composants semi-conducteurs utilisés et décrivons les différentes technologies, leurs évolutions et leurs limites.

I. Généralités sur les systèmes de traction ferroviaire

I.1 Les systèmes de traction ferroviaire

Il existe 3 grands segments de systèmes de traction ferroviaire : les liaisons interurbaines, suburbaines et urbaines. Les liaisons interurbaines permettent d'effectuer du transport de marchandises (locomotives FRET) ou de voyageurs grâce notamment aux trains à très grande vitesse (TGVTM, AGVTM) au niveau de la ville, du pays ou du continent. Les liaisons suburbaines permettent d'élargir le transport urbain à l'extérieur des villes (trains régionaux type TER (Train Express Regional)). Les liaisons urbaines ont pour but de fluidifier les mouvements dans une ville (Métros, Tramways). Dans la suite, nous nous concentrerons sur une chaîne de traction pour Tramway qui constitue une des premières applications possibles des composants SiC en ferroviaire, du fait de la disponibilité des calibres en courant / tension des premiers composants SiC.

I.2 Les réseaux de tensions 600V et 750V DC et les engins de traction qui y sont associés

Les niveaux des tensions d'alimentation des réseaux de traction sont définis par la norme française et européenne NF EN 50163 dans sa version finale de mars 2005 [1], ou par son équivalent international, la norme IEC 60850 dans sa troisième édition de février 2007 [2]. Cette norme fixe notamment le gabarit des fluctuations possibles des tensions d'alimentation des réseaux de traction. Ces fluctuations de tensions sont à considérer pour dimensionner les chaînes de traction. Le Tableau 1 présente un extrait de la Norme NF EN 50163 [1].

Tableau 1 - Extrait de la Norme NF EN 50163 [1] présentant les tensions nominales et leurs limites admissibles en valeur et en durée :

Système d'électrification	Tension non permanente la plus basse U_{min2}	Tension permanente la plus basse U_{min1}	Tension nominale U_n	Tension permanente la plus élevée U_{max1}	Tension non permanente la plus élevée U_{max2}
	V	V	V	V	V
courant continu (valeurs moyennes)	400	400	600 ^a	720	800
	500 ^c	500	750	900 ^c	1 000
	1 000	1 000	1 500	1 800 ^c	1 950
	2 000	2 000	3 000	3 600	3 900 ^b
Courant alternatif (valeurs efficaces)	11 000	12 000	15 000	17 250	18 000
	17 500 ^c	19 000 ^c	25 000	27 500 ^c	29 000
Conditions nationales particulières pour la France, voir Annexe B.					
^a Il convient que les futurs réseaux de traction pour tramway et à usage local soient conformes aux systèmes de tension nominale de 750 V, 1 500 V ou 3 000 V.					
^b Conditions nationales pour la Belgique, voir Annexe B.					
^c Conditions nationales pour le Royaume-Uni, voir Annexe B.					

Le réseau de traction 600V DC est utilisé en Allemagne, Suisse, Russie, Etats-Unis et dans les pays de l'Est. Mais ce réseau tend à disparaître sur les nouvelles installations au profit du réseau de traction 750V DC qui est utilisé aujourd'hui dans certaines zones des Etats-Unis et en Europe (sauf les pays cités précédemment).

Ce réseau de traction se retrouve dans les villes, il est directement issu d'une conversion de l'énergie du réseau électrique public. Ce type de réseau est alimenté à partir de plusieurs sous-stations. En France par exemple, ces sous-stations sont généralement composées d'un transformateur de couplage triangle-étoile 20kV/590V-50Hz suivi d'un pont redresseur permettant d'obtenir le 750V DC (norme EN NF 50388 [3]).

Les applications utilisant ce type de réseau DC sont des véhicules essentiellement urbains « intra-muros » : Trolleybus, Tramways et Métros. Nous pouvons aussi noter les Tram-Trains. Ces Tram-Trains étendent la zone géographique à l'extérieur de la ville sans « rupture de charge ». Ils peuvent être bi-tensions comme le Tram-Trains Citadis-Dualis™ de Lyon qui est en 1500V DC et 750V DC ou comme le Tram-Trains Citadis-Dualis™ de Nantes-Châteaubriant qui est en 25kV AC (50Hz) et 750V DC.

II. Les engins de traction de type Tramway et leurs caractéristiques techniques

Dès les premiers Tramways – à vapeur puis électrique – on construit des véhicules combinant les deux fonctions que sont la traction et le transport. Ces engins sont dits automoteurs et permettent de constituer des rames automotrices [4]. Les automotrices sont donc des véhicules qui possèdent leurs propres systèmes de motorisation et qui sont capables d'accueillir des passagers. En général, les automotrices forment un ensemble indivisible. Une rame automotrice est une rame indéformable où plusieurs véhicules, voire tous, peuvent être motorisés. Les avantages principaux sont : le gain de place puisque la chaîne de traction est logée sous le plancher ou en toiture ; et le gain de temps puisque la rame est symétrique (ou réversible) ce qui permet une inversion facile du sens de circulation lorsque l'engin arrive en gare terminus. Le Tableau 2 présente les architectures de différents Tramways de la gamme Citadis™ proposée par ALSTOM. Sur ces Tramways les modules de puissance sont généralement disposés en toiture. La gamme permet d'avoir une grande modularité de longueur puisque suivant le modèle choisi cela peut aller de 20m à 44m de longueur. Selon la configuration retenue, la capacité du Tramway peut varier d'environ 311 à 469 passagers (en considérant 6 passagers/m²). Le Tableau 3 présente un résumé des différentes caractéristiques d'un Tramway ALSTOM Citadis™ 302.

Tableau 2 - Exemples d'architectures de différents Tramways de la gamme Citadis™ [5] :


Modèle et quelques lieux d'installation	Architecture	Longueur
Citadis™ 202 (Melbourne)		20m
Citadis™ 301 (Orléans, Dublin)		27m
Citadis™ 302 (Adelaïde, Lyon, Bordeaux, Paris T2, Valenciennes, Rotterdam, Buenos Aires, Madrid, Melbourne, Nice, Murcia, Barcelone, Jérusalem, Toulouse)		33m
Citadis™ 304		33m
Citadis™ 401 (Montpellier, Dublin)		39m
Citadis™ 402 (Bordeaux, Grenoble, Paris T3, Tours)		44m
Citadis™ 404		43m
Légende :	<ul style="list-style-type: none">  : bogie motorisé non pivotant.  : bogie motorisé pivotant.  : bogie porteur (non motorisé) non pivotant.  : bogie porteur (non motorisé) pivotant. 	


Tableau 3 - Caractéristiques techniques d'un Tramway ALSTOM Citadis™ 302 [6] :

Caractéristiques	Tramway ALSTOM Citadis™ 302 (exemple de Lyon)
Photo (exemple de design)	 <p style="text-align: center;">Lyon</p>
Longueur et Largeur	Longueur : 33 m Largeur : 2,4 m
Hauteur de plancher	350 mm
Passagers	Passagers assis : 56 sièges Passagers debouts : 145 (en considérant 4 passagers/m ²) Capacité totale : 201
Puissance Moteur	120 kW
Puissance totale de l'engin	2x2x120 = 480 kW (1 bogie motorisé contient 2 moteurs, 1 moteur par essieu)
Masse	37,7 tonnes
Charge à l'essieu (2 roues)	10 tonnes
Vitesse maximale	70 km/h
Rapport de réduction	1 : 6,86
Diamètre roues	590 mm (roue neuve) 530 mm (roue usée)

III. Les composants semi-conducteurs de puissance utilisés dans la traction ferroviaire aujourd'hui

III.1 Historique des composants semi-conducteurs de puissance pour la traction ferroviaire

Les convertisseurs de traction font appel depuis la fin des années 60 à des interrupteurs électroniques en Silicium. De 1880 à 1970, le réglage de la tension appliquée aux moteurs (il s'agissait, en général, de moteur à courant continu) était réalisé avec des résistances et des contacteurs. Mais ces contacteurs ouvrant des courants inductifs du moteur ce détérioraient rapidement (arcs électriques se formant à chaque coupure physique). Au cours du temps, avec le progrès constant fait dans le domaine des semi-conducteurs de puissance, on a vu apparaître différents types d'interrupteurs, les diodes d'abord, puis les thyristors dans les années 70, les thyristors GTO dans les années 80 et les IGBT depuis 1995. Aujourd'hui, les IGBT ont pris le pas dans la quasi-totalité des convertisseurs pour le ferroviaire ce qui a entraîné l'abandon des autres composants plus anciens comme les thyristors et même les GTO. Les calibres des IGBT n'ont pas cessé d'augmenter. Dans les années 1985 - 1990, des fournisseurs japonais d'IGBT discrets ont commencé à proposer des packs de calibre 600V et 1200V. Puis, en 1993, la société EUPEC (acquis par la suite par INFINEON) a proposé les premiers IGBT de calibres en 1700V, suivi, en 1995, de calibre en 3,3kV. Et enfin en 2002, EUPEC propose des packs de calibres 6,5kV [7] (voir Figure 1).





A ce jour, ALSTOM a divers fournisseurs de packs IGBT. Cette multi-source constitue une sécurité et une garantie d'approvisionnement des composants.

III.2 La structure de l'IGBT

Le Transistor Bipolaire à Grille Isolée (IGBT) est l'association monolithique d'un composant bipolaire (BJT) et d'un composant unipolaire à effet de champ (MOSFET) [8].

En effet, la structure classique de l'IGBT est de type Planar, elle est quasiment identique à celle d'un VDMOSFET (Vertical double Diffused MOSFET) (présentée sur la Figure 2) sur lequel le contact de type N^+ du drain est remplacé par une couche fortement dopée P^+ . Sur le VDMOSFET le contact N^- est nécessaire pour tenir la tension à l'état bloqué mais augmente la résistance à l'état passant. Dans le cas de l'IGBT, l'ajout du substrat P^+ qui amène à une jonction P^+N^- (substrat P^+ et épitaxie N^-) conduit à une zone neutre en forte injection qui diminue la chute de tension dans la zone d'épitaxie N^- grâce à l'injection de trous dans la zone d'épitaxie N^- (Figure 2).

La structure de l'IGBT se compose donc des émetteurs P^+ , des émetteurs N^+ , une base de de type N^- , un caisson de type P et une section MOS. La base centrale de type N^- participe à la tenue en tension puisqu'elle est profonde et peu dopée. Les émetteurs P^+ et N^+ ont pour rôle d'injecter des porteurs dans la zone centrale N^- . La section MOS permet de créer un chemin entre l'émetteur N^+ et la zone centrale N^- . L'association des différentes régions permet d'obtenir des transistors bipolaires NPN et PNP (qui forment un schéma Darlington), une résistance R_p et une section MOSFET à canal N. Nous pouvons ainsi décrire le comportement de l'IGBT par le modèle équivalent présenté par la Figure 3 (a). Dans un fonctionnement « normal », la liaison électrique qui se trouve entre l'émetteur N^- et le caisson P suffit pour empêcher la fermeture du transistor bipolaire NPN parasite. Le modèle équivalent peut ainsi se simplifier par le modèle équivalent présenté sur la Figure 3 (b).



L'IGBT conjugue ainsi, dans certaines limites, les avantages du MOSFET : commande en tension, stabilité électrothermique entre les cellules élémentaires constituant un pack, rapidité de commutation et les avantages du transistor bipolaire PNP : injection de deux types de porteurs, modulation de conductivité.

La conception d'une puce IGBT est réalisée par un jeu judicieux de masques et par la mise en parallèle de cellules élémentaires permettant d'atteindre des niveaux de courants élevés. Enfin, il existe différentes structures d'IGBT qui permettent de choisir la structure la plus appropriée pour une application donnée, en fonction de plusieurs critères : les pertes en conduction, les pertes en commutation, la robustesse en commutation, la tenue en tension ...

III.3 Le fonctionnement de l'interrupteur IGBT

Intéressons-nous au comportement statique et dynamique de l'IGBT. En statique, l'IGBT présente deux modes de fonctionnement : l'état bloqué et l'état passant. Il peut être commandé en tension à l'amorçage et au blocage (voir Figure 4).




Figure 4 - Caractéristique idéalisée de l'IGBT, en statique et en dynamique.



En statique, l'état bloqué est obtenu en mode direct ($V_{CE} > 0$ et $V_{GE} < V_{TH}$ avec V_{TH} tension de seuil du MOSFET), c'est la jonction J_2 (voir Figure 2 (b)) qui est polarisée en inverse, une zone de charge d'espace dans la région centrale (base) va permettre de tenir la tension. En général, le mode bloqué inverse ($V_{CE} < 0$), n'est pas souhaitée puisqu'il s'agit de la jonction J_1 (voir Figure 2 (b)) qui est polarisée en inverse et qui ne tient pas des tensions importantes (quelques dizaines de Volts pour un IGBT de calibre 1700V).

L'état passant, s'obtient lorsque la tension $V_{GE} > V_{TH}$ et pour une tension V_{CE} supérieure à la tension de seuil de la jonction P^+/N^- coté anode. Nous obtenons ainsi un canal entre la cathode N^+ et la région de base N^- qui permet d'alimenter en électrons cette base. Ce courant de base contrôle ainsi le transistor bipolaire PNP. Le courant de l'IGBT peut être considéré comme étant la somme du courant MOS et du courant de la section bipolaire. Sachant que la section PNP, de faible gain, permet surtout d'injecter des trous dans la base pour diminuer la chute de tension à l'état passant.

En dynamique, nous avons vu que l'IGBT est commandé en tension à l'amorçage et au blocage. Le comportement dynamique est fortement lié à la charge et à la décharge de capacités parasites présentes entre les électrodes de l'IGBT. Ces capacités parasites sont en général spécifiées dans les documents constructeurs.

Afin de rendre les interrupteurs du pack IGBT bidirectionnels en courant, des diodes sont montées en antiparallèle des IGBT. Cet ajout permet d'avoir un interrupteur trois segments (voir Figure 5). Ces diodes jouent ainsi le rôle de roue-libre en assurant la continuité du courant, de par leurs propriétés de commutation spontanée. Elles tiennent la même tension que les IGBT.

Il existe différentes structures de diodes : les structures bipolaires avec une jonction PN ou une jonction PIN et la structure unipolaire avec une jonction Schottky (n'existe pas en Si pour les applications hautes tensions car leur résistance à l'état passant serait trop importante). Dans les packs IGBT utilisés dans le domaine ferroviaire, il s'agit en général d'une structure PIN en Silicium. En effet, la diode PIN est une diode PN (deux émetteurs de type opposés P et N) avec une zone intrinsèque (I), zone peu dopée (N^-), qui permet de tenir des tensions inverses plus importantes (voir Figure 6). En contrepartie, la présence de la zone I augmente la résistance de la diode à l'état passant. Pour la conception de ces diodes PIN, il existe deux procédés de fabrication, l'un consiste à effectuer une épitaxie de la région N^- sur un substrat N^+ et à diffuser l'émetteur P^+ , l'autre consiste à diffuser les émetteurs dans un substrat massif N^- . Cette dernière technique est la plus utilisée pour les diodes dont la tenue en tension est supérieure à 1500V.



III.4 Les boîtiers d'IGBT dans la traction ferroviaire

Dans le ferroviaire, aujourd'hui, seul les packs (ou modules de puissance) sont utilisés. Et cela depuis l'arrivée de l'IGBT qui a remplacé les thyristors et GTO en boîtier pressé.

La taille du pack IGBT est adaptée aux dimensions des puces élémentaires IGBT qui sont mises en parallèle de manière massive afin d'un réaliser un calibre en courant important. En effet, la technologie actuelle limite la taille des puces à cause des défauts présents sur le Wafer Silicium (limite de 2cm² environ [7]). Un boîtier peut contenir diverses associations, il peut s'agir d'un seul interrupteur IGBT ou diode (single switch ou diode), d'un bras de commutation (dual switch), de 3 bras de commutation (sixpack), d'un bras hacheur avec un IGBT et une diode (chopper). La conception du boîtier doit être optimisée afin de garantir un bon transfert thermique des puces élémentaires vers l'extérieur du boîtier, elle doit aussi permettre de limiter les inductances parasites et doit garantir une bonne fiabilité de l'ensemble aux différents cyclages (thermiques, électriques ...).

Le Tableau 4 présente un panel des boîtiers IGBT qui sont utilisés aujourd'hui dans l'ensemble des modules de puissances réalisés par ALSTOM Transport [7].

Tableau 4 - Panel des boîtiers IGBT qui sont utilisés aujourd'hui dans l'ensemble des modules de puissances réalisés par ALSTOM Transport [7] :

Calibre en tension	Dimensions du boîtier	Photos du boîtier
1,7 kV (Imax # 500A)	62 mm x 130 mm	
1,7 kV (Imax # 1200A en Dual)	140 mm x 130 mm	
3,3kV (Imax # 1500A)	140 mm x 190 mm	
6,5kV (Imax # 750A)	140 mm x 190 mm	

A l'intérieur du boîtier, de manière générale, les puces élémentaires sont reliées électriquement par des fils de bonding pour la face supérieure (émetteur de l'IGBT). La face inférieure (collecteur de l'IGBT) est quant à elle brasée à la métallisation cuivre supérieure du DBC (Direct Bonding Copper). Le DBC est un assemblage constitué d'un isolant électrique mais conducteur thermique de type céramique AlN pris en sandwich entre deux couches de Cuivre. Ce DBC est ensuite brasé sur une semelle en AlSiC qui pourra ainsi être fixée sur le dissipateur. La fixation sur le dissipateur se faisant en plaçant de la graisse thermique et en respectant des couples de serrage spécifiques garantissant ainsi le bon refroidissement des puces. Afin d'améliorer l'isolation électrique à l'intérieur du boîtier, l'ensemble est rempli d'un gel silicone (voir Figure 7 et Figure 8).

La liaison de différents matériaux entre eux impose un savoir-faire complexe qui va influencer sur les performances du pack. Par exemple, tous ces matériaux n'ont pas les mêmes coefficients de dilatation thermique ce qui peut causer des délaminations au niveau des interfaces. Ces délaminations peuvent aboutir à un mauvais refroidissement des puces qui s'échauffent alors jusqu'à la rupture ou l'emballement thermique.




Figure 7 - Coupe schématique d'un pack IGBT monté sur un dissipateur [10].




Figure 8 - Intérieur de boîtier d'un pack IGBT de chez INFINEON en 1700V-2x800A de dimensions 140mm x 130mm [7].

III.5 Le choix du calibre de l'IGBT pour les applications ferroviaires

Le calibre en tension des packs IGBT sera choisi en fonction du niveau de tension fixé sur le bus continu. Plusieurs contraintes sont à prendre en compte pour choisir le calibre d'un pack IGBT pour une application donnée :

- Le « LTDS » (Long Term Direct Stability) : sensibilité du composant aux rayons cosmiques. Il s'agit d'une avalanche localisée dans le composant causée par un bombardement de rayons cosmiques. Ce risque augmente lorsque l'altitude augmente, lorsque le calibre en tension augmente, ou encore lorsque le composant présente des défauts cristallins. Pour cela, ALSTOM s'est fixé un ratio $\left(\frac{\text{Tension de bus nominale}}{\text{Calibre en tension du pack}} \right)$ qui ne doit pas dépasser 0,55.
- L'aire de sécurité fixée par le constructeur du pack IGBT : il s'agit d'un plan tension / courant à ne pas dépasser (SOA : Safe Operating Area). Ce point sera détaillé dans la partie V.4.4.


IV. La chaîne de traction du Tramway

IV.1 Architecture d'une chaîne de traction électrique actuelle sur un Tramway

Une chaîne de traction des Tramways est constituée des éléments suivants [5] (voir sur la Figure 9) :

- un dispositif de captation de l'énergie électrique. Dans le cas des Tramways, il s'agit le plus souvent de pantographe qui prend l'énergie sur une caténaire située au-dessus de l'engin de traction.
- un appareil de protection, le disjoncteur, qui protège l'équipement en cas de surintensité ou de court-circuit dans les convertisseurs électriques situés en aval. Il s'agit généralement de dispositif dit « ultra-rapide » capable de couper un courant en moins de 20ms [11].
- un filtre d'entrée, constitué d'une inductance de ligne et d'un condensateur de filtrage, qui permet d'assurer la stabilité du bus continu pour le bon fonctionnement de l'onduleur, de garantir une impédance minimale de l'engin vis-à-vis du réseau, de limiter le courant absorbé à la caténaire dans la bande de fréquence autorisée et ainsi de respecter les gabarits harmoniques de courants notamment pour ne pas perturber les circuits de voie [12].

- un ou de plusieurs convertisseurs d'énergie électrique. Dans notre cas, avec une alimentation continue, il s'agit d'un module de puissance onduleur, qui transforme la tension continue à son entrée en une tension alternative triphasée d'amplitude et de fréquence variables destinée à alimenter le moteur de traction.
- un ou plusieurs moteurs de traction qui convertissent l'énergie électrique en énergie mécanique appliquées aux roues. Le moteur absorbe de l'énergie en mode traction et devient générateur électrique en mode freinage. Dans le cadre de réseaux de Tramway l'énergie électrique renvoyée sur le réseau, est généralement utilisée par d'autres engins qui sont en mode traction. Cependant, l'excédent non consommé par ces autres engins sur la ligne est dissipé sous forme de chaleur par l'intermédiaire d'un hacheur rhéostatique souvent compris dans le module de puissance. D'autre part, il existe de plus en plus des sous-stations réversibles en puissance qui permettent de renvoyer sur les réseaux alternatifs l'énergie excédentaire. Les réseaux de Tramway de Strasbourg ou de Nantes sont par exemple équipés de tels dispositifs [13].



IV.2 Détails de la chaîne de traction d'un Tramway ALSTOM Citadis™

La Figure 10 montre un exemple de schéma électrique d'une chaîne de traction de Tramway Citadis™ équipant les bogies Arpège à moteur asynchrone. Nous allons maintenant présenter plus en détail les différents éléments qui composent cette chaîne de traction de Tramway.




Figure 10 - Exemple de schéma électrique d'une chaîne de traction de Tramway Citadis™ équipant les bogies Arpège à moteur asynchrone [14].

IV.2.1 Les convertisseurs auxiliaires

Les convertisseurs auxiliaires sont l'ensemble des éléments électriques ne servant pas directement à la traction de l'engin. Nous pouvons séparer ces auxiliaires en deux catégories : les auxiliaires de confort et les auxiliaires de traction. Les auxiliaires de confort concernent notamment la ventilation, la climatisation et l'éclairage. Les auxiliaires de traction concernent les moto-ventilateurs (pour refroidir les convertisseurs), l'air comprimé et la charge des batteries ...

Sur des engins fonctionnant sous réseaux 600V à 1500V DC (voir Figure 11), nous retrouvons une alimentation située après le disjoncteur de ligne et en amont du filtre d'entrée. Un onduleur direct permet ensuite de générer un réseau triphasé dont les caractéristiques sont fixées par la norme CEI 61038. Suivant les applications, les puissances peuvent aller de 100kVA à 400kVA. Ensuite, un système permet de générer un réseau continu adapté aux batteries, qui peut être de 24V, 48V, 72V ou 110V continu. Pour ces chargeurs de batteries les puissances vont de 10kVA à 30kVA, suivant les applications.




Figure 11 - Schéma de principe illustrant les réseaux générés par les convertisseurs auxiliaires sur des engins alimentés sous des tensions de 600V à 1500V continu.


De nombreuses topologies sont utilisées pour alimenter ces auxiliaires. Nous avons les hacheurs, les onduleurs, les structures à transformateurs moyennes fréquences ... Ces convertisseurs utilisent en général des modules IGBT de 1200V ou 1700V avec des calibres en courant allant de 100A à 1200A suivant les applications.

IV.2.2 Les bogies, les moteurs et les réducteurs

Dans le Tableau 2, nous avons vu qu'il existe des bogies moteurs et des bogies porteurs. Nous allons détailler uniquement les bogies moteurs. Les Tramways Citadis™ actuels sont équipés de bogie moteur Arpège (voir Figure 12) avec un moteur asynchrone refroidi par eau, cela permet de disposer d'un moteur plus compact à puissance équivalente qu'un moteur refroidi par air. En revanche, une boucle à eau spécifique doit être mise en œuvre, elle se nomme « GRF » (groupe de refroidissement) et se situe en toiture. En toiture, nous retrouvons aussi les modules de puissance qui sont quant à eux refroidis par une circulation d'air forcée. Plus récemment, un nouveau bogie a été conçu (2008), il s'agit du bogie moteur Ixège (voir Figure 13) équipé de moteurs synchrones à aimants permanents refroidi par air, en circuit fermé. Ce moteur présente l'avantage de garder un volume similaire à celui refroidi par eau à puissance équivalente et évite l'ajout d'un GRF. Il équipe des Tramways ou Tram-Trains.

Les technologies des bogies n'ont pas cessé d'évoluer afin notamment d'améliorer l'accès des voyageurs. Par exemple, sur le bogie Arpège du Tramway Citadis™, la technologie « plancher bas » permet aux voyageurs de disposer d'un accès de plein pied au Tramway. Les critères de puissance volumique et de puissance massique apparaissent donc comme deux critères clés de l'évolution technologique des appareils de traction. Par exemple, le passage d'un moteur asynchrone à un moteur synchrone à aimants permanents permet une réduction de la masse d'environ 25%, une réduction du volume d'environ 25%, un rendement amélioré d'environ 3% (très faibles pertes au rotor) et une réduction du bruit d'environ 3dBA (rotor lisse, moteur fermé). En contrepartie, le coût du moteur augmente d'environ 20%, la maintenance est plus délicate du fait de la présence d'aimants permanents et l'alimentation doit se faire avec un onduleur par moteur alors que le moteur asynchrone permet la mise en parallèle [15]. En effet, avec des machines asynchrones, il est possible de disposer plusieurs machines en parallèle en sortie d'un même module de puissance onduleur. En revanche, avec les machines synchrones à aimant permanent, nous allons avoir systématiquement un module de puissance onduleur par machine puisque sa commande est basée sur une mesure de la position du rotor afin de garder le synchronisme. De plus, un contacteur sera disposé sur les trois phases de cette machine tournante afin d'isoler le moteur de l'onduleur en cas de défauts. En effet, l'utilisation d'aimants empêche une démagnétisation du moteur. Ce problème n'existant pas dans le cas des machines asynchrones.

Le Tableau 5 présente les caractéristiques détaillées des moteurs équipant les Tramways Citadis™.










Figure 13 - Bogie moteur Ixège pour les Tramways et les Tram-Trains.

Tableau 5 - Les caractéristiques des moteurs équipant les bogies des Tramways [5] [15] :

Type de bogie	Citadis™ moteur Arpège	Citadis™ moteur Ixège
Type de moteur	Machine asynchrone	Machine synchrone à aimants permanents
Point de fonctionnement continu (stabilisation thermique dans les limites) - Puissance et vitesse du moteur	120 kW - 2600 tr/min	150 kW - 2600 tr/min
Couple du moteur	1000 N.m	1360 N.m
Vitesse maximale du moteur	4130 tr/min	4130 tr/min
Masse du moteur	335 kg	330 kg
Densité de Couple (N.m/kg)	2,98	4,12
Puissance massique (W/kg)	358,2	454,5
Refroidissement du moteur (système dit : « fermé »)	<p>Circulation d'eau</p> 	<p>Bobines auto-ventilées</p> 
Image du Moteur		
Rapport de réduction du réducteur	6,88	5,4

IV.2.3 Le coffre de traction

Le coffre disposé en toiture (voir Figure 14), se compose de quatre compartiments permettant d'accueillir : les appareillages, les inductances de filtrage, le module de commande et le module de puissance (fera l'objet de la partie V qui suit).



Le compartiment pour les appareillages comporte des disjoncteurs, des capteurs et des contacteurs.

Le module de commande permet de réaliser le pilotage des différents organes constituant l'équipement de traction. Ces modules de commande ont connu plusieurs évolutions, pour fonctionner aujourd'hui avec l'association de DSP (Digital Signal Processing) et de FPGA (Field-Programmable Gate Array) avec bus PCI (Peripheral Component Interconnect). Sur le Tramway Citadis™, le module de commande de la partie traction se nomme l'AGATE Control™ 3. La Figure 15 présente l'architecture interne de l'AGATE Control™ 3, nous y retrouvons plus en détails les différents éléments décrits précédemment. Cet appareil réalise les différentes boucles de régulation nécessaires au pilotage des moteurs et génère les ordres de commandes pour les allumeurs.




Figure 15 - Architecture interne de la commande AGATE Control™ 3.

Un autre compartiment du coffre du Tramway contient les inductances de filtrage (voir Figure 16). Il s'agit de deux inductances, une inductance par onduleur triphasé, d'une valeur de 2mH avec un courant nominal de 207Aeff et une résistance série inférieure à 67mΩ. L'ensemble des deux inductances représente une masse maximale de 85kg. Le bruit n'excède pas 65dBA max à 3m de l'inductance dans les 3 axes et cela sur toute la plage de courant.




Figure 16 - Inductances d'entrées dans le coffre de traction du Tramway Citadis™.

V. Le module de puissance du Tramway

V.1 Généralités

Les modules de puissance désignent tout ou une partie d'un convertisseur de puissance, il s'agit souvent d'une unité facilement déposable. Le module de puissance intègre :

- les interrupteurs de puissance (dans un boîtier),
- les allumeurs (Drivers) + leurs cartes d'interfaces éventuelles,
- le refroidissement des interrupteurs de puissance : panneau sec (convection naturelle ou forcée), plaque à eau, caloduc (système diphasique), CPL (Capillary Pump Loop).
- les condensateurs (de filtrage et éventuellement de découplage),
- les résistances de décharge des condensateurs,
- les connectiques (Bus barres, fils ...),
- les capteurs éventuels : courant, tension, température,

Les modules de puissance peuvent ainsi remplir différentes fonctions de conversion électrique, il peut s'agir d'une seule cellule de commutation, d'un ensemble de plusieurs cellules (2, 3 ou 4 cellules de commutation). L'architecture électrique ainsi définie peut fonctionner de différentes manières, soit en redressement MLI (PMCF : pont monophasé à commutation forcée), soit en onduleur, soit en hacheur [16].

Dans le cas de Tramway, ALSTOM équipe aujourd'hui ces engins d'un module de puissance nommé ONIX850DLP3 qui remplit la fonction onduleur et hacheur rhéostatique. Nous allons l'étudier en détail.


V.2 Le module de puissance des Tramways Citadis™ actuels (ONIX850DLP3)


Le module de puissance des Tramways Citadis™ actuels comprend 2 onduleurs triphasés et 2 hacheurs rhéostatiques. Il est adapté à la tension de réseau de 750V DC [17]. Le Tableau 6 présente l'ensemble du module de puissance, sa masse, son volume et son refroidissement. La Figure 17 présente le schéma du module de puissance. Les caractéristiques techniques électriques de ce module de puissance sont les suivantes :

- 3 packs IGBT 2*800A /1700V par onduleur triphasé,
- 1 pack IGBT 2*800A /1700V par bras rhéostatique,
- Tension DC maximale entre +HT/-HT : 1000V max \leq 5min,
- Tension DC minimale entre +HT/-HT : 500V min,
- Fréquence de découpage maximum : onduleur 1500Hz, hacheur 800Hz,
- Temps minimum de conduction de l'interrupteur, temps minimum de blocage de l'interrupteur et temps mort entre deux interrupteurs d'un même bras(de la cellule de commutation) de 10 μ s chacun,
- Retard à l'amorçage entre l'ordre de commande et la tension de grille $T_{dON} = 1,4\mu$ s,
- Retard au blocage entre l'ordre de commande et la tension de grille $T_{dOFF} = 1,4\mu$ s,
- Retard à l'amorçage entre l'ordre de commande et le début de la commutation de l'IGBT $T_{rON} = 3\mu$ s,
- Retard au blocage entre l'ordre de commande et le début de la commutation de l'IGBT $T_{rOFF} = 4\mu$ s,
- L'alimentation BT principale pour les allumeurs est en 15V,
- L'inductance de boucle de puissance inférieure à 80nH.

Nous venons de voir comment est réalisée une chaîne de traction d'un Tramway Citadis™ actuel. Nous avons pu apprécier les différentes caractéristiques des éléments de la chaîne de traction et nous avons vu de quoi était composé le module de puissance du Tramway. Nous pouvons maintenant aborder plus particulièrement les composants semi-conducteurs IGBT utilisés sur ce module de puissance.

Tableau 6 - Données techniques concernant le module de puissance ONIX850DLP3 des Tramways [17] :

Référence ALSTOM	ONIX850DLP3 (Dual Low Power 3 ^{ème} génération)	
Photos du module		
Vue Isométrique		
Masse	143 kg ± 2 kg	
Dimensions	Hauteur : 461,5 mm ± 2,3 mm Profondeur : 850 mm ± 0,5 mm Largeur : 600 mm ± 1 mm	
Refroidissement	Panneau à air à convection forcée (2 radiateurs à ailettes de 850x300 mm chacun, débit minimum de 1000 m ³ /h)	



V.3 Analyse du comportement dynamique de l'IGBT équipant le module de puissance du Tramway Citadis™

Nous allons illustrer cette analyse en observant les formes d'ondes obtenues avec un module de puissance ONIX850DPL3, pour un point de fonctionnement. Ce module est équipé de packs IGBT MITSUBISHI 1700V 2x800A (CM800DZ-34H-205). Pour effectuer ces essais, nous allons faire commuter une seule cellule de commutation de cet onduleur triphasé dans un montage hacheur sur charge inductive, en y appliquant une commande spécifique générant un motif dit « simple-pulse » ou « double-pulse ».

V.3.1 Analyse de l'amorçage de l'IGBT

Un exemple de résultat obtenu lors de l'amorçage de l'IGBT est présenté sur la Figure 18. Il s'agit d'un essai réalisé avec une tension de 750V, un courant de 750A et une température ambiante ($T=25^{\circ}\text{C}$). La vitesse de commutation en courant peut être contrôlée par l'intermédiaire d'une résistance de grille présente sur l'allumeur. L'ordre de grandeur du dI_{ce_ON}/dt se situe à environ $2\text{kA}/\mu\text{s}$. D'autre part, nous observons que la tension V_{CE} diminue rapidement au début du « plateau » de la tension de grille V_{GE} , puis décroît lentement à cause de l'augmentation de la capacité C_{GC} (effet Miller). De plus, l'influence de l'inductance de la boucle de la cellule de commutation se traduit par un palier en tension lors de la commutation en courant (ici, le palier ΔV_{ce} vaut environ 160V). Le dépassement du courant que nous observons est lié au blocage de la diode de roue libre qui présente un courant de recouvrement inverse (pour plus de détail voir la partie V.3.3).




Figure 18 - Amorçage de l'IGBT MITSUBISHI 1700V 2x800A (CM800DZ-34H-205), pour une tension de 750V et un courant de 750A, à température ambiante.

V.3.2 Analyse du blocage de l'IGBT

Un exemple de résultat obtenu lors du blocage de l'IGBT est présenté sur la Figure 19. Il s'agit d'un essai réalisé avec une tension de 750V, un courant de 750A et une température ambiante ($T=25^\circ\text{C}$). La vitesse de commutation en tension est contrôlée par l'intermédiaire d'une résistance de grille présente sur l'allumeur. L'ordre de grandeur du dV_{ce_OFF}/dt se situe autour de $3 \text{ kV}/\mu\text{s}$. L'ordre de grandeur du dI_{ce_OFF}/dt se situe à environ $3 \text{ kA}/\mu\text{s}$. D'autre part, nous constatons que la tension V_{CE} augmente doucement au début du « plateau » de la tension de grille V_{GE} , puis plus rapidement à cause de la diminution de la capacité C_{GC} (effet Miller). Nous observons aussi une surtension qui est liée à l'inductance de la boucle de la cellule de commutation lors de la commutation en courant (ici, $V_{ce_max} = 975,4 \text{ V}$). Il est important de minimiser cette inductance de boucle pour permettre à la tension de ne pas dépasser la valeur maximale lié au calibre du composant. D'autre part, ces relevés font apparaître un phénomène intrinsèque à la structure du composant qui est la queue de courant. Lors de l'ouverture du composant IGBT, la partie MOSFET du composant commence à s'ouvrir jusqu'à ce que la tension grille-source atteigne la tension de seuil. Nous n'avons plus de courant d'électrons, le canal du MOSFET est complètement fermé. A ce stade, une grande partie du courant a été coupé de manière rapide (ouverture du MOSFET). Les charges stockées dans la base N⁻ conduisent à une lente décroissance du courant (ouverture de la partie bipolaire), jusqu'à la recombinaison complète. Le seuil de courant où commence la partie « queue de courant » est nommé : i_{tail} . Ce courant i_{tail} dépend notamment de la structure de l'IGBT. Dans notre exemple, il s'agit d'un composant de type Planar PT (3^{ème} génération de chez MITSUBISHI), le courant i_{tail} correspond à un peu moins de 20% du courant total commuté.




Figure 19 - Blocage de l'IGBT MITSUBISHI 1700V 2x800A (CM800DZ-34H-205), pour une tension de 750V et un courant de 750A, à température ambiante.

V.3.3 Analyse du blocage de la diode en antiparallèle de l'IGBT

Le blocage de la diode en antiparallèle de l'IGBT (interrupteur du haut de la cellule de commutation) a lieu pendant l'amorçage de l'IGBT (interrupteur du bas de la cellule de commutation). La Figure 20 présente un exemple d'un blocage de la diode en antiparallèle de l'IGBT. Il s'agit de point réalisé avec une tension de 750V, un courant de 750A et une température ambiante ($T=25^{\circ}\text{C}$).




Figure 20 - Blocage de la diode en antiparallèle de l'IGBT MITSUBISHI 1700V 2x800A (CM800DZ-34H-205), pour une tension de 750V et un courant de 750A, à température ambiante.

Le courant dans la diode décroît avec une pente di_F/dt imposée par le circuit (IGBT qui s'amorce). Les charges stockées pendant la conduction commencent à se recombinaer, la diode reste conductrice pendant le temps t_a . Le courant atteint alors la valeur de recouvrement inverse maximum (I_{RRM}). A cet instant, les charges étant pratiquement évacuées, la diode s'ouvre et le courant s'annule, après un temps t_b . La vitesse de remontée de ce courant jusqu'à zéro peut s'effectuer plus ou moins rapidement ($di_R(t)/dt$). En effet, nous distinguons deux comportements principaux et différents : le « snap-off recovery » qualifie une diode dont la remontée de courant se fait de manière brutale et le « soft recovery » qualifie une diode dont la remontée de courant se fait de manière douce [18]. Les diodes « snap-off », de par la rapidité de cette remontée de courant, présentent en général moins de pertes au blocage mais en contrepartie génèrent une surtension inverse élevée ainsi que des oscillations de tension et de courant qui peuvent retarder le changement d'état du composant ou encore poser des problèmes de CEM (Compatibilité électromagnétique). Les diodes « soft » en revanche de par leur lenteur présentent plus de pertes au blocage mais subissent moins de surtension inverse. Et enfin, entre ces deux comportements principaux, nous avons le « hard recovery » où les diodes peuvent être plus ou moins rapides. En général, les diodes des packs IGBT sont des diodes « hard recovery ».

La surface hachurée sur la Figure 20 représente la quantité de charges recouvrée que l'on note Q_{rr} . Un critère permet de spécifier le recouvrement d'une diode, il s'agit du facteur S : « softness factor », qui correspond au rapport du temps t_b (intrinsèque à la diode) avec le temps t_a (subit par la diode et imposé par la commutation de l'IGBT) (1-1).


$S = \frac{(t_{rr} - t_a)}{t_a} = \frac{t_b}{t_a}$	(1-1)
--	--------------

Avec t_{rr} le temps de recouvrement inverse (« reverse recovery time ») ($t_{rr} = t_a + t_b$).

Remarque : il existe des pertes à l'amorçage de la diode dues à un pic de tension dynamique nommé : « tension de spike » (« forward recovery voltage »). Ce pic de tension est lié à la vitesse d'évolution du courant dans la diode (fixé par l'IGBT lors de son blocage). Mais dans la majorité des cas, ces pertes à l'amorçage de la diode restent négligeables face aux autres pertes de la diode. Dans les bilans des pertes thermiques des packs IGBT, effectués par ALSTOM, ces pertes à l'amorçage de la diode ne sont pas prises en compte.

V.3.4 Bilan des énergies liées aux commutations

La Figure 21 présente un bilan des énergies liées aux commutations en fonction du courant, pour une tension donnée et une température donnée. Ces relevés vont permettre d'extraire des équations polynomiales en fonction de divers paramètres comme le courant commuté, la tension de bus ou encore la température de jonction. Ces équations permettront ensuite de connaître précisément les pertes en commutation du semi-conducteur pour un point de fonctionnement donnée du système. En général, ce type de courbes est tracé pour un courant allant jusqu'à deux fois le courant nominal du module, même si ici nous nous sommes limité au courant nominal. De plus, chez ALSTOM, les équations polynomiales sont prises du 3^{ème} ordre pour le blocage et l'amorçage de l'IGBT et d'un ordre 5 pour le blocage de la diode.



V.4 Les limites de l'IGBT et de la diode Silicium

La technologie à base d'IGBT et de diodes Silicium présente de nombreux avantages qui justifient son utilisation pour l'ensemble des chaînes de traction ferroviaire. Malgré tout, la structure de l'IGBT comporte des limites intrinsèques, comme par exemple la queue de courant, le déclenchement du thyristor parasite ou « latch-up » et la limite en température de jonction.

V.4.1 La queue de courant d'un IGBT :

Lors de l'analyse du blocage du composant nous avons expliqué l'origine de la queue de courant (voir la partie V.3.2 et Figure 19). Ce phénomène de traînage du courant à l'ouverture est l'inconvénient de l'utilisation de porteurs minoritaires. Cette queue de courant amène à faire un compromis lors du choix d'un IGBT entre les pertes en conduction lié à la chute de tension à l'état passant et la rapidité au blocage. En effet, la queue de courant conduit à des pertes en commutation supplémentaires lors du blocage de l'IGBT. Cette augmentation des pertes en commutation peut se traduire par différentes conséquences sur le fonctionnement du convertisseur. Une des conséquences peut être une limitation de la fréquence de découpage.

V.4.2 Le déclenchement du thyristor parasite : verrouillage ou « latch-up » :

Comme nous avons pu le voir lorsque nous avons présenté la structure de l'IGBT, nous retrouvons dans celui-ci deux transistors bipolaires NPN et PNP imbriqués (voir Figure 3). Ces deux transistors bipolaires peuvent sous certaines conditions former un thyristor parasite et lorsque celui-ci est mis en conduction, nous avons le « latch-up » de l'IGBT. Il s'agit d'une perte du contrôle de l'IGBT par déclenchement du thyristor parasite qui oblige à annuler le courant anode-cathode pour bloquer le composant. Le déclenchement du thyristor parasite constitue donc un problème intrinsèque à la technologie IGBT.

Le schéma électrique équivalent présenté à la Figure 22 permet de mettre en évidence de façon simple la condition de déclenchement du « latch-up ».




Figure 22 - Schéma électrique équivalent élémentaire de la structure « latch-up » de l'IGBT [19].

Le processus de déclenchement est lié, d'une part à la concentration moyenne du caisson P qui fixe la valeur de la résistance latérale (R_p), et d'autre part à la composante de courant de trous se déplaçant latéralement dans cette zone de diffusion P. Il en résulte une chute de tension latérale qui peut, sous certaines conditions, provoquer la mise en conduction du transistor NPN et donc alimenter la base du transistor PNP, ce qui rend le thyristor parasite passant. Si le phénomène dure, l'IGBT sera détruit par dissipation excessive de puissance (destruction par dépassement des limites thermiques). Il existe donc un courant critique à ne pas dépasser pour s'éviter le « latch-up ». Cela se concrétise sur les documents constructeurs de l'IGBT par un courant maximal I_{CM} , pour une tension V_{GE} donnée, pour laquelle le fonctionnement du composant est garanti sans risque de « latch-up ».

Nous pouvons noter deux types de « latch-up » : le « latch-up » statique en conduction et le « latch-up » dynamique lors de l'ouverture de l'IGBT. A l'état passant, il correspond à une augmentation anormale du courant dans l'IGBT qui dépasse une valeur critique. Lors de l'ouverture de l'IGBT, il correspond à un courant et une tension aux bornes de l'IGBT importantes. En fait, lors d'une fermeture rapide de la section MOS, le courant de trous peut être trop important et être suffisamment grand pour polariser en direct la jonction émetteur N^+ / caisson P. Dans ce cas, la solution peut être de limiter les vitesses des commutations par augmentation de la résistance de grille.

Les paramètres qui influencent le niveau de déclenchement de cet effet « latch-up » sont : la valeur du dopage du caisson P, le nombre de cellules élémentaires mises en parallèle et la température. Néanmoins, des améliorations constantes ont permis de repousser les limites de déclenchement de ce thyristor parasite.

Aujourd'hui, le « latch-up » statique est complètement éliminé dans les IGBT modernes. Il reste le « latch-up » dynamique dans certaines conditions. Il n'y a plus de risques de déclenchement de ce thyristor parasite jusqu'au courant de court-circuit, seulement certains points en régime dit « sévère » peuvent causer des « latch-up » localisés sur certaines cellules de la puce.

V.4.3 Les limites en température


Une des causes principales de destruction des packs IGBT est thermique par le dépassement des températures de jonction. Cela peut aboutir à la destruction des puces IGBT et des diodes. Les origines de ces emballements thermiques sont par exemple le délaminage des brasures du module de puissance qui provoque l'augmentation de la résistance thermique entre la jonction et la semelle et entraîne une mauvaise évacuation de la chaleur entre les puces et le refroidisseur. Ce délaminage des brasures peut être accéléré par un fort cyclage en température du composant (lié au système global). Nous pouvons aussi citer la dégradation des fils de bondings qui peut se traduire par une augmentation de la chute de tension directe entre collecteur-émetteur V_{ce} .

D'autres phénomènes peuvent causer des destructions thermiques comme un problème d'avalanche due à un dépassement en tension lors du blocage de l'IGBT (inductance de la boucle de commutation), ou encore un court-circuit qui ne serait pas coupé rapidement.


V.4.4 Les aires de sécurité

L'aire de sécurité ou SOA (Safe Operating Area) correspond à une zone de fonctionnement du composant dans le plan tension-courant dans laquelle le constructeur garantit le bon fonctionnement. Les aires de sécurité couramment employées sont les suivantes :

- L'aire de sécurité en commutation à l'ouverture du composant sur charge inductive de l'IGBT notée **RBSOA (Reverse Biased SOA)** ou aire de sécurité en polarisation inverse. La RBSOA est garantie par le fournisseur avec un essai au point maximum sur 100% des composants. Les conditions de validité de cette aire étant : la température de jonction T_j , la dynamique en tension, la tension du bus DC et l'inductance de la boucle de commutation. Suivant le fournisseur de composants l'aire de sécurité RBSOA peut être définie de différentes manières. La méthode la plus couramment employée est celle du fournisseur MITSUBISHI. Il s'agit d'un plan tension-courant en instantané. La Figure 23 donne un exemple du positionnement des commutations dans la RBSOA du pack IGBT MITSUBISHI 1700V 2x800A (CM800DZ-34H-205) lorsque celui-ci est monté sur le module de puissance ONIX850DLP3. Il s'agit ici des formes d'ondes pour les points de fonctionnement maximum du module, pour une tension de 1100V et un courant allant jusqu'à 1000A. Cet essai est généralement reproduit pour différentes températures mais est illustré ici uniquement pour la température ambiante ($T=25^\circ\text{C}$). Comme nous pouvons le voir les parcours $I_{ce}=f(V_{ce})$ ne sortent pas de l'aire de sécurité fixé pour ce pack IGBT. Pour information, les dV_{ce}/dt relevés sont de l'ordre de $3\text{kV}/\mu\text{s}$ et les dI_{ce}/dt relevés sont de l'ordre de $2,5\text{kV}/\mu\text{s}$. Sur cette figure, nous pouvons remarquer que le point de fonctionnement maximal est proche de la limite fixée par le constructeur. Ceci constitue une particularité propre aux applications ferroviaires. Le pouvoir de coupure demandé au composant est très élevé.



- L'aire de sécurité au blocage de la diode ou **RRSOA (Reverse Recovery SOA)**. Durant le blocage de la diode, le courant de recouvrement en inverse et la surtension de blocage ne doivent pas dépasser une limite fixée par une puissance instantanée. Les facteurs influents étant la résistance de grille (fixant la vitesse de commutation), le condensateur grille-émetteur (C_{ge}) de l'IGBT, ou encore l'inductance de boucle. La Figure 24 donne un exemple du positionnement des commutations dans la RRSOA du pack IGBT MITSUBISHI 1700V 2x800A (CM800DZ-34H-205) lorsque celui-ci est monté sur le module de puissance ONIX850DLP3. Il s'agit ici des formes d'ondes pour les points de fonctionnement maximum du module, pour une tension de 1100V et un courant allant jusqu'à environ 1000A. Cet essai est généralement reproduit pour différentes températures mais est illustré ici uniquement pour la température ambiante ($T=25^{\circ}\text{C}$). Comme nous pouvons le voir les parcours $I_{rr}=f(V_{ka})$ ne sortent pas de l'aire de sécurité fixée pour ces diodes. Pour information, les $dV_{ka}/dt \text{ max.}$ relevés sont de l'ordre de $9\text{kV}/\mu\text{s}$ et les $dI_{ka}/dt \text{ max.}$ relevés sont de l'ordre de $1,5\text{kA}/\mu\text{s}$. D'autre part, comme nous pouvons le voir sur ces relevés cette diode présente un effet « snap off » qui est plus marqué à forte tension et faible courant, mais cet effet n'a pas d'incidence sur le respect de l'aire de sécurité.



Il existe aussi d'autres aires de sécurité, moins utilisées dans le ferroviaire, qui sont :

- L'aire de sécurité de court-circuit **SCSOA (Short Circuit SOA)**. Lors d'un court-circuit de bras, le courant I_{CE} augmente mais est limité par la tension de grille V_{GE} et la valeur de la transconductance, ainsi que par le circuit extérieur. L'IGBT risque alors de se verrouiller (« latch-up » traité dans la partie V.4.2). Certains constructeurs diminuent parfois la transconductance ou le V_{CEsat} afin de minimiser ce risque.
- L'aire de sécurité en mode linéaire, noté **FBSOA (Forward Biased SOA)**. La FBSOA est une caractéristique liée à la fermeture du composant. Cette aire de sécurité est très peu utilisée. Elle n'a de l'intérêt que pour l'étude et la mise en œuvre de circuits de protections du composant contre les courts-circuits.

V.5 Conclusions sur les limites d'utilisation de l'IGBT et de la diode Silicium dans un onduleur de traction de Tramway

Comme nous l'avons vu, le domaine de la traction ferroviaire utilise aujourd'hui des composants IGBT en Silicium. Cette technologie IGBT a supplantée l'ensemble des autres technologies comme les thyristors et les GTO (voir partie III.1). En effet, la commande se fait comme un MOSFET et le courant est généré par les porteurs majoritaires et minoritaires, ce qui rend l'IGBT très avantageux. La technologie IGBT est aujourd'hui mature et la traction ferroviaire a un bon retour d'expérience sur ces composants. Elle a apporté un gain important sur la compacité des équipements (30% de gain en masse entre la solution IGBT et la solution GTO à fonction égale), une simplification des schémas et de la mise en œuvre des composants. Dans les évolutions majeures concernant cette technologie, nous pouvons par exemple citer les recherches actuelles sur des structures alliant à la fois la fonction IGBT et la fonction diode en antiparallèle. Il s'agit des structures du type BIGBT (Bi-mode IGBT) ou RC-IGBT (Reverse Conducting IGBT) [22] [23]. Toutefois, les caractéristiques à l'état passant de ces diodes ne sont pas encore très performantes et se dégradent beaucoup lorsque la tension de commande de blocage de l'IGBT est trop négative. Il en est de même pour la charge de recouvrement de cette diode qui augmente lorsque la tension de blocage de l'IGBT est trop négative (par exemple lorsqu'elle passe de 0V à -15V).

Bien que des améliorations continuent à être effectuées, la technologie Silicium atteint aujourd'hui une asymptote et les progrès sur la tenue en tension et les performances en commutation sont limités. En particulier la diode rapide associée à l'IGBT qui souvent limite les performances des convertisseurs actuels. La limite en tension semble être aujourd'hui de l'ordre de 6,5kV (pack commercialisé) et la limite en température semble être de l'ordre 150°C, voir 175°C pour des calibres en tensions moins important. Toutefois, l'atteinte de ces niveaux de tension et de température se paye souvent par des courants de fuites beaucoup trop élevés et des pertes à l'état passant trop importantes.

Lors du dimensionnement d'un onduleur de traction, différents points doivent être vérifiés. Tout d'abord, nous avons les contraintes électriques externes au module de puissance comme par exemple la tension du bus d'entrée de l'onduleur ou encore les courants de phases maximum à commuter. Nous avons ensuite des contraintes mécaniques comme par exemple la place disponible dans le coffre de traction ou encore des contraintes de masse et volume. L'ensemble de ces contraintes extérieures vont permettre aux équipes de conception de réaliser une première version du module de puissance. Ensuite, par des essais du module, un réglage des vitesses de commutations sera effectué par action sur les résistances de grille des allumeurs. Ces réglages permettent de respecter les aires de sécurité du pack IGBT, tout en passant des points de fonctionnement extrêmes (points souvent liés à des modes de défauts). Ensuite, il faut vérifier que ces réglages amènent à des pertes acceptables dans les composants afin ne pas dépasser les températures de jonction maximales des IGBT compte tenu du système de refroidissement utilisé. Ensuite, ce module de puissance va devoir respecter des contraintes de durée de vie. Cette durée de vie est liée à des cyclages thermiques du composant qui dépendent des différents modes de traction et de freinage de l'engin sur un parcours donné. Pour le calcul des durées de vie nous devons maîtriser la température de semelle (T_{case}) et la température de jonction (T_j). Nous devons aussi considérer les contraintes de températures des différents constituants du module de puissance. Cela dépend notamment du taux d'intégration du module. D'autre part, des contraintes de coûts sont à respecter et contraignent souvent les marges prises lors de la conception.

Nous avons vu pour le Tramway quelle est la solution finale retenue pour réaliser le module de puissance (voir Tableau 6). Les pertes globales du composant obligent à disposer d'un système de refroidissement par convection à air forcé. Cela signifie qu'il va y avoir un groupe de refroidissement (GRF) qui va souffler de l'air sur les ailettes du refroidisseur du module. Ce système électromécanique va limiter la fiabilité de l'ensemble du coffre. D'autre part, les vitesses de commutations des IGBT limitent aussi la fréquence de découpage maximale du système. Pour le mode onduleur, la fréquence de découpage maximale est de 1500Hz et pour le mode hacheur rhéostatique cette fréquence est de 800Hz.

Les autres points clés sur les applications Tramways sont la masse et le volume car le coffre est en toiture. Globalement, ces contraintes sont souvent liées au choix des éléments de base du module de puissance et principalement le composant semi-conducteur qui limite les performances et impose des contraintes fortes sur le système de refroidissement. Nous comprenons ainsi l'importance de disposer de composants de puissance de plus en plus performants.

VI. Références du chapitre 1

- [1] Norme française et européenne NF EN 50163 (mars 2005) relative aux tensions d'alimentation des réseaux de traction.
- [2] Norme internationale IEC 60850 (troisième édition de février 2007) relative aux tensions d'alimentation des réseaux de traction.
- [3] Norme EN NF 50388 : Applications ferroviaires. Alimentation électrique et matériel roulant. Critères techniques pour la coordination entre le système d'alimentation (sous-station) et le matériel roulant pour réaliser l'interopérabilité.
- [4] Jean-Marc Allenbach, Pierre Chapas, Michel Comte, and Roger Kaller, *Traction Electrique*, 2nd ed.: Presses Polytechniques et Universitaires Romandes, 2008.
- [5] Marc Debruyne, *Formation ALSTOM : "Chaînes de traction. Généralités."*, 2009.
- [6] Christoph Groneck, "Französische Planungsleitbilder für Straßenbahnsysteme im Vergleich zu Deutschland (L'installation des Tramways français par rapport aux Tramways allemands)," Université de Wuppertal (Allemagne), Thèse de doctorat Mai 2007.
- [7] Michel Piton. (2007) Formation ALSTOM : "IGBT pour la traction ferroviaire."
- [8] P. Leturcq, *Semi-conducteurs de puissance unipolaires et mixtes (partie 2)*.: Technique de l'ingénieur, traité Génie électrique, D3109, 2002.
- [9] Rodolphe De Maglie, "Modélisation de différentes technologies de transistors bipolaires à grille isolée pour la simulation d'applications en électronique de puissance," Université Paul Sabatier Toulouse III, Thèse de doctorat 20/04/2007.
- [10] Marc Debruyne, *Formation ALSTOM : "Semiconducteurs de puissance IGBT."*, 2009.
- [11] Document ALSTOM : "Caractéristiques techniques du disjoncteur ARC 812M".
- [12] *Railway applications - Interference limits of existing track circuits used on European railways.*: CLC/TR 50507, Standards Development, 2007.
- [13] Y.-S. Tzeng, R.-N. Wu, and N. Chen, "Electric network solutions of DC transit systems with inverting substations," *IEEE Transactions on Vehicular Technology*, vol. 47, no. issue 4, pp. 1405-1412, November 1998.
- [14] *ALSTOM Citadis offer.*: ALSTOM presentation, Novembre 2011.
- [15] Marc Debruyne, *Formation ALSTOM : "Moteurs de traction."*, 2009.
- [16] Document ALSTOM : "Les divers modules de puissance d'ALSTOM Transport."
- [17] Document ALSTOM : *Product Datasheet TGLS 210 089 001 : ONIX 850 DLP.*
- [18] M.T. Rahimo and N.Y.A. Shammas, "Freewheeling Diode Reverse Recovery Failure Modes in IGBT Applications," *Institute of Electrical and Electronics Engineers, Reprinted from the IEEE Transactions on Industry Applications*, vol. 37, pp. 1-10, March/April 2001.
- [19] J-P. Dubuc, "Contribution à l'Etude du Phénomène de Latchup Induit par une impulsion Electrique ou de Rayons-X dans les Structures de Test CMOS," Université Montpellier II, Thèse de doctorat 1994.
- [20] X. Bourel, "Validation du pouvoir de coupure de la fonction Onduleur/Hacheur utilisé par les modules ONIX850 DLP3 équipés d'IGBT Mitsubishi CM800DZ-34H et Infineon FF800R17KF6C-B2 à la température ambiante," Rapport interne ALSTOM, RVAL, n° TCO-EV/XB/022/09 2009.
- [21] G. Santamaria, "Validation de la non-régression de la RRSOA de l'ONIX850DLP3," Rapport interne ALSTOM, RVAL, n° TCO-EVM/GS/002/10 2010.

- [22] Liutauras Storasta, Arnost Kopta, and Munaf Rahimo, *A comparison of charge dynamics in the Reverse-Conducting RC IGBT and Bi-mode Insulated Gate Transistor BiGT*. Hiroshima, Japan: ISPSD 2010, June 2010.
- [23] Liutauras Storasta et al., *The Next Generation 6500V BIGBT HiPak Modules*. Nuremberg, Germany: PCIM Europe, 14-16 May 2013.

CHAPITRE 2 : État de l'art - Les composants semi-conducteurs de puissance en Carbure de Silicium

Sommaire

I. Caractéristiques du matériau Carbure de Silicium.....	49
I.1 Propriétés électriques du Carbure de Silicium.....	49
I.2 La disponibilité des substrats SiC et leur qualité.....	53
II. Les composants semi-conducteurs de puissance en Carbure de Silicium	55
II.1 La diode de puissance en SiC.....	55
II.1.1 Les diodes bipolaires en SiC.....	56
II.1.2 Les diodes Schottky en SiC.....	58
II.1.3 Les diodes JBS (ou MPS) en SiC.....	61
II.2 Les composants actifs semi-conducteurs unipolaires en SiC.....	62
II.2.1 Le VJFET en SiC.....	62
II.2.2 Le VMOSFET en SiC.....	67
II.3 Les composants semi-conducteurs bipolaires en SiC.....	71
II.3.1 Le BJT.....	72
II.3.2 Le Thyristor GTO en SiC.....	74
II.3.3 L'IGBT en SiC.....	75
III. Conclusion.....	78
IV. Références du chapitre 2.....	79

Résumé

Dans le Chapitre 1 nous avons présenté un système de traction actuel, en nous limitant à la chaîne de traction des Tramways. Nous avons ainsi présenté un exemple de convertisseurs avec ces composants IGBT. Dans ce second Chapitre, nous présentons les composants semi-conducteurs de puissance en Carbure de Silicium, en partant du matériau pour arriver aux différents composants disponibles.

I. Caractéristiques du matériau Carbure de Silicium

I.1 Propriétés électriques du Carbure de Silicium

Le Carbure de Silicium (SiC) appartient à la classe des matériaux désignés sous le nom de semi-conducteurs à grand gap. En effet, la bande interdite, entre la bande de valence et la bande de conduction, est plus grande que celle du matériau Silicium. Des détails sur les propriétés et la cristallographie du matériau SiC sont donnés en Annexe I.

Pour mieux comprendre l'intérêt du Carbure de Silicium en électronique de puissance, il faut comparer ses propriétés électriques à celle des matériaux les plus couramment utilisés que sont le Silicium (Si) et l'Arséniure de Galium (GaAs). Il faut aussi les comparer à d'autres matériaux à grand gap comme le Nitrure de Gallium (GaN) et le diamant (C) (voir Tableau 1).

Tableau 1 - Tableau présentant les propriétés des trois principaux polytypes de Carbure de Silicium (SiC) comparés d'une part, au Silicium (Si) et à l'Arséniure de Galium (GaAs), et d'autre part, au Nitrure de Gallium (GaN) et au diamant (C) [1] [2] [3] :

(à T=300K)		Semi-conducteur « classique »		Semi-conducteur dit « à grand gap »				
	Matériaux	Si	GaAs	3C-SiC	4H-SiC	6H-SiC	GaN	C
Propriétés	Unités							
Bande interdite ou gap (E_g) i = indirect d = direct	[eV]	1,12 (i)	1,42 (d)	2,3 (i)	3,26 (i)	2,96 (i)	3,4 (d)	5,45 (i)
Champ critique ou de claquage à 10^{17} cm^{-3} (E_c)	[kV.cm ⁻¹]	250	400	2000	2200	2400	3500	10000
Vitesse de saturation (V_{sat})	[x10 ⁷ cm.s ⁻¹]	1	2	2,5	2	2	2,5	2,7
Mobilité électronique à 10^{16} cm^{-3} (μ_n)	[cm ² .V ⁻¹ .s ⁻¹]	1350	8500	1000	950	500	900	2200
Mobilité Trou à 10^{16} cm^{-3} (μ_p)	[cm ² .V ⁻¹ .s ⁻¹]	600	400	40	115	90	150	1600
Concentration intrinsèque (n_i)	[cm ⁻³]	1,5 x 10 ¹⁰	2,2 x 10 ⁶	6,9	8,2 x 10 ⁻⁹	2,3 x 10 ⁻⁶	1,6 x 10 ⁻¹⁰	1,6 x 10 ⁻²⁷
Constante diélectrique relative (ϵ_r)		11,9	12,8	9,6	10	9,7	8,9	5,5
Conductivité thermique (λ)	[W.cm ⁻¹ .K ⁻¹]	1,5	0,5	4,9	4,9	4,9	1,3	20

Dans ce tableau, nous pouvons observer que le SiC présente une large bande interdite avec un grand gap de 2,3 à 3,26 eV pour une température de 300K, selon le polytype (Annexe I). Ceci est à comparer au Si qui est seulement de 1,12 eV. C'est cette différence qui permet au SiC d'être moins sensible à la température et ainsi de garder ses propriétés semi-conductrices à des températures où le Si serait déjà conducteur (moins de courant de fuite à la même température élevée). En effet, une

augmentation de température s'accompagne d'une augmentation de la concentration des porteurs intrinsèques, comme le montre l'équation suivante [1] :

$n_i(T) = \sqrt{N_c \times N_v} \times e^{-\left(\frac{E_g}{2.k.T}\right)}$	(2- 1)
---	--------

Avec :

- n_i : concentration intrinsèque,
- E_g : énergie de la bande interdite,
- N_c : densité équivalente d'états dans la bande de conduction,
- N_v : densité équivalente d'états dans la bande de valence,
- T : température,

Par exemple, le polytype SiC-4H a une concentration des porteurs intrinsèques de seulement $8,2 \times 10^{-9} \text{ cm}^{-3}$ tandis que pour le Si celle-ci est de $1,5 \times 10^{10} \text{ cm}^{-3}$, pour la même température de 300K. Le SiC a donc un énorme potentiel à fonctionner à très hautes températures.

D'autre part, le SiC a un champ électrique critique ou de claquage qui est au minimum 10 fois plus important que celui du Si, suivant le polytype. Cela se traduit par une épaisseur de la région de désertion environ 10 fois plus mince sur le SiC que sur le Si, pour une même tension de claquage.

Par ailleurs, la vitesse de saturation des porteurs dans le SiC est environ 2 fois plus importante que le Si, rendant possible une augmentation de la vitesse de commutation et donc une possible montée en fréquence. De plus, la constante diélectrique relative est plus faible sur le SiC (SiC-4H : $\epsilon_r=10$) que pour le Si ($\epsilon_r=11,9$), ce qui devrait diminuer la capacité de jonction. Mais dans la pratique, les épaisseurs étant souvent plus faibles avec le SiC ($C = \epsilon \cdot \frac{S}{e}$), les valeurs des capacités parasites ont tendance à augmenter au final (constat fait à partir de MOSFET-SiC et JFET-SiC actuels).

La conductivité thermique du SiC (SiC-4H : $\lambda=4,9 \text{ W.cm}^{-1}.\text{K}^{-1}$) est plus importante que celle du Si ($\lambda=1,5 \text{ W.cm}^{-1}.\text{K}^{-1}$), ce qui facilite l'évacuation de chaleur. Cela pouvant se traduire par une densité de puissance plus forte sur le SiC que sur le Si.


Si nous voulons comparer l'état passant d'un matériau en fonction de sa tension de claquage, nous pouvons nous intéresser à la résistance spécifique à l'état passant d'un composant unipolaire de type N. Cette résistance (R_{ONs}) peut s'exprimer avec la formule théorique suivante [1] :

$R_{ONs} = \frac{4 \cdot V_B^2}{\epsilon_0 \cdot \epsilon_r \cdot \mu_n \cdot E_C^3}$	(2- 2)
---	--------

Avec :

- E_C : le champ critique du matériau,
- V_B : la tension de claquage,
- μ_n : la mobilité des électrons du matériau utilisé,
- ϵ_r et ϵ_0 : la permittivité relative et la permittivité du vide (avec $\epsilon = \epsilon_0 \cdot \epsilon_r$),

Pour illustrer cette équation, nous retrouvons souvent dans la littérature un tracé présentant la limite de la résistance spécifique à l'état passant d'un composant unipolaire de type N en fonction de sa tension de claquage et ceux pour différents matériaux (voir Figure 1).



Pour un composant unipolaire, la résistance spécifique se situe dans un facteur de 300 à 800 en faveur du SiC par rapport au Si.

Il est important de noter que la résistance spécifique à l'état passant d'un composant unipolaire de type N ne suffit pas pour décrire l'état passant d'un composant. En effet, elle ne constitue souvent qu'une partie de la chute de tension à l'état passant du composant à laquelle s'ajoute d'autres résistances dont l'importance varie souvent en fonction de la tenue en tension du composant et de sa structure. Par exemple, pour la structure MOSFET, nous avons aussi la résistance de l'îlot N⁺, la résistance du canal N, la résistance du canal JFET, etc.

Pour comparer les qualités des différents matériaux certains auteurs ont proposés différents « facteurs de mérite ». Ainsi nous allons présenter quatre facteurs de mérite, les deux de Baliga, celui de Keyes et celui de Johnson.

Le facteur de mérite de Baliga (BFM) : [6]

Ce facteur mesure les performances du matériau à tenir une tension en inverse et à avoir une faible résistance à l'état passant. Il est utile pour des applications basses fréquences et/ou des applications hautes tensions :

$BFM = \epsilon_r \cdot \mu \cdot E_c^3$	(2- 3)
--	--------

Avec :

- E_c : le champ critique du matériau,
- μ : la mobilité des porteurs,
- ϵ_r : la constante diélectrique relative.

Le facteur de mérite de Baliga pour les applications haute fréquence (BHFM) : [7]

Ce facteur mesure les performances du matériau pour des applications à haute fréquence et nous informe sur les pertes en commutation :

$BHFM = \mu \cdot E_c^3$	(2- 4)
--------------------------	--------

Avec :

- E_c : le champ critique du matériau,
- μ : la mobilité des porteurs,

Le facteur de mérite de Keyes (KFM) : [8]

Ce facteur mesure les performances du matériau d'un point de vue thermique (évacuation de la chaleur) et fréquentiel (vitesse de commutation) :

$KFM = \lambda \cdot \sqrt{\frac{c \cdot v_{sat}}{4 \cdot \pi \cdot \epsilon_r}}$	(2- 5)
---	--------

Avec :

- c : la vitesse de la lumière,
- λ : la conductivité thermique du matériau,
- ϵ_r : la constante diélectrique relative,
- v_{sat} : la vitesse de saturation des porteurs.

Le facteur de mérite de Johnson (JFM) : [9]

Ce facteur mesure les performances du matériau à fonctionner à hautes fréquences et à forte puissance :

$JFM = \left(\frac{E_c \cdot v_{sat}}{2 \cdot \pi} \right)^2$	(2- 6)
--	--------

Avec :


- E_c : le champ critique du matériau,
- v_{sat} : la vitesse de saturation des porteurs.

En utilisant ces quatre facteurs de mérite pour les différents matériaux que nous avons présentés dans le Tableau 1, et en normalisant les résultats par rapport au Si, nous pouvons remplir le Tableau 2.

Tableau 2 - Tableau présentant différents matériaux en les comparant grâce à 4 facteurs de mérite et en normalisant les résultats par rapport au Si [10] :

Matériaux	Si	GaAs	3C-SiC	4H-SiC	6H-SiC	GaN	C
Facteur de mérite							
BFM	1	15,6	33,4	130	110	650	4110
BHFM	1	10,8	10,3	16,9	16,9	77,8	470
KFM	1	0,45	1,6	4,61	4,68	1,6	32,1
JFM	1	7,1	65	180	260	760	2540

Les Tableaux 1 et 2 ainsi que la Figure 2 nous montrent les performances des différents matériaux pour différents critères. Nous constatons que le diamant est de loin le meilleur matériau par rapport à ces différents critères : bande interdite et rigidité diélectrique la plus grande, coefficient thermique le plus important, mobilité des porteurs élevée. Le GaN présente lui aussi de très bonnes performances. Malheureusement, il faut aussi tenir compte d'autres difficultés qui rendent certains matériaux, dont le diamant, non exploitables. Tout d'abord, chacun des matériaux sont à des stades de développement différents, leurs synthèses est plus ou moins délicate et certains présentent des problèmes de dopages. Par exemple, pour le diamant, bien que des progrès technologiques aient apporté une réponse à sa synthèse, il est encore très difficile de réaliser des substrats de grande taille. De plus, son dopage de type N avec du Phosphore et de type P avec du Bore sont très délicats à réaliser. Toutes ces contraintes technologiques ont un impact non négligeable sur le coût. Pour toutes ces raisons, le SiC est le matériau qui présente à ce jour le meilleur compromis et la meilleure maturité pour les applications ferroviaires. Dans le domaine de l'électronique de puissance, il s'agit du polytype SiC-4H qui présentent les meilleures performances, notamment pour les fortes tenues en tension et les faibles résistances à l'état passant (le SiC-4H à un BFM de 130). De plus, ces performances thermiques et fréquentielles sont honorables avec un facteur de mérite KFM de 4,61.



I.2 La disponibilité des substrats SiC et leur qualité

Les propriétés du matériau SiC, à elles seules, ne suffisent pas pour expliquer l'avènement des composants SiC. En effet, il est important de comprendre que les avancées technologiques ont permis de développer la filière SiC. La taille des wafers a atteint dès 2006 le même standard de 4 pouces que celui du Si. Ceci permet à la filière SiC d'utiliser l'ensemble des équipements de la filière Si, ce qui représente un avantage certain. Le Tableau 3 présente l'évolution des tailles des wafers en SiC en fonction de la date de leur développement.

Tableau 3 - Evolution des tailles des wafers en SiC en fonction de la date de départ de leur développement [11] :

Année d'apparition	1995	1997	2001	2005	2008
Taille wafer SiC (en pouces)	1''3/8	2''	3''	4''	6''
Tailles wafer SiC (en mm)	35mm	50mm	75mm	100mm	150mm

Toutefois, la qualité des substrats SiC a certes connu une avancée considérable mais n'est pas encore optimale. Tout d'abord, nous pouvons citer les micropores (ou « micropipes ») qui sont des tubes creux qui traversent entièrement le wafer et qui sont issus d'un défaut propre à la croissance du SiC. Leur diamètre peut être important, à tel point qu'il est possible de les observer avec un simple microscope (de 0,1 à 5 μm). Cette absence de matière peut poser de nombreux problèmes comme des courants de fuite important une fois le composant bloqué. Ils constituent des lieux privilégiés de détérioration des composants et sont un des éléments qui détériore le rendement de fabrication de composants à base de SiC. Des recherches ont montrés que l'optimisation des conditions de croissance permet de diminuer la densité des micropores [12]. Une équipe de chercheurs de chez Toyota et Denso, au Japon, ont publiés, en 2004, des résultats intéressants grâce à un nouveau procédé de croissance original qui permet d'éliminer les micropores [13]. Plus récemment, la société INTRINSIC, rachetée en Juin 2006 par la société Cree Research Inc., a développé avant son rachat une technologie nommée « Zero Micropipe » (ZMP) qui permet de réduire voire d'éliminer ce défaut [14]. La Figure 3 présente une image obtenue au microscope électronique (SEM) d'une région contenant un micropore [15].





Figure 3 - Image obtenue au microscope électronique (SEM) d'une région contenant un micropore [15].

Un deuxième type de défaut, très présent dans les substrats SiC, est la dislocation. En fait, il en existe deux principales : les dislocations suivant le plan de base (Base Plane Dislocations, BPD) et les dislocations en « bord à filetage » (Threading Edge Dislocations, TED) [16]. Ces défauts de dislocations sont moins catastrophiques que les micropores, en tout cas sur les composants unipolaires. Les dislocations sont des voies privilégiées de migration des impuretés, comme par exemple du métal qui irait vers l'intérieur du cristal et la couche active du composant. Plusieurs recherches ont été effectuées sur ces dislocations mais peu de progrès ont été faits pour réduire leur nombre. Il s'avère difficile d'éviter la présence de ces défauts. Les dislocations BPD sont les plus néfastes pour les composants de puissance. En revanche, des études ont permis de comprendre les effets des dislocations sur les performances du composant. Elles ont mis en avant un lien entre la diminution de la tension de claquage et l'augmentation de la densité des micropores [17]. D'autres études ont montrés une corrélation entre la vitesse de croissance et la densité de dislocation [18]. Et il s'avère donc nécessaire d'optimiser les conditions de croissance.

Un troisième défaut, qui concerne surtout les composants bipolaires, sont les fautes d'empilements (« Stacking Faults »). Il s'agit en fait de centres de recombinaison responsables de diminution de la durée de vie des porteurs minoritaires, qui font chuter la tension à l'état passant [19] (pièges pour les charges). Cette création et migration des fautes d'empilement est spontanée.

Au-delà de ces défauts étendus, nous avons aussi des défauts ponctuels, des impuretés qui limitent encore la qualité cristalline du matériau SiC. L'ensemble de ces défauts expliquent les rendements de fabrication des composants aujourd'hui, qui n'égalent pas encore ceux de la filière classique en Si. La production de masse de composants de puissance en SiC avec un rendement de fabrication élevé, est donc extrêmement liée à la qualité des substrats.

La Figure 4 présente le rendement théorique de fabrication des puces en fonction de la taille des puces (zone active) et de la densité de « micropipes » avec une hypothèse de distribution aléatoire des « micropipes » sur le wafer [20].



II. Les composants semi-conducteurs de puissance en Carbure de Silicium

Après avoir présenté les propriétés électriques du matériau Carbure de Silicium, nous allons maintenant pouvoir présenter les composants qui ont été réalisés en Carbure de Silicium. Pratiquement tous les types de composants semi-conducteurs en SiC ont pu être réalisés afin de vérifier le potentiel du matériau. A ce jour, certains de ces composants ne sont pas encore commercialisés. Nous allons présenter les principaux composants et indiquer leurs états de maturité. Précisons que le polytype de ces composants de puissance est généralement le SiC-4H, toutefois il est possible de rencontrer d'autres polytypes, mais dans ce cas seulement nous le précisons.

Remarque importante : dans la suite de cette partie de nombreux composants sont issus de la société Semisouth. Or, après des investissements majeurs en début d'année 2012, la société Semisouth a fermé ces portes en Octobre 2012 [21]. Elle est un exemple de ces sociétés qui misent sur les ruptures de technologies innovantes et prennent donc des risques.

II.1 La diode de puissance en SiC


Les diodes sont les premiers semi-conducteurs qui ont pu être réalisés. Il existe trois principaux types de diodes : les bipolaires PIN, les unipolaires Schottky et les JBS (Junction Barrier Schottky) aussi appelées MPS (Merged PIN/Schottky barrier).

Les diodes Schottky ont l'avantage d'être plus rapide que les diodes PIN, elles ont une plus faible chute de tension à l'état passant et de plus faibles pertes en commutation. Avec le matériau Silicium, les diodes Schottky sont limitées en tenue en tension d'environ 300V, leurs courants de fuites se dégradant assez vite pour des tenues en tension plus importantes. Avec le Carbure de Silicium, cette limite de tenue en tension a été repoussée. En 2011, nous avons des diodes Schottky en SiC commercialisées qui présentent des tenues en tension de 1200V. Mais comme nous avons pu le voir, lors de la présentation des propriétés du matériau SiC, cette limite en tension ne peut que progresser et d'ailleurs plusieurs études ont pu présenter des diodes avec des tenues en tension bien plus importantes. Avec le SiC, les diodes bipolaires PIN perdent donc de l'importance, compte tenu de l'élargissement du spectre de tenue en tension des diodes Schottky. Dans le commerce, il n'existe pas encore de diodes bipolaires en SiC, mais des prototypes ont déjà vu le jour en laboratoire.

Les diodes JBS en SiC commencent à apparaître de manière commerciale. Elles combinent les avantages des diodes Schottky en direct (faible tension de seuil à l'état passant et peu de charges stockées) et les avantages des diodes bipolaires en inverse (forte tenue en tension et faible courant de fuite).


II.1.1 Les diodes bipolaires en SiC

Les diodes bipolaires en SiC ne sont pas encore commercialisées, mais de nombreuses études ont déjà été menées sur ce composant. La tenue en tension la plus élevée atteinte à ce jour est de 19kV. Il s'agit d'une diode bipolaire en SiC-4H réalisée par Sugawara et Takayama, qui a été présentée en 2001 [22]. Afin de répartir le champ électrique élevé à ces niveaux de tensions la structure des diodes doit comporter des protections périphériques efficaces [23]. Dans le cas de cette diode, il s'agit d'une combinaison entre le type MESA (enlèvement de matière par gravure d'une certaine profondeur et d'un certain angle) et le type JTE (Junction Termination Extension) placé autour de la jonction PN comme le montre la Figure 5.



Cette diode bipolaire en 4H-SiC est très prometteuse puisque les mesures annoncent un courant de fuite qui augmente pour une température supérieure à 250°C. D'autre part, en direct, la tension de seuil diminue lorsque la température augmente. Par rapport à une diode Silicium de 6kV, cette diode présente beaucoup moins de courant de recouvrement (voir sur la fig.8 de l'article [22] où est présenté un blocage pour une tension de 400V et un courant de recouvrement inverse $I_{RRM} = 100\text{mA}$).

Plus récemment, en 2006, Hull et al. ont présenté une diode bipolaire PIN forte puissance avec une tenue en tension de 4,5kV et un courant de 180A [24] sous une polarisation de 3,2V. Cette diode présente elle aussi des protections de type MESA/JTE. En commutation, le temps de recouvrement est 10 fois inférieur à son équivalent en Silicium.




D'autres groupes de recherche ont également réalisés des diodes PIN en SiC avec des performances encourageantes. Le Tableau 4 en présente quelques-unes.

Tableau 4 - Diodes PIN en SiC réalisées depuis 1999 :

Année	Auteurs et affiliations	Tenue en tension V_{BR} (kV)	Caractéristiques en direct (@ RT)	Couche de « drift » ($\mu\text{m} / \text{cm}^3$) et observations	Référence
1999	McGlothlin et al. (Dept. of Electr. & Comput. Eng., West Lafayette)	4,5	$I_f=180\text{A}$; $V_f=3,17\text{V}$ @ 100A.cm^{-2}	$50 / 2 \times 10^{14}$	[25]
2001	Singh et al. (Cree Research Inc.)	10	$I_f=200\text{A}$ (Pulsed) ; $V_f=4,8\text{V}$ @ 100A.cm^{-2}	$150 / 3 \times 10^{14}$	[26]
2001	Sugawara et al. (Cree Research Inc. et The Kansai Electric Power Co.)	19	Type A : $V_f=4,4\text{V}$ @ 100A.cm^{-2} Type B : $V_f=6,5\text{V}$ @ 100A.cm^{-2}	Type A : $120 / 2 \times 10^{14}$ Type B : $200 / 8 \times 10^{13}$	[22]
2005	Nakayama et al. (The Kansai Electric Power Co. et Central Research Institute of Electric Power Industry)	8,3	$V_f=4,1\text{V}$ @ 100A.cm^{-2}	60 (C face) / $3-5 \times 10^{14}$	[27]
2005	Peters et al. (SiCED Electronics Development GmbH & Co.)	4,5	$V_f=3,1\text{V}$ @ 100A.cm^{-2}	$35 / 2,4 \times 10^{15}$	[28]
2005	Das et al. (Cree Research Inc.)	10	$I_f=50\text{A}$; $V_f=3,9\text{V}$ @ 100A.cm^{-2}	$100 / 2 \times 10^{14}$	[29] [30]
2006	Hull et al. (Cree Research Inc. et Powerex)	4,5	$I_f=180\text{A}$; $V_f=3,2\text{V}$ @ 100A.cm^{-2}	$50 / 2 \times 10^{14}$	[24]
2008	Brosselard et al. (CNM-CSIC)	3,3	$V_f=3,2\text{V}$ @ 100A.cm^{-2} ($2,56\text{mm}^2$)	$45 / 6 \times 10^{14}$	[31]
2010	Tanaka et al. (Toshiba)	6	$V_f=3,38\text{V}$ @ 100A.cm^{-2}		[32]
2010	Peters et al. (SiCED et Siemens AG)	6,5	$V_f=3,4\text{V}$ @ 100A.cm^{-2}	$60 / 1,2 \times 10^{15}$	[33]
2012	Niwa et al. (Kyoto University)	21,7 (« Space-Modulated » JTE Structure)	$R_{onS}=63,4\text{m}\Omega.\text{cm}^2$; $V_f=9,34\text{V}$ @ 50A.cm^{-2}	$186 / 2,3 \times 10^{14}$	[34]

Malgré des performances prometteuses, la diode PIN en SiC n'a pas encore atteint une maturité suffisante pour être industrialisée. La technologie de fabrication reste à améliorer au niveau de la métallisation sur le SiC de type P (pour l'anode de la diode) par exemple. Cela peut surtout s'expliquer par la présence d'une dérive de la caractéristique de la tension en direct après un stress électrique où le courant est maintenu élevé pendant des heures [35]. Ce phénomène d'altération est attribuée au développement de défauts d'empilement dans les couches épitaxiées (en anglais : « stacking faults ») [36] [37]. Il s'agit de centres de recombinaison qui dégradent la durée de vie des porteurs. En polarisation directe, l'énergie de recombinaison produite est suffisante pour mobiliser et propager ces défauts, ce qui crée des réductions locales de la conductivité [38]. Hefner et al. [35] ont montré un lien entre l'augmentation de la chute de tension et le temps de stress, ainsi que le niveau de courant traversant la diode. La dégradation augmente aussi avec la température. En revanche, cette étude a montré qu'il n'y a pas de lien entre cette dégradation et les caractéristiques dynamiques ou la polarisation inverse de la diode. L'évolution des caractéristiques statiques d'une diode PIN 10kV en SiC-4H après plusieurs stress électriques en conduction directe est présentée Figure 7.



De nombreuses études visent à limiter ces défauts, comme par exemple celle menée par la société Cree Research Inc. qui a mis un point un procédé permettant une amélioration du rendement de fabrication de 81%. Ce procédé consiste en un traitement par gravure dans des solutions aqueuses d'hydroxyde de potassium (KOH) ou par gravure avec des motifs géométriques particuliers avant la croissance de l'épitaxie [39].

II.1.2 Les diodes Schottky en SiC

Les diodes unipolaires à barrière Schottky (SBD : Schottky Barrier Diode) sont les premiers semi-conducteurs commercialisés en SiC. Les constructeurs ont commencé à en proposer à partir de 2001 avec une tenue en tension de 600V. Aujourd'hui, de nombreux constructeurs proposent des diodes Schottky en SiC. La plupart des constructeurs les commercialisent sous forme de puces, mais elles peuvent aussi être packagées (par exemple dans des boîtiers type « TO »), et il commence à y avoir des puces Schottky SiC dans des packs de puissance (par exemple dans des packs hybrides IGBT en Si et diodes Schottky en SiC).


Le Tableau 5 récapitule la liste des diodes Schottky en SiC (type « puces ») proposées par quelques constructeurs sur le marché en 2011, à partir des tenues en tensions de 600V (pour plus de détails, voir les sites internet respectifs des différents constructeurs).

Tableau 5 - Récapitulatif de diodes Schottky en SiC (type « puces ») proposées par quelques constructeurs sur le marché en 2011 (à partir des tenues en tensions de 600V) :


Tension de claquage (V)	Courant en direct I_f (A)	Tension en direct V_f (V)	Courant de fuite I_r (μ A)	Constructeur
600	1 à 20	1,5 à 1,8	20 à 200	Cree Research Inc.
600	4 à 8	1,5 à 1,7	2 à 200	Infineon
600	1 à 10	1 à 1,8	50 à 100	Microsemi
600	6 à 20	1,5 à 1,7	1,2 à 400	Rohm
650	4 à 10	1,5 à 1,8	12 à 220	Cree Research Inc.
1200	2 à 20	1,4 à 1,8	10 à 200	Cree Research Inc.
1200	1 à 10	1,6 à 1,7	5 à 40	GeneSiC Semiconductor
1200	1 à 5	1,2 à 1,8	50 à 100	Microsemi
1200	5 à 20	1,4 à 1,8	10 à 200	Rohm
1200	5 à 30	1,6 à 1,8	30 à 300	Semisouth
1800	1	2	10	GeneSiC Semiconductor
2000	1	2	10	GeneSiC Semiconductor
2400	0,3	1,9	1	GeneSiC Semiconductor

Il est important de noter qu'il existe d'autres constructeurs de diodes Schottky-SiC non présentés ici comme : APT, Fairchild et Rockwell qui ont aujourd'hui retiré ce type de produits de leurs catalogues.

La structure de la diode Schottky est basée sur une jonction métal (comme le Nickel) et semi-conducteur (comme le SiC), ce qui la rend plus simple que la diode PIN. La différence de concentrations en porteurs des deux matériaux crée une barrière de potentiel dans la jonction. De plus, l'aspect unipolaire évite l'injection de porteurs minoritaires responsable des courants inverses de recouvrement (pas de stockage de charges ou de recombinaison). Ainsi le temps de mise en conduction est presque nul et le temps de blocage est uniquement lié à la capacité parasite et non pas au temps de recombinaison des porteurs minoritaires. Les diodes Schottky sont donc des composants à privilégier pour des applications hautes fréquences. Avec l'augmentation des tenues de tensions des protections périphériques comme les JTE sont mises en place ou des anneaux de gardes dopés P peuvent être employés. La Figure 8 présente un exemple d'une vue de structure de diode Schottky de puissance en SiC avec protection par JTE.



En ce qui concerne les études sur les diodes Schottky en SiC, un des premiers démonstrateurs a été réalisé par Bhatnagar et al. en 1992 [41]. Il s'agit d'une diode tenant 400V pour une épaisseur de $10\mu\text{m}$ dopée $3,6 \times 10^{16} \text{ cm}^{-3}$ en SiC-6H, sans protection périphérique. Ensuite, la diode présentant les meilleures performances en direct a été réalisé par Singh et al. , en 2002, avec la société Cree Research Inc. [42]. Il s'agit d'une diode Schottky en SiC-4H dont le courant atteint 130A pour une résistance spécifique de $7,4 \text{ m}\Omega \cdot \text{cm}^2$ avec une surface active de $0,64 \text{ cm}^2$. La tenue en tension est de 300V. En 2003, Zhao et al. [43] présentent une diode Schottky en SiC-4H capable de tenir une tension de 10kV. Pour cela, la structure de la diode comporte un substrat N^+ avec une première couche épitaxiée N^- dopée à $5,6 \times 10^{14} \text{ cm}^{-3}$ servant de couche de « drift » suivie d'une deuxième épitaxie N dopée à $2 \times 10^{16} \text{ cm}^{-3}$. Ensuite, des protections périphériques de type MJTE (Multi-step Junction Termination Extension) sont disposées, il s'agit de couche épitaxiée P^+ qui ont nécessité une étape de gravure et une implantation ionique (voir Figure 9).



Le Tableau 6 récapitule quelques-unes des diodes Schottky en SiC qui ont été réalisées par des groupes de recherche et qui ont été présentées dans la littérature.


Tableau 6 - Diodes Schottky en SiC réalisées depuis 1992 :

Année	Auteurs et affiliations	Tenue en tension V_{BR} (V)	Caractéristiques en direct (@ RT)	Couche de « drift » ($\mu\text{m} / \text{cm}^3$) et observations	Référence
1992	Bhatnagar et al.	400		$10 / 3,6 \times 10^{16}$	[41]
1995	Raghunathan et al. (Power Semicond. Res. Center)	1000	$R_{onS} = 2 \text{m}\Omega \cdot \text{cm}^2$; $V_f = 1,06 \text{V} @ 100 \text{A} \cdot \text{cm}^{-2}$	$10 / 1 \times 10^{16}$	[44]
1998	Saxena et al. (Nanoelectronics Laboratory)	1000	$R_{onS} = 8 \text{m}\Omega \cdot \text{cm}^2$; $V_f = 1,8 \text{V} @ 100 \text{A} \cdot \text{cm}^{-2}$	$10 / 6 \times 10^{15}$	[45]
1998	Schoen et al. (Sch. of Electr. Eng., Purdue Univ., West Lafayette, IN)	1720	$V_f = 2 \text{V} @ 100 \text{A} \cdot \text{cm}^{-2}$ ($0,64 \text{cm}^2$)	$13 / 3,5 \times 10^{15}$	[46]
1999	McGlothlin et al. (Dept. of Electr. & Comput. Eng., Purdue Univ., West Lafayette)	4000	$R_{onS} = 17 \text{m}\Omega \cdot \text{cm}^2$	50	[25]
2002	Singh et al. (Cree Research Inc.)	300	$R_{onS} = 7,4 \text{m}\Omega \cdot \text{cm}^2$; $I_f = 130 \text{A}$; $V_f = 3,17 \text{V} @ 100 \text{A} \cdot \text{cm}^{-2}$ ($0,64 \text{cm}^2$)	$15 / 5 \times 10^{15}$	[42]
2002	Singh et al. (Cree Research Inc.)	4900			[42]
2003	Zhao et al. (Dept. of Electr. & Comput. Eng., Rutgers Univ., Piscataway, NJ, USA)	10000	$V_f = 11,75 \text{V} @ 100 \text{A} \cdot \text{cm}^{-2}$	$115 / 5,6 \times 10^{14}$ (seconde couche épitaxie N : $0,4 / 2 \times 10^{16}$)	[43]
2005	Nakamura et al. (Central Res. Inst. of Electr. Power Ind., Kanagawa, Japan)	4150	$R_{onS} = 9,07 \text{m}\Omega \cdot \text{cm}^2$	33	[47]
2008	Nishio et al. (Toshiba)	2700	$R_{onS} = 2,57 \text{m}\Omega \cdot \text{cm}^2$		[48]
2010	Kinoshita et al. (AIST)	1200	$R_{onS} = 2,5 \text{m}\Omega \cdot \text{cm}^2$		[49]
2010	Vassilevski et al. (University of Nottingham et Newcastle University)	4690	$R_{onS} = 10,5 \text{m}\Omega \cdot \text{cm}^2$	$34,5 / 2,2 \times 10^{15}$	[50]

En plus, des études qui viennent d'être présentées sur la conception de diodes Schottky SiC nous pouvons aussi noter qu'il y a dans la littérature de nombreuses études visant à comparer les performances de ces diodes Schottky SiC par rapport aux diodes PIN en Si. Nous pouvons par exemple citer les études de Chang et al. [51] qui comparent les performances d'une diode Schottky SiC 1200V avec une diode PIN Si 1200V. Des études plus récentes, en 2005, de Jordà et al. [52] ont comparé aussi une diode Schottky SiC 1200V avec une diode PN équivalente en Si. Dans ces études, les avantages et limites de la diode Schottky ont été mis en avant. En effet, nous pouvons par exemple noter qu'à la température ambiante la chute de tension en conduction directe est plus faible pour la diode Schottky SiC que pour la diode PIN Si (à iso-densité de courant). En revanche, en température (150°C), la tendance s'inverse, la chute de tension de la diode Schottky SiC augmente (coefficient de température positif) et la chute de tension de la diode PIN Si diminue. D'autre part, en commutation, la diode Schottky SiC garde l'avantage sur la diode PIN SiC grâce à l'absence de porteurs minoritaires (pas de courant inverse de recouvrement) et cela même à température élevée, contrairement à la diode PIN Si qui voit son courant inverse de recouvrement augmenter avec la température. Par conséquent, d'après ces études, nous pouvons dire que les diodes Schottky SiC sont prometteuses et vont certainement remplacer dans certains cas des diodes PIN Si, ce qui se confirme par une commercialisation grandissante de ces composants.

II.1.3 Les diodes JBS (ou MPS) en SiC

La structure de la diode JBS (Junction Barrier Schottky) aussi appelées MPS (Merged PIN/Schottky barrier) est réalisée à partir d'une base de diode Schottky (N^+/N^-) sur laquelle sont implantés des caissons P^+ par procédé ionique et qui forment ainsi l'anode. Ensuite, une métallisation avec un contact ohmique est effectuée au-dessus de ces caissons et un contact Schottky sur la couche N^- . La diode présente ainsi à la fois un contact Schottky (sur le N^-) et une jonction bipolaire PN (voir Figure 10).



Ce type de structure permet de disposer d'une diode qui en régime direct et à faible tension présente un fonctionnement type Schottky puis un fonctionnement avec superposition du courant bipolaire. A l'état bloqué, la diode se comporte comme une PIN puisque la zone de charge d'espace des jonctions s'étend et empêche les porteurs d'atteindre le contact Schottky. Un compromis est à trouver entre la valeur de la tension à l'état passant et le courant de fuite à l'état bloqué. Pour cela, il faut jouer sur les aires des caissons P^+ , leurs géométries et leurs dispositions. D'après Singh et al. [53], en 2000, un bon compromis correspond à une surface de région Schottky représentant la moitié de la surface totale implantée P^+ . D'autre part, nous pouvons noter la présence d'un très faible courant inverse de recouvrement résultant de la capacité de jonction des régions de déplétion [54].

Les diodes JBS en SiC ont commencé à être commercialisée en 2006 par la société Infineon dans la deuxième génération de Schottky SiC (2nd Gen.) [55] [56]. Comme pour les autres diodes, de nombreuses études ont été menées et des comparaisons entre les trois types de diodes ont été effectuées [56] [57] [49]. Les résultats sont récapitulés dans le Tableau 7.

Tableau 7 - Diodes JBS en SiC réalisées depuis 2000 :

Année	Auteurs et affiliations	Tenue en tension V_{BR} (kV)	Caractéristiques en direct (@ RT)	Couche de « drift » ($\mu\text{m} / \text{cm}^{-3}$) et observations	Référence
2000	Sugawara et al. (The Kansai Electric Power Co. et Hitachi Research Lab.)	3,6	RonS= 43m Ω .cm ²	50	[58]
2000	Singh et al. (Cree Research Inc.)	1,5	If=4A		[53]
2000	Dahlquist et al. (ABB, KTH et ACREO)	2,8			[59]
2001	Lai et al.	1,2	If=15A		[54]
2001	Alexandro et al. (New Brunswick Tech Center, United Silicon Carbide Inc., New Brunswick, NJ, USA)	0,8	If=140A ; RonS= 9,07m Ω .cm ² ; Vf=4V	6	[60]
2004	Wu et al. (SiCLAB, ECE Dept. et United Silicon Carbide)	4,3	RonS= 20,9m Ω .cm ² ; Vf=0,8V	30 / 2x10 ¹⁵	[61]
2006	Rupp et al. (Infineon)	0,6	If=5A		[55]
2006	Bjoerk et al. (Infineon)	0,6	If=4A		[56]
2008	Hull et al. (Cree Research Inc.)	10	RonS= 100m Ω .cm ² (5 μ A.cm ⁻²)		[62]
2008	Hu et al. (SiCLAB, United Silicon Carbide,	5,9	RonS= 24m Ω .cm ² ; Vf=3,5V @ 108A. cm ⁻²	45 / 1,4x10 ¹⁵	[63]
2009	Zhang et al. (Cree Research Inc., Naval Research Laboratory et Army Research Laboratory)	10	If=3A (75A.cm ⁻²)	125 / 5-6x10 ¹⁴ (4mm ²)	[64]
2011	Tipton et al. (U.S. Army Res. Lab., Adelphi, MD, USA et Cree Research Inc.)	15	If=3A		[65]

II.2 Les composants actifs semi-conducteurs unipolaires en SiC

Les semi-conducteurs unipolaires en SiC, à savoir, le JFET (Junction Gate Field-Effect Transistor) et le MOSFET (Metal–Oxide–Semiconductor Field-Effect Transistor) sont les composants les plus avancés en terme de développement. Ils commencent d'ailleurs de plus en plus à être envisagés en remplacement des IGBT-Si sur certaines applications de puissance.

II.2.1 Le VJFET en SiC

Les premiers JFET (Junction Gate Field-Effect Transistor) en SiC sont des composants normalement fermés (« Normally ON »). Il s'agit de composants qui sont les plus avancés en SiC. Les temps de commutation sont beaucoup plus faibles que ceux des composants bipolaires. La résistance à l'état passant est généralement beaucoup plus faible que celle du MOSFET qui pâtit d'une faible mobilité des porteurs dans le canal. En revanche l'état normalement fermé (« Normally ON ») rend la commande plus difficile à mettre en œuvre et limite son domaine d'applications pour des raisons de sécurité évidentes (par exemple, le court-circuit de bras onduleur en cas d'interruption de la commande). Une des solutions pour remédier à cet inconvénient a été proposée par le centre de recherche SiCED maintenant intégré à la société Infineon. Il s'agit du JFET en SiC avec un montage dit « cascade » qui associe un JFET en SiC normalement fermé monté en série avec un MOSFET en Si basse tension. Cette association rend l'ensemble normalement ouvert (voir Figure 11) [66]. A l'état passant, la tension de commande est positive, le JFET en SiC et le MOSFET en Si sont en série ce qui dégrade la résistance par rapport à un composant unique. A l'ouverture du MOSFET en Si, la chute de

tension à ses bornes augmente pour atteindre la tension de pincement du JFET en SiC, au-delà de ce point, la tension est uniquement supportée par le JFET en SiC. Cette structure présente plusieurs inconvénients dont notamment la température maximale de fonctionnement qui est bridée par le MOSFET en Si. La société Infineon propose ainsi depuis 2004 ce montage cascade avec la version 1 de 1800V – 2A ; la version 2 de 1500V – 5A – 500mΩ ; en 2006, la version 3 de 1200V – 15A – 200mΩ et en 2007, la version 4 de 1200V – 50A – 50mΩ (voir Figure 11). Des études sont également en cours pour mettre les JFET en série pour tenir des tensions plus importantes, tout en gardant un seul MOSFET en Si pour commander l'ensemble. L'inconvénient venant de la température de fonctionnement qui est limitée par le MOSFET Si.






Figure 11 - Photo du cascade Infineon (SiCED) dans sa version 2 (à gauche) et un schéma de principe du montage cascade pour ce même composant (à droite) [67].

Il existe également une structure de JFET en SiC normalement ouvert (« Normally OFF »). Cette propriété est possible grâce à un canal de largeur réduite et un faible dopage, ce qui augmente la résistance du composant à l'état passant [68]. Aujourd'hui, la plupart des chercheurs souhaitant utiliser ce composant pour des applications d'électronique de puissance (comme l'onduleur) se concentrent plutôt sur le JFET normalement ouvert. Ainsi, Zhao et al. (SiCLAB) ont réalisé, en 2004, un JFET en SiC normalement ouvert pouvant tenir une tension de 11kV [69] (voir Figure 12). Pour tenir cette tension, le composant comporte une couche de « drift » de type N⁻ d'une épaisseur de 120μm et dopée $4,9 \times 10^{14} \text{ cm}^{-3}$ entre le drain et la grille. Le canal est pincé sans polarisation sur la zone de charge d'espace de la jonction PN de grille-source. Cela est rendu possible grâce à un canal N peu dopé avec une grille très dopée afin d'étendre la zone de charge d'espace dans le canal. Une polarisation positive entre grille-source réduit la zone de charge d'espace ce qui rend le JFET conducteur. Ce JFET est ainsi normalement ouvert, mais au détriment de la résistance spécifique à l'état passant qui vaut $168 \text{ m}\Omega \cdot \text{cm}^2$ et qui est essentiellement due à la couche de « drift ».



Nous venons de voir deux grandes familles de JFET en SiC, le normalement fermé et le normalement ouvert. Pour ces deux familles, plusieurs structures de JFET Vertical (VJFET) ont été étudiées et développées. Sans toutes les citer, nous pouvons noter la structure SIAFET (Static induction Injected Accumulated FET) proposée par Sugawara et al. en 2000 [70]. La structure SEJFET (Static Expansion JFET) utilisée par Asano et al. dès 2001 [71] [72]. La structure BGSIT (Buried Gate Static Induction Transistors) utilisée par Tanaka et al. en 2006 [73] [74]. Les deux structures les plus utilisées sont la structure BG-VJFET (Buried-grid – Vertical JFET) et la structure TI-VJFET (Trenched-and-Implanted – Vertical JFET) (voir Figure 13). En effet, elles sont plus simples à concevoir et présentent de bonnes caractéristiques. La source est placée plus haut que la grille et le courant circule verticalement. Une dernière structure peut être citée, la RIG-VJFET (Recessed Implante Gate - VJFET) notamment utilisée par Veliadis et al. en 2009 [75].



Les Tableaux 8 et 9 récapitulent quelques-uns des JFET en SiC normalement fermé (« Normally ON ») et normalement ouvert (« Normally OFF ») présentés dans la littérature.

Tableau 8 - JFET « Normally ON » en SiC réalisés depuis 2002 :

Année	Auteurs et affiliations	Structure	Tenue en tension V_{BR} (kV)	Caractéristiques en direct (@ RT)	Couche de « drift » ($\mu\text{m} / \text{cm}^3$) et observations	Référence
2002	Onose et al.	VJFET	2	RonS= 60m Ω .cm ²	20 / 2,5 $\times 10^{15}$	[76]
2002	Friedrichs et al. (SiCED)	VJFET	3,5	If=5A ; RonS= 25m Ω .cm ²		[77]
2002	Gupta et al. (Rockwell Scientific Company)	VJFET	0,6	If=6A ; RonS= 5m Ω .cm ²		[78]
2002	Asano et al. (The Kansai Electric Power Co.)	SEJFET	5	RonS= 69m Ω .cm ²		[71]
2003	Friedrichs et al. (SiCED)	VJFET	4	RonS= 45m Ω .cm ²		[79]
2006	Cheng et al. (Semisouth)	VJFET	0,6	RonS= 2,5m Ω .cm ² (pour Vgs=3V)		[80]
2006	Tanaka et al. (AIST)	BGSIT	0,7	RonS= 1m Ω .cm ² (pour Vgs=2,5V et 200A/cm ²)	(1mm ²)	[73] [74]
2006	Scofield et al. (Air Force Research Laboratory et Cree Research Inc.)	BG-VJFET	1,8	RonS= 10m Ω .cm ²	12 / 5 $\times 10^{15}$ (4,65mm ²)	[81]
2008	Li et al. (SiCLAB)	TI-VJFET	1,65	RonS= 1,88m Ω .cm ²	12 / 1,8 $\times 10^{16}$	[82]
2008	Veliadis et al. (Northrop Grumman Electron. Syst.)	BG-VJFET	1,68	If=53,6A pour 375A.cm ⁻² ; Vf=2,08V pour 780W.cm ⁻² ; RonS= 10m Ω .cm ²	(14,3mm ²)	[83]
2008	Veliadis et al. (Northrop Grumman Electron. Syst.)	BG-VJFET	2,055	If=24A pour 353A.cm ⁻² ; Vf=2V pour 706W.cm ⁻² ; RonS= 5,7m Ω .cm ²	11,7 / 3,46 $\times 10^{15}$ (6,8mm ²)	[84]
2010	Tanaka et al. (AIST)	BGSIT	1,2	If=35A pour 200W.cm ⁻² ; RonS= 1,8m Ω .cm ²	(0,853mm ²)	[85]
2010	Veliadis et al. (Northrop Grumman Electron. Syst.)	BG-VJFET	9	RonS= 96m Ω .cm ² (pour Vgs=2,5V)	(0,15mm ²)	[86]

Tableau 9 - JFET « Normally OFF » en SiC réalisés depuis 2001 :

Année	Auteurs et affiliations	Structure	Tenue en tension V_{BR} (kV)	Caractéristiques en direct (@ RT)	Couche de « drift » ($\mu\text{m} / \text{cm}^3$) et observations	Référence
2001	Asano et al. (Kansai Electr. Power Co.)	SEJFET	5,5	$I_f=30\text{mA}$; $R_{onS}=218\text{m}\Omega.\text{cm}^2$		[72]
2002	Zhao et al. (SiCLAB)	VJFET	1,644	$R_{onS}=4,8\text{m}\Omega.\text{cm}^2$	Simulé : $12 / 6,5 \times 10^{15}$ Démonstrateur : $22 / 0,5 \times 10^{15}$	[87]
2003	Zhao et al. (SiCLAB)	TI-VJFET	1,727	$R_{onS}=3,6\text{m}\Omega.\text{cm}^2$		[88]
2004	Zhao et al. (Electron. & Comput. Eng. Dept., Rutgers Univ., Piscataway, NJ, USA)	TI-VJFET	11	$I_f=70\text{mA}$; $R_{onS}=168\text{m}\Omega.\text{cm}^2$	$120 / 4,9 \times 10^{14}$	[69]
2004	Zhao et al. (SiCLAB et United Silicon Carbide)	VJFET	4,34	$R_{onS}=40\text{m}\Omega.\text{cm}^2$	$30 / 1,9 \times 10^{15}$	[89]
2004	Zhao et al. (SiCLAB et United Silicon Carbide)	TI-VJFET	1	$I_f=6\text{A}$; $R_{onS}=2,77\text{m}\Omega.\text{cm}^2$	$9,4 / 7 \times 10^{15}$	[90]
2004	Fursin et al. (SiCLAB et United Silicon Carbide)	VJFET	1,53	$I_f=1,25\text{A}$; $R_{onS}=17,5\text{m}\Omega.\text{cm}^2$	$15 / 5,7 \times 10^{15}$	[91]
2006	Li et al. (SiCLAB et United Silicon Carbide)	TI-VJFET	10	$R_{onS}=87\text{m}\Omega.\text{cm}^2$	$100 / 6 \times 10^{14}$	[92]
			11	$R_{onS}=124\text{m}\Omega.\text{cm}^2$	$120 / 4,9 \times 10^{14}$	
2007	Ishikawa et al. (Hitachi)	JFET	0,6	$I_f=2\text{A}$; $V_f=2\text{V}$		[93]
2009	Sheridan et al. (SemiSouth)	TI-VJFET	1,9	$I_f=12\text{A}$; $R_{onS}=2,8\text{m}\Omega.\text{cm}^2$	$(2,7\text{mm}^2)$	[94]
2009	Veliadis et al. (Northrop Grumman Electron. Syst.)	RIG-VJFET	1,29	$R_{onS}=1,5\text{m}\Omega.\text{cm}^2$		[75]
2010	Ritenour et al. (SemiSouth)	TI-VJFET	1,2	$I_s=120\text{A}$ (courant de saturation) ; $1000\text{A}.\text{cm}^{-2}$; $R_{onS}=3\text{m}\Omega.\text{cm}^2$; $(25\text{m}\Omega)$	(15mm^2)	[95]
2010	Ritenour et al. (SemiSouth)	TI-VJFET	1,2	$R_{onS}=2,5\text{m}\Omega.\text{cm}^2$; $1275\text{A}.\text{cm}^{-2}$	$(3,15\text{mm}^2)$	[96]

En terme de commercialisation, nous avons déjà mentionné la société Infineon-SiCED qui propose des JFET normalement fermés et des montages cascades [97]. Ensuite, nous pouvons citer la société SemiSouth qui propose aussi des JFET normalement fermés et normalement ouverts (voir Tableau 10). D'autre part, elle propose en plus des composants JFET en SiC, des « Drivers » (ou allumeurs) spécifiques pour ces composants. En effet, le composant JFET consomme du courant par la grille. L'allumeur doit donc être dimensionné en conséquence et sera plus complexe que pour la commande de MOSFET, il est d'ailleurs conseillé de ne pas négliger l'énergie consommée par cette commande dans le bilan des énergies. Par exemple, dans le Tableau 10, le composant de référence SJEP120R100, consomme par la grille $I_{gs}=200\text{mA}$, pour $V_{gs}=2,5\text{V}$ à $T_{jmax}=175^\circ\text{C}$. Dans la littérature, nous retrouvons beaucoup d'articles concernant la conception de Drivers spécifiques aux JFET en SiC [98] [99] [100] [101].

D'autre part, il est important de signaler que des boîtiers de puissance expérimentaux commencent à être réalisés par des « packagers » avec des JFET en SiC. Le calibre le plus important réalisé étant un pack Dual 1200V - 2x100A de type 62mm avec des JFET « Normally OFF » et des diodes Schottky en SiC. Nous pouvons aussi signaler des recherches sur des packs hautes températures avec des JFET en SiC, comme par exemple, la société APEI qui a proposé en 2009 un pack fonctionnant jusqu'à 200°C [102] [103]. Il est composé de quatre JFET en parallèle de 25A/1200V et de 2 diodes SBD en SiC en antiparallèle des JFET, afin de bénéficier d'un pack de calibre 100A.

Tableau 10 - Extrait du site internet de la société SemiSouth sur les composants JFET en SiC en 2011 [104] :

SiC Transistors				
Part Number	Description	Voltage	RDS(on)	Package
SGDR600P1	Single Driver Board for Normally On & Off JFET			
SGDR2500P2	Dual Driver Board for Normally Off JFET			
SJDP120R085	SiC JFET Normally On	1200 V	85 mOhm	TO-247
SJDP120R045	SiC JFET Normally On	1200 V	45 mOhm	TO-247
SJEP120R100	SiC JFET Normally Off	1200 V	100 mOhm	TO-247
SJEP120R063	SiC JFET Normally Off	1200 V	63 mOhm	TO-247
SJEP170R550	SiC JFET Normally Off	1700 V	550 mOhm	TO-247
SJEP120R100A	SiC JFET Normally off for Audio	1200 V	100 mOhm	TO-247
SJEP120R063A	SiC JFET Normally off for Audio	1200 V	63 mOhm	TO-247

II.2.2 Le VMOSFET en SiC

Le VMOSFET (Vertical Metal Oxide Semiconductor Field Effect Transistor) en SiC est le composant qui semble être le plus prometteur pour de nombreuses applications en électronique de puissance. Tout d'abord, il s'agit d'un composant normalement ouvert plus facile à commander que le JFET. De plus, son équivalent en Si est limité à une tenue en tension de l'ordre de 1kV de par sa résistance à l'état passant trop importante au-delà de ce niveau de tension. Alors que le matériau SiC permet théoriquement de repousser cette limite en tension pour une résistance à l'état passant plus faible qu'avec la technologie Si, cette augmentation théorique de la tenue en tension permet d'envisager des composants MOSFET en SiC dans des applications où l'IGBT-Si était utilisés. Ainsi le MOSFET en SiC peut rendre possible l'augmentation des fréquences et la baisse des pertes dans certaines applications de puissance.

De nombreux démonstrateurs ont pu être réalisés en recherche et ont permis de faire évoluer cette technologie. Les premiers MOSFET en SiC qui ont été conçus avaient des résistances spécifiques à l'état passant très élevées, ce qui peut s'expliquer par une mobilité effective des porteurs dans le canal plutôt faible [105]. Cette faible mobilité effective des porteurs vient principalement de défauts au niveau des interfaces (comme l'interface du canal d'inversion SiC/SiO₂) qui conduisent à une forte concentration d'états d'interface près de la bande de conduction. Des solutions consistent à effectuer des traitements chimiques sous NO ou N₂O après la phase d'oxydation afin de réduire ces défauts

[106]. Cette technique permet aussi de garantir une meilleure stabilité de la tension de seuil qui a tendance à évoluer au cours du temps [107] [108]. Elle fiabilise aussi l'oxyde de la grille qui peut se dégrader au cours du temps et limiter ainsi la durée de vie du composant. Afin d'améliorer la mobilité effective des porteurs, d'autres chercheurs ont réalisé des MOSFET sur une orientation du cristal différente de celle utilisée classiquement avec le Si [109] [110]. Les résultats sont prometteurs puisque la mobilité effective des porteurs augmente de manière conséquente et cela malgré des densités d'états d'interface plus faibles. Mais ces orientations du cristal ne sont pas standards et les techniques restent limitées pour obtenir des couches épaisses et de qualité. Ces études sur d'autres orientations du cristal servent pour des technologies type UMOSFET (vertical trench U-shape Metal-Oxide-Semiconductor Field-Effect-Transistors) qui sont des MOSFET avec des tranchées utilisant ces faces. Un autre problème vient du fait qu'en raison d'une forte densité de charges à l'interface du canal, la mobilité apparente dans le canal augmente avec la température ce qui limite la variation de la résistance. Ainsi le coefficient de température théoriquement positif pour le MOSFET en SiC peut parfois s'inverser.

Pour plus de détails sur l'oxydation du SiC dans le processus de fabrication des composants SiC tel que le MOSFET voir l'Annexe II.

A ce jour, le MOSFET-SiC détenant le record de la tenue en tension est celui réalisé en 2004 par Ruy et al. (Cree Research Inc.). Celui-ci peut tenir une tension de 10kV [111] (voir Figure 14). Pour ce faire, la structure DMOSFET a nécessité la mise en place de 5 anneaux de garde, une couche de « drift » de 85 μ m pour un dopage de $8 \times 10^{14} \text{ cm}^{-3}$. La résistance spécifique à l'état passant est de $123 \text{ m}\Omega \cdot \text{cm}^2$ (avec $V_{gs}=18\text{V}$ @ RT). Le Tableau 11 récapitule quelques VMOSFET en SiC réalisés depuis 2002.




Tableau 11 - VMOSFET en SiC réalisés depuis 2002 :

Année	Auteurs et affiliations	Structure	Tenue en tension V_{BR} (kV)	Caractéristiques en direct (@ RT)	Couche de « drift » ($\mu\text{m} / \text{cm}^3$) et observations (AA=aire active)	Référence
2002	Ryu et al. (Cree Research Inc.)	DMOS	2,4	$I_f=10\text{A}$; $V_f=7,2\text{V}$; $R_{onS}= 42\text{m}\Omega.\text{cm}^2$	$\mu= 22\text{cm}^2/\text{V.s}$; AA= 10mm^2	[112]
2004	Harada et al. (AIST)	DEMOS (Double-Epitaxial MOS)	0,6	$R_{onS}= 8,5\text{m}\Omega.\text{cm}^2$ (avec $V_{gs}=15\text{V}$)	(0,008 mm^2)	[113]
2004	Ryu et al. (Cree Research Inc.)	DMOS	10	$R_{onS}= 123\text{m}\Omega.\text{cm}^2$ (avec $V_{gs}=18\text{V}$)	$85 / 8 \times 10^{14}$ (5 anneaux de garde)	[111]
2005	Harada et al. (AIST)	IEMOS (Implantation and Epitaxial MOS)	1,1	$R_{onS}= 4,3\text{m}\Omega.\text{cm}^2$		[114]
2005	Zhang et al. (Cree Research Inc.)	UMOS	1,6	$I_f=1\text{A}$; $R_{onS}= 50\text{m}\Omega.\text{cm}^2$	Longueur du canal : $1\mu\text{m}$	[115]
2005	Sui et al. (Purdue Univ.)	UMOS	5	$R_{onS}= 228\text{m}\Omega.\text{cm}^2$ ($137\text{A}/\text{cm}^2$)	$115 / 7,5 \times 10^{14}$; AA= $0,774\text{mm}^2$	[116]
2006	Schöner et al. (Acreo AB et HAST)	VMOS (SiC-3C)	0,1	$R_{onS}= 17\text{m}\Omega.\text{cm}^2$	$10 / 5 \cdot 10^{15}$; $\mu= 30\text{-}40\text{cm}^2/\text{V.s}$; (3x3) mm^2	[117]
2006	Harada et al. (AIST)	IEMOS	0,66	$R_{onS}= 1,8\text{m}\Omega.\text{cm}^2$		[118]
2006	Miura et al. (Mitsubishi Electr. Corp.)	VMOS	1,2	$I_f=10\text{A}$; $R_{onS}= 5\text{m}\Omega.\text{cm}^2$		[119]
2006	Ryu et al. (Cree Research Inc. et Air Force Research Laboratory)	DMOS	1,8	$R_{onS}= 8\text{m}\Omega.\text{cm}^2$ (avec $V_{gs}=15\text{V}$)	$12 / 6 \times 10^{15}$	[120]
2006	Ryu et al. (Cree Research Inc.)	DMOS	10	$I_f=5\text{A}$; $R_{onS}= 111\text{m}\Omega.\text{cm}^2$ (avec $V_{gs}=15\text{V}$)	$100 / 6 \times 10^{14}$; $\mu= 13\text{cm}^2/\text{V.s}$	[121]
2009	Nakano et al. (Rohm Semiconductor)	Trench MOS	0,9	$R_{onS}= 2,9\text{m}\Omega.\text{cm}^2$ (avec $V_{gs}=20\text{V}$)	AA= 7mm^2	[122]
2010	Matocha et al. (GE Global Research Center)	DMOS	1,4	$R_{onS}= 5\text{m}\Omega.\text{cm}^2$	(4,5x4,5) mm^2	[123]
2010	Kono et al. (Toshiba et AIST)	DMOS	1,36	$R_{onS}= 5\text{m}\Omega.\text{cm}^2$ (avec $V_{gs}=20\text{V}$ et $260\text{A}/\text{cm}^2$)	$10 / 1 \times 10^{16}$	[124]

2011	Ryu et al. (Cree Research Inc.)	DMOS	1,5	RonS= 3,7mΩ.cm ² (avec Vgs=20V) ; If=377A avec Vf=3,8V	AA= 0,1cm ²	[125]
2011	Hull et al. (Cree Research Inc.)	DMOS	1,7	If=20A ; RonS= 10mΩ.cm ²	(4,08x4,08) mm ²	[126]
2011	Stum et al. (GE Global Research Center et US Naval Research Lab.)	DMOS	3,3	RonS= 17mΩ.cm ² (avec Vgs=20V et 100A/cm ²)	35 / 2,5x10 ¹⁵ ; (1,1x1,1) mm ²	[127]
			4,2	RonS= 23mΩ.cm ² (avec Vgs=20V et 100A/cm ²)	35 / 2,5x10 ¹⁵ ; (4,5x2,25) mm ²	
2012	Bolotnikov et al. (GE Global Research)	DMOS	3,3	RonS= 18-20mΩ.cm ² (avec <75mΩ à Ids=25A ; Vgs=20V)	30 / 3x10 ¹⁵ ; (6x6) mm ² ; AA=0,29cm ²	[128]

Aujourd'hui, des constructeurs commencent à proposer sur le marché les premiers composants VMOSFET. La société Rohm a présenté, fin 2010, un MOSFET en SiC d'une tenue en tension de 600V et un courant de 10A en boîtier type « TO » ou sous forme de composant discret (« puce »). En 2011, la société a ajouté à sa gamme un composant d'une tenue en tension de 1200V pour un courant de 26A. La société Cree Research Inc. propose, elle aussi, des composants sous le format boîtier type « TO » ou directement de puce, avec une tenue en tension de 1200V pour deux courants : 24A et 33A. Le Tableau 12 présente les caractéristiques de MOSFET en SiC commercialisé par les sociétés Rohm et Cree Research Inc. en 2011.

Tableau 12 - Caractéristiques de MOSFET en SiC commercialisé par les sociétés Rohm et Cree Research Inc. en 2011 [129] [130] :

Année de sortie	Constructeur	Référence	V _{DSS} (V)	I _D (T _c =25°C) (A)	Température maximale (°C)	Boîtier
Fin 2010	Rohm	SCH2200AX	600	10	150	TO-220FM
2011	Rohm	SCH2090KE	1200	26	150	TO-247
2011	Cree Research Inc.	CMF10120D	1200	24	150	TO-247-3
2011	Cree Research Inc.	CMF20120D	1200	33	150	TO-247-3

D'autre part, il est important de noter que de nombreux travaux de recherche concernent l'utilisation de ces puces MOSFET dans des modules afin de les envisager pour certaines applications de puissance. Le Tableau 13 récapitule quelques-uns des modules VMOSFET en SiC réalisés depuis 2008.

Tableau 13 - Quelques packs (ou boîtiers) VMOSFET en SiC réalisés depuis 2008 :

Année de sortie	Constructeur	Tenue en tension V_{BR} (V)	Calibre en courant (A)	Température maximale (°C)	Type de pack ; Nombre de puces ...	Référence
2008	Honda R&D et Rohm	1200	230 (289kVA équivalent)	150	Dual Module ; DMOSFET (4,8x2,4)mm ² ; SBD (5,14x5,14)mm ²	[131]
2010	Rohm	600	450	200	Trench MOSFET	[132]
2010	TranSiC	1200	100			[133]
2010	U.S. Army Research Lab. et Cree Research Inc.	1200	400	100	Dual Module ; 16 DMOSFET 0,56cm ² ; 12 JBS 0,48cm ²	[134]
2010	U.S. Army Research Lab. et U.S. Naval Academy	1200	550	150	Dual Module ; 11 DMOSFET 50A (7x8)mm ² ; 11 JBS	[135]
2011	ALSTOM Transport (I&R)	1200	100	150	Dual Module ; DMOSFET Cree (5 puces de 20A) ; SBD Semisouth (4 puces de 30A)	[136] (et à la fin du Chapitre 3)
2011	APEI et Rohm	1200	1000	250	Dual Module ; 16 Trench MOSFET 100A (2 mΩ.cm ² ; 1,5mΩ)	[137]
2012	U.S. Army Research Lab. et U.S. Naval Academy	1200	880	125	Dual Module ; 11 DMOSFET 80A (7x8)mm ² ; 11 JBS 50A (0,56x0,56)mm ²	[138]

Les premiers packs de puissance commencent à être proposés commercialement. Un des premiers constructeurs ayant annoncé la commercialisation d'un pack « tout SiC » est la société Rohm, fin Mars 2012. Il s'agit du pack Dual-SiC, composé de MOSFET et de diodes Schottky de calibre 1200V-100A [139]. La société Powerex propose aussi des packs avec du SiC, comme par exemple la référence QJD1210010 qui est un pack « tout SiC » Dual MOSFET avec des puces Cree, pour un calibre de 1200V-100A. Fin 2012, Cree a annoncé la production de son premier Dual pack « tout SiC », de calibre 1200V-100A, à base de MOSFET et diodes Schottky, de référence CAS100H12AM1 [140] [141].


II.3 Les composants semi-conducteurs bipolaires en SiC

En Silicium, la limite en tension qui amène à choisir un composant bipolaire au lieu d'un composant unipolaire se situe à environ 800V. Avec le SiC, le seuil de changement de technologie unipolaire vers bipolaire n'est pas encore bien connu. Certains chercheurs parlent d'un seuil à environ 4kV [142]. Toutefois de nombreux problèmes sur ces composants restent à résoudre avant de pouvoir se prononcer sur ce point. En 2011, comme pour les diodes bipolaires, les composants semi-conducteurs bipolaires type « transistor » en SiC ne sont encore qu'au stade de la recherche. Nous allons nous intéresser uniquement à trois structures principales de bipolaires en SiC utiles dans l'électronique de puissance. Tout d'abord, le BJT (Bipolar Junction Transistor) ; puis le thyristor GTO en SiC qui peut avoir de l'intérêt en fort courant et haute tension ; et enfin l'IGBT en SiC qui associe les avantages d'un MOSFET unipolaire et d'un bipolaire type BJT.

II.3.1 Le BJT

En Silicium, dans le domaine de la forte puissance, ce type de composant BJT (Bipolar Junction Transistor) a quasiment disparu au profit de composant MOSFET ou IGBT. En SiC, ce composant reprend un peu de l'importance et intéresse les chercheurs. En effet, le BJT en SiC ne présente pas les problèmes sur l'oxyde de grille du MOSFET en SiC. D'autre part, il devrait présenter des résistances à l'état passant plus faible. Aujourd'hui, les recherches se concentrent sur l'augmentation du gain en courant qui reste faible et qui diminue lorsque la température augmente. Pour cela, par exemple, des montages Darlington sont utilisés [143].

En 2011, le record de tenue en tension est de 9,2kV, il est détenu par Zhang et al. (United Silicon Carbide, SiCLAB et US Army TACOM) [144]. Ce composant en SiC-4H a une région de « drift » de 50 μm pour un dopage de $7 \times 10^{14} \text{cm}^{-3}$. La densité de courant est de 150A/cm^2 avec une tension $V_{\text{CE}}=5\text{V}$ et un courant de base $I_{\text{B}}=5\text{mA}$ (voir Figure 15). Le Tableau 14 récapitule quelques-uns des BJT en SiC réalisés depuis 2004.



La structure BJT en SiC présente encore de nombreuses limites comme la dégradation des caractéristiques de conduction avec le temps de fonctionnement. Cette dégradation correspond à une réduction du gain en courant, une augmentation de la résistance de la région de saturation et une augmentation de l'effet Early (dans la région linéaire du transistor, lien entre le courant collecteur et la tension collecteur-émetteur). Des études tentent d'expliquer cette dégradation, comme celle de Gao et al. en 2007 [145] qui montre que la cause principale est l'augmentation de la densité d'état de la surface SiC/SiO₂ (augmentation de la recombinaison superficielle).

Le BJT est un composant intéressant puisqu'il présente de faibles pertes en conduction même soumis à des températures élevées mais le faible gain en courant, la diminution de ce gain en fonction de la température et les dégradations des caractéristiques de conduction dans le temps, en font un composant limité aux applications de faible courant. Toutefois, son étude est essentielle pour appliquer les résultats de recherches sur des composants comme l'IGBT (voir la partie II.3.3).

Tableau 14 - BJT en SiC réalisés depuis 2004 :

Année	Auteurs et affiliations	Gain en courant (β)	Tenue en tension V_{BR} (kV)	Caractéristiques en direct (@ RT)	Couche de « drift » ($\mu\text{m} / \text{cm}^{-3}$) et observations (AA=aire active)	Référence
2004	Zhang et al. (United Silicon Carbide, SiCLAB et US Army TACOM)	7	9,2	$R_{onS} = 33\text{m}\Omega.\text{cm}^2$ (avec $V_{ce}=5\text{V}$; $150\text{A}/\text{cm}^2$; $I_B=5\text{mA}$)	$50 / 7 \times 10^{14}$	[144]
2004	Zhao et al. (United Silicon Carbide, SiCLAB et US Army TACOM)	24,8	1,75	$R_{onS} = 12\text{m}\Omega.\text{cm}^2$ ($356\text{A}/\text{cm}^2$; $I_c=4,9\text{A}$)	$12 / 8,5 \times 10^{15}$	[146]
2005	Balachandran et al. (Rensselaer Polytech. Inst., Troy, NY)	9	4	$R_{onS} = 56\text{m}\Omega.\text{cm}^2$		[147]
2005	Zhang et al. (United Silicon Carbide, SiCLAB et US Army TACOM)	8,8	1,836	$R_{onS} = 4,7\text{m}\Omega.\text{cm}^2$ (avec $V_{ce}=5,9\text{V}$; $1252\text{A}/\text{cm}^2$; $I_c=7,64\text{A}$)	$12 / 6,7 \times 10^{15}$	[148]
2005	Zhang et al. (Electr. & Comput. Eng. Dept., State Univ. of New Jersey, Piscataway, NJ, USA)	7,1	1,677	$R_{onS} = 5,7\text{m}\Omega.\text{cm}^2$ ($525\text{A}/\text{cm}^2$; $I_c=3,2\text{A}$; $V_{CE}=3\text{V}$)	$AA=0,61\text{mm}^2$	[149]
2006	Krishnaswami et al. (Cree et Army Research Lab.)	44	3,2	$R_{onS} = 8,1\text{m}\Omega.\text{cm}^2$ (avec $I_c=10\text{A}$; $I_B=355\text{mA}$)	$32 / 2,5 \times 10^{15}$ $AA=0,09\text{cm}^2$	[150]
2007	Balachandran et al. (Rensselaer Polytech. Inst., Troy, NY)	3	6	$R_{onS} = 28\text{m}\Omega.\text{cm}^2$		[151]
2007	Hyung-Seok Lee Domeij et al. (R. Inst. of Technol. (KTH), Stockholm)	60	1,2	$R_{onS} = 5,2\text{m}\Omega.\text{cm}^2$		[152]
2010	Lindgren et al. (Transic)	75	1,2	$I_c=6\text{A}$; $140\text{A}/\text{cm}^2$; $I_b=600\text{mA}$ ($V_{CE}=0,5\text{V}$)		[153]
2011	Ghandi et al. (KTH R. Inst. of Technol., Kista, Sweden)	55	2,8	$R_{onS}=4\text{m}\Omega.\text{cm}^2$; $I_c=0,107\text{A}$; $825\text{A}/\text{cm}^2$		[154]
		52	2,8	$R_{onS}=6,8\text{m}\Omega.\text{cm}^2$; $I_c=5\text{A}$; $289\text{A}/\text{cm}^2$		
2011	Miyake et al. (Dept. of Electron. Sci. & Eng., Kyoto Univ., Kyoto, Japan)	Record : 257				[155]

II.3.2 Le Thyristor GTO en SiC

Le thyristor et le thyristor GTO (Gate Turn-Off) en Silicium sont des composants de très forte puissance, qui sont capables de tenir des tensions élevées et de commuter des forts courants, tout en ayant de faibles pertes en conduction. En revanche, leur utilisation est limitée en fréquence de par des temps de commutations importants. En effet, il s'agit de composants à avalanche dont ne savons pas contrôler la vitesse de commutation et qui nécessitent l'adjonction d'éléments LC afin de les conditionner correctement lors des commutations. Ces composants rencontrent de plus en plus d'intérêt pour des applications de puissance en fonctionnement impulsif. Ils peuvent supporter une haute tension et une forte contrainte thermique pendant des temps très court (une impulsion ou plusieurs impulsions). Avec l'arrivée du SiC, il est naturel que ce type de composant soit étudié. Dans la littérature nous retrouvons surtout des études sur le thyristor GTO. Ainsi, le premier thyristor GTO en SiC a été réalisé en 1997 par Agarwal et al. [156] (Voir Figure 16). Sa tenue en tension est de 700V pour une chute de tension à l'état passant de 4,8V et une densité de courant de 500A/cm² à la température de 350°C.




Figure 16 - Vue de coupe de la première structure thyristor GTO proposée par Agarwal et al. en 1997.

En 2011, le record de tenue en tension est détenu par Sugawara et al. (Kansai Electr. Power Co.) qui ont réalisé en 2004 un thyristor GTO en SiC de calibre 12,7kV [157]. La couche de « drift » est de type P⁻ dopée à $1-2 \times 10^{14} \text{cm}^{-3}$ pour une épaisseur de 120µm. La chute de tension à l'état passant est de 6,6V pour une densité de courant de 100A/cm², ce qui paraît être encore trop important. Ce niveau de tenue en tension a nécessité la mise en place de protections périphériques de type MESA/JTE. Le Tableau 15 récapitule quelques-uns des thyristors GTO en SiC réalisés depuis 1997.

Le thyristor GTO présente encore de nombreuses contraintes technologiques, comme pour les autres semi-conducteurs bipolaires en SiC. Nous pouvons citer notamment les gravures SiC permettant d'atteindre la couche de la gâchette ou la mise en place des protections périphériques (MESA / JTE). La métallisation de l'anode (type P) est elle aussi difficile à maîtriser ce qui engendre une chute de tension importante à l'état passant. De plus, les propriétés du polytype SiC conduisent à avoir des composants bipolaires avec une large barrière de potentiel (d'environ 3V). Malgré tout, cette barrière diminue en fonction de la température et les performances en conduction du composant peuvent être améliorées. En revanche, en haute tension, les performances du thyristor GTO restent bien supérieures pour le SiC par rapport au Si, que ce soit en conduction ou en commutation. Comme le montre Sakata et al. dans son étude en 2002 où il compare par simulation un thyristor GTO en Si de 6,2kV à un thyristor GTO en SiC de 4,5kV [158]. Ou encore comme l'étude de Sujod et al. en 2006 [159] qui met notamment en avant une réduction très importante des temps de blocage lorsque nous passons d'un thyristor GTO en Si au thyristor GTO en SiC.

Tableau 15 - Thyristors GTO en SiC réalisés depuis 1997 :

Année	Auteurs et affiliations	Tenue en tension V_{BR} (kV)	Caractéristiques en direct (@ RT)	Couche de « drift » ($\mu\text{m} / \text{cm}^{-3}$) et observations (AA=aire active)	Référence
1997	Agarwal et al. (Northrop)	0,7	$V_T=4,8\text{V}$; $500\text{A}/\text{cm}^2$ (@ 350°C)	Base P^- : $6 / 5 \times 10^{14}$	[156]
2001	Ruy et al. (Cree)	3,1	$V_T=5\text{A}$; $I_{AK}=20\text{A}$; $500\text{A}/\text{cm}^2$	P^- : $50 / 7-9 \times 10^{14}$	[160]
2004	Sugawara et al. (Kansai Electr. Power Co.)	12,7	$V_T=6,6\text{V}$; $100\text{A}/\text{cm}^2$	P^- : $120 / 1-2 \times 10^{14}$	[157]
2005	Brosselard et al. (Cegely, INSA Lyon et IBZ)	3,5	$V_T=5\text{V}$; $I_{AK}=3\text{A}$	P^- : $35 / 5 \times 10^{14}$	[161]
2005	Agarwal et al. (Cree)	1,7 (et 5)	$V_T=3\text{V}$; $I_{AK}=100\text{A}$		[162] [163]
2006	O'Brien et al. (U.S. Army Res. Lab.)		3,2kA (one-pulse) ; 2,6kA 5Hz (14000 pulses) ; 150°C	$(4 \times 4) \text{mm}^2$	[164]
2009	Wang et al. (Dept. of Electr. & Comput. Eng., North Carolina State Univ., Raleigh, NC)	4,5	$V_T=4,6\text{V}$; $25\text{A}/\text{cm}^2$	$0,36\text{cm}^2$	[165]
2009	Agarwal et al. (Cree)	9	$V_T=3,7\text{V}$; 100A ; $100\text{A}/\text{cm}^2$; max : 12,8kA (pulse)	$(1 \times 1) \text{cm}^2$	[166]

II.3.3 L'IGBT en SiC

Comme nous avons pu le voir, l'IGBT en Si constitue aujourd'hui le composant le plus utilisé dans la traction ferroviaire. En effet, il utilise les avantages complémentaires du transistor bipolaire et du MOSFET unipolaire. De plus, en comparaison aux composants bipolaires, l'IGBT nécessite un circuit de commande en tension beaucoup plus simple et consommant peu. De par ces avantages, l'IGBT est une structure prometteuse en SiC pour des applications fort courant, haute tension et haute température.

La majorité des recherches se concentrent sur des composants ayant un canal de type P en SiC, contrairement au Si où la majorité des IGBT possède un canal de type N. En effet, il est encore très difficile technologiquement de réaliser des IGBT en SiC avec un canal de type N. Le taux d'ionisation des dopants dans la région SiC de type P est moins important que celui de la région SiC de type N. Cela se justifiant par une énergie d'ionisation des accepteurs plus importante que celle des donneurs. Un composant avec un substrat de type P^+ aura donc une résistance à l'état passant plus importante que celle d'un composant avec un substrat de type N^+ [167]. D'autre part, Zhu et al. ont fait en 2005 une étude comparative de l'IGBT de type P avec un composant MGT (MOS-Gated bipolar Transistor) de type N. Le MGT est une structure composée d'un transistor de sortie bipolaire et de deux MOSFET de commande. Cette étude conclut à une préférence pour les hautes tensions de l'IGBT et cela malgré la faible mobilité des trous dans le canal P du MOSFET de l'IGBT [168].

Un des IGBT en SiC qui a marqué par ses performances lors de sa présentation dans la littérature est celui réalisé par Zhang et al. en 2005 [169] (voir Figure 17). Il s'agit d'un IGBT à tranchée (Trench), en SiC, ayant une tenue en tension de 10kV. Il a été réalisé par un substrat de type N⁺ de la société Cree Research Inc., avec une couche de dérive de type P⁻ faiblement dopée permettant de tenir la tension de 10kV. Pour le mettre en conduction, il faut appliquer une tension négative sur la grille. La résistance spécifique différentielle ($\delta V/\delta I$) est de 175m Ω .cm² à la température ambiante avec une polarisation de la grille $V_{GE} = -66V$ et une polarisation du collecteur $V_{CE} = -20V$. Cette résistance diminue lorsque la température augmente, et atteint 13m Ω .cm² à 150°C (pour $V_{GE} = -60V$ et $V_{CE} = -15V$). De plus, pour mettre en conduction ce composant une polarisation négative importante est nécessaire : $V_{CE} < -7,5V$ (à la température ambiante) et $V_{CE} < -4V$ (à 150°C).




Figure 17 - Vue de coupe de la structure IGBT-SiC à tranchée de 10kV proposée par Zhang et al. en 2005 [169].

La structure Trench permet de diminuer la résistance du canal et améliore l'injection des porteurs de l'émetteur mais elle reste encore très difficile à réaliser en SiC et cela représente un exploit technologique. C'est pour cela que des structures plus simples à concevoir comme la structure Planar sont aujourd'hui privilégiées. Le Tableau 16 récapitule quelques-uns des IGBT en SiC réalisés depuis 1999.

Les limites technologiques à franchir sont encore très importantes avant d'arriver à réaliser un IGBT en SiC « satisfaisant ». C'est peut-être pour cela que de plus en plus de documents dans la littérature proposent des études de comparaisons de structures modélisées sur des outils de simulation. Comme par exemple, Tamaki et al. qui proposent des résultats de simulation visant à comparer des structures DMOSFET à canal N avec des IGBT à canal P, de 15-20kV, en SiC [170]. Sung et al., en 2010, proposent des résultats de simulation 2D d'une nouvelle structure d'IGBT en SiC de 15kV [171].

Tableau 16 - IGBT en SiC réalisés depuis 1999 :

Année	Auteurs et affiliations	Type d'IGBT (P ou N)	Tenue en tension V_{BR} (kV)	Caractéristiques en direct (@ RT)	Couche de « drift » ($\mu\text{m} / \text{cm}^{-3}$) et observations (AA=aire active)	Référence
1999	Singh et al. (Cree)	P	0,085	$V_{GE}=-36\text{V}$; $V_{CE}=15\text{V}$; $I_F=1,5\text{A}$		[172]
2000	Ruy et al. (Cree)	N (SiC-6H)	0,4	RonS (différentielle) = $431\text{m}\Omega.\text{cm}^2$ (pour $V_{GE}=-30\text{V}$; $V_{CE}=-5\text{V}$) Et $80\text{m}\Omega.\text{cm}^2$ (400°C ; pour $V_{GE}=-30\text{V}$; $V_{CE}=-10\text{V}$; $I_F=2\text{A}$)	AA= $0,02\text{cm}^2$	[173]
2005	Avram et al. (Nat. Inst. for Res. & Dev. in Microtechnol., Bucharest)	N	4			[174]
2005	Zhang et al. (Rockwell Scientific Company et Cree)	P (Trench)	10	RonS (absolue) = $290\text{m}\Omega.\text{cm}^2$ RonS (différentielle) = $175\text{m}\Omega.\text{cm}^2$ (pour $V_{GE}=-66\text{V}$; $V_{CE}=-20\text{V}$) $13\text{m}\Omega.\text{cm}^2$ (pour $V_{GE}=-60\text{V}$; $V_{CE}=-15\text{V}$)	AA= $(0,5 \times 0,5)\text{mm}^2$	[169]
2006	Zhang et al. (Cree)	P	5,8	RonS (différentielle) = $570\text{m}\Omega.\text{cm}^2$ (pour $V_{GE}=-30\text{V}$)	$\mu = 2,3\text{cm}^2/\text{V.s}$ (canal)	[175]
2007	Zhang et al. (Cree)	P	9	RonS (différentielle) = $88\text{m}\Omega.\text{cm}^2$ (pour $V_{GE}=-20\text{V}$)	$\mu = 6,5\text{cm}^2/\text{V.s}$ (canal) ; $V_{TH} = -6,5\text{V}$	[176]
2007	Zhang et al. (Cree)	P	7,5	RonS (différentielle) = $26\text{m}\Omega.\text{cm}^2$ (pour $V_{GE}=-16\text{V}$)	$\mu = 10\text{cm}^2/\text{V.s}$ (canal) ; $V_{TH} = -7,6\text{V}$	[177]
2007	Sui et al. (Defense Advanced Research Project Agency)	P	Pratique : 5 Théorique : 20	(max. $31\text{A}/\text{cm}^2$)	$175 / 2 \times 10^{14}$	[178]
2008	Zhang et al. (Cree)	P	12	RonS (différentielle) = $18,6\text{m}\Omega.\text{cm}^2$ (pour $V_{GE}=-16\text{V}$; $V_F=5,3\text{V}$; $100\text{A}/\text{cm}^2$)	$100 / 2 \times 10^{14}$	[179]
2012	Sei-Hyung Ryu et al. (Cree)	P	15	RonS (différentielle) = $24\text{m}\Omega.\text{cm}^2$ (pour $V_{GE}=-20\text{V}$; $V_F=11,2\text{V}$; $200\text{A}/\text{cm}^2$)	$140 / 2 \times 10^{14}$; AA= $0,16\text{cm}^2$	[180]
		N	12,5	RonS (différentielle) = $5,3\text{m}\Omega.\text{cm}^2$ (pour $V_{GE}=20\text{V}$; $V_F=6,1\text{V}$; $200\text{A}/\text{cm}^2$)	$140 / 2 \times 10^{14}$; AA= $0,16\text{cm}^2$	

III. Conclusion

Les grandes avancées sur la taille des wafers de SiC ont permis aux équipes de recherche et aux constructeurs de mettre en œuvre de nombreuses structures de composants. Les résultats sont conformes aux attentes liées aux propriétés du matériau.

Les diodes Schottky SiC sont commercialisées depuis 2001 et aujourd'hui elles vont pouvoir remplacer des diodes PIN en Si dans une gamme de tension allant jusqu'à 1700V. L'avantage le plus important venant de leur absence de courant de recouvrement inverse lors du blocage. Malgré cela, la chute de tension directe reste encore élevée surtout à haute température. Le courant de fuite inverse reste important mais cela n'est pas un problème si nous avons une marge suffisante par rapport à l'emballement thermique. Les diodes JBS en SiC permettent de dépasser les limites de la diode Schottky en repoussant notamment les limites en tension et en courant. La première commercialisation a eu lieu en 2006 par la société Infineon dans des faibles calibres (600V - 20A). Les diodes bipolaires en SiC qui devraient adresser des applications sous tension élevée ne sont pas encore commercialisées. De nombreux problèmes liés notamment à la dégradation de leurs caractéristiques causée par le développement de « stacking faults » freinent leurs commercialisations.

Plusieurs types de composants semi-conducteurs actifs en SiC sont aujourd'hui commercialisés. Il s'agit de structure unipolaire de type JFET ou MOSFET. Les JFET en SiC sont commercialisés depuis 2004 (Infineon) et sont généralement des composants normalement fermés. Ils ont l'avantage de présenter une résistance à l'état passant très faible et sont de bons candidats pour les applications en haute température mais pour des tenues en tensions aujourd'hui limités à 1200V. Pour le rendre normalement ouvert et ainsi faciliter leur commande et leur intégration dans un onduleur de tension, des solutions par montage cascode sont proposées. Il s'agit d'association hybride de MOSFET en Si avec le JFET en SiC. Mais cette association complique la fonction interrupteur et limite la montée en température. D'autre part, nous pouvons noter qu'il existait dès 2010 des JFET normalement ouverts proposés uniquement par la société Semisouth qui a fermé en Octobre 2012.

Le MOSFET en SiC est arrivé sur le marché un peu plus tard, mais dès 2010 des calibres 600V -10A ont été proposés. Toutefois, cette structure a longtemps pâti d'une inquiétude générale sur la capacité des constructeurs à améliorer la mobilité du canal d'inversion et à fiabiliser l'oxyde de grille. Ces faiblesses limitent aujourd'hui ces composants à des températures de fonctionnement proches de celle du Si. En revanche, ces composants permettent d'augmenter les vitesses de commutation. Le MOSFET en SiC peut ainsi remplacer sur certaines applications les IGBT afin d'augmenter la fréquence de fonctionnement. Depuis 2012, des modules de puissances « tout SiC » équipées de puces MOSFET-SiC et de diodes Schottky SiC sont commercialisés pour des calibres 1200V-100A et semblent très prometteurs. De nombreux constructeurs travaillent sur ces composants afin d'être les premiers à proposer des calibres en tensions et en courants de plus en plus élevés.

Pour ce qui concerne les composants semi-conducteurs bipolaires, aucune structure n'est pour l'instant commercialisée, mais la recherche sur le sujet est très prometteuse. Avec le SiC, le seuil de changement de technologie unipolaire vers bipolaire en fonction de la tenue en tension n'est pas encore bien connu, mais certains chercheurs parlent de 4kV [142]. Les recherches sur les IGBT en SiC se concentrent sur des composants ayant un canal de type P pour lesquels de nombreux travaux visent à améliorer la durée de vie des porteurs et la réduction des « stacking fault ». Le BJT en SiC est aujourd'hui limité à la faible puissance. En effet, il dispose encore d'un faible gain en courant et ce gain diminue en fonction de la température. En revanche, il présente de faibles pertes en conduction même à températures élevées. Enfin, le thyristor GTO en SiC pourra servir dans des applications de très fortes puissances. Il est capable de tenir des tensions élevées et commuter des forts courants tout en ayant de faibles pertes en conduction.

IV. Références du chapitre 2

- [1] C. Raynaud, "Propriétés physiques et électroniques du carbure de silicium (SiC)," Techniques de l'ingénieur D3119, 10 Mai 2007.
- [2] J. Camassel, S. Contreras, and J. Robert, "SiC materials : a semiconductor family for the next century," *C. R. Academic. Science. Paris*, vol. t. 1, Série IV, pp. 5-21, 2000.
- [3] M.S. Shur, "SiC materials and devices," *Academic Press. San Diego, London, Boston, New-York, Sydney, Tokyo, Toronto: Willardon and Weber*, pp. 161-193, 1998.
- [4] W. Saito, I. Omura, T. Ogura, and H. Ohashi, "Theoretical limit estimation of lateral wide band-gap semiconductor power-switching device," *Solid-State Electronics*, vol. 48, no. issue 9, pp. 1555-1562, 2004.
- [5] Abdelghafour Galadi, "Étude des propriétés physiques et nouvelle modélisation SPICE des transistors FLIMOS de puissance," Université Paul Sabatier, Toulouse III, Thèse de doctorat 25/07/2008.
- [6] B.J. Baliga, "Semiconductors for High-Voltage, Vertical Channel FET's," *J. Appl. Phys.*, vol. 53, no. 3, pp. 1759-1764, 1982.
- [7] B.J. Baliga, "Power Semiconductor Device Figure of Merit for High-Frequency Applications," *IEEE Trans. Electron Devices*, vol. 10, pp. 455-457, 1989.
- [8] R. Keyes, "Figure of Merit for Semiconductors for High-Speed Switches," *Proc. IEEE*, vol. 60, pp. 225-235, 1972.
- [9] E.O. Johnson, "Physical Limitations on Frequency and Power Parameters of Transistors," *RCA Rev.*, vol. 26, pp. 163-177, 1963.
- [10] P. Chow et al., "SiC and GaN bipolar power devices," *Solid-State Electronics*, vol. 44, pp. 277-301, 2000.
- [11] Vang Heu, "Optimisation des étapes technologiques pour la fabrication de composants de puissance en Carbure de Silicium," Institut National des Sciences Appliquées de Lyon, Thèse de doctorat 18/12/2006.
- [12] I. Kamata, H. Tsuchida, T. Jikimoto, and K. Izumi, "Conditions for Micropipe Dissociation by 4H-SiC CVD Growth - Proceedings of the 4th European Conference on Silicon Carbide and Related Materials," *Mat. Science Forum, Linköping, Sweden*, vol. 433-436, pp. 261-264, 2002.
- [13] D. Nakmura et al., "Ultrahigh-quality silicon carbide single crystals," *Silicon Carbide in Contention - Nature*, vol. 430, pp. 1009-1012, 26 August 2004.
- [14] Cree Research Inc. (Deb Lovig), *Cree Demonstrates 100-mm Zero-Micropipe Silicon Carbide Substrates*, Press Room Cree (http://www.cree.com/press/press_detail.asp?i=1179923837641), Ed., May 23, 2007.
- [15] L. Junlin, G. Jiqiang, C. Jikuan, Y. Jianfeng, and Q. Guanjun, "Model for micropipe formation in 6H-SiC single crystal by sublimation method," *Materials Letters* 59, pp. 2374-2377, 2005.
- [16] M. Rui-Xia, Z. Yu-Ming, Z. Yi-Men, T. Xiao-Yan, and G. Qing-Feng, "Investigation of dislocations in 8° off-axis 4H-SiC epilayer," *Chin. Phys. B*, vol. 19, no. 7, pp. 076106.1-076106.5, 2010.
- [17] P.G. Neudeck and J.A. Powell, "Performance limiting micropipe defects in Silicon Carbide Wafer," *IEEE Electron Device Lett.*, vol. 15, no. issue 2, pp. 63-65, Feb. 1994.
- [18] E.K. Sanchez et al., "Nucleation of threading dislocations in sublimation grown silicon carbide," *J. Appl. Physics*, vol. 91, no. 3, pp. 1143-1148, 2002.
- [19] J.P. Bergman, H. Lendenmann, P.A. Nilsson, U. Lindefed, and P. Skytt, "Crystal Defects as source of anomalous Forward Voltage increase of 4H-SiC Diodes," *Mat. Sciences Forum*, vol. 353-356, pp. 299-302, 2001.
- [20] D. Stephani, "Prospects of SiC Power Devices – From the state of the art to future trends," *Document SiCED*, no. ECPE Seminar, 2006.
- [21] N. Gregory. (2012, Oct.) Starkville Daily News. [Online]. <http://www.starkvilledailynews.com/node/11673> [Consulté en 2013]

- [22] Y. Sugawara et al., "12-19kV 4H-SiC pin Diodes with Low Power Loss," *Power Semiconductors Devices & ICs, ISPSD'01, Proceedings of the 13th International Symposium, Osaka, Japan*, pp. 27-30, 2001.
- [23] N. Dheilily, D. Planson, G. Pâques, and S. Scharnholz, "Conception d'une protection périphérique originale pour composants bipolaires en carbure de silicium (SiC)," *Électronique de Puissance du Futur, 13ème édition (EPF 2010), Saint-Nazaire, France*, 2010.
- [24] B.A. Hull et al., "A 180 Amp/4.5 kV 4H-SiC PiN Diode for High Current Power Modules," *IEEE International Symposium on Power Semiconductor Devices and IC's, Naples*, pp. 1-4, 2006.
- [25] H.M. McGlothlin, D.T. Morissette, J.A. Cooper Jr, and M.R. Melloch, "4 kV silicon carbide Schottky diodes for high-frequency switching applications," *Device Research Conference Digest, 57th Annual, Santa Barbara, USA*, pp. 42-43, June 1999.
- [26] R. Singh, K.G. Irvine, J.T. Richmond, and J.W. Palmour, "High-Temperature Performance of 10 Kilovolts, 200 Amperes (Pulsed) 4H-SiC PiN Rectifiers," *Materials Science Forum*, vol. 389-393, pp. 1265-1268, 2002.
- [27] K. Nakayama et al., "8.3 kV 4H-SiC PiN Diode on (000-1) C-Face with Small Forward Voltage Degradation," *Materials Science Forum*, vol. 483-485, pp. 969-972, 2005.
- [28] D. Peters et al., "Large Area, Avalanche-Stable 4H-SiC PIN Diodes with VBR > 4.5 kV," *Materials Science Forum*, vol. 483-485, pp. 977-980, 2005.
- [29] M.K. Das et al., "Drift-Free, 50 A, 10 kV 4H-SiC PiN Diodes with Improved Device Yields," *Materials Science Forum*, vol. 483-485, pp. 965-968, 2005.
- [30] M.K. Das et al., "Ultra High Power 10 kV, 50 A SiC PiN Diodes," *Power Semiconductor Devices and ICs, ISPSD '05, The 17th International Symposium on, Santa Barbara, CA*, pp. 299-302, 2005.
- [31] P. Brosselard et al., "The effect of the temperature on the Bipolar Degradation of 3.3 kV 4H-SiC PiN diodes," *Power Semiconductor Devices and IC's, ISPSD '08, 20th International Symposium on, Orlando, FL*, pp. 237-240, 2008.
- [32] Y. Tanaka et al., "Development of 6kV-class SiC-PiN diodes for high-voltage power inverter," *Power Semiconductor Devices & IC's (ISPSD), 22nd International Symposium on, Hiroshima*, pp. 213-216, 2010.
- [33] D. Peters, W. Bartsch, B. Thomas, and R. Sommer, "6.5 kV SiC PiN Diodes with Improved Forward Characteristics," *Materials Science Forum*, vol. 645-648, pp. 901-904, 2010.
- [34] H. Niwa, G. Feng, J. Suda, and T. Kimoto, "Breakdown Characteristics of 12-20 kV-class 4H-SiC PiN Diodes with Improved Junction Termination Structures," *Proceedings of the 2012 24th International Symposium on Power Semiconductor Devices and ICs, Bruges, Belgium*, pp. 381-384, 3-7 June 2012.
- [35] A. Hefner et al., "Characterization of SiC PiN diode forward bias degradation," *IEEE Industry Applications Conference*, vol. 2, pp. 1252-1260, 2004.
- [36] H. Jacobson, J.P. Bergman, C. Hallin, T. Tuomi, and E. Janzén, "Properties of different stacking faults that cause degradation in SiC PiN diodes," *Materials Science Forum*, vol. 433-436, pp. 913-916, 2003.
- [37] S. Soloviev, D. Cherednichenko, and T.S. Sudarshan, "Formation of Stacking Faults in Diffused SiC p+/n-/n+ and p+/p-/n+ Diodes," *Materials Science Forum*, vol. 457-460, pp. 525-528, 2004.
- [38] R.E. Stahlbush, K.X. Lui, and M.E. Twigg, "Effects of Dislocations and Stacking Faults on the Reliability of 4H-SiC PiN Diodes," *Proceedings of the 44th Annual IEEE International Reliability Physics Symposium*, pp. 90-94, 2006.
- [39] J.J. Sumakeris et al., "Techniques for Minimizing the Basal Plane Dislocation Density in SiC Epilayers to Reduce Vf Drift in SiC Bipolar Power Devices," *Materials Science Forum*, vol. 527-529, pp. 141-146, 2006.
- [40] P. Brosselard, M. Berthou, X. Jordà, P. Godignon, and J. Millan, "Comparaison de diodes SiC-4H Schottky et bipolaires 3kV-20A," *EPF2008, Diapositive de Electronique de Puissance du*

Futur, Tours, France, 2008.

- [41] M. Bhatnagar, P.K. McLarty, and B.J. Baliga, "Silicon carbide high voltage (400V) Schottky barrier diodes," *IEEE, Electron Device Letters*, vol. 13, pp. 501-503, 1992.
- [42] R. Singh, J.A. Cooper Jr, T.P. Chow, and J.W. Palmour, "SiC Power Schottky and PiN diodes," *IEEE, Transaction on Electron Devices*, vol. 49, no. 4, pp. 665-672, 2002.
- [43] J.H. Zhao, P. Alexandrov, and X. Li, "Demonstration of the First 10-kV 4H-SiC Schottky Barrier Diodes," *IEEE Electron Device Letters*, vol. 24, pp. 402-404, 2003.
- [44] R. Raghunathan, D. Alok, and B.J. Baliga, "High voltage 4H-SiC Schottky barrier diodes," *IEEE Electron Device Letters*, vol. 16, no. issue 6, pp. 226-227, 1995.
- [45] V. Saxena and A.J. Steckl, "High Voltage 4H SiC Rectifiers Using Pt and Ni Metallization," *Materials Science Forum*, vol. 264-268, pp. 937-940, 1998.
- [46] K.P. Schoen, J.M. Woodall, J.A. Cooper, and M.R. Melloch, "Design considerations and experimental analysis of high-voltage SiC Schottky barrier rectifiers," *Electron Devices, IEEE Transactions on*, vol. 45, no. issue 7, pp. 1595-1604, 1998.
- [47] T. Nakamura, T. Miyanagi, I. Kamata, T. Jikimoto, and H. Tsuchida, "A 4.15 kV 9.07 mΩcm² 4H-SiC Schottky-Barrier Diode Using Mo Contact Annealed at High Temperature," *IEEE Electron Device Letters*, vol. 26, no. 2, pp. 99-101, Feb. 2005.
- [48] J. Nishio et al., "Ultralow-Loss SiC Floating Junction Schottky Barrier Diodes (Super-SBDs)," *Electron Devices, IEEE Transactions on, Lausanne, Switzerland*, vol. 55, no. issue 8, pp. 1954-1960, Aug. 2008.
- [49] A. Kinoshita et al., "Fabrication of 1.2kV, 100A, 4H-SiC(0001) and (000-1) Junction Barrier Schottky Diodes with Almost Same Schottky Barrier Height," *Materials Science Forum*, vol. 645-648, pp. 893-896, 2010.
- [50] K. Vassilevski, I.P. Nikitina, A.B. Horsfall, N.G. Wright, and C.M. Johnson, "4.6 kV, 10.5 mΩcm² Nickel Silicide Schottky Diodes on Commercial 4H-SiC Epitaxial Wafers," *Materials Science Forum*, vol. 645-648, pp. 897-900, 2010.
- [51] H.-R. Chang, R.N. Gupta, C. Winterhalter, and E. Hanna, "Comparison of 1200 V silicon carbide Schottky diodes and silicon power diodes," *Energy Conversion Engineering Conference and Exhibit, (IECEC) 35th Intersociety, Las Vegas, NV, USA*, vol. 1, pp. 174-179, 2000.
- [52] X. Jorda et al., "Comparative evaluation of high current SiC Schottky diodes and Si PN junction diodes," *Electron Devices, Spanish Conference on*, pp. 87-90, 2005.
- [53] R. Singh, S. Ryu, J.W. Palmour, A. Hefner, and J. Lai, "1500V, 4A 4H-SiC JBS diodes," *Proceedings of the conference ISPSD, Toulouse, France*, pp. 101-104, 22-25 Mai 2000.
- [54] J.-S. Lai et al., "High current SiC JBS diode characterization for hard- and soft-switching applications," *Industry Applications Conference, Thirty-Sixth IAS Annual Meeting, Conference Record of the 2001 IEEE, Chicago, IL, USA*, vol. 1, pp. 384-390, 2001.
- [55] R. Rupp, M. Treu, S. Voss, F. Bjork, and T. Reimann, "'2nd Generation" SiC Schottky diodes: A new benchmark in SiC device ruggedness," *Power Semiconductor Devices and IC's, ISPSD 2006, IEEE International Symposium on, Naples, Italy*, pp. 1-4, 4-8 June 2006.
- [56] F. Bjoerk, J. Hancock, M. Treu, R. Rupp, and T. Reimann, "2nd generation 600V SiC Schottky diodes use merged pn/Schottky structure for surge overload protection," *Applied Power Electronics Conference and Exposition, APEC '06, Twenty-First Annual IEEE*, March 2006.
- [57] P. Brosselard et al., "1.2 kV Rectifiers Thermal Behaviour: comparison between Si PiN, 4H-SiC Schottky and JBS diodes," *Power Electronics and Applications, European Conference on, Aalborg*, pp. 1-9, 2-5 Sept. 2007.
- [58] Y. Sugawara, K. Asano, and R. Saito, "3.6 kV 4H-SiC JBS Diodes with Low RonS," *Materials Science Forum*, vol. 338-342, pp. 1183-1186, 2000.
- [59] F. Dahlquist et al., "A 2.8kV, Forward Drop JBS Diode with Low Leakage," *Materials Science Forum*, vol. 338-342, pp. 1179-1182, 2000.
- [60] P. Alexandrov et al., "Demonstration of a 140 A, 800 V, fast recover 4H-SiC P-i-N/Schottky barrier (MPS) diode," *Semiconductor Device Research Symposium*, pp. 13-16, 2001.

- [61] J. Wu, L. Fursin, Y. Li, P. Alexandro, and J.H. Zhao, "4,308V, 20.9 mΩ·cm² 4H-SiC MPS Diodes Based on a 30μm Drift Layer," *Materials Science Forum*, vol. 457-460, pp. 1109-1112, 2004.
- [62] B.A. Hull et al., "Performance and Stability of Large-Area 4H-SiC 10-kV Junction Barrier Schottky Rectifiers," *Electron Devices, IEEE Transactions on, Lausanne, Switzerland*, vol. 55, no. issue 8, pp. 1864-1870, 2008.
- [63] J. Hu, Larry X. Li, Petre Alexandrov, Xiao Hui Wang, and Jian H. Zhao, "5 kV, 9.5 A SiC JBS Diodes with Non-Uniform Guard Ring Edge Termination for High Power Switching Application," *Materials Science Forum*, vol. 600-603, pp. 947-950, 2008.
- [64] Q.C. Zhang et al., "Influence of Shockley Stacking Fault Generation on Electrical Behavior of 4H-SiC 10 kV MPS Diodes," *Silicon Carbide and Related Materials, Materials Science Forum*, vol. 645-648, pp. 331-334, 2009.
- [65] C.W. Tipton, D. Ibitayo, D. Urciuoli, and G.K. Ovrebo, "Development of a 15 kV bridge rectifier module using 4H-SiC junction-barrier schottky diodes," *Dielectrics and Electrical Insulation, IEEE Transactions on*, vol. 18, no. issue 4, pp. 1137-1142, 2011.
- [66] D. Domes and X. Zhang, "CASCODE LIGHT - normally-on JFET stand alone performance in a normally-off Cascode circuit," *PCIM2010, Nuremberg, Germany*, no. paper 49, pp. 299-303, 4-6 May 2010.
- [67] Ph. Godignon, *Silicon Carbide for Power Semiconductor Devices*, (images de la présentation orale) SAAIE'06, Ed. Gijon, 15/09/2006.
- [68] M. Treu et al., "Strategic Considerations for Unipolar SiC Switch Options: JFET vs. MOSFET," *Industry Applications Conference, 2007. 42nd IAS Annual Meeting. Conference Record of the 2007 IEEE*, pp. 324-330, Sept. 2007.
- [69] J.H. Zhao, P. Alexandrov, Jianhui Zhang, and Xueqing Li, "Fabrication and characterization of 11-kV normally off 4H-SiC trench-and-implanted vertical junction FET," *Electron Device Letters, IEEE*, vol. 25, no. issue 7, pp. 474-476, July 2004.
- [70] Y. Sugawara, M. Asano, R. Singh, J. Palmour, and D. Takayama, "4.5 kV novel high voltage high performance SiC-FET "SIAFET"," *Power Semiconductor Devices and ICs, The 12th International Symposium on, Toulouse, France*, pp. 105-108, 2000.
- [71] K. Asano et al., "5 kV 4H-SiC SEJFET with low RonS of 69mΩcm," *Power Semiconductor Devices and ICs, The 14th International Symposium on*, pp. 61-64, 2002.
- [72] K. Asano et al., "5.5 kV normally-off low RonS 4H-SiC SEJFET," *Power Semiconductor Devices and ICs, ISPSD '01. Proceedings of the 13th International Symposium on, Osaka, Japan*, pp. 23-26, 2001.
- [73] Y. Tanaka et al., "Fabrication of 700V SiC-SIT with Ultra-Low On-Resistance of 1.01mΩ·cm²," *Materials Science Forum*, vol. 527-529, pp. 1219-1222, 2006.
- [74] Y. Tanaka et al., "Buried Gate Static Induction Transistors in 4H-SiC (SiC-BGSITs) with Ultra Low On-Resistance," *Power Semiconductor Devices and IC's, ISPSD '07., 19th International Symposium on, Jeju Island*, pp. 93-96, 2007.
- [75] V. Veliadis et al., "Investigation of the Suitability of 1200-V Normally-Off Recessed-Implanted-Gate SiC VJFETs for Efficient Power-Switching Applications," *IEEE, Electron Device Letters*, vol. 30, no. issue 7, pp. 736-738, 2009.
- [76] H. Onose, A. Watanabe, T. Someya, and Y. Kobayashi, "2 kV 4H-SiC Junction FETs," *Material Science Forum*, vol. 389-393, pp. 1227-1230, 2002.
- [77] P. Friedrichs et al., "Application-Oriented Unipolar Switching SiC Devices," *Materials Science Forum*, vol. 389-393, pp. 1185-1190, 2001.
- [78] R.N. Gupta, H.R. Chang, E. Hanna, and C. Bui, "A 600 V SiC Trench JFET," *Materials Science Forum*, vol. 389-393, pp. 1219-1222, 2002.
- [79] P. Friedrichs et al., "Stacked high voltage switch based on SiC VJFETs," *Power Semiconductor Devices and ICs, ISPSD '03., IEEE 15th International Symposium on*, pp. 139-142, 2003.
- [80] L. Cheng et al., "Fast Switching (41 MHz), 2.5 MOhm·cm², High-current 4H-SiC VJFETs for

- High Power and High Temperature Applications," *Materials Science Forum, Silicon Carbide and Related Materials, Pittsburgh, Pennsylvania*, vol. 527-529, pp. 1183-1186, 2006.
- [81] J.D. Scofield, S.-H. Ryu, S. Krishnaswami, H. Fatima, and A. Agarwal, "1.8 kV, 10 mOhm-cm² 4H-SiC JFETs," *MRS Proceedings, B12-02*, vol. 911, 2006.
- [82] Y Li, P Alexandrov, and J.H. Zhao, "1.88mOhm.cm² 1650V normally-on 4H-SiC JFET," *IEEE Transactions on Electron Devices*, vol. 55, no. issue 8, pp. 1880-1886, 2008.
- [83] V. Veliadis et al., "A 1680-V (at 1mA/cm²) 54-A (at 780W/cm²) Normally ON 4H-SiC JFET With 0.143-cm² Active Area," *IEEE, Electron Device Letters*, vol. 29, no. issue 10, pp. 1132-1134, Oct. 2008.
- [84] V Veliadis et al., "A 2055-V (at 0.7 mA/cm²) 24-A (at 706 W/cm²) normally On 4H-SiC JFET With 6.8- mm² active area and blocking-voltage capability reaching the material limit," *IEEE Electron Device Letters*, vol. 29, no. issue 12, pp. 1325-1327, 2008.
- [85] Y. Tanaka, A. Takatsuka, T. Yatsuo, K. Arai, and K. Yano, "1200 V, 35 A SiC-BGSIT with improved blocking gain of 480," *Power Semiconductor Devices & IC's (ISPSD), 22nd International Symposium on*, pp. 357-360, 6-10 June 2010.
- [86] V. Veliadis et al., "A 9-kV Normally-on Vertical-Channel SiC JFET for Unipolar Operation," *IEEE, Electron Device Letters*, vol. 31, no. issue 5, pp. 470-472, 2010.
- [87] J.H. Zhao et al., "A Novel High-Voltage Normally-Off 4H-SiC Vertical JFET," *Materials Science Forum*, vol. 389-393, pp. 1223-1226, 2002.
- [88] J.H. Zhao et al., "3.6 mΩcm², 1726V 4H-SiC normally-off trench-and-implanted vertical JFETs," *Power Semiconductor Devices and ICs, ISPSD '03, IEEE 15th International Symposium on*, pp. 50-53, 2003.
- [89] J.H. Zhao, L. Fursin, P. Alexandrov, L.X. Li, and M. Weiner, "4,340V, 40 mΩcm² Normally-Off 4H-SiC VJFET," *Materials Science Forum*, vol. 457-460, pp. 1161-1164, 2004.
- [90] J.H. Zhao et al., "6A, 1kV 4H-SiC Normally-Off Trench-and-Implanted Vertical JFETs," *Materials Science Forum*, vol. 457-460, pp. 1213-1216, 2004.
- [91] L. Fursin, L. X. Li, and J. H. Zhao, "1,530V, 17.5mΩcm² Normally-Off 4H-SiC VJFET Design, Fabrication and Characterization," *Materials Science Forum*, vol. 457-460, pp. 1157-1160, 2004.
- [92] Y.Z. Li, P. Alexandrov, J.H. Zhang, L.X. Li, and J.H. Zhao, "10 kV, 87 mΩcm² Normally-Off 4H-SiC Vertical Junction Field-Effect Transistors," *Materials Science Forum*, vol. 527-529, pp. 1187-1190, 2006.
- [93] K. Ishikawa et al., "Normally-off SiC-JFET inverter with low-voltage control and a high-speed drive circuit," *Power Semiconductor Devices and IC's, ISPSD '07., 19th International Symposium on, Jeju Island*, pp. 217-220, 2007.
- [94] D.C. Sheridan, A. Ritenour, V. Bondarenko, P. Burks, and J.B. Casady, "Record 2.8mΩ-cm² 1.9kV enhancement-mode SiC VJFETs," *Power Semiconductor Devices & IC's, (ISPSD), 21st International Symposium on, Barcelona, Spain*, pp. 335-338, 14-18 June 2009.
- [95] "Performance of 15 mm² 1200 V Normally-Off SiC VJFETs with 120 A Saturation Current," *Materials Science Forum*, vol. 645-648, pp. 937-940, 2010.
- [96] A. Ritenour, D.C. Sheridan, V. Bondarenko, and J.B. Casady, "Saturation current improvement in 1200 V normally-off SiC VJFETs using non-uniform channel doping," *Power Semiconductor Devices & IC's (ISPSD), 22nd International Symposium on, Hiroshima*, pp. 361-364, 2010.
- [97] (Consulté en 2011) Site de la société Infineon. [Online]. <http://www.infineon.com>
- [98] N. Hans-Peter and A. Bjorn, "Design of a Gate Drive Circuit For use with SiC JFETs," *IREEEME*, vol. 18, 2002.
- [99] J.-K. Lim, M. Bakowski, and H.-P. Nee, "Design and gate drive considerations for epitaxial 1.2 kV buried grid N-on and N-off JFETs for operation at 250°C," *Materials Science Forum*, vol. 645-648, pp. 961-964, 2009.
- [100] R. Kelley, F. Rees, and D. Schwob, "Optimized Gate Driver for Enhancement-mode SiC JFET," *PCIM2010 Europe, Nuremberg, Germany*, 2010.

- [101] R. Siemieniec and U. Kirchner, "The 1200V Direct-Driven SiC JFET power switch," *Power Electronics and Applications (EPE 2011), The 14th European Conference on, Birmingham*, pp. 1-10, 2011.
- [102] A. Lostetter et al., "High-temperature silicon carbide and silicon on insulator based integrated power modules," *IEEE, Vehicle Power and Propulsion Conference, VPPC '09*, pp. 1032-1035, 7-10 Sept. 2009.
- [103] F. Xu et al., "High Temperature Packaging of 50 kW Three-Phase SiC Power Module," *Power Electronics and ECCE Asia (ICPE & ECCE), 2011 IEEE 8th International Conference on*, pp. 2427-2433, 2011.
- [104] (Consulté en 2011) site de la société SemiSouth. [Online]. <http://www.semisouth.com>
- [105] S. Harada et al., "Relationship between channel mobility and interface state density in SiC metal-oxide-semiconductor field-effect transistor," *Journal of Applied Physics*, vol. 91, no. issue 3, pp. 1568-1571, Feb. 2002.
- [106] R. Schorner et al., "Enhanced channel mobility of 4H-SiC metal-oxide-semiconductor transistors fabricated with standard polycrystalline silicon technology and gate-oxide nitridation," *Applied Physics Letters*, vol. 80, no. issue 22, pp. 4253-4255, June 2002.
- [107] M. Gurfinkel et al., "Ultra-Fast Measurements of VTH Instability in SiC MOSFETs due to Positive and Negative Constant Bias Stress," *IEEE, International Integrated Reliability Workshop Final Report*, pp. 49-53, 2006.
- [108] M. Gurfinkel et al., "Characterization of Transient Gate Oxide Trapping in SiC MOSFETs Using Fast I-V Techniques," *IEEE, Transactions on Electron Devices*, vol. 55, no. 8, pp. 2004-2012, 2008.
- [109] J. Senzaki et al., "Excellent effects of hydrogen postoxidation annealing on inversion channel mobility of 4H-SiC MOSFET fabricated on (112̄0) face," *IEEE, Electron Device Letters*, vol. 23, no. issue 1, pp. 13-15, Jan. 2002.
- [110] K. Fukuda, M. Kato, K. Kojima, and J. Senzaki, "Effect of gate oxidation method on electrical properties of metal-oxide-semiconductor field-effect transistors fabricated on 4H-SiC C(0001̄) face," *Applied Physics Letters*, vol. 84, no. issue 12, pp. 2088-2090, Mar 2004.
- [111] S.-H. Ryu et al., "10-kV, 123 mΩcm² 4H-SiC Power DMOSFETs," *IEEE, Electron Device Letters*, vol. 25, no. issue 8, pp. 556-558, 2004.
- [112] S.-H. Ryu et al., "10 A, 2.4 kV Power DiMOSFETs in 4H-SiC," *IEEE, Electron Device Letters*, vol. 23, no. issue 6, pp. 321-323, June 2002.
- [113] S. Harada et al., "8.5 mΩ · cm² 600-V double-epitaxial MOSFETs in 4H-SiC," *IEEE, Electron Device Letters*, vol. 25, no. issue 5, pp. 292-294, May 2004.
- [114] S. Harada et al., "4.3 mΩcm², 1100 V 4H-SiC Implantation and Epitaxial MOSFET," *Materials Science Forum*, vol. 527-529, pp. 1281-1284, 2006.
- [115] Q. Zhang, M. Gomez, C. Bui, and E. Hanna, "1600V 4H-SiC UMOSFETs with dual buffer layers," *Power Semiconductor Devices and ICs, (ISPSD '05), The 17th International Symposium on, Santa Barbara*, pp. 211-214, 23-26 May 2005.
- [116] Y. Sui, T. Tsuji, and J.A. Jr. Cooper, "On-State Characteristics of SiC Power UMOSFETs on 115-μm Drift Layers," *IEEE, Electron Device Letters*, vol. 26, pp. 255-257, 2005.
- [117] A. Schöner et al., "Realization of Large Area Vertical 3C-SiC MOSFET Devices," *Materials Science Forum*, vol. 527-529, pp. 1273-1276, 2005.
- [118] S. Harada et al., "1.8 mΩcm², 10 A Power MOSFET in 4H-SiC," *Electron Devices Meeting, IEDM '06. International, San Francisco, CA*, pp. 1-4, 11-13 Dec. 2006.
- [119] N. Miura et al., "Successful Development of 1.2 kV 4H-SiC MOSFETs with the Very Low On-Resistance of 5 mΩcm²," *Power Semiconductor Devices and IC's, (ISPSD'06), IEEE, International Symposium on, Naples, Italy*, pp. 1-4, 4-8 June 2006.
- [120] S.-H. Ryu et al., "Development of 8 mΩ-cm², 1.8 kV 4H-SiC DMOSFETs," *Materials Science Forum*, vol. 527-529, pp. 1261-1264, 2006.
- [121] S.-H. Ryu et al., "10kV, 5A 4H-SiC Power DMOSFET," *Power Semiconductor Devices and*

- IC's, ISPSD'06, IEEE, International Symposium on, Naples, Italy*, pp. 1-4, 4-8 June 2006.
- [122] Y. Nakano, M. Toshikazu, R. Nakamura, T. Nakamura, and A. Kamisawa, "4H-SiC Trench Metal Oxide Semiconductor Field Effect Transistors with Low On-Resistance," *Jpn J Appl Phys*, vol. 48, no. 4, issue 2, pp. 1-4, 2009.
- [123] K. Matocha et al., "1400 volt, 5 mΩ-cm² SiC MOSFETs for high-speed switching," *Power Semiconductor Devices & IC's, (ISPSD), The 22nd International Symposium on, Hiroshima*, pp. 365-368, 6-10 June 2010.
- [124] H. Kono et al., "1360 V, 5.0 mΩcm² Double-Implanted MOSFETs Fabricated on 4H-SiC(000-1)," *Materials Science Forum*, vol. 645-648, pp. 987-990, 2010.
- [125] S.-H. Ryu et al., "3.7 mΩ-cm², 1500 V 4H-SiC DMOSFETs for advanced high power, high frequency applications," *Power Semiconductor Devices and ICs, (ISPSD), IEEE, The 23rd International Symposium on*, pp. 227-230, 2011.
- [126] B.A. Hull et al., "1700V, 20A 4H-SiC DMOSFETs Optimized for High Temperature Operation," *Materials Science Forum*, vol. 679-680, pp. 633-636, 2011.
- [127] Z. Stum et al., "4kV Silicon Carbide MOSFETs," *Materials Science Forum*, vol. 679-680, pp. 637-640, 2010.
- [128] A. Bolotnikov et al., "3.3kV SiC MOSFETs Designed for Low On-resistance and Fast Switching," *Proceedings of the 2012 24th International Symposium on Power Semiconductor Devices and ICs, Bruges, Belgium*, pp. 389-392, June 2012.
- [129] (Consulté en 2011) Site de la société Cree Research Inc. [Online]. <http://www.cree.com/>
- [130] (Consulté en 2011) Site de la société Rohm. [Online]. <http://www.rohm.com>
- [131] (Consulté en 2012) <http://www.rohm.com/ei/04/cs2.html>.
- [132] (Consulté le 4 Octobre 2010) <http://www.rohm.com/news/101004.html>.
- [133] M. Östling, "Silicon carbide based power devices," *Electron Devices Meeting (IEDM), 2010 IEEE International, San Francisco, CA*, pp. 13.3.1-13.3.4, December 2010.
- [134] D. Urciuoli, R. Green, A. Lelis, and D. Ibitayo, "Performance of a dual, 1200 V, 400 A, silicon-carbide power MOSFET module," *IEEE, Energy Conversion Congress and Exposition (ECCE), Atlanta, GA*, pp. 3303-3310, 12-16 Sept. 2010.
- [135] R.A. Wood and T.E. Salem, "Characteristics of a 1200V, 550A SiC DMOSFET Dual Module," *PCIM2010 Europe, Nuremberg, Germany*, no. paper 48, pp. 293-298, 4-6 May 2010.
- [136] S. Dagdag and P. Lasserre, "Dispositif d'interconnexion électrique d'au moins un composant électronique avec une alimentation électrique comprenant des moyens de diminution d'une inductance entre des première et deuxième bornes," FR2974969A1, Mai 03, 2011.
- [137] (Consulté le 10 Avril 2011) http://www.rohm.com/news/111004_2.html.
- [138] R.A. Wood and T.E. Salem, "Long-term Operation and Reliability Study of a 1200-V, 880-A All-SiC Dual Module," *SPEEDAM 2012, International Symposium on Power Electronics, Electrical Drives, Automation and Motion, Sorrento, Italy*, pp. 1520-1525, 20-22 June 2012.
- [139] (Consulté en 2012) <http://www.rohm.com/products/sic/pm.html>.
- [140] (Consulté fin 2012) site de la société Cree. [Online]. <http://www.cree.com/power/products/sic-power-modules/sic-modules/~media/Files/Cree/Power/Data%20Sheets/CAS100H12AM1.pdf>
- [141] Mrinal K. Das, "SiC MOSFET Module Replaces up to 3x Higher Current Si IGBT Modules in Voltage Source Inverter Application," *Bodo's Power Systems*, pp. 22-24, February 2013.
- [142] A. Q. Huang and B. Zhang, "Comparing SiC switching power devices : MOSFET, NPN transistor and GTO thyristor," *Solid-State Electronics*, vol. 44, pp. 325-340, 2000.
- [143] J. Zhang, P. Alexandrov, and J.H. Zhao, "A 500V, Very High Current Gain (Beta=1517) 4H-SiC Bipolar Darlington Transistor," *Materials Science Forum*, vol. 457-460, pp. 1165-1168, 2004.
- [144] J. Zhang, J.H. Zhao, P. Alexandrov, and T. Burke, "Demonstration of first 9.2 kV 4H-SiC bipolar junction transistor," *Electronics Letters*, vol. 40, pp. 1381-1382, 2004.
- [145] Y. Gao, A.Q. Huang, Q. Zhang, S. Krishnaswami, and A.K. Agarwal, "Analysis of Operational

- Degradation of SiC BJT Characteristics," *Power Semiconductor Devices and IC's, (ISPSD '07.), The 19th International Symposium on, Jeju Island*, pp. 121-124, 27-31 May 2007.
- [146] J.H. Zhao, J.H. Zhang, P. Alexandrov, L.X. Li, and T. Burke, "A High Voltage (1,750V) and High Current Gain ($\beta=24.8$) 4H-SiC Bipolar Junction Transistor using a Thin (12 μm) Drift layer," *Materials Science Forum*, vol. 457-460, pp. 1173-1176, 2004.
- [147] S. Balachandran, T.P. Chow, A. Agarwal, C. Scozzie, and K.A. Jones, "4kV 4H-SiC Epitaxial Emitter Bipolar Junction Transistors," *Power Semiconductor Devices and ICs, (ISPSD'05.), The 17th International Symposium on, Santa Barbara, CA*, pp. 291-294, May 2005.
- [148] J.H. Zhang et al., "1836 V, 4.7 $\text{m}\Omega\cdot\text{cm}^2$ High Power 4H-SiC Bipolar Junction Transistor," *Materials Science Forum*, vol. 527-529, pp. 1417-1420, 2006.
- [149] J. Zhang, P. Alexandrov, J.H. Zhao, and T. Burke, "1677 V, 5.7 $\text{m}\Omega\cdot\text{cm}^2$ 4H-SiC BJTs," *IEEE, Electron Device Letters*, vol. 26, no. issue 3, pp. 188-190, March 2005.
- [150] S. Krishnaswami et al., "High Temperature Characterization of 4H-SiC Bipolar Junction Transistors," *Materials Science Forum*, vol. 527-529, pp. 1437-1440, 2006.
- [151] S. Balachandran, C. Li, P.A. Losee, I.B. Bhat, and T.P. Chow, "6kV 4H-SiC BJTs with Specific On-resistance Below the Unipolar Limit using a Selectively Grown Base Contact Process," *Power Semiconductor Devices and IC's, (ISPSD '07), The 19th International Symposium on, Jeju Island*, pp. 293-296, May 2007.
- [152] M. Hyung-Seok Lee Domeij, C.-M. Zetterling, M. Ostling, F. Allerstam, and E.O. Sveinbjornsson, "1200-V 5.2- $\text{m}\Omega\cdot\text{cm}^2$ 4H-SiC BJTs With a High Common-Emitter Current Gain," *IEEE, Electron Device Letters*, vol. 28, no. issue 11, pp. 1007-1009, Nov. 2007.
- [153] A. Lindgren and M. Domeij, "1200V 6A SiC BJTs with very low VCESAT and fast switching," *Integrated Power Electronics Systems (CIPS), The 6th International Conference on, Nuremberg, Germany*, pp. 1-5, 16-18 March 2010.
- [154] R. Ghandi, B. Buono, M. Domeij, C. Zetterling, and M. Ostling, "High-Voltage (2.8 kV) Implantation-Free 4H-SiC BJTs With Long-Term Stability of the Current Gain," *Electron Devices, IEEE Transactions on*, vol. 58, no. issue 8, pp. 2665-2669, August 2011.
- [155] H. Miyake, T. Kimoto, and J. Suda, "4H-SiC BJTs With Record Current Gains of 257 on (0001) and 335 on (0001-)," *IEEE, Electron Device Letters*, vol. 32, no. issue 7, pp. 841-843, July 2011.
- [156] A. K. Agarwal et al., "700-V Asymmetrical 4H-SiC Gate Turn-Off Thyristors (GTO's)," *IEEE, Electron Device Letters*, vol. 18, pp. 518-520, 1997.
- [157] Y. Sugawara et al., "12.7kV ultra high voltage SiC commutated gate turn-off thyristor: SICGT," *Power Semiconductor Devices and ICs, (ISPSD '04.), The 16th International Symposium on*, pp. 365-368, 24-27 May 2004.
- [158] H. Sakata and M. Zahim, "Device simulation of SiC-GTO," *Power Conversion Conference, (PCC), Osaka*, vol. 1, pp. 220-225, 2002.
- [159] M.Z. Sujod and H. Sakata, "Switching Simulation of Si-GTO, SiC-GTO and Power MOSFET," *IEEE, Power and Energy Conference, (PECon '06.)*, pp. 488-491, 28-29 Nov. 2006.
- [160] S.-H. Ryu, A.K. Agarwal, R. Singh, and J.W. Palmour, "3100 V, asymmetrical, gate turn-off (GTO) thyristors in 4H-SiC," *IEEE, Electron Device Letters*, vol. 22, no. issue 3, pp. 127-129, March 2001.
- [161] P. Brosselard et al., "A 3.5 kV Thyristor in 4H-SiC with a JTE Periphery," *Materials Science Forum*, vol. 483-485, pp. 1005-1008, 2005.
- [162] A.K. Agarwal et al., "The First Demonstration of the 1 cm x 1 cm SiC Thyristor Chip," *Power Semiconductor Devices and ICs, 2005. Proceedings. ISPSD '05. The 17th International Symposium on*, pp. 195-198, May 2005.
- [163] Anant K. Agarwal et al., "A 1cm x 1cm, 5kV, 100A, 4H-SiC Thyristor Chip for High Current Modules," *Materials Science Forum*, vol. 527-529, pp. 1397-1400, October 2006.
- [164] H. O'Brien and W. Shaheen, "Evaluation of a 4 mm x 4 mm SiC GTO at Temperatures up to 150 $^{\circ}\text{C}$ and Varying Pulse Width," *Power Modulator Symposium, Conference Record of the*

- 2006 *Twenty-Seventh International*, pp. 211-214, 14-18 May 2006.
- [165] J. Wang and A.Q. Huang, "Design and Characterization of High-Voltage Silicon Carbide Emitter Turn-off Thyristor," *Power Electronics, IEEE Transactions on*, vol. 24, no. issue 5, pp. 1189-1197, May 2009.
- [166] A. Agarwal et al., "9 kV, 1 cm×1 cm SiC super gto technology development for pulse power," *IEEE, Pulsed Power Conference, (PPC '09.)*, pp. 264-269, 2009.
- [167] J. Wang, B.W. Williams, S.E. Madathil, and M.M. Desouza, "Comparison of 5 kV 4H-SiC N-Channel and P-Channel IGBTs," *Materials Science Forum*, vol. 338-342, pp. 1411-1414, 2000.
- [168] L. Zhu, S. Balachandran, and T.P. Chow, "Comparison of High-Voltage 4H-SiC Insulated-Gate Bipolar Transistor (IGBT) and MOS-Gated Bipolar Transistor (MGT)," *Materials Science Forum*, vol. 483-485, pp. 917-920, 2005.
- [169] Q. Zhang et al., "10kV Trench Gate IGBTs on 4H-SiC," *Proceedings of the 17th International Symposium on Power Semiconductor Devices & IC's, Santa Barbara, CA*, pp. 303-306, 23-26 May 2005.
- [170] T. Tamaki, G. G. Walden, Y. Sui, and J. A. Cooper, "On-State and Switching Performance of High-Voltage 15 – 20 kV 4H-SiC DMOSFETs and IGBTs," *Materials Science Forum*, vol. 600-603, pp. 1143-1146, 2009.
- [171] W. Sung, A.Q. Huang, and B.J. Baliga, "A novel 4H-SiC IGBT structure with improved trade-off between short circuit capability and on-state voltage drop," *Power Semiconductor Devices & IC's (ISPSD), The 22nd International Symposium on*, pp. 217-220, 6-10 June 2010.
- [172] R. Singh, Sei-Hyung Ryu, and J.W. Palmour, "High temperature, high current, p-channel UMOS 4H-SiC IGBT," *Device Research Conference Digest, 57th Annual, Santa Barbara, CA, USA*, pp. 46-47, 28-29 juin 1999.
- [173] S.-H. Ryu, R. Singh, and J.J. Palmour, "High-Power P-Channel UMOS IGBT's in 6H-SiC for High Temperature Operation," *Materials Science Forum*, vol. 338-342, pp. 1427-1430, 2000.
- [174] M. Avram et al., "Contributions to development of high power SiC-IGBT," *Semiconductor Conference, (CAS'05)*, vol. 2, no. 2, pp. 365-368, 2005.
- [175] Q. Zhang, C. Jonas, S.-H. Ryu, A. Agarwal, and J. Palmour, "Design and Fabrications of High Voltage IGBTs on 4H-SiC," *Power Semiconductor Devices and IC's, (ISPSD'06.)*, *IEEE International Symposium on, Naples, Italy*, pp. 1-4, 4-8 June 2006.
- [176] Q.C. Zhang et al., "9 kV 4H-SiC IGBTs with 88 mΩ·cm² of R diff on," *Materials Science Forum*, vol. 556-557, pp. 771-774, 2007.
- [177] O. Zhang et al., "New Improvement Results on 7.5 kV 4H-SiC p-IGBTs with Rdiff, on of 26 mΩ·cm² at 25°C," *Power Semiconductor Devices and IC's, (ISPSD '07.)*, *The 19th International Symposium on, Jeju Island*, pp. 281-284, 27-31 May 2007.
- [178] Y. Sui, X. Wang, and J.A. Cooper, "High-Voltage Self-Aligned p-Channel DMOS-IGBTs in 4H-SiC," *IEEE, Electron Device Letters*, vol. 28, no. 8, pp. 728-730, Aug. 2007.
- [179] Q. Zhang, M. Das, J. Sumakeris, R. Callanan, and A. Agarwal, "12-kV p-Channel IGBTs With Low On-Resistance in 4H-SiC," *IEEE, Electron Device Letters*, vol. 29, no. issue 9, pp. 1027-1029, Sept. 2008.
- [180] S.-H. Ryu et al., "Ultra High Voltage (>12 kV), High Performance 4H-SiC IGBTs," *Proceedings of the 2012 24th International Symposium on Power Semiconductor Devices and ICs, Bruges, Belgium*, pp. 257-260, 3-7 June 2012.

CHAPITRE 3 : Modélisations et simulations de modules de puissance MOSFET-SiC dans une cellule de commutation sur charge inductive

Sommaire

I. Macro-modèle comportemental d'un module de puissance MOSFET-SiC	92
I.1 Introduction de la modélisation comportementale.....	92
I.2 Introduction des différentes phases de commutation d'un MOSFET de puissance.....	92
I.3 Modèle comportemental d'un MOSFET-SiC	92
I.3.1 La modélisation des résistances du modèle comportemental d'un MOSFET-SiC	93
I.3.2 La modélisation de l'ouverture du canal d'un MOSFET-SiC	93
I.3.3 La modélisation des capacités parasites d'un MOSFET-SiC	94
I.4 Modèle comportemental d'une Diode SiC.....	95
II. Utilisation des modèles comportementaux dans un circuit simplifié d'un hacheur sur charge inductive	96
II.1 Le schéma simplifié d'un hacheur sur charge inductive.....	96
II.2 Analyse détaillée des différentes phases au blocage d'un MOSFET de puissance	97
II.3 Analyse détaillée des différentes phases à l'amorçage d'un MOSFET de puissance.....	99
II.4 Bilan sur l'enchaînement des différentes phases durant les commutations.....	102
II.5 Amélioration du modèle du circuit hacheur sur charge inductive	102
III. Etude de l'influence des différentes inductances parasites du circuit hacheur sur la commutation du MOSFET-SiC de puissance	104
III.1 Amélioration des modèles de simulation par utilisation du logiciel Simplorer®.....	104
III.2 Influence de l'inductance de la boucle de puissance (Bus-barre et câblage) sur la commutation du MOSFET-SiC.....	105
III.2.1 Influence de l'inductance de la boucle de puissance sur le blocage du MOSFET-SiC	105
III.2.2 Influence de l'inductance de la boucle de puissance sur l'amorçage du MOSFET-SiC	107
III.3 Influence de l'inductance de la boucle de commande sur la commutation du MOSFET-SiC ...	108
III.3.1 Influence de l'inductance de boucle de commande sur le blocage du MOSFET-SiC	108
III.3.2 Influence de l'inductance de la boucle de commande sur l'amorçage du MOSFET-SiC	110
III.4 Influence de l'inductance commune puissance et commande sur la commutation du MOSFET-SiC.....	110
IV. Co-simulation électrique et électromagnétique dans le but de mettre en œuvre des bancs d'essais pour les packs MOSFET-SiC	113
IV.1 Introduction de la méthode de co-simulation électrique et électromagnétique.....	113
IV.2 Méthode employée pour minimiser l'inductance de boucle de puissance	113
IV.3 Etude de la mise en parallèle de 3 modules de puissance MOSFET-SiC	115
IV.4 Etude du déséquilibre entre puces à l'intérieur d'un module de puissance par co-simulation électrique et électromagnétique.....	120
V. Conclusion	121
VI. Références du chapitre 3.....	122

Résumé

Ce troisième chapitre a pour objectif de présenter les modélisations et les simulations de modules de puissance MOSFET en Carbure de Silicium dans leur environnement. Pour cela, nous allons mettre en place un modèle comportemental du module de puissance MOSFET-SiC à partir des données des documents constructeurs. Puis, nous intégrerons ce modèle de composants dans son environnement, à savoir un hacheur sur charge inductive. Ce circuit nous permet de comprendre les formes d'ondes lors des commutations et de mettre en évidence les différentes séquences. D'autre

part, des modélisations électromagnétiques à partir de modèles par éléments finis sont présentées, elles permettent de travailler les géométries des différents éléments environnant le composant afin de concevoir les bancs de tests. Ces simulations permettent de voir l'influence des paramètres clés pour la mise en œuvre de composants SiC dans une cellule de commutation.

I. Macro-modèle comportemental d'un module de puissance MOSFET-SiC

I.1 Introduction de la modélisation comportementale

Le modèle comportemental est basé sur l'association de composants actifs et passifs simples et de sources de courants et de tensions idéales. Dans notre cas, il consiste à reproduire les caractéristiques du module de puissance MOSFET-SiC fournies par les constructeurs. Sa simplicité de mise en œuvre permet de ne pas avoir des temps de calculs trop longs et il est assez facile d'en modifier les paramètres. Dans notre cas, nous allons parler de macro-modèle dans le sens où nous allons considérer un seul modèle pour l'ensemble d'un module de puissance MOSFET-SiC, en ne rentrant pas dans les détails interne au boîtier. L'ensemble des puces en parallèle constituant un interrupteur du module de puissance MOSFET-SiC est ainsi modélisé par une puce équivalente, d'où le terme de macro-modèle. Cette modélisation permettra d'anticiper les formes d'ondes que nous aurons en pratique en régime statique et dynamique. Le logiciel de mise en œuvre sera PSIM®.

D'autres modèles plus complexes existent mais n'ont pas été retenus. Il s'agit par exemple de la modélisation dite « physique » qui prend notamment en compte les équations analytiques de diffusion pour reproduire les comportements dynamiques des composants. Les inconvénients de ce type de modèles viennent surtout de la mise en œuvre pas vraiment évidente par manque d'informations des constructeurs et des temps de calculs souvent très longs [1].

I.2 Introduction des différentes phases de commutation d'un MOSFET de puissance

Le modèle de MOSFET que nous allons mettre en place peut se justifier en découplant la commutation en différentes phases. Ce choix de découper la commutation en plusieurs phases permet de simplifier la compréhension du comportement dynamique du composant et se retrouve dans différentes thèses [2] [3] [4]. Notamment dans la thèse de Pierre-Olivier Jeannin [2], où il s'agit de modélisation phénoménologique, faisant la distinction de trois phases lors de la commutation d'un MOSFET. La **phase dite de « sous-seuil »** où le MOSFET est en position bloqué (OFF) et le circuit de grille (ou de commande) est découplé de son circuit de puissance. La **phase dite de « sur-seuil »** où le MOSFET est en position passant (ON) et le circuit de grille (ou de commande) est découplé de son circuit de puissance. Dans ces deux phases le schéma électrique peut être représenté par des charges et décharges de la capacité d'entrée du composant. Une troisième **phase dite « active »** où le MOSFET fonctionne en mode linéaire et au cours de laquelle le courant et la tension vont évoluer.

I.3 Modèle comportemental d'un MOSFET-SiC

Le module de puissance que nous souhaitons modéliser est constitué de puces MOSFET-SiC avec en antiparallèle des puces Diodes SBD SiC. Il s'agit d'un module dit « Dual », c'est-à-dire qu'il intègre l'ensemble d'un bras onduleur avec une liaison interne au boîtier entre la Source de l'interrupteur du haut et le Drain de l'interrupteur du bas. Dans notre cas, nous avons choisi de modéliser séparément la fonction composant actif MOSFET et la fonction Diode antiparallèle d'un même interrupteur. Un exemple de macro-modèle comportemental de la fonction d'un interrupteur MOSFET est présenté sur la Figure 1. Ce modèle du MOSFET va être détaillé afin de mieux comprendre les différents composants élémentaires le constituant.




Figure 1 - Exemple de macro-modèle comportemental d'un MOSFET-SiC sous le logiciel PSIM®.

I.3.1 La modélisation des résistances du modèle comportemental d'un MOSFET-SiC

Nous allons distinguer l'état de conduction et l'état bloqué du MOSFET-SiC de puissance. Durant l'état de conduction du MOSFET de puissance, celui-ci peut être modélisé par une seule résistance R_{dsON} . Cette résistance sera prise constante pour un V_{gs} donnée, une température de jonction T_j donnée et une plage de courant I_{ds} donnée. Alors que durant l'état bloqué du MOSFET de puissance, celui-ci peut être modélisé par une résistance R_{rOFF} qui prend en compte le courant de fuite du MOSFET de puissance. Les valeurs de ces résistances seront extraites des documents fournies par les constructeurs. Le mécanisme d'avalanche qui arrive par la suite (lorsque la tension aux bornes du MOSFET augmente) et qui finit par le détruire n'est pas modélisé dans cette étude puisque nous allons considérer une utilisation « normale » du MOSFET de puissance.

I.3.2 La modélisation de l'ouverture du canal d'un MOSFET-SiC

Dans la zone « active », le MOSFET peut être modélisé par une source de courant pilotée en tension par la partie commande. Pour cela, nous allons utiliser les caractéristiques de transferts fournies par le constructeur de I_d en fonction de V_{gs} , pour une tension V_{ds} et une température T_j donnée. Le courant I_d donnant une image de l'ouverture du canal sera modélisé par une source de courant fournissant un courant potentiel noté I_{pot} . Cette caractéristique de transfert faisant le lien entre la partie puissance et commande pourra être modélisé de différents façons. La première méthode consiste à modéliser l'ouverture du canal linéairement. La deuxième méthode prend en compte l'évolution non-linéaire de l'ouverture du canal en utilisant deux sources de courant qui varieront suivant la valeur de la tension de commande selon une fonction parabolique ou une fonction linéaire. Enfin, la troisième méthode plus précise utilise une modélisation par une équation polynomiale (correspondant au schéma présenté sur la Figure 1). L'équation (3- 1) donne un exemple de modélisation de l'ouverture du canal basé sur une équation polynomiale d'ordre 5.

$I_{pot} = a \times (V_{gs} - V_{gsTH})^5 + b \times (V_{gs} - V_{gsTH})^4 + c \times (V_{gs} - V_{gsTH})^3 + d \times (V_{gs} - V_{gsTH})^2 + e \times (V_{gs} - V_{gsTH})^1$	(3- 1)
--	---------------

Avec :

- I_{pot} : le courant potentiel ou courant de drain maximum (I_{ds_sat}),
- V_{gsTH} : la tension de seuil (en anglais : « threshold »).

I.3.3 La modélisation des capacités parasites d'un MOSFET-SiC


Le fonctionnement du MOSFET de puissance durant les commutations est lié aux charges et décharges de ses capacités parasites (ou dynamiques). La Figure 2 montre le modèle classique du MOSFET durant la phase « active » et permet de situer les différentes capacités parasites sur une vue de coupe de la structure d'un MOSFET. Nous pouvons voir par exemple que la capacité grille-source C_{gd} peut s'écrire sous la forme :

$C_{gd} = C_0 + C_{N^+} + C_P$	(3-2)
--------------------------------	--------------

Les capacités parasites C_{ds} , C_{gd} et C_{gs} sont obtenues en considérant le MOSFET comme un quadripôle non-linéaire évoluant en fonction de la tension V_{ds} et V_{gs} . Le constructeur ne donne pas directement ces capacités (pour des raisons liées aux mesures). Il fournit trois capacités : C_{iss} (« small-signal input capacitance »), C_{oss} (« small-signal output capacitance ») et C_{rss} (« small-signal reverse transfer capacitance »). La capacité C_{iss} est la capacité d'entrée, vue entre grille et source quand drain et source sont dynamiquement connectés. La capacité C_{oss} est la capacité de sortie, vue entre drain et source quand grille et source sont dynamiquement connectés. La capacité C_{rss} est la capacité Miller, vue entre grille et drain. Les trois mesures des capacités C_{iss} , C_{oss} et C_{rss} sont données en fonction de la tension V_{ds} pour une fréquence de mesure et une tension V_{gs} spécifiées. Les équations suivantes permettent d'obtenir les valeurs de capacités pour notre modélisation :

$\begin{cases} C_{gd}(V_{ds}, V_{gs}) = C_{rss}(V_{ds}, V_{gs}) \\ C_{gs}(V_{ds}, V_{gs}) = C_{iss}(V_{ds}, V_{gs}) - C_{rss}(V_{ds}, V_{gs}) \\ C_{ds}(V_{ds}, V_{gs}) = C_{oss}(V_{ds}, V_{gs}) - C_{rss}(V_{ds}, V_{gs}) \end{cases}$	(3-3)
--	--------------

Il s'agit donc de capacités évoluant de façon non-linéaire en fonction de la tension V_{ds} et de la tension V_{gs} . Pour simplifier la modélisation, nous allons dans un premier temps considérer deux valeurs différentes pour une capacité parasite, une valeur sera prise pour V_{ds} correspondant à la tension commutée choisie (exemple : $V_{ds}=600V$) et une autre valeur sera prise pour une tension V_{ds} nulle. Les valeurs de capacité parasite prise lorsque $V_{ds}=600V$ seront notées avec l'indice ON (C_{gd_ON} , C_{gs_ON} et C_{ds_ON}). Et les valeurs de capacité parasite prise lorsque $V_{ds}=0V$ seront notées avec l'indice OFF (C_{gd_OFF} , C_{gs_OFF} et C_{ds_OFF}).





(a) Modèle classique d'un MOSFET.

(b) Vue de coupe de la structure MOSFET.

Figure 2 - Modèle classique du MOSFET de puissance et positions des capacités parasites sur une schématisation d'une vue de coupe de la structure de MOSFET.

I.4 Modèle comportemental d'une Diode SiC

Les packs MOSFET-SiC comportent des diodes antiparallèles unipolaires de type Schottky (SBD) en SiC. Dans le sens direct, la diode sera modélisée par une tension de seuil V_0 et une résistance à l'état passant R_d valables pour une température T_j donnée. Dans le sens inverse, elle sera modélisée par une résistance R_f permettant de prendre en compte le courant de fuite et une capacité C_t pour les aspects dynamiques. Pour simplifier la modélisation, nous allons dans un premier temps considérer deux valeurs différentes pour la capacité parasite, une valeur sera prise pour V_{ds} correspondant à la tension commutée choisie (exemple : $V_{ds}=600V$) et une autre valeur sera prise pour une tension V_{ds} nulle (voir schéma Figure 3 (a)). D'autre part, nous pouvons aussi modéliser la diode de corps du MOSFET-SiC, pour cela nous utiliserons le même modèle en le complétant pour prendre en compte le faible courant inverse de recouvrement amené par cette jonction PN (voir Figure 3 (b)). La modélisation du courant inverse de recouvrement sera effectuée par une source de courant pilotée en courant par un circuit RC (R_d , C_d). Afin de mieux comprendre le modèle choisi pour prendre en compte le courant de recouvrement lors du blocage d'une diode bipolaire, nous avons placé le modèle de la diode de corps du MOSFET-SiC dans un circuit (voir Figure 4). Celui-ci permet de voir l'influence des différents paramètres sur le courant de recouvrement (voir Figure 5).






Figure 5 - Formes d’ondes du blocage de la diode de corps du MOSFET-SiC (modélisation du courant de recouvrement).

II. Utilisation des modèles comportementaux dans un circuit simplifié d’un hacheur sur charge inductive

Nous allons utiliser les modèles des composants MOSFET-SiC et Diode SiC antiparallèle dans un circuit hacheur sur charge inductive. Cela va nous permettre d’analyser les différentes étapes durant le blocage et l’amorçage.

II.1 Le schéma simplifié d’un hacheur sur charge inductive

Nous allons chercher à analyser en détail la commutation d’un MOSFET de puissance sur charge inductive. Pour cela, nous allons découper la commutation en quatre phases correspondant à des intervalles de temps donnés. Chaque phase, pouvant être représentée par un schéma électrique équivalent spécifique. Pour cela, nous allons utiliser un modèle relativement simple afin de bien comprendre les différentes phases du blocage et de l’amorçage du MOSFET de puissance (voir Figure 6).




Figure 6 - Schéma simplifié d’un hacheur sur charge inductance avec modélisation comportemental du MOSFET-SiC de puissance, sous le logiciel PSIM®.

II.2 Analyse détaillée des différentes phases au blocage d'un MOSFET de puissance

Dans les hypothèses de simulations présentées au travers du schéma Figure 6, nous obtenons les formes d'ondes au blocage du MOSFET de puissance de la Figure 7.




Figure 7 - Résultats de simulation d'un blocage du MOSFET-SiC de puissance avec un schéma simplifié de hacheur sur charge inductive.

Lors du blocage d'un MOSFET, nous pouvons distinguer quatre phases, elles sont liées à l'évolution temporelle des formes d'ondes durant la commutation (la mise en équations de ces phases est détaillée dans l'Annexe III) :

- **Phase 1** : ($t_0 \leq t \leq t_1$) phase de « sur-seuil »

Durant cette phase 1 (voir Figure 8), les circuits de commande (circuits de grille) et de puissance (source de courant représentant l'ouverture du canal) sont indépendants. La tension de commande part de V_{cmde_ON} et tend vers V_{cmde_OFF} . La tension de grille v_{gs} commence à décroître de V_{cmde_ON} jusqu'à la tension de « plateau Miller » v_{gs_p} . Cette évolution de tension v_{gs} étant liée à la décharge de la capacité d'entrée C_{iss} (C_{iss_OFF} car la tension V_{ds} est quasi-nulle). Durant cette phase, il n'y a pas encore de canaux reliant les couches N^+ et N^- . Le courant de puissance dans le MOSFET de puissance i_{MOS} est quasiment égal au courant de charge I_{charge} . La tension V_{ds} ne change pas et reste égale à $V_{ds_ON} = (R_{ds_ON} * i_{MOS})$.

- **Phase 2** : ($t_1 \leq t \leq t_2$) phase de « zone active »

Durant la phase 2 (voir Figure 8), le modèle du MOSFET passe en « zone active », il est dans son régime linéaire. Le courant i_{MOS} ne change pas et reste égal à la valeur du courant de charge I_{charge} . La tension v_{gs} , qui a atteint le « plateau Miller » v_{gs_p} , ne peut quasiment plus évoluer tant que la tension V_{ds} n'a pas entièrement commutée et atteint la tension du bus V_{bus} . Le courant de commande i_{Rg} , qui est fonction de la capacité d'entrée C_{iss} , continue son évolution mais la tension V_{ds} commençant à évoluer, ce courant i_{Rg} passe en priorité dans la capacité C_{gd} pendant que la capacité C_{gs} voit son courant décroître jusqu'à s'annuler. Une fois le courant dans C_{gs} annulé, le courant dans C_{gd}

est quasi constant et égal à i_{R_g} ce qui conduit à une dérivée quasi-constante sur la commutation en tension. Pendant cette phase, le condensateur C_{ds} se charge et ralentit la charge de la capacité C_{gd} mais permet une fermeture du canal plus importante que le courant de charge I_{charge} . En pratique, les capacités parasites étant non-linéaires et variant en fonction de la tension V_{ds} , nous avons les valeurs des capacités qui diminuent au fur et à mesure que la tension V_{ds} augmente (pour une tension v_{gs} donnée). Durant cette phase, la diode du haut reste bloquée jusqu'à ce que la tension V_{ds} est atteint la tension V_{bus} .


- **Phase 3 :** ($t_2 \leq t \leq t_3$) phase de « zone active » (amorçage de la diode de roue libre)

Dans cette phase 3, le MOSFET reste en « zone active » (voir Figure 8), il est dans son régime linéaire. Le courant i_{MOS} évolue du courant de charge I_{charge} à un courant quasi-nul (courant de fuite du MOSFET). La tension V_{ds} n'évolue pas et reste environ égale à la tension de bus V_{bus} . La commutation en courant peut s'opérer car la diode du haut devient conductrice. La tension v_{gs} diminue donc pour passer d'une tension v_{gs_p} (plateau Miller) jusqu'à atteindre le seuil v_{gsTH} , ce qui signifie que le canal du MOSFET (source de courant dans la partie puissance) se « pince » jusqu'à sa fermeture complète. Afin de rendre la modélisation de cette phase encore plus précise, il est intéressant de tenir compte de l'évolution non linéaire des valeurs des capacités en fonction de v_{gs} (pour une tension V_{ds} fixée) et d'affiner la modélisation de la fonction de transfert entre puissance et commande.

Comme nous avons pu le voir dans l'explication de la phase 2, le courant dans le canal i_{pot} à l'instant t_2 est inférieur au courant de charge I_{charge} : $i_{pot}(t_2) = (I_{charge} - i_{Cds}(t_2) + i_{Cgd}(t_2))$. Cela signifie, que lorsque la diode du haut devient conductrice, le courant dans le MOSFET i_{MOS} qui a pour valeur le courant de charge I_{charge} commute instantanément à $(I_{charge} - i_{Cds}(t_2) + i_{Cgd}(t_2))$. Ce courant décroît en suivant la loi d'évolution de la source de courant du canal en fonction de la tension v_{gs} .

- **Phase 4 :** ($t_3 \leq t \leq t_4$) phase de « sous-seuil »

Les circuits de commande (circuits de grille) et de puissance (source de courant représentant l'ouverture du canal) sont de nouveaux indépendants (voir Figure 8). La tension de commande part de la tension de seuil v_{gsTH} et tend vers V_{cmde_OFF} . Cette évolution de tension v_{gs} étant liée à la charge de la capacité d'entrée C_{iss} (C_{iss_ON} car la tension V_{ds} vaut V_{bus}). Durant cette phase, il n'y a plus de canaux reliant les couches N^+ et N^- . Le courant de puissance dans le MOSFET de puissance i_{MOS} est quasi-nul (correspond au courant de fuite du MOSFET). La tension V_{ds} ne change pas et reste égale à la tension de bus V_{bus} moins les chutes de tension dans la diode du haut et les chutes de tensions dans les résistances de câblage.



II.3 Analyse détaillée des différentes phases à l'amorçage d'un MOSFET de puissance

Dans les hypothèses de simulations présentées sur le schéma de la Figure 6, nous obtenons les formes d'ondes à l'amorçage du MOSFET présentées à la Figure 9.




Figure 9 - Résultats de simulation d'un amorçage du MOSFET-SiC de puissance avec un schéma simplifié de hacheur sur charge inductive.

Lors de l'amorçage d'un MOSFET nous avons aussi décidé de distinguer quatre phases, elles sont liées à l'évolution temporelle des formes d'ondes durant la commutation (la mise en équations de ces phases est détaillée dans l'Annexe III) :

- **Phase 1** : ($t_0 \leq t \leq t_1$) phase de « sous-seuil »

Les circuits de commande (circuits de grille) et de puissance (source de courant représentant l'ouverture du canal) sont indépendants (voir Figure 10). La tension de commande part de V_{cmde_OFF} et tend vers V_{cmde_ON} . La tension de grille v_{gs} commence à croître de V_{cmde_OFF} jusqu'à la tension de seuil v_{gsTH} . Cette évolution de tension v_{gs} étant liée à la charge de la capacité d'entrée C_{iss} (C_{iss_ON} car la tension V_{ds} vaut V_{bus}). Durant cette phase, il n'y a pas encore de canaux reliant les couches N^+ et N^- . Le courant de puissance dans le MOSFET de puissance i_{MOS} est quasi-nul (correspond au courant de fuite du MOSFET). La tension V_{ds} ne change pas et reste égale à la tension de bus V_{bus} moins les chutes de tension dans la diode du haut et les chutes de tensions dans les résistances de câblage.

- **Phase 2** : ($t_1 \leq t \leq t_2$) phase de « zone active »


Dans cette phase le MOSFET passe en « zone active », il est dans son régime linéaire (voir Figure 10). Le courant i_{MOS} évolue et passe d'une valeur quasi-nulle à environ le courant I_{charge} . Tant que le courant i_{MOS} est inférieur à I_{charge} , la diode du haut reste conductrice. La tension V_{ds} ne peut donc pas évoluer dans cette phase puisque la diode reste conductrice (en considérant un montage sans aucune inductance de boucle). La commutation en courant peut s'opérer car la tension v_{gs} ayant atteint le seuil v_{gsTH} , elle continue à augmenter, ce qui a pour effet d'ouvrir le canal (source de courant dans la partie puissance). Cette ouverture du canal peut s'effectuer jusqu'à avoir atteint I_{charge} , la tension v_{gs} atteint alors le « plateau Miller » v_{gs_p} . Afin de rendre la modélisation de cette phase encore plus précise, il est intéressant de tenir compte de l'évolution non linéaire des valeurs des capacités en fonction de v_{gs} (pour une tension V_{ds} fixée) et d'affiner la modélisation de la fonction de transfert entre puissance et commande.

- **Phase 3 :** ($t_2 \leq t \leq t_3$) phase de « zone active »

Durant cette phase (voir Figure 10), le modèle du MOSFET ne change pas, nous restons en « zone active ». La courant i_{MOS} a déjà atteint environ la valeur du courant de charge I_{charge} . La tension v_{gs} qui a atteint le « plateau Miller » v_{gs_p} , ne peut plus évoluer tant que la tension V_{ds} n'a pas atteint la tension $V_{ds_ON} = (R_{ds_ON} * i_{MOS})$. Le courant de commande i_{Rg} qui évolue en fonction des de la capacité d'entrée C_{iss} continue son évolution mais la tension V_{ds} commençant à évoluer, ce courant i_{Rg} passe en priorité dans la capacité C_{gd} qui se charge avec un niveau de courant atteignant i_{Rg} pendant que la capacité C_{gs} voit son courant décroître jusqu'à s'annuler. Une fois le courant dans C_{gs} annulé, le courant dans C_{gd} est quasi-constant et égal à i_{Rg} ce qui conduit à une dérivée quasi-constante sur la commutation en tension. Pendant cette phase, le condensateur C_{ds} se décharge et ralentit la charge de la capacité C_{gd} mais permet une ouverture du canal supérieure au courant I_{charge} . En pratique, les capacités parasites étant non-linéaires et variant en fonction de la tension V_{ds} , nous avons les valeurs des capacités qui augmentent au fur et à mesure que la tension V_{ds} diminue (pour une tension v_{gs} donnée).


- **Phase 4 :** ($t_3 \leq t \leq t_4$) phase de « sur-seuil »

Une fois que la tension V_{ds} a atteint la valeur $V_{ds_ON} = (R_{ds_ON} * i_{MOS})$, le circuit de commande et de puissance se découplent de nouveau (voir Figure 10). C'est-à-dire que le courant dans la capacité C_{gd} s'annule et le courant de grille circule dans la capacité C_{gs} . La tension v_{gs} peut donc croître à nouveau jusqu'à être égale à la tension de commande V_{cmde_ON} , tandis que le courant dans la résistance i_{Rg} décroît jusqu'à s'annuler. La croissance de la tension v_{gs} permet ainsi une ouverture plus importante du canal du MOSFET. D'autre part, puisque la tension V_{ds} est constante le courant dans la capacité C_{ds} s'annule. L'évolution de la tension v_{gs} est liée à la charge de la capacité d'entrée C_{iss} (C_{iss_OFF} car la tension V_{ds} est quasi-nulle).



II.4 Bilan sur l'enchaînement des différentes phases durant les commutations

Suite aux simulations, nous pouvons détailler les différentes phases durant le blocage et l'amorçage du MOSFET de puissance (voir Figure 11).



Pour résumer, nous pouvons dire que les valeurs des capacités et la fonction de transfert commande / puissance du MOSFET influent fortement sur les commutations. Les formes d'ondes issues des différentes simulations et les mises en équation du circuit hacheur corroborent les résultats des travaux de thèse de Jeannin [2] et de Mérienne [3]. Les paramètres externes de commande (tensions de commande et résistances de grille) vont influencer sur la charge et la décharge des capacités C_{gd} et C_{gs} et permettent ainsi de régler les vitesses de commutations.

II.5 Amélioration du modèle du circuit hacheur sur charge inductive

Afin de comprendre les différentes phases des commutations du MOSFET de puissance, nous avons volontairement simplifié le circuit d'étude. Nous allons maintenant étudier l'influence sur les formes d'ondes lors de l'amélioration des modélisations des composants.

- **Ajout dans le modèle du MOSFET du haut à l'état bloqué :**

Lors du blocage, nous pouvons observer une modification de la forme d'onde du courant commuté dans le MOSFET du bas. En effet, les capacités parasites du MOSFET du haut étant en parallèle avec l'inductance de charge, elles amènent des effets capacitifs sur la charge. C'est-à-dire que pendant la phase 2, où la tension commute dans le MOSFET du bas et que la diode du haut est toujours bloquée, nous avons la tension qui chute aux bornes du MOSFET du haut. Cette évolution de tension conduit à des décharges des capacités parasites du MOSFET du haut, ce qui implique une chute du courant dans le MOSFET du bas (par simple loi des nœuds). D'un point de vue de l'énergie au blocage, nous observons que la modification de la forme d'onde du courant commuté sur le MOSFET du bas permet de la diminuer (dans notre simulation, une diminution de l'énergie au blocage de l'ordre de 45%). Cela s'explique par le fait que de l'énergie est fournie par la décharge des capacités parasites du MOSFET du haut. D'autre part, la commutation en tension du MOSFET du bas conduit à une chute de la tension de grille du MOSFET du haut, qu'il sera important de maîtriser pour ne pas dépasser les limites de tension de grille définies par le constructeur.

Lors de l'amorçage, l'ajout du MOSFET du haut conduit à une modification de la phase 3. Cette modification se traduit par une augmentation du courant dans le MOSFET du bas durant sa commutation en tension. Cette augmentation du courant se justifiant par l'ajout des capacités parasites du MOSFET du haut. De plus, nous voyons que la commutation en tension du MOSFET du bas amène une augmentation de la tension de grille du MOSFET du haut, avec un risque de réamorçage si la tension $v_{gs_haut}(t)$ augmente trop et devient supérieure au seuil v_{gsTH} . D'un point de vue de l'énergie à l'amorçage, la modification de la forme d'onde du courant commuté sur le MOSFET du bas conduit à une augmentation de celle-ci. Cela s'explique par le fait qu'il faut charger les capacités parasites du MOSFET du haut. Ainsi, la charge et la décharge des capacités du MOSFET du haut durant la commutation du MOSFET du bas conduit à une répartition différentes des énergies entre l'amorçage et le blocage. En effet, nous observons une diminution de l'énergie au blocage du MOSFET du bas mais une augmentation l'énergie à l'amorçage (dans notre simulation, une augmentation de l'énergie à l'amorçage de l'ordre de 107%). Dans nos simulations, lorsque nous comparons les énergies totales (ON et OFF) sur le MOSFET du bas entre le circuit simplifié et le circuit avec l'ajout du MOSFET du haut, nous constatons une augmentation de l'énergie totale (dans notre simulation, une augmentation de l'énergie totale de l'ordre de 41%). D'autre part, l'énergie totale (OFF+ON) sur le MOSFET du haut est nulle puisqu'il s'agit d'échange d'énergie (charge et décharge des capacités parasites). Nous voyons ainsi qu'au-delà des modifications des formes d'ondes, nous allons faire une erreur importante sur l'estimation des pertes en commutation si nous n'ajoutons pas le MOSFET du haut à l'état bloqué dans notre modélisation (dans notre simulation, l'erreur relative sur l'énergie totale si nous ne considérons pas le MOSFET du haut est de l'ordre de -29%).

Les modifications des équations régissant les commutations lors de l'ajout du MOSFET du Haut bloqué sont présentées en Annexe III.

- **Ajout dans le modèle de la Diode du Bas :**

Nous avons ajouté sur le circuit précédent le modèle complet des diodes Schottky en antiparallèle sur le MOSFET du bas.

Lors du blocage du MOSFET du bas, la capacité parasite C_i de la diode du bas amène le même effet qu'une augmentation de la capacité entre le drain et la source C_{ds} du MOSFET du bas. C'est-à-dire, que la capacité parasite de la diode du bas va se charger durant la commutation en tension du MOSFET du bas (dans la phase 2) ce qui aura pour effet de ralentir cette commutation.

Lors de l'amorçage du MOSFET du bas, la capacité parasite de la diode du bas va se décharger durant la commutation en tension du MOSFET du bas (dans la phase 3) ce qui aura pour effet de ralentir cette commutation.

Les modifications des équations régissant les commutations lors de l'ajout du MOSFET du Haut bloqué sont présentées en Annexe III.

- **Ajout dans le modèle de la Diode du Haut :**

Nous avons ajouté sur le circuit précédent le modèle complet des diodes Schottky en antiparallèle sur le MOSFET du haut. La capacité parasite C_i de la diode du haut amène le même effet qu'une augmentation de la capacité entre le drain et la source C_{ds} du MOSFET du haut.


III. Etude de l'influence des différentes inductances parasites du circuit hacheur sur la commutation du MOSFET-SiC de puissance

III.1 Amélioration des modèles de simulation par utilisation du logiciel Simplorer[®]

Les simulations effectuées sous le logiciel PSIM[®] nous ont permis, d'une part, de mettre en œuvre les premiers modèles du MOSFET et de la Diode SiC. D'autre part, nous avons ainsi pu analyser les différentes phases des commutations du MOSFET-SiC dans un circuit hacheur sur charge inductive. Maintenant, nous allons transférer les modèles développés sur le logiciel Simplorer[®]. Il s'agit d'un logiciel permettant d'effectuer des simulations multi-domaine, multi-physique. Dans notre cas, l'utilisation de ce logiciel nous permettra dans un premier temps d'affiner nos modèles comportementaux du MOSFET et de la Diode, en modélisant par exemple la non-linéarité des différentes capacités parasites en fonction de la tension V_{ds} . Nous allons aussi affiner la modélisation de l'ouverture du canal. La Figure 12 présente l'ensemble du schéma du circuit hacheur sur charge inductive mis au point sur le logiciel Simplorer[®]. Ce schéma nous permet notamment d'étudier l'influence des différentes inductances parasites liées aux câblages du côté de la puissance et du côté de la commande ($L_{puissance}$, $L_{commande}$ et $L_{commune}$). Nous comprenons ainsi l'importance d'améliorer le modèle afin de nous approcher le plus possible de comportement réel du composant. En effet, lors de l'étude de l'influence des différentes inductances parasites, une modélisation sommaire des capacités parasites ne permettra pas d'obtenir des comportements dynamiques satisfaisants (oscillations LC, surtensions, sur-courant ...).

L'étude de l'influence des différentes inductances parasites est essentielle notamment pour comprendre la présence des oscillations. D'une part, comme nous l'avons présenté au Chapitre 2, le MOSFET-SiC est un composant unipolaire et ne bénéficie donc pas de l'effet bipolaire (queue de courant) pour diminuer les oscillations. D'autre part, les composants MOSFET-SiC actuels ont, en général, des capacités parasites plus importantes que celle de l'IGBT-Si de même calibre. Et enfin, les vitesses de commutation sont plus importantes avec le MOSFET-SiC et excitent beaucoup plus les différents circuits RLC qu'avec un IGBT-Si qui commute plus lentement.

Sur le modèle, l'étage de sortie de la carte de commande est simplement modélisé par une source de tension. Afin de prendre en compte l'effet du « push-pull » (vitesse de basculement d'un état à un autre et résistances internes) et de prendre en compte l'ensemble des autres résistances, nous allons considérer que $R_{gOFF\ total} = R_{gOFF} + R_s + R_{sortie\ push-pull\ OFF}$, avec $R_{sortie\ push-pull\ OFF} = 5,4\Omega$. Et que $R_{gON\ total} = R_{gON} + R_s + R_{sortie\ push-pull\ ON}$, avec $R_{sortie\ push-pull\ ON} = 3,4\Omega$. Pour obtenir, les valeurs de $R_{sortie\ push-pull\ OFF}$ et de $R_{sortie\ push-pull\ ON}$ nous avons effectué un essai de l'allumeur sur une charge capacitive et nous avons mesuré le pic du courant de grille à l'amorçage et au blocage, avec $I_{g_pic} = \Delta V_{gs}/R_{g_total}$.



III.2 Influence de l'inductance de la boucle de puissance (Bus-barre et câblage) sur la commutation du MOSFET-SiC

Nous ajoutons un circuit passif permettant de modéliser l'impact du Bus-barre et du câblage du côté de la puissance. Ce circuit sera constitué d'une simple inductance (voir Figure 12). Ensuite, nous allons faire varier la valeur de cette inductance afin d'observer son impact sur les commutations. Ces résultats de variation de l'inductance de la boucle de puissance ont pu être corrélés avec des mesures expérimentales mais ne seront pas détaillés ici.

III.2.1 Influence de l'inductance de la boucle de puissance sur le blocage du MOSFET-SiC

La Figure 13 présente les résultats de simulation d'un blocage du module MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, $R_{gOFF} = 3\Omega$, $R_s = 0,5\Omega$ et $R_{sortie\ push-pull\ OFF} = 5,4\Omega$, pour différentes valeurs d'inductance de boucle de puissance ($L_{pouvoir} = [0-20-40-60]nH$ et $L_{inter} = 18,8nH$). Lors du blocage, nous constatons que l'inductance de la boucle de puissance va créer des circuits RLC oscillants, à la place des circuits RC que nous avons précédemment. Cette oscillation sur la tension apparaît après la commutation de la tension (à partir du temps t_2). Ce circuit RLC est excité par la commutation en courant de la phase 3. L'augmentation de l'inductance de boucle de puissance va donc : augmenter la surtension au blocage, augmenter la durée d'amortissement des oscillations, diminuer la fréquence des oscillations, ralentir la vitesse de commutation du courant et augmenter l'énergie au blocage (E_{off}). Le Tableau 1 synthétise l'influence de l'inductance de la boucle de puissance sur le blocage du MOSFET-SiC en fonction de différents paramètres. La Figure 14 présente l'influence de cette inductance sur la surtension au blocage et sur le $dI_{dsOFFmax}/dt$ et nous voyons que la valeur totale ne doit pas dépasser 180nH pour ne pas détruire le module de puissance. La mise en équations de l'influence de l'inductance de la boucle de puissance sur les vitesses de commutations et sur la surtension lors du blocage du MOSFET est détaillée en Annexe IV.

Tableau 1 - Etude de l'influence de l'inductance de la boucle de puissance sur le blocage du MOSFET (MOSFET-SiC ROHM BSM100D12P1C004, $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, $R_{gOFF} = 3\Omega$, $R_s = 0,5\Omega$ et $R_{sortie\ push-pull\ OFF} = 5,4\Omega$, $L_{puissance} = [0-20-40-60]nH$) :

$L_{boucle\ puissance} (nH) (= L_{puissance} + L_{inter})$	0+18,8	10+18,8	20+18,8	30+18,8	40+18,8	50+18,8	60+18,8
Surtension $V_{ds\ max.} (V)$	693,3	739,3	771,5	816,5	843,2	885,8	910,8
$dI_{dsOFFmax}/dt (kA/\mu s)$	-4,86	-4,50	-4,30	-4,26	-4,12	-4,10	-3,90
$E_{off} (mJ)$	3,61	3,80	4,01	4,20	4,34	4,54	4,77
$F_{oscillation\ de\ V_{ds}} (MHz)$	30	24	21	19	17	16	15
Temps de réponse de V_{ds} , pour passer de $V_{ds}=0V$ à $\pm 10\%$ de V_{ds} final (Image de l'amortissement de V_{ds}) (ns)	180	187	194	196	1050	1885	3262




Figure 13 - Résultats de simulation d'un blocage du module MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, $R_{gOFF} = 3\Omega$, $R_s = 0,5\Omega$ et $R_{sortie\ push-pull\ OFF} = 5,4\Omega$ pour différentes valeurs d'inductance de la boucle de puissance ($L_{puissance} = [0-20-40-60]nH$).




Figure 14 - Synthèse de l'influence de l'inductance totale de la boucle de puissance sur la surtension au blocage et sur le $dI_{dsOFFmax}/dt$.

III.2.2 Influence de l'inductance de la boucle de puissance sur l'amorçage du MOSFET-SiC

La Figure 15 présente les résultats de simulation d'un amorçage du module MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, $R_{gON} = 2\Omega$, $R_s = 0,5\Omega$ et $R_{sortie\ push-pull\ ON} = 3,4\Omega$, pour différentes valeurs de l'inductance de la boucle de puissance ($L_{puissance} = [0-20-40-60]nH$ et $L_{inter} = 18,8nH$). Lors de l'amorçage du MOSFET, cette inductance modifie essentiellement la phase 2 (« zone active »). Tout d'abord, nous pouvons noter qu'une chute de tension V_{ds} apparaît durant cette phase. Ensuite, nous pouvons dire que lorsque cette inductance augmente, la vitesse de commutation en courant, la fréquence des oscillations et l'énergie à l'amorçage (E_{on}) diminuent, alors que la durée d'amortissement des oscillations, augmente. Le Tableau 2 synthétise l'influence de l'inductance de la boucle de puissance sur l'amorçage du MOSFET-SiC.

La mise en équations de l'influence de l'inductance de la boucle de puissance sur les vitesses de commutations et sur la surtension lors de l'amorçage du MOSFET est détaillée en Annexe IV.

Tableau 2 - Etude de l'influence de l'inductance de la boucle de puissance sur l'amorçage du MOSFET (MOSFET-SiC ROHM BSM100D12P1C004, $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, $R_{gON} = 2\Omega$, $R_s = 0,5\Omega$ et $R_{sortie\ push-pull\ ON} = 3,4\Omega$, $L_{puissance} = [0-20-40-60]nH$) :

$L_{boucle\ puissance}$ (nH) (= $L_{puissance} + L_{inter}$)	0+18,8	10+18,8	20+18,8	30+18,8	40+18,8	50+18,8	60+18,8
ΔV_{ds} (V)	47	73,5	98,4	123,7	150	175,9	201,1
$dI_{dsONmax}/dt$ (kA/ μs)	2,59	2,56	2,52	2,51	2,5	2,49	2,48
E_{on} (mJ)	8,6	8,3	7,8	7,6	7,2	6,5	6,3
$F_{oscillation}$ de I_{ds} (MHz)	23	20	17	15	14	13	12
Temps de réponse de I_{ds} , pour passer de $I_{ds}=0V$ à $\pm 10\%$ de I_{ds} final (Image de l'amortissement de I_{ds}) (ns)	180	547	814	1111	1378	1595	2043




Figure 15 - Résultats de simulation d'un amorçage du module MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, $R_{gON} = 2\Omega$, $R_s = 0,5\Omega$ et $R_{sortie\ push-pull\ ON} = 3,4\Omega$ pour différentes valeurs d'inductance de la boucle de puissance ($L_{puissance} = [0-20-40-60]nH$).

Nous pouvons conclure que l'inductance de la boucle de puissance influe sur les commutations du MOSFET. Il est donc important de prendre en compte la structure de notre système et de maîtriser la valeur de cette inductance afin de bien modéliser les commutations. Pour accélérer au maximum les commutations du MOSFET-SiC afin de réduire les pertes par commutation, il est impératif de privilégier de faibles valeurs de résistances de grille et diminuer la valeur de l'inductance de boucle de puissance.

III.3 Influence de l'inductance de la boucle de commande sur la commutation du MOSFET-SiC

Nous allons réaliser les simulations avec le montage précédent auquel nous allons ajouter une inductance dans la boucle de commande pour le MOSFET du bas. Dans ces conditions, il s'agit d'un nouveau circuit RLC formé par la résistance de grille, l'inductance de boucle de commande et les capacités parasites du MOSFET, qui est excité par les changements d'états de l'étage de sortie de la de l'allumeur.

III.3.1 Influence de l'inductance de boucle de commande sur le blocage du MOSFET-SiC

La Figure 16 présente les résultats de simulation d'un blocage du module MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, $R_{gOFF} = 3\Omega$, $R_s = 0,5\Omega$ et $R_{sortie\ push-pull\ OFF} = 5,4\Omega$, pour différentes valeurs d'inductance de la boucle de commande ($L_{commande} = [0-100-200]nH$, $L_{inter} = 18,8nH$ et $L_{puissance} = 20nH$). Pour ce réglage de la commande, nous constatons que l'inductance de la boucle de commande n'a quasiment pas d'impact sur le blocage du composant. En revanche, nous avons constaté que pour des valeurs de résistances de grille plus faible, l'augmentation de l'inductance de boucle de commande n'est plus négligeable. En effet, l'oscillation de la tension de commande $V_{gs}(t)$ est moins amortie, elle atteint une valeur négative de plus en plus faible ($V_{gs\ min}(t)$), qui peut dépasser les limites fixées par le constructeur. De plus, l'oscillation peut atteindre un point critique où la tension $V_{gs}(t)$ dépasse la tension de seuil V_{gsTH} . Cette modification peut conduire à des ré-amorçages ou des re-blocages intempestifs du MOSFET. La Figure 17 (a) présente la limite de fonctionnement sans risque de ré-amorçages et de re-blocages intempestifs. Cette limite a été tracée en faisant l'hypothèse qu'il y a risque de ré-amorçages dès que la tension de grille V_{gs} repasse au-dessus de la tension de seuil V_{gsTH} (pour plus de détail voir caractéristique de transfert du MOSFET présentée au Chapitre 4). Dans la pratique, il reste encore une marge entre le moment où la tension de grille V_{gs} repasse au-dessus de la tension de seuil V_{gsTH} et le moment où nous avons un ré-amorçage complet du MOSFET. En effet, il existe une phase où le canal du MOSFET va s'ouvrir, mais très peu, ce qui limite la remontée en courant et bien souvent la tension V_{ds} n'a pas le temps de changer d'état et reste à sa valeur d'état bloqué. Cette situation reste malgré tout critique car les pertes y sont très importantes ce qui justifie pleinement l'hypothèse que nous prenons. La Figure 17 (b) présente la tension de grille minimale $V_{gs\ min}$ en fonction du choix du couple $R_{gOFF\ total} / L_{commande}$; pour le blocage du module MOSFET-SiC ROHM BSM100D12P1C004, avec $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$. Nous voyons que dans ce cas, avant d'avoir des problèmes de ré-amorçages et re-blocages, nous avons un problème de dépassement du niveau de tension minimale de grille fixé par le constructeur.





Figure 16 - Résultats de simulation d'un blocage du module MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, $R_{gOFF} = 3\Omega$, $R_s = 0,5\Omega$ et $R_{sortie\ push-pull\ OFF} = 5,4\Omega$, pour différentes valeurs d'inductance de la boucle de commande ($L_{commande} = [0-100-200]nH$).




(a) Limite de fonctionnement sans risque de ré-amorçages intempestifs.

(b) Tension de commande minimale V_{gsmin} en fonction du couple $R_{gOFF\ total} / L_{commande}$.

Figure 17 - Résultats des simulations pour le blocage du module MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, pour différentes valeurs d'inductance de la boucle de commande $L_{commande}$ et différentes valeurs de résistances de grille $R_{gOFF\ total}$.

III.3.2 Influence de l'inductance de la boucle de commande sur l'amorçage du MOSFET-SiC

La Figure 18 présente les résultats de simulation d'un amorçage du module MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, $R_{gON} = 2\Omega$, $R_s = 0,5\Omega$ et $R_{sortie\ push-pull\ ON} = 3,4\Omega$, pour différentes valeurs d'inductance de boucle de commande ($L_{commande} = [0-100-200]nH$, $L_{inter} = 18,8nH$ et $L_{puissance} = 20nH$). Pour ce réglage de la commande, nous constatons que l'augmentation de l'inductance de la boucle de commande augmente la vitesse de montée de la tension de commande $V_{gs}(t)$, ce qui a pour effet d'accélérer la commutation en courant du composant et donc permet, pour ce point de réglage, de diminuer un peu les pertes à l'amorçage. Mais comme pour le blocage, l'oscillation de la tension de commande $V_{gs}(t)$ est moins amortie et peut atteindre un point critique où la tension $V_{gs}(t)$ repasse en-dessous de la tension de seuil V_{gsTH} . Cette modification peut conduire à des re-blocages ou des ré-amorçages intempestifs du MOSFET de puissance. D'autre part, comme pour le blocage, la tension $V_{gs}(t)$ va de plus en plus dépasser la tension de commande et atteindre une valeur de tension de grille maximale $V_{gs\ max}$ en fonction du choix du couple $R_{gOFF\ total} / L_{commande}$. Il faudra donc veiller à ne pas dépasser le niveau de tension maximale de grille fixé par le constructeur.



III.4 Influence de l'inductance commune puissance et commande sur la commutation du MOSFET-SiC

L'inductance commune puissance et commande n'est pas facile à prendre en compte car en pratique, il s'agit d'une inductance interne au pack dont les valeurs sont souvent difficiles à mesurer. Malgré tout si nous plaçons cette inductance sur notre schéma de simulation défini à la Figure 12 nous obtenons les résultats présentés à la Figure 19. Ces résultats nous montrent l'importance de cette inductance commune et la nécessité de la maîtriser le mieux possible.

Pour l'ouverture du MOSFET, l'inductance commune a un fort impact lors de la phase 3, où s'opère la commutation en courant. En effet, le courant dans le MOSFET décroît, ce qui provoque une chute de tension aux bornes de cette inductance commune. Cette tension s'oppose à la tension de commande ce qui a pour effet de ralentir la chute de la tension V_{gs} . La commutation en courant est ainsi ralentie. De plus, cette inductance amène une oscillation ($L_{commune}$ et capacités parasites) de la tension V_{gs} qui est amortie par la résistance de grille. Cette oscillation se retrouve donc sur la commutation en courant par le lien de la transconductance. Or, l'oscillation du courant lors de la

commutation peut entraîner une augmentation des fronts de courants qui ont pour effet d'accroître la surtension (sur le 1^{er} pic de tension), voire même de déplacer la valeur maximale de la tension sur les pics suivants. Dans notre simulation, ce phénomène n'apparaît pas, mais il est visible lorsque la résistance de grille R_{gOFF} totale diminue fortement. Ce point est donc très critique et peut vraiment poser des problèmes de détérioration du composant par dépassement de sa tension de claquage.

En maîtrisant la valeur de l'inductance commune, nous constatons que le ralentissement de la commutation en courant peut être bénéfique puisqu'il permet de diminuer la surtension au blocage du composant. En contrepartie, nous avons une augmentation importante des pertes lors du blocage et de l'amorçage du composant (lié à l'augmentation des temps de commutation du courant). Nous pouvons donc dire que cet effet positif sur la diminution de la surtension n'est pas forcément des plus bénéfiques puisque, d'une part, il est obtenu par une augmentation de l'inductance de boucle de puissance et, d'autre part, il conduit à une augmentation des temps de commutation (ON et OFF) et à un risque accru d'augmenter les oscillations pour de fortes valeurs d'inductances et des faibles amortissements (résistance de grille du côté commande).

Lors de l'amorçage du MOSFET, l'inductance commune a un fort impact lors de la phase 2, où s'effectue la commutation en courant. En effet, comme pour l'inductance de la boucle de puissance, l'inductance commune va ralentir la commutation en courant et ainsi augmenter les pertes à l'amorçage. D'autre part, une oscillation peut apparaître sur la boucle de commande, dans ce cas cette oscillation se répercute sur la commutation en courant qui conduit à une oscillation de la tension V_{ds} . Cette oscillation de tension durant la phase 2 conduit à des dépassements de la tension commutée et ceci malgré la chute de tension amenée par l'inductance de boucle de puissance. Ce point est très critique et peut vraiment poser des problèmes de détérioration du composant par dépassement de sa tension limite. Dans notre simulation, ce phénomène apparaît à partir d'une valeur d'inductance commune de 30nH.

D'autre part, nous avons une différence assez importante entre la tension V_{gs} mesurée aux bornes de la puce et la tension V_{gs} mesurée aux bornes du module. Ce point va nous poser beaucoup de problème en pratique puisqu'il nous sera difficile de savoir qu'elle est la tension réelle aux bornes de la puce par une simple mesure de la tension V_{gs} aux bornes du module. La difficulté étant encore plus grande puisque le module est composé de plusieurs puces en parallèle n'ayant pas forcément les mêmes circuits inductifs. Il est donc important d'éviter systématiquement cette inductance commune puissance-commande dans la mesure du possible en privilégiant par exemple des reports des sources sur un circuit spécifique pour la commande.

Dans le cas d'un besoin de diminution de la surtension tout en minimisant les pertes en commutation, il sera plus intéressant d'accroître la valeur de la résistance de grille plutôt que d'augmenter l'inductance commune puissance-commande. Même si cette inductance commune semble apparaître comme un levier pour ralentir la commutation en courant et ainsi diminuer la surtension au blocage, il est préférable de modifier la tension de commande ou la résistance de grille, plutôt que de changer la valeur de cette inductance commune, qui n'est pas facile en pratique à modifier et qui peut être source de dysfonctionnement. De plus, le levier de la résistance de grille permet de régler indépendamment la vitesse de commutation au blocage et à l'amorçage et ainsi limiter l'augmentation des pertes.

Par ailleurs, lors de mise en parallèle des puces élémentaires dans un pack, la maîtrise et l'équilibrage de ces inductances communes n'est vraiment pas simple. Compte tenu de la position des puces dans le pack, ces inductances ne seront pas parcourues dynamiquement par le même courant. Il est donc vraiment conseiller d'éviter systématiquement cette inductance commune par la mise en place de reports des sources de commandes sur un circuit spécifique.

Toutefois, certains constructeurs de packs de puissance ont choisis d'exploiter dans certains cas cette inductance commune puissance-commande [5]. Pour cela, ils calibrent de manière très précise la valeur de cette inductance commune pour une tension de grille et une résistance de grille choisies, afin de ralentir les vitesses de commutation du courant lors de la mise à OFF du composant et limiter ainsi la surtension au niveau du composant. L'inductance commune puissance-commande permet de garder une vitesse élevée sur la commutation en tension (réglages de la tension et résistance de grille), tout en limitant la vitesse de commutation du courant, et ainsi maintenir des pertes à la mise

à OFF acceptable. Ce réglage est assez délicat à effectuer et ajoute des oscillations qui peuvent être incontrôlables. Dans le cas d'application avec des composants rapides à grand gap où l'intérêt principal est la réduction des pertes en commutation, nous conseillons de limiter ces inductances communes.





Figure 19 - Résultats de simulation d'un blocage et d'un amorçage du module MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 25^\circ C$, $V_{gs} = +20V/-5V$, $R_{gOFF} = 3\Omega$, $R_{gON} = 2\Omega$, $R_s = 0,5\Omega$, $R_{sortie\ push-pull\ OFF} = 5,4\Omega$ et $R_{sortie\ push-pull\ ON} = 3,4\Omega$, pour différentes valeurs d'inductance commune puissance-commande ($L_{commune} = [0-10-20-30-40-50]nH$).

IV. Co-simulation électrique et électromagnétique dans le but de mettre en œuvre des bancs d'essais pour les packs MOSFET-SiC

IV.1 Introduction de la méthode de co-simulation électrique et électromagnétique

Nous venons de voir l'importance de la minimisation des différentes inductances parasites sur le comportement en commutation des MOSFET-SiC. Afin de mettre en œuvre les modules de puissance sur un banc d'essai hacheur sur charge inductive, nous allons concevoir l'ensemble du montage en nous appuyant sur les outils de modélisation mécanique 3D du logiciel Solid Edge®. Ensuite, une co-simulation électromagnétique et électrique avec les logiciels Q3D® et Simplorer® va permettre de prendre en compte l'ensemble des éléments du montage [6], [7]. La Figure 20 résume la procédure permettant de vérifier la bonne conception géométrique d'un ensemble condensateurs, bus-barre, shunt de mesure et module [8].



IV.2 Méthode employée pour minimiser l'inductance de boucle de puissance

Une des cibles possibles de la co-simulation électrique et électromagnétique est la réduction de l'inductance de la boucle de puissance (voir définition théorique de l'inductance au niveau d'un bus-barre en Annexe V). La Figure 21 présente un logigramme du processus utilisé pour minimiser l'inductance de la boucle par action sur la géométrie du bus-barre. Ainsi des itérations sur différents designs de bus-barre et sur le nombre de condensateurs de découplage vont amener une réduction de l'inductance de la boucle de puissance. Sachant qu'à partir d'un moment nous allons atteindre une asymptote liée le plus souvent aux limites de modification de la géométrie du bus-barre.




Figure 21 - Logigramme présentant la méthode employée pour minimiser l'inductance de boucle de puissance par action sur la géométrie du bus-barre.

Dans notre cas, un soin particulier a donc dû être apporté à la conception du circuit afin de minimiser l'inductance de puissance (la maille composée des condensateurs de bus, du bus-barre et du module MOSFET-SiC). En effet, il faut éviter que les forts di/dt au blocage conduisent à des surtensions trop élevées qui pourraient détruire le module. La difficulté est donc de réaliser un bus-barre intégrant un Shunt de mesure de courant tout en ayant une inductance de boucle la plus faible possible. Un exemple de schéma de co-simulation utilisé pour mettre en place le banc d'essai est présenté à la Figure 22. Il inclut le bus-barre et les condensateurs que nous avons retenus.





Figure 22 - Exemple de schéma de co-simulation Simplorer®/Q3D® du montage hacheur sur charge inductive équipé de module de puissance MOSFET-SiC.

Nous ne rentrerons pas en détail sur les différentes géométries de bus-barre que nous avons testées mais nous allons présenter l'influence de la mise en œuvre de condensateurs dits « secondaires » (ou de découplage) qui ont pour objectif de réduire l'inductance de boucle. La Figure 23 et le Tableau 3 récapitulent l'apport de ces condensateurs sur l'inductance globale de la boucle de puissance. Nous voyons ainsi qu'avec les technologies de condensateurs actuellement employés dans les convertisseurs ferroviaires et en effectuant un travail sur la géométrie du bus-barre, nous obtenons une valeur d'inductance de boucle de puissance d'environ 37nH à laquelle doit s'ajouter l'inductance interne du pack qui est de 19nH. Pour réduire de manière plus importante l'inductance de la boucle de puissance, il faudra par exemple s'orienter vers d'autres technologies de condensateurs en privilégiant par exemple des condensateurs ayant un nombre important de sortie ou incluant des systèmes de bus-barre en interne. Cela constitue aujourd'hui l'objet de nombreux travaux de recherche [9] [10].

Tableau 3 - Récapitulatif de l'étude par co-simulation de l'influence de la mise en œuvre des condensateurs secondaires :

Condensateurs implantés	Sur-tension au blocage V_{ds_max} (V)	$dI_{dsOFFmax}/dt$ (kA/ μ s)	$L_{boucle\ puissance\ totale}$ (nH)	$L_{puissance}$ (nH) (bus-barre, connectiques et condensateurs)
1500 μ F (principal)	933,7	-3,17	105,3	86,5
1500 μ F (principal) + 4x47 μ F (secondaire)	802,7	-3,40	59,5	40,7
1500 μ F (principal) + 10x47 μ F (secondaire)	792,4	-3,47	55,5	36,7



IV.3 Etude de la mise en parallèle de 3 modules de puissance MOSFET-SiC

Pour compléter l'étude de mise en œuvre des modules MOSFET-SiC, nous souhaitons mettre en œuvre jusqu'à 3 modules de puissance MOSFET-SiC en parallèle afin d'atteindre les niveaux de courant requis pour la traction ferroviaire (jusqu'à 600A sur la sortie d'un bras). Cette mise en parallèle sera réalisée sur un second banc d'essai. Ce banc d'essai en opposition est basé sur un pont en H sur charge inductive. Il permettra de fonctionner en mode hacheur ou onduleur de tension (pour

plus de détails voir Chapitre 5). L'association en parallèle de MOSFET ne devrait pas poser de problèmes particuliers sur le plan statique puisque ils ont un comportement électrothermique positif. C'est-à-dire, que la résistance à l'état passant augmente lorsque la température augmente. En revanche, pour les aspects dynamiques cela est beaucoup plus délicat puisque nous visons des vitesses de commutation élevées. Le moindre déséquilibre sur les commandes de grille ou les déséquilibres temporels liés aux chemins du circuit de commande ont des conséquences sur la répartition des courants. Ces phénomènes transitoires pouvant dans le pire cas causer la destruction de modules ou le plus souvent causer un vieillissement prématuré d'un des composants de l'association. Le premier point à maîtriser pour effectuer une mise en parallèle correcte est d'avoir une faible disparité sur les caractéristiques des modules de puissance. Dans notre cas, nous disposons de très peu de modules qui sont issus d'un même lot de fabrication. Cela signifie que leurs disparités sont limitées (voir essais présentés au Chapitre 4). Le deuxième point à maîtriser est le circuit de commande afin d'avoir des tensions de grille équilibrées. Enfin, le dernier point est de maîtriser la conception du circuit de puissance. Dans le cas d'applications de forte puissance, ces trois points sont souvent liés par les géométries des différents éléments à associer (carte de distribution de la commande, bus-barre de puissance, condensateurs, modules). Pour appréhender ces différents problèmes nous allons effectuer une étude préalable de co-simulation électrique et électromagnétique. Elle va nous permettre d'améliorer les géométries afin de réduire les déséquilibres statiques et dynamiques entre composants.

Nous allons commencer par présenter la géométrie finale que nous avons retenue pour ce banc d'essai (voir Figure 24). Puis, nous rentrerons plus en détails sur les différentes simulations et modélisations effectuées qui ont permis d'aboutir à cette version.




Figure 24 - Conception mécanique finale retenue pour le banc d'essai « méthode d'opposition » (logiciel Solid Edge®), permettant la mise en œuvre de 3 modules de puissance MOSFET-SiC en parallèle.

Pour ce banc d'essai « méthode d'opposition », la mesure des courants dans les interrupteurs ne se fera plus par Shunt. En effet, il faudrait disposer de trois Shunts qui sont beaucoup trop intrusif et entraîneraient de plus un échauffement excessif. Nous allons donc privilégier une mesure par tores de Rogowski (détails sur les appareils de mesure au Chapitre 4). Pour cela, de petites entretoises sont placées entre le bus-barre et les connectiques des modules. Ces entretoises ne dégradent que

faiblement la mise en parallèle des modules et l'inductance de la boucle de puissance. L'utilisation de tores de Rogowski avec une boucle de faible taille permettra de disposer d'un appareil de mesure ayant une bande passante de 6Hz à 20MHz. Au-delà de la bande passante limitée, il faut aussi noter que cette méthode amène un décalage temporel dans la mesure. Les mesures donneront donc une idée des formes d'ondes des 3 courants dans les 3 packs mais ne permettra pas de caractériser de manière précise la commutation. Cela ne posant pas de problème puisque les mesures précises à l'échelle de la commutation sont effectuées sur le banc d'essai mono-coup qui lui comporte un Shunt de courant.

Pour effectuer la commande des 3 modules de puissance en parallèle, plusieurs solutions sont possibles, la solution retenue utilise un étage de sortie avec un seul « push-pull » pour les 3 modules (d'autres solutions, actuellement à l'étude, consistent à disposer d'un « push-pull » de sortie par module). Ce « push-pull » est relié aux modules par un système de bus-barre sur PCB (Printed Circuit Board) et un routage particulier afin d'en équilibrer les impédances de liaisons. La Figure 25 présente le schéma que nous avons retenu pour la carte de distribution et que nous avons implanté dans Simplorer®.




Figure 25 - Schéma de simulation sur le logiciel Simplorer® de la carte de distribution retenue pour commander les 3 modules de puissance MOSFET-SiC en parallèle.

Pour l'équilibrage dynamique de la partie commande, la Figure 26 et le Tableau 4 présente un exemple de simulation sur le logiciel Q3D® d'un routage particulier effectué sur une carte de distribution constituant un étage de sortie d'allumeur. Sur cette carte se trouve un étage « push-pull » de sortie pour 3 modules en parallèle et un réseau de bus-barre adressant les 3 commandes de grille.

Tableau 4 - Récapitulatif des résultats de simulation des inductances de commande allant du « push-pull » de sortie de la carte de distribution aux modules de puissance :

	$L_{\text{boucle 1}}$ (nH)	$L_{\text{boucle 2}}$ (nH)	$L_{\text{boucle 3}}$ (nH)
Inductance à 1kHz	11	9,4	11,4
Inductance à 100MHz	6,9	6,2	7,3

Nous avons vu lors de l'étude de l'influence de l'inductance de boucle de commande (partie III.3), que pour les valeurs de résistances de grille utilisées, nous pouvions nous permettre d'avoir une valeur d'inductance de la boucle de commande plutôt élevée sans risque de ré-amorçage ou reblocage (Figure 17) mais que nous avons un dépassement possible de la tension V_{gs} au-delà des limites fixées par le constructeur. Cet exemple de simulation illustre les travaux effectués sur la carte de distribution (étage de sortie de l'allumeur) afin de minimiser les inductances parasites de commande et d'en maîtriser sa valeur. D'autre part, lors de la mise en parallèle de packs, ces simulations permettent d'améliorer l'équilibrage des valeurs d'inductances de la boucle de commande. Par exemple, sur ces simulations, nous voyons que l'inductance de boucle de commande est quasiment la même pour chacun des packs.




Figure 26 - Exemple de simulation sur le logiciel Q3D[®] d'un routage particulier d'une carte de distribution (étage de sortie de l'allumeur) permettant d'équilibrer les inductances de commande entre les 3 modules de puissance en parallèle (ici, carte de distribution pour module POWEREX).

En ce qui concerne le circuit de puissance, des travaux ont été menés sur la géométrie de la barre de Phase qui va relier les 3 modules en parallèle. Cette barre de Phase peut voir jusqu'à 600A en continu, il faut donc observer les densités de courant afin de garantir des températures correctes. Nous avons travaillé sa géométrie afin de répartir le courant en conduction entre les 3 modules. La Figure 27 montre la version retenue de la barre de Phase. Il s'agit d'une simulation sur le logiciel Maxwell3D[®] qui permet de calculer les densités de courant et la répartition du courant dans les 3 modules en parallèle. Les travaux ont notamment consisté à étudier la position et la géométrie d'une fente réalisée pour répartir le courant entre les 3 modules en parallèle (voir Tableau 5).




Figure 27 - Exemple de simulation sur le logiciel Maxwell3D[®] visant à regarder les densités de courant et la répartition du courant dans les 3 modules en parallèle.

Tableau 5 - Exemple d'impact de la mise en place d'une fente visant à améliorer la répartition du courant conduit entre les 3 modules en parallèle :

$I_{\text{injecté}} \approx 600\text{A}$	I_{conduit} (A) Module 1 « Gauche »	I_{conduit} (A) Module 2 « Centre »	I_{conduit} (A) Module 3 « Droite »	Ecart type entre Module 1/2/3
Sans Fente	95	400	97	175,0
Avec la fente retenue	198	196,9	198,5	0,82

Pour la partie puissance, le schéma global de co-simulation est basé sur le même principe que celui que nous avons présenté sur la Figure 22. Sur ce schéma nous allons retrouver la modélisation des composants semi-conducteurs de puissance, l'ensemble des condensateurs et des bus-barres, la barre de phase (Figure 27). Les résultats en commutation, de la co-simulation électrique et électromagnétique, dans la version finale de la géométrie, sont présentés sur la Figure 28. Le Tableau 6 récapitule des mesures en statique et dynamique correspondant au point de simulations de la Figure 28.

Pour aller plus loin, il faudrait poursuivre ces travaux de simulations en tenant compte de la modélisation de l'étage de sortie de la carte de distribution de l'allumeur (Figure 25) et des écarts d'inductance de la boucle de commande au niveau de la carte de distribution (Tableau 4). Ainsi, les résultats de simulations nous permettraient d'observer plus finement le comportement dynamique des 3 modules en parallèle.

Tableau 6 - Récapitulatif des mesures lors de la simulation avec les 3 modules en parallèle MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{\text{bus}} = 600\text{V}$, $I_{\text{ds}} = 200\text{A}$, $T_j = 25^\circ\text{C}$, $V_{\text{gs}} = +20\text{V}/-5\text{V}$, $R_{\text{gOFF}} = 3\Omega$, $R_{\text{gON}} = 2\Omega$, $R_s = 0,5\Omega$, avec le montage final « méthode d'opposition » :

Position du module	« Position Gauche »	« Position Centre »	« Position Droite »
I_{ds} (A) (en statique)	199,6	198,2	202,2
$V_{\text{ds max}}$ (V) (au blocage)	774,2	765,7	757,7
$I_{\text{ds max}}$ (A) (à l'amorçage)	309,1	323,2	300,7




Figure 28 - Résultats de simulation d'un blocage et d'un amorçage de 3 modules en parallèle MOSFET-SiC ROHM BSM100D12P1C004, pour $V_{\text{bus}} = 600\text{V}$, $I_{\text{ds}} = 200\text{A}$, $T_j = 25^\circ\text{C}$, $V_{\text{gs}} = +20\text{V}/-5\text{V}$, $R_{\text{gOFF}} = 3\Omega$, $R_{\text{gON}} = 2\Omega$, $R_s = 0,5\Omega$, avec le montage final « méthode d'opposition ».

IV.4 Etude du déséquilibre entre puces à l'intérieur d'un module de puissance par co-simulation électrique et électromagnétique

La méthode de co-simulation électrique et électromagnétique employée pour optimiser l'environnement du module de puissance MOSFET-SiC peut aussi être utilisée pour étudier l'intérieur d'un boîtier. En effet, il peut être utile d'étudier les déséquilibres statiques et dynamiques entre les puces en parallèle. Ces déséquilibres peuvent par exemple conduire à des vieillissements prématurés d'une puce par rapport à l'autre. Dans ce cas, le modèle comportemental pourra être ramené à l'échelle de la puce en considérant les différentes impédances internes du boîtier. Ces études ont un grand intérêt pour la conception de modules MOSFET-SiC pour lesquels nous souhaitons augmenter les calibres en courant tout en ayant des vitesses de commutation élevées. En effet, une inductance importante sur la partie puissance en interne du boîtier va augmenter la surtension de blocage aux bornes de la puce qui peut être détruite sans que cela soit observable avec des mesures externes. Nous voyons bien ici l'intérêt de cette co-simulation qui nous permet d'anticiper les éventuels problèmes que nous pouvons avoir en pratique.

Grâce à ces méthodes de simulations, ALSTOM a conçu un prototype de module de puissance MOSFET-SiC ayant une répartition optimale des courants entre puces et des inductances internes (puissance et commande) minimales. Le pack réalisé comporte les mêmes interfaces qu'un module 1200 V 100 A du commerce et les mêmes puces. En revanche, toute la géométrie interne a été revue. Pour cela, la salle blanche de l'association PRIMES (Plate-forme d'innovation mécatronique de puissance et management de l'énergie) a été utilisée. Les interconnexions de type « Bonding » ont notamment été remplacés par des interconnexions de type « Bump » et la conception de ce module de puissance MOSFET-SiC a fait l'objet d'un brevet déposé par ALSTOM (FR2974969A1) [11]. Sur ce boîtier, l'inductance totale du circuit de puissance entre les connectiques Plus et Moins de la cellule de commutation a été réduite à 10nH, là où un pack équivalent du commerce présente une valeur de l'ordre de 30nH. Pour cela, l'ensemble de la connectique de puissance restent en regard afin de maximiser l'effet bénéfique des inductances mutuelles. De plus, la répartition du courant se fait de manière homogène sur l'ensemble des puces en parallèle grâce à une géométrie particulière. La Figure 29 montre un exemple de résultats de simulations sur le logiciel Maxwell3D[®] visant à regarder les densités de courant et la répartition du courant dans ce module de puissance.




Figure 29 - Exemple de simulation sur le logiciel Maxwell3D[®] visant à regarder les densités de courant et la répartition du courant dans le module de puissance breveté par ALSTOM [11].

V. Conclusion

Dans ce chapitre, nous avons proposé un macro-modèle comportemental d'un module de puissance MOSFET-SiC qui a été développé sur le logiciel PSIM[®]. Ce modèle a permis d'étudier les différentes phases de commutation sur un montage hacheur sur charge inductive. Nous avons mis en évidence l'effet des différents paramètres du MOSFET et de sa diode en antiparallèle sur les commutations.

Un transfert du modèle vers le logiciel Simplorer[®] nous a ensuite permis d'affiner la modélisation des composants en y ajoutant des comportements non-linéaires comme par exemple la variation des valeurs des capacités parasites en fonction de la tension drain-source V_{ds} . Cette affinement du modèle a été nécessaire afin d'étudier précisément l'influence des différentes inductances parasites du circuit sur les commutations. Ainsi, nous avons vu pour l'inductance de la boucle de puissance, l'importance de minimiser sa valeur afin de limiter la surtension au blocage et les oscillations haute fréquence. Pour l'inductance de la boucle de commande, nous avons vu l'intérêt de la minimiser pour diminuer les retards entre les ordres de commande et la commutation du composant. Nous avons vu aussi que pour de faibles valeurs de résistance de grille, une inductance de boucle de commande trop élevée peut être la cause d'un ré-amorçage ou d'un re-blocage intempestif du composant si l'amplitude de l'oscillation de la tension V_{gs} est trop importante et vient à repasser au-delà de la tension de seuil V_{gsTH} . D'autre part, nous avons mis en évidence l'effet de l'inductance commune puissance-commande qui ralentit énormément la commutation en courant, ce qui limite la surtension au blocage mais qui en revanche amène une augmentation non négligeable des pertes au blocage et à l'amorçage. Compte tenu des vitesses de commutations visées avec les MOSFET-SiC, cette inductance doit être la plus faible possible et il est plus efficace d'agir sur la résistance de grille pour minimiser la surtension plutôt que d'agir sur cette inductance commune qui est un paramètre interne au module difficile à contrôler avec plusieurs puces en parallèle.

Après avoir analysé l'ensemble des paramètres agissant sur les formes d'ondes de commutation, nous avons effectués des co-simulations électrique et électromagnétique avec le logiciel Simplorer[®]/Q3D[®]. Ces co-simulations nous ont permis de travailler les différentes géométries et d'effectuer les choix d'éléments pour la mise en œuvre des bancs d'essais. Pour cela, une méthode visant à minimiser l'inductance de boucle de puissance a été présentée. Nous avons notamment agit sur le nombre de condensateurs de découplage et nous avons amélioré la géométrie des bus-barres entre les condensateurs et le module de puissance MOSFET.

La co-simulation électrique et électromagnétique a été aussi utilisée pour la mise en œuvre du montage avec 3 modules de puissance en parallèle. Pour mettre en place ce banc d'essai particulier (pont en H), nous avons vu qu'il était possible, en plus de de la minimisation des inductances de la boucle de puissance par la mise en place de condensateurs de découplage, de travailler sur la réduction et l'équilibrage des inductances de commande. Nous avons aussi montré la possibilité d'améliorer la répartition des courants de conduction entre les 3 modules en parallèle grâce à des simulations sur le logiciel Maxwell3D[®]. Pour cela, nous avons optimisé la forme d'une fente placée sur la barre de phase qui assure la liaison entre les 3 modules en parallèle.

Finalement, lors de la mise en place d'un banc d'essai, une première étape passant par ce type de modélisations et simulations est essentielle afin d'anticiper les différents formes d'ondes. Cette étape est d'autant plus importante lorsqu'il s'agit de composants SiC qui ne sont pas faciles à approvisionner et sont encore très coûteux. Grâce à ces simulations, nous avons bénéficié d'un banc d'essai pour lequel les points critiques ont été maîtrisés et bien compris.

VI. Références du chapitre 3

- [1] M. O. Berraies, "Modèles de Composants Semiconducteurs Pour La Simulation Des Circuits en Electronique de Puissance," Université Paul Sabatier, Toulouse III, Thèse de doctorat septembre 1998.
- [2] Pierre-Olivier Jeannin, "Le transistor MOSFET de puissance en commutation : Application aux associations série et parallèle de composants à grille isolée," Institut National Polytechnique de Grenoble, Grenoble, Thèse de doctorat tel-00092429, version 1, 29 Mai 2001.
- [3] Frédéric Mérienne, "Influence de l'Intéraction Puissance-Commande sur le Fonctionnement des Convertisseurs d'Electronique de Puissance : Simulation Fine - Recherche de Règles de Conception," Institut National Polytechnique de Grenoble, Grenoble, Thèse de doctorat 08 Janvier 1996.
- [4] Ebrahim Farjah, "Contribution aux caractérisations électriques et thermiques des transistors de puissance à grille isolée," Institut National Polytechnique de Grenoble, Grenoble, Thèse de doctorat 1994.
- [5] B. Wittig, O. Muehlfeld, and F.W. Fuchs, "Adaptation of MOSFETs Current Slope by Systematic Adjustment of Common Source Stray Inductance and Gate Resistance," *Power Electronics and Applications (EPE 2011), Proceedings of the 2011-14th European Conference on, Birmingham*, pp. 1-10, 30 Aug.- 01 Sept. 2011.
- [6] R. Bayerer and D. Domes, "Power Circuit design for clean switching," *Integrated Power Electronics Systems (CIPS), 6th International Conference on, Nuremberg, Germany*, pp. 1-6, March 2010.
- [7] E. Batista and J.M. Dienot, "EMC Characterization for Switching Noise Investigation on Power Transistors," *Proceedings of 2008 IEEE EMC Detroit Symposium, Detroit, Michigan, August 2008*.
- [8] Joseph Fabre, Philippe Ladoux, and Michel Piton, "Caractérisation de modules MOSFET SiC en vue de leur utilisation dans les chaînes de traction ferroviaire," *Electronique de Puissance du Futur (EPF2012)*, 2012.
- [9] Sawyer Edward, "Low Inductance – Low Temp Rise DC Bus Capacitor Properties Enabling the Optimization of High Power Inverters," *PCIM2010 Europe; Nuremberg, Germany*, 4-6 May 2010.
- [10] M.A. Brubaker, H. C. Kirbie, and T. A. Hosking, "Integrated DC Link Capacitor/Bus Structures to Minimize External ESL Contribution to Voltage Overshoot," *ITEC 2012, IEEE Transportation Electrification Conference, Hyatt Regency Dearborn Dearborn, MI, USA*, pp. 1-6, 2012.
- [11] Selim Dagdag and Philippe Lasserre, "Dispositif d'interconnexion électrique d'au moins un composant électronique avec une alimentation électrique comprenant des moyens de diminution d'une inductance entre des première et deuxième bornes," FR2974969A1, Mai 03, 2011.

CHAPITRE 4 : Caractérisation statique et dynamique de modules de puissance MOSFET-SiC et comparaison avec des modules de puissance IGBT-Si

Sommaire

I. Introduction	125
II. Description des modules de puissance MOSFET-SiC sélectionnés pour les essais.....	125
III. Description du module de puissance IGBT-Si sélectionné pour effectuer des comparaisons....	126
IV. Les caractéristiques en conduction des modules de puissance MOSFET-SiC.....	127
IV.1 Descriptif des essais et des moyens de mesure	127
IV.2 La caractérisation statique en polarisation directe	128
IV.3 La caractérisation statique en polarisation inverse.....	131
IV.4 La caractérisation statique en polarisation directe bloquée.....	133
IV.5 Comparaison des caractéristiques en conduction d'un module MOSFET-SiC par rapport à un module IGBT-Si.....	135
IV.5.1 Comparaison des caractéristiques statiques en polarisation directe	135
IV.5.2 Comparaison des caractéristiques statiques en polarisation inverse.....	136
IV.5.3 Comparaison des caractéristiques statiques en polarisation directe à l'état bloqué.....	137
V. Les caractéristiques dynamiques des modules de puissance MOSFET-SiC	137
V.1 Les appareils de mesures nécessaires pour la caractérisation dynamique de modules de puissance MOSFET-SiC	137
V.1.1 La mesure de courant	138
V.1.2 La mesure de la tension	138
V.1.3 L'oscilloscope associé aux appareils de mesures	139
V.2 Principe de fonctionnement et caractéristiques du banc d'essai.....	140
V.2.1 Principe de fonctionnement du banc d'essai	140
V.2.2 Présentation du banc d'essai et de ces caractéristiques	141
V.3 Les résultats de caractérisation en commutation d'un module de puissance MOSFET-SiC.	143
V.3.1 Analyse du blocage du MOSFET-SiC	144
V.3.2 Analyse de l'amorçage du MOSFET-SiC	145
V.3.3 Analyse du blocage de la diode antiparallèle SBD-SiC	146
V.3.4 Analyse des essais en court-circuit du MOSFET-SiC.....	147
V.3.5 Analyse des essais en robustesse du MOSFET-SiC	148
V.3.6 Analyse du blocage de la diode de corps du MOSFET-SiC.....	150
V.3.7 Analyse des commutations lors de mise en parallèle de 3 modules MOSFET-SiC	150
V.4 Comparaison des résultats de mesures avec les simulations	152
V.5 Comparaison des caractéristiques en commutation d'un module MOSFET-SiC par rapport à un module IGBT-Si.....	152
VI. Conclusions sur les caractérisations statiques et dynamiques.....	154
VII. Références du chapitre 4	156

Résumé

Ce quatrième chapitre a pour objectif de présenter la caractérisation de modules de puissance MOSFET en Carbone de Silicium et de les comparer à des modules IGBT en Silicium. Pour ce faire, une description des différents modules de puissance sélectionnés est effectuée. Ensuite, nous présentons les différentes caractéristiques en conduction de ces composants. Puis, nous verrons les différents résultats en commutation de ces composants SiC dans une cellule de commutation sur charge inductive. Enfin, nous concluons sur les gains apportés par ces nouveaux composants MOSFET-SiC comparés aux composants IGBT-Si.

I. Introduction

D'un point de vue stratégique et compte-tenu de l'état de l'art présenté dans le Chapitre II, nous avons décidé de nous concentrer sur la caractérisation de modules Dual avec des MOSFET-SiC et des diodes SBD-SiC. En 2010, au début de la thèse, il était vraiment difficile de se procurer des prototypes de packs. De plus, l'ensemble des constructeurs, travaillant chacun de leur côté, utilisaient des boîtiers souvent très différents, il était alors très difficile d'anticiper sur les dimensions, et les calibres les packs sur lesquels nous allions pouvoir travailler. Nos travaux de caractérisation ont donc été tributaires des décisions des constructeurs, de la disponibilité des prototypes ainsi que des achats que nous avons pu réaliser.

II. Description des modules de puissance MOSFET-SiC sélectionnés pour les essais

Le tableau 1 présente les différents modules de puissance Dual MOSFET-SiC dont nous avons pu disposer sur la durée de la thèse.

Tableau 1 - Modules de puissance Dual MOSFET-SiC livrés à ALSTOM :

Constructeur	Référence	Calibre			échantillons mis à disposition pour ALSTOM	
		en tension (V)	en courant (A)	en température (T_{jmax} en °C)	Date	Nombre de packs
POWEREX	QJD1210007	1200	2x100	(200)	09/2010 au 09/2011	5
ROHM	BSM100D12P1 C001	1200	2x100	150	10/2010 au 10/2011	5
MITSUBISHI	FM75-24-S002	1200	2x75	150	11/2010	4
ALSTOM (Components I&R)	PRATAC	1200	2x100	150	01/2011 au 10/2011	(2)
ROHM	BSM100D12P1 C004	1200	2x100	150	04/2012	12
ROHM	BSM100D17P1 C004	1700	2x100	150	05/2012	4
ROHM	BSM180D12P2 C101 (sans diode en antiparallèle)	1200	2x180	150	11/2012	5

Chacun de ces modules présentent des boîtiers différents du point de vue des dimensions, des positions des bornes de puissance et des bornes de commande.


Dans la suite de ce chapitre, dans un souci de clarté, nous allons présenter uniquement le module de puissance ROHM BSM100D12P1C004, qui est devenu un module industriel au printemps 2012 et qui constituera notre référence pour présenter les caractéristiques des MOSFET-SiC.

A partir d'informations obtenues auprès des constructeurs et parfois en effectuant des mesures, nous avons pu connaître la constitution interne des modules de puissance SiC. Le Tableau 2 donne un exemple des caractéristiques internes des modules ROHM BSM100D12P1C004 et BSM100D17P1C004. Ces données sont essentielles pour effectuer des comparaisons objectives.

Tableau 2 - Caractéristiques de l'intérieur du module Dual ROHM BSM100D12P1C004 et ROHM BSM100D17P1C004 :

	MOSFET-SiC	Diode SBD-SiC
Constructeur	ROHM	ROHM
Calibre en courant de la puce (A)	20	20
Nombre de puces	5	5
Surface active installée (mm ²)	48,75	39,2
Densité de courant avec In=100A (A/mm ²)	2,05	2,55
Tension Grille-Source conseillé par le constructeur (V)	(-6) / +22	
R _{TH(j-c)} (1/2 Module) (°C/W)	0,2	0,24

Tableau 3 - Visualisation de l'intérieur du boîtier du module Dual ROHM BSM100D12P1C004 et ROHM BSM100D17P1C004 :

Constructeur et référence	Visualisation de l'intérieur du boîtier (module Dual MOSFET-SiC)
ROHM BSM100D12P1C004 et ROHM BSM100D17P1C004	 <p>La taille du boîtier est de (45,6x122x17) mm (sans les connectiques).</p>


III. Description du module de puissance IGBT-Si sélectionné pour effectuer des comparaisons

Afin de mettre en avant les performances des packs MOSFET-SiC, nous avons choisi de les comparer à des modules IGBT-Si de même calibre. Ainsi, nous avons sélectionné un module IGBT-Si qui dispose du même type de boîtier que le MOSFET-SiC ROHM BSM100D12P1C004. Il s'agit d'un module Infineon de référence FF100R12MT4 (4^{ème} génération) qui a un calibre en tension de 1200V, un calibre en courant de 2x100A et une température maximale de jonction de 150°C (voir les détails Tableau 4 et le Tableau 5).

Tableau 4 - Caractéristiques de l'intérieur du module Dual INFINEON FF100R12MT4 :

	IGBT-Si	Diode PiN Si
Constructeur	INFINEON	INFINEON
Référence de la puce	IGC50T120T6RL	IDC28D120T6M
Calibre en courant de la puce (A)	50	50
Nombre de puces	2	2
Surface active installée (mm ²)	2x34,5=69	2x20,12=40,24
Densité de courant avec In=100A (A/mm ²)	1,45	2,49
Résistance de grille interne (Ω/puce)	4	
Tension Grille-Source conseillé par le constructeur (V)	-20 / +20	
R _{TH(j-c)} (1/2 Module) (°C/W)	0,3	0,5

Tableau 5 - Visualisations de l'intérieur du boîtier du module Dual INFINEON FF100R12MT4 :

Constructeur et référence	Visualisation de l'intérieur du boîtier (module Dual IGBT-Si)
INFINEON FF100R12MT4	 <p data-bbox="528 651 1378 680">La taille du boîtier est de (45,6x122x17) mm (sans les connectiques).</p>

Si les packs MOSFET-SiC et IGBT-Si sélectionnés nous permettent de bénéficier de boîtiers de même calibre et de même géométrie, il est important de remarquer que le nombre et la taille des puces en parallèle dans le boîtier ne sont pas les mêmes ce qui conduit à des densités de courant différentes (Tableau 2 et Tableau 4).

IV. Les caractéristiques en conduction des modules de puissance MOSFET-SiC

IV.1 Descriptif des essais et des moyens de mesure

La caractérisation statique du module de puissance MOSFET-SiC est réalisée en polarisation directe et en polarisation inverse.

Pour la polarisation directe, il s'agit d'appliquer une tension V_{ds} positive, avec des tensions de grille V_{gs} positives et comprises entre la tension de seuil ou de pincement (valeur positive généralement notée V_{gsTH}) et la tension positive maximale V_{gsmax} . Le choix de la tension V_{ds} doit être adapté pour visualiser l'ensemble du fonctionnement, de la zone linéaire jusqu'à la zone saturée.

Pour la polarisation inverse, il s'agit d'appliquer une tension V_{ds} négative, avec des tensions de grille V_{gs} pouvant être positives ou négatives suivant ce que nous souhaitons observer.

Pour réaliser ces essais, nous avons utilisé le traceur de caractéristiques Tektronix 371A (voir Figure 1). Celui-ci fonctionne par régime pulsé afin de limiter les phénomènes d'auto-échauffement du composant. Ainsi une impulsion de 250 μ s est envoyée avec une période de 40ms. La puissance maximale est de 3kW, le courant maximal de 400A et la tension maximale de 3kV. De plus, pour tester le composant à différentes températures, il est possible d'ajouter une plaque chauffante sous la semelle du composant.



Figure 1 - Image du traceur Tektronix 371A associé à son boîtier de connexion.

IV.2 La caractérisation statique en polarisation directe

Les tracés de caractéristiques statiques en direct sont présentés au travers d'un exemple à la Figure 2, il fait apparaître trois zones :

- La zone linéaire ou régime ohmique lorsque ($V_{ds} \ll V_{ds_sat}$) : le MOSFET se comporte comme une résistance contrôlée par la tension de grille V_{gs} . Cette résistance est appelée : résistance à l'état passant. Elle peut être calculée à partir de la relation suivante :

$$R_{dsON} = \left(\frac{\Delta V_{ds}}{\Delta I_{ds}} \right)_{V_{gs_donnée}; V_{ds} \rightarrow 0} \quad (4-1)$$

En pratique, le calcul de la résistance à l'état passant se fait en se limitant au courant I_{ds} nominal, voire parfois à deux fois le courant I_{ds} nominal.

- La zone sous linéaire lorsque ($V_{ds} \leq V_{ds_sat}$) : l'extension de la zone de charge d'espace commence à prendre de l'ampleur dans le canal et amène à une diminution de la conductance (ou début de saturation).
- La zone de saturation lorsque ($V_{ds} \geq V_{ds_sat}$) : la zone de charge d'espace occupe tout le canal qui est alors complètement pincé, le courant I_{ds} est alors égal au courant de saturation I_{ds_sat} .





Figure 2 - Caractéristiques statiques en polarisation directe du MOSFET-SiC ROHM BSM100D12P1C004 (n°149A000010R, interrupteur Bas), à la température de 25°C pour différentes valeurs de tension de grille V_{gs} .

D'autre part, l'augmentation de la température a pour effet d'accroître la résistance à l'état passant du composant (voir Figure 3) car la diminution de la mobilité augmente la résistivité dans le composant. De plus, à des températures plus élevées, la zone de saturation apparaît à des tensions V_{ds} plus élevées. Cela s'explique par une diminution de la vitesse d'évolution des porteurs (mobilité) avec la température.



Les relevés présentés à la Figure 3, ainsi que l'ensemble des relevés effectués sur les différents modules, nous montrent que les MOSFET-SiC testés présentent tous un coefficient de température en conduction directe positif. Ce qui est favorable pour l'équilibrage des courants en conduction lors de la mise en parallèle de composants. C'est un avantage puisque dans le domaine ferroviaire nous avons besoin de packs avec des forts calibres en courant souvent réalisés par une mise en parallèle de puces élémentaires. A partir de deux relevés à des températures de jonction différentes, nous pouvons exprimer ce coefficient avec l'équation généralisée suivante :

$$CT_x = \frac{(x(T_{j_2}) - x(T_{j_1}))}{x(T_{j_1}) \times (T_{j_2} - T_{j_1})} \quad (4-2)$$

Avec :

- CT_x : le coefficient thermique pour la variable x ,
- x : la variable liée à la température de jonction par le coefficient thermique, dans notre cas, x correspond à la résistance à l'état passant,
- T_{j_1} : la température de jonction 1,
- T_{j_2} : la température de jonction 2,
- $(T_{j_2} > T_{j_1})$: la température de jonction 2 est supérieure à la température de jonction 1.
Par exemple : $T_{j_2} = 125^\circ C$ et $T_{j_1} = 25^\circ C$.

Ainsi ces coefficients thermiques pourront être utilisés pour exprimer une résistance de conduction à la température de jonction désirée, à partir de la formule généralisée suivante :

$$x(T_{j_{désirée}}) = x(T_{j_{réf}}) \times (1 + CT_x \times (x(T_{j_{désirée}}) - x(T_{j_{réf}}))) \quad (4-3)$$

Avec :

- $T_{j_{réf}}$: la température de référence (pour laquelle $x(T_{j_{réf}})$ est connue),
- $T_{j_{désirée}}$: la température de jonction désirée (pour laquelle $x(T_{j_{désirée}})$ est recherché,
- $(T_{j_{désirée}} > T_{j_{réf}})$: la température de jonction désirée est supérieure à la température de jonction de référence. Par exemple : $T_{j_{désirée}} = 125^\circ C$ et $T_{j_{réf}} = 25^\circ C$.

Afin d'illustrer la disparité que nous pouvons avoir entre différents modules et même entre l'interrupteur haut et bas d'un même boîtier, nous avons caractérisé plusieurs modules (voir Figure 4). Cette disparité est d'autant plus forte que le courant conduit est important. Le module étant constitué de plusieurs puces en parallèle la disparité entre les puces peut conduire à ce type d'écart. Lors de la caractérisation et du choix d'un module de puissance, ce critère doit être regardé attentivement.




Figure 4 - Caractéristiques statiques en polarisation directe de neuf modules MOSFET-SiC ROHM BSM100D12P1C004, à la température de 25°C, pour $V_{gs}=20V$.

La zone de saturation du composant peut être représentée par une caractéristique de transfert avec le courant de drain maximum I_{ds_sat} en fonction de la tension de grille V_{gs} et pour une température donnée et une tension V_{ds} constante (parfois égale à V_{gs}) (voir Figure 5). Le choix de la valeur donnée à la tension V_{ds} doit être fait afin de s'assurer que nous restons bien dans la zone de saturation du composant. Cette caractéristique permet de mieux appréhender l'ouverture du canal du MOSFET dans la zone saturée. Nous allons parler de transconductance en exprimant le rapport entre la variation du courant de drain maximum I_{ds_sat} et la variation de la tension de grille V_{gs} , pour une température donnée et une tension V_{ds} constante. La tension de grille correspondant à la mise en conduction du canal (pour I_d valant quelques mA) sera nommée tension de seuil et notée V_{gsTH} (« Threshold » en anglais).





Figure 5 - Caractéristiques de transfert $I_{ds_sat}=f(V_{gs})$ pour le module MOSFET-SiC ROHM BSM100D12P1C004 (n°149A000010R, interrupteur Bas), avec $V_{ds}=20V$, pour $T=[25-150]^{\circ}C$.

IV.3 La caractérisation statique en polarisation inverse

Les modules contiennent des diodes SBD-SiC en antiparallèle des MOSFET-SiC, nous avons donc l'interrupteur qui peut conduire un courant inverse indépendamment des conditions d'ouverture du canal qui elles sont liées à la tension de grille V_{gs} . Ainsi, pour de faibles valeurs de tension de polarisation inverse V_{ds} , le courant inverse passe principalement par le canal du MOSFET si celui-ci est commandé avec une tension de grille $V_{gs} > V_{gsTH}$. Quand la tension de polarisation dépasse la tension de seuil de la diode (V_0), le courant inverse commence à se répartir entre le canal du MOSFET et la diode. Cette répartition du courant se faisant en fonction des résistances à l'état passant du canal du MOSFET (lié essentiellement à la tension de grille V_{gs}) et la résistance de la diode. Lorsque il est appliqué une tension de grille V_{gs} inférieure à la tension de pincement du canal, c'est-à-dire avec le MOSFET-SiC bloqué alors la caractéristique inverse obtenue ne représente plus que la caractéristique en conduction de la diode SiC en antiparallèle (voir l'exemple sur Figure 6).



Les diodes SBD-SiC en antiparallèle des MOSFET-SiC présentent toutes un coefficient de température pour la résistance à l'état passant R_d positif et un coefficient de température négatif pour la tension de seuil V_0). Ainsi, sur les relevés de la Figure 7, pour des courants au-delà de la vingtaine d'ampères, la chute de tension dans la diode en direct va augmenter avec la température. Nous retrouvons ainsi les propriétés d'auto-répartition des courants de conduction entre les diodes SBD-SiC en parallèle. Cela s'explique par le fait qu'il s'agit de diodes SiC unipolaires.




Figure 7 - Caractéristiques statiques en polarisation inverse du MOSFET-SiC ROHM BSM100D12P1C004 (n°149A000010R, interrupteur Bas), avec $V_{gs} < V_{gsTH}$ et pour trois températures différentes.

Afin de tester les caractéristiques du MOSFET-SiC seul en polarisation inverse, nous avons effectué des essais sur le module MOSFET-SiC ROHM BSM180D12P2C101 (voir Tableau 1) qui ne contient pas de diode Schottky SiC en antiparallèle (voir Figure 8). Lorsque la tension de grille V_{gs} est inférieure à V_{gsTH} , il s'agit de la conduction de la diode de corps tandis que lorsque la tension de grille V_{gs} est supérieure à V_{gsTH} , il s'agit de la conduction de la diode de corps et du canal du MOSFET en inverse.





Figure 8 - Caractéristiques statiques en polarisation inverse du module MOSFET-SiC ROHM BSM180D12P2C101 (n°246A00002R, interrupteur Bas) sans diode Schottky SiC en antiparallèle, à la température de 25°C.

Ainsi la caractéristique du MOSFET-SiC seul en polarisation inverse est un peu meilleure que celle en polarisation directe puisque nous avons en plus la diode de corps qui conduit du courant. Nous pouvons aussi remarquer la différence de caractéristiques entre la diode de corps du MOSFET-SiC et la diode Schottky SiC (comparaison de la Figure 7 avec la Figure 8). Cette différence justifie en grande partie l'utilisation de diode SBD-SiC en antiparallèle afin de réduire les pertes.

D'autre part, nous voyons que lorsque la tension de grille V_{gs} est inférieure à V_{gsTH} , la caractéristique de la diode de corps du MOSFET-SiC évolue en fonction de cette tension V_{gs} . Plus la tension de grille est négative plus la caractéristique se dégrade. Cela peut se justifier par une évolution du courant de fuite dans le canal du MOSFET-SiC en fonction de la tension de grille V_{gs} .

IV.4 La caractérisation statique en polarisation directe bloquée


La caractérisation des modules de puissance MOSFET-SiC en polarisation directe bloquée permet de déterminer la tension V_{ds} à laquelle commence à apparaître l'avalanche du composant et cela pour une tension de grille et une température donnée. Pour ce faire, la tension V_{ds} est polarisée en direct. La tension de grille est fixée, soit elle est inférieure à la tension de seuil V_{gsTH} et le composant est bloqué, soit elle se rapproche voir dépasse cette tension de seuil est le canal commence à s'ouvrir. Afin de ne pas détériorer des composants SiC coûteux sur ces essais nous avons volontairement limité le courant de fuite à quelques milliampères (voir Figure 9).



Sur ces relevés, nous pouvons constater dans un premier temps une différence entre le module avec diode en antiparallèle et le module sans diode en antiparallèle. Sur le module sans diode en antiparallèle, nous observons uniquement l'effet du MOSFET-SiC. Ainsi nous remarquons que le MOSFET a une bonne tenue en tension d'environ 1550V à 25°C, pour un module de calibre 1200V et que cette tenue en tension augmente avec la température. Le coefficient de température est positif pour ce composant dans cette phase de conduction en polarisation directe avec $V_{gs} < V_{gsTH}$. Une explication de ce phénomène a été proposée par Lee et al. [1]. Il s'agit du libre parcours moyen qui diminue lorsque la température augmente, ainsi l'accélération des porteurs est moindre, d'où la nécessité d'avoir un champ électrique plus fort pour atteindre le processus d'avalanche.

Pour le module de puissance avec les diodes en antiparallèle, le constat est différent. Pour une température de 25°C, le courant de fuite augmente dès 1150V de manière plus progressive pour atteindre une tenue en tension d'environ 1300V. De plus, le coefficient de température est négatif, c'est-à-dire que la tenue en tension diminue lorsque la température augmente, pour tout juste tenir les 1200V à 150°C. La diode en antiparallèle limite donc la tenue en tension du module, c'est elle qui fixe le calibre du module.

Afin de mieux comprendre le passage du composant de son état bloqué à son état passant avec l'ouverture du canal du MOSFET à partir d'une tension de seuil V_{gsTH} , nous avons observé l'effet d'une évolution de la tension de grille V_{gs} sur la tenue en tension (voir Figure 10). Ainsi nous voyons qu'à une température de 25°C, lorsque la tension de grille V_{gs} passe de -5V à environ 1,4V, les caractéristiques de tenue en tension n'évolue pas. Puis, au-delà de ce point le courant de fuite commence à augmenter, même si le composant tient encore la tension, nous sommes à la limite de l'ouverture du canal, nous nous approchons du seuil V_{gsTH} au fur et à mesure que V_{gs} augmente, jusqu'à atteindre le point où le composant ne tient plus la tension, il est alors passant ($V_{gs} > V_{gsTH}$). Nous avons donc ici un moyen assez intéressant de retrouver la caractéristique présentée sur la Figure 5 mais cette fois pour différentes tension V_{ds} et avec une précision plus importante sur les courants. Nous voyons ainsi que le module BSM100D12P1C004, malgré l'augmentation du courant de fuite tient la tension V_{ds} jusqu'à une tension de grille d'environ 1,9V pour 25°C mais cette valeur chute à 0V pour 150°C. Ce point justifie la nécessité d'appliquer une tension négative pour maintenir ce composant à l'état bloqué.



IV.5 Comparaison des caractéristiques en conduction d'un module MOSFET-SiC par rapport à un module IGBT-Si

IV.5.1 Comparaison des caractéristiques statiques en polarisation directe

La structure de l'IGBT-Si (bipolaire) amène à avoir une tension de seuil non nulle contrairement aux MOSFET-SiC (unipolaire). Cela a pour effet de rendre la comparaison des caractéristiques statiques en polarisation directe de ces deux composants assez délicate (voir exemple de caractéristiques sur la Figure 11). Ainsi, seulement les calculs des pertes en conduction pourront permettre de chiffrer l'écart entre ces deux composants. Malgré tout, nous pouvons dire que lorsque le MOSFET est piloté avec une tension de commande adaptée (ici $V_{gs}=20V$) et pour une température de $25^{\circ}C$, sa caractéristique semble plus performante jusqu'au courant nominal. En effet, lorsque le courant nominal est dépassé le MOSFET-SiC entre en début de saturation, tandis que l'IGBT reste dans sa phase linéaire jusqu'à environ 5 à 10 fois le courant nominal (suivant les technologies d'IGBT). De plus, la température semble dégrader beaucoup plus vite les caractéristiques du MOSFET-SiC comparées à celles de l'IGBT-Si. Ainsi, malgré l'absence de tension de seuil lié à ses propriétés unipolaires, le MOSFET-SiC testé semble présenter des caractéristiques statiques en polarisation directe proche voire moins performantes que l'IGBT-Si.






Figure 11 - Caractéristiques statiques en polarisation directe du MOSFET-SiC ROHM BSM100D12P1C004 (n°149A000010R, interrupteur Bas) comparées à un module IGBT-Si INFINEON FF100R12MT4 (n°G1134A_10956, interrupteur Bas), pour $T=[25-125-150]^{\circ}C$ et deux tensions de grille données.

Les caractéristiques de transfert des deux composants (MOSFET-SiC et IGBT-Si) nous indiquent que le MOSFET-SiC présente une tension de seuil V_{gsTH} plus faible que celle de l'IGBT-Si (voir Figure 12). De plus, cette tension de seuil V_{gsTH} diminue beaucoup plus vite sur le MOSFET-SiC que sur l'IGBT-Si. Ainsi, le MOSFET-SiC sera plus sensible aux perturbations lors de son blocage et cela de manière plus significative lorsque la température va augmenter. Le coefficient de température de l'ouverture du canal du MOSFET-SiC est positif ce qui permettra de bénéficier d'une auto-répartition des courants en conduction lors de la mise en parallèle de composants. Pour l'IGBT-Si considéré ici, ce coefficient de température est positif jusqu'à environ 60A puis devient négatif pour des courants supérieurs.




IV.5.2 Comparaison des caractéristiques statiques en polarisation inverse

Les caractéristiques statiques en polarisation inverse, présentés à la Figure 13, nous montrent que pour une température de 25°C, la diode Schottky SiC a une tension de seuil plus importante et une résistance plus faible comparée à la diode PiN Si. En revanche, lorsque la température augmente l'écart entre les deux caractéristiques diminue. A la température de 150°C, la diode PiN Schottky SiC a une plus forte résistance que la diode PiN Si. Les coefficients de température des résistances à l'état passant des diodes Schottky SiC et des diodes PiN Si sont positifs.



IV.5.3 Comparaison des caractéristiques statiques en polarisation directe à l'état bloqué

Les caractéristiques statiques en polarisation directe à l'état bloqué, présentées à la Figure 14, montrent une différence entre le module MOSFET-SiC et IGBT-Si. En effet, l'IGBT-Si a une tenue en tension qui augmente de 25°C à 125°C puis qui semble se dégrader de manière assez importante entre 125°C et 150°C. Les coefficients de température sont positifs lorsque il s'agit des transistors (MOSFET ou IGBT) mais négatif lorsqu'il s'agit des diodes antiparallèles. Comme nous avons ici les caractéristiques des transistors et des diodes qui se combinent, les allures des courbes sont difficiles à interpréter. Dans notre cas, nous pouvons dire que le MOSFET-SiC semble être meilleur au niveau de la tenue en tension que l'IGBT-Si.



Cette étude comparative des caractéristiques statiques nous a montré que les avantages des modules MOSFET-SiC actuels ne se situent pas au niveau des pertes en conduction. En fait, le grand avantage de ces modules se situe plutôt au niveau des vitesses de commutations que nous allons étudier dans le paragraphe suivant.

V. Les caractéristiques dynamiques des modules de puissance MOSFET-SiC

V.1 Les appareils de mesures nécessaires pour la caractérisation dynamique de modules de puissance MOSFET-SiC

Lors de la réalisation du banc de test de caractérisation de module de puissance MOSFET-SiC dans une cellule de commutation, nous nous sommes intéressés aux choix des appareils de mesures. En effet, compte tenu de la rapidité de commutation, il est important de bien choisir les appareils de mesure que nous allons mettre en œuvre. Il s'agit de pouvoir visualiser durant les commutations la tension et le courant de la façon la plus précise possible. Pour ce faire, nous allons récapituler les différentes options de mesures qui s'offrent à nous et ainsi choisir les appareils les mieux adaptés.

Trois facteurs principaux sont pris en compte [2]:

- La localisation du point de mesure sur le circuit (interaction appareil de mesure sur le circuit de puissance).
- Le choix du type de capteur et la transmission du signal qui lui est associé.
- L'oscilloscope utilisé pour acquérir la mesure.

V.1.1 La mesure de courant

Sur le montage mis en œuvre nous souhaitons mesurer le courant commuté par un semi-conducteur de la façon la plus fidèle possible. Cette mesure concerne des courants élevés, de l'ordre de la centaine d'ampères avec des di/dt importants, pouvant amener à des durées de commutations de l'ordre de quelques dizaines de nanosecondes. De plus, ce courant commuté peut présenter des oscillations amorties dont la fréquence est de l'ordre de la dizaine de MHz.

D'autre part, la cellule de commutation doit présenter une inductance de boucle la plus faible possible afin d'atteindre des vitesses de commutation élevées sans risquer de dégrader le composant lors des surtensions au blocage.

Les sondes de courant choisies devront donc présenter une large bande passante, être capable de mesurer de forts courants tout en gardant une précision suffisante et enfin être peu sensibles aux perturbations électromagnétiques. Il faut donc que le capteur de courant donne une image homothétique et fidèle.

Les différents types de capteurs de courant couramment employés sont [3] [4]:

- Le transformateur de courant (TC ou parfois TI),
- Le capteur à effet Hall,
- Le Shunt de mesure,
- Le capteur à bobine de Rogowski.

Nous pouvons aussi noter les capteurs de courant comme le TC à flux nul, le capteur à effet Hall à flux nul, ou encore le capteur optique à effet Faraday. Pour notre application, nous avons choisi d'utiliser un Shunt en structure coaxiale de la société T&M Research Products [5]. En effet, ces capteurs présentent une très bonne bande passante allant du continu jusqu'à 1,2GHz pour le meilleur produit (voir détails en Annexe VI).

Pour notre application, le choix d'un Shunt s'effectue en tenant compte de plusieurs paramètres. Au-delà de la bande passante, nous devons choisir une valeur de résistance suffisamment réduite afin d'éviter un problème thermique et/ou une chute de la tension importante qui fausserait la mesure de la tension V_{DS} . Nous devons aussi tenir compte de la géométrie du Shunt puisque nous allons l'insérer sur le Bus-barre de notre montage. La forme de notre Bus-barre va devoir s'adapter à l'appareil choisi, en essayant de dégrader le moins possible l'inductance de boucle de notre circuit (appareil intrusif). Malgré tout, la géométrie du shunt semble bien se prêter à la mise en place dans un Bus-barre et bien qu'il ne permette pas de garantir l'isolement galvanique, un référencement à la masse, nous permettra d'effectuer nos mesures.

La référence que nous avons retenue est le T&M Research Products modèle 1M-2 [5] (voir détails des caractéristiques techniques de ce Shunt en Annexe VI).

V.1.2 La mesure de la tension

Le montage doit permettre une mesure de la tension aux bornes du semi-conducteur afin de le caractériser. Pour les MOSFET en SiC, il s'agit de la tension drain-source qui peut aller jusqu'à 1200V (avalanche), voire 1700V suivant le composant testé. Les vitesses de commutation conduisent à des durées de commutations de l'ordre de quelques dizaines de nanosecondes. De plus, comme pour le courant commuté, cette tension peut présenter des oscillations amorties en fin de commutation ayant une fréquence de l'ordre de la dizaine de MHz.

Les sondes de tension peuvent être classées en deux grandes catégories : les sondes passives et les sondes actives. Dans le cas d'application haute tension, il s'agit de sondes passives atténuatrices (x20, x100 ...) à hautes impédance pouvant être modélisées par un pont diviseur résistif et capacitif. Les valeurs de la résistance et de la capacité d'entrée de la sonde constituent un critère de choix. En effet, la sonde interagit avec l'oscilloscope qui lui est associé et avec le circuit sur lequel la mesure est effectuée. Ainsi ce critère de charge d'entrée, associé au critère du temps de montée du signal, nous permettent de déterminer la précision de la mesure. Afin de minimiser l'erreur introduite par la sonde de mesure sur le temps d'évolution du signal (circuit d'essai et sonde de tension) il faut privilégier des

sondes ayant des faibles capacités au niveau de la tête de sonde. Sachant que plus l'atténuation est importante, plus la valeur de cette capacité est faible.

Pour notre montage, nous allons privilégier l'utilisation de sonde de tension passive. La sonde de tension passive sélectionnée est une sonde de la société Tektronix [6] modèle P5100 [7] dont les caractéristiques sont détaillées en Annexe VI. En effet, cette sonde de tension est adaptée en termes de niveau de tension à mesurer (atténuation et calibre en tension). De plus, elle présente une bande passante élevée qui correspond à nos besoins. D'autre part, cette sonde passive est compatible avec les oscilloscopes dont nous disposons (voir en Annexe VI pour plus de détails).

Remarque : pour effectuer les mesures de la tension de commande, nous pouvons utiliser des sondes différentielles pour profiter de l'isolement. Mais pour avoir de meilleures mesures nous allons privilégier l'utilisation de sonde passive adaptée du type Tek 6139A [6] lorsque le montage permet son utilisation (voir en Annexe VI pour plus de détails).

V.1.3 L'oscilloscope associé aux appareils de mesures

Nous venons de choisir les sondes de courant et de tension. Maintenant, nous devons associer ces appareils à un oscilloscope et ainsi vérifier leur compatibilité.

Nous allons vérifier si les oscilloscopes dont nous disposons répondent à nos besoins. Il s'agit d'oscilloscopes de la société Tektronix [6], de référence MSO4054 et de référence TDS5054B (voir Tableau 6).

Tableau 6 - Caractéristiques des oscilloscopes Tektronix MSO4054 et TDS5054B [6] :

Référence de l'oscilloscope	Tek MSO4054	Tek TDS5054B
Bande Passante Analogique (-3dB)	500 MHz	500 MHz
Nombre de canaux	4	4
Temps de montée (typique) à 5mV/div	700 ps	800 ps
Résolution Verticale	8 Bits	8 Bits
Nombre d'échantillons acquis par seconde	2,5 GS/s	2,5 GS/s (2 canaux max.) 1,25 GS/s (3-4 canaux max.)
Longueur maximum d'enregistrement	16M / 8M / 4M points	10 M points
Tension maximale d'entrée en mode « faible impédance » 50Ω	5Vrms avec des pics < ±20V	5Vrms avec des pics < ±30V
Tension maximale d'entrée en mode « faible impédance » 1MΩ	250Vrms avec des pics ≤ ±400V	150Vrms (CAT I) avec des pics < ±400V
Sensibilité de l'entrée, 50Ω	1mV/div à 1V/div	1mV/div à 1V/div
Sensibilité de l'entrée, 1MΩ	1mV/div à 10V/div	1mV/div à 10V/div
Capacité d'entrée	13 pF	18 pF

Nous devons considérer les performances de la sonde associée à l'oscilloscope qui, dans notre cas, limite la bande passante de la mesure (voir détails des caractéristiques des sondes en Annexe VI), l'oscilloscope ayant une bande passante suffisamment élevée (500MHz).

Ensuite, nous devons nous intéresser à la résolution verticale de l'oscilloscope qui détermine le nombre de points sur lequel est codée la valeur d'une mesure. Un codage de n bits autorise 2^n intervalles. Ainsi la quantité minimale est donnée par l'équation suivante :

$\text{quantité minimale} = \frac{(\text{nombre de div.}) \times \text{calibre}}{2^n}$	(4-4)
--	-------

Avec n : nombre de bits fixant la résolution verticale de l'oscilloscope.

Il faudra ainsi ajuster la résolution verticale de l'oscilloscope afin d'avoir un signal mesuré présent sur l'ensemble des divisions verticales et ainsi maximiser la précision de mesure.

La fréquence d'échantillonnage et le nombre d'échantillons par seconde déterminent la fréquence maximale qui peut être mesurée dans la limite de la bande passante analogique (théorème de Shannon). Pour notre montage, où nous allons visualiser une commutation de semi-conducteur cette limite en fréquence se retrouve sur le nombre de points maximum présent sur un front rapide (commutation en tension ou en courant).


D'autre part, nous devons vérifier la compatibilité des sondes avec les entrées des oscilloscopes choisis. Pour une mesure du courant par Shunt, l'entrée de l'oscilloscope sera réglée en mode « faible impédance » (50Ω) afin de garantir une bonne précision de mesure. Ce choix limite le courant pic mesuré à 3000A pic, pour le modèle TDS5054B, et à 2000A pic, pour le modèle MSO4054 (voir Tableau 6). Au-delà de ces courants, nous risquons de dégrader l'entrée de l'oscilloscope, ce qui peut arriver en cas de court-circuit de bras.

Pour la mesure de la tension par sonde passive, l'entrée de l'oscilloscope sera réglée en mode « haute impédance », soit $1M\Omega$ afin de garantir une bonne précision mesure. Il faut aussi vérifier la compatibilité de la capacité d'entrée de l'oscilloscope avec la capacité de la sonde. Dans notre cas, la sonde utilisée est bien compatible avec l'oscilloscope (voir Tableau 6 et Annexe VI).


V.2 Principe de fonctionnement et caractéristiques du banc d'essai

V.2.1 Principe de fonctionnement du banc d'essai

L'avantage principal des nouveaux modules MOSFET-SiC est leur rapidité de commutation. La caractérisation dynamique doit être effectuée en fonction des paramètres influents que sont la tension du bus (V_{bus}), le courant commuté (I_{ds}), la température de jonction (T_j), la tension de grille (V_{gs}), les résistances de grille (R_{gON} et R_{gOFF}) ainsi que le circuit de puissance (condensateurs de filtrage et inductance de boucle). Pour ce faire, un hacheur sur charge inductive a été conçu. Ce type de montage est déjà utilisé au sein d'ALSTOM pour caractériser en commutation les modules IGBT en Si [8], [9]. Le schéma de principe décrivant la configuration permettant de caractériser en commutation des MOSFET-SiC est donnée à la Figure 15, avec en (a) le montage permettant d'obtenir la caractéristique lors de l'amorçage (noté « ON ») et du blocage (noté « OFF ») du MOSFET noté ici « MOS_2 » et en (b) le montage permettant d'obtenir la caractéristique lors du blocage de la diode en antiparallèle (noté « REC » pour recouvrement) du MOSFET noté ici « MOS_2 ».



La commande est fournie par un générateur programmable GBF, piloté par une petite application sur PC. Elle génère un motif dit « simple-pulse » ou « double-pulse » permettant de caractériser les commutations conformément à la Figure 16.



Pour ces essais, les mesures sont réalisées avec les appareils sélectionnés dans la partie V.1. Chaque point d'essai donnera lieu à une mesure de la commutation du composant sous la forme de tracés $V_{ds}(t)$, $I_{ds}(t)$ auxquels nous allons parfois ajouter la tension et le courant de grille $V_{gs}(t)$, $I_g(t)$ afin de vérifier le bon fonctionnement de la commande. A partir des tracés de $V_{ds}(t)$ et $I_{ds}(t)$, nous allons pouvoir obtenir par intégration du produit, les formes d'ondes des énergies à la commutation $E_{OFF}(t)$, $E_{ON}(t)$ et $E_{rec}(t)$. Après synthèse des différents points relevés, nous allons pouvoir effectuer différents tracés et notamment les courbes d'énergie en fonction du courant commuté, pour une température et une tension V_{bus} donnée.

V.2.2 Présentation du banc d'essai et de ces caractéristiques

Pour réaliser le montage de caractérisation des modules MOSFET-SiC, plusieurs éléments doivent être choisis, comme les condensateurs sur le Bus-barre, le design du Bus-barre, l'inductance de charge, l'allumeur (choix des tensions de commande et des valeurs des résistances de grille) et son réglage. Nous avons choisi de réaliser deux bus-barres différents, une version permettant d'effectuer une mesure du courant par Tore Pearson (version de départ provisoire au vu de la bande passante de l'appareil), et une version permettant d'effectuer une mesure du courant par Shunt (version finale présenté sur la Figure 17). Ce choix a été effectué suite à des problèmes de délai et de disponibilité. La première étape par tore Pearson a servi à mettre au point le montage avec des packs IGBT-Silicium classique avant de passer aux composants MOSFET-SiC qui sont assez coûteux. De plus, cela nous a permis de vérifier les valeurs des inductances de boucle du montage, et ainsi voir si elles correspondent aux valeurs estimées avec les co-simulations électromagnétiques et électriques (Simplorer + Q3D) présentées dans le Chapitre 3.


Le condensateur principal sur le Bus a une valeur de $1500\mu\text{F}$, une tenue en tension nominale de $V_{ndc}=1890\text{V}$ et un courant efficace permanent de $I_{eff}=325\text{A}$. Ce condensateur, qui comporte 4 bornes de liaison, présente d'après son fabricant une inductance entre bornes inférieure à 50nH [10]. Afin de réduire l'inductance de boucle, nous avons la possibilité de mettre en place des condensateurs secondaires. Une fois de plus, nous avons utilisé des condensateurs disponibles sur le site ALSTOM. Il s'agit de condensateurs de $47\mu\text{F}$, ($V_{ndc}=800\text{V}$ et $I_{eff}=45\text{A}$) qui présentent une inductance entre bornes inférieure à 25nH [10].

Pour l'inductance de charge, nous avons eu le choix entre plusieurs éléments [11]. Les premiers essais ont été réalisés en associant en série 3 inductances à air en série ($I_{crête}=3\text{kA}$), pour un total de $1250\mu\text{H}$ ($2*500\mu\text{H}+250\mu\text{H}$). Nous avons ensuite utilisé une inductance à air de $2500\mu\text{H}$, ($I_{crête}=400\text{A}$) équipée de prises intermédiaires à $100\mu\text{H}$ et $300\mu\text{H}$.

Pour la commande de grille, dans un premier temps nous avons utilisé un allumeur ALSTOM standard, de référence AMIX2Bis qui permet de piloter un interrupteur de puissance en $+15\text{V} / -12\text{V}$, avec des résistances de grille adaptées. Nous avons créé une petite carte de distribution permettant d'adapter cet allumeur à notre module de puissance. Dans un second temps, nous avons utilisé un allumeur spécialement conçu pour les modules MOSFET-SiC sur le site ALSTOM Charleroi. Cet allumeur est associé à une carte de distribution adaptée au module et sur lequel se trouve notamment le « push-pull » de sortie et les résistances de grille. Ainsi l'inductance de boucle de commande a pu être minimisée. Cet allumeur est alimenté par une unique alimentation stabilisée en $+15\text{V}_{\text{DC}}$ mais il permet de choisir la tension de grille à appliquer aux composants de façon plus souple. Nous nous limiterons dans cette présentation à une tension de $+20\text{V}$ pour l'amorçage et -5V pour le blocage.

Le signal de commande est généré par un GBF (Générateur Basse Fréquence) piloté par une interface sur PC avec une petite application LabView® ou VisualBasic® suivant les versions.

Pour les essais en température, le module est équipé d'une semelle d'interface sur laquelle sont placés deux thermocouples (un pour chaque interrupteur) au plus proche des puces et reliés à un thermomètre récepteur (modèle Fluke TTH 072). Cet ensemble module/semelle équipé de thermocouples est ensuite placé sur une plaque chauffante permettant de maintenir l'ensemble du module à une température précise, choisie par l'utilisateur.



V.3 Les résultats de caractérisation en commutation d'un module de puissance MOSFET-SiC

Les caractérisations en commutation ont été réalisées sur l'ensemble des modules Dual-SiC MOSFET présentés dans le Tableau 1. Sur chacun de ces modules, les relevés ont été effectués pour un courant commuté allant de zéro Ampère à deux fois le courant nominal, une tension du bus DC de 600V, 750V et parfois même 900V et trois températures de jonction différentes de [25/125/150]°C.

Comme pour les essais en conduction nous nous limiterons à la présentation des résultats obtenus avec le module MOSFET-SiC ROHM BSM100D12P1C004. Il est important de noter que les comportements dynamiques sont similaires avec les autres modules de puissance MOSFET-SiC que nous avons caractérisés. Ces caractérisations sont complétées par des essais en court-circuit et en robustesse.

V.3.1 Analyse du blocage du MOSFET-SiC

Un exemple de formes d'ondes expérimentales lors du blocage du MOSFET-SiC est présenté Figure 18. Celles-ci ont été obtenues dans la configuration présentée Figure 15 (a). Lors du blocage, l'ordre de grandeur des dV_{ds}/dt pour ce type de composant se situe souvent autour de $20\text{kV}/\mu\text{s}$, avec une inductance de boucle totale d'environ 30nH , ce qui permet de limiter la surtension. L'ordre de grandeur des dI_{ds}/dt se situe à environ $6\text{kA}/\mu\text{s}$.

Dans des conditions de caractérisation similaires, répétées pour $T_j = 25^\circ\text{C}$, 125°C et 150°C , le dv_{OFF}/dt , le di_{OFF}/dt et les pertes en commutations sont quasiment indépendants de la température de jonction (voir Figure 19). D'autre part, nous voyons sur cet exemple de blocage que la rapidité de commutation du courant (di_{OFF}/dt) conduit à un pic de tension $V_{ds}(t)$ assez important et d'autant plus important que le MOSFET ne possède pas de queue de courant (composant unipolaire). Cela illustre bien la réelle nécessité de diminuer les inductances de boucle du montage comme nous avons pu le faire par les travaux de simulations préalables (Chapitre 3). De plus, nous pouvons observer sur le courant commuté I_{ds} et la tension V_{ds} des oscillations amorties. Dans ce cas, il s'agit d'un circuit résonant formé par l'inductance de boucle de la cellule de commutation (L_{boucle}) et les capacités parasites des semi-conducteurs ($C_{parasite}$). La surtension au blocage est une combinaison de cette oscillation et de l'effet du di_{OFF}/dt . Sur la Figure 18, la fréquence d'oscillation (correspond à la pseudo-période amortie) de la tension $V_{ds}(t)$ est d'environ 25MHz . Un calcul très simple permet de retrouver cette valeur :

$$f_{osc} = \frac{1}{2 \cdot \pi \cdot \sqrt{(L_{boucle} \times C_{parasite})}} \approx \frac{1}{2 \cdot \pi \cdot \sqrt{(30 \cdot 10^{-9} \times 1,4 \cdot 10^{-9})}} \approx 25\text{MHz} \quad (4-5)$$

Dans ce calcul, la capacité $C_{parasite}$ est considérée comme constante, avec une valeur prise pour $V_{ds}=600\text{V}$. Elle correspond à la somme de la capacité C_{ds} du MOSFET et de la capacité C_t de la diode en antiparallèle.






Figure 18 - Formes d'ondes au blocage du module MOSFET-SiC ROHM BSM100D12P1C004 (n°202A000013R, interrupteur Bas), pour $V_{bus} = 600\text{V}$, $I_{ds} = 200\text{A}$, $T_j = 150^\circ\text{C}$, $V_{gs} = +20\text{V}/-5\text{V}$, $R_{gOFF} = 3\Omega$ et $R_s = 0,5\Omega$.




V.3.2 Analyse de l'amorçage du MOSFET-SiC

Un exemple de formes d'ondes expérimentales à l'amorçage du MOSFET-SiC est présenté Figure 20. Celles-ci ont été obtenues dans la configuration présentée Figure 15 (a). L'ordre de grandeur des di_{ds}/dt pour ce type de composant se situe souvent autour de $5kA/\mu s$ tandis que l'ordre de grandeur des dV_{ds}/dt se situe à environ $20kV/\mu s$.

Dans des conditions de caractérisation similaires, répétées pour $T_j = 25^\circ C$, $125^\circ C$ et $150^\circ C$, le dv_{ON}/dt , le di_{ON}/dt et les pertes en commutations sont quasiment indépendants de la température de jonction (voir Figure 21). En fait, les pertes à l'amorçage diminuent un peu lorsque la température augmente surtout pour de forts courants. Comme pour le blocage, les oscillations observées sur le courant et la tension sont dues au circuit résonnant formé par l'inductance de boucle (L_{boucle}) et les capacités parasites des semi-conducteurs ($C_{parasite}$).





V.3.3 Analyse du blocage de la diode antiparallèle SBD-SiC

Un exemple de formes d'ondes expérimentales lors d'un blocage de la diode SBD-SiC en antiparallèle du module MOSFET-SiC est présenté Figure 22. Celles-ci ont été obtenues dans la configuration présentée Figure 15 (b).

Dans des conditions de caractérisation similaires, répétées pour $T_j = 25^\circ C$, $125^\circ C$ et $150^\circ C$, le dv_{ON}/dt , le di_{ON}/dt et les pertes en commutations sont quasiment indépendants de la température de jonction (voir Figure 23). De plus, le module contient des diodes Schottky (SBD) qui ne présentent théoriquement pas de courant de recouvrement. Toutefois, il est à noter que les diodes Schottky SiC présentent un léger pic de courant pour les fortes valeurs de di_{ON}/dt . Ce petit courant de recouvrement peut s'expliquer par l'implantation de caissons P dans la structure qui amène un léger effet bipolaire. Pour de fort di_{ON}/dt la diode Schottky (SBD) se comporte comme une diode JBS (Junction Barrier Schottky).

Comme nous pouvons le voir sur la Figure 22 et la Figure 23, les énergies que nous souhaitons déterminer ici sont très faibles, il est donc très difficile d'effectuer une mesure correcte compte tenu des oscillations et des « offset ». Nous avons donc dû, à l'aide aussi des simulations que nous avons réalisées, définir une méthode de mesure qui consiste à traiter les résultats sous Excel pour éliminer au maximum les problèmes liés aux « offset » et qui permet de compenser les retards éventuels des différents appareils de mesure. Malgré cela, nous pouvons considérer que dans notre type de banc d'essai et avec les appareils de mesure actuels, une mesure d'énergie en-dessous d'environ 0,5mJ est très difficile, voire même très aléatoire. Sur la Figure 23, nous pouvons considérer que l'énergie au recouvrement de la diode est indépendante du courant et de la température, même si la précision de la mesure reste à améliorer, cela nous donne déjà une bonne idée des tendances et l'erreur amenée par ce manque de précision influera très peu à l'échelle du calcul de l'ensemble des énergies compte tenu des ordres de grandeur mis en jeu.




Figure 22 - Formes d'ondes au blocage de la diode SBD-SiC en antiparallèle du module MOSFET-SiC ROHM BSM100D12P1C004 (n°202A000013R, interrupteur Bas), pour $V_{bus} = 600V$, $I_{ds} = 200A$, $T_j = 150^{\circ}C$, $V_{gs} = +20V/-5V$, $R_{gOFF} = 3\Omega$, $R_{gON} = 2\Omega$ et $R_s = 0,5\Omega$.





Figure 23 - Energie au blocage de la diode SBD-SiC antiparallèle en fonction du courant commuté, pour le module MOSFET-SiC ROHM BSM100D12P1C004 (n°202A000013R, interrupteur Bas), avec $V_{bus} = 600V$, $I_{ds} = [0 \text{ à } 200]A$, $T_j = [25/125/150]^{\circ}C$, $V_{gs} = +20V/-5V$, $R_{gOFF} = 3\Omega$, $R_{gON} = 2\Omega$ et $R_s = 0,5\Omega$.

V.3.4 Analyse des essais en court-circuit du MOSFET-SiC

Pour cet essai, nous avons déconnecté l'inductance de charge du montage (voir Figure 15) et placé une barre de cuivre afin de court-circuiter l'interrupteur du bas. Nous avons amorcé l'interrupteur du haut pendant une durée choisie à 5 et 10 μ s. Il s'agit d'un court-circuit dit de « type 1 » (mise en conduction sur court-circuit franc).

La Figure 24 montre un exemple de formes d'ondes expérimentales obtenues lors d'un essai de court-circuit de « type 1 ». La durée de mise en conduction est ici de 10 μ s au niveau de la commande, ce qui donne une mise en conduction réelle d'environ 9 μ s (lié aux retards). Sur ces relevés, nous voyons que le courant atteint une très forte valeur d'environ 1420A et au blocage le MOSFET-SiC

coupe un courant d'environ 730A, avec une surtension d'environ 868V, l'énergie dans le composant est d'environ 5,3J mais le module ne se détériore pas. Ensuite, nous avons choisi d'augmenter la température à 125°C, les essais avec une durée de mise en conduction de 5µs conduisent à un courant maximum de 1400A et au blocage le MOSFET-SiC coupe un courant d'environ 900A, avec une surtension d'environ 960V, l'énergie est d'environ 2,6J mais le module ne se détériore pas. Puis, nous sommes passés à une durée de conduction de 10µs, le module a alors cassé et nous ne possédons pas de relevés pour ce point. Nous avons toutefois pu enregistrer le point qui précède la casse mais cette fois avec une tension $V_{ds}=500V$, nous avons obtenu un courant maximum de 1360A et au blocage le MOSFET-SiC coupe un courant d'environ 720A, avec une surtension d'environ 780V, l'énergie est d'environ 4,3J (représente une densité de puissance surfacique d'environ 9,8kW/mm²). Sur ce point, le constructeur ROHM reconnaît que ces modules ne tiennent actuellement pas ce type de court-circuit pendant une durée de 10µs. Des discussions entre ALSTOM et ce fabricant sont en cours afin d'améliorer ce point qui est primordial pour les applications ferroviaires. D'autre part, des travaux de recherche sont en cours pour caractériser et comprendre plus en détails les mécanismes de défaillances en court-circuit [12] [13].





V.3.5 Analyse des essais en robustesse du MOSFET-SiC

Le but de cet essai est de dépasser de manière importante le courant nominal commuté par le MOSFET-SiC afin d'observer les différentes commutations et sa robustesse. Pour ces essais, nous sommes allés jusqu'à 3 fois le courant nominal du composant avec une tension $V_{ds}=600V$ en les répétant pour $T_j = 25^\circ C$ et $150^\circ C$ et nous avons observé le blocage et l'amorçage du MOSFET, ainsi que le blocage de la diode Schottky SiC. Pour ces essais nous n'avons pas rencontré de difficultés particulières. Le MOSFET-SiC se comportant de manière correcte. Ensuite, nous nous sommes limités à un motif de commande « simple-pulse » afin de n'observer que le blocage du MOSFET-SiC pour $V_{ds}=600V$ et $T_j=150^\circ C$. Nous avons atteint un blocage du MOSFET allant jusqu'à 8 fois le courant nominal avant de détruire thermiquement le composant.


Nous observons que le composant entre dans la zone sous-linéaire lors de la phase de conduction (voir partie IV.2). En effet, plus le courant augmente, plus la chute de tension V_{ds} à l'état passant augmente. Mais, à 8 fois le courant nominal, nous n'avons toujours pas atteint la zone de saturation du MOSFET-SiC. Nous pouvons donc dire que ce type de MOSFET-SiC sature pour le réglage de commande que nous avons $V_{gs}=20V$ et ici pour $150^\circ C$ autour de 8 fois le courant nominal, ce qui est proche des IGBT-Si qui sature entre 5 à 10 fois le courant nominal suivant la technologie et

la génération. De plus, il faut noter que le composant arrive à effectuer le blocage de ce courant sans difficultés (surtension acceptable). Or, avec des IGBT-Si, le composant se détruit au blocage autour de 3 à 4 fois le courant nominal à cause de phénomène qui semble être du « latch-up » dynamique. Ici, avec le MOSFET-SiC, la casse est plutôt thermique et est lié à l'ensemble de la « simple-pulse » (voir Figure 16), comme nous pouvons le voir sur le relevé précédant la casse (voir Figure 26). Pour ce point à 800A commuté, la « simple-pulse » dure 140 μ s et nous voyons l'effet de la saturation du MOSFET lors de la montée du courant qui conduit à une énergie d'environ 4,6J. Pour conclure, en nous basant sur ces quelques essais, nous pouvons donc dire que ce MOSFET-SiC a une bonne robustesse, ce qui est positif pour nos futures applications ferroviaires.



V.3.6 Analyse du blocage de la diode de corps du MOSFET-SiC

Dans le cas de l'utilisation d'un module sans diode en antiparallèle, comme c'est le cas du module MOSFET-SiC ROHM BSM180D12P2C101, il est possible d'utiliser lors des conductions inverses la diode de corps du MOSFET-SiC dont les caractéristiques en conduction ont été présentées dans la partie IV.3. Les propriétés bidirectionnelles en courant du MOSFET-SiC permettent a priori de le mettre en œuvre dans un onduleur de tension à condition de lui appliquer une commande adaptée. La diode de corps étant une diode bipolaire, nous allons caractériser son blocage afin d'observer l'impact du courant de recouvrement sur la commutation du module. Dans la littérature, les articles [14] et [15] nous éclairent sur les propriétés de cette diode de corps et son utilisation. Ils indiquent que le pic de courant lié au recouvrement reste très faible. Il est proche de celui observé avec un module comportant des diodes SBD-SiC en antiparallèle et cela lorsque la température est de 25°C. Par contre, lorsque la température croît, ce pic de courant augmente un peu et amène un peu plus de pertes. Nous avons donc souhaité vérifier et quantifier ce point (voir Figure 27).




Sur les relevés de la Figure 27, nous voyons clairement apparaître un pic de courant inverse lié au recouvrement de la diode. Il ne s'agit plus de la seule oscillation amortie comme sur la Figure 22. L'énergie durant cette phase se mesure de manière évidente et augmente avec la température et avec le courant. Malgré tout, la valeur de ces pertes reste très faible comparée aux autres pertes (ici, à 150°C E_{rec} est de l'ordre de 0,8mJ contre un E_{on} de l'ordre de 7,5mJ et E_{off} de l'ordre de 4,2mJ), ce qui signifie que l'utilisation de la diode de corps ne cause quasiment pas d'augmentation de pertes en commutation. L'augmentation des pertes se situant surtout en conduction. Mais il est possible de profiter du MOSFET-SiC en conduction inverse pour diminuer ces pertes de conduction, avec une logique de commande classique puisque le MOSFET-SiC est un composant bidirectionnel en courant.

V.3.7 Analyse des commutations lors de mise en parallèle de 3 modules MOSFET-SiC

Afin d'augmenter les capacités en courant du bras d'onduleur SiC, nous avons connecté directement en parallèle 2 puis 3 modules MOSFET-SiC 1200V-2x100A. Pour cela, toute une étude a été effectuée par simulation afin de faire un choix sur les géométries des bus-barres et sur la façon de réaliser la distribution de la commande de grille. La démarche pour réaliser ce type de montage a été présentée dans le Chapitre 3. Ici, nous allons montrer un exemple de résultat obtenu lors de l'amorçage et du blocage de 3 modules de puissance MOSFET-SiC en parallèle (voir Figure 28). Ces essais sont

effectués avec un montage spécifique où la mesure du courant n'est plus effectuée par un Shunt qui est beaucoup trop intrusif mais par des tores de Rogowski. Pour cela, de petites entretoises sont placées entre le bus-barre et les connectiques des modules. Ces entretoises n'auront que peu d'impact sur la mise en parallèle des modules (voir caractéristiques des tores de Rogowski en annexe). La mesure de la tension V_{ds} est effectuée aux bornes du module placé au centre.




Les relevés de la Figure 28 mettent en avant la difficulté à effectuer la mise en parallèle de modules de puissance MOSFET-SiC. En effet, compte tenu des vitesses de commutation élevées, le moindre déséquilibre sur les commandes de grille ou les temps de commutation se fait ressentir. Nous avons montré par des essais expérimentaux que l'écart dynamique en courant que nous pouvons observer est dû essentiellement à la géométrie du circuit (Bus-barre, condensateurs et barre de phase) et à la position des modules. D'autre part, les courants déséquilibrés au niveau de l'amorçage (Figure 28 (b)) convergent très vite et nous n'avons pas observé de gros écart en conduction sur les 3 modules. Dans notre cas, nous pouvons considérer que les écarts en dynamique et en statique entre les 3 modules en parallèle restent minimales. Toutefois, pour atteindre les résultats présentés à la Figure 28, il a fallu effectuer préalablement un gros travail de simulations (voir Chapitre 3).

D'autre part, pour atteindre des vitesses de commutation quasi-similaires avec 1 module, 2 modules ou 3 modules en parallèle, nous avons effectué de gros travaux sur la carte de distribution des commandes de grille. En effet, nous avons choisi d'avoir un seul « push-pull » de sortie pour piloter de 1 à 3 modules en parallèle, chaque module ayant sa propre résistance de grille. Toutefois, lorsque nous plaçons plusieurs modules en parallèle, le courant délivré par le « push-pull » augmente, ce qui change la dynamique de la tension délivrée par le driver et vient ralentir les commutations à résistances de grille constantes. Nous avons donc dû effectuer un choix des MOSFET du « push-pull » et de ses résistances de grille afin d'adapter au mieux le pilotage suivant le nombre de modules en parallèle. Par la suite, sur d'autres projets visant à utiliser des modules MOSFET-SiC en parallèle, ALSTOM a plutôt choisi de placer un « push-pull » par module afin de s'affranchir des réglages délicats que nous

avons dû effectuer sur la carte de distribution. L'étude de la commande par des cartes de distribution au plus près des composants mis en parallèle est un vaste sujet que nous commençons à appréhender et qui dépend fortement des géométries et volumes de l'ensemble de montage. Ainsi, afin de tester la mise en parallèle massive de puces SiC, ALSTOM a déposé en 2010 un brevet sur des commandes matricielles [16]. De plus, des travaux visant à améliorer l'équilibrage des commandes entre les modules ou puces mises en parallèle ont été menés sur différents projets, avec les équipes de simulations du site ALSTOM Tarbes et les concepteurs des cartes (circuits et routages) sur le site ALSTOM Charleroi. Cette approche par simulations permet de choisir au mieux la commande des composants sur une application donnée. Compte tenu des vitesses de commutation des composants SiC, elle constitue une étape préliminaire indispensable à la conception des convertisseurs.

V.4 Comparaison des résultats de mesures avec les simulations

Dans le Chapitre 3, nous avons vu l'intérêt des méthodes de simulations pour la conception des montages d'essais des composants. Afin de montrer la qualité des simulations qui ont été réalisées durant cette étude, la Figure 29 présente une superposition des résultats expérimentaux et de simulations. Il s'agit de simulations réalisées avec le modèle du module MOSFET-SiC, le modèle des impédances de l'ensemble des condensateurs et du bus-barre (présenté dans le Chapitre 3, à la Figure 22) auquel nous avons ajouté un modèle de l'étage de sortie des cartes de distribution. Nous pouvons remarquer la bonne précision de ces modèles qui nous permet notamment de connaître l'influence des inductances de boucle et de déterminer les vitesses de commutations en fonction des résistances de grille et des tensions de commande.



V.5 Comparaison des caractéristiques en commutation d'un module MOSFET-SiC par rapport à un module IGBT-Si

Dans les mêmes conditions d'essais, nous avons caractérisé le module IGBT-Si FF100R12MT4. Lorsque nous superposons les formes d'ondes des commutations des deux composants en prenant pour instant de référence l'évolution de la tension de grille V_{gs} (voir Figure 30) nous pouvons voir les différences de temps et de vitesses de commutations (voir Tableau 7). Les relevés expérimentaux de la Figure 31 montrent que les énergies de commutation ont

considérablement diminué avec le module SiC. Au blocage, le facteur de réduction est d'environ 5 pour $T_j = 25^\circ\text{C}$ et 11 pour $T_j = 150^\circ\text{C}$. A l'amorçage, le facteur de réduction est d'environ 2 pour $T_j = 25^\circ\text{C}$ et 4 pour $T_j = 150^\circ\text{C}$. Au recouvrement, le facteur de réduction est d'environ 15 pour $T_j = 25^\circ\text{C}$ et 36 pour $T_j = 150^\circ\text{C}$.





Figure 30 - Formes d'ondes expérimentales lors du blocage et de l'amorçage d'un module MOSFET-SiC ROHM BSM100D12P1C004 (interrupteur Bas) comparées à celles du module IGBT-Si INFINEON FF100R12MT4 (n°G1134A_10956, interrupteur Bas), pour $V_{bus} = 600\text{V}$, $I_{ds} = 200\text{A}$, $T_j = 150^\circ\text{C}$, $V_{gs} = +20\text{V}/-5\text{V}$, $R_{gOFF} = 3\Omega$, $R_{gON} = 2\Omega$ et $R_s = 0,5\Omega$.

Tableau 7 - Comparaison des temps et des vitesses de commutation du MOSFET-SiC par rapport à l'IGBT-Si, pour $V_{bus}=600\text{V}$, $I_{ds}=200\text{A}$, $T_j=150^\circ\text{C}$, $V_{gs}=+20\text{V}/-5\text{V}$, $R_{gOFF}=3\Omega$, $R_{gON}=2\Omega$ et $R_s=0,5\Omega$:

Bilan pour $V_{bus}=600\text{V}$, $I_{ds}=200\text{A}$, $T_j=150^\circ\text{C}$, $V_{gs}=+20\text{V}/-5\text{V}$, $R_{gOFF}=3\Omega$, $R_{gON}=2\Omega$ et $R_s=0,5\Omega$.		IGBT-Si FF100R12MT4	MOSFET-SiC BSM100D12P1C004
Blocage (OFF)	t_{doff} (ns)	294	169,4
	t_f (ns)	92,6	30,8
	t_{off} (ns)	386,6	200,2
	dV_{dsoff}/dt [10-90%] (kV/ μs)	5,2	15,6
	dV_{dsoff}/dt maximum (kV/ μs)	6,0	20,0
	V_{ds} maximum (V)	686,3	762,1
	dI_{dsoff}/dt [10-90%] (kA/ μs)	-0,8	-3,9
	dI_{dsoff}/dt maximum (kA/ μs)	-2,9	-6,0
Amorçage (ON)	t_{don} (ns)	86	66
	t_r (ns)	224	71,5
	t_{on} (ns)	310	137,5
	dV_{dson}/dt [10-90%] (kV/ μs)	-2,1	-6,7
	dV_{dson}/dt maximum (kV/ μs)	-5	-20,0
	I_{ds} maximum (A)	299,7	263,3
	dI_{dson}/dt [10-90%] (kA/ μs)	2,5	3,5
	dI_{dson}/dt maximum (kA/ μs)	2,6	5,0



VI. Conclusions sur les caractérisations statiques et dynamiques

Dans ce chapitre, nous avons présenté les résultats de mesures réalisées sur des modules de puissance MOSFET-SiC et IGBT-Si. Pour les mesures en conduction, nous avons utilisé un montage existant constitué d'un traceur de courbes et d'une plaque chauffante. En revanche, pour ce qui concerne la caractérisation en commutation sur un circuit hacheur sur charge inductive, nous avons mis en œuvre un nouveau montage. En effet, afin d'atteindre des vitesses de commutations élevées, de nombreux travaux ont dû être réalisés, notamment sur les géométries du bus-barre, le nombre et le choix des condensateurs de découplage, ainsi que sur l'étage de sortie de la carte de distribution. Nous nous sommes aussi intéressés au choix des appareils de mesure et à leur intégration dans le montage. Ces études nous ont finalement permis de bénéficier d'un circuit présentant une faible inductance de boucle tant sur le circuit de puissance que sur le circuit de commande.

En ce qui concerne la conduction, les caractéristiques des modules MOSFET-SiC sont similaires voire même parfois moins bonnes que le module IGBT de référence. Cela s'explique par le fait que les constructeurs ont choisi de calibrer leurs modules MOSFET-SiC pour avoir environ les mêmes performances en conduction au courant nominal que le module IGBT-Si. Nous avons constaté que lorsque le courant ou la température de jonction augmentent les caractéristiques des modules MOSFET-SiC se dégradent de manière plus importante que celle de l'IGBT-Si. Cela peut toutefois se justifier par le prix actuel de ces composants et la difficulté à les réaliser. Actuellement, les constructeurs utilisent des puces avec des densités de courant un peu plus importantes puisque nous avons $2,05A/mm^2$ pour le MOSFET-SiC contre seulement $1,5A/mm^2$ pour son équivalent IGBT-Si.

La bidirectionnalité en courant du MOSFET-SiC permet, lorsque celui-ci est commandé, de répartir le courant inverse entre le MOSFET et la diode et donc de réduire globalement les pertes en conduction puisque la diode, qui présente une tension de seuil, sera moins sollicitée. D'autre part, les coefficients de température des résistances à l'état passant du MOSFET et de la diode Schottky SiC sont positifs, ce qui devrait faciliter la mise en parallèle des puces.

Par ailleurs, les essais en court-circuit ont mis en avant une faiblesse de ces composants sur laquelle les constructeurs travaillent. En effet, compte tenu des énergies stockées dans les éléments de filtrage, les convertisseurs ferroviaires ont souvent besoin d'un pouvoir de coupure important et doivent respecter des contraintes de tenue en court-circuit.

En ce qui concerne les caractéristiques en conduction à des températures négatives, par manque de moyens techniques et de temps, nous n'avons pas réalisé d'essais à des températures négatives. Toutefois, certains constructeurs ont pu effectuer ce type d'essais notamment lors de la conduction en polarisation directe et leurs résultats montrent une augmentation des résistances à l'état passant lorsque la température passe de 25°C à -55°C. Ainsi, les caractéristiques à 150°C sont à peu près les mêmes que celle à -55°C. Ce point reste à vérifier lors d'essais complémentaires.

Pour étudier les caractéristiques en commutation, nous avons préalablement conçu un banc de test en nous appuyant sur des simulations et finalement, nous avons montré que les simulations permettaient de reproduire de manière assez fidèle les formes d'ondes relevées expérimentalement. Ceci nous a donc permis de valider la méthode de conception mise en œuvre. De plus, pour effectuer des mesures correctes nous avons vu que le choix d'appareils de mesures adaptés était primordial. Les résultats obtenus ont montrés que dans des conditions de caractérisation similaires, répétées pour $T_j = 25^\circ\text{C}$, 125°C et 150°C , le dv/dt , le di/dt et les pertes en commutations sont quasiment indépendants de la température de jonction contrairement à l'IGBT-Si. Globalement, les résultats obtenus montrent une réduction significative des pertes en commutation.

L'étude de la mise en œuvre des modules MOSFET-SiC va être complétée par un banc d'essai en opposition permettant de reproduire des fonctionnements en régime permanent en mode hacheur ou onduleur de tension. Les pertes totales seront estimées par un bilan thermique effectué sur le circuit de refroidissement par eau. Elles pourront être comparées aux calculs théoriques découlant des essais présentés dans ce Chapitre. De plus, ce banc d'essai va permettre l'étude de différentes connexions permettant de paralléliser des modules de puissance afin d'atteindre les niveaux de courant requis pour la traction ferroviaire (jusqu'à 600 A). Plusieurs technologies de condensateurs et topologies de bus-barres seront testées et comparées.

VII. Références du chapitre 4

- [1] Y.S. Lee, M.K. Han, and Y.I. Choi, "Analytic Models for the Temperature Dependence of the Breakdown Voltage of 6H- and 4H-SiC Rectifiers," *Journal of the Korean Physical Society*, vol. 39, no. 1, pp. 20-22, July 2001.
- [2] E. Farjah, J. Barbaroux, and R. Perret, "Incertitude dans les mesures de courant : un obstacle dans la caractérisation des composants en électronique de puissance," *Journal de Physique III, France* 3, no. 7, pp. 1509-1523, July 1993.
- [3] Alain Kohler and Christian Peutot, "La mesure de courant en milieu industriel," *techno élec, TF 138*, pp. 61-74, Mai-Juin 2005.
- [4] Eric Favre, "Capteurs de courant : à chacun son argument !," *Mesures 763*, pp. 49-54, Mars 2004.
- [5] (Consulté en 2012) Site Web de la société T&M Research Products. [Online]. <http://www.tandmresearch.com/>
- [6] (Consulté en 2012) site Web de la société Tektronix. [Online]. <http://www.tek.com>
- [7] Tektronix, *Sonde d'oscilloscope 2500V - 250MHz, P5100, Manuel d'Instructions*.
- [8] Michel Piton, "Caractérisation des packs IGBT des modules de puissance," Document interne ALSTOM, TRK N° 5 645 491 000 indice 1.1 Janvier 2003.
- [9] Florent Andrianoelison, "Essais de caractérisation électrique d'un module de puissance à IGBT," Document interne ALSTOM, TRK5 655 477 400 Novembre 2002.
- [10] (Consulté en 2012) site Web de la société AVX. [Online]. <http://www.avx.com/>
- [11] (Consulté en 2012) site Web de la société Trans Rail Boige et Vignal. [Online]. <http://www.boige-et-vignal.com/>
- [12] D. Othman et al., "Comparison study on performances and robustness between SiC MOSFET & JFET devices," *Microelectronics Reliability*, vol. 52, no. issue 9-10, pp. 1859-1864, September-October 2012.
- [13] N. Boughrara, S. Moumen, S. Lefebvre, Z. Khatir, and J.C. Faugière, "Robustness of SiC JFET in Short Circuit mode," *IEEE Electron device letters*, vol. 30, no. 1, pp. 51-53, 2009.
- [14] T. Appel and H.-G. Eckel, "Reverse Recovery Behavior of the Body Diode of the SiC MOSFET," *PCIM2012 Europe, Nuremberg, Germany*, no. paper 133, pp. 959-965, 8-10 May 2012.
- [15] M. Hayashiguchi, M. Miura, K. Hayashi, N. Hase, and K. Ino, "Low loss, High Current SiC MOSFET Module," *PCIM2013 Europe, Nuremberg, Germany*, no. paper 040, pp. 325-332, 14-16 May 2013.
- [16] Sélim Dagdag, Gilles Revillon, Michel Mermet-Guyennet, Jean-Louis Torrenta, and Joseph Fabre, "Dispositif de commutation électrique, notamment pour la commutation de forts courants électriques," Brevet Français, Européen et Chinois FR 2969871 A1, EP 2469711, Dec. 23, 2010.

CHAPITRE 5 : Mise en œuvre et caractérisation de modules de puissance MOSFET-SiC en fonctionnement onduleur de tension sur un banc d'essai par « méthode d'opposition »

Sommaire

I. Introduction	159
I.1 Finalité des essais.....	159
I.2 Cahier des charges du banc de test, conditions de fonctionnement et hypothèses de départ..	159
II. Topologie et fonctionnement du convertisseur « méthode d'opposition ».....	160
II.1 Présentation de la méthode d'opposition et structure retenue	160
II.2 Principe de fonctionnement	161
II.3 Simulations du convertisseur sous le logiciel PSIM®	162
III. Pré-dimensionnement de la partie électrique du banc d'essai	164
IV. La commande numérique et les interfaces avec le montage	165
V. Estimation des pertes dans les semi-conducteurs de puissance en fonctionnement onduleur MLI.....	166
V.1 Estimation des pertes par calcul	167
V.2 Estimation des pertes par la Méthode Electrique	173
V.3 Estimation des pertes par la Méthode Calorimétrique.....	173
VI. Le système de refroidissement des semi-conducteurs de puissance et la mise en œuvre des différentes mesures thermiques	175
VII. Descriptifs de l'ensemble du banc d'essai mis en œuvre pour caractériser les semi-conducteurs	180
VIII. Comparaison des pertes entre MOSFET-SiC et IGBT-Si dans un fonctionnement onduleur de tension	181
IX. Conclusion	185
X. Références du chapitre 5.....	186

Résumé

Ce chapitre a pour objectif de présenter la mise en œuvre et les résultats de caractérisation de modules de puissance MOSFET-SiC en fonctionnement onduleur de tension sur un banc d'essai par « méthode d'opposition ». Tout d'abord, nous décrivons la méthode d'opposition utilisée et nous présentons la mise en œuvre de l'ensemble du banc d'essai, en commençant par la partie électrique (puissance et commande) et en terminant par la partie thermique avec la boucle de refroidissement. Nous présentons ensuite les trois méthodes permettant d'estimer les pertes dans les semi-conducteurs de puissance. Enfin, nous comparons les pertes des modules MOSFET-SiC aux pertes dans des modules IGBT-Si mis en œuvre sur le même banc.

I. Introduction

I.1 Finalité des essais

Le banc de test utilisant la « méthode d'opposition » va nous permettre de solliciter différents packs SiC, que nous souhaitons éprouver, dans des conditions de fonctionnement représentatives de l'application visée. C'est-à-dire, en reproduisant un fonctionnement onduleur de tension à modulation de largeur d'impulsion (MLI), en régime continu de fonctionnement, sous contraintes maîtrisées (température, tension, courant, ...). Ce convertisseur est constitué de deux cellules de commutations connectées en opposition. Chacun de ces deux bras peut être équipé de un à trois packs montés en parallèle afin de moduler le calibre en courant de notre montage et d'étudier l'impact de la mise en parallèle de packs.

Pour mener cette étude de caractérisation, nous considérons la cellule de commutation dans son ensemble (modules, drivers, condensateurs de filtrage). Ce vecteur de test nous apparaît être le plus simple pour permettre une étude complète pouvant nous fournir des données de caractérisation. Nous allons ainsi pouvoir tester dans un fonctionnement onduleur les allumeurs spécifiques mis au point pour ces composants. Nous pourrions tester différentes géométries de bus-barres et différents condensateurs. D'autre part, nous allons pouvoir réaliser une étude comparative de modules MOSFET-SiC et de modules IGBT-Si de même calibre. La comparaison des pertes des semi-conducteurs pourra ainsi se faire pour différents points de fonctionnement onduleur choisis. Pour cela, plusieurs méthodes d'estimation de pertes seront proposées.

I.2 Cahier des charges du banc de test, conditions de fonctionnement et hypothèses de départ

Les composants semi-conducteurs SiC choisis vont conditionner le dimensionnement du banc de test puisque nous allons devoir respecter les contraintes électriques spécifiées par le fabricant des packs MOSFET-SiC. Le calibre des composants est :

- **Tension maximale de 1200V (voire 1700V).**
- **Courant maximal de 200A (2.In). Soit pour 3 packs en parallèle à 2.In : 600A.**
- **Température de jonction en fonctionnement maximale de 150°C.**

Le point de fonctionnement de ces modules devra être totalement ajustable. Ceci nécessite plusieurs aménagements spéciaux :

- Nous avons besoins d'un système de refroidissement spécifique afin de nous permettre de varier les températures sous la semelle des packs, ainsi que nous permettre d'effectuer diverses mesures thermiques. Cela va contraindre la conception et le choix du système de refroidissement.
- Ce convertisseur devra disposer d'une carte de commande adaptée permettant de régler les différents paramètres de la modulation de largeur d'impulsion : profondeur de modulation, déphasage tension/courant, fréquence de modulation, fréquence de découpage, temps mort.
- L'allumeur (ou driver) permet d'ajuster les di/dt et dv/dt lors des commutations des semi-conducteurs et doit respecter les contraintes du fabricant sur les niveaux de tensions nécessaires à la bonne commutation du MOSFET-SiC. En outre, il doit disposer de tous les dispositifs nécessaires à la détection rapide et la coupure « sûre » des défauts pouvant survenir sur le convertisseur et donc ainsi confiner le premier défaut au niveau de la cellule de commutation. Cela implique le choix ou la conception d'un driver spécifique pouvant s'interfacer correctement avec la carte de commande.
- L'alimentation de puissance du convertisseur doit être variable afin de contrôler la tension maximale aux bornes des composants. Elle sera dimensionnée pour permettre

de fournir une puissance correspondant à l'ensemble des pertes de notre montage (pertes des packs SiC, pertes dans les éléments passifs ...).

Nous devons dimensionner l'alimentation, l'ensemble des éléments passifs du montage (les inductances, les condensateurs) ainsi que le système de refroidissement.

Compte tenu des calibres des modules à tester, les paramètres électriques du banc de test sont les suivants :

- **Tension d'alimentation** : La tension utilisée sur le bus du montage pourra aller de **500 V à 1100V** afin de se placer dans la plage des tensions d'alimentation des réseaux de traction 750V définie dans la norme NFEN50163. Le calibre des composants MOSFET-SiC étant de 1200V cette tension de Bus sera choisie pour ne pas dépasser cette limite lors du blocage de l'interrupteur.
- **Courant de sortie maximal d'un bras** : $I_{brax_max} = 600A$ (cas d'un fonctionnement avec trois modules en parallèle par bras).
- **Fréquence de modulation** : $f_{mod} = [0 - 500Hz]$ (hacheur ou onduleur). Sachant que suivant les applications de traction ferroviaire cette fréquence peut varier de quasiment 0 à 300Hz environ, nous nous laissons la possibilité d'aller jusqu'à 500Hz. Cette plage pouvant évoluer selon l'application visée, suivant les avancées technologiques sur les machines de traction ou suivant la fréquence de découpage choisie. Il faut aussi garder à l'esprit que les fréquences de modulation élevées ne pourront être atteintes qu'avec des fréquences de découpages élevées. Nous allons essayer de respecter un facteur minimum de 21 (facteur classiquement utilisé en traction ferroviaire), soit $f_{dec} \geq 21 \times f_{mod}$.
- **Fréquence de découpage** : $f_d = [1 - 20kHz]$ (par pas de 1kHz). Cette plage pourra évoluer suivant les résultats observés sur les pertes des packs SiC. Sachant qu'aujourd'hui, la fréquence de découpage maximale admise sur des applications Tramways est d'environ 2,5kHz, notre objectif est d'atteindre avec les packs SiC une fréquence comprise entre 10kHz et 20kHz. La fréquence de découpage minimale est fixée à 1kHz.
- **Profondeur de modulation maximale** : $m_a = 90\%$. C'est le rapport amplitude du signal modulant / amplitude de la porteuse. Elle est ajustable de manière indépendante sur chaque bras.
- **Temps mort** : la valeur typique utilisée sur les applications ALSTOM est de 10 μ s. Cette valeur sera ajustée en fonction des composants utilisés, des vitesses de commutation que nous allons fixer avec les Drivers et des différents retards de commande.
- **Déphasage tension/courant en sortie de bras** : $\varphi = [0 - \pi]$. Cette valeur est représentative du déphasage tension/courant que nous aurions eu avec un fonctionnement classique d'onduleur alimentant un moteur de traction (par exemple, $\cos\varphi = 0,8$ pour un moteur asynchrone à son point nominal de fonctionnement).

II. Topologie et fonctionnement du convertisseur « méthode d'opposition »

II.1 Présentation de la méthode d'opposition et structure retenue

A l'origine, la méthode d'opposition est utilisée pour effectuer des essais de machines électriques. Il s'agit d'une technique expérimentale qui consiste à accoupler mécaniquement les arbres tournants et à utiliser les machines en fonctionnement moteur ou générateur grâce à un schéma électrique spécifique. Plus tard, des laboratoires comme le LAPLACE ont étendu cette technique en électronique de puissance [1] [2] [3], en « opposant » deux convertisseurs par l'intermédiaire d'un élément passif. Cette méthode est intéressante pour caractériser des systèmes de moyenne et forte puissance lorsque des tests en conditions réelles d'utilisation sont difficiles voire impossibles à réaliser avec les moyens d'essais d'un laboratoire universitaire.

La Figure 1 présente le schéma de principe du transfert de puissance de cette structure. Nous pouvons voir les différentes puissances mise en jeu dans le montage « méthode d'opposition » où l'alimentation de puissance ne fournit que les pertes du montage ($p_{CVS1} + p_{CVS2}$).

Dans notre application, la méthode d'opposition consiste à connecter en parallèle deux bras d'onduleur de tension et à raccorder les bornes de sortie par l'intermédiaire d'une inductance de forte valeur (voir Figure 2).




Figure 1 - Puissances mise en jeu dans le montage « méthode d'opposition ».




Figure 2 - Schéma de principe de la partie puissance du montage « méthode d'opposition ».

Les avantages de la méthode d'opposition sont multiples. Comme nous l'avons indiqué précédemment, la puissance absorbée sur l'alimentation continue correspond uniquement à l'ensemble des pertes au sein des deux bras d'onduleur et des éléments passifs. Du point de vue de la mesure des pertes dans les deux bras onduleurs, nous pouvons avoir, soit une approche thermique par un bilan calorimétrique, soit une approche électrique par un bilan de puissance. Les points de fonctionnement des composants de puissance sont parfaitement maîtrisés. En effet, la fréquence de découpage, la fréquence de modulation, les temps morts, les amplitudes du courant commuté, le déphasage tension/courant sont réglables en jouant sur la commande. La tension du bus continu peut être fixée par l'alimentation régulée en tension. Les di/dt et dv/dt lors des commutations sont réglables sur le Driver. Par ailleurs, les températures des puces peuvent être contrôlées ou limitées par le système de refroidissement.

II.2 Principe de fonctionnement

Notre montage fonctionne avec un bras piloté en boucle ouverte et nommé « bras maître ». Ce bras est commandé par un modulateur de largeur d'impulsions qui permet à partir d'une consigne de tension (modulante) d'obtenir une tension de sortie $V_{maître}$ dont l'onde fondamentale est sinusoïdale. Ensuite, nous avons un bras piloté en boucle fermée et nommé « bras esclave ». Ce bras est piloté par une boucle de régulation du courant dans l'inductance d'opposition. Pour cela, la consigne de tension du modulateur est fournie par la sortie du régulateur et permet d'obtenir une tension de sortie $V_{esclave}$.

Le principe de la commande appliquée aux deux bras d'onduleur reste simple : le bras maître est piloté par un rapport cyclique $\alpha_2(t)$ et le bras esclave est piloté par un rapport cyclique $\alpha_1(t)$ légèrement différent du premier afin de générer une tension découplée aux bornes de l'inductance d'opposition et ainsi de reproduire la forme de courant désirée.

II.3 Simulations du convertisseur sous le logiciel PSIM®

Un ensemble de simulations sous le logiciel PSIM® et une étude théorique du montage va nous permettre de mettre en place la commande du convertisseur et d'observer plus précisément les formes d'ondes.

La Figure 3 présente le schéma complet développé sur le logiciel PSIM®.




Figure 3 - Schéma du montage « méthode d'opposition » sous PSIM®.

La Figure 4 présente un exemple de formes d'ondes résultant de la simulation. Cette simulation a été effectuée pour une tension de bus de 600V, un courant maximum dans les bras de 600A, une fréquence modulante de 50Hz, une fréquence de découpage de 1kHz, un déphasage courant/tension de 20° et des temps morts de 1µs.




Figure 4 - Formes d'ondes obtenues sous PSIM® du courant dans l'inductance d'opposition et sa consigne.

A l'échelle de la fréquence de découpage, pour un courant d'opposition positif, nous voyons apparaître alternativement des phases de conduction en diagonale qui permettent de faire croître le courant dans l'inductance d'opposition et des phases de roue libre qui permettent de faire décroître le courant dans l'inductance d'opposition et inversement pour les phases où le courant d'opposition est négatif (voir Figure 5).




Figure 5 - Formes d'ondes à l'échelle de la fréquence de découpage expliquant le principe de fonctionnement de la méthode d'opposition (ici, pour un courant d'opposition positif).

Sur ces formes nous pouvons constater que le courant est régulé dans la bobine d'opposition grâce à la tension à ses bornes. Or, l'ajout de temps morts perturbe cette commande en créant une chute de tension. Cette chute de tension s'avère être prépondérante par rapport à la chute de tension résistive aux bornes de la bobine d'opposition et doit être compensée par la régulation en courant. Un moyen pour diminuer cette contrainte est de minimiser le plus possible ces temps morts dans des limites acceptables (lié aux vitesses de commutation des semi-conducteurs et aux retards de propagation de l'ordre de commande).

Pour plus de détails sur la mise en œuvre de la commande analogique du banc d'essai « méthode d'opposition » voir en Annexe VII.

III. Pré-dimensionnement de la partie électrique du banc d'essai

Dans cette partie, nous définissons l'ensemble des éléments électriques dont nous avons besoin pour réaliser le banc de test. Cette phase de pré-dimensionnement est basée sur une étude théorique du montage et un ensemble de simulations sous le logiciel PSIM[®]. Le Tableau 1 récapitule les spécifications des éléments que nous avons pré-dimensionnés par simulation et par mise en équations du système. Pour plus de détails sur cette phase de pré-dimensionnement de la partie électrique du banc d'essai voir en Annexe VIII.

Tableau 1 - Choix des principaux éléments du banc d'essai :

Élément du montage	Contraintes liés au pré-dimensionnement	Choix effectués
Alimentation	Tension Réglable de 0 à 1100V (tension de bus souhaités). $P_{\max} \approx 10\text{kW}$ (lié aux pertes du montage, pire cas).	Alimentation de 20kW réglable jusqu'à 1kV
Condensateurs de filtrage	Ondulation de tension $\Delta V_{C_{bus_2.f_{\text{mod}}}}$ à 1% de la valeur maximale de la tension sur le Bus (1100V). Hypothèse de 2 condensateurs : $C_{\text{total}} \approx 2 \times 3,5\text{mF}$. $i_{C_{bus_total_2.f_{\text{mod}}\max}}(t) \approx 226,19\text{A}$.	2 condensateurs : 3mF, 6 bornes, $U_{\text{nDC}} = 1200\text{V}$, $I_{\text{eff}} = 300\text{A}$ (+ 2x4 condensateurs secondaires de 47μF, $U_{\text{nDC}} = 1200\text{V}$, $I_{\text{eff}} = 45\text{A}$. Choix effectués à partir des simulations présentées au Chapitre 3)
Inductance de filtrage	Atténuer de 40dB les raies centrées sur deux fois la fréquence de la modulante. $L_{\text{filtrage}} = 43\text{mH}$ minimum. I_{\max} environ 10A (lié aux pertes du montage).	Inductance de 70mH avec points intermédiaires [10-20-30-70mH] pour $I_{\max} = 50\text{A}$ (surdimensionnée)
Inductance d'opposition	$I_{\text{opp_eff}} \approx 425\text{A}$. Valeur d'inductance à régler suivant le point de fonctionnement souhaité, l'ondulation relative de courant souhaitée. Une valeur comprise entre 200μH et 1000μH permet de balayer l'ensemble des points définis par le cahier des charges.	Inductance à air de valeurs [1000-800-600-400-200-90]μH. Calibre en courant : 600A efficace à 50Hz.
Capteur de courant dans l'inductance d'opposition	$I_{\text{opp_max}} \approx 600\text{A}$. $f_{\text{BP_imax}} = 5\text{kHz}$. Câbles de 120mm ² . Sortie envisagées en ±10V.	Capteur Honeywell, référence : CSNS300M ($I_{\max} = 600\text{A}$, nombre de tours = 2000, sortie possible jusqu'à ±15V, bande passante de DC à 150kHz).



IV. La commande numérique et les interfaces avec le montage

La commande analogique que nous avons étudiée avec les simulations PSIM[®] va être mise en place en numérique sur une baie spécifique comportant un DSP (Digital Signal Processing) et un FPGA (Field-Programmable Gate Array). Nous avons toutefois choisi d'implanter deux types de commande. La commande numérique principale permet de faire fonctionner le montage en onduleur de tension MLI avec une régulation du courant dans l'inductance d'opposition, avec la possibilité de modifier de nombreux paramètres en direct. La seconde commande numérique permet de faire fonctionner le montage en « mono coup » simple, double ou multi-pulse afin de vérifier les bonnes commutations des interrupteurs avant de passer à la commande en « méthode d'opposition ».

La commande numérique est implantée dans une baie de commande appartenant au laboratoire LAPLACE. Cette baie est constituée d'une carte DSP (de type DSPACE[®]) et d'un FPGA (de chez Altera). La Figure 6 présente un schéma de principe de l'architecture avec la commande numérique par (DSP + FPGA).

La carte DSP permet notamment de réaliser la régulation du courant dans l'inductance d'opposition. En effet, cette carte présente une fréquence d'échantillonnage peu élevée (quelques dizaines de kHz) correspondant quasiment à la fréquence de découpage (dans notre cas, la fréquence de découpage pourra évoluer de 1kHz à 20kHz). Ce DSP permet de faire des calculs relativement simples (addition, soustraction, multiplication et rarement division) avec un temps de réaction de l'ordre de quelques dizaines de microsecondes. Comme ce DSP se programme en langage C, nous utilisons une interface entre la carte DSPACE[®] et le logiciel Matlab/Simulink[®]. En effet, sur ce logiciel les fonctions (régulation et autres) sont modélisées sous forme de schémas blocs et les différentes entrées/sorties du DSP sont spécifiées grâce au logiciel RTI (Real Time Interface). Ensuite, un compilateur nommé RTW (Real Time Workshop) génère et compile les fichiers graphiques Simulink en langage C pour pouvoir les charger dans le DSP. Enfin, le DSP permet la gestion de l'application en temps réel à partir d'une interface graphique créée avec le logiciel ControlDesk[®] qui permet de visualiser des grandeurs internes et de régler des paramètres.

La carte FPGA (Altera, de référence ACEX1K : EP1K100QC208-1) permet de réaliser le modulateur. A partir des rapports cycliques numérisés provenant du DSP et des différents signaux créés en interne (signal de porteuse, gestion des temps morts), le FPGA délivre les ordres de commande des différents interrupteurs. Ce FPGA fonctionne à une fréquence de 16MHz et présente des temps de réaction de l'ordre de quelques dizaines de nanosecondes. La fréquence d'échantillonnage importante permet d'obtenir une bonne précision au niveau de la porteuse triangulaire qui est ensuite comparée au signal modulant. Le FPGA est programmée en langage VHDL par l'intermédiaire du logiciel Quartus II[®]. D'autre part, il est important de noter que ce FPGA est monté sur une carte d'interface permettant de faciliter les liaisons avec l'extérieur. Il faut donc tenir compte de cette carte lors de l'attribution des entrées et des sorties du FPGA. La Figure 7 donne un exemple d'évolution temporelle des différentes tâches effectuées par la commande (DSP + FPGA). Pour plus de détails sur la mise en œuvre de la commande numérique sur (DSP + FPGA) et les interfaces avec le banc d'essai voir en Annexe IX.



V. Estimation des pertes dans les semi-conducteurs de puissance en fonctionnement onduleur MLI

Les pertes totales dans les modules de puissance sont évaluées dans un fonctionnement onduleur MLI en utilisant trois méthodes : le calcul à partir de simulations ou de formules analytiques, la mesure électrique et enfin la mesure calorimétrique. En effet, au-delà de la mise en œuvre des composants MOSFET-SiC dans un fonctionnement onduleur, le banc d'essai nous permet de bénéficier de deux nouvelles méthodes permettant d'estimer les pertes dans les semi-conducteurs, une

méthode basée sur la mesure de puissance électrique et l'autre sur la mesure calorimétrique au niveau des plaques de refroidissement à eaux.

V.1 Estimation des pertes par calcul

La première approche utilisée pour estimer les pertes dans les semi-conducteurs en fonctionnement onduleur est basée sur un calcul analytique présenté à la Figure 8. Dans cette approche, les résistances à l'état passant du MOSFET-SiC (dans le sens direct et inverse), la résistance à l'état passant de la Diode SiC antiparallèle ainsi que sa tension de seuil ont été extraites à partir de tests en conduction (voir Chapitre 4). Les énergies de commutation ont été obtenues à partir des essais d'impulsions simples et doubles (voir Chapitre 4). Ces caractéristiques des composants ont ensuite été modélisées par des équations polynômiales. Le calcul des pertes dans les semi-conducteurs est réalisé en prenant en compte l'ensemble des paramètres électriques.




Figure 8 - Organigramme décrivant le principe de la méthode de calcul analytique.

Pour effectuer le calcul des pertes dans les semi-conducteurs, deux méthodes peuvent être utilisées, une méthode consiste à reprendre les simulations sous le logiciel PSIM® en remplaçant les semi-conducteurs de départ par des modules de calculs de pertes. Ces modules de calculs de pertes sont créés à partir de l'interface *PcdEditor* du logiciel et vont fournir les pertes moyennées sur une la période de modulante T_{mod} . Malheureusement, cet outil ne permet pas de prendre en compte les propriétés de bidirectionnalité en courant du MOSFET-SiC mais il a pu être utilisé lors du pré-dimensionnement du banc d'essai avec des modèles d'IGBT-Si. Pour plus de détails sur l'approche par simulations de la structure en utilisant les modules de calculs de pertes du logiciel PSIM® voir en Annexe X.

La seconde méthode consiste à effectuer des calculs analytiques afin d'estimer les pertes dans les semi-conducteurs en fonctionnement onduleur MLI. Cette approche nous permet de bien comprendre la répartition des pertes dans le cas d'utilisation de composants MOSFET-SiC bidirectionnels en courant. Ainsi nous séparerons l'approche analytique concernant l'IGBT-Si et l'approche analytique concernant le MOSFET-SiC. Ces calculs des pertes sont détaillés en Annexe X.

La bidirectionnalité en courant du MOSFET-SiC va considérablement modifier la répartition des pertes entre le MOSFET et sa diode en antiparallèle. La Figure 9 présente un schéma de principe où le courant de sortie du bras $i_{ph1}(t)$ est négatif et se répartit entre la diode D1 et le transistor MOSFET T1 de l'interrupteur du haut d'un bras onduleur lorsque celui-ci est commandé.




Figure 9 - Schéma de principe d'un bras onduleur et conventions de mesures. Explication de la phase de répartition du courant avec le MOSFET bidirectionnel en courant.

Afin de bien comprendre la répartition du courant entre le MOSFET T1 et la diode T1 durant cette phase, nous pouvons écrire le système d'équations (5- 1).

$\begin{cases} V_{T1}(t) = r_{d_T_inverse}(T_j) \times i_{T1}(t) \\ V_{D1}(t) = r_{d_D}(T_j) \times i_{D1}(t) + V_{0_D}(T_j) \\ i_1(t) = i_{ph1}(t) = i_{T1}(t) + i_{D1}(t) \\ V_{T1}(t) = -V_{D1}(t) \end{cases}$	(5- 1)
--	--------

Nous allons distinguer le cas où le courant $i_{ph1}(t)$ est inférieur au courant transistor $i_{T1}(t)$ correspondant à la tension de seuil de la diode $V_{0_D}(T_j)$ et le cas où le courant $i_{ph1}(t)$ est supérieur au courant transistor $i_{T1}(t)$ correspondant à la tension de seuil de la diode $V_{0_D}(T_j)$. Lorsque le courant de phase est négatif le seuil est défini par l'équation (5-2).

$i_{ph1}(t) = I_{seuil_bidir} = -\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j)} \right)$	(5- 2)
--	--------

- **1^{er} cas :** $i_{ph1}(t) > -\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j)}\right)$


Dans ce cas, tout le courant passe en inverse dans le transistor MOSFET T1. Le courant dans la diode D1 est nul (raisonnement sans temps mort).

- **2^{ème} cas :** $i_{ph1}(t) < -\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j)}\right)$

Dans ce cas, le courant se répartit entre la diode D1 et le MOSFET T1 et la tension commune est donnée par (5-3). Le courant dans le MOSFET T1 et la diode D1 peuvent alors s'exprimer respectivement par 5-4 et 5-5.

$V_{T1_rp}(t) = \frac{\left(i_{ph1}(t) - \frac{V_{0_D}(T_j)}{r_{d_D}(T_j)}\right)}{\left(\frac{1}{r_{d_T_inverse}(T_j)} + \frac{1}{r_{d_D}(T_j)}\right)}$	(5-3)
$i_{T1_rp}(t) = \frac{\left(i_{ph1}(t) - \frac{V_{0_D}(T_j)}{r_{d_D}(T_j)}\right)}{\left(1 + \frac{r_{d_T_inverse}(T_j)}{r_{d_D}(T_j)}\right)}$	(5-4)
$i_{D1_rp}(t) = \frac{\left(-i_{ph1}(t) - \frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j)}\right)}{\left(1 + \frac{r_{d_D}(T_j)}{r_{d_T_inverse}(T_j)}\right)}$	(5-5)

La Figure 10 présente la forme d'onde du courant fondamental à la sortie du bras (i_{ph1_fond}) et indique les différentes phases de conduction du MOSFET T1 et de la diode D1.



Remarque : Tout notre raisonnement part de l'hypothèse de départ suivante :

$$-\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j)}\right) > -I_{ph1_max} \quad (5-6)$$

Dans le cas où la relation (5-6) n'est pas respectée, l'ensemble du courant de phase négatif passe par le MOSFET T1 et aucun courant ne passe dans la diode D1 qui n'est pas sollicitée (en négligeant les temps morts). Les pertes en conduction en inverse se situent donc seulement dans le MOSFET T1.

Pour conclure, nous pouvons tout d'abord noter que l'utilisation de MOSFET-SiC à la place d'IGBT-Si va modifier de manière importante la répartition des courants entre le transistor et la diode antiparallèle. Cela va compliquer le calcul des courants moyens et efficaces dans ces composants et donc les calculs analytiques des pertes en conduction. En considérant que le MOSFET-SiC présente une meilleure caractéristique en conduction que la diode en antiparallèle (absence de tension de seuil) alors globalement les pertes en conduction devrait diminuer par rapport à l'utilisation d'un semi-conducteur unidirectionnel en courant. Cette propriété de bidirectionnalité en courant du MOSFET-SiC relance aussi les questions concernant l'utilisation de la diode de corps du MOSFET en ayant un pack ne contenant pas de diodes Schottky SiC en antiparallèle. C'est par exemple le cas du pack ROHM BSM180D12P2C101 (voir Chapitre 4).

Ces équations analytiques sont intégrées dans une macro-Excel afin de rendre le calcul des pertes transparent pour l'utilisateur. Ce calcul des pertes peut s'effectuer pour différentes valeurs de

déphasage, de profondeur de modulation, de courant, de fréquence de modulante et de fréquence de découpage. Par la suite, nous allons comparer les résultats obtenus avec cette approche analytique avec ceux obtenus par les méthodes de mesures électrique et calorimétrique.

Outre le calcul des pertes dans les semi-conducteurs, la macro-Excel permet de connaître les différentes températures grâce à la prise en compte des résistances thermiques des boîtiers (fournies par les constructeurs). Lors des essais expérimentaux, nous allons connaître uniquement la température mesurée au niveau de la semelle du composant. Par conséquent, cela signifie que pour chacun des points de fonctionnement nous allons être obligé d'effectuer une démarche itérative ayant pour but d'obtenir une estimation de la température de jonction et une estimation des pertes calculées la plus juste possible conformément à la Figure 11.




Figure 11 - Démarche itérative utilisant la macro-Excel pour estimer la température de jonction et les pertes des semi-conducteurs correspondant à cette température.

Un exemple de comparaison des pertes totales dans un fonctionnement onduleur de tension entre un module IGBT-Si (INFINEON FF100R12MT4) et un module MOSFET-SiC (ROHM BSM100D12P1C004) est proposé pour les conditions données dans le Tableau 2.

Tableau 2 - Réglages des paramètres de l'onduleur de tension avec commande MLI intersective :

Paramètres	Choix
Commande de l'onduleur	MLI intersective
Profondeur de modulation	0,5
Température de jonction	[25 / 125 / 150] °C
Tension de Bus	600 V
Courant de sortie	Forme d'onde sinusoïdale 100 A max / 50 Hz Angle de déphasage : $\varphi = \pi/2$

Les résultats des calculs analytiques effectués sur la Macro-Excel à partir des conditions décrites dans le Tableau 2 sont présentés à la Figure 12 ainsi que dans le Tableau 3. Ils nous permettent d'anticiper des points de fonctionnement du montage et dès à présent de tirer des conclusions sur l'impact des MOSFET-SiC en fonctionnement onduleur.

Nous voyons notamment que le total des pertes en conduction est quasiment le même entre un module MOSFET-SiC et un module IGBT-Si. Pour ce point de fonctionnement onduleur, nous voyons que les diodes sont très peu sollicitées contrairement au fonctionnement avec IGBT ou avec MOSFET sans prise en compte de la propriété bidirectionnelle en courant.

D'autre part, nous voyons une diminution importante des pertes totales du MOSFET par rapport à l'IGBT lorsque la fréquence de découpage augmente, qui est d'autant plus forte que la température est élevée. Mais nous reviendrons plus en détails sur cette comparaison par la suite lorsque les résultats obtenus de la méthode analytique seront vérifiés en pratique par les deux autres méthodes d'estimation des pertes (méthode électrique et calorimétrique).




Figure 12 - Exemple de résultats de comparaison des pertes totales (transistor + diode) en fonction de la fréquence de découpage pour un fonctionnement onduleur de tension avec commande MLI intersective.

Tableau 3 - Exemple de résultats de comparaison des pertes en conduction pour une température de 150°C et pour un fonctionnement onduleur de tension avec commande MLI intersective :

(Pour $T_j = 150^\circ\text{C}$ et conditions définies dans le Tableau 2)	IGBT-Si 1200V - 100A	MOSFET-SiC 1200V - 100A (sans prise en compte de la propriété bidirectionnelle en courant)	MOSFET-SiC 1200V - 100A (avec prise en compte de la propriété bidirectionnelle en courant)
Courants :			
$\langle i_T(t) \rangle_{T_{\text{mod}}} \text{ (A)}$	15,9	(pas utile)	(pas utile)
$I_{\text{eff}_T_direct} \text{ (A)}$	35,4	35,4	35,4
$I_{\text{eff}_T_inverse} \text{ (A)}$	0	0	18,6
$\langle i_D(t) \rangle_{T_{\text{mod}}} \text{ (A)}$	15,9	15,9	7,1
$I_{\text{eff}_D} \text{ (A)}$	35,4	35,4	17,3
Pertes en conduction :			
$P_{\text{cond_direct},T} \text{ (W)}$	33,2	41,5	41,5
$P_{\text{cond_inverse},T} \text{ (W)}$	0	0	11,5
$P_{\text{cond}_T} \text{ (W)}$	33,2	41,5	53,0
$P_{\text{cond}_D} \text{ (W)}$	29,1	29,6	10,1
$P_{\text{cond}_{(T+D)}} \text{ (W)}$	62,3	71,1	63,0

V.2 Estimation des pertes par la Méthode Electrique

La mesure de la puissance fournie sur le bus continu donne les pertes totales du montage. Ensuite, un bilan de puissance permet d'obtenir les pertes dans les semi-conducteurs. Pour cela, les éléments passifs du montage ont été caractérisés au préalable à l'aide d'un pont d'impédance. Les pertes dans le filtre d'entrée (L_{filtrage} et C_{bus}) pourraient très bien être négligées mais elles sont prises en compte de même que les pertes dans l'inductance de charge L_{opp} et ses câbles de connexion. Les pertes dans les bras onduleur sont alors déterminées en soustrayant les pertes des éléments passifs de la puissance d'entrée. Les pertes dans les deux bras étant identiques lorsque les conditions de symétrie sont respectées ($\varphi = \pi/2$) [1]. Enfin, des tests sont effectués à des fréquences de commutation différentes afin de séparer les pertes en conduction et les pertes en commutation.

Pour effectuer la mesure de puissance fournie sur le bus continu, nous allons utiliser un appareil de marque Voltech et de référence PM3000A. Cet appareil n'est pas qu'un simple wattmètre, puisqu'il peut faire une analyse fréquentielle des grandeurs mesurées. En ce qui nous concerne, nous allons uniquement mesurer la tension continue, le courant continu et la puissance continue en sortie de l'alimentation du banc d'essai. Cet appareil peut mesurer une tension allant jusqu'à 1400Vrms et un courant allant jusqu'à 30Arms, ce qui correspond bien à nos besoins. La mesure de puissance sera ensuite moyennée sur une période choisie et sera rentrée dans un fichier Excel permettant d'effectuer le bilan de puissance en fonction du point de fonctionnement de l'onduleur.

V.3 Estimation des pertes par la Méthode Calorimétrique

Comme le montre la Figure 13, la méthode calorimétrique consiste à mesurer le débit de l'eau de refroidissement et les températures d'entrée et de sortie des plaques de refroidissement. Afin de garantir des conditions adiabatiques, les refroidisseurs sont isolés avec de la mousse. Pour avoir une grande précision, les mesures de température sont effectuées par les sondes PT100 Classe B/10 (Ti1, To1, To2 et Ti2) et le débit est mesuré par un débitmètre à vortex (Qv). Néanmoins, la précision sur la mesure des pertes dépend de la différence de température. C'est pour cela qu'une réduction du débit

d'eau est nécessaire pour obtenir une mesure précise pour les points de fonctionnement à faibles pertes (dans notre cas, le débit minimum est de 0,5 L/min).




Figure 13 - Méthode thermique (ou calorimétrique) appliquée au banc d'essai en opposition.

L'équation (5- 7) donne la relation simplifiée des pertes dans un bras de commutation en fonction des paramètres thermodynamiques.


$P_{bras} = \rho \times Q_v \times C_p \times \Delta T$	(5- 7)
---	--------

Avec :

- P_{bras} = les pertes totales par bras en [W].
- ΔT = la différence de température de l'eau de refroidissement entre l'entrée et la sortie de la plaque de refroidissement en [°C] ou [K].
- ρ = la masse volumique en [kg/m³].
- C_p = la capacité thermique massique en [J/(kg.K)].
- Q_v = le débit de d'eau de refroidissement en [m³/s].

En outre, des thermocouples sont placés sous la semelle des modules de puissance afin d'estimer la température de jonction des puces. Enfin, les mesures de températures et de débits sont centralisées dans un enregistreur de données.

La Figure 14 donne un exemple de mesures enregistrées durant deux heures avec un échantillonnage d'une seconde. Elles concernent la plaque de refroidissement 1 équipé de module de puissance MOSFET-SiC.



VI. Le système de refroidissement des semi-conducteurs de puissance et la mise en œuvre des différentes mesures thermiques

Outre la gestion du refroidissement des semi-conducteurs lors du fonctionnement onduleur MLI, les mesures thermiques permettent d'effectuer une estimation des pertes dans les semi-conducteurs. La mise en œuvre de ces mesures est délicate et nécessite un certain nombre de précautions. Tout d'abord, nous devons choisir la plage de débit dont nous voulons disposer. Si nous reprenons l'équation (5- 7) et que nous fixons une différence de température entre l'entrée et sortie d'une plaque de refroidissement suffisamment importante (par exemple de 2°C) et que nous déterminons le débit nécessaire pour plusieurs puissances à évacuer, nous obtenons les résultats présentés dans le Tableau 4.

Tableau 4 - Débit d'eau nécessaire pour garantir une différence de température $\Delta T_{min} = 2^\circ C$, pour différentes valeurs de pertes à évacuer (avec $C_p = 4180 J/kg/K$ et $\rho_{eau} = 1000 kg/m^3$) :

P_{bras} [W]	100	500	1000	1500
Q_v [L/min]	0,72	3,59	7,18	10,76

Compte-tenu de ces résultats, nous avons décidé de disposer d'une boucle de refroidisseur par circulation d'eau avec un débit allant de 0,5L/min à 10L/min. La Figure 15 présente le schéma de principe de l'ensemble de la boucle à eau mise en place. L'échangeur eau/eau a été dimensionné pour extraire une puissance allant jusqu'à environ 5kW. Pour des raisons de coût, nous avons choisi d'avoir une disposition en série des deux plaques de refroidissement. Ces plaques de refroidissement sont choisies afin de répondre aux contraintes de puissance que nous souhaitons dissiper. De plus, l'ensemble de la plaque à eau sera thermiquement isolée par une boîte en bois recouverte de mousses. Cette isolation a pour but de limiter au maximum les échanges par convection naturelle afin d'améliorer la précision de la mesure des pertes. D'autre part, ces plaques de refroidissement sont prises de dimensions importantes et équipées de nombreux points de fixations (voir Figure 16(a)). Ainsi nous allons pouvoir avec un seul modèle de plaques de refroidissement avoir la possibilité de tester différents boîtiers dans différentes positions mécaniques. Pour cela, une semelle d'interface adaptée à chaque type de boîtier est conçue afin de faire le lien mécanique et thermique entre les composants et la plaque de refroidissement (voir Figure 16(b)). De plus, cette semelle d'interface est rainurée et équipée de thermocouples placés en vis à vis des puces afin de permettre d'estimer les

Pour effectuer le bilan calorimétrique, nous avons placé, en entrée et sortie des plaques de refroidissement, des sondes de type PT100 intrusives 4 fils (correspondant aux sondes notées Ti1, To1, Ti2 et To2 sur la Figure 15). Afin de garantir le maximum de précision ces sondes sont prises de classe « B/10 » d'après la norme IEC 751 [4] dont un extrait est donnée dans le Tableau 5.

Tableau 5 - Extrait de la norme IEC 751 présentant les tolérances des sondes PT100 classe A, B, B/3, B/5 et B/10 [4] :

TEMP °C	TOLERANCES									
	CLASSE B		CLASSE A		1/3 CLASSE B		1/5 CLASSE B		1/10 CLASSE B	
	± °C	± Ohms	± °C	± Ohms	± °C	± Ohms	± °C	± Ohms	± °C	± Ohms
- 200	1,3	0,56	0,55	0,24	0,44	0,19	0,26	0,11	0,13	0,06
- 100	0,8	0,32	0,35	0,14	0,27	0,11	0,16	0,06	0,08	0,03
0	0,3	0,12	0,15	0,06	0,1	0,04	0,06	0,02	0,03	0,01
+ 100	0,8	0,3	0,35	0,13	0,27	0,1	0,16	0,05	0,08	0,03
+ 200	1,3	0,48	0,55	0,2	0,44	0,16	0,26	0,1	0,13	0,05
+ 300	1,8	0,64	0,75	0,27	0,6	0,21	0,36	0,13	0,18	0,06
+ 400	2,3	0,79	0,95	0,33	0,77	0,26	0,46	0,16	0,23	0,08
+ 500	2,8	0,93	1,15	0,38	0,94	0,31	0,56	0,19	0,28	0,09
+ 600	3,3	1,06	1,35	0,43	1,1	0,35	0,66	0,21	0,33	0,1
+ 650	3,6	1,13	1,45	0,46	1,2	0,38	0,72	0,23	0,36	0,11
+ 700	3,8	1,17	-	-	-	-	-	-	-	-
+ 800	4,3	1,28	-	-	-	-	-	-	-	-
+ 850	4,6	1,34	-	-	-	-	-	-	-	-

La Figure 17 présente l'installation finale d'une sonde de température PT100 en entrée ou sortie d'une plaque de refroidissement.





Figure 17 - Sonde de température PT100 installée en entrée ou en sortie d'une plaque de refroidissement.

Pour la mesure par calorimétrie, nous devons aussi disposer d'un débitmètre ayant une bonne précision de mesure. Dans notre cas, nous allons mettre en place 2 débitmètres de technologies différentes, l'un étant un débitmètre à ultrasons et l'autre un débitmètre à vortex (voir Figure 18). Le débitmètre à ultrasons de chez Atrato et de référence 760 peut mesurer des débits allant de 0,1 à 20L/min avec une précision de l'ordre de $\pm 1,5\%$ de l'échelle de mesure. Le débitmètre à vortex de chez Kobold et de référence DVZ2107B4E31R/C peut mesurer des débits allant de 0,8 à 7L/min avec une précision de $\pm 2,5\%$ de l'échelle de mesure.



L'ensemble de ces mesures de températures et de débits est centralisé dans un appareil Agilent référence 34972A qui comporte 3 racks d'acquisition. Un rack prendra en charge la réception de l'ensemble des mesures effectuées par les thermocouples. Un second rack récupérera les mesures des sondes PT100 et des débitmètres sous la forme de signaux [0-10V]. Cet appareil est ensuite relié par un câble réseau de type RJ45 à un PC sur lequel un logiciel nommé : « BenchLink_Data_Logger_3_v4.2.00 » nous permet de traiter ces mesures (mise à l'échelle, pas d'acquisition, tracés temporels, formules mathématiques, etc...).

La Figure 19 présente le schéma de principe décrivant la chaîne d'acquisition des mesures de températures et de débits.



Figure 19 - Schéma de principe de la chaîne d'acquisition des mesures de températures et de débits.

La Figure 20 présente une photo d'un des trois racks d'acquisition de mesures de l'appareil Agilent 34972A sur lequel sont branchés plusieurs thermocouples de type K.




Figure 20 - Photo d'un rack d'acquisition de mesures de l'appareil Agilent 34972A sur lequel sont branchés plusieurs thermocouples de type K.

Après avoir défini l'ensemble du système de refroidissement et des appareils de mesures, nous pouvons regarder les incertitudes que nous allons avoir lors de la mesure des pertes par la méthode

calorimétrique. Ainsi, pour un débit fixé à 1L/min, en cumulant l'ensemble des erreurs (des deux mesures de températures et de la mesure du débit), nous avons une erreur de mesure inférieure à 8% pour 100W de pertes mesurées. Cette erreur devient inférieure à 4% pour 400W et inférieure à 2,5% pour 1500W de pertes mesurées. Nous avons donc tout intérêt à choisir un point de fonctionnement onduleur qui conduira à des pertes à dissiper importantes et ainsi améliorera la précision de la mesure calorimétrique.


Nous avons mis en place une première phase d'étalonnage de la mesure calorimétrique avant de fonctionner avec les composants semi-conducteurs. Chacun des éléments de mesure a subi une première phase de tests par un organisme certifié qui nous a fourni un rapport donnant pour différents points de mesure l'erreur de l'appareil par rapport à un appareil étalon. Cette phase n'ayant pas pu être réalisée en interne puisque nous ne disposons pas d'appareil étalon suffisamment précis. Ces erreurs ont ensuite été traduites par des équations en fonction des différents paramètres de sensibilité et ont ainsi pu être implantées directement sur la centrale d'acquisition des données.

Dans un second temps, nous avons étalonné le système de mesure directement sur le montage. Pour cela, une première étape a consisté à disposer d'un corps de chauffe placé sur l'entrée d'eau en amont des 2 plaques de refroidissement en série (voir Figure 21). Avec ce système, nous avons pu régler différentes températures d'eau en entrée des plaques, pour différentes valeurs de débit. Ainsi, pour un point d'essai choisi, une fois la thermique stabilisée nous sommes censés retrouver la même valeur de température en entrée et en sortie d'une plaque de refroidissement. L'erreur est ensuite mesurée sur la centrale d'acquisition et moyennée à partir de plusieurs mesures. Par exemple, pour un réglage de 1L/min en moyenne et une mesure de la température d'entrée de l'eau de 25°C (en moyenne), nous allons avoir une mesure de la température de l'eau en sortie qui vaudra par exemple 24°C (en moyenne). Cette erreur (ici, de 1°C) est compensée sur la sonde de sortie de la plaque de refroidissement de sorte que la différence de température soit bien nulle. Ainsi un facteur de compensation de l'erreur de mesure de la puissance est ramené sur la mesure de température en sortie de la plaque de refroidissement et cela pour différents réglages de débit et de température en entrée d'eau. Cette compensation permet de prendre en compte l'ensemble des pertes de nos plaques de refroidissement (par convection avec les éléments restés en contact avec l'air ambiant, par conduction par exemple en diffusant la chaleur dans les connectiques de puissance et par rayonnement). Cette compensation permet aussi de considérer l'ensemble des erreurs de notre chaîne de mesure.



Une deuxième étape visant à améliorer l'estimation de puissance a consisté à développer des corps de chauffe ayant la même géométrie que les modules de puissance et venant s'intégrer en lieu et place de ces modules (voir Figure 22). Il s'agit de semelles équipées chacune de 4 résistances chauffantes de 350W que nous pouvons commander de manière indépendante. Ainsi pour différents


niveaux de puissance injectés dans les plaques de refroidissement (contrôlés par un Wattmètre), nous pouvons vérifier si notre centrale d'acquisition retrouve la même puissance par la mesure calorimétrique. Ensuite, comme pour la méthode précédente, les erreurs observées seront traduites par différentes équations liées aux paramètres que nous avons fait évoluer (par exemple le débit) et nous allons intégrer ces équations à notre centrale d'acquisition afin que ce soit transparent pour l'utilisateur lorsqu'il récupère les données de la centrale d'acquisition.



Pour conclure, ces deux méthodes permettent de recalibrer les mesures thermiques afin d'avoir une valeur de puissance mesurée la plus juste possible. Toutefois, elles ne nous permettent pas de connaître l'erreur de chacun des appareils de mesures indépendamment. Pour cela, il aurait fallu disposer d'appareils étalons que nous aurions directement disposés sur le montage. Malgré tout, la possibilité de disposer d'autres moyens pour estimer la puissance dans les composants, le fait de bénéficier de deux débitmètres et de deux plaques de refroidissement nous garantissent d'avoir une mesure calorimétrique correcte.

VII. Descriptifs de l'ensemble du banc d'essai mis en œuvre pour caractériser les semi-conducteurs

La Figure 23 présente en images le banc d'essai mis en œuvre dans un box prévue à cet effet dans les locaux d'ALSTOM. Un descriptif détaillé en images de l'ensemble du banc d'essai mis en œuvre est proposé en Annexe XI.




VIII. Comparaison des pertes entre MOSFET-SiC et IGBT-Si dans un fonctionnement onduleur de tension

Pour les mesures par la méthode calorimétrique, nous ne présenterons que les résultats issus de mesures effectuées avec le débitmètre à vortex. En effet, il nous est difficile de départager les deux technologies de mesure (ultrasons et vortex) qui semblent toutes les deux donner des résultats satisfaisants.

Nous avons commencé à travailler avec des modules IGBT-Si afin de mettre au point notre montage et les différentes méthodes d'estimations des pertes dans les composants. La Figure 24 présente un exemple des résultats d'essais obtenus avec 1, 2 et 3 modules IGBT-Si (INFINEON FF100R12MT4) en parallèle dans les conditions suivantes :

- Tension de Bus = 600V.
- Courant de sortie sinusoïdal = 100A, 200A ou 300Amax (100Amax par module).
- Fréquence modulante = 20Hz.
- Déphasage du courant : $\varphi = \pi/2$.
- Fréquence de découpage = [1 à 15] kHz.
- Taux de modulation = 0,5.
- Temps mort = 3 μ s.

Sur cette Figure 24, l'incertitude des mesures est figurée par des barres pour chaque point de mesure effectué par la méthode thermique (à différentes valeurs de fréquence de découpage). Comme cela était prévisible, la précision de cette mesure thermique croît lorsque le nombre de modules en parallèle augmente puisque les pertes sont plus importantes. D'autre part, sur ces relevés chaque point issu de l'estimation des pertes par la méthode thermique correspond à un essai de l'onduleur d'environ 2h afin de garantir son bon fonctionnement et avoir des mesures stabilisées.



Une fois ces travaux de mise au point terminés, nous avons installé sur le banc des modules MOSFET-SiC. La Figure 25 montre une comparaison entre un module IGBT-Si (INFINEON

FF100R12MT4) et un module MOSFET-SiC (ROHM BSM100D12P1C004) dans les conditions suivantes :

- Tension de Bus = 600V.
- Courant de sortie sinusoïdal = 100Amax.
- Fréquence modulante = 20Hz.
- Déphasage du courant : $\varphi = \pi/2$.
- Fréquence de découpage = [1 à 18] kHz.
- Taux de modulation = 0,5.
- Temps mort = 3 μ s.

Les résultats de mesure prouvent que l'estimation des pertes par calculs est correcte. Pour le MOSFET-SiC, cela confirme la bonne précision des mesures de courant et de tension lors des essais en commutation et valide la modélisation à l'état passant du composant en tenant compte de ces propriétés comme par exemple la bidirectionnalité en courant du transistor.

Dans l'ensemble, ces essais ont permis de valider le bon fonctionnement du montage et des différentes méthodes permettant d'estimer les pertes : la méthode par calcul, la méthode par mesure électrique et la méthode calorimétrique.

Pour les relevés par la méthode calorimétrique, le point de mesure entouré en rouge sur la Figure 25, qui correspond à une fréquence de découpage de 15kHz, a été détaillé précédemment à la Figure 14.

Ces résultats montrent une **réduction d'un facteur 2,5 des pertes totales (Transistor + Diode) pour une fréquence de découpage de 15 kHz. A pertes identiques, le module IGBT-Si fonctionne à 1 kHz alors que le module MOSFET-SiC fonctionne à 15 kHz.** Le Tableau 6 résume les résultats obtenus à partir des essais sur ce montage.

Nous avons ensuite vérifié si nous obtenions les mêmes résultats en mettant en parallèle des modules MOSFET-SiC. La Figure 26 présente une comparaison entre le module IGBT-Si (INFINEON FF100R12MT4) et le module MOSFET-SiC (ROHM BSM100D12P1C004) lorsque nous avons 2, puis 3 modules en parallèle, dans les mêmes conditions que précédemment. Nous pouvons dire que l'augmentation du nombre de modules en parallèle ne modifie pas les gains que nous avons synthétisés dans le Tableau 6.





Tableau 6 - Pertes des modules MOSFET-SiC comparé aux modules IGBT-Si pour différentes valeurs de fréquence de découpage et pour le point de fonctionnement 600 V - 100 A (attention, la température de jonction ne sont pas identiques, lié au montage mis en œuvre) :

Fréquence de découpage (kHz)	Pertes totales (Transistor + Diode) (W)						Pourcentage de réduction IGBT-Si / MOSFET-SiC (%)
	IGBT-Si 1200V - 100A			MOSFET-SiC 1200V - 100A			
	1 pack	2 packs	3 packs	1 pack	2 packs	3 packs	
1	128	256	385	95	186	283	-26,5
5	180	359	540	100	205	308	-43,4
10	250	500	762	113	234	355	-53,8
15	330	666	1003	132	269	398	-60,0



IX. Conclusion

Ce chapitre a présenté la réalisation du banc d'essai basé sur la méthode d'opposition qui a permis de mettre en œuvre et de caractériser des modules de puissance MOSFET-SiC dans un fonctionnement onduleur de tension MLI. Nous avons mesuré les pertes dans des MOSFET-SiC pour une utilisation future dans le domaine des convertisseurs ferroviaires. Les résultats expérimentaux ont validé les trois méthodes d'estimations des pertes dans les semi-conducteurs : la méthode par calcul, la méthode électrique et la méthode calorimétrique. La validité des résultats obtenus par la méthode analytique confirme d'une part que les essais de caractérisations statiques et dynamiques que nous avons mis en œuvre et présentés dans le Chapitre 3 sont corrects. D'autre part, que l'écriture analytique des pertes dans le module MOSFET-SiC avec la prise en compte des différents propriétés du composant comme sa bidirectionnalité en courant est elle aussi correcte. Pour la méthode électrique, les essais ont montré l'importance de la caractérisation des différents éléments passifs du montage afin de bénéficier d'un bilan de puissance valide. A cette condition, la méthode électrique présente alors de très bons résultats à condition que les deux cellules de commutation du pont en H soient équipées des mêmes composants et lorsque le déphasage tension/courant est de $\pi/2$. La méthode calorimétrique donne aussi de très bons résultats, à condition de bien attendre la stabilisation de la boucle de refroidissement. Dans notre cas, il fallait en général attendre 2h pour chaque point de fonctionnement choisi.

Pour la boucle de refroidissement, des améliorations pourraient être apportées car la configuration actuelle avec les deux plaques de refroidissement en série soumet le deuxième bras de commutation à des températures plus importantes que le premier bras. Même si cela oblige à placer un débitmètre par boucle de refroidissement, une configuration en parallèle serait préférable afin de rendre indépendant les réglages de refroidissement sur les deux plaques à eaux. D'autre part, le réglage de débit se fait actuellement à la main au niveau de la boucle de refroidissement, ce qui oblige à fixer une valeur avant de démarrer les essais électriques. Une configuration avec un débit piloté de l'extérieur du banc permettrait d'ajuster en direct le débit d'eau en fonction des températures souhaitées au niveau des composants. Pour aller encore plus loin, nous pourrions même envisager une régulation de la température du composant par action sur le débit.

De plus, ce banc d'essai a aussi permis d'étudier la mise en parallèle de modules MOSFET-SiC puisque nous avons fonctionné avec 1, 2 puis 3 modules en parallèle. Grâce aux co-simulations électriques et électromagnétiques nous avons pu concevoir des bus-barres avec une disposition des condensateurs plutôt optimale. Cela a permis de diminuer les différences de courant entre les modules tant en statique qu'en dynamique. Lorsque nous avons fonctionné avec 3 modules en parallèle, nous avons fait commuter les 3 composants en parallèle avec une commande « double-pulse » jusqu'à 600A et nous avons commuté, en fonctionnement onduleur, un courant en sortie allant jusqu'à 300Amax. Ce banc d'essai a aussi permis de tester et d'améliorer différentes versions d'allumeurs destinés à piloter jusqu'à 3 modules MOSFET-SiC en parallèle.

Ce montage va permettre dans le futur de tester différents niveaux de puissance et différents points de fonctionnement puisque la commande mise en place sur ce banc d'essai permet de modifier de nombreux paramètres. Lors de la présentation de nos essais nous nous sommes limités à un réglage donné en fonctionnement onduleur. Mais il est important de rappeler que ce banc d'essai permet aussi de fonctionner dans différents modes comme par exemple le mode hacheur, en réglant une consigne de courant continu dans la charge. De surcroît, ce montage va permettre dans le futur de tester différents type de condensateurs et de bus-barres. Nous avons notamment préparé un nouveau modèle de bus-barre équipé d'un nouveau condensateur de chez SBE de référence 700D10899-525 [5] [6]. Il s'agit de condensateurs circulaires présentant un grand nombre de bornes de sorties afin de réduire l'inductance globale de puissance.

Aujourd'hui, des centaines d'heures de fonctionnement onduleur avec les composants MOSFET-SiC ont été cumulées. Les résultats expérimentaux montrent une réduction significative des pertes dans les semi-conducteurs et la possibilité d'augmenter la fréquence de commutation. La

combinaison de ces deux avantages a un impact au niveau système. La réduction des pertes dans les convertisseurs statiques conduira à diminuer la taille du système de refroidissement ou même changer sa technologie.

En outre, l'augmentation de la fréquence de commutation réduit la taille des filtres passifs ou permet de considérer différentes stratégies de contrôle de la machine. Dans l'ensemble, l'introduction de composants SiC nécessite de reprendre toute la conception de la chaîne de traction pour obtenir des gains significatifs en masse et le volume et ainsi faciliter l'intégration.

X. Références du chapitre 5

- [1] F. Forest et al., "Use of Opposition Method in the Test of High-Power Electronic Converters," *IEEE Trans. Indust. Elec.*, vol. 52, no. 2, pp. 530-541, April 2006.
- [2] Silverio Alvarez Hidalgo, "Characterisation of 3.3kV IGCTs for Medium Power Applications," Institut National Polytechnique de Toulouse, Thèse de doctorat en Génie Electrique N° ordre : 2272, 2005.
- [3] Jérôme Vallon, "Introduction à l'étude de la fiabilité des cellules de commutation à IGBT sous fortes contraintes," Institut National Polytechnique de Toulouse, Thèse de doctorat, soutenue le 17 Décembre 2003 N° d'ordre : 2063, 2003.
- [4] "Capteurs industriels à résistance thermométrique de platine," Norme IEC 751 Première édition 1983.
- [5] Edward Sawyer, "Low Inductance – Low Temp Rise DC Bus Capacitor Properties Enabling the Optimization of High Power Inverters," *PCIM2010 Europe, Nuremberg, Germany*, pp. 75-80, 4-6 May 2010.
- [6] M.A. Brubaker, H. C. Kirbie, and T. A. Hosking, "Integrated DC Link Capacitor/Bus Structures to Minimize External ESL Contribution to Voltage Overshoot," *ITEC, IEEE Transportation Electrification Conference and Expo., Michigan, USA*, pp. 1-6, 17-20 June 2012.

CHAPITRE 6 : Conclusions et perspectives d'utilisation des composants SiC dans les convertisseurs ferroviaires

Sommaire

I. Premières réalisations de convertisseurs ferroviaires avec des modules de puissance SiC	189
II. Caractérisation des premiers modules de puissance MOSFET-SiC répondant aux besoins des systèmes de traction des Tramways	190
III. Analyse de l'intérêt des MOSFET-SiC sur un parcours type d'une chaîne de traction de Tramways.....	197
IV. Les besoins à l'échelle du système de traction ferroviaire et les réponses apportées par l'utilisation MOSFET-SiC	202
IV.1 Les besoins et/ou contraintes à l'échelle du système de traction ferroviaire	202
IV.2 Les réponses apportées par l'utilisation de modules de puissance MOSFET-SiC.....	203
V. Préconisations de mise en œuvre des MOSFET-SiC dans les convertisseurs ferroviaires ..	204
V.1 Architecture générale du « cœur puissance » à base de MOSFET-SiC	204
V.2 Circuit d'allumage.....	206
V.3 Les câblages entre la commande et l'allumeur.....	207
V.4 L'augmentation des températures.....	207
V.5 La compatibilité électromagnétique	207
VI. Références du chapitre 6.....	208

Résumé

Ce dernier et sixième chapitre a pour objectif de donner des conclusions et des perspectives sur l'utilisation des composants SiC dans des convertisseurs ferroviaires. Pour cela, nous présenterons les premiers résultats obtenus avec des modules de puissance MOSFET-SiC d'un calibre répondant aux besoins des systèmes de traction des Tramways. Une première étude de l'apport de ces modules sur un parcours type d'une chaîne de traction de Tramway est présentée, celle-ci permet de mettre en avant les différents avantages et contraintes amenés par l'utilisation de ce type de composants. Ensuite, dans le but de définir les futurs travaux à mener à la suite de cette thèse, nous abordons plus en détail les besoins à l'échelle du système sur les chaînes de traction et nous rappelons les différentes contraintes liés à l'utilisation des composants SiC dans un convertisseur de puissance.


I. Premières réalisations de convertisseurs ferroviaires avec des modules de puissance SiC

En 2013, tous les constructeurs ferroviaires s'intéressent aux composants en SiC, mais seuls les constructeurs japonais (Toshiba, Hitachi et Mitsubishi) communiquent sur des solutions à base de packs hybrides associant des IGBT-Si et des diodes SiC.

Toshiba et Hitachi ont présenté des packs qui n'ont été testés que sur banc d'essai et qui sont susceptibles d'équiper des convertisseurs ferroviaires. Par exemple, Hitachi a présenté en 2011 des packs hybrides 3kV/200A avec des IGBT en Si et des diodes JBS en SiC [1] [2]. Ces packs sont montés sur un onduleur pilotant un moteur haute vitesse de 180kW. Par rapport à un montage avec des packs IGBT, ce dispositif permet de réduire les pertes totales du convertisseur de plus de 30%.

Fin 2011, la société Mitsubishi Electric est la première à annoncer un module de puissance embarqué dans un coffre de métro qui utilise des packs hybrides avec des IGBT-Si et des diodes SiC [3] [4]. Il faut attendre la conférence PCIM 2012 pour avoir un article complet concernant cette application [5].

Les premiers tests commerciaux de ce module de puissance ont eu lieu dès Janvier 2012 sur le métro de Tokyo. Par rapport au module de puissance classiquement utilisé pour cette application, l'étude a permis d'obtenir un module de puissance avec une réduction des pertes de l'onduleur triphasé de 30%, une taille et un volume global réduit d'environ 40% et un bruit (onduleur/machine) diminué de 6dB. L'onduleur triphasé est composé de 2 modules hybrides 1700V/1200A en parallèle par bras de commutation (voir Figure 1). La fréquence de découpage a été augmentée (2kHz modulation asynchrone) ce qui a permis de réduire de 40% les pertes au niveau du moteur. Une étude à l'échelle du système a permis de réduire l'utilisation du freinage pneumatique du métro au profit d'un freinage électrique, ce qui réduit considérablement la maintenance.



Les premiers convertisseurs ferroviaires avec des packs hybrides permettent déjà d'avoir des gains intéressants, la technologie de la partie transistor ne changeant pas, il n'y a pas de difficulté particulière à la mise en œuvre de ces composants. D'un point de vue économique, le fait que ces packs puissent remplacer directement les packs IGBT des convertisseurs ferroviaires constitue un avantage majeur. De plus, leurs prix se situant entre celui des packs IGBT-Si et celui des packs « tout-SiC » (transistors SiC et diodes SiC), il s'agit donc d'une première étape qui devrait conduire à équiper à très court terme les convertisseurs. En revanche, aucun convertisseur ferroviaire n'est aujourd'hui équipé de modules de puissance « tout SiC », car la mise en œuvre de transistors SiC n'est pas évidente et demande plusieurs aménagements pour profiter pleinement des gains du composant. De plus, les calibres en tension et courant de ces modules de puissance en SiC sont encore limités. Malgré cela, à plus long terme, les convertisseurs ferroviaires avec des packs « tout SiC » semblent très prometteurs et devraient apporter des gains à l'échelle de l'ensemble de la chaîne de traction bien supérieurs au simple remplacement des packs IGBT-Si par des packs Hybrides (IGBT-Si/diodes-SiC).

II. Caractérisation des premiers modules de puissance MOSFET-SiC répondant aux besoins des systèmes de traction des Tramways

L'ensemble des caractérisations que nous avons effectuées se sont basées sur les modules de puissance MOSFET-SiC disponibles sur le marché (voir Tableau 1 du Chapitre 4). Il s'agit de composant de calibre en tension 1200V et de calibre en courant souvent limité à une centaine d'ampères. Afin d'augmenter les calibres en courant, nous avons disposé dans nos montages jusqu'à 3 modules de puissance en parallèle.

Ces modules de puissance MOSFET-SiC permettent d'adresser les premiers projets sur des convertisseurs auxiliaires. Nous pouvons, par exemple, citer le projet ATAC (Advanced Tiny Auxiliary Converter) dans lequel est notamment réalisé un onduleur triphasé sous une tension de bus de 600V pouvant fournir un courant de sortie de 85Aeff par phase. Sur ce convertisseur la fréquence de découpage maximale est de 15kHz. Afin de respecter des contraintes fortes de masse et de volume, les composants MOSFET-SiC permettent d'avoir un système de refroidissement par convection naturelle. Ces travaux font l'objet d'études en cours sur le site ALSTOM de Charleroi et les travaux de caractérisations réalisés dans cette thèse permettent de les alimenter.

Au-delà des convertisseurs auxiliaires, les premières applications de traction visées sont les Tramways où les modules de puissance sont équipés aujourd'hui de packs IGBT 1700V - 800A. Un projet de R&D sur le site ALSTOM de Tarbes, qui s'est appuyé entre autres sur ces travaux de thèse, a consisté à réaliser des packs de puissance permettant d'atteindre des calibres nécessaire pour ce type d'applications et à monter avec ces composants un premier prototype d'onduleur. Pour cela, un module de puissance a été conçu en association entre ALSTOM, l'entreprise DANFOSS qui s'est occupé du packaging et l'entreprise ROHM qui a fourni les puces MOSFET 1700V et diodes Schottky 1700V. Le boîtier retenu correspond à un boîtier standard E3XL (« Half Bridge »). Il a permis de réaliser un pack de calibre 1700V - 250A pouvant fonctionner avec une température de jonction maximale de 150°C (voir Figure 2). Ce module de puissance servant de base de comparaison avec des solutions actuelles à IGBT-Si.




Figure 2 - Pack E3XL MOSFET-SiC 1700V 250A réalisé dans le cadre d'une collaboration entre ALSTOM, ROHM et DANFOSS.

Une association de 3 packs en parallèle permet d'atteindre le calibre nécessaire pour une application Tramway (ici, 750A). Un bloc élémentaire correspondant à une cellule de commutation a été conçu. Une association de plusieurs blocs permet ensuite de réaliser des fonctions comme l'onduleur (voir Figure 3). Sur cette cellule de commutation la mise en place d'un condensateur spécifique intégrant la fonction bus-barre permet d'améliorer l'équilibrage des courants entre les packs en parallèle et permet surtout de réduire l'inductance de la boucle de puissance. Ainsi l'inductance de boucle équivalente vue par un interrupteur d'un des packs en parallèle est inférieure à 65nH (40nH pour le condensateur et son bus-barre et 25nH pour un interrupteur du pack E3XL). Si nous ramenons cette inductance à un seul module de puissance équivalent aux 3 packs en parallèle, cela donne une inductance équivalente d'environ 22nH (65nH/3) que nous pouvons directement comparer à l'inductance de boucle de puissance du module de Tramway actuel qui vaut 80nH. Nous voyons donc ici que la mise en place de plusieurs cellules de commutations en parallèle ayant leurs propres

condensateurs permet de diminuer les inductances de boucle équivalente. De plus, les parties inductives ne sont ainsi parcourues que par un di/dt trois fois plus faible dans le cas de mise en parallèle de 3 packs.

Pour ce qui concerne l'allumeur de ces 3 packs, contrairement à celui mis en œuvre pour le montage du Chapitre 5, où nous avons un seul « push-pull » de sortie pour 3 packs en parallèle, nous utilisons ici un « push-pull » par pack.




Figure 3 - Conception d'une cellule de commutation associant 3 packs E3XL MOSFET-SiC 1700V 250A.

Un exemple de formes d'ondes lors du blocage du MOSFET-SiC est présenté Figure 4. Ce résultat a été obtenu à partir de la cellule de commutation de la Figure 3 avec un montage sur charge inductive et une commande « monocoup » simple-pulse. Lors du blocage, l'ordre de grandeur des dV_{ds_OFF}/dt pour ce type de composant se situe autour de $10\text{kV}/\mu\text{s}$. L'ordre de grandeur des dI_{ds_OFF}/dt se situe à environ $3\text{kA}/\mu\text{s}$ (pour 1 pack). Les vitesses de commutations sont donc actuellement un peu plus faibles que celle des modules de puissance caractérisés au Chapitre 4 mais elles permettent d'avoir des gains importants sur les pertes lors du blocage comparé à un équivalent en IGBT-Si (voir résultats au Chapitre 1). Dans des conditions de caractérisation similaires, répétées pour $T_j = 25^\circ\text{C}$, 125°C et 150°C , le dV_{ds_OFF}/dt , le dI_{ds_OFF}/dt et les pertes en commutations sont tous quasiment indépendants de la température de jonction (idem résultats du Chapitre 4). Un autre point remarquable est l'absence d'oscillations contrairement au module $1200\text{V}-100\text{A}$ que nous avons caractérisé au Chapitre 4. L'absence d'oscillations peut se justifier par plusieurs points. D'une part, comme nous l'avons vu précédemment les vitesses de commutations ont diminué. D'autre part, nous observons sur les formes d'ondes du courant un ralentissement de sa vitesse en fin de commutation, comme si le composant présentait une queue de courant. Or nous savons qu'il s'agit d'un composant unipolaire d'où notre surprise à la vue de ces résultats. Une réponse plus probable serait de justifier ce ralentissement par des déséquilibres en courant en interne du module de puissance. Pour justifier cela des co-simulations électriques et électromagnétiques de l'intérieur du boîtier, en tenant compte de la disposition de l'ensemble des puces en parallèle, sont en cours (voir la méthode de simulations présentée au Chapitre 3). Une autre explication a été avancée par le fournisseur des puces qui indique qu'un phénomène de « queue de courant » est observé lorsque les MOSFET-SiC ont une tenue en tension de plus en plus forte, mais le mécanisme qui justifie cela n'est pas encore bien compris.

Un exemple de formes d'ondes expérimentales lors de l'amorçage du MOSFET-SiC est présenté Figure 5. Ce résultat a été obtenu à partir de la cellule de commutation présentée à la Figure 3 avec un montage sur charge inductive et une commande « monocoup » double-pulse. Lors de l'amorçage, l'ordre de grandeur des dV_{ds_ON}/dt pour ce type de composant se situe autour de $6\text{kV}/\mu\text{s}$. L'ordre de grandeur des dI_{ds_ON}/dt se situe à environ $3\text{kA}/\mu\text{s}$ (pour 1 pack). Les vitesses de

commutations sont donc actuellement un peu plus faibles que celle des modules de puissance caractérisés au Chapitre 4 mais elles permettent d'avoir des gains importants sur les pertes lors de l'amorçage comparé à son équivalent en IGBT-Si (voir résultats au Chapitre 1). Dans des conditions de caractérisation similaires, répétées pour $T_j = 25^\circ\text{C}$, 125°C et 150°C , le dV_{ds_ON}/dt , le dI_{ds_ON}/dt et les pertes en commutations sont tous quasiment indépendants de la température de jonction (idem résultats du Chapitre 4).




Figure 4 - Formes d'ondes au blocage de 3 packs E3XL MOSFET-SiC 1700V 250A (interrupteur Bas), pour $V_{bus} = 750\text{V}$, $I_{ds} = 750\text{A}$, $T_j = 150^\circ\text{C}$, $V_{gs} = +20\text{V}/-5\text{V}$.




Figure 5 - Formes d'ondes à l'amorçage de 3 packs E3XL MOSFET-SiC 1700V 250A (interrupteur Bas), pour $V_{bus} = 750\text{V}$, $I_{ds} = 750\text{A}$, $T_j = 150^\circ\text{C}$, $V_{gs} = +20\text{V}/-5\text{V}$.

Ces premiers résultats nous permettent de tracer les courbes d'énergies en commutation en fonction du courant commuté et de les comparer avec des résultats de packs IGBT-Si (voir Figure 6). Pour cela, nous avons choisi d'utiliser les résultats des packs équipant les Tramways actuels, à savoir l'IGBT MITSUBISHI 1700V 800A (CM800DZ-34H-205). Sur ces relevés, pour un courant de 800A, nous obtenons une réduction d'un facteur supérieur à 9 entre les pertes en commutation totales ($E_{off}+E_{on}+E_{rec}$) du module IGBT-Si et du module MOSFET-SiC.




Figure 6 - Energies en fonction du courant commuté pour le module constitué de 3 packs MOSFET-SiC 1700V 250A (E3XL) et le module IGBT-Si MITSUBISHI 1700V 800A (CM800DZ-34H-205), pour $V_{bus} = 750V$, $I_{ds} = [0 \text{ à } 800]A$, $T_j = 125^\circ C$ pour l'IGBT-Si et $T_j = 150^\circ C$ pour le MOSFET-SiC.

A partir de ces résultats, nous avons réutilisé l'outil macro-Excel présentée au Chapitre 5 afin d'estimer les pertes pour un point de fonctionnement onduleur choisi. Un exemple de comparaison de pertes dans les semi-conducteurs pour le point de fonctionnement de l'onduleur présenté au Tableau 1, est proposé dans le Tableau 2.

Tableau 1 - Réglages des paramètres de l'onduleur de tension avec commande MLI intersective :

Paramètres	Choix
Commande de l'onduleur	MLI intersective
Profondeur de modulation	0,8
Température de jonction	125 °C pour l'IGBT-Si 150°C pour le MOSFET-SiC
Tension de Bus	750 V
Courant de sortie	Forme d'onde sinusoïdale 565,7 A eff. (800 A max.) / 50 Hz $\cos(\varphi) = 0,9$

Tableau 2 - Exemple de résultats de comparaison des pertes dans les semi-conducteurs pour un fonctionnement onduleur de tension avec commande MLI intersective :

		IGBT-Si MITSUBISHI 1700V 800A (CM800DZ-34H-205)	3 packs MOSFET-SiC 1700V 250A (E3XL)
Pertes en conduction :			
P_{cond_T} (W)		551,1	612,2
P_{cond_D} (W)		91,1	32,4
$P_{cond_ (T+D)}$ (W)		642,2	644,6
Pertes en commutation :			
P_{on+off} (W)	à $f_d = 1\text{kHz}$	267,5	30,3
	à $f_d = 5\text{kHz}$	1337,6	151,6
	à $f_d = 10\text{kHz}$	2675,2	303,1
P_{rec} (W)	à $f_d = 1\text{kHz}$	57,9	1
	à $f_d = 5\text{kHz}$	289,6	5,2
	à $f_d = 10\text{kHz}$	579,2	10,4
Pertes totales (conduction + commutation) :			
$P_{totales_T}$ (W)	à $f_d = 1\text{kHz}$	818,8	642,5
	à $f_d = 5\text{kHz}$	1888,7	763,8
	à $f_d = 10\text{kHz}$	3226,3	915,3
$P_{totales_D}$ (W)	à $f_d = 1\text{kHz}$	149,0	33,4
	à $f_d = 5\text{kHz}$	380,7	37,6
	à $f_d = 10\text{kHz}$	670,3	42,8
$P_{totales_ (T+D)}$ (W)	à $f_d = 1\text{kHz}$	967,8	675,9
	à $f_d = 5\text{kHz}$	2269,4	801,4
	à $f_d = 10\text{kHz}$	3896,6	958,1

A partir du Tableau 2, nous pouvons tirer une première conclusion. Dans l'ensemble, nous pouvons dire que les résultats sont similaires à ceux que nous avons obtenus avec les modules de puissance MOSFET-SiC 1200V 100A (Chapitre 4 et 5). D'une part, les pertes en conduction sont quasiment les mêmes entre le module MOSFET-SiC et le module IGBT-Si. D'autre part, nous retrouvons la diminution importante des pertes en commutation qui permet d'augmenter la fréquence de découpage. Il est intéressant de comparer la répartition des pertes entre le transistor et la diode antiparallèle, nous constatons que dans le cas de l'utilisation de MOSFET-SiC les diodes sont vraiment très peu sollicitées.

Le calcul des pertes dans les semi-conducteurs n'est pas suffisant pour faire une comparaison valable au niveau du convertisseur. Il faut comparer les températures de jonction pour tenir compte du fait que les résistances thermiques des MOSFET-SiC sont plus élevées que l'IGBT-Si car le boîtier de l'IGBT-Si est différent de celui du MOSFET-SiC (surfaces de puces installés différentes et surfaces des semelles du boîtier différentes). Il faut donc étudier quel type de refroidissement nous pouvons utiliser avec le MOSFET-SiC. Autrement dit avoir des pertes plus faibles dans le semi-conducteur est un bon point mais cela ne suffit pas, il faut que la comparaison se fasse au niveau des températures. Pour illustrer cela, nous avons décidé de fixer la température de jonction à la valeur maximale acceptée par les packs (125°C pour l'IGBT-Si et 150°C pour le MOSFET-SiC) et nous allons regarder, à partir des résistances thermiques fournies par les constructeurs, la température maximale à maintenir au niveau du dissipateur thermique, pour un point de fonctionnement onduleur correspondant au Tableau 2. Le Tableau 3 présente le modèle thermique que nous avons utilisé. Il synthétise l'ensemble des résultats avec le module MOSFET-SiC et le module IGBT-Si. Nous voyons par exemple qu'à une fréquence de découpage de 1kHz, nous devons maintenir une température au niveau du dissipateur ($T_{heatsink}$) inférieure à environ 90°C pour l'IGBT-Si, alors qu'elle doit être inférieure à 124,6°C pour le MOSFET-SiC. En général, les dissipateurs thermiques utilisés dans le

ferroviaire permettent de maintenir une température d'environ 60°C à 80°C ce qui convient aisément pour nos 2 technologies de composants. Lorsque la fréquence de découpage augmente, nous voyons apparaître les limites de la technologie IGBT-Si et l'avantage du MOSFET-SiC. En effet, à partir d'une fréquence de découpage de 5kHz, il est difficile voire impossible de maintenir une température au niveau du dissipateur thermique inférieure à 43,6°C avec les systèmes de refroidissement classiquement utilisés dans le ferroviaire. En revanche, pour le MOSFET-SiC, il n'y a pas de difficulté particulière pour maintenir une température inférieure à 119,8°C.

Une autre façon de présenter ces résultats consiste à calculer la résistance thermique maximale du système de refroidissement qu'il faut mettre en place pour ne pas dépasser la valeur maximale de la température de jonction et pour le point de fonctionnement onduleur choisie. Pour cela, nous allons faire l'hypothèse que la température ambiante est de 40°C (valeur classiquement utilisée pour ce type d'application). Le Tableau 4 donne les valeurs de résistances thermiques maximales à disposer au niveau du système de refroidissement. Nous voyons ainsi qu'avec l'IGBT les fréquences de découpage de 5kHz et 10kHz ne peuvent pas être atteintes, alors qu'avec la technologie en SiC, cela ne pose pas de problème.

Afin de voir quelle est la technologie de refroidissement que nous pouvons utiliser pour atteindre le point de fonctionnement choisi, nous allons nous appuyer sur les caractéristiques des plaques de refroidissement de la société Ferraz (voir Figure 7). Nous avons donc calculé les valeurs des coefficients de convection maximum H_{max} nécessaire pour notre système (voir Tableau 5). Nous retrouvons ainsi que pour l'IGBT-Si, à la fréquence de découpage de 1kHz, un système de refroidissement à air forcé convient et la valeur obtenue du coefficient de convection est en accord avec celle du système de refroidissement implanté sur le Tramway actuel. Ensuite, nous retrouvons le fait que, pour l'IGBT-Si, les points de fonctionnement à la fréquence de découpage de 5kHz et 10kHz, ne peuvent pas être atteints même en changeant le système de refroidissement. Avec le MOSFET-SiC, nous voyons qu'il faut aussi disposer d'un système de refroidissement à air forcé, mais les valeurs des coefficients de convection étant plus faibles que pour l'IGBT-Si, cela signifie que le système peut être plus simple (moins de débit d'air et/ou volume réduit).

Tableau 3 - Exemple de résultats de comparaison des températures maximales à maintenir sur le dissipateur thermique pour avoir une température de jonction correspondante à la valeur maximale fixée par le constructeur (125°C / 150°C), pour un point de fonctionnement onduleur de tension avec commande MLI intersective :


Modèle thermique utilisé	Températures	Fréquence de découpage	IGBT-Si MITSUBISHI 1700V 800A (CM800DZ-34H-205)	3 packs MOSFET-SiC 1700V 250A (E3XL)
	$T_{jtransistor}$ (°C)	à $f_d = 1\text{kHz}$	125	150
		à $f_d = 5\text{kHz}$		
		à $f_d = 10\text{kHz}$		
	T_{jdiode} (°C)	à $f_d = 1\text{kHz}$	113,7	128,3
		à $f_d = 5\text{kHz}$	100,2	124,07
		à $f_d = 10\text{kHz}$	83,3	118,8
	$T_{heatsink}$ (°C)	à $f_d = 1\text{kHz}$	90,1	124,6
		à $f_d = 5\text{kHz}$	43,6	119,8
		à $f_d = 10\text{kHz}$	(-14,4)	113,8

Tableau 4 - Comparaison des résistances thermiques maximales à disposer au niveau du système de refroidissement pour avoir une température de jonction correspondante à la valeur maximale fixée par le constructeur (125°C/150°C), pour un point de fonctionnement onduleur de tension avec commande MLI intersective :

Modèle thermique utilisé	Résistance thermique maximales du refroidisseur	Fréquence de découpage	IGBT-Si MITSUBISHI 1700V 800A (CM800DZ-34H-205)	3 packs MOSFET-SiC 1700V 250A (E3XL)
	$R_{TH\ ref.\ max}$ (K/kW)	à $f_d = 1\text{kHz}$	51,77	88,18
		à $f_d = 5\text{kHz}$	1,59	68,38
		à $f_d = 10\text{kHz}$	-13,96	50,93




Tableau 5 - Coefficients de convection maximal nécessaire pour passer le point de fonctionnement onduleur choisi (en considérant $T_{amb} = 40^\circ\text{C}$) :

	Fréquence de découpage	IGBT-Si MITSUBISHI 1700V 800A (CM800DZ-34H-205)	3 packs MOSFET-SiC 1700V 250A (E3XL)
Coefficient de convection maximal nécessaire H_{max} ($\text{W.m}^{-2}.\text{K}^{-1}$) (en considérant $T_{amb} = 40^\circ\text{C}$)	à $f_d = 1\text{kHz}$	1061,4	499,8
	à $f_d = 5\text{kHz}$	34636,8	644,5
	à $f_d = 10\text{kHz}$	(-3935,6)	865,2

Une fois cette première analyse effectuée, nous allons poursuivre la démarche de comparaison en considérant un système complet de chaîne de traction de Tramway.

III. Analyse de l'intérêt des MOSFET-SiC sur un parcours type d'une chaîne de traction de Tramways

Dans ce chapitre, nous allons quantifier, à l'échelle d'un système complet, les gains amenés par les composants MOSFET-SiC par rapport à une structure classique. Nous considérerons l'architecture du Tramway présentée au Chapitre 1. Pour ce faire, nous avons utilisé le logiciel CITHEL[®] qui est un calculateur développé en interne chez ALSTOM Transport pour dimensionner les chaînes de traction (CInématique, THERmique et ELectrique). Le parcours considéré est un parcours typique pour ce type d'engin, à savoir l'aller-retour de la ligne 1 de Montpellier. Ce parcours représente environ 1h30 de trajet, pour 28km, avec en tout 53 stations (aller-retour). Il s'agit là d'un parcours représentant le régime normal du Tramways (régime dimensionnant puisqu'il représente environ 90% du temps de la vie du produit). Ce logiciel CITHEL[®] ne permet pas de prendre en compte la bidirectionnalité en courant des MOSFET-SiC, mais comme nous l'avons vu dans la partie V du chapitre 5, l'erreur que nous allons faire se situe surtout sur la répartition des pertes en conduction entre la partie transistor et la partie diode, mais globalement le calcul des pertes totales en conduction reste correct. Dans l'avenir, il faudra adapter le logiciel CITHEL[®] afin qu'il puisse tenir compte des propriétés du MOSFET-SiC.

Pour commencer, nous avons simplement remplacé les packs IGBT-Si actuels (CM800DZ-34H-205) par les packs MOSFET-SiC (3 packs E3XL 1700V 250A). Nous les avons aussi remplacés par des packs hybrides comprenant un IGBT-Si de dernière génération et une diode Schottky-SiC en antiparallèle (Mitsubishi CMH1200DC-34S).

La Figure 8 présente les relevés des températures de jonction de la partie transistor en fonction du temps de parcours tandis que la Figure 9 présente les relevés des températures de jonction de la partie diode en fonction du temps de parcours. La Figure 10 présente les relevés des températures de boîtier (« case ») en fonction du temps de parcours. Nous constatons que les températures de jonction moyennes ainsi que les variations de températures autour de la valeur moyenne (cyclage thermique) diminuent lorsque nous changeons de technologies de composants (voir Tableau 6).

Tableau 6 - Synthèse des mesures de températures moyennes et maximales sur parcours :

Températures		IGBT-Si MITSUBISHI 1700V 800A (CM800DZ-34H-205)	Hybride IGBT-Si / Diode-SiC MITSUBISHI 1700V 1200A (CMH1200DC-34S)	3 packs MOSFET- SiC 1700V 250A (E3XL)
Valeur Moyenne sur parcours	$\langle T_{j\text{transistor}} \rangle$ (°C)	63,7	51,3	47,7
	$\langle T_{j\text{diode}} \rangle$ (°C)	63,0	51,1	47,8
	$\langle T_{\text{case}} \rangle$ (°C)	61,7	50,4	46,7
Valeur Maximale sur parcours	$T_{j\text{transistor max}}$ (°C)	85,8	63,2	59,6
	$T_{j\text{diode max}}$ (°C)	82,9	62,2	59,7
	$T_{\text{case max}}$ (°C)	75,4	58,1	50,6




Figure 8 - Relevés des températures de jonction de la partie transistor en fonction du temps de parcours. Comparaison des IGBT-Si actuels (CM800DZ-34H-205) avec les MOSFET-SiC (3 packs E3XL 1700V 250A) et avec le pack hybride (CMH1200DC-34S).





Figure 9 - Relevés des températures de jonction de la partie diode en fonction du temps de parcours. Comparaison des IGBT-Si actuels (CM800DZ-34H-205) avec les MOSFET-SiC (3 packs E3XL 1700V 250A) et avec le pack hybride (CMH1200DC-34S).



Ces améliorations vont impacter directement la durée de vie des composants. Pour cela, nous avons estimé la durée de vie du module de puissance avec les brasures (à partir de T_{case}), les bondings des transistors (à partir de $T_{j_transistor}$) et les bondings des diodes (à partir de T_{j_diode}). Nous avons utilisé la méthode par comptage de cycles Rainflow [6] [7] en considérant les mêmes caractéristiques entre les 3 technologies de composants. Nous faisons ainsi une erreur sur la prise en compte des plus fortes densités de courant des composants SiC mais ces modules comportent bien les mêmes alliages de brasures et les mêmes technologies de bondings en Aluminium. La Figure 11 présente le nombre de cycles pour un parcours aller-retour (image de la durée de vie) en fonction de la gamme de température, pour le transistor et ses bondings, pour la diode et ses bondings, pour la brasure de la semelle. Il est important de noter que ce nombre de cycles a été obtenu pour un parcours (aller-retour) et servira de base pour effectuer des calculs de durée de vie, en tenant compte du nombre de parcours effectué par jour du nombre, du nombre de jour considéré par année et du nombre d'année d'exploitation du Tramway. Sur ces relevés, nous constatons que, lorsque nous changeons de technologies de composants, nous avons moins de variations importantes de températures (et plus de variations de températures de faible amplitude) (« barres » qui se regroupent vers la gauche), donc la durée de vie est augmentée.




Figure 11 - Nombre de cycles pour un parcours aller-retour (image de la durée de vie) en fonction de la gamme de température, pour le transistor et ses bondings (a), pour la diode et ses bondings (b), pour la brasure de la semelle (c) et ceux pour les 3 technologies de composants.

La Figure 12 présente les relevés de l'énergie perdue dans l'onduleur en fonction du temps de parcours. Nous constatons que sur un parcours complet, le passage de l'IGBT-Si actuellement utilisé sur les Tramways au MOSFET-SiC, nous permet de réduire de 58% l'énergie perdue dans l'onduleur. La Figure 13 présente le rendement de l'onduleur en fonction de la vitesse de déplacement du Tramway. L'ensemble de ces relevés illustre bien l'apport d'un changement de technologie de composants sur l'onduleur, d'une part sur la thermique et la durée de vie du module et d'autre part sur le rendement. En revanche, si nous nous intéressons à l'énergie consommée sur la caténaire, nous constatons que l'amélioration du rendement de l'onduleur n'a que peu d'impact à l'échelle de la chaîne de traction complète (voir Figure 14).




Figure 12 - Relevés de l'énergie perdue dans l'onduleur en fonction du temps de parcours. Comparaison des IGBT-Si actuels (CM800DZ-34H-205) avec les MOSFET-SiC (3 packs E3XL 1700V 250A) et avec le pack hybride (CMH1200DC-34S).




Figure 13 - Relevés des rendements de l'onduleur en fonction de la vitesse du Tramway. Comparaison des IGBT-Si actuels (CM800DZ-34H-205) avec les MOSFET-SiC (3 packs E3XL 1700V 250A) et avec le pack hybride (CMH1200DC-34S).




Figure 14 - Relevés des énergies consommées sur la caténaire (a) et relevés du ratio énergie caténaire sur énergie onduleur (b) en fonction du temps de parcours. Comparaison des IGBT-Si actuels (CM800DZ-34H-205) avec les MOSFET-SiC (3 packs E3XL 1700V 250A) et avec le pack hybride (CMH1200DC-34S).

Ces premières simulations illustrent plusieurs points importants pour la mise en œuvre de nouveaux composants. Tout d'abord, nous pouvons dire qu'un simple remplacement des packs par une technologie hybride (IGBT-Si/diode-SiC) s'avère très intéressant à court terme, puisque les modifications ne sont pas importantes et les packs s'installent en lieu et place des IGBT-Si classique. De plus, nous savons que ce sont souvent les limites de la diode Si qui contraignent le système. En revanche, bien que des gains soient mis en évidence, un simple remplacement des packs par une technologie « tout SiC » ne suffit pas pour répondre aux besoins. En effet, le coût des composants « tout SiC » encore trop élevé doit nous conduire à adopter une conception systémique en effectuant par exemple un choix de nouvelles technologies pour le refroidissement ou le moteur de traction qui permettraient de réduire certains coûts tout en augmentant le rendement de chaîne de traction.

IV. Les besoins à l'échelle du système de traction ferroviaire et les réponses apportées par l'utilisation MOSFET-SiC

IV.1 Les besoins et/ou contraintes à l'échelle du système de traction ferroviaire

Nous allons lister les principales contraintes et besoins spécifiques aux chaînes de traction ferroviaire. Et cela, dans le but de bien comprendre quels sont les enjeux et défis permanents auxquels un constructeur ferroviaire est confronté.

Voici une liste de quelques exemples de besoins et/ou contraintes liés aux chaînes de traction ferroviaire :

- Réduction des volumes et des masses des éléments constituant la chaîne de traction.
- Contrainte de masse à l'essieu.
- Contrainte de chocs et vibrations.
- Contrainte d'adhérence roue-rail.
- Alimentation sous des réseaux de tensions différentes.
- Amélioration du rendement de la chaîne de traction.
- Contraintes de compatibilités électromagnétiques (par exemple, la signalisation).
- Maintenance.
- Fiabilité et durée de vie.

Parmi ces contraintes, nous pouvons aisément comprendre que la place et la masse utilisées par les équipements de traction ne le sont pas par des passagers, ce qui représente une contrainte forte pour les exploitants ferroviaires et justifie l'effort fourni par les constructeurs ferroviaires pour diminuer les masses et les volumes de leurs chaînes de traction. Ainsi sur les Tramways nous avons vu que les coffres de traction sont situés en toiture et nous pouvons donc comprendre que l'espace y est réduit et que la structure ne peut pas accepter des coffres trop lourd. La mise en place de planchers bas, qui permet l'accès aux personnes à mobilité réduite, limite la place sous caisse. Il faut alors des essieux de plus en plus compacts (taille de moteur réduite, position des moteurs sur l'essieu, compacité des réducteurs ...). D'autre part, nous avons aussi une contrainte forte sur la masse à l'essieu dont la limite dépend des caractéristiques de l'infrastructure de transport (17 tonnes par essieu est une limite communément utilisée).

Par ailleurs, l'augmentation du rendement des chaînes de traction est un besoin de plus en plus d'actualité puisque les exploitants ferroviaires demandent des systèmes de comptage de l'énergie et que le coût du kilowattheure ne cesse d'augmenter. Cela va indirectement dans le sens de la diminution des émissions de CO₂ en améliorant l'efficacité énergétique du matériel roulant.

Un autre besoin est la diminution du bruit (des nuisances sonores) des chaînes de traction. Pour ce qui concerne les coffres de traction, nous avons principalement des bruits de ventilation ou de vibration par magnétostriction des composants magnétiques [8].

IV.2 Les réponses apportées par l'utilisation de modules de puissance MOSFET-SiC

Le SiC va permettre de repousser les limites des convertisseurs dans trois directions : tenue en tension élevée, haute température de fonctionnement et rapidité de commutation (voir Chapitre 2). Comme nous avons pu le voir en détail dans ce document de thèse, les premiers modules de puissance en MOSFET-SiC permettent essentiellement de bénéficier de meilleures vitesses de commutation et ainsi de réduire les pertes dynamiques.

En ce qui concerne la haute température, les modules MOSFET-SiC actuels permettent en général d'aller jusqu'à une température de jonction de 150°C [9].

Du point de vue de la tenue en tension, nous avons vu en détail dans le chapitre 2 que les études semblent très prometteuses sur le sujet. Pour les applications ferroviaires, la forte tenue en tension des composants permet d'envisager à moyen terme des architectures nouvelles avec des composants de puissance directement placés sur la caténaire (25kV-50Hz ou 15kV-16Hz^{2/3}) grâce à des mises en série de blocs élémentaires [10] [11] [12].

Toutefois, nous savons que les premiers modules de puissance MOSFET-SiC commercialisés se limitent actuellement à des tenues en tension de 1200V, voire 1700V. Le gain principal amené par l'utilisation de ces modules de puissance MOSFET-SiC se situe donc au niveau de leur capacité à commuter rapidement.

Une première possibilité est de profiter de la diminution des pertes du convertisseur pour minimiser la taille du système de refroidissement voire même à changer sa technologie. Sur l'onduleur de traction du Tramways, nous avons vu que le système de refroidissement est composé d'un panneau à air à convection forcée. Or l'utilisation de ventilateurs pose des problèmes de bruits, de vibrations, de fiabilité et de maintenance puisqu'il s'agit d'un système mécanique. La possibilité de passer en convection naturelle amènera donc d'importants gains au niveau du système.

En conservant le même système de refroidissement, nous pouvons aussi envisager d'augmenter la puissance du convertisseur ou sa fréquence de découpage.

Sur les applications ferroviaires utilisant des hacheurs abaisseurs, comme c'est le cas de certains tram-trains (passage de caténaire à $1500V_{DC}$ à un bus DC à $750V_{DC}$), l'augmentation de la fréquence de découpage devrait permettre de réduire la taille des éléments de filtrage en sortie du hacheur abaisseur. Dans le cas d'une alimentation directe en 750 V, la valeur de l'inductance du filtre d'entrée de l'onduleur est fixée par un gabarit fréquentiel d'impédance normalisé. L'augmentation de la fréquence de découpage de l'onduleur ne permet donc pas de réduire la taille des inductances d'entrées. Malgré cela, l'augmentation de la fréquence de découpage devrait permettre de diminuer les courants harmoniques et donc de respecter beaucoup plus facilement les gabarits harmoniques des courants fixés par la norme EN 50121 (voir Chapitre 1).

D'autre part, l'augmentation de la fréquence de découpage de l'onduleur va sans doute permettre de simplifier les stratégies de commande. En effet, pour la plupart des applications en traction, nous allons avoir une MLI asynchrone pour les faibles vitesses du moteur, ensuite une MLI synchrone à angles calculées et enfin un fonctionnement en pleine onde pour les vitesses élevées [13]. Cela s'explique par le fait que la fréquence de découpage reste faible et relativement proche de la fréquence modulante, ce qui oblige à adopter ces différents types de commandes en fonction de la vitesse. Sur le Tramways, ce problème apparaît moins puisque nous arrivons à adopter une commande uniquement du type MLI asynchrone, avec une fréquence de découpage de 700Hz pour une fréquence modulante allant jusqu'à 70Hz et une fréquence de découpage de 1250Hz pour une fréquence modulante allant jusqu'à 230Hz. Malgré tout, si nous pouvons augmenter la fréquence de découpage, il sera sans doute intéressant de garder une MLI asynchrone avec une unique valeur de fréquence de découpage sur toute la plage de vitesse du moteur. Ce nouveau choix de stratégie de commande, associé à l'augmentation de la fréquence de découpage, devrait permettre d'avoir un impact au niveau des pertes du moteur par réduction des courants harmoniques. Cette diminution des pertes peut conduire à une simplification de son système de refroidissement et contribuer à réduire le bruit acoustique. La possibilité d'augmenter la fréquence de découpage permet aussi d'envisager des fréquences statoriques plus importantes afin d'augmenter le nombre de paires de pôles ou d'augmenter la vitesse de rotation du moteur. Ce dernier point présente un intérêt majeur car à puissance égale le couple va donc diminuer ce qui permettra ainsi de réduire le volume et de la masse du moteur. Toutefois, il faudra effectuer un bilan de l'ensemble du système car si la vitesse du moteur augmente, il faudra changer la technologie du moteur et celle du réducteur de vitesse entre le moteur et l'essieu.

V. Préconisations de mise en œuvre des MOSFET-SiC dans les convertisseurs ferroviaires

La mise en œuvre de MOSFET-SiC ne se fera pas sans revoir la conception des convertisseurs ferroviaires.

V.1 Architecture générale du « cœur puissance » à base de MOSFET-SiC

Pour concevoir un convertisseur, il faut considérer que le module de puissance MOSFET-SiC, l'allumeur, les condensateurs et les bus-barres constituant une cellule de commutation sont indissociables.

Afin de bénéficier d'une vitesse élevée lors du blocage du composant, nous devons minimiser l'inductance de la boucle de puissance afin de limiter la surtension et les oscillations qui s'en suivent. Pour cela, **chacun des éléments constituant la cellule de commutation doit être optimisé** [14]. Il

faut privilégier des structures de bus-barres sans rupture pour aller des condensateurs jusqu'au module de puissance.

Pour **améliorer le condensateur de filtrage**, les technologies avec des connexions internes de type bus-barres entre les condensateurs élémentaires sont séduisantes. De plus, pour minimiser l'inductance des interfaces, il faut porter une attention toute particulière aux connectiques de sortie des condensateurs, par exemple en privilégiant un grand nombre de points de sorties et/ou en privilégiant des connexions aux interfaces par bus-barres et/ou par lamelles multi-contacts. D'autre part, ces condensateurs ayant une plus faible inductance interne, le pic de courant lors d'un court-circuit risque d'être plus important. Ainsi, il ne faudra pas que cette contrainte oblige les constructeurs à dégrader les inductances internes afin de tenir les courts-circuits.

Pour **minimiser l'inductance des bus-barres de puissance**, il faut minimiser les inductances propres et augmenter les inductances mutuelles en travaillant préalablement la géométrie par des co-simulations électriques et électromagnétiques (voir Chapitre 3). Il faut peut-être alors envisager des solutions de bus-barres multicouches afin d'augmenter les inductances mutuelles [15]. Des travaux sont aussi à mener sur les solutions d'interface des bus-barres de type multi-contacts « embrochages ».

Pour ce qui concerne **les boîtiers des composants**, la configuration « half bridge » est à privilégier, c'est-à-dire, une cellule de commutation complète. De plus, il faut préférer des boîtiers ayant des connectiques de puissance Plus et Moins très proche, avec le maximum de surface en regard, ceci afin de maximiser les inductances mutuelles (voir brevet présenté au Chapitre 3) et faciliter les liaisons avec le bus-barre. Il faut aussi privilégier une sortie Phase à l'opposé des sorties Plus et Moins afin que la barre de Phase ne nous oblige pas à dégrader la liaison avec le bus-barre de puissance. En interne du boîtier, il faut que les constructeurs de composants fassent des efforts particuliers pour minimiser les inductances parasites. D'autre part, pour augmenter les calibres en courant, les modules de puissance vont comporter un grand nombre de puces en parallèle et il faut donc veiller à la répartition équitable du courant entre ces puces en parallèle ce qui peut être contradictoire avec la réduction de l'inductance de la boucle de puissance du module. La géométrie du module doit donc assurer le bon compromis entre l'équilibrage du courant entre les puces et la diminution des inductances parasites. Pour cela, les nouvelles technologies d'interconnexions de type « Bump » peuvent constituer une solution intéressante. Sur ce type de technologie et sur la réalisation de boîtier faible inductance interne, des travaux ont été menés par ALSTOM au travers de l'association PRIMES (Plate-forme d'innovation mécatronique de puissance et management de l'énergie) [16] (revoir aussi le pack qui est présenté dans la partie IV.4 du Chapitre 3).

Les **cellules de commutation élémentaires doivent être, le plus possible, découplées les unes des autres pour réduire voire supprimer les inductances communes**. La topologie de puissance doit tendre vers un découplage particulier et optimisé pour chaque bras. En effet, une même inductance n'a pas les mêmes impacts sur la variation de tension, en l'occurrence sur la surtension au blocage du composant, si elle est parcourue par une variation de courant di/dt ou une variation de courant $N*di/dt$ (avec N le nombre de cellule de commutation en parallèle). Il est sans doute intéressant de disposer plusieurs packs en parallèle ayant chacun leur propre découplage. Cependant, il est difficile de connecter les cellules de commutations entre elles en évitant les échanges de courant, il faut donc veiller à ce que les interactions (oscillations) entre les différents condensateurs reliés par les bus-barres ne posent pas de problèmes d'échauffement et ne nous obligent pas à sur-dimensionner les condensateurs. D'autre part, il faut aussi faire attention à l'équilibrage en courant des éléments mis en parallèle.

Si nous poussons le raisonnement jusqu'au bout, il ne faut **plus considérer de manière indépendante les différents éléments de la cellule de commutation**, les condensateurs, les bus-barres et les modules [17] [18]. En effet, il va falloir travailler avec tous les constructeurs de ces éléments pour construire un ensemble ayant une faible inductance de puissance.

Ensuite, comme nous l'avons vu dans le chapitre 3, nous devons **privilégier des boîtiers ayant une faible valeur d'inductance commune puissance-commande**, c'est-à-dire, des boîtiers où la sortie source de commande est bien séparée de la sortie source de puissance. Par ailleurs, l'inductance de la boucle de commande ne pose de réels problèmes que lorsque la valeur de la résistance de grille est très faible. En revanche, la mise en parallèle des packs nous oblige à veiller à ce que les valeurs des inductances de boucle de commande soient le plus équilibrées possibles. Pour ce

faire, les outils de simulations présentés au chapitre 3 prennent tout leur intérêt dans la phase de conception du convertisseur.

V.2 Circuit d'allumage

Pour les allumeurs, il faut des niveaux de tension différents de ceux classiquement utilisés aujourd'hui avec l'IGBT-Si (+15V/-15V ou +15V/-12V). Pour les MOSFET-SiC actuels, il s'agit d'une commande effectuée en +20V/-5V. De plus, comme nous l'avons dit précédemment, il faut équilibrer les inductances de commande entre les différentes cellules de commutation élémentaires mises en parallèle afin d'avoir une commutation synchrone. Pour cela, différentes façons de réaliser l'étage de sortie de l'allumeur doivent être étudiées afin de choisir la solution la plus optimale. Par exemple, dans notre montage « méthode d'opposition », nous avons disposé d'un seul étage « push-pull » de sortie pour 3 modules de puissance en parallèle alors que sur le montage présenté à la Figure 3, nous avons privilégié la mise en œuvre d'un « push-pull » par module de puissance avec une liaison particulière permettant d'équilibrer au mieux la commande des différentes cellules de commutation en parallèle.

D'autre part, comme ces cartes allumeurs sont situées au plus proche des modules, il faut réévaluer à la hausse les immunités requises aux variations de champ E et H. Cela peut conduire à un « blindage » de la carte ou de certains de ses composants et à des placements particuliers pour le routage. Il faut aussi minimiser les effets des couplages capacitifs des organes d'isolations. Cela pourra conduire à augmenter les fréquences des alimentations dans le but de réduire les couplages au niveau des transformateurs, ou rajouter des filtres de mode commun. Une solution pour diminuer les problèmes de mode commun est de disposer d'un allumeur utilisant une solution avec une alimentation directe sur la haute tension.

Si nous souhaitons augmenter les fréquences de découpage et fonctionner avec des temps morts réduits, il faut s'assurer que les retards des allumeurs restent faibles (notamment les optocoupleurs). De même, le temps de détection du court-circuit, qui est aujourd'hui avec les IGBT-Si de 10 μ s, doit certainement être réduit (voir essais présentés au chapitre 4).

Par ailleurs, il faut noter que les systèmes existants pour protéger le composant agissent localement (au niveau de l'allumeur) en effectuant une comparaison du signal de commande et de l'état de l'interrupteur (ouvert ou fermé). Cette action proche du composant est assez rapide et devrait bien fonctionner lorsque la fréquence de découpage va augmenter. Ensuite, il existe deux types de façons pour remonter l'information de défaut de l'allumeur à l'électronique de commande. Une première nommée « retour d'état » consiste à remonter directement l'état de l'interrupteur sur l'électronique de commande qui va refaire une comparaison en interne avec le signal de commande. Cette action demande un temps de cycle supplémentaire et risque de poser des problèmes lorsque la fréquence de découpage va augmenter. De plus, nous avons en général un « retour d'état » par interrupteur ce qui permet pour les onduleurs triphasés de forte puissance (en traction), de réaliser la fonction de « symétrisation » qui consiste à fermer les trois interrupteurs supérieurs (respectivement inférieurs) lorsqu'un court-circuit est détecté sur un des interrupteurs supérieurs (respectivement inférieurs). Cette technique permet ainsi de limiter le couple de court-circuit du moteur (à-coup de couple ou/et contraintes mécaniques). La deuxième façon permettant de remonter l'information de défaut de l'allumeur à l'électronique de commande se nomme « retour défaut ». Cette fois, c'est l'allumeur qui effectue directement en local la comparaison du signal de commande et du retour d'état de l'interrupteur (ouvert ou fermé) et qui peut aussi effectuer la prise en compte d'autres types de défaut comme la détection de la chute de la tension d'alimentation de l'allumeur. Il renvoie à l'électronique de commande une information globale de défaut. En général, le « retour défaut » est unique par bras de commutation ce qui ne permet pas de réaliser la fonction de « symétrisation ». Pour conclure, afin de fonctionner à des fréquences de découpages élevées, il faut donc privilégier la technique par « retour défaut », mais il faudra sans doute avoir un « retour défaut » par interrupteur afin de conserver la fonction de « symétrisation ».

D'autre part, nous avons vu au Chapitre 4 que les MOSFET-SiC ont une tenue en court-circuit plus faible que celle des IGBT-Si. Il faut peut-être envisager des aménagements particuliers au niveau de l'allumeur, notamment, pour diminuer la tension de commande de conduction lors d'un court-

circuit (par exemple, en passant de +20V à +15V) et ainsi permettre aux composants de les supporter pendant des durées plus importantes.

V.3 Les câblages entre la commande et l'allumeur

Les câblages entre la commande et l'allumeur doivent permettre d'atteindre les fréquences de découpages visées. Pour cela, il faut déterminer sur les longueurs maximales admissibles, le type de câble et son blindage éventuel. Il faut étudier la mise en forme des signaux (niveaux et forme d'onde) et sans doute privilégier une transmission différentielle comme c'est le cas sur certains allumeurs actuels, cela évite la transmission de commandes erronées et donc le court-circuit de bras. Bien entendu, la solution par utilisation de fibres optiques permet de bénéficier d'une bonne immunité, tout en ayant une bonne rapidité de transmission du signal (vitesse de la lumière). Toutefois, il faut quand même évaluer l'effet du rajout d'émetteurs optiques dans la commande et les contraintes liées à l'installation de la fibre optique dans le coffre de traction.

V.4 L'augmentation des températures

Pour ce qui concerne l'augmentation de la température de jonction des composants SiC, bien que les modules MOSFET-SiC actuels soient encore limités à 150°C, il est important de tenir compte de l'environnement du composant afin de profiter de cette possibilité. Au-delà des travaux à effectuer sur la technologie des boîtiers, il faut que les allumeurs supportent des températures plus élevées, d'autant plus que nous devons les placer au plus proche des packs. Il faut aussi que les condensateurs de découplage, les bus-barres et leurs isolants tiennent des températures plus importantes.

V.5 La compatibilité électromagnétique

De manière globale, les composants SiC nécessitent des montages de plus en plus intégrés ce qui va modifier fortement les contraintes électriques, thermiques et électromagnétiques. Sur le plan de la Compatibilité Electromagnétique (CEM) de nouveaux problèmes vont apparaître [19] [20]. L'ensemble des contraintes industrielles, que nous avons citées, nous amènent à envisager des convertisseurs sur lesquels les fréquences de découpages et les vitesses de commutation vont augmenter (dV/dt et dI/dt élevés et plus fréquents). Cela se traduit par une augmentation importante des harmoniques à hautes fréquences (HF) qui deviennent des sources de perturbations qui vont exciter des éléments parasites jusqu'alors insignifiants comme les inductances des conducteurs ou les capacités entre conducteurs voisins. Tout d'abord, il faut essayer de limiter les émissions conduites, en commençant par les courants de mode différentiel qui effectuent une boucle dans les conducteurs de puissance entre la source et la charge. Ensuite, il faut essayer de limiter les courants de mode commun, c'est-à-dire, les courants qui circulent dans les fils de terre par couplage capacitif. Pour cela, il faut sans doute renforcer les filtres CEM afin de modifier avantageusement les chemins de propagation des perturbations.

Par ailleurs, des mesures devront être effectuées sur des montages avec les IGBT-Si puis avec les MOSFET-SiC et cela pour différentes valeurs de la fréquence de découpage afin de bien analyser l'impact de ces nouveaux composants sur les équipements environnants. Les isolants des moteurs, des transformateurs et des câbles devront être capables de résister à des dV/dt élevés et plus fréquents si la fréquence de découpage augmente. Pour les isolants moteurs par exemple, la norme IEC TS 60034-18-42 a été établie à partir de travaux sur les convertisseurs IGBT actuels ($dV/dt < 15\text{kV}/\mu\text{s}$). Il faudra donc effectuer des études de vieillissement des isolants avec dV/dt élevés. D'autre part, les roulements des moteurs peuvent eux aussi se dégrader de manière prématurée sous l'effet principal des courants de mode commun, il faudra ainsi en étudier l'usure afin de maîtriser la fiabilité de cette pièce mécanique. Pour plus de détails sur ce sujet voir : [21] [22] [23].

Aux perturbations en courants HF, il faut aussi tenir compte des perturbations en tension qui apparaissent notamment lorsque la distance est importante (câbles longs) entre le convertisseur et la charge, le moteur par exemple (norme EN 50011).

En plus des émissions conduites, nous allons aussi augmenter les émissions rayonnées qui sont des perturbations des champs électriques et magnétiques générés par les éléments du système (les normes CEM ciblent la bande de fréquences entre 30MHz et 1GHz).

VI. Références du chapitre 6

- [1] Ogawa Kazutoshi, Ishikawa Katsumi, Kameshiro Norihumi, Onose Hidekatsu, and Nagasu Masahiro, "Traction Inverter that Applies SiC Hybrid Module," *PCIM2011 Europe, Nuremberg, Germany*, no. paper 96, pp. 579-584, 17-19 May 2011.
- [2] Katsumi Ishikawa, Kazutoshi Ogawa, Norihumi Kameshiro, Hidekatsu Onose, and Masahiro Nagasu, "Inverter Loss Reduction Using 3kV SiC-JBS Diode and High-Speed Drive Circuit," *Materials Science Forum*, vol. 645-648, pp. 1127-1130, 2010.
- [3] Mitsubishi Electric. (Consulté en 2011) Site de la société Mitsubishi Electric (dans les "News"). [Online]. http://www.mitsubishielectric.com/news/2011/1003_zoom_01.html
- [4] (Consulté en 2011) Site internet Drives&Controls (Janvier 2010 : "Silicon carbide IGBT module is `world's largest`"). [Online]. <http://www.drives.co.uk/fullstory.asp?id=2796>
- [5] T. Kobayashi, Y. Nakashima, K. Kaneko, Y. Yamashita, and A. Murahashi, "Energy Saving Operation for Railway Inverter System with SiC Power Module," *PCIM2012 Europe, Nuremberg, Germany*, no. 70, pp. 547-553, 8-10 May 2012.
- [6] "Fatigue sous sollicitations d'amplitude variable. Méthode Rainflow de comptage," AFNOR, Norme française A 03-406, 1-32, 1993.
- [7] R.J. Anthes, "Modified rainflow counting keeping the load sequence," *International Journal of Fatigue*, vol. 19, no. 7, pp. 529-535, October 1997.
- [8] F. Devaux, S. Ryder, and M. Rösner, "Bruit généré par les transformateurs et bobines d'inductances : différents types et différentes solutions," *MatPost2003, 2nd European Conference on HV & MV Substation Equipment, Lyon, France*, 20-21 Novembre 2003.
- [9] C. Raynaud, D. Tournier, H. Morel, and D. Planson, "Comparison of high voltage and high temperature performances of wide bandgap semiconductors for vertical power devices," *Diamond & Related Materials*, vol. 19, pp. 1-6, 1-6 January 2010.
- [10] J. Casarin, P. Ladoux, B. Chauchat, D. Dedecius, and E. Laught, "Evaluation of high voltage SiC diodes in a medium frequency AC/DC converter for railway traction," *International Symposium on Power Electronics Electrical Drives Automation and Motion (SPEEDAM), Sorrento, Italy*, pp. 1182-1186, June 2012.
- [11] J. Casarin, P. Ladoux, J. Martin, and B. Chauchat, "AC/DC converter with medium frequency link for railway traction application. Evaluation of semiconductor losses and operating limits," *International Symposium on Power Electronics Electrical Drives Automation and Motion (SPEEDAM), Pisa, Italy*, pp. 1706-1711, June 2010.
- [12] J. Martin, P. Ladoux, B. Chauchat, J. Casarin, and S. Nicolau, "Medium frequency transformer for railway traction : Soft switching converter with high voltage semi-conductors," *International Symposium on Power Electronics Electrical Drives Automation and Motion (SPEEDAM), Ischia, Italy*, pp. 1180-1185, June 2008.
- [13] Stephan Laurentiu Capitaneanu, "Optimisation de la fonction MLI d'un onduleur de tension deux-niveaux," Institut National Polytechnique de Toulouse, Toulouse, Thèse de doctorat N° d'ordre : 1925, 2002.
- [14] Eckart Hoene, "ECPE Workshop : "Parasitic effects in Power Electronics"," Berin, Germany, ECPE Workshop 23-24 February 2011.
- [15] Zohra Lounis, "Apports des techniques de câblages laminaires dans un onduleur à IGBT de moyenne puissance," Institut National Polytechnique de Lorraine, Thèse de doctorat 19 Décembre 2000.
- [16] (consulté en 2013) site association PRIMES. [Online]. <http://www.primes-innovation.com>

- [17] Sawyer Edward, "Low Inductance – Low Temp Rise DC Bus Capacitor Properties Enabling the Optimization of High Power Inverters," *PCIM2010 Europe, Nuremberg, Germany*, pp. 75-80, 4-6 May 2010.
- [18] M.A. Brubaker, H. C. Kirbie, and T. A. Hosking, "Integrated DC Link Capacitor/Bus Structures to Minimize External ESL Contribution to Voltage Overshoot," *ITEC 2012, IEEE Transportation Electrification Conference, Hyatt Regency Dearborn Dearborn, MI, USA*, pp. 1-6, June 2012.
- [19] Emmanuel Batista, "Nouvelles Structures Electroniques pour le Transport Electrique. Impacts des nouvelles contraintes d'intégration sur les interférences électromagnétiques et moyens de prévision de la Compatibilité Electromagnétique," Université Paul Sabatier, Toulouse III, Thèse de doctorat 21 Septembre 2009.
- [20] G. Champiot, *Maitrise de la CEM : Technologie, règlementation, normes*, Dunod, Ed., 2003.
- [21] G.L. Skibinski, R.J. Kerkman, and D. Schlegel, "EMI emissions of modern PWM AC drives," *IEEE Industry Applications Magazine*, vol. 5, no. 6, pp. 47-81, November-December 1999.
- [22] T.R. Mukundan, "Calculation of voltage surges on motors fed from PWM drives - A simplified approach," *IEEE Transactions on Energy Conversion*, vol. 19, no. 1, pp. 223-225, March 2004.
- [23] S. Ogasawara and H. Akagi, "Suppression of common-mode voltage in a PWM rectifier/inverter system," *Industry Applications Conference, Thirty-Sixth IAS Annual Meeting*, vol. 3, pp. 2015-2021, September-October 2001.

Conclusion

Dans la traction ferroviaire où la réduction des masses et des volumes est une nécessité, la diminution des pertes dans les convertisseurs statiques va conduire à minimiser la taille du système de refroidissement voire même à changer sa technologie et ce d'autant plus que les composants SiC vont permettre de repousser la limite de température de jonction maximale. D'un autre côté, il sera aussi possible d'augmenter la fréquence de découpage afin de diminuer la taille des composants passifs de filtrage. Néanmoins, de nombreux défis restent à relever pour pouvoir utiliser ces composants. Il faut notamment étudier les effets des oscillations lors des commutations sur la CEM, diminuer drastiquement les inductances de boucles (côté puissance et côté commande) et regarder les effets des forts dv/dt sur l'isolement des bobinages des moteurs de traction.

Un autre verrou à faire sauter pour l'utilisation de ces composants dans la traction ferroviaire est l'augmentation des calibres en courant des modules. Ainsi, il est nécessaire de concevoir une nouvelle technologie de modules qui permettra de connecter en parallèle un grand nombre de puces. L'étude de la distribution du signal de commande de l'allumeur aux différentes grilles des puces est donc aussi primordiale.

Une modélisation globale et une optimisation de la conception de la cellule de commutation est nécessaire, ceci en partant des condensateurs, du bus-barre, jusqu'à arriver aux semi-conducteurs. Ce n'est qu'à ce prix que les vitesses de commutation élevées et de fortes capacités en courant pourront être atteintes.

Ces travaux de thèse ont permis de démontrer la faisabilité d'un bras d'onduleur de fort calibre en courant/tension fonctionnant à haute fréquence. Nous avons notamment pu confirmer les gains en pertes et dégager un certain nombre de préconisations de mise en œuvre.

Par ailleurs, nous avons mis au point et validé un certain nombre d'outils (méthodes de calculs, de simulations, de mise en œuvre des bancs d'essai ...) qui pourront servir à la conception et à la validation des futurs convertisseurs de traction à base de composants SiC.

ANNEXES


Sommaire

Annexe I : Propriétés du Carbure de Silicium - Cristallographie	216
Annexe II : L'oxydation du SiC, une contrainte technologique dans le processus de fabrication des composants SiC tel que le MOSFET	217
Annexe III : Mise en équations des différentes phases des commutations d'un MOSFET-SiC de puissance sur charge inductive.....	218
III.1 Le blocage d'un MOSFET de puissance.....	218
III.1.1 Phase 1 : ($t_0 \leq t \leq t_1$) phase de « sur-seuil »	218
III.1.2 Phase 2 : ($t_1 \leq t \leq t_2$) phase de « zone active »	219
III.1.3 Phase 3 : ($t_2 \leq t \leq t_3$) phase de « zone active »	222
III.1.4 Phase 4 : ($t_3 \leq t \leq t_4$) phase de « sous-seuil »	223
III.2 L'amorçage d'un MOSFET de puissance	224
III.2.1 Phase 1 : ($t_0 \leq t \leq t_1$) phase de « sous-seuil »	224
III.2.2 Phase 2 : ($t_1 \leq t \leq t_2$) phase de « zone active »	225
III.2.3 Phase 3 : ($t_2 \leq t \leq t_3$) phase de « zone active »	226
III.2.4 Phase 4 : ($t_3 \leq t \leq t_4$) phase de « sur-seuil »	228
III.3 Impact de l'amélioration du circuit hacheur sur charge inductive sur les mises en équations des différentes phases de commutation.....	229
III.3.1 Ajout du modèle du MOSFET du haut bloqué.....	229
III.3.1.1 Blocage du MOSFET	229
III.3.1.2 Amorçage du MOSFET.....	230
III.3.2 Ajout du modèle de la Diode du Bas.....	232
III.3.2.1 Blocage du MOSFET	232
III.3.2.2 Amorçage du MOSFET.....	232
Annexe IV : Mise en équation de l'influence de l'inductance de boucle de puissance sur les commutations du MOSFET de puissance	232
IV.1 Lors du blocage du MOSFET de puissance.....	232
IV.2 Lors de l'amorçage du MOSFET de puissance.....	234
Annexe V : Définition théorique de l'inductance de boucle au niveau d'un bus-barre.....	235
Annexe VI : Les appareils de mesures nécessaires pour la caractérisation dynamique de modules de puissance MOSFET-SiC	236
VI.1 La mesure de courant	236
VI.1.1 Le transformateur de courant (TC, ou TI)	236
VI.1.2 Le capteur à effet Hall.....	238
VI.1.3 Le capteur à bobine de Rogowski	238
VI.1.4 Le Shunt de mesure	240
VI.1.5 Conclusion sur le choix du capteur de courant pour notre montage.....	240
VI.1.6 Critères clés permettant d'effectuer le choix d'un Shunt	241
VI.1.6.1 La bande passante de l'appareil.....	241
VI.1.6.2 Les contraintes thermiques sur le Shunt.....	241
VI.1.6.3 La chute de tension amenée par le Shunt.....	243
VI.2 La mesure de la tension.....	243
VI.2.1 Les sondes passives.....	243
VI.2.2 Les sondes actives	243
VI.2.3 Conclusion sur le choix de la sonde de tension pour notre montage.....	243
VI.3 Interaction entre la sonde de tension et l'entrée de l'oscilloscope.....	244
Annexe VII : Mise en place de la commande analogique du banc d'essai « méthode d'opposition » sur le logiciel de simulation PSIM® et premiers constats sur les limites du montage	245

VII.1	Mise en place du modulateur	245
VII.2	Mise en place de la boucle de régulation.....	245
VII.3	Premiers constats sur les limites du montage	248
VII.3.1	Limite de la plage de variations du déphasage	248
VII.3.2	Limite de fonctionnement due aux profondeurs de modulations maximales	249
VII.4	Notes sur le temps minimum de conduction, les temps morts, les butées des modulantes et les réglages liés à ces temps	249
Annexe VIII : Pré-dimensionnement de la partie électrique du banc d'essai « méthode d'opposition » par simulations du convertisseur sous le logiciel PSIM® et par mise en équations..		251
VIII.1	Pré-dimensionnement de l'alimentation du bus continu	251
VIII.2	Pré-dimensionnement du filtre d'entrée de l'alimentation (condensateurs et inductance de lissage)	251
VIII.2.1	Pré-dimensionnement des condensateurs	251
VIII.2.2	Pré-dimensionnement de l'inductance de lissage	255
VIII.3	Pré-dimensionnement de l'inductance d'opposition	257
VIII.4	Pré-dimensionnement du capteur de courant d'opposition	264
Annexe IX : Quelques éléments de la commande numérique sur (DSP + FPGA) pour le fonctionnement de type « méthode d'opposition » et les interfaces avec le montage		265
IX.1	Programmation de l'interface ControlDesk®	265
IX.2	Programmation du DSP sous Matlab/Simulink®	266
IX.3	Programmation du FPGA Altera sous Quartus II	266
IX.4	Récapitulatif des différentes entrées/sorties et liens du DSP, FPGA et carte émettrice par fibre optique	269
Annexe X : Estimation des pertes dans les semi-conducteurs de puissance en fonctionnement onduleur MLI par la Méthode Calculée.....		271
X.1	Approche par simulations de la structure en utilisant les modules de calculs de pertes du logiciel PSIM®.....	271
X.2	Approche analytique du calcul des pertes en fonctionnement onduleur de tension	272
X.2.1	La puissance nécessaire à la commande du semi-conducteur	272
X.2.2	Schéma de principe d'un bras d'onduleur et conventions de mesures	273
X.2.3	Les pertes en conduction	273
X.2.3.1	Approche pour un pack IGBT en Silicium.....	273
X.2.3.2	Approche pour un pack MOSFET en Carbone de Silicium.....	276
X.2.3.3	Impact de l'injection d'harmonique 3 sur les pertes en conduction	282
X.2.4	Les pertes par commutation	282
X.2.4.1	Approche pour un pack IGBT en Silicium.....	282
X.2.4.2	Approche pour un pack MOSFET en Carbone de Silicium.....	285
Annexe XI : Descriptifs en images de l'ensemble du banc d'essai mis en œuvre pour caractériser les semi-conducteurs		287
Références des Annexes		291


Annexe I : Propriétés du Carbure de Silicium - Cristallographie

Le Carbure de Silicium monocristallin se compose d'autant d'atomes de Silicium que d'atomes de Carbone. Mais il existe plusieurs structures cristallines suivant la disposition des atomes. La structure de base étant un arrangement tétragonal entre un atome de Carbone (ou de Silicium) au barycentre et quatre atomes de Silicium (ou de Carbone) [1] (voir Figure 1).



L'agencement des couches de Carbone et de Silicium sont appelées polytypes. Nous pouvons dénombrer environ 200 polytypes différents de Carbure de Silicium [2] [3]. La nomination de ces polytypes se fait par les symboles de Ramsdell (les plus utilisés), qui associent le nombre de couches dans la période du polytype au symbole correspondant au système cristallin ou réticulaire (H : hexagonal, C : cubique, R : rhomboédrique ...). Les polytypes de SiC les plus utilisés en électronique de puissance sont les polytypes hexagonaux (4H et 6H), cubique (3C) et rhomboédrique (15R). La longueur de chaque liaison atomique est quasiment similaire pour chacun des polytypes de SiC.

La Figure 2 présente un exemple de représentations des polytypes souvent utilisés dans la recherche sur le SiC, le 3C-SiC, le 4H-SiC et le 6H-SiC.



La structure SiC ne peut être orientée que suivant trois directions par rapport au réseau du cristal, ce qui permet de conserver la structure de liaison atomique tétraédrique [4]. Les couches atomiques suivant une direction particulière peuvent être notées de manière arbitraire A, B et C (comme sur la Figure 2). Si la séquence d'empilement est « ABCABC » alors la structure cristallographique est de nature cubique. Il s'agit du polytype 3C-SiC ou autrement nommée β -SiC. Sachant qu'il n'existe qu'un seul polytype de SiC avec un système cristallin cubique. Si la séquence d'empilement est « ABAB » alors la structure cristallographique est de nature hexagonale [5] [6]. Il s'agit du polytype 2H-SiC. A partir de ces deux polytypes de base (3C-SiC et 2H-SiC) tous les autres polytypes peuvent être obtenus. Ainsi le polytype 4H-SiC comporte le même nombre de liaisons cubiques et hexagonales (séquence d'empilement « ABCB ABCB ... »). Le polytype 6H-SiC comporte deux tiers de liaisons cubiques et un tiers de liaisons hexagonales (séquence d'empilement « ABCACBA ABCA ... »). Les structures à liaisons hexagonales et à liaisons rhomboédriques sont regroupées dans un ensemble souvent noté : α -SiC.

Annexe II : L'oxydation du SiC, une contrainte technologique dans le processus de fabrication des composants SiC tel que le MOSFET


Pour la filière Si, l'oxydation fine SiO_2 (dioxyde de silicium amorphe) est bien connue et maîtrisée. En effet, la présence du SiO_2 de haute qualité cultivé sur un substrat de Si a conduit au développement de la technologie Planar et permet la fabrication de jonctions diffusées ou d'implantation ionique de dimensions variables, avec une haute précision. Le SiC est le seul composé semi-conducteur à grand gap à avoir le même oxyde natif que le Si, à savoir le SiO_2 . Cet avantage majeur signifie que les structures réalisées avec le Si tel que le MOSFET de puissance, l'IGBT ou encore le thyristor GTO peuvent potentiellement être aussi fabriqué en SiC. De plus, une bonne connaissance de l'interface SiO_2/Si a été accumulée et a conduit à de grands progrès dans la filière Si et pourra être appliquée à la filière SiC.

L'oxydation du SiC a été étudiée par de nombreux chercheurs depuis longtemps [7] [8]. Comme pour la technologie Si, nous retrouvons la méthode d'oxydation thermique [9] [10] [11] [12] [13] et CVD [14] [15]. Comme pour le Si, les surfaces du SiC peuvent être oxydées thermiquement à environ 1000°C dans une atmosphère d'oxygène sec ou humide. La différence provient des temps qui sont beaucoup plus importants pour obtenir la même épaisseur dans des conditions d'oxydations similaires (flux d' O_2 et/ou H_2O à une température comprise entre 800°C et 1200°C) (voir Figure 3). De plus, une contrainte supplémentaire vient du fait que les vitesses d'oxydation sont différentes entre les faces de silicium et de carbone. C'est-à-dire que les taux d'oxydations dépendent de l'orientation des cristaux de SiC et conduisent donc à une oxydation anisotrope [16].

Dans le cadre du développement de composants MOS l'interface SiO_2/Si joue un rôle clé. Pendant des années des progrès visant à obtenir des MOS haute performance en SiC ont été limités par des problèmes au niveau de l'oxyde de grille, qui reflétaient le plus souvent une très faible mobilité dans le canal d'inversion du transistor MOS et d'une mauvaise fiabilité de l'oxyde. De nombreuses recherches ont été menées afin d'améliorer l'interface SiO_2/Si des composants SiC. Des progrès spectaculaires ont été rapportés avec des interfaces nitrurés $\text{SiO}_2\text{-SiC}$ [17] [18] [19] [20]. Ils amènent à une meilleure fiabilité et une augmentation de la mobilité (inversion-couche) en SiC-4H jusqu'à une valeur maximale d'environ $50\text{cm}^2/\text{Vs}$ [21].

Pour conclure, l'élaboration de composants à partir du matériau SiC ne cessent de progresser, notamment sur les techniques de croissance des cristaux de SiC et sur l'amélioration de la qualité des couches épitaxiées. Néanmoins, la structure MOSFET très prometteuse doit encore faire des progrès pour profiter pleinement des propriétés qu'offre ce matériau à grand gap. Il faut notamment augmenter les mobilités de canal dans ce transistor et cela passe par l'amélioration des propriétés électriques de l'interface $\text{SiO}_2\text{-SiC}$.

Pour plus de détails, se rapporter aux travaux de la thèse de Ekoue Adamah [22].



Annexe III : Mise en équations des différentes phases des commutations d'un MOSFET-SiC de puissance sur charge inductive

Les hypothèses (de simulations) qui ont permis d'effectuer la mise en équation des différentes phases de la commutation d'un MOSFET-SiC de puissance sur charge inductive sont présentées dans au Chapitre 2.

III.1 Le blocage d'un MOSFET de puissance

III.1.1 Phase 1 : ($t_0 \leq t \leq t_1$) phase de « sur-seuil »

De ($t_0 \leq t \leq t_1$) :

$$i_{MOS}(t_0 \leq t \leq t_1) \approx I_{charge}$$

$$V_{ds}(t_0 \leq t \leq t_1) = R_{dsON} \times i_{MOS}(t_0 \leq t \leq t_1) \approx R_{dsON} \times I_{charge}$$

$$V_{cmde}(t_0 \leq t \leq t_1) = R_{gOFF_bas} \times i_{RgOFF_bas}(t_0 \leq t \leq t_1) + v_{gs}(t_0 \leq t \leq t_1)$$

$$V_{cmde_OFF} = R_{gOFF_bas} \times C_{iss_OFF} \times \frac{dv_{gs}(t_0 \leq t \leq t_1)}{dt} + v_{gs}(t_0 \leq t \leq t_1)$$

$$v_{gs}(t_0 \leq t \leq t_1) = (V_{cmde_ON} - V_{cmde_OFF}) \times \left(e^{\frac{-(t-t_0)}{R_{gOFF_bas} \times C_{iss_OFF}}} \right) + V_{cmde_OFF}$$

$$\text{Avec : } \tau_{1_OFF} = R_{gOFF_bas} \times C_{iss_OFF}$$

$$i_{RgOFF_bas}(t_0 \leq t \leq t_1) = C_{iss_OFF} \times \frac{dv_{gs}(t_0 \leq t \leq t_1)}{dt} = - \frac{(V_{cmde_ON} - V_{cmde_OFF})}{R_{gOFF_bas}} \times \left(e^{\frac{-(t-t_0)}{\tau_{1_OFF}}} \right)$$

$$i_{RgOFF_bas}(t_0 \leq t \leq t_1) = i_{Cgs_OFF}(t_0 \leq t \leq t_1) + i_{Cgd_OFF}(t_0 \leq t \leq t_1)$$

$$i_{Cgs_OFF}(t_0 \leq t \leq t_1) = \frac{C_{gs_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times i_{RgOFF_bas}(t_0 \leq t \leq t_1)$$

$$i_{Cgd_OFF}(t_0 \leq t \leq t_1) = \frac{C_{gd_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times i_{RgOFF_bas}(t_0 \leq t \leq t_1)$$

$$i_{Cds_OFF}(t_0 \leq t \leq t_1) = 0A.$$

$$i_{pot}(t_0 \leq t \leq t_1) = gfs_2 \times (v_{gs}(t_0 \leq t \leq t_1) - v_{gsTH_2})$$

$$i_{pot}(t_0 \leq t \leq t_1) = gfs_2 \times \left((V_{cmde_ON} - V_{cmde_OFF}) \times \left(e^{\frac{-(t-t_0)}{\tau_{1_OFF}}} \right) + V_{cmde_OFF} - v_{gsTH_2} \right)$$

A $t = t_0$:

$$V_{cmde}(t_0^-) = V_{cmde_ON}$$

$$V_{cmde}(t_0^+) = V_{cmde_OFF}$$

$$v_{gs}(t_0) = V_{cmde_ON}$$

$$i_{RgOFF_bas}(t_0^-) = 0A.$$

$$i_{RgOFF_bas}(t_0^+) = \frac{(V_{cmde}(t_0^+) - v_{gs}(t_0))}{R_{gOFF_bas}} = \frac{(V_{cmde_OFF} - V_{cmde_ON})}{R_{gOFF_bas}}$$

$$i_{pot}(t_0) = gfs_2 \times (v_{gs}(t_0) - v_{gsTH_2}) = gfs_2 \times (V_{cmde_ON} - v_{gsTH_2})$$

$$i_{C_{gs_OFF}}(t_0^+) = \frac{C_{gs_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times i_{R_{gOFF_bas}}(t_0^+) = \frac{C_{gs_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times \frac{(V_{cmde_OFF} - V_{cmde_ON})}{R_{gOFF_bas}}$$

$$i_{C_{gd_OFF}}(t_0^+) = \frac{C_{gd_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times i_{R_{gOFF_bas}}(t_0^+) = \frac{C_{gd_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times \frac{(V_{cmde_OFF} - V_{cmde_ON})}{R_{gOFF_bas}}$$

A $t = t_1$:

$$V_{cmde}(t_1) = V_{cmde_OFF}$$

$$v_{gs}(t_1) = v_{gs_p}(t_1) = v_{gsTH_2} + \frac{I_{charge}}{gfs_2}$$

$$i_{R_{gOFF_bas}}(t_1) = \frac{(V_{cmde}(t_1) - v_{gs}(t_1))}{R_{gOFF_bas}} = \frac{(V_{cmde_OFF} - v_{gsTH_2} - \frac{I_{charge}}{gfs_2})}{R_{gOFF_bas}}$$

$$i_{pot}(t_1) = I_{charge}$$

$$i_{C_{gs_OFF}}(t_1) = \frac{C_{gs_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times i_{R_{gOFF_bas}}(t_1) = \frac{C_{gs_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times \frac{(V_{cmde_OFF} - v_{gsTH_2} - \frac{I_{charge}}{gfs_2})}{R_{gOFF_bas}}$$

$$i_{C_{gd_OFF}}(t_1) = \frac{C_{gd_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times i_{R_{gOFF_bas}}(t_1) = \frac{C_{gd_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times \frac{(V_{cmde_OFF} - v_{gsTH_2} - \frac{I_{charge}}{gfs_2})}{R_{gOFF_bas}}$$

III.1.2 Phase 2 : ($t_1 \leq t \leq t_2$) phase de « zone active »

De ($t_1 \leq t \leq t_2$) :

$$V_{cmde}(t_1 \leq t \leq t_2) = V_{cmde_OFF}$$

$$i_{MOS}(t_1 \leq t \leq t_2) \approx I_{charge}$$

$$I_{charge} = i_{C_{ds}}(t_1 \leq t \leq t_2) + i_{pot}(t_1 \leq t \leq t_2) - i_{R_{gOFF_bas}}(t_1 \leq t \leq t_2) + i_{C_{gs}}(t_1 \leq t \leq t_2)$$

$$i_{pot}(t_1 \leq t \leq t_2) = gfs_2 \times (v_{gs}(t_1 \leq t \leq t_2) - v_{gsTH_2})$$

$$i_{R_{gOFF_bas}}(t_1 \leq t \leq t_2) = \frac{(V_{cmde}(t_1 \leq t \leq t_2) - v_{gs}(t_1 \leq t \leq t_2))}{R_{gOFF_bas}} = \frac{(V_{cmde_OFF} - v_{gs}(t_1 \leq t \leq t_2))}{R_{gOFF_bas}}$$

$$i_{C_{gd}}(t_1 \leq t \leq t_2) = i_{R_{gOFF_bas}}(t_1 \leq t \leq t_2) - i_{C_{gs}}(t_1 \leq t \leq t_2)$$

$$v_{ds}(t_1 \leq t \leq t_2) = v_{gs}(t_1 \leq t \leq t_2) - v_{gd}(t_1 \leq t \leq t_2)$$

$$i_{C_{gd}}(t_1 \leq t \leq t_2) = C_{gd} \times \frac{dv_{gd}(t_1 \leq t \leq t_2)}{dt}$$

$$i_{C_{gs}}(t_1 \leq t \leq t_2) = C_{gs} \times \frac{dv_{gs}(t_1 \leq t \leq t_2)}{dt}$$

$$i_{C_{ds}}(t_1 \leq t \leq t_2) = C_{ds} \times \frac{dv_{ds}(t_1 \leq t \leq t_2)}{dt}$$

A partir de ces équations de base sur la phase 2, nous pouvons estimer l'évolution de différentes formes d'ondes. Commençons par l'évolution de la tension de commande $v_{gs}(t_1 \leq t \leq t_2)$. Equation différentielle régissant l'évolution de $v_{gs}(t_1 \leq t \leq t_2)$:

$$\frac{dv_{gs}(t_1 \leq t \leq t_2)}{dt} = a \times v_{gs}(t_1 \leq t \leq t_2) + b$$

Soit une solution pour l'évolution de $v_{gs}(t_1 \leq t \leq t_2)$:

$$v_{gs}(t_1 \leq t \leq t_2) = \lambda \times e^{axt} - \frac{b}{a}$$

La dérivée de la tension $v_{gs}(t_1 \leq t \leq t_2)$: $\frac{dv_{gs}(t_1 \leq t \leq t_2)}{dt} = a \times \lambda \times e^{axt}$

Avec :

$$a = -\frac{C_{ds} + (gfs_2 \times R_{gOFF_bas} + 1) \times C_{gd}}{(C_{gd} \times (C_{ds} + C_{gs}) + C_{gs} \times C_{ds}) \times R_{gOFF_bas}}$$

$$b = \frac{C_{gd} \times (V_{cmde_OFF} + (gfs_2 \times v_{gsTH_2} + I_{charge}) \times R_{gOFF_bas}) + C_{ds} \times V_{cmde_OFF}}{(C_{gd} \times (C_{ds} + C_{gs}) + C_{gs} \times C_{ds}) \times R_{gOFF_bas}}$$

$$\left(-\frac{b}{a}\right) = \frac{C_{gd} \times (V_{cmde_OFF} + (gfs_2 \times v_{gsTH_2} + I_{charge}) \times R_{gOFF_bas}) + C_{ds} \times V_{cmde_OFF}}{C_{ds} + (gfs_2 \times R_{gOFF_bas} + 1) \times C_{gd}}$$

Pour $t = t_1$: $v_{gs}(t_1) = v_{gs-p}(t_1) = v_{gsTH_2} + \frac{I_{charge}}{gfs_2}$

Nous avons donc : $\lambda = \frac{\left(v_{gs-p}(t_1) + \frac{b}{a}\right)}{e^{axt_1}}$

Ce qui donne : $v_{gs}(t_1 \leq t \leq t_2) = \left(v_{gs-p}(t_1) + \frac{b}{a}\right) \times e^{ax(t-t_1)} - \frac{b}{a}$

Une fois l'évolution de $v_{gs}(t_1 \leq t \leq t_2)$ connue, nous avons l'évolution du courant dans le canal avec : $i_{pot}(t_1 \leq t \leq t_2) = gfs_2 \times (v_{gs}(t_1 \leq t \leq t_2) - v_{gsTH_2})$. Mais aussi l'évolution du courant dans la résistance de grille : $i_{RgOFF_bas}(t_1 \leq t \leq t_2) = \frac{(V_{cmde_OFF} - v_{gs}(t_1 \leq t \leq t_2))}{R_{gOFF_bas}}$. Connaissant

l'équation de la dérivée de : $v_{gs}(t_1 \leq t \leq t_2)$, nous pouvons avoir le courant : $i_{Cgs}(t_1 \leq t \leq t_2)$, nous avons ainsi le courant : $i_{Cdg}(t_1 \leq t \leq t_2)$ et le courant : $i_{Cds}(t_1 \leq t \leq t_2)$. En continuant ce raisonnement, nous pouvons obtenir la dérivée de la tension $v_{ds}(t_1 \leq t \leq t_2)$.

Or, comme nous pouvons le voir, ces équations sont très complexe, et font appels à des variables qui évoluent. Il nous est donc difficile de suivre le raisonnement précédemment expliqué.

En revanche, nous pouvons suivant les valeurs de nos différents paramètres, estimer que la tension $v_{gs}(t_1 \leq t \leq t_2)$ n'évolue quasiment pas durant cette phase. Et ainsi nous allons pouvoir considérer que $v_{gs}(t_1 \leq t \leq t_2) = v_{gs-p}(t_1 \leq t \leq t_2)$.

Estimation de la dérivée de la tension $v_{ds}(t_1 \leq t \leq t_2)$:

En considérant que $v_{gs}(t_1 \leq t \leq t_2) = v_{gs-p}(t_1 \leq t \leq t_2)$ et $i_{pot}(t_1 \leq t \leq t_2) = I_{charge}$ nous obtenons [24] :

$$\frac{dv_{ds}(t_1 \leq t \leq t_2)}{dt} = \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}{\left(\frac{C_{gd}}{gfs_2} + R_{gOFF_bas} \times C_{gd} + \frac{C_{ds}}{gfs_2} \right)}$$

Cette relation étant valable pour un courant $i_{pot}(t_1 \leq t \leq t_2)$ supérieur au courant $i_{RgOFF_bas}(t_1 \leq t \leq t_2)$.

Si nous considérons que $R_{gOFF_bas} \times gfs_2$ est grand et que $R_{gOFF_bas} \times gfs_2 \times C_{gd} \gg C_{ds}$, nous pouvons simplifier l'équation précédente [25] :

$$\frac{dv_{ds}(t_1 \leq t \leq t_2)}{dt} = \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}{\left(R_{gOFF_bas} \times C_{gd} \right)}$$

Remarque : dans le cas où le courant $i_{pot}(t_1 \leq t \leq t_2)$ devient égal ou inférieur au courant $i_{RgOFF_bas}(t_1 \leq t \leq t_2)$, nous allons avoir tout le courant commuté qui passe dans le condensateur C_{ds} , ce qui modifie l'équation précédente :

$$\frac{dv_{ds}(t_1 \leq t \leq t_2)}{dt} = \frac{I_{charge}}{C_{ds}}$$

Nous pouvons estimer le courant de charge du condensateur C_{ds} à l'instant $t = t_2$ (en considérant que $v_{gs}(t_1 \leq t \leq t_2) = v_{gs_p}(t_1 \leq t \leq t_2)$) :

$$i_{Cds}(t_2) = C_{ds} \times \frac{dv_{ds}(t_1 \leq t \leq t_2)}{dt} = C_{ds} \times \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}{\left(\frac{C_{gd}}{gfs_2} + R_{gOFF_bas} \times C_{gd} + \frac{C_{ds}}{gfs_2} \right)}$$

Si nous estimons que $i_{RgOFF_bas}(t_1 \leq t \leq t_2)$ est constant, puisque nous considérons $v_{gs}(t_1 \leq t \leq t_2) = v_{gs_p}(t_1 \leq t \leq t_2)$, nous pouvons estimer le courant dans le canal $i_{pot}(t_2)$:

$$i_{pot}(t_2) = I_{charge} - i_{Cds}(t_2) + i_{RgOFF_bas}(t_2)$$

$$i_{pot}(t_2) = I_{charge} - C_{ds} \times \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}{\left(\frac{C_{gd}}{gfs_2} + R_{gOFF_bas} \times C_{gd} + \frac{C_{ds}}{gfs_2} \right)} + \frac{\left(V_{cmde_OFF} - v_{gsTH_2} - \frac{I_{charge}}{gfs_2} \right)}{R_{gOFF_bas}}$$

Cette variation du courant du canal entre le temps t_1 et le temps t_2 , nous permet d'estimer la tension de commande $v_{gs}(t_2)$ avec l'équation :

$$v_{gs}(t_2) = \frac{i_{pot}(t_2)}{gfs_2} + v_{gsTH_2} = v_{gs_p2}(t_2).$$

Cela nous montre que l'hypothèse de départ de $v_{gs}(t_1 \leq t \leq t_2) = v_{gs-p}(t_1 \leq t \leq t_2)$, n'est pas tout à fait juste. En effet, la tension $v_{gs}(t_1 \leq t \leq t_2)$ évolue durant cette phase en passant de $v_{gs-p}(t_1)$ à une tension inférieure. La source de courant $i_{pot}(t)$ modélisant le canal qui a pour valeur le courant de charge I_{charge} au temps t_1 continue donc à évoluer avec l'équation : $i_{pot}(t_1 \leq t \leq t_2) = (I_{charge} - i_{Cds}(t_1 \leq t \leq t_2) + i_{Cgd}(t_1 \leq t \leq t_2))$.

III.1.3 Phase 3 : ($t_2 \leq t \leq t_3$) phase de « zone active »

De ($t_2 \leq t \leq t_3$) :

$$V_{cmde}(t_2 \leq t \leq t_3) = V_{cmde_OFF}$$

$$V_{ds}(t_2 \leq t \leq t_3) = V_{bus}$$

$$i_{pot}(t_2 \leq t \leq t_3) = gfs_2 \times (v_{gs}(t_2 \leq t \leq t_3) - v_{gsTH_2}) \text{ ou}$$

$$i_{pot}(t_2 \leq t \leq t_3) = gfs_1 \times (v_{gs}(t_2 \leq t \leq t_3) - v_{gsTH_1})^2 \quad (\text{équation liée aux hypothèses faites pour modéliser l'ouverture du canal}).$$

$$V_{cmde}(t_2 \leq t \leq t_3) = R_{gOFF_bas} \times i_{RgOFF_bas}(t_2 \leq t \leq t_3) + v_{gs}(t_2 \leq t \leq t_3)$$

$$V_{cmde_OFF} = R_{gOFF_bas} \times C_{iss_ON} \times \frac{dv_{gs}(t_2 \leq t \leq t_3)}{dt} + v_{gs}(t_2 \leq t \leq t_3)$$

$$v_{gs}(t_2 \leq t \leq t_3) = (v_{gs}(t_2) - V_{cmde_OFF}) \times \left(e^{\frac{-(t-t_2)}{R_{gOFF_bas} \times C_{iss_ON}}} \right) + V_{cmde_OFF}$$

$$\text{Avec : } \tau_{3_4_OFF} = R_{gOFF_bas} \times C_{iss_ON}$$

$$i_{RgOFF_bas}(t_2 \leq t \leq t_3) = \frac{(V_{cmde}(t_2 \leq t \leq t_3) - v_{gs}(t_2 \leq t \leq t_3))}{R_{gOFF_bas}} = \frac{(V_{cmde_OFF} - v_{gs}(t_2 \leq t \leq t_3))}{R_{gOFF_bas}}$$

$$i_{Cgd}(t_2 \leq t \leq t_3) = i_{RgOFF_bas}(t_2 \leq t \leq t_3) - i_{Cgs_ON}(t_2 \leq t \leq t_3)$$

$$v_{ds}(t_2 \leq t \leq t_3) = v_{gs}(t_2 \leq t \leq t_3) - v_{gd}(t_2 \leq t \leq t_3)$$

$$i_{Cgd_ON}(t_2 \leq t \leq t_3) = C_{gd_ON} \times \frac{dv_{gd}(t_2 \leq t \leq t_3)}{dt}$$

$$i_{Cgs_ON}(t_2 \leq t \leq t_3) = C_{gs_ON} \times \frac{dv_{gs}(t_2 \leq t \leq t_3)}{dt}$$

$$i_{Cds_ON}(t_2 \leq t \leq t_3) = C_{ds_ON} \times \frac{dv_{ds}(t_2 \leq t \leq t_3)}{dt} = 0A.$$

$$i_{Cgs_ON}(t_2 \leq t \leq t_3) = \frac{C_{gs_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{RgOFF_bas}(t_2 \leq t \leq t_3)$$

$$i_{Cgd_ON}(t_2 \leq t \leq t_3) = \frac{C_{gd_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{RgOFF_bas}(t_2 \leq t \leq t_3)$$

A $t = t_3$:

$$v_{gs}(t_3) = v_{gsTH_1}$$

$$i_{pot}(t_3) = 0A \text{ et } i_{MOS}(t_3) = i_{fuite_MOS} \approx 0A.$$

Nous pouvons essayer d'exprimer la vitesse d'évolution du courant commuté (di/dt). Pour cela, nous allons nous placer au début de la phase 3 (juste après $t = t_2$), en considérant une ouverture du canal linéaire : $i_{pot}(t_2^+) = gfs_2 \times (v_{gs}(t_2^+) - v_{gsTH_2})$. De plus, nous allons considérer que la vitesse d'évolution du courant dans le canal est la même que celle dans le MOS, soit : $\frac{di_{MOS}(t_2^+)}{dt} = \frac{di_{pot}(t_2^+)}{dt}$. Et avec : $v_{gs}(t_2^+) = v_{gs-p}(t_1) = v_{gsTH_2} + \frac{I_{charge}}{gfs_2}$.

Nous obtenons ainsi l'équation suivante :

$$\frac{di_{MOS}(t_2^+)}{dt} \approx gfs_2 \times \frac{dv_{gs}(t_2^+)}{dt} \approx gfs_2 \times \frac{i_{RgOFF_bas}(t_2^+)}{C_{gs_ON}} \approx \frac{gfs_2}{C_{gs_ON}} \times \frac{(V_{cmde_OFF} - v_{gs}(t_2^+))}{R_{gOFF_bas}}$$

Aux vues des hypothèses réalisées cette équation présente une valeur maximale approchée de la vitesse de commutation du courant.

III.1.4 Phase 4 : ($t_3 \leq t \leq t_4$) phase de « sous-seuil »

De ($t_3 \leq t \leq t_4$) :

$$V_{cmde}(t_3 \leq t \leq t_4) = V_{cmde_OFF}$$

$$V_{ds}(t_3 \leq t \leq t_4) = V_{bus}$$

$$i_{MOS}(t_3 \leq t \leq t_4) = i_{fuite_MOS} \approx 0A$$

$$i_{pot}(t_3 \leq t \leq t_4) = 0A$$

$$V_{cmde}(t_3 \leq t \leq t_4) = R_{gOFF_bas} \times i_{RgOFF_bas}(t_3 \leq t \leq t_4) + v_{gs}(t_3 \leq t \leq t_4)$$

$$V_{cmde_OFF} = R_{gOFF_bas} \times C_{iss_ON} \times \frac{dv_{gs}(t_3 \leq t \leq t_4)}{dt} + v_{gs}(t_3 \leq t \leq t_4)$$

$$v_{gs}(t_3 \leq t \leq t_4) = (v_{gs}(t_3) - V_{cmde_OFF}) \times \left(e^{\frac{-(t-t_3)}{R_{gOFF_bas} \times C_{iss_ON}}} \right) + V_{cmde_OFF}$$

$$v_{gs}(t_3 \leq t \leq t_4) = (v_{gsTH}(t_3) - V_{cmde_OFF}) \times \left(e^{\frac{-(t-t_3)}{R_{gOFF_bas} \times C_{iss_ON}}} \right) + V_{cmde_OFF}$$

$$\text{Avec : } \tau_{3_4_OFF} = R_{gOFF_bas} \times C_{iss_ON}$$

$$i_{RgOFF_bas}(t_3 \leq t \leq t_4) = \frac{(V_{cmde}(t_3 \leq t \leq t_4) - v_{gs}(t_3 \leq t \leq t_4))}{R_{gOFF_bas}} = \frac{(V_{cmde_OFF} - v_{gs}(t_3 \leq t \leq t_4))}{R_{gOFF_bas}}$$

$$i_{RgOFF_bas}(t_3 \leq t \leq t_4) = C_{iss_OFF} \times \frac{dv_{gs}(t_3 \leq t \leq t_4)}{dt} = -\frac{(v_{gsTH}(t_3) - V_{cmde_OFF})}{R_{gOFF_bas}} \times \left(e^{\frac{-(t-t_3)}{\tau_{3_4_OFF}}} \right)$$

$$i_{Cgd_ON}(t_3 \leq t \leq t_4) = i_{RgOFF_bas}(t_3 \leq t \leq t_4) - i_{Cgs_ON}(t_3 \leq t \leq t_4)$$

$$v_{ds}(t_3 \leq t \leq t_4) = v_{gs}(t_3 \leq t \leq t_4) - v_{gd}(t_3 \leq t \leq t_4)$$

$$i_{Cgd_ON}(t_3 \leq t \leq t_4) = C_{gd_ON} \times \frac{dv_{gd}(t_3 \leq t \leq t_4)}{dt} = \frac{C_{gd_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{RgOFF_bas}(t_2 \leq t \leq t_3)$$

$$i_{Cgs_ON}(t_3 \leq t \leq t_4) = C_{gs_ON} \times \frac{dv_{gs}(t_3 \leq t \leq t_4)}{dt} = \frac{C_{gs_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{RgOFF_bas}(t_2 \leq t \leq t_3)$$

$$i_{Cds_ON}(t_3 \leq t \leq t_4) = C_{ds_ON} \times \frac{dv_{ds}(t_3 \leq t \leq t_4)}{dt} = 0A$$

A $t = t_3$:

$$v_{gs}(t_3) = v_{gsTH1}$$

$$i_{pot}(t_3) = 0A$$

A $t = t_4$:

$$v_{gs}(t_4) = V_{cmde_OFF}$$

$$i_{RgOFF_bas}(t_4) = 0A$$

$$i_{pot}(t_4) = 0A$$

III.2 L'amorçage d'un MOSFET de puissance

III.2.1 Phase 1 : ($t_0 \leq t \leq t_1$) phase de « sous-seuil »

De ($t_0 \leq t \leq t_1$) :

$$i_{MOS}(t_0 \leq t \leq t_1) = i_{fuite_MOS} \approx 0A.$$

$$V_{ds}(t_0 \leq t \leq t_1) = V_{bus}$$

$$V_{cmde}(t_0 \leq t \leq t_1) = R_{gON_bas} \times i_{RgON_bas}(t_0 \leq t \leq t_1) + v_{gs}(t_0 \leq t \leq t_1)$$

$$V_{cmde_ON} = R_{gON_bas} \times C_{iss_ON} \times \frac{dv_{gs}(t_0 \leq t \leq t_1)}{dt} + v_{gs}(t_0 \leq t \leq t_1)$$

$$v_{gs}(t_0 \leq t \leq t_1) = (V_{cmde_OFF} - V_{cmde_ON}) \times \left(e^{\frac{-(t-t_0)}{R_{gON_bas} \times C_{iss_ON}}} \right) + V_{cmde_ON}$$

$$\text{Avec : } \tau_{1_2_ON} = R_{gON_bas} \times C_{iss_ON}$$

$$i_{RgON_bas}(t_0 \leq t \leq t_1) = C_{iss_ON} \times \frac{dv_{gs}(t_0 \leq t \leq t_1)}{dt} = - \frac{(V_{cmde_OFF} - V_{cmde_ON})}{R_{gON_bas}} \times \left(e^{\frac{-(t-t_0)}{\tau_{1_ON}}} \right)$$

$$i_{RgON_bas}(t_0 \leq t \leq t_1) = i_{Cgs_ON}(t_0 \leq t \leq t_1) + i_{Cgd_ON}(t_0 \leq t \leq t_1)$$

$$i_{Cgs_ON}(t_0 \leq t \leq t_1) = \frac{C_{gs_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{RgON_bas}(t_0 \leq t \leq t_1)$$

$$i_{Cgd_ON}(t_0 \leq t \leq t_1) = \frac{C_{gd_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{RgON_bas}(t_0 \leq t \leq t_1)$$

$$i_{Cds_ON}(t_0 \leq t \leq t_1) = 0A.$$

$$i_{pot}(t_0 \leq t \leq t_1) = 0A.$$

A $t = t_0$:

$$V_{cmde}(t_0^-) = V_{cmde_OFF}$$

$$V_{cmde}(t_0^+) = V_{cmde_ON}$$

$$\begin{aligned}
v_{gs}(t_0) &= V_{cmde_ON} \\
i_{RgON_bas}(t_0^-) &= 0A. \\
i_{RgON_bas}(t_0^+) &= \frac{(V_{cmde}(t_0^+) - v_{gs}(t_0))}{R_{gON_bas}} = \frac{(V_{cmde_ON} - V_{cmde_OFF})}{R_{gON_bas}} \\
i_{pot}(t_0) &= 0A. \\
i_{Cgs_ON}(t_0^+) &= \frac{C_{gs_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{RgON_bas}(t_0^+) = \frac{C_{gs_ON}}{(C_{gs_ON} + C_{gd_ON})} \times \frac{(V_{cmde_ON} - V_{cmde_OFF})}{R_{gON_bas}} \\
i_{Cgd_ON}(t_0^+) &= \frac{C_{gd_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{RgON_bas}(t_0^+) = \frac{C_{gd_ON}}{(C_{gs_ON} + C_{gd_ON})} \times \frac{(V_{cmde_ON} - V_{cmde_OFF})}{R_{gON_bas}}
\end{aligned}$$

A $t = t_1$:

$$\begin{aligned}
V_{cmde}(t_1) &= V_{cmde_ON} \\
v_{gs}(t_1) &= v_{gsTH} \\
i_{RgON_bas}(t_1) &= \frac{(V_{cmde}(t_1) - v_{gs}(t_1))}{R_{gON_bas}} = \frac{(V_{cmde_ON} - v_{gsTH})}{R_{gON_bas}} \\
i_{pot}(t_1) &= 0A. \\
i_{Cgs_ON}(t_1) &= \frac{C_{gs_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{RgON_bas}(t_1) = \frac{C_{gs_ON}}{(C_{gs_ON} + C_{gd_ON})} \times \frac{(V_{cmde_ON} - v_{gsTH})}{R_{gOFF_bas}} \\
i_{Cgd_ON}(t_1) &= \frac{C_{gd_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{RgON_bas}(t_1) = \frac{C_{gd_ON}}{(C_{gs_ON} + C_{gd_ON})} \times \frac{(V_{cmde_ON} - v_{gsTH})}{R_{gON_bas}}
\end{aligned}$$

III.2.2 Phase 2 : ($t_1 \leq t \leq t_2$) phase de « zone active »

De ($t_1 \leq t \leq t_2$) :

$$\begin{aligned}
V_{cmde}(t_1 \leq t \leq t_2) &= V_{cmde_ON} \\
V_{ds}(t_1 \leq t \leq t_2) &= V_{bus} \\
i_{pot}(t_1 \leq t \leq t_2) &= gfs_1 \times (v_{gs}(t_1 \leq t \leq t_2) - v_{gsTH_1})^2 \\
V_{cmde}(t_1 \leq t \leq t_2) &= R_{gON_bas} \times i_{RgON_bas}(t_1 \leq t \leq t_2) + v_{gs}(t_1 \leq t \leq t_2) \\
V_{cmde_ON} &= R_{gON_bas} \times C_{iss_ON} \times \frac{dv_{gs}(t_1 \leq t \leq t_2)}{dt} + v_{gs}(t_1 \leq t \leq t_2) \\
v_{gs}(t_1 \leq t \leq t_2) &= (v_{gs}(t_1) - V_{cmde_ON}) \times \left(e^{\frac{-(t-t_1)}{R_{gON_bas} \times C_{iss_ON}}} \right) + V_{cmde_ON} \\
\text{Avec : } \tau_{1_2_ON} &= R_{gON_bas} \times C_{iss_ON} \\
i_{RgON_bas}(t_1 \leq t \leq t_2) &= \frac{(V_{cmde}(t_1 \leq t \leq t_2) - v_{gs}(t_1 \leq t \leq t_2))}{R_{gON_bas}} = \frac{(V_{cmde_ON} - v_{gs}(t_1 \leq t \leq t_2))}{R_{gON_bas}} \\
i_{RgON_bas}(t_0 \leq t \leq t_1) &= i_{Cgs_ON}(t_0 \leq t \leq t_1) + i_{Cgd_ON}(t_0 \leq t \leq t_1) \\
v_{ds}(t_1 \leq t \leq t_2) &= v_{gs}(t_1 \leq t \leq t_2) - v_{gd}(t_1 \leq t \leq t_2)
\end{aligned}$$

$$i_{C_{gd_ON}}(t_1 \leq t \leq t_2) = C_{gd_ON} \times \frac{dv_{gd}(t_1 \leq t \leq t_2)}{dt}$$

$$i_{C_{gs_ON}}(t_1 \leq t \leq t_2) = C_{gs_ON} \times \frac{dv_{gs}(t_1 \leq t \leq t_2)}{dt}$$

$$i_{C_{ds_ON}}(t_1 \leq t \leq t_2) = C_{ds_ON} \times \frac{dv_{ds}(t_1 \leq t \leq t_2)}{dt} = 0A.$$

$$i_{C_{gs_ON}}(t_1 \leq t \leq t_2) = \frac{C_{gs_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{R_{gON_bas}}(t_1 \leq t \leq t_2)$$

$$i_{C_{gd_ON}}(t_1 \leq t \leq t_2) = \frac{C_{gd_ON}}{(C_{gs_ON} + C_{gd_ON})} \times i_{R_{gON_bas}}(t_1 \leq t \leq t_2)$$

A $t = t_2$:

$$v_{gs}(t_2) = v_{gs_p}(t_2) = v_{gsTH_2} + \frac{I_{charge}}{gfs_2}$$

$$i_{pot}(t_2) = 0A$$

$$i_{MOS}(t_2) = I_{charge}$$

III.2.3 Phase 3 : ($t_2 \leq t \leq t_3$) phase de « zone active »

De ($t_2 \leq t \leq t_3$) :

$$V_{cmde}(t_2 \leq t \leq t_3) = V_{cmde_ON}$$

$$i_{MOS}(t_2 \leq t \leq t_3) \approx I_{charge}$$

$$I_{charge} = i_{C_{ds}}(t_2 \leq t \leq t_3) + i_{pot}(t_2 \leq t \leq t_3) - i_{R_{gON_bas}}(t_2 \leq t \leq t_3) + i_{C_{gs}}(t_2 \leq t \leq t_3)$$

$$i_{pot}(t_2 \leq t \leq t_3) = gfs_1 \times (v_{gs}(t_2 \leq t \leq t_3) - v_{gsTH_1})^2$$

$$i_{R_{gON_bas}}(t_2 \leq t \leq t_3) = \frac{(V_{cmde}(t_2 \leq t \leq t_3) - v_{gs}(t_2 \leq t \leq t_3))}{R_{gON_bas}} = \frac{(V_{cmde_ON} - v_{gs}(t_2 \leq t \leq t_3))}{R_{gON_bas}}$$

$$i_{C_{gd}}(t_2 \leq t \leq t_3) = i_{R_{gON_bas}}(t_2 \leq t \leq t_3) - i_{C_{gs}}(t_2 \leq t \leq t_3)$$

$$v_{ds}(t_2 \leq t \leq t_3) = v_{gs}(t_2 \leq t \leq t_3) - v_{gd}(t_2 \leq t \leq t_3)$$

$$i_{C_{gd}}(t_2 \leq t \leq t_3) = C_{gd} \times \frac{dv_{gd}(t_2 \leq t \leq t_3)}{dt}$$

$$i_{C_{gs}}(t_2 \leq t \leq t_3) = C_{gs} \times \frac{dv_{gs}(t_2 \leq t \leq t_3)}{dt}$$

$$i_{C_{ds}}(t_2 \leq t \leq t_3) = C_{ds} \times \frac{dv_{ds}(t_2 \leq t \leq t_3)}{dt}$$

A partir de ces équations de base sur la phase 3, nous pouvons estimer l'évolution de différentes formes d'ondes. Par exemple, l'évolution de la tension de commande $v_{gs}(t_2 \leq t \leq t_3)$, en utilisant le même principe que nous avons vu dans la phase 2 du blocage du MOSFET de puissance. Nous avons donc choisit de ne pas détailler ces équations.

En revanche, nous pouvons suivant les valeurs de nos différents paramètres, estimer que la tension $v_{gs}(t_2 \leq t \leq t_3)$ n'évolue quasiment pas durant cette phase 3. Et ainsi nous allons pouvoir considérer que $v_{gs}(t_2 \leq t \leq t_3) = v_{gs-p}(t_2 \leq t \leq t_3)$.

Estimation de la dérivée de la tension $v_{ds}(t_2 \leq t \leq t_3)$:

En considérant que $v_{gs}(t_2 \leq t \leq t_3) = v_{gs-p}(t_2 \leq t \leq t_3)$ et $i_{pot}(t_2 \leq t \leq t_3) = I_{charge}$ nous obtenons et que l'ouverture du canal est linéaire :

$$\frac{dv_{ds}(t_2 \leq t \leq t_3)}{dt} = \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_ON} \right)}{\left(\frac{C_{gd}}{gfs_2} + R_{gON_bas} \times C_{gd} + \frac{C_{ds}}{gfs_2} \right)}$$

Cette relation étant valable pour un courant $i_{pot}(t_2 \leq t \leq t_3)$ supérieur au courant $i_{RgON_bas}(t_2 \leq t \leq t_3)$.

Si nous considérons que $R_{gON_bas} \times gfs_2$ est grand et que $R_{gON_bas} \times gfs_2 \times C_{gd} \gg C_{ds}$, nous pouvons simplifier l'équation précédente :

$$\frac{dv_{ds}(t_2 \leq t \leq t_3)}{dt} = \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_ON} \right)}{\left(R_{gON_bas} \times C_{gd} \right)}$$

Remarque : dans le cas où le courant $i_{pot}(t_2 \leq t \leq t_3)$ devient égal ou inférieur au courant $i_{RgON_bas}(t_2 \leq t \leq t_3)$, nous allons avoir tout le courant commuté qui passe dans le condensateur C_{ds} , ce qui modifie l'équation précédente :

$$\frac{dv_{ds}(t_2 \leq t \leq t_3)}{dt} = \frac{I_{charge}}{C_{ds}}$$

Nous pouvons estimer le courant de charge du condensateur C_{ds} à l'instant $t = t_3$ (en considérant que $v_{gs}(t_2 \leq t \leq t_3) = v_{gs-p}(t_2 \leq t \leq t_3)$) :

$$i_{Cds}(t_3) = C_{ds} \times \frac{dv_{ds}(t_2 \leq t \leq t_3)}{dt} = C_{ds} \times \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_ON} \right)}{\left(\frac{C_{gd}}{gfs_2} + R_{gON_bas} \times C_{gd} + \frac{C_{ds}}{gfs_2} \right)}$$

Si nous estimons que $i_{RgON_bas}(t_2 \leq t \leq t_3)$ est constant, puisque nous considérons $v_{gs}(t_2 \leq t \leq t_3) = v_{gs-p}(t_2 \leq t \leq t_3)$, nous pouvons estimer le courant dans le canal $i_{pot}(t_3)$:

$$i_{pot}(t_3) = I_{charge} - i_{Cds}(t_3) + i_{RgOFF_bas}(t_3)$$

$$i_{pot}(t_3) = I_{charge} - C_{ds} \times \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_ON} \right)}{\left(\frac{C_{gd}}{gfs_2} + R_{gON_bas} \times C_{gd} + \frac{C_{ds}}{gfs_2} \right)} + \frac{\left(V_{cmde_ON} - v_{gsTH_2} - \frac{I_{charge}}{gfs_2} \right)}{R_{gON_bas}}$$

Cette variation du courant du canal entre le temps t_2 et le temps t_3 , nous permet d'estimer la tension

$$\text{de commande } v_{gs}(t_3) \text{ avec l'équation : } v_{gs}(t_3) = \frac{i_{pot}(t_3)}{gfs_2} + v_{gsTH_2}.$$

Cela nous montre que l'hypothèse de départ de $v_{gs}(t_2 \leq t \leq t_3) = v_{gs-p}(t_2 \leq t \leq t_3)$, n'est pas tout à fait juste. En effet, la tension $v_{gs}(t_2 \leq t \leq t_3)$ évolue durant cette phase en passant de $v_{gs-p}(t_2)$ à une tension supérieure, notée $v_{gs-p_2}(t_3)$. La source de courant $i_{pot}(t)$ modélisant le canal qui a pour valeur le courant de charge I_{charge} au temps t_2 continue donc à évoluer avec l'équation : $i_{pot}(t_2 \leq t \leq t_3) = (I_{charge} - i_{Cds}(t_2 \leq t \leq t_3) + i_{Cgd}(t_2 \leq t \leq t_3))$.

III.2.4 Phase 4 : ($t_3 \leq t \leq t_4$) phase de « sur-seuil »

De ($t_3 \leq t \leq t_4$) :

$$V_{cmde}(t_3 \leq t \leq t_4) = V_{cmde_ON}$$

$$i_{MOS}(t_3 \leq t \leq t_4) = I_{charge}$$

$$V_{ds}(t_3 \leq t \leq t_4) = R_{dsON} \times i_{MOS}(t_3 \leq t \leq t_4) \approx R_{dsON} \times I_{charge}$$

$$V_{cmde}(t_3 \leq t \leq t_4) = R_{gON_bas} \times i_{RgON_bas}(t_3 \leq t \leq t_4) + v_{gs}(t_3 \leq t \leq t_4)$$

$$V_{cmde_ON} = R_{gON_bas} \times C_{iss_OFF} \times \frac{dv_{gs}(t_3 \leq t \leq t_4)}{dt} + v_{gs}(t_3 \leq t \leq t_4)$$

$$v_{gs}(t_3 \leq t \leq t_4) = (v_{gs}(t_3) - V_{cmde_ON}) \times \left(e^{\frac{-(t-t_3)}{R_{gON_bas} \times C_{iss_OFF}}} \right) + V_{cmde_ON}$$

$$v_{gs}(t_3 \leq t \leq t_4) \approx (v_{gs-p}(t_3) - V_{cmde_ON}) \times \left(e^{\frac{-(t-t_3)}{R_{gON_bas} \times C_{iss_OFF}}} \right) + V_{cmde_ON}$$

$$\text{Avec : } \tau_{4_ON} = R_{gON_bas} \times C_{iss_OFF}$$

$$i_{RgON_bas}(t_3 \leq t \leq t_4) = \frac{(V_{cmde}(t_3 \leq t \leq t_4) - v_{gs}(t_3 \leq t \leq t_4))}{R_{gON_bas}} = \frac{(V_{cmde_ON} - v_{gs}(t_3 \leq t \leq t_4))}{R_{gON_bas}}$$

$$i_{RgON_bas}(t_3 \leq t \leq t_4) = C_{iss_OFF} \times \frac{dv_{gs}(t_3 \leq t \leq t_4)}{dt} \approx -\frac{(v_{gs-p}(t_3) - V_{cmde_ON})}{R_{gON_bas}} \times \left(e^{\frac{-(t-t_3)}{\tau_{4_ON}}} \right)$$

$$i_{Cgd_OFF}(t_3 \leq t \leq t_4) = i_{RgON_bas}(t_3 \leq t \leq t_4) - i_{Cgs_OFF}(t_3 \leq t \leq t_4)$$

$$v_{ds}(t_3 \leq t \leq t_4) = v_{gs}(t_3 \leq t \leq t_4) - v_{gd}(t_3 \leq t \leq t_4)$$

$$i_{Cgd_OFF}(t_3 \leq t \leq t_4) = C_{gd_OFF} \times \frac{dv_{gd}(t_3 \leq t \leq t_4)}{dt} = \frac{C_{gd_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times i_{RgON_bas}(t_2 \leq t \leq t_3)$$

$$i_{Cgs_OFF}(t_3 \leq t \leq t_4) = C_{gs_OFF} \times \frac{dv_{gs}(t_3 \leq t \leq t_4)}{dt} = \frac{C_{gs_OFF}}{(C_{gs_OFF} + C_{gd_OFF})} \times i_{RgON_bas}(t_2 \leq t \leq t_3)$$

$$i_{Cds_OFF}(t_3 \leq t \leq t_4) = C_{ds_OFF} \times \frac{dv_{ds}(t_3 \leq t \leq t_4)}{dt} = 0A$$

A $t = t_4$:

$$v_{gs}(t_4) = V_{cmde_ON}$$

$$i_{RgON_bas}(t_4) = 0A$$

III.3 Impact de l'amélioration du circuit hacheur sur charge inductive sur les mises en équations des différentes phases de commutation

III.3.1 Ajout du modèle du MOSFET du haut bloqué

III.3.1.1 Blocage du MOSFET

Afin de comprendre l'impact de l'ajout du MOSFET du haut dans le montage, nous avons effectué un autre relevé de simulation (voir Figure 4).




Figure 4 - Résultats de simulation d'un blocage du MOSFET de puissance. Impacts de l'ajout du MOSFET du haut dans le montage.

Durant la phase 2, nous avons la tension aux bornes du MOSFET du bas v_{ds} qui commute, ce qui implique une évolution de la tension aux bornes du MOSFET du haut :

$$v_{ds_haut}(t) = V_{bus} - v_{ds}(t).$$

Cette variation de tension implique une décharge des capacités parasites du MOSFET du haut. Nous avons ainsi :

$$i_{MOS}(t_1 \leq t < t_2) = I_{charge} + i_{Cds_haut}(t_1 \leq t < t_2) + i_{Cgs_haut}(t_1 \leq t < t_2).$$

$$v_{ds_haut}(t) = v_{gs_haut}(t) - v_{gd_haut}(t)$$

Cette évolution du courant dans la capacité C_{gs} conduit à une évolution de la tension à ces bornes qui passe de $v_{gs_haut}(t_2) = V_{cmde_OFF}$ à une tension inférieure $v_{gs_haut}(t_2) < V_{cmde_OFF}$.

Le courant dans la résistance de grille qui était nul (à l'équilibre) augmente :

$$i_{RgOFF_haut}(t_1 \leq t < t_4) = \frac{(V_{cmde_OFF} - v_{gs_haut}(t_1 \leq t < t_4))}{R_{gOFF_bas}} > 0$$

Une fois la commutation en tension du MOSFET du bas effectuée (fin de la phase 2), la tension $v_{gs_haut}(t_1 \leq t < t_4)$ qui est inférieure à V_{cmde_OFF} peut commencer à croître pour retrouver l'équilibre à : $v_{gs_haut}(t_4) = V_{cmde_OFF}$.

D'autre part, durant la phase 2, nous avons vu dans la situation précédente que le courant dans le canal du MOSFET du bas i_{pot} qui a atteint le courant de charge I_{charge} à l'instant t_1 continue à décroître avec :

$$i_{pot}(t_1 \leq t < t_2) = i_{MOS}(t_1 \leq t < t_2) - i_{Cds}(t_1 \leq t < t_2) - i_{Cgd}(t_1 \leq t < t_2)$$

Dans la situation précédente nous avons :

$$i_{MOS}(t_1 \leq t < t_2) = I_{charge}$$

Or, dans cette situation, nous avons :

$$i_{MOS}(t_1 \leq t < t_2) = I_{charge} + i_{Cds_haut}(t_1 \leq t < t_2) + i_{Cgs_haut}(t_1 \leq t < t_2)$$

Le courant dans le canal du MOSFET du bas atteint donc à l'instant t_2 une valeur plus faible dans cette situation que dans la situation simplifiée précédente. Cela permet lors de la commutation en courant, dans la phase 3, de commuter instantanément un courant qui part de $(i_{MOS}(t_2) = I_{charge} + i_{Cds_haut}(t_2) + i_{Cgs_haut}(t_2))$ jusqu'à $(i_{MOS}(t_2) - i_{Cds}(t_2) + i_{Cgd}(t_2))$.

Quant' à elle, la commutation en tension dans cette situation va être moins rapide que dans la situation simplifiée précédente puisque comme nous l'avons vu :

$$\frac{dv_{ds}(t_1 \leq t \leq t_2)}{dt} = \frac{\left(\frac{i_{pot}(t_1 \leq t \leq t_2)}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}{\left(\frac{C_{gd}}{gfs_2} + R_{gOFF_bas} \times C_{gd} + \frac{C_{ds}}{gfs_2} \right)}$$

III.3.1.2 Amorçage du MOSFET

Afin de comprendre l'impact de l'ajout du MOSFET du haut dans le montage, nous avons effectué un autre relevé de simulation (voir Figure 5).

Durant la phase 3, nous avons la tension aux bornes du MOSFET du bas v_{ds} qui commute, ce qui implique une évolution de la tension aux bornes du MOSFET du haut :

$$v_{ds_haut}(t) = V_{bus} - v_{ds}(t).$$

Cette variation de tension implique une charge des capacités parasites du MOSFET du haut. Nous avons ainsi :

$$i_{MOS}(t_2 \leq t < t_3) = I_{charge} + i_{Cds_haut}(t_2 \leq t < t_3) + i_{Cgs_haut}(t_2 \leq t < t_3).$$

$$v_{ds_haut}(t) = v_{gs_haut}(t) - v_{gd_haut}(t)$$

Cette évolution du courant dans la capacité C_{gs} conduit à une évolution de la tension à ces bornes qui

passse de $v_{gs_haut}(t_2) = V_{cmde_OFF}$ à une tension supérieure $v_{gs_haut}(t_3) > V_{cmde_OFF}$.

Le courant dans la résistance de grille qui était nul (à l'équilibre) passe en négatif :

$$i_{RgOFF_haut}(t_1 \leq t < t_4) = \frac{(V_{cmde_OFF} - v_{gs_haut}(t_1 \leq t < t_4))}{R_{gOFF_bas}} < 0$$

Une fois la commutation en tension du MOSFET du bas effectuée (fin de la phase 3), la tension $v_{gs_haut}(t_1 \leq t < t_4)$ qui est supérieure à V_{cmde_OFF} peut commencer à décroître pour retrouver l'équilibre à : $v_{gs_haut}(t_4) = V_{cmde_OFF}$.

D'autre part, durant la phase 3, nous pouvons avoir vu dans la situation précédente que le courant dans le canal du MOSFET du bas i_{pot} qui a atteint le courant de charge I_{charge} à l'instant t_1 continue à croître avec :

$$i_{pot}(t_2 \leq t < t_3) = i_{MOS}(t_2 \leq t < t_3) - i_{Cds}(t_2 \leq t < t_3) - i_{Cgd}(t_2 \leq t < t_3)$$

Dans la situation précédente nous avions :

$$i_{MOS}(t_2 \leq t < t_3) = I_{charge}$$

Or, dans la situation actuelle, nous avons :

$$i_{MOS}(t_2 \leq t < t_3) = I_{charge} + i_{Cds_haut}(t_2 \leq t < t_3) + i_{Cgs_haut}(t_2 \leq t < t_3)$$

Le courant dans le canal du MOSFET du bas atteint donc à l'instant t_2 une valeur plus importante dans cette situation par rapport à la situation précédente.

Quant' à elle, la commutation en tension dans la situation actuelle va être plus rapide que dans la situation précédente puisque comme nous l'avons vu :

$$\frac{dv_{ds}(t_2 \leq t \leq t_3)}{dt} = \frac{\left(\frac{i_{pot}(t_2 \leq t \leq t_3)}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}{\left(\frac{C_{gd}}{gfs_2} + R_{gOFF_bas} \times C_{gd} + \frac{C_{ds}}{gfs_2} \right)}$$




Figure 5 - Résultats de simulation à l'amorçage du MOSFET de puissance. Impacts de l'ajout du MOSFET du haut dans le montage.

III.3.2 Ajout du modèle de la Diode du Bas

III.3.2.1 Blocage du MOSFET

Dans cette phase 2, nous avons le courant dans le canal du MOSFET du bas qui peut s'écrire :

$$i_{pot}(t_1 \leq t \leq t_2) = i_{MOS}(t_1 \leq t \leq t_2) - i_{Cds}(t_1 \leq t \leq t_2) - i_{Cgd}(t_1 \leq t \leq t_2) - i_{Ct}(t_1 \leq t \leq t_2)$$

Et nous avons vu que :

$$i_{MOS}(t_1 \leq t \leq t_2) = I_{charge} + i_{Cds_haut}(t_1 \leq t \leq t_2) + i_{Cgs_haut}(t_1 \leq t \leq t_2)$$

Dans notre cas, nous avons la capacité de la diode C_i qui est assez importante, ce qui conduit lors de la charge de celle-ci à un courant absorbé suffisamment grand pour amener le courant i_{pot} à s'annuler. Or, la commutation en tension évolue avec l'équation approchée :

$$\frac{dv_{ds}(t_1 \leq t \leq t_2)}{dt} = \frac{\left(\frac{i_{pot}(t_1 \leq t \leq t_2)}{gfs_2} + v_{gsTH_2} - V_{cnde_OFF} \right)}{\left(\frac{C_{gd}}{gfs_2} + R_{gOFF_bas} \times C_{gd} + \frac{C_{ds}}{gfs_2} \right)}$$

Nous avons une commutation en tension plus lente dans cette situation comparée à la situation précédente.

Le courant dans le canal du MOSFET du bas s'annule donc à l'instant t_2 . Cela permet lors de la commutation en courant, dans la phase 3, de commuter instantanément un courant qui part de $(i_{MOS}(t_2) = I_{charge} + i_{Cds_haut}(t_2) + i_{Cgs_haut}(t_2))$ jusqu'à $(i_{MOS}(t_2) - i_{Cds}(t_2) + i_{Cgd}(t_2) - i_{Ct}(t_2))$ qui vaut zéro dans notre cas.

III.3.2.2 Amorçage du MOSFET

Lors de l'amorçage du MOSFET du bas, la capacité parasite de la diode du bas va se décharger durant la commutation en tension du MOSFET du bas (dans la phase 3). Ce qui aura pour effet de ralentir cette commutation en tension du MOSFET du bas. Les équations seront juste modifiées durant cette phase par un ajout de cette capacité (pas détaillés ici).

Annexe IV : Mise en équation de l'influence de l'inductance de boucle de puissance sur les commutations du MOSFET de puissance

IV.1 Lors du blocage du MOSFET de puissance

Nous allons donc faire l'hypothèse que cette vitesse de commutation en tension ne change quasiment pas durant la phase 3 de commutation en courant. Même si nous savons que cela est approximatif puisque la vitesse de commutation diminue considérablement en fonction de l'inductance de boucle de puissance et nous avons une oscillation du second ordre entre la capacité C_{ds} et L_{boucle} . Il s'agit donc d'une vitesse de commutation en tension estimée au début de la phase 3. Nous pouvons donc écrire l'équation approchée de la vitesse en commutation de la tension durant la phase 3 (valable surtout au départ de cette phase) :

$$\frac{dv_{ds}(t_2 \leq t \leq t_3)}{dt} = \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cnde_OFF} \right)}{\left(R_{gOFF_bas} \times \left(C_{gd} + \frac{C_{ds} \times C_{gs}}{C_{ds} + C_{gs}} \right) \right)}$$

De plus, nous avons fait l'hypothèse que la tension de grille $v_{gs}(t_2 \leq t \leq t_3)$ est égale à la tension de grille à l'instant t_2 , soit : $v_{gs}(t_2 \leq t \leq t_3) = v_{gs}(t_2) = \frac{I_{charge}}{gfs_2} + v_{gsTH_2}$. Et que

$$i_{pot}(t_2) = I_{charge}.$$

Nous pouvons intégrer cette expression durant la phase 3 et écrire :

$$v_{ds}(t_2 \leq t \leq t_3) = \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}{\left(R_{gOFF_bas} \times \left(C_{gd} + \frac{C_{ds} \times C_{gs}}{C_{ds} + C_{gs}} \right) \right)} \times t + V_{bus}$$

Maintenant, nous pouvons écrire l'équation de la maille de puissance durant cette phase 3 :

$$L_{boucle} \times \frac{di_{MOS}(t_2 \leq t \leq t_3)}{dt} = V_{bus} - v_{ds}(t_2 \leq t \leq t_3)$$

La vitesse de commutation en courant à l'ouverture du MOSFET peut ainsi s'exprimer :

$$\frac{di_{MOS}(t_2 \leq t \leq t_3)}{dt} = \frac{1}{L_{boucle}} \times \frac{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}{\left(R_{gOFF_bas} \times \left(C_{gd} + \frac{C_{ds} \times C_{gs}}{C_{ds} + C_{gs}} \right) \right)} \times t(t_2 \leq t \leq t_3)$$

Nous voyons ainsi apparaître que la vitesse de commutation en courant dépend du temps. La vitesse maximale de commutation étant obtenue à l'instant t_3 (fin de cette phase), ce qui correspond à un courant quasi-nul : $i_{MOS}(t_3) \approx 0$ (courant de fuite du MOSFET).

Nous pouvons exprimer l'expression du temps $(t_3 - t_2)$:

$$(t_3 - t_2) = \sqrt{\frac{2 \times L_{boucle} \times I_{charge} \times R_{gOFF_bas} \times \left(C_{gd} + \frac{C_{ds} \times C_{gs}}{C_{ds} + C_{gs}} \right)}{\left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}}$$

Ainsi, nous pouvons calculer la vitesse de commutation maximale en courant lors de l'ouverture du MOSFET, soit :

$$\left. \frac{di_{MOS}(t_2 \leq t \leq t_3)}{dt} \right|_{\max} = - \sqrt{\frac{2 \times I_{charge} \times \left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}{L_{boucle} \times R_{gOFF_bas} \times \left(C_{gd} + \frac{C_{ds} \times C_{gs}}{C_{ds} + C_{gs}} \right)}}$$

Ainsi la surtension qui apparaît à l'ouverture du MOSFET peut s'exprimer de la façon suivante :

$$v_{ds_max} = \sqrt{\frac{2 \times I_{charge} \times L_{boucle} \times \left(\frac{I_{charge}}{gfs_2} + v_{gsTH_2} - V_{cmde_OFF} \right)}{R_{gOFF_bas} \times \left(C_{gd} + \frac{C_{ds} \times C_{gs}}{C_{ds} + C_{gs}} \right)}} + V_{bus}$$

Sur cette expression nous observons donc que la surtension au blocage du MOSFET varie par rapport à la racine de l'inductance de boucle de puissance (forme hyperbolique).

Remarque : pour une valeur de résistance de grille qui tend vers zéro, le courant $i_{pot}(t_1 \leq t \leq t_2)$ devient égal ou inférieur au courant $i_{RgOFF_bas}(t_1 \leq t \leq t_2)$, nous allons avoir tout le courant commuté qui passe dans le condensateur C_{ds} , ce qui modifie l'équation précédente :

$$\frac{dv_{ds}(t_2 \leq t \leq t_3)}{dt} = \frac{I_{charge}}{C_{ds}}$$

Comme précédemment, nous allons donc faire l'hypothèse que cette vitesse de commutation en tension ne change pas durant la phase 3 de commutation en courant. Même si nous savons que cela est approximatif puisque la vitesse de commutation diminue considérablement en fonction de l'inductance de boucle de puissance (oscillation second ordre entre la capacité C_{ds} et L_{boucle}).

Nous pouvons intégrer cette expression durant la phase 3 et écrire :

$$v_{ds}(t_2 \leq t \leq t_3) = \frac{I_{charge}}{C_{ds}} \times t(t_2 \leq t \leq t_3) + V_{bus}$$

Maintenant, nous pouvons écrire l'équation de la maille de puissance durant cette phase 3 :

$$L_{boucle} \times \frac{di_{MOS}(t_2 \leq t \leq t_3)}{dt} = V_{bus} - v_{ds}(t_2 \leq t \leq t_3)$$

La vitesse de commutation en courant à l'ouverture du MOSFET peut ainsi s'exprimer :

$$\frac{di_{MOS}(t_2 \leq t \leq t_3)}{dt} = \frac{1}{L_{boucle}} \times \frac{I_{charge}}{C_{ds}} \times t(t_2 \leq t \leq t_3)$$

Nous voyons ainsi apparaître que la vitesse de commutation en courant dépend du temps. La vitesse maximale de commutation étant obtenue à l'instant t_3 (fin de cette phase), ce qui correspond à un courant quasi-nul : $i_{MOS}(t_3) \approx 0$ (courant de fuite du MOSFET).

Nous pouvons exprimer l'expression du temps $(t_3 - t_2)$:

$$(t_3 - t_2) = \sqrt{2 \times L_{boucle} \times C_{ds}}$$

Ainsi, nous pouvons calculer la vitesse de commutation maximale en courant lors de l'ouverture du MOSFET, soit :

$$\left. \frac{di_{MOS}(t_2 \leq t \leq t_3)}{dt} \right|_{\max} = - \frac{I_{charge} \times \sqrt{2}}{\sqrt{L_{boucle} \times C_{ds}}}$$

Ainsi la surtension qui apparaît à l'ouverture du MOSFET peut s'exprimer de la façon suivante :

$$v_{ds_max} = \frac{I_{charge} \times \sqrt{2 \times L_{boucle}}}{\sqrt{C_{ds}}} + V_{bus}$$

Cette nouvelle limite de vitesse de commutation maximale en courant lors de l'ouverture du MOSFET correspond à une limite théorique que nous ne pouvons pas attendre en pratique puisque la résistance de grille a été considérée comme tendant vers zéro.

IV.2 Lors de l'amorçage du MOSFET de puissance

Lorsque la résistance de grille tend vers zéro et que l'inductance de boucle de puissance est importante, la vitesse de commutation en courant est quasiment uniquement liée à la valeur de cette inductance. La vitesse de commutation en courant atteint ainsi une limite physique uniquement lié au circuit externe qui correspond à :

$$\left. \frac{di_{MOS}}{dt} \right|_{\max_ON} = \left(\frac{V_{bus}}{L_{boucle}} \right).$$

Pour le reste des points, nous retrouvons une vitesse de commutation qui est à la fois liée à la résistance de grille et à l'inductance de boucle de puissance. La démonstration est similaire à celle que nous avons réalisée pour l'ouverture du MOSFET. Il s'agit de partir d'une modélisation quadratique

de l'évolution du courant, nous allons donc parler de $\left(\frac{di_{MOS}}{dt}\right)_{\max_ON}$ et non pas de $\left(\frac{di_{MOS}}{dt}\right)$ qui nous ferait sous attendre à une évolution linéaire du courant. Sans détailler les hypothèses et l'ensemble des calculs, nous pouvons exprimer l'expression du temps $(t_2 - t_1)$:

$$(t_2 - t_1) = \sqrt{\frac{2 \times L_{boucle} \times I_{charge} \times R_{gON_bas} \times \left(C_{gd} + \frac{C_{ds} \times C_{gs}}{C_{ds} + C_{gs}}\right)}{\left(V_{cmde_ON} - \sqrt{\frac{I_{charge}}{gfs_1}} + v_{gsTH1}\right)}}$$

Ainsi, nous pouvons calculer la vitesse de commutation maximale en courant lors de la fermeture du MOSFET, soit :

$$\left.\frac{di_{MOS}}{dt}\right|_{ON_max} = \sqrt{\frac{2 \times I_{charge} \times \left(V_{cmde_ON} - \sqrt{\frac{I_{charge}}{gfs_1}} + v_{gsTH1}\right)}{L_{boucle} \times R_{gON_bas} \times \left(C_{gd} + \frac{C_{ds} \times C_{gs}}{C_{ds} + C_{gs}}\right)}}$$

Nous constatons que pour des valeurs de résistances de grille à l'amorçage importantes, la vitesse de commutation en courant est entièrement liée au MOSFET et à sa commande et le circuit externe influe très peu sur les formes d'ondes à l'amorçage.

En effet, lorsque l'inductance de boucle est faible (ou la résistance de grille est importante), la tension $v_{ds}(t_1 \leq t \leq t_2) \approx V_{bus}$. Nous n'avons pas de chute de tension inductive : $\left(L_{boucle} \times \frac{di_{MOS}}{dt}\right)$.

Ainsi tout le courant du MOSFET : i_{MOS} correspond uniquement à l'ouverture du canal. Nous pouvons donc dire que :

$i_{MOS}(t_1 \leq t \leq t_2) = i_{pot}(t_1 \leq t \leq t_2) = gfs_1 \times (v_{gs}(t_1 \leq t \leq t_2) - v_{gsTH1})^2$. Ainsi lorsque l'inductance de boucle est faible (ou la résistance de grille est importante) la vitesse de commutation en courant à l'amorçage est uniquement liée au circuit de commande $(R_{gON_bas} \times C_{gs})$.

Annexe V : Définition théorique de l'inductance de boucle au niveau d'un bus-barre

La Figure 6 présente un schéma de principe des inductances d'un bus-barre.




Figure 6 - Schéma de principe des inductances d'un bus-barre.

Nous avons ainsi les équations des tensions aux bornes de nos plaques conductrices + et - suivantes :

$v_1 = L_{11} \times \frac{di_1}{dt} + L_{12} \times \frac{di_2}{dt}$	(A-1)
$v_2 = L_{12} \times \frac{di_1}{dt} + L_{22} \times \frac{di_2}{dt}$	(A-2)

Nous nous intéressons à l'inductance de la boucle vue par le bras de commutation, c'est-à-dire, l'inductance équivalente lorsque le point + et le point - sont reliés (court-circuités). D'après les lois de Kirchhoff, nous pouvons donc écrire :

$v = -v_1 - v_2$	(A-3)
$i = -i_1 = -i_2$	(A-4)

Soit :

$v = (L_{11} + L_{22} + 2 \times L_{12}) \times \frac{di}{dt}$	(A-5)
--	--------------

L'inductance équivalente vaut ainsi :

$L_{\text{équivalent}} = (L_{11} + L_{22} + 2 \times L_{12})$	Avec : $L_{12} < 0$.	(A-6)
---	-----------------------	--------------

Nous voyons ainsi apparaître les 2 éléments sur lequel nous allons travailler par simulations : d'un part, nous devons minimiser les inductances propre des matériaux (L_{11} et L_{22}). Et d'autre part, nous devons augmenter les inductances mutuelles (L_{12}) (nous parlons souvent d'une augmentation de l'effet Mutuel).

Annexe VI : Les appareils de mesures nécessaires pour la caractérisation dynamique de modules de puissance MOSFET-SiC

VI.1 La mesure de courant

VI.1.1 Le transformateur de courant (TC, ou TI)

Le Tableau 1 présente les caractéristiques du transformateur de courant.

Tableau 1 - Le transformateur de courant :

Principe	Tore ferromagnétique parcouru par un champ magnétique image du courant à mesurer. Equivaut à un transformateur en court-circuit.
Type de mesure	AC / impulsions
Avantages	Conversion d'intensité. Isolation galvanique. Pas d'électronique, simple, robuste. Seul capteur à bénéficier d'une normalisation internationale (CEI185 et CEI186).
Inconvénients	Distance entre source et mesure limitée. Danger en cas de rupture du secondaire du TC. Mesure AC / Impulsions. Contraintes géométriques imposées par le TC. Bande passante limitée pour les forts calibres en courant.

Pour notre application et nos besoins de mesure précise du courant commuté ramenée sur un oscilloscope, le type de transformateur de courant le plus adapté est le tore Pearson [26].

La gamme des produits propose une plage de courant allant de 2,5Arms (modèle 2877) à 2500Arms (modèle 2093). La bande passante évolue beaucoup suivant le calibre en courant de l'appareil, pour le calibre 2,5Arms, elle va de 300Hz à 200MHz (prise pour une chute de 3dB du signal). Alors que pour le calibre 2500Arms, elle va de 0,15Hz à 0,2MHz.

Pour notre application, le choix d'un tore adapté a été effectué par la méthode proposé par Kolher et al. [27], nous avons constaté qu'il était impossible de trouver un tore répondant à tous les critères. Le tore Pearson modèle 5046 [26] permet d'effectuer en partie la mesure, sans respect de la bande passante requise (voir Tableau 2).

Cette solution pose deux problèmes majeurs : une bande passante trop faible et une géométrie pas adaptée à sa mise en œuvre dans un bus-barre faible inductance de boucle.

Remarque : pour ces essais sur pack IGBT en Silicium, ALSTOM utilise en général le tore Pearson modèle 101 [26] (voir Tableau 3).

Tableau 2 - Caractéristiques du tore Pearson modèle 5046 [26] :

Calibre en courant	100 Arms max
Pic maximum de courant	25000 A max
Sensibilité	0,01 V/A $\pm 0,5\%$
Sortie	50 Ω
Temps de montée utilisable	20 ns
Fréquence de coupure basse pour -3dB	0,5 Hz (environ)
Fréquence de coupure haute pour -3dB	20 MHz (environ)
Géométrie	

Tableau 3 - Caractéristiques du tore Pearson modèle 101 [26] :

Calibre en courant	200 Arms max
Pic maximum de courant	50000 A max
Sensibilité	10 mV/A $+1/-0\%$
Sortie	50 Ω
Temps de montée utilisable	100 ns
Fréquence de coupure basse pour -3dB	0,25 Hz (environ)
Fréquence de coupure haute pour -3dB	4 MHz (environ)
Géométrie	

VI.1.2 Le capteur à effet Hall

Le Tableau 4 présente les caractéristiques du capteur à effet Hall.


Tableau 4 - Le capteur à effet Hall :

Principe	Circuit magnétique traversé par champ magnétique produit par le courant à mesurer. Cellule Hall (semi-conducteur) disposé dans l'entrefer du circuit magnétique donne une image en tension du courant mesuré grâce à un générateur de courant. 3 catégories : boucle ouverte, boucle fermée, boucle ETA.
Type de mesure	DC / AC / impulsions.
Avantages	Mesures toutes composantes AC / DC / AC+DC (tension image du champ magnétique). Réponse instantanée (grande précision, faible déphasage). Conversion d'intensité. Isolation galvanique.
Inconvénients	Prix élevé (ajout de l'unité de traitement). Contraintes géométriques imposées par le capteur (même si certaines pinces ampèremétrique sont ouvrantes). Bande passante limitée (voir produit sélectionné pour l'application). Difficulté à mesurer les faibles courants.

Pour notre application et nos besoins de mesure précise du courant commuté ramenée sur un oscilloscope, le type de capteur à effet Hall le plus adapté est la pince ampèremétrique ou pince à effet Hall [28].

La gamme des produits propose une large gamme en courant, allant jusqu'aux forts courants. Mais la bande passante chute considérablement avec le calibre en courant. Ce qui proscrie totalement ce type de capteur pour des mesures de commutation en courant. Malgré cela, nous avons choisi de sélectionner une pince ampèremétrique de référence LEM PR 200 [28] afin d'en observer les caractéristiques (voir Tableau 5).

Tableau 5 - Caractéristiques de la pince ampèremétrique LEM PR 200 [28] :

Calibre en courant	20 A à 200 A ACrms ou DC
Sensibilité	± 10 mV/A (20 A) ± 100 mV/A (200 A)
Résolution	± 10 mA (20 A) ± 100 mA (200 A)
Temps de montée utilisable	100ns
Bande passante (petit signal)	DC à 10 kHz (-1dB)
Géométrie	

VI.1.3 Le capteur à bobine de Rogowski

Les capteurs de courant de type transformateur de courant ou capteur à Hall utilise des matériaux magnétiques pour effectuer la mesure. Or, ces matériaux conduisent à des difficultés tel que : les phénomènes de rémanence, d'hystérésis, de non-linéarité, de pertes ... L'idée est donc de réaliser un capteur de courant sans circuit magnétique. Il existe plusieurs variantes de conceptions : l'utilisation d'éléments de détection de champ à forte sensibilité (AMR, GMR, etc.), les bobines de Rogowski et les bobines de Rogowski planaires (PRIME de LEM ou autres) [29]. Nous allons ici nous concentrer uniquement sur les bobines de Rogowski les plus adaptés à nos besoins (voir Tableau 6).

Tableau 6 - Le capteur à bobine de Rogowski :

Principe	Conducteur constitué de spires bobinées autour d'un cylindre flexible non ferromagnétique (résine). Image du courant mesuré sous forme de tension déphasé de +90°. Fonctionne selon les principes du théorème d'Ampère.
Type de mesure	AC / impulsions.
Avantages	Mesures de forts courants. Flexible souple s'adaptant à tout conducteur. Conversion d'intensité. Isolation galvanique. Absence d'effet de saturation, très léger (pas de circuit magnétique). Très bonne sensibilité.
Inconvénients	Mesure AC / Impulsions. Plus le rayon moyen du tore augmente, plus la bande passante diminue. Traitement électronique. Sensible aux champs externes (perturbations).

Pour notre application, les types de tore de Rogowski sélectionnés sont les modèles « CWT ULTRA Mini » de la société PEM [30]. En effet, ce sont des appareils proposant la meilleure bande passante et précision, pour une large gamme en courant allant de 30A_{peak} à 1200A_{peak}. Ces tores ont une circonférence de 80mm pour un diamètre de 1,7mm et sont prévus pour une isolation de 1,2kV, ce qui correspond à nos besoins (voir Tableau 8).

Pour notre application, nous avons sélectionné en fonction du besoin en calibre en courant, la référence CWT3 ULTRA Mini [30] (voir Tableau 7). L'idée étant de choisir un calibre en courant permettant de visualiser le sur-courant lors de l'amorçage, tout en gardant un calibre le plus faible possible pour garder une bonne sensibilité de l'appareil.

Tableau 7 - Caractéristiques du tore de Rogowski CWT3 ULTRA Mini [30]:


Calibre en courant	600 A peak
Sensibilité	10 mV/A
Fréquence de coupure basse pour -3dB	6,2 Hz
Fréquence de coupure haute pour -3dB	20 MHz
Pic de di/dt	20 kA/ μ s
Retard	(entre 30ns et 40ns)
Géométrie	

Tableau 8 - Tableau proposé par le constructeur présentant les caractéristiques des tores de Rogowski CWTx ULTRA Mini [30]:

Type	Sensitivity (mV/A)	Peak current (A)	Peak di/dt (kA/ μ S)	Noise max (mV _{pk-pk})	Droop typ. (%/ μ s)	LF (-3dB) bandwidth f_L typ. (Hz)	Gain @ 50 Hz typ. (dB's)	Frequency for -1% gain typ. (Hz)	HF (3dB) bandwidth f_H typ. (MHz)
CWT015	200.0	30.0	1.0	20.0	0.100	116.0	-14.9	287.0	20.0
CWT03	100.0	60.0	2.0	15.0	0.060	66.5	-6.2	167.0	20.0
CWT06	50.0	120.0	4.0	12.0	0.030	32.0	-0.5	70.0	20.0
CWT1	20.0	300.0	10.0	10.0	0.009	9.0	0.0	24.0	20.0
CWT3	10.0	600.0	20.0	10.0	0.006	6.2	0.0	13.0	20.0
CWT6	5.0	1200.0	40.0	10.0	0.004	3.2	0.0	7.9	20.0

Remarque : Pour effectuer des mesures de courant sur des Bondings à l'intérieur d'un pack, nous allons privilégier ces tores de Rogowski ULTRA Mini pour leur compacité. Mais dans la littérature nous allons trouver des études visant à réaliser des tores de courant permettant d'effectuer des mesures précises dans un encombrement minimal. Par exemple, en 2012, Hirai et al. ont proposé un « Film Current Sensor » permettant de réaliser des mesures de courant sur des Bondings de pack en garantissant une bonne Bande Passante de 110MHz et une bonne compacité puisque le concept comportent deux boucles de 1,5 mm² chacune [31].

essayant de dégrader le moins possible l'inductance de boucle de notre circuit (appareil intrusif). Malgré tout, la géométrie de l'appareil semble se bien se prêter à sa mise en place dans un Bus-barre. De plus, cette solution par Shunt ne permet pas de garantir l'isolement galvanique, mais avec un référencement du shunt à la masse, nous allons pouvoir effectuer nos mesures.

Nous allons détailler certains critères clés permettant d'effectuer le choix du Shunt.

VI.1.6 Critères clés permettant d'effectuer le choix d'un Shunt

VI.1.6.1 La bande passante de l'appareil

Le choix du Shunt permet de garantir une bonne bande passante dans la mesure du courant. En effet, si nous souhaitons observer des commutations en courant avec des temps d'évolution de l'ordre de la dizaine de nanosecondes, noté t_r . Et que nous nous appuyons sur les formules proposées par Tektronix dans sa note applicative [33], nous devons avoir un temps d'évolution (montée ou descente) maximal de l'appareil de mesure (oscilloscope + sonde), noté t_m , très faible par rapport à l'évolution maximale de la mesure. Pour une précision raisonnable (de l'ordre de 2% à 5% d'erreur), nous devons avoir :

$t_m \leq (t_r / x)$	(A-7)
----------------------	-------

Avec :

- $x \approx [3 \text{ à } 5]$; pour 2% à 5% d'erreur,
- t_m : temps d'évolution maximal de l'appareil de mesure,
- t_r : temps d'évolution réel du signal.

Dans notre cas, si nous prenons pour hypothèse que le temps maximal de la commutation est de : $t_r = 10ns$. Nous devons bénéficier d'un appareil de mesure avec : $t_m \leq 2ns$, pour une erreur de l'ordre de 2%. Or, si nous nous intéressons au Shunt, sur le Tableau 10 nous voyons que le Shunt choisi répond tout juste à cette contrainte avec : $t_m = 2ns$.

Remarque : pour certains appareils de mesure le temps de montée maximal n'est pas spécifié, dans ce cas, nous pouvons approximer la valeur du temps de montée à partir de la bande passante (fréquence de coupure haute) à partir de l'équation suivante [33]:

$t_m = \frac{\ln(9)}{(2\pi \times f_{cHF})} \approx \frac{0,35}{f_{cHF}}$	(A-8)
---	-------

Avec :

- f_{cHF} : fréquence de coupure haute de l'appareil.

Pour le Shunt choisi, nous retrouvons à partir de la fréquence de coupure haute de l'appareil ($f_{cHF} = 200MHz$) un temps d'évolution maximal de l'appareil : $t_m \approx 1,75ns$. Ce qui correspond à la valeur de 2ns donnée par le constructeur.

VI.1.6.2 Les contraintes thermiques sur le Shunt

Nous devons vérifier que le niveau et le temps d'application du courant dans le Shunt ne pose pas de dégradations thermiques. Pour cela, nous nous appuyons sur l'énergie maximale fournie par le constructeur (dans notre choix, $E_{max}=125J$), puisque notre fonctionnement reste temporaire lorsque nous utilisons la commande dite « double-pulse ».

Remarque : dans un fonctionnement continu (onduleur ou autres), nous nous serions basés sur la puissance limite exigée par le constructeur (en continu) afin de vérifier que nous respectons bien les contraintes thermiques.

Ici, nous devons donc calculer l'énergie maximale vue par le Shunt en fin de séquence « double-pulse ». Mais aussi l'énergie maximale vue par le Shunt lors d'un court-circuit du bras afin de ne pas le détériorer.

Rappel de l'équation de l'énergie dans une résistance (le Shunt) :

$E_r = R_{shunt} \cdot \int_{t_1}^{t_2} i^2 dt$	(A-9)
---	-------

Avec :

- R_{shunt} : la valeur de la résistance du Shunt,
- $i(t)$: le courant instantané traversant le Shunt pendant un intervalle de temps $[t_1 ; t_2]$.

Fixons pour hypothèse, la forme d'onde du courant traversant le Shunt présentée Figure 7.




Figure 7 - Hypothèse sur la forme d'onde du courant dans le Shunt lors d'un fonctionnement « double-pulse ».

D'après cette forme d'onde, l'énergie traversant le Shunt en fin de séquence peut simplement s'écrire :

$$E_r = R_{shunt} \cdot I_{commuté}^2 \cdot \left[\frac{t_{on1}}{2} + t_{on2} \right] \quad (\text{A-10})$$

Avec :

- $I_{commuté}$: la valeur du courant que nous souhaitons commuté,
- t_{on1} : le temps permettant d'atteindre le niveau de courant souhaité, pouvant s'exprimer par :

$$t_{on1} = \frac{L_{charge}}{V_{bus}} \cdot I_{commuté} \quad (\text{A-11})$$

- t_{on2} : le temps entre l'amorçage et le deuxième blocage du composant (choisi par l'utilisateur).

Il faut donc que cette énergie calculée soit plus faible que la valeur maximale fixée pour cet appareil.

Exemple :

Hypothèses : $R_{shunt} = 10m\Omega$; $I_{commuté} = 200A$; $L_{charge} = 1mH$; $V_{bus} = 600V$; $t_{on2} = 10\mu s$.

Soit : $(E_r \approx 71mJ) < (E_{max_shunt} \approx 125J)$

Pour notre application, ce shunt semble bien adapté. En revanche, si nous avons une phase de défaut, avec un court-circuit du bras de commutation, nous allons avoir la totalité de l'énergie dans le condensateur du bus DC qui va se décharger dans la résistance du Shunt et dans les résistances présentes dans la boucle (« R_{dsON} » éventuelles ou autres). Le pire cas étant lorsque la totalité de l'énergie des condensateurs se décharge dans le Shunt (l'alimentation étant considérée suffisamment lente et limitée en courant ce qui ne permet pas de recharger la tension du bus DC durant cette phase). Nous pouvons ainsi simplement écrire l'équation suivante :

$$\left(E_c = \frac{1}{2} \cdot C \cdot V_{bus}^2 \right) < E_{max_shunt} \quad (\text{A-12})$$

Dans notre application, cette contrainte ne peut pas être respectée au vue des condensateurs que nous souhaitons mettre en œuvre. Mais un Shunt proposant une énergie maximale plus importante nous aurait posé des problèmes de géométries et d'assemblages mécaniques. De plus, lors de ces phases de défaut, même si le Shunt est préservé, l'entrée de l'oscilloscope qui y est associé risque de casser. En effet, les courants de court-circuit étant très important, ils conduisent à des dépassements de la tension d'entrée maximale permise par les oscilloscopes.

VI.1.6.3 La chute de tension amenée par le Shunt

Le choix d'une valeur de résistance sur le Shunt doit être effectué en tenant compte de plusieurs contraintes. En effet, la valeur de la résistance doit être suffisante pour garantir une précision dans la mesure. Mais pas trop importante non plus, d'un part, pour des raisons de thermiques (voir partie VI.1.6.2). D'autre part, sur notre montage, la chute de tension amenée par le Shunt réduit la tension appliquée aux bras de commutation, il faut donc que cette tension reste négligeable devant la tension du bus DC.

De plus, le Shunt ne permettant pas de bénéficier d'isolement galvanique, il sera placé et référencé par rapport à la masse du montage. Or, lors de la mesure de la tension aux bornes du semi-conducteur avec une sonde passive, celle-ci sera référencé par rapport à cette masse. Cette mesure de tension aux bornes du semi-conducteur comprendra dans cette configuration la chute de tension du Shunt, il faut donc qu'elle soit négligeable devant la valeur à mesurer.

VI.2 La mesure de la tension

VI.2.1 Les sondes passives

La sonde de tension passive sélectionnée est une sonde de la société Tektronix [34] modèle P5100 [35] dont les caractéristiques sont présentées dans le Tableau 11.

Tableau 11 - Caractéristiques de la sonde de tension passive Tek P5100 [34] [35] :

Tension maximale (V_{DC} ou RMS)	Atténuation	Bande passante	Temps de montée (typique)	Résistance d'entrée	Capacité d'entrée	Capacité compatible (sur l'entrée de l'oscilloscope)
2,5 kV (DC + Pic AC) 1000 V CAT III	x100	250 MHz	1,75 ns	10 M Ω	2,75 pF	7 à 30 pF

Le Tableau 12 présente les caractéristiques de la sonde passive du type Tek 6139A [34].

Tableau 12 - Caractéristiques de la sonde de tension passive Tek P6139A [34] :

Tension maximale (V_{DC} ou RMS)	Atténuation	Bande passante	Résistance d'entrée	Capacité d'entrée	Capacité compatible (sur l'entrée de l'oscilloscope)
300 V CAT III	x10	500 MHz	10 M Ω	8 pF	8 à 18 pF

VI.2.2 Les sondes actives

Il existe plusieurs constructeurs de sonde de tension active comme par exemple la société Tektronix [34] ou la société Teseq Schaffner [36]. Pour notre besoin, nous avons identifié une sonde de tension active de la société Tektronix modèle P5205 [34] dont les caractéristiques sont présentées dans le Tableau 13.

Tableau 13 - Caractéristiques de la sonde de tension active Tek P5205 [34] :

Tension différentielle maximale (V_{DC} ou RMS)	Atténuation	Bande passante	Résistance d'entrée	Capacité d'entrée
1300 V pic 1000 V CAT II	x50 / x500	100 MHz	4 M Ω	7 pF

VI.2.3 Conclusion sur le choix de la sonde de tension pour notre montage

Pour notre montage, nous allons privilégier l'utilisation de **sonde de tension passive** (Tek P5100, voir détail dans la partie VI.2.1). En effet, cette sonde de tension est adaptée en termes de niveau de tension à mesurer (atténuation et calibre en tension). De plus, elle présente une bande

passante élevée qui correspond à nos besoins. D'autre part, cette sonde passive est compatible avec les oscilloscopes dont nous disposons.

VI.3 Interaction entre la sonde de tension et l'entrée de l'oscilloscope

Le but de cette partie est d'expliquer l'interaction entre la sonde et l'entrée de l'oscilloscope afin de bien choisir des appareils compatibles. De plus, nous allons voir pourquoi effectuer un réglage de la capacité d'entrée de la sonde de tension (compensation Basse Fréquence). Nous allons effectuer une modélisation simplifiée de la sonde de tension reliée à une entrée de l'oscilloscope (voir Figure 8).




Figure 8 - Modélisation simplifiée de la sonde de tension atténuatrice reliée à l'oscilloscope.

Le câble peut introduire des phénomènes de résonances amenés par les inductances parasites (lié à la longueur du câble du fils de masse), mais nous allons négliger ces phénomènes en considérant un montage de la sonde effectué de manière optimale. Sur ce schéma simplifié, considérons une capacité notée « $C_{\text{équivalent}}$ » égale à $(C_{\text{câble}} + C_{\text{corps}} + C_o)$. L'association de la sonde et de l'oscilloscope forme un pont diviseur RC avec pour fonction de transfert dans le domaine de Laplace $H(p)$:

$$H(p) = G_{BF} \times \frac{1 + p \cdot \tau_1}{1 + p \cdot \tau_2} \quad (\text{A-13})$$

Avec :

- G_{BF} : le gain à basse fréquence pouvant s'écrire : $G_{BF} = R_o / (R_o + R_t)$
- τ_1 : la constante de temps pouvant s'écrire : $\tau_1 = R_o \cdot C_{\text{équivalent}}$
- τ_2 : la constante de temps pouvant s'écrire : $\tau_2 = R_t \cdot C_t$
- p : la variable de Laplace.

Afin d'avoir une même atténuation de toutes les fréquences il faut que τ_1 soit égale à τ_2 , c'est-à-dire que :

$$R_t \cdot C_t = R_o \cdot C_{\text{équivalent}} \quad (\text{A-14})$$

Avec : $C_{\text{équivalent}} = C_{\text{câble}} + C_{\text{corps}} + C_o$.

Cette condition d'égalité sera atteinte en jouant sur la capacité variable présente dans le corps de la sonde (C_{corps}). La compensation basse fréquence étant effectuée en reliant la sonde de tension à un générateur de signal créneau présent sur l'oscilloscope. Ainsi la sonde est dite sous-compensée lorsque $(R_t \cdot C_t < R_o \cdot C_{\text{équivalent}})$ et est dite surcompensée lorsque $(R_t \cdot C_t > R_o \cdot C_{\text{équivalent}})$.


Voici un exemple d'une association de sonde de tension passive Tek P5100 avec un oscilloscope Tek TDS5054B [34]. Les paramètres sont : $R_t = 10M\Omega$; $C_t = 2,75pF$; $C_{\text{corps}} = [7pF ; 30pF]$; $C_o = 18pF$; $R_o = 1M\Omega$. Sur cet exemple, la capacité amenée par le câble sera volontairement négligé, alors qu'en pratique elle sera compensée par le réglage sur signal carré (générateur créneau de l'oscilloscope). Nous obtenons ainsi une capacité du corps de la sonde qui devra être réglé à : $C_{\text{corps}} = 9,5pF$, ce qui entre bien dans la plage de réglage prévu par cette sonde. Cette sonde de tension est bien compatible avec l'oscilloscope choisie.

Remarque : il est important de noter que la compensation Basse Fréquence constitue qu'un des réglages à effectuer sur la sonde de tension. En effet, ce type de sonde de tension propose d'autres réglages afin de garantir une bonne mesure. A savoir, la compensation Haute Fréquence, le réglage du gain (précision en continu) et le réglage Haute Fréquence (pour plus de détail, voir [35]).

Annexe VII : Mise en place de la commande analogique du banc d'essai « méthode d'opposition » sur le logiciel de simulation PSIM[®] et premiers constats sur les limites du montage

VII.1 Mise en place du modulateur

Pour mettre en place la commande MLI, nous allons utiliser une commande par comparaison entre une porteuse et une modulante (voir Figure 9). Une fois la fonction MLI définie, nous pouvons ajouter des temps morts en sortie du signal qui sera envoyé aux interrupteurs. Cette sécurité permet de s'assurer que les deux interrupteurs d'un même bras de commutation ne soient pas fermés simultanément et évite le court-circuit du bus continu.



VII.2 Mise en place de la boucle de régulation

Le bras esclave va être piloté afin de réguler le courant traversant l'inductance d'opposition. Le but de cette régulation étant d'imposer une tension aux bornes de l'inductance d'opposition afin d'avoir un courant de forme sinusoïdale et déphasé d'un angle choisi par rapport à la tension de modulation. Pour cela, un régulateur de courant de type Proportionnel Intégral (PI) va être utilisé (voir Figure 10 et Figure 11). En effet, le régulateur PI permet d'assurer une bonne précision grâce au terme intégral et une bonne stabilité grâce au terme proportionnel.




Figure 10 - Schéma expliquant le principe de la régulation de courant PI.




Figure 11 - Diagramme de Fresnel présentant les différentes variables mis en jeu dans notre montage (à la fréquence du signal modulant).

Voici l'équation qui nous a permis de représenter le diagramme de Fresnel précédent :

$V_{esclave_f} = V_{maître_f} + j.L_{opp}.\omega.i_{opp}$	(A-15)
---	--------

La Figure 12 présente le schéma bloc de principe de la boucle de régulation de courant en instantanée (domaine de Laplace avec « p » la variable de Laplace).




Figure 12 - Schéma bloc de principe de la boucle de régulation de courant en instantanée avec la compensation.

Avant de régler notre régulateur, nous voyons sur ce schéma bloc apparaître une perturbation. Elle correspond à la variation de la tension du bras maître $V_{maître}$ qui évolue à la fréquence de la modulante (basse fréquence), c'est-à-dire plutôt lentement par rapport à la dynamique de la boucle de courant. Cette perturbation peut être compensée en utilisant le signal modulant du bras maître conformément à la Figure 12 et avec l'équation suivante :

$compensation = \frac{V_{maître}}{V_{bus}} = V_{ref_maître}$	(A-16)
---	--------

Une autre perturbation, qui n'apparaît pas sur le schéma bloc, est une erreur constante introduite par les temps morts et qui se traduit par une chute de tension supplémentaires dans le circuit électrique d'opposition. Nous avons estimé dans un premier temps que cette erreur statique peut être compensée par la partie intégrale du correcteur. La Figure 13 présente le schéma bloc équivalent de la nouvelle boucle compensée.




Figure 13 - Schéma bloc de principe de la boucle de régulation de courant en instantanée une fois la compensation effectuée.

A partir de ce schéma bloc, nous allons régler les paramètres de notre régulateur PI donc la fonction de transfert est :

$$R(p) = K_i \times \frac{1 + T_i \cdot p}{T_i \cdot p} \quad (\text{A-17})$$

Le diagramme de Bode permettant d'expliquer le choix des paramètres du correcteur est présenté sur la Figure 14.




Figure 14 - Diagramme de Bode permettant d'expliquer le choix des paramètres du correcteur PI.

Nous nous fixons une bande passante : $\omega_{BPi} = (2 \cdot \pi \cdot \frac{f_{sw}}{4})$ et une marge de phase de 60° . Ce qui donne :

$$\frac{1}{T_i} = \frac{\omega_{BP-i}}{\tan(60^\circ)} \quad (\text{A-18})$$

$$T_i = \frac{\tan(60^\circ)}{\left(2 \cdot \pi \cdot \frac{f_d}{4}\right)} \quad (\text{A-19})$$

Ensuite, nous avons un gain unitaire à la pulsation de la bande passante ω_{BPi} , nous trouvons ainsi :

$$K_i = \frac{L_{opp} \cdot \omega_{BP-i}}{k} \quad \text{Avec : } k = V_{bus} \quad (\text{A-20})$$

Exemples d'applications numériques :

- Pour un fréquence de découpage faible : ($f_d = 1kHz$; $L_{opp} = 1mH$ et $V_{bus} = 600V$)

$$\begin{cases} T_i \approx 1,1026ms. \\ K_i \approx 2,618.10^{-3}. \end{cases}$$

- Pour un fréquence de découpage élevée : ($f_d = 20kHz$; $L_{opp} = 1mH$ et $V_{bus} = 600V$)

$$\begin{cases} T_i \approx 55,1\mu s. \\ K_i \approx 52,36.10^{-3}. \end{cases}$$

Remarque : mise en place d'une boucle « anti-windup » :

En plus, de la simple régulation par correcteur PI, nous allons mettre en place une boucle dite « anti-windup » afin de contrôler le calcul intégral de notre correcteur. Cette boucle permet donc de prendre en compte l'éventualité de signaux saturés et ainsi d'arrêter l'intégration lors de ces saturations. Cette fonction permettant de rendre notre commande plus robuste.

VII.3 Premiers constats sur les limites du montage

VII.3.1 Limite de la plage de variations du déphasage

Nous constatons sur les simulations PSIM[®] que la plage de fonctionnement du déphasage se voit réduire par les temps morts. Le courant dans l'inductance d'opposition ne suit pas la sinusoïde de référence (voir exemple proposé sur la Figure 15).




Figure 15 - Formes d'ondes obtenues sous PSIM[®] du courant dans l'inductance d'opposition et sa consigne lorsque le déphasage est nul, $f_d=2,5kHz$ et le temps mort valant $10\mu s$.

La Figure 16 montre un schéma de principe présentant les chutes de tension amenées par la mise en place de temps mort.




Figure 16 - Schéma de principe présentant les chutes de tension amenées par la mise en place de temps mort.

L'équation qui exprime la chute de tension amenée par les temps morts pour une MLI régulière peut s'écrire sous la forme suivante :

$V_{Tmort} = (V_{bus} \times T_{mort} \times F_d \times \text{sign}(i_{opp}))$	(A- 21)
--	---------


Avec :

- V_{Tmort} : la chute de tension amenée par le temps mort,
- V_{bus} : la tension de bus appliquée au bras de commutation,
- T_{mort} : le temps mort,
- F_d : la fréquence de découpage,
- $\text{sign}(i_{opp})$: le signe du courant dans l'inductance d'opposition (positif ou négatif).

Ce problème de limites de plage de fonctionnement du déphasage dû aux temps morts, peut tout aussi bien ne pas en être un si nous n'avons pas besoin de balayer l'ensemble des déphasages possibles. Une solution consiste à améliorer la commande pour compenser ces temps morts. Mais n'a pas été adopté dans un premier temps.

VII.3.2 Limite de fonctionnement due aux profondeurs de modulations maximales

Nous avons une limite de fonctionnement donnée par les profondeurs de modulations maximales, c'est-à-dire, les tensions maximales que peuvent générer les deux bras. Le pire cas étant lorsque le déphasage est de 90° comme nous pouvons le voir sur le diagramme de Fresnel présenté sur la Figure 17.



VII.4 Notes sur le temps minimum de conduction, les temps morts, les butées des modulantes et les réglages liés à ces temps

Il est parfois important de garantir un temps de conduction d'un semi-conducteur lors d'un fonctionnement en mode onduleur MLI. Pour cela, nous allons détailler les formules permettant de régler les différentes variables de la commande afin de garantir un temps de conduction minimum choisi, noté : t_{cond_min} .

Nous obtenons avec ce fonctionnement un temps de conduction minimum :

$t_{cond_min} = \frac{\alpha_{min}}{f_{dec}} - t_{mort}$	(A- 22)
---	---------

Sachant que nous pouvons écrire pour notre montage :

$\alpha_{min} = \frac{1}{2} \cdot (-m_a + 1)$	(A- 23)
---	---------

Le temps de conduction minimum peut aussi s'écrire :

$t_{cond_min} = \frac{1}{2 \cdot f_{dec}} \cdot (-m_a + 1) - t_{mort}$	(A- 24)
---	---------

Exemple pour comprendre le réglage et les limites :

Si la profondeur de modulation est fixé à : $m_a = 0,9$. Nous avons un rapport cyclique minimum de : $\alpha_{min} = 0,05$. Mais que nous souhaitons aussi avoir un temps de conduction minimum de : $t_{cond_min} = 10\mu s$.

Alors pour une fréquence de découpage de : $f_{dec} = 1kHz$; le temps mort maximum pourra être de : $t_{mort_max} = 40\mu s$. Pour $f_{dec} = 2kHz$; le temps mort maximum pourra être de : $t_{mort_max} = 15\mu s$ etc ... Nous voyons ici apparaître le problème d'un temps mort trop petit. Il faudra donc une fois avoir atteint le temps mort min que nous souhaitons respecter (fixer notamment par les vitesses de commutation des semi-conducteurs) [37], soit diminuer la profondeur de modulation, soit limiter la fréquence de découpage, soit revoir à la baisse le temps de conduction minimum que nous avons choisi.

Le réglage des profondeurs de modulation (ou butées de fonctionnement) :

Nous avons vu qu'il nous a fallu nous fixer des valeurs pour les extremums du rapport cyclique et cela afin de garantir un temps de conduction minimum, pour une fréquence de découpage et un temps mort choisi. Mais cela ne suffit pas, en effet, ces butées seront appliquées sur le bras régulé en sortie du PI. Mais nous allons voir que le régulateur doit compenser les effets des temps morts et qu'il sera donc intéressant de diminuer la profondeur de modulation du bras esclave (en boucle ouverte) afin d'augmenter la plage de fonctionnement du bras régulé et ainsi s'assurer une bonne reproduction du courant de consigne.

Nous avons une inductance entre les 2 bras, nous pouvons donc considérer que la régulation reproduit quasiment le même rapport cyclique sur le bras régulé, que celui fixé sur le bras en boucle ouverte. Or, la présence de temps mort oblige la régulation à modifier ce rapport cyclique afin de compenser les effets de ces temps morts. Nous pouvons ainsi écrire la nouvelle expression du rapport cyclique pour le bras régulé suivante :

$\alpha_1(t) = \frac{1}{2} \cdot (m_a \cdot \sin(\omega \cdot t) + 1) + 2 \cdot t_{mort} \cdot f_{dec} \cdot \text{sign}(i_{opp}(t))$	(A- 25)
---	---------

(L'indice 1 correspond au bras régulé et l'indice 2 au bras en boucle ouverte).

Le pire cas se situe lorsque le déphasage entre les 2 bras est de 90° . Dans ce cas, lorsque le courant dans l'inductance change de signe, nous avons un extremum de rapport cyclique sur le bras en boucle ouverte et donc aussi sur le bras régulé.

Ainsi si nous cherchons à fixer la profondeur de modulation du bras en boucle ouverte, en fonction de la fréquence maximale de découpage souhaitée et la profondeur de modulation du bras régulé (préalablement réglée en fonction des temps de conduction minimum etc ...), nous allons utiliser l'expression suivante :

$m_{a2} < (m_{a1} - 4 \cdot t_{mort} \cdot f_{dec})$	(A- 26)
--	---------

Exemple pour comprendre les différents réglages :

Les vitesses de commutation et les retards de l'allumeur nous amène à choisir un temps mort minimum pour garantir le bon fonctionnement. Dans notre exemple, celui-ci est de $3\mu s$. Le temps de conduction minimum est fixé par le type de composant et ces caractéristiques, considérons $2\mu s$ (ce qui est très faible pour de l'IGBT-Si mais qui ne pose pas de problème avec nos composants SiC). Nous souhaiterions atteindre une fréquence de découpage maximale de $20kHz$ (valeur souvent fixée par le système). Nous allons ainsi fixer les 2 profondeurs de modulation de nos bras afin de respecter l'ensemble de ces contraintes, tout en reproduisant le plus fidèlement la consigne en courant. Ainsi la profondeur de modulation du bras régulé devra être :

$m_{a1_max} = 1 - 2 \cdot f_{dec} \cdot (t_{cond_min} + t_{mort})$	(A- 27)
--	---------

Soit : $m_{a1_max} = 0,8$.

Et la profondeur de modulation du bras en boucle ouverte devra être : $m_{a2} < 0,56$.

Annexe VIII : Pré-dimensionnement de la partie électrique du banc d'essai « méthode d'opposition » par simulations du convertisseur sous le logiciel PSIM[®] et par mise en équations

VIII.1 Pré-dimensionnement de l'alimentation du bus continu

Le bus continu doit être relié à une alimentation qui aura deux fonctions, d'un part elle doit permettre de charger les condensateurs présents sur le Bus, et d'autre part elle fournit la puissance nécessaire correspondant à l'ensemble des pertes de notre montage. C'est-à-dire, les pertes dans les semi-conducteurs des deux bras de notre montage, mais aussi les pertes dans les différents éléments passifs du montage : condensateurs sur le bus, inductance d'opposition ...

Dans une première approche, la tension maximale de l'alimentation doit correspondre à la tension maximale des packs. Pour l'instant, nous disposons de pack SiC tenant 1200V. L'alimentation devra donc pouvoir monter jusqu'à 1200V environ. Voire un peu plus si nous souhaitons tester d'autres packs dans le futur. Mais ce dimensionnement ne tenant pas compte des surtensions au blocage des composants qui limitent la tension de bus, nous allons partir sur une tension maximale de 1200V pour l'alimentation ce qui est largement suffisant.

$$U_{\max}=1200V.$$

La puissance maximale de l'alimentation :

- Puissance maximale dans un pack Si IGBT EUPEC FF300R17KE3 ($T_c=25^\circ\text{C}$ et $T_{vj}=150^\circ\text{C}$) $P_{\text{pack_max}} = 1450W$. Ce pack nous servant de gabarie pour le dimensionnement sachant que cette puissance évacuée correspond à un maximum que nous ne pourrons pas attendre en pratique.
- Puissance maximale dans l'inductance d'opposition, si nous considérons une résistance série d'environ $R_s = 10m\Omega$ (cette valeur évoluera suivant l'inductance choisie). Ce qui donne :

$$P_{\max} = R_s \times I_{\text{opp_eff}}^2 = 10 \cdot 10^{-3} \times (600 / \sqrt{2})^2 = 1800W.$$

- Les pertes dans les condensateurs de filtrage sont négligés car les résistances série de ces condensateurs reste faible et nous allons avoir plusieurs condensateurs en parallèle ce qui réduit la résistance série équivalente. De plus, le courant efficace dans les condensateurs est lui aussi faible.
- L'inductance de lissage du courant sur l'alimentation présente des pertes négligeables. En effet, l'alimentation ne fournissent que la puissance nécessaire aux pertes du montage (environ : $P_{\text{total}} \approx 2 \times 3 \times 1450 + 1800 = 10500W$), sous la tension bus de 1200V, cela donne des courants très faible d'environ une dizaine d'ampère. Donc des pertes faibles dans l'inductance de lissage.

L'alimentation devra donc avoir une tension réglable de 0 à 1200V environ et délivrer une puissance de minimum d'environ 10kW.

Après avoir fait plusieurs devis chez la société Technix, pour des raisons de budgets, nous avons décidé de bénéficier d'une alimentation disponible dans les locaux d'ALSTOM (bât. F) et répondant entièrement à nos besoins. Elle peut fournir une puissance d'environ 20kW sous 1kV.

VIII.2 Pré-dimensionnement du filtre d'entrée de l'alimentation (condensateurs et inductance de lissage)

VIII.2.1 Pré-dimensionnement des condensateurs

Le but étant de disposer d'un montage où les bras de commutation sont les plus symétriques possibles. C'est-à-dire, que nous allons disposer de deux Bus-barres, un pour chaque bras de commutation sur lequel nous allons placer un ou plusieurs condensateurs. Nous devons aussi diminuer au maximum l'inductance de boucle, il va donc falloir placer un condensateur principal de filtrage et des condensateurs de découplage au plus près du pack.

Pour dimensionner les condensateurs, tout d’abord, nous connaissons la tension maximale qui correspond à celle des calibres des packs. Ensuite, nous devons estimer les courants qui traversent ces condensateurs (pour le calibrer en courant efficace et courant maximal). Puis, nous allons nous fixer une ondulation de tension aux bornes de ces condensateurs, afin d’estimer les capacités nécessaires.

La Figure 18 présente un exemple de résultat de simulation présentant la tension et courant d’un condensateur, ainsi que le courant absorbé par le montage et le courant fourni par l’alimentation.




Figure 18 - Relevés de simulation PSIM® présentant notamment la tension et le courant dans les condensateurs de filtrage.

Sur ce montage, nous observons une ondulation de la tension sur le Bus à deux fois la fréquence de la modulante. Cette oscillation est causée par la puissance fluctuante au niveau de l’inductance d’opposition. Le schéma de principe du filtre d’entrée est présenté sur la Figure 19.




Figure 19 - Schéma de principe du filtre d’entrée.

En nous plaçant à deux fois la fréquence de la modulante et en résonnant avec les modèles d’impédances et des valeurs crêtes à crêtes, nous pouvons écrire :

$$\hat{V}_{Cbus_2.f_{mod}} = \frac{1}{C_{bus_total} \times 2.\omega_{mod}} \times \hat{I}_{Cbus_total_2.f_{mod}} \quad (\text{A-28})$$

Sachant que :

$$\hat{V}_{Cbus_2.f_{mod}} = \frac{\Delta V_{Cbus_2.f_{mod}}}{2} \quad (\text{A-29})$$

Nous pouvons estimer la valeur totale des condensateurs :

$$C_{bus_total} = \frac{1}{\Delta V_{Cbus_2.f_{mod}} \times \omega_{mod}} \times \hat{I}_{Cbus_total_2.f_{mod}} \quad (\text{A-30})$$

Calcul du courant crête dans le condensateur à deux fois la fréquence de la modulante :
Considérons le courant fondamental sur l'inductance d'opposition comme étant :

$$i_{opp_fond}(t) = I_{opp_max} \cdot \sin(\omega_{mod} \cdot t) \quad (\text{A- 31})$$

Nous pouvons écrire que la tension fondamentale aux bornes de cette inductance est :

$$v_{opp_fond}(t) = L_{opp} \cdot \frac{di_{opp_fond}(t)}{dt} = L_{opp} \cdot \omega_{mod} \cdot I_{opp_max} \cdot \cos(\omega_{mod} \cdot t) \quad (\text{A- 32})$$

Soit le calcul de la puissance fluctuante dans l'inductance d'opposition :

$$i_{opp_fond}(t) \times v_{opp_fond}(t) = \frac{1}{2} \times L_{opp} \times \omega_{mod} \times I_{opp_max}^2 \times \sin(2 \cdot \omega_{mod} \cdot t) \quad (\text{A- 33})$$

Conservation de la puissance instantanée (en négligeant les pertes) :

$$V_{bus} \times i_{Cbus_total_2.f_{mod}}(t) = i_{opp_fond}(t) \times v_{opp_fond}(t) \quad (\text{A- 34})$$

Le courant dans le condensateur à deux fois la fréquence de la modulante peut s'écrire :

$$i_{Cbus_total_2.f_{mod}}(t) = \frac{L_{opp} \cdot \omega_{mod}}{2 \cdot V_{bus}} \times I_{opp_max}^2 \times \sin(2 \cdot \omega_{mod} \cdot t) \quad (\text{A- 35})$$

Applications numériques pour un des cas les plus défavorables :

Hypothèses : $L_{opp_min} = 200\mu H$ (voir partie sur dimensionnement de l'inductance d'opposition pour comprendre le choix de cette valeur) ; $f_{mod_max} = 500Hz$; $I_{opp_max} = 600A$; $V_{bus_min} = 500V$.

$$i_{Cbus_total_2.f_{mod_max}}(t) = \frac{L_{opp} \cdot \omega_{mod}}{2 \cdot V_{bus}} \times I_{opp_max}^2 \approx 226,19A.$$

En nous fixant une ondulation de tension $\Delta V_{Cbus_2.f_{mod}}$ à 1% de la valeur maximale de la tension sur

le Bus, soit : $\Delta V_{Cbus_2.f_{mod}} = \frac{1}{100} \times 1100 = 11V$. Nous pouvons calculer les valeurs de

$C_{bus_1} = C_{bus_2}$:

$$C_{bus_1} = C_{bus_2} = \frac{1}{\Delta V_{Cbus_2.f_{mod}} \times \omega_{mod}} \times \frac{\hat{I}_{Cbus_total_2.f_{mod}}}{2} \quad (\text{A- 36})$$

Ce qui donne numériquement : $C_{bus_1} = C_{bus_2} = \frac{1}{\left(\frac{1}{100} \cdot 1100 \times 2 \cdot \pi \cdot 500\right)} \times \frac{226,19}{2} \approx 3,27mF$.

Soit une valeur choisie des condensateurs d'environ : $C_{bus_1} = C_{bus_2} = 3mF$.

Dimensionnement par simulation sous PSIM® :

Si nous procédons par simulation sous PSIM® et que nous réalisons une FFT du courant dans le condensateur sur le Bus-barre, nous pouvons mesurer la valeur du courant crête à deux fois la fréquence modulante.

La Figure 20 présente la mesure de la FFT du courant de référence, du courant dans l'inductance d'opposition et du courant dans une des deux condensateurs. Avec les mêmes hypothèses pour la simulation que celles prises pour les calculs analytiques : $V_{bus_min} = 500V$;

$$f_{\text{mod_max}} = 500\text{Hz} ; L_{\text{opp_min}} = 200\mu\text{H} ; I_{\text{opp_max}} = 600\text{A} ; m_{a_max} = 0,9 ; \text{temps_mort} = 1\mu\text{s} ;$$

$$f_{d_max} = 20\text{kHz} ; \varphi = 90^\circ .$$




Figure 20 - Transformées de Fourier obtenues sous PSIM® du courant dans un condensateur du bus-barre.

Nous mesurons sur ce relevé sur un des condensateurs : $\hat{I}_{C_{bus_1_2.f_{\text{mod}}}} \approx 117\text{A}$.

Applications numériques :

En nous fixant une ondulation de tension $\Delta V_{C_{bus_2.f_{\text{mod}}}}$ à 1% de la valeur maximale de la tension sur le Bus.

$$C_{bus_1} = \frac{1}{\left(\frac{1}{100} \cdot 1100 \times 2 \cdot \pi \cdot 500\right)} \times 117 \approx 3,38\text{mF} .$$

Soit une valeur standard choisie pour les condensateurs de : $C_{bus_1} = C_{bus_2} = 3\text{mF}$. Sachant que nous allons ajouter des condensateurs secondaires qui devraient compléter la valeur de 3mF.

Une fois ces deux condensateurs de 3mF mise en place sur le bus-barre, nous avons effectué une simulation sous PSIM® pour vérifier l'ondulation de tension du bus pour les mêmes paramètres que précédemment (voir Figure 21). Nous voyons sur cette simulation PSIM® que nous retrouvons environ l'ondulation de tension $\Delta V_{C_{bus_2.f_{\text{mod}}}}$ de 1% de la valeur maximale de la tension sur le Bus, puisque nous avons 12V au lieu des 11V théorique d'ondulation.




Figure 21 - Relevés de simulation PSIM® présentant notamment la tension et le courant dans les condensateurs de filtrage.

VIII.2.2 Pré-dimensionnement de l'inductance de lissage

Nous souhaitons filtrer l'ensemble des perturbations harmoniques présentes sur le courant d'entrée. Nous avons vu qu'il y a de la composante à deux fois la fréquence de la modulante et des composantes à la fréquence de découpage. La valeur de l'inductance de lissage est donc calculée à partir d'un critère fréquentiel.

Si nous choisissons d'atténuer de 40dB les raies centrées sur deux fois la fréquence de la modulante, nous avons :

$$f_{0_2.f_{mod}} = \frac{2 \cdot f_{mod}}{10} \tag{A-37}$$

Soit la fonction de transfert du filtre suivante :

$$G = \frac{1}{\left(1 - \left(\frac{\omega}{\omega_0}\right)^2\right)} \tag{A-38}$$

Or, nous savons que :

$$f_{0_2.f_{mod}} = \frac{1}{2 \cdot \pi \cdot \sqrt{L_{filtrage} \times C_{bus_total}}} \tag{A-39}$$

Soit :

$$L_{filtrage} = \frac{1}{\left(2 \cdot \pi \cdot f_{0_2.f_{mod}}\right)^2 \times C_{bus_total}} \tag{A-40}$$

Applications numériques pour un des cas les plus défavorables :

$$L_{filtrage} = \frac{1}{\left(2 \cdot \pi \cdot \frac{2 \cdot f_{mod_min}}{10}\right)^2 \times C_{bus_total}} = \frac{1}{\left(2 \cdot \pi \cdot \frac{2.50}{10}\right)^2 \times 2.3 \cdot 10^{-3}} \approx 42,22mH.$$

Nous allons donc prendre pour valeur pour l'inductance de filtrage ayant pour valeur minimale : $L_{filtrage} = 43mH$ minimum. Avec un courant la traversant d'environ 10A maximum (lié aux pertes du montage).

Dans la pratique, nous disposons d'une inductance ALSTOM de 70mH pour 50A avec des points intermédiaires : [10-20-30-70mH], qui vont nous permettre d'ajuster au plus juste la valeur de cette inductance.

Après simulation sous PSIM[®], nous constatons qu'avec les valeurs de $L_{filtrage} = 70mH$ et $C_{bus_1} = C_{bus_2} = 3mF$ nous avons des oscillations à la fréquence de coupure du filtre LC. Or, ces oscillations conduisent à des variations importantes de la tension sur le Bus. Sachant que nous sommes fixés une ondulation maximale de tension sur le Bus de 1% de la tension de Bus maximale, nous devons amortir ces oscillations. Pour cela, sous PSIM[®], nous devons placer une résistance en série avec l'inductance de filtrage afin d'amortir ces oscillations. L'amortissement de cette oscillation à la fréquence de coupure du filtre peut s'exprimer sous la forme :

$$\zeta = \frac{R_{s_filtrage}}{2} \times \sqrt{\frac{C_{bus_total}}{L_{filtrage}}} \quad (\text{A-41})$$

Nous voyons donc sur cette formule l'importance d'avoir pour les simulations une forte valeur de résistance (en tenant compte de la chute de tension sur causée par l'ajout de cette résistance).

La Figure 22 présente un exemple de simulation sous PSIM[®] permettant d'illustrer l'amortissement de l'ondulation de la tension sur le Bus au démarrage pour les paramètres suivant : $L_{filtrage} = 70mH$; $C_{bus_1} = C_{bus_2} = 3mF$; $V_{bus_min} = 500V$; $f_{mod_max} = 500Hz$; $L_{opp_min} = 200\mu H$; $I_{opp_max} = 600A$; $m_{a_max} = 0,9$; $temps_mort = 1\mu s$; $f_{d_max} = 20kHz$; $\varphi = 90^\circ$.




Figure 22 - Exemple de simulation sous PSIM[®] permettant d'illustrer l'amortissement de l'ondulation de la tension sur le Bus au démarrage.

En pratique, ce problème d'amortissement de la tension de bus au démarrage du montage ne nous arrivera pas puisque nous ne démarrerons jamais sous pleine puissance (rampe de démarrage).

Remarque : Le courant qui va traverser l'inductance de filtrage restera de quelques dizaines d'ampères puisqu'il s'agit uniquement du courant alimentant les pertes du montage.

VIII.3 Pré-dimensionnement de l'inductance d'opposition

L'inductance d'opposition permet d'accoupler les deux bras de commutation, sa valeur va conditionner la qualité de la forme d'onde du courant de sortie du bras onduleur. En effet, nous avons vu que la régulation de courant joue sur la tension aux bornes de cette inductance pour obtenir le courant souhaité.

Les critères de dimensionnement de cette inductance sont la valeur du courant qui la traverse (valeur efficace et maximale) et l'ondulation maximale admissible sur ce courant.

Le courant qui traverse cette inductance d'opposition a pour expression :

$$i_{opp_fond}(t) = I_{opp_max} \cdot \sin(\omega t - \varphi) \quad (\text{A-42})$$

Dans notre cas, nous aurons : $I_{opp_max} = 600A$.

Soit une valeur efficace de : $I_{opp_eff} = \frac{600}{\sqrt{2}} \approx 424,26A$.

Nous devons estimer l'ondulation de courant ΔI_{opp} lorsque la fréquence de modulante est faible (voire nulle). Pour cela, nous allons nous placer dans une phase de roue libre comme le montre le schéma de principe présenté sur la Figure 23.




Figure 23 - Une phase de roue libre sur le schéma de principe « méthode d'opposition ».

Hypothèses de travail :

Nous nous plaçons dans une phase de roue libre avec $i_{opp}(t) > 0$. Nous avons le semi-conducteur T1 et la diode D2 qui sont passants. Le semi-conducteur T1 est de type IGBT pour cette étude (en pratique, notre montage pourra être monté avec différentes technologie, soit IGBT-Si, soit MOSFET-SiC). Cet IGBT ainsi que la diode D2, seront modélisés à l'état passant par une source de tension (V_{0_T1} et V_{0_D2}) en série avec une résistance (R_{d_T1} et R_{d_D2}). D'autre part, l'inductance d'opposition sera modélisé avec une résistance série $R_s = 10m\Omega$.

Dans cette phase de roue libre, nous voyons que le courant dans l'inductance d'opposition $i_{opp}(t)$ est régi par l'équation différentielle suivante :

$$\frac{L_{opp}}{R_{eq}} \cdot \frac{di_{opp}(t)}{dt} + i_{opp}(t) = -\frac{V_{0_T1} + V_{0_D2}}{R_{eq}} \quad (\text{A-43})$$

Avec :

$$R_{eq} = R_s + R_{d_T1} + R_{d_D2} \quad (\text{A-44})$$

La solution de cette équation différentielle nous permet d'obtenir l'évolution de $i_{opp}(t)$ pour un rapport cyclique maximal, c'est-à-dire pour $\cos(\varphi) = 0$:

$$i_{opp}(t) = -\frac{V_{0_T1} + V_{0_D2}}{R_{eq}} + \left(\frac{V_{0_T1} + V_{0_D2}}{R_{eq}} + I_{opp_max} \right) e^{-\left(\frac{t}{\tau}\right)} \quad (\text{A-45})$$

Avec, la constante de temps de décharge de l'inductance d'opposition :

$$\tau = \frac{L_{opp}}{R_{eq}} \quad (\text{A-46})$$

La forme du courant dans l'inductance d'opposition est présentée sur la Figure 24.




Figure 24 - Formes d'ondes du courant de référence et du courant mesuré dans l'inductance d'opposition, à l'échelle de la fréquence de découpage.

Nous pouvons remplacer l'exponentielle d'évolution du courant $i_{opp}(t)$ par une tangente à l'origine puisque la constante de temps τ est grand devant la période de découpage.

L'ondulation du courant peut ainsi s'exprimer :

$$\Delta i_{opp} = I_{opp_max} - I_{opp_min} \quad (\text{A-47})$$

Avec : I_{opp_min} la valeur du courant pour $t = \alpha T_d$.

L'expression de l'ondulation de courant devient :

$$\Delta i_{opp} = m_{a_max} T_d \cdot \frac{R_{eq}}{L_{opp}} \cdot \left(I_{opp_max} + \frac{V_{0_T1} + V_{0_D2}}{R_{eq}} \right) \quad (\text{A-48})$$

Pour une ondulation maximale de courant choisie, nous pouvons estimer la valeur de l'inductance d'opposition à mettre en œuvre dans notre manipulation, à partir de cette équation :

$$L_{opp} = m_{a_max} \cdot \frac{R_{eq}}{f_d \cdot \Delta i_{opp}} \cdot \left(I_{opp_max} + \frac{V_{0_T1} + V_{0_D2}}{R_{eq}} \right) \quad (\text{A-49})$$

Applications numériques :

- Pour une ondulation maximale du courant de 5% de la valeur maximale de $I_{opp_max} = 600A$.

Soit : $\Delta i_{opp_max} = 30A$.

- Pour les semi-conducteurs, nous prenons pour hypothèses que nous avons un seul pack Si IGBT EUPEC FF300R17KE3 avec $T_j = 125^\circ C$, ce qui conduit aux caractéristiques suivantes :

$$R_{d_T1} = 4,6m\Omega ; R_{d_D2} = 2,7m\Omega ; V_{0_T1} = 1V ; V_{0_D2} = 1,1V .$$

- La fréquence de découpage sera prise minimale afin de garantir l'ondulation maximale (pire cas de fréquence de découpage). Soit : $f_d = f_{d_min} = 1kHz$.

Nous avons donc le calcul de la valeur de l'inductance suivant :

$$L_{opp} = 0,9 \times \frac{(4,6 \cdot 10^{-3} + 2,7 \cdot 10^{-3} + 10 \cdot 10^{-3})}{1 \cdot 10^3 \times 30} \left(600 + \frac{(1+1,1)}{(4,6 \cdot 10^{-3} + 2,7 \cdot 10^{-3} + 10 \cdot 10^{-3})} \right) \approx 375 \mu H.$$

Nous pouvons disposer d'une inductance (interne ALSTOM) présentant des points intermédiaires permettant de fonctionner avec :

$$L_{opp} [\mu H] = [1000 - 800 - 600 - 400 - 200 - 90].$$

La Figure 25 présente le résultat de simulation dans les conditions décrites précédemment : $L_{filtrage} = 70mH$; $C_{bus_1} = C_{bus_2} = 3mF$; $V_{bus_min} = 500V$; $f_{mod} = 20Hz$; $L_{opp} = 400mH$; $I_{opp_max} = 600A$; $m_{a_max} = 0,9$; $temps_mort = 1\mu s$; $f_{d_min} = 1kHz$; $\varphi = 90^\circ$.




Figure 25 - Relevés PSIM® du courant de consigne et du courant mesuré, ainsi que les bornes minimum et maximum du courant.

Sur ces simulations dans les configurations que nous avons choisies précédemment (cas critique), nous constatons que l'ondulation choisie de 5% de la valeur maximale du courant est respectée.

Le dimensionnement de l'inductance que nous avons effectué correspond à une valeur minimale permettant le garantir une ondulation de courant choisie, pour des fréquences de modulation faible (voire nulle). Mais cela ne suffit pas pour balayer l'ensemble des points de fonctionnement du montage. En effet, une valeur trop forte d'inductance peut amener à un filtrage de la sinusoïde à la fréquence de modulante ce qui peut dégrade les formes d'ondes du courant dans l'inductance d'opposition. Ce filtrage correspond à une limite physique du montage. En fait, la commande ne peut pas imposer une charge de l'inductance d'opposition ayant une rapidité ou pente supérieure à cette la limite physique. Voici l'expression exprimant cette limite physique :

$$pente_self_{max} = \alpha_{max} \times \frac{V_{bus}}{L_{opp}} = \frac{1}{2} \times (m_{a_max} + 1) \times \frac{V_{bus}}{L_{opp}} \tag{A- 50}$$

Il faudra donc pour certains points de fonctionnement nécessitant une pente supérieure à cette limite physique soit diminuer la valeur de l'inductance soit augmenter la tension de bus. Cette diminution de la valeur de l'inductance pourra se faire par palier grâce à des points intermédiaires pris sur l'inductance de départ de 1mH.

Nous avons donc une valeur minimale de valeur d'inductance d'opposition à maintenir pour garantir l'ondulation de courant choisie, avec l'expression déjà expliquée précédemment et obtenue sur une phase de roue libre :

$$L_{opp} \geq m_{a_max} \cdot \frac{(R_S + R_{d_T1} + R_{d_D2})}{f_d \cdot \Delta i_{opp}} \left(I_{opp_max} + \frac{(V_{0_T1} + V_{0_D2})}{(R_S + R_{d_T1} + R_{d_D2})} \right) \quad (\text{A- 51})$$

Mais nous avons aussi besoin de garantir que la pente fixée par les paramètres physiques du montage soit bien supérieure à la pente imposée par la consigne en courant afin de rendre possible la régulation du courant.

La Figure 26 présente un exemple de point de fonctionnement où la pente fixée par les paramètres physiques du montage est inférieure à la pente imposée par la consigne en courant : $L_{filtrage} = 70mH$; $C_{bus_1} = C_{bus_2} = 3mF$; $V_{bus_min} = 500V$; $f_{mod} = 200Hz$; $L_{opp} = 1mH$; $I_{opp_max} = 600A$; $m_{a_max} = 0,9$; $temps_mort = 1\mu s$; $f_{d_min} = 20kHz$; $\varphi = 90^\circ$.




Figure 26 - Relevés PSIM® du courant de consigne et du courant mesuré, ainsi que les bornes minimum et maximum du courant, dans une situation où le choix de la valeur de l'inductance d'opposition n'est pas adapté.

Sur ces relevés PSIM® nous voyons clairement apparaître la limite physique du montage qui empêche une bonne reproduction du courant de consigne malgré une valeur d'inductance dimensionnée pour garantir une ondulation de courant acceptable.

Afin de connaître la pente maximale imposée par la consigne en courant, nous allons calculer la tangente à l'origine de la sinusoïde en courant. Pour cela, nous allons écrire le courant de consigne sous la forme de l'équation :

$$i_{opp_ref}(t) = I_{opp_max} \cdot \sin(\omega t - \varphi) \quad (\text{A- 52})$$

Pour ce calcul, nous allons considérer un fonctionnement à déphasage nul ($\varphi = 0$) puisque celui-ci n'influe pas sur la pente à l'origine de notre courant de consigne.

La pente à l'origine de cette sinusoïde s'obtient par dérivation à l'origine. Nous obtenons une pente pour le courant de consigne qui peut s'écrire sous la forme :

$$pente_{i_{ref_max}} = I_{opp_max} \times 2 \cdot \pi \cdot f_{mod} \quad (\text{A- 53})$$

Afin de garantir un bon fonctionnement du montage nous devons garantir que :

$$\left[pente_self_{\max} = \frac{\alpha_{\max} \times V_{bus}}{L_{opp}} \right] > \left[pente_i_{ref_max} = I_{opp_max} \times 2.\pi.f_{mod} \right] \quad (\text{A- 54})$$

Ce qui donne une valeur maximale de l'inductance d'opposition :

$$L_{opp} < \left[\frac{\alpha_{\max} \times V_{bus}}{I_{opp_max} \times 2.\pi.f_{mod}} \right] \quad (\text{A- 55})$$

Nous voyons ici apparaître une limite haute de la valeur de l'inductance. Cette limite peut être représentée sur un graphe ayant pour axes : les valeurs de l'inductance d'opposition et la fréquence modulante. Et cela pour un niveau de tension de bus, de profondeur de modulation et de courant maximum dans l'inductance d'opposition fixé.

Sur ce graphe, nous allons donc faire évoluer la fréquence de modulante, or l'ondulation de courant a pu être fixée pour une fréquence de modulante faible (voire nulle), il faut donc vérifier l'évolution de cette ondulation de courant lorsque la fréquence modulante augmente. Pour cela, nous nous plaçons cette fois durant la phase de montée du courant dans l'inductance d'opposition, avec $i_{opp}(t) > 0$ et nous allons négliger les diverses résistances de cette nouvelle maille. Nous pouvons écrire l'expression de l'ondulation ainsi :

$$\Delta i_{opp} = \frac{V_{bus}}{L_{opp} \cdot f_d} \cdot \left(\frac{\alpha_1 - \alpha_2}{2} \right) \quad (\text{A- 56})$$

L'ondulation maximale du courant correspond donc à un écart $(\alpha_1 - \alpha_2)$ maximal. Cet écart est maximum lorsque le déphasage entre le courant et la tension aux bornes de l'inductance d'opposition est de 90° .

A l'échelle de la fréquence modulante, nous pouvons donc écrire en valeur maximale (pour $\varphi = \frac{\pi}{2}$) :

$$L_{opp} \cdot \omega \times \hat{I}_{opp} = (m_{a1} - m_{a2}) \cdot V_{bus} \quad (\text{A- 57})$$

Sachant que la profondeur de modulation peut s'écrire :

$$m_a = (2 \times \alpha - 1) \quad (\text{A- 58})$$

Nous pouvons écrire :

$$(\alpha_1 - \alpha_2)_{\max} = \frac{L_{opp} \cdot \omega \times \hat{I}_{opp}}{2 \times V_{bus}} \quad (\text{A- 59})$$

Ce qui donne une expression de l'ondulation maximale du courant indépendante de l'inductance de boucle mais qui lie la fréquence de modulante à la fréquence de découpage et qui peut s'écrire :

$$\Delta i_{opp_max} = \frac{\pi}{2} \times \hat{I}_{opp} \times \frac{f_{mod}}{f_d} \quad (\text{A- 60})$$

En pratique, si nous gardons comme consigne une ondulation maximale du courant de 5% de la valeur maximale de $I_{opp_max} = 600A$. Soit : $\Delta i_{opp_max} = 30A$. Nous obtenons un facteur d'environ

31,5 entre la fréquence modulante et la fréquence de découpage $\left(\frac{f_d}{f_{mod}} \approx 31,5 \right)$.

La Figure 27 présente le tracé des valeurs de l'inductance d'opposition en fonction de la fréquence modulante. En prenant comme hypothèse, pour l'équation régissant la limite basse de la valeur de l'inductance, que nous avons : $f_{dec} = 31,5 \times f_{mod}$, avec $f_{dec_minimum} = 1kHz$.




Figure 27 - Tracés de la valeur de l'inductance d'opposition en fonction de la fréquence modulante pour V_{bus} , M_{max} , I_{opp_max} fixés.

Sur ce tracé nous nous sommes placé dans le pire cas, puisque nous avons pris la tension de bus minimale, un courant maximal et pour la limite basse d'inductance obtenue avec une fréquence de découpage minimale ($f_{dec} = 31,5 \times f_{mod}$ et $f_{dec_minimum} = 1kHz$). Nous voyons clairement qu'il sera nécessaire de jouer sur la valeur de l'inductance d'opposition afin de garantir tous les points de fonctionnement.

Afin de mieux appréhender ces limites de fonctionnement, nous avons représenté sur des graphes le courant de consigne maximum en fonction de la fréquence de modulante, pour des valeurs de l'inductance d'opposition différentes (voir Figure 28). Les hypothèses de simulation étant : $V_{bus_min} = 500V$; $f_{mod} = [0 - 500Hz]$; $f_{dec} = 31,5 \times f_{mod}$ et $f_{dec_minimum} = 1kHz$; $I_{opp_max} = [0 - 600A]$; $m_{a_max} = 0,9$; $L_{opp} = [1000 - 800 - 600 - 400 - 200 - 90\mu H]$.

Sur ces graphes, nous voyons les deux limites apparaître, la limite calculé pour éviter le problème des pentes (ou dynamique) du montage et la limite calculé pour garantir une ondulation maximale du courant. Pour la valeur d'inductance maximale de 1mH, seule la limite due aux pentes limitent les points de fonctionnement du montage. Et à l'inverse, pour la valeur minimale de l'inductance (200µH ou 90µH), seule la limite due au critère d'ondulation maximale limitent les points de fonctionnement du montage. Sachant que cette limite est liée à la fréquence de découpage qui a été fixée à : $f_{dec} = 31,5 \times f_{mod}$ et $f_{dec_minimum} = 1kHz$.




Figure 28 - Graphes le courant de consigne maximum en fonction de la fréquence de modulate, pour des valeurs de l'inductance d'opposition différentes.

Ensuite, nous avons observé les effets de l'augmentation de la tension de bus sur les mêmes tracés que précédemment. La Figure 29 présente donc un graphe du courant de consigne maximum en fonction de la fréquence de modulate, pour une valeur de l'inductance d'opposition maximale de 1mH :

$$V_{bus_min} = [500 - 600 - 750 - 900 - 1100V] ; \quad f_{mod} = [0 - 500Hz] ; \quad L_{opp} = 1000\mu H ;$$

$$m_{a_max} = 0,9 ; \quad I_{opp_max} = [0 - 600A].$$




Figure 29 - Graphe du courant de consigne maximum en fonction de la fréquence de modulate, pour une valeur de l'inductance d'opposition de 1mH (variation de V_{bus}).

D'autre part, nous avons observé les effets de l'augmentation de l'ondulation de courant sur les mêmes tracés que précédemment. La Figure 30 présente donc un graphe du courant de consigne maximum en fonction de la fréquence de modulate, pour une valeur de l'inductance d'opposition

minimale de $90\mu\text{H}$: $f_{\text{mod}} = [0 - 500\text{Hz}]$; $f_{\text{dec}} = 31,5 \times f_{\text{mod}}$ et $f_{\text{dec_minimum}} = 1\text{kHz}$;
 $L_{\text{opp}} = 90\mu\text{H}$; $m_{a_max} = 0,9$; $I_{\text{opp_max}} = [0 - 600\text{A}]$.




Figure 30 - Graphe du courant de consigne maximum en fonction de la fréquence de modulate, pour une valeur de l'inductance d'opposition de $90\mu\text{H}$ (variation de ΔI_{opp}).

Ces différentes zones de bon fonctionnement ont ainsi pu être vérifiées sur le simulateur PSIM® où nous retrouvons les limites que nous avons définies analytiquement. Il sera donc important de se référer à ces graphes pour choisir la bonne valeur de l'inductance d'opposition, pour des paramètres de fonctionnement choisis. Ce choix se fera parmi l'ensemble des sorties disponibles sur cette inductance. Pour mémoire l'inductance choisie dispose des points intermédiaires suivant :

$L_{\text{opp}} [\mu\text{H}] = [1000 - 800 - 600 - 400 - 200 - 90]$. Il s'agit d'une inductance à air d'un calibre en courant conseillé de 600A (à 50Hz).

VIII.4 Pré-dimensionnement du capteur de courant d'opposition

Afin de réaliser la régulation du courant dans l'inductance d'opposition, nous avons besoin d'un retour mesuré de ce courant. Pour cela, nous avons choisi de mettre en place une mesure par tore (type LEM). Pour dimensionner ce capteur, nous devons nous fixer la précision de mesure que nous souhaitons (bande passante), le courant maximum mesuré, et le type d'information que nous renvoyons à la commande.

Dans notre cas, le courant dans l'inductance d'opposition aura une valeur maximale : $I_{\text{opp_max}} = 600\text{A}$. La fréquence de découpage maximale sera de : $f_{d_max} = 20\text{kHz}$.

Notre régulation ayant une bande passante de : $\omega_{BP_i} = \left(2\pi \cdot \frac{f_d}{4}\right)$. Soit une fréquence de régulation maximale de $f_{BP_i_max} = 5\text{kHz}$.

Le type de capteur identifié et proposé, est un capteur de marque Honeywell, de référence : CSNS300M. Ce type de capteur fonctionne par effet Hall, il nous renvoie un courant image du courant mesuré au nombre de spires près. Soit :

$$I_{\text{sortie}} = k \times I_{\text{mes}} \quad (\text{A-61})$$

Avec : k le rapport de nombre de spires.

Remarque : Il faudra faire attention dans le choix du capteur à la section du conducteur que nous souhaitons utilisée afin de s'assurer que celui-ci s'insère convenablement dans le tore de mesure. Ici, la référence du capteur choisie offre une section de $24,5\text{mm}^2$. En considérant un conducteur de 120mm^2 (en prenant $5\text{A}/\text{mm}^2$ sous 600A maximum), soit un diamètre du conducteur d'environ $12,36\text{mm}$ ($S = \pi \cdot R^2$), nous constatons que le conducteur et son isolant entre dans le tore sans problème.

La Figure 31 présente le schéma de principe du capteur de courant LEM.




Figure 31 - Schéma de principe décrivant la mesure du courant par le capteur LEM et son traitement avant l'entrée dans le DSP.

Avec ce montage nous allons bénéficier d'une tension variant de $-10V$ à environ $10V$ maximum, cette tension étant l'image du courant mesuré par le capteur. Cette tension pourra être exploitée par la commande par l'intermédiaire d'une carte d'entrée analogique sur le module de commande DSP (DSPACE).

Annexe IX : Quelques éléments de la commande numérique sur (DSP + FPGA) pour le fonctionnement de type « méthode d'opposition » et les interfaces avec le montage

IX.1 Programmation de l'interface ControlDesk®

La Figure 32 présente un exemple d'interface « Experiment » mis en œuvre pour ce montage « méthode d'opposition » (versions finales de l'affichage).




Figure 32 - Exemple 3 d'interface « Experiment » mis en œuvre pour ce montage « méthode d'opposition » (logiciel ControlDesk®) dans sa version finale.

IX.2 Programmation du DSP sous Matlab/Simulink®

La Figure 33 présente le schéma bloc global qui a pu être implanté sous Matlab/Simulink®.




Figure 33 - Schéma bloc de l'ensemble de la programmation Matlab/Simulink pour le fonctionnement « méthode d'opposition ».

IX.3 Programmation du FPGA Altera sous Quartus II

Le composant FPGA permet de réaliser le modulateur MLI. Ce modulateur sera implanté sur le logiciel Quartus II en langage VHDL. Pour cela, plusieurs codes VHDL représentant chacun des fonctions clés de ce modulateur MLI vont interagir entre eux suivant le schéma suivant présenté sur la

Figure 35. Sur ce fichier de programmation, nous pouvons rentrer en détail sur chacun des blocs VHDL mis en œuvre mais nous allons quelques éléments.

Tout d'abord, nous avons le cadre « **INPUTS_CLK_CONSTANTS** » qui regroupe d'une part l'ensemble des entrées du FPGA : l'horloge de 16MHz, le Reset provenant du DSP, les deux rapports cycliques sous 8 Bits chacun et l'entrée « info_fd » correspondant au « bit_fd » du schéma bloc Matlab/Simulink®. D'autre part, la définition des constantes, comme par exemple le temps mort avec l'équation :

$dead_time = \frac{temps_mort}{T_{clk}}$	(A- 62)
--	---------

Mais aussi, toutes les variables que nous voulons visualiser en sortie.

Le bloc « **SWITCHING FREQUENCY GENERATOR** » permet de gérer le choix de la fréquence de découpage à partir de l'horloge du FPGA (« clk_in » de 16MHz) et du mot « info_fd » sous 8 Bits. Nous retrouvons ainsi sur la sortie noté « clk » une horloge ayant pour fréquence :

$$\left(\frac{f_{clk_in}}{div_clk} \right)$$

et le mot « Nmax » sous 8 Bits qui permettra au DSP de faire la mise à l'échelle des

rapports cycliques. La Figure 34 présente un schéma simplifié permettant de mieux comprendre le principe de la création du signal de porteuse.





Figure 34 - Schéma simplifié présentant le principe de la création du signal porteuse (numérique).



IX.4 Récapitulatif des différentes entrées/sorties et liens du DSP, FPGA et carte émettrice par fibre optique

Interface du DSP :

Les cartes DS 4003 du DSP (entrées/sorties numériques) :

- Connecteur 50 voies : P1, utilisé en sortie (du DSP vers le FPGA).
 - o Bit 0 à 7 : le rapport cyclique du bras 1 : $\alpha 1$.
 - o Bit 8 à 15 : le rapport cyclique du bras 2 : $\alpha 2$.
 - o Bit 16 à 23 : l'information sur le choix de fréquence de découpage (bit_fd).
 - o Bit 28 et 29 : permet de fixer la direction des voies pour le rapport cyclique du bras 2 en sorties (choix_DIR).
- Connecteur 50 voies : P2, utilisé en sortie (du DSP vers le FPGA).
 - o Bit 0 : Reset.
- Connecteur 50 voies : P3, utilisé en entrée (du FPGA vers le DSP).
 - o Bit 0 à 7 : le nombre de bits maximum pour les rapports cycliques (Nmax), permet d'aider au choix de la fréquence de découpage.

La carte DS 2004 du DSP (entrées analogiques) :

- Voie 0 : mesure du courant en +/-10V provenant du capteur LEM.
- Voie 1 : retour d'un défaut allumeur sur l'interrupteur B1H.
- Voie 2 : retour d'un défaut allumeur sur l'interrupteur B1B.
- Voie 3 : retour d'un défaut allumeur sur l'interrupteur B2H.
- Voie 4 : retour d'un défaut allumeur sur l'interrupteur B2B.

Interface du FPGA :

- Connecteur 50 voies : P1 (DSP) vers CONA (FPGA)

- o Le rapport cyclique du bras 1 : $\alpha 1$.

o Bit 0	=>	ADA0	=>	D10	=>	pin 200
o Bit 1	=>	ADA1	=>	D11	=>	pin 15
o Bit 2	=>	ADA2	=>	D12	=>	pin 199
o Bit 3	=>	ADA3	=>	D13	=>	pin 16
o Bit 4	=>	ADA4	=>	D14	=>	pin 198
o Bit 5	=>	ADA5	=>	D15	=>	pin 17
o Bit 6	=>	ADA6	=>	A10	=>	pin 180
o Bit 7	=>	ADA7	=>	A11	=>	pin 36
- o Le rapport cyclique du bras 2 : $\alpha 2$.

o Bit 8	=>	ADA8	=>	A12	=>	pin 179
o Bit 9	=>	ADA9	=>	A13	=>	pin 37
o Bit 10	=>	ADA10=>	A14	=>	pin 177	
o Bit 11	=>	ADA11=>	A15	=>	pin 38	
o Bit 12	=>	ADA12=>	A16	=>	pin 176	
o Bit 13	=>	ADA13=>	A17	=>	pin 39	
o Bit 14	=>	ADA14=>	A18	=>	pin 175	
o Bit 15	=>	ADA15=>	A19	=>	pin 40	
- o L'information sur le choix de fréquence de découpage (bit_fd).

o Bit 16	=>	ADA16=>	A20	=>	pin 174
o Bit 17	=>	ADA17=>	A21	=>	pin 41
o Bit 18	=>	ADA18=>	/BE0	=>	pin 187
o Bit 19	=>	ADA19=>	/BE1	=>	pin 30
o Bit 20	=>	ADA20=>	/BE2	=>	pin 186
o Bit 21	=>	ADA21=>	/BE3	=>	pin 31
o Bit 22	=>	ADA22=>	/ARE	=>	pin 9
o Bit 23	=>	ADA23=>	/AWE	=>	pin 207
- o La direction des voies pour le rapport cyclique du bras 2 en sorties.

- Bit 28-30 => ADA28
- Bit 29-31 => ADA29

- Connecteur 50 voies : P2 (DSP) vers CONB (FPGA)

- Le Reset.
 - Bit 0 => BDA0 => /AOE => pin 8

- Connecteur 10 voies : P3 (DSP) vers CON14B (FPGA)

- Le nombre de bits maximum pour les rapports cycliques (Nmax).
 - Broche 2 => DB39 => DA39 => pin 150
 - Broche 3 => DB38 => DA38 => pin 157
 - Broche 4 => DB37 => DA37 => pin 158
 - Broche 5 => DB36 => DA36 => pin 159
 - Broche 6 => DB35 => DA35 => pin 160
 - Broche 7 => DB34 => DA34 => pin 161
 - Broche 8 => DB33 => DA33 => pin 162
 - Broche 9 => DB32 => DA32 => pin 163

- Connecteur 10 voies : CON14C (FPGA) vers carte émettrice de signaux optiques

- L'ordre de commande de l'interrupteur nommé TOP1.
 - Broche 9 => DB40 => DA40 => pin 173
- L'ordre de commande de l'interrupteur nommé BOT1.
 - Broche 8 => DB41 => DA41 => pin 172
- L'ordre de commande de l'interrupteur nommé TOP2.
 - Broche 7 => DB42 => DA42 => pin 170
- L'ordre de commande de l'interrupteur nommé BOT2.
 - Broche 6 => DB43 => DA43 => pin 169

Interface de la carte émettrice de signaux optiques :

- L'ordre de commande de l'interrupteur nommé TOP1.
 - Sortie U5
- L'ordre de commande de l'interrupteur nommé BOT1.
 - Sortie U4
- L'ordre de commande de l'interrupteur nommé TOP2.
 - Sortie U7
- L'ordre de commande de l'interrupteur nommé BOT2.
 - Sortie U6

La Figure 36 présente un schéma de principe présentant les liaisons entre le DSP, le FPGA et la carte émettrice par fibre optique.




Figure 36 - Schéma de principe de la commande du fonctionnement « méthode d'opposition ».

Annexe X : Estimation des pertes dans les semi-conducteurs de puissance en fonctionnement onduleur MLI par la Méthode Calculée

X.1 Approche par simulations de la structure en utilisant les modules de calculs de pertes du logiciel PSIM®

La Figure 37 présente l’outil du logiciel PSIM® (avec *PcdEditor*) permettant la création du module de pertes à partir des caractéristiques statiques et dynamiques du composant.




Figure 37 - Création sous PSIM® d’un module de calculs des pertes d’un IGBT à partir du Datasheet.

Voici quelques exemples de résultats de simulation sous PSIM® de la structure avec modules de calculs de pertes à partir des courbes des documents du constructeur du **composant IGBT en Silicium de chez EUPEC de référence FF300R17KE3**.

Exemple 1 : Estimation détaillée des pertes pour un point de fonctionnement choisie :

Hypothèses de simulation :

$$V_{bus} = 1200V; f_{mod} = 50Hz; T_j = 125^\circ C; L_{opp} = 1mH; I_{opp_max} = 200A; m_{a_max} = 0,95; temps_mort = 1\mu s$$

$$f_d = 20kHz$$

Tableau 14 - Bilan des pertes par composant pour un point de fonctionnement du montage « méthode d’opposition » (Exemple 1) :

Bilan des pertes par composant en fonctionnement ($\varphi=90^\circ$)				
	Bras esclave		Bras maître	
	Diode	Transistor IGBT	Diode	Transistor IGBT
Pertes en conduction	87	117	96	106
Pertes par commutation	1174	2308	1175	2309
Sous total	1261	2425	1271	2415
Total par composants	3686		3686	

Les documents du constructeur nous indique que la semelle du pack peut évacuer **une puissance maximale de 1450W** sous $T_c=25^\circ C$ et $T_{vj}=150^\circ C$. C’est-à-dire, que le point de fonctionnement choisi ne pourra pas être réalisé en pratique. Il faudra par exemple diminuer la fréquence de découpage pour être à des niveaux de pertes acceptables. Nous voyons ainsi apparaître

un des intérêts de cette simulation, qui permet d'anticiper les limites de fonctionnement de chacun de nos packs lors du fonctionnement « méthode d'opposition ».

Exemple 2 : Détermination des pertes totales des packs pour différentes fréquences de découpage :

Hypothèses de simulation :

$$V_{bus} = 1200V; f_{mod} = 50Hz; T_j = 125^\circ C; L_{opp} = 1mH; I_{opp_max} = 200A; m_{a_max} = 0,95; temps_mort = 1\mu s$$

Tableau 15 - Bilan des pertes par composant pour un point de fonctionnement du montage « méthode d'opposition » (Exemple 2) :

Bilan des pertes par composants en fonctionnement ($\varphi=90^\circ$)			
Fréquence de découpage (kHz)	20	10	5
Total des pertes sur un pack (W)	3686	1946	1077

Conclusion sur l'intérêt de la méthode d'estimation des pertes par simulateur :

Nous voyons donc que cette approche par simulation va nous permettre d'estimer les pertes de nos packs, de manière globale, mais aussi en séparant le transistor et la diode, avec pour chacun une distinction possible entre les pertes en conduction et commutation.

Cette étape de simulation va nous permettre une fois les premières caractérisations de nos packs effectuées de définir un module de calculs de pertes sur le logiciel qui va nous permettre d'anticiper le fonctionnement de notre montage d'opposition. Nous allons ainsi pouvoir définir les limites d'utilisation de nos composants, une fois la caractérisation « mono-coup » réalisée. Les limites peuvent être par exemple la tension maximale applicable sur le Bus. Celle-ci dépend de la tension maximale observée au blocage du composant afin de ne pas le détériorer, tout en tenant compte des marges prises pour s'affranchir des problèmes liés aux rayons cosmiques. D'autres limites peuvent être anticipées : la fréquence de découpage maximale, les pertes maximales, etc.

X.2 Approche analytique du calcul des pertes en fonctionnement onduleur de tension

Nous allons raisonner sur un bras de commutation commandé par une MLI intersective, en distinguant deux cas : le fonctionnement avec des IGBT-Si (unidirectionnel en courant) et le fonctionnement avec des packs MOSFET-SiC (bidirectionnel en courant).

En effet, dans les équipements ferroviaires les composants de puissance utilisés aujourd'hui sont des IGBT-Si. Dans ces packs, l'IGBT est unidirectionnel en courant, ce sont donc les diodes en antiparallèle seulement qui permettent la bidirectionnalité en courant. Or, l'utilisation de composant MOSFET-SiC, utilisés dans le cadre de ce projet, sont intrinsèquement bidirectionnel en courant, ce sont donc les diodes en antiparallèle et le MOSFET qui conduisent les courants inverses.

X.2.1 La puissance nécessaire à la commande du semi-conducteur


La puissance absorbée par la partie commande du pack (IGBT-Si ou MOSFET-SiC) lors des commutations sera estimée à partir des relevés de charge de grille (Q_g) en fonction de la tension de commande.

En règle générale, ces pertes peuvent être négligées mais dans le cas d'augmentation de la fréquence de découpage, il peut être intéressant de le calculer.

Nous pouvons ainsi calculer cette puissance à partir de l'équation suivante :

$P_{cmde} = \Delta Q_g \cdot V_{cmde_ON} + V_{cmde_OFF} \cdot f_d$	(A- 63)
--	----------------


X.2.2 Schéma de principe d'un bras d'onduleur et conventions de mesures



X.2.3 Les pertes en conduction

X.2.3.1 Approche pour un pack IGBT en Silicium

Calculs des courants moyens et efficaces dans les semi-conducteurs :



Sur cette courbe, nous voyons apparaître le courant de référence en couleur rouge. Le courant mesuré en sortie de bras en couleur vert. Le courant aux bornes d'un IGBT, celui noté T1, de couleur bleu. Nous souhaitons mettre en équation la valeur moyenne et efficace du courant traversant T1.

Mise en équation de la valeur moyenne du courant dans l'IGBT T1, $\langle i_{T1}(t) \rangle$:

$$\langle i_{T1}(t) \rangle_{T_{\text{mod}}} = \frac{1}{T_{\text{mod}}} \int_{\frac{\varphi}{\omega}}^{\frac{\varphi}{\omega} + \frac{T_{\text{mod}}}{\omega}} i_{T1}(t) dt = \frac{1}{T_{\text{mod}}} \int_{\frac{\varphi}{\omega}}^{\frac{\varphi}{\omega} + \frac{T_{\text{mod}}}{\omega}} i_{ph1}(t) \times \alpha(t) dt \quad (\text{A- 64})$$

Avec :

$$\omega = 2\pi \cdot f_{\text{mod}} \quad (\text{A- 65})$$

Nous allons prendre pour hypothèse que la forme d'onde du courant est sinusoïdale :

$$i_{ph1_fond}(t) = I_{ph1_max} \cdot \sin(\omega t - \varphi) \quad (\text{A- 66})$$

Voici l'expression du rapport cyclique pour un onduleur monophasé :

$$\alpha(t) = \frac{1}{2} \times (m_a \times \sin(\omega t) + 1) \quad (\text{A- 67})$$

Soit, après résolution de l'intégrale, une valeur moyenne du courant dans l'IGBT T1, $\langle i_{T1}(t) \rangle$ pouvant s'écrire :

$$\langle i_{T1}(t) \rangle_{T_{\text{mod}}} = \frac{I_{\text{ph1_max}}}{2.\pi} \left(1 + \frac{\pi}{4} . m_a . \cos(\varphi) \right) \quad (\text{A- 68})$$

De la même façon, nous obtenons la valeur moyenne du courant dans la diode D1, $\langle i_{D1}(t) \rangle$:

$$\langle i_{D1}(t) \rangle_{T_{\text{mod}}} = \frac{I_{\text{ph1_max}}}{2.\pi} \left(1 - \frac{\pi}{4} . m_a . \cos(\varphi) \right) \quad (\text{A- 69})$$

Remarques sur le montage « méthode d'opposition » :

En supposant que la chute de tension aux bornes de la bobine est négligeable (avec $\alpha_{\text{maître}}(t) = 1 - \alpha_{\text{esclave}}(t)$), nous pouvons écrire que :

$$\begin{aligned} \langle i_{T1}(t) \rangle_{T_{\text{mod}}} &= \langle i_{T1'}(t) \rangle_{T_{\text{mod}}} = \langle i_{D2}(t) \rangle_{T_{\text{mod}}} = \langle i_{D2'}(t) \rangle_{T_{\text{mod}}} \\ \langle i_{T2}(t) \rangle_{T_{\text{mod}}} &= \langle i_{T2'}(t) \rangle_{T_{\text{mod}}} = \langle i_{D1}(t) \rangle_{T_{\text{mod}}} = \langle i_{D1'}(t) \rangle_{T_{\text{mod}}} \end{aligned}$$

Voici un exemple de tracé présentant le courant moyen (noté $\langle i \rangle$) en fonction du déphasage courant/tension aux bornes de l'inductance d'opposition (noté ϕ) :




Figure 40 - Exemple de tracé présentant le courant moyen (noté $\langle i \rangle$) en fonction du déphasage courant/tension aux bornes de l'inductance d'opposition (noté ϕ), avec $m_a=0,95$ et $I_{\text{opp_max}}=200\text{A}$.

Mise en équation de la valeur efficace du courant dans l'IGBT T1, $I_{\text{eff_T1}}$:

$$I_{\text{eff_T1}}^2 = \frac{1}{T_{\text{mod}}} \int_{\frac{\varphi}{\omega}}^{\frac{\varphi}{\omega} + \frac{T_{\text{mod}}}{\omega}} [i_{T1}(t)]^2 dt = \frac{1}{T_{\text{mod}}} \int_{\frac{\varphi}{\omega}}^{\frac{\varphi}{\omega} + \frac{T_{\text{mod}}}{\omega}} ([i_{\text{ph1}}(t)]^2 \times \alpha(t)) dt \quad (\text{A- 70})$$

En utilisant la même méthode que pour les courants moyens, nous obtenons :

$$I_{\text{eff_T1}}^2 = \frac{I_{\text{ph1_max}}^2}{8} \left(1 + \frac{8}{3.\pi} . m_a . \cos(\varphi) \right) \quad (\text{A- 71})$$

De la même façon, nous obtenons la valeur efficace du courant dans la diode D1 :

$$I_{\text{eff_D1}}^2 = \frac{I_{\text{ph1_max}}^2}{8} \left(1 - \frac{8}{3.\pi} . m_a . \cos(\varphi) \right) \quad (\text{A- 72})$$

Remarques sur le montage « méthode d'opposition » :

En supposant que la chute de tension aux bornes de la bobine est négligeable (puisque $\alpha_{maître}(t) = 1 - \alpha_{esclave}(t)$), nous pouvons écrire que :

$$I_{eff_T1} = I_{eff_T1'} = I_{eff_D2} = I_{eff_D2'}$$

$$I_{eff_T2} = I_{eff_T2'} = I_{eff_D1} = I_{eff_D1'}$$

Nous retrouvons les mêmes formes d'ondes du courant efficace en fonction du déphasage courant/tension aux bornes de l'inductance d'opposition que celle pour le courant moyen présentées sur la Figure 40.

Maintenant que nous avons les expressions des courants moyens et efficaces nous pouvons modéliser le comportement de notre semi-conducteur en conduction.

Nous avons le modèle équivalent du composant à l'état passant suivant :




Figure 41 - Modèle équivalent d'un composant à l'état passant (IGBT ou diode).

Nous pouvons donc effectuer le calcul de pertes en conduction sachant que de façon générale :

- Pour un transistor IGBT :

$P_{cond,IGBT} = V_{0_T}(T_J) * \langle I_T \rangle + r_{d_T}(T_J) * I_{Teff}^2$	(A- 73)
--	---------

- Pour une diode :

$P_{cond,diode} = V_{0_D}(T_J) * \langle I_D \rangle + r_{d_D}(T_J) * I_{Deff}^2$	(A- 74)
---	---------

Les courbes suivantes du constructeur présentent les relevés de $I_c = f(V_{CE})$ pour l'IGBT et $I_F = f(V_F)$ pour la diode. Ces courbes vont nous permettre de modéliser le composant durant sa conduction, en mesurant les V_0 et r_d (voir Figure 42).

Sur ces courbes, nous voyons apparaître les limites de cette modélisation, les courbes pratiques sont souvent assez éloignées du modèle. Malgré tout, cette approche donne une bonne estimation des pertes en conduction. Pour aller plus loin, il est possible de modéliser ces courbes avec des polynômes d'ordre choisi suivant la précision souhaitée, mais cette approche n'a pas été retenue ici.




Figure 42 - Courbes extraites d'un document constructeur d'IGBT permettant de réaliser les calculs des pertes en conduction, $I_c=f(V_{ce})$ pour l'IGBT et $I_f=f(V_f)$ pour la diode.

D'autre part, nous pouvons voir clairement que ces variables que sont les résistances et les tensions de seuil sont fournies pour une température de jonction données. Nous pouvons donc à partir de deux relevés pour deux valeurs de températures de jonction différentes exprimer un coefficient thermique, sous la forme généralisée suivante :

$$CT_x = \frac{(x(T_{j_{-2}}) - x(T_{j_{-1}}))}{x(T_{j_{-1}}) \times (T_{j_{-2}} - T_{j_{-1}})} \quad (\text{A-75})$$

Avec :

- CT_x : coefficient thermique pour la variable x .
- x : variable liée à la température de jonction par le coefficient thermique, dans notre cas, x correspond à une résistance en conduction ou une tension de seuil.
- $T_{j_{-1}}$: température de jonction 1.
- $T_{j_{-2}}$: température de jonction 2.
- $(T_{j_{-2}} > T_{j_{-1}})$: la température de jonction 2 est supérieure à la température de jonction 1. Par exemple : $T_{j_{-2}} = 125^\circ\text{C}$ et $T_{j_{-1}} = 25^\circ\text{C}$.

Ainsi ces coefficients thermiques pourront être utilisés pour exprimer une résistance de conduction ou une tension de seuil à la température de jonction désirée, avec la formule suivante :

$$x(T_{j_{\text{désirée}}}) = x(T_{j_{\text{ref}}}) \times (1 + CT_x \times (T_{j_{\text{désirée}}} - T_{j_{\text{ref}}})) \quad (\text{A-76})$$

Avec :

- $T_{j_{\text{désirée}}}$: température de jonction désirée. Par exemple : $T_{j_{\text{désirée}}} = 150^\circ\text{C}$.
- $T_{j_{\text{ref}}}$: température de jonction de référence, connue. Par exemple : $T_{j_{\text{ref}}} = 25^\circ\text{C}$.
- CT_x : coefficient thermique pour la variable x , calculé par exemple pour deux valeurs de température de jonction, par exemple : $T_{j_{-2}} = 125^\circ\text{C}$ et $T_{j_{-1}} = 25^\circ\text{C}$.

Maintenant écrivons les pertes en conduction moyenne, à l'échelle de la fréquence modulante (f_{mod}) :

- Pour un transistor IGBT :

$$P_{\text{cond,IGBT}} = V_{0_T}(T_j) \times \frac{I_{\text{ph1_max}}}{2\pi} \left(1 + \frac{\pi}{4} \cdot m_a \cdot \cos(\varphi) \right) + r_{d_T}(T_j) \times \frac{I_{\text{ph1_max}}^2}{8} \left(1 + \frac{8}{3\pi} \cdot m_a \cdot \cos(\varphi) \right) \quad (\text{A-77})$$

- Pour une diode :

$$P_{\text{cond,diode}} = V_{0_D}(T_j) \times \frac{I_{\text{ph1_max}}}{2\pi} \left(1 - \frac{\pi}{4} \cdot m_a \cdot \cos(\varphi) \right) + r_{d_D}(T_j) \times \frac{I_{\text{ph1_max}}^2}{8} \left(1 - \frac{8}{3\pi} \cdot m_a \cdot \cos(\varphi) \right) \quad (\text{A-78})$$

Ces équations que nous avons écrites pour un bras d'onduleur constitué de pack IGBT en Silicium vont devoir être modifiées pour le cas de pack MOSFET en SiC. En effet, le composant MOSFET ne présente pas les mêmes caractéristiques en conduction.

X.2.3.2 Approche pour un pack MOSFET en Carbure de Silicium

Le composant MOSFET ne présente pas les mêmes caractéristiques en conduction que l'IGBT en Silicium. Tout d'abord, le MOSFET ne présente pas de tension de seuil V_{0_T} . Ensuite, le MOSFET contrairement à l'IGBT est bidirectionnel en courant, ce qui modifie les pertes en conduction et la répartition de ces pertes entre la diode et le MOSFET. D'autre part, pour l'IGBT les courbes de conduction sont modélisées par des droites puisque la saturation de ces composants intervient

seulement à environ dix fois le courant nominal (dans le sens direct). Or, le MOSFET commence à saturer à environ deux fois le courant nominal et à condition d'appliquer la bonne tension de grille sinon la saturation peut intervenir avant (dans le sens direct et inverse du courant). Pour toutes ces raisons, les équations des pertes en conduction doivent évoluer.

Dans une première approche, nous considérerons que nous restons dans la partie linéaire des caractéristiques de conduction du MOSFET. C'est-à-dire, que nos équations de pertes en conduction seront valables que jusqu'à environ deux fois le courant nominal et avec une tension de grille adéquate. Nous considérerons donc des caractéristiques en conduction représentées par une résistance pour le sens direct du courant : $r_{d_T_direct}$ et par une résistance pour le sens inverse du courant :

$$r_{d_T_inverse}$$

Mise en équations des pertes en conduction pour le pack MOSFET de manière générale :

- Pour un transistor MOSFET (approche linéaire) :

$P_{cond,MOSFET} = r_{d_T_direct}(T_j) \times I_{eff_T_direct}^2 + r_{d_T_inverse}(T_j) \times I_{eff_T_inverse}^2$	(A-79)
---	--------

- Pour une diode : (même équation que pour la diode en antiparallèle de l'IGBT, soit l'équation (A-78))

Les courbes suivantes du constructeur présentent les relevés de $I_c = f(V_{CE})$ pour le MOSFET et $I_F = f(V_F)$ pour la diode. Ces courbes vont nous permettre de modéliser le composant durant sa conduction, en mesurant les variables V_0 , r_{d_D} et r_d (voir Figure 43).




Figure 43 - Courbes extraites du document constructeur du pack MOSFET-SiC (POWEREX) permettant de réaliser les calculs des pertes en conduction (ici, considéré linéaire jusqu'à 2.In avec vgs=20V).

Maintenant, nous devons calculer les nouveaux courants moyens et efficaces pour le MOSFET en tenant compte de sa bidirectionnalité en courant et des caractéristiques en conduction (voir aussi partie sur caractérisation en conduction du Chapitre 4).

Après avoir compris et distingué les différents cas et hypothèses liés aux propriétés bidirectionnelles en courant du MOSFET-SiC (voir explication dans le Chapitre 5), nous pouvons écrire la nouvelle expression du courant efficace dans le MOSFET T1, pour le sens direct et inverse du courant.

Pour le sens direct, nous avons l'expression du courant efficace $I_{eff_T1_direct}$ suivante :

$I_{eff_T1}^2 = \frac{1}{T_{mod}} \int_{\frac{\varphi}{\omega}}^{\frac{\varphi + T_{mod}}{\omega}} \left([i_{ph1}(t)]^2 \times \alpha(t) \right) dt$	(A- 80)
--	---------

Soit le même courant efficace direct que pour un fonctionnement IGBT (voir équation (A-70)) :

$I_{eff_T1_direct}^2 = \frac{I_{ph1_max}^2}{8} \left(1 + \frac{8}{3\pi} \cdot m_a \cdot \cos(\varphi) \right)$	(A- 81)
--	---------

Pour le sens inverse, nous avons l'expression du courant efficace $I_{eff_T1_inverse}$ suivante :

$I_{eff_T1_inverse}^2 =$ $\frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega} + \frac{T_{mod}}{2}}^{\frac{\varphi + T_{mod}}{\omega} + \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)} \left([i_{ph1}(t)]^2 \times \alpha(t) \right) dt$ $+ \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega} + T_{mod} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j) \cdot I_{ph1_max}}\right)}^{\left[\left(\frac{i_{ph1}(t) - \frac{V_{0_D}(T_j)}{r_{d_D}(T_j)}}{1 + \frac{r_{d_T_inverse}(T_j)}{r_{d_D}(T_j)}} \right)^2 \times \alpha(t) \right]} dt$ $+ \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega} + T_{mod} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi + T_{mod}}{\omega}} \left([i_{ph1}(t)]^2 \times \alpha(t) \right) dt$	(A- 82)
--	---------

Après résolutions mathématiques de ces intégrales, nous pouvons écrire l'expression du courant efficace dans le sens inverse de la manière suivante :

Remarque : pour simplifier l'écriture les variables qui évoluent en fonction de la température ne seront plus signalées dans certaines expressions mais elles restent inchangées.

$\frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega} + \frac{T_{mod}}{2}}^{\frac{\varphi + T_{mod}}{\omega} + \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)} \left([i_{ph1}(t)]^2 \times \alpha(t) \right) dt = INTEGRALE_1$ $INTEGRALE_1 = \frac{I_{ph1_max}^2}{48\pi} \cdot$ $(6.Z - m_a \cdot (\cos(3.Z + \varphi) - 3 \cdot \cos(Z - \varphi) - 2 \cdot (3 \cdot \cos(Z + \varphi) - 4 \cdot \cos(\varphi))))$ $- \frac{V_{0_D} \sqrt{I_{ph1_max}^2 \cdot r_{d_T_inverse}^2 - V_{0_D}^2}}{8 \cdot \pi \cdot r_{d_T_inverse}^2}$	(A- 83)
---	---------

$$\frac{1}{T_{\text{mod}}} \cdot \frac{\frac{\varphi + T_{\text{mod}}}{\omega} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j) \cdot I_{ph1_max}}\right)}{\int_{\frac{\varphi + T_{\text{mod}}}{\omega} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi + T_{\text{mod}}}{\omega}} \left(\left[\frac{i_{ph1}(t) - \frac{V_{0_D}(T_j)}{r_{d_D}(T_j)}}{1 + \frac{r_{d_T_inverse}(T_j)}{r_{d_D}(T_j)}} \right]^2 \times \alpha(t) \right) dt = \text{INTEGRALE_2}$$

$$\text{INTEGRALE_2} = \frac{1}{24 \cdot \pi \cdot r_{d_T_inverse} \cdot (r_{d_T_inverse} - r_{d_D})^2} \cdot \left[\begin{aligned} & 6 \cdot r_{d_D} \cdot V_{0_D} \cdot (4 \cdot r_{d_T_inverse} + r_{d_D}) \cdot \sqrt{I_{ph1_max}^2 \cdot r_{d_T_inverse}^2 - V_{0_D}^2} \\ & - r_{d_T_inverse}^2 \cdot \left((6 \cdot Z - 3 \cdot \pi) \cdot (2 \cdot V_{0_D}^2 - 2 \cdot r_{d_D} \cdot I_{ph1_max} \cdot m_a \cdot V_{0_D} \cdot \cos(\varphi) + r_{d_D}^2 \cdot I_{ph1_max}^2) \right. \\ & \left. - m_a \cdot \cos(\varphi) \cdot \left(r_{d_D}^2 \cdot I_{ph1_max}^2 \cdot \cos(3 \cdot Z) - 3 \cdot \left(2 \cdot r_{d_D} \cdot I_{ph1_max} \cdot V_{0_D} \cdot \sin(2 \cdot Z) \right. \right. \right. \\ & \left. \left. \left. + \cos(Z) \cdot (4 \cdot V_{0_D}^2 + 3 \cdot r_{d_D}^2 \cdot I_{ph1_max}^2) \right) \right) \right) \end{aligned} \right] \quad (\text{A-84})$$

$$\frac{1}{T_{\text{mod}}} \cdot \frac{\frac{\varphi + T_{\text{mod}}}{\omega}}{\int_{\frac{\varphi + T_{\text{mod}}}{\omega} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi + T_{\text{mod}}}{\omega}} \left([i_{ph1}(t)]^2 \times \alpha(t) \right) dt = \text{INTEGRALE_3}$$

$$\text{INTEGRALE_3} = \frac{I_{ph1_max}^2}{48 \cdot \pi} \cdot \left(6 \cdot Z - m_a \cdot (\cos(3 \cdot Z - \varphi) - 3 \cdot \cos(Z + \varphi) - 2 \cdot (3 \cdot \cos(Z - \varphi) - 4 \cdot \cos(\varphi))) \right) - \frac{V_{0_D} \sqrt{I_{ph1_max}^2 \cdot r_{d_T_inverse}^2 - V_{0_D}^2}}{8 \cdot \pi \cdot r_{d_T_inverse}^2} \quad (\text{A-85})$$

Avec :

$$Z = \arcsin\left(\frac{V_{0_D}}{r_{d_T_inverse} \cdot I_{ph1_max}}\right) \quad (\text{A-86})$$

Et :

$$\cos(Z) = \sqrt{1 - \left(\frac{V_{0_D}}{r_{d_T_inverse} \cdot I_{ph1_max}}\right)^2} \quad (\text{A-87})$$

Soit le courant efficace dans le sens inverse pouvant s'écrire :

$$I_{eff_T1_inverse} = \sqrt{INTEGRALE_1 + INTEGRALE_2 + INTEGRALE_3} \quad (\text{A-88})$$

Nous pouvons maintenant exprimer les pertes en conduction moyenne pour le MOSFET T1, à l'échelle de la fréquence modulante (f_{mod}) :

- Pour le sens direct du courant :

$$P_{cond_direct,MOSFET} = r_{d_T_direct}(T_j) \times \frac{I_{ph1_max}^2}{8} \left(1 + \frac{8}{3\pi} m_a \cdot \cos(\varphi) \right) \quad (\text{A-89})$$

- Pour le sens inverse :

$$P_{cond_inverse,MOSFET} = r_{d_T_inverse} \times (INTEGRALE_1 + INTEGRALE_2 + INTEGRALE_3) \quad (\text{A-90})$$

Pour la diode, les pertes en conduction vont être diminuées par rapport au fonctionnement avec des IGBT unidirectionnels en courant. En effet, nous avons vu qu'une partie du courant qui passé dans la diode était désormais répartie entre le MOSFET et sa diode antiparallèle.

Nous pouvons donc mettre en équation de la valeur moyenne du courant dans la diode D1, $\langle i_{T1}(t) \rangle_{T_{mod}}$:

$$\langle i_{T1}(t) \rangle_{T_{mod}} = \frac{1}{T_{mod}} \int_{\frac{\varphi}{\omega} + \frac{T_{mod}}{2} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi}{\omega} + T_{mod} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j) \cdot I_{ph1_max}}\right)} \left[\frac{\left(-i_{ph1}(t) - \frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j)} \right)}{\left(1 + \frac{r_{d_D}(T_j)}{r_{d_T_inverse}(T_j)} \right)} \times \alpha(t) \right] dt \quad (\text{A-91})$$

Après résolution de l'intégrale, nous pouvons écrire l'expression du courant moyen dans la diode D1, $\langle i_{T1}(t) \rangle_{T_{mod}}$:

$$\langle i_{T1}(t) \rangle_{T_{mod}} = \frac{1}{\pi \cdot (r_{d_D} + r_{d_T_inverse})} \cdot \left[\begin{aligned} & \frac{1}{2} \cdot \sqrt{I_{ph1_max}^2 \cdot r_{d_T_inverse}^2 - V_{0_D}^2} \\ & + \frac{1}{8} \cdot I_{ph1_max} \cdot r_{d_T_inverse} \cdot m_a \cdot \cos(\varphi) \cdot (2 \cdot Z - \sin(2 \cdot Z) - \pi) \\ & + \frac{1}{2} \cdot V_{0_D} \cdot \left(Z + m_a \cdot \cos(Z) \cdot \cos(\varphi) - \frac{\pi}{2} \right) \end{aligned} \right] \quad (\text{A-92})$$

Avec : Z (correspondant à l'équation (A-86)). Et : $\cos(Z)$ (correspondant à l'équation (A-87)).

Nous pouvons donc mettre en équation de la valeur efficace du courant dans la diode D1, I_{eff_D1} :

$$I_{eff_D1}^2 = \frac{1}{T_{mod}} \int_{\frac{\varphi}{\omega} + \frac{T_{mod}}{2} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi}{\omega} + T_{mod} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j) \cdot I_{ph1_max}}\right)} \left[\frac{\left(-i_{ph1}(t) - \frac{V_{0_D}(T_j)}{r_{d_T_inverse}(T_j)} \right)^2}{\left(1 + \frac{r_{d_D}(T_j)}{r_{d_T_inverse}(T_j)} \right)} \times \alpha(t) \right] dt \quad (\text{A-93})$$

Après résolution de l'intégrale, nous pouvons écrire l'expression du courant efficace dans la diode D1, I_{eff_D1} :

$$I_{eff_D1}^2 = \frac{(-1)}{\pi \cdot (r_{d_D} + r_{d_T_inverse})^2} \cdot \left[\begin{aligned} & \frac{3}{4} \cdot \sqrt{I_{ph1_max}^2 \cdot r_{d_T_inverse}^2 - V_{0_D}^2} \cdot V_{0_D} \\ & + \frac{1}{24} \cdot I_{ph1_max}^2 \cdot r_{d_T_inverse}^2 \cdot (m_a \cdot \cos(\varphi) \cdot (9 \cdot \cos(Z) - \cos(3Z)) + 3 \cdot (2Z - \pi)) \\ & + \frac{1}{4} \cdot I_{ph1_max} \cdot m_a \cdot r_{d_T_inverse} \cdot V_{0_D} \cdot \cos(\varphi) \cdot (2Z - \sin(2Z) - \pi) \\ & + \frac{1}{2} \cdot V_{0_D}^2 \cdot \left(Z + m_a \cdot \cos(Z) \cdot \cos(\varphi) - \frac{\pi}{2} \right) \end{aligned} \right] \quad (\text{A-94})$$

Avec : Z (correspondant à l'équation (A- 86)). Et : $\cos(Z)$ (correspondant à l'équation (A- 87)).

Nous pouvons écrire l'expression des pertes en conduction moyenne dans la diode D1, à l'échelle de la fréquence modulante (f_{mod}) :

$$P_{cond,diode} = V_{0_D} \times \frac{1}{\pi \cdot (r_{d_D} + r_{d_T_inverse})} \cdot \left[\begin{aligned} & \frac{1}{2} \cdot \sqrt{I_{ph1_max}^2 \cdot r_{d_T_inverse}^2 - V_{0_D}^2} \\ & + \frac{1}{8} \cdot I_{ph1_max} \cdot r_{d_T_inverse} \cdot m_a \cdot \cos(\varphi) \cdot (2Z - \sin(2Z) - \pi) \\ & + \frac{1}{2} \cdot V_{0_D} \cdot \left(Z + m_a \cdot \cos(Z) \cdot \cos(\varphi) - \frac{\pi}{2} \right) \end{aligned} \right] \\ + r_{d_D} \times \frac{(-1)}{\pi \cdot (r_{d_D} + r_{d_T_inverse})^2} \cdot \left[\begin{aligned} & \frac{3}{4} \cdot \sqrt{I_{ph1_max}^2 \cdot r_{d_T_inverse}^2 - V_{0_D}^2} \cdot V_{0_D} \\ & + \frac{1}{24} \cdot I_{ph1_max}^2 \cdot r_{d_T_inverse}^2 \cdot (m_a \cdot \cos(\varphi) \cdot (9 \cdot \cos(Z) - \cos(3Z)) + 3 \cdot (2Z - \pi)) \\ & + \frac{1}{4} \cdot I_{ph1_max} \cdot m_a \cdot r_{d_T_inverse} \cdot V_{0_D} \cdot \cos(\varphi) \cdot (2Z - \sin(2Z) - \pi) \\ & + \frac{1}{2} \cdot V_{0_D}^2 \cdot \left(Z + m_a \cdot \cos(Z) \cdot \cos(\varphi) - \frac{\pi}{2} \right) \end{aligned} \right] \quad (\text{A-95})$$

Avec : Z (correspondant à l'équation (A- 86)). Et : $\cos(Z)$ (correspondant à l'équation (A- 87)).

X.2.3.3 Impact de l'injection d'harmonique 3 sur les pertes en conduction

Dans un fonctionnement onduleur triphasé, il peut être intéressant d'injecter de l'harmonique 3 sur la tension de référence afin d'une part d'éliminer l'harmonique 3 présente sur le courant de sortie, et d'autre part de repousser les limites de la profondeur de modulation au-delà de 1. Si l'amplitude de la référence fondamentale est de 1, celle de la référence de l'harmonique 3 est de 1/6.

Dans ces conditions, les équations permettant d'estimer les pertes en conduction vont être modifiées. Ces modifications se situent au niveau des équations des courants efficaces dans le transistor et la diode qui vont évoluer pour tenir compte de cette nouvelle tension de référence. Voici l'impact de cette injection de 1/6 de H3 sur les équations des pertes en conduction du transistor IGBT :

Soit, une valeur efficace du courant dans l'IGBT T1, I_{eff_T1} pouvant s'écrire :

$I_{eff_T1}^2 = \frac{I_{ph1_max}^2}{8} \left(1 + \frac{116}{45\pi} m_a \cdot \cos(\varphi) \right)$	(A-96)
---	---------------

De la même façon, nous obtenons la valeur efficace du courant dans la diode D1 :

$I_{eff_D1}^2 = \frac{I_{ph1_max}^2}{8} \left(1 - \frac{116}{45\pi} m_a \cdot \cos(\varphi) \right)$	(A-97)
---	---------------

Maintenant écrivons les pertes en conduction moyenne, à l'échelle de la fréquence modulante (f_{mod}) :

- Pour un transistor IGBT :

$P_{cond,IGBT} = V_{0_T}(T_j) \times \frac{I_{ph1_max}}{2\pi} \left(1 + \frac{\pi}{4} m_a \cdot \cos(\varphi) \right) + r_{d_T}(T_j) \times \frac{I_{ph1_max}^2}{8} \left(1 + \frac{116}{45\pi} m_a \cdot \cos(\varphi) \right)$	(A-98)
--	---------------

- Pour une diode :

$P_{cond,diode} = V_{0_D}(T_j) \times \frac{I_{ph1_max}}{2\pi} \left(1 - \frac{\pi}{4} m_a \cdot \cos(\varphi) \right) + r_{d_D}(T_j) \times \frac{I_{ph1_max}^2}{8} \left(1 - \frac{116}{45\pi} m_a \cdot \cos(\varphi) \right)$	(A-99)
---	---------------

X.2.4 Les pertes par commutation

X.2.4.1 Approche pour un pack IGBT en Silicium

Pour calculer ces pertes par commutation nous allons utiliser les relevés fournis par le constructeur ou obtenus par des mesures avec le montage « double pulse ». Ensuite, nous allons faire une approximation de ces courbes par un polynôme d'ordre choisit.

En général, le choix de l'ordre du polynôme se fait par appréciation de l'ordre de grandeurs des coefficients. Dans notre cas, nous allons respecter les choix de coefficients fait par ALSTOM pour les composants IGBT. Pour la mise à ON et la mise à OFF du transistor, nous allons avoir un ordre 3 et pour le blocage de la diode (REC) un ordre 5. Ensuite, suite à nos relevés pratiques et par choix, nous allons être amenés à mettre des coefficients à zéro pour diminuer l'ordre du polynôme.

D'autre part, il est bon de rappeler qu'à courant nul, en théorie, nous n'avons pas de pertes en commutation donc la constante de l'expression polynomiale n'existe pas physiquement. Elle peut néanmoins être utilisée afin de respecter au mieux les relevés sur la plage de courant mesurée et une surestimation des pertes sera faite pour les courants proches de zéro. Dans notre cas, ALSTOM utilise une autre équation polynomiale permettant de faire passer la courbe par zéro.

Voici un exemple présentant les deux types d'équations polynomiales que nous pouvons utiliser pour approcher nos relevés de commutation :




Figure 44 - Exemple de relevés d'énergie de commutation en fonction du courant avec utilisation de deux types d'équations polynomiales.

Nous pouvons donc écrire les équations polynomiales, pour des énergies de commutation instantanées, pour une tension V_{bus} donnée et une température de jonction T_j donnée :

$E_{ON}(t) = a_{ON}.i(t) + b_{ON}.i^2(t) + c_{ON}.i^3(t)$	(A- 100)
$E_{OFF}(t) = a_{OFF}.i(t) + b_{OFF}.i^2(t) + c_{OFF}.i^3(t)$	(A- 101)
$E_{REC}(t) = a_{REC}.i(t) + b_{REC}.i^2(t) + c_{REC}.i^3(t) + d_{REC}.i^4(t) + e_{REC}.i^5(t)$	(A- 102)

Ensuite, nous allons être amenés à effectuer des mesures d'énergies à différentes tensions. Afin de normaliser la mise en équation pour plusieurs tension de bus, nous allons considérer les équations des énergies de commutation instantanées suivantes (pour une température de jonction donnée T_j) :

$E_{ON}(t) = \left(\frac{V_{bus}}{V_{bus_ref}} \right)^{\alpha_{ON}} \times (a_{ON_ref}.i(t) + b_{ON_ref}.i^2(t) + c_{ON_ref}.i^3(t))$ $E_{ON}(t) = (V_{bus})^{\alpha_{ON}} \times (a'_{ON}.i(t) + b'_{ON}.i^2(t) + c'_{ON}.i^3(t))$	(A- 103)
$E_{OFF}(t) = \left(\frac{V_{bus}}{V_{bus_ref}} \right)^{\alpha_{OFF}} \times (a_{OFF_ref}.i(t) + b_{OFF_ref}.i^2(t) + c_{OFF_ref}.i^3(t))$ $E_{OFF}(t) = (V_{bus})^{\alpha_{OFF}} \times (a'_{OFF}.i(t) + b'_{OFF}.i^2(t) + c'_{OFF}.i^3(t))$	(A- 104)
$E_{REC}(t) = \left(\frac{V_{bus}}{V_{bus_ref}} \right)^{\alpha_{REC}} \times (a_{REC_ref}.i(t) + b_{REC_ref}.i^2(t) + c_{REC_ref}.i^3(t) + d_{REC_ref}.i^4(t) + e_{REC_ref}.i^5(t))$ $E_{REC}(t) = (V_{bus})^{\alpha_{REC}} \times (a'_{REC}.i(t) + b'_{REC}.i^2(t) + c'_{REC}.i^3(t) + d'_{REC}.i^4(t) + e'_{REC}.i^5(t))$	(A- 105)

Avec :

$$n'_{\substack{ON_ref \\ OFF_ref \\ REC_ref}} = \frac{n_{\substack{ON_ref \\ OFF_ref \\ REC_ref}}}{(V_{bus_ref})^{\alpha_{\substack{ON \\ OFF \\ REC}}}}$$

$$n = [a; b; c; d; e]$$

(A- 106)

Ecrivons les pertes par commutation dans l'interrupteur 1 (T1 et D1) à l'échelle de la fréquence de la modulante (f_{mod}) :

$$P_{ON_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{ON}} \times \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega}}^{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega}} (a'_{ON} \cdot i_{ph1}(t) + b'_{ON} \cdot i_{ph1}(t)^2 + c'_{ON} \cdot i_{ph1}(t)^3) dt$$

(A- 107)

$$P_{OFF_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{OFF}} \times \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega}}^{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega}} (a'_{OFF} \cdot i_{ph1}(t) + b'_{OFF} \cdot i_{ph1}(t)^2 + c'_{OFF} \cdot i_{ph1}(t)^3) dt$$

(A- 108)

$$P_{REC_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{REC}} \times \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega}}^{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega}} (a'_{REC} \cdot i_{ph1}(t) + b'_{REC} \cdot i_{ph1}(t)^2 + c'_{REC} \cdot i_{ph1}(t)^3 + d'_{REC} \cdot i_{ph1}(t)^4 + e'_{REC} \cdot i_{ph1}(t)^5) dt$$

(A- 109)

Avec :

$$\omega = 2 \cdot \pi \cdot f_{mod}$$

(A- 110)

Et en considérant le fondamental sinusoïdal du courant phase 1 : $i_{ph1_fond}(t)$ sous la forme de l'équation (A- 69).

Nous obtenons donc après calculs des intégrales :

$$P_{ON_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{ON}} \times \left[a'_{ON} \cdot \frac{I_{ph1_max}}{\pi} + b'_{ON} \cdot \frac{I_{ph1_max}^2}{4} + c'_{ON} \cdot \frac{I_{ph1_max}^3 \cdot 2}{3 \cdot \pi} \right]$$

(A- 111)

$$P_{OFF_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{OFF}} \times \left[a'_{OFF} \cdot \frac{I_{ph1_max}}{\pi} + b'_{OFF} \cdot \frac{I_{ph1_max}^2}{4} + c'_{OFF} \cdot \frac{I_{ph1_max}^3 \cdot 2}{3 \cdot \pi} \right]$$

(A- 112)

$P_{REC_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{REC}} \times \left[a'_{REC} \cdot \frac{I_{ph1_max}}{\pi} + b'_{REC} \cdot \frac{I_{ph1_max}^2}{4} + c'_{REC} \cdot \frac{I_{ph1_max}^3}{3\pi} + d'_{REC} \cdot \frac{I_{ph1_max}^4}{16} + e'_{REC} \cdot \frac{I_{ph1_max}^5}{15\pi} \right]$	(A-113)
---	---------

X.2.4.2 Approche pour un pack MOSFET en Carbone de Silicium

Le composant MOSFET ne présente pas les mêmes caractéristiques en conduction que l'IGBT en Silicium « classique », nous avons vu cela lors de la mise en équations des pertes en conduction du MOSFET.

Nous devons donc calculer les nouvelles équations des pertes en commutation en tenant compte de la bidirectionnalité en courant du MOSFET et de ces caractéristiques en conduction que nous avons vues.

Ecrivons les pertes par commutation pour le MOSFET à l'échelle de la fréquence de la modulante (f_{mod}) :

$P_{ON_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{ON}} \times \left[\frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega}}^{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega}} (a'_{ON} \cdot i_{ph1}(t) + b'_{ON} \cdot i_{ph1}(t)^2 + c'_{ON} \cdot i_{ph1}(t)^3) dt \right. \\ \left. + \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega} + \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)} (a'_{ON} \cdot i_{ph1}(t) + b'_{ON} \cdot i_{ph1}(t)^2 + c'_{ON} \cdot i_{ph1}(t)^3) dt \right. \\ \left. + \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)} (a'_{ON} \cdot i_{T1_rp}(t) + b'_{ON} \cdot i_{T1_rp}(t)^2 + c'_{ON} \cdot i_{T1_rp}(t)^3) dt \right. \\ \left. + \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega}} (a'_{ON} \cdot i_{ph1}(t) + b'_{ON} \cdot i_{ph1}(t)^2 + c'_{ON} \cdot i_{ph1}(t)^3) dt \right]$	(A-114)
---	---------

Remarque : dans toutes ces expressions, l'indice « ON » qui peut être remplacé par « OFF » (il s'agit des mêmes expressions pour les pertes en commutation du MOSFET).

Cette expression peut être décomposée afin de séparer les pertes en commutation correspond au courant direct et les pertes en commutation correspond au courant inverse dans le MOSFET T1.

Pour le sens direct, nous avons l'expression des pertes en commutation à l'échelle de la fréquence de la modulante (f_{mod}) :

$P_{ON_direct_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{ON}} \times \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega}}^{\frac{\varphi}{\omega} + \frac{T_{mod}}{\omega}} (a'_{ON} \cdot i_{ph1}(t) + b'_{ON} \cdot i_{ph1}(t)^2 + c'_{ON} \cdot i_{ph1}(t)^3) dt$	(A-115)
--	---------

Soit les mêmes pertes en commutation ($P_{ON_direct_{T_{mod}}}$) que pour un fonctionnement IGBT :

$P_{ON_direct_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{ON}} \times \left[a'_{ON} \cdot \frac{I_{ph1_max}}{\pi} + b'_{ON} \cdot \frac{I_{ph1_max}^2}{4} + c'_{ON} \cdot \frac{I_{ph1_max}^3}{3\pi} \right]$	(A- 116)
---	-----------------

Pour le sens inverse, nous avons l'expression des pertes en commutation à l'échelle de la fréquence de la modulante (f_{mod}) :

$P_{ON_inverse_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{ON}} \times$ $\left[\frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega} + \frac{T_{mod}}{2}}^{\frac{\varphi}{\omega} + \frac{T_{mod}}{2} + \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)} \left(a'_{ON} \cdot i_{ph1}(t) + b'_{ON} \cdot i_{ph1}(t)^2 + c'_{ON} \cdot i_{ph1}(t)^3 \right) dt \right.$ $+ \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega} + T_{mod} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi}{\omega} + T_{mod} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)} \left(a'_{ON} \cdot i_{T1_rp}(t) + b'_{ON} \cdot i_{T1_rp}(t)^2 + c'_{ON} \cdot i_{T1_rp}(t)^3 \right) dt$ $\left. + \frac{1}{T_{mod}} \cdot \int_{\frac{\varphi}{\omega} + T_{mod} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi}{\omega} + T_{mod}} \left(a'_{ON} \cdot i_{ph1}(t) + b'_{ON} \cdot i_{ph1}(t)^2 + c'_{ON} \cdot i_{ph1}(t)^3 \right) dt \right]$	(A- 117)
--	-----------------

Les pertes par commutation pour le blocage de la diode D1, à l'échelle de la fréquence de la modulante (f_{mod}) peuvent s'écrire :


$P_{REC_{T_{mod}}} = f_d \times (V_{bus})^{\alpha_{REC}} \times \frac{1}{T_{mod}} \cdot$ $\int_{\frac{\varphi}{\omega} + T_{mod} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi}{\omega} + T_{mod} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)} \left(a'_{REC} \cdot i_{D1_rp}(t) + b'_{REC} \cdot i_{D1_rp}(t)^2 + c'_{REC} \cdot i_{D1_rp}(t)^3 \right) dt$ $\int_{\frac{\varphi}{\omega} + \frac{T_{mod}}{2} + \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)}^{\frac{\varphi}{\omega} + T_{mod} - \frac{1}{\omega} \cdot \arcsin\left(\frac{V_{0_D}(T_j)}{r_{d_T}(T_j) \cdot I_{ph1_max}}\right)} \left(d'_{REC} \cdot i_{D1_rp}(t)^4 + e'_{REC} \cdot i_{D1_rp}(t)^5 \right) dt$	(A- 118)
---	-----------------

Comme nous pouvons le constater ces expressions de pertes en commutation sont assez complexes à écrire de manière analytique. Mais il est important de comprendre que les pertes en commutations lorsque le courant est dans le sens inverse sont beaucoup plus faible voire négligeable par rapport à celle dans le sens de courant direct.

En raisonnant toujours sur l'interrupteur du haut du bras de commutation avec les mêmes conventions que précédemment. En conduction, dans la phase de courant inverse, « classiquement » la diode D1 conduit, mais nous avons vu dans un graphe à l'échelle de la fréquence modulante que pour un composant MOSFET-SiC bidirectionnel en courant, il existe 3 phases de conduction : une phase où T1 seul conduit puis une phase où T1 et D1 conduisent et une phase où T1 seul conduit. En commutation, toujours dans la phase de courant inverse, nous devons raisonner à l'échelle de la commutation où nous avons les temps morts qui permettent à la diode D1 de conduire avant d'amorcer le transistor T1 sur une tension correspondante à la chute de tension de la diode D1 en conduction,

puis le bocage de T1 se fera en établissant une tension correspondante à la chute de tension de la diode D1 en conduction qui reprend le relais. Ces commutations se font donc sous tension réduite (correspondante à la chute de tension de la diode D1 en conduction) ce qui permet pour la plupart des cas de les considérer négligeables par rapport aux commutations qui se font sous la tension de bus lors des phases de courant positif. Cette hypothèse qui vise à négliger les pertes en commutations dans les phases de courant inverse a pu être vérifiée par des essais pratiques (avec le banc d'essai présenté au Chapitre 4).

Annexe XI : Descriptifs en images de l'ensemble du banc d'essai mis en œuvre pour caractériser les semi-conducteurs






Figure 46 - Images présentant une description du banc d'essai mis en œuvre.









Figure 47 - Images présentant l'intérieur de la boucle de refroidissement.





Références des Annexes

- [1] Vang Heu, "Optimisation des étapes technologiques pour la fabrication de composants de puissance en Carbure de Silicium," Institut National des Sciences Appliquées de Lyon, Thèse de doctorat 18/12/2006.
- [2] H. Jagodzinski and H. Arnold, *The Crystal Structure of Silicon Carbide*, J. R. O'Connor and J. Smiltens, pp.136-145 In *Silicon Carbide - A high Temperature Semiconductor*, Ed. New-York, Pergamon, 1960.
- [3] N.W. Jepps and T.F. Pagae, "Crystal Growth and Characterization of Polytypes Structures," *Progress in Crystal Growth and Characterization*, vol. 7, 1983.
- [4] H. Morkoc et al., "Large-band-gap SiC, III-V nitride, and II-VI ZnSe-based semiconductor device technologies," *Journal of applied physics*, vol. 76, no. Issue 3, pp. 1363-1398, August 1994.
- [5] J.B. Casady and R.W. Johnson, "Status of Silicon Carbide (SiC) a wide bandgap semiconductor for high temperature applications," *A review. Solid State Electronics*, vol. 39, no. 10, pp. 1409-1422, February 1996.
- [6] R.J. Trew, J.B. Yamans, and P.M. Mock, "The potential of Diamond and SiC Electronic Devices for Microwave and Millimeter-Wave Power Applications," *Proceedings of the IEEE*, vol. 79, no. 5, pp. 598-620, May 1991.
- [7] L. Muehlhoff, M. J. Bozack, W. J. Choke, and J. T. Yates, "Comparative oxidation studies of SiC (0001-) and SiC (0001) surfaces," *J. Appl. Phys.*, vol. 60, no. issue 7, pp. 2558-2563, 1986.
- [8] C. D. Fung and J. J. Kopanski, "Thermal oxidation of 3C silicon carbide single crystal layers on silicon," *Appl. Phys. Lett.*, vol. 45, no. issue 7, pp. 757-759, Oct. 1984.
- [9] W. V. Muench and I. Pfaffeneder, "Thermal oxidation and electrolytic etching of silicon carbide," *J. Electrochem. Soc.*, vol. 122, no. issue 5, pp. 642-643, 1975.
- [10] A. Suzuki, H. Ashida, N. Furui, K. Mameno, and H. Matsunami, "Thermal oxidation of SiC and electrical properties of Al-SiO₂-SiC MOS structure," *Jpn. J. Appl. Phys.*, vol. 21, pp. 579-585, 1982.
- [11] I. Vickridge, J. Ganem, Y. Hoshino, and I. Trimail, "Growth of SiO₂ on SiC by dry thermal oxidation: mechanisms," *J. Phys., Appl. Phys.*, vol. 40, no. 20, Oct. 2007.
- [12] A. Benfdila and K. Zekentes, "On Silicon Carbide Thermal Oxidation," *African Physical Review (2010) 4:0005*, vol. 30, pp. 25-30, 2010.
- [13] H. Kurimoto, K. Shibata, C. Kimura, H. Aoki, and T. Sugino, "Thermal oxidation temperature dependence of 4H-SiC MOS interface," *Appl. Surface Science*, vol. 253, no. issue 5, pp. 2416-2420, Dec. 2006.
- [14] A. Golz, R. Janssen, E. Stein von Kamienski, and H. Kurz, "Characterization of oxides on silicon carbide deposited by remote plasma enhanced chemical vapor deposition," *The Physics and Chemistry of SiO₂ and the Si-SiO₂ Interface - 3*, 1996.
- [15] S. Sridevan, V. Misra, P. K. McLarty, B. J. Baliga, and J. J. Wortman, "Rapid thermal chemical vapor deposited oxides on N-type 6H-silicon carbide," *IEEE Elect. Dev. Lett.*, vol. 16, no. issue 11, pp. 524-526, Nov. 1995.
- [16] K. Christian and R. Helbig, "Anisotropic oxidation of 6H-SiC," *J. Appl. Phys.*, vol. 79, no. issue 6, pp. 3276-3281, 1996.
- [17] H. Li, S. Dimitrijević, H. B. Harrison, and D. Sweatman, "Interfacial characteristics of N₂O and NO nitrided SiO₂ grown on SiC by rapid thermal processing," *Appl. Phys. Lett.*, vol. 70, no. issue 15, pp. 2028-2030, 1997.
- [18] G. Y. Chung et al., "Improved inversion channel mobility for 4H-SiC MOSFETs following high temperature anneals in nitric oxide," *IEEE Elec. Dev. Lett.*, vol. 22, no. issue 4, pp. 176-178, April 2001.
- [19] S. Dimitrijević, H. B. Harrison, P. Tanner, K. Y. Cheong, and J. Han, "Properties of Nitrided Oxides on SiC," *Griffith University, Silicon Carbide: Recent Major Advances*, pp. 373-386, 2003.
- [20] S. Ogata, T. Oka, K. Tsuda, and T. Nakayama, "Thermal Controllability of High Temperature

- (>1400°C) Rapid Thermal Oxidation for SiC MOSFET," *Advanced Thermal Processing of Semiconductors, RTP '06. 14th IEEE International Conference on*, pp. 141-145, Oct. 2006.
- [21] R. Schörner et al., "Enhanced channel mobility of 4H-SiC metal-oxide-semiconductor transistors fabricated with standard polycrystalline silicon technology and gate-oxide nitridation," *J. Appl. Phys.*, vol. 80, pp. 4253-4255, 2002.
- [22] Adamah Ekoue, "Caractérisations électriques et physico-chimiques des oxydes sur Carbone de Silicium : Application à une technologie MOSFETs," Institut National des Sciences Appliquées de Lyon, Thèse de doctorat N°d'ordre : 2002ISAL0108, 19 Décembre 2002.
- [23] M. R. Melloch and J. A. Cooper, "Fundamentals of SiC-based device processing," *Materials Research Society Bulletin*, pp. 42-47, 1997.
- [24] Pierre-Olivier Jeannin, "Le transistor MOSFET de puissance en commutation : Application aux associations série et parallèle de composants à grille isolée," Institut National Polytechnique de Grenoble, Grenoble, Thèse de doctorat tel-00092429, version 1, 11 Sep 2006, 29 Main 2001.
- [25] Frédéric Mérienne, "Influence de l'Interaction Puissance-Commande sur le Fonctionnement des Convertisseurs d'Electronique de Puissance : Simulation Fine - Recherche de Règles de Conception," Institut National Polytechnique de Grenoble, Thèse de doctorat, 8 Janvier 1996.
- [26] (Consulté en 2012) site Web de la société Pearson Electronics. [Online]. <http://www.pearsonelectronics.com/products>
- [27] A. Kohler and C. Peutot, "La mesure de courant en milieu industriel," *techno élec, TF 138*, pp. 61-74, Mai - Juin 2005.
- [28] (Consulté en 2012) site Web de la société LEM. [Online]. <http://www.lem.com>
- [29] Eric Favre, "Capteurs de courant : à chacun son argument !," *Mesures 763*, pp. 49-54, Mars 2004.
- [30] (Consulté en 2012) Site Web de la société Power Electronic Measurements Ltd. (PEM). [Online]. <http://www.pemuk.com/>
- [31] H. Hirai, Y. Kasho, M. Tsukuda, and I. Omura, "Bonding Wire Current Measurement with Tiny Film Current Sensors," *Proceedings of the 2012 24th International Symposium on Power Semiconductor Devices and ICs, Bruges, Belgium*, pp. 287-290, June 2012.
- [32] (Consulté en 2012) Site Web de la société T&M Research Products. [Online]. <http://www.tandmresearch.com/>
- [33] Disponible sur le site web de la société Tektronix : www.tek.com, Ed., *ABCs of Probes.: Applications Notes and Technical Documents*.
- [34] (Consulté en 2012) site Web de la société Tektronix. [Online]. <http://www.tek.com>
- [35] Tektronix, *Sonde d'oscilloscope 2500V - 250MHz, P5100, Manuel d'Instructions*.
- [36] (Consulté en 2012) site Web de la société Teseq Schaffner. [Online]. <http://www.teseq.com>
- [37] "How to calculate and minimize the dead time requirement for IGBTs properly," Infineon, Application Note AN2007-04, May 2007.

AUTEUR : Joseph FABRE

DISCIPLINE : Génie Électrique

DIRECTEUR DE THÈSE : Philippe LADOUX

LIEU ET DATE DE SOUTENANCE : Tarbes, le 07 Novembre 2013

TITRE : Étude et mise en œuvre de modules de puissance MOSFET SiC pour leurs futures utilisations dans des convertisseurs ferroviaires

Liste des Publications - Brevets

Congrès Internationaux :

M. Mermet-Guyennet, A. Castellazzi, J. Fabre, P. Ladoux, « Electrical Analysis and Packaging Solutions for High-Current Fast-Switching SiC Components », CIPS2012, Nuremberg, Allemagne, 6-8 Mars 2012.

J. Fabre, P. Ladoux, M. Piton, “Characterization of SiC MOSFET dual modules for future use in railway traction chains”, PCIM2012 (Power Electronics Intelligent Motion Renewable Energy and Energy Management), Nuremberg, Allemagne, 7-9 Mai 2012.

P. Ladoux, M. Mermet-Guyennet, J. Casarin, J. Fabre, « Outlook for SiC devices in Traction Converters », ESARS2012, IEEE International conference on Electrical Systems for Aircraft, Railway and Ship propulsion, Bologne, Italie, 16-18 Octobre 2012.

J. Fabre, P. Ladoux, M. Piton, “Opposition Method based test bench for characterization of SiC Dual MOSFET Modules”, PCIM2013 (Power Electronics Intelligent Motion Renewable Energy and Energy Management), Nuremberg, Allemagne, 14-16 Mai 2013.

Congrès Nationaux :

J. Fabre, P. Ladoux, M. Piton, « Caractérisation de modules MOSFET SiC en vue de leur utilisation dans les chaînes de traction ferroviaire », EPF2012, 14^{ème} édition de la conférence Electronique de Puissance du Futur, Bordeaux, France, 5-7 Juillet 2012.

J. Fabre, « Caractérisation de modules MOSFET-SiC en vue de leur utilisation future dans des convertisseurs ferroviaires », Congrès annuel de l'école doctorale GEET, Toulouse, France, 18 Avril 2013.

J. Fabre, « Caractérisation de modules MOSFET-SiC en vue de leur utilisation future dans des convertisseurs ferroviaires », JCGE2013 - SEEDS, Journées des Jeunes Chercheurs en Génie Electrique - Systèmes d'Energie Electrique dans leur Dimension Sociétale, St Nazaire, France, 5-6 Juin 2013.

Brevets :

S. Dagdag, J. Fabre, G. Revillon, M. Mermet-Guyennet, J.-L. Torrenta, ALSTOM Transport, « Dispositif de commutation électrique, notamment pour la commutation de forts courants électriques », *Brevet Français, Européen et Chinois*, FR 2969871 A1, EP 2469711 A1, CN 102545853 A, Juin 2012.
