<?xml version="1.0" encoding="utf-8"?>
<TEI xmlns="http://www.tei-c.org/ns/1.0" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:hal="http://hal.archives-ouvertes.fr/" xmlns:gml="http://www.opengis.net/gml/3.3/" xmlns:gmlce="http://www.opengis.net/gml/3.3/ce" version="1.1" xsi:schemaLocation="http://www.tei-c.org/ns/1.0 http://api.archives-ouvertes.fr/documents/aofr-sword.xsd">
  <teiHeader>
    <fileDesc>
      <titleStmt>
        <title>HAL TEI export of tel-04861219</title>
      </titleStmt>
      <publicationStmt>
        <distributor>CCSD</distributor>
        <availability status="restricted">
          <licence target="https://creativecommons.org/publicdomain/zero/1.0/">CC0 1.0 - Universal</licence>
        </availability>
        <date when="2026-05-21T04:07:44+02:00"/>
      </publicationStmt>
      <sourceDesc>
        <p part="N">HAL API Platform</p>
      </sourceDesc>
    </fileDesc>
  </teiHeader>
  <text>
    <body>
      <listBibl>
        <biblFull>
          <titleStmt>
            <title xml:lang="en">Mixed-signal in-memory matrix-vector multiplication for ultra-low power embedded machine learning</title>
            <title xml:lang="fr">Multiplication de vecteur-matrice à signaux mixtes dans la mémoire à très faible consommation pour l’apprentissage machine embarqué</title>
            <author role="aut">
              <persName>
                <forename type="first">Kévin</forename>
                <surname>Hérissé</surname>
              </persName>
              <email type="md5">7e474a143409a2b268889671c1571a09</email>
              <email type="domain">gmail.com</email>
              <idno type="idhal" notation="string">kevin-herisse</idno>
              <idno type="idhal" notation="numeric">751839</idno>
              <idno type="halauthorid" notation="string">55474-751839</idno>
              <idno type="ORCID">https://orcid.org/0000-0002-2838-4494</idno>
              <affiliation ref="#struct-1067492"/>
              <affiliation ref="#struct-1066983"/>
            </author>
            <editor role="depositor">
              <persName>
                <forename>ABES</forename>
                <surname>STAR</surname>
              </persName>
              <email type="md5">f5aa7f563b02bb6adbba7496989af39a</email>
              <email type="domain">abes.fr</email>
            </editor>
          </titleStmt>
          <editionStmt>
            <edition n="v1" type="current">
              <date type="whenSubmitted">2025-01-02 01:28:27</date>
              <date type="whenModified">2026-04-07 12:56:42</date>
              <date type="whenReleased">2025-01-02 01:28:28</date>
              <date type="whenProduced">2022-12-16</date>
              <date type="whenEndEmbargoed">2025-01-02</date>
              <ref type="file" target="https://theses.hal.science/tel-04861219v1/document">
                <date notBefore="2025-01-02"/>
              </ref>
              <ref type="file" subtype="author" n="1" target="https://theses.hal.science/tel-04861219v1/file/These_HERISSE_Kevin.pdf" id="file-4861219-4227994">
                <date notBefore="2025-01-02"/>
              </ref>
            </edition>
            <respStmt>
              <resp>contributor</resp>
              <name key="131274">
                <persName>
                  <forename>ABES</forename>
                  <surname>STAR</surname>
                </persName>
                <email type="md5">f5aa7f563b02bb6adbba7496989af39a</email>
                <email type="domain">abes.fr</email>
              </name>
            </respStmt>
          </editionStmt>
          <publicationStmt>
            <distributor>CCSD</distributor>
            <idno type="halId">tel-04861219</idno>
            <idno type="halUri">https://theses.hal.science/tel-04861219</idno>
            <idno type="halBibtex">herisse:tel-04861219</idno>
            <idno type="halRefHtml">Micro and nanotechnologies/Microelectronics. Université de Lille, 2022. English. &lt;a target="_blank" href="https://www.theses.fr/2022ULILN038"&gt;&amp;#x27E8;NNT : 2022ULILN038&amp;#x27E9;&lt;/a&gt;</idno>
            <idno type="halRef">Micro and nanotechnologies/Microelectronics. Université de Lille, 2022. English. &amp;#x27E8;NNT : 2022ULILN038&amp;#x27E9;</idno>
            <availability status="restricted">
              <licence target="https://about.hal.science/hal-authorisation-v1/">HAL Authorization<ref corresp="#file-4861219-4227994"/></licence>
            </availability>
          </publicationStmt>
          <seriesStmt>
            <idno type="stamp" n="CNRS">CNRS - Centre national de la recherche scientifique</idno>
            <idno type="stamp" n="UNIV-VALENCIENNES">Université de Valenciennes et du Hainaut-Cambresis</idno>
            <idno type="stamp" n="IEMN">Institut d'électronique, de microélectronique et de nanotechnologie</idno>
            <idno type="stamp" n="STAR">STAR - Dépôt national des thèses électroniques</idno>
            <idno type="stamp" n="UNIV-LILLE">Université de Lille</idno>
            <idno type="stamp" n="THESES-UPHF" corresp="UNIV-VALENCIENNES">Thèses de doctorat de l'Université Polytechnique Hauts-de-France</idno>
            <idno type="stamp" n="UNIV-CATHOLILLE">Université catholique de Lille</idno>
            <idno type="stamp" n="DDRS-TEST-CJ">Test de la collection DD-RS</idno>
          </seriesStmt>
          <notesStmt/>
          <sourceDesc>
            <biblStruct>
              <analytic>
                <title xml:lang="en">Mixed-signal in-memory matrix-vector multiplication for ultra-low power embedded machine learning</title>
                <title xml:lang="fr">Multiplication de vecteur-matrice à signaux mixtes dans la mémoire à très faible consommation pour l’apprentissage machine embarqué</title>
                <author role="aut">
                  <persName>
                    <forename type="first">Kévin</forename>
                    <surname>Hérissé</surname>
                  </persName>
                  <email type="md5">7e474a143409a2b268889671c1571a09</email>
                  <email type="domain">gmail.com</email>
                  <idno type="idhal" notation="string">kevin-herisse</idno>
                  <idno type="idhal" notation="numeric">751839</idno>
                  <idno type="halauthorid" notation="string">55474-751839</idno>
                  <idno type="ORCID">https://orcid.org/0000-0002-2838-4494</idno>
                  <affiliation ref="#struct-1067492"/>
                  <affiliation ref="#struct-1066983"/>
                </author>
              </analytic>
              <monogr>
                <idno type="nnt">2022ULILN038</idno>
                <imprint>
                  <date type="dateDefended">2022-12-16</date>
                </imprint>
                <authority type="institution">Université de Lille</authority>
                <authority type="school">École graduée Sciences de l’ingénierie et des systèmes (Lille ; 2021-....)</authority>
                <authority type="supervisor">Andreas Kaiser</authority>
                <authority type="supervisor">Antoine Frappé</authority>
                <authority type="jury">Ian O'Connor [Président]</authority>
                <authority type="jury">Yong Lian [Rapporteur]</authority>
                <authority type="jury">Édith Beigné</authority>
                <authority type="jury">Sylvain Saïghi</authority>
                <authority type="jury">Sylvain Clerc</authority>
                <authority type="jury">Andreia Cathelin</authority>
                <authority type="jury">Benoît Larras</authority>
              </monogr>
            </biblStruct>
          </sourceDesc>
          <profileDesc>
            <langUsage>
              <language ident="en">English</language>
            </langUsage>
            <textClass>
              <keywords scheme="author">
                <term xml:lang="en">In-Memory computing</term>
                <term xml:lang="en">Cmos</term>
                <term xml:lang="en">Artificial Intelligence</term>
                <term xml:lang="en">Hardware</term>
                <term xml:lang="en">Neural Networks</term>
                <term xml:lang="en">Circuit</term>
                <term xml:lang="fr">Traitement en mémoire</term>
                <term xml:lang="fr">Hardware</term>
              </keywords>
              <classCode scheme="halDomain" n="spi.nano">Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics</classCode>
              <classCode scheme="halTypology" n="THESE">Theses</classCode>
              <classCode scheme="halOldTypology" n="THESE">Theses</classCode>
              <classCode scheme="halTreeTypology" n="THESE">Theses</classCode>
            </textClass>
            <abstract xml:lang="en">
              <p>The applications for embedded artificial intelligence are numerous and cover multiple domains, such as consumer electronics, home automation, health, and industry. They require dedicated chips bringing intelligence close to the sensor while maintaining a low energy consumption. Although many types of neural networks (NN) exist, they all rely on the same basic computations which are Matrix-Vector Multiplications (MVM) composed of Multiply-and-Accumulate (MAC) operations. Optimizing the energy efficiency of MAC operations is a great lever to reduce global power consumption. In a classic Von Neumann architecture, the limitation implied by data access caps the efficiency at 10 TOPS/W considering a 50 fJ/byte energy consumption for data movement. In-memory computing (IMC) helps reduce the energy overhead for accessing data by processing them close to where they are stored. This thesis analyses the state-of-the-art NN architectures and the works for Voice Activity Detection (VAD) and Keyword Spotting (KWS), to show that energy consumption and accuracy are more important parameters than throughput for embedded applications. Furthermore, analysis of the state-of-the-art of IMC shows that the available time to perform NN operations can be advantageously leveraged. This work presents a time- and current-based analog IMC concept, where current sources charge/discharge a capacitive line during a time pondered by the product of two numbers, therefore performing multi-bit MAC operations through time. An implementation of the proposed architecture in a 28 nm FDSOI technology is presented. The integrated circuit prototype integrates 4 neurons with 100 inputs and 5-bit inputs and weights. The structure performs the multi-bit MVM using the proposed time- and current-based analogue IMC method within a maximum latency of 4.5 µs, perfectly suitable with most embedded applications. The measured energy efficiency allows envisioning &gt; 50 TOPS/W if deployed over a 100-neuron array.</p>
            </abstract>
            <abstract xml:lang="fr">
              <p>Les applications de l'intelligence artificielle embarquée sont nombreuses et couvrent de multiples domaines, tels que l'électronique grand public, la domotique, la santé et l'industrie. Elles nécessitent des puces dédiées apportant l'intelligence à proximité du capteur tout en maintenant une faible consommation d'énergie. Bien qu'il existe de nombreux types de réseaux neuronaux (Neural Networks - NN), ils reposent tous sur les mêmes calculs de base, à savoir des multiplications matricielles et vectorielles (MMV) composées d'opérations de multiplication et d'accumulation (MAC). L'optimisation de l'efficacité énergétique des opérations MAC est un excellent levier pour réduire la consommation énergétique globale. Dans une architecture Von Neumann classique, la limitation liée à l'accès aux données plafonne l'efficacité à 10 TOPS/W en considérant une consommation d'énergie de 50 fJ/byte pour le déplacement des données. Le traitement en mémoire (In-Memory Computing - IMC) permet de réduire la surcharge énergétique liée à l'accès aux données en les traitant à proximité de l'endroit où elles sont stockées. Cette thèse analyse l'état de l'art des architectures NN et les travaux pour la détection d'activité vocale (Vocal Activity Detection - VAD) et le repérage de mots-clés (Keyword Spotting - KWS), pour montrer que la consommation d'énergie et la précision sont des paramètres plus importants que le débit pour les applications embarquées. En outre, l'analyse de l'état de l'art de l'IMC montre que le temps disponible pour effectuer les opérations du NN peut être avantageusement exploité. Ce travail présente un concept d'IMC analogique basé sur le temps et le courant, où des sources de courant chargent/déchargent une ligne capacitive pendant un temps pondéré par le produit de deux nombres, réalisant ainsi des opérations MAC multi-bits à travers le temps. Une mise en œuvre de l'architecture proposée dans une technologie FDSOI de 28 nm est présentée. Le prototype de circuit intégré intègre 4 neurones avec 100 entrées et des entrées et poids de 5 bits. La structure exécute le MMV multi-bits en utilisant la méthode IMC analogique proposée, basée sur le temps et le courant, avec une latence maximale de 4,5 µs, parfaitement adaptée à la plupart des applications embarquées. L'efficacité énergétique mesurée permet d'envisager une efficacité supérieur à 50 TOPS/W s'il est déployé sur un réseau de 100 neurones.</p>
            </abstract>
          </profileDesc>
        </biblFull>
      </listBibl>
    </body>
    <back>
      <listOrg type="structures">
        <org type="researchteam" xml:id="struct-1067492" status="VALID">
          <idno type="RNSR">199223921R</idno>
          <orgName>Microélectronique Silicium - IEMN</orgName>
          <orgName type="acronym">MICROELEC SI - IEMN</orgName>
          <date type="start">2021-01-01</date>
          <desc>
            <address>
              <addrLine>Groupe Microélectronique Silicium - IEMN UMR8520 - (Silicon Microelectronics group)</addrLine>
              <country key="FR"/>
            </address>
            <ref type="url">https://www.iemn.fr/la-recherche/les-groupes/microelecsi</ref>
          </desc>
          <listRelation>
            <relation active="#struct-1066983" type="direct"/>
            <relation active="#struct-120930" type="indirect"/>
            <relation active="#struct-374570" type="indirect"/>
            <relation name="UMR8520" active="#struct-441569" type="indirect"/>
            <relation active="#struct-1001263" type="indirect"/>
            <relation active="#struct-1059196" type="indirect"/>
            <relation active="#struct-300877" type="indirect"/>
          </listRelation>
        </org>
        <org type="laboratory" xml:id="struct-1066983" status="VALID">
          <idno type="IdRef">138736421</idno>
          <idno type="ISNI">0000000403683863</idno>
          <idno type="RNSR">199812849E</idno>
          <idno type="ROR">https://ror.org/02q4res37</idno>
          <idno type="Wikidata">Q3151942</idno>
          <orgName>Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520</orgName>
          <orgName type="acronym">IEMN</orgName>
          <date type="start">2021-01-01</date>
          <desc>
            <address>
              <addrLine>[Univ. Lille, CNRS, Centrale Lille Institut, Junia, Univ. Polytechnique Hauts-de-France] ––Laboratoire Central – Cité Scientifique – Avenue Poincaré – CS 60069 – 59652 VILLENEUVE D’ASCQ CEDEX</addrLine>
              <country key="FR"/>
            </address>
            <ref type="url">http://www.iemn.fr/</ref>
          </desc>
          <listRelation>
            <relation active="#struct-120930" type="direct"/>
            <relation active="#struct-374570" type="direct"/>
            <relation name="UMR8520" active="#struct-441569" type="direct"/>
            <relation active="#struct-1001263" type="direct"/>
            <relation active="#struct-1059196" type="direct"/>
            <relation active="#struct-300877" type="indirect"/>
          </listRelation>
        </org>
        <org type="institution" xml:id="struct-120930" status="VALID">
          <idno type="IdRef">256304629</idno>
          <idno type="ISNI">0000000122034461</idno>
          <idno type="ROR">https://ror.org/01x441g73</idno>
          <orgName>Centrale Lille</orgName>
          <desc>
            <address>
              <addrLine>École Centrale de Lille - Cité Scientifique - CS 20048 59651 Villeneuve d'Ascq Cedex</addrLine>
              <country key="FR"/>
            </address>
            <ref type="url">https://centralelille.fr/</ref>
          </desc>
        </org>
        <org type="regroupinstitution" xml:id="struct-374570" status="VALID">
          <idno type="IdRef">223446556</idno>
          <idno type="ISNI">0000 0001 2242 6780</idno>
          <idno type="ROR">https://ror.org/02kzqn938</idno>
          <idno type="Wikidata">Q3551621</idno>
          <orgName>Université de Lille</orgName>
          <desc>
            <address>
              <addrLine>EPE Université de Lille. -- 42 rue Paul Duez, 59000 Lille</addrLine>
              <country key="FR"/>
            </address>
            <ref type="url">https://www.univ-lille.fr/</ref>
          </desc>
        </org>
        <org type="regroupinstitution" xml:id="struct-441569" status="VALID">
          <idno type="IdRef">02636817X</idno>
          <idno type="ISNI">0000000122597504</idno>
          <idno type="ROR">https://ror.org/02feahw73</idno>
          <orgName>Centre National de la Recherche Scientifique</orgName>
          <orgName type="acronym">CNRS</orgName>
          <date type="start">1939-10-19</date>
          <desc>
            <address>
              <country key="FR"/>
            </address>
            <ref type="url">https://www.cnrs.fr/</ref>
          </desc>
        </org>
        <org type="institution" xml:id="struct-1001263" status="VALID">
          <idno type="IdRef">242335675</idno>
          <idno type="ROR">https://ror.org/02ezch769</idno>
          <orgName>Université Polytechnique Hauts-de-France</orgName>
          <orgName type="acronym">UPHF</orgName>
          <date type="start">2019-09-09</date>
          <desc>
            <address>
              <addrLine>Campus Mont Houy59313 Valenciennes Cedex 9</addrLine>
              <country key="FR"/>
            </address>
            <ref type="url">http://www.uphf.fr/</ref>
          </desc>
        </org>
        <org type="institution" xml:id="struct-1059196" status="VALID">
          <idno type="IdRef">258598026</idno>
          <idno type="ROR">https://ror.org/02evec030</idno>
          <orgName>JUNIA</orgName>
          <orgName type="acronym">JUNIA</orgName>
          <date type="start">2021-01-01</date>
          <desc>
            <address>
              <addrLine>2 Rue Norbert Segard59014 Lille</addrLine>
              <country key="FR"/>
            </address>
            <ref type="url">https://www.junia.com/</ref>
          </desc>
          <listRelation>
            <relation active="#struct-300877" type="direct"/>
          </listRelation>
        </org>
        <org type="regroupinstitution" xml:id="struct-300877" status="VALID">
          <idno type="IdRef">026582481</idno>
          <idno type="ROR">https://ror.org/025s1b152</idno>
          <orgName>Université catholique de Lille</orgName>
          <orgName type="acronym">UCL</orgName>
          <desc>
            <address>
              <addrLine>60 boulevard Vauban - 59800 Lille</addrLine>
              <country key="FR"/>
            </address>
            <ref type="url">http://www.univ-catholille.fr/</ref>
          </desc>
        </org>
      </listOrg>
    </back>
  </text>
</TEI>