Design tools and hardware/software components integration models for heterogeneous embedded systems design
Modèles d'intégration d'outils et de composants logiciels/matériels pour la conception des systèmes hétérogènes embarqués
Résumé
The continuous evolution of integrated circuits technology is challenging designers to shift from application-specific components (ASIC) to full systems on a single chip (SoC). In order to manage the complexity of these SoC systems, they are built by assembling pre-designed components from different providers. Moreover, a complete SoC design flow requires the integration of several design tools from different providers and for different application domains. The integration of these heterogeneous components into a single system is very difficult, requiring an adaptation of their interfaces to the embedded communication network. This adaptation often needs sophisticated interface sub-systems, that can also be constructed by assembling pre-designed interface components. Integrating design tools from different providers into a complete SoC design flow is also a difficult task, requiring seamless interoperability among the different tools. Handling tool and component integration on a complete SoC design flow is a fastidious, error-prone, and time-consuming manual work. Due to the always increasing time-to-market pressure,, an open environment for the automation of tool and component integration is becoming crucial. The main contribution of this thesis is the definition of an open environment for component/tool integration built around an intermediate format. This environment eases design tool integration according to a well-defined model. It also defines a generic design flow and composition techniques for hardware/software component integration. The proposed concepts were validated using two case-studies: the integration of Cadence VCC design tool and of a communication IP, described in a high abstraction level, into the ROSES design flow.
La technologie de fabrication des circuits intégrés a permis de passer des composants spécifiques ASIC aux systèmes embarqués sur une seule puce (SoC). Ces systèmes sont construits par un assemblage de composants hétérogènes existants (préconçus). De plus, le flot de conception de SoC nécessite l'intégration de plusieurs outils provenant de différentes sources et ayant des domaines d'application variés, dans le but d'obtenir un flot de conception complet, ce qui n'existe pas aujourd'hui. L'intégration de composants hétérogènes est très difficile. Elle requiert une adaptation de leurs interfaces au réseau de communication embarqué. Cette adaptation nécessite la construction d'adaptateurs divers et très sophistiqués. Ces derniers sont obtenus par un assemblage de composants d'interface élémentaires.
L'intégration d'outils provenant de différentes sources dans un environnement de conception existant est aussi difficile. Elle nécessite une interopérabilité entre les différents outils dans le cadre d'un seul flot de conception complet. La manipulation d'outils et de composants hétérogènes dans un flot complet de conception SoC est un travail fastidieux, source d'erreurs, et coûteux en terme de temps de conception. Vu la pression du temps de mise sur le marché, un environnement ouvert à l'intégration automatique d'outils et de composants logiciels/matériels est devenue cruciale. La contribution de cette thèse concerne la construction d'un environnement de conception ouvert autour d'un format intermédiaire. Cet environnement permet l'intégration d'outils selon un modèle bien défini. Il permet aussi l'intégration automatique de composants logiciels/matériels selon un flot générique et des techniques de composition. Les concepts proposés ont été validés sur deux études de cas différentes : l'intégration de l'outil VCC de Cadence et l'intégration d'un IP de communication décrit à un haut niveau d'abstraction dans le flot de conception ROSES.
L'intégration d'outils provenant de différentes sources dans un environnement de conception existant est aussi difficile. Elle nécessite une interopérabilité entre les différents outils dans le cadre d'un seul flot de conception complet. La manipulation d'outils et de composants hétérogènes dans un flot complet de conception SoC est un travail fastidieux, source d'erreurs, et coûteux en terme de temps de conception. Vu la pression du temps de mise sur le marché, un environnement ouvert à l'intégration automatique d'outils et de composants logiciels/matériels est devenue cruciale. La contribution de cette thèse concerne la construction d'un environnement de conception ouvert autour d'un format intermédiaire. Cet environnement permet l'intégration d'outils selon un modèle bien défini. Il permet aussi l'intégration automatique de composants logiciels/matériels selon un flot générique et des techniques de composition. Les concepts proposés ont été validés sur deux études de cas différentes : l'intégration de l'outil VCC de Cadence et l'intégration d'un IP de communication décrit à un haut niveau d'abstraction dans le flot de conception ROSES.