Integrated power supply system design dedicated to securing smart cards
Conception d'un système d'alimentation intégré dédié à la sécurisation des cartes à puce
Résumé
The power supply current of a smart card exhibits significant correlations with the data processed by its microcontroller. Power analysis attacks exploit these correlations to determine the secret keys of the embedded cryptosystems. This study deals with the design of an on-chip power supply system intended to protect smart card microcontrollers against power analysis attacks. The proposed system allows the microcontroller internal supply voltage to be regulated from the external supply voltage provided by the reader, while uncorrelating the external supply current from internal supply current. Its area and its efficiency respect the smart card constraints. Moreover, its architecture includes a new random clock generator based on, among other things, a double-scroll-like chaotic attractor. The system has been simulated with Eldo using the MM9 model and the parameters of a standard STMicroelectronics 0.18 µm CMOS process; the simulation results show its efficiency. Furthermore, the chaotic oscillator has been fabricated using the AMS 2P/4M 0.35 µm CMOS process; experimental measurements confirm the theoretical results.
Le courant d'alimentation d'une carte à puce présente des corrélations significatives avec les données traitées par son microcontrôleur. Les techniques de cryptanalyse dites « par analyse en courant » exploitent ces corrélations pour déterminer les clés secrètes des cryptosystèmes embarqués. Cette étude traite de la conception d'un système d'alimentation sur puce destiné à protéger les microcontrôleurs encartables contre les attaques par analyse en courant. Le nouveau système proposé permet de réguler la tension d'alimentation interne du microcontrôleur à partir de la tension d'alimentation externe fournie par le lecteur, tout en décorrélant le courant d'alimentation externe du courant d'alimentation interne. Sa surface et son rendement respectent les contraintes imposées par le support. De plus, son architecture inclut un nouveau générateur d'horloge aléatoire basé, entre autres, sur un attracteur chaotique de type « double-scroll ». Le système a été simulé avec Eldo et les paramètres MM9 d'un procédé CMOS 0.18 µm standard de la société STMicroelectronics; les résultats des simulations témoignent de son efficacité. Par ailleurs, l'oscillateur chaotique a été fabriqué suivant le procédé CMOS 0.35 µm 2P/4M du fondeur AMS; les mesures expérimentales confirment les résultats théoriques.
Loading...