Etude, Modélisation et Amélioration des Performances des<br />Convertisseurs Analogique Numérique Entrelacés dans le Temps - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2007

Time -Interleaved Analog to Digital Convereter: Study, modelling and performance improvement

Etude, Modélisation et Amélioration des Performances des
Convertisseurs Analogique Numérique Entrelacés dans le Temps

Résumé

To comply with new telecommunication standard requirements, Analog to Digital ConverterADC should provide high sample rate, high resolution and low power consumption. With today's technologies, only one converter cannot achieve these requirements. To cope with this problem, one solution consists in parallelizing existing ADC cores on a die to increase the sampling rate for the same resolution and power consumption. The resulting system is called Time Interleaved Analog to Digital Converter TIADC. However, TIADC systems introduce new set of problem : indeed, each converter is characterized by its proper errors, mismatches between ADC cause undesirable spurs. The main thesis contribution is about TIADC spectral parameter loss study caused by mismatches effect, TIADC modelling and material description. A special attention is given to TIADC compensation methods by proposing two solutions : the first one is an offline method used for measurement applications. The second is an online method based on adaptive filtering for telecommunications applications. The first method is verified by experimental data, the second one is implemented into FPGA and verified by tests and measures.
Dans un contexte où les systèmes communicants fleurissent, les Convertisseurs Analogique Numérique CAN doivent suivre les demandes des nouveaux standards de télécommunications. Un convertisseur seul, ne peut pas allier rapidité, précision et faible consommation de puissance. Dans le cadre de nos travaux, nous somme intéressé à une structure prometteuse de CAN basée sur l'entrelacement temporel de plusieurs convertisseurs, TIADC. Le taux d'échantillonnage augmente proportionnellement avec le nombre de CAN mais des problèmes de disparité entre les différents CAN réduisent la résolution effective du TIADC. Dans ce mémoire, nous avons contribuer à l'étude de ces convertisseurs, notamment aux pertes engendrées par les disparités entre les différents convertisseurs. La structure du TIADC a été modélisé dans un environnement de description matérielle. Plusieurs solutions de calibrations existantes ont été simulé afin de vérifier leur fonctionnement et de pouvoir proposer deux méthodes de correction. Une première méthode en différé visant le domaine de l'instrumentation et une seconde, en ligne visant des application de élécommunications. La première méthode a été vérifié par des données expérimentales, la seconde était implémenté dans un FPGA et vérifié par des tests et des mesures.
Fichier principal
Vignette du fichier
PlanManuscrit.pdf (5.57 Mo) Télécharger le fichier
Loading...

Dates et versions

tel-00298981 , version 1 (17-07-2008)

Identifiants

  • HAL Id : tel-00298981 , version 1

Citer

Maher Jridi. Etude, Modélisation et Amélioration des Performances des
Convertisseurs Analogique Numérique Entrelacés dans le Temps. Micro et nanotechnologies/Microélectronique. Université Sciences et Technologies - Bordeaux I, 2007. Français. ⟨NNT : ⟩. ⟨tel-00298981⟩
215 Consultations
1839 Téléchargements

Partager

Gmail Facebook X LinkedIn More