Temporal Filtering with Soft Error Detection and Correction Technique for Radiation Hardening Based on a C-element and BICS - TEL - Thèses en ligne
Thèse Année : 2014

Temporal Filtering with Soft Error Detection and Correction Technique for Radiation Hardening Based on a C-element and BICS

Technique de filtrage temporel avec détection et correction d'erreurs souples à base de C-element et de BICS

Résumé

The higher density of integration and lower supply voltage have led to lower noise margins and a smaller amount of charge representing a bit of information. The International Technology Roadmap for Semiconductors (ITRS) stated that below 65 nm CMOS Technology soft errors impact field-level circuit reliability, not only for embedded memories, but for logic and latches as well. Soft errors are nondestructive functional errors, in contrast to hard errors that induce destructive effects. They are induced by an energetic ionized particle striking a MOS transistor. Those particles have their main origins in cosmic radiation and radioactive package impurities. The strike of an ionized particle on a MOS transistor creates a transient current between the substrate and the drain causing a voltage spike on the drain. That is a single-event transient (SET). A latched SET becomes a single-event upset (SEU). It is important to model the phenomenon in order to understand and simulate its effects on the integrated circuit that need hardening. For that the charge collection model helps determining the amount of charge collected on a drain surface given the geometry of an ionization track and the position of the drain. Thanks to this model the parasitic current can be estimated. This modeled current can be introduced in CADENCE's electrical simulator SPECTRE as a bulk-drain current source to simulate its effects. This simulation methodology can be used on a target system to determine the sensitivity of a particular circuit to SETs. As a case study an 8-bit successive-approximation-register (SAR) analog-to-digital converter (ADC) implemented in ST 65nm CMOS technology has been chosen. This ADC is composed analog, digital synchronous and asynchronous logic circuits. This diversity of circuits leads to different soft error outcomes. Among those circuits, a particular combinatorial function that generates an internal clock signal has been selected for hardening for its importance in the conversion cycle. Thanks to the simulation methodology, a study of the electrical, geometrical and temporal sensibilities is conducted to show the vulnerability issues of the function. It is concluded that an external circuit should be placed outside the combinatorial function to harden the function without being exposed to the same vulnerabilities. To counter SETs several technological and by design techniques exist. This work focuses on radiation hardening by design (RHBD) techniques since those techniques can be applied whiteout any additional technological cost. This work proposes a hardened temporal filter solution, which benefits from low power and low area overhead. The hardening is achieved using Built-In Current Sensors (BICS) to detect the parasitic current in the bulk caused by an ion strike and feedback transistors that are activated to compensate the effect at the output of the filter before the propagation of the SET.
L'augmentation de la densité d'intégration et la baisse de la tension d'alimentation ont amené une baisse de la marge du bruit et de la quantité de charges qui représentent un bit d'information. L'International Technology Roadmap for Semiconductors (ITRS) indique qu'en dessous de la technologie CMOS de 65 nm les erreurs soft ont un impact plus important sur la fiabilité des circuits au sol, non seulement sur les mémoires embarquées, mais aussi pour la logique et les verrous. Les erreurs soft sont des fautes fonctionnelles non destructives, à la différence des erreurs hard qui induisent des effets destructifs. Ils sont induits par des particules ionisantes très énergétiques qui frappent un transistor MOS. Ces particules ont pour origine principal la radiation cosmique. L'impact d'une particule ionisante sur un transistor MOS crée un courant parasite entre le substrat et le drain créant ainsi un pic de tension sur le drain. Il s'agit là d'un événement transitoire singulier (SET en Anglais). Si un SET est verrouillé on parle alors d'événement singulier perturbateur (SEU en Anglais). Il est important de modéliser le phénomène pour comprendre et simuler ses effets sur les circuits intégrés qui doivent être durcis. Pour cela le modèle dit "de collection de charges" permet de déterminer la quantité de charges collectées par un drain grâce à la géométrie d'une trace d'ionisation et de la position du drain. Grâce à ce modèle le courant parasite peut être estimé. Ce courant modélisé peut être intégré dans le simulateur électrique CADENCE comme une source de courant entre le substrat et le drain pour simuler ses effets. Cette méthodologie de simulation peut être utilisée sur un système cible pour déterminer la sensibilité aux SET d'un circuit en particulier. Un convertisseur analogique numérique (CAN) d'approximations successives a été choisi comme cas d'étude. Ce CAN est composé de circuits analogiques, numériques synchrones et asynchrones. La fonction combinatoire qui génère l'horloge interne est sélectionnée pour être durcie en raison de son importance pour un cycle de conversion. Grâce à la méthodologie de simulation, une étude de sensibilité est faite au niveau électrique, géométrique et temporel pour déterminer les vulnérabilités de la fonction. Il est conclu qu'un circuit supplémentaire devrait être placé à l'extérieur de la fonction combinatoire pour la durcir sans que le durcissement soit affecté par les mêmes vulnérabilités. Ce travail propose l'utilisation d'un filtre temporel durci dans le but d'arrêter des SET et éviter leur propagation si le filtre est touché. Le durcissement est réalisé avec des capteurs de courant intégrés sur le bulk (BICS en Anglais) pour détecter le courant parasite causé par l'impact d'une particule ionisante. Une fois détecté l'effet transitoire à la sortie du filtre est compensé par des transistors de feedback pour éviter la propagation des SET.
Fichier principal
Vignette du fichier
2014telb0344_Gomez Toro Daniel.pdf (15.54 Mo) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)
Loading...

Dates et versions

tel-01191520 , version 1 (02-09-2015)

Identifiants

  • HAL Id : tel-01191520 , version 1

Citer

Daniel Gomez Toro. Temporal Filtering with Soft Error Detection and Correction Technique for Radiation Hardening Based on a C-element and BICS. Micro and nanotechnologies/Microelectronics. Télécom Bretagne; Université de Bretagne Occidentale, 2014. English. ⟨NNT : ⟩. ⟨tel-01191520⟩
276 Consultations
216 Téléchargements

Partager

More