

Évaluation de topologies d'amplificateurs faible bruit et robustes en filière GaN pour applications radar ou télécom en bande X

Bastien Pinault

▶ To cite this version:

Bastien Pinault. Évaluation de topologies d'amplificateurs faible bruit et robustes en filière GaN pour applications radar ou télécom en bande X. Electromagnétisme. Université de Toulouse, 2024. Français. NNT: 2024TLSES070. tel-04692765

HAL Id: tel-04692765 https://theses.hal.science/tel-04692765v1

Submitted on 10 Sep 2024

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers. L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.





Doctorat de l'Université de Toulouse

préparé à l'Université Toulouse III - Paul Sabatier

Évaluation de topologies d'amplificateurs faible bruit et robustes en filière GaN pour applications radar ou télécom en bande X.

Thèse présentée et soutenue, le 27 juin 2024 par Bastien PINAULT

École doctorale

GEETS - Génie Electrique Electronique, Télécommunications et Santé : du système au nanosystème

Spécialité

Electromagnétisme et Systèmes Haute Fréquence

Unité de recherche

LAAS - Laboratoire d'Analyse et d'Architecture des Systèmes

Thèse dirigée par

Jean-Guy TARTARIN

Composition du jury

M. Thierry TARIS, Rapporteur, Bordeaux INP
M. Francois DANNEVILLE, Rapporteur, Université de Lille
Mme Carole ROSSI, Examinatrice, CNRS Occitanie Ouest
M. Jean-Guy TARTARIN, Directeur de thèse, Université Toulouse III - Paul Sabatier

Membres invités

M. Damien SAUGNON, CNRS Occitanie Ouest M. Vincent ARMENGAUD , CNES

« Tout le monde est un génie. Mais si vous jugez un poisson sur ses capacités à grimper à un arbre , il passera toute sa vie à croire qu'il est stupide »

Albert EINSTEIN

Remerciements

Aucun accomplissement n'est le fruit d'un seul individu. Je tiens à exprimer ma profonde gratitude envers toutes les personnes qui m'ont soutenu tout au long de ce parcours. Leurs encouragements, conseils et soutiens ont été essentiels pour atteindre cet objectif. Leur contribution a été inestimable et je suis reconnaissant pour leur présence à mes côtés.

J'exprime une profonde gratitude à Jean-Guy TARTARIN, grâce à qui j'ai énormément appris que ce soit sur le plan scientifique, mais également humain. Merci de m'avoir fait confiance dès le Master et de m'avoir offert cette opportunité. J'ai beaucoup aimé nos discussions, pas toujours scientifique qui m'auront permis de progresser, de surmonter des doutes et de changer de perspectives quand cela était nécessaire. Merci de m'avoir fait confiance pour les enseignements, un domaine auquel j'aurais vraiment pris goût.

Merci à Damien SAUGNON, pour son aide précieuse dans les salles G31 et G32. Toutes ces mesures n'auraient pas pu voir le jour sans toi, j'espère emmener avec moi une partie de la rigueur de travail que tu tentes de communiquer. Au-delà de l'aspect professionnel, j'ai énormément apprécié les moments de discussion que nous avons pu avoir, que ce soit autour d'un VNA ou d'une bière (à consommer sur une chaise plus stable que celle au Pays-Bas...). Je remercie également le service I2C, Nicolas MAURAN, Alexandre RUMEAU et Lucas MOREAU pour leur aide et les formations prodiguées sur les différents instruments que comporte le LAAS.

Je remercie également les différents membres des équipes MOST et ISGE, tous les citer me ferait prendre le risque d'en oublier donc cela restera non nominatif.

Merci aux ITA, doctorants et stagiaires avec qui j'ai pu partager de bons moments que ce soit le midi au LAAS ou ailleurs. Un merci particulier à Alexandre FLETE, Alexis BOUGAUD, Arnaud COLLET, Germain BOURSIER, Paul KERN et Romain BOYER d'avoir supporté toutes les conneries que je pouvais sortir les midis.

Je voudrais partager ma plus profonde gratitude envers les membres du bureau G19. Audrey CAYRON, mon premier mentore et parrain dans l'aventure de thèse, qui à défaut de me transmettre la passion de la rédaction aura réussi me donner tous les petits tuyaux, sans lesquelles j'aurais eu beaucoup de mal. Nasri SAID, « le mec trop fort », « j'ai beaucoup aimé » toutes les discussions scientifiques, philosophiques et géopolitiques que nous avons pu avoir. Au-delà de mon amitié, j'ai un profond respect pour l'homme sage que tu es. Sans transition, Lucas KEMYSTETTER « El Perturbator », je ne peux malheureusement pas mettre le surnom complet... Merci pour tous ces bons moments et pour les discussions beaucoup moins philosophiques, mais très intéressantes quand même. Merci à Loïc POUZENC de m'avoir aidé à traiter des données quand une certaine deadline était beaucoup trop proche. Même si nous n'étions pas souvent d'accord j'ai apprécié nos débats parfois très « polarisés ».

« Je sais que nous nous reverrons un jour ou l'autre. Salut, les potes ! »

L'enseignement est une partie que j'ai réellement appréciée, ce n'est pas juste la transmission d'un savoir, il permet de relativiser et de se remettre en question, bref de voir les choses sous un nouvel angle. Au-delà des étudiants à qui je dois beaucoup, j'ai apprécié pouvoir rencontrer des enseignants que j'avais eus en licence ou master. Merci, tout particulier à Marc TERNISIEN pour les conseils pas toujours éclairés en termes d'enseignements. Dans la même veine, je salue Mathieu MASQUERE, Gerald LEDRU qu'il m'a fait plaisir de revoir après mon stage de L3 au LAPLACE et avec qui j'ai partagé de bons moments dans les enseignements d'électronique.

Je remercie tous mes partenaires de padel, mais aussi du volley que ce soit à l'Université Paul SABATIER ou à Ramonville (« SIU »). Ces activités m'ont permis de trouver un second souffle notamment dans des moments de doutes.

À tous mes amis que ce soit de l'Union, de la fac, de la Play, merci de m'avoir accompagné pendant toutes ces années. Merci aux « Golden Flame » et aux « Gens bons ».

Merci à Fadwa de m'avoir supporté pendant toutes ces années, ta gentillesse et ta bonté m'apportent énormément, tu as tout mon amour.

Merci à ma famille d'avoir été un socle sur lequel j'ai toujours pu m'appuyer. Ces moments avec vous, trop rare me sont vraiment précieux.

À mon père, à ma mère, je vous dois absolument tout. Vous êtes mes modèles, mes amis et un livre plus long que cette thèse serait nécessaire pour exprimer toute ma gratitude. Merci.

Table des matières

REMER	CIEME	NTS	3
TABLE [DES M	ATIERES	5
INTROD	OUCTIO	DN GENERALE	9
BIBLIC	OGRAPH	IIE	
CHAPIT	RE 1 :	LE ROLE DE L'AMPLIFICATEUR FAIBLE BRUIT DANS UNE ARCHITECTURE DE RE	CEPTION 15
1.1	INTRO	DUCTION	
1.2	Rapp	ORT SIGNAL A BRUIT ET FACTEUR DE BRUIT	
1.3	Agre	SSIONS ELECTROMAGNETIQUES	
1.	3.1	Sensibilité des architectures de réception	
1.	3.2	La guerre électronique	
1.	3.3	Les contres contre-mesures	25
1.	3.4	Applications pour LNAs robustes	
1.4	Тесн	NOLOGIE NITRURE DE GALLIUM	
1.	4.1	Champs applicatifs	
1.	4.2	Technologie faible bruit	
1.	4.3	Technologie utilisée : OMMIC-D01GH	
1.	4.4	Quel substrat pour le GaN ?	
1.5	CARA	CTERISTIQUES NON LINEAIRES	
1.	5.1	Linéarité et Densité de puissance	
1.	5.2	Facteurs de mérites non linéaires	
1.6	CONT	EXTE DE LA THESE	
1.	6.1	Architecture de réception robuste	
1.7	Сом	PARATIF TECHNOLOGIQUE	
1.	7.1	GaN haute fréquence concurrentiel	39
1.8	Meth	HODES CONVENTIONNELLES DE ROBUSTIFICATION D'UN LNA	
1.	8.1	Composant robuste	40
1.	8.2	Résistance de grille	
1.	8.3	Limiteur à diode	43
1.	8.4	Limiteur actif	
1.	8.5	Limiteur actif en sortie	
1.	8.6	Changement de polarisation	
1.	8.7	Switches en tension	46
1.	8.8	Mise en parallèle	46
1.9	OBJE	CTIF DE LA THESE	
1.	9.1	Objectif : Faible bruit et haute linéarité	48
1.	9.2	Fiabilité : robustesse et survivabilité	50
1.10	V	ERS UNE PLUS GRANDE INTEGRATION	51
1.11	C	DNCLUSION	51
1.12	В	BLIOGRAPHIE	53
CHAPIT TENSIO	RE 2 : N.	CONCEPTION LNA MONOETAGE ET MULTIETAGES ROBUSTES RECONFIGURAE 57	LES EN

2.1	INTRODUCTION	. 57
2.2	Design Kit	. 57
2.3	Critere de validation des Designs	. 57
2.4	DIMENSIONNEMENT DU COMPOSANT ACTIF	. 58
2.	4.1 Considérations statiques	. 58

2.4	4.2 Fc	cteurs de mérite hyperfréquences	60
2.4	4.3 Ra	putine de conception	61
2.4	4.4 Ét	ude fréquentielle	62
2.4	4.5 Ét	ude paramétrique	64
2.4	4.6 Li	mite de la conception conventionnelle	65
2.5	CONCEPT	ION BIMODALE	66
2.6	METHOD	OLOGIE COMPOSANT LNA ROBUSTE RECONFIGURABLE	67
2.6	5.1 Ca	artographie de la technologie	67
2.6	5.2 Ca	onsidération du gain	68
2.6	5.3 DI	mension physique du HEMT : limitations	70
2.6	5.4 Di	mensions physiques du HEMT : Applications	71
2.6	6.5 Ag	gilité en tension	73
2.6	5.6 In	fluence de la contre-réaction inductive	75
2.6	6.7 Ag	gilité en tension : limites	76
2.6	5.8 Ag	gilité en tension : conclusion	80
2.7	Élement	S PASSIFS	81
2.7	7.1 In	ductances	83
2.8	MISE EN	PLACE DES LNAS MONOETAGES	87
2.8	3.1 Ra	appels	87
2.8	3.2 Ad	daptation entrée/sortie	87
2.8	3.3 De	émarche de conception	89
2.9	LNA _{#A} :	LE LNA RECONFIGURABLE	89
2.9	9.1 Pi	éambule	89
2.9	9.2 Re	éseaux passifs : Electrique vs EM	90
2.9	9.3 St	abilité haute et moyenne fréquence	92
2.9	Э.4 Са	osimulation : Stabilité	95
2.9	9.5 Са	osimulation : Paramètres S et facteur de bruit	97
2.9	9.6 Cl	nangement du point de repos : petit signal	97
2.9	9.7 Cl	nangement du point de repos : Non linéaires	98
2.9	9.8 AI	nalyse Monte-Carlo	99
2.10	LNA#	B : LE LNA ROBUSTE	100
2.1	10.1	Réseaux passifs : Contre-réactions	100
2.1	10.2	Réseaux passifs : Stabilité	102
2.1	10.3	: Résultats LNA _{#B} : Simulation électrique vs Cosimulation EM	104
2.1	10.4	Résultats LNA _{#B} : Simulation Non Linéaire	104
2.1	10.5	Résultats LNA _{#B} : Simulations Monte-Carlo	105
2.11	LNA#	A VS LNA#B	106
2.1	11.1	Comparatif bruit et point de compression	106
2.1	11.2	Solutions non implémentées	107
2.12		A DEUX ETAGES	107
2.1	12.1	Preambule	107
2.1	12.2	LINA deux etages reconjigurable en tension	108
2.1	12.3	Architecture parallele	108
2.1	12.4 12.5	Architecture Cascade : topologie a deux etages	110
2.1	12.5 Conc	Coupleur Interetage	117
2.13	LONC		120
2.14	DIRTIC	JOKAPHIE	120
CHAPITE	RE 3 :	CARACTERISATIONS ELECTRIQUES ET EN BRUIT DES LNAS EN BANDE X	121
3.1	INTRODU	CTION	121
3.2	PRESENT	ATION DE LA PUCE MMIC	121
			-

1.	INSTABILITES BASSES FREQUENCES	122
3.	.2.1 HEMT seul	122
З.	.2.2 Instabilité LNA	123
3.3	Mesure Statique	125
3.	3.1 Dispersion	125
3.	3.2 Caractéristiques de sortie	127
3.	3.3 Caractéristiques de transfert et transconductance	128
3.4	DISPERSIONS	129
3.5	LNA#A : MESURE VS SIMULATION - PARAMETRES S ET BRUIT	131
3.	.5.1 Mode faible bruit	131
3.	.5.2 Mode agression EM	132
3.6	LNA#A : MESURE VS SIMULATION - PERFORMANCES NON-LINEAIRES RF	133
3.	.6.1 Mode Faible Bruit	134
3.	.6.2 Mode Agression EM	134
3.7	LNA#B : MESURE VS SIMULATION - PARAMETRES S ET BRUIT	135
3.8	LNA#B : MESURE VS SIMULATION - PERFORMANCES NON-LINEAIRES RF	136
3.9	COMPARATIF DES PERFORMANCES	137
3.10	Stress RF : Monoetages	140
3.	10.1 Procédure de test	140
3.	.10.2 Mesure durant le stress RF	142
3.	.10.3 Mesure de reprises : Paramètres d'adaptation	145
3.	.10.4 Mesure de reprises : Gain petit signal	146
3.	.10.5 Mesure de reprises : Facteur de bruit	147
3.	.10.6 Mesure de reprises : SOA	149
3.	10.7 Limites de la procédure de test	150
3.11	LNA DEUX ETAGES : PCB	151
3.12	LNA DEUX ETAGES : PARAMETRES S ET BRUIT	153
3.	.12.1 Mesures vs Simulations : Mode Faible Bruit	153
3.	.12.2 Mesures vs Simulations : Mode Haute Linéarité	154
3.13	LNA DEUX ETAGES : PERFORMANCES NON-LINEAIRES	155
3.	13.1 Mesures vs Simulations : Mode Faible Bruit	155
З.	.13.2 Mesures vs Simulations : Mode Haute Linéarité	156
3.14	LNA DEUX ETAGES : ETAT DE L'ART	156
3.15	VITESSE DE COMMUTATION	160
3.	.15.1 Conclusion	
3.16	BIBLIOGRAPHIE	162
CHAPIT TRAVAL	RE 4 : VERS UN CIRCUIT RECONFIGURABLE TOTALEMENT INTEGRE MMIC, ET PERSPEC UX 165	TIVES DES
<u>4</u> 1		165
4.1	Systeme de conversion RE/ DC	
4.Z	2.1 Principe de fonctionnement	
<i>ч.</i> Д	2.2 Dimension du HEMT	168
ч. Л	 2.2 Differision du l'Elvir	
4. Л	2.4 Connexion au INA	109 170
-4. ⊿ २		170 170
4.5 ЛЛ		170 174
4.4 / 5		1/4 177
4.J 1	 5.1 Éléments de test non présentés 	/ / 1
4.	5.2 Limitour + INA	1// 170
4.	5.2 Liniticul + Liva	
4.		

4.7	BIBLIOGRAPHIE	184
CONCLU	ISION GENERALE	185
LISTE DE	S PUBLICATIONS ET CONFERENCES	187

Introduction Générale

Le domaine des télécommunications, s'il s'est largement popularisé, s'est essentiellement développé sur des nécessités militaires. Télécommunications et Défense sont ainsi intimement liées, d'aussi loin que l'on remonte ; l'internet et la téléphonie mobile basée sur un multiplexage de code en sont deux exemples parmi tant d'autres, mais ils sont désormais largement déployés dans le domaine grand public. Information, désinformation, blocage des moyens d'information ; ces notions ne sont pas nouvelles, mais l'avènement de technologies toujours plus avancées oblige à développer de nouveaux systèmes (hardware et software), d'anticiper les moyens de les perturber ou de les détruire, et d'y trouver des parades. Maintenir ses moyens de communication relève d'un problème de souveraineté nationale. La naissance des semi-conducteurs puis leurs fortes démocratisations dans les années 70 peuvent ainsi s'expliquer par la convergence de ces intérêts.

Par l'attractivité, due à leurs propriétés physique et électrique l'utilisation de semiconducteurs a ouvert la porte aux des systèmes intégrés, à la montée en fréquence et en débit : au fil des décennies, la réduction d'échelle a permis d'intégrer un nombre croissant de composants sur une surface donnée [1]. L' augmentation des densités de puissance qui viennent en corollaire de cette réduction d'échelle reste un élément limitant en performance et en fiabilité des dispositifs d'amplification de type « transistors » : même si le niveau de maturité d'une technologie permet de maximiser les caractéristiques intrinsèques, le matériau utilisé reste limitant. Ainsi l'utilisation du Silicium (Si), de l'Arséniure de Gallium et/ou Silicium-Germanium (SiGe) sont devenus limitants pour certaines applications en puissance et/ou hautes fréquences.

Dans ce contexte, le nouveau millénaire a vu apparaître l'émergence des technologies grand gap au niveau des chaînes de production industrielle (fonderies). Les caractéristiques intrinsèques du nitrure de gallium (GaN) le placent naturellement dans la catégorie des matériaux adaptés aux applications de puissance à haute fréquence ; ce dernier bénéficiant d'une mobilité, d'une tension de seuil et d'une densité électronique élevée. La conductivité thermique du GaN favorise une dissipation efficace de la chaleur générée au sein du transistor actif. La vitesse de saturation élevée des électrons dans ce matériau permet aux dispositifs de fonctionner à des fréquences très élevées, renforçant ainsi leur utilité dans les applications à large bande passante et à haute fréquence. Ce matériau peut ainsi répondre à un vaste spectre applicatif.

Ce matériau GaN s'est avéré rapidement mature et exploitable dans le domaine de l'optique, puis de l'optoélectronique [2], avec la commercialisation de diodes électroluminescentes (DEL) proposant une forte efficacité lumineuse, une large gamme colorimétrique ainsi qu'une faible consommation.

Outre les domaines de l'optique, l'électronique s'est emparée de ce matériau dès la fin des années 80 (du siècle précédent). Pour des raisons de complexité des systèmes, les applications électroniques, en commutation ou en analogique RF, ont été plus tardives à percer vis-à-vis

des domaines optiques. Les premiers transistors ont été développés et commercialisés par des fonderies au début des années 2000, d'abord pour des applications analogiques HF, puis pour les dispositifs de puissance pour les applications de la conversion d'énergie.

Le nitrure de gallium joue désormais un rôle essentiel dans la transition écologique vers une mobilité électrique plus efficace et durable, en offrant des avantages significatifs en termes d'efficacité énergétique, de performances et de réduction des émissions. Il intervient notamment dans le secteur automobile que ce soit sur les véhicules électriques et hybrides par le biais de l'électronique de puissance. La maîtrise de substrat permettant une meilleure efficacité thermique [3] ainsi que la réduction des coûts de production pourrait également démocratiser son utilisation.

Concernant les applications de l'électronique hautes fréquences, de nombreux domaines se sont rapidement intéressés aux atouts que présente le GaN :

- Dans le domaine des télécommunications, les stations de bases tendent à multiplier les gammes de fréquences afin de permettre aux utilisateurs de profiter de services de plus en plus complets. Dans l'optique d'augmenter les débits, les nouvelles fréquences d'utilisation augmentent afin de favoriser la bande passante. La nécessité de sobriété énergétique étant plutôt opposée à la montée en fréquence, le rendement des systèmes opérants dans ces stations doit donc être maximisé, et le GaN apparaît comme un candidat idéal : ce choix a été renforcé par l'apparition d'un rendement en puissance ajoutée qui est optimisée proche des limites en puissance pour les transistors GaN réalisés, contrairement au constat que l'on peut faire sur les technologies traditionnelles à faible bande interdite. Le déploiement des réseaux 5G a donc accru la demande de composants RF haute performance, et le GaN est devenu essentiel pour les amplificateurs de puissance utilisés dans ces stations de base.
- Dans le domaine spatial, les voies d'émission souffrent des mêmes considérations avec des contraintes sur le rendement encore plus critique. Les amplificateurs de puissances (PA) GaN sont donc rapidement apparus comme le candidat idéal pour l'implémentation des chaînes d'émission. L'Europe a été pionnière dans cette aventure en envoyant les premiers amplificateurs de puissance GaN dans l'espace en 2013, avec le programme majeur du satellite PROBA-V dédié à l'observation de la biomasse (satellite en orbite basse). L'utilisation d'amplificateurs de puissance est désormais préférée aux technologies de type TWTA et solutions dérivées pour réaliser des constellations de satellites pour les communications haut débit (internet, constellations en orbite basse LEO)
- Dans le militaire, les architectures à base de nitrure de Gallium ont très rapidement été utilisées dans le cadre de la guerre électronique. Leur capacité à fournir des signaux de forte puissance servant aux technologies de brouillage, mais aussi aux systèmes radars devant opérer dans des conditions difficiles. L'aspect robuste offert par la large bande interdite étant un atout considérable dans un milieu hostile.

Si le GaN a donc vite trouvé sa place dans les chaînes d'émissions hautes fréquences embarquées, sa légitimité à être employé dans la chaîne de réception en tant qu'amplificateur faible bruit (LNA) a été plus longtemps controversée. Le LAAS et l'IEMN ont été parmi les

premiers à identifier ce potentiel orienté « récepteur » sur les technologies de Thales III-V Lab, au cours d'un projet Européen finalisé en 2003. Cependant, des performances en bruit moins bonnes que celles de ses concurrents directs, et notamment l'arséniure de gallium (GaAs), l'ont longtemps rendu inéligible. Deux atouts majeurs ont inversé cette tendance :

- En premier lieu, la montée en niveau TRL a permis de mieux préciser les performances des transistors pour les applications de puissance, mais également pour les applications faible bruit. La diminution des niveaux détectables en technologie GaN avec des filières commercialisées a changé l'image de cette technologie résolument considérée pour ses seules aptitudes en puissance. La maîtrise technologique a donc permis de faire converger les facteurs de bruit des technologies GaN au plus proche de ceux de ses rivaux, qui disposaient alors d'un niveau de maturité bien supérieur.
- La robustesse naturelle du matériau GaN permet de minimiser, voire de s'affranchir totalement des dispositifs de protection disposés en début de la chaîne de réception.
 Il est ainsi possible de revoir la topologie de principe des récepteurs sans affecter la détectivité globale du système ni la robustesse de ce dernier.

L'utilisation de technologie GaN en vue d'implémenter un LNA robuste est donc à présent chose commune. C'est dans ce contexte que s'inscrit cette thèse.

Le LAAS n'ayant jamais abandonné l'idée d'exploiter ces technologies pour de nouvelles générations de récepteurs robustes totalement intégrés MMIC, de nombreux projets ont continué à être développés en ce sens.

Le travail de thèse exposé dans ce manuscrit s'inscrit dans ce cheminement. Il propose pour la première fois une étude exhaustive des solutions topologiques à base de technologie GaN MMIC, jusqu'aux tests de robustesse pour valider les approches développées dans ce travail.

Le premier chapitre s'attache à contextualiser l'emploi de LNA robuste, et à dresser la liste des solutions implémentées dans les différents domaines afin de robustifier les architectures de réception.

Le deuxième chapitre expose la méthodologie déployée en vue d'implémenter un nouveau type de LNA robuste. Ce chapitre est fortement orienté sur la conception de circuit. Il propose une autre conception de LNA plus conventionnelle dans l'optique de présenter une étude comparative entre deux solutions concurrentes.

Le troisième chapitre s'attache à la caractérisation des différents LNAs implémentés sur la puce. Des mesures de performances statiques, en paramètres S bas-niveau, en facteur de bruit, et en régime fort niveau (non linéaire). Des stress par palier sont effectués dans le but de fournir une étude comparative la plus complète possible sur l'objectif de réaliser des LNAs robustes aux agressions électromagnétiques.

Le quatrième chapitre présente une nouvelle topologie de puce, en s'appuyant sur les résultats obtenus par le premier run. Il vise à développer une solution totalement intégrable, et propose également un mécanisme de protection supplémentaire lui-même intégré.

Une conclusion générale vient recenser les résultats majeurs de ce travail, et les perspectives générales en sus de celles développées en chapitre quatre.

Bibliographie

- [1] G. E. Moore, « Cramming More Components Onto Integrated Circuits », *Proceedings of the IEEE*, vol. 86, n° 1, p. 82-85, janv. 1998, doi: 10.1109/JPROC.1998.658762.
- [2] I. Akasaki, H. Amano, et S. Nakamura, « The nobel prize in physics 2014 », 2014.
- [3] J. Achard *et al.*, « Thick boron doped diamond single crystals for high power electronics », *Diam Relat Mater*, vol. 20, n° 2, p. 145-152, févr. 2011, doi: 10.1016/j.diamond.2010.11.014.

Chapitre 1 : Le rôle de l'amplificateur faible bruit dans une architecture de réception

1.1 Introduction

Un système de télécommunications ou de détection est communément constitué de deux voies (cf. Figure 1).

La première est dédiée à l'émission ; elle est constituée d'éléments permettant de fournir des niveaux importants de puissance radiofréquences (RF). Nous retrouvons ainsi les amplificateurs de puissance intégrés (SSPA, « Solid State Power Amplifier »), ils peuvent aussi être déclinés sous les terminaisons de PA (« Power Amplifier ») ou encore HPA (« High Power amplifier »). Ces amplificateurs présentent l'avantage de fournir de bon niveau de compacité ainsi qu'une masse relativement faible. Ils vont être capables de fournir des puissances de l'ordre de la centaine de Watts en fonction de la bande de fréquence visée. Si le cahier des charges nécessite des puissances d'émissions encore supérieures, l'utilisation de tubes à ondes progressives (TWT, « Traveling-Wave Tube ») peut alors s'avérer nécessaire. Ces derniers permettent de fournir des puissances de l'ordre de la dizaine de kilowatts pour des contraintes fréquentielles moins importantes. En revanche ces avantages se payent au niveau de la masse des dispositifs, points souvent limitants dans les applications de types systèmes embarqués. Au vu des niveaux de puissances mis en jeu, il est fréquent de retrouver sur la voie d'émission des dispositifs de filtrage afin de ne propager la puissance uniquement sur la bande de fréquence souhaitée. L'addition de dispositif sélectif en fréquence permet donc de ne pas venir perturber les systèmes annexes travaillant à des fréquences proches ou pouvant interférer avec les harmoniques générées par les fortes puissances mises en jeu.

La seconde branche d'un système télécom ou radar est dédiée à la réception ; elle est constituée d'un l'amplificateur faible bruit plus communément appelé LNA (« Low Noise Amplifier »). Cet amplificateur constitue le premier étage actif de cette architecture de réception. Il est nominalement conçu pour recevoir des signaux RF de faibles amplitudes. L'objectif de ce dernier sera alors de rehausser le niveau du signal RF de sorte à le rendre interprétable (amplificateur) pour le reste de la chaîne de réception, tout en minimisant sa contribution au bruit total (faible bruit). Si l'aspect performance, lié à la formule de Friis des bilans de liaison d'une communication hertzienne permettrait de limiter le récepteur au seul LNA (et au filtre de fréquences placé en amont afin de respecter les critères d'allocations fréquentielles), les considérations opérationnelles telles que la protection face aux signaux potentiellement agressifs (intentionnels ou pas) doivent également être prise en considération. Ces systèmes de protection RF ayant pour but de protéger le LNA seront discutés plus tard dans le manuscrit. Comme pour la voie d'émission, un filtre peut également se trouver en amont du LNA comme évoqué précédemment : ce dernier permet de s'affranchir de signaux potentiellement nocifs en dehors de la bande de fréquence de travail.

Ces deux voies d'émission-réception sont reliées à une antenne via un circulateur ou un système de commutation (« RF switch »). Idéalement l'émission et la réception sont entièrement décorrélées de sorte qu'une voie ne puisse pas perturber l'autre : c'est potentiellement le cas de la voie d'émission vis-à-vis de la chaîne de réception. Il est également possible de trouver des systèmes à doubles antennes qui distinguent de fait les deux voies : l'émission et la réception se font alors via des canaux montant et descendant fréquentiellement distincts.



Figure 1 : Schéma bloc d'une architecture émission/réception

1.2 Rapport signal à bruit et facteur de bruit

L'élément principal permettant de différencier le LNA des autres amplificateurs, c'est sa nécessité de dégrader le moins possible le rapport signal à bruit (RSB) :

$$RSB = \frac{Signal \ utile}{\Sigma \ Bruit} \tag{1}$$

Ce rapport traduit la quantité de signal interprétable vis-à-vis du plancher de bruit. Il quantifie donc une information utile par rapport à son pendant « non utile » et irréductible : le bruit. Dès lors qu'un signal est émis, le rapport signal à bruit ne peut que se dégrader (à l'exception des systèmes utilisant des protocoles de redondance qui opèrent au détriment du débit d'une communication, comme le propose la société Sigfox). En effet chaque dispositif, qu'il soit passif ou actif, va venir ajouter sa contribution en bruit et ainsi détériorer le rapport signal à bruit global de l'architecture de réception.



Figure 2 : Schéma de principe de la dégradation du rapport signal à bruit induit par deux étages amplificateurs identiques

La Figure 2 schématise l'influence de deux étages actifs identiques sur la dégradation du rapport signal à bruit global. Nous pouvons voir en sortie du premier étage que le signal utile a été amplifié, à l'instar du bruit présent sur le canal de transmission : en plus de cela le bruit généré par l'amplificateur vient dégrader le RSB disponible en sortie. Il est ainsi aisé d'observer en sortie du deuxième étage, la contribution majeure du bruit du premier étage sur le RSB global. Ce phénomène se réitère d'un étage sur le suivant, mais avec une contribution du bruit propre des étages suivants amoindrie par l'amplification de l'étage précédent : c'est ce que traduit une autre formule de Friis sur le bruit d'une chaîne d'amplificateurs. La prédominance sur le RSB des étages situés proche de l'antenne vient justifier la nécessité de concevoir des amplificateurs dont le facteur de mérite à l'ordre 1 est le bruit. [1], au même titre que l'amplification – justifiant de fait l'appellation spécifique de cet « amplificateur faible bruit ». Nous passons ainsi d'un signal interprétable en entrée à un signal « noyé » dans le bruit en sortie. L'influence des dispositifs actifs n'est donc prise en compte qu'après que le signal ne les ai traversé. De plus, il est dépendant de leur emplacement dans la chaîne de réception, il est donc nécessaire de mettre en place une métrique qui traduit la dégradation du RSB uniquement induite par l'amplificateur en question. Le facteur de bruit, noté F permet ainsi de juger de l'impact d'un dispositif actif (ou non) et ceux de manière décorrélée du gain et du niveau de signal d'entrée :

$$F = \frac{RSB_{in}}{RSB_{out}}$$
(2)

De manière plus commune, le facteur de bruit est employé sur une échelle logarithmique, il est ainsi écrit NF lorsqu'il est en dB et F quand il est en valeur naturelle. Il est intéressant de remarquer que, contrairement aux autres facteurs de mérite tels que les gain-atténuation des autres dispositifs électroniques, le facteur de bruit traduit un rapport signal à bruit en entrée, relativement à celui de sortie (bruit ramené en entrée). Ceci est dû à l'utilisation pratique de ce paramètre. Il est pertinent d'analyser le bruit critique acceptable en entrée de l'amplificateur, afin de le confronter à celui incident sur cet amplificateur, afin de définir les

marges des signaux RF et les types de modulations qui peuvent être utilisées. De plus, les bilans de liaisons s'opèrent entre l'antenne et la partie électronique afin d'également prendre en compte le bruit propre de l'antenne sous une forme de température de bruit que l'on peut transposer en facteur de bruit. C'est à cette interface que la qualité d'une liaison, c'est-à-dire sa capacité à répondre à sa mission de transmission des données, se détermine. Ce niveau de bruit, irréductible, permet de fixer le niveau de puissance devant être émis pour satisfaire le bilan de liaison HF, ou encore la portée de cette liaison. Cette représentation, telle qu'illustrée en Figure 3, est conforme à la manière d'appréhender le bruit dans les systèmes de réception électronique, avec les contributions en bruit de chaque étage ramené en entrée du LNA : sur cette figure, le bruit incident sur l'amplificateur (antenne et bruit externe) est également représenté pour quantifier visuellement le rapport signal à bruit.



Figure 3 : Représentation du facteur de bruit dans une architecture de réception composée par deux étages amplificateurs identiques

La formule de FRIIS permet ainsi de pointer l'influence accrue des étages situés en amont de la chaîne de réception, le facteur de pondération d'un étage par rapport à l'autre étant son gain (G) :

$$F = F_1 + \frac{F_2 - 1}{G_1} + \frac{F_3 - 1}{G_1 G_2} + \dots + \frac{F_n - 1}{G_1 G_2 \dots G_{n-1}}$$
(3)

Dans cette formule, l'indice est relatif à l'étage d'amplification : chaque étage étant adapté en entrée et en sortie sous la même impédance caractéristique. Les facteurs de bruit F_i et les gains G_i sont évidemment exprimés en valeurs naturelles. Cette formule s'applique à l'échelle du système, mais également au niveau de chaque étage ainsi qu'au niveau du composant, il sera ainsi plus important de minimiser le facteur de bruit avant la zone d'amplification. C'est également pour cela que l'adaptation en bruit d'un transistor est plus critique en entrée du composant. On retrouvera ainsi des éléments passifs bruités dont il faudra minimiser l'impact, surtout en tête d'architecture de réception (câble de connexion antenne-récepteur, pertes du filtre RF, pertes du limiteur de puissance si présent) ; pour les éléments passifs, le facteur de

bruit est obtenu de façon plus directe, puisqu'il correspond aux pertes de l'élément à la température ambiante.

1.3 Agressions électromagnétiques

1.3.1 Sensibilité des architectures de réception

Comme évoqué en introduction, un LNA est nominalement conçu pour recevoir des signaux de faibles puissances après atténuation lors de leur propagation en espace libre. Cependant, comme exposé sur la Figure 4, cet amplificateur peut être confronté à des puissances plus importantes de manière inopinée.



Figure 4 : Schéma d'architecture émission/réception contenant les diverses sources pouvant générer un une forte puissance RF sur le LNA

Plusieurs phénomènes peuvent ainsi exposer le LNA à des amplitudes RF importantes :

Défaut d'isolation du circulateur. L'utilisation d'un circulateur venant faire la jonction entre émission, réception et antenne peut s'avérer opportune dans certaines situations. En effet, ce dernier est purement passif et ne nécessite pas de système de commande permettant de faire passer le signal sur une voie ou sur une autre. Il permet également de minimiser les pertes d'insertion et dans un cas nominal fournit une très bonne isolation. Cependant un choc mécanique, un champ magnétique, une puissance ou une température trop élevée peuvent entraîner une désaimantation du circulateur. Les voies n'étant pas spatialement décorrélées, le chemin dédié à l'émission se retrouve lié au LNA. De manière nominale, l'isolation peut s'avérer insuffisante pour éviter un couplage significatif de la voie d'émission sur celle de réception. Indépendamment du signal, le bruit large bande de l'amplificateur de puissance, généralement élevé, peut dégrader sensiblement la détectivité en entrée du LNA. L'utilisation d'un switch peut alors s'avérer être une meilleure option, néanmoins cela

induit une complexification du système, car la mise en place d'une commande est nécessaire pour synchroniser les signaux d'émission et de réception. Cette commande est aussi susceptible de se dégrader et de rendre le système inopérant. Le switch induit aussi des temps de commutation qui peuvent favoriser l'utilisation d'autres systèmes. L'étude système permet d'appréhender l'ensemble de ces contraintes et de définir l'élément le plus à même pour réaliser la redirection des signaux d'émission et de réception.

- Défaut d'adaptation de l'antenne. L'amplificateur transmet à l'antenne une forte puissance afin que cette dernière soit émise ; idéalement l'antenne devrait être parfaitement adaptée au reste du système et n'induirait donc pas de réflexion. De par leur conception, les antennes proposent un taux d'onde stationnaire non unitaire qui provoque ainsi un retour de puissance vers le module d'émission-réception, et donc, dans certains cas, vers le LNA. Les contraintes mécanique et thermique peuvent également causer une dégradation de cette adaptation.
- Agression électromagnétique (EM). Qu'elle soit volontaire ou non, une agression électromagnétique fait parvenir à l'antenne, et par extension au LNA, un signal dont l'amplitude est supérieure à celle prévue nominalement. Cela peut brouiller le signal utile et de fait le rendre inexploitable, mais pour des niveaux de puissance anormalement élevés, cela peut détruire le récepteur.

1.3.2 La guerre électronique

Ils existent plusieurs types d'agression EM potentielle, tout d'abord celles provoquées par des phénomènes naturels, tels que les tempêtes solaires et les décharges électrostatiques causées par la foudre. Ces dernières tendent à impacter les appareils dans une gamme de fréquences très large et dans des proportions variables en fonction de leur niveau d'action ; cela dépend fortement de la distance entre le système et l'événement.

Il y a également d'autres agressions EM involontaires, mais dont l'origine est humaine. Elles sont des à la « pollution » du spectre électromagnétique par l'activité humaine. Peuvent alors intervenir des phénomènes comme des interférences dues à la réception de signaux non destinés à la cible. Néanmoins ce genre d'évènement se veut assez rare à grande échelle si la réglementation stricte de chaque pays, région et continent est respectée. Des instances internationales comme l'UIT (« Union Internationale des Télécommunications ») ou les normes IEEE mises en place dans l'objectif de garantir une compatibilité EM entre les appareils permettent d'établir les gabarits des systèmes selon leurs gammes de fréquences respectives, et de dimensionner les Émetteurs-Récepteurs en conséquence.

Enfin le dernier type d'agression EM possible est volontaire : il s'agit de techniques employées dans le cadre de la guerre électronique (EW $- \ll$ Electronic Warfare »). La catégorie des attaques électronique (EA $- \ll$ Electronic Attack ») se scinde en trois parties :

- Les contre-mesures électroniques (ECM « Electronic CounterMeasures ») : elles comprennent différents types de brouillages dont l'objectif est de mettre en erreur totale ou partielle le système de détection.
- Les armes à énergies dirigées (DEW « Directed-Energy Weapons ») : elles visent à détruire le système de détection à l'aide de faisceau EM puissant. En l'absence de redondance de système, le récepteur est mis hors d'usage.

Les missiles anti-rayonnement (ARM – « AntiRadiation Missiles ») : ils sont destinés à réaliser une attaque physique à l'aide de missiles sur les sites comportant les systèmes de détection. L'ensemble du système est totalement détruit, ce qui pose de nombreux problèmes en situation spatiale pour tous les opérateurs de satellites, dans la gestion des déchets et de leur action potentielle et non contrôlable sur les satellites en opération. Des effets en cascade peuvent être la conséquence collatérale de l'utilisation d'un tel système et ces options sont à haut risque pour toutes les nations en capacité de l'utiliser.

Les contre-mesures électroniques (ECM)

Il existe différents types de contre-mesures, les principales grandes catégories sont reportées sur la Figure 5. Ces dernières peuvent être opérées de manière active ou passive.



Figure 5 : Catégorisation des contre-mesures électroniques

Dans le cadre d'un brouillage actif, il est possible d'induire le système de détection en erreur de deux manières différentes. Le brouillage en bruit (ou « Noise Jamming ») consiste à émettre un signal bruité (non-déterministe pour le détecteur), visant à noyer l'information utile reçue par un système de détection. L'approche logicielle est ici minimisée, et connaître la position exacte de l'appareil n'est pas une nécessité absolue.

Le but du brouilleur est alors de relever le plancher de bruit de l'appareil de sorte que le rapport du signal utile vis-à-vis du brouillage soit défavorable pour le détecteur (nous parlons dans ce cas de JSR pour « Jamming to Signal Ratio » [cf. Figure 6]).



Figure 6 : Illustration du JSR (« jamming to signal ratio ») qui est le rapport des deux puissances reçues (signal utile et brouillage) dans la bande de fréquence du récepteur. Adapté de [2]

De façon effective, ce brouillage s'effectue via une série de pulses aléatoires où chaque train d'impulsion possède une amplitude et une phase différentes du précédent de sorte à balayer les canaux utilisables par la cible. Le brouillage est considéré comme effectif si le JSR est au moins supérieur à 0 dB relativement au signal utile à perturber ; le récepteur capte alors un niveau de bruit élevé et n'arrive pas extraire l'information utile de ce dernier. Un niveau entre 0 dB et 40 dB est en général requis en fonction du type de modulation et du type de brouillage. L'un des avantages de cette méthode est qu'il est possible d'effectuer un brouillage de zone et donc d'aveugler plusieurs récepteurs simultanément. Dans le même temps, la fréquence à laquelle opère le radar n'est pas connue, un compromis va donc être recherché entre la bande de fréquence sur laquelle est opéré le brouillage et le niveau de brouillage visé. En effet, au plus la diffusion d'un signal bruité se fera sur bande étroite, au plus l'énergie sera concentrée dans ce domaine fréquentiel. Malgré cela, il est toujours possible pour l'opérateur radar de décaler la fréquence de fonctionnement. De fait, la stratégie consistant à viser une bande de fréquence trop étroite devient risquée. Une solution intermédiaire consiste à effectuer un balayage en fréquence. Cela permet d'être sûr d'avoir un JSR élevé, au moins de manière sporadique. Ce genre de mode opératoire permet d'éviter les ciblages automatiques (en dehors de toute intervention de type intelligence artificielle) et nécessite donc la mobilisation d'un opérateur radar. [2], [3]

Plusieurs paramètres vont également venir pondérer les niveaux de signal utile et de bruit au niveau de l'antenne. Nous retrouvons parmi eux :

Côté brouilleur :

- La puissance du brouilleur
- Le gain de l'antenne du brouilleur (dépendant de sa directivité et de son dépointage)
- La distance entre le brouilleur et le récepteur (qu'il soit embarqué ou non, le signal émis par le brouilleur ne parcourt qu'une seule fois la distance séparant les deux éléments Radar-Cible)
- Côté Radar
 - La puissance du radar
 - Le gain de son antenne (a priori maximisé par le fait qu'elle pointe dans la direction de la cible)
 - La distance entre le radar et la cible (le signal doit parcourir deux fois cette distance)
 - La section radar de la cible (définissant la puissance de l'écho radar renvoyé en chemin retour)

Ces paramètres permettent d'introduire le concept de zone de détection (« Burn-Through ») dans laquelle le signal utile au radar sera plus important que le signal du brouilleur. La zone de détectivité est située au plus proche du radar et son diamètre d'action dépend des paramètres cités ci-dessus. Il est également situationnel, puisque, comme l'illustre la Figure 7, le brouillage peut être effectué à partir d'un point fixe, un appareil mobile ou depuis la cible elle-même. La puissance du signal perturbateur sera alors variable ou non, dépendant également de la directivité de l'antenne de réception et de celle du brouilleur. Le facteur de bruit du récepteur rentre aussi en compte, car il permettra, ou non de détecter un signal qui s'extrait à peine du plancher de bruit.



Figure 7 : Différents supports à partir desquels un brouillage RADAR peut s'opérer

L'autre type de brouillage actif qu'un récepteur peut subir est un brouillage trompeur (« Deceptive jamming »), son rôle est d'interférer avec le signal utile capté par le radar dans le but d'induire de fausses informations, qu'elle soit relative à la position ou à la vitesse de la cible. Les techniques employées dans le cadre de la Figure 8 peuvent être nombreuses, mais nécessitent une approche software aussi bien dans mise en œuvre que dans la façon de déjouer ces contre-mesures.



Figure 8 : Brouillage trompeur

Les contre-mesures peuvent également être passives, elles peuvent alors viser à réduire l'écho radar à l'aide de solutions chimiques qui dégradent fortement le bilan de liaison (pertes additives provoquées par nuage de fumée ou aérosol). Elles peuvent également servir à renvoyer une multitude d'échos, le récepteur ne pouvant plus différencier les uns des autres. Cette technique du « chaff » fut l'une des premières employées ; elle consiste à disposer à intervalles réguliers des bandes de matières EM réfléchissantes. L'espacement entre ces dernières est optimisé de sorte à créer de multiples renvois pour une gamme de fréquences donnée. Enfin les derniers types de contre-mesures passives sont les leurres, ils consistent à imiter la signature infrarouge et/ou visuelle de l'appareil. [4]

Les armes à énergies dirigées (DEW)

Les armes à énergies dirigées incluent les lasers à forte énergie ainsi que les armes microondes à forte puissance. Côté hyperfréquence, l'objectif de tels dispositifs est de saturer voire même de détruire les appareils électroniques embarqués par les cibles, le premier à en subir les conséquences étant le LNA. Ces armes permettent d'atteindre leurs cibles de manière quasi certaine, car la puissance EM destructive est envoyée à la vitesse de la lumière dans un faisceau assez large. Le cadre de cette thèse aborde essentiellement ce type d'agression, en plus des agressions non intentionnelles dont les effets peuvent être identiques, quoique dans des proportions moins sévères.

Les missiles anti-rayonnement (ARM)

Missiles ayant pour objectif de détruire les systèmes radars sols. Les sites de détection émettant par définition des ondes EM, les missiles se focalisent sur ces rayonnements. Ils représentent un aspect important de la guerre électronique, mais sont quelque peu hors sujet ici. [5]

1.3.3 Les contres contre-mesures

Comme nous avons pu le voir dans la partie précédente, les techniques de brouillage sont nombreuses et diversifiées. Il n'existe pas de dispositif de protection adapté à tous les types d'attaques. Nous distinguons ainsi deux types d'attaques, la première ayant pour but d'aveugler, voire même d'endommager le récepteur en envoyant un signal de trop forte intensité (« jamming »), la seconde visant à tromper la cible en lui envoyant de fausses informations (« spoofing »). Deux contre-mesures vont respectivement pouvoir s'appliquer à ces différents scénarios.

- « Hardware » : Vise à rendre le système robuste aux agressions EM, permettant ainsi au récepteur de ne pas être détruit ou endommagé par des signaux de fortes puissances. Dans l'idéal, le récepteur continue à avoir un fonctionnement en régime nominal (mode linéaire) de sorte que le système reste opérant pendant l'attaque. Nos travaux rentrent dans ce cadre de contre-mesures, ou systèmes de protection « hardware ».
- « Software » : Consiste à développer des algorithmes permettant la détection de signaux erronés ainsi que leurs filtrages ; l'objectif étant de continuer à traiter les informations renvoyées par le signal utile ou a minima d'informer l'utilisateur du système que les données affichées sont peut-être corrompues. L'approche logicielle est une part non négligeable des travaux visant à rendre les systèmes de détection robustes. Si elle est essentielle et fortement complémentaire à nos travaux, elle ne sera pas abordée dans ce manuscrit.

Ce manuscrit sera donc axé autour des solutions matérielles pouvant être mises en place pour protéger un LNA, et par extension l'intégralité de l'architecture de réception contre des amplitudes de signaux pouvant nuire à l'intégrité du système.

1.3.4 Applications pour LNAs robustes

La conception de LNA robuste semble ainsi apparaître comme une nécessité dans de nombreux domaines. En raison des agressions volontaires qu'elles sont susceptibles de subir dans un spectre fréquentiel et applicatif très large, les applications militaires sont concernées par ce besoin (cf. Figure 9). Cela concerne aussi bien les équipements embarqués (véhicules sol, air, mer, fantassins), fixes sols ou satellites.

Dans les autres applications concernées, nous retrouvons également les satellites de télécommunication. À mi-chemin entre militaire et civil, ces derniers représentent un enjeu économique incontournable de l'époque contemporaine, et peuvent faire l'objet d'agression volontaire comme involontaire (parmi lesquelles nous pourrions citer les erreurs de dépointage par exemple). En addition de cela, tout système embarqué et plus particulièrement dans le domaine spatial se voit dans l'obligation d'intégrer des systèmes fiables en raison de l'impossibilité de réparation et du coût inhérent au remplacement d'un tel système. En effet, même si des systèmes de redondance sont prévus, le satellite sera inopérant une fois ces systèmes de secours épuisés. Là encore, la notion de protection vient

renforcer le caractère opérationnel des satellites afin d'éviter une sur sollicitation des modules de redondance qui ont été dimensionnés et intégrés sur une base de défaillance sur le long terme (FIT, failure in time, traduite en durée de vie MTTF mean time to failure).

Les satellites peuvent être dédiés à d'autres utilisations, par exemple l'observation terrestre. Nous retrouvons dans cette catégorie les radars à ouverture synthétique (SAR – « Synthetic Aperture Radar »). Ces derniers permettent une ouverture d'antenne plus grande que ce qu'autorise la conception par une prise en compte de la variation de phase liée au mouvement du satellite et par un traitement de données approprié. Ils favorisent des observations à différents niveaux de précision en fonction de la bande de fréquence dans laquelle ils opèrent. De la bande L à C (1- GHz), le SAR sera dédié à la typographie du sol ainsi qu'à l'observation de zones larges comme l'observation des forêts (zones de déforestation). En bande X-Ku, il est possible d'observer les mouvements de terrain et glaciers, et les phénomènes météorologiques. À partir de la bande Ka, l'observation de petites cibles devient possible (bâtiments, véhicules, cours d'eau, etc...).

Un graphique des applications principales est reporté, avec les bandes de fréquences allouées, en Figure 8.



Figure 9 : Applications militaires des systèmes radars dans les différentes bandes de fréquences [6]

Les AESA (« Active Electronic Scanned Array »), sont un type d'antenne active. Elles sont basées sur des modules émetteurs-récepteurs individuels (propre à chaque élément rayonnant). Les éléments rayonnants fonctionnent en réseau d'antennes. Les AESA sont employées dans les radars d'avion de combat et sont donc particulièrement sujettes à tous types d'agression. Elles sont fortement mises à profit dans le cadre de la guerre électronique, car elles permettent un balayage rapide couplé à une bonne directivité ; en revanche, dans l'optique de rester opérantes, elles se doivent donc d'être robustes. [7]

1.4 Technologie Nitrure de Gallium

1.4.1 Champs applicatifs

Comme nous l'avons vu, le champ applicatif pour les LNAs robustes est assez large. Cependant, dans l'optique de concevoir de tels amplificateurs, il est important de choisir une technologie capable de fournir des performances cohérentes avec ce que requiert le cahier des charges. Pour ce faire la technologie Nitrure de Gallium (GaN) semble cocher toutes les cases (cf. Figure 10). En effet, sa large bande interdite ainsi que sa forte tension de claquage permet de fonctionner à des niveaux de puissance supérieurs à ceux des concurrents directs basés sur les technologies Silicium-Germanium (SiGe) et Arséniure de Gallium (GaAs). Il possède également une haute mobilité électronique qui couplé à un gaz d'électron bidimensionnel (dispositif à hétérojonction - HEMT) lui permettent des fonctionnements à plus haute fréquence que les semiconducteurs dédiés à la puissance tels que le Carbure de Silicium (4H-SiC ou 6H-SiC).



Figure 10 : Comparatif Si, GaN, GaAs et SiC

Comme il est possible de le voir sur la Figure 10, le GaN possède donc tous les prérequis pour des applications forte puissance à haute fréquence [8]. La Figure 11 montre qu'il apparaît ainsi comme un candidat idéal pour les applications de LNA robuste dans une gamme fréquentielle assez large allant de quelques centaines de Mégahertz à la cinquantaine de Gigahertz. Pour de telles applications, ses concurrents historiques directs sont le SiGe et le GaAs. Encore aujourd'hui ce sont ces deux technologies qui sont majoritairement utilisées dans le domaine spatial, avec une spécialisation selon les fonctions HF. Cela est attribué à un niveau de maturité supérieur, garantissant des composants moins dispersifs et dont les mécanismes de dégradation sont identifiés et quantifiés de manière plus précise. Ainsi le maintien de ces technologies est probablement dû à une certaine forme d'héritage, mais pas seulement. En effet, les performances en bruit de l'Arséniure de Gallium sont, encore aujourd'hui, intrinsèquement meilleures en bruit HF et rien ne garantit que les verrous technologiques

franchis pour ce matériau le soient également pour le GaN. De plus, la mobilité électronique du GaAs étant supérieure à celle du GaN, les applications comprises entre 50 GHz et 100 GHz les laissent en position d'avantage . Pour des fréquences de fonctionnement encore supérieures, le Phosphure d'Indium (InP) sera la technologie la plus adaptée pour tendre vers des applications Térahertz.

Coté puissance, ce sont les dispositifs SiC qui seront préférés pour les modules de commutation forte puissance même si les technologies GaN tendent à améliorer de manière significative leurs performances, et rentrent également dans la compétition.

Il apparaît alors que le GaN est un candidat idéal pour des applications à fort niveau RF tel que les PAs. Mais quid des applications faible bruit ?



Figure 11 : Performances en puissance des différentes technologies de semi-conducteur en fonction de la fréquence [9]

1.4.2 Technologie faible bruit

La mobilité électronique quantifie la vitesse à laquelle les électrons peuvent traverser le matériau sous un champ électrique ; elle décide en partie de l'éligibilité d'un matériau pour des applications RF [10]. Concernant les dispositifs faible bruit, cette condition, nécessaire au niveau matériau, n'est pas suffisante au niveau dispositif actif : à l'échelle du transistor, d'autres facteurs vont intervenir dans la décision. Parmi eux, la corrélation entre pic de transconductance (G_m) et le courant dans le canal (I_{DS}) qui lui est associé permettent de mettre en évidence un avantage pour les transistors HEMT GaN par rapport aux transistors HEMT GaAs qui représentent actuellement la solution privilégiée pour les applications les plus performantes. Le pic de transconductance dans un régime statique équivaut à la zone où le gain RF sera le plus favorable. Bien sûr cette considération statique est à pondérer relativement à la fonction dynamique, et peut varier en fonction des circuits d'adaptation qui seront placés autour du transistor (en entrée et en sortie). Il est tout de même possible d'observer que ce maximum de transconductance intervient dans une zone où le courant de drain est relativement faible vis-à-vis du courant de saturation du composant pour le GaN (I_{DS}=I_{DSS}/5) [11]. Le bruit généré par le courant statique reste raisonnable (environ 2 à 3 fois

plus élevé que pour les solutions GaAs pour un transistor de dimension équivalente, polarisé à son optimum en bruit HF), tandis que l'effet d'une transconductance plus élevée (4 à 10 fois supérieure à celle du GaAs) vient contrebalancer ce constat. Ceci est lié au fait que les technologies GaAs voient leur pic de transconductance décalé par rapport à la zone de faible courant I_{DS}, ce qui contraint le concepteur à un compromis plus important quant aux choix de la polarisation statique pour un équilibre entre maximisation du gain (g_m) et minimisation du bruit de canal (I_{DS}). Ce phénomène est illustré sur la figure 11 pour deux technologies de chez OMMIC ; les technologies ED02AH (HEMT GaAs) et D01GH (HEMT GaN sur Si) sont comparées pour une même dimension de composant.



Figure 12 : évolution de la transconductance statique G_M et du courant de drain statique I_{DS} en fonction de la tension de grille (V_{GS}) pour un transistor HEMT de 6 doigts de grille de largeur individuelle 40µm polarisé à V_{DS}=5V, selon les technologies OMMIC GaAs ED02AH en figure de gauche (longueur de grille 200 nm) et OMMIC GaN D01GH en figure de droite (longueur de grille 100 nm) [12]

Les profils de gain de transconductance montrent que pour la polarisation optimale en bruit en filière ED02AH, le gain de transconductance n'est que de 20mS, avec un courant de drain I_{DS} de 25mA. Malgré une dégradation du bruit liée à une multiplication par deux du courant de drain pour la technologie D01GH, le gain de transconductance est multiplié par dix ! les équations de bruit ci-après démontrent l'impact de chacun de ces deux paramètres statiques sur les facteurs de mérite des transistors.

Malgré cela, dues à un niveau de maturité supérieur, les technologies GaAs permettent encore aujourd'hui d'obtenir des facteurs de bruits inférieurs aux dispositifs GaN dans une bande de fréquence équivalente. Le choix de la technologie est donc encore soumis à débat pour des fréquences allant jusqu'à 50 GHz.



Figure 13 : Corrélation entre G_M et I_{DS} en fonction de la tension de grille (V_{GS}) pour différentes tensions de drain (V_{DS}) pour un transistor HEMT GaN en technologie D01GH (4*50 μ m)

Selon certains modèles, et comme démontré dans [13], seul de la transconductance influe sur le facteur de bruit minimal (F_{min}) comme en atteste l'équation **(4)**.

$$F_{min} = 1 + 2\sqrt{P} * \frac{f}{f_c} * \sqrt{g_m * (R_s + R_g)}$$
⁽⁴⁾

Où Rs et Rg sont respectivement les résistances de source et de drain. Le facteur P étant un paramètre de bruit définit par l'équation (5), où δid^2 est le carré du bruit du courant de drain sur une bande de fréquence Δf .

$$\delta \iota d^2 = 4KT_0 * g_m * P * \Delta f \tag{5}$$

Dans [14], l'auteur démontre la relation entre P et le courant statique IDS via l'équation (6) :

$$P = \frac{I_{DS}}{E_c * L_g * g_m} \tag{6}$$

Dans cette expression, E_c correspond au champ électrique critique et L_g à la longueur de grille. Il est ainsi possible de relier l'impact du courant de drain au facteur de bruit minimum (F_{min}) via (7).

$$F_{min} = 1 + 2 * \sqrt{\frac{I_{DS}}{E_c * L_g} * \frac{f}{f_c} * \sqrt{(R_s + R_g)}}$$
(7)

Ainsi, en faisant d'une pierre deux coups, le GaN permet de façon simultanée de choisir une polarisation nominalement faible bruit en octroyant la possibilité d'avoir un bon g_m avec un courant de canal relativement faible.

Ces équations restent très utiles pour apprécier l'impact des différents éléments électriques et des polarisations, elles permettent ainsi la sélection optimale du composant. Bien entendu, lors de la phase de conception sur la technologie retenue, les modèles électriques et en bruit sont déjà intégrés dans le kit de conception.

1.4.3 Technologie utilisée : OMMIC-D01GH

La technologie utilisée durant ces travaux de thèse est la D01GH de OMMIC (devenu MACOM-France depuis janvier 2023). Il s'agit d'un process GaN sur Silicium avec des longueurs de grille de 100 nm. Il est à noter que la technologie offre la possibilité d'incorporer des transistors avec des longueurs de grille plus petites (60 nm) sur le même wafer. Afin de sécuriser notre preuve de concept topologique, nous avons décidé d'orienter notre étude sur une longueur de grille de 100 nm, même si des LNAs ont également été simulés avec la longueur de grille de 60 nm.

Les performances principales annoncées par le fondeur sont reportées sont évolutives, en 2020-2021, soit au moment de la conception et de l'envoi du run, la technologie D0XGH avait les performances suivantes [15]:

- Fréquence de transition : 110 GHz.
- Tension de claquage : 36V.
- Densité de puissance : 4W/mm² pour le procédé 100nm.
- Transconductance extrinsèque : >800mS/mm
- Densité de courant : >1.2A/mm

L'épitaxie générale des transistors de la technologie D01GH aboutit à un composant dont la figure de coupe est proposée sur la Figure 14. Nous y retrouvons plusieurs points importants :



Figure 14 : Structure épitaxiale de la technologie D01GH [16].

 Une couche de passivation in situ (vert). Elle permet de réduire l'impact des défauts de surface sur les porteurs de charges en les séparant physiquement. Ces défauts génèrent des niveaux d'énergie supplémentaire ce qui entraîne le piégeage et la libération de pair électrons/trous. Ainsi la passivation permet de prévenir contre les effets de piège et l'effet mémoire généralement relevés sur les mesures de retard à la commande (gate/drain lag). La technologie devient plus reproductible avec des performances stables dans le temps. En plus de cela, la couche de passivation permet d'éviter les phénomènes d'oxydation.

- Une barrière AIN (bleu). Elle permet de réduire les effets de canal court en confinant les porteurs de charges dans le canal et empêchant le déplacement vertical de ces derniers. Elle permet également de réduire les courants de fuites vers la grille en isolant cette dernière du canal 2DEG.
- Une faible longueur de grille (100 nm) permettant la montée en fréquence de la technologie.
- Un faible espacement grille-source (250 nm). Permet également de travailler à plus hautes fréquences en réduisant certaines capacités parasites. L'augmentation de la distance grille-drain permet aussi de supporter des champs électriques plus importants, et ainsi d'augmenter la tension de claquage du transistor.
- La reprise des contacts ohmiques, à l'aide de GaN dopé n+. De manière traditionnelle, les contacts se font via un empilement de couches métalliques Ti/Al/Ni/Au depuis le substrat GaN (cf. Figure 15.a). Cependant en plus des différentes interfaces métalliques, les porteurs doivent franchir la barrière AlN. La seconde option, présente sur la Figure 15.b, consiste à diminuer l'épaisseur de la barrière (voir à la retirer totalement) à l'endroit où sont positionnés les contacts de sorte à favoriser la conduction des porteurs. La technologie D01GH vient relier directement les contacts ohmiques au gaz bi dimensionnel (2-DEG) à l'aide d'une gravure et d'un GaN dopé n (cf. Figure 15.c) [17]. Cette procédure a pour objectif de minimiser les résistances parasites d'accès [18], [19]. Les contacts sont quant à eux en or, les résistances de contacts sont ainsi diminuées: la résistance de contact R_c et la résistance de canal R_{ON} sont données inférieures à 0.1 Ω.mm [16]
- La couche AlGaN « back barrier » (violet). Elle permet également d'éviter certains phénomènes de pièges ainsi que des courants de fuite dans le substrat, en confinant les électrons dans le canal. Cependant le rôle principal de cette « back barrier » est de servir d'étage tampon entre le GaN est le substrat silicium. En effet, il existe un désaccord de maille de 17% entre le GaN et le silicium (dans sa configuration cristalline « 111 »). Ces deux matériaux n'ayant pas une bonne compatibilité naturelle, la mise en place d'un étage tampon en AlGaN permet d'atténuer le désaccord de maille en augmentant progressivement le taux d'aluminium de la « back barrier ».



Figure 15 : Différentes solutions pour faire des contacts ohmiques pour transistor HEMT GaN [20]

1.4.4 Quel substrat pour le GaN ?

Dans la technologie D01GH, le choix du substrat s'est porté sur le Silicium. Si ce dernier présente le désavantage d'un désaccord de maille important avec le GaN, il octroie cependant de nombreux avantages, dont celui du coût fortement réduit par rapport à ses concurrents directs que sont le carbure de silicium et le diamant. Cela permet des productions à plus grande échelle, sur des wafers de diamètres supérieurs. En plus de cela, les technologies Si sont les technologies à base de matériau semiconducteur les plus matures. Cela entraîne un meilleur contrôle des procédés de fabrication, et ainsi des performances et une reproductibilité accrue. Enfin, le substrat Silicium permet d'envisager des technologies hybrides composées de GaN pour les dispositifs sujet des niveaux de puissance RF importants et de CMOS pour le contrôle de certaines fonctions. Des développements technologiques sont poussés pour permettre l'exploitation d'un substrat silicium compatible CMOS, (100) par exemple, alors que le substrat d'épitaxie Si pour technologie GaN est essentiellement (111).

Comme le montre le Tableau 1, le SiC offre une véritable alternative au substrat silicium, avec un désaccord de maille de seulement 3,4%, il est ainsi possible de réduire l'épaisseur de l'étage tampon et ainsi favoriser la montée en fréquence de la technologie. Viens s'ajouter à cela une très bonne conductivité thermique ce qui en fait un candidat séduisant pour des applications RF de puissances.

Les applications GaN sur diamant sont plus rares même si, sur le papier, le diamant est « le » candidat idéal pour faire office de substrat pour le GaN. En effet, sa conductivité thermique, son coefficient d'expansion thermique ainsi que l'isolation électrique qu'il fournit défie toute concurrence, mais les reports sur diamant s'heurtent encore à de nombreuses contraintes. En effet, les problèmes de qualité de surface du diamant introduisent des défauts cristallins lors de la croissance épitaxiale qui tendent à se répercuter sur les performances électriques et sur la fiabilité des composants [21]. De plus, les substrats diamant sont généralement de petite taille et onéreux, ce qui limite de facto leurs développements à grande échelle.

Envisagée pendant un temps, la technologie GaN sur GaN permet de s'affranchir des problèmes inhérents aux désaccords de maille [22].Cependant, le matériau étant cher et ses disponibilités limitées son utilisation semble compromise à terme. De plus, le GaN possédant un important coefficient d'expansion thermique, une élévation des températures des composants peut induire des défauts cristallins voir des dislocations du matériau [23].
Matériau	Constante de maille <i>a</i> (en Å)	Désaccord de maille avec le GaN (en %)	$\begin{array}{c} \textbf{Conductivité} \\ \textbf{thermique } \kappa \\ (en \ W.cm^{-1}.K^{-1}) \end{array}$	Coefficient d'expansion thermique $\Delta a/a$ (en 10 ⁻⁶ . K ⁻¹)	Isolation électrique (en Ω.cm)
GaN	3,12	0	1,3	5,6	> 10 ⁹
6H-SiC	3,08	3,4	4,9	4,2	> 10 ¹¹
Al ₂ O ₃	2,75	16	0,4	7,5	> 10 ¹²
Si(111)	3,84	17	1,5	3,6	$4 \times 10^3 - 10^4$
Diamant	3,56	14	25	0,8	$10^{12} - 10^{15}$

 Tableau 1 : Constante de maille, désaccord de maille avec le GaN, conductivité thermique, coefficient d'expansion thermique

 et isolation thermique pour les différents candidats pouvant jouer le rôle de substrat pour une technologie GaN

Sur le marché du GaN RF, ce sont donc les substrats silicium et surtout carbure de silicium qui se partagent les parts de marché les plus importantes. Concernant les applications de puissances, que ce soit en commutation ou en RF, le carbure de silicium reste la solution privilégiée, notamment du fait des densités de puissances plus importantes (cf. Figure 16). La technologie D01GH prend le parti du silicium avec des visées à long terme, et dans le cadre d'une approche de LNA robuste, ce choix semble tout à fait cohérent.

1.5 Caractéristiques non linéaires

1.5.1 Linéarité et Densité de puissance

La densité de puissance rend compte de la capacité d'une technologie à atteindre des niveaux de puissance élevés par unité de surface. Elle est très fortement liée à l'énergie qui RF et DC sous lesquelles fonctionnent les matériaux, et de fait aux performances thermiques de ces derniers. Une densité de puissance importante permet d'entrevoir la linéarité d'une filière : quand la puissance RF en entrée d'un dispositif augmente, le gain reste stable tant que la puissance peut être dissipée efficacement par l'élément actif. La puissance dissipée par effet Joules représente ainsi une métrique de l'efficacité de transformation de la puissance statique P_{DC} en puissance dynamique P_{RF} . Plus cette puissance dissipée est faible, meilleur est le rendement énergétique et plus faible sera l'autoéchauffement (et ses conséquences en termes de maintien des performances set de fiabilité). Il est ainsi possible de poser l'équation (8), où la puissance statique à laquelle le transistor est soumis (P_{DC}) est le produit du courant de drain I_{DS} par la tension drain-source V_{DS} [15].

$$P_{Diss} = P_{RF-in} - P_{RF-out} + P_{DC}$$
(8)

Concernant les filières technologiques d'OMMIC, les procédés GaN offrent des densités de puissances plus de trois fois supérieures à celles obtenues en filière GaAs. Une diminution des longueurs de grille engendre une concentration de puissance dans un espace plus restreint, ce qui tend à augmenter les températures dans cette zone. Ainsi, comme le montre la Figure 16, à filière technologique donnée, la diminution des longueurs de grille induit une diminution

des densités de puissances associées. Notons que la Figure 16, présente les résultats de 2018, correspondant à l'introduction sur le marché de la technologie D01GH, depuis les densités de puissances ont augmenté.



Figure 16 : Densité de puissance en fonction de la fréquence de transition des différentes technologies OMMIC en 2018, performances ayant évoluées depuis. Résultats ayant évolué entre temps . Inspiré de [16]

1.5.2 Facteurs de mérites non linéaires

La Figure 17 expose les principaux facteurs de mérite qui seront utilisés au cours de cette thèse. Nous pouvons ainsi voir, dans une configuration petit signal, une augmentation linéaire de la puissance de sortie en fonction de la puissance d'entrée, la différence entre les puissances d'entrée/sortie donnant le gain de l'amplificateur. La pente géométrique unitaire traduit le fonctionnement en régime linéaire sur la fréquence fondamentale. Un amplificateur idéalement linéaire donnerait une pente constante indépendamment du niveau de signal en entrée. Néanmoins, l'énergie statique délivrée au composant définit une limite « dure » (équation 8) au-delà de laquelle il est impossible de travailler (en tenant compte du signal incident P_{RF-in}). Bien avant cette limite, nous observons un écart à la linéarité, ou compression du signal fondamental. Le point notable généralement exploité pour traduire cette compression apparaît lorsque le gain perd 1dB par rapport à une amplification idéalement linéaire. Il est alors possible de relever le point de compression à 1dB (P_{1dB}), ce dernier se déclinant selon deux facteurs de mérite en fonction de si l'attention est portée sur la puissance d'entrée (IP_{1dB}) ou sur la sortie (OP_{1dB}). Concernant les PAs, c'est l'OP_{1dB} qui est donné comme facteur de mérite, car il est plus pertinent de quantifier la puissance linéaire disponible en sortie. Dans une approche LNA, se trouvant en début de chaîne, le IP_{1dB} semble apparaître comme une métrique plus intéressante pour rendre compte du niveau RF limite acceptable en entrée afin de justifier le maintien du fonctionnement de l'amplificateur en régime linéaire.



Figure 17 : Puissance de sortie (P_{out}) et Gain en fonction de la puissance d'entrée sur un transistor D01GH (8*50μm).

Le point de compression à 2dB, 3dB ou encore 4dB peuvent être utilisés dans certains articles ou fiche technique, généralement pour valider le maintien en intégrité d'un composant ou d'un module sous compression plus ou moins élevée en mode signal RF continu (stress en mode CW). Dans une approche LNA ces niveaux de compression ne sont pas pertinents pour un usage conventionnel, car ils induisent des pertes d'informations déjà trop importantes provenant d'une dégradation de la détectivité du récepteur. L'article [24] met en exergue ce phénomène sur la Figure 18, en démontrant l'augmentation rapide du facteur de bruit 50 Ω dans des conditions d'amplifications non linéaires.



Figure 18 : Facteur de bruit 50Ω (F50) et gain d'un MOS-HEMT InAlN/GaN (0.15×2×75μm) sous un signal de pompe RF variable [24]

Le dernier point notable concernant la Figure 17 va concerner la puissance maximale de sortie (P_{out max}) ou puissance de saturation (P_{SAT}). Cette caractéristique, souvent essentielle pour

caractériser les amplificateurs de puissance, est aussi utile dans une approche faible bruit robuste. Elle donne une indication sur la puissance maximale que recevront les étages placés en amont dans le cadre d'une approche LNA multiétage, ou encore les autres systèmes dans une vision plus globale. De façon plus générale, elle est également un bon indicateur de la capacité d'une technologie à fonctionner à puissance RF élevée. En corrélation avec la Figure 11, la Figure 19, montre la possibilité du GaN à délivrer plus de puissances que ses concurrents INP etSi(Ge) pour des fréquences allant jusqu'à 100 GHz.



Figure 19 : Puissance maximal de sortie en fonction de la fréquence des amplificateurs de puissance récemment publié [17]

Une forte propension à supporter des puissances RF élevées en fonctionnement linéaire (ou non), couplé à des propriétés faible bruit avantageuses font donc du GaN un candidat de choix pour les applications faible bruit robuste.

1.6 Contexte de la thèse

1.6.1 Architecture de réception robuste

Des densités de puissances élevées ainsi que ses propriétés intrinsèques (cf. Tableau 2), couplées à une maîtrise grandissante du matériau et de ses potentiels substrats font du GaN une technologie de rupture. De fait une refonte totale des architectures d'émission et de réception peut être envisagée grâce aux technologies GaN [25].

Technologie		GaAs	GaN
Bande interdite (eV)	1	1.4	3.4
Mobilité des électrons $(cm^2/V.s)$	2800	8500	2000
Vitesse de saturation des électrons (10^7cm/s)	2.2	2	2.5
Champ de claquage $(10^{6}V/cm)$	0.25	0.4	>5
Conductivité thermique $(W.cm^{-1}.K^{-1})$	1.1	0.5	1.3

Tableau 2 : Comparaison SiGe, GaAs, GaN [26]

La Figure 20 illustre les changements opérables grâce aux technologies III-N. Concernant la chaîne d'émission, grâce aux densités de puissance supérieures des dispositifs GaN, il devient ainsi possible de délivrer des puissances équivalentes à une structure GaAs à l'aide de PA contenant un plus petit nombre de cellules individuelles. De ce fait les modules d'émission se trouvent être plus compacts, et mieux adaptés aux contraintes de réduction des volumes des antennes AESA à haute fréquence (au-delà de la bande X). Le circulateur, nécessaire dans l'optique de tenir de fortes puissances, peut être remplacé par un Switch RF GaN, permettant ainsi une réduction du poids, de l'encombrement et améliorant l'isolation entre les deux chaînes.

La partie réception n'est pas en reste : les technologies traditionnelles SiGe et GaAs nécessitent des dispositifs de protection situés entre l'antenne et le LNA. Du fait de leur faible champ de claquage et de leur bande interdite étroite, les composants sont sensibles aux agressions EM et nécessitent la mise en place de limiteur de puissance. Ces limiteurs sont (ou se comportent comme) des dispositifs passifs : ils induisent irrémédiablement une atténuation du signal utile (pertes d'insertion) et également une dégradation du facteur de bruit (à hauteur des pertes d'insertion) : cette double sanction est hautement préjudiciable à la qualité du rapport signal à bruit. L'emploi des technologies III-N permet de réduire leur impact en employant des limiteurs plus petits du fait de la propension naturelle des LNAs GaN à endurer des niveaux RF plus élevés. En fonction de la criticité de l'application et des niveaux d'agression RF, il est possible de se passer de ces dispositifs de protection. Ainsi le facteur de bruit global est défini majoritairement par le premier étage amplificateur, sans incidence du limiteur de puissance [27]. Le travail de design du premier étage d'amplification repasse alors au premier plan dans l'objectif de concevoir un système de réception robuste.



Figure 20 : Comparaison des architectures de réception GaAs (ou SiGe) et LNA GaN [28]

Bien sûr la mise en place de technologie GaN n'implique pas seulement la possibilité de retirer un limiteur : elle ouvre la porte à de nouveaux paradigmes de conception et à une refonte globale des architectures. Par exemple du fait de sa résistance plus importante aux contraintes thermiques, il devient possible de rapprocher le LNA de l'antenne, réduisant ainsi les pertes entre ces deux éléments. La présence du LNA GaN dans l'objectif de supporter des puissances plus importantes induit aussi une refonte de la chaîne RF en amont, qui peut être repensée en GaN pour avoir des niveaux de puissances cohérents entre les étages.

1.7 Comparatif technologique

1.7.1 GaN haute fréquence concurrentiel

La montée en fréquence des technologies GaN, que ce soit sur substrat Si ou SiC, inscrit la fonderie OMMIC dans le même spectre applicatif que ses concurrents, comme l'illustre la Figure 21. En termes de puissance dissipable, le bénéfice offert par les technologies GaN sur SiC ne représente pas un avantage majeur pour les applications LNA robuste dans le contexte actuel.



Figure 21 : Fréquence de transition en fonction de la longueur de ligne pour les technologies GaN sur Si et sur SiC [17]

Même si les technologies GaN offrent des performances intéressantes en tenue de puissance RF, il est également important qu'elle soit concurrentielle du point de vue des performances en bruit. La Figure 22 rend compte des performances des différentes technologies d'OMMIC en GaAs et GaN. Nous remarquons sur les technologies HEMT GaN que pour des fréquences de transition proches du GaAs, ces dernières tendent à avoir des performances en bruit légèrement moins bonnes. Comme l'évoque l'article [29], cela peut notamment être attribué à un niveau de maturité encore moindre pour le GaN, aussi nous remarquons que cet écart tend à diminuer avec le temps. Si cette figure n'est pas la plus récente, elle pose malgré tout une tendance sur la base de laquelle il est possible d'envisager l'utilisation de la technologie GaN pour réaliser des étages de réception. Cette utilisation des technologies GaN pour récepteur a été initiée en Europe, à l'initiative de la France, lors d'un projet Européen auquel le LAAS participait aux côtés de l'IEMN et de Thales III-V Lab notamment. La stratégie alors

adoptée, à mi-chemin entre l'optimisation des transistors pour la puissance et le bruit électronique, a depuis fait des émules : si certains fondeurs privilégient définitivement l'optimisation en puissance, d'autres (aux rangs desquels nous retrouvons OMMIC) ont décidé d'adopter cette orientation technologique pour réaliser à terme des Emetteurs/Récepteurs MMIC ultra-compacts.



Figure 22 : Fatceur de bruit minimal présenté à 30GHz par les différentes technologies OMMIC en fonction de la fréquence de transition Ft en 2018. Résultats ayant évolué entre temps[16]

1.8 Méthodes conventionnelles de robustification d'un LNA

La littérature propose un certain nombre de solutions visant à la robustification des systèmes de réception. Ces peuvent être utilisées de manière concurrente ou complémentaire au fonctionnement bimodal proposé dans ces travaux de thèse et décrit dans la partie suivante.

1.8.1 Composant robuste

L'utilisation d'un transistor HEMT GaN de dimensions supérieures est une solution déjà employée. L'étude de l'impact des dimensions de grille ainsi que de l'espacement grille-source est notamment porté à l'étude dans [30]. La Figure 23.a rend compte du fort impact de la dimension absolue de grille sur la résistance Rg, le rôle de l'espacement grille-source (SG) est alors minime. Rg est attribuée à la résistance de la métallisation de grille. Ainsi, une largeur de grille importante dégradera Rg. Pour minimiser cette résistance, la multiplication du nombre N de doigts de grille permet de réduire la largeur W de chaque doigt (pour une largeur effective constante W*N), et donc la résistance Rg puisque les doigts opèrent en parallèle les uns avec les autres. Cette approche représente une alternative largement employée pour concevoir des transistors à faible valeur de résistance de grille Rg. Cette résistance impacte directement les paramètres de bruit des transistors (le facteur de bruit minimum NF_{min} et la résistance équivalente de bruit R_n en premier lieu).

La Figure 23.b permet de voir que l'écart grille-source se répercute sensiblement sur la résistance Rs. Rs est en grande partie due au matériau semi-conducteur séparant la source de la grille. Minimiser cet espace revient à diminuer la résistance de source.



Figure 23 : Comparaisons de l'impact de la largeur des doigts d'un transistor ainsi que de son espacement grille-source sur Rg (a) et Rs (b). [30]

Réduire cette dimension grille-source revient également à diminuer la tension de claquage grille-source, qui représente l'une des principales limitations à la robustesse des LNAs GaN [31]. La Figure 24.a traduit cette fragilité des composants possédant un espacement grille-source plus faible. Le comparatif porté sur la Figure 24.b permet de son côté d'appréhender le bénéfice d'une réduction de cet espacement pour minimiser le paramètre de bruit NF_{min}. Là encore, le choix technologique définit un compromis entre performance pure et robustesse. Les claquages obtenus, s'ils sont largement à l'avantage des espacements les plus grands (1µm) restent toutefois très acceptables pour la dimension la plus faible (0.25µm) relativement aux valeurs critiques probables auxquelles le transistor devrait être soumis lors des phases d'agression RF.



Figure 24 : Ig et NFmin pour plusieurs dimensions de grille avec deux espacements grille source de 1µm et 0.25µm [30]

Dans le but de définir une solution optimale, il est possible, pour un espacement SG donné, de renforcer la robustesse en multipliant le nombre de doigts de grille ou leur largeur dans l'optique d'une application robuste et faible bruit.

1.8.2 Résistance de grille

Un des principaux mécanismes de défaillance vis-à-vis d'une agression RF va probablement consister en une augmentation trop importante du courant de grille. Pour pallier ce problème, la mise en place d'une résistance de grille va permettre de réguler ce courant. La Figure 25 de l'article [31] démontre la limitation du courant de grille en fonction de plusieurs valeurs de résistance. Cette limitation en courant pour de fortes valeurs de résistance permet à la grille de supporter des niveaux de puissance RF plus importants. Cependant, au plus cette résistance sera élevée, au plus la différence de potentiel à ses bornes augmentera, exposant ainsi l'élément actif à un potentiel claquage en inverse [32].



Figure 25 : Courant de grille Ig en fonction de la puissance RF d'entrée (Pin) pour plusieurs valeurs de résistance de grille.

1.8.3 Limiteur à diode

Il existe également des méthodes permettant de rendre robuste un système, et ce indépendamment de la technologie employée. Les solutions évoquées précédemment sont fortement dépendantes de la technologie utilisée, et peuvent s'avérer insuffisantes pour remplir la mission à hauteur de la protection nécessaire en contexte opérationnel réel. Un module dédié est alors utilisé en amont du LNA.

La protection à l'aide de diode PIN présentée sur la Figure 26 permet de limiter la puissance en éliminant le surplus d'alternance positive et négative d'un signal RF de façon progressive, par mise en condition des cellules de diodes en série (redirection partielle et progressive selon l'évolution du signal RF). De cette façon, nous retrouvons le système de protection le plus efficace (celui constitué du plus grand nombre de diodes en parallèle) en amont du circuit [33]. Ce dispositif présente l'avantage d'être complètement passif et ne nécessite pas de système de commande. De plus, l'intégration d'un tel module est très facile, car si nous occultons l'adaptation il peut être implémenté sur une chaîne de réception quelconque. L'utilisation de diodes PIN permet de contenir des puissances relativement importantes ; néanmoins les pertes se trouvant avant toutes zones amplificatrices sont directement reportées sur le facteur de bruit. Encore aujourd'hui les technologies GaN souffrent du manque de disponibilité de diode PIN de puissance de qualité, là où les technologies GaAs sont déjà bien avancées [34].



Figure 26 : Schéma de principe d'un limiteur à diode, réalisation d'un limiteur de puissance à diode à l'aide du procédé WIN PP50–10 [33]

1.8.4 Limiteur actif

L'emploi de limiteur actif en entrée du LNA constitue l'une des solutions visant à diminuer les pertes, mais se positionne aussi comme une alternative pour les technologies ne possédant pas de diode PIN de puissance.

L'article [35] propose sur la Figure 27 l'utilisation d'un limiteur fonctionnant à l'aide d'une tension de commande, cette dernière permet de rendre passant ou bloqué le transistor F1. En résulte alors le court-circuit ou non du chemin principal. L'inconvénient d'un tel limiteur est qu'il n'y a pas de système de détection propre au circuit. En revanche ce dernier permet dans une configuration nominale de présenter très peu de pertes, car on peut représenter le transistor en parallèle bloqué par un condensateur de très faible valeur.



Figure 27 : Limiteur actif en entrée avec tension de commende [35]

Les travaux développés par Yagbasan [36] propose de s'affranchir de la tension de commande en incorporant une détection de puissance (Figure 28). Dans cette approche, il ne s'agit plus de présenter un court-circuit en amont du LNA, mais de changer la polarisation de grille de ce dernier afin de fermer le canal et ainsi présenter un transistor LNA bloqué au signal RF incident (mode protection « froid »).



Figure 28 : Limiteur actif en entrée avec détection de puissance et changement de la polarisation du LNA [36]

1.8.5 Limiteur actif en sortie

Les technologies GaN sont réputées comme robustes. De fait il n'est pas toujours nécessaire de protéger l'entrée du premier étage, sa destruction étant souvent causée par l'augmentation du courant I_{DS} et par conséquent l'augmentation de la puissance à dissiper en sortie. De plus la puissance délivrée par ce premier étage est déjà conséquente et va venir endommager les systèmes en aval du LNA.

Dans cette optique, un certain nombre de travaux proposent de limiter la puissance en sortie du LNA. Cela présente l'avantage de protéger le reste de la chaîne de réception tout en ayant un faible impact sur le facteur de bruit de cette dernière, du fait de se trouver après la première zone d'amplification (formule de FRIIS en équation 3).

La Figure 29 résume la méthode utilisée dans les articles [37] et [38]. Il s'agit d'utiliser un FET de petites dimensions en configuration grille commune sur le drain du LNA. La tension de grille

étant fixée à OV, le courant traversant ce transistor est limité à I_{DSS}. Ce courant de saturation du LNA est ainsi directement dépendant de la taille du transistor-limiteur grille commune choisie.



Figure 29 : Limitation de courant à l'aide du courant de saturation d'un transistor en configuration grille commune [37]

Il en résulte une caractéristique de sortie semblable à celle présentée en Figure 30 : la limitation en courant permet donc de plafonner la puissance de sortie. De plus comme évoqué précédemment, cette solution offre une protection du LNA en l'empêchant de sortir de sa SOA (« Safe Operating Area »). Nous rappelons que dans l'équation **(8**, P_{DC} est le produit du courant et de la tension statiques de drain. La limitation de I_{DS} entraîne donc celle de la puissance dissipée.



Figure 30 : Caractéristique de la puissance de sortie en fonction de la puissance d'entrée avec et sans limitation de courant

1.8.6 Changement de polarisation

Une autre solution visant à préserver le LNA en l'empêchant de sortir de sa SOA consiste à un changement de polarisation. Le changement de la tension de grille peut, à l'instar d'un limiteur de courant, influer sur la quantité de charges dans le canal. Il est également envisageable de directement faire varier la tension de drain V_{DS}.

C'est ce que propose Kaule dans [39] . Le schéma de principe est explicité sur la Figure 31. Ici, au fur et à mesure que la puissance RF augmente, la tension V_{DS} est diminuée de sorte à faire chuter le gain du LNA, et ainsi protéger les étages le suivant.



Figure 31 : Configuration de détection et de repolarisation de la tension de drain [39]

1.8.7 Switches en tension

De nombreuses solutions proposent de changer la polarisation du LNAs dans l'optique de le passer dans un état bloqué. La réalisation de switches sur MMIC devient alors intéressante ; l'article [40] propose ainsi des systèmes réalisant les fonctions souhaitées.

1.8.8 Mise en parallèle

Une autre possibilité visant à accroître la robustesse, la survivabilité, mais également la linéarité des LNAs, consiste en la mise en parallèle des systèmes.

Dans [41], le premier étage est constitué de deux transistors mis en parallèle. Cette méthode permet de doubler la survivabilité du premier étage. Si nous considérons que les dégâts critiques apparaissent à un niveau de compression très élevé (Gain < 0dB), il convient alors de trouver une solution pour améliorer la robustesse du premier étage.



Figure 32 : Configuration « Stacked Transistors » sur le premier étage du LNA [41]

L'article [38] propose pour sa part une mise en parallèle de LNAs. Les bénéfices sont les mêmes que dans l'exemple précédent, mais possèdent l'avantage d'appliquer cette approche de manière cohérente sur les deux étages. Ceci permet de moins contraindre le deuxième étage en termes de puissance reçue, étant donné qu'il est associé au premier étage de manière différente que ce qui est proposé en Figure 30 (où l'étage 2 est connecté aux deux transistors parallèles constituant l'étage 1). Ainsi il va être possible d'assurer un meilleur gain, un meilleur bruit ou un gain plus plat comme dans l'exemple de la Figure 33. En somme, le fait de moins contraindre le deuxième étage permet une plus grande marge de manœuvre dans le design : la contrepartie est l'espace « puce » occupé par cette approche.



Figure 33 : LNA constitué de la mise en parallèle de deux « LNA » à deux étages [38]

1.9 Objectif de la thèse

1.9.1 Objectif : Faible bruit et haute linéarité

Comme évoqué précédemment, l'utilisation des technologies GaN ouvre la voie à **une refonte plus ou moins radicale des architectures de transmission/réception**. La possibilité de remplacer un à un les éléments constituant le système dans l'objectif de robustifier l'ensemble est somme toute déjà en bonne voie. Cependant l'ouverture de nouveaux paradigmes de conception permet d'envisager l'ajout de systèmes annexes permettant de tirer un meilleur profit des caractéristiques intrinsèques de la technologie GaN. Le potentiel en bruit des technologies GaN ayant parallèlement été établi, ces technologies sont pleinement éligibles pour l'étage de réception. La difficulté à laquelle les concepteurs de circuits LNAs font face **réside dans le fait d'exploiter le plein potentiel du GaN sur le plan du facteur de bruit et de la linéarité de manière simultanée.**

Traditionnellement un concepteur de LNA utilisant une technologie à faible bande interdite construit intégralement son design de sorte à minimiser le facteur de bruit sous 50 Ω (NF₅₀) et à maximiser les performances petit signal tel que le gain ou les adaptations d'entrée et de sortie. L'aspect de la linéarité (et donc de la robustesse) du système est intégralement assumé par le dispositif de protection placé avant le LNA. Le compromis entre détectivité et linéarité est alors assuré par le limiteur de puissance qui soulage l'effort de conception du LNA, résolument orienté vers la détectivité. Ceci a pour effet une dégradation globale des performances comme cela a été souligné précédemment.

Lors d'une conception de LNA GaN, ce compromis est majoritairement tributaire du premier étage amplificateur. Ce sont notamment les dimensions physiques de l'élément actif (largeur de grille et nombre de doigts de grille) ainsi que ses polarisations statiques électriques (Tension Drain-Source et Grille-Source) qui sont déterminants dans ce choix. De plus amples détails sur les choix de ces dimensions ainsi que les autres éléments déterminants seront abordés dans le chapitre suivant, au travers d'une étude dédiée.

À l'instar des conceptions traditionnelles, il est possible de réaliser un LNA GaN dont les premiers facteurs de mérite se basent sur les performances petits signaux et en bruit : dans cette approche, seul la prise en compte du compromis gain/détectivité entre en jeu : nous avons toutefois vu l'intérêt du GaN sur ce simple fait, vis-à-vis des solutions GaAs, en Figure 11. Pour une fréquence donnée, cela se fera avec un transistor de petite dimension, de sorte à avoir une fréquence de coupure éloignée de la fréquence de travail et cela dans l'objectif de conserver un gain important tout en limitant le courant de drain. Dans l'optique de concevoir un LNA robuste, l'autre option consistera donc à prendre un transistor de dimension plus importante : il s'agit alors d'intégrer la linéarité dans la sélection du transistor de premier étage. Comparativement à un LNA plus petit et en fonctionnement faible bruit (i.e faible courant Drain/Source), ce dernier sera alors capable de rester linéaire pour des puissances RF supérieures. Il offre également une protection du LNA, ces derniers apparaissant alors plus

tardivement (approche SOA, safety operating area). Cependant, un tel composant sera polarisé à un niveau de courant supérieur à celui utilisé pour une taille réduite, et générera donc un bruit plus important que la solution conventionnelle.

L'utilisation des technologies GaN permet de replacer le LNA au centre de la conception, mais force ce dernier à assumer le poids du compromis désormais élargi entre gain/détectivité/linéarité. Le problème d'une conception MMIC est qu'elle est figée dans son architecture ; les dimensions physiques du transistor ainsi que les éléments passifs qui servent à l'adaptation et/ou à l'implémentation d'une contre-réaction ne se prêtent à aucune reconfiguration. Dans ces conditions les seuls éléments sur lesquels il est possible d'agir afin de modifier les performances petit-signal et large signal sont les polarisations (V_{DS} & V_{GS}) du composant.

L'objectif de la thèse est donc de franchir les limites de conception induites par le paradigme de design qui sépare la recherche d'une meilleure détectivité de l'optimisation de la linéarité.

Pour ce faire, cette thèse s'attache à mettre en œuvre une méthodologie de conception d'amplificateur faible bruit robuste en bande X pouvant fonctionner sur deux points de repos distincts :

- Le premier, nominal et faible bruit, permet -à l'instar d'une conception de LNA traditionnelle- d'exploiter le plein potentiel en bruit de la technologie et de maximiser le gain du dispositif.
- Le second, repolarisé pour maximiser la courbe de charge en classe A, permet d'augmenter la linéarité d'une conception MMIC afin de tendre vers des performances non linéaires optimisées.

Si cette stratégie semble triviale dans sa description (« il ne s'agit que de changer le point de repos après tout ! »), la difficulté réside à trouver un composant pouvant supporter la même architecture finale (adaptation entrée/sortie, stabilité sur chacun des points de repos et chemins critiques interpoints), tout en offrant des performances en bruit et en linéarité suffisamment convaincantes pour susciter un intérêt pour cette approche : finalement, seule la preuve de concept peut décider de la pertinence de l'approche proposée. Puisqu'il s'agit de LNAs robustes, des conduites de contraintes RF (application de paliers RF jusqu'à destruction) doivent également être étudiées pour valider cette preuve de concept. La perspective d'une solution applicable dans deux régimes de polarisation doit prendre en compte :

- Un gain constant ou quasi constant entre les modes opérationnels.
- Une configuration faible bruit au mieux des possibilités de la technologie utilisée
- Une élasticité (ΔP_{1dB}) maximale.
- La stabilité inconditionnelle de chacun des points de repos (2 modes).
- La stabilité inconditionnelle des chemins de repolarisation.

Dans l'optique de comparer le LNA reconfigurable de cette étude vis-à-vis d'un LNA robuste traditionnel, les deux approches de conception seront développées sur la même puce en version amplificateur monoétage.

Tandis que le facteur de bruit 50 Ω (NF₅₀) permettra d'évaluer les performances de détectivité, le point de compression à 1dB en puissance relevé en entrée (IP_{1dB}) représentera le facteur de mérite concernant la linéarité. Les paramètres S des deux conceptions serviront d'étude conventionnelle des circuits en mode linéaire (bas niveau). Enfin, après avoir reçu les circuits MMIC, les mesures électriques statiques, dynamiques bas-niveau (paramètres [S]) et fort niveau (caractéristiques Ps-Pe), et en bruit HF large bande seront réalisés dans un premier temps. Une fois la preuve de concept validée sur les performances et la reconfigurabilité de la solution développée, des puces des différentes topologies de LNAs seront soumises à des contraintes RF par paliers pour vérifier la zone de sécurité opérationnelle, et donc la robustesse des différentes versions de réalisations. Les mesures de reprises seront réalisées après contraintes intermédiaires (avant destruction) afin de vérifier l'intégrité des paramètres [S] et des paramètres de bruit ou de linéarité après l'application de stress RF. Cette étude comparative poussée permettra d'établir les avantages et inconvénients de notre approche de LNA robuste reconfigurable vis-à-vis d'une conception robuste plus traditionnelle.

En plus de cette étude comparative de LNA mono-étage, une version (auto)reconfigurable à deux étages sera également développée afin de proposer une version intégrable (c'est-à-dire conforme aux exigences des LNAs tels qu'intégrés dans les récepteurs en termes de gain, donc de nombre d'étages). Dans cette version, la repolarisation est gérée via un système de détection de puissance RF afin de déclencheur la reconfiguration d'un mode faible bruit vers un mode forte linéarité (bascule selon un seuil critique d'agression RF), ou de rebasculer d'un mode forte linéarité vers un mode faible bruit (seuil critique faible signal RF). Cette approche sera proposée selon différents niveaux d'intégration. La première version implémentée comprend un coupleur intégré sur le MMIC puis un système de détection de puissance RF et de repolarisation gérée sur PCB. La seconde solution, non réalisée en fonderie, intégrera tout le système de détection et de repolarisation sur la même puce MMIC, en version ultra-compacte .

1.9.2 Fiabilité : robustesse et survivabilité

L'approche proposée a pour but de faire tendre les performances non linéaires d'un transistor nominalement conçu sur des considérations faible bruit vers les celles d'un LNA robuste.

Lors des phases de test des circuits sous agression RF par paliers en bande X, nous explorerons en première approche le caractère robuste des circuits développés. Le but de cette étude originale est d'analyser le potentiel de notre approche reconfigurable à base de transistor de petite dimension (intrinsèquement plus fragile) par rapport à celle utilisant un composant actif de plus grande dimension (apte à supporter des excursions RF plus conséquentes). L' approche reconfigurable fera l'objet d'une étude approfondie afin de quantifier les bénéfices induits par une repolarisation, du point de vue de la robustesse et de la survivabilité.

 <u>Robustesse</u>: Se définit comme l'étude des dégradations subies par un composant dans un environnement non nominal. Ici une quantification de la dégradation de nombreux facteurs de mérite (paramètres S, NF₅₀) en fonction de différents niveaux d'agression EM. La capacité du composant à récupérer totalement ou partiellement son niveau de performance initial est observée. Une simple mise en hors tension est testée pour la phase de récupération du composant et/ou l'application pendant quelques dizaines de secondes d'une tension positive sur la grille (dans le respect de l'intégrité de cette dernière, c'est-à-dire sans mise en conduction en direct).

<u>Survivabilité</u> : Capacité du composant à endurer un stress sans destruction physique et sans dégradation catastrophique de ses performances.

1.10Vers une plus grande intégration ...

Dans un premier temps le système de détection utilisant un convertisseur RF/DC est implémenté sur PCB, dans l'optique de minimiser le facteur risque lié à un potentiel défaut de modèle. Une solution totalement intégrée opérera la conversion RF/DC directement sur le MMIC. Le PCB ne sera alors en charge que de la gestion des signaux électriques statiques des transistors, ce qui est plus en accord avec une application réelle (antennes AESA). Dans cette dernière version de la puce, nous exploiterons également un système de préprotection en aval du LNA, lui aussi reconfigurable en tension et dont l'objectif est de fonctionner en accord avec le LNA reconfigurable. L'objectif de cette étude théorique est de pousser les performances en linéarité offerte par la technologie D01GH au mieux des possibilités, en approche multistratégies (reconfiguration du LNA, activation du système de protection pré-LNA). Ces travaux seront présentés dans la dernière partie du manuscrit.

1.11 Conclusion

Ce chapitre a contextualisé la nécessité d'utiliser des amplificateurs à faible bruit (LNA) robustes dans les architectures de réception modernes. Nous avons mis en lumière les différents environnements hostiles auxquels ces architectures peuvent être confrontées, y compris les agressions électromagnétiques (EM) et les défis de la guerre électronique. Nous avons également abordé les contre-mesures disponibles pour protéger les systèmes de réception contre ces menaces.

Dans un premier temps, nous avons souligné l'importance de disposer de technologies adaptées pour répondre à ces défis. À cet effet, nous avons effectué un comparatif technologique centré sur la détectivité et la robustesse, montrant l'intérêt significatif des technologies à base de nitrure de gallium (GaN) pour la fabrication de LNAs robustes. La technologie GaN spécifique à cette thèse, notamment OMMIC-D01GH, a été introduite, mettant en avant ses avantages pour les applications à faible bruit.

Pour situer nos travaux dans le contexte plus large des recherches actuelles, nous avons présenté diverses techniques concurrentes et/ou complémentaires à notre approche. Ces techniques, bien que capables d'augmenter la puissance RF en entrée du dispositif, impliquent souvent une dégradation de la détectivité du récepteur ou nécessitent de mettre le LNA hors service en cas d'agression EM.

Notre objectif est de proposer une méthodologie de conception qui exploite les performances en termes de bruit, de petit signal et de non-linéarités du GaN, sans compromettre la détectivité en mode nominal faible bruit et permettant des performances non linéaires élevées pour le même design. Contrairement aux approches traditionnelles, telles que l'utilisation de limiteurs ou de transistors de plus grandes dimensions, notre méthode souhaite permettre une détectivité maximale dans un mode de fonctionnement nominal faible bruit. En cas agression EM, plutôt que de simplement éteindre le LNA via un changement de polarisation, nous souhaitons maintenir le système opérationnel, quitte à ce que la détectivité soit réduite, offrant ainsi une continuité de service même en présence d'agressions EM. Un soin particulier est apporté à la maximisation de l'augmentation de la linéarité entre les deux points de fonctionnement .

En résumé, ce chapitre a posé les bases théoriques et contextuelles de l'utilisation des LNAs robustes, en particulier ceux basés sur la technologie GaN, et a introduit les approches innovantes que nous proposons pour surmonter les défis liés aux environnements hostiles et aux agressions électromagnétiques. Ces éléments prépareront le terrain pour les discussions détaillées et les analyses techniques qui suivront dans les chapitres ultérieurs.

1.12 Bibliographie

- [1] S. A. Maas, *Noise in linear and nonlinear circuits*. in Artech House microwave library. 2005.
- [2] A. J. R. Golden, *Radar electronic warfare*. in AIAA education series. Washington, DC: American Institute of Aeronautics and Astronautics, 1987.
- [3] P. Sharma, K. K. Sarma, et N. E. Mastorakis, « Artificial Intelligence Aided Electronic Warfare Systems- Recent Trends and Evolving Applications », *IEEE Access*, vol. 8, p. 224761-224780, 2020, doi: 10.1109/ACCESS.2020.3044453.
- [4] D. L. Adamy, *Introduction to electronic warfare modeling and simulation*. in Artech house radar library. 2003.
- [5] D. L. Adamy, *EW 101 : a first course in electronic warfare*. in Artech House radar library. Boston London: Artech House, 2001.
- [6] S. Mohanty, « N-polar GaN HEMT with HfO2 as Gate Dielectric for mm-wave Applications », 2023.
- [7] S. Kemkemian, M. Nouvel-Fiani, et E. Chamouard, « Radar and Electronic Warfare cooperation: How to improve the system efficiency? », in 2010 IEEE Radar Conference, IEEE, mai 2010, p. 773-778. doi: 10.1109/RADAR.2010.5494518.
- [8] Y. Zhang, «The Application of Third Generation Semiconductor in Power Industry », E3S Web of Conferences, vol. 198, p. 04011, oct. 2020, doi: 10.1051/e3sconf/202019804011.
- [9] D. Saugnon, « Contribution aux analyses de fiabilité des transistors HEMTs GaN : exploitation conjointe du modèle physique TCAD et des stress dynamiques HF pour l'analyse des mécanismes de dégradation », 2018. [En ligne]. Disponible sur: http://www.theses.fr/2018TOU30164/document
- [10] T. M. Brookes, « The noise properties of high electron mobility transistors », IEEE Trans Electron Devices, vol. 33, n° 1, p. 52-57, janv. 1986, doi: 10.1109/T-ED.1986.22436.
- [11] M. W. Pospieszalski, « Modeling of noise parameters of MESFETs and MODFETs and their frequency and temperature dependence », *IEEE Trans Microw Theory Tech*, vol. 37, n° 9, p. 1340-1350, 1989, doi: 10.1109/22.32217.
- [12] J.-G. Tartarin, B. Pinault, et D. Saugnon, « Original Design Procedure For Self-Reconfigurable Low Noise Figure and High RF Input Power Overdrive LNAs: Application To X-Band GaN MMICs », in 2023 International Conference on Noise and Fluctuations (ICNF), IEEE, oct. 2023, p. 1-4. doi: 10.1109/ICNF57520.2023.10472740.

- [13] D. Delagebeaudeuf, J. Chevrier, M. Laviron, et P. Delescluse, « A new relationship between the Fukui coefficient and optimal current value for low-noise operation of field-effect transistors », *IEEE Electron Device Letters*, vol. 6, n° 9, p. 444-445, sept. 1985, doi: 10.1109/EDL.1985.26186.
- [14] A. Cappy, « Noise modeling and measurement techniques (HEMTs) », IEEE Trans Microw Theory Tech, vol. 36, nº 1, p. 1-10, 1988, doi: 10.1109/22.3475.
- [15] J. Moron, R. Leblanc, F. Lecourt, et P. Frijlink, « 12W, 30% PAE, 40 GHz power amplifier MMIC using a commercially available GaN/Si process », in 2018 IEEE/MTT-S International Microwave Symposium - IMS, IEEE, juin 2018, p. 1457-1460. doi: 10.1109/MWSYM.2018.8439689.
- [16] OMMIC, « OMMIC GaN Technology D01GH GaN on HR-Si(111) ».
- [17] P. Neininger et al., « Advances in GaN Devices and Circuits at Higher mm-Wave Frequencies », e-Prime - Advances in Electrical Engineering, Electronics and Energy, vol. 4, p. 100177, juin 2023, doi: 10.1016/j.prime.2023.100177.
- [18] K. Shinohara et al., « Scaling of GaN HEMTs and Schottky Diodes for Submillimeter-Wave MMIC Applications », IEEE Trans Electron Devices, vol. 60, nº 10, p. 2982-2996, oct. 2013, doi: 10.1109/TED.2013.2268160.
- K. Shinohara *et al.*, « Self-aligned-gate GaN-HEMTs with heavily-doped n^{+-}GaN ohmic contacts to 2DEG », in *2012 International Electron Devices Meeting*, IEEE, déc. 2012, p. 27.2.1-27.2.4. doi: 10.1109/IEDM.2012.6479113.
- [20] L. Marton et C. Marton, *Advances in electronics and electron physics*. Academic Press, 1980.
- [21] M. Abou Daher *et al.*, « Electrical and thermal analysis of AlGaN/GaN HEMTs transferred onto diamond substrate through an aluminum nitride layer », *Microw Opt Technol Lett*, vol. 63, n° 9, p. 2376-2380, sept. 2021, doi: 10.1002/mop.32919.
- [22] M.-R. Irekti et al., « 2 W mm⁻¹ power density of an AlGaN/GaN HEMT grown on free-standing GaN substrate at 40 GHz », Semicond Sci Technol, vol. 34, n° 12, p. 12LT01, déc. 2019, doi: 10.1088/1361-6641/ab4e74.
- [23] S. Han, S. Yang, R. Li, X. Wu, et K. Sheng, « Current-Collapse-Free and Fast Reverse Recovery Performance in Vertical GaN-on-GaN Schottky Barrier Diode », *IEEE Trans Power Electron*, vol. 34, n° 6, p. 5012-5018, juin 2019, doi: 10.1109/TPEL.2018.2876444.
- [24] S. D. Nsele et al., «Ka-band low noise amplifiers based on InAIN/GaN technologies », in 2015 International Conference on Noise and Fluctuations (ICNF), IEEE, juin 2015, p. 1-4. doi: 10.1109/ICNF.2015.7288577.

- [25] S. Masuda *et al.*, « GaN single-chip transceiver frontend MMIC for X-band applications », in 2012 IEEE/MTT-S International Microwave Symposium Digest, IEEE, juin 2012, p. 1-3. doi: 10.1109/MWSYM.2012.6259470.
- [26] J.-G. Tartarin, « LA TECHNOLOGIE GAN ET SES APPLICATIONS POUR L'ELECTRONIQUE ROBUSTE, HAUTE FREQUENCE ET DE PUISSANCE ». mars 2008. [En ligne]. Disponible sur: https://hal.science/hal-00341009
- [27] E. Alekseev, S. S. H. Hsu, D. Pavlidis, T. Tsuchiya, et M. Kihara, « Broadband AlGaN/GaN HEMT MMIC Attenuators with High Dynamic Range », in 2000 30th European Microwave Conference, IEEE, oct. 2000, p. 1-4. doi: 10.1109/EUMA.2000.338705.
- [28] R. Rieger, A. Klaassen, P. Schuh, et M. Oppermann, « GaN based wideband T/R module for multi-function applications », in 2015 European Microwave Conference (EuMC), IEEE, sept. 2015, p. 514-517. doi: 10.1109/EuMC.2015.7345813.
- [29] W. Ciccognani *et al.*, « Comparative noise investigation of high-performance GaAs and GaN millimeter-wave monolithic technologies », in 2019 14th European Microwave Integrated Circuits Conference (EuMIC), IEEE, sept. 2019, p. 192-195. doi: 10.23919/EuMIC.2019.8909484.
- [30] C. Andrei, R. Doerner, S. A. Chevtchenko, W. Heinrich, et M. Rudolph, « On the optimization of GaN HEMT layout for highly rugged low-noise amplifier design », in 2017 12th European Microwave Integrated Circuits Conference (EuMIC), IEEE, oct. 2017, p. 244-247. doi: 10.23919/EuMIC.2017.8230705.
- [31] M. Rudolph *et al.*, « Analysis of the Survivability of GaN Low-Noise Amplifiers », *IEEE Trans Microw Theory Tech*, vol. 55, n° 1, p. 37-43, janv. 2007, doi: 10.1109/TMTT.2006.886907.
- [32] A. Bettidi, F. Corsaro, A. Cetronio, A. Nanni, M. Peroni, et P. Romanini, « X-band GaN-HEMT LNA performance versus robustness trade-off », in 2009 European Microwave Conference (EuMC), IEEE, sept. 2009, p. 1792-1795. doi: 10.23919/EUMC.2009.5296145.
- [33] A. P. M. Maas, J. P. B. Janssen, et F. E. van Vliet, « Set of X-band distributed absorptive limiter GaAs MMICs », in 2007 European Radar Conference, IEEE, oct. 2007, p. 17-20. doi: 10.1109/EURAD.2007.4404925.
- [34] L. Yang, L.-A. Yang, T. Rong, Y. Li, Z. Jin, et Y. Hao, « Codesign of \${K}\$ a-Band Integrated GaAs PIN Diodes Limiter and Low Noise Amplifier », *IEEE Access*, vol. 7, p. 88275-88281, 2019, doi: 10.1109/ACCESS.2019.2923210.
- [35] P. Schuh et R. Reber, « Robust X-band low noise limiting amplifiers », in 2013 IEEE MTT-S International Microwave Symposium Digest (MTT), IEEE, juin 2013, p. 1-4. doi: 10.1109/MWSYM.2013.6697551.

- [36] C. Yagbasan et A. Aktug, « Robust X-band GaN LNA with Integrated Active Limiter », in 2018 13th European Microwave Integrated Circuits Conference (EuMIC), IEEE, sept. 2018, p. 237-240. doi: 10.23919/EuMIC.2018.8539928.
- [37] E. Kaule, C. Andrei, et M. Rudolph, « Output Power Limited Rugged GaN LNA MMIC », in 2021 16th European Microwave Integrated Circuits Conference (EuMIC), IEEE, avr. 2022, p. 133-135. doi: 10.23919/EuMIC50153.2022.9784020.
- [38] U. Schmid, R. Reber, P. Schuh, et M. Oppermann, « Robust wideband LNA designs », in 2014 9th European Microwave Integrated Circuit Conference, IEEE, oct. 2014, p. 186-189. doi: 10.1109/EuMIC.2014.6997823.
- [39] E. Kaule, C. Andrei, S. Gerlich, R. Doerner, et M. Rudolph, « Limiting the Output Power of Rugged GaN LNAs », in 2019 14th European Microwave Integrated Circuits Conference (EuMIC), IEEE, sept. 2019, p. 240-242. doi: 10.23919/EuMIC.2019.8909653.
- [40] C. F. Campbell, J. C. Hitt, et K. Wills, « Wideband GaN FET based limiter MMICs », in 2012 7th European Microwave Integrated Circuit Conference, 2012, p. 417-420.
- [41] C. Andrei, O. Bengtsson, R. Doerner, S. A. Chevtchenko, et M. Rudolph, « Robust stacked GaN-based low-noise amplifier MMIC for receiver applications », in 2015 IEEE MTT-S International Microwave Symposium, IEEE, mai 2015, p. 1-4. doi: 10.1109/MWSYM.2015.7166766.

Chapitre 2 : Conception LNA monoétage et multiétages robustes reconfigurables en tension.

2.1 Introduction

Ce chapitre porte sur le développement d'une méthode de conception originale de LNA reconfigurable en tension. Cette conception consiste à concilier des performances faibles bruit optimales (c'est-à-dire au mieux des possibilités de la technologie) et une haute linéarité offerte par la technologie GaN. Ces modes seront activés selon un seuil critique d'agression RF, sans compromis de performance, en commutant entre ces deux modes distincts de fonctionnement. En parallèle de cela, un LNA robuste dit « conventionnel » sera implémenté visant à offrir une base de comparaison avec la nouvelle approche proposée ici. Ce dernier visera un compromis judicieusement choisi entre détectivité et linéarité de sorte à apporter une comparaison la plus objective possible entre les deux approches. Les conceptions présentées dans ce chapitre sont celles soumises au run auprès du fondeur OMMIC : il s'agit donc de deux LNAs monoétages (reconfigurable et robuste), d'un transistor seul avec son environnement de test ainsi qu'un LNA à deux étages (reconfigurable).

Dans notre approche, la sélection du transistor est primordiale et détermine bien plus que les architectures d'adaptation, les performances finales de nos circuits. Il s'agit de déterminer un composant apte à remplir sa mission en mode LNA conventionnel, mais ce composant doit également pouvoir être reconfiguré pour répondre aux exigences de robustesse en mode agression: au-delà de ces deux modes, la reconfiguration doit pouvoir s'opérer sans créer d'instabilité ou de phénomène parasite (de type "retard à la commande" ou "gate/drain lag". L'effort principal de ce chapitre portera ainsi sur la sélection des transistors ad hoc pour atteindre nos objectifs.

2.2 Design Kit

Les conceptions réalisées pour ces travaux sont faites avec le Design Kit « DOXGH » du fondeur OMMIC sous le logiciel ADS (Keysight). Le Design Kit propose 2 longueurs de grilles différentes : 100nm (D01GH) et 60nm (D006GH). Cependant le facteur risque n'est pas le même en fonction de la longueur de grille. En effet la technologie 100nm (D01GH) est en cours de qualification spatiale alors que la technologie 60nm (D006GH) est encore en cours de développement. Des designs dans ces deux technologies ont été implémentés, mais seule la solution développée sur la bibliothèque D01GH a été soumise à un run de fabrication.

2.3 Critère de validation des Designs

Afin de prévenir tout risque de dispersion lors des étapes de fabrication, la technologie avec la plus grande longueur de grille a été choisie (L_G =100nm). Comme le choix de la bande X a été adopté pour les conceptions de LNAs, cette sélection ne s'avère pas pénalisante pour les performances des circuits (peu différenciées avec celles réalisées avec L_G =60nm).

Dans le but de garantir une étude comparative la plus juste possible, certains critères de sélection et de validation des composants actifs, mais également passifs dans une moindre mesure, doivent être mis en place. Outre les objectifs électriques et en bruit principaux (gain, facteur de bruit, compression en puissance d'entrée), d'autres évènements doivent être scrupuleusement étudiés. Pour garantir un critère réaliste de sélection des solutions circuits proposées, les LNAs devront présenter des paramètres d'adaptations meilleurs que -10dB en entrée et en sortie. La stabilité inconditionnelle devra également être vérifiée au travers notamment du facteur de ROLLLET. La sensibilité des performances globales vis-à-vis de la dispersion des différents éléments passifs sera également surveillée via des analyses statistiques basées sur des tirages de type Monte-Carlo. Enfin des simulations EM et cosimulation électrique et électromagnétique seront développées afin de vérifier l'intégrité du design, que ce soit dans la bande de fréquence de travail ou en dehors de celle-ci.

2.4 Dimensionnement du composant actif

2.4.1 Considérations statiques

Lors de la phase de Design, le dimensionnement de l'élément actif se trouve être la première étape. Elle constitue la base de conception du circuit et les performances finales des circuits sont éminemment liées à cette phase critique.

Cette étape vise à déterminer les dimensions physiques du transistor (**largeur de grille[W] et nombre de doigts[N]**), mais également ses « dimensions électriques statiques » c'est-à-dire sa polarisation de drain **V**_{DS} et celle de grille **V**_{GS}.

Le point de repos statique constitue le point de départ de toute conception. En effet, c'est autour de cette polarisation DC que va être amplifiée la composante RF, sur un cycle de charge généralement centré autour de l'impédance caractéristique (50 Ω dans notre cas). Le tracé de la composante I_{DS}(V_{DS}) reporté sur la Figure 34 établit la base de ces travaux. En fonction de l'application et de la technologie employée, une zone préférentielle de ces caractéristiques de transfert ou de sortie va être visée. Comme évoqué dans le chapitre 1, une conception faible bruit nécessitera d'opérer à des niveaux de courants faibles en privilégiant des polarisations de drain où le gain de transconductance g_m est maximal.

Pour leur part, les applications d'amplification liées à la puissance RF se retrouveront à des niveaux de tension et de courant supérieurs afin de maximiser l'excursion de forts niveaux RF autour du point de repos sélectionné (classe d'amplification A ou classe AB). Se placer à des niveaux de puissances DC importants permettent une amplification du signal RF avec une saturation optimale (à des niveaux de puissance maximisés). Néanmoins une trop forte tension ou un trop fort courant de polarisation peuvent être délicats à gérer pour maximiser la puissance de sortie et le rendement en puissance ajoutée (PAE : « Power Added Efficiency »). Se placer à des niveaux de courants trop importants entraîne une augmentation de température dans le composant qui nuit à son rendement. D'autres phénomènes

électriques transitoires ou encore liés à des pièges dans la structure peuvent s'avérer limitants pour de telles applications à base de technologie GaN.

Les considérations thermiques sont donc un point à ne pas négliger en approche « forte puissance », surtout sur des technologies GaN sur silicium où la puissance dissipable reste un enjeu. Ce point sera d'autant plus critique si le composant sélectionné est de petites dimensions géométriques (ce qui sera l'option privilégiée pour minimiser le bruit électronique HF). Cette considération thermique fera l'objet d'une étude plus approfondie dans les étapes plus avancées de la conception.

Nous observons donc une différence notable des performances et des contraintes de conception entre une polarisation idéale pour une application faible bruit et celle plus favorable à un fonctionnement fortement linéaire. Cette dichotomie motive et justifie l'envie de réaliser une conception apte à opérer selon deux points de polarisations distincts pour répondre à ce double objectif.



Figure 34 : Caractéristique statique $V_{DS}(I_{DS})$ d'un transistor HEMT 4*50 μ m avec report des droites de charge 50 Ω

Les limites approximatives de tension et de courant étant fixées par l'application visée. Il convient désormais d'observer les caractéristiques $g_m(V_{GS})$ et $I_{DS}(V_{GS})$ dans ces bornes opérationnelles statiques. Ces derniers paramètres traduisent respectivement le potentiel amplificateur du transistor et son niveau de courant associé. Sur la Figure 35, nous reportons sur les caractéristiques de transfert I_{DS} - V_{GS} à quel niveau de courant les maximums de g_m associés interviennent. Dès lors le premier compromis apparaît. Une tension de drain faible offre un pic de transconductance plus élevé, mais ce dernier apparaît près de la zone de canal ouvert où le courant est maximum. Ce phénomène n'est pas uniquement dû à la réduction de

la tension de seuil V_{th} comme l'illustre la caractéristique I_{DS} - V_{GS} , mais également au fait que le courant de saturation reste relativement stable en fonction de V_{DS} .



Figure 35 : Caractéristiques statiques $Gm(V_{GS})$ et $I_{DS}(V_{GS})$ d'un transistor HEMT 4*50µm. Sont reportés sur les courants de drain le point correspondant au pic de Gm associé.

Une première dualité apparaît donc sur les considérations statiques entre la priorisation du potentiel amplificateur et du potentiel faible bruit du dispositif. Selon une approche conventionnelle tendant à minimiser le rapport IDS/gm, la polarisation à VDS=10V serait la plus favorable. Nous verrons par la suite que ce critère de sélection, s'il est intéressant au premier ordre, reste trop réducteur pour prendre en considérations tous les éléments de conception du LNA lors du choix primordial de la polarisation statique

2.4.2 Facteurs de mérite hyperfréquences

Les considérations statiques sont un bon indicateur lors d'une étude préliminaire, néanmoins la finalité se trouvant à haute fréquence, il est important de donner des facteurs de mérite RF propres au composant actif. Ces facteurs sont les suivants :

- NF_{min}: Le facteur de bruit minimum permet de rendre compte du potentiel en termes de facteur de bruit sous une condition de fermeture en entrée optimale (coefficient de réflexion optimal en bruit Γ_{opt} associé à l'admittance optimale Y_{opt}) comme l'explicite l'équation (9).
- R_n : La résistance équivalente de bruit permet de juger la dégradation du facteur de bruit *NF* vis-à-vis du facteur de bruit minimum (*NF_{min}*) quand le coefficient de réflexion complexe présenté en entrée du transistor (Γ_s) s'écarte de la valeur optimale Γ_{opt} associée à *NF_{min}*.
- $\Delta NF = NF_2 NF_{min}$: L'écart entre ces deux valeurs de facteurs de bruit permet de rendre compte de façon immédiate de l'effort d'adaptation du circuit entre la valeur

optimale en bruit et la cible d'adaptation sur 50 Ω en entrée (NF₂ représente le facteur de bruit mesuré sous impédance de générateur Z_G=50 Ω). Il est intéressant de juger de cet écart en fonction des éléments de sélection du transistor, à savoir sa dimension (N, WG) et sa polarisation de grille (V_{GS}) et polarisation de drain (V_{DS}). Ainsi un NF_{min} très bas (donc *a priori* intéressant), mais trop éloigné du paramètre NF₂ ne sera pas nécessairement avantageux, car cette valeur de NF_{min} ne sera pas ou très difficilement atteignable en raison de la complexité du réseau d'adaptation à mettre en œuvre (et les pertes qui lui seront associées).

S₂₁: il représente le gain hyperfréquence petit signal dans la bande de fréquence considérée. Pour un LNA, le gain du premier étage va venir conditionner l'impact sur le facteur de bruit des étages suivants. Ainsi, il est important d'avoir le gain le plus élevé possible, en relation avec le facteur de bruit de l'étage suivant comme le stipule la formule (3) du chapitre 1. L'obtention d'un gain entre 8 et 12 dB pour le premier étage facilite le dimensionnement des étages suivants en leur octroyant une plus grande liberté de design.

$$F = Fmin + \frac{Rn}{Gs} * [(Gs - Gopt)^2 + (Bs - Bopt)^2]$$

$$avec \quad Yopt = Gopt + jBopt$$
(9)

Il existe d'autres facteurs de mérite pouvant être recensés comme la proximité entre Γ_{opt} et le conjugué de S₁₁ (coefficient de réflexion du transistor) qu'il est important de regarder sur la bande de fréquence d'intérêt. En effet leurs proximités relatives, mais également leur module plus ou moins excentré sur l'abaque de Smith, sont un bon indicateur de l'effort à fournir au moment de l'adaptation en entrée via les éléments passifs. La proximité de Γ_{opt} et du centre de l'abaque $\Gamma=0$ est déjà prise en compte au travers du paramètre Δ NF. Le caractère complexe de ces paramètres, faciles à apprécier de manière visuelle, les rend moins exploitables de manière quantitative par rapport aux facteurs de mérite précédemment cités.

2.4.3 Routine de conception

Une fois les zones statiques exploitables définies, il est possible de rentrer dans une routine de conception visant à faire un certain nombre d'itérations de sorte à converger vers une solution satisfaisante du point de vue du potentiel offert par la technologie. La Figure 36 illustre cette démarche. Une fois un premier couple de polarisation sélectionné, une étude fréquentielle dans la bande de fréquence de travail (mais également en dehors) est menée de façon à converger vers les dimensions physiques optimales du composant. Nous avons mené des études paramétriques sur un point de fréquence (centre de la bande de travail) en fonction de la tension de grille et de drain, afin de converger vers le couple de polarisation idéal.

Évaluation de topologies d'amplificateurs faible bruit et robustes en filière GaN pour applications radar ou télécom en bande X.



Figure 36 : Routine de conception du composant actif

2.4.4 Étude fréquentielle

L'étude fréquentielle vise donc à déterminer un couple de largeur de doigt de grille (W) et du nombre de doigts de grille (N), en relation avec les polarisations préalablement fixées.

Une étude plus large bande (1-40 GHz) est menée. Cette dernière est principalement basée sur l'observation de la fréquence de coupure en fonction de la dimension effective de largeur de grille (W*N) du composant. Cette étude va définir des intervalles d'acceptabilités sur tous les facteurs de mérite suivis. La Figure 37 permet ainsi de constater que même pour des dimensions de grille importantes (8*50µm), la fréquence de coupure en bande X n'est pas un critère éliminatoire, cette dernière se trouvant assez proche de la zone d'étude pour ne pas trop pénaliser le gain. La comparaison de la Figure 37 et de la Figure 38, permet de décorréler la variation de N et W vis-à-vis de la dimension absolue de grille. Nous constatons qu'une variation de W entraîne des divergences plus importantes de NFmin en fonction de la fréquence, là où une variation de N tends à avoir moins d'incidence, notamment dans la zone de gain exploitable et autour de la bande X. Ce phénomène s'explique par l'influence plus importante de la largeur de grille sur les capacités équivalentes C_{GS} et C_{GD}, ce qui nuit au comportement haute fréquence du dispositif. Nous pouvons également remarquer la forte incidence de W et de N sur la résistance équivalente en bruit. Cet aspect sera déterminant dans l'objectif de réaliser des LNAs sur une large bande (40% autour de 10 GHz, soit de 8 GHz à 12 GHz pour notre étude).



Figure 37 : Étude fréquentielle (1-40 GHz) des différents facteurs de mérite du composant actif. Pour une variation du nombre de doigts de grille (N) allant de 2 à 8 par pas de 2. V_{DS}=5V / V_{GS}=-1V / W=50μm



Figure 38 : Étude fréquentielle (1-40 GHz) des différents facteurs de mérite du composant actif. Pour une variation de la largeur de grille (W) allant de 20 μ m à 80 μ m par pas de 20 μ m. V_{DS}=5V / V_{GS}=-1V / N=4

Une analyse en bande X vient compléter cette étude en recentrant les dimensions autour des valeurs d'intérêt identifiées en large bande. Sur la Figure 39, une dimension de grille de 240µm permet d'obtenir un gain quasi équivalent (0.3dB d'écart) selon les configurations 6*40µm et 4*60µm. En revanche la multiplication du nombre de doigts de grille offre un meilleur couple (NFmin, Rn) à l'avantage de la solution 6*40µm : si le facteur de bruit minimum est réduit de plus de 0.5 dB, la résistance équivalente de bruit est réduite de 30%. En effet des capacités équivalentes de plus petites dimensions ainsi qu'une résistance d'accès de grille moins importante, favorisée par la multiplication du nombre de doigts, permettent de donner l'avantage à un transistor 6*40µm. Le paramètre Δ NF semble légèrement en faveur du 4*60µm, mais l'écart n'est pas significatif. Rappelons que ce paramètre doit être comparé à la valeur absolue du NFmin afin de jauger de l'effort d'adaptation à fournir.



Figure 39 : Étude fréquentielle en bande X des différents facteurs de mérite du composant actif. Pour une variation du nombre de doigts de grille (N) allant de 4 à 6 par pas de 2 et de la largeur de grille (W) allant de 40 μ m à 60 μ m par pas de 20μ m. V_{DS}=5V / V_{GS}=-1V

2.4.5 Étude paramétrique

Maintenant que les dimensions physiques sont prédéterminées par simulation, il est temps de revenir sur les polarisations statiques afin de fixer des valeurs particulières propres aux dimensions sélectionnées. Pour ce faire une étude paramétrique est menée de sorte à faire varier les tensions V_{GS} et V_{DS}. Nous constatons sur la Figure 40 que les valeurs optimales sur les différents facteurs de mérite sont obtenues pour de faibles valeurs de V_{DS}, à l'exception du gain qui connaît une forte décroissance surtout pour V_{DS}=3V. La valeur V_{DS} est donc fixée à 5V et V_{GS} à -1V.



Figure 40 : Étude paramétrique à 10GHz des différents facteurs de mérite du composant actif 6*40μm. Pour une variation de V_{GS} allant de -1,5V a -0,5V ainsi que pour V_{DS}=[3V, 5V, 8V, 12V]

2.4.6 Limite de la conception conventionnelle

La méthode conventionnelle utilisée pour le dimensionnement faible bruit d'un LNA vient d'être exposée. Les valeurs choisies pour le composant actif sont supposées optimales, et servent pour sélectionner le composant sur lequel l'effort de conception va porter, jusqu'à la réalisation du layout. En revanche, la solution retenue n'est pas unique, et d'autres concepteurs experts pourraient se baser sur d'autres couples de valeurs pouvant offrir des solutions « équivalentes », une légère optimisation d'un facteur de mérite entraînant la dégradation d'un autre. Il s'agit ici de choix sensiblement identiques, puisque motivés par la recherche des meilleures performances dynamiques bas-niveau et en bruit. Nous sommes aussi conscients du fait que les 4 valeurs ne sont pas totalement interdépendantes. Par exemple, si l'hypothèse de départ prévoit un certain V_{DS}, cela réduit irrémédiablement l'intervalle exploitable de V_{GS}, mais également du couple W/N qui découlera de cette étude.

Quelle que soit la variante entre les couples (N, W, V_{GS}, V_{DS}), cette méthode est donc parfaitement adaptée dans le cadre du design d'un LNA fonctionnant dans une configuration faible signal et dans un seul régime de polarisation. Elle n'offre cependant aucun critère de sélection quant aux performances larges signal attendu et ne permet pas non plus d'envisager plusieurs polarisations pour un même composant. Pour le seul point des performances fortniveau, il est généralement obtenu par une simulation/mesure a posteriori de la conception du circuit. Ce dernier possède des performances bas-niveau/fort-niveau et en bruit fixés sur la durée de vie du circuit (les variations thermiques ne sont pas abordées dans le cadre de cette étude).

2.5 Conception bimodale

La complexité de conception d'un LNA robuste réside dans le fait qu'il doit concilier deux modes de fonctionnement distincts, mais d'égale importance. Comme nous l'avons vu au premier chapitre, ces modes de fonctionnement peuvent être appréhendés pour un circuit donné qui devra réaliser simultanément ces exigences de détectivité et de protection : les compromis nécessaires amènent inexorablement à une dégradation de chaque performance par rapport à un circuit ne remplissant qu'une seule de ces missions. Cette conciliation est d'autant plus difficile que les performances faible et fort signal ne se situent pas dans la même zone de polarisation, comme l'illustre la Figure 34. Concevoir un LNA pouvant opérer dans ces deux modes de polarisation permettrait donc de réduire les compromis liés à cette dernière, et donc de dégager de meilleures performances globales comparativement à un transistor n'opérant que sur un unique point de repos (liés à des compromis !). Le Tableau 3 recense le niveau d'importance des différents facteurs mérite en fonction des conditions opérationnelles dans lesquelles fonctionne le LNA. Ainsi, lors d'un fonctionnement nominal, le facteur de bruit et le gain sont déterminants afin de régir le niveau de bruit global du récepteur. En fonctions des applications, des niveaux d'adaptation plus ou moins critiques ainsi que des critères de consommation peuvent être déterminants. Dans ce mode, la linéarité et la survivabilité n'entrent pas en ligne de compte. Lors d'un fonctionnement nécessitant une forte linéarité comme lors d'une agression EM, le point de compression devient important dans l'optique de garder le dispositif opérationnel. La survivabilité devient alors un critère de premier ordre. Dans l'optique de garder un dispositif opérationnel, le gain et l'adaptation restent des critères importants. Ce mode de fonctionnement relevant d'un événement ponctuel, la consommation ne représente pas nécessairement un paramètre critique. Le facteur de bruit est noté comme « insignifiant », car si le dispositif reste linéaire, le facteur de bruit peut être loin de ses performances nominales : l'essentiel étant qu'il puisse continuer à assurer une fonction de détection lorsqu'il revient à un mode opérationnel conventionnel.

Mode d'opération	Faible Bruit	Agression EM
Facteur de mérite		
Gain (S ₂₁)	Très important	Important
Adaptation (S ₁₁ & S ₂₂)	Important	Important
Facteur de bruit (NF₅₀)	Très important	Insignifiant
Linéarité (IP _{1dB})	Insignifiant	Très important
Survivabilité (RF _{max})	Insignifiant	Très important
Consommation	Important	Mineur
Temps d'exposition opérationnelle	Long (durée de vie)	Mineur (ponctuel)

Tableau 3 : Importance des facteurs de mérite d'un LNA robuste en fonction des différents modes opérationnels

Quoiqu'il en soit, là où un LNA robuste classique serait tenu de respecter tous ces critères sur un seul point de point de repos, une conception de LNA robuste reconfigurable en tension permet de spécialiser le mode dans lequel opère le dispositif en fonction des besoins. De ce tableau, il résulte clairement que les axes de conception d'un LNA faible bruit différent de ceux imposés par la nécessité de supporter une agression EM. Seuls les critères de gain et d'adaptations entrées/sorties restent communs aux deux approches.

2.6 Méthodologie composant LNA robuste reconfigurable

2.6.1 Cartographie de la technologie

En conséquence des limitations d'une conception classique telles qu'exposées dans la partie précédente, il convient de mettre en place de nouvelle méthode de sélection des transistors éligibles pour rendre reconfigurable le LNA. Cette dernière devra à la fois à prendre en compte les paramètres petits signaux explicités précédemment, mais devra également permettre de jauger le potentiel non linéaire offert par les variables sélectionnées. Pour cela, nous proposons une cartographie exhaustive de la technologie en traçant le point de compression à 1 dB en entrée du composant (IP_{1dB}) en fonction du paramètre NF_{min}, mais aussi d'autres critères tels que le gain ou encore le ΔNF . Chaque point simulé est dépendant de 5 paramètres variables :

- V_{GS} : variant de -1,5V à 0V par pas de 0.1V
- V_{DS}: pouvant les prendre les valeurs suivantes en Volt : [3-4-5-6-7-8-9-10-12-15-20]
- W : variant de 10μm à 80μm par pas de 10μm
- N variant de 2 à 8 par de 2
- L_{CR} variant de 0 nH à 0,5 nH par pas de 0,1 nH (représente l'inductance présente sur chacune des deux sources)

La valeur L_{CR} correspond à l'inductance de contre-réaction présente sur les deux sources du transistor HEMT. De prime abord, cette variable ne semble pas intrinsèque au composant comme peuvent être les quatre autres paramètres de bruit (NF_{min}, R_n, Module/Phase de Γ_{opt}). Cependant, sa forte influence sur le gain du dispositif se répercute sur les performances linéaires : dans cette approche, il est indispensable de considérer cette variable dès la phase de dimensionnement du transistor.

L'ensemble des solutions simulées correspond à 33792 configurations possibles du transistor ; l'objectif est de retrouver un couple (W, N, L_{CR}) qui permet d'obtenir des configurations en tension à même de réaliser les configurations faible bruit optimale et en linéarité maximale. Le nombre élevé de tirages semble propice pour faire émerger un tel couple, mais il faut également s'assurer que la reconfiguration en tension permettra au circuit de conserver ses caractéristiques bas-niveau d'adaptation et de gain, mais également de permettre une stabilité inconditionnelle comme évoquée précédemment.

Une fois ces 33792 simulations petits signaux effectuées à la fréquence centrale de 10 GHz, il convient de reproduire les mêmes tirages pour une analyse non linéaire en faisant varier la puissance de la source d'entrée de -30dBm à +30dBm par pas de 1dB (soit 61 points par simulation d'équilibrage harmonique pour chaque jeu de variables). Pour cela, un code MatLab a été développé et interfacé avec le simulateur électrique ADS de Keysight, comme

l'illustre la Figure 41. Le gain en fonction de P_{in} est donc enregistré dans une variable. Chaque gain à -30dBm est enregistré en tant que gain petit signal (G_{ps}) afin de s'affranchir du phénomène d'autopolarisation qu'il est possible de retrouver dans certaines simulations fort niveau. Les variables IP_{1dB} et OP_{1dB} sont alors incrémentées jusqu'à ce que le gain descende en dessous du gain petit signal diminué de 1dB.



Figure 41 : Fragment du code Matlab servant à instruire les points de compression à 1 dB d'entrée (IP_{1dB}) et de sortie (OP_{1dB}) pour chaque tirage du jeu de variables

2.6.2 Considération du gain

Un premier tri des points obtenus peut être effectué en fonction d'un gain minimal sélectionné (G_{min}). Ce dernier représente un paramètre de sélection important, car il détermine également la limite technologique en termes de point de compression ramené en entrée du dispositif. Comme l'illustre la Figure 42, il est possible de voir une élévation du plancher de limitation du IP_{1dB} au fur et à mesure que l'on tolère des gains faibles : cet effet de balance s'explique essentiellement par le fait que les composants situés dans la partie supérieure droite du graphique (forte linéarité, fort NF) expriment une limitation de la puissance délivrable en sortie pour la technologie étudiée. Même si la contre-réaction inductive est déjà prise en compte sur ces simulations, les autres éléments passifs qui serviront à l'adaptation et/ou à la stabilisation vont également venir pénaliser le gain final de notre dispositif. Il est donc important de prendre une marge de sécurité en vue de cette dégradation du gain ; d'un autre côté, l'adaptation bas-niveau augmentera ce dernier. En prenant en comptes 1.5dB à 3dB de pertes inhérentes aux réseaux passifs d'adaptation, il est difficilement concevable d'envisager de prendre un transistor présentant moins de 11 dB de gain à cette étape de la conception (niveau sélection du composant actif). De même les transistors compris entre 11 dB et 12 dB de gain pourront être éligibles dans une optique LNA robuste (premier étage), mais le soin particulier apporté aux réseaux d'entrée et de sortie laissera moins de marge de manœuvre sur les autres facteurs de mérite (adaptation petitsignal, en puissance et en bruit HF). Aussi, comme le montre la Figure 42, des gains trop élevés (14 dB et plus) tendent naturellement à pénaliser le IP_{1dB} du fait de la limitation technologique de la puissance de sortie, réduite du fort gain pour appréhender la limite en entrée. De

manière peut-être contre-intuitive, ces conditions de fort gain pénalisent également le paramètre NF_{min}. En effet, comme explicité dans le chapitre précédent, les gains maximums sont obtenus pour des valeurs importantes de G_m, et donc des courants I_{DS} importants. Ces mêmes courants élevés produisent de fait plus de bruit. Le bruit en sortie du transistor est certes masqué plus efficacement par ces gains élevés (déclinaison de la formule de Friis « interne au composant »), mais un effet saturation de cette minimisation du bruit en sortie est contrebalancé de manière préjudiciable par l'élévation du bruit associé au courant de drain croissant. La plage idéale semble donc se situer entre 11 et 15 dB de gain petit-signal. Ainsi un composant présentant un gain faible aura tendance à supporter un fort IP_{1dB} alors qu'un gain intermédiaire favorisera l'obtention de facteurs de bruit minimum. Le gain apparaît ici comme un filtre pertinent au premier ordre, tel que représenté sur la Figure 42, justifiant le caractère de premier ordre « amplificateur » de la fonction étudiée. Ce gain est un critère de sélection dans l'optique d'un premier étage qui viendra masquer les étages suivants (formule de FRIIS générale, équation (3) [Chapitre 1]). Pour conclure sur l'importance du gain du premier étage : plus nous avancerons dans l'architecture de réception, plus la puissance RF augmentera et plus il sera délicat d'augmenter le gain général de l'amplificateur multiétages en conservant un IP_{1dB} élevé.



Figure 42 : IP_{1dB} en fonction de NF_{min} avec plusieurs filtres différents sur le gain petit signal S_{21} . Variation de L_{CR} , V_{GS} , V_{DS} , W et N.

Parmi les zones de variabilités énoncées en début de chapitre (cf. 2.6.1), ce critère de gain ne permet pas à lui seul de resserrer les intervalles des éléments W,N L_{CR}, V_{GS} et V_{DS}. Cela permet en revanche de réduire les 33792 possibilités à 8760, soit une élimination de 74% des solutions initiales.
2.6.3 Dimension physique du HEMT : limitations

En addition du gain minimal requis (désormais fixé à 11 dB), il est possible d'imposer d'autres critères de sélection sur ce graphique. Comme évoqué précédemment les dimensions physiques du transistor jouent un rôle clef dans l'application finale du LNA, il est donc important de savoir quel couple de valeurs (W,N) peut être conforme pour une application LNA robuste. **Cette sélection de la dimension (W,N) représente le second critère de tri des composants**. La Figure 43 permet de juger les critères de sous- et surdimensionnement de la taille d'un transistor de la filière D01GH, pour une application à 10 GHz. Une dimension absolue de grille (W*N) inférieure à 100µm permet d'obtenir les meilleurs NF_{min} de la technologie (Figure 10.a). En revanche l'effort d'adaptation sur 50 Ω est beaucoup trop important pour ces petites dimensions, comme reporté par leur Δ NF en Figure 10.b.

Concernant les dimensions supérieures à 400µm, elles représentent moins de points sur le graphique en raison d'une présélection sur le critère de gain (>11dB). De plus, ces fortes dimensions ne représentent aucun bénéfice au niveau du point de compression en entrée en comparaison de composant légèrement plus petit. Cela s'explique grâce au critère de gain qui induit une limite sur le IP_{1dB} (=22dBm). De plus cette dimension représente le point où le ΔNF commence à réaugmenter et à redevenir optimal.

Pour ces raisons les points en vert (clairs et foncés) ne sont pas intéressants dans le cadre de notre étude.



Figure 43 : Point de compression à 1 dB en entrée du dispositif (IP_{1dB}) en fonction du facteur de bruit minimum obtenable
(NF_{min}) et du ΔNF à 10 GHz pour un gain petit signal minimal (G_{min}) de 11 dB. 3 intervalles de dimensions absolues de grille
(W*N) sont reportés : W*N<100µm, 100µm<W*N<400µm et W*N>400µm. Variation de L_{CR}, V_{GS}, V_{DS}, W et N.

Ainsi, opter pour une dimension de transistor supérieur à 100µm permet d'augmenter substantiellement le IP_{1dB} tout en ne dégradant pas nécessairement le facteur de bruit NF₅₀ final comme l'illustrent les graphiques des Figure 43a et b. Nous entrons alors dans une zone (magenta) qui contient toutes les solutions pertinentes pour notre approche. Cette zone s'arrête à la frontière des catégories 100µm<W*N<400µm et W*N>400µm où le IP_{1dB} atteint une valeur maximale inhérente au critère sur le gain. C'est donc la zone à magenta qui est reconnue éligible pour notre approche et qui sera l'objet des études à suivre. Ce second tri laisse ainsi filtrer 5200 combinaisons de W,N L_{CR}, V_{GS} et V_{DS}, soit 15% du nombre initial.

2.6.4 Dimensions physiques du HEMT : Applications

Il est donc pertinent de réaliser des LNAs robustes avec des dimensions absolues de grille comprise entre 100μ m et 400μ m. Bien sûr, à l'instar d'une conception traditionnelle, il sera tout de même nécessaire de régler ensuite les dimensions W et N de manière plus fine en passant par les étapes décrites par la Figure 36.

Ce spectre de valeurs de coefficients (W,N) reste malgré tout très large : deux grandes catégories peuvent y être formées comme le montre la Figure 44.a. Nous distinguons ainsi les transistors de petites dimensions [100µm ; 240µm] plutôt dédiés à la réalisation de LNAs spécifiquement faible bruit, et les transistors de dimensions plus conséquentes [260µm ; 400µm] alloués aux applications robustes. Les Figure 44.b et Figure 44.c présentent une analyse affinée des points en magenta des Figure 43 a et b. Elles permettent de constater qu'un transistor de plus petites dimensions offre des coefficients NF_{min} proches du meilleur de ce que la technologie est capable de fournir. En revanche en termes de linéarité il sera nécessaire de passer sur des dimensions plus importantes si l'on souhaite tendre vers de meilleurs IP_{1dB}. La Figure 44.c montre que l'effort d'adaptation en bruit sera moins conséquent pour les transistors de plus grandes dimensions. Cette réduction de l'écart ΔNF entre le NF₅₀ mesuré sous l'impédance cible 50 Ω et le paramètre optimum NF_{min} associé à l'impédance optimale Z_{opt} (admittance optimale Y_{opt}=1/Z_{opt}) offre une marge de sécurité plus grande sur les paramètres d'adaptation S₁₁ et S₂₂. Le dernier facteur de mérite à discuter sur cette figure est le gain (Figure 11.d). Il est en moyenne beaucoup plus favorable pour les composants de dimensions plus faibles, ce qui laisse augurer un meilleur gain sur un design purement faible bruit in fine. Sur les trois Figure 44.b.c.d, il apparaît clairement une « frontière » de dimension sur l'ensemble des variables (L_{CR}, V_{GS}, V_{DS}, W, N) qui favorise un compromis entre gain optimisé S_{21} et faibles valeurs F_{min} d'un côté et ΔNF et forte valeur IP_{1dB} de l'autre. Cette zone est définie autour d'un ensemble de valeurs optimales S₂₁ ~ 14 dB, F_{min} ~0.45 dB et ΔNF ~0.2 dB. Cependant, il n'existe pas de solution unique réalisant simultanément ces conditions. Pour une optimisation en gain et en bruit, la compression reste aux alentours de IP_{1dB} ~ 10 dBm, loin des 20 dBm optimums réalisables par la technologie à 10 GHz. Il s'agit désormais d'identifier les couples de dimension (W,N) éligibles afin d'exploiter les graphiques précédents relativement à un choix de composant. Sur cette base, une analyse paramétrique en polarisation permettra de finaliser notre sélection pour les applications visées pour nos LNAs.



Figure 44 : a) Distinction entre LNA robuste de petites dimensions (100μm <W*N <240μm) optimisé faible bruit et le LNA robuste optimisé en linéarité de dimension supérieur (260μm <W*N <400μm). b) IP_{1dB} en fonction du NF_{min}. c) IP_{1dB} en fonction du ΔNF. d) IP_{1dB} en fonction du S₂₁. Variation de L_{CR}, V_{GS}, V_{DS}, W et N.

2.6.5 Agilité en tension

Une fois la routine de conception décrite dans la Figure 36 appliquée à l'intervalle de dimension préalablement sélectionné, il ressort un nombre conséquent de dimensions éligibles se trouvant à la frontière définissant la limite de cette technologie. Il convient alors de noter qu'un transistor (W et N), ainsi que sa contre-réaction inductive (L_{CR}), peuvent correspondre à plusieurs points sur les graphiques présentés ci-dessus et ceux du fait que la simulation s'opère à différentes tensions de polarisation de grille et de drain.

L'idée consiste donc à évaluer la faisabilité d'un changement de point de repos d'un transistor visant à faire basculer un transistor de petite dimension (faible bruit) vers un mode forte linéarité ou éventuellement un transistor de dimension plus importante (forte linéarité) vers un mode faible bruit. Pour ce faire, nous sélectionnons deux transistors situés respectivement à la limite haute des dimensions dites « faible bruit » et « forte linéarité ». Soit un transistor de dimension 6*40µm avec une contre-réaction de 0,2 nH (« faible bruit ») sur chaque source et un transistor 8*50 avec une contre-réaction abaissée à 0,1nH pour passer les spécifications en termes de gain (11dB selon notre critère). La Figure 45 illustre les variations de performances qu'il est possible d'obtenir via les prédimensionnements évoqués.

Nous remarquons sur la Figure 45 que nous ne sommes pas exactement à la limite technologique sur le transistor $6*40\mu m$ au niveau du NF_{min}. Cela s'explique par les contraintes fixées par les autres facteurs de mérite. Le NF_{min} n'est qu'un indicateur, l'objectif de

performance final se trouve également sur le NF₅₀. Il convient donc de regarder simultanément le gain S₂₁, le Δ NF ainsi que le R_n (révélateur d'un maintien en faible bruit sur une large gamme de fréquences, lorsque l'adaptation en bruit n'est plus centrée sur Z_{opt}). Ceci permet d'identifier les NF_{min} les plus faibles sans contrepartie sur les autres critères.



Figure 45 : IP_{1dB} en fonction du NFmin et du S_{21} pour deux dimensions de transistors : $6*40\mu m$ avec une contre-réaction L_{CR} de 0, 2 nH et $8*50\mu m$ avec une contre-réaction L_{CR} de 0, 1nH à 10 GHz.

Nous constatons que le transistor 8*50µm offre moins de solutions (nombre de points moins importants) en raison de la limitation sur le gain. Il est bien évidemment possible d'afficher plus de points en diminuant le gain minimal requis. Une courbe semblable au transistor 6*40µm peut alors apparaître sur la caractéristique IP_{1dB}(NF_{min}). Néanmoins la diminution du gain, même si elle est corrélée avec une légère amélioration des performances en bruit, ne représente que peu d'intérêt, surtout dans l'optique du premier étage d'une architecture de réception.

La Figure 46 montre qu'il est possible de compenser la chute du gain liée à un pincement du canal (diminution du V_{GS}) par une augmentation du V_{DS}. Cette méthode est appropriée pour un transistor de petite dimension, car il passe d'une zone avec un faible couple V_{GS}/V_{DS} optimisé pour le bruit à une zone optimisée pour la linéarité avec des valeurs V_{GS}/V_{DS} plus élevées, tout en conservant un gain constant. À l'inverse le transistor 8*50µm est obligé de compenser le manque de gain dû à sa grande dimension par une polarisation V_{DS} plus forte, et ce dès le mode faible bruit. Augmenter sa linéarité ne peut alors se faire que par un changement de tension V_{GS}, ce qui limite la marge de variation. La Figure 45 montre que nous sommes à la limite de ce que la technologie est capable de fournir en termes de linéarité, ce qui réduit encore plus cette excursion sur IP_{1dB} : cette modification de la tension de grille ne pourrait pas se faire à gain constant au vu de la tension V_{DS} déjà élevée.



Figure 46 : Variation de la caractéristique S_{21} à 10 GHz en fonction de V_{GS} pour plusieurs polarisations de drain et pour deux dimensions de composants : $6*40\mu m$ avec une contre-réaction L_{CR} de 0,2 nH et $8*50\mu m$ avec une contre-réaction L_{CR} de 0,1nH

2.6.6 Influence de la contre-réaction inductive

Comme évoqué dans la partie précédente, la contre-réaction inductive (L_{CR}) est un bon moyen de faire varier le gain du transistor sans changer ses dimensions physiques et donc son point de compression de sortie OP_{1dB}. En effet ce dernier est lié à la dimension de l'élément actif. En revanche, le point de compression en entrée du dispositif (IP_{1dB}) est amené à changer en fonction du L_{CR} , car ce dernier fait diminuer le gain. La Figure 47 illustre l'impact des inductances de contre-réaction de source. Cette contre-réaction limite certes le gain du transistor, mais elle permet surtout de rapprocher le S₁₁ du Γ_{opt} conjugué, ce qui tend à permettre une bonne adaptation en bruit et en petit signal simultanément, et ainsi à diminuer l'effort d'adaptation global inhérent à l'étape suivante. Un compromis s'établie entre la diminution du gain et celle du Δ NF permettant en parallèle un rapprochement des conditions d'adaptation bas-niveau et en bruit. Il est important de noter que si les composants de plus grandes dimensions permettaient l'obtention de Δ NF plus faible, à couple W/N fixé, ces derniers ont moins de marges de manœuvre du fait de leur gain plus réduit.



Figure 47 : Influence de la contre-réaction inductive L_{CR} , variant de 0 nH à 0,5 nH par pas de 0,1 nH : incidence sur le gain S_{21} , sur l'effort d'adaptation (Δ NF), et sur le S_{11} et le Γ_{opt} conjugué en fonction de V_{GS} .

2.6.7 Agilité en tension : limites

Nous constatons ainsi une moins grande flexibilité en tensions concernant les transistors de plus grande dimension (cf. Figure 45). Il faut donc définir de façon plus précise quelles sont les limites de cette approche, que ce soit pour les composants possédant une dimension de grille faible ou importante.

Pour cela une étude comparative est proposée, elle vise à étudier les solutions offertes par trois composants judicieusement choisis (cf. Figure 48) :

- Un transistor 8*20µm avec un L_{CR} de 0.1nH. Il permet l'obtention de très bon NF_{min}, même si les ΔNF tendent à se dégrader au fur et à mesure que la dimension absolue de grille diminue. Le choix de couple (W,N) présentant le meilleur ΔNF a été envisagé, au détriment d'une légère augmentation du NF_{min} (+0.3 dB par rapport au NF_{min} optimal, ce dernier proposant un IP_{1dB} diminué de 10dB). La polarisation nominale faible bruit de transistor de largeur effective de grille inférieure ou égale à 160µm se situe à des tensions V_{DS} comprises entre 3V et 4V. Cette faible tension d'alimentation a un impact sur le gain (diminution). Cependant les petites dimensions du HEMT tendent à compenser cela et à offrir un gain légèrement plus avantageux.
- Un transistor 6*40µm avec un L_{CR} de 0.2nH. Ce choix génère une augmentation du NF_{min} par rapport aux dimensions du point précédent. L'amélioration du ΔNF permet néanmoins l'obtention d'un NF₅₀ équivalent. La dimension W*N étant plus importante, il convient d'avoir des tensions d'alimentation rehaussées. Les performances non linéaires sont également accrues.
- Un transistor $8*50\mu m$ avec un L_{CR} de 0.1nH. Ici les paramètres de bruit du composant sont dégradés et cela aura un impact sur le NF₅₀. Le gain devient critique, ce qui

contraint la valeur de la contre-réaction ainsi que de la tension d'alimentation. En contrepartie les performances non linéaires sont maximisées (IP_{1dB}).

<u>NB</u>: cette sélection de trois transistors ne représente pas l'ensemble des dimensions testées. Elle permet cependant d'illustrer l'ensemble des facteurs limitants avec lesquels nous devons composer pour réaliser nos LNAs selon cette technologie. De plus, l'étape qui consiste à évaluer ces transistors (mais aussi ceux non présentés) s'étend jusqu'à l'implémentation des circuits d'adaptation (notamment celui en entrée).



Figure 48 : IP_{1dB} en fonction de NF_{min} et ΔNF : Points pertinents sélectionnés pour l'étude des limites de l'agilité en tension.



Figure 49 : Caractéristiques I_{DS}(V_{DS}) pour V_{GS} variant de -1.5V à OV par pas de 0.25V pour trois dimensions de composants et leurs contre-réactions associées. Mise en évidence des points de repos pertinents et de leurs performances ainsi que de la SOA statique à 4W/mm pour chacun d'entre eux.

N/W/L _{CR}	V _{DS} (V)	V _{GS} (V)	S ₂₁ (dB)	IP _{1dB} (dBm)	I _{DS} (mA)	NF _{min} (dB)
8*20µm	4	-0.7	12.7	9	75	0.42
0.1 nH	10	-0.6	13.4	14	100	0.58
					122 @P _{1dB}	
	5	-1	12.1	11	54	0.48
6*40µm		-0.25	11.5	13	192	0.7
0.2 nH	10	-0.6	12.1	19	154	0.79
					190 @P _{1dB}	
	13	-1	12.5	16	78	0.61
		-1.25	12	16	53	0.55
8*50µm	12	-1	11.9	19	120	0.65
0.1 nH		-0.75	11.7	21	190	0.81
					261 @P _{1dB}	

Tableau 4 : S21, IP_{1dB}, I_{DS} et NF_{min} en fonction de plusieurs dimensions W, N et L_{CR} sous différentes polarisations V_{GS} et V_{DS}

À ce stade de l'étude, le changement de point de repos n'est envisagé que du point de vue de l'analyse RF. Or il est important de prendre en compte les limites de puissance maximale acceptable par la technologie (puissance DC dissipable P_{Diss}). Pour la D01GH, cette valeur est établie à P_{Diss} =4W/mm². Une zone de sûreté opérationnelle purement statique est reportée sur chaque caractéristique statique de la Figure 49. Ainsi le transistor 8*20 µm est capable de dissiper 0.64 Watts sur ses 160 µm de dimension de grille, le 6*40 µm dissipe 0.96 Watts et le 8*50µm dissipe 1.6 Watt.

Tous les points de repos situés en dehors de la zone ne représentent aucun problème du point de vue de l'énergie dissipée. Bien sûr, il convient de prendre en compte la montée du courant I_{DS} à l'approche de la compression qui vient augmenter la puissance à dissiper, cependant ce dernier est amplement compensé par l'énergie RF dissipée par le composant (cf. Équation **(10)**).

$P_{Diss} = P_{RF-in} - P_{RF-out} + P_{DC}$	(10)

Une agression EM induit des niveaux RF importants, et de fait une quantité plus importante d'énergie RF dissipable. Le fait de posséder plusieurs modes de fonctionnement permet d'envisager des points de repos non éligibles dans une conception conventionnelle. Ces derniers sont activables uniquement quand la puissance RF en entrée est critique.

Le Tableau 4 rapporte les performances essentielles, ainsi que les différents indicateurs importants des points de repos sélectionnés sur la Figure 49. Les courants statiques sont indiqués, ainsi que le courant I_{DS} au moment du point de compression à 1dB afin d'établir la puissance dissipée par le composant pour les points situés en dehors de la SOA (« Safe Operating Area ») statique. Notons que l'on tolère une augmentation de courant d'autant plus grande que le composant est de grande taille. Cela s'explique par le fait que la puissance délivrable en sortie du composant dépend de sa surface active, donc de sa taille. Ainsi le

composant 8*20µm est capable de délivrer 27dBm (0.5W) jusqu'à son point de compression, là où le composant 6*40µm et celui de dimension 8*50µm délivrent respectivement 1W et 1.58W. Ce comportement traduit relativement bien la linéarité entre la puissance délivrée et la dimension de largeur de grille.

Pour ce qui est des différentes options de repolarisation, nous observons une zone optimale pour la linéarité située à des niveaux V_{DS} compris entre 10V et 13V. L'ouverture du canal au travers de la tension V_{GS} permet une amélioration de la linéarité significative, au détriment d'une augmentation de I_{DS} limitante du point de vue de la SOA. Cependant, comme le montre la Figure 49.b une augmentation de V_{GS} , en maintenant V_{DS} =5V, ne présente pas grand intérêt du point de vue de la linéarité, quand l'impact sur le NF_{min} est pour sa part très important. Il convient donc de garder une cohérence dans le couple (V_{GS} , V_{DS}) afin de préserver un bon équilibre entre performances petit signal et en bruit, et performances non linéaires.

La comparaison des Figure 49.a et Figure 49.b permet de voir que le basculement d'une configuration statique « faible bruit » vers une configuration de polarisation « forte linéarité » ne permet pas la même élasticité en puissance d'entrée (ΔIP_{1dB}) en fonction de la dimension du composant. Cette limitation est majoritairement due à une puissance RF dissipable moins importante dans le transistor 8*20µm. En phase plus avancée de conception, nous constatons qu'une forte variation de V_{DS} associé à un V_{GS} quasi constant entraîne des contraintes d'adaptation de sortie élevées sur les composants de petite taille : la variation du paramètre S₂₂ devenant trop important, cette solution n'est pas à retenir pour un fonctionnement bimodal.

Le transistor $6^*40\mu$ m permet quant à lui la meilleure élasticité en puissanc, avec un ΔIP_{1dB} de 8 dB. Ici, la puissance dissipée est de 4.1W/mm ce qui est proche de la SOA ; ceci nécessitera des réglages marginaux en phase de design.

Concernant le composant 8*50µm, ses performances non linéaires sont déjà élevées en mode faible bruit. La variation du paramètre V_{DS} ne présente aucun intérêt, puisque la zone optimale en bruit déjà sélectionnée se trouve également être dans la zone forte linéarité. Il est néanmoins possible d'ajuster la tension V_{GS} ; cependant le gain sur le point de compression n'est que de 3-4dB maximum avant de dépasser la SOA.

2.6.8 Agilité en tension : conclusion

À technologie et bande de fréquence données, le choix du composant actif en prévision d'un fonctionnement bimodal est un élément essentiel critique. Garantir un facteur de bruit NF₅₀ optimum, couplé à une élasticité maximale en linéarité ne peut se faire que sur un nombre réduit de variables : W/N/L_{CR}/V_{GS}/V_{DS}. Pour des applications en bande X, la technologie D01GH voit ainsi trois grandes catégories de transistors se dégager :

 Dimension absolue de grille du HEMT inférieur ou égale à 160μm. Ces dimensions en font un « champion » des performances petit signal du fait qu'il concilie faible bruit (NF₅₀ final au mieux de ce que la technologie peut fournir) avec un gain plus important vis-à-vis de plus gros composants. Cependant, le ΔIP_{1dB} est pour sa part limité par le fait que le composant ne peut travailler que sous un demi-watt d'énergie statique (condition sous laquelle il peut supporter « seulement » 25mW en entrée avant compression). La puissance RF dissipable reste limitée, ce qui ne permet pas à ce composant d'aller chercher des points de repos permettant une augmentation suffisante du point de compression.

- Dimension absolue de grille du HEMT aux alentours de 240µm. Elle permet d'atteindre des NF₅₀ équivalents aux composants plus petits, du fait d'un ΔNF plus avantageux. Les performances non linéaires sont meilleures du fait de l'augmentation de la surface de grille (largeur effective). Ce même transistor peut également travailler sous une alimentation statique de 1 Watt, il supporte alors un signal RF d'entrée de 80mW avant compression Le ΔP_{1dB} est alors maximisé. Sous deux configurations statiques spécifiques, le transistor fonctionne en performances optimales en bruit ou en linéarité.
- Dimension absolue de grille du HEMT égale ou inférieur à 400µm. L'importante dimension du HEMT contraint très fortement le gain, le NF₅₀ ne peut plus être optimal, car le NFmin et le ΔNF se dégradent. Le point de repos faible bruit possède une tension de drain idéale pour également favoriser des conditions de haute linéarité. Le ΔIP1_{dB} se trouve alors réduit par le fait que la puissance de sortie atteint les limites technologiques (autour de 100 mW en entrée avant compression dans ce cas de figure). Ce dernier est néanmoins un excellent candidat en vue d'un LNA robuste conventionnel puisqu'il peut assumer le compromis détectivité/linéarité sur un seul point de repos.

2.7 Éléments passifs

Avant de passer à l'étape d'adaptation d'entrée et de sortie du composant, il convient d'observer les performances et limites des éléments passifs qui seront utilisés. Le Design D0XGH propose deux types de condensateurs (Si₃N₄ et SiO₂), ainsi que des inductances sur lesquelles il est possible de faire varier la largeur des lignes et le gap les séparant.

La résonnance des inductances et des condensateurs induit des valeurs limites propres à chaque gamme de fréquences. Notre étude se portant en bande X, il convient d'étudier les valeurs limites des différents éléments passifs à 12 GHz (valeur haute de notre bande passante 10-12 GHz). Les valeurs limites sont reportées dans le Tableau 5.

@12GHz	Inductance standard	Inductance faible bruit	Condensateur	Condensateur
	Gap=10μm/Win=10μm	Gap=10μm/Win=10μm	(Si₃N₄)	(SiO ₂)
Valeurs minimales	0.1 nH	0.1 nH	0.1 pF	1 <i>f</i> F
Valeurs maximales	2.4 nH	2.1 nH	2.3 pF	1 pF

Tableau 5 : Valeurs limites des composants réactifs du DK D0XGH à 12 GHz

Il est possible d'agir sur les paramètres de l'inductance afin d'obtenir des performances plus adéquation avec une application LNA (c'est-à-dire minimisation des pertes résistives). Un élargissement des lignes de l'inductance jusqu'à leur valeur maximale (15µm) permet une diminution des pertes et donc un facteur de bruit moins dégradé, la contrepartie étant une fréquence de résonnance plus précoce. Il est possible de compenser ce phénomène en diminuant le gap interlignes sans impact sur le facteur de bruit.

Il existe dans le Design Kit un condensateur SiO_2 ; sa valeur minimale (1fF) et sa valeur maximale (1pF) sont imposées par le fondeur. Après observation du comportement fréquentiel de ce condensateur, l'intervalle de valeur entier est éligible pour notre gamme de fréquences (ceci s'explique par la petite dimension « localisée » de ces dispositifs MIM).

La valeur limite minimale de la capacité Si_3N_4 est celle donnée par le Design Kit, et celle de l'inductance est imposée par une règle de dessin. En effet pour avoir le comportement inductif souhaité, l'inductance devra *a minima* faire un tour. Cette règle sera confirmée ultérieurement si nécessaire par des simulations électromagnétiques. Il s'avère qu'il est possible de dessiner des inductances d'un demi-tour avec un niveau de confiance assez élevé si l'on se réfère aux simulations électromagnétiques. Ce point n'est pas anodin dès lors que nous devons générer une contre-réaction inductive de faible valeur conformément aux études menées sur les transistors.



Figure 50 : Comparatif de simulation électrique et électromagnétique sur 3 tailles d'inductance (0.1 nH, 1.1nH, 2.1nH) possédant un gap minimal de 5μm et une largeur de piste maximale de 15μm. Pour le S₂₁, les inductances sont simulées en transmission (quadripôle) et les parties réel et imaginaires en réflexion (dipôle).

Si les pertes S₂₁ et le facteur de bruit ont une tendance similaire, les simulations montent des différences entre ces paramètres s'expliquant par le fait que le facteur de bruit ne dépend pas pour sa part des conditions d'impédances terminales, contrairement au paramètre de transmission S₂₁. Le profil fréquentiel est lié aux éléments réactifs inductifs, capacitifs, et résistifs, qui constituent le modèle électrique de l'inductance (pertes résistives et pertes de substrat notamment).

La Figure 50 permet d'évaluer les différences entre le modèle électrique et le modèle électromagnétique. Deux simulations sont représentées : l'inductance est simulée en configuration quadripôle (en transmission) et en configuration dipôle (en réflexion). Nous constatons une assez bonne cohérence sur les éléments passifs seuls, que ce soit en transmission (configuration deux ports 50 Ω) ou en réflexion (un port 50 Ω et fermé sur une masse idéale). Ici, un modèle non nominal de l'inductance est utilisé (gap réduit et pistes élargies) dans l'optique d'une application faible bruit. Globalement les points de vigilances concerneront les couplages EM inter-éléments ainsi que les connexions de passifs à proximité des trous métallisés de masse (via hole).

2.7.1 Inductances

Comme pour toutes technologies, les inductances étant faites de lignes de longueurs plus ou moins importantes, ces dernières génèrent beaucoup plus de pertes que les condensateurs. La nature capacitive de la grille des transistors HEMT oblige de compenser cette dernière par un élément à caractère inductif. À 10 GHz, une inductance peut être placée en amont pour

compenser la capacité équivalente perçu en entrée du HEMT ; les longueurs de lignes nécessaires à la compensation induiraient trop de pertes. Il est nécessaire de rappeler que les transistors sélectionnés dans le paragraphe précédent intègrent déjà une contre-réaction série inductive : cette dernière est loin de compenser le caractère capacitif et remplis d'autres objectifs tels qu'ils ont été présentés. Nous souhaitons donc mener une étude préliminaire sur les inductances afin de déterminer s'il est possible de créer des modèles moins bruyants, notamment pour les inductances placées avant l'étage d'amplification.

Pour cela nous allons étudier différentes géométries d'inductances selon des formes disponibles dans d'autres technologies [1], [2] puis nous les comparerons avec l'inductance carrée proposée par OMMIC. L'inductance carrée de OMMIC ne propose pas d'espacement central comme l'illustre la différence entre les motifs a et b de la figure18. L'espace au centre de la Figure 18.b (également motifs c et d) est de conception sans centre de symétrie géométrique : la concentration des champs électrique et magnétique sur la spire externe est plus faible que celle relevée sur la spire centrale. Cette concentration majorée en partie externe augmente le couplage avec le plan de masse et crée une capacité plus importante qui affecte le coefficient de réflexion. Les spires centrales concentrent le champ magnétique. Ce défaut de symétrie dégrade le facteur de qualité. L'utilisation de ces inductances non symétriques est moins adaptée pour une utilisation en mode différentiel, et pourrait également affecter les performances en bruit (pertes) pour la conception d'un LNA. Une solution pour pallier cet effet consiste à utiliser la symétrie centrale tel que le propose la figure 18.a : cependant, pour améliorer le facteur de qualité, il faudrait compenser l'effet de proximité en élargissant progressivement les pistes les plus externes. La version d'inductance développée par OMMIC représente un compromis entre les deux dessins d'inductances que nous venons de discuter, en simplifiant les paramètres mis en jeu par rapport à la deuxième version. Nous allons par la suite vérifier quelle structure semble plus avantageuse sur le facteur de qualité : et vérifier notamment si la création d'un espacement central permet une amélioration de facteur de qualité pour un même nombre de tours [3].

L'élargissement de la ligne étant un bon moyen de diminuer les pertes, nous proposons également une inductance carrée avec espacement central possédant des lignes plus larges que le maximum proposé par OMMIC (W=20µm).

Une inductance octogonale est également soumise à l'étude, cette dernière permettant de s'affranchir des variations d'impédance présente.



Figure 51 : Inductance carrée d'OMMIC, carré avec espacement central, carré avec espacement central et lignes de 20µm et hexagonal. Valeurs de ces inductances : 1 nH.

Un angle de sortie de 90 degrés est imposé sur chaque inductance afin de ne pas biaiser l'étude sur les effets parasites liés à la transition métallique de ce coude. Les inductances sont implémentables entre 0.1nH et 2.5nH. Le changement de valeur s'instruit au travers d'une seule variable (L) pour les inductances b, c et d. Pour obtenir des valeurs inférieures à 1 nH, il convient de supprimer des portions de lignes en partant de l'extérieur de l'inductance.

La Figure 51 présente donc quatre inductances de 1nH. Les résultats de l'étude comparative sont reportés sur la Figure 52. Nous constatons que pour une même valeur d'inductance, l'inductance d'OMMIC offre la plus large bande de fréquence, conjointement avec l'inductance octogonale. Ce sont celles qui présentent les fréquences de résonances les plus élevées. En revanche, ce sont également ces motifs qui ont les pertes les plus élevées, et donc le facteur de bruit le moins bon.



Figure 52 : Valeurs inductives et facteur de bruit entre 0 et 40 GHz et en bande X, Transmission entre 0 et 40 GHz et pertes en bande X. Résultats EM sur 4 modèles d'inductance de 1nH : a) modèle OMMIC, b) inductance carrée avec espacement central, c) inductance carrée avec espacement central et lignes élargies (W=20μm) et d) inductance octogonale

La même étude est menée pour des inductances de valeurs plus importantes, situées dans la marge haute évoquée dans le Tableau 5. Les inductances paramétrées à 2nH sont présentées sur la Figure 53.



Figure 53 : Inductance carrée d'OMMIC, carré avec espacement central, carré avec espacement central et lignes de 20µm et hexagonal. Valeurs de ces inductances : 2 nH.

Sur la figure 21, nous constatons un facteur de bruit fortement en défaveur de l'inductance nominale d'OMMIC. Pour sa part, l'inductance octogonale présente une fréquence de coupure plus tardive que cette du process OMMIC, ce qui autorise le dimensionnement d'inductances de plus forte valeur. Les inductances carrées avec espacement central présentent une intégrabilité moins bonne ; ce sont sans doute leurs dimensions extérieures plus importantes qui expliquent la fréquence de coupure plus précoce en fréquence. Sur tous les aspects, l'inductance octogonale semble être le choix le plus pertinent dans une optique d'application de circuit faible bruit.



Figure 54 : Valeurs inductives et facteur de bruit entre 0 et 40 GHz et en bande X, Transmission entre 0 et 40 GHz et pertes en bande X. Résultats EM sur 4 modèles d'inductance de 2nH : a) modèle OMMIC, b) inductance carrée avec espacement central, c) inductance carrée avec espacement central et lignes élargies (W=20µm) et d) inductance octogonale

Cependant, en intégrant le facteur risque à notre étude, nous avons préféré conserver les modèles d'OMMIC sur lesquels nous avons pu optimiser nos circuits, tandis qu'un dessin d'inductance octogonale offrait moins de souplesse sur la phase de conception circuit. Il a été décidé de ne pas implémenter ces inductances sur le premier run. Pour des raisons de changement d'affiliation et de restructuration d'OMMIC en cours de cette thèse, il n'y a pas eu de second run.

2.8 Mise en place des LNAs monoétages

2.8.1 Rappels

Dans le cadre d'une étude comparative, deux LNAs monoétage seront donc mis en place :

- Le LNA#A : il s'agit d'un LNA reconfigurable pouvant fonctionner selon deux points de repos, un en configuration faible bruit et l'autre en mode haute linéarité. (Dimension du HEMT : 6*40µm).
 - Faible bruit : V_{DS}=5V / V_{GS}=-1V.
 - Haute Linéarité : V_{DS} =10V / V_{GS} =-0.6V.
- Le LNA_{#B}: pour ce LNA robuste, un seul point de repos assure les performances faible bruit et haute linéarité. V_{DS}=12V / V_{GS}=-1.25V (Dimension du HEMT : 8*40µm).

Sur les 6mm² alloués à notre espace circuit, la surface non exploitée par ces circuits sera disponible pour implémenter une version deux étages du LNA reconfigurable (Noté : LNA_{#2}). Cette approche sera présentée ultérieurement.

2.8.2 Adaptation entrée/sortie

La méthode de dimensionnement du composant actif présentée au chapitre 2.6.1 permet d'entrevoir les performances petit et large signal d'un composant actif selon une dimension, une polarisation et une contre-réaction inductive fixées. La mise en place de l'adaptation d'entrée et de sortie doit donc s'articuler autour des choix faits précédemment. À 10 GHz le nombre d'options sur ces circuits d'adaptation est relativement réduit, du fait des pertes induites selon certaines topologies : déjà, l'utilisation de lignes est rédhibitoire, et seules les options à base d'éléments localisés seront exploitées. De plus, la nécessité de placer des condensateurs de liaisons incite à utiliser une adaptation classique à base d'une inductance L en parallèle du côté composant (pouvant jouer le rôle d'inductance sur la voie de polarisation, et également le rôle de circuit de stabilisation pour les basses-fréquences microondes), et d'une capacité C en série côté entrée. Il conviendra de minimiser l'impact de l'inductance sur le bruit de l'amplificateur, tout en satisfaisant les conditions d'adaptation en entrée.

Comme évoqué, les circuits d'adaptations devront intégrer des circuits de polarisation permettant un découplage des hautes fréquences directement sur le MMIC (jusqu'à des fréquences basses autour du GHz). Les critères de stabilité inconditionnelle devront être satisfaits jusqu'à la fréquence maximale d'oscillation du transistor retenu. Ainsi, comme présenté sur la Figure 55, une résistance série en sortie sera intégré : son rôle sera justifié

ultérieurement. Les différents éléments passifs, ainsi que les longueurs et largeurs de lignes, seront entièrement dépendant des objectifs dynamiques bas niveau et en bruit HF. Ils seront implémentés de sorte à garantir les critères suivants :

- Gain petit signal supérieur à 10 dB (critère transistor avant adaptation, S₂₁>11dB)
- NF₅₀ le plus bas possible (aussi proche que possible du NF_{min} déterminé précédemment)
 - Limitation maximale des pertes, surtout avant amplification (impact direct sur la dégradation du facteur de bruit)
 - Rapprochement des coefficients de réflexion S₁₁ et du Γ_{opt}*
- Adaptation entrée/sortie
 - \circ |S₁₁|<-10 dB
 - \circ |S₂₂|<-10 dB

Le gain est majoritairement déterminé par le dimensionnement du composant actif. Si la mise en place d'éléments passifs réels entraîne une baisse inexorable de ce dernier, cet effet est balancé par la réduction des pertes par réflexion liées à l'adaptation. La réduction des pertes en entrée représente donc un point critique tant pour le gain que pour le bruit.

Les critères de bruit tels que le facteur de bruit minimum NF_{min} et la résistance équivalente en bruit Rn ne sont plus pertinents une fois le composant sélectionné : ils ne prévalent que lorsque l'on discute de l'élément actif. C'est le facteur de bruit sous 50 Ω NF₅₀ qui détermine de la performance en bruit au cours des étapes de mise en place des réseaux passifs.

Si un ensemble conséquent de solution de réseaux d'entrée et de sortie ont été portés à l'étude, nous ne présentons ici que les topologies finalement sélectionnées. Ainsi, les deux LNAs suivront des schémas similaires de topologies d'adaptations en entrée et en sortie. Les valeurs des composants actifs varieront, mais l'étude générique pourra être considérée *a priori* de la forme des réseaux d'entrée et de sortie.



Figure 55 : Schématique générale des réseaux d'adaptation d'entrée et de sortie pour le LNA_{#A} et le LNA_{#B} avec circuit de polarisation muni de condensateur de découplage et avec résistance série en sortie dédiée à la stabilité.

2.8.3 Démarche de conception.

Dans un premier temps l'adaptation se fait avec des éléments passifs idéaux, puis ils sont remplacés par les éléments passifs du kit de conception fourni par OMMIC (design Kit). Des longueurs de lignes minimales à largeur réglable sont également ajoutées à la simulation de sorte à espacer les éléments génériques du circuit, et conserver ainsi une cohérence entre le schéma électrique et le futur layout. Différents réseaux sont testés puis les valeurs au premier ordre sont déterminées en utilisant l'option « tunning » pour atteindre les zones électriques cibles d'adaptation. Ensuite les valeurs finales sont déterminées à l'aide de l'optimisation, pour réajuster ces éléments pré-déterminés selon la bande passante visée 8 GHz-12 GHz. Des simulations EM localisées ainsi que des cosimulations EM/électrique sur la totalité du MMIC sont effectuées afin de confronter les deux types de modèles, et réduire le risque de l'étude. Pour finir des simulations Monte-Carlo aléatoires et pire cas sont effectuées sur tous les passifs afin de prendre en considération la criticité de la variabilité de ces éléments sur les performances globales des circuits.

2.9 LNA#A : Le LNA reconfigurable

2.9.1 Préambule

Concernant le HEMT 6*40µm, rappelons qu'il présente deux régimes de fonctionnement, un faible bruit et une forte linéarité. Dans le régime faible bruit, tous les marqueurs petit signaux et en bruit sont importants. En fonctionnement « robuste », l'adaptation doit rester en dessous d'un certain seuil et le gain quasi constant, mais les paramètres de bruit passent au second plan : il s'agit d'un mode survie selon lequel la détectivité n'est plus de mise en priorité. Le changement des paramètres d'adaptation du transistor en fonction de cette variation du point de repos devra être étroitement surveillé, et les réseaux d'adaptation choisis devront être éligibles pour ces deux régimes de fonctionnement. Concernant les évolutions du gain et des performances non linéaires, elles sont déjà prévues dans le Tableau 4. Elles dépendent et très fortement du composant actif. L'optimisation en bruit se fera donc sur le point de repos faible bruit : les caractéristiques principales du transistor contre-réactionné sont montrées en Figure 56.



Figure 56 : Les 4 facteurs de mérite petit signal du transistor HEMT 6*40 μ m en polarisation faible bruit (V_{DS}=5V / V_{GS}=-1V) avec une contre-réaction de 0,2 nH. Soit NFmin, Δ NF, Rn et |S₂₁| en bande X.

2.9.2 Réseaux passifs : Electrique vs EM

Ensuite les réseaux passifs sélectionnés (entrée, sortie, source 1 & 2) voient leurs simulations électriques comparées avec une simulation EM de sorte à éliminer tout phénomène de couplage capacitif ou « d'inductance mutuelle » qui pourrait apparaître.

Les sources des transistors sont les plus délicates à dimensionner. En effet, les deux sources se doivent d'être symétriques du point de vue du trajet du signal (cela concerne également la manière de connecter l'inductance de contre-réaction). Elles doivent aussi posséder des valeurs (inductance et pertes) proches des modèles électriques. Dans le cas contraire, une divergence importante peut apparaître sur de nombreux critères de mérite sur lesquels la conception se base. Même si la bonne cohérence des simulations électrique et EM a été montrée sur des passifs isolés (cf. Figure 50), la simulation globale, qui combine lignes-passifs-masse s'avère autrement plus critique. Le Layout final du LNA#A est présenté sur la Figure 57.



*Figure 57 : Schéma électrique et Layout LNA_{#A} (1200μm*700μm)*

Pour une valeur d'inductance instruite de 0.245 nH dans le schéma électrique et dans le Layout, la Figure 58 présente la valeur inductive ainsi que les pertes perçues dans les différentes simulations. Nous remarquons d'abord que la valeur inductive est toujours largement supérieure à celle instruite. Cette hausse est due au fait que des tronçons de lignes de largeur assez fine viennent connecter le transistor à l'inductance puis l'inductance à la masse, comme l'inductance est de petit valeur, l'impact de ces lignes sur la valeur inductive est non négligeable. Ces lignes participent toujours, mais de manière inégale, à la contreréaction inductive série des LNAs tels qu'on les trouve dans la littérature. Dans notre cas, nous constatons une divergence importante entre les modèles électriques et EM. En effet, les simulations électriques tendent à surévaluer la valeur de l'inductance. Dans le but d'assurer une contre-réaction inductive avec peu de pertes, ces circuits de contre-réaction sur les sources du transistor doivent être compacts. Les simulations électriques ne prenant pas en compte la proximité des éléments, explique cette différence entre les méthodes de simulation. Cette proximité induit un couplage entre les anneaux extérieurs de l'inductance et le trou de masse, ce qui tend à dégrader la valeur de l'inductance. Il est donc important de placer une valeur d'inductance plus importante sur le Layout si l'on souhaite avoir des résultats plus proches de ceux simulés électriquement. Dès qu'il sera nécessaire de réaliser des simulations électriques, alors de manière réciproque la valeur de l'inductance sur le schéma électrique devra être diminuée pour se rapprocher des simulations EM. Nous remarquons également que les pertes ont également tendance à être sous-évaluées dans les simulations électriques.

Nous constatons un écart de 0.01 nH entre la valeur inductive de contre-réaction de source haute et basse en simulation EM. Cela provient de la dissymétrie des sources dans le Layout (cf. Figure 57), malgré des soins spécifiques apportés au dessin. Cet aménagement de dessin se justifie par des contraintes d'intégrabilité. Nous constatons également un comportement non monotone sur la source basse, ces variations sont dues à la proximité du trou de masse avec le circuit de découplage de la grille. L'inversion du « pad » et des trous de masse tend à aggraver ce phénomène, tandis que l'éloignement de l'entièreté de la structure tend à le diminuer. Un compromis entre intégrabilité et la diminution du phénomène de couplage est donc nécessaire.



Figure 58 : Simulation électrique et EM des contre-réactions inductives globales sur les sources du LNA_{#A} pour une valeur d'inductance fixée à 0.245 nH. Valeur inductive et pertes en bande C-X-Ku.

La même démarche est appliquée aux réseaux d'adaptation de grille et de drain afin de garantir une cohérence du fonctionnement des passifs entre le schéma électrique et les simulations EM du Layout.

2.9.3 Stabilité haute et moyenne fréquence

Une importante partie de la surface occupée par le Layout est dédiée à la stabilité électrique inconditionnelle des circuits. Pour le LNA_{#A}, nous retrouvons deux circuits de découplage composés de deux condensateurs de découplage chacun. La présence d'une résistance série située juste avant le condensateur de liaison est aussi justifié par des raisons de stabilité ; il est nécessaire de la placer sur le drain afin de ne pas trop pénaliser le facteur de bruit. Il faut également la placer sur une branche où le courant DC ne circule pas, car la différence de

potentiel statique aux bornes d'une résistance MMIC est très limitée. Pour évaluer la stabilité d'un LNA monoétage, deux critères sont analysés :

Le facteur de Rollet [4] noté K (cf. Équation (11)). -

$$K = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\Delta|^2}{2 * |S_{21} * S_{12}|}$$
(11)

Où K est définie par :

$\Delta = S_{11} * S_{22} - S_{12} * S_{21}$	(12)

Les critères B1 et B2 sont également définies comme suit :

$B1 = 1 + S_{11} ^2 - S_{22} ^2 - \Delta ^2$	(13)
$B2 = 1 + S_{22} ^2 - S_{11} ^2 - \Delta ^2$	(14)

Pour satisfaire une stabilité inconditionnelle, il faut remplir la condition nécessaire K>1 ainsi que l'une des conditions suivantes :

- Δ<1</p>
- B1>0
- B2>0
- S₂₁.S₁₂<1
- Le facteur de stabilité μ [5], décrit dans les équations (15) et (16), donne le rayon par rapport au centre de l'abaque de Smith du premier cercle d'instabilité. Il présente l'avantage de localiser le cercle d'instabilité sur abaque de Smith (ou abaque polaire). En effet l'équation (15) décrit la proximité du cercle d'instabilité de charge, quand l'équation **(16**) indique celui de la source.

$\mu = \frac{1 - S_{11} ^2}{ S_{22} - conj(S_{11}) * \Delta + S_{12} * S_{21} }$	(15)
$\mu_{prime} = \frac{1 - S_{22} ^2}{ S_{11} - conj(S_{22}) * \Delta + S_{21} * S_{11} }$	(16)

Pour satisfaire la stabilité inconditionnelle, il est nécessaire que ces facteurs soient supérieurs ou égaux à 1. En cas de valeurs inférieures à 1, la stabilité devient conditionnelle : il est alors possible de vérifier sur les cercles de stabilité le risque d'oscillation potentielle pour le circuit.

Lors d'une étude monoétage, ces trois facteurs de mérite tendent à donner des résultats similaires sur l'état de stabilité inconditionnelle ou non du dispositif. Par la suite, par raison

de simplicité de lecture des résultats, seul le facteur de mérite présentant le résultat le plus facile à exploiter sera donné.

Cette étude de stabilité est réalisée en large bande, jusqu'à la fréquence maximale d'oscillation pour laquelle le risque d'oscillation devient nul du fait de l'absence de gain. La Figure 59 rend compte de l'importance du circuit de découplage, surtout pour les fréquences inférieures à la bande X. Une marge de minimum 5% vis-à-vis du facteur de Rollet est prise dans cette gamme de fréquence, le minimum est atteint à une fréquence critique de 140 MHz.



Figure 59 : Facteur de Rollet (noté K) entre 10MHz et 100GHz (échelle logarithmique). Étude sans circuit dédié à la stabilité, avec capacité de découplage et avec capacité de découplage et résistance série sur le drain

La stabilité inconditionnelle est donc validée pour des fréquences allant jusqu'à 30GHz. Le facteur de Rollet redescend en dessous de l'unité pour des fréquences comprises entre 30 GHz et 95 GHz. Comme l'illustre la Figure 60, le réseau de découplage n'a pas d'incidence à ces fréquences. Nous avons décidé de disposer une résistance série qui ne parvient toutefois pas à faire basculer le facteur de stabilité au-dessus de 1 pour les fréquences supérieures à 53 GHz, et ce quelle que soit la valeur de résistance implémentée. Ce phénomène est attribué à un défaut du modèle électrique dans les hautes fréquences qui tend à surévaluer le gain.



Figure 60 : Facteur de stabilité μ jusqu'à 100GHz. Étude sans circuit dédié à la stabilité, avec capacité de découplage et avec capacité de découplage et résistance série sur le drain

2.9.4 Cosimulation : Stabilité

Pour vérifier l'assertion précédente, il convient donc de comparer les résultats obtenus en cosimulation EM. Une cosimulation consiste à simuler l'intégralité des passifs (condensateurs, inductances, lignes ...), en EM et de disposer le modèle électrique du transistor au milieu afin d'obtenir un résultat final dépendant de l'EM, mais dont les performances sont comparables avec la simulation électrique. Concernant la stabilité, les deux modèles offrent des résultats difficilement comparables. La Figure 61 montre des problèmes de stabilité haute fréquence sur la simulation électrique, quand la simulation EM tend à montrer des problèmes de stabilité aux basses fréquences. A posteriori, il ne fait aucun doute que le modèle électrique peine à émuler correctement le circuit au-delà de la bande Ka. Il faudra donc nous référer aux simulations EM pour les fréquences au-delà de 26.5 GHz. Concernant les fréquences situées dans l'intervalle de confiance, la question est plus délicate, surtout pour les très basses fréquences où la fiabilité du modèle électrique devrait être conforme aux simulations EM. Nous pouvons voir que la simulation pointe deux gammes de fréquences où la stabilité inconditionnelle n'est pas garantie (sachant que nous avons Δ <1 sur toute la plage de fréquence) :

- Entre 10 MHz et 485 MHz (basses fréquences)
- Entre 4,4 GHz et 7.98 GHz (bande C)



Figure 61 : Comparaison du facteur de Rollet en simulation électrique et EM

Concernant la bande C, il convient de regarder les cercles de stabilité ainsi que les paramètres S_{11} et S_{22} . Nous pouvons voir sur la Figure 62 que les cercles de stabilité englobent l'abaque de Smith dans sa quasi intégralité ; tous les points situés à l'intérieur des cercles sont donc stables. En parallèle de cette considération, les paramètres d'adaptation restent applicables du fait de la proximité avec la fréquence de travail. Nous avons donc une marge de sécurité importante quant à une potentielle instabilité dans cette bande de fréquence.



Figure 62 : Cercles de stabilité (source et charge) comparé aux paramètres d'adaptation (S₁₁ et S₂₂) en bande C (4GHz – 8GHz)

En ce qui concerne l'intervalle basse fréquence, le problème est plus délicat, car aucune solution implémentable sur le MMIC ne semble en mesure de rendre le circuit inconditionnellement stable. Les cercles de stabilité ne révèlent a priori pas de problème, mais les paramètres d'adaptation étant proche de OdB, il est difficile d'avoir une confiance forte

dans la lecture de ces derniers. En plus de cela, il est difficile de prévoir a priori quelle simulation est la plus fiable.

Quoiqu'il en soit, la partie dédiée à la stabilité basse fréquence sera réabordée ultérieurement dans le but d'être solutionnée sur PCB, notamment pour les bandes de fréquences inférieures à 1 GHz pour lesquelles les solutions MMIC ne sont plus efficaces (en raison des valeurs limitées des capacités de découplage notamment).

2.9.5 Cosimulation : Paramètres S et facteur de bruit

Des cosimulations sont également effectuées dans le but d'évaluer la divergence des paramètres S et du facteur de bruit entre les deux types de simulations. La Figure 63 indique que la cosimulation EM indique une dégradation de tous les facteurs de mérite. Le gain S₂₁ est inférieur à la simulation électrique de 0.2 dB quand le facteur de bruit connaît lui une augmentation de 0.1 dB. L'écart relativement important sur le facteur de bruit est attribué à deux éléments :

- Une divergence du S_{11} et du Γ_{opt} dans des directions opposées en simulation EM vis-àvis de la simulation électrique .
- Des passifs (localisés et distribués) qui présentent plus de pertes en simulation EM.

L'adaptation d'entrée reste quasiment équivalente quand celle de sortie est dégradée de 2dB à 8GHz. Concernant la discontinuité présente aux alentours de 11 GHz, la cause est expliquée dans la partie 2.9.2, et le phénomène reste limité et sans conséquence.

Ces écarts sont inhérents à la technologie utilisée. Les cosimulations, probablement plus réalistes, permettent une analyse pessimiste qui permet d'optimiser les designs du LNA (sans aspect statistique dans une première approche) et ils seront donc pris comme simulation par défaut pour le reste de l'étude du LNA.



Figure 63 : Comparatif simulation électrique et cosimulation EM sur les paramètres S (S_{21} , S_{11} , S_{22}) et sur le facteur de bruit 50 Ω (NF₅₀) en bande X.

2.9.6 Changement du point de repos : petit signal

Comme détaillé dans les parties 2.6.7 et 2.6.8, la variation ou non des paramètres S en fonction d'un changement de point de repos est assurée en majeur partie par le dimensionnement de l'élément actif. Si ce dernier offre la possibilité de faire varier le couple

de tension V_{GS}/V_{DS} de manière cohérente, la divergence des paramètres S devrait être limitée selon les deux modes de polarisation sélectionnés.



Figure 64 : Comparatif du mode de polarisation faible bruit (V_{DS} =5V / V_{GS} =-1V) et robuste (V_{DS} =11V / V_{GS} =-0.5V) sur les paramètres S (S_{2L} , S_{1L} , S_{22}) et sur le facteur de bruit 50 Ω (NF₅₀) en bande X.

La Figure 64 illustre la variation des paramètres S et du facteur de bruit sous deux différents points de repos, faible bruit (V_{DS} =5V / V_{GS} =-1V) et robuste (V_{DS} =11V / V_{GS} =-0.5V). La tension d'alimentation de drain est légèrement réévaluée afin de prendre en compte les différences de potentiel induisant des pertes dans le circuit MMIC. Le gain petit signal et l'adaptation d'entrée restent stables avec des variations inférieures à 0.2 dB. Le paramètre S₂₂ connaît lui une variation plus importante allant jusqu'à 1.5 dB à 12GHz, mais avec un niveau systématiquement inférieur à -11.3 dB sur la bande de fréquence 8-12 GHz. Concernant les performances en bruit, le facteur de bruit connaît une augmentation significative si l'on s'en tient aux performances pures de détectivité (0.3dB-0.5dB), mais cet aspect prévisible inhérente au changement de point de repos est assumé par la stratégie de repolarisation adoptée.

2.9.7 Changement du point de repos : Non linéaires

Nous souhaitons ensuite voir les bénéfices offerts par un changement du point de repos statique sur les performances non linéaires. La Figure 65 montre que pour un élément actif donné (6*40µm) et à gain fixe, il est possible de passer d'un IP_{1dB} de 12dBm en configuration faible bruit à 20dBm sur la polarisation robuste. La limitation haute vient de la limite technologique, en effet même en allant vers des polarisations non réalistes du point de vue DC, il n'est pas possible d'augmenter cette valeur de point de compression à cause des dimensions relativement petites du HEMT pour de tels niveaux de puissance RF. Pour un composant de cette dimension, la puissance de saturation en sortie semble limitée à 30 dBm. Malgré cela une élasticité (ΔP_{1dB}) de 8dB est envisageable entre ces deux points de polarisation.



Figure 65 : Comparatif du mode de polarisation faible bruit ($V_{DS}=5V / V_{GS}=-1V$) et robuste ($V_{DS}=11V / V_{GS}=-0.5V$) sur les paramètres non linéaires $P_{OUT}(P_{IN})$ et Gain(P_{IN}) à 10GHz.

2.9.8 Analyse Monte-Carlo

Dans l'objectif de réduire au maximum le facteur risque lié à notre dispositif, nous effectuons des simulations Monte-Carlo (**MC**). Ces dernières visent à simuler les performances de notre circuit en effectuant un tirage aléatoire de type gaussien de la valeur des composants passifs, en fonction de l'écart d'idéalité fourni par le fondeur (valeurs non précisées ici pour des raisons de respect de confidentialité). Les inductances voient l'incertitude augmenter pour les petites valeurs ; ce point concerne donc les inductances de sources qui sont déjà critiques dans notre approche.

Nous effectuons deux types de simulations MC. La première où tous les éléments passifs varient de manière indépendante et la seconde, identifiée a posteriori comme étant l'étude pire cas, où 4 variables sont implémentées. Dans cette configuration, tous les éléments de même type connaissent le même sens et la même intensité de variation pour un tirage donné. En dépit d'un temps de simulation plus élevé, les tirages MC sont effectués sur la cosimulation EM de sorte à rester cohérents avec les études précédentes. La Figure 66, rend compte de l'analyse pire cas effectuée sur 100 tirages dans une configuration « pire cas ». Nous reportons également les performances « nominales » obtenues en cosimulation EM. Concernant les paramètres d'adaptations, moins de 10 % des tirages se trouvent être supérieurs à -10dB que ce soit pour S₁₁ et S₂₂. Le facteur de bruit est relativement peu sensible à une optimisation trop surtendue, puisque 99% des tirages sont contenus dans un intervalle 0.2dB et 90% dans un intervalle de 0.1dB.



Figure 66 : Tirage Monte-Carlo sur les paramètres d'adaptation (S₁₁ & S₂₂), le gain S₂₁ et le facteur de bruit NF₅₀. Simulation sur 1000 tirages ramenée en pourcentage.

2.10 LNA_{#B} : le LNA robuste

Afin de présenter une étude comparative la plus équitable possible sur l'impact des dimensions de l'élément actif, nous concevons un second LNA utilisant un HEMT actif de dimension plus importante [6][7]. L'objectif étant de comparer sur une même puce MMIC les performances petit signal, en bruit et non linéaires des deux LNAs.

2.10.1 Réseaux passifs : Contre-réactions

Le HEMT présente donc des dimensions de grille de 8*50µm, une polarisation V_{DS}=12V et tension de grille V_{GS}=-1.25V. Comme détaillé dans la partie 2.6.4, la contre-réaction assume le compromis entre gain et adaptation en bruit. La Figure 67 montre que pour une contre réaction de 0.1 nH sur le LNA_{#B}, le gain est équivalent au LNA_{#A}. En revanche le Δ NF tend à fortement augmenter, ce qui dégrade l'optimisation en bruit. La visée étant le premier étage d'un LNA, la priorité est placée sur le facteur de bruit plutôt que sur le gain. Nous choisissons donc d'augmenter la contre-réaction aux alentours de 0.3 nH afin d'avoir de meilleures performances en termes de détectivité. Le gain s'en trouve dégradé de 1.7 dB par rapport au LNA_{#A} précédent. Il est admis que l'utilisation d'un composant de plus grande dimension entraîne la nécessité de faire un compromis entre gain et facteur de bruit.



Figure 67 : Comparatif des 4 facteurs de mérite du HEMT, pour un composant 8*60µm avec une inductance de 0.1nH ou de 0.3nH, avec ceux obtenus pour le HEMT utilisé pour le LNA_{#A}.

À l'instar du LNA_{#A}, une attention particulière est portée sur la valeur de contre-réaction implémentée dans les simulations électriques, afin que ces dernières soient cohérentes avec celles obtenues en cosimulation EM. La Figure 68 illustre qu'il est là aussi nécessaire d'implémenter une inductance de valeur plus importante sur le Layout pour atteindre la valeur visée en électrique. Contrairement au cas d'étude du LNA_{#A}, cette compensation ne permet pas d'obtenir une convergence sur la valeur de l'inductance simultanément avec celle des pertes. La valeur de la contre-réaction dans sa globalité du dessin augmente par rapport à la valeur d'inductance implémentée de manière isolée, en raison des portions de lignes nécessaires à la connectique du circuit final. La symétrie entre les sources est assurée avec un écart de 0.01nH seulement, ce qui reste très acceptable et sans conséquence sur les performances du circuit.



Figure 68 : Valeur inductive et pertes sur les deux sources du LNA_{#B}, en simulation électrique pour deux valeurs d'inductance (0.26 nH et 0.34 nH) et en cosimulation EM pour L=0.34nH.

2.10.2 Réseaux passifs : Stabilité

Le Layout du LNA_{#B} est construit de manière analogue à celui du LNA_{#A}. Nous retrouvons l'architecture « inductance parallèle et condensateurs série » permettant de réaliser l'adaptation RF ainsi que les fonctions de polarisation et de découplage DC. Le transistor (8*60µm), présent au centre de la Figure 69, fournit un gain BF plus important. La stabilité en bande L-S et C devient alors critique : le découplage des chemins de polarisations DC est renforcé par l'implémentation d'un condensateur supplémentaire (ce qui porte à un nombre de 3 capacités de découplage au total sur chaque voie), dans le but de court-circuiter l'énergie RF en bande C qui est redirigée vers ces nœuds. Dans notre approche, nous avons préféré respecter les valeurs de capacités relativement à l'intervalle des valeurs autorisé par le kit de dessin, mais une implémentation d'une capacité unique de plus forte valeur serait tout aussi efficace en s'appuyant sur les simulations EM. Ici, nous préférons maîtriser le facteur risque de notre layout, afin de concentrer notre étude sur les preuves de concept en bruit HF. Par ailleurs, des résistances situées entre les condensateurs de découplage et les masses sont ajoutées afin de dissiper l'énergie RF en ces nœuds, et d'obtenir une marge plus confortable sur le facteur de Rollet. Ces résistances ont un impact négligeable sur les performances en bande X. À l'instar du LNA#A, une résistance série est également implémentée sur le drain dans l'optique de stabiliser de potentielles instabilités en bande Ku et K. Cette dernière n'étant toutefois pas suffisante pour remplir cette mission, sur la base des simulations électriques, l'équilibre général de notre architecture est satisfait en relaxant les critères d'adaptation petitsignal et en bruit en ajoutant une inductance en série de 0.1nH sur la grille. Cette dernière fonctionne comme un filtre passe-bas qui montre une impédance plus élevée aux signaux hautes fréquences. Après investigation spécifique de nos problèmes de stabilité en bande K (voire en bande Ka), ils s'avèrent être localisés sur la grille : l'implémentation de l'inductance permet de réduire ce phénomène et reste la solution la moins coûteuse en termes de facteur de bruit (pénalité de 0.03dB) et de surface circuit (60µm).



Figure 69 : Schéma électrique et Layout du LNA_{#B} (1500µm*900µm)

Les mêmes procédures de vérification sur le facteur de Rollet, les facteurs μ et μ_{prime} ainsi que les cercles de stabilités sont réalisés sur le LNA_{#A} et le LNA_{#B}. Le facteur de Rollet est reporté sur la Figure 70. La simulation électrique montre une divergence entre 40 GHz et 56 GHz, mais cette dernière ne semble pas réellement plausible au vu de la cohérence du modèle électrique à ces fréquences. Nous optons donc pour l'utilisation du modèle EM avec un niveau de confiance élevé sur cette option. Concernant la cosimulation électrique, elle indique un potentiel défaut de stabilité pour des fréquences situées en dessous de 400MHz, les solutions sont difficilement implémentables sur MMIC, et nous sommes dans une zone où la confiance envers le modèle électrique est supposée importante. Quelle que soit l'issue, ces problèmes s'ils sont avérés seront résolus sur le PCB dédié à l'implémentation de la puce.



Figure 70 : Facteur de Rollet entre 10 MHz et 100GHz pour le LNA#B en simulation électrique et cosimulation EM

2.10.3 : Résultats LNA_{#B} : Simulation électrique vs Cosimulation EM

Une fois les procédures de stabilisation et d'adaptation menées, nous souhaitons comparer les résultats obtenus à l'aide des simulations électriques avec ceux fournis par le Layout en cosimulation EM. La Figure 71 montre que le gain prévoit une diminution de 0.2 dB en EM, ce qui reste marginal. Les paramètres d'adaptations divergent de moins de 2dB en faveur de la simulation électrique pour le S₁₁ et en faveur de la cosimulation EM pour le S₂₂. Là encore, les critères d'adaptation restent largement en deçà des critères initiaux (-10dB). Sans surprise, l'augmentation du facteur de bruit est sensiblement la même que dans le cas du LNA_{#A} (\approx 0.1 dB). La cosimulation est donc prise comme simulation de référence, en raison du niveau de confiance que nous lui apportons notamment pour les simulations en bande X, mais également, car elle représente la situation pire cas sur la base de laquelle nous pouvons renforcer nos designs.



Figure 71 : Comparatif simulation électrique et cosimulation EM sur les paramètres S (S_{21} , S_{11} , S_{22}) et sur le facteur de bruit 50 Ω (NF₅₀) en bande X sur le LNA_{#B}

2.10.4 Résultats LNA_{#B} : Simulation Non Linéaire

Comme attendu, les résultats non linéaires simulés en bande X d'un composant de cette dimension sont nominalement élevés : nous constatons sur la Figure 72 une puissance de

saturation de 32 dBm en sortie, correspondant à un niveau en entrée de IP_{1dB}=20 dBm à la fréquence de 10 GHz.



Figure 72 : simulations non linéaires POUT(PIN) et Gain(PIN) à 10GHz du LNA#B.

2.10.5 Résultats LNA#B: Simulations Monte-Carlo

Une simulation sur des tirages statistiques de type Monte-Carlo pire cas est également effectuée en suivant les dispersions inscrites dans le DK. Les paramètres d'adaptation en entrée et en sortie restent meilleurs que -10 dB dans 95% des cas. Côté facteur de bruit, 97% des tirages sont contenus dans l'intervalle 0.8 dB - 1.2dB. Le gain trahit une dispersion un peu plus importante par rapport à la simulation nominale, cependant les bons résultats sur l'adaptation et le bruit permettent de garantir une solution fonctionnelle avec un gain supérieur à 8dB.



Figure 73 : Simulation de type Monte-Carlo sur les paramètres d'adaptation (S₁₁ & S₂₂), le gain S₂₁ et le facteur de bruit NF₅₀. Simulation sur 1000 tirages, ramenée en pourcentage sur le LNA_{#B} à la fréquence de 10GHz.
Les simulations MC ont également été observées sur toute la bande X afin de se protéger d'éventuelle variation de tendance des paramètres indiqués. En effet, de telles variations pouvant induire des dérives des facteurs de mérites aux extrémités de la bande. Les analyses de ces simulations MC ne montrent aucun danger supplémentaire à 8GHz ou 12GHz.

2.11 LNA_{#A} vs LNA_{#B}

2.11.1 Comparatif bruit et point de compression

Nous comparons les résultats du LNA_{#A} et du LNA_{#B} obtenus en cosimulation EM sur les principaux facteurs de mérite que sont :

- Le facteur de bruit (NF₅₀)
- Le point de compression à 1 dB en entrée du dispositif (IP_{1dB})
- Le gain petit signal

Nous constatons sur la Figure 74 que le LNA#A offre le meilleur facteur de bruit lorsqu'il agit en fonctionnement nominal, puisque notre attention a été portée sur ce paramètre lors de la phase de conception, avec un composant plus propice pour réaliser cette fonction. Ce facteur de bruit est fortement dégradé quand le point de repos bascule en mode robuste, dans la mesure où seule la performance en linéarité a été optimisée selon ce second mode de fonctionnement. Du point de vue du facteur de bruit, le LNA#B offre une solution intermédiaire puisqu'en fonctionnement nominal sa détectivité est moins bonne, en revanche lors d'une agression EM, il possède un meilleur facteur de bruit que le LNA#A quand les deux LNAs ont le même point de compression (20 dBm). Notons tout de même que posséder une forte détectivité à niveau RF important est moins pertinent que dans un cas nominal. De ce point de vue, le LNA#B est donc surdimensionné pour la majorité de son fonctionnement opérationnel. Cependant, en dépit d'une détectivité moindre, aucune action n'est requise sur le LNA#B lorsqu'il est soumis à une agression EM.





La dimension du HEMT du LNA_{#B} contraint également à faire un compromis plus important entre gain et détectivité par rapport au LNA_{#A}. Ce choix s'est ici concentré sur la minimisation

du facteur de bruit, ce qui explique une diminution du gain de 2 dB par rapport à celui obtenu pour le LNA_{#A}. Le gain de ce LNA robuste reste toutefois suffisamment élevé pour une réalisation multiétage qui garantirait un facteur de bruit optimum (sensibilité moindre au bruit de la chaîne des étages amont), et avec un gain amélioré par les étages suivants.

Notons également que les paramètres d'adaptation des deux dispositifs sont meilleurs que - 10dB. La puissance de saturation du LNA_{#B} est environ deux fois plus importante (3dB) ce qui pourrait être décisif en termes de robustesse.

2.11.2 Solutions non implémentées

Les deux LNAs ont été implémentés en suivant la même démarche, le but étant de comparer un LNA basé sur un HEMT reconfigurable (en polarisation de tension dans notre cas) avec un basé sur un transistor robuste. Pour s'assurer d'une comparaison équitable entre ces conceptions, aucune solution spécifique nécessitant l'ajout d'éléments passifs ou de subtilités d'architecture n'a été implémentée.

Aussi l'ajout de résistance de grille favorisant la robustesse du composant [8][9] n'a pas été retenue pour être intégrée directement sur le MMIC. Le but étant de mieux appréhender les performances pures offertes par un composant actif dans son contexte circuit simplifié (et donc monoétage en première intention), l'ajout de telles résistances sera reporté en version CMS sur le PCB d'accueil pour évaluer leur influence de manière spécifique ultérieurement.

2.12 LNA à deux étages

2.12.1 Préambule

La construction du deuxième étage d'un LNA est souvent moins contrainte au niveau du facteur de bruit du fait que ce dernier est déjà en grande partie masqué par l'amplification de l'étage précédent. Le facteur de bruit de ce deuxième étage reste néanmoins non négligeable, et plusieurs méthodes d'implémentations sont disponibles.

La première solution consiste à copier le premier étage pour l'implémenter en second étage. Cette méthode permet diminuer le facteur risque, car l'étude réalisée sur le premier étage se reporte sur le deuxième. Dans la plupart des cas de ce type, l'adaptation interétages est 50 Ω , et cette adaptation reste sécurisante tant du point de vue des simulations en petit signal et en bruit que de celui de la stabilité globale du circuit. De plus le facteur de bruit et le gain global sont souvent optimaux en raison de la non-prise en compte de la dimension en puissance du second étage. Ce dernier vient donc à compresser prématurément, et la performance médiocre en linéarité devient éventuellement le facteur limitant d'un tel système.

Une seconde solution consiste à bâtir un second étage cohérent avec le premier, de sorte que la compression des deux étages soit coordonnée, c'est-à-dire qu'elles apparaissent pour le même niveau de puissance d'entrée (cf. Équation(17)). La priorité du premier étage porte sur

le facteur de bruit, son OP_{1dB} est un paramètre généralement subit. La priorité du second étage est de pouvoir rester linéaire tant que le premier l'est aussi ; si le bruit continue d'être surveillé, la compression devient un facteur de mérite d'ordre 1 ou 2. Pour le second étage, un facteur limitant sera alors le gain, car un composant capable d'endurer une forte puissance aura une taille ne permettant pas de sortir un gain optimum. Pour sa part, le gain peut être obtenu facilement en cascadant autant d'étage que nécessaire : reste à garder une cohérence quant au facteur de bruit, et surtout à la compression obtenue au final.

$OP_{1dB}(Etage 1) = IP_{1dB} (Etage 2)$	(17)

2.12.2 LNA deux étages reconfigurable en tension

Notre LNA s'appuie sur la deuxième solution résumée dans le paragraphe précédent, à la différence que le premier (voir idéalement les deux étages) doi(ven)t pouvoir être reconfigurés en fonction d'un niveau critique de puissance appliquée en entrée ; c'est-à-dire fonctionner sur deux points de repos différents chacun selon la stratégie proposée dans ce travail. Le but est, sur une architecture multiétage, de retrouver un mode de fonctionnement faible bruit et un autre robuste. Concernant le premier étage, son fonctionnement est identique à celui du LNA#A. Pour le second étage :

- Lors du fonctionnement en mode « agression EM », il doit pouvoir encaisser la puissance provenant du premier étage lui-même en configuration « robuste » en respectant l'équation (17).
- Lors du fonctionnement nominal faible bruit, la taille du composant autorise une configuration nominale pour laquelle ce second étage définit la compression globale de l'amplificateur total. En revanche, comme nous avons pu le voir précédemment, l'élasticité (ΔP_{1dB}) d'un composant supportant la puissance est très limitée. Éventuellement, la variation de son point de repos pourra permettre une amélioration du facteur de bruit global, une augmentation du gain et/ou une réduction de la consommation statique.

2.12.3 Architecture parallèle

La première solution envisagée est la réutilisation du LNA_{#A} comme premier étage du LNA deux étages. Son facteur de bruit optimal en fait un candidat optimal pour le second étage, en revanche en configuration robuste ce dernier possède un OP_{1dB}=29dBm. Approcher d'une telle valeur pour le niveau IP_{1dB} requis en entrée du second étage semble donc très difficile, voire impossible, à réaliser tout en recherchant un niveau de gain convenable pour ce second étage. L'option de penser la conception de LNA robuste selon les règles et architectures exploitées pour celle d'un PA est alors envisagée. La mise en parallèle de transistor ou de LNAs monoétage existe déjà [10][11], cette méthode possède l'avantage d'utiliser deux transistors

de plus petites dimensions vis-à-vis de la taille nominale nécessaire pour un seul transistor, à niveau de puissance d'entrée donné. Le gain se trouve alors moins contraint.

Dans le but de tendre vers les spécificités requises, nous utilisons deux transistors de dimensions 8*60µm, et contre-réactionnés (L_{CR} =0.2 nH). La contre-réaction des transistors est obligatoire si l'on souhaite parvenir à une adaptation globale satisfaisante en petit-signal et en bruit. De plus, la limitation du gain induite par la contre-réaction permet également de diminuer la puissance de sortie, ce qui permet de maintenir le composant dans un fonctionnement linéaire sur une plage de niveaux de puissance plus élevée. Une polarisation élevée de (V_{DS} =13V / V_{GS} =-0.9V) est utilisée pour favoriser au maximum le gain et les propriétés non linéaires.

Dans le cadre de notre approche une adaptation 50 Ω interétage n'est pas pertinente, que ce soit au niveau du facteur de bruit, du gain ou de la puissance. Nous décidons donc de nous concentrer uniquement sur ces métriques, quitte à être fortement désadapté pour le S₂₂ du premier étage (ici proche des 20 Ω) et le S₁₁ du second. Une adaptation d'impédance entre S₁₁ et S₂₂* sera tout de même nécessaire afin d'éviter tout phénomène d'oscillation interétages, et afin de maximiser les performances électriques.



Figure 75 : Deuxième étage reposant sur la mise en parallèle de deux transistors contre réactionné. Dimensions de la première version du second étage du LNA deux étages.



Figure 76 : Performances associées au second étage avec deux transistors en configuration parallèle. Facteur de bruit, gain entre 8 GHz et 12 GHz, et performance non linéaire en fonction de la puissance d'entrée.

Le circuit présenté sur la Figure 75 propose donc des performances simulées telles qu'affichées sur la Figure 76. En simulation, les impédances de source en entrée sont fixées à

20 Ω afin d'être cohérent avec l'adaptation interétage souhaité. Pour cette première approche, les simulations électriques sont utilisées. Cette configuration permet de concilier un facteur de bruit relativement faible -en vue d'un placement en second étage- (1.3 dB @ 10 GHz, et inférieur à 1.4 dB sur la bande de fréquence), avec un point de compression en entrée de 28dBm. Le gain est quant à lui plutôt faible, puisque nous ne parvenons pas à le faire dépasser les 9.5 dB à 8GHz (et 7 dB à 12 GHz).

En pratique, du fait des limites inhérentes à la technologie, il est très difficile d'opérer un compromis satisfaisant afin de concilier gain et tenue en puissance avec deux transistors en parallèle. Il faudrait paralléliser 4 transistors pour espérer remplir le cahier des charges imposé. Une des conséquences se traduirait par une consommation DC rédhibitoire pour un LNA dans une approche conventionnelle. Une telle solution pourrait potentiellement être rediscutée si elle venait à être convaincante en approche « système » sur de nouvelles organisations générales des récepteurs, en connaissance des contraintes croissantes liées à la survie en milieu EM hostile.

Quoiqu'il en soit, en l'état, cette solution pose de nombreux problèmes de viabilité :

- Un gain incompatible avec un deuxième de LNA, surtout en considérant le gain du premier étage.
- Encombrement trop important (cf. Figure 75). En considérant que nous disposons de 6mm², il nous est impossible d'implémenter le LNA deux étages et les LNAs monoétages ce qui inconcevable et ce qui constitue le principal facteur limitant.
- Cohérence des simulations électriques et EM qui se trouvent être beaucoup plus délicates à gérer vis-à-vis de la mise en parallèle des transistors.
- Consommation électrique du second étage très importante (>200mA) en mode robuste. La possibilité de réduire la consommation en mode faible bruit étant très limitée à cause des contraintes d'adaptations.

2.12.4 Architecture Cascade : topologie à deux étages

Même si elle apporte des performances intéressantes en termes de puissance de sortie linéaire, l'architecture parallèle n'est pas viable dans le cadre de notre approche.

Dans le but de construire deux étages pouvant chacun fonctionner sur deux points de repos, nous allons donc sélectionner deux nouveaux composants.

Le premier étage possédera un élément actif plus petit (6*25µm) muni d'une faible contre-réaction (L_{CR} =0.11 nH) afin de fournir un gain supérieur que celui dont dispose le LNA_{#A} en version monoétage. Comme l'indique la Figure 77, son facteur de bruit devrait rester optimal puisque nous sommes dans une zone où le NF_{min} sera meilleur, mais le Δ NF moins bon. Ce composant aura des performances linéaires moins favorables que pour le LNA_{#A}, mais cela aura l'avantage de faire peser moins de contraintes en puissance sur le second étage.



Figure 77 : Comparatif de deux dimensions de transistors contre-réactionnés : $6*25\mu m/L_{CR}=0.11$ nH (cette approche) et $6*40\mu m/L_{CR}=0.2$ nH (tel que pour la solution LNA_{#A}), au travers des évolutions fréquentielles des paramètres S₂₁, NF_{min} et Δ NF.

L'adaptation interétage ne sera pas 50 Ω : l'objectif est de viser le meilleur transfert de puissance possible, afin de favoriser le gain, minimiser les pertes et les potentielles oscillations en étage intermédiaire. Le facteur de bruit global sera aussi considéré comme un paramètre d'ordre 1 en ce qui concerne cette adaptation interétage.

De plus, charger le premier étage sur une impédance plus faible (ici 20 Ω) permet de se déplacer sur des droites de charges de coefficient directeur plus élevé. Comme le montre la Figure 78, sur une impédance de charge de 20 Ω , l'excursion de la droite de charge à faible tension (5-6V) est identique, voire supérieure à l'excursion disponible à 12V. La tension de 12V étant identifiée comme optimale du point de vue non linéaire sur une charge 50 Ω , ce choix d'impédance basse est donc grandement avantageux dans la recherche d'optimisation de l'excursion linéaire en sortie du premier étage sans avoir à repolariser la tension V_{DS} lorsqu'on bascule en mode forte linéarité. Cela induit que, sur une construction double étage, le fait d'avoir une impédance intermédiaire plus faible permet de basculer vers un mode robuste en changeant uniquement la polarisation de grille.



Figure 78 : Droite de charge 20 Ω et 50 Ω sur différents points de repos de la caractéristique statique $I_{DS}(V_{DS})$ d'un transistor 6*20µm contre réactionné avec une inductance de 0.11 nH sur chaque source (modèle à deux sources).

1^{er} étage

Le Layout du premier étage s'appuie donc sur une architecture similaire aux deux conceptions monoétages, tout en intégrant l'utilisation d'un tronçon de ligne en entrée pour une meilleure adaptation globale (cf. Figure 79). Des résistances de 100 Ω sont ajoutées entre le condensateur de découplage et la masse au niveau de l'arrivée de polarisation de drain afin d'augmenter la marge sur la stabilité. La polarisation en fonctionnement nominal faible bruit de cet étage est fixée à V_{DS}=5.5V et V_{GS}=-1 V. La polarisation en mode « agression EM » n'implique qu'une modification de la tension de grille à V_{GS}=-0.25V.



Figure 79 : Layout du 1^{er} étage du LNA deux étages en configuration cascade

Nous allons donc simuler les performances du premier étage chargé sur 20Ω. La stabilité ainsi que les performances non linéaires seront étudiées ainsi et sont les deux critères très importants à observer sur l'étage seul. Les performances petit signal du premier étage isolé ne sont pas des critères d'ordre 1 ou 2, c'est sur la globalité des deux étages que ces critères seront optimisés.

La stabilité sur les deux points de repos en cosimulation EM est affichée sur la Figure 80. Nous pouvons voir qu'à l'instar du LNA_{#A}, le basculement en polarisation robuste tend à stabiliser le circuit. Une marge plus importante est imposée sur le LNA deux étages de sorte à minimiser le facteur risque de cette conception multiétage. À 8 GHz, le facteur de Rollet atteint le minimum (K=1) en polarisation faible bruit. La vérification sur les cercles de stabilité permet d'éliminer toute suspicion de potentielles instabilités à cette fréquence pour laquelle le circuit est adapté.



Figure 80 : Facteur de Rollet du 1^{er} étage chargé sur une impédance de 20 Ω du LNA deux étages entre 10 MHz et 100 GHz sur les deux points de repos V_{GS}=-0.25V et V_{GS}=-1V. Résultats obtenus sur les cosimulations EM sur l' étage 1 de la version cascade 2 étages.

Pour ce qui est des caractéristiques non linéaires, la Figure 81 montre une élasticité (ΔP_{1dB}) de 8 dB entre le mode faible bruit et le mode robuste. Ainsi le IP_{1dB} passe de 5.5dBm (V_{GS}=-1V) à 13.5 dBm (V_{GS}=-0.25V) en simulation. Étant donné qu'il est peu probable que l'impédance d'entrée présentée par le second étage soit strictement égale à 20 Ω sur la toute la bande X, cette étude est menée sur différentes charges de valeurs variables (de 10 Ω à 60 Ω). Nous constatons que lorsqu'il s'agit de fréquence supérieure à 500 MHz, le circuit tend à être inconditionnellement stable, et ce peu importe l'impédance de sortie. Concernant les fréquences inférieures à 500 MHz, lorsque l'on augmente l'impédance, à l'instar des simulations sur les monoétages, la cosimulation EM tends à montrer un facteur de Rollet inférieur à 1.



Figure 81 : Comparatif du mode de polarisation faible bruit (V_{GS} =-1V) et robuste (V_{GS} =-0.25V) sur les paramètres non linéaires $P_{OUT}(P_{IN})$ et Gain(P_{IN}) à 10GHz – étage 1 de la version cascade 2 étages.

Second étage

Le second étage s'appuie sur un composant 8*60µm avec une contre réaction de 0.2 nH. Les performances du HEMT sont donc proches de celles obtenues pour le LNA_{#B} (monoétage) en termes de non linéarité. L'objectif premier est d'endurer la puissance en sortie du premier étage en restant linéaire au moins sur la même dynamique de puissance que pour le premier étage. Comme nous l'avons vu dans la partie 2.6.7, la repolarisation d'un HEMT de cette dimension est très limitée en termes d'amélioration de la compression en puissance de sortie (donc d'entrée). Nous implémenterons donc en plus du mode nominal robuste, un mode faible bruit qui, comme pour le premier étage, s'appuiera sur une variation de V_{GS} uniquement. Le but de ce mode faible bruit sera d'accroître le gain, mais aussi et surtout de diminuer l'intensité du courant de drain : le mode robuste se trouvant à la limite de la SOA statique, cela peut affecter la durée de vie de ce module lorsqu'il est utilisé trop longtemps dans cette zone de polarisation.

Le premier étage a été réfléchi et implémenté sur une charge de sortie de 20Ω . Il est donc capital que l'impédance d'entrée de ce second étage soit également adaptée autour de l'impédance caractéristique de 20Ω . Bien entendu, cette valeur de 20Ω n'a pas été choisie uniquement selon une étude du premier étage, mais également, car elle était arrangeante pour ce second étage. La Figure 82 montre un très bon niveau d'adaptation à 8 GHz, qui tend à se dégrader au fur et à mesure de la bande X vers la limite haute de 12 GHz. Les valeurs du module restent cependant comprises entre - 27 dB et -10 dB. Rappelons que la stabilité sur le premier étage prend en compte une potentielle variation de l'impédance présentée par le second étage afin de prévenir tout problème d'oscillation intermédiaire.



Figure 82 : Adaptation d'entrée du second étage autour de l'impédance $Z_0=20\Omega$ du LNA deux étages.

Le Layout de ce second étage est affiché sur la Figure 83 ; Un circuit passe haut RC parallèle est ajouté en série après le condensateur de liaison en sortie du LNA ; nous retrouvons également des résistances sur le réseau de découplage drain dans le but d'assurer la stabilité inconditionnelle de cet étage.



Figure 83 : Layout du second étage du LNA cascade à deux étages en bande X

Le doublement du chemin de polarisation sur le drain permet de prévenir la montée du courant statique à forts niveaux de puissance RF. En effet, la limite de 12mA/µm imposée sur les lignes tend à être dépassée au niveau des inductances quand le courant de drain du deuxième étage vient à monter par phénomène d'autopolarisation sous signal RF élevé en entrée.

Le facteur de Rollet montré Figure 84 montre que l'objectif est atteint avec des marges de sécurité convenables.



Figure 84 : Facteur de Rollet du ^{2ème} étage du LNA deux étages avec une source d'impédance 20Ω entre 10 MHz et 100 GHz. Résultats obtenus sur les cosimulations EM en version complète du LNA 2 étages.

La polarisation de drain est fixée à V_{DS} =12V. La tension V_{GS} évolue de -0.85V en configuration robuste à -1.3V en mode faible bruit.

Performances Globales du LNA deux étages

Une fois les considérations de stabilité interétage réglées, il convient de regarder les performances finales de notre LNA deux étages. Ces dernières sont reportées sur la Figure 85. En configuration petit signal, le gain est meilleur que 18 dB sur toute la bande X, et ce peu importe le mode de polarisation. Le mode faible bruit offre un gain légèrement plus élevé de 0.8 dB. L'adaptation d'entrée est inférieure à -12 dB quand celle de sortie est inférieur à -9dB. Les caractéristiques présentées proviennent de la cosimulation EM, qui tend à dégrader tous les facteurs de mérite par rapport aux simulations électriques. Le facteur de bruit est lui contenu entre 1.1dB et 1.2dB en mode forte détectivité, et le basculement en configuration robuste tend à le faire modérément augmenter de 0.15 dB à 0.3 dB. Les simulations non linéaires indiquent un IP_{1dB} passant de 1.5 dBm en mode faible à 11.5 dBm en polarisation robuste. L'élasticité atteint donc un niveau de 10 dB entre les deux modes de fonctionnement. La puissance de saturation en sortie est évaluée à 37 dBm. La consommation du premier et second étage sont respectivement de 32 mA et 40 mA en mode faible bruit, sous 5V de tension de drain (soit 360 mW en mode faible bruit). En mode robuste le courant de drain des deux étages est limité par la SOA statique de 4W/mm ; nous avons donc I_{DS1}=120 mA et I_{DS2}=160 mA. Notons qu'il sera possible de dépasser ponctuellement cette SOA statique, notamment sur le deuxième étage où les puissances dissipées en RF permettent d'aller sur des points de repos permettant une élasticité de 2 dB supplémentaire. Ces dépassements de la SOA restent cependant sujets à validations en retour de circuit, par des tests d'endurance. Nous nous sommes limités dans nos travaux à des tests de type RF par paliers.



Figure 85 : Étude de l'amplificateur 2 étages en bande X en mode faible bruit et robuste. Dépendances fréquentielles du NF₅₀, S₂₁, S₁₁ et S₂₂, Étude à 10 GHz du P_{out}(P_{in}) et Gain(P_{in}).

2.12.5 Coupleur interétage

Le changement de point de repos offre donc des évolutions de performances intéressantes dans la stratégie de reconfiguration que nous proposons. Afin que cette méthode puisse être applicable en situation opérationnelle, il convient donc d'implémenter un système de repolarisation. Le fonctionnement de ce dernier sera développé dans le chapitre suivant, mais il faut mettre en place sur la puce MMIC un dispositif permettant de mesurer le niveau de puissance RF du signal parcourant le circuit, sans perturber les performances de ce dernier. Pour remplir cette fonction, nous utilisons un coupleur RF. Placer un tel coupleur avant le premier étage serait trop pénalisant au niveau du facteur de bruit global, et le placer en sortie du LNA peut être risqué vis-à-vis des niveaux de puissance potentiellement élevés mis en jeu. La solution consiste à le placer entre les deux étages (cf. Figure 86). En effet son impact sur le bruit sera masqué par le premier étage, tandis que les niveaux de puissance qui seront

détectables pour organiser la repolarisation des étages sera facilitée de par les niveaux modérés à cet emplacement du circuit. De plus, en cas de soucis, un point de contrôle intermédiaire sera disponible.



Figure 86 : Schéma électrique et Layout final du LNA 2 étages reconfigurable, bande X. Le coupleur en interétage offre une sortie (out2) permettant le contrôle du niveau RF en externe, pour repolarisation des deux étages de la puce.

Le coupleur présenté sur la Figure 87 a été conçu via les simulations EM de sorte à présenter un coefficient de couplage de 20 dB. En transmission, la voie principale présente des pertes inférieures à 0.2 dB en bande X. Cette valeur est très peu dépendante de l'impédance terminale présentée au port 2. Si les plots (OUT2) restent flottants ou non, cela aura donc peu d'incidence sur les performances globales du système. Comme nous pouvons le voir, le port 4 est en circuit ouvert, une étude complémentaire a été menée de sorte à démontrer que les réflexions occasionnées ne sont pas déterminantes pour les performances du circuit. Cela permet de réduire la taille finale de l'amplificateur.



Figure 87 : Transmission du coupleur (S₃₁) en fonction de différentes impédances présentées par la voie couplée et coefficient de couplage (S₂₁) sous impédance 50Ω.

Toutes les simulations présentées précédemment sur le LNA deux étages intègrent la présence du coupleur; un coefficient de couplage de 20 dB protégeant les performances de toute divergence trop importante. Ainsi, les paramètres de la voie principale ne sont pas (ou de façon négligeable) affectés par les conditions de fermeture de la voie couplée.

2.13 Conclusion

Ce chapitre présente la conception de 3 LNAs. Deux LNAs monoétages sont prévus visant à comparer notre approche de LNA reconfigurable avec une approche conventionnelle de LNA robuste. La technologie est dans un premier temps cartographiée, cela permet de donner des métriques permettant d'inclure paramètres petit-signaux, facteur de bruit et point de compression sur les mêmes graphiques. Nous pouvons ainsi déterminer les dimensions de composants idéales permettant de maximiser l'élasticité et ainsi de fonctionner sur plusieurs points de repos. Une prise en compte des puissances dissipable par les différentes tailles de composant est alors nécessaire de sorte à quantifier les limites de notre approche. Les différentes étapes de la conception sont également détaillées, elles regroupent des paramètres essentiels comme l'adaptation entrée/sortie ou encore les conditions de stabilité. Nous retrouvons également une partie visant à améliorer les inductances pour l'application visée. Une analyse Monte-Carlo des résultats simulés est ensuite proposée afin de vérifier la variabilité des performances. Un report de notre stratégie sur une configuration deux étages est proposée, plusieurs architectures sont envisagées et comparées afin de fournir une meilleur reconfigurabilité de la globalité du système.

2.14Bibliographie

- [1] S. S. Mohan, M. del Mar Hershenson, S. P. Boyd, et T. H. Lee, « Simple accurate expressions for planar spiral inductances », *IEEE J Solid-State Circuits*, vol. 34, n° 10, p. 1419-1424, 1999, doi: 10.1109/4.792620.
- [2] C. Pacurar *et al.*, « High frequency modeling of square spiral inductor », in 2014 *International Conference and Exposition on Electrical and Power Engineering (EPE)*, IEEE, oct. 2014, p. 622-626. doi: 10.1109/ICEPE.2014.6969984.
- [3] S. Tayenjam, V. Vanukuru, et K. Sundaram, « High-\${Q}\$ Variable Pitch Spiral Inductors for Increased Inductance Density and Figure-of-Merit », *IEEE Trans Electron Devices*, vol. 66, n° 10, p. 4481-4485, oct. 2019, doi: 10.1109/TED.2019.2937671.
- [4] J. Rollett, « Stability and Power-Gain Invariants of Linear Twoports », *IRE Transactions* on Circuit Theory, vol. 9, n° 1, p. 29-32, 1962, doi: 10.1109/TCT.1962.1086854.
- [5] M. L. Edwards et J. H. Sinsky, « A new criterion for linear 2-port stability using a single geometrically derived parameter », *IEEE Trans Microw Theory Tech*, vol. 40, n° 12, p. 2303-2311, 1992, doi: 10.1109/22.179894.
- [6] C. Andrei, R. Doerner, S. A. Chevtchenko, W. Heinrich, et M. Rudolph, « On the optimization of GaN HEMT layout for highly rugged low-noise amplifier design », in 2017 12th European Microwave Integrated Circuits Conference (EuMIC), IEEE, oct. 2017, p. 244-247. doi: 10.23919/EuMIC.2017.8230705.
- [7] M. Rudolph, N. Chaturvedi, K. Hirche, J. Wurfl, W. Heinrich, et G. Trankle, « Highly Rugged 30 GHz GaN Low-Noise Amplifiers », *IEEE Microwave and Wireless Components Letters*, vol. 19, nº 4, p. 251-253, avr. 2009, doi: 10.1109/LMWC.2009.2015514.
- [8] A. Bettidi, F. Corsaro, A. Cetronio, A. Nanni, M. Peroni, et P. Romanini, « X-band GaN-HEMT LNA performance versus robustness trade-off », in 2009 European Microwave Conference (EuMC), IEEE, sept. 2009, p. 1792-1795. doi: 10.23919/EUMC.2009.5296145.
- [9] M. Rudolph *et al.*, « Analysis of the Survivability of GaN Low-Noise Amplifiers », *IEEE Trans Microw Theory Tech*, vol. 55, n° 1, p. 37-43, janv. 2007, doi: 10.1109/TMTT.2006.886907.
- [10] C. Andrei, O. Bengtsson, R. Doerner, S. A. Chevtchenko, et M. Rudolph, « Robust stacked GaN-based low-noise amplifier MMIC for receiver applications », in 2015 IEEE MTT-S International Microwave Symposium, IEEE, mai 2015, p. 1-4. doi: 10.1109/MWSYM.2015.7166766.
- U. Schmid, R. Reber, P. Schuh, et M. Oppermann, « Robust wideband LNA designs », in 2014 9th European Microwave Integrated Circuit Conference, IEEE, oct. 2014, p. 186-189. doi: 10.1109/EuMIC.2014.6997823.

Chapitre 3 : Caractérisations électriques et en bruit des LNAs en bande X

3.1 Introduction

Ce chapitre s'attache à décrire les résultats expérimentaux obtenus pour les 3 LNAs implémentés sur la puce MMIC dont la conception est détaillée dans le chapitre 2. Une présentation de la puce MMIC reçue sera d'abord effectuée puis nous aborderons les problèmes de stabilité basse fréquence rencontrés. Le détail de la conception du PCB visant à solutionner ce problème est donné ; ce dernier permet également de gérer le basculement du point de repos du LNA deux étages en fonction de la puissance RF.

Les paramètres S de chaque LNA sont présentés et comparés aux simulations en bande X, et en dehors. Le facteur de bruit 50 Ω en bande X est également mesuré pour chacun des LNAs. Des mesures non linéaires sont effectuées afin de déterminer le point de compression à 1dB des LNA dans les différentes configurations. Une comparaison des performances atteintes par les différents dispositifs vis-à-vis de l'état de l'art est ensuite exposée.

Pour finir, une étude « step-stress » RF est effectuée afin de fournir des informations sur les niveaux de protection qu'offrent les deux versions monoétage et la version biétage des LNAs afin de comparer les résultats dans l'absolu, mais également relativement à l'approche de conception choisie.

3.2 Présentation de la puce MMIC

La société OMMIC (maintenant MACOM-France) nous a donc fourni des puces MMIC de 6mm². Présentée sur la Figure 88, chaque puce contient :

- Un motif de test (encadré en noir) : il, s'agit d'un transistor de dimension 8*50µm sur motif coplanaire, visant à confronter le modèle électrique avec la mesure.
- Le LNA#A reconfigurable monoétage (encadré en bleu clair)
- Le LNA_{#B} robuste monoétage (encadré en rouge)
- Le LNA reconfigurable deux étages (encadré en bleu marine), présentant un coupleur intermédiaire pour relever l'information en puissance RF.

En tout et pour tout, 15 puces MMIC sont livrées : celles numérotées de 1 à 10 seront utilisées pour les premiers tests de stabilisation, de caractérisations DC, paramètres S, mesure de bruit ainsi que pour les mesures non linéaires du point de compression. Celles numérotées de 11 à 15 resteront vierges de tout stress afin de ne servir que pour les études de fiabilité. Les puces 5, 6 et 12 sont identifiées comme étant inopérantes en raison d'un court-circuit identifié sur la jonction grille/source ; ceci est attribué a priori à un défaut lors de la fabrication. D'autres signatures anormales ne touchant pas l'intégralité des puces ont pu apparaître au cours des études expérimentales, et seront détaillées lors des parties suivantes.



Figure 88 : photographie de la puce MMIC GaN de surface 6mm² (3mm x 2mm)

1. Instabilités basses fréquences

3.2.1 HEMT seul

Des problèmes d'instabilités aux basses fréquences ont été constatés sur l'ensemble des circuits et composants de la puce. En effet, dès la mesure du transistor seul en connectique 50 Ω , des oscillations apparaissent et rendent impossible la polarisation du transistor au-delà de la tension de pincement. La mise en place de différents Tés de polarisation visant à apporter l'impédance 50 Ω aux fréquences d'oscillations n'y changent rien. Plusieurs solutions, plusieurs configurations ont ainsi été testées avec les Tés de polarisation suivants :

- Anritsu K250 (0.1 GHZ 40 GHz)
- Agilent 11612B (45 MHz 50 GHz)
- Hewlett Packard ...

L'ajout de condensateurs de différentes valeurs en parallèle a aussi été mis en œuvre sans résultat probant. La mesure de la fréquence d'oscillation et de ses harmoniques est présentée Figure 89.

Un transistor seul présente de forts risques d'instabilité de par l'absence de considération de ce paramètre, et de par le fait qu'aucun circuit de polarisation dédié de la grille et du drain n'est prévu ; il s'agit d'un composant brut, uniquement aménagé d'un motif autorisant la caractérisation sous pointes coplanaires GSG. Si ce dernier continue à être instable après l'implémentation de tés de polarisation, alors la marge de manœuvre pour solutionner le problème est réduite. Du fait que la polarisation RF et DC transitent par le même chemin après

le té, les solutions ne peuvent être apportées que de manière externe aux pointes RF. La distance entre les solutions de stabilisation et le composant est alors non négligeable (devant les longueurs d'ondes des fréquences à stabiliser), ce qui complique fortement le solutionnement du problème. Notons qu'au cours de cette étude, les fréquences des instabilités dépendent fortement de la solution mise en œuvre.

Nous précisons que des transistors de la même technologie, et de dimensions équivalentes, ont déjà été mesurés au LAAS-CNRS dans des conditions similaires. La limitation de la mesure est donc intrinsèque aux puces fournies pour ce run. Un motif RF dédié est alors nécessaire, qui distingue la voie RF de la voie DC sur la puce, puis sur motif PCB au plus proche de la puce.



Figure 89 : Mesures à l'analyseur de spectre de la fréquence d'oscillation et de ses harmoniques pour le transistor seul (8*50µm)

3.2.2 Instabilité LNA

La polarisation des LNAs monoétages et du LNA deux étages conduisent aux mêmes conclusions ainsi qu'à l'obtention de fréquences d'oscillations similaires. Néanmoins, sur un LNA, les chemins RF et DC sont découplés. La possibilité d'implémenter un circuit de stabilisation sur les arrivées de polarisations sur PCB est donc envisageable.

Comme évoqué lors de la partie conception, en simulation électrique la stabilité inconditionnelle de tous les LNAs est garantie. Lorsque l'on se penche sur les cosimulations EM, nous observons que le facteur de Rollet tend à chuter en dessous de l'unité pour des fréquences inférieures à 500 MHz. L'implémentation de solution MMIC pour pallier des oscillations à ces fréquences est exclue en raison des valeurs des trop fortes capacités nécessaires.

Les oscillations étant détectées, le choix consiste donc à reporter la puce MMIC sur le PCB. Le report se fait via une colle conductrice afin de connecter le plan de masse face arrière du MMIC avec la masse du PCB. Des fils de bondings permettent de connecter les pads DC de la puce aux arrivées de polarisation sur PCB (cf. Figure 90). Trois connexions sont destinées à la détection de puissance, partie qui sera détaillée ultérieurement.



Figure 90 : vue partielle du PCB, relative au circuit de découplage sur PCB / collage du MMIC sur PCB avec connexion par fils de bondings

Les chemins de polarisations sont aménagés de sorte à pouvoir implémenter des éléments série et/ou parallèle sur le chemin DC afin de corriger les instabilités basses fréquences constatées. Les fils de bondings ainsi que les pistes du PCB et leurs caractéristiques sont ajoutés à la cosimulation EM de la puce afin de prendre en compte tout phénomène de propagation. La longueur séparant le premier élément passif implémentable du pad DC du MMIC est ainsi de 4 à 6mm (en fonction de la courbure du fils de bonding) ce qui permet de négliger tout phénomène de propagation pour la gamme de fréquence considérée.



Figure 91 : Circuit de stabilisation implémenté sur PCB, impact en cosimulation EM sur le facteur de Rollet sur la gamme de fréquence 10 MHz- 2 GHz.

Le schéma du circuit de stabilisation présenté sur la Figure 91 permet de ramener le facteur de Rollet au-delà de l'unité, et ainsi de stabiliser le circuit. Notons que peu importe le système de stabilisation implémenté, les fréquences d'oscillation tendaient à être les mêmes sur tous les LNAs. Ce circuit permet donc de solutionner l'instabilité des deux LNAs monoétages ainsi que du LNA deux étages. Les tensions de grille et de drain sont réajustées afin de prendre en compte la différence de potentiel s'exerçant aux bornes de la résistance, et ainsi de se placer sur les points de repos préalablement définis dans notre étude. Il convient de noter également que certaines solutions valables en simulation n'ont pas permis de stabiliser le circuit en pratique. Ces dernières ont fait apparaître de nouvelles fréquences d'oscillations mesurées entre 10 MHz et 1 GHz, qu'il était impossible de reproduire en simulation, compliquant le travail et laissant la place aux doutes quant à l'exactitude du modèle électrique, mais aussi EM fournit à ces fréquences.

Les tests visant à la stabilisation ont nécessité de nombreuses itérations : ces travaux n'étant pas l'objectif premier de cette thèse, une fois résolus nous n'avons pas poussé les analyses contradictoires plus loin. Le phénomène d'instabilité entraîne lui un emballement du système, une augmentation brutale de la consommation en courant ainsi que la création de nombreux harmoniques. Ainsi les puces ayant servi à ces tests préliminaires ont pu subir une dégradation de leur commande ou de leurs performances RF (Paramètres S et/ou bruit). Ces dernières seront donc caractérisées, mais ne pourront pas servir pour les tests de stress RF du fait que nous ne pouvons garantir qu'elles soient totalement vierges.

3.3 Mesure Statique

Si la stabilisation des LNAs est possible par le découplage des voies RF et DC, il est impossible de stabiliser les HEMTs seuls avec cette méthode. Par ailleurs, les différents Tés n'ayant pas permis la stabilisation, les mesures DC et RF prévues initialement sont donc exclues.

3.3.1 Dispersion

Les mesures DC sont réalisées directement sur les LNAs afin d'extraire les caractéristiques statiques des HEMTs présents en leurs seins. La caractéristique de transfert des différentes puces fonctionnelles est ainsi reportée sur les Figure 92 et Figure 93. Les tensions de drain fixées sont celles d'opération nominale des deux LNAs. En ce qui concerne le LNA_{#A} et la Figure 92, la tension de seuil est décalée de 0.25V à 0.5V entre mesure et simulations. La dispersion entre les différentes puces est inférieure à 0.25V.



Figure 92 : Caractéristique DC de transfert I_{DS}(V_{GS}) du LNA_{#A} sur les différents PCB.

Concernant le LNA_{#B} et son composant 8*50µm, nous avons une meilleure corrélation entre simulation et mesures. En raison de dégradations causées par la stabilisation ou lors du report de la puce, une quantité plus faible de LNA_{#B} ont pu être testés pour cette étude (4 LNA_{#B} contre 7 pour le LNA_{#A}).



Figure 93 : Caractéristique DC de transfert I_{DS}(V_{GS}) du LNA#B sur les différents PCB.

Globalement, les puces montées sur PCBs présentent une dispersion minime du point de vue de leurs caractéristiques statiques. En revanche, le comparatif entre simulation et mesure fournit des écarts conséquents, notamment sur la tension de seuil décalée.

3.3.2 Caractéristiques de sortie

La mesure des caractéristiques de sortie est un critère important : en effet, du point de repos choisi découlent les performances en bruit, notamment au travers du courant, mais également l'excursion disponible le long de la droite de charge pour les applications non linéaires.

La résistance équivalente présentée par les passifs entre drain et source(s) est extraite, de sorte à distinguer la caractéristique du transistor HEMT de celle mesurée en externe par le circuit PCB ; elle est de 15,3 Ω pour le LNA_{#A} et de 14,6 Ω pour le LNA_{#B} (en comptant la résistance de 10 Ω dédiée à la stabilité sur le PCB). La différence de potentiel aux bornes du transistor est calculée en prenant en compte la chute de tension générée par les passifs. Les caractéristiques de tension de drain V_{DS} sont ainsi rétrocorrigées en fonction du courant de drain. La Figure 94 rend compte d'un écart conséquent entre les mesures et les simulations DC du LNA_{#A}, le décalage de la tension de seuil de 0.25V constaté lors de l'étude préliminaire (caractéristique de transfert) permet d'observer une bonne correspondance des mesures pour de faibles courants de drain. En revanche nous constatons que pour des V_{GS} plus importants, le modèle électrique peine à décrire correctement le fonctionnement en zone ohmique du composant 6*40µm. L'autoéchauffement explique quant à lui la chute du courant à des niveaux de puissance DC élevés.



Figure 94 : Simulations vs Mesures des caractéristiques de sorties I_{DS}(V_{DS}) pour le LNA_{#A}, sous plusieurs tensions de grille allant de -1.5V à OV par pas de 0.25V. Mesure illustrée ici pour le PCB numéro 3.

La Figure 95 permet de faire un constat identique quant au transistor 8*60µm. La tension de seuil est plus proche de celle simulée, ce qui permet une meilleure correspondance des courbes I-V. Malgré cela les dynamiques semblent également diverger par rapport au modèle simulé. Un courant limite de 200 mA a été fixé sur l'appareil de mesure (B1500) qui explique l'allure de la dernière courbe.



Figure 95 : Simulations vs Mesures des caractéristiques de sorties I_{DS}(V_{DS}) pour le LNA_{#B}, sous plusieurs tensions de grille allant de -1.5V à -0.25V par pas de 0.25V. Mesure illustrée pour le PCB numéro 4

Ces écarts sur les caractéristiques de sortie font entrevoir des limitations RF non linéaires prématurées autour de la polarisation statique V_{DS}=4V. Ainsi, en prenant en compte ce phénomène et en rajoutant les effets liés à l'auto échauffement, il convient d'ores et déjà d'envisager des points de compression moins favorables que ceux prévus en simulation.

3.3.3 Caractéristiques de transfert et transconductance

Pour compléter cette étude, les caractéristiques de transfert sont également évaluées. Les conclusions sont identiques pour les deux dimensions de transistor. Nous constatons sur la Figure 96, un courant de fuite étonnamment inférieur au modèle. Ce dernier a tendance à beaucoup varier d'une puce à l'autre, cela pouvant provenir du stress occasionné par la rentrée en oscillation du circuit lors de la phase de stabilisation. Ici aussi, le modèle peine à décrire les bonnes dynamiques, même lorsque l'on fait abstraction du décalage du V_{TH}.



Figure 96 : Simulations vs Mesures des caractéristiques de transfert I_{DS}(V_{GS}) pour le LNA_{#A}, sous plusieurs tensions de drain allant de 2V à 12V par pas de 2V. Mesure réalisée sur le PCB numéro 4 et affichée sur une échelle semi-logarithmique à gauche et naturelle à droite.

Les caractéristiques de transfert permettent d'évaluer la transconductance pour plusieurs valeurs de tensions de drain. La Figure 97 permet de remarquer une différence de valeur absolue pour le composant 6*40µm quand le composant 8*60µm tend à mieux correspondre aux simulations DC. Pour ce dernier, le pic de transconductance semble être décalé vers des tensions de grille inférieures.



Figure 97 : Simulations vs Mesures de la transconductance G_m(V_{GS}) pour le LNA_{#A} et le LNA_{#B}, sous plusieurs tensions de drain allant de 2V à 12V par pas de 4V. Mesure réalisée sur le PCB numéro 3.

3.4 Dispersions

Avant de passer aux différentes études, il convient de juger de la dispersion des performances sur les puces reçues. Comme remarqué précédemment, la tension de seuil V_{TH} varie en fonction des puces utilisées. Nous nous plaçons donc sur le point nominal des deux LNAs à courant de drain constant. Pour le LNA_{#A}, la polarisation faible bruit est obtenue pour V_{DS}=5V et I_{DS}=30mA (soit une tension V_{GS}~-1V). Nous constatons sur la Figure 98 que sur les 10 puces présentant un LNA_{#A} fonctionnel, les puces 2, 4 et 8 présentent des dégradations de performances importantes. Cela se traduit par une dégradation de l'adaptation d'entrée entre 1 et 3 dB, et de la dégradation du gain petit signal d'environ 1dB. Concernant les puces 4 et 8, cette chute de performance se fait aussi ressentir sur le paramètre S₂₂, pour la puce numéro 2 : seule la dynamique change sans dégrader la valeur absolue de cette caractéristique. Ces dégradations sont corrélées au fait que se sont ces puces qui ont le plus servi à la stabilisation du LNA_{#A}. Les oscillations RF ainsi que les montées régulières du niveau de courant DC jusqu'à des valeurs crêtes ont pu participer à ces résultats. Les puces 11, 13, 14 et 15 sont restées vierges de tous tests, et le circuit de stabilisation n'a été implémenté qu'une fois celui-ci validé en configuration petit signal, mais aussi non linéaire.



Figure 98 : Étude de la dispersion des performances du LNA#A polarisé à V_{DS}=5V et I_{DS}=30mA sur le S₁₁, S₂₁ et S₂₂

Concernant le LNA_{#B}, la même procédure a été suivie. Ce dernier fonctionne pour une polarisation nominale V_{DS}=12V et un courant I_{DS}=45mA (soit un V_{GS} \approx -1.25V). Ne sont présentées sur la Figure 99 que les puces n'ayant subi aucune dégradation. À l'instar du LNA_{#A}, les puces 13 et 14 sont préservées dans l'optique des mesures de stress RF.



Figure 99 : Étude de la dispersion des performances du LNA#B polarisé à V_{DS} =12V et I_{DS} =45mA sur le S_{11} , S_{21} et S_{22}

En tout et pour tout, 7 LNA_{#A} et 6 LNA_{#B} sont éligibles afin d'être utilisés pour la suite des études. Sur les puces sélectionnées, les performances sont très peu dispersives sur la base des paramètres S₁₁ et S₂₁. Concernant le S₂₂, ce dernier apparaît plus sensible aux variations du I_{DS}, il peut donc être modifié à la marge. Une autre explication à cette dispersion peut concerner l'absence de phase de déverminage (ou burn-in) [1] : nous avons donc mis en place notre propre procédure, avec la contrainte de ne pas risquer de stresser les puces en thermique, en DC ou RF. Il est donc possible qu'au moment des test préliminaires, les différents circuits ne soient pas au même niveau de déverminage.

3.5 LNA#A : Mesure vs Simulation - Paramètres S et bruit

L'étude de dispersion entre composants provenant du même run (mais de puces différentes) étant faite, il convient de comparer les simulations dynamiques et en bruit aux mesures [2].

3.5.1 Mode faible bruit

Nous commençons par le mode nominal faible bruit du LNA_{#A}. Les paramètres S d'entrée, de sortie ainsi que le gain petit signal sont d'abord comparés en bande X sur la Figure 100. L'adaptation d'entrée semble légèrement dégradée en mesure, cette dernière est juste audessus de la barre des -10dB. Elle s'éloigne de la cosimulation EM d'un peu plus de 1dB. Le gain est lui supérieur en mesure de 0.5 dB. Pour l'adaptation de sortie, l'écart est inférieur à 1dB sur toute la bande X. De manière générale, nous trouvons un bon accord entre cosimulation EM et mesure en bande X : les écarts relevés semblent cohérents avec les tirages de type Monte-Carlo effectués dans le chapitre 2.



Figure 100 : Mesure vs Simulation du LNA#A en configuration faible bruit ($V_{DS}=5V/I_{DS}=30mA$) en bande X. Paramètres S_{11} , $S_{21} \& S_{22}$.

Une comparaison plus large bande est également menée. Cette dernière vise à comparer les paramètres S entre 40 MHz et 40 GHz. L'étude est reportée sur la Figure 101 ; nous observons une bonne cohérence basse fréquence, preuve de la bonne prise en compte du circuit de découplage sur PCB. Les variations apparaissent au niveau de la bande X et se poursuivent jusqu'à 40 GHz, pour des niveaux d'adaptation très bas. Les tendances générales restent très cohérentes. Notons que ces observations large bande sont identiques sur tous les circuits mesurés.



Figure 101 : Mesure vs Simulation du LNA#A en configuration faible bruit (V_{DS} =5V / I_{DS} =30mA) entre 40 MHz et 40 GHz Paramètres S_{11} , S_{21} & S_{22} .

Le comparatif sur le facteur de bruit est reporté sur la Figure 102 : sur une mesure initiale à t=0, nous observons une très bonne correspondance entre mesure et cosimulation EM. Un facteur de bruit de 0.88 dB de moyenne en bande X est donc mesuré, l'écart entre mesure et simulation reste inférieur à 0.1dB, ce qui traduit un bon niveau de précision. Un tel facteur de bruit est observable uniquement sur les puces restées vierges de tout stress (même minime). En effet, ce facteur de bruit est fortement lié à l'adaptation en entrée (petit signal et bruit), et il se révèle plus sensible que le paramètre S₁₁ sur lequel nous relevons un écart dans la bande d'intérêt. La dégradation des facteurs de mérite et leurs causes seront abordées plus largement dans une partie dédiée à la fiabilité de ces composants.



Figure 102 : Mesure vs Simulation du facteur de bruit 50 Ω du LNA#A en configuration faible bruit (V_{DS}=5V / I_{DS}=30mA) en bande X

3.5.2 Mode agression EM

Le mode agression EM s'appuie sur une polarisation DC plus importante. Ainsi le V_{DS} est rehaussé à 12V aux bornes du composant. En simulation pour un V_{GS}=-0.55V, ce point de repos correspond à courant I_{DS(simu)} de 140 mA. En pratique, en raison de la mauvaise cohérence du modèle DC et du phénomène d'autoéchauffement qui apparaît de façon précoce, nous obtenons un courant environ deux fois inférieur. En effet, à V_{DS}=12V (avec prise en compte de la chute de potentiel des passifs) et V_{GS}=-0.55V, nous obtenons I_{DS}=72mA.

Les paramètres S mesurés, reportés sur la Figure 103, sont malgré cela relativement cohérents avec la mesure. Les paramètres d'adaptations sont tous les deux dégradés de 1 dB à 2 dB par rapport à la cosimulation EM : ils restent cependant tous deux meilleurs que -9.5 dB. Le gain est légèrement sous-évalué de 0.25 dB.



Figure 103 : Mesure vs Simulation du LNA#A en mode agression EM (V_{DS} =12V / V_{GS} =-0.55V) en bande X. Paramètres S₁₁, S₂₁ & S₂₂.

Comme prévu dans l'approche retenue, le facteur de bruit augmente en mode agression EM. En mesure, la valeur moyenne de ce dernier en bande X est de 1.43 dB. La simulation est cohérente en valeur absolue, mais ne décrit pas parfaitement le comportement monotone du facteur de bruit. Ceci s'explique une nouvelle fois par un écart probable du coefficient optimal en bruit, affecté par la désadaptation du circuit en changeant le point de repos. Cet écart reste toutefois largement dans une fenêtre acceptable pour un premier et unique run de fabrication.



Figure 104 : Mesure vs Simulation du facteur de bruit 50 Ω du LNA_{#A} en mode agression EM (V_{DS}=12V / V_{GS}=-0.55V) en bande X.

3.6 LNA#A : Mesure vs Simulation - Performances Non-Linéaires RF

Le principal intérêt du LNA_{#A} réside dans sa capacité à fonctionner dans deux régimes de polarisation distincts, mais d'égale importance du point de vue opérationnel. Nous avons pu vérifier précédemment que le composant fournissait une bonne concordance sur les paramètres S et le facteur de bruit et ce, sur les deux points de repos sélectionnés en mode nominal « faible bruit » et en mode agression « non linéaire ». Pour ce qui concerne le fonctionnement non linéaire, en théorie, le HEMT sélectionné est capable d'augmenter de

manière substantielle son point de compression entre ces deux modes. Si ce principe a été validé en simulation électrique puis en cosimulation EM, les données comparatives obtenues sur les caractéristiques de sortie DC font craindre quant à la robustesse du modèle non linéaire. En effet, il apparaît sur les mesures DC une impossibilité d'obtenir la même droite de charge dynamique qu'en simulation.

3.6.1 Mode Faible Bruit

La Figure 105 présente les résultats des études non linéaires réalisées sur le LNA_{#A} en polarisation faible bruit. Le gain petit signal apparaît supérieur en mesure comme explicité sur l'étude précédente Le point de compression à 1 dB en entrée mesuré est de 3 dBm, ce qui apparaît largement inférieur à la simulation où $IP_{1dB_{simulé}}=11$ dBm. Les caractéristiques DC tendent à expliquer en grande partie cette limitation, qui apparaît de manière précoce. La lecture de la puissance de sortie P_{OUT} permet de constater que le composant possède une puissance de saturation proche de 20 dBm, contre 24dBm en simulation.



Figure 105 : Mesure vs Simulation : Gain(Pin) et P_{OUT}(Pin) avec report des points de compression à 1 dB simulé et mesuré pour le LNA#A en mode faible bruit (V_{DS}=5V / I_{DS}=30mA)

3.6.2 Mode Agression EM

La même étude est menée sur le LNA_{#A} en mode agression EM cette fois (cf. Figure 106). L'écart entre simulation et mesure est de 7 dB, avec un IP_{1dB} de 20 dBm en simulation contre

13 dBm en mesure. Les mêmes profils sont observés avec une saturation du composant 6*40μm arrivant de manière précoce par rapport aux simulations.

Notons également que l'incidence de forts niveaux de puissance RF entraîne la montée du courant de drain statique. Ici, quand le LNA_{#A} atteint les 1 dB de compression, le courant atteint la valeur de 82 mA soit une augmentation d'environ 10% par rapport à sa valeur initiale.



Figure 106 : Mesure vs Simulation des Gain(P_{IN}) et $P_{OUT}(P_{IN})$ avec report des points de compression à 1 dB simulé et mesuré pour le LNA_{#A} en mode agression EM(V_{DS} =12V / I_{DS} =74 mA)

3.7 LNA#B : Mesure vs Simulation - Paramètres S et bruit

Le LNA_{#B} fonctionne sur un unique point de repos (V_{DS}=12V & I_{DS}=45mA). Comme nous nous situons à faible courant, nous parvenons à obtenir un courant proche de la simulation pour une polarisation de grille V_{GS}=-1.25V. La comparaison entre cosimulation EM et mesure des paramètres S est présentée sur la Figure 107. Là aussi, les paramètres d'adaptation connaissent une légère dégradation par rapport à la simulation. S₁₁ reste meilleur que -11dB et S₂₂ meilleur que -15dB. Le gain est supérieur à la mesure de 1 dB. Cette observation étant faite sur tous les LNAs, et ce peu importe leur mode de fonctionnement, nous pouvons vraisemblablement conclure à une « dérive » technologique par rapport au modèle du kit de conception.



Figure 107 : Mesure vs Simulation du LNA_{#B} (V_{DS} =12V / V_{GS} =-1.25V / I_{DS} =-45mA) en bande X. Paramètres S_{11} , S_{21} & S_{22} .

Comme pour les conclusions effectuées précédemment, le facteur de bruit 50Ω offre une bonne cohérence au niveau de la valeur absolue entre mesure et cosimulation. Nous observons juste une différence de dynamique. En bande X la valeur moyenne mesurée est de 1.08 dB.



Figure 108 : Mesure vs Simulation du facteur de bruit 50Ω du LNA_{HB} (V_{DS}=12V / V_{GS}=-1.25V / I_{DS}=45mA) en bande X.

3.8 LNA#B : Mesure vs Simulation - Performances Non-Linéaires RF

Le LNA_{#B} offre également un point de compression inférieur à la simulation (cf. Figure 109). Le IP_{1dB} apparaît à 15 dBm en mesure, au lieu de 20 dBm en simulation. Les caractéristiques DC souffrant du même problème pour les deux dimensions de composants, la surestimation du niveau RF avant compression semble inhérente au modèle technologique (pour ce run en tout cas). Le modèle non linéaire du HEMT 8*50µm semble malgré tout plus conforme aux simulations. En effet, la décroissance prématurée du gain peut provenir du fait que ce dernier est légèrement plus important en mesure, nous observons une diminution de la pente après la compression qui permet à la mesure de recoller avec la simulation. Il peut s'agir ici d'un phénomène d'autopolarisation qui modifie le gain, donc la courbe de compression. En effet, à P_{1dB} le courant du LNA_{#B} est égal à 79mA, soit une augmentation de près de 75% par rapport à la valeur initiale.



Figure 109 : Mesure vs Simulation : Gain(Pin) et P_{OUT}(Pin) avec report des points de compression à 1 dB simulé et mesuré pour le LNA#B (V_{DS}=12V / I_{DS}=45 mA)

3.9 Comparatif des performances

Nous avons montré dans les études comparatives ci-dessus, une bonne concordance entre mesures et simulations, que ce soit au niveau des paramètres S et/ou du facteur de bruit. Les analyses non linéaires fournissent des points de compression inférieurs aux simulations pour les LNAs dans tous les modes polarisations. Ainsi, si les valeurs absolues divergent (entre 5dB et 8dB), les dynamiques observées restent en accord avec celles des simulations. La Figure 110 rend compte des performances non linéaires des deux LNAs. Le LNA_{#A} offre ainsi la possibilité de faire varier de 10 dB son P1_{dB} entre les deux modes de polarisation déclenchés sur signal RF d'agression critique (réglable). Il bascule donc d'un IP_{1dB}=3dBm en configuration faible bruit à IP_{1dB}=13dBm en mode agression EM. Le composant 6*40µm sélectionné sur ce critère d'élasticité (ΔP1_{dB}) permet de faire tendre ces performances non linéaires vers celles d'un HEMT de dimension plus importante. Le LNA_{#B} s'articulant autour d'un transistor de plus grande taille 8*50µm, possède un IP_{1dB} de 15dBm. Ce dernier possède également la puissance de saturation la plus élevée (27 dBm), cette caractéristique est intrinsèque à la dimension et à la polarisation de l'élément actif.



Figure 110 : Gain(P_{IN}) et $P_{OUT}(P_{IN})$ avec report des points de compression à 1 dB simulé et mesuré pour le LNA_{#A} en mode faible bruit (V_{DS} =5V / I_{DS} =30 mA), LNA_{#A} en mode agression EM (V_{DS} =12V / I_{DS} =73 mA) et le LNA_{#B} (V_{DS} =12V / I_{DS} =45 mA) à 10 GHz

L'augmentation de la linéarité étant conforme aux exigences initiales, au moins en variation relative (ou élasticité, en regard du caractère reconfigurable), il convient de regarder si le dispositif reste opérationnel sur les deux points de repos. Pour ce faire, les paramètres S des deux LNAs sont reportés sur la Figure 111. Concernant le LNA_{#A}, nous constatons une légère dégradation du paramètre S₁₁ de l'ordre de 0.3dB à 8 GHz. Le gain petit signal reste inchangé entre les deux points de repos. Une dégradation plus importante est observée sur S₂₂, même si en termes de dynamique, cette dernière reste conforme aux simulations.

Comme initialement prévu, le LNA_{#B} possède un gain inférieur de 1.5 dB à celui du LNA_{#A}, dû au HEMT de plus grande dimension utilisé pour cette version. Les adaptations entrées/sorties sont meilleures, car moins contraintes par les compromis inhérents à la conception de design bimodale.



Figure 111 : Paramètres S₁₁, S₂₁ et S₂₂ pour le LNA_{#A} en mode faible bruit (V_{DS}=5V / I_{DS}=30 mA), LNA_{#A} en mode agression EM (V_{DS}=12V / I_{DS}=73 mA) et le LNA_{#B} (V_{DS}=12V / I_{DS}=45 mA) en bande X.

Les mesures du facteur de bruit pour les différents LNAs monoétage sont reportées sur la Figure 112. Le LNA_{#A} dans sa configuration faible bruit établit un NF₅₀=0.88 dB de moyenne sur la bande X. Le changement vers un point de repos permettant d'augmenter le P_{1dB} de 10dB entraîne l'augmentation du facteur de bruit de 0.55dB. Soit une valeur de 1.43dB de moyenne sur la bande X pour le LNA_{#A} en mode agression EM. Le LNA_{#B} possède un NF₅₀=1.08dB de moyenne sur la bande X. Il permet ainsi de fournir des performances non linéaires légèrement supérieur à celles du LNA_{#A} tout en assurant un facteur de bruit intermédiaire entre les deux modes. En somme, il n'offre pas le même niveau de détectivité et de gain que le LNA_{#A} en fonctionnement nominal. En revanche, en cas d'agression EM ce dernier permet de s'affranchir de tous stratagèmes de repolarisation tout en fournissant un IP_{1dB} élevé.



Figure 112 : Facteur de bruit 50 Ω (NF₅₀) et moyenne glissante associée pour le LNA#A en mode faible bruit (V_{DS}=5V / I_{DS}=30 mA), LNA#A en mode agression EM (V_{DS}=12V / I_{DS}=73 mA) et le LNA#B (V_{DS}=12V / I_{DS}=45 mA) en bande X.

L'intérêt de cette méthode de repolarisation afin de rendre le récepteur plus robuste est donc expérimentalement établi sur le principe des performances petit-signal, en bruit et en puissance de compression en entrée. Le LNA_{#A} permet d'exploiter le plein potentiel d'une technologie en conciliant un facteur de bruit se situant à la limite de ce que la technologie est capable de fournir avec des performances non linéaires proches des dimensions de HEMT normalement réservées aux applications robustes. Les performances petit signal et l'élasticité maximale sont assurées par le choix initial judicieux du HEMT. Dans une dernière partie, il reste à vérifier les niveaux critiques de puissance RF que sont en capacité d'endurer les différentes versions de LNAs réalisées.

3.10 Stress RF : Monoétages

Une fois la preuve de concept effectuée, nous souhaitons comparer le niveau de protection offert par notre méthode, comparativement à un LNA robuste conventionnel (LNA_{#B}) [3].

3.10.1 Procédure de test

Pour ce faire 3 LNAs (deux LNA_{#A} et un LNA_{#B}) sont soumis aux séquences de contraintes décrites dans la Figure 113. Pendant la séquence de contrainte, la puissance RF de sortie P_{out} , le courant de drain statique I_{DS} et le courant de fuite de la grille I_{GS} sont suivis tout au long des stress par paliers. La mesure du facteur de bruit NF₅₀ et celle des paramètres [S] sont effectuées avant et après un stress de 20 dBm (séquence #1), et après un stress de 30 dBm (séquence #2). Ces mesures, effectuées pendant et après le stress, permettent d'évaluer l'intérêt de l'approche choisie en ce qui concerne la robustesse des circuits [4].

La procédure de stress consiste à commander un synthétiseur de puissance RF pour effectuer un step-stress à partir de 10 dBm, puis à augmenter la puissance par paliers de 5 dB toutes les 5 minutes. Trois séquences successives sont utilisées pour chaque LNA. Les différents éléments du banc expérimental, ainsi que l'étalonnage de ce dernier, sont pris en compte pour déterminer les puissances effectives d'entrée et de sortie aux bornes du LNA.

La procédure est menée sur trois LNAs (2 LNA_{#A} et 1 LNA_{#B}), les mesures de reprises seront organisées comme décrit ci-dessous :

- Test 1 : LNA_{#A} fonctionnant en configuration faible bruit durant l'intégralité de la procédure
- Test 2 : LNA_{#A} basculant en mode agression EM à chaque début de séquences de stress. Les mesures de reprises sont pour leur part effectuées et présentées en configuration faible bruit.
- Test 3 : LNA_{#B} ne fonctionnant que sur son unique point de repos nominal.

La comparaison entre les tests 1 et 2 permettra de statuer quant aux niveaux de protection offerts par un changement de point de repos pour un composant donné. Le comparatif des tests 2 et 3 permettra de vérifier l'influence éventuelle de la dimension physique du

composant, le LNA_{#A} en mode agression EM et le LNA_{#B} possédant des P_{1dB} relativement proches [5].



Figure 113 : Séquence de stress RF à 10 GHz, avec périodes de récupération. Chaque LNA est soumis à 3 séquences successives (séquence#1, séquence#2 et séquence#3-destructive). Les mesures de reprise sont effectuées avant le stress, et après la séquence#1, la séquence#2 (la séquence#3 est destructive).

Toutes les mesures ont été effectuées sur la station TS200 de MPI, avec des sondes RF de puissance (cf. Figure 114). Le synthétiseur RF associé à un amplificateur de puissance délivre une puissance incidente aux dispositifs pouvant aller jusqu'à 38 dBm, et un coupleur/atténuateur est connecté à un analyseur de spectre pour la mesure du S₁₁ en présence d'un signal RF non linéaire. La puissance de sortie est mesurée avec le capteur de puissance Keysight U8487A. Les mesures de reprise en charge sont effectuées avec la série PNA-X 5244b de Keysight avec l'option 029 pour les mesures de bruit HF.



Figure 114 : Banc d'essai pour les mesures de stress RF à 10 GHz et les mesures de reprise NF50 et paramètre [S].
3.10.2 Mesure durant le stress RF

Outre les mesures de reprises, des relevés de la puissance de sortie (P_{out}), du gain dynamique, du courant de drain (I_{DS}) et du courant de fuite sous la grille (I_{GS}) ont été effectués durant la procédure décrite Figure 113. Chaque point de mesure est relevé tous les 5dB juste avant le basculement vers le pallier suivant, dans l'objectif d'avoir une mesure stabilisée excluant le biais thermique.

Nous pouvons voir sur la Figure 115 que le LNA_{#B} atteint une puissance de saturation en sortie plus élevée, ce qui est dû au fait que le composant actif intégré à ce LNA est plus grand. Malgré des niveaux de puissances RF élevés, les dispositifs testés conservent une reproductibilité dans le tracé des caractéristiques non linéaires avant et après application des séquences 1 et 2.



Figure 115 : Puissance de sortie (Pout) en fonction de la puissance d'entrée (Pin) pour le LNA#A agile (en configuration faible bruit et en mode agression EM) et le LNA#B, pour un stress RF réalisé à 10 GHz. Les trois séquences de stress sont représentées, conformément à la procédure d'essai décrite à la Figure 113.

Sur la Figure 116, la puissance de sortie est normalisée par rapport à la puissance incidente afin d'obtenir le gain dynamique. Les points de compression apparaissent très proches de ceux mesurés sur l'étude non linéaire précédente. Il y est mis en évidence de forts niveaux de compression RF sous puissance d'entrée élevée, surtout pour le LNA_{#A} qui tend, en configuration faible bruit vers un gain de -10dB à puissance P_{IN}= 30 dBm.



Figure 116 : Gain dynamique (dB) en fonction de la puissance d'entrée (Pin) pour le LNA_{#A} agile (en configuration faible bruit et en mode agression EM) et le LNA_{#B}, pour un stress RF réalisé à 10 GHz. Les trois séquences de stress sont représentées, conformément à la procédure d'essai décrite à la Figure 113.

La Figure 117 décrit la fluctuation du courant de drain en fonction de la puissance incidente. Nous constatons une augmentation de la consommation de tous les composants en fonction de P_{IN}. Cette dernière s'explique par l'entrée en compression des transistors favorisant les phénomènes d'autopolarisation (harmoniques d'ordre pair qui se replient sur la composante DC). Nous observons néanmoins deux dynamiques différentes, le LNA_{#A} connaît une augmentation maximale de 25% de son courant de drain sur ses deux points de repos, quand le LNA_{#B} voit lui une augmentation de 200 %. Passé un certain niveau de puissance les courants de drain tendent à rechuter, ces décroissances apparaissent à 15dBm pour le LNA_{#A_Faible_Bruit}, 20 dBm pour le LNA_{#A_Agression_EM} et 25dBm le LNA_{#B}. Elles peuvent s'expliquer par une dégradation du composant actif, et sont concomitantes avec l'augmentation du courant de grille.



Figure 117 : Courant de drain (I_{DS}) en fonction de la puissance d'entrée (Pin) pour le LNA#A agile (en configuration faible bruit et en mode agression EM) et le LNA#B, pour un stress RF réalisé à 10 GHz. Les trois séquences de stress sont représentées, conformément à la procédure d'essai décrite à la Figure 113.

La variation du courant de fuite I_{GS} apparaît pour une puissance RF d'entrée plus élevée. Même si les dynamiques ne sont pas similaires entre les 3 LNA étudiés, notons que ces 3 LNAs partagent le même courant de fuit maximale : I_{GS_MAX}=10 mA. Comme pour le courant de drain, le courant de grille semble indiquer une défaillance non récupérable pour le LNA_{#A} pour un stress supérieur à 20dBm. En effet, sur ces deux facteurs de mérite, la dernière séquence ne semble pas suivre le même trajet que les autres. Le courant de grille) aux alentours de 11-12 dBm pour le LNA_{#A} respectivement en configuration faible bruit et en mode agression. Pour le LNA_{#B}, ce dernier apparaît aux alentours des 16 dBm, cette valeur plus importante ainsi que le courant de fuite nominal plus élevé sont expliqués par la plus grande dimension du HEMT. Le phénomène d'inversion n'est pas reporté sur la Figure 118, car il faudrait un pas en puissance beaucoup plus fin que celui implémenté dans la procédure : néanmoins cette inversion a été visualisée sur les multimètres de mesure.



Figure 118 : Courant de fuite de la grille (I_{GS}) en fonction de la puissance d'entrée (Pin) pour le LNA#A agile (en configuration faible bruit et en mode agression EM) et le LNA#B, pour un stress RF réalisé à 10 GHz. Les trois séquences de stress sont représentées, conformément à la procédure d'essai décrite à la Figure 113.

Les mesures effectuées durant les séquences montrent une bonne reproductibilité des facteurs de mérite présentés. Un phénomène de dégradation ne semble apparaître qu'après le stress à 20 dBm pour le LNA_{#A}. Les séquences après un stress de 10 dBm puis 15 dBm montrant les mêmes résultats que pour le LNA vierge.

3.10.3 Mesure de reprises : Paramètres d'adaptation

Des mesures à t=0 sont donc comparées à des mesures de reprises après un stress RF montant à 20 dBm, puis à 30 dBm. Concernant le test 2, même si le LNA_{#A} est maintenu en mode agression EM durant le stress, les mesures des paramètres S sont présentées en mode nominal faible bruit afin d'être comparées avec le test 1 : cela permet de vérifier sur le mode protection est efficace en termes de maintien des capacités linéaires et en bruit du composant après la séquence d'agression (retour en mode nominal « faible bruit »).

Les résultats sur les paramètres d'adaptation S_{11} et S_{22} sont respectivement affichés sur les Figure 119 et Figure 120. Notons que les 2 LNA_{#A} pris pour les tests 1 et 2 ne présente pas rigoureusement le même S_{11} , avec un écart initial de 0.4 dB en défaveur du LNA utilisé pour le test 2.

- Le S₁₁ du LNA_{#A} maintenu dans sa polarisation faible bruit durant les tests RF présente une dégradation supérieure à 1 dB dès le premier pallier à 20 dBm. Après un stress RF montant à 30 dBm, son adaptation d'entrée est dégradée de 2.8 dB par rapport à la valeur initiale.
- Quand ce même LNA_{#A} bascule en mode agression EM durant les tests, la montée à 20 dBm n'a aucune incidence sur son S₁₁. Son adaptation d'entrée est dégradée de moins 1 dB après un stress 30 dBm par rapport à sa valeur initiale.

 Le LNA_{#B} connaît lui une variation très légère de son S₁₁ durant la procédure de test, les stress abondant plutôt vers une amélioration du paramètre d'adaptation d'entrée.



Figure 119 : Mesure du S₁₁ de 8 GHz à 12 GHz à l'état initial t0, après la séquence #1 (Pin=20 dBm) et après la séquence #2 (Pin=30 dBm). Test 1 : LNA_{#A} fonctionnant en configuration faible bruit durant l'intégralité de la procédure. Test 2 : LNA_{#A} basculant en mode agression EM à chaque début de séquences de stress. Test 3 : LNA_{#B}.

Concernant les adaptations de sortie, tous les tests conduisent à une dégradation du S₂₂ après application d'une puissance RF en entrée de 20 dBm, ce phénomène de dégradation est plus marqué sur le test 1, quand il semble moins prononcé pour le test 2, et qu'il se stabilise pour le test 3 (LNA_{#B}).



Figure 120 : Mesure du S₂₂ de 8 GHz à 12 GHz à l'état initial t0, après la séquence #1 (P_{IN}=20 dBm) et après la séquence #2 (P_{IN}=30 dBm). Test 1 : LNA_{#A} fonctionnant en configuration faible bruit durant l'intégralité de la procédure. Test 2 : LNA_{#A} basculant en mode agression EM à chaque début de séquences de stress. Test 3 : LNA_{#B}.

3.10.4 Mesure de reprises : Gain petit signal

Concernant le gain petit signal, comme explicité par la Figure 121, après un stress à hauteur de 20 dBm appliqués en entrée, aucun LNA ne connaît de variation de son gain (LNA_{#A} du test 1 varie de 0.1 dB).

- Après un stress à 30 dBm, le LNA_{#A} du test 1 connaît une dégradation de son gain de 1.5dB.
- Dans le test 2, le LNA_{#A} ne connaît qu'une légère dégradation de son gain (≈0.2 dB).
- Le LNA_{#B}, ne subit quant à lui aucune dégradation sur S₂₁.

Nous observons une corrélation entre les résultats obtenus sur la Figure 121 et la Figure 119, laissant penser que la chute du gain est due à la dégradation de l'adaptation d'entrée. Pour émuler les mécanismes de dégradation, nous avons successivement placé des condensateurs entre les jonctions grille-source et grille-drain. Lorsque nous plaçons une capacité en extrinsèque entre la grille et la source [100 fF -200 fF], nous obtenons les mêmes dynamiques de dégradations que celles observées lors des différentes séquences de stress.



Figure 121 : Mesure du S₂₁ de 8 GHz à 12 GHz à l'état initial t0, après la séquence #1 (Pin=20 dBm) et après la séquence #2 (Pin=30 dBm). Test 1 : LNA_{#A} fonctionnant en configuration faible bruit durant l'intégralité de la procédure. Test 2 : LNA_{#A} basculant en mode agression EM à chaque début de séquences de stress. Test 3 : LNA_{#B}.

3.10.5 Mesure de reprises : Facteur de bruit

Les paramètres S semblent malgré tout peu affectés par la séquence 1 de stress RF. Il convient désormais de regarder l'évolution du facteur de bruit sur les 3 différents tests.

La Figure 122 montre que pour le LNA_{#A} maintenu en configuration faible bruit durant le stress, ce dernier subit une forte dégradation de son facteur de bruit ; cette variation est de l'ordre de 0.1 dB après un signal RF incident de 20 dBm, et elle s'accentue jusqu'à 0.5 dB pour un signal P_{IN} de 30 dBm.



Figure 122 : Mesure du facteur de bruit à 50 ohms (NF₅₀) de 8 GHz à 12 GHz (largeur de bande de 40%) à l'état initial t0, après la séquence #1 ($_{IN}$ =20 dBm) et après la séquence #2 (P_{IN} =30 dBm). Le test 1 porte sur le LNA_{#A} uniquement polarisé en mode faible bruit durant la procédure de stress.

La Figure 123 reporte les facteurs de bruit mesurés après le test 2, c'est-à-dire sur le LNA_{#A} mis en mode protection durant la séquence de stress. Nous rappelons que les mesures sont réalisées sur le point nominal faible bruit, mais également sur celui proposant une forte linéarité. Sans surprise nous constatons une évolution du facteur de bruit cohérente entre les deux points de repos mesurés. Après un stress RF de 20 dBm le facteur de bruit connaît une augmentation inférieure à 0.1 dB. Un signal RF de 30 dBm n'entraîne qu'une augmentation inférieure à 0.2 dB. Ces variations sont moins marquées en mode forte-linéarité, en dépit d'un facteur de bruit sensiblement plus élevé conformément à la stratégie adoptée.





Figure 123 : Mesure du facteur de bruit à 50 ohms (NF₅₀) de 8 GHz à 12 GHz l'état initial t0, après la séquence #1 (P_{IN} =20 dBm) et après la séquence #2 (P_{IN} =30 dBm) sous polarisation faible bruit (V_{DS} =5V / I_{DS} =30mA) et en mode agression (V_{DS} =12V / I_{DS} =74mA). Le test 2 porte sur le LNA_{#A} dont la polarisation bascule en mode agression EM durant la procédure de stress.

Ainsi, pour un LNA donné (ici le LNA_{#A}), nous observons que le basculement vers un point de repos offrant de meilleures performances non linéaires, permet également de protéger le système de dégradation de son adaptation d'entrée, de son gain, mais aussi et surtout de son facteur de bruit.

La Figure 124 illustre les mesures réalisées sur le LNA_{#B}. Ce dernier ne subit aucune modification notable de son facteur de bruit après un stress à 20 dBm (une tendance fréquentielle légèrement différente démontre toutefois une modification des conditions d'adaptation petit signal du composant après le stress 20 dBm). Après un stress de 30 dBm, l'augmentation du NF₅₀ du dispositif reste contenue entre 0.1 dB et 0.2 dB.



Figure 124 : : Mesure du facteur de bruit à 50 ohms (NF₅₀) de 8 GHz à 12 GHz, l'état initial t0, après la séquence #1 (P_{IN} =20 dBm) et après la séquence #2 (P_{IN} =30 dBm). Le test 3 porte sur le LNA_{#B}.

Une conception dites « robuste », i.e. utilisant un composant actif de plus grandes dimensions, fourni comme attendu un niveau de protection accrue par rapport au test 1. Ce niveau de protection et malgré tout comparable aux résultats obtenus lors du test 2 sur le LNA_{#A} placé en mode agression EM.

La méthode de conception proposée, en plus de faire tendre notre circuit LNA_{#A} vers les performances non linéaires du LNA_{#B} utilisant un composant de dimension 66% plus gros, permet donc d'offrir un niveau de protection quasi équivalent à celle de la méthode de conception dite robuste. La détectivité de notre approche offre les meilleures performances relativement à la conception robuste. Ceci est toutefois obtenu au prix de la nécessité de reconfigurer le LNA en polarisation, et de détecter la puissance RF incidente afin de déclencher le processus de repolarisation.

3.10.6 Mesure de reprises : SOA

Comme nous avons pu le voir sur la Figure 117, le courant de drain augmente avec la puissance RF incidente sur le composant. La puissance DC à dissiper par le composant actif augmente donc, même lorsque l'on considère la chute de tension V_{DS} liée aux pertes résistives du chemin de polarisation. Cette augmentation est à pondérer par le fait que la conversion d'énergie RF croit également : aussi, quand le dispositif entre en compression le delta entre énergie RF incidente et sortante s'amenuise (chute du gain). Si nous prenons en compte tous ces phénomènes concomitants et que l'on pondère par la dimension du HEMT, il est possible de tracer la puissance dissipée par le composant sur la Figure 125. Nous pouvons voir que le LNA_{#A_Agression_EM} sort de la SOA (4W/mm²) à partir du pallier à 15dBm. Cela est dû à l'augmentation du courant de drain (autopolarisation).

Si nous avons également suivi les évolutions d'autres paramètres tels que le rendement en puissance η et en valeur ajoutée η_{PAE} , ces derniers ne sont absolument pas pertinents pour une approche LNA. En effet, même si le LNA est amené à fonctionner sous condition non linéaire, l'efficacité énergétique d'un tel circuit ne représente aucun intérêt dans la mesure

où il reste peu gourmand en énergie DC, contrairement à son homologue coté émission (amplificateur de puissance).



Figure 125 : Puissance dissipé (mW/mm²) en fonction de la puissance d'entrée (Pin) pour le LNA#A agile (en configuration faible bruit et en mode agression EM) et le LNA#B, pour un stress RF réalisé à 10 GHz.

3.10.7Limites de la procédure de test

Les mesures faites durant les tests et après chaque séquence ont été poussées jusqu'à observer a minima une dégradation sur le facteur de bruit, mais aussi sur d'autres facteurs de mérite. Initialement cette procédure aurait dû être poursuivie jusqu'à la limite de 38 dBm imposée par le banc de la Figure 114. Le pallier suivant les séquences 1 et 2 était à un niveau de puissance RF d'entrée de 35dBm, puis en fonction des dégradations éventuellement constatées nous aurions incrémenté par pas de 1 dB ou directement jusqu'à 38dBm.

La séquence 3 allant jusqu'à 35dBm a abouti à une défaillance catastrophique de tous les LNAs. La destruction d'un composant est illustrée sur la Figure 126. Il est possible de voir que c'est la grille qui est à l'origine de cette rupture. La position de grille mise en cause est aléatoire sur chaque circuit.



Figure 126 : Défaillance du composant 8*50µm pour un signal RF de 35dBm. Observation faite au microscope Hirox HRX-01.

Notons également que l'alimentation des LNAs se fait à courant de drain constant. Néanmoins il est important de souligner que la tension de grille doit être réajustée après chaque séquence. En effet les stress RF ont tendance à faire glisser la tension de seuil V_{TH} (à l'identique d'un mécanisme de dérive PBTI). La variation du V_{GS} des différents LNA est reportée dans le Tableau 6. Notons que cette variation est contenue, car un burn-in DC est effectué au préalable.

Tableau 6 : Variation de la tension V_{GS} des différents LNAs l'état initial t0, après la séquence #1 (Pin=20 dBm) et après la séquence #2 (Pin=30 dBm). Test 1 : LNA_{#A} fonctionnant en configuration faible bruit durant l'intégralité de la procédure. Test 2 : LNA_{#A} basculant en mode agression EM à chaque début de séquences de stress. Test 3 : LNA_{#B}.

	V _{GS}	V _{GS}	V _{GS} Après un stress de	
	Sans stress RF	Après un stress de		
		20dBm	30dBm	
Test 1 (LNA _{#A})	-0.8 V	-0.8 V	-0.72 V	
I _{DS} =30mA				
Test 2 (LNA _{#A})	-0.95 V	-0.95 V	-0.93 V	
I _{DS} =30mA				
Test 3 (LNA _{#B})	-1.15 V	-1.1 V	-1.1 V	
I _{DS} =45mA				

3.11 LNA deux étages : PCB

L'autre partie de cette étude concerne le LNA deux étages dont la conception est détaillée dans le chapitre 2. Ce dernier s'appuie sur le même principe que le LNA_{#A}, à la différence que seules les tensions de grille des deux étages est exploitée afin d'obtenir la même élasticité que le dispositif monoétage. Une fois le collage de la puce MMIC sur PCB effectué, le schéma de régulation de tension est décrit sur la Figure 127. Une liaison par fils de bondings est faite entre le coupleur monoétage (plot coplanaire RF) et le PCB (ligne 50 ohms connectée au convertisseur RF-DC). Ce convertisseur RF/DC (LTC5596 de Analog Devices) est placé au plus

proche du MMIC. Il s'agit d'un détecteur de puissance RMS fonctionnant entre 100MHz à 40GHz avec une gamme dynamique en puissance de 35dB. La tension de sortie ainsi que l'erreur linéaire en fonction de la puissance d'entrée à 10 GHz sont reportées sur la Figure 128 [6]



Figure 127 : Schéma de principe du fonctionnement conjoint PCB/MMIC.



Figure 128 : Tension de sortie et erreur linéaire en fonction de la puissance d'entrée à 10GHz du LTC5596 de Analog-Devices

Un signal DC proportionnel à la puissance RF issue du coupleur 20 dB sur le MMIC gère donc les basculements des tensions de grille des deux étages. La partie droite du PCB décrivant le schéma du montage utilisant des comparateurs et des bascules à hystérésis est explicitée sur la Figure 129 (nota : la partie gauche de ce même PCB étant présenté Figure 90). Les amplificateurs opérationnels (LT1814) constituant la bascule de Schmidt sont choisis pour leurs temps de montée et de descente rapides. Le PCB est alimenté par du +5V/-5V ; il est muni d'un potentiomètre permettant de régler la tension en sortie du détecteur à partir de laquelle le système bascule d'un mode faible bruit vers le mode agression. L'utilisation d'un

trigger de Schmidt permet quant à lui de définir deux seuils de basculement différents pour obtenir un cycle d'hystérésis. À la suite de cela, ce signal de commande (en saturation entre OV et 5V) est divisé en deux voies, une dédiée à V_{GS1} (1^{er} étage), l'autre à V_{GS2} (2^{ème} étage). Deux montages soustracteur permettent de régler les tensions des deux modes pour chacune des grilles de manière indépendante. Les vitesses de basculement seront présentées ultérieurement sur un fonctionnement global.



Figure 129: Partie du PCB dédié à la régulation des tensions de grille du LNA deux étages et schéma équivalent du régulateur avec l'utilité de chaque bloc.

Les mêmes circuits de polarisation que ceux développés pour la stabilité des LNAs monoétages sont implémentés pour le LNA deux étages.

3.12 LNA deux étages : Paramètres S et bruit

Comme pour les LNAs monoétage, nous allons dans un premier temps comparer les mesures et les simulations des deux modes de fonctionnement du LNA : nominal faible bruit et robuste sous agression EM. Dans les deux points de repos, chaque transistor fonctionne avec un V_{DS} fixe. Cette tension est de 5V pour le premier étage (V_{DS1}) et de 13V pour le second (V_{DS2}).

3.12.1 Mesures vs Simulations : Mode Faible Bruit

En polarisation faible bruit, les courants de drain sont fixés à 30 mA pour le premier étage (I_{DS1}) et à 45 mA pour le second (I_{DS2}) . Après une étape de burn-in DC permettant d'obtenir des valeurs de tension de seuil stables, les mesures sont effectuées.

La Figure 130 reporte un niveau de gain cohérent avec la simulation, mais des écarts assez importants au niveau des paramètres d'adaptations. L'adaptation d'entrée se trouve dégradée quand celle de sortie est sensiblement améliorée. Il est bien entendu possible d'ajuster à la marge les niveaux d'adaptations en jouant sur les différentes polarisations des deux étages. Cependant, comme le LNA fonctionne en régime faible bruit, c'est ce critère qui est privilégié, tout en jugeant des niveaux d'adaptation entrée/sortie satisfaisants. Malgré ces écarts, les critères du cahier des charges restent satisfaits, grâce aux analyses de dispersions réalisées au préalable lors de l'étude circuit.



Figure 130 : Mesure vs Simulation du LNA deux étages en configuration faible bruit (V_{DS1}=5V / I_{DS1}=30mA & V_{DS2}=13V / I_{DS2}=45mA) en bande X. Paramètres S₁₁, S₂₁ & S₂₂.

Le facteur de bruit est reporté sur la Figure 131. La simulation indique un facteur de bruit de 1.1 dB de moyenne sur la bande X quand la mesure fournit un NF de 1.5 dB de moyenne sur le même intervalle fréquentiel. Cet écart de 0.4 dB est supérieur à l'écart relevé lors des études monoétages. Il n'est cependant pas surprenant ni anormal, au vu de la complexité plus importante de la version à deux étages en cascade. Ces performances seront jugées ultérieurement en comparaison avec l'état de l'art publié dans ce domaine.



Figure 131 : Mesure vs Simulation du facteur de bruit 50Ω du LNA deux étages en configuration faible bruit ($V_{DS1}=5V/I_{DS2}=35mA \& V_{DS2}=13V/I_{DS2}=42mA$) en bande X

3.12.2 Mesures vs Simulations : Mode Haute Linéarité

À l'instar des études monoétage, il n'est pas possible d'amener les composants sur les mêmes points de repos statiques que ceux prévus en simulation. Néanmoins, si les niveaux de courants ne sont pas aussi élevés, la Figure 132 montre que les paramètres S tendent à être plutôt proche du point de repos souhaité. Nous constatons un gain légèrement supérieur ainsi qu'une adaptation de sortie plus favorable. En mode « Haute Linéarité » les courants de drain sont respectivement réajustés à 70 mA et 110 mA respectivement pour le premier et le second étage.



Figure 132 : Mesure vs Simulation du LNA deux étages en mode haute linéarité (V_{DS1}=5V / I_{DS1}=70mA & V_{DS2}=13V / I_{DS2}=110mA) en bande X. Paramètres S₁₁, S₂₁ & S₂₂.

Concernant le facteur de bruit sur ce point de repos, il est de 1.3 dB en simulation et il monte à 1.9 dB en mesure. Un écart de 0.6 dB est donc relevé. Il est difficile de rétro simuler le fonctionnement sur ce point de repos à cause de la non-concordance la polarisation DC. Le choix définitif des niveaux de courants sur lequel établir le point de repos s'est donc fait en fonction des études électriques bas-niveau (paramètres S) et fort-niveau.



Figure 133 : : Mesure vs Simulation du facteur de bruit 50Ω du LNA deux étages en mode haute linéarité ($V_{DS1}=5V/I_{DS2}=70mA \& V_{DS2}=13V/I_{DS2}=110mA$) en bande X.

3.13 LNA deux étages : Performances Non-Linéaires

En théorie, le LNA deux étages possède la même élasticité que le LNA_{#A} monoétage. Si les critères non linéaires sont subis en polarisation faible bruit, ils deviennent un critère de sélection et de conception dans l'établissement du point de repos « Haute Linéarité ». Comme pour l'étude monoétage, nous constatons des P_{1dB} mesurés inférieurs aux simulations.

3.13.1 Mesures vs Simulations : Mode Faible Bruit

En mode faible bruit nous obtenons un IP_{1dB} =-5dBm, ce qui correspond à une valeur inférieure de 8 dB par rapport à la simulation. Cet écart de valeur est cohérent avec ceux relevés sur les

versions monoétage. Cela nous conforte sur l'idée d'un défaut de cohérence entre le modèle et la réalisation technologique de ce run.



Figure 134 : : Mesure vs Simulation : Gain(Pin) et POUT(Pin) avec report des points de compression à 1 dB simulé et mesuré pour le LNA deux étages en configuration faible bruit (V_{DS1}=5V / I_{DS1}=35mA & V_{DS2}=13V / I_{DS2}=42mA) à 10GHz.

3.13.2 Mesures vs Simulations : Mode Haute Linéarité

Le même écart mesure/simulation est relevé sur le mode « Haute Linéarité ». Le IP_{1dB} est ici de 5 dBm en mesure contre 13 dBm en simulation. Nous pouvons également voir que la saturation de la puissance de sortie tend à apparaître plus tôt en mesure.



Figure 135 : Mesure vs Simulation : Gain(Pin) et POUT(Pin) avec report des points de compression à 1 dB simulé et mesuré pour le LNA deux étages en mode haute linéarité (V_{DS1}=5V / I_{DS1}=70mA & V_{DS2}=13V / I_{DS2}=110mA) à 10GHz.

3.14 LNA deux étages : Etat de l'art

L'établissement du point de repos à des courants inférieurs à ceux initialement prévus en simulation permet de polariser les deux étages à des tensions V_{GS} inenvisageables en simulation. Cette opportunité fait naître un troisième régime opérationnel, où la linéarité du dispositif est accrue en entrée [7]. Ce régime est précisé en tracé noir sur la Figure 136 : nous

pouvons y voir que le gain est réduit d'environ 3-4dB, quand le IP_{1dB} augmente de 4dB. La puissance de sortie semble plafonner au même niveau de puissance (≈27 dBm) que le point de repos « Haute Linéarité ». Ces différents points amènent à penser que le LNA deux étages exploite la limite technologique de la D01GH en termes de puissance de sortie, car le OP_{1dB} reste inchangé entre les modes « Haute Linéarité » et « Haute Linéarité avec gain réduit »

Le LNA deux étages possèdent donc une élasticité de 10 dB, pouvant être maximisé à 14 dB si l'on concède une chute du gain de 4 dB. Enfin, en stratégie « ultime » de protection pour des niveaux de puissance encore plus critiques, une dépolarisation des LNA (LNA froid) lui permettrait de résister à de telles agressions dans la mesure de l'absence d'amplification, et même d'une isolation des étages non polarisés. Bien entendu, dans cette configuration, le récepteur est aveugle, ce qui représente la limite de la stratégie de dépolarisation utilisée seule.



Figure 136 : Gain(Pin) et POUT(Pin) avec report des points de compression à 1 dB simulé et mesuré pour le LNA deux étages en mode faible bruit, haute linéarité et haute linéarité avec gain réduit.

La Figure 137 reporte les paramètres des trois régimes sélectionnés. Nous constatons des paramètres S stables, permettant un fonctionnement opérationnel sur les 3 points de repos. Le gain est également stable si l'on fait abstraction du mode où le gain est réduit.



Figure 137 : Paramètres S₁₁, S₂₁ & S₂₂, pour le LNA deux étages en mode faible bruit, haute linéarité et haute linéarité avec gain réduit.

En ce qui concerne les facteurs de bruit associé, ils sont reportés sur la Figure 138. Le mode nominal faible bruit fournit un NF₅₀ de 1.5 dB, et augmente de 0.45 dB en mode « Haute

Linéarité ». Dans le dernier mode de fonctionnement où le gain est réduit, le facteur de bruit augmente jusqu'à 2.1 dB. Rappelons qu'en cas de signal RF trop important le facteur de bruit devient un élément secondaire, l'essentiel étant de rester linéaire et éventuellement en capacité d'interpréter les signaux utiles.



Figure 138 : Facteur de bruit 50Ω du LNA deux étages en mode faible bruit, haute linéarité et haute linéarité avec gain réduit.

La solution proposée sur le LNA deux étages est comparée à d'autres LNAs multiétages du commerce ou du milieu académique et opérant en bande X, dans la Figure 139 et dans le Tableau 7. La Figure 139 prend en compte les deux critères primordiaux d'un LNA robuste que sont le facteur de bruit 50Ω (NF₅₀) et le IP_{1dB}. Nous pouvons voir que notre LNA se place à l'état de l'art sur ces facteurs de mérites. En plus des très bonnes performances intrinsèques, cette solution reconfigurable permet de couvrir un spectre applicatif plus conséquent de par sa capacité à basculer d'un mode faible bruit vers un mode hautement linéaire.



Figure 139 : Point de compression à 1dB en entrée (IP_{1dB}) en fonction du facteur de bruit 50Ω (NF₅₀) pour différents LNAs multiétages commerciaux ou académiques. Étude réalisée à 10 GHz.

Afin de compléter cette étude, les autres facteurs de mérite importants de chaque dispositif sont reportés dans le Tableau 7. Le IP_{1dB} peut par exemple être pondéré par le gain.

Ref	Bande de Fréquence (GHz)	NF (dB)	OP _{1dB} (dBm)	Gain (dB)	S ₁₁ & S ₂₂ (dB)
Notre LNA	8-12	1.5-2	15-25	20.5	<-13
[8]	8-12	1.1	17	55	<-12,7
[9]	8-12	2	19.5	31	<-10
[10]	6-18	1.1	8	25	<-15
[11]	7-11	1	5.5	32	<-12
[12]	8-12	1.1	10	33	<-12
[13]	7-12	1.2	11	19	<-10
[14]	6-18	1.5	10.5	26	<-10
[15]	8-12	1.6-1.75	13	23	
[16]	7-12	>2.5	20	14	<-10
[17]	8-11	1.6-1.95	23	22-30	<-13

Tableau 7 : Bande de fréquence, NF, OP_{1dB}, Gain et paramètres d'adaptation des différents LNAs multiétages commerciaux ou académiques présentés dans la Figure 139.

3.15 Vitesse de commutation

Le LNA à double étage s'appuie donc sur un régulateur de tension implémenté sur PCB. Si les différents AOP ont été choisis sur des critères de vitesse de commutation, il est important de vérifier le laps de temps nécessaire pour basculer d'une polarisation à une autre. Ceci peut s'avérer utile selon le profil d'agression EM subit. La Figure 140 montre des temps de changement de polarisation variant de 20 μ s à 50 μ s. Ces mesures ne prennent en compte que le temps nécessaire à la tension de grille pour basculer du mode faible bruit vers un mode hautement linéaire (et vice-versa).



Figure 140 : Temps de basculement d'un mode polarisation vers un autre des deux signaux VGS pour le LNA 2 étages (oscilloscope Keysight DSOX3034A).

Pour compléter l'étude il convient de regarder le temps nécessaire à l'établissement du courant après l'application d'une tension donnée. Cette étude a été réalisée sur le LNA_{#B} afin de juger du potentiel de la technologie pour des applications pulsées (donc Radar). Pour ce faire, nous avons paramétré une tension de grille à -1.35V. Dans un second temps nous basculons la tension de drain de OV à 12V, puis nous relevons la forme du courant afin de mesurer le temps d'établissement de ce dernier. Le résultat est montré Figure 141. Les temps de montée et de descente sont mesurés égaux à 30 μ s.



Figure 141 : Temps de montée et temps de descente pour l'établissement du point de repos. Mesure effectuée sur le LNA_{#B} à l'aide de l'AMCAD AM3203.

Le temps d'établissement d'un point de repos permet donc d'envisager des applications Radar pulsées pour cette technologie. Le basculement d'un point de repos vers un autre étant lui aussi assez court, il ne pénalisera pas la possibilité d'opérer dans ce mode reconfigurable.

3.15.1 Conclusion

Nous avons montré dans ce chapitre la pertinence de notre approche par reconfiguration d'un LNA entre deux modes opérationnels distincts : un mode nominal à forte détectivité et un mode protection à forte linéarité. Une étude monoétage visant à comparer un LNA robuste conventionnel avec notre LNA reconfigurable a été menée. Elle démontre la possibilité d'exploiter au maximum le potentiel faible bruit et robuste d'un composant en s'affranchissant du compromis imposé par un fonctionnement sur un seul point de repos. La nécessité de prendre un composant de grande dimension pour obtenir une application robuste est également remise question, du fait de la possibilité d'obtenir une élasticité et des performances petit signal identiques, et un comportement en bruit meilleur, avec un composant de dimension moyenne. Concernant la fiabilité, si le composant de taille moyenne s'avère plus sensible dans sa polarisation nominale faible bruit, nous avons vu qu'il peut tendre vers la même robustesse qu'un HEMT de taille plus conséquente lorsqu'il est placé dans le régime à haute linéarité. Sur certains critères de mérite, la conception conventionnelle offre de meilleurs niveaux de protection en relation avec la taille du HEMT.

Afin de fournir une solution plus proche d'une application réelle, un LNA deux étages reconfigurable a été implémenté. Ce dernier se place à l'état de l'art des LNAs robustes en bande X ; à l'instar de sa version monoétage, il permet de s'affranchir du compromis imposé par la polarisation. Pour un LNA donné, Il offre ainsi un champ applicatif plus important. Enfin, ces circuits peuvent être utilisés en mode CW, ou en mode pulsé (les paramètres S pulsés n'ont pas été mesurés dans cette étude, seule la polarisation a été validée).

3.16 Bibliographie

- R. Giofre *et al.*, « On The Burn-in of GaN-on-Si MMIC High Power Amplifiers for SATCOM Applications », in 2022 17th European Microwave Integrated Circuits Conference (EuMIC), IEEE, sept. 2022, p. 224-227. doi: 10.23919/EuMIC54520.2022.9923477.
- [2] B. Pinault, J.-G. Tartarin, D. Saugnon, et R. Leblanc, « A new Method for Designing Robust Low Noise Amplifier », in *Space Microwave Week*, ESA, Éd., Noordwijk, The Neteherlands, 2023.
- [3] B. Pinault, J. G. Tartarin, D. Saugnon, et R. Leblanc, « Impact of RF stress on different topologies of 100 nm X-band robust GaN LNA », *Microelectronics Reliability*, p. 115126, oct. 2023, doi: 10.1016/j.microrel.2023.115126.
- [4] A. Liero, M. Dewitz, S. kuhn, N. Chaturvedi, J. Xu, et M. Rudolph, « On the Recovery Time of Highly Robust Low-Noise Amplifiers », *IEEE Trans Microw Theory Tech*, vol. 58, nº 4, p. 781-787, avr. 2010, doi: 10.1109/TMTT.2010.2041519.
- [5] A. Bettidi, F. Corsaro, A. Cetronio, A. Nanni, M. Peroni, et P. Romanini, « X-band GaN-HEMT LNA performance versus robustness trade-off », in 2009 European Microwave Conference (EuMC), IEEE, sept. 2009, p. 1792-1795. doi: 10.23919/EUMC.2009.5296145.
- [6] L. Technology Corporation, « LTC5596 100MHz to 40GHz Linear-in-dB RMS Power Detector with 35dB Dynamic Range ». [En ligne]. Disponible sur: http://www.linear.com/tapeandreel/.
- B. Pinault, J.-G. Tartarin, D. Saugnon, et R. Leblanc, « A Self-Reconfigurable Highly Linear and Robust X-Band MMIC GaN LNA », in 2023 18th European Microwave Integrated Circuits Conference (EuMIC), IEEE, sept. 2023, p. 13-16. doi: 10.23919/EuMIC58042.2023.10288807.
- [8] RF-LAMBDA, « Wide Band Ultra Low Noise Amplifier 8GHz-12GHz ».
- [9] "RLNA0812G25 data sheet," RF-Lambda, Carrollton, TX, USA.
- [10] « Wideband Amplifier PMA-183PLN+ ». [En ligne]. Disponible sur: www.minicircuits.com
- [11] « CHA1010-99F ». [En ligne]. Disponible sur: www.ums-rf.com
- [12] "CGY2124UH/C1 data sheet," MACOM, Limeil-Brévannes, France.
- [13] "CHA2110-98F data sheet," UMS, Villebon-sur-Yvette, France.
- [14] "CMD157 data sheet," Custom MMIC, Chelmsford, MA, USA

- [15] M. Rudolph *et al.*, « Highly robust X-band LNA with extremely short recovery time », in 2009 IEEE MTT-S International Microwave Symposium Digest, IEEE, juin 2009, p. 781-784. doi: 10.1109/MWSYM.2009.5165813.
- [16] C. Andrei, R. Doerner, O. Bengtsson, S. A. Chevtchenko, W. Heinrich, et M. Rudolph, «Highly linear X-band GaN-based low-noise amplifier», in 2012 International Symposium on Signals, Systems, and Electronics (ISSSE), IEEE, oct. 2012, p. 1-4. doi: 10.1109/ISSSE.2012.6374314.
- [17] S. Zafar et al., « GaN based LNA MMICs for X-Band Applications », in 2020 17th International Bhurban Conference on Applied Sciences and Technology (IBCAST), IEEE, janv. 2020, p. 699-702. doi: 10.1109/IBCAST47879.2020.9044569.

Évaluation de topologies d'amplificateurs faible bruit et robustes en filière GaN pour applications radar ou télécom en bande X.

Chapitre 4 : Vers un circuit reconfigurable totalement intégré MMIC, et perspectives des travaux

4.1 Introduction

Les chapitres précédents se sont attachés à démontrer les intérêts offerts par la conception d'un LNA reconfigurable en dynamique de puissance admissible en entrée. Cette reconfiguration s'opère par un changement de la polarisation en tension des transistors HEMT GaN. En effet, en cartographiant une technologie, il est possible de choisir des dimensions de HEMT maximisant l'augmentation du point de compression, tout en assurant un facteur de bruit optimal, et ce pour une conception donnée. Le plus gros désavantage de la solution proposée réside dans la nécessité d'adapter la tension DC (à minima celle de grille) pour protéger le LNA après avoir détecté la puissance ainsi qu'une partie dédiée au basculement de la tension statique, le tout reporté sur PCB. La partie DC ne pose pas de problème, car tous systèmes embarqués sont conçus avec la même problématique dédiée à l'alimentation ; l'ajout d'un système permettant la bascule d'une polarisation vers une autre ne pénaliserait pas cette partie.

En revanche, si sur un démonstrateur les parties RF et DC peuvent être réalisées en combinant puce MMIC et PCB, une application embarquée de type AESA est fortement contrainte en encombrement par cellule d'antenne, et nécessitera une compartimentation modules RF et cartes PCB. Il serait donc opportun de remplacer le convertisseur RF/DC (LTC5596) implémenté sur PCB par un dispositif remplissant les mêmes fonctionnalités sur le MMIC.

La première partie de ce chapitre s'attachera donc à proposer la conception d'un convertisseur RF/DC MMIC.

Dans une seconde partie, nous proposerons de concevoir un autre système de protection placé en amont du LNA, et qui augmenterait la dynamique de protection du LNA MMIC. De tels atténuateurs commandables sont assez largement publiés dans la littérature, cependant l'indisponibilité de diodes PIN sur les technologies MMIC rendent impossible l'intégration de telles solutions sur la même puce que le LNA. Nous proposerons ici de réaliser un atténuateur commandable avec les HEMT disponibles : ce dernier permettra l'établissement d'un troisième mode de protection, en atténuant le signal de sorte à repousser l'entrée en compression du LNA selon la criticité du signal RF.

Ensuite, nous concevrons une deuxième version du LNA deux étages permettant de fonctionner avec l'atténuateur commandable placé en entrée. Un coupleur sera judicieusement placé de sorte à fournir les bons niveaux de puissances au convertisseur RF/DC.

Ce travail prospectif s'appuie donc sur la version 2 étages précédente, en ajoutant un système de protection supplémentaire à dynamique limitée, et également un détecteur de puissance pour reconfigurer les polarisations du LNA et de l'atténuateur d'entrée. Le tout étant intégré

sur une même puce MMIC totalement compatible avec les contraintes d'intégration des antennes actives fortement compactes dès lors qu'elles fonctionnent à haute fréquence.

La Figure 142 permet de visualiser le principe fonctionnement globale de la puce MMIC développée dans le chapitre 4 lorsque tous les éléments sont connectés. Le chapitre ne fais qu'évoquer le PCB sans détailler sa conception.



Figure 142 : Schéma de principe du fonctionnement de la puce évoquée dans le chapitre 4

4.2 Système de conversion RF/ DC

4.2.1 Principe de fonctionnement

Afin de bâtir un convertisseur RF/DC sur la même puce MMIC que celle du LNA, il convient d'utiliser la même technologie DOXGH. Le principe consiste à utiliser la jonction grille-source d'un transistor HEMT afin de réaliser un redressement de type mono alternance. Le signal sortant possède une moyenne non nulle dont la valeur absolue dépend de l'amplitude du signal RF. Pour extraire la valeur moyenne, un filtre passe-bas passif d'ordre 1 (réseau R-C) est utilisé.

Le Layout du convertisseur est illustré en Figure 143, il reste assez compact et se limite à une surface de 0.5mm².



Figure 143 : Schéma électrique équivalent et Layout du convertisseur RF/DC

La Figure 144 permet de suivre l'évolution de la tension DC aux différents nœuds clefs du circuit notés sur la Figure 143, et en fonction de différents niveaux de puissance d'entrée. La tension injectée sur la grille est supposée parfaitement sinusoïdale dans un premier temps afin de vérifier le principe de fonctionnement du coupleur. Lorsqu'il sera connecté au reste du circuit, il pourra être exposé à des signaux harmoniques, son comportement vis-à-vis d'un signal multi porteuse sera donc vérifié.

La tension en entrée du circuit (grille du HEMT V2) apparaît distordue, cela est lié à la réflexion de l'onde incidente sur la jonction grille-source du transistor, créant une addition entre le signal sinusoïdal incident et la tension réfléchie. Pour appréhender le signal réfléchi, nous intégrons des circulateurs judicieusement placés sur le circuit de simulation et qui permettent de distinguer les contributions des signaux incidents et réfléchis. Si la partie négative de l'alternance sinusoïdale est bloquée par la diode, l'alternance positive se retrouve sur le relevé temporel tel que décrit pour le point 3. Un filtre R série (2 k Ω) et C parallèle (2.3 pF) est placé

de sorte à extraire la valeur moyenne de V3. Nous obtenons ainsi une tension quasi continue V4 dépendante de la puissance RF traversant le LNA.



Figure 144 : Tensions aux différents points clefs du convertisseur RF/DC pour des puissances variant de 10 dBm à 20 dBm par pas de 2dB.

4.2.2 Dimension du HEMT

Les niveaux de tensions DC obtenus offrent une dynamique parfaitement interprétable par des systèmes à amplificateur opérationnel pour ajuster le système de reconfiguration des points de repos du LNA. Nous allons maintenant observer l'impact des dimensions physiques du HEMT sur la tension de sortie DC obtenue. Pour ce faire nous faisons varier le nombre de doigts de grille et nous relevons le niveau de tension DC au point 4, en fonction de la puissance RF. La Figure 145 montre qu'un transistor 4 fois plus petit fournit une tension de sortie 1.5 fois plus grande. Notons que la même étude a été portée sur la largeur de grille, donnant sans surprise des résultats similaires.



Figure 145 : Influence du nombre de doigts du HEMT sur la tension continue obtenue au point 4 en fonction de Pin.

Si nous fixons comme intervalle de puissance de basculement des niveaux compris entre 0dBm et 20dBm alors les tensions fournies par un transistor 8*50µm semblent être tout à fait convenables en vue d'être interprétées par un système de traitement implanté dans la partie DC. De plus l'utilisation d'un transistor 8*40 présentera l'avantage d'être plus robuste vis-àvis de niveaux de tension plus élevés- même s'il reste à confirmer dans quelle mesure cette assertion reste vraie.

4.2.3 Impédance de sortie et connexion à la partie DC

Le premier étage auquel sera connecté ce détecteur sera un montage suiveur utilisant un AOP. Ce dernier sera éventuellement accompagné d'un filtre visant à éliminer les résidus haute fréquence non traités par le filtre RC implémenté sur le MMIC. Le but sera de présenter un montage offrant une impédance d'entrée élevée de sorte que l'appel en courant ne soit pas trop important. L'objectif est de ne pas perturber les réponses obtenues en circuit ouvert. Le transistor n'étant pas alimenté en DC (configuration froide), sa réponse en tension sera fortement dégradée si ce dernier doit fournir trop de courant à la charge.

Nous pouvons voir sur la Figure 146 que pour une impédance de charge de $1M\Omega$ ou plus, la tension de sortie n'est pas affectée. Les amplificateurs commerciaux présentent des impédances d'entrée typiques allant de la centaine de mégaohms au téraohm : cet aspect de l'intégration est donc validé.



Figure 146 : Influence de l'impédance de charge sur la tension continue obtenue au point 4 en fonction de Pin.

De plus le signal au point 4 étant continu, il n'est pas affecté par les phénomènes de propagation. Il sera donc possible d'éloigner physiquement la puce MMIC du montage suiveur sur PCB déporté, sans conséquence sur la validité du signal.

Notons pour la suite de la conception qu'il sera nécessaire de disposer d'un niveau de puissance en entrée du détecteur idéalement compris entre 0dBm et 20dBm si l'on souhaite avoir des tensions interprétables facilement, et pas trop élevées.

4.2.4 Connexion au LNA

La connexion au LNA se fait via un coupleur 10 dB. Lorsque la voie couplée est reliée au convertisseur RF/DC il est nécessaire de placer une résistance entre le signal et la masse. Cette dernière ne sert qu'au référencement de la tension DC sur la grille du transistor. La valeur de la résistance en parallèle étant de 1000 Ω , elle ne vient pas perturber les caractéristiques RF du circuit. De plus, le plot coplanaire d'entrée du détecteur étant relié au LNA par la voie couplée à 10dB, l'impact sur ce dernier est également négligeable.

4.3 Atténuateur commandable

À l'heure actuelle, la technologie D0XGH ne dispose pas de diode intégrée au design Kit. La difficulté de concevoir des diodes PIN sur GaN pousse à envisager d'autres solutions. Pour compléter notre approche, nous souhaitons mettre en place un limiteur actif s'appuyant sur la jonction grille-drain des HEMTs fournies dans le Kit de conception. Cet atténuateur commandable utiliserait le même système de détection de puissance que le LNA. Son objectif est de fournir un troisième mode de protection, complémentaire à l'approche proposée dans cette thèse.

Alors que les modes « Faible Bruit » et « Haute Linéarité » permettent un fonctionnement à gain constant tout en permettant un bon niveau de détectivité, le troisième mode dit de « Protection » aurait pour but d'atténuer la puissance du signal incident. Cependant, l'ajout d'un tel dispositif en amont du LNA impactera fortement le facteur de bruit (à hauteur de l'atténuation). Dans ce mode, la détectivité devient un facteur d'ordre 2, l'objectif étant de protéger le LNA. Cependant, lorsque l'atténuateur reste inactif, les pertes d'insertion doivent être minimisées afin de ne pas pénaliser la détectivité.

Dans les deux premiers modes de fonctionnement, le limiteur doit être passant et ainsi présenter le moins de pertes possible, l'adaptation doit également être surveillée. Lorsque le mode « Protection » est actif, ce dernier doit permettre une atténuation conséquente du signal.

Le limiteur est présenté sur la Figure 147 : le choix des transistors s'est porté vers des éléments de grande dimension. L'objectif étant de protéger le premier étage du LNA, il est compliqué d'envisager l'utilisation de HEMTs plus petit ou de dimensions équivalentes. Deux transistors T1 et T2 sont utilisés en miroir afin de pouvoir dériver l'alternance positive (T1) et négative (T2) du signal RF en utilisant la même jonction grille-drain.

Seule la grille des transistors est commandée, afin de les faire basculer d'un état passant à bloqué : la tension V_{GS} est respectivement réglée à OV et -3V. Les polarisations sont amenées via des résistances de 3 k Ω . L'utilisation de ces dernières, associées avec des condensateurs de 2.3pF, permet un découplage des voies DC et RF. Les transistors sont placés dans cette orientation afin de respecter le sens cristallographique et d'assurer une cohérence avec les autres éléments présents sur le MMIC. Des condensateurs de liaisons sont placés en entrée et en sortie du circuit. Une inductance est placée en sortie, elle améliore l'adaptation et permet de présenter une impédance plus proche du 50 Ω en bande X lorsque le mode « Protection » n'est pas actif. Ce faisant, la transmission se trouve également améliorée dans cette configuration.



Figure 147 : Schéma électrique et Layout du limiteur actif utilisant des HEMTs de la technologie DOXGH (730µm*820µm)

Les résultats des simulations électriques et cosimulation EM sont ensuite comparés. il est possible de retracer les paramètres S (puissance transmise et réfléchie) en fonctions de la puissance incidente en étude non linéaire. Concernant la transmission, cette dernière est reportée sur la Figure 148. Lorsque le limiteur n'est pas actif, et donc en configuration petit signal, les pertes sont de 0.93 dB pour la simulation électrique et 1.1 dB pour la cosimulation. Il est difficile d'obtenir des résultats plus favorables en raison notamment des longueurs de ligne nécessaires (et non réductibles) entre les plots d'entrée et de sortie. L'établissement de la tension de grille des transistors à 0 V rend ces derniers passants. Comme ces transistors sont disposés en parallèle, et créent un chemin électrique vers la masse, le signal transmis s'en trouve diminué (atténué) d'une valeur de -10.3 dB à 10 GHz pour la cosimulation. Il est bien sûr possible d'augmenter le niveau de cette atténuation en cascadant plus de cellules parallèles et en prenant des dispositifs de plus grandes dimensions. Une autre configuration parmi d'autres exploite une configuration où le signal circule entre drain et source [1]. Comme cet atténuateur sera placé en amont du LNA, l'ultime priorité reste de minimiser les pertes d'insertion quand ce dernier n'est pas actif. La valeur symbolique des 1dB nous semblait être un bon objectif de conception, relativement aux pertes des circuits de protection utilisés dans cette bande de fréquence. Nous constatons sur la figure 6 qu'à partir de 15 dBm en puissance d'entrée l'atténuation en mode protection tend à être moins efficace (V_{GS}=0V). Ce phénomène peut s'expliquer par le mécanisme d'autopolarisation du transistor qui repolarise le composant en mode bloqué. D'ailleurs, pour de forts niveaux de puissance RF (>25 dBm), l'auto polarisation des composants les amène à des performances identiques pour les deux modes de polarisation V_{GS}= 0Vet V_{GS}= -3V. La validité d'un tel modèle froid reste toutefois sujette à questionnement : une étude approfondie du transistor seul devra être menée afin d'investiguer si la polarisation à des V_{GS} plus faibles permet de repousser ce phénomène, et de définir quelles sont les limites en termes de tension négatives sur la grille. La sensibilité aux agressions EM sous de telles tensions fortement négatives doit également être validée par des tests dédiés.



Figure 148 : Rapport de la tension transmise par rapport à la tension incidente. 20*log(Vt/Vin) en fonction de la puissance en entrée (Pin) pour VGS=0V et VGS=-3V dans le cadre d'une simulation électrique et d'une cosimulation EM à 10GHz.

De la même manière que pour les pertes d'insertion, l'adaptation d'entrée en fonction de la puissance incidente est reportée sur la Figure 149. Un bon niveau d'adaptation (<-20dB) est observé à 10 GHz quand le limiteur est inactif. Cela permet de minimiser les pertes en transmission du dispositif, mais également de produire un niveau d'adaptation conforme à l'entrée du LNA en chaîne de l'atténuateur. Lorsque le limiteur est actif, l'adaptation est nécessairement dégradée. Cela est dû au fait que l'on dévie le signal RF vers un court-circuit. Un dimensionnement des lignes menant aux plots de masse permet de maximiser l'atténuation.



Figure 149 : Rapport de la tension réfléchie par rapport à la tension incidente. 20*log(VR/Vin) en fonction de la puissance en entrée (Pin) pour VGS=0V et VGS=-3V dans le cadre d'une simulation électrique et d'une cosimulation EM à 10GHz.

Les paramètres S (petits signaux) sont tracés sur toute la bande X, et reportés sur la Figure 150. L'excellente adaptation d'entrée ainsi que celle de sortie sont obtenues grâce à l'inductance prévue à cet effet, telle que la représente la Figure 5. Sans l'ajout de cette dernière, les adaptations sont proches de -5 dB. Concernant l'atténuation, nous pouvons voir qu'elle est extrêmement dépendante de la fréquence. À 10 GHz le ratio atténuation/transmission est intéressant, mais cette étude pourrait également être menée à de plus hautes fréquences, étant donné le côté générique de la topologie utilisée et des performances à plus hautes fréquences de cette dernière. L'atténuation de ce module varie de manière monotone entre 6 dB et 19 dB respectivement pour la fréquence basse et haute de la bande utilisée, et les pertes d'insertion ne dépassent pas 1.5 dB.



Figure 150 : Paramètres S_{11} , S_{21} et S_{22} du limiteur actif en bande X pour VGS=-3V et VGS=0V.

4.4 LNA deux étages

Le LNA deux étages de cette seconde puce s'inspire fortement de la première version. Le premier étage est désormais articulé autour d'un transistor 6*25µm, quand le second réutilise le même dispositif 8*60µm. Le Layout est présenté sur la Figure 151 : il est physiquement contraint par la présence du limiteur en amont et du détecteur de puissance en aval (cf. Figure 154).

Si pour la première version nous n'avions pas prévu de résistance sur les grilles, dans l'optique d'étudier leur impact avéré ou non sur la robustesse du LNA, cette seconde version les intègre en retour d'expérience afin d'améliorer la stabilité du circuit. Une résistance MMIC de $2k\Omega$ est donc implémentée sur la grille de chacun des deux étages. Le circuit de stabilisation de la première puce inclut également une résistance de drain de 10 Ω . Cette dernière est externalisée au circuit MMIC, car elle n'est pas implémentable du fait du niveau de puissance critique qui la parcourt, spécialement en configuration « Haute Linéarité ». Coté stabilisation, nous retrouvons également les résistances de 20 Ω placées entre les condensateurs de découplage et les masses sur les drains et la grille du second étage. Le même filtre passe-haut RC parallèle est aussi placé en sortie du deuxième étage. La stabilité a ainsi été analysée selon les mêmes critères que pour la première version du circuit, en renforçant les marges aux basses fréquences.



Figure 151 : Layout du LNA deux étages (V2)

L'adaptation d'entrée est bien évidemment pensée sur 50 Ω , mais elle est également optimisée de sorte à garantir un bon niveau de performances lorsque le LNA est connecté au limiteur (prise en compte d'une désadaptation relativement au retour de conception du limiteur). L'impédance de sortie de ce dernier étant proche des 50 Ω , nous arrivons à assurer un niveau d'adaptation meilleur que -10 dB dans les deux cas de configuration du limiteur.

Les polarisations des deux modes de fonctionnement du LNA sont les suivants :

- Mode Faible Bruit
 - 1^{er} étage : V_{DS} =5.5V et I_{DS} =30mA (V_{GS} =-1.05V).
 - \circ 2^{ème} étage : V_{DS}=12V et I_{DS}=45mA (V_{GS}=-1.25V).
- Mode Haute Linéarité
 - \circ 1^{er} étage : V_{DS}=5.5V et I_{DS}=90mA (V_{GS}=-0.5V).
 - \circ 2^{ème} étage : V_{DS}=12V et I_{DS}=145mA (V_{GS}=-0.85V).

À l'instar des études menées dans les chapitres 2 et 3, la Figure 152 montre une bonne cohérence entre simulation électrique et cosimulation EM. Au vu des mesures effectuées dans le chapitre précédent, nous disposons d'un niveau de confiance élevé quant à la cohérence attendue entre les mesures et les résultats simulés. Nous avons donc des adaptations entrée et sortie meilleures que -10 dB dans les deux modes de fonctionnement.



Figure 152 : Paramètres S₁₁, S₂₁ et S₂₂ du LNA deux étages (Version 2) en simulation électrique (pointillés) et cosimulation EM (traits pleins) dans les deux modes de fonctionnement « Faible Bruit » et « Haute Linéarité ».

Le facteur de bruit 50 Ω ainsi que linéarité du LNA en fonction des deux régimes de fonctionnement sont simulés sur la Figure 153. Une élasticité de 8 dB est obtenue entre les deux modes, pour une augmentation du NF₅₀ ne dépassant pas les 0.2 dB. Le niveau de confiance porté à ces résultats n'est pas aussi élevé que celui accordé aux simulations des paramètres S. En effet, comme évoqué dans le chapitre précédent, le modèle électrique peine à décrire correctement le comportement en bruit du LNA deux étages, ainsi que l'augmentation de ce dernier lorsqu'il est soumis à de forts niveaux de courants de drain. Des valeurs proches de celles obtenues lors du dernier run sont donc attendues, soit un facteur de bruit plus élevé, surtout pour la polarisation « Haute Linéarité ». Rappelons que cette divergence modèle/mesure est attribuée au fait qu'il n'est pas possible d'avoir des points de repos identiques aux simulations, en raison du courant I_{DS} qui tend à diminuer en conséquence du phénomène d'auto échauffement qui n'est pas traduit efficacement dans la zone proche de la SOA. Ainsi, une élasticité légèrement supérieure est attendue sur la linéarité, même si les IP_{1dB} mesurés des deux modes venaient à être sous-estimés par rapport à ceux de la simulation.



Figure 153 : NF₅₀ en bande X et Gain en fonction de la puissance en entrée (Pin) pour le LNA deux étages fonctionnant dans les deux modes de fonctionnement prédéfinies : « Faible Bruit » et « Haute Linéarité ».

Les performances simulées de ce LNA ne varient pas beaucoup vis-à-vis de celui implémenté dans la première version. L'objet de l'étude n'étant pas la conception d'un nouveau LNA, mais plutôt son intégration dans un système plus complet présentant l'avantage d'être

entièrement intégré sur une seule puce MMIC. Dans cet objectif, nous avons placé un coupleur 10 dB sur la sortie afin de pouvoir le connecter à la partie détection de puissance, en vue de la reconfiguration du LNA en mode protection ou retour au mode nominal selon un niveau de puissance RF préalablement défini. Le coefficient de couplage est choisi de sorte de présenter l'intervalle de variation optimale en puissance au convertisseur RF/DC. Enfin, le circuit limiteur (atténuateur bi-mode) est placé en amont du LNA pour offrir une plus grande dynamique de protection au circuit global.

4.5 Fonctionnement global de la puce

4.5.1 Éléments de test non présentés

L'intégralité de la puce MMIC est présentée Figure 154. Cette vue générale permet d'identifier sur la gauche (plot coplanaire) l'entrée du limiteur, et sur la partie droite (plot coplanaire) la sortie du LNA. Les circuits limiteur, LNA, convertisseur RF-DC sont mis en chaîne avec des plots coplanaires placés en vis-à-vis les uns des autres. Ils peuvent être mesurés indépendamment, ou connectés par fil de bonding pour une mesure globale.

À l'instar de la première version, nous avons tenté de maximiser les 6mm² de circuit disponible (2x3 mm²). Dans les parties non identifiées précédemment, nous retrouvons deux motifs de test :

- Jonction Grille-Drain (HEMT 8*40µm) : elle vise à confirmer le fonctionnement des transistors implémentés dans le limiteur actif. Une caractérisation de la linéarité serait souhaitable de sorte à confronter le modèle, ou à en développer un le cas échéant. Ce motif permettra de développer un modèle de bruit du transistor passant (V_{GS}=0V) et bloqué (V_{GS}=-3V), car les simulations en bruit ne parviennent pas à décrire correctement le fonctionnement du limiteur.
- Jonction Grille-Source (HEMT 8*40µm): ce motif a pour but de fournir plus d'informations sur le transistor dans une configuration avec les deux sources non symétrisées. En effet, le modèle électrique ne semble pas prendre en compte correctement ce cas de figure. Dans le cas du détecteur de puissance, une seule source est utilisée, l'autre étant placée en circuit ouvert. Des niveaux de tension inférieurs à ceux reportés dans la simulation peuvent donc apparaître. Notre étude supporte une division par un facteur 2, voir un facteur 10, sur les niveaux de tension obtenus en simulation. Des tests de robustesse peuvent aussi être engagés de sorte à voir la reproductibilité de tensions de sortie après des contraintes de type step-stress RF. Si des dégradations venaient à fournir des résultats non reproductibles, un coefficient de couplage supérieur devrait être envisagé afin de protéger le détecteur de puissance.

Nous remarquons également la présence de plots non connectés ; ces derniers servent à vérifier la planéité du posé de pointes sans affecter les plots RF des circuits. Cette planéité des circuits MMIC varie d'une puce à l'autre en raison de l'utilisation d'une goutte de colle conductrice pour le report sur circuit PCB : après report des puces MMIC sur PCB, il a été constaté que ces dernières n'étaient pas planes. Le réglage de la planéité relative à chaque
puce/PCB était alors réalisé sur les plots dédiés aux LNAs. Ces nouveaux plots visent donc à solutionner ce problème s'il venait à réapparaître.

Les plots DC ont été agrandis de manière à faciliter le report des fils de bondings.

L'atténuateur, le LNA et le détecteur ainsi que leurs plots GSG respectifs sont placés de sorte à pouvoir être reliés les uns aux autres par bondings, afin de ne former qu'un seul et unique système. L'objectif final étant d'encapsuler la puce afin de faciliter les mesures en vue de différents tests décrits ultérieurement.



Figure 154 : Schéma électrique et Layout global de la puce MMIC V2 intégrant un limiteur actif, un LNA reconfigurable et détecteur de puissance.

4.5.2 Limiteur + LNA

Comme évoqué précédemment, l'adaptation d'entrée du LNA a été pensée de sorte à fournir des paramètres S meilleurs que -10 dB, et ce que l'entrée soit fermée sur 50 Ω ou qu'elle soit connectée à l'atténuateur commandable. Cette adaptation vaut pour les deux modes du LNA, mais n'est pas valide quand l'atténuateur est actif, car ce dernier présente une impédance trop éloignée du 50 Ω . La configuration dans laquelle sont placés les HEMTs constituant l'atténuateur empêche d'obtenir des résultats cohérents concernant le facteur de bruit. L'adaptation entre le limiteur et le LNA n'a été étudiée que sur la base des paramètres S, et pas ceux en bruit. Nous considérerons que le facteur de bruit est attribué aux pertes en transmission du limiteur (soit 1.1 dB quand le limiteur est inactif, et 10 dB quand ce dernier est mis en œuvre). Cette approximation ne devrait pas être trop erronée du fait que ce circuit se comporte comme un passif. De plus, seule la configuration avec ports désadaptés peut être source d'inexactitude, mais cette configuration ne nécessite pas une absolue nécessité de détection puisque le signal utile est alors noyé dans le bruit du signal d'agression.

La Figure 155 montre les paramètres S résultants de la mise en cascade de l'atténuateur et du LNA. L'adaptation est meilleure que -10 dB en entrée comme en sortie sur toute la bande X. Le gain est quant à lui dégradé de 1.1dB en comparaison avec le LNA seul, ce qui est imputable aux pertes générées par le limiteur en mode passant. Lorsque seul le LNA bascule en mode « Haute Linéarité », aucun changement notable de performances n'est constaté, l'intervalle de variations étant déjà observé sur la Figure 152. Enfin, le dernier mode de protection concerne la mise en action de l'atténuation de la structure limiteur, qui vient réduire la puissance RF appliquée en entrée du LNA. Le gain est alors diminué de la valeur de l'atténuation, et le facteur de bruit se dégrade dans des proportions sensiblement identiques, aux désadaptations électriques près des accès impliqués.



Figure 155 : Paramètres S₁₁, S₂₁ et S₂₂ de l'ensemble « limiteur éteint » et « LNA en mode Faible Bruit » en bande X.

Les performances non linéaires des trois modes de fonctionnement sont reportées sur la Figure 156. La réduction du gain de 1.1dB en régime linéaire étant liée au limiteur, elle ne change pas l'élasticité de 8 dB obtenue par reconfiguration du LNA. Dans le troisième mode (activation du second mode de protection – limiteur), le LNA reste dans les polarisations

« Haute Linéarité », tandis que les HEMTs du limiteur deviennent actifs (passants). De ce mode résulte une diminution du gain de 9dB ; les pertes d'insertion du limiteur passent alors de 1dB à 10 dB. Le point de compression à 1dB en entrée subit la même amélioration, et se fixe alors à 23 dBm. L'augmentation de l'élasticité liée à ce circuit limiteur est de 11 dB, soit légèrement plus qu'attendu. Cela est attribué à la désadaptation entre le LNA et le limiteur quand ce dernier s'active : elle est sujette à la qualité des modèles, mais reste supérieure à 9 dB en pire cas. Nous reportons donc une élasticité totale de 19dB entre les modes « Faible Bruit » et « Protection ».



Figure 156 : Gain en fonction de la puissance d'entrée (Pin) avec report du point de compression d'entrée (IP_{1dB}) pour les trois modes de fonctionnement : Faible Bruit, Haute Linéarité et Protection. Etude menée à 10 GHz.

Les principaux facteurs de mérites relatifs aux trois modes de fonctionnement du LNA sont reportés dans le Tableau 8. Nous retrouvons aussi un rappel des polarisations de chaque dispositif. Les paramètres S_{ii} présentent de bons niveaux d'adaptation dans les tous les modes de fonctionnement, à l'exception de celle d'entrée qui augmente lorsque le limiteur est activé, cela étant inhérent au mode de conception de ce dernier. Les facteurs de bruit reportés sont respectivement ceux simulés en cosimulation et ceux mesurés sur la première version du LNA deux étages. Les résultats des simulations des deux versions étant proches, nous avons jugé opportun de les placer dans le tableau comme valeur attendue. À ces valeurs nous avons ajouté les simulations des pertes en transmission du limiteur.

Si nous avons voulu explorer la voie d'une conception offrant deux systèmes de protection intégrés à la même puce MMIC en hardware, ce qui à notre connaissance n'a pas été publié, l'intérêt d'une telle approche peut être discuté du point de vue du facteur de bruit global. En effet, la méthode de LNA reconfigurable par rapport à un LNA robuste tend à perdre de son intérêt lorsque l'on place un limiteur en entrée du système : une amélioration de 0.2 dB à 0.5 dB sur le facteur de bruit entre ces deux approches de conception de LNAs est moins valorisable sur un système dont le NF₅₀ est déjà supérieur à 2 dB. Il est cependant important de pondérer cet aspect par deux points :

- Premièrement, la technologie utilisée n'est pas nominalement conçue pour réaliser un tel limiteur. L'amélioration des modèles (configuration Grille-Drain) ainsi que le développement de dispositifs dédiés à la protection pourraient considérablement diminuer les pertes en vue d'une approche tout intégrée. Le démonstrateur prendrait alors tout son sens !
- Secondement, il faut garder à l'esprit que l'élasticité de 19 dB permet de conserver le LNA en mode de fonctionnement linéaire jusqu'à 22dBm en entrée, et ainsi à maintenir le récepteur en mode opérationnel. Ce dernier ne subit pas de dégradation due à la RF. Cela permet de distinguer notre approche par rapport aux systèmes de protection qui éteignent le récepteur, et qui rend aveugle le système. De plus, la zone de sécurité opérationnelle va bien au-delà de cette puissance RF maximale en entrée de 22 dBm, et devrait être étudiée sur cette seconde version de notre circuit pour tirer avantage plus pleinement de cette stratégie de repolarisation automatique du récepteur sous agression EM.

Tableau 8 : Polarisations du limiteur et du LNAs, paramètres d'adaptation (S_{ii}), gain petit signal (S_{21}), point de compression à 1 dB entrée (IP_{1dB}) et facteur de bruit 50 Ω (NF_{50}) en fonctions des trois modes de fonctionnement : Faible bruit, Haute Linéarité et **Protection**.

Mode	Faible Bruit	Haute Linéarité	Protection
Limiteur	OFF (Vg=-3V)	OFF (Vg=-3V)	ON (V _g =0V)
Polarisation	$V_{DS}=5.5V$	$V_{DS}=5.5V$	$V_{DS}=5.5V$
1 ^{er} étage	I _{DS} =30mA	I _{DS} =90mA	I _{DS} =90mA
Polarisation	V _{DS} =12V	V _{DS} =12V	V _{DS} =12V
2 nd étage	I _{DS} =45mA	I _{DS} =145mA	I _{DS} =145mA
S _{ii}	<-10dB	<-10dB	S11<-2dB
			S ₂₂ <-10dB
S ₂₁ (dB) @ 10GHz	18.2	18	9.1
IP _{1dB} (dBm)	4	12	23
NF50 (dB)	2.1-2.6	2.3-3.1	>10
Simulation EM – correction selon mesure du 1 ^{er} run			

Niveau de protection aux agressions EM croissant

4.5.3 Jonction avec le détecteur de puissance (convertisseur RF/DC)

Comme évoqué précédemment la sortie du deuxième étage est reliée à des plots RF sur la voie principale, mais aussi à un convertisseur RF/DC via une voie couplée. Nous traçons sur la Figure 157 la tension en sortie du convertisseur RF/DC en fonction de la puissance en entrée de l'atténuateur pour les 3 modes de fonctionnement sélectionnés. Le signal traverse donc l'atténuateur, le LNA puis le coupleur, avant d'être traité par le détecteur de puissance. Pour la partie DC qui suivra, nous pouvons imaginer une première tension de basculement du mode « Faible Bruit » vers « Haute Linéarité » autour de 100 mV, soit une puissance d'entrée de OdBm. Le basculement vers le mode « Protection » par le limiteur se ferait aux alentours des

1V (puissance d'entrée de 12dBm), puis le retour vers le mode nominal ne se ferait que lorsque la tension DC provenant du MMIC chuterait en dessous de 100mV.

Notons également que l'entrée en compression du LNA et la génération d'harmoniques ne viennent pas perturber le fonctionnement du coupleur puisque les caractéristiques de sortie tendent ç avoir un comportement monotone proche des simulations à 10GHz.



Figure 157 : Tension en sortie du convertisseur RF/DC en fonction de la puissance en entrée (Pin) pour les modes de fonctionnement Faible bruit, Haute Linéarité et Protection.

4.6 Conclusion et perspectives

Ce chapitre 4 présente donc une nouvelle version de puce MMIC comportant un atténuateur commandable, un LNA reconfigurable en tension ainsi qu'un détecteur de puissance RF intégré. Les trois parties ont d'abord été présentées séparément puis leur assemblage a été étudié en paramètres S bas-niveau, en bruit et en mode fort-niveau, selon les différents modes d'activation des systèmes de protection.

Cette puce MMIC n'ayant pas été fondue, il conviendrait de la monter sur un PCB de sorte à pouvoir la tester. Grâce au convertisseur RF/DC intégré, il est possible de délocaliser les fonctions de commande des tensions, ce qui convient mieux au contexte fortement intégré des récepteurs des antennes actives reconfigurables. Cela étant fait, il serait ainsi possible d'envisager l'implémentation de fonctions plus complexes pour la polarisation des transistors. Notamment, une étude sur le « décalage » des tensions de grille pourrait être menée de sorte à mieux contrôler le point de repos des transistors, afin de rendre les performances plus robustes vis-à-vis des différentes dégradations pouvant survenir. Il existe déjà des moyens intégrables sur puce MMIC permettant d'imposer une tension V_{GS} en fonction d'un niveau de courant souhaité [2], [3]. Néanmoins ces solutions ne prennent pas en compte la montée du courant de drain causée par l'auto polarisation du composant. Si l'on souhaite pallier ce problème, il est nécessaire de se tourner vers des solutions plus complexes non

implémentable sur MMIC ou via des montages à amplificateurs opérationnels simples. La partie basse fréquence étant moins contrainte que la partie RF, l'emploi de microcontrôleur pourrait permettre de régler la tension de grille pour obtenir le courant de drain souhaité.

De même, des options de limitations de courant [4] [5]pourraient-être envisagées de sorte à ne pas détériorer les LNAs quand ces derniers atteignent un niveau de compression trop élevé. Une séparation entre puissance RF sur la grille et augmentation du courant en sortie permettrait de maîtriser les défaillances liées à la contrainte DC.

À l'instar des études step-stress RF réalisées sur les LNAs monoétage, une étude sur le LNA deux étages permettrait d'observer la dégradation de chacun des deux transistors le constituant. À partir de 30 dBm en entrée, un pas plus fin (1-2dB) serait plus judicieux pour affiner le niveau de puissance critique avant destruction.

Ces tests seront également pertinents sur la deuxième version de la puce de sorte à comparer l'impact sur la robustesse et la survivabilité de notre approche de LNA reconfigurable et du limiteur. Le basculement dans le mode « Haute Linéarité » et l'activation du limiteur permet en effet une augmentation du IP_{1dB} du même ordre de grandeur (10 dB environ).

L'implémentation de cette stratégie sur d'autres technologies GaN semble également pertinente dans l'optique de comparer sa faisabilité et son intérêt. Envisager d'autres bandes de fréquences est aussi pertinent même si, à technologie donnée, les paradigmes de conception tendent à se resserrer en montant en fréquence (choix restreint des composants actifs éligibles sur chaque étage).

Initialement le report de cette seconde puce était prévu sur un PCB muni d'accès coaxiaux afin de réaliser de nouveaux types d'études [6]. Nous évoquerons ici des études avec des cyclages CW sur le long terme (quelques milliers d'heures, ou moins selon critère de dégradation DC et RF préalablement fixés) ainsi que des tests en cyclage thermique. Les mesures pulsées initialement envisagées seront conduites sur l'ensemble des puces disponibles (1^{er} et 2nd run).

4.7 Bibliographie

- [1] P. Schuh et R. Reber, « Robust X-band low noise limiting amplifiers », in 2013 IEEE MTT-S International Microwave Symposium Digest (MTT), IEEE, juin 2013, p. 1-4. doi: 10.1109/MWSYM.2013.6697551.
- [2] M. van Heijningen, A. P. de Hek, F. E. van Vliet, et S. Dellier, « Stability analysis and demonstration of an X-band GaN power amplifier MMIC », in 2016 11th European Microwave Integrated Circuits Conference (EuMIC), IEEE, oct. 2016, p. 221-224. doi: 10.1109/EuMIC.2016.7777530.
- [3] A. P. de Hek et E. B. Busking, « On-chip active gate bias circuit for MMIC amplifier applications with 100% threshold voltage variation compensation », in 2006 European Microwave Conference, IEEE, sept. 2006, p. 1751-1754. doi: 10.1109/EUMC.2006.281481.
- [4] E. Kaule, C. Andrei, S. Gerlich, R. Doerner, et M. Rudolph, « Limiting the Output Power of Rugged GaN LNAs », in 2019 14th European Microwave Integrated Circuits Conference (EuMIC), IEEE, sept. 2019, p. 240-242. doi: 10.23919/EuMIC.2019.8909653.
- [5] E. Kaule, C. Andrei, et M. Rudolph, « Output Power Limited Rugged GaN LNA MMIC », in 2021 16th European Microwave Integrated Circuits Conference (EuMIC), IEEE, avr. 2022, p. 133-135. doi: 10.23919/EuMIC50153.2022.9784020.
- [6] D. Saugnon, « Contribution aux analyses de fiabilité des transistors HEMTs GaN : exploitation conjointe du modèle physique TCAD et des stress dynamiques HF pour l'analyse des mécanismes de dégradation », 2018.
 [En ligne]. Disponible sur: http://www.theses.fr/2018TOU30164/document

Conclusion Générale

Le travail présenté dans ce manuscrit s'oriente sur la conception de LNA robuste. Nous proposons une nouvelle méthode visant, au travers d'un changement du point de repos d'un LNA, de reconfigurer le transistor entre deux modes opérationnels : le premier (nominal) favorise une détectivité au mieux du potentiel de la technologie, tandis que le second (protection aux agressions EM) maximise ses capacités fort-niveau pour continuer à fonctionner en régime linéaire malgré l'agression, et sans dommage. Ce dernier mode doit en plus permettre au LNA de supporter des niveaux de stress critiques supérieurs à ceux du LNA en mode nominal. Le but est donc d'exploiter au maximum, sur un composant et un circuit donné le potentiel faible bruit et hautement linéaire offert par le GaN.

Le premier chapitre dresse un état de l'art des différents concepts et moyens utilisés dans la littérature afin d'augmenter la robustesse et/ou la survivabilité des LNAs. Il s'attarde également sur les causes qui poussent à la nécessité d'employer des LNA robustes dans des domaines tels que le militaire ou le spatial.

Le deuxième chapitre détaille la méthodologie de conception de nos LNA reconfigurable. Pour ce faire nous cartographions les performances bas-niveau, fort-niveau et en bruit HF de la technologie afin de sélectionner les composants permettant de concilier les meilleures performances faible bruit et petit signal, avec une augmentation importante de leur caractéristique non linéaire. Afin de fournir la comparaison la plus juste possible, nous implémentons sur la même puce un LNA robuste, également dénommé conventionnel non reconfigurable. Il s'appuie sur un transistor de plus grande dimension qui lui confère cette robustesse en plus de l'exploitation de la technologie GaN. Ce dernier présente moins de potentiel du point de vue du gain et du facteur de bruit, mais il ne nécessite aucun système de repolarisation. La performance de ce circuit s'obtient en réalisant un compromis tel que l'autorise la technologie GaN, tandis que notre méthode souhaite s'affranchir de ce dernier. Un LNA deux étages est également conçu en suivant notre méthode, qui vise à fournir une solution plus applicable du point de vue du gain tout en maintenant l'opportunité de reconfiguration offerte par notre approche de conception.

Le troisième chapitre est dédiée à la caractérisation des circuits. La preuve de concept est apportée par notre LNA monoétage reconfigurable qui présente un facteur de bruit de 0.88dB et un gain moyen de 11.3dB en bande X. Ce dernier peut basculer dans un mode agression EM où son facteur de bruit augmente de 0.55dB pour un gain identique. Le LNA conventionnel possède un moins bon facteur de bruit (1.08dB) ainsi qu'un gain moins élevé (10dB). Des études en puissance sont ensuite menées afin d'évaluer les points de compressions à 1 dB des dispositifs. Le LNA conventionnel possède un IP1dB de 15dBm dû à la taille de son composant. De son côté, notre LNA reconfigurable est capable de passer de 3dBm en mode nominal faible bruit à 13dBm dans son second mode de polarisation. Pour finir, des études de stress mesurant des facteurs de mérites durant les séquences sont menées afin d'investiguer le niveau de protection qu'offre notre solution. Des mesures de reprises sont également faites après chaque séquence de sorte à évaluer plus en détail les dégradations non réversibles subies par nos composants. Nous constatons une robustesse plus importante du LNA conventionnel vis-à-vis du LNA possédant un plus petit composant quand ce dernier est polarisé en mode faible bruit. En revanche, nous constatons que ce dernier augmente également sa robustesse lorsqu'il bascule dans sa seconde configuration (« mode Agression »). Les 3 LNAs monoétages connaissent une défaillance critique pour une puissance d'entrée de 35dBm.

Le LNA deux étages est également caractérisé est présente la même faculté a opérer dans deux modes de polarisations distincts. Il peut être implémenté dans une configuration où il est totalement autonome en reconfigurabilité, avec un détecteur-convertisseur permettant de changer de polarisation en fonction du niveau de puissance le traversant.

Le quatrième et dernier chapitre propose la conception d'une nouvelle puce comprenant un atténuateur commandable, un LNA reconfigurable et convertisseur RF/DC intégré in situ sur la même puce MMIC. Elle ouvre une nouvelle voie à l'implémentation et au mélange de différentes techniques permettant la robustifications des systèmes de détection moderne.

Liste des publications et conférences

Revue internationale avec comité de lecture

- B. Pinault, J. G. Tartarin, D. Saugnon, et R. Leblanc, « Impact of RF stress on different topologies of 100 nm X-band robust GaN LNA », Microelectronics Reliability, p. 115126, oct. 2023

Conférences internationales avec comité de lecture

- B. Pinault, J.-G. Tartarin, D. Saugnon, et R. Leblanc, « A new Method for Designing Robust Low Noise Amplifier », in *Space Microwave Week*, ESA, Éd., Noordwijk, The Neteherlands, 2023.
- B. Pinault, J.-G. Tartarin, D. Saugnon, et R. Leblanc, « A Self-Reconfigurable Highly Linear and Robust X-Band MMIC GaN LNA », in *2023 18th European Microwave Integrated Circuits Conference (EuMIC)*, IEEE, sept. 2023, p. 13-16.
- J.-G. Tartarin, B. Pinault, et D. Saugnon, « Original Design Procedure For Self-Reconfigurable Low Noise Figure and High RF Input Power Overdrive LNAs: Application To X-Band GaN MMICs », in 2023 International Conference on Noise and Fluctuations (ICNF), IEEE, oct. 2023, p. 1-4



Titre : Évaluation de topologies d'amplificateurs faible bruit et robustes en filière GaN pour applications radar ou télécom en bande X.

Mots clés : Amplificateur faible bruit, radar, GaN, Robustesse, Stress RF et Thermique

Résumé : Dans l'optique d'accroitre les débits des télécommunications ainsi que la précision et la portée de détection des systèmes radars modernes, l'amélioration du facteur de bruit d'une liaison est devenue essentielle. Comme le démontre la formule de FRIIS, le facteur de bruit d'une architecture de réception est majoritairement déterminé par le facteur de bruit du premier étage. Il apparait alors nécessaire de placer en amont de cette dernière un amplificateur faible bruit (LNA). Ce dernier peut être confronté à des agressions électromagnétiques (EM) pouvant détériorer, voir rendre inopérant le système, en fonction de l'application visée. Il est donc nécessaire de concevoir des LNA robustes vis-à-vis de ces agressions EM. Par leurs caractéristiques intrinsèques (large bande interdite, tension de claquage élevée et bonne conductivité thermique...) les technologies nitrure de gallium (GaN) sont d'excellentes candidates pour l'implémentation d'amplificateur faible bruit. En effet, la robustesse naturelle offerte par ce matériau permet de s'affranchir des dispositifs de protection tels que les limiteurs de puissance utilisés en technologie GaAs ou SiGe. Les contraintes des systèmes modernes poussent ces derniers à maintenir leurs caractéristiques même lorsqu'ils sont soumis à des agressions EM. Les topologies d'amplificateurs faible bruit doivent donc pouvoir répondre au double objectif de forte détectivité (faible facteur de bruit HF) et de grande linéarité (forte puissance) aux fréquences d'utilisation. Afin d'augmenter la linéarité d'un LNA, une stratégie consiste à surdimensionner le transistor (dimensions physiques ou électriques plus importantes que celles nécessaires pour un facteur de bruit optimal). Les performances non linéaires se trouvent alors améliorées au détriment des paramètres de bruits et/ou petits signaux. Cette thèse propose une nouvelle approche permettant d'exploiter simultanément les caractéristiques non linéaires d'une conception de LNA initialement optimisée sur les paramètres de bruit en améliorant le comportement non-linéaire de l'élément actif via un changement de son point de repos. Cette stratégie oblige à des études plus poussées sur la stabilité de tels systèmes, et des chemins critiques de repolarisation, toujours délicats à appréhender pour les technologies nitrures. Une étude comparative ainsi qu'un état de l'art plus global permet de situer notre solution dans le spectre des possibilités offertes dans l'optique d'obtenir un système faible bruit et robuste. Des tests dynamiques et en bruit HF avant et après contraintes sous signal RF par créneau vient appuyer l'approche proposée.

Title: Evaluation of low noise and robust amplifier topologies using GaN technology for X-band radar or telecom applications

Key words: Low noise amplifier, Radar, GaN, Robustness, RF stress and thermic cycling

Abstract: In order to increase telecommunication data rates and enhance the precision and range of modern radar systems, improving the noise factor of a communication link has become crucial. As demonstrated by the FRIIS formula, the noise factor of a reception architecture is mainly determined by the noise factor of the first stage. It is, therefore, necessary to place a low-noise amplifier (LNA) upstream of the first stage. LNAs may face electromagnetic (EM) aggressions that can degrade or even render the system inoperative, depending on the intended application. Hence, it is essential to design LNAs that are robust against these EM aggressions. Due to their intrinsic characteristics (wide bandgap, high breakdown voltage, and good thermal conductivity), gallium nitride (GaN) technologies are excellent candidates for implementing low-noise amplifiers. The natural robustness offered by this material allows for the elimination of protection devices such as power limiters used in GaAs or SiGe technologies. Modern system constraints compel them to maintain their characteristics even when subjected to EM aggressions. Low-noise amplifier topologies must, therefore, meet the dual objective of high detectivity (low HF noise factor) and high linearity (high power) at usage frequencies. To increase the linearity of an LNA, one strategy involves oversizing the transistor (physical or electrical dimensions larger than those necessary for optimal noise factor). This approach improves nonlinear performance at the expense of noise parameters and/or small signals. This thesis proposes a novel approach that simultaneously exploits the nonlinear characteristics of an LNA design initially optimized for noise parameters by enhancing the nonlinear behavior of the active element through a change in its operating point. A comparative study and a broader state-of-the-art analysis position our solution within the spectrum of possibilities for achieving a low-noise and robust system.