Expériences en synthèse logique - TEL - Thèses en ligne Access content directly
Theses Year : 1988

Experiments in logic synthesis

Expériences en synthèse logique

Abstract

Le problème de la synthèse automatique de circuits est aborde ici à travers trois experiences de réalisation de compilateurs. La première concerne la traduction de la spécification fonctionnelle d'un circuit décrit en Lascar ( langage de la famille cascade). Le deuxième compilateur utilise un formalisme de règles de réécriture pour produire un circuit adapte à une bibliothèque spécifique de Bull-systèmes, a partir d'une description en langage Lds. La troisième expérience aborde le problème de la synthèse de parties opératives, dont les principales difficultés sont présentées en détail. La méthode utilisée met en œuvre un algorithme de séquencement fonde sur un formalisme potentiel-tache, et une méthode de partage de registres et d'allocation d'opérateurs a partir d'un algorithme de coloriage de graphes
Fichier principal
Vignette du fichier
Durand.Yves_1988_these.pdf (8.28 Mo) Télécharger le fichier

Dates and versions

tel-00331500 , version 1 (17-10-2008)

Identifiers

  • HAL Id : tel-00331500 , version 1

Cite

Yves Durand. Expériences en synthèse logique. Modélisation et simulation. Institut National Polytechnique de Grenoble - INPG, 1988. Français. ⟨NNT : ⟩. ⟨tel-00331500⟩

Collections

UGA CNRS TDS-MACS
124 View
51 Download

Share

Gmail Facebook X LinkedIn More