Theses
Year : 1992
Thèses Imag : Connect in order to contact the contributor
https://theses.hal.science/tel-00340910
Submitted on : Monday, November 24, 2008-7:37:31 AM
Last modification on : Thursday, April 4, 2024-9:36:42 PM
Long-term archiving on: Monday, June 7, 2010-9:53:15 PM
Dates and versions
Identifiers
- HAL Id : tel-00340910 , version 1
Cite
Ashrag Mohamed El-Farghly Salem. Vérification formelle des circuits digitaux décrits en VHDL. Modélisation et simulation. Université Joseph-Fourier - Grenoble I, 1992. Français. ⟨NNT : ⟩. ⟨tel-00340910⟩
143
View
75
Download