Réduction de la consommation statique des circuits intégrés en technologie SOI 65 nm partiellement désertée - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2011

reseach on the reduction of the static power dissipation of integrated circuits in 65nm partially depleted Silicon_on_Insulator technology

Réduction de la consommation statique des circuits intégrés en technologie SOI 65 nm partiellement désertée

Résumé

Partially depleted SOI technologies (PD-SOI), offer advantages in terms of speed and dynamic power consumption compared to bulk technologies. The main drawback of the PD-SOI technology is its static power consumption, which is higher than bulk one. It is due to the floating body of its transistors. This work presents a new static power consumption design technique based on power switches. A new factor of merit is introduced selecting the power switch with the best trade-off in terms of leakage current, speed and area. A new power switch brings, in comparison to a reference solution, a reduction of 20% of the ON mode equivalent resistance for the same OFF mode leakage current PD-SOI Silicon validation test chips include LDPC bloc supplied by the proposed solution. Comparing to the bulk technology, a speed gain of 20% is measured for the same voltage supply and a dynamic power consumption reduction of 30% at same speed is achieved. This solution allows reducing by 2 the static power consumption. Finally, a retention flip-flop associated to the implementation of power switches and optimized in PD-SOI is proposed. This flip-flop is designed to be robust with a low leakage current.
Les technologies SOI partiellement désertées (PD-SOI), permettent de gagner en performances ou en consommation dynamique, par rapport à leur équivalent sur substrat massif (BULK). Leur inconvénient principal est la consommation statique qui est bien supérieure, en raison principalement de l'effet de body flottant de ses transistors. Ce travail propose une technique de réduction de la consommation statique, pour la technologie PD-SOI, basée sur le principe des interrupteurs de puissance. Un nouveau facteur de mérite recherchant le meilleur compromis entre vitesse, courant de fuite et surface est introduit pour la sélection du meilleur interrupteur de puissance. L'interrupteur de puissance proposé apporte par rapport à une solution de référence, et pour le même courant de fuite en mode éteint, une réduction de la résistance équivalente en mode passant de 20%. Les tests comparatifs sur Silicium de blocs LDPC incluant ces montages montrent, entre PD-SOI et BULK, un gain de 20% en vitesse pour la même tension d'alimentation, une réduction de 30% de la consommation dynamique pour la même vitesse et une division par 2 de la consommation statique. Enfin, une bascule de rétention, élément à associer aux interrupteurs de puissance, optimisée pour le PD-SOI, est proposée. Cette bascule est conçue de manière robuste et peu fuyante.
Fichier principal
Vignette du fichier
memoire_-_corrige_-_LE_-_COZ_-_JULIEN.pdf (3.82 Mo) Télécharger le fichier
Origine : Version validée par le jury (STAR)
Loading...

Dates et versions

tel-00764400 , version 1 (13-12-2012)

Identifiants

  • HAL Id : tel-00764400 , version 1

Citer

Julien Le Coz Le Coz. Réduction de la consommation statique des circuits intégrés en technologie SOI 65 nm partiellement désertée. Autre. Université de Grenoble, 2011. Français. ⟨NNT : 2011GRENT076⟩. ⟨tel-00764400⟩
288 Consultations
2576 Téléchargements

Partager

Gmail Facebook X LinkedIn More