Les Systèmes Multi-Processeurs Intégrés sur Puce (MPSoC) sont maintenant embarqués dans de plus en plus d’appareils, par exemple sur des caméras intelligentes qui peuvent exécuter des applications de traitement d’image en temps réel. La conception d’applications exploitant entièrement les capacités d’un MPSoC est difficile ; elle demande de prendre en compte plusieurs contraintes telles qu’une consommation maximale d’énergie pour préserver la batterie et une fréquence d’images minimale pour assurer une bonne qualité vidéo. Grâce à de rapides heuristiques d’analyse et de synthèse, cette thèse adopte une approche globale, de la modélisation à la configuration, au problème de conception. Pour ce faire, l’application à concevoir est d’abord modélisée indépendamment de n’importe quel MPSoC. L’application est ensuite automatiquement configurée pour un MPSoC grâce à un logiciel d’analyse et de synthèse. Les modèles utilisés dans cette thèse découlent du Modèle de Calcul (MoC) Synchrone de Flux de Données (SDF), et le logiciel d’analyse et de synthèse est PREESM. Dans cette thèse, trois aspects de la conception ont été abordés : la modélisation de boucles itératives, l’ordonnancement sous contraintes temps réel, et le pipelinage de tâches. Une quatrième contribution allie ces trois aspects, il s’agit d’un algorithme d’Exploration de l’Espace de Conception (DSE) prenant en considération des contraintes de cadence, de latence et d’énergie. Cette DSE permet de configurer automatiquement les paramètres d’une application de telle sorte que toutes les contraintes soient respectées. Toutes les contributions ont été implantées dans le logiciel PREESM.