Robustness study on GaN transistors for short-circuit operation
Étude de la robustesse de transistors GaN en régime de court-circuit
Résumé
This thesis aims to evaluate the short-circuit robustness of commercial GaN 600 V normally-off transistors. A review of the literature describes the different structures of GaN transistors, their possible applications, and study the short-circuit tests carried out from 2013 to 2021. The robustness of the transistors is evaluated by measuring the Time Leading to failure (TLF). For 600/650 V transistors, when the DC bus voltage is set to 400 V, the TLF is less than 10 µs. For lower DC bus voltages (below 300/350 V), rapid failures are also recorded (TLF<500 ns), but one can sometimes notice a very great robustness for some transistors (TLF>100 µs).Three short-circuit benches were manufactured, with low parasitic inductance to avoid self-sustaining oscillations.Four HEMT structures were tested: two P-GaN HEMTs (from GaN Systems and Panasonic manufacturers), a cascode component (from the Transphorm manufacturer) and a MIS-HEMT, prototype of the CEA-LETI. Between 2016 and 2019, more than 200 destructive short-circuit tests were carried out. The robustness is on average low, and very dispersed. The bus voltage strongly impacts the TLF. The robustness has improved batch after batch for the P-GaN gate HEMTs of GaN Systems. On the other hand, the cascode transistor (Transphorm) and the HEMT GIT (Panasonic) are fragile when the DC bus voltage is set to 400 V.Finally, around fifteen P-GaN gate HEMTs were characterized before subjecting them to a destructive short-circuit test, and no correlation was found between the TLF observed and any of the parameters measured during these characterizations.
Cette thèse vise à évaluer la robustesse en court-circuit de transistors GaN 600 V normally-off du commerce. Une revue de la littérature décrit les différentes structures des transistors GaN, leurs applications possibles, et balaie les essais de court-circuit réalisés de 2013 à 2021. La robustesse des transistors est évaluée par la mesure de la durée avant défaillance (Time Leading to Failure ou TLF). Pour les transistors 600/650 V, lorsque la tension du bus continu est réglée à 400 V, il en ressort une faible robustesse (TLF<10 µs). Pour de plus faibles tensions de bus (en dessous de 300/350 V), des défaillances rapides sont aussi enregistrées (TLF<500 ns), mais on constate parfois une très grande robustesse chez certains transistors (TLF>100 µs).Trois bancs de court-circuit ont été réalisés, en cherchant à minimiser leur inductance parasite pour éviter des oscillations auto-entretenues.Quatre structures de HEMTs ont été testées : deux HEMTs P-GaN (des fondeurs GaN Systems et Panasonic) ; un composant cascode (du fondeur Transphorm) ; enfin, un MIS-HEMT, prototype du CEA-LETI. Entre 2016 et 2019, plus de 200 essais de courts-circuits destructifs ont été réalisés. La robustesse est en moyenne faible, et très dispersée. La tension de bus impacte fortement le TLF. La robustesse s’est améliorée au fil des lots testés pour le HEMT P-GaN du fabricant GaN Systems. En revanche, le transistor cascode (Transphorm) et le HEMT GIT (Panasonic) restent fragiles sous 400 V. Enfin, une quinzaine de HEMTs à grille P-GaN ont été caractérisés en statique avant de les soumettre à un essai de court-circuit destructif, et aucune corrélation n’a été trouvée entre la durée avant défaillance constatée et l’un des paramètres mesurés lors de ces caractérisations.
| Origine | Version validée par le jury (STAR) |
|---|