Semantic caching framework towards FPGA acceleration for range query processing in domain of massive distributed data - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2022

Semantic caching framework towards FPGA acceleration for range query processing in domain of massive distributed data

Contribution à l’accélération FPGA de cache sémantique pour le traitement des requêtes d’intervalles dans le domaine des masses de données

Résumé

With the emergence of new data management systems (DMS) in context of big data and cloud computing, caching data has become important since it can reduce unnescessary query execution. To address it, semantic caching (SC) is a candidate since it allows to exploit the resources in the cache and knowledge contained in the queries. Nevertheless, the complexity of query rewriting in SC, can induce a high overhead because of its excessive computations. Therefore, we aim to combine cache framework, SC and FPGA-based database acceleration together to accelerate range query processing in the domain of massive distributed data. In this dissertation, we present the contributions as follows: 1) We present ModulAr Semantic CAching fRAmework (MASCARA) in the middleware layer of DMS. 2) We propose a coalescing heuristic with a new replacement value function in terms of cache management in MASCARA. 3) We implement a mechanism, named Multi-view processing, to handle select-project-join query in SC. 4) We exhibit a cooperative model, called MASCARA-FPGA, where query processing is accelerated regarding query rewriting and part of query execution.
Avec l’émergence de nouveaux systèmes de gestion de données pour le big data et le cloud computing, la mise en cache des données est devenue importante car elle permet de réduire l’exécution de requêtes inutiles. Dans ce contexte, le cache sémantique (SC) est une technique qui permet d’exploiter les ressources de la mémoire cache et les connaissances contenues dans les requêtes. Néanmoins, la réécriture de la requête avec un cache sémantique peut parfois induire un surcoût important en raison des calculs nécessaires. Dans cette thèse, nous cherchons à combiner l’infrastructure du cache, le cache sémantique et l’accélération de bases de données sur FPGA pour accélérer le traitement des requêtes d’intervalles dans le domaine des masses de données. Les contributions de cette thèse sont : 1) Nous présentons un système de gestion du cache dans la couche intermédiaire du système de gestion de données (MASCARA). 2) Nous proposons une heuristique de regroupement avec une nouvelle fonction de valeur de remplacement pour la gestion du cache dans MASCARA. 3) Nous mettons en œuvre un mécanisme, appelé traitement multi-vues, pour gérer la requête dites de jointure en cache sémantique. 4) Enfin, nous présentons un modèle coopératif, appelé MASCARA-FPGA, où le traitement des requêtes, en ce qui concerne la réécriture des requêtes et une partie de l’exécution des requêtes, est accéléré sur FPGA.
Fichier principal
Vignette du fichier
NGUYEN_HUU_Van_Long.pdf (8.55 Mo) Télécharger le fichier
Origine : Version validée par le jury (STAR)

Dates et versions

tel-04068992 , version 1 (14-04-2023)

Identifiants

  • HAL Id : tel-04068992 , version 1

Citer

Huu van Long Nguyen. Semantic caching framework towards FPGA acceleration for range query processing in domain of massive distributed data. Other [cs.OH]. Université de Rennes, 2022. English. ⟨NNT : 2022REN1S094⟩. ⟨tel-04068992⟩
29 Consultations
38 Téléchargements

Partager

Gmail Facebook X LinkedIn More