Power Consumption Modeling in Embedded Systems Hardware
Modélisation de la consommation d'énergie dans le matériel des systèmes embarqués
Résumé
Power optimization has become a major concern for most digital hardware designers, particularly in early design phases and especially in limited power budget systems (battery-operated hand-held devices, electro-optical pluggable modules, IoT and green energy systems, etc.). Subsequently, early power consumption estimation at design time is crucial for power optimization. This re-search covers multiple topics serving the digital circuits power optimization notably FPGAs. Initial-ly, a short overview on power consumption fac-tors, energy optimization techniques and low-level power estimation approaches is briefly covered. An overview of High-Level power estimation techniques currently available along with a comprehensive comparison between different methodologies and their applications on estimated models is thoroughly presented. Then, we elaborate on the proposed learning-based power modeling and estimation methodology of FPGA IPs targeting both offline and online domains. This covers also the automated data generation and acquisition system along with a detailed and automatic training data sets construction approach. For the offline mode, we estimate the power consumption based on the state machine control signals and the input activity of the data path. For the online counterpart, we estimate in situ and in real-time the power consumption based on its most significant modes of operation and its input activity. The proposed application for the online alternative involves a fault detection algorithm that relies on real-time power consumption monitoring and power profiling. A moving fault score window is used to rep-resent the possibility of fault occurrences. Methodology validation and experimental results show an absolute percentage error of <0.5%, <1% and <2% for the data path, the state machine and online power monitoring respectively.
L'optimisation de la puissance est devenue une préoccupation majeure pour la plupart des concepteurs de systèmes numériques, en particulier dans les premières phases de conception et surtout dans les systèmes à énergie limitée (appareils portables fonctionnant sur batterie, modules enfichables électro-optiques, systèmes IoT et énergies vertes, etc.). Par conséquent, l'estimation précoce de la consommation d'énergie au moment de la conception est devenue cruciale pour l'optimisation de la puissance. Cette recherche couvre plusieurs sujets liés à l'optimisation de la puissance des circuits numériques, notamment les circuits reconfigurables FPGA. Dans un premier temps, un bref aperçu des facteurs de consommation d'énergie, des techniques d'optimisation énergétique et des approches d'estimation de puissance de bas niveau est présenté. Une vue d'ensemble des techniques d'estimation de puissance de haut niveau actuellement disponibles, ainsi qu'une comparaison détaillée entre différentes méthodologies et leurs applications, sont ensuite présentées en détails. Ensuite, nous développons la méthodologie proposée de modélisation et d'estimation de puissance basée sur l'apprentissage des FPGA IP. Ces travaux ciblent à la fois les domaines hors-ligne et en-ligne. Ces derniers incluent également le système automatisé de génération et d'acquisition de données ainsi qu'une approche détaillée et automatique de construction des ensembles de données d'entraînement. Pour le mode hors-ligne, nous estimons la consommation d'énergie en fonction des signaux de contrôle de la machine à états et de l'activité d'entrée du chemin de données. Pour le mode en-ligne, nous estimons en temps réel la consommation d'énergie en fonction de ses modes de fonctionnement les plus significatifs et de son activité d'entrée. L'application proposée pour l'alternative en ligne implique un algorithme de détection de panne qui repose sur la surveillance en temps-réel de la consommation d'énergie et le profilage de la puissance. Une fenêtre de score est utilisée pour représenter la possibilité d'occurrence de pannes. La validation de la méthodologie et les résultats expérimentaux montrent une erreur absolue en pourcentage inférieure à 0,5%, 1% et 2% respectivement pour le chemin de données, la machine à états et la surveillance de puissance en ligne.
| Origine | Version validée par le jury (STAR) |
|---|