Development of extraction and generation of immunity models of integrated circuits to electrostatic discharges (ESD)
Développement de modèles fréquentiels et de génération de modèles d'immunité des circuits intégrés aux décharges électrostatiques (ESD)
Résumé
The increasing computing power of embedded systems and their miniaturization are creating new constraints. One of these is vulnerability to electrostatic discharge (ESD). Embedded systems are protected against these phenomena by an architecture comprising two levels of protection. The first is at the entry to the embedded system (external protection), and the second is at the level of the integrated circuits (internal protection). In order to select the external protection, the behavior of the embedded system subjected to ESD is simulated. A first technique for modeling ESD protection consists in representing its behavior by an I(V) characteristic obtained by quasi-static measurement using a TLP generator. This technique is limited when on-board systems are designed to allow high-frequency signals to propagate internally. This is because ESD protection tripping phenomena are not masked by relatively slow rise times. Several dynamic models (representing protection triggering times) exist. Many of them suffer from problems such as the complexity of obtaining or using them, or access to the data needed to obtain the model. However, the advantage of these models is that they give highly accurate results. An easy-to-obtain model developed at LAAS-CNRS is proposed. To obtain this model, the first approach is to measure the current flowing through the protection and the voltage across the protection. In this case, current measurement is complicated by the high levels of current measured and the fast dynamics. In order to solve these problems, an impedance measurement by reflectometry (TDR) approach is proposed. In the thesis presented here, the TDR impedance measurement method will be improved and made robust. This means that the effects of the TLP-TDR measurement setup will be compensated for, enabling impedance measurement as close as possible to the component. The disadvantage of the reflectometry impedance measurement technique is a loss of impedance measurement accuracy when the impedance deviates from the reference impedance of the circuit. In order to compensate for this loss of accuracy, we propose to switch to a transmission measurement method (TDT). This method provides a transmission impedance. But also a parameter matrix S at an injection level of a multi-port component. This method requires several calibrations, which will be detailed in the thesis. Two set-ups are also introduced and justified, which will enable precise impedance measurement. Once these two measurement methods have been presented and tested, the models will be used in simulation. The first step is to show that the results obtained in simulation replay the measurements. A second simulation phase will show that the simulation results obtained with the impedance-based protection model are more accurate than those obtained with the quasi-static I(V) model. The final phase of the simulation section will show the limitations of the component impedance modeling method, and suggest ways of improving it. A final section presents the use of the TLP-TDR set-up to stress and characterize components for aging studies.
L'augmentation de la puissance de calcul des systèmes embarqués ainsi que leur miniaturisation engendrent de nouvelles contraintes. L'une de ces contraintes est la vulnérabilité aux décharges électro statiques (ESD). Les systèmes embarqués sont protégés contre ces phénomènes par une architecture comprenant deux niveaux de protection. Un premier niveau à l'entrée du système embarqué (protection externe), puis un second au niveau des circuits intégrés (protection interne). Afin de choisir les protections externes, une simulation du comportement du système embarqué soumis à une ESD est réalisée. Une première technique de modélisation des protections ESD consiste à représenter leur comportement par une caractéristique I(V) obtenue par mesure quasi statique grâce à un générateur TLP. Cette technique est limitée lorsque les systèmes embarqués sont dimensionnés afin de permettre à des signaux haute fréquence de se propager en interne. En effet, les phénomènes de déclenchement des protections ESD ne sont pas masqués par des temps de montée relativement lents. Plusieurs modèles dynamiques (représentant le temps de déclenchement des protections) existent. Plusieurs d'entre eux souffrent de problèmes comme la complexité d'obtention ou d'utilisation, ou l'accès aux données permettant d'obtenir le modèle. Ces modèles ont néanmoins pour avantage de donner des résultats très précis. Un modèle développé au LAAS-CNRS, facile d'obtention est proposé. Pour obtenir ce modèle, une première approche consiste à mesurer le courant passant dans la protection et la tension aux bornes de la protection. Dans ce cas la mesure de courant est rendue complexe par les forts niveaux de courant mesurés ainsi que les dynamiques rapides. Afin de résoudre ces problèmes, une approche de mesure d'impédance par réflectométrie (TDR) est proposée. Dans la thèse présentée ici, la méthode de mesure d'impédance par réflectométrie va être améliorée et rendue robuste. Cela signifie que des effets du montage TLP-TDR de mesure vont être compensés et ainsi permettre une mesure de l'impédance au plus proche du composant. La technique de mesure d'impédance par réflectométrie a comme inconvénient une perte de précision de la mesure d'impédance lorsque cette dernière s'éloigne de l'impédance de référence du montage. Afin de compenser cette perte de précision, le passage à une méthode de mesure par transmission (TDT) est proposé. Cette méthode permet d'obtenir une impédance par transmission. Mais également une matrice de paramètres S a un niveau d'injection d'un composant multiports. Cette méthode nécessite plusieurs calibrations qui vont être détaillées dans la thèse. Deux montages sont également introduits et justifiés, ils vont permettre une mesure précise de l'impédance. Une fois ces deux méthodes de mesure présentées et testées, une phase d'utilisation des modèles en simulation va être réalisée. Il s'agit dans un premier temps de montrer que les résultats obtenus en simulation rejouent les mesures. Une seconde phase de simulation va consister à montrer que les résultats de simulation obtenus par le modèle par impédance de la protection est plus précis que les résultats de simulation obtenus par le modèle I(V) quasi statique. La dernière phase de la partie simulation va quant à elle consister à montrer les limites de la méthode de modélisation par impédance du composant, et proposer des pistes d'amélioration. Une dernière partie présente l'utilisation du montage TLP-TDR pour stresser et caractériser des composants en vue d'étudier leur vieillissement.
| Origine | Version validée par le jury (STAR) |
|---|---|
| Licence |
