Conception et réalisation de l'électronique frontale du détecteur de pied de gerbe et de l'unité de décision du système du premier niveau de déclenchement de l'expérience LHCb
Résumé
Particle physics experiments associated to the LHC will manage a collision every 25 ns. A dramatic amount of data will be produced for hundreds thousand of measurement channels.
The decision unit of the LHCb experiment aims to perform a first selection of interesting events. A prototype was developed. It is based on a fully synchronous pipelined fpga architecture and comes with a dedicated test bench which provides up to 512 LVDS test vectors at a frequency of 40 MHz.
The preshower, made up of 6000 cells, is a part of the calorimetric system. First the signal is integrated during 25 ns periods without any dead time on an ASIC. After a 20 m long cable, the output signal is digitised and processed on one hundred front-end boards.
The design of the data processing part prototypes has led us to take into account some stringent constraints (number of channels, radiation hardness). A programmable technology and an ASIC (AMS 0,35 µm) have been put into competition.
The decision unit of the LHCb experiment aims to perform a first selection of interesting events. A prototype was developed. It is based on a fully synchronous pipelined fpga architecture and comes with a dedicated test bench which provides up to 512 LVDS test vectors at a frequency of 40 MHz.
The preshower, made up of 6000 cells, is a part of the calorimetric system. First the signal is integrated during 25 ns periods without any dead time on an ASIC. After a 20 m long cable, the output signal is digitised and processed on one hundred front-end boards.
The design of the data processing part prototypes has led us to take into account some stringent constraints (number of channels, radiation hardness). A programmable technology and an ASIC (AMS 0,35 µm) have been put into competition.
Les expériences de physique des particules associées au collisionneur LHC devront traiter une collision toutes les 25 ns sur plusieurs centaines de milliers de voies de mesure. La quantité de données produites est considérable.
Sur l'expérience LHCb une unité de décision en effectue une première sélection. Nous proposons une solution pour sa réalisation. Il s'agit d'une électronique numérique pipelines à 40 MHz et réalisée en composants programmables avec des interfaces LVDS. Une première version du banc de test est présentée afin de générer des stimuli à la cadence de 40 MHz pour des mots jusqu'à 512 bits.
Le preshower fait partie du système calorimétrique de LHCb. Il est composé de 6000 voies de mesure. Le signal physique est d'abord mis en forme grâce à des intégrations analogiques sur 25ns sans temps mort (ASIC). Au bout de 20m de câble, les valeurs d'intégrales (en tension) sont numérisées puis traitées sur une centaine de cartes frontales.
La réalisation de prototypes de la partie de traitement des données ont permis de mettre en concurrence une technologie programmable et une technologie ASIC (AMS 0,35 µm) et de prendre en compte les contraintes fortes en terme de nombre de voies de mesure par carte (128 demi-voies) et de résistance aux radiations.
Sur l'expérience LHCb une unité de décision en effectue une première sélection. Nous proposons une solution pour sa réalisation. Il s'agit d'une électronique numérique pipelines à 40 MHz et réalisée en composants programmables avec des interfaces LVDS. Une première version du banc de test est présentée afin de générer des stimuli à la cadence de 40 MHz pour des mots jusqu'à 512 bits.
Le preshower fait partie du système calorimétrique de LHCb. Il est composé de 6000 voies de mesure. Le signal physique est d'abord mis en forme grâce à des intégrations analogiques sur 25ns sans temps mort (ASIC). Au bout de 20m de câble, les valeurs d'intégrales (en tension) sont numérisées puis traitées sur une centaine de cartes frontales.
La réalisation de prototypes de la partie de traitement des données ont permis de mettre en concurrence une technologie programmable et une technologie ASIC (AMS 0,35 µm) et de prendre en compte les contraintes fortes en terme de nombre de voies de mesure par carte (128 demi-voies) et de résistance aux radiations.