Mécanismes d'injection de porteurs minoritaires dans les circuits intégrés de puissance et structures de protections associées - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2003

Mécanismes d'injection de porteurs minoritaires dans les circuits intégrés de puissance et structures de protections associées

Résumé

The research work presented in this report deals with the junction isolation issues in power integrated circuits. Some operation conditions of power devices inject current into the substrate. The most undesirable current is the minority carrier injection. its causes and its dangerous consequences on the circuits are detailed. We present the state of the art of the related protection structures. Due to technology shrinking, those protection structures cannot be used due to their large size. Therefore, we propose a design methodology based on both 3D physical and electrical simulation to built-in a new protection structure compatible with any technology platform. We propose to first analyze the minority carrier injection mechanisms according to the substrate used. within the case of a P+ substrate, protection techniques based on the guard rings drastically reduce the parasitic current. In the case of a P- substrate, more complex protection techniques should be used. We propose active protections. Their efficiency against the substrate current is validated through the characterization of dedicated test structures. A protection structure, integrated into the power device, also improving the electrostatic discharge robustness, is validated and patented.
Les travaux de recherche présentés dans ce mémoire s'inscrivent dans le contexte du problème d'isolation par jonction dans les circuits intégrés de puissance. Certains modes de fonctionnement du bloc de puissance induisent une injection conséquente de courant parasite dans le substrat. La plus contraignante est l'injection de porteurs minoritaires. Nous en détaillons l'origine ainsi que ses conséquences dangereuses sur les circuits intégrés. Nous présentons les solutions de protection existantes destinées à réduire ce courant parasite. Avec la réduction des dimensions des nouvelles technologies, ces solutions de protection ne sont plus adaptées en raison de leur dimension. Nous proposons donc une méthodologie de conception basée sur la simulation physique 3D et la simulation électrique pour créer ou adapter des structures de protections selon la filière technologique utilisée. Avant de les développer, nous proposons d'étudier les mécanismes d'injection de ces porteurs minoritaires selon la nature du substrat utilisé. Ainsi, dans un substrat P+, des techniques de protection simples, c'est-à-dire les protections passives par anneaux de garde, peuvent réduire considérablement le courant parasite. Dans un substrat P-, des techniques de protection plus complexes doivent être développées. Nous avons proposé des structures de protections actives. Son efficacité contre le courant parasite est validée par la caractérisation de structures de test spécifiques. Une solution de protection intégrée dans le composant de puissance améliorant également la robustesse vis-à-vis des décharges électrostatiques, a été validée sur silicium et a fait l'objet d'un brevet.
Fichier principal
Vignette du fichier
tel-00011035.pdf (11.29 Mo) Télécharger le fichier

Dates et versions

tel-00011035 , version 1 (18-11-2005)

Identifiants

  • HAL Id : tel-00011035 , version 1

Citer

Jean-Philippe Lainé. Mécanismes d'injection de porteurs minoritaires dans les circuits intégrés de puissance et structures de protections associées. Micro et nanotechnologies/Microélectronique. INSA de Toulouse, 2003. Français. ⟨NNT : ⟩. ⟨tel-00011035⟩
227 Consultations
884 Téléchargements

Partager

Gmail Mastodon Facebook X LinkedIn More