Ingénierie de grille pour application à la micro-électronique MOS sub-micronique - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2001

Ingénierie de grille pour application à la micro-électronique MOS sub-micronique

Résumé

For more than thirty years, microelectronics has been constantly evolving to match increasingly high demands for speed and complexity in integrated circuits (ICs). This has been made possible by device miniaturization, which is now reaching its physical limits with the materials used. Among the various problems and limitations associated with reduced channel length and oxide thickness (short channel effects, quantum effects, gate depletion, breakdown, quasi-breakdown, SILC ¿), we have been focusing first on the PMOS structure, and in particular on reducing boron penetration from the gate into the substrate, as it causes threshold voltage instabilities, and second, on improving ultra-thin gate oxide reliability, by diminishing dopant induced defects into the gate oxide. The first section is devoted to the technological state of the art through a bibliographic review. It appears interesting to use of an amorphous deposited gate and to introduce nitrogen at the gate/oxide interface to improve integrity of the ultra-thin silicon oxide. A technological alternative is presented relying on the development of a 200nm-thick amorphous gate based on in-situ nitrogen-doped silicon layer (called NIDOS) deposited by LPCVD (T<500°C) from disilane Si2H6 and ammonia NH3. The second section deals with the development of 200nm-thick NIDOS films, and their electrical and mechanical properties. It is shown that the gate should consist of a bi-layer structure (5nm-thick NIDOS and 195nm-thick silicon) to minimize total resistivity of the polysilicon gate. In the third section, boron implantation is considered and we look at diffusion processes, highlighting a major reduction in boron diffusion in NIDOS films. Then, a NIDOS film deposited on the gate oxide turns out to be an interesting solution to keep the SiO2 integrity, and to prevent boron penetration into the substrate. The reliability of a capacitive structure such as polySi(P+) / NIDOS (5nm) / SiO2 (4.5nm) / Si is researched in the fourth section. Flat-band voltage measurements show, on the one hand, the role of the NIDOS layer as a barrier to boron diffusion, and interesting results in terms of ultra-thin oxide reliability (Qbd=60 C/cm _ @ -0.1 C/cm _), and, on the other, major gate depletion effects (> 20 %). The latter item could be improved either by additional annealing by RTP, or by developing an in-situ boron doped silicon gate.
Depuis plus de trente ans, la micro-électronique subit une évolution continue permettant de répondre à une demande croissante en terme de rapidité et de complexité des circuits intégrés. Cette évolution a été rendue possible grâce à la miniaturisation des composants, qui atteint aujourd'hui les limites physiques des matériaux utilisés en technologie CMOS. Parmi les nombreux problèmes et limitations liés à la réduction de la longueur de canal et de l'épaisseur de l'oxyde (effets de canal court, effets quantiques, déplétion de grille, claquage, quasi-claquage, SILC ¿), nous nous sommes centrés sur la structure PMOS (grille dopée bore), et en particulier sur la réduction de la pénétration du bore depuis la grille vers le substrat, responsable des instabilités de la tension de seuil, et sur l'amélioration de la fiabilité de l'isolant de grille ultra-mince, qui définit sa durée de vie. Un premier chapitre est consacré à une étude bibliographique portant sur les solutions technologiques actuelles répondant à ce problème, et il apparaît intéressant d'utiliser d'une part une grille déposée amorphe, et d'autre part d'introduire de l'azote à l'interface grille/oxyde. A partir de là, nous proposons une alternative technologique qui consiste à développer une grille de 200 nm d'épaisseur à base de silicium dopé azote (NIDOS) déposé amorphe à partir de disilane Si2H6 et d'ammoniac NH3. Un second chapitre concerne l'élaboration des films de NIDOS de 200nm, ainsi qu'à leur caractérisation électrique et mécanique. Nous montrons que la grille doit être composée d'une structure bi-couche comprenant 5nm de NIDOS et 195 nm de silicium afin de minimiser la résistivité totale de la grille. Dans un troisième chapitre, nous sommes intéressés au dopage bore par implantation ionique, et nous avons mis en évidence une forte réduction de la diffusion du bore dans les films de NIDOS. A partir de là, le NIDOS se présente comme une s olution intéressante afin de préserver l'intégrité de l'oxyde, et par là même la pénétration du bore dans le substrat. La fiabilité d'une structure capacitive polySi (P+)/NIDOS(5nm)/SiO2(4.5nm)/Si est étudiée dans un quatrième chapitre. Nous montrons électriquement d'une part le rôle de barrière à la diffusion du bore joué par le NIDOS et des résultats prometteurs en terme de tenue au claquage (Qbd=60C/cm_ à 0.1 A/cm_), et d'autre part des effets de déplétion de grille importants (>20%). Ce dernier point pourrait être amélioré en envisageant un recuit supplémentaire par RTP, ou bien en développant une grille dopée bore in-situ.
Fichier principal
Vignette du fichier
These_Jalabert.pdf (2.9 Mo) Télécharger le fichier
Loading...

Dates et versions

tel-00142309 , version 1 (18-04-2007)

Identifiants

  • HAL Id : tel-00142309 , version 1

Citer

Laurent Jalabert. Ingénierie de grille pour application à la micro-électronique MOS sub-micronique. Micro et nanotechnologies/Microélectronique. Université Paul Sabatier - Toulouse III, 2001. Français. ⟨NNT : ⟩. ⟨tel-00142309⟩
232 Consultations
1163 Téléchargements

Partager

Gmail Facebook X LinkedIn More