Contribution à la synthèse des circuits asynchrones Quasi Insensibles aux Délais, application aux systèmes sécurisés - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2007

Contribution to the Synthesis of Quasi Delay Insensitive Asynchronous Circuits, Application to Secured Systems

Contribution à la synthèse des circuits asynchrones Quasi Insensibles aux Délais, application aux systèmes sécurisés

Résumé

The work presented in this thesis deals with the development of a design methodology for Quasi Delay Insensitive (QDI) circuits and its application to secured circuits. Contrary to synchronous circuits, asynchronous circuits are characterized by the absence of a global clock signal. These circuits are sequenced by a local mechanism of communication and synchronization. In addition to many properties of the asynchronous circuits such as the robustness, low consumption, low noise and excellent modularity, the properties of the QDI logic appear also particularly interesting to protect integrated circuits against attacks based on current analysis. However, the lack of methods and tools is a brake for their adoption in the industry. In this context, this thesis contributes to the development of a tool for the design of asynchronous circuits developed at TIMA laboratory called TAST.
Les travaux présentés dans cette thèse portent sur le développement d'une méthodologie de conception de circuits asynchrones Quasi Insensibles aux Délais (QDI) et son application à des circuits sécurisés. Contrairement aux circuits synchrones, les circuits asynchrones se caractérisent par l'absence de signal d'horloge. Ces circuits sont séquencés par un mécanisme de communication et de synchronisation local. En plus des nombreuses propriétés des circuits asynchrones telles que la robustesse, une faible consommation, un faible bruit et une excellente modularité, les propriétés de la logique QDI apparaissent également particulièrement intéressantes pour sécuriser l'implantation des circuits intégrés contre les attaques par analyse de courant. Cependant, le manque de méthode et d'outil de conception est un frein à leur adoption. C'est dans ce contexte que se situe ce travail de thèse, qui contribue au développement d'un outil de conception de circuits asynchrones développé au laboratoire TIMA : TAST.
Fichier principal
Vignette du fichier
csc_0267.pdf (1.91 Mo) Télécharger le fichier
Loading...

Dates et versions

tel-00195247 , version 1 (10-12-2007)

Identifiants

  • HAL Id : tel-00195247 , version 1

Citer

Bertrand Folco. Contribution à la synthèse des circuits asynchrones Quasi Insensibles aux Délais, application aux systèmes sécurisés. Micro et nanotechnologies/Microélectronique. Institut National Polytechnique de Grenoble - INPG, 2007. Français. ⟨NNT : ⟩. ⟨tel-00195247⟩

Collections

UGA CNRS TIMA
188 Consultations
338 Téléchargements

Partager

Gmail Facebook X LinkedIn More