Conception et mise au point d'un procédé 3D d'assemblage de puces silicium amincies, empilées et interconnectées par des via électriques traversant latéralement les résines polymères d'enrobage - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2012

Design and development of a silicon chip assembly process thinned 3D stacked and interconnected by electrical via laterally through the coating polymer resins

Conception et mise au point d'un procédé 3D d'assemblage de puces silicium amincies, empilées et interconnectées par des via électriques traversant latéralement les résines polymères d'enrobage

Résumé

The subject of this thesis is the definition and development of TPV (Through Polymer Via) technology to stacking chips. The principal objective is to increase the potentialities of the vertical staking (complex IC; multiple I/O...) of Si chips without loss of performance or yield. The technique used consists to surround the IC chips by using particular resin and to fill (with metallic films) the vertical holes drilled in this material. It explores two ways: one of an industrial character, using an epoxy resin filled with silica beads E2517, other, more exploratory, is based on the use of SU8. We worked on the development of different stages to stack four levels of chips thinned to 80 microns (coated) and stacked on the thickness of one millimeter. The problem of drilling vias has been discussed and studied through the development of laser drilling processes of industrial resins. The thin-film metallization of the holes of high aspect ratio (20) was conducted in order to reach values of access resistance as low as possible. A comparison of the two channels using SU8 resin and E2517 was carried out and the results discussed in terms of technical feasibility and its projections in the industrial field. Thermomechanical reliability tests were conducted in conjuction with finite element modeling to validate the results of experiments conducted in this study.
Ce travail de thèse vise la définition et la mise au point de technologies pour l'empilement de puces microélectroniques dans un polymère et connectées électriquement par des vias traversants. Il explore deux voies : l’une de caractère industriel, utilisant une résine époxy chargée en billes de silice E2517, l'autre, plus exploratoire, est basée sur l'utilisation de la SU8. Nous avons travaillé sur la mise au point des différentes étapes permettant d'empiler 4 niveaux de puces amincies à 80 microns (enrobées) et empilées sur des épaisseurs de l'ordre du millimètre. Le problème du perçage des vias a été abordé et étudié à travers la mise au point de procédés d'usinage au laser des résines de type industriel. La métallisation en couches minces de ces trous de facteur de forme élevée (20) a été menée de sorte à atteindre des valeurs de résistance d'accès les plus faibles possibles. Un comparatif des deux voies utilisant la SU8 et la résine E2517 a été effectué et ses résultats commentés en termes de faisabilité techniques et ses projections dans le domaine industriel. Des tests de fiabilité thermomécaniques ont été menés de concert avec une modélisation par éléments fini afin de valider les résultats des expérimentations réalisées dans le cadre de cette étude.
Fichier principal
Vignette du fichier
thése AL ATTAR Sari.pdf (29.98 Mo) Télécharger le fichier
Loading...

Dates et versions

tel-01150565 , version 1 (11-05-2015)

Identifiants

  • HAL Id : tel-01150565 , version 1

Citer

Sari Al Attar. Conception et mise au point d'un procédé 3D d'assemblage de puces silicium amincies, empilées et interconnectées par des via électriques traversant latéralement les résines polymères d'enrobage. Micro et nanotechnologies/Microélectronique. INSA Toulouse, 2012. Français. ⟨NNT : ⟩. ⟨tel-01150565⟩
205 Consultations
447 Téléchargements

Partager

Gmail Facebook X LinkedIn More