Time-to-Digital Conversion based on a Self-Timed Ring Oscillator
Conversion Temps-Numérique basée sur un Oscillateur Auto-Séquencé
Résumé
Time-to-digital converters (TDCs) have become unavoidable in systems incorporatinghigh precision time measurements. They are used in many application fields such ashigh-energy physics, metrology, telecommunications and satellite positioning. Fully digital approaches are today adopted to benefit from low-power and small circuit area. This thesis proposes a new TDC architecture based on a Self-Timed Ring (STR) oscillator, which is able to provide a very high resolution without averaging. Indeed, the proposed TDC virtually achieves a time resolution as fine as desired by simply increasing the STR oscillator number of stages. In fact, the STR is a multi-phase oscillator, which is able to provide one phase per stage output. The TDC exploits these different STR phases, which are evenly-spaced thanks to the uniqueanalog STR properties. Thus, a regular time base can be extracted from this STR oscillator and applied for time measurement. This thesis demonstrates the advantages of such a TDC in terms of precision, calibration, low-cost and for on-the-fly measurements. It also states the TDC limits due to the STR jitter. After a first implementation on an FPGA, an ASIC prototype has been designed, fabricated and tested for validating this new class of TDC.
Les convertisseurs temps-numérique (TDC) sont devenus incontournables dans les systèmes intégrant une mesure très précise du temps. Ils sont utilisés dans de nombreux domaines d’application tels que la physique nucléaire, la métrologie, les télécommunications et le positionnement par satellite. Les approches entièrement numériques sont aujourd’hui adoptées pour tirer parti de la faible consommation et de la petite taille des circuits intégrés. Cette thèse propose une nouvelle architecture de TDC basée sur un oscillateur auto-séquencé (STR), capable de fournir une très haute résolution sans nécessité de moyenner. En fait, le TDC proposé peut théoriquement atteindre une résolution temporelle aussi fine que souhaitée en augmentant simplement le nombre d’étages de l’oscillateur. En effet, le STR est un oscillateur multi-phases pouvant fournir une phase par étage. Ainsi, ce TDC exploite les différentes phases de l’oscillateur qui sont régulièrement espacées grâce aux propriétés analogiques spécifiques des STRs. Ainsi, une base de temps peut être extraite du STR et appliquée à la mesure du temps. Cette thèse démontre les avantages d’un tel TDC en termes de précision, de calibration et de coût réduit ainsi que ces aptitudes à effectuer des mesures à la volée. Les limites du TDC, essentiellement dues à la gigue du STR, sont également abordées. Après une première implémentation sur FPGA, un prototype ASIC a été conçu, fabriqué et testé validant cette nouvelle classe de TDC.
| Origine | Version validée par le jury (STAR) |
|---|